KR20210020340A - Flexible substrate cleaning apparatus - Google Patents
Flexible substrate cleaning apparatus Download PDFInfo
- Publication number
- KR20210020340A KR20210020340A KR1020190099483A KR20190099483A KR20210020340A KR 20210020340 A KR20210020340 A KR 20210020340A KR 1020190099483 A KR1020190099483 A KR 1020190099483A KR 20190099483 A KR20190099483 A KR 20190099483A KR 20210020340 A KR20210020340 A KR 20210020340A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- defects
- resistivity
- defect
- evaluating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
Description
본 발명은 저항률, 서포터 핀들의 지지 여부, 웨이퍼 표면의 형상과 상관없이 웨이퍼의 결함을 정확하게 측정할 수 있는 실리콘 웨이퍼의 평가 방법에 관한 것이다.The present invention relates to a method for evaluating a silicon wafer capable of accurately measuring a defect of a wafer regardless of resistivity, whether support pins are supported, or the shape of the wafer surface.
일반적으로 실리콘 웨이퍼는 반도체 소자를 제조할 때 기판으로 주로 사용되는데, 단결정 잉곳을 얇게 절단한 다음, 웨이퍼의 일면을 경면 연마(polishing)하고, 세정한 후 최종 검사하여 제조된다.In general, a silicon wafer is mainly used as a substrate when manufacturing a semiconductor device. It is manufactured by cutting a single crystal ingot thinly, then mirror polishing one surface of the wafer, cleaning, and final inspection.
이러한 실리콘 웨이퍼는 제조 과정 중 가공 공정 및 열 공정을 거치면서 접착 손상 및 열적 스트레스를 받게 되고, 이로 인하여 실리콘 웨이퍼에 slip, misfit 등과 같은 격자 결함이 발생될 수 있으며, 이러한 실리콘 웨이퍼의 결함은 디바이스 공정 중 overlay, defocus, slip, broken 등과 같은 문제를 야기시킬 수 있다.These silicon wafers are subjected to adhesion damage and thermal stress during processing and thermal processes during the manufacturing process, and thus lattice defects such as slip and misfit may occur on the silicon wafer, and such defects in the silicon wafer are caused by device processing. It can cause problems such as overlay, defocus, slip, broken, etc.
물론, 디바이스 제조 과정에서 웨이퍼 내부의 결함은 디바이스의 전기적 특성에 치명적인 영향을 미치는 금속 불순물을 제거(gettering)하는 유익한 영향을 나타내기도 하지만, 웨이퍼의 강도에 큰 영향을 미칠 수 있다.Of course, defects inside the wafer during the device manufacturing process have a beneficial effect of removing metal impurities that have a fatal effect on the electrical properties of the device, but can have a great influence on the strength of the wafer.
따라서, 웨이퍼 내부에 존재하는 결함의 밀도와 종류를 정확하게 평가하는 기술이 중요하다. Therefore, it is important to accurately evaluate the density and type of defects present inside the wafer.
일본등록특허 제6090752호(2013.10.04.출원)에는, 디바이스 형성에 적합한 웨이퍼 개발의 신속화를 도모하기 위해, 슬립 발생까지는 도달하지 않는 웨이퍼 내부의 변형을 단시간에 간편하게 평가할 수 있는 실리콘 웨이퍼의 평가 방법에 개시된다.Japanese Patent No. 6090752 (applied on October 4, 2013) describes a silicon wafer evaluation method that allows easy evaluation of the internal deformation of the wafer that does not reach slip occurrence in a short time in order to accelerate the development of wafers suitable for device formation. It is disclosed in
실리콘 웨이퍼의 SIRD 장치로 데포라리제이션 값을 측정하고, 데포라리제이션 값에 대해 단주기 성분을 스무딩 처리에 의해 제외하여 길이 주기 성분의 분산값을 얻은 다음, 길이 주기 성분의 분산값을 이용하여 실리콘 웨이퍼에 외부로부터 가해진 응력 및 열응력에 의한 웨이퍼의 내부 일그러짐을 평가하고, 이러한 평가에 기반하여 실리콘 웨이퍼 표면에 형성되는 패턴 위치의 어긋남 정도를 예측할 수 있다. Measure the deforation value with the SIRD device of the silicon wafer, and obtain the dispersion value of the length-period component by excluding the short-period component from the deforarization value by smoothing, and then use the dispersion value of the length-period component to obtain silicon It is possible to evaluate the internal distortion of the wafer due to external stress and thermal stress applied to the wafer, and based on this evaluation, the degree of displacement of the pattern position formed on the surface of the silicon wafer can be predicted.
일본등록특허 제5745282호(2011.02.04.출원)에는, 배면의 나노토포그래피 작용을 회피한 응력 프리의 단결정 실리콘 웨이퍼가 개시된다.Japanese Patent No. 575282 (application on Feb. 4, 2011) discloses a stress-free single crystal silicon wafer in which the nanotopography action on the back side is avoided.
반도체 웨이퍼는 SIRD 에 의하면 응력이 없는 에피택셜층을 전면에 가지고 나노토포그리피 및 할로를 배면에 가지는데, 나노토포그리피는 2mm*2mm 면적을 가지는 정사각형 측정 윈도우에서 2nm 이상이고 5nm 이하의 PV 높이 편차로서 표시되며, 할로는 0.1ppm 이상이고 5ppm 이하의 헤이즈에 의해 표시된다.According to SIRD, a semiconductor wafer has a stress-free epitaxial layer on the front side and a nanotopography and halo on the back.The nanotopography is 2nm or more and less than 5nm PV height deviation in a square measuring window with an area of 2mm*2mm. It is expressed as, and halo is expressed by a haze of 0.1 ppm or more and 5 ppm or less.
도 1은 종래 기술에 따라 SIRD 장치를 이용하여 저항률이 낮은 웨이퍼의 측정 상태가 도시된 도면이고, 도 2는 종래 기술에 따라 SIRD 장치를 이용하여 저항률이 높은 웨이퍼의 측정 상태가 도시된 도면이며, 도 3은 종래 기술에 따라 SIRD 장치를 이용하여 폴리싱 전/후 웨이퍼의 측정 상태가 도시된 도면이다.1 is a diagram illustrating a measurement state of a wafer having a low resistivity using a SIRD device according to the prior art, and FIG. 2 is a diagram illustrating a measurement state of a wafer having a high resistivity using a SIRD device according to the prior art, 3 is a diagram showing a measurement state of a wafer before/after polishing using a SIRD apparatus according to the prior art.
종래 기술에 따르면, SIRD(Scanning InfraRed Depolarization) 장치가 서포터 핀들에 의해 지지된 웨이퍼(W)에 적외선 레이저를 조사하고, 웨이퍼(W)에서 반사되는 빛을 감지함으로서, 웨이퍼(W)의 결함을 감지한다.According to the prior art, a SIRD (Scanning InfraRed Depolarization) device detects defects in the wafer W by irradiating an infrared laser onto the wafer W supported by the supporter pins and detecting light reflected from the wafer W. do.
그런데, 보론 농도가 높은 웨이퍼의 경우, 웨이퍼의 저항율이 낮게 나타나는데, 적외선 레이저가 보론의 영향으로 웨이퍼에 흡수될 수 있다. However, in the case of a wafer having a high boron concentration, the resistivity of the wafer is low, and an infrared laser may be absorbed by the wafer due to the influence of boron.
따라서, SIRD 장치를 이용하여 보론 농도가 높아 5mΩ 미만의 저항률을 갖는 웨이퍼를 측정하면, 도 1에 도시된 바와 같이 웨이퍼(W)의 결함을 전혀 측정할 수 없다.Therefore, when a wafer having a high boron concentration and a resistivity of less than 5 mΩ is measured using the SIRD apparatus, as shown in FIG. 1, defects of the wafer W cannot be measured at all.
물론, SIRD 장치를 이용하여 5mΩ 이상의 저항률을 갖는 웨이퍼(W)를 측정하면, 적외선 레이저를 이용하여 웨이퍼(W)의 결함을 측정할 수 있다. Of course, if the wafer W having a resistivity of 5 mΩ or more is measured using a SIRD device, defects of the wafer W can be measured using an infrared laser.
하지만, 웨이퍼(W)의 배면이 서포트 핀들(supporter pins)에 의해 지지된 상태에서 결함을 측정하므로, 도 2에 도시된 바와 같이 웨이퍼(W) 배면에 서포터 핀들이 지지된 부분(a)에서 결함 측정이 불가능할 수 있다.However, since the defect is measured while the back surface of the wafer W is supported by the support pins, as shown in FIG. 2, the defect is in the portion (a) where the support pins are supported on the back surface of the wafer (W). Measurement may be impossible.
또한, 웨이퍼(W) 배면의 형상에 따라 적외선 레이저가 산란될 수 있으므로, 도 3에 도시된 바와 같이 폴리싱 전/후에 웨이퍼(W)의 결함(b) 측정 오차가 크게 발생하거나, 웨이퍼(W)의 결함(b)을 측정할 수 있는 시료가 제한될 수 밖에 없다.In addition, since the infrared laser may be scattered according to the shape of the back surface of the wafer W, a defect (b) measurement error of the wafer W occurs before/after polishing as shown in FIG. 3, or The number of samples that can measure the defect (b) of is bound to be limited.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 저항률, 서포터 핀들의 지지 여부, 웨이퍼 형상과 상관없이 웨이퍼의 결함을 정확하게 측정할 수 있는 실리콘 웨이퍼의 평가 방법을 제공하는데 그 목적이 있다.The present invention has been conceived to solve the problems of the prior art, and provides a method for evaluating a silicon wafer capable of accurately measuring defects of a wafer regardless of resistivity, support of supporter pins, and wafer shape. have.
본 발명의 일 실시예에 따른 실리콘 웨이퍼의 결함 방법은 웨이퍼의 저항률을 판단하는 제1단계; 상기 제1단계에서 웨이퍼의 저항률(resistivity)이 설정값 미만이면, X선 회절(X-ray diffraction)에 의해 웨이퍼의 결함을 측정하는 제2단계; 및 상기 제2단계에서 측정된 웨이퍼의 결함을 정량화하는 제3단계;를 포함한다.A method of defecting a silicon wafer according to an embodiment of the present invention includes: a first step of determining a resistivity of the wafer; A second step of measuring defects of the wafer by X-ray diffraction when the resistivity of the wafer is less than a set value in the first step; And a third step of quantifying the defects of the wafer measured in the second step.
상기 제2단계는, 웨이퍼의 저항률이 5mΩ 미만이면, 진행되는 것이 바람직하다.The second step is preferably performed when the resistivity of the wafer is less than 5 mΩ.
상기 제2단계는, 웨이퍼 에지 영역이 서포터 핀들에 의해 지지되는 과정과, 상기 서포터 핀들에 의해 지지된 웨이퍼의 결함을 XRT(X-ray topography)로 측정하는 과정을 포함할 수 있다.The second step may include a process in which a wafer edge region is supported by supporter pins, and a process of measuring a defect of a wafer supported by the supporter pins by X-ray topography (XRT).
상기 제3단계는, 서포터 핀들에 의해 지지되는 웨이퍼 에지 영역에서 결함을 정량화하는데, 상기 제3단계에서 웨이퍼 에지 영역은, 웨이퍼 외주단으로부터 반경 방향으로 4mm 에 해당하는 영역일 수 있다.In the third step, defects are quantified in the edge region of the wafer supported by the supporter pins. In the third step, the edge region of the wafer may be a region corresponding to 4 mm in the radial direction from the outer circumference of the wafer.
상기 제3단계는, 웨이퍼 에지 영역을 가상으로 설정 크기의 격자들로 분할하는 제1과정과, 상기 제1과정에서 나누어진 격자들 중 결함이 포함된 격자들의 개수를 웨이퍼 결함으로 정량화하는 제2과정을 포함할 수 있다.The third step includes a first process of dividing a wafer edge region into gratings of a set size virtually, and a second process of quantifying the number of gratings including defects among the gratings divided in the first process as wafer defects. May include a process.
본 발명에 따른 웨이퍼의 평가 방법은 XRT 장치를 이용하여 X선 회절(X-ray diffraction)에 의해 웨이퍼의 결함을 측정함으로서, 저항률, 서포터 핀들의 지지 여부, 웨이퍼 형상과 상관없이 웨이퍼의 결함을 정확하게 측정할 수 있는 할 수 있고, 시료의 제한 없이 다양한 시료를 평가할 수 있다.The wafer evaluation method according to the present invention uses an XRT device to measure the defects of the wafer by X-ray diffraction, so that the defects of the wafer are accurately determined regardless of the resistivity, support of the supporter pins, and the shape of the wafer. It can be measured, and a variety of samples can be evaluated without limitation of the sample.
도 1은 종래 기술에 따라 SIRD 장치를 이용하여 저항률이 낮은 웨이퍼의 측정 상태가 도시된 도면.
도 2는 종래 기술에 따라 SIRD 장치를 이용하여 저항률이 높은 웨이퍼의 측정 상태가 도시된 도면.
도 3은 종래 기술에 따라 SIRD 장치를 이용하여 폴리싱 전/후 웨이퍼의 측정 상태가 도시된 도면.
도 4는 본 발명에 따른 XRT 장치를 이용한 웨이퍼 평가 방법이 도시된 순서도.
도 5는 본 발명에 따라 XRT 장치를 이용하여 저항률이 낮은 웨이퍼의 측정 상태가 도시된 도면.
도 6은 본 발명에 따라 웨이퍼의 결함 정량화 일예가 도시된 도면.1 is a view showing a measurement state of a wafer having a low resistivity using a SIRD device according to the prior art.
2 is a view showing a measurement state of a wafer having a high resistivity using a SIRD device according to the prior art.
3 is a view showing a measurement state of a wafer before/after polishing using a SIRD apparatus according to the prior art.
4 is a flowchart illustrating a wafer evaluation method using an XRT device according to the present invention.
5 is a view showing a measurement state of a wafer having a low resistivity using an XRT device according to the present invention.
6 is a diagram illustrating an example of quantifying defects of a wafer according to the present invention.
이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. Hereinafter, with reference to the accompanying drawings with respect to the present embodiment will be described in detail.
도 4는 본 발명에 따른 XRT 장치를 이용한 웨이퍼 평가 방법이 도시된 순서도이고, 도 5는 본 발명에 따라 XRT 장치를 이용하여 저항률이 낮은 웨이퍼의 측정 상태가 도시된 도면이며, 도 6은 본 발명에 따라 웨이퍼의 결함 정량화 일예가 도시된 도면이다.4 is a flow chart showing a wafer evaluation method using an XRT device according to the present invention, FIG. 5 is a view showing a measurement state of a wafer having a low resistivity using an XRT device according to the present invention, and FIG. 6 is the present invention Is a diagram illustrating an example of quantifying defects of a wafer according to FIG.
본 발명의 일 실시예에 따른 웨이퍼의 평가 방법은 도 4에 도시된 바와 같이 샘플 웨이퍼를 선정한 다음, 샘플 웨이퍼의 저항률을 판단할 수 있다.(S1,S2 참조)In the wafer evaluation method according to an embodiment of the present invention, as shown in FIG. 4, after selecting a sample wafer, the resistivity of the sample wafer may be determined (see S1 and S2).
샘플 웨이퍼는 그 형상에 상관없이 다양하게 선택될 수 있는데, 폴리싱 공정 전/후의 웨이퍼, 웨이퍼 조각, 부정형 웨이퍼 등 다양한 형태의 웨이퍼가 샘플 웨이퍼로 선택될 수 있으며, 한정되지 아니한다. The sample wafer may be selected in various ways regardless of its shape, and various types of wafers, such as a wafer before/after a polishing process, a wafer piece, and an irregular wafer, may be selected as the sample wafer, but are not limited thereto.
샘플 웨이퍼의 저항률이 5mΩ 미만이면, XRT 장치로 샘플 웨이퍼를 측정할 수 있다.(S3 참조)If the resistivity of the sample wafer is less than 5mΩ, the sample wafer can be measured with an XRT device (see S3).
샘플 웨이퍼의 보론 농도가 높을수록 샘플 웨이퍼의 저항률이 낮게 나타날 수 있다. 보론 농도가 높은 샘플 웨이퍼는 보론의 특성 상 적외선 레이저를 흡수하므로, 적외선 레이저가 아닌 다른 광으로 샘플 웨이퍼를 측정하는 것이 바람직하다.The higher the boron concentration of the sample wafer, the lower the resistivity of the sample wafer may appear. Since the sample wafer having a high boron concentration absorbs the infrared laser due to the characteristics of boron, it is preferable to measure the sample wafer with light other than the infrared laser.
XRT 장치는 X 선 회절을 이용하여 웨이퍼의 결함을 측정하기 위한 장치로서, X 선을 보론의 농도가 높은 웨이퍼에 조사하더라도 흡수되지 않고, 도 5에 도시된 바와 같이 웨이퍼(W)의 slip, damage 등와 같은 결함 부분(b)이 X 선 회절 특성에 의해 다르게 이미지화될 수 있다. The XRT device is a device for measuring defects in a wafer using X-ray diffraction. Even if X-rays are irradiated onto a wafer with a high boron concentration, it is not absorbed, and as shown in FIG. 5, the slip and damage of the wafer (W). The defective portion (b) such as the back may be imaged differently by the X-ray diffraction property.
XRT 장치는 브래그 회절 법칙에 기인하여 결정에 의해 회절된 X 선을 이미지화하는데, 결함 주변 stress로 인해 회절 이미지에 contrast 차이가 발생하게 되고, 이를 통해 결함을 구분할 수 있다. The XRT apparatus images the X-rays diffracted by the crystal due to the Bragg diffraction law, and a difference in contrast occurs in the diffraction image due to stress around the defect, and through this, defects can be distinguished.
나아가, XRT 장치는 실리콘(SiC) 웨이퍼(W)의 동일 위치에서 geometry에 따른 다른 종류의 결함을 비파괴적으로 관찰할 수 있는데, Reflection geometry에서는 웨이퍼(W) 표면에 존재하는 결함의 분석이 가능하고, Transmission geometry에서는 X 선이 웨이퍼(W)를 통과하여 bulk 결함 정보를 확인할 수 있다. Furthermore, the XRT device can non-destructively observe other types of defects according to geometry at the same location on the silicon (SiC) wafer (W). In reflection geometry, it is possible to analyze defects on the surface of the wafer (W). In the transmission geometry, X-rays pass through the wafer (W), and bulk defect information can be confirmed.
반면, 샘플 웨이퍼의 저항률이 5mΩ 이상이면, SIRD(Scanning InfraRed Depolarization) 장치 또는 XRT(X-ray topography) 장치 중 하나로 샘플 웨이퍼를 측정할 수 있다.(S4 참조)On the other hand, if the resistivity of the sample wafer is 5mΩ or more, the sample wafer can be measured with either a SIRD (Scanning InfraRed Depolarization) device or an X-ray topography (XRT) device (see S4).
보론 농도가 낮은 샘플 웨이퍼는 적외선 레이저를 흡수하지 않으므로, SIRD 장치에 의해 웨이퍼의 결함을 감지할 수 있다. Sample wafers with a low boron concentration do not absorb infrared lasers, so that defects in the wafer can be detected by SIRD devices.
SIRD 장치가 적외선 레이저를 샘플 웨이퍼에 조사하고, 반사되는 빛을 감지함으로서, 웨이퍼의 결함을 감지할 수 있다.The SIRD device irradiates an infrared laser onto the sample wafer and detects the reflected light, thereby detecting defects in the wafer.
또한, 보론 농도가 낮은 샘플 웨이퍼도 역시 XRT 장치에 의해 웨이퍼의 결함을 감지할 수 있다. In addition, even a sample wafer having a low boron concentration can detect defects in the wafer by the XRT device.
물론, 샘플 웨이퍼의 저항률에 상관없이 XRT 장치에 의해 웨이퍼의 결함을 감지할 수 있으며, 한정되지 아니한다. Of course, the defect of the wafer can be detected by the XRT device regardless of the resistivity of the sample wafer, and the present invention is not limited thereto.
상기와 같이 이미지로 측정된 샘플 웨이퍼의 결함을 정량화하고, 샘플 웨이퍼 별로 결함 데이터를 저장하여 관리할 수 있다.(S5,S6 참조)As described above, defects of a sample wafer measured by an image can be quantified, and defect data can be stored and managed for each sample wafer (see S5 and S6).
샘플 웨이퍼의 결함이 이미지를 통하여 감지되면, 도 6에 도시된 바와 같이 이미지에 나타난 결함을 정량화할 수 있다.When a defect of the sample wafer is detected through an image, as shown in FIG. 6, defects appearing in the image can be quantified.
실시예에 따르면, 샘플 웨이퍼 역시 서포터 핀들에 의해 지지된 상태에서 결함 평가가 이뤄지므로, 서포터 핀들에 의해 지지되는 웨이퍼 에지 영역에서 결함을 정량화할 수 있다. According to the embodiment, since defect evaluation is performed while the sample wafer is also supported by the supporter pins, defects can be quantified in the edge region of the wafer supported by the supporter pins.
이미지 상에서 웨이퍼(W) 외주단으로부터 반경 방향으로 4mm 에 해당하는 영역을 가상으로 원주 방향으로 2mm, 반경 방향으로 1mm 크기의 격자들(G)로 분할할 수 있다. 물론, 격자들(G) 중 일부에 결함이 포함될 수 있고, 결함이 포함된 격자들(G)의 개수(Pn)를 웨이퍼 에지 영역을 나눈 격자들의 총 개수에 대한 백분율로 웨이퍼 결함으로 정량화시킬 수 있다. An area corresponding to 4 mm in the radial direction from the outer circumference of the wafer W on the image may be virtually divided into grids G having a size of 2 mm in the circumferential direction and 1 mm in the radial direction. Of course, some of the gratings (G) may contain defects, and the number (Pn) of the gratings (G) including defects can be quantified as a wafer defect as a percentage of the total number of gratings divided by the wafer edge area. have.
샘플 웨이퍼(W) 별로 상기와 같이 웨이퍼 결함을 정량화시킬 수 있고, 하기의 [표 1]와 같이 샘플 웨이퍼(W) 별로 정량화된 웨이퍼 결함을 데이터로 저장 및 관리할 수 있다. Wafer defects can be quantified for each sample wafer W as described above, and wafer defects quantified for each sample wafer W can be stored and managed as data as shown in Table 1 below.
XRT 장치로 웨이퍼 에지의 결함을 측정한 결과는 [표 1]과 같이 SIRD 장치로 웨이퍼 에지의 결함을 측정한 결과와 유사한 것을 확인할 수 있으므로, XRT 장치에 의한 웨이퍼 에지의 결함 측정 결과를 신뢰할 수 있다.As the result of measuring the defect of the wafer edge by the XRT device can be confirmed that the result of the measurement of the defect of the wafer edge by the SIRD device as shown in [Table 1] can be confirmed, the result of measuring the defect of the wafer edge by the XRT device can be reliable. .
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. The above description is merely illustrative of the technical idea of the present invention, and those of ordinary skill in the art to which the present invention pertains will be able to make various modifications and variations without departing from the essential characteristics of the present invention.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain the technical idea, and the scope of the technical idea of the present invention is not limited by these embodiments.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The scope of protection of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be interpreted as being included in the scope of the present invention.
W : 웨이퍼W: wafer
Claims (7)
상기 제1단계에서 웨이퍼의 저항률(resistivity)이 설정값 미만이면, X선 회절(X-ray diffraction)에 의해 웨이퍼의 결함을 측정하는 제2단계; 및
상기 제2단계에서 측정된 웨이퍼의 결함을 정량화하는 제3단계;를 포함하는 실리콘 웨이퍼의 평가 방법.A first step of determining the resistivity of the wafer;
A second step of measuring defects of the wafer by X-ray diffraction when the resistivity of the wafer is less than a set value in the first step; And
A method for evaluating a silicon wafer including a third step of quantifying the defects of the wafer measured in the second step.
상기 제2단계는,
웨이퍼의 저항률이 5mΩ 미만이면, 진행되는 실리콘 웨이퍼의 평가 방법.The method of claim 1,
The second step,
When the resistivity of the wafer is less than 5 mΩ, the method of evaluating a silicon wafer proceeds.
상기 제2단계는,
웨이퍼 에지 영역이 서포터 핀들에 의해 지지되는 과정을 포함하는 실리콘 웨이퍼의 평가 방법.The method of claim 1,
The second step,
A method of evaluating a silicon wafer including a process in which the wafer edge region is supported by supporter pins.
상기 제2단계는,
상기 서포터 핀들에 의해 지지된 웨이퍼의 결함을 XRT(X-ray topography)로 측정하는 과정을 포함하는 실리콘 웨이퍼의 평가 방법.The method of claim 3,
The second step,
A method of evaluating a silicon wafer, comprising the step of measuring defects of the wafer supported by the supporter pins by X-ray topography (XRT).
상기 제3단계는,
서포터 핀들에 의해 지지되는 웨이퍼 에지 영역에서 결함을 정량화하는 실리콘 웨이퍼의 평가 방법.The method of claim 1,
The third step,
A method of evaluating a silicon wafer for quantifying defects in a wafer edge region supported by supporter pins.
상기 제3단계에서 웨이퍼 에지 영역은,
웨이퍼 외주단으로부터 반경 방향으로 4mm 에 해당하는 영역인 실리콘 웨이퍼의 평가 방법.The method of claim 5,
In the third step, the wafer edge region,
A method of evaluating a silicon wafer, which is an area corresponding to 4 mm in the radial direction from the outer peripheral end of the wafer.
상기 제3단계는,
웨이퍼 에지 영역을 가상으로 설정 크기의 격자들로 분할하는 제1과정과,
상기 제1과정에서 나누어진 격자들 중 결함이 포함된 격자들의 개수를 웨이퍼 결함으로 정량화하는 제2과정을 포함하는 실리콘 웨이퍼의 평가 방법.The method of claim 5,
The third step,
A first process of dividing the wafer edge region into lattices of a set size virtually,
And a second process of quantifying the number of gratings including defects among the gratings divided in the first process as wafer defects.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190099483A KR20210020340A (en) | 2019-08-14 | 2019-08-14 | Flexible substrate cleaning apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190099483A KR20210020340A (en) | 2019-08-14 | 2019-08-14 | Flexible substrate cleaning apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210020340A true KR20210020340A (en) | 2021-02-24 |
Family
ID=74688794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190099483A KR20210020340A (en) | 2019-08-14 | 2019-08-14 | Flexible substrate cleaning apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20210020340A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023119882A1 (en) * | 2021-12-24 | 2023-06-29 | 東レエンジニアリング株式会社 | Wafer external appearance inspecting device |
-
2019
- 2019-08-14 KR KR1020190099483A patent/KR20210020340A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023119882A1 (en) * | 2021-12-24 | 2023-06-29 | 東レエンジニアリング株式会社 | Wafer external appearance inspecting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5862492B2 (en) | Semiconductor wafer evaluation method and manufacturing method | |
| KR101372995B1 (en) | Defect Inspection Method | |
| KR102385259B1 (en) | Silicon Wafer Evaluation Method | |
| US9466101B2 (en) | Detection of defects on wafer during semiconductor fabrication | |
| KR20210020340A (en) | Flexible substrate cleaning apparatus | |
| KR20010037026A (en) | Wafer inspection system having recipe parameter library and method of setting recipe prameters for wafer inspection | |
| TW462100B (en) | Wafer surface inspection method | |
| EP3290910B1 (en) | Method for judging whether semiconductor wafer is non-defective wafer by using laser scattering method | |
| KR102430478B1 (en) | Method of inspecting a wafer | |
| CN109075092B (en) | Detection apparatus and detection method | |
| JP2005172813A (en) | Reference value setting device of specimen inspecting apparatus, and reference value setting method using the same | |
| JP2004079593A (en) | Contamination inspection method and device thereof | |
| JP5585438B2 (en) | Wafer defect detection method | |
| JP2010283264A5 (en) | ||
| JP6809422B2 (en) | Evaluation method for semiconductor wafers | |
| CN111855663B (en) | Equipment and method for detecting wafer defects | |
| JP2015162574A (en) | Semiconductor wafer manufacturing method and process malfunction detection method | |
| KR20190046819A (en) | Crystal defect evaluation method | |
| KR100817082B1 (en) | System for evaluating surface uniformity and method of evaluating the same | |
| JP2010016184A (en) | Inspection method for silicon wafer backside projection and production process of silicon wafer | |
| TW202133007A (en) | Semiconductor wafer evaluation method, semiconductor wafer sorting method, and device manufacturing method | |
| JP2005503671A (en) | Method for inspecting a wafer of semiconductor material using X-rays | |
| JP2010021270A (en) | Method of inspecting semiconductor wafer and method of manufacturing semiconductor wafer | |
| JP2008130831A (en) | Inspection method and device of front and rear of compound semiconductor wafer | |
| KR20080065330A (en) | Method of detecting replacement time of sample |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |