KR20210020029A

KR20210020029A - Ac-dc 컨버터

Info

Publication number: KR20210020029A
Application number: KR1020207036000A
Authority: KR
Inventors: 필리쁘 끌로드 또마
Original assignee: 탈레스
Priority date: 2018-06-14
Filing date: 2019-06-11
Publication date: 2021-02-23
Also published as: US20210194353A1; US11323024B2; EP3807985B1; EP3807985A1; FR3082684A1; WO2019238707A1; FR3082684B1

Abstract

제 1 출력 단자 (B1) 와 제 2 출력 단자 (B2) 사이에 DC 출력 전압 V_out 을 전달하기 위한 스위치드-모드 AC-DC 컨버터로서,
상기 컨버터는 입력 단자 (E) 와 중성 포인트 (N) 사이에 인가되는 AC 입력 전압을 변환하기 위한 적어도 하나의 변환 체인을 포함하며,
변환 체인은:
- 제 1 출력 단자 (B1) 에 접속된 하나의 단자 및 입력 스위치 (S) 의 제 2 단자에 접속된 다른 단자를 포함하는 제 1 출력 커패시터 (C₁),
- 제 1 출력 커패시터 (C1) 를 가지고 링크 커패시터 (C) 의 커패시턴스보다 더 높은 커패시턴스를 갖는 제 2 출력 커패시터 (C₂) 로서, 그 제 2 출력 커패시터 (C₂) 는 제 2 출력 단자 (B2) 에 접속된 하나의 단자 및 입력 스위치 (S) 의 제 2 단자에 접속된 다른 단자를 포함하는, 상기 제 2 출력 커패시터 (C₂)
를 포함하는, AC-DC 컨버터.

Description

AC-DC 컨버터

본 발명의 분야는 전력 전자공학에 관한 것이다. 보다 상세하게는, 그것은 전기 에너지의 스위치드-모드 변환에 관한 것이다.

본 발명은 스위치드-모드 AC-DC 컨버터들, 즉, 파워 팩터 보정기 (power factor corrector; PFC) 들로서 사용될 수 있는 타입의 교류-직류 컨버터들에 관한 것이다. 이 타입의 컨버터는 ATRU (오토트랜스포머 정류기 유닛) 들로서 지칭되는 오토트랜스포머 정류기들보다, 또는 트랜스포머 정류기 (TRU-transformer rectifier unit) 들보다 더 낮은 고조파 레벨, 질량 및 체적을 보장하는 것을 가능하게 한다. PFC들로서 사용되는 스위치드-모드 컨버터들은 높은 파워 팩터 및 매우 낮은 고조파 성분이 보장되도록 허용한다.

현재 구현되는 솔루션들은 대개 2 개의 변환 스테이지들, 분리되지 않고 부스팅하는 PFC 스테이지 그 자체, 및 대개 분리되는 DC-DC 벅 컨버터 스테이지로 이루어진다. 일반적으로, 3 개의 페이즈들로, 시스템은 3-페이즈 AC 버스 상에서 “삼각형” 으로 또는 “별모양” 으로 배선되고 DC 출력 버스 상에서 병렬로 상호접속된 3 개의 분리된 단일-페이즈 변환 체인들로 구성된다. 당연히, 3-페이즈 변환 시스템들 (부스트 타입의 풀 브릿지) 은 매우 높은 레벨의 성능을 제공하지 않는다.

입력부에서 다이오드 브릿지가 결여되어 있고 PFC 로서 사용될 수 있는 AC-DC 컨버터의 일례가 미국 특허 출원 제 20100259240 호에서 개시된다. 이 컨버터는 단일-페이즈 애플리케이션들을 위한 것이다.

도 1 로부터 알 수 있는 바와 같이, 이 컨버터는, 입력 단자와 공통 단자 사이에 인가되는 입력 전압 V_AC 에 대해:

- 입력 단자에 접속된 제 1 단자, 및 공통 단자에도 또한 접속되는, 제어가능한, 2-웨이 전압, 입력 스위치 S_VB 에 접속된 제 2 단자를 포함하는 입력 인덕터 L1,

- 입력 인덕터 L1 의 제 2 단자에 접속되고, 입력 인덕터 L1 보다 훨씬 더 낮은 값의 공진 인덕터 L_r 및 입력 커패시터 Cr 를 직렬로 포함하는 브랜치,

- 공통 단자에 접속된 애노드 및 공진 인덕터 Lr 에 접속된 캐소드를 포함하는 제 1 출력 다이오드 C_R1,

- 출력 단자에 접속된 캐소드 및 공진 인덕터 Lr 에 접속된 애노드를 포함하는 제 2 출력 다이오드 C_R2

를 포함한다.

컨버터는, 출력 커패시터 C_O 에 접속되는, 컨버터의 출력 단자 및 공통 단자 사이에 DC 전압 V_S 을 전달할 수 있다. 출력 전압 V_S 은 부하 R 를 공급한다. 이 전압 V_S 는 입력 스위치 S_VB 의 제어의 듀티 사이클을 변경함으로써 제어된다.

입력부에서 다이오드 브릿지가 결여되어 있는 이 컨버터는, 포지티브 입력 전압 및 네거티브 입력 전압 양자에 대해, 동일 부호를 갖는 전압이 출력부에서 전달되도록 허용한다.

이러한 토폴로지에 있어서의 한 가지 문제점은 출력 커패시터의 부피이다.

본 발명의 목적은 전술한 문제점이 제한되도록 허용하는 토폴로지 (topology) 를 제안하기 위한 것이다.

이를 위해서, 본 발명의 주제는, 제 1 출력 단자 (B1) 와 제 2 출력 단자 (B2) 사이에 DC 출력 전압 (V_out) 을 전달하기 위한 스위치드-모드 (switched-mode) AC-DC 컨버터이고, 상기 컨버터는 입력 단자 (E) 와 중성 포인트 (neutral point) (N) 사이에 인가되는 AC 입력 전압을 변환하기 위한 적어도 하나의 변환 체인을 포함하며, 그 변환 체인은:

- 입력 인덕터 (L) 로서, 입력 단자 (E) 에 접속된 입력 인덕터의 제 1 단자 및 그 입력 인덕터의 제 2 단자를 포함하는, 상기 입력 인덕터 (L),

- 입력 인덕터 (L) 의 제 2 단자에 접속된 제 1 단자를 포함하는 입력 스위치 (S) 로서, 그 입력 스위치 (S) 는 제어가능한 2-웨이 (two-way) 전압 및 전류 스위치인, 상기 입력 스위치 (S),

- 입력 인덕터 (L) 의 제 2 단자에 접속된 제 1 단자 및 중간 포인트 (PI) 에 접속된 제 2 단자를 포함하는 LC 회로로서, 그 LC 회로는, 그것의 제 1 단자와 그것의 제 2 단자 사이에, 입력 인덕터 (L) 의 것보다 더 낮은 값을 갖는 공진 인덕터 (L_C), 및 공진 인덕터 (L_C) 와 직렬로 접속된 링크 커패시터 (C) 를 포함하는, 상기 LC 회로,

- 제 1 출력 단자 (B1) 에 접속된 제 1 단자 및 중간 포인트 (PI) 에 접속된 제 2 단자를 포함하는 제 1 출력 스위치 (D1) 로서, 전류가 오직 중간 포인트 (PI) 로부터 제 1 출력 단자 (B1) 로만 흐르도록 허용하는, 상기 제 1 출력 스위치 (D1),

- 제 2 출력 단자 (B2) 에 접속된 제 1 단자 및 중간 포인트 (PI) 에 접속된 제 2 단자를 포함하는 제 2 출력 스위치 (D2) 로서, 그 제 2 스위치는 전류가 오직 제 2 출력 단자 (B2) 로부터 중간 포인트로만 흐르도록 허용하는, 상기 제 2 출력 스위치 (D2)

를 포함하고,

상기 컨버터는 또한:

- 제 1 출력 단자 (B1) 에 접속된 하나의 단자 및 입력 스위치 (S) 의 제 2 단자에 접속된 다른 단자를 포함하는 제 1 출력 커패시터 (C₁),

- 제 1 출력 커패시터 (C₁) 와 동일한 커패시턴스를 가지고 링크 커패시터 (C) 의 커패시턴스보다 더 높은 커패시턴스를 갖는 제 2 출력 커패시터 (C₂) 로서, 그 제 2 출력 커패시터 (C₂) 는 제 2 출력 단자 (B2) 에 접속된 하나의 단자 및 입력 스위치 (S) 의 제 2 단자에 접속된 다른 단자를 포함하는, 상기 제 2 출력 커패시터 (C₂)

를 포함한다.

본 발명에 따른 컨버터는 유리하게는, 단독으로 또는 조합으로 취해지는 다음과 같은 특징들 중의 적어도 하나를 포함한다:

- 컨버터는 다수의 페이즈들을 포함하는 폴리페이즈 전압을 DC 전압으로 변환하기 위한 것이고, 상기 컨버터는 다수의 동일한 변환 체인들을 포함하며, 각각의 변환 체인은 그것의 입력 단자에서 상기 페이즈들 중 하나를 수신한다,

- 입력 스위치의 제 2 단자는 중성 포인트에 접속되지 않는다,

- 컨버터는, 변환 체인이 컨버터의 시동 (start-up) 단계 동안 벅 컨버터 (buck converter) 로서 동작하도록 입력 스위치 (S) 를 제어하도록 구성된 제어 수단을 포함한다,

- 컨버터는 제어 수단을 포함하고, 그 제어 수단은, 컨버터의 시동 단계 동안, 출력 전압 (V_out) 이, 단조 증가하는 시간의 함수이고, 세트포인트 (setpoint) 전압보다 더 낮은 비제로 (nonzero) 중간 출력 전압을 통과하는 동안 세트포인트 전압을 충족하도록, 입력 스위치 (S) 를 제어하고, 그 다음에, 출력 전압이 세트포인트 전압에 도달할 때 시작하는 정상-상태 단계 (steady-state phase) 동안, 출력 전압을 비제로 지속기간 동안 세트포인트 전압에서 실질적으로 고정되도록 유지하도록 컨버터를 제어하도록 구성된다,

- 그 제어 수단은, 컨버터의 시동 단계가, 컨버터의 출력 전압 (V_out) 을 초기 전압으로부터 세트포인트 전압까지 DC 미분 (derivative) 으로 증가시키는 단계를 포함하도록, 구성된다,

- 입력 인덕터는 저역 통과 필터를 통해 입력 단자에 접속된다,

- 공진 인덕터는 10 MHz 보다 더 낮은 컷-오프 주파수 (cut-off frequency) 를 갖는 자기 회로를 갖는다,

- 출력 커패시터들은 링크 커패시터의 커패시턴스보다 적어도 1 백배 더 높은 커패시턴스를 가지고, 입력 인덕터는 공진 인덕터의 인덕턴스 값보다 적어도 1 천배 더 높은 인덕턴스 값을 갖는다.

본 발명은 또한 본 발명에 따른 AC-DC 컨버터를 제어하기 위한 방법에 관한 것이다. 이 방법은, 컨버터의 시동 단계를 포함하고, 그 시동 단계 동안, 입력 스위치 (S) 는 변환 체인이 벅 컨버터로서 동작하도록 제어된다.

그 방법은 유리하게는, 단독으로 또는 조합하여 취해지는 다음과 같은 특징들 중 적어도 하나를 포함한다:

- 그 방법은 상기 컨버터의 시동으로 시작하는 컨버터의 시동 단계를 포함하고, 그 시동 단계 동안, 입력 스위치 (S) 는, 출력 전압 (V_out) 이, 단조 증가하는 시간의 함수이고, 세트포인트 전압보다 더 낮은 비제로 중간 출력 전압을 통과하는 동안 세트포인트 전압을 충족하도록 제어되고, 그 방법은 출력 전압이 세트포인트 전압에 도달할 때 시작하는 정상-상태 단계를 포함하며, 그 정상-상태 단계 동안, 출력 전압을 비제로 지속기간 동안 세트포인트 전압에서 실질적으로 고정되도록 유지하도록 스위치가 제어된다,

- 시동 단계는, 컨버터의 출력 전압 (V_out) 을 초기 전압으로부터 세트포인트 전압까지 DC 미분으로 증가시키는 단계를 포함한다,

- 변환 체인은 시동 단계에 후속하는 정상-상태 단계 동안 부스트 컨버터 (boost converter) 로서 동작한다.

본 발명의 다른 특징들 및 이점들은, 비한정적인 예로서 그리고 첨부 도면들을 참조하여 제공되는 다음의 상세한 설명을 읽을 때 명백하게 될 것이다.
- 도 1 은, 이미 설명된 바와 같이, 종래 기술로부터의 컨버터의 회로도를 도시한다.
- 도 2 는 단일-페이즈 AC-DC 컨버터를 포함하는 전기 시스템을 개략적으로 도시한다.
- 도 3 은 도 2 로부터의 컨버터의 변환 체인을 개략적으로 도시한다.
- 도 4 는 3-페이즈 전압을 DC 전압으로 변환하기 위한 컨버터의 변환 어셈블리를 개략적으로 도시한다.
- 도 5a 및 도 5b 는 시간의 함수로서 도 3 으로부터의 변환 체인에서의 전류들 및 전압의 모양들을 도시한다.
- 도 6 은 폴리페이즈 전압을 DC 전압으로 변환하기 위한 컨버터의 경우에 제어 수단의 일례를 도시한다.
- 도 7 은 폴리페이즈 전압을 DC 전압으로 변환하기 위한 컨버터의 경우에 제어 수단의 다른 예를 도시한다.
도면들 전체에 걸쳐, 동일한 엘리먼트들은 동일한 참조 부호들을 이용하여 참조된다.

본 발명은 입력부에서 다이오드 브릿지 없는 타입의 그리고 파워 팩터 보정 회로 또는 PFC 컨버터 (파워 팩터 보정기) 로서 사용될 수 있는 스위치드-모드 AC-DC 컨버터에 관한 것이다. 도 2 에서 도시된 바와 같이, 컨버터 (100) 는 그것의 입력부를 AC 전압 V_in 을 전달하는 라인에 직접 접속되게 하기 위한 그리고 컨버터 (100) 의 2 개의 출력 단자들 (B1 및 B2) 사이에 DC 전압 (V_out) 을 전달하기 위한 AC-DC 변환 체인을 포함한다. 컨버터 (100) 에 의해 전달되는 전류 (I_out) 는 부하 (Z) 에 공급되고, 그 부하는 순전히 저항성일 수도 있거나 아닐 수도 있다.

도 3 은, 입력 단자 (E) 와 중성 포인트 (N) 사이에 인가되는 AC 입력 전압 (V_in) 을 컨버터의 제 1 출력 단자 (B1) 와 제 2 출력 단자 (B2) 사이에 전달되는 DC 전압 (V_out) 으로 변환하기 위한 변환 체인 (CH) 의 일례를 도시한다. 변환 체인 (CH) 은 다음과 같은 것들을 포함한다:

- 입력 인덕터 (L) 의 제 2 단자에 접속된 제 1 단자 및 중간 포인트 (PI) 에 접속된 제 2 단자를 포함하는 LC 회로로서, 그 LC 회로는, 그것의 제 1 단자와 그것의 제 2 단자 사이에, 입력 인덕터 (L) 의 것보다 더 낮은 값을 갖는 공진 인덕터 (L_C), 및 공진 인덕터 (L_C) 와 직렬로 접속된, 링크 커패시터로서 지칭되는, 커패시터 (C) 를 포함하는, 상기 LC 회로,

- 제 1 출력 단자 (B1) 에 접속된 제 1 단자 및 중간 포인트 (PI) 에 접속된 제 2 단자를 포함하는 제 1 출력 스위치 (D₁) 로서, 오직 중간 포인트 (PI) 로부터 제 1 출력 단자 (B1) 로만 전류가 흐르도록 허용하도록 구성된, 상기 제 1 출력 스위치 (D₁); 도 3 의 예에서, 제 1 출력 스위치 (D₁) 는 제 1 출력 단자 (B1) 에 접속된 캐소드 및 중간 포인트 (PI) 에 접속된 애노드를 포함하는 다이오드이다,

- 제 2 출력 단자 (B2) 에 접속된 제 1 단자 및 중간 포인트 (PI) 에 접속된 제 2 단자를 포함하는 제 2 출력 스위치 (D₂) 로서, 그 제 2 스위치는 오직 제 2 출력 단자 (B2) 로부터 중간 포인트로만 전류가 흐르도록 허용하도록 구성된, 상기 제 2 출력 스위치 (D₂); 도 3 의 예에서, 제 2 출력 스위치 (D₂) 는 제 2 출력 단자 (B2) 에 접속된 애노드 및 중간 포인트 (PI) 에 접속된 캐소드를 포함하는 다이오드이다.

본 발명에 따르면, 컨버터 (100) 는 또한 다음과 같은 것들을 포함한다:

- (커패시턴스 c1 를 갖는) 제 1 출력 커패시터 (C₁) 와 동일한 커패시턴스 (c2) 를 가지고 링크 커패시터 (C) 의 커패시턴스보다 더 높은 커패시턴스 (c2) 를 갖는 제 2 출력 커패시터 (C₂) 로서, 그 제 2 출력 커패시터 (C₂) 는 제 2 출력 단자 (B2) 에 접속된 하나의 단자 및 입력 스위치 (S) 의 제 2 단자에 접속된 다른 단자를 포함하는, 상기 제 2 출력 커패시터 (C₂).

출력 커패시터들 (C₁, C₂) 은 바이어싱될 수도 있고, 즉, 각각 포지티브 단자 및 네거티브 단자를 포함할 수도 있지만, 이는 의무적인 것은 아니다. 도 3 의 경우에서, 커패시터들은 바이어싱되고, 제 1 출력 커패시터 (C₁) 의 포지티브 단자는 제 1 출력 단자 (B1) 에 접속되고 그것의 네거티브 단자는 제 2 출력 커패시터 (C₂) 의 포지티브 단자에 그리고 입력 스위치 (S) 의 제 2 단자에 접속되며, 제 2 출력 커패시터 (C₂) 의 포지티브 단자는 제 2 출력 단자 (B2) 에 접속된다.

출력 커패시터들은 링크 커패시터의 커패시턴스보다 적어도 1 백배 더 높은 그리고 바람직하게는 적어도 1 천배 더 높은 (c1≥1000*c 및 c2=c1) 커패시턴스를 갖는다.

동일하게, 입력 인덕터는 인덕터 (Lc) 의 값 (lc) 보다 적어도 1 천배 더 높은 인덕턴스 값 (l) 을 갖는다. 달리 말하면,

이다.

입력 스위치 (S) 는 제어가능한 2-웨이 전압 및 전류 스위치이다. 달리 말하면, 이 입력 스위치 (S) 는, 열린 상태에서, 그것의 단자들에서 전압의 극성에 관계없이 전류를 차단 가능하고, 닫힌 상태에서, 그것의 제 1 단자로부터 그것의 제 2 단자로 그리고 그것의 제 2 단자로부터 그것의 제 1 단자로 양 방향들로 전류를 전도시킬 수 있다. 그러한 스위치는, 예시적으로, 공통 소스와 직렬로 접속된 2 개의 트랜지스터들을 포함한다. 이들 트랜지스터들은, 예를 들어 N-타입 절연 게이트 전계 효과 트랜지스터들 또는 MOSFET (metal oxide semiconductor field effect transistor) 들과 같은, 절연 게이트 바이폴라 트랜지스터 (IGBT) 들 또는 전계 효과 트랜지스터 (FET) 들일 수도 있다.

도 3 에서의 구현의 일 변형으로서, 출력 스위치들 (D₁,D₂) 의 적어도 하나는 오직 하나의 방향으로 전류가 흐르도록 허용하도록 획득하도록 제어된 스위치이다.

유리하게는, 적어도 하나의 출력 스위치는 B1 또는 B2 에 그리고 PI 에 접속된 제어된 스위치를 포함한다. 이 제어된 스위치는 전류가 오직 원하는 방향으로만 흐르도록 허용하도록 제어된다. 이를 위해서, 스위치는 출력 스위치가 전류가 원하는 방향으로만 흐르도록 허용하도록 출력 스위치를 제어하도록 구성된 제어 수단을 포함한다. 이 솔루션은 다이오드들을 사용하는 것보다 더 복잡하지만 고 전력들의 영역에서 유익하다. 예시적으로, 스위치는 동기식 정류 기능이 있는, 더 흔히 MOSFET (metal oxide semiconductor field effect transistor) 으로 불리는, 절연 게이트 전계 효과 트랜지스터 또는 사이리스트를 포함할 수 있다.

컨버터 (100) 는 또한, 도 2 에서 도시된 바와 같이, 도 3 에서 볼 수 있는 입력 스위치 (S) 를 제어 가능한 제어 수단 (COM) 을 포함한다. 제어 수단 (COM) 은 듀티 사이클 (d) 로 제어를 생성하기 위한 제어-확립 수단 (ECOM) 및 입력 스위치 (S) 를 작동시키기 위한 적어도 하나의 액추에이터를 포함하는 액추에이팅 수단 (ACT) 을 포함한다. 달리 말하면, 액추에이터는, 각각의 초핑 (chopping) 기간 T 에서, 입력 스위치 (S) 가 시간 0 에서 시간 d*T 까지 닫히고 시간 d*T 에서 시간 T 까지 열리도록, 입력 스위치 (S) 를 액추에이팅하도록 제어-확립 수단 (ECOM) 에 의해 액추에이팅된다. 입력 스위치 (S) 는 그 다음에, 각각의 초핑 기간에서, 지속기간 d’*T (여기서, d’ = 1-d) 동안 열린다.

입력 스위치 (S) 의 열린 또는 닫힌 상태는 변환 체인의 2 개의 출력 스위치들 (D₁ 및 D₂) 의 각각을 통한 전류의 전도 또는 차단에 영향을 미친다. D₁, D₂ 는, 동일 극성을 갖는 DC 전류가 변환 체인의 입력부에서의 전압의 극성에 관계없이 변환 체인의 출력부에서 획득되도록, 변환 체인의 입력부에서의 전압의 극성에 기초하여 전류를 차단하거나 전도하도록 (다이오드들의 경우에) 구성되고 배열되며 또는 그렇게 제어될 수 있다.

최대 입력 전압 (AC 전압의 피크) 과 출력 전압 (V_out) 사이의 비는 입력 스위치 (S) 의 듀티 사이클에 의존적이다.

공진 인덕터 (L_C) 및 링크 커패시터 (C) 는, 입력 전류의 극성에 관계없이, 입력 스위치 (S) 가 닫힐 때 LC 공진 회로를 형성한다. 이 공진 회로는 스위치 (S) 의 폐쇄 시에 오직 공진 하프-사이클 동안만 활성이다. LC 회로의 공진 주기 Tr 은 다음과 같은 식에 의해 주어진다:

도 3 에서의 토폴로지는 동일 부호를 갖는 전압이 출력부에서 전달되도록 허용하고, 상기 전압은 입력 전압 (V_in) 에 관계 없이 조정가능하다.

본 발명에 따른 출력 커패시터들의 배열로 인해, 변환 체인들은, ㄱ것들이 부스트 컨버터들로서 동작하도록 제어될 때, 낮은 부스트를 제공한다. 그것들은 논문 “3-Phase Power Factor Correction, Using Vienna Rectifier Approach and Modular Construction for Improved Overall Performance, Efficiency and Reliability”, Mr. Abhijit D. Pathak 외 저에서 설명된 타입의 Vienna 브릿지 토폴로지들의 부스트의 절반을 제공한다. 사실, 후속하여 우리가 보는 바와 같이, V_out = V_inc / (1-d) 이고, 여기서, V_inc 는 AC 입력 전압 V_in 의 피크 값이다. LC 회로의 링크 커패시터 (C) 는 (V_in 의 부호에 따라) ±V_out/2 로 충전된다. 이 저-부스트 솔루션은 원하는 출력 전압에 따라 전압 강하 스테이지가 없어도 되게끔 허용할 수 있다.

단일 2-웨이 전압 및 전류 입력 스위치의 존재, 입력 정류기 브릿지 (입력부에서의 풀 다이오드 브릿지) 의 부존재 및 토폴로지의 단순성은 높은 레벨의 집적 및 높은 변환 성능이 달성되도록 허용한다.

컨버터가 PFC 로서 사용될 때, 입력 스위치는, 입력부에서 끌어내지는 전류 (I_L) 가 입력 전압 (V_in) 과 동상이고 비례하도록 제어된다. 이는 낮은 고조파 레벨 및 따라서 높은 파워팩터가 획득되도록 허용한다.

폴리페이즈 시스템에서, 출력 커패시터들 (C₁ 및 C₂) 의 커패시턴스들이 동일하거나 실질적으로 동일함에 따라, M 포인트, 즉, 2 개의 출력 커패시터들 (C₁ 및 C₂) 사이의 링크 포인트 또는 중간포인트는 입력 네트워크의 중성 포인트 (neutral point) (N) 와 동일한 전위를 갖는 거짓 중립부이다.

본 발명은, 그러면, 온보드 발생 시스템 (또는 온보드 전기 시스템) 의 중립부 (neutral) 가 분포되지 않거나 중립부로부터 전류를 끌어낼 수 없는 운송수단들 (점보 제트들, 전투기, 우주선들, 잠수함들, 지상 또는 해저 드론들 등) 에 대해 특별히 유용하다. 또 다른 이점은 안전에 관한 것이다. 그 이유는, 하나의 페이즈와 중립부 사이의 고장이 네트워크를 보호하기 위해 검출하기 쉬운 과전류로 전이되기 때문이다. 제안된 토폴로지는 기계적 매스에 대한 접속이 방지되도록 허용한다. 이러한 구성의 하나의 이점은, 그것이 특정 고조파들이 네트워크에서 순환하는 것을 방지한다는 것이다. 예시적으로, 3-페이즈 네트워크의 경우에, 3차 고조파는 항공기 중립부 상에서 쉽게 이동한다. 이러한 구성의 또 다른 이점은, 그것이 하나의 페이즈와 쉘 사이의 단순한 고장의 경우에 보호 조치들이 트리거링되는 것을 방지하고, 따라서, 고장의 경우에도 연속적인 서비스를 허용한다는 것이다.

M 포인트 및 중성 포인트는 소망되는 이점들에 의존하여 접속될 수도 있거나 접속되지 않을 수도 있다.

다른 목적은 입력부에서 폴리페이즈 전압을 수신하여 그것이 보다 높은 전력 애플리케이션들에서 사용되도록 허용하도록 의도된 AC/DC 컨버터를 제안하는 것이다.

컨버터가 폴리페이즈 라인에 의해 운반되는 폴리페이즈 전압을 컨버터의 2 개의 출력 단자들 사이에 전달되는 DC 전압으로 변환하도록 의도되는 일 변형이 따라서 제안된다. 컨버터는 그러면, 다수의 변환 체인들을 포함하는 변환 어셈블리를 포함하고, 그 다수의 변환 체인들의 각각는, 이 변환 체인의 2 개의 입력 단자들 사이에 인가되는, 폴리페이즈 라인의 페이즈들 중 하나에 대응하는, AC 전압을, 컨버터의 2 개의 출력 단자들 (B1 및 B2) 사이에 전달되는 DC 전압으로 변환한다.

그러한 변환 어셈블리 (ENS) 는 도 4 에서 도시된다. 이 변환 어셈블리 (ENS) 는 다수의 동일한 변환 체인들 (CH1, CH2, CH3) 을 포함한다. 이들 체인들의 각각은 도 3 에서의 변환 체인과 동일하다. 이들 체인들은, 체인 (CH) 과 동일한 방식으로, 변환 어셈블리 (ENS) 의, 즉, 컨버터의, 출력 커패시터들 (C₁ 및 C₂) 에 접속된다. 상이한 전압 체인들은 폴리페이즈 라인의 상이한 페이즈들 (도 4 에서의 페이즈들 1, 2 및 3) 에 접속되고, 그것들의 각각의 입력 단자들 (E₁, E₂, E₃) 에서, 폴리페이즈 라인의 각각의 페이즈들의 전압들에 대응하는 각각의 전압들 (V1, V2, V3) 을 받는다. 변환 체인들의 수는 입력 전압의 네트워크의 페이즈들의 수와 동일하다. 도 4 는 3-페이즈 입력 네트워크에 접속되도록 의도되는 3 개의 변환 체인들을 포함하는 전력 컨버터의 비제한적 예를 나타내지만, 폴리페이즈 입력 라인의 페이즈들의 수 및 따라서 변환 체인들의 수는 상이할 수 있을 것이다. 이들 체인들의 각각은 체인에서 중간 포인트 (PI1, PI2, PI3) 를 포함한다.

페이즈들이 밸런싱됨에 따라 (네트워크는 동일한 진폭을 갖는 그리고 동일한 주파수이지만 페이즈-시프트된 페이즈들을 전달한다) 그리고 변환 체인들이 모두 동일함에 따라, 상이한 페이즈들 상에서 흡수되는 전류는 (페이즈들 사이의 페이즈 시프트와는 별도로) 동일하다. M 포인트는 따라서, 입력 네트워크의 중성부 (N) 가 분포되지 않는 경우에도, 즉, 이들 M 및 N 포인트들이 서로 접속되지 않는 경우에도, 입력 네트워크의 중성부 (N) 와 동일한 전위를 갖는 거짓 중립부이다.

우리는 이제 도 3 을 참조하여 그리고 도 5a 및 도 5b 를 참조하여 변환 체인들 (CH) 의 동작을 설명할 것이다.

입력 인덕터 (L) 의 값은 공진 인덕터 (L_c) 의 것보다 훨씬 더 높고, 입력 커패시터의 커패시턴스는 커패시터들 (C₁ 및 C₂) 의 각각의 커패시턴스에 비해 낮으며, 커패시터들 (C₁ 및 C₂) 은 동일한 커패시턴스를 갖는다.

초핑 기간 T 는 AC 입력 전압 (V_in) 의 기간보다 훨씬 더 짧다.

분석은 초핑 기간을 동작의 3 개의 단계들로 초핑하는 것을 수반한다. 입력 스위치 (S), 유도성 및 용량성 컴포넌트들은 이 시점에서 완벽한 것으로 고려된다.

동작은 입력 전압의 포지티브 사이클 동안 기술된다. 네거티브 사이클 동안, 전류들은 반전되고, 다이오드들 (D₁ 및 D₂) 의 역할들은 또한 맞교환된다 (D₁ 은 C 의 전하를 반전시키기 위해 사용되고, D₂ 는 (1-d)*T 의 지속기간 동안 온이다).

정상-상태 단계로서 지칭되는 단계가 취해지고, 그 단계 동안, 스위치 (S) 는, V_out 이 고정되도록 (정상-상태 출력 전압) 제어되고, 입력 전압 (V_in) 이 일정한 것으로 고려될 수 있는 초핑 기간 (전압 (V_in) 이 초핑 기간에 비해 느리기 때문에) 이 고려된다.

도 4 에서의 체인들의 각각에 대해 동작은 동일하다.

단계 1

초기 시간 t=0 은 초핑 기간 T 의 시작부에 대응한다.

입력 스위치 (S) 는 0 에서부터 t1 까지 닫히고, 이는 다이오드 (D₂) 를 턴오프시킨다. 도 5b 에서 알 수 있는 바와 같이, C 의 단자들 상에서의 전압 (V_C) 은 다이오드 (D₂) 에서의 전류가 소거될 때까지 L_c 와 C 사이의 공진을 통해 감소되고, 상기 다이오드는 S 가 닫힌 동안 당연히 턴오프된다.

전류 I_S 는 중간 포인트 (M) 로 입력 스위치 (S) 에서 흐르는 전류이다. 전류 I_LC 는 LC 회로에 의해 흡수되는 전류이다. 전류 I_L 은 변환 체인에 의해 흡수되는 전류이다:

임의의 시간

에서,

는 도 5a 에서 점선들로 나타낸 바와 같이 증가한다.

여기서,

이다.

D2 는 시간 t1 에서 턴오프된다:

이는

가

보다 더 큰 경우에만 유지된다. 따라서,

의 절대 값은 도 5a 에서 실선들로 볼 수 있는 바와 같이 다이오드가 턴오프될 때까지 증가하고, 그 다음에, t1 까지 감소한다.

페이즈 2

입력 스위치 (S) 는 여전히 닫혀 있지만, D₂ 는 t1 에서부터 d*T 까지 오프이며, 여기서, T 는 초핑 기간이다 (T = 1/F, 여기서, F 는 초핑 주파수이다).

도 5a 에서 볼 수 있는 바와 같이:

t1 에서, 도 3 에서 알 수 있는 바와 같이 I_LC=0 이고, I_out = 0 및 I_S (t) = I_L (t) 이다.

I_L (t) = V_in * t / L + I_L(t=t1) 인덕터 (L) 의 부하는 도 5a 에서 알 수 있는 바와 같이 선형이다.

단계 3

스위치 (S) 는 시간 t2 = d*T 에서 개방되고, 초핑 기간 T 의 끝까지 그렇제 유지된다.

이 제 3 단계 동안, L 에 저장된 에너지의 일부는 C 로 그리고 C1 으로 리턴된다. 이 지속기간 (T-d*T) 은 LC 회로의 공진 주파수의 주기에 비해 매우 짧다. 우리는 다시 ω*t = π/2 주위에서 작업하고, 여기서,

이다. 전류 I_L 의 모양은 도 5a 에서 볼 수 있는 바와 같이 의사-선형이다.

제 3 단계 동안, 따라서 다음과 같이 쓰는 것이 가능하다:

I_L (t) = I_LC _(t),

도 5b 에서 볼 수 있는 바와 같이, C 가 전압으로 충전되고 V_C (t) 이 의사-선형적으로 증가하는 동안, 입력 인덕터 (L) 로부터 전류의 방전은 의사-선형이고, L 에서의 전류 I_L(t) 는 감소한다.

링크 커패시터 (C) 의 평균 전하, 즉 평균 전압 (V_c) 이 일정하도록 하기 위해서, 단계 1 동안 제거된 에너지와 단계 3 동안 제거된 전하 사이의 동등성에 대한 필요성이 존재함에 유의하여야 한다; 이것은 도 5a 에서 빗금에 의해 나타내느 전류 I_LC 의 포지티브 및 네거티브 영역들 사이의 동등성에 대응한다.

각각의 초핑 기간 T 에서, 동일한 에너지가 동일한 커패시턴스를 갖는 2 개의 출력 커패시터들 (C₁ 및 C₂) 로, t=0 에서부터 t1 까지 C₂ 로 그리고 t=d*T 에서부터 T 까지 C₁ 으로 전송된다. 커패시터들은 따라서, 초핑 주파수보다 훨씬 더 낮은 네트워크의 주파수에서가 아니라 초핑 주파수에서 충전된다. 이러한 구성은 에너지의 저장이, 그리하여, 커패시터들의 사이즈가 제한되도록 허용하고, 이는, 출력 전압에서의 리플들을 제한하면서 (초핑 기간 동안 2 개의 커패시터들의 단자들에서 평균 전압이 동일하다), 높은 레벨의 집적이 달성되고 및/또는 안정적인 출력 전압이 전달되도록 허용한다. 논문 “3-Phase Power Factor Correction, Using Vienna Rectifier Approach and Modular Construction for Improved Overall Performance, Efficiency and Reliability”, Mr. Abhijit D. Pathak 외 저에서와 같이 Vienna 브릿지 타입의 어셈블리의 경우에, 출력 커패시터들 중 하나는 네트워크의 포지티브 사이클에 걸쳐 충전되고, 다른 커패시터는 네트워크의 네거티브 사이클에 걸쳐 충전됨에 유의하여야 한다. 본 발명에 따른 어셈블리에서, C1 및 C2 는 따라서, 네트워크의 주파수 대신에 초핑 주파수로 충전된다.

출력 전압 V _out 의 결정:

전류 I_L 에서의 변화의 진폭은, 기간의 시작에서 전류 I_L 이 기간의 끝에서의 것과 동일한 상태에서의 d*T 와 T 사이에서와 같이 동일하게 0 과 d*T 사이이다.

t=0 에서 d*T 까지: ΔI_L = V_in*d*T / L

t=d*T 에서 T 까지: ΔI_L = (V_out/2 + V_c - V_in)*(1 - d)*T / L = (V_out-V_in)*(1 - d)*T / L, 여기서 V_c = V_out/2

이것으로부터 다음과 같이 추론된다: (V_out - V_in)*(1 - d) = V_in*d, 즉:

V_out = V_in/ (1 - d)

이것은 부스트 컨버터에 대한 식이다.

이 조건은, 곱 d*T 가 Tr/2 (Tr 은 L_c 및 C 에 의해 형성된 LC 회로의 공진 주기이다) 이상인 경우에 확인되고, 그렇지 않은 경우에, 커패시터 (C) 의 방전은 초핑 기간 동안에, 즉, 0 과 d*T 사이에서 가능하지 않고, 상술된 부스트 컨버터로서의 동작은 확립될 수 없다.

d*T 가 Tr/2 미만인 경우에, 커패시터 (C) 의 방전은 0 과 d*T 사이에서 가능하지 않다. 컨버터는 그러면 벅 컨버터로서 동작한다.

따라서, 부스트 컨버터 동작은, 제어 확립 수단 (ECOM) 이, 듀티 사이클 d 가 Tr/2 이상이도록 입력 스위치 (S) 를 제어할 때 획득된다. 제어 확립 수단 (ECOM) 은 또한, V_out 이 미리결정된 세트포인트 값 V_cons 과 동일하도록 구성될 수도 있다.

달리 말하면, L_C 와 C 사이에 아무런 공진도 존재하지 않을 수 있고, 따라서, C 의 전하 (V_c) 가 전압 V_out/2 (또는 C₂ 의 전하) 의 값과 결합되지 않은 동안 부스트 컨버터로서 동작한다.

규정된 부스트 컨버터 동작 동안, 즉, 출력 전압이 고정될 때, C 의 단자들 상의 평균 전압 Vc 은 V_out/2 와 동일하다.

단일-페이즈 또는 폴리페이즈 교류에 있어서, 상기 주어진 식들에서 사용된 전압 V_in 은 (페이즈와 중립부 사이의) 네트워크의 단순한 전압의 피크 값이다. 부스트 컨버터 동작 동안, 출력 전압 V_out 은 따라서 페이즈와 중립부 사이의 단순한 전압 V_in 의 최대 피크 값보다 항상 더 크다.

스위칭 동작들:

입력 스위치 (S) 가 닫힐 때, 인덕터들 (L 및 Lc) 은 전류의 확립에 대항하고, 제로 전류 스위칭 (zero current switching; ZCS) 이 수행된다.

입력 스위치 (S) 는 완벽하지 않다: 그것은 기생 커패시턴스를 갖는다; 이 스위치의 개방은 그러면 그것의 기생 커패시턴스를 충전한다. 인덕터 (Lc) 는 다이오드 (D₁) 에 대해 전류의 확립에 대항한다. 그 다음에 인덕터 (Lc) 와 입력 스위치 (S) 의 기생 커패시턴스의 공진으로 인한 발진 상태 또는 스위칭 노이즈가 뒤따르고, 이는 입력 스위치 (S) 의 단자들 상의 과전압들을 야기할 수 있다. 발진들의 주파수는 매우 높을 수도 있다 (>10MHz).

오프되는 입력 스위치로 인한 스위칭 노이즈의 진폭 및 지속기간을 제한하기 위해서, 인덕터 (Lc) 는, 그것의 자기 회로가, 출력 스위치 (S) 가 오프될 때 과전압들을 제한하고 바람직하게는 제거하도록 스위칭 노이즈의 에너지의 적어도 일부를 소산 (dissipate) 시키도록 구성될 수 있다. 이를 위해서, 인덕터 (Lc) 의 자기 회로는 10 MHz 보다 더 낮은 컷-오프 주파수를 갖는다. 스위칭 노이즈의 주파수는 통상적으로 10 MHz 보다 더 높다.

스위칭 노이즈에 기여하는 공진 인덕터 (Lc) 는 분산된 갭을 갖는 자기 회로를 포함한다. 이러한 타입의 인덕터는, 예시적으로, 예를 들어, 100 nH/turn² 보다 더 낮은, 낮은 투자율을 갖는 재료로부터 생성된다. 수 MHz 보다 더 높은 주파수에서의 스위칭 노이즈의 낮은 에너지는 자기 재료에서 소산될 것이다.

PFC 로서의 사용

전압 V_c 의 제로 크로싱에서, C 의 전하는 반전될 필요가 있고, 이는 순시적으로 행해질 수 없고, 흡수된 전류의 와관에 영향을 미칠 수도 있다.

컴포넌트들 Lc 및 C 의 값들은 유리하게는, 커패시터 (C) 상의 전압 (Vc) 이, 입력 전압의 동적 범위에 대처하도록 듀티 사이클의 변화의 충분히 큰 범위를 허용하도록 그리고 입력 스위치에서 흐르는 전류 피크 (I_s) 를 제한하도록, 충분히 짧은 시간에서 전환되는 것을 보장하도록 선택된다. 이것은 입력 스위치의 결과적인 오버사이징이 제한되도록 허용한다.

시동

컨버터의 시동 시에, 즉, 입력 단자 상의 입력 전압 (V_in) 의 확립 시에, 출력 스위치 (S) 가 제어되지 않을 때, 스위치들 (D₁ 및 D₂) 에 필연적인 전류 서지가 존재한다 (컨버터는 정류기로서 거동한다). 이러한 전류 서지는 전통적으로, 출력 커패시터들의 상류에서, 직렬로 접속된 저항기를, 정상 상태에서, 쇼트시키는, DC 버스 상의 파워 스위치들 (트랜지스터) 또는 페이즈들과 직렬로 접속된 저항기들을, 정상 상태에서, 쇼트시키는 컨택터 또는 스위치를 포함하는 프리-차지 디바이스를 본 타입의 컨버터의 하류 또는 상류에 제공함으로써 제한된다. 프리-차지 디바이스는 출력 커패시터들로 하여금 컨버터의 시동 시에 충전되도록 허용한다. 이 타입의 프리차지 디바이스는 하지만 부피가 크다.

본 발명에 따른 컨버터의 이점은, 전달되는 전압 V_out 이 단순 전압의 피크 값보다 더 높은 값과 제로 사이의 미리결정된 값으로 규정되도록 허용하고, 이는 V_in 의 수개의 AC 주기들의 긴 시간에 걸쳐 출력 전압에서의 상싱을 적분함으로써 시동 시의 전류 서지가 제한되도록 허용할 수 있다는 것이다. 이것은 폴리페이즈 경우에서와 같이 단일-페이즈 경우에서도 역시 적용된다.

시동 시의 쇄도 전류 (inrush current) 는 입력 스위치의 적절한 제어에 의해 제한된다.

사실, 초핑의 부존재 시에, 커패시터들 (C, C₁ 및 C₂) 은 그것들의 커패시턴스들에 역비례하는 전압 값들로 충전된다. 결과적으로, C 가 C₁ 및 C₂ 에 비해 매우 낮은 값을 갖기 때문에, V_c 는 V_in 과 거의 동일하다. 출력 전압 (V_out) 은 그 다음에, 고려 하의 사이클에 따라 (커패시터들 (C 및 C₁ 또는 C₂) 의 커패시턴스들의 값들의 역비로) 최소로 유지된다.

컨버터가 초핑을 수행할 때, 링크 커패시터 (C) 는, 듀티 사이클 (d) 이 초핑 기간 T 의 시작 동안 그것의 완전한 방전을 방지하도록 규정되는 경우에, V_out/2 보다 더 큰 평균 전압으로 충전된 채로 유지될 수 있고; 출력 전압 (V_out) 은 그러면 V_in - V_c 과 동일하고, V_out 은 V_c가 더 높을 수록 모두 더 낮게 된다.

이것은, 듀티 사이클 (d) 이, d*T 가 LC 회로 (C 및 Lc 쌍) 의 공진 하프-사이클보다 더 짧은 지속기간, 또는

) 이도록 하는 것인 경우에만 가능하다. 매우 낮은 듀티 사이클 (d) 은 전압 V_out 이 상당히 제한되도록 그리고 거의 제로의 전압 V_out 이 (보다 정확하게는 상기 알수 있는 바와 같이 C1 및 C 의 커패시턴스들의 값들의 역비로) 전달되도록 허용한다. 따라서, 듀티 사이클 d*T 를 점진적으로 증가시킴으로써, 프리차지 디바이스를 이용함이 없이 AC 네트워크 상의 쇄도 전류를 제한하는 것이 가능하다.

DS 가

에 따라 지속기간의 임계치를 표시하도록 하고,

여기서,

은 L_c 및 C 에 의해 형성되는 LC 회로의 공진 주기이다.

요약하면:

- D 가 0 을 향하는 경향이 있는 경우 (d*T≪DS), C 의 단자들 상의 전압 (V_c) 의 평균 값은 V_in 을 향하는 경향이 있고, V_c 와 V_c1 (C₁ 의 단자들 상의 전압) 사이의 비는 C 와 C₁ (용량성 디바이더 브릿지) 사이의 비에 역비례하며, C 의 값은 C₁ 의 것보다 훨씬 더 낮다.

- d 가

이도록 하는 것인 경우에, V_out 은 V_in 보다 더 낮다.

- d 가

이도록 하는 것인 경우에, V_out 은 V_in 보다 더 높다.

제어 수단 (COM) 은 유리하게는, 컨버터가 컨버터의 시동 시에 벅 컨버터로서 동작하도록 입력 스위치를 제어하도록 구성된다.

달리 말하면, 제어 수단 (COM) 은, 컨버터의 시동 시에, 즉, 컨버터가 전원이 켜질 때,

이도록 듀티 사이클 (d) 의 값을 조정하도록 구성된다.

입력 스위치의 제어는 시동 시의 링크 커패시터의 방전이 제한되도록 허용하고, 이는 출력 전압 (V_out) 을 제한하고 (V_out 은 그러면 Vc 보다 더 낮다) 쇄도 전류를 제한한다. 쇄도 전류는, C1 의 커패시턴스 (c1) 보다 훨씬 더 낮은 값을 갖는 커패시턴스 (c) 를 갖는 링크 커패시터 (C) 로 인해 전류 서지의 값으로 제한된다.

달리 말하면, 이것은, 컨버터가 시동 단계 후에 부스트 컨버터로서 동작하도록 하는 고정된 세트포인트 전압을 전달하도록 컨버터가 의도되는 것인 경우에 프리차지 디바이스를 추가함이 없이 쇄도 전류가 제한되도록 허용한다.

제어 수단은 유리하게는, 컨버터의 시동 시에, 출력 전압 (V_out) 이, 단조 증가하는 시간의 함수 또는 엄밀히 단조 증가하는 시간의 함수 (달리 말하면, 각 시간에서의 그것의 미분은 0 이상이거나 0 보다 더 큼) 이고, 세트포인트 전압보다 더 낮은 비제로 중간 출력 전압을 통과하는 동안 세트포인트 전압을 충족하도록, 입력 스위치 (S) 를 제어하고, 그 다음에, 출력 전압이 세트포인트 전압에 도달할 때 시작하는 정상-상태에서, 출력 전압을 세트포인트 전압에서 실질적으로 고정되도록 유지하도록 컨버터를 제어하도록 구성된다. 이것은 비제로 지속기간 동안 수행된다. 이 지속기간은 통상적으로 입력 전압의 수개의 주기들이다.

출력 전압은 유리하게는, AC 입력 전압의 수개의 주기들 동안 세트포인트 전압에 실질적으로 고정되게 유지된다. 이 단계는 시동 시의 전류 서지가 제한되도록 허용한다. 시동 전류의 제한은, 컨버터가 부스트 컨버터로서 또는 정상 상태에서 벅 컨버터로서 동작하도록 의도되든지 간에 허용된다.

예시적으로, 제어 수단은, 컨버터의 시동 단계가, 컨버터의 출력 전압 (V_out) 을 초기 전압으로부터 세트포인트 전압까지 DC 미분으로 증가시키는 단계를 포함하도록, 입력 스위치 (S) 를 제어하도록 구성된다. 시동 단계는 또한, 컨버터의 시동으로 시작하고 출력 전압을 증가시키는 단계에 선행하는 초기 단계를 포함할 수 있고, 이 초기 단계 동안, 출력 전압은 AC 입력 전압의 수개의 주기들 동안 초기 전압에서 유지된다. 시동 단계는 따라서, 시동, 즉, 컨버터에 전원을 켜는 시간에 대응하는 t=0 에서 시작하고 t = ta 에서의 초기 단계를 포함하고, 그 초기 단계 동안, 출력 전압은 비제로 지속기간 동안, 바람직하게는 AC 입력 전압의 수개의 주기들 동안 초기 전압에 실질적으로 고정되어 유지되고, 시동 단계는 또한, t= ta 에서부터 t= tb 까지 출력 전압을 증가시키는 단계를 포함하고, 이 출력 전압을 증가시키는 단계 동안, 출력 전압은 세트포인트 전압까지 DC 미분으로 증가한다. 하나의 비제한적 예에서, 컨버터는, 출력 전압이 시동 단계 동안 t=ta 와 t= tb 사이에서 실질적으로 선형적인 시간의 함수이도록 제어된다. 일 변형으로서, 시동 단계는 전압을 증가시키는 단계만을 포함한다. 시간 ta 는 그러면 제로이다.

정상-상태 단계는 시간 t=tb 에서 시작한다. 이 단계 동안, 출력 전압은 세트포인트 전압에 실질적으로 고정된다.

출력 전압은 유리하게는, AC 입력 전압의 수개의 주기들 동안 세트포인트 전압에 실질적으로 고정되게 유지된다.

유리하게는, 초기 출력 전압은 실질적으로 제로이다. 그것의 절대 값은 출력 커패시터들의 전하로 인해 출력 전압의 최소 절대 값이다.

일 변형으로서, 초기 출력 전압은 세트포인트 전압의 절대 값과 최소 절대 값 사이의 절대 값을 포함한다.

세트포인트 전압은 컨버터가 예를 들어 부스트 컨버터로서 동작하도록 하는 것이다. 일 변형으로서, 이 세트포인트 전압은 컨버터가 벅 컨버터로서 동작하도록 하는 것이다.

본 발명은 또한, 상기 열거된 단계들 중 적어도 하나를 구현하도록 컨버터의 스위치 또는 스위치들을 제어하기 위한 방법에 관한 것이다. 그 방법은 유리하게는, 전술된 바와 같은 시동 단계, 및 출력 전압이 세트포인트 전압에 도달할 때 시작하는, 전술된 바와 같은 정상-상태 단계를 포함한다.

도 6 은 PFC 로서 사용되는 3-페이즈 컨버터의 경우에서의 제어 수단의 비제한적 예를 개략적으로 나타낸다.

제어 수단 (COM) 은 컨버터의 출력 전압 (V_out) 의 측정에 기초하여 확립된 공통 전류 세트포인트 (CONSC) 를 전달하는 공통 제어 체인 (CC) 을 포함한다. 그것들은 또한, 각 페이즈에 대한 개별 제어 체인 (CI1, CI2, CI3) 을 포함한다. 상이한 페이즈들의 개별 제어 체인들은 동일하다. 명확성을 향상시키기 위해 제 1 페이즈 (CI1) 의 개별 제어 체인들의 엘리먼트들만이 참조된다. 각각의 개별 제어 체인은 입력 페이즈들 (페이즈 1, 페이즈 2 또는 페이즈 3) 중 하나의 페이즈의 전압의 그리고 그 페이즈로부터 인출된 전류 (I1, I2 또는 I3) 의 측정치를 수신한다. 대응하는 페이즈의 전압을 측정하기 위한 수단 (MU) 및 인출된 전류를 측정하기 위한 수단 (MI) 이 이 목적을 위해 제공된다. 개별 제어 체인 (CI1, CI2, CI3) 은, 제 1 공통 전류 세트포인트 (CONSC) 를 대응하는 페이즈 (U1, U2 또는 U3) 의 전압의 측정치에 의해 곱하는 멀티플라이어 (10) 를 포함한다. 이 곱셈은 전류가 입력 단계에서 흡수되도록 허용하고, 상기 전류는 이 페이즈의 전압과 동상이고, 이 전압에 비례하며, 따라서, 이 컨버터가 PFC 모드에서 사용되도록 허용한다 (네트워크에 의해 보이는 부하는 저항기에 비견할만하다).

Vienna 브릿지 상에서 사용되는 임의의 다른 제어 법칙이 일 변형으로서 여기에 설명된 토폴로지에 대해 구현될 수 있다.

예를 들어, 전류 모드에서, 페이즈 (페이즈 1, 페이즈 2 또는 각각 페이즈 3) 로부터 인출된 전류 (I1, I2 또는 I3) 의 측정치 및 멀티플라이어 (10) 의 출력은 비교기 (20) 의 입력부에 제공되고, 그 비교기 (20) 는, 개별 전류 세트포인트 (CONS21, CONS22, 또는 각각 CONS23) 를 전달하기 위해 대응하는 페이즈로부터 인출된 전류 (I1, I2 또는 I3) 의 측정치 및 멀티플라이어 (10) 의 출력을 비교한다. 이 개별 세트포인트는 펄스 폭 변조기 (PWM) (30) 에 제공되고, 이 펄스 폭 변조기는 대응하는 변환 체인 (CH1, CH2 또는 각각 CH3) 의 입력 스위치 (S) 에 대해 폐쇄 및 개방 제어들을 전달한다. 이들 제어들은 액추에이터 (ACT) (40) 에 제공되고, 이 액추에이터는 이들 제어들에 기초하여 대응하는 체인 ((CH1, CH2 또는 각각 CH3) 의 입력 스위치 (S) 를 작동시킨다.

공통 제어 체인 (CC) 은 디지털 또는 아날로그 비례 적분기 (PI) 를 포함하고, 그 비례 적분기의 컷-오프 주파수는 네트워크의 주파수보다 더 낮아서, 그 비례 적분기 (PI) 에 의해 전달되는 초기 전류 세트포인트 (CONSIN) 는 네트워크의 하나의 주기 동안 조금 변화한다.

비례 적분기 (PI) 는, 세트포인트 전압에 대응하는 고정된 기준 전압 (Uref) 으로부터, 이 출력 전압 (MOUT) 을 측정하기 위한 수단에 의해 컨버터의 출력 단자들 (B1 및 B2) 사이에 측정된, 컨버터의 출력 전압 (V_out) 의 측정치를 빼는 감산기 (SOUS) 로부터의 출력에 기초하여 이 초기 전류 세트포인트 (CONSIN) 를 전달한다.

덜 유리한 변형에서, 멀티플라이어 (10) 는 입력 전압을 사용하지 않고 (컨버터로 하여금 순전히 저항기로서 거동하도록 만들어지도록 허용하는 유리한 모드), 하지만 그보다는, 네트워크 상의 동기화된 위상 고정 루프 (phase locked loop; PLL) 로부터의 신호를 사용한다; 페이즈에서 흡수된 전류는 그러면, 입력 전압의 모양 (고조파들의 존재) 에 관계없이, 순수히 정현파이다.

제어 수단 (COM) 은 유리하게는, 컨버터의 시동 단계 동안 전류 서지를 제한하도록 구성된다. 이 시동 단계에 이어서, 정상-상태 단계가 뒤따르고, 그 정상-상태 단계 동안, 제어 수단은, 출력 전압이 세트포인트 전압과 실질적으로 동일하고 고정되도록, 입력 스위치 (S) 를 제어하도록 구성된다. 전류 서지는 따라서, 정상 상태가 시동 시에 시작한 경우에 획득되었을 전류 서지보다 더 작다 (출력 전압은 시동 시에 세트포인트 전압과 동일할 것이다).

이를 위해서, 제어 확립 수단은, 예를 들어 도 6 에서 도시된 바와 같이, 상이한 페이즈들의 제어 체인들의 멀티플라이어들 (10) 에 전달되는 공통 전류 세트포인트 (CONSC) 가 제한되도록 허용하는 제한 전류 (Ilim) 에 의해 초기 전류 세트포인트 (CONSIN) 를 곱하기 위한 다른 멀티플라이어 (50) 를 포함한다. 멀티플라이어 (50) 의 출력은 그 다음에 멀티플라이어들 (10) 에 공급된다. 일 변형으로서, 공통 체인은 멀티플라이어 (50) 가 없고, 초기 전류 세트포인트 (CONSIN) 는 멀티플라이어들 (10) 의 입력부에 제공된다.

시간의 함수로서의 제한 전류 (Ilim) 는 예를 들어 도 6 에서 도시된 곡선을 따른다. 전류는 t= 0 와 t= ta 사이에서 제로이다. 전류는 그 다음에, ta 와 tb 사이에서 시간의 선형 함수이고, 그 다음에, tb 로부터 고정된다. 공통 전류 세트포인트는 따라서 t = 0 과 tb 사이에 제한되고, 듀티 사이클 (d) 이 0 과 tb 사이에 제한되도록 허용하고, 따라서, 컨버터의 출력 전압 및 전류 서지가 제한되도록 허용한다.

일 변형으로서, 공통 세트포인트 전류 (CONSC) 는, 정상 상태 공통 세트포인트 전류 (CONSC) 보다 더 큰 ta 와 tb 사이의 최대 전류 (Imax) 와 동일하고, 그 다음에, 출력 전압이 세트포인트 전압에 도달할 때 제로 공통 세트포인트 전류 (CONSC) 와 동일하여서, 보다 빠른 시동이 획득되도록 그리고 전류 서지가 제한되도록 허용한다.

일 변형으로서, 감산기 (SOUS) 의 입력부에서 제공된 기준 전압 Uref (t) 은 전술된 시동 단계가 수행되도록 허용하는 시간 곡선을 따른다. 전압은 예를 들어 도 7 에서 도시된 타입의 것이다. 기준 전압 (Uref) 은 t=0 에서부터 t= ta 까지 제로이고, 그 다음에, 그것은 시동의 끝의 시간에 대응하는 tb 와 ta 사이에서 선형 증가하는 시간의 함수를 다른다. 기준 전압은 그 다음에 tb 에서부터 일정하다. 도 7 에서의 제어 수단은, 감산기 (SOUS) 의 입력부에서 제공된 기준 전압 덕분에 그리고 멀티플라이어 (50) 없는 공통 제어 체인 (CO’) 덕분에 도 6 에서의 것과는 상이하다.

도 3 및 도 4 에서, 입력 인덕터 (L) 는 컨버터의 입력 단자 (E), 즉, 폴리페이즈 라인의 페이즈들 중 하나에 또는 단일-페이즈 전압을 운반하는 라인에 직접 접속된다. 일 변형으로서, 입력 인덕터는, 변환 체인의 공통-모드 및/또는 차동 저역 통과 필터를 통해, 컨버터의 입력 단자에, 즉, 폴리페이즈 라인의 페이즈들 중 하나에 또는 단일-페이즈 전압을 운반하는 라인에 연결된다.

Claims

제 1 출력 단자 (B1) 와 제 2 출력 단자 (B2) 사이에 DC 출력 전압 V_out 을 전달하기 위한 스위치드-모드 AC-DC 컨버터로서,
상기 컨버터는 입력 단자 (E) 와 중성 포인트 (N) 사이에 인가되는 AC 입력 전압을 변환하기 위한 적어도 하나의 변환 체인을 포함하며,
상기 변환 체인은:
- 입력 인덕터 (L) 로서, 상기 입력 단자 (E) 에 접속된 상기 입력 인덕터의 제 1 단자 및 상기 입력 인덕터의 제 2 단자를 포함하는, 상기 입력 인덕터 (L),
- 상기 입력 인덕터 (L) 의 상기 제 2 단자에 접속된 제 1 단자를 포함하는 입력 스위치 (S) 로서, 상기 입력 스위치 (S) 는 제어가능한 2-웨이 전압 및 전류 스위치인, 상기 입력 스위치 (S),
- 상기 입력 인덕터 (L) 의 상기 제 2 단자에 접속된 제 1 단자 및 중간 포인트 (PI) 에 접속된 제 2 단자를 포함하는 LC 회로로서, 상기 LC 회로는, 그것의 제 1 단자와 그것의 제 2 단자 사이에, 상기 입력 인덕터 (L) 보다 더 낮은 값을 갖는 공진 인덕터 (L_C), 및 상기 공진 인덕터 (L_C) 와 직렬로 접속된 링크 커패시터 (C) 를 포함하는, 상기 LC 회로,
- 상기 제 1 출력 단자 (B1) 에 접속된 제 1 단자 및 상기 중간 포인트 (PI) 에 접속된 제 2 단자를 포함하는 제 1 출력 스위치 (D1) 로서, 전류가 오직 상기 중간 포인트 (PI) 로부터 상기 제 1 출력 단자 (B1) 로만 흐르도록 허용하는, 상기 제 1 출력 스위치 (D1),
- 상기 제 2 출력 단자 (B2) 에 접속된 제 1 단자 및 상기 중간 포인트 (PI) 에 접속된 제 2 단자를 포함하는 제 2 출력 스위치 (D2) 로서, 상기 제 2 출력 스위치는 전류가 오직 상기 제 2 출력 단자 (B2) 로부터 상기 중간 포인트로만 흐르도록 허용하는, 상기 제 2 출력 스위치 (D2)
를 포함하고,
상기 컨버터는 또한:
- 상기 제 1 출력 단자 (B1) 에 접속된 하나의 단자 및 상기 입력 스위치 (S) 의 제 2 단자에 접속된 다른 단자를 포함하는 제 1 출력 커패시터 (C₁),
- 상기 제 1 출력 커패시터 (C₁) 와 동일한 커패시턴스를 가지고 상기 링크 커패시터 (C) 의 커패시턴스보다 더 높은 커패시턴스를 갖는 제 2 출력 커패시터 (C₂) 로서, 상기 제 2 출력 커패시터 (C₂) 는 상기 제 2 출력 단자 (B2) 에 접속된 하나의 단자 및 상기 입력 스위치 (S) 의 상기 제 2 단자에 접속된 다른 단자를 포함하는, 상기 제 2 출력 커패시터 (C₂)
를 포함하는, AC-DC 컨버터.
제 1 항에 있어서,
상기 컨버터는 다중 페이즈들을 포함하는 폴리페이즈 전압을 DC 전압으로 변환하기 위한 것이고, 상기 컨버터는 다수의 동일한 변환 체인들을 포함하며, 각각의 변환 체인은 그것의 입력 단자에서 상기 페이즈들 중 하나를 수신하는, AC-DC 컨버터.
제 2 항에 있어서,
상기 입력 스위치의 상기 제 2 단자는 상기 중성 포인트에 접속되지 않는, AC-DC 컨버터.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 변환 체인이 상기 컨버터의 시동 단계 동안 벅 컨버터로서 동작하도록 상기 입력 스위치 (S) 를 제어하도록 구성된 제어 수단 (COM) 을 포함하는, AC-DC 컨버터.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 AC-DC 컨버터는 제어 수단을 포함하고, 상기 제어 수단은, 상기 컨버터의 시동 단계 동안, 상기 출력 전압 Vout 이, 단조 증가하는 시간의 함수이고, 세트포인트 전압보다 더 낮은 비제로 중간 출력 전압을 통과하는 동안 상기 세트포인트 전압을 충족하도록, 상기 입력 스위치 (S) 를 제어하고, 그 다음에, 상기 출력 전압이 상기 세트포인트 전압에 도달할 때 시작하는 정상-상태 단계 동안, 상기 출력 전압을 비제로 지속기간 동안 상기 세트포인트 전압에서 실질적으로 고정되도록 유지하도록 상기 컨버터를 제어하도록 구성되는, AC-DC 컨버터.
제 5 항에 있어서,
상기 제어 수단은, 상기 컨버터의 상기 시동 단계가, 상기 컨버터의 상기 출력 전압 V_out 을 초기 전압으로부터 상기 세트포인트 전압으로 DC 미분으로 증가시키는 단계를 포함하도록 구성되는, AC-DC 컨버터.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 입력 인덕터는 저역 통과 필터를 통해 상기 입력 단자에 접속되는, AC-DC 컨버터.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 공진 인덕터는 10 MHz 보다 더 낮은 컷-오프 주파수를 갖는 자기 회로를 갖는, AC-DC 컨버터.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 출력 커패시터들은 상기 링크 커패시터의 커패시턴스보다 적어도 1 백배 더 높은 커패시턴스를 가지고, 상기 입력 인덕터는 상기 공진 인덕터의 인덕턴스 값보다 적어도 1 천배 더 높은 인덕턴스 값을 갖는, AC-DC 컨버터.
제 1 항 내지 제 9 항 중 어느 한 항에 기재된 AC-DC 컨버터를 제어하기 위한 방법으로서, 상기 컨버터의 시동 단계를 포함하고, 상기 시동 단계 동안, 상기 입력 스위치 (S) 는 상기 변환 체인이 벅 컨버터로서 동작하도록 제어되는, AC-DC 컨버터를 제어하기 위한 방법.
제 1 항 내지 제 9 항 중 어느 한 항에 기재된 AC-DC 컨버터를 제어하기 위한 방법으로서,
상기 방법은 상기 컨버터의 시동으로 시작하는 상기 컨버터의 시동 단계를 포함하고, 상기 시동 단계 동안, 상기 입력 스위치 (S) 는, 상기 출력 전압 V_out 이, 단조 증가하는 시간의 함수이고, 세트포인트 전압보다 더 낮은 비제로 중간 출력 전압을 통과하는 동안 상기 세트포인트 전압을 충족하도록 제어되고,
상기 방법은 상기 출력 전압이 상기 세트포인트 전압에 도달할 때 시작하는 정상-상태 단계를 포함하며, 상기 정상-상태 단계 동안, 상기 출력 전압을 비제로 지속기간 동안 상기 세트포인트 전압에서 실질적으로 고정되도록 유지하도록 상기 스위치가 제어되는, AC-DC 컨버터를 제어하기 위한 방법.
제 11 항에 있어서,
상기 시동 단계는, 상기 컨버터의 상기 출력 전압 Vout 을 초기 전압으로부터 상기 세트포인트 전압으로 DC 미분으로 증가시키는 단계를 포함하는, AC-DC 컨버터를 제어하기 위한 방법.
제 11 항 또는 제 12 항에 있어서,
상기 변환 체인은 상기 시동 단계에 후속하는 정상-상태 단계 동안 부스트 컨버터로서 동작하는, AC-DC 컨버터를 제어하기 위한 방법.