KR20210011550A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20210011550A
KR20210011550A KR1020190088363A KR20190088363A KR20210011550A KR 20210011550 A KR20210011550 A KR 20210011550A KR 1020190088363 A KR1020190088363 A KR 1020190088363A KR 20190088363 A KR20190088363 A KR 20190088363A KR 20210011550 A KR20210011550 A KR 20210011550A
Authority
KR
South Korea
Prior art keywords
driving chip
chip module
driving
disposed
insulating layer
Prior art date
Application number
KR1020190088363A
Other languages
Korean (ko)
Inventor
서해관
김순동
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190088363A priority Critical patent/KR20210011550A/en
Priority to US16/812,751 priority patent/US11456347B2/en
Priority to CN202010703477.1A priority patent/CN112289261A/en
Publication of KR20210011550A publication Critical patent/KR20210011550A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H01L27/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L51/52—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Provided is a display device which can secure process time. According to an embodiment of the present invention, the display device comprises: a display panel; and a printed circuit board attached to one end of the display panel, wherein the printed circuit board includes: a base substrate; a first driving chip module disposed on the base substrate; and a second driving chip module disposed to be spaced apart from the first driving chip module. The first driving chip module includes a timing control unit and a data driving unit. The second driving chip module includes a plurality of modularized driving chips.

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것이다.The present invention relates to a display device.

표시 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 표시 장치는 표시 영역과 비표시 영역으로 구획된 기판을 포함한다. 상기 표시 영역에서 상기 기판 상에는 복수의 화소가 배치되며, 상기 비표시 영역에서 상기 기판 상에는 복수의 패드(pad) 등이 배치된다. 상기 복수의 패드에는 구동 집적 회로 등이 장착된 가요성 필름(COF Film) 등이 결합되어 상기 화소에 구동 신호를 전달한다. 또, 상기 가요성 필름에는 상기 구동 집적 회로 등을 제어하는 복수의 구동 칩이 배치된 인쇄 회로 기판이 부착될 수 있다. The display device is a device that visually displays data. Such a display device includes a substrate partitioned into a display area and a non-display area. A plurality of pixels are disposed on the substrate in the display area, and a plurality of pads are disposed on the substrate in the non-display area. A flexible film (COF film) on which a driving integrated circuit or the like is mounted is coupled to the plurality of pads to transmit a driving signal to the pixel. In addition, a printed circuit board on which a plurality of driving chips for controlling the driving integrated circuit and the like are disposed may be attached to the flexible film.

상기 가요성 필름에 상기 인쇄 회로 기판이 부착될 때에, 커넥터를 이용하여 부착될 수 있고, 또는 상기 가요성 필름과 상기 인쇄 회로 기판 사이에 이방성 도전 필름(Anistropic Conductive Film, ACF)을 개재하여 상기 이방성 도전 필름을 통해 부착될 수 있다. When the printed circuit board is attached to the flexible film, it may be attached using a connector, or the anisotropic conductive film (ACF) is interposed between the flexible film and the printed circuit board. It can be attached through a conductive film.

본 발명이 해결하고자 하는 과제는 모듈 구조의 단순화로 사용 부품의 개수를 줄일 수 있으며, 공정 단순화로 공정 시간을 확보할 수 있는 표시 장치를 제공하는데 있다.The problem to be solved by the present invention is to provide a display device capable of reducing the number of components used by simplifying a module structure and securing a process time by simplifying a process.

본 발명이 해결하고자 하는 다른 과제는 초고속으로 초고해상도 처리가 가능한 표시 장치를 제공하는데 있다. Another problem to be solved by the present invention is to provide a display device capable of ultra-high resolution processing at ultra high speed.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the technical problems mentioned above, and other technical problems that are not mentioned will be clearly understood by those skilled in the art from the following description.

상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 패널; 및A display device according to an exemplary embodiment for solving the above problem includes: a display panel; And

상기 표시 패널의 일단부에 부착된 인쇄 회로 기판을 포함하고, 상기 인쇄 회로 기판은, 베이스 기판, 및 상기 베이스 기판 상에 배치된 제1 구동칩 모듈과 상기 제1 구동칩 모듈과 이격되어 배치된 제2 구동칩 모듈을 포함하고. 상기 제1 구동칩 모듈은 타이밍 제어부, 및 데이터 구동부를 포함하고, 상기 제2 구동칩 모듈은 모듈화된 복수의 구동 칩을 포함한다.A printed circuit board attached to one end of the display panel, wherein the printed circuit board includes a base substrate, a first driving chip module disposed on the base substrate, and a first driving chip module spaced apart from the first driving chip module And a second driving chip module. The first driving chip module includes a timing control unit and a data driving unit, and the second driving chip module includes a plurality of modularized driving chips.

상기 복수의 구동칩은 영상 데이터 입력부, 전원 공급부를 포함할 수 있다. The plurality of driving chips may include an image data input unit and a power supply unit.

상기 복수의 구동칩은 구동 제어부를 더 포함할 수 있다. The plurality of driving chips may further include a driving control unit.

상기 영상 데이터 입력부는 데이터 신호를 상기 타이밍 제어부에 전달하고, 상기 전원 공급부는 상기 표시 패널에 전원 신호를 전달하도록 제공될 수 있다.The image data input unit may be provided to transmit a data signal to the timing controller, and the power supply unit may be provided to transmit a power signal to the display panel.

상기 타이밍 제어부는 상기 데이터 신호, 및 데이터 제어 신호를 상기 데이터 구동부에 전달하도록 제공될 수 있다.The timing controller may be provided to transmit the data signal and the data control signal to the data driver.

상기 인쇄 회로 기판은 베이스 기판과 상기 제1 구동칩 모듈 사이에 배치된 도전층, 및 상기 도전층과 상기 제1 구동칩 모듈 사이에 배치된 범프들을 더 포함하고, 상기 범프들을 통해 상기 제1 구동칩 모듈은 상기 도전층과 전기적으로 연결될 수 있다.The printed circuit board further includes a conductive layer disposed between a base substrate and the first driving chip module, and bumps disposed between the conductive layer and the first driving chip module, and the first driving through the bumps The chip module may be electrically connected to the conductive layer.

상기 제2 구동칩 모듈은 상기 도전층과 전기적으로 연결될 수 있다.The second driving chip module may be electrically connected to the conductive layer.

상기 도전층 상에 배치되고, 상기 제1 구동칩 모듈, 및 상기 제2 구동칩 모듈이 배치된 영역에서는 노출된 절연층을 더 포함할 수 있다.An insulating layer disposed on the conductive layer and exposed in a region in which the first driving chip module and the second driving chip module are disposed may further include an insulating layer.

상기 절연층은 상기 제1 구동칩 모듈, 및 상기 제2 구동칩 모듈의 측면과 접할 수 있다.The insulating layer may contact side surfaces of the first driving chip module and the second driving chip module.

상기 베이스 기판 상에 배치된 커넥터를 더 포함하고, 상기 커넥터는 메인 회로 보드와 전기적으로 연결될 수 있다.A connector disposed on the base substrate may further be included, and the connector may be electrically connected to the main circuit board.

상기 커넥터는 상기 제2 구동칩 모듈과 두께 방향으로 중첩 배치될 수 있다. The connector may be disposed to overlap the second driving chip module in a thickness direction.

상기 제2 구동칩 모듈은 상기 각 구동칩과 상기 커넥터 사이에 배치된 제1 절연층, 및 상기 제1 절연층을 관통하고, 상기 각 구동칩과 상기 커넥터를 전기적으로 연결하는 제1 비아를 더 포함할 수 있다.The second driving chip module further includes a first insulating layer disposed between each driving chip and the connector, and a first via penetrating the first insulating layer and electrically connecting the driving chip and the connector. Can include.

상기 제2 구동칩 모듈은 상기 각 구동칩과 상기 도전층 사이에 배치된 제2 절연층, 및 상기 각 구동칩과 상기 도전층을 전기적으로 연겨하는 제2 비아를 더 포함할 수 있다.The second driving chip module may further include a second insulating layer disposed between each driving chip and the conductive layer, and a second via electrically connecting each driving chip and the conductive layer.

상기 제2 구동칩 모듈은 상기 제1 절연층을 관통하고 상기 제1 비아와 다른 제3 비아, 상기 제2 절연층을 관통하고 상기 제2 비아와 다른 제4 비아를 더 포함하고, 상기 커넥터는 상기 제3 비아, 및 상기 제4 비아를 통해 상기 도전층과 전기적으로 연결될 수 있다.The second driving chip module further includes a third via passing through the first insulating layer and different from the first via, and a fourth via passing through the second insulating layer and different from the second via, and the connector It may be electrically connected to the conductive layer through the third via and the fourth via.

상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제3 절연층을 더 포함하고, 상기 제3 절연층은 상기 복수의 구동칩과 동일층에 배치되고, 상기 제3 비아, 및 상기 제4 비아는 상기 제3 절연층의 제5 비아를 통해 전기적으로 연결될 수 있다.Further comprising a third insulating layer disposed between the first insulating layer and the second insulating layer, the third insulating layer is disposed on the same layer as the plurality of driving chips, the third via, and the The 4 vias may be electrically connected through the fifth via of the third insulating layer.

상기 제2 구동칩 모듈은 상기 각 절연층, 상기 각 비아, 및 상기 복수의 구동칩을 실장하는 프레임을 더 포함할 수 있다.The second driving chip module may further include a frame for mounting each of the insulating layers, each of the vias, and the plurality of driving chips.

상기 제2 구동칩 모듈은 상기 프레임의 상기 제2 절연층을 바라보는 일면의 반대면인 타면 상에 배치된 연결부를 더 포함하고, 상기 연결부는 상기 제2 비아, 및 상기 제4 비아와 전기적으로 연결되고, 상기 연결부는 상기 도전층과 전기적으로 연결될 수 있다.The second driving chip module further includes a connection part disposed on the other surface of the frame facing the second insulating layer, and the connection part is electrically connected to the second via and the fourth via. Is connected, and the connection part may be electrically connected to the conductive layer.

상기 제3 절연층과 상기 복수의 구동칩은 이격 공간을 사이에 두고 이격되어 배치될 수 있다.The third insulating layer and the plurality of driving chips may be spaced apart from each other with a separation space therebetween.

상기 커넥터는 상기 제2 구동칩 모듈과 두께 방향으로 비중첩 배치될 수 있다.The connector may be disposed non-overlapping with the second driving chip module in a thickness direction.

상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 표시 패널; 및 상기 표시 패널의 일단부에 부착된 인쇄 회로 기판을 포함하고, 상기 인쇄 회로 기판은, 베이스 기판, 및 상기 베이스 기판 상에 배치된 제1 구동칩 모듈과 상기 제1 구동칩 모듈과 이격되어 배치된 제2 구동칩 모듈을 포함하고. 상기 제1 구동칩 모듈은 데이터 구동부를 포함하고, 상기 제2 구동칩 모듈은 모듈화된 복수의 구동 칩을 포함하되, 상기 복수의 구동칩은 영상 데이터 입력부, 전원 공급부, 및 타이밍 제어부를 포함한다. A display device according to another exemplary embodiment for solving the above problem includes: a display panel; And a printed circuit board attached to one end of the display panel, wherein the printed circuit board is spaced apart from a base substrate, a first driving chip module disposed on the base substrate and the first driving chip module And a second driving chip module. The first driving chip module includes a data driving unit, and the second driving chip module includes a plurality of modularized driving chips, and the plurality of driving chips includes an image data input unit, a power supply unit, and a timing control unit.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Details of other embodiments are included in the detailed description and drawings.

본 발명의 실시예들에 의하면 모듈 구조의 단순화로 사용 부품의 개수를 줄일 수 있으며, 공정 단순화로 공정 시간을 확보할 수 있는 표시 장치를 제공할 수 있다.According to embodiments of the present invention, it is possible to reduce the number of parts to be used by simplifying the module structure, and to provide a display device capable of securing a process time by simplifying the process.

또, 초고속으로 초고해상도 처리가 가능한 표시 장치를 제공할 수 있다.In addition, it is possible to provide a display device capable of ultra-high resolution processing at an ultra-high speed.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the present specification.

도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 도 1의 표시 장치의 개략적인 단면도이다.
도 3은 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이다.
도 4는 일 실시예에 따른 제1 구동칩 모듈을 나타낸 도면이다.
도 5는 일 실시예에 따른 제2 구동칩 모듈을 나타낸 도면이다.
도 6은 표시 패널에 배치된 스캔 구동부, 및 발광 제어 구동부를 나타낸 도면이다.
도 7은 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 8은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 9는 도 3의 Ⅸ-Ⅸ' 선을 따라 자른 단면도이다.
도 10은 일 실시예에 따른 제2 구동칩 모듈의 단면도이다.
도 11은 일 실시예에 따른 표시 장치의 신호 전달을 나타낸 모식도이다.
도 12는 다른 실시예에 따른 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이다.
도 13은 도 12의 XIII-XIII' 선을 따라 자른 단면도이다.
도 14는 또 다른 실시예에 따른 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이다.
도 15는 또 다른 실시예에 따른 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이다.
도 16은 도 15의 XVI-XVI' 선을 따라 자른 단면도이다.
도 17은 또 다른 실시예에 따른 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이다.1 is a plan layout view of a display device according to an exemplary embodiment.
2 is a schematic cross-sectional view of the display device of FIG. 1.
3 is a plan view illustrating a display panel and a printed circuit film to which the display panel is attached to one end.
4 is a diagram illustrating a first driving chip module according to an embodiment.
5 is a view showing a second driving chip module according to an embodiment.
6 is a diagram illustrating a scan driver and a light emission control driver disposed on the display panel.
7 is a plan view illustrating a display device according to an exemplary embodiment.
8 is a block diagram illustrating a display device according to an exemplary embodiment.
9 is a cross-sectional view taken along line IX-IX' of FIG. 3.
10 is a cross-sectional view of a second driving chip module according to an exemplary embodiment.
11 is a schematic diagram illustrating signal transmission of a display device according to an exemplary embodiment.
12 is a plan view illustrating a display panel and a printed circuit film attached to one end of the display panel according to another exemplary embodiment.
13 is a cross-sectional view taken along line XIII-XIII' of FIG. 12.
14 is a plan view illustrating a display panel and a printed circuit film attached to one end of the display panel according to another exemplary embodiment.
15 is a plan view illustrating a display panel and a printed circuit film attached to one end of the display panel according to another exemplary embodiment.
16 is a cross-sectional view taken along line XVI-XVI' of FIG. 15.
17 is a plan view illustrating a display panel and a printed circuit film attached to one end of the display panel according to another exemplary embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in other forms. That is, the present invention is only defined by the scope of the claims.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.When an element or layer is referred to as “on” or “on” of another element or layer, it is possible to interpose another layer or other element in the middle as well as directly above the other element or layer. All inclusive. On the other hand, when a device is referred to as "directly on" or "directly on", it indicates that no other device or layer is interposed therebetween.

명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.The same reference numerals are used for the same or similar parts throughout the specification.

이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 1은 일 실시예에 따른 표시 장치의 평면 배치도이고, 도 2는 도 1의 표시 장치의 단면도이다.1 is a plan layout view of a display device according to an exemplary embodiment, and FIG. 2 is a cross-sectional view of the display device of FIG. 1.

표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia PCAyer), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다. The display device 1 is a device that displays a moving picture or still image, and the display device includes a mobile phone, a smart phone, a tablet PC (Personal Computer), and a smart watch, a watch phone, a mobile communication terminal, an electronic notebook, an electronic book, and a PMP. (Portable Multimedia PCAyer), navigation, and portable electronic devices such as UMPC (Ultra Mobile PC), as well as TV, notebook, monitor, advertising board, can be used as a display screen of various products such as Internet of Things.

도 1 및 도 2를 참조하면, 표시 장치(1)는 화상을 표시하는 표시 패널(100), 표시 패널(100)에 연결되는 회로 기판(300) 또는 가요성 인쇄 회로 필름을 포함할 수 있다. 1 and 2, the display device 1 may include a display panel 100 displaying an image, a circuit board 300 connected to the display panel 100, or a flexible printed circuit film.

표시 패널(100)은 예를 들어, 유기 발광 표시 패널이 적용될 수 있다. 이하의 실시예에서는 표시 패널(100)로서 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이(LCD), 퀀텀닷 유기 발광 표시 패널(QD-OLED), 퀀텀닷 액정 디스플레이(QD-LCD), 퀀텀 나노 발광 표시 패널(Nano LED), 마이크로 엘이디(Micro LED) 등 다른 종류의 표시 패널이 적용될 수도 있다.The display panel 100 may be, for example, an organic light emitting display panel. In the following embodiments, an organic light emitting display panel is applied as the display panel 100, but the present invention is not limited thereto, and a liquid crystal display (LCD), a quantum dot organic light emitting display panel (QD-OLED), and a quantum dot liquid crystal display ( Other types of display panels such as QD-LCD), quantum nano light-emitting display panels (Nano LED), and micro LEDs may be applied.

표시 패널(100)은 복수의 화소 영역을 포함하는 표시 영역(DA), 표시 영역(DA)의 주변에 배치된 비표시 영역(NA)을 포함한다. 표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 표시 영역(DA)은 단변과 장변을 가질 수 있다. 표시 영역(DA)의 단변은 제1 방향(DR1)으로 연장된 변일 수 있다. 표시 영역(DA)의 장변은 제2 방향(DR2)으로 연장된 변일 수 있다. 다만, 표시 영역(DA)의 평면 형상은 직사각형에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다. 비표시 영역(NA)은 표시 영역(DA)의 양 단변 및 양 장변에 인접 배치될 수 있다. 이 경우, 표시 영역(DA)의 모든 변을 둘러싸고, 표시 영역(DA)의 테두리를 구성할 수 있다. 다만, 이에 제한되지 않고 비표시 영역(NA)은 표시 영역(DA)의 양 단변 또는 양 장변에만 인접 배치될 수도 있다.The display panel 100 includes a display area DA including a plurality of pixel areas, and a non-display area NA disposed around the display area DA. The display area DA may have a rectangular shape with a vertical corner or a rectangular shape with a round corner. The display area DA may have a short side and a long side. The short side of the display area DA may be a side extending in the first direction DR1. The long side of the display area DA may be a side extending in the second direction DR2. However, the planar shape of the display area DA is not limited to a rectangle, and may have a circular shape, an oval shape, or various other shapes. The non-display area NA may be disposed adjacent to both short sides and both long sides of the display area DA. In this case, it is possible to surround all sides of the display area DA to form a frame of the display area DA. However, the present invention is not limited thereto, and the non-display area NA may be disposed adjacent to only both short sides or both long sides of the display area DA.

표시 패널(100)의 비표시 영역(NA)은 패널 패드 영역(P_PA)을 더 포함한다. 패널 패드 영역(P_PA)은 예를 들어, 표시 영역(DA)의 일측 단변 주변에 배치될 수 있지만, 이에 제한되지 않고 표시 영역(DA)의 양 단변 주변에 배치되거나 표시 영역(DA)의 양 단변 및 양 장변 주변에 배치될 수 있다. The non-display area NA of the display panel 100 further includes a panel pad area P_PA. The panel pad area P_PA may be disposed around one short side of the display area DA, for example, but is not limited thereto and is disposed around both short sides of the display area DA, or both short sides of the display area DA. And may be disposed around both long sides.

회로 기판(300)은 복수의 적층된 구조들을 포함한다. 상기 적층된 구조들은 베이스 기판, 상기 베이스 기판 상에 배치된 배선층 또는 도전층, 상기 배선층 상에 배치된 복수의 구동칩 모듈들을 포함할 수 있다. 회로 기판(300)의 상기 적층된 구조들에 대한 자세한 설명은 후술하기로 한다.The circuit board 300 includes a plurality of stacked structures. The stacked structures may include a base substrate, a wiring layer or a conductive layer disposed on the base substrate, and a plurality of driving chip modules disposed on the wiring layer. A detailed description of the stacked structures of the circuit board 300 will be described later.

회로 기판(300)은 일측이 표시 패널(100)의 패널 패드 영역(P_PA)에 부착되는 제1 회로 영역(CA1), 및 제1 회로 영역(CA1)의 제2 방향(DR2) 일측에 배치된 제2 회로 영역(CA2)을 포함할 수 있다. The circuit board 300 includes a first circuit area CA1 that has one side attached to the panel pad area P_PA of the display panel 100, and a second direction DR2 of the first circuit area CA1. It may include a second circuit area CA2.

회로 기판(300)의 상기 각 구동칩 모듈들은 상기 배선층 또는 상기 도전층을 통해 표시 패널(100)의 패드들과 전기적으로 연결될 수 있다.Each of the driving chip modules of the circuit board 300 may be electrically connected to pads of the display panel 100 through the wiring layer or the conductive layer.

도 2를 참조하면, 표시 패널(100)은 표시 영역(DA), 및 패널 패드 영역(P_PA)에 걸쳐 배치된 표시 기판(101), 표시 기판(101) 상의 표시 영역(DA)에 배치된 회로층(130), 회로층(130) 상의 표시 영역(DA)에 배치된 발광층(150), 및 발광층(150) 상의 표시 영역(DA)에 배치된 봉지층(170)을 포함한다. 상술한 각 픽셀 영역들은 회로층(130), 및 발광층(150)을 포함할 수 있다. Referring to FIG. 2, the display panel 100 includes a display substrate 101 disposed over a display area DA and a panel pad area P_PA, and a circuit disposed in the display area DA on the display substrate 101. A layer 130, an emission layer 150 disposed in the display area DA on the circuit layer 130, and an encapsulation layer 170 disposed in the display area DA on the emission layer 150. Each of the above-described pixel regions may include the circuit layer 130 and the emission layer 150.

회로층(130)은 표시 배선, 표시 전극 및 적어도 하나의 트랜지스터를 포함하고, 발광층(150)의 발광량을 제어할 수 있다. 발광층(150)은 유기 발광 물질을 포함할 수 있다. 발광층(150)은 봉지층(170)에 의해 밀봉될 수 있다. 봉지층(170)은 발광층(150)을 밀봉하여, 외부에서 수분 등이 유입되는 것을 방지할 수 있다. 봉지층(170)은 무기막의 단일 또는 다층막이나, 무기막과 유기막을 교대로 적층한 적층막으로 이루어질 수 있다. The circuit layer 130 includes a display wiring, a display electrode, and at least one transistor, and may control the amount of light emitted by the emission layer 150. The emission layer 150 may include an organic emission material. The emission layer 150 may be sealed by the encapsulation layer 170. The encapsulation layer 170 may seal the light emitting layer 150 to prevent moisture or the like from entering from the outside. The encapsulation layer 170 may be formed of a single or multilayered inorganic film, or a laminated film in which inorganic and organic films are alternately stacked.

표시 장치(1)는 표시 패널(100)의 하부에 배치된 패널 하부 시트(200)를 더 포함한다. 패널 하부 시트(200)는 표시 패널(100)의 배면에 부착될 수 있다. 패널 하부 시트(200)는 적어도 하나의 기능층, 및 하부 절연층을 포함한다. 상기 기능층은 방열 기능, 전자파 차폐기능, 접지 기능, 완충 기능, 강도 보강 기능, 지지 기능 및/또는 디지타이징 기능 등을 수행하는 층일 수 있다. 기능층은 시트로 이루어진 시트층, 필름으로 필름층, 박막층, 코팅층, 패널, 플레이트 등일 수 있다. 하나의 기능층은 단일층으로 이루어질 수도 있지만, 적층된 복수의 박막이나 코팅층으로 이루어질 수도 있다. 기능층은 예를 들어, 지지 기재, 방열층, 전자파 차폐층, 충격 흡수층, 디지타이저 등일 수 있다.The display device 1 further includes a lower panel sheet 200 disposed under the display panel 100. The lower panel sheet 200 may be attached to the rear surface of the display panel 100. The lower panel sheet 200 includes at least one functional layer and a lower insulating layer. The functional layer may be a layer that performs a heat dissipation function, an electromagnetic wave shielding function, a grounding function, a buffer function, a strength reinforcing function, a support function, and/or a digitizing function. The functional layer is a sheet layer made of a sheet, a film, and may be a film layer, a thin film layer, a coating layer, a panel, a plate, or the like. One functional layer may be formed of a single layer, but may be formed of a plurality of laminated thin films or coating layers. The functional layer may be, for example, a support substrate, a heat dissipation layer, an electromagnetic wave shielding layer, a shock absorbing layer, a digitizer, or the like.

회로 기판(300)은 도 2에 도시된 바와 같이 제3 방향(DR3) 하부로 벤딩될 수 있다. 회로 기판(300)의 타측 및 제2 회로 기판(500)은 패널 하부 시트(200)의 하부에 위치할 수 있다. The circuit board 300 may be bent downward in the third direction DR3 as shown in FIG. 2. The other side of the circuit board 300 and the second circuit board 500 may be positioned under the lower panel sheet 200.

표시 장치(1)는 패널 하부 시트(200)와 회로 기판(300) 사이에 배치된 모듈간 결합 부재(AM)를 더 포함할 수 있다. 모듈간 결합 부재(AM)는 압력 민감 점착제(PSA)일 수 있다. 패널 하부 시트(200)의 하면은 회로 기판(300)과 모듈간 결합 부재(AM)를 통해 결합될 수 있다. 모듈간 결합 부재(AM)의 내측면은 회로 기판(300)의 내측면보다 외측으로 만입될 수 있다. 다시 말하면, 회로 기판(300)의 내측면은 모듈간 결합 부재(AM)의 내측면보다 내측으로 돌출될 수 있다. 이로 인해, 모듈간 결합 부재(AM)가 회로 기판(300)의 내측으로 돌출되어 내부 이물질 등이 부착되어 발생하는 이물 불량을 방지하고 모듈간 결합 부재(AM)가 회로 기판(300)의 측면 등으로 흘러내림을 미연에 방지할 수 있다.The display device 1 may further include an inter-module coupling member AM disposed between the lower panel sheet 200 and the circuit board 300. The inter-module coupling member AM may be a pressure sensitive adhesive PSA. The lower surface of the panel lower sheet 200 may be coupled to the circuit board 300 through an inter-module coupling member AM. The inner surface of the inter-module coupling member AM may be recessed outward than the inner surface of the circuit board 300. In other words, the inner surface of the circuit board 300 may protrude inward than the inner surface of the inter-module coupling member AM. Accordingly, the inter-module coupling member AM protrudes to the inside of the circuit board 300 to prevent foreign matter defects caused by adhering internal foreign substances, etc., and the inter-module coupling member AM is attached to the side of the circuit board 300. Flow can be prevented in advance.

회로 기판(300)의 모듈간 결합 부재(AM) 대비 내측으로 돌출된 부분은 상부의 패널 하부 시트(200)와 이격 공간을 사이에 두고 이격되어 배치될 수 있다.A portion of the circuit board 300 protruding inward compared to the inter-module coupling member AM may be disposed to be spaced apart from the upper panel lower sheet 200 with a space interposed therebetween.

도 3은 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이다.3 is a plan view illustrating a display panel and a printed circuit film to which the display panel is attached to one end.

도 3을 참조하면, 일 실시예에 따른 회로 기판(300) 또는 가요성 인쇄 회로 필름은 베이스 기판(310), 베이스 기판(310) 상에 배치된 제1 구동칩 모듈(330), 제2 구동칩 모듈(350), 및 커넥터(370)를 포함할 수 있다.Referring to FIG. 3, a circuit board 300 or a flexible printed circuit film according to an exemplary embodiment includes a base board 310, a first driving chip module 330 disposed on the base board 310, and a second driving device. A chip module 350 and a connector 370 may be included.

제1 구동칩 모듈(330), 및 제2 구동칩 모듈(350)은 상호 이격되어 배치될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 제2 구동칩 모듈(350)은 제1 구동칩 모듈(330)보다 제2 방향(DR2) 하부 방향에 위치할 수 있다. 커넥터(370)는 제2 구동칩 모듈(350)과 두께 방향으로 중첩 배치될 수 있다.The first driving chip module 330 and the second driving chip module 350 may be disposed to be spaced apart from each other. For example, as shown in FIG. 3, the second driving chip module 350 may be located in a lower direction in the second direction DR2 than the first driving chip module 330. The connector 370 may be disposed to overlap with the second driving chip module 350 in the thickness direction.

제1 구동칩 모듈(330)은 제2 구동칩 모듈(350)과 패널 패드 영역(P_PA) 또는 제1 회로 영역(CA1) 사이에 배치되고, 제2 구동칩 모듈(350)은 제1 구동칩 모듈(330)과 회로 기판(300)의 표시 패널(100)과 부착되는 일단의 반대인 타단 사이에 위치할 수 있다.The first driving chip module 330 is disposed between the second driving chip module 350 and the panel pad area P_PA or the first circuit area CA1, and the second driving chip module 350 is a first driving chip. The module 330 and the display panel 100 of the circuit board 300 may be positioned between one end opposite to the other end of the circuit board 300.

도 4는 일 실시예에 따른 제1 구동칩 모듈을 나타낸 도면이고, 도 5는 일 실시예에 따른 제2 구동칩 모듈을 나타낸 도면이고, 도 6은 표시 패널에 배치된 스캔 구동부, 및 발광 제어 구동부를 나타낸 도면이고, 도 7은 일 실시예에 따른 표시 장치를 보여주는 평면도이고, 도 8은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.4 is a view showing a first driving chip module according to an embodiment, FIG. 5 is a view showing a second driving chip module according to an embodiment, and FIG. 6 is a scan driver disposed on a display panel and emission control FIG. 7 is a plan view illustrating a display device according to an exemplary embodiment, and FIG. 8 is a block diagram illustrating a display device according to an exemplary embodiment.

도 4 내지 도 8을 참조하면, 일 실시예에 따른 제1 구동칩 모듈(330)은 타이밍 제어부(331), 및 데이터 구동부(335)를 포함할 수 있고, 제2 구동칩 모듈(350)은 전원 공급부(351), 영상 데이터 입력부(353), 및 구동 제어부(355)를 포함할 수 있고, 스캔 구동 회로(400)는 스캔 구동부(410), 및 발광 제어 구동부(420)를 포함할 수 있다.4 to 8, the first driving chip module 330 according to an embodiment may include a timing control unit 331 and a data driving unit 335, and the second driving chip module 350 is A power supply unit 351, an image data input unit 353, and a driving control unit 355 may be included, and the scan driving circuit 400 may include a scan driving unit 410 and a light emission control driving unit 420. .

제1 구동칩 모듈(330)은 타이밍 제어부(331)와 데이터 구동부(335)가 함께 내장된 모듈을 의미하고, 제2 구동칩 모듈(350)은 전원 공급부(351), 영상 데이터 입력부(353), 및 구동 제어부(355)가 함께 내장된 모듈을 의미할 수 있다.The first driving chip module 330 refers to a module in which the timing control unit 331 and the data driving unit 335 are embedded together, and the second driving chip module 350 is a power supply unit 351 and an image data input unit 353 , And the driving control unit 355 may mean a module in which they are incorporated.

도 5는 제2 구동칩 모듈(350)이 전원 공급부(351), 영상 데이터 입력부(353), 및 구동 제어부(355)만을 포함하는 것으로 예시되었지만, 이에 제한되지 않고, 터치 구동부, 이외 기타 다른 부품들도 같이 내장될 수 있다.5 illustrates that the second driving chip module 350 includes only the power supply unit 351, the image data input unit 353, and the driving control unit 355, but is not limited thereto, and other components other than the touch driver Can also be built in.

제2 구동칩 모듈(350)은 패널 레벨 패키지(Panel Level Package, PLP) 방식으로 회로 기판(300) 상에 배치될 수 있다. 패널 레벨 패키지 방식이라 함은 기존의 인쇄 회로 기판(Printed Circuit Board, PCB) 상에 배치하던, 전원 공급부(351), 영상 데이터 입력부(353), 및 구동 제어부(355) 등을 타이밍 제어부(331), 및 데이터 구동부(335)를 포함하는 제1 구동칩 모듈(330)과 함께 가요성 인쇄 회로 기판(FPCB)(본 명세서에서 회로 기판(300))에 실장하는 것을 의미한다.The second driving chip module 350 may be disposed on the circuit board 300 in a panel level package (PLP) method. The panel-level package method refers to the power supply unit 351, the image data input unit 353, and the driving control unit 355, which were disposed on a conventional printed circuit board (PCB), and the timing control unit 331 , And a first driving chip module 330 including a data driver 335 and mounted on a flexible printed circuit board (FPCB) (circuit board 300 in this specification).

도 7 및 도 8을 참조하면, 표시 패널(100)은 표시 영역(DA)은 서브 화소(SP)들이 형성되어 영상을 표시할 수 있고, 비표시 영역(NDA)(도 1의 'NA')은 표시 영역(DA)의 주변에 배치될 수 있다. 표시 영역(DA)에는 서브 화소(SP)들 뿐만 아니라, 서브 화소(SP)들에 접속되는 스캔 라인(SL)들, 발광 라인(EL)들, 데이터 라인(DL)들, 및 제1 구동 전압 라인(VDDL)이 배치될 수 있다. 스캔 라인(SL)들과 발광 라인(EL)들은 제1 방향(X축 방향, 도 1의 'DR1')으로 나란하게 형성되고, 데이터 라인(DL)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향, 도 1의 'DR2')으로 나란하게 형성될 수 있다. 제1 구동 전압 라인(VDDL)은 표시 영역(DA)에서 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 표시 영역(DA)에서 제2 방향(Y축 방향)으로 나란하게 형성된 제1 구동 전압 라인(VDDL)의 비표시 영역(NDA)에서 서로 연결될 수 있다.Referring to FIGS. 7 and 8, in the display panel 100, sub-pixels SP are formed in the display area DA to display an image, and a non-display area NDA ('NA' in FIG. 1) May be disposed around the display area DA. In the display area DA, not only the sub-pixels SP, but also the scan lines SL connected to the sub-pixels SP, the emission lines EL, the data lines DL, and a first driving voltage Lines VDDL may be arranged. The scan lines SL and the emission lines EL are formed parallel to each other in a first direction (X-axis direction,'DR1' in FIG. 1), and the data lines DL cross the first direction (X-axis direction). It may be formed in parallel in the second direction (Y-axis direction,'DR2' of FIG. 1). The first driving voltage lines VDDL may be formed in parallel in the second direction (Y-axis direction) in the display area DA. They may be connected to each other in the non-display area NDA of the first driving voltage line VDDL formed parallel to the second direction (Y-axis direction) in the display area DA.

서브 화소(SP)들 각각은 스캔 라인(SL)들 중 적어도 어느 하나, 데이터 라인(DL)들 중 어느 하나, 발광 라인(EL)들 중 적어도 하나, 제1 구동 전압 라인(VDDL)에 접속될 수 있다. 도 7에서는 서브 화소(SP)들 각각이 2 개의 스캔 라인(SL)들, 1 개의 데이터 라인(DL), 1 개의 발광 라인(EL), 및 제1 구동 전압 라인(VDDL)에 접속된 것을 예시하였지만, 이에 한정되지 않는다. 예를 들어, 서브 화소(SP)들 각각은 2 개의 스캔 라인(SL)들이 아닌 3 개의 스캔 라인(SL)들에 접속될 수도 있다.Each of the sub-pixels SP is connected to at least one of the scan lines SL, any one of the data lines DL, at least one of the emission lines EL, and the first driving voltage line VDDL. I can. In FIG. 7, each of the sub-pixels SP is connected to two scan lines SL, one data line DL, one emission line EL, and a first driving voltage line VDDL. However, it is not limited thereto. For example, each of the sub-pixels SP may be connected to three scan lines SL instead of two scan lines SL.

서브 화소(SP)들 각각은 구동 트랜지스터, 적어도 하나의 트랜지스터, 발광 소자, 및 커패시터를 포함할 수 있다. 트랜지스터는 스캔 라인(SL)으로부터 스캔 신호가 인가되는 경우 턴-온되며, 이로 인해 데이터 라인(DL)의 데이터 전압은 구동 트랜지스터(DT)의 게이트 전극에 인가될 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가된 데이터 전압에 따라 발광 소자에 구동 전류를 공급함으로써 발광할 수 있다. 구동 트랜지스터(DT)와 적어도 하나의 스위칭 트랜지스터는 박막 스위칭 트랜지스터(thin film transistor)일 수 있다. 발광 소자는 구동 트랜지스터(DT)의 구동 전류에 따라 발광할 수 있다. 발광 소자는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있다. 커패시터는 구동 트랜지스터(DT)의 게이트 전극에 인가된 데이터 전압을 일정하게 유지하는 역할을 할 수 있다.Each of the sub-pixels SP may include a driving transistor, at least one transistor, a light emitting device, and a capacitor. The transistor is turned on when a scan signal is applied from the scan line SL, and thus the data voltage of the data line DL may be applied to the gate electrode of the driving transistor DT. The driving transistor DT may emit light by supplying a driving current to the light emitting device according to the data voltage applied to the gate electrode. The driving transistor DT and at least one switching transistor may be a thin film transistor. The light-emitting element may emit light according to the driving current of the driving transistor DT. The light emitting device may be an organic light emitting diode including a first electrode, an organic emission layer, and a second electrode. The capacitor may serve to constantly maintain the data voltage applied to the gate electrode of the driving transistor DT.

비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)에는 스캔 라인(SL)들에 스캔 신호들을 인가하기 위한 스캔 구동 회로(400), 및 데이터 라인(DL)들과 회로 기판(300) 사이의 팬 아웃 라인(FL)들, 및 패드(DP)들이 배치될 수 있다. 패드(DP)들은 표시 패널(100)의 일 측 가장자리에 배치될 수 있다. 패드(DP)들은 표시 패널(100)의 패널 패드 영역(도 1의 'P_PA')에 배치될 수 있다.The non-display area NDA may be defined as an area from the outside of the display area DA to the edge of the display panel 100. In the non-display area NDA, a scan driving circuit 400 for applying scan signals to the scan lines SL, and fan-out lines FL between the data lines DL and the circuit board 300, And pads DP may be disposed. The pads DP may be disposed on one edge of the display panel 100. The pads DP may be disposed in a panel pad area (“P_PA” in FIG. 1) of the display panel 100.

스캔 구동 회로(400)는 복수의 스캔 제어 라인(SCL)을 통해 제1 구동칩 모듈(330)의 타이밍 제어부(331)와 전기적으로 연결될 수 있다. 스캔 구동 회로(400)는 복수의 스캔 제어 라인(SCL)을 통해 타이밍 제어부(331)로부터 스캔 제어 신호(SCS)와 발광 제어 신호(ECS)를 입력 받을 수 있다.The scan driving circuit 400 may be electrically connected to the timing controller 331 of the first driving chip module 330 through a plurality of scan control lines SCL. The scan driving circuit 400 may receive a scan control signal SCS and an emission control signal ECS from the timing controller 331 through a plurality of scan control lines SCL.

스캔 구동 회로(400)는 도 8과 같이 스캔 신호 구동부(410)와 발광 제어 구동부(420)를 포함할 수 있다.The scan driving circuit 400 may include a scan signal driver 410 and an emission control driver 420 as shown in FIG. 8.

스캔 신호 구동부(410)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하고, 스캔 신호들을 스캔 라인(SL)들에 순차적으로 출력할 수 있다. 발광 제어 구동부(420)는 발광 제어 신호(ECS)에 따라 발광 제어 신호들을 생성하고, 발광 제어 신호들을 발광 라인(EL)들에 순차적으로 출력할 수 있다.The scan signal driver 410 may generate scan signals according to the scan control signal SCS and sequentially output the scan signals to the scan lines SL. The emission control driver 420 may generate emission control signals according to the emission control signal ECS and sequentially output the emission control signals to the emission lines EL.

스캔 구동 회로(400)는 복수의 박막 트랜지스터들을 포함할 수 있다. 스캔 구동 회로(400)는 서브 화소(SP)들의 박막 트랜지스터들과 동일한 층에 형성될 수 있다. 도 8에서는 스캔 구동 회로(400)가 표시 영역(DA)의 일 측, 예를 들어 좌측의 비표시 영역(NDA)에 형성된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(400)는 표시 영역(DA)의 양 측, 예를 들어, 좌측과 우측의 비표시 영역(NDA)에 형성될 수 있다.The scan driving circuit 400 may include a plurality of thin film transistors. The scan driving circuit 400 may be formed on the same layer as the thin film transistors of the sub-pixels SP. 8 illustrates that the scan driving circuit 400 is formed on one side of the display area DA, for example, in the non-display area NDA on the left, but is not limited thereto. For example, the scan driving circuit 400 may be formed on both sides of the display area DA, for example, in the left and right non-display areas NDA.

타이밍 제어부(331)는 회로 기판(300)로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받는다. 타이밍 제어부(331)는 제2 구동칩 모듈(350)로부터 타이밍 신호, 및 디지털 비디오 데이터(DATA)를 입력 받는다. 타이밍 제어부(331)는 타이밍 신호들에 따라 스캔 신호 구동부(410)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 생성하고, 발광 제어 구동부(420)의 동작 타이밍을 제어하기 위한 발광 제어 신호(ECS)를 생성하며, 데이터 구동부(335)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 생성할 수 있다. 타이밍 제어부(331)는 복수의 스캔 제어 라인(SCL)을 통해 스캔 제어 신호(SCS)를 스캔 신호 구동부(410)로 출력하고, 발광 제어 신호(ECS)를 발광 제어 구동부(420)로 출력할 수 있다. 타이밍 제어부(331)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(335)로 출력할 수 있다.The timing controller 331 receives digital video data DATA and timing signals from the circuit board 300. The timing controller 331 receives a timing signal and digital video data DATA from the second driving chip module 350. The timing control unit 331 generates a scan control signal SCS for controlling the operation timing of the scan signal driver 410 according to the timing signals, and a light emission control signal for controlling the operation timing of the emission control driver 420 An ECS is generated, and a data control signal DCS for controlling an operation timing of the data driver 335 may be generated. The timing controller 331 may output the scan control signal SCS to the scan signal driver 410 through a plurality of scan control lines SCL, and output the emission control signal ECS to the emission control driver 420. have. The timing controller 331 may output digital video data DATA and a data control signal DCS to the data driver 335.

데이터 구동부(335)는 디지털 비디오 데이터(DATA)를 아날로그 정극성/부극성 데이터 전압들로 변환하여 팬 아웃 라인(FL)들을 통해 데이터 라인(DL)들에 출력한다. 스캔 구동 회로(400)의 스캔 신호들에 의해 서브 화소(SP)들이 선택되며, 선택된 서브 화소(SP)들에 데이터 전압들이 공급된다.The data driver 335 converts the digital video data DATA into analog positive/negative data voltages and outputs them to the data lines DL through the fan-out lines FL. Sub-pixels SP are selected by scan signals of the scan driving circuit 400, and data voltages are supplied to the selected sub-pixels SP.

전원 공급부(351)는 제1 구동 전압을 생성하여 제1 구동 전압 라인(VDDL)에 공급할 수 있다. 또한, 전원 공급부(351)는 제2 구동 전압을 생성하여 서브 화소(SP)들 각각의 유기 발광 다이오드의 캐소드 전극에 공급할 수 있다. 제1 구동 전압은 유기 발광 다이오드의 구동을 위한 고전위 전압일 수 있으며, 제2 구동 전압은 유기 발광 다이오드의 구동을 위한 저전위 전압일 수 있다. 즉, 제1 구동 전압은 제2 구동 전압보다 높은 전위를 가질 수 있다.The power supply unit 351 may generate a first driving voltage and supply it to the first driving voltage line VDDL. In addition, the power supply unit 351 may generate a second driving voltage and supply it to the cathode electrode of the organic light emitting diode of each of the sub-pixels SP. The first driving voltage may be a high potential voltage for driving the organic light emitting diode, and the second driving voltage may be a low potential voltage for driving the organic light emitting diode. That is, the first driving voltage may have a higher potential than the second driving voltage.

제1 구동칩 모듈(330)은 집적회로(integrated circuit, IC)로 형성되어 COF(Chip on film) 방식으로 회로 기판(300) 상에 배치될 수 있다.The first driving chip module 330 may be formed of an integrated circuit (IC) and disposed on the circuit board 300 in a chip on film (COF) method.

회로 기판(300)는 이방성 도전 필름(anisotropic conductive film, 도 9의 'ACF1' 참조)을 이용하여 패드(DP)들 상에 부착될 수 있다. 이로 인해, 회로 기판(300)의 리드 라인들은 패드(DP)들에 전기적으로 연결될 수 있다. 회로 기판(300)는 연성 인쇄 회로 보드(flexible prinited circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.The circuit board 300 may be attached on the pads DP using an anisotropic conductive film (refer to “ACF1” in FIG. 9 ). Accordingly, the lead lines of the circuit board 300 may be electrically connected to the pads DP. The circuit board 300 may be a flexible film such as a flexible printed circuit board, a printed circuit board, or a chip on film.

제2 구동칩 모듈(350)의 구동 제어부(355)는 제1 구동칩 모듈(330)의 타이밍 제어부(331), 및 데이터 구동부(335)를 제어하는 역할을 할 수 있다.The driving control unit 355 of the second driving chip module 350 may serve to control the timing control unit 331 and the data driving unit 335 of the first driving chip module 330.

도 9는 도 3의 Ⅸ-Ⅸ' 선을 따라 자른 단면도이고, 도 10은 일 실시예에 따른 제2 구동칩 모듈의 단면도이고, 도 11은 일 실시예에 따른 표시 장치의 신호 전달을 나타낸 모식도이다.9 is a cross-sectional view taken along line IX-IX' of FIG. 3, FIG. 10 is a cross-sectional view of a second driving chip module according to an exemplary embodiment, and FIG. 11 is a schematic diagram illustrating signal transmission of a display device according to an exemplary embodiment; to be.

도 9 내지 도 11을 참조하면, 회로 기판(300)은 베이스 기판(310) 또는 베이스 필름, 베이스 기판(310) 상에 배치된 도전층(320) 또는 배선층, 도전층(320) 상에 배치된 제1 구동칩 모듈(330), 제1 구동칩 모듈(330)과 이격되어 배치되고 도전층(320) 상에 배치된 제2 구동칩 모듈(350), 및 제2 구동칩 모듈(350) 상에 배치된 커넥터(370)를 포함할 수 있다.9 to 11, the circuit board 300 is a base substrate 310 or a base film, a conductive layer 320 or a wiring layer disposed on the base substrate 310, or a conductive layer 320. On the first driving chip module 330, the second driving chip module 350 disposed apart from the first driving chip module 330 and disposed on the conductive layer 320, and the second driving chip module 350 It may include a connector 370 disposed in the.

커넥터(370)는 도시되지 않았지만, 표시 장치(1)의 메인 회로 보드와 전기적으로 연결될 수 있다.Although not shown, the connector 370 may be electrically connected to the main circuit board of the display device 1.

베이스 필름(310)은 폴리 이미드 등의 플렉시블하며 절연 기능을 갖는 물질을 포함할 수 있다.The base film 310 may include a flexible material such as polyimide and having an insulating function.

베이스 필름(310) 상에 배치된 배선층(320)은 금속 물질을 포함할 수 있다. 배선층(320)은 각각 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.The wiring layer 320 disposed on the base film 310 may include a metallic material. The wiring layer 320 is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), respectively. , Iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), may include one or more metals selected from copper (Cu).

배선층(320)은 베이스 필름(310)의 일면에 직접 배치될 수 있다.The wiring layer 320 may be directly disposed on one surface of the base film 310.

제1 구동칩 모듈(330)은 범프(BUMP)를 통해 회로 기판(300)의 배선층(320)과 전기적으로 연결될 수 있다. 제1 구동칩 모듈(330)과 배선층(320) 사이에는 범프(BUMP), 및 제2 이방성 도전 필름(ACF2)이 배치될 수 있다. 제1 구동칩 모듈(330)과 제2 이방성 도전 필름(ACF2) 사이에 범프(BUMP)가 배치되고, 범프(BUMP)와 배선층(320) 사이에 제2 이방성 도전 필름(ACF2)이 배치될 수 있다.The first driving chip module 330 may be electrically connected to the wiring layer 320 of the circuit board 300 through a bump BUMP. A bump BUMP and a second anisotropic conductive film ACF2 may be disposed between the first driving chip module 330 and the wiring layer 320. A bump (BUMP) is disposed between the first driving chip module 330 and the second anisotropic conductive film (ACF2), and a second anisotropic conductive film (ACF2) may be disposed between the bump (BUMP) and the wiring layer 320. have.

범프(BUMP)는 제2 이방성 도전 필름(ACF2)을 통해 배선층(320)과 전기적으로 연결됨으로써 제1 구동칩 모듈(330)을 회로 기판(300)과 전기적으로 연결하는 역할을 할 수 있다. 제2 이방성 도전 필름(ACF2)은 상술한 이방성 도전 필름(ACF1)과 동일한 물질을 포함할 수 있다.The bump BUMP may serve to electrically connect the first driving chip module 330 to the circuit board 300 by being electrically connected to the wiring layer 320 through the second anisotropic conductive film ACF2. The second anisotropic conductive film ACF2 may include the same material as the anisotropic conductive film ACF1 described above.

도 9에서는 제1 구동칩 모듈(330)의 제2 방향(DR2) 일단, 및 타단에 각각 하나의 범프(BUMP)들이 배치된 것으로 예시되었지만, 범프(BUMP)의 개수는 제한되지 않는다.In FIG. 9, one bump (BUMP) is disposed at one end and the other end of the first driving chip module 330 in the second direction DR2, respectively, but the number of bumps is not limited.

범프(BUMP)를 통해 제1 구동칩 모듈(330)의 타이밍 제어부(331)의 스캔 제어 신호(SCS), 및 발광 제어 신호(ECS)는 표시 패널(100) 상의 스캔 신호 구동부(410), 및 발광 제어 구동부(420)에 각각 입력될 수 있다. The scan control signal SCS of the timing control unit 331 of the first driving chip module 330 and the emission control signal ECS are transmitted through the bump BUMP. The scan signal driving unit 410 on the display panel 100, and Each may be input to the emission control driver 420.

제2 구동칩 모듈(350)은 배선층(320) 상에 배치되어, 배선층(320)과 전기적으로 연결될 수 있다. 제2 구동칩 모듈(350)은 커넥터(370)와 두께 방향으로 중첩 배치될 수 있다. 제2 구동칩 모듈(350)은 커넥터(370)와 배선층(320) 사이에 배치될 수 있다. 제2 구동칩 모듈(350)의 연결부(364)를 통해 제2 구동칩 모듈(350)의 복수의 구동칩, 및 커넥터(370)가 제1 구동칩 모듈(330), 또는 표시 패널(100)에 전기적으로 연결될 수 있다.The second driving chip module 350 is disposed on the wiring layer 320 and may be electrically connected to the wiring layer 320. The second driving chip module 350 may be disposed to overlap with the connector 370 in the thickness direction. The second driving chip module 350 may be disposed between the connector 370 and the wiring layer 320. The plurality of driving chips of the second driving chip module 350 and the connector 370 are connected to the first driving chip module 330 or the display panel 100 through the connection part 364 of the second driving chip module 350. Can be electrically connected to

제1 구동칩 모듈(330), 및 제2 구동칩 모듈(350)의 주변에는 절연층(SR)이 더 배치될 수 있다. 절연층(SR)은 유기 절연 물질을 포함할 수 있다. 절연층(SR)은 평면상 이방성 도전 필름(ACF1)과 제1 구동칩 모듈(330) 사이에 배치되고, 제1 구동칩 모듈(330)과 제2 구동칩 모듈(350) 사이에 배치될 수 있다. 절연층(SR)은 제1 구동칩 모듈(330), 및 제2 구동칩 모듈(350)을 평면상 둘러싸고, 제1 구동칩 모듈(330), 및 제2 구동칩 모듈(350)의 측면을 커버함으로써 제1 구동칩 모듈(330)과 제2 구동칩 모듈(350)의 전기적인 단락을 방지하는 역할을 할 수 있다. An insulating layer SR may be further disposed around the first driving chip module 330 and the second driving chip module 350. The insulating layer SR may include an organic insulating material. The insulating layer SR may be disposed between the anisotropic conductive film ACF1 and the first driving chip module 330 on a plane, and may be disposed between the first driving chip module 330 and the second driving chip module 350. have. The insulating layer SR surrounds the first driving chip module 330 and the second driving chip module 350 on a plane, and covers the side surfaces of the first driving chip module 330 and the second driving chip module 350. Covering may serve to prevent an electrical short between the first driving chip module 330 and the second driving chip module 350.

뿐만 아니라, 절연층(SR)은 배선층(320)의 표시 패널(100)과 접속하는 영역(이방성 도전 필름(ACF1)이 배치된 영역), 제1 구동칩 모듈(330)이 배선층(320)과 접속하는 영역(제2 이방성 도전 필름(ACF2)이 배치된 영역), 및 제2 구동칩 모듈(350)이 배선층(320)과 접속하는 영역(연결부(364)이 배치된 영역)에는 비배치되고, 배선층(320)의 일면을 노출할 수 있다.In addition, the insulating layer SR includes a region of the wiring layer 320 connected to the display panel 100 (a region in which the anisotropic conductive film ACF1 is disposed), and the first driving chip module 330 is connected to the wiring layer 320. The area to be connected (the area where the second anisotropic conductive film (ACF2) is disposed) and the area where the second driving chip module 350 is connected to the wiring layer 320 (the area where the connection part 364 is disposed) are not disposed. , One surface of the wiring layer 320 may be exposed.

도 10에 도시된 바와 같이, 제2 구동칩 모듈(350)은 프레임(357), 및 프레임(357)에 수용되는 복수의 구성을 포함할 수 있다. 제2 구동칩 모듈(350)의 상기 복수의 구성은 제1 절연층, 상기 제1 절연층 또는 제1 절연 기판 상에 배치된 상기한 복수의 구동칩(351, 353, 355), 및 복수의 구동칩(351, 353, 355) 상에 배치된 제2 절연층 또는 제2 절연 기판을 포함할 수 있다. 나아가, 복수의 구동칩(351, 353, 355)의 주변에는 제3 절연층이 배치될 수 있다. 상기 제3 절연층은 복수의 구동칩(351, 353, 355)과 분리되어 배치될 수 있다. 상기 제3 절연층과 복수의 구동칩(351, 353, 355)은 동일층에 배치될 수 있다. As shown in FIG. 10, the second driving chip module 350 may include a frame 357 and a plurality of components accommodated in the frame 357. The plurality of configurations of the second driving chip module 350 include a first insulating layer, the plurality of driving chips 351, 353 and 355 disposed on the first insulating layer or the first insulating substrate, and a plurality of It may include a second insulating layer or a second insulating substrate disposed on the driving chips 351, 353, and 355. Furthermore, a third insulating layer may be disposed around the plurality of driving chips 351, 353, and 355. The third insulating layer may be disposed separately from the plurality of driving chips 351, 353, and 355. The third insulating layer and the plurality of driving chips 351, 353, 355 may be disposed on the same layer.

상기 제1 절연층, 및 상기 제2 절연층은 각각 유기 절연 물질을 포함할 수 있다.Each of the first insulating layer and the second insulating layer may include an organic insulating material.

상기 제1 절연층의 내부에는 상기 제1 절연층을 관통하는 복수의 비아(361)가 배치될 수 있다. 상기 제1 절연층 내부의 상기 복수의 비아는 제1 비아, 및 제2 비아를 포함할 수 있다. 또한, 복수의 구동칩(351, 353, 355)의 주변에는 제3 비아가 배치될 수 있다. 상기 제3 비아는 상기 제3 절연층의 내부를 배치되고, 상기 제3 절연층을 두께 방향으로 관통할 수 있다. A plurality of vias 361 penetrating the first insulating layer may be disposed inside the first insulating layer. The plurality of vias inside the first insulating layer may include a first via and a second via. Also, a third via may be disposed around the plurality of driving chips 351, 353, and 355. The third via may be disposed inside the third insulating layer, and may penetrate the third insulating layer in a thickness direction.

상기 제1 비아는 커넥터(370)와 복수의 구동칩(351, 353, 355)을 전기적으로 연결하는 역할을 하고, 상기 제2 비아는 상기 제3 비아와 전기적으로 연결될 수 있다. The first via serves to electrically connect the connector 370 and the plurality of driving chips 351, 353, and 355, and the second via may be electrically connected to the third via.

상기 제3 절연층과 상기 복수의 구동칩(351, 353, 355) 사이에는 소정의 이격 공간이 배치될 수 있다. 즉, 복수의 구동칩(351, 353, 355)과 상기 제3 절연층은 소정의 이격 공간을 사이에 두고 이격되어 배치될 수 있다. A predetermined spaced space may be disposed between the third insulating layer and the plurality of driving chips 351, 353, and 355. That is, the plurality of driving chips 351, 353, and 355 and the third insulating layer may be spaced apart from each other with a predetermined spacing space therebetween.

복수의 구동칩(351, 353, 355)은 상기 제1 절연층과 상기 제2 절연층 사이에 배치될 수 있다. 상기 제2 절연층의 내부에는 복수의 비아(362)가 배치될 수 있다. 상기 제2 절연층 내부의 복수의 비아(362)는 제4 비아, 및 제5 비아를 포함할 수 있다. 상기 제4 비아는 복수의 구동칩(351, 353, 355)과 연결부(364) 사이에 배치되어 복수의 구동칩(351, 353, 355)과 연결부(364)를 전기적으로 연결하는 역할을 하고, 상기 제5 비아는 상기 제3 비아와 연결부(364) 사이에 배치되어, 상기 제3 비아와 연결부(364)를 전기적으로 연결하는 역할을 할 수 있다.A plurality of driving chips 351, 353, and 355 may be disposed between the first insulating layer and the second insulating layer. A plurality of vias 362 may be disposed inside the second insulating layer. The plurality of vias 362 inside the second insulating layer may include a fourth via and a fifth via. The fourth via is disposed between the plurality of driving chips 351, 353, 355 and the connection part 364 to electrically connect the plurality of driving chips 351, 353, 355 and the connection part 364, The fifth via may be disposed between the third via and the connection part 364 to electrically connect the third via and the connection part 364.

프레임(367)은 도 10에서는 상기 제1 비아, 및 상기 제2 비아와 커넥터(370) 사이와 상기 제4 비아, 및 상기 제5 비아와 연결부(364) 사이에서 개구가 형성되지 않은 것으로 도시되었지만, 프레임(367)은 상기 제1 비아, 및 상기 제2 비아와 커넥터(370)를 전기적으로 연결하기 위해 제1 개구가 형성되어 있고, 상기 제4 비아, 및 상기 제5 비아와 연결부(364)를 전기적으로 연결하기 위해 제2 개구가 형성될 수 있다. 상기 제1 개구를 통해 상기 제1 비아, 및 상기 제2 비아는 각각 커넥터(370)와 전기적으로 연결되고, 상기 제2 개구를 통해 상기 제4 비아, 및 상기 제5 비아는 각각 연결부(364)와 전기적으로 연결될 수 있다.The frame 367 is shown in FIG. 10 as having no openings formed between the first via, the second via, and the connector 370 and between the fourth via and the fifth via and the connection part 364. , The frame 367 has a first opening formed to electrically connect the first via, the second via, and the connector 370, and the fourth via and the fifth via and a connection part 364 A second opening may be formed to electrically connect the. The first via and the second via are each electrically connected to the connector 370 through the first opening, and the fourth via and the fifth via are respectively connected to the connector 364 through the second opening. And can be electrically connected.

연결부(364)는 복수개일 수 있다. 복수의 연결부(364)는 각각 회로 기판(300)의 배선층(320)에 부착될 수 있다. 도면에서는 도시되지 않았지만, 회로 기판(300)의 배선층(320)과 연결부(364) 사이에는 이방성 도전 필름이 개재되어, 상기 이방성 도전 필름을 통해 배선층(320)과 연결부(364)가 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않고 배선층(320)과 연결부(364)는 초음파 접합 등을 통해 직접 전기적으로 연결될 수도 있다.The connection part 364 may be plural. Each of the plurality of connection portions 364 may be attached to the wiring layer 320 of the circuit board 300. Although not shown in the drawing, an anisotropic conductive film is interposed between the wiring layer 320 of the circuit board 300 and the connection portion 364, so that the wiring layer 320 and the connection portion 364 can be electrically connected through the anisotropic conductive film. have. However, the present invention is not limited thereto, and the wiring layer 320 and the connection part 364 may be directly electrically connected through ultrasonic bonding or the like.

연결부(364)의 형상으로 반원 형상이 예시되었지만, 이에 제한되지 않고 연결부(364)의 형상은 직사각형, 타원형, 기타 다른 다각형이 적용될 수 있음은 물론이다.Although a semicircular shape is illustrated as the shape of the connection part 364, the shape of the connection part 364 is not limited thereto, and a rectangle, an ellipse, and other polygons may be applied as a matter of course.

도 11을 참조하면, 일 실시예에 따른 표시 장치(1)는 상술한 전원 공급부(351), 영상 데이터 입력부(353), 및 구동 제어부(355)가 회로 기판(300)의 표시 패널(100)에 부착된 일단의 반대인 타단에 부착되지 않고, 직접 회로 기판(300)에 배치될 수 있다. 상술한 바와 같이 회로 기판(300)의 타단에 인쇄 회로 기판(PCB)이 부착되고, 상술한 전원 공급부(351), 영상 데이터 입력부(353), 및 구동 제어부(355)가 인쇄 회로 기판(PCB) 상에 실장되는 경우, 커넥터(370), 및 복수의 구동칩(351, 353, 355)으로부터 인가된 신호들을 인쇄 회로 기판(PCB)과 회로 기판(300)의 타단 간의 접속부, 및 회로 기판(300)과 표시 패널(100) 간의 접속부(도 1의 'P_PA' 참조)를 통해 표시 패널(100)에 전달될 수 있다. 커넥터(370), 및 복수의 구동칩(351, 353, 355)으로부터 인가된 신호들을 두 개의 접속부를 거치면서, 저항 매칭이 쉽지 않을 수 있다. 즉, 인쇄 회로 기판(PCB)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인과 회로 기판(300)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인과 접속되는 리드 라인 간에 저항 불균형이 발생할 수 있다. Referring to FIG. 11, in the display device 1 according to an exemplary embodiment, the power supply unit 351, the image data input unit 353, and the driving control unit 355 described above include the display panel 100 of the circuit board 300. It is not attached to the other end opposite to one end attached to, but may be directly disposed on the circuit board 300. As described above, a printed circuit board (PCB) is attached to the other end of the circuit board 300, and the power supply unit 351, the image data input unit 353, and the driving control unit 355 are printed circuit board (PCB). When mounted on the connector 370, and the signal applied from the plurality of driving chips 351, 353, 355 are connected between the printed circuit board (PCB) and the other end of the circuit board 300, and the circuit board 300 ) And the display panel 100 through a connection part (refer to “P_PA” in FIG. 1 ). As the signals applied from the connector 370 and the plurality of driving chips 351, 353, and 355 pass through the two connecting portions, resistance matching may not be easy. That is, the connector 370 of the printed circuit board (PCB), the lead line connected to the plurality of driving chips 351, 353, 355, the connector 370 of the circuit board 300, and the plurality of driving chips 351, A resistance imbalance may occur between the lead line connected to the 353 and 355 and the lead line connected to it.

특히 상술한 바와 같이 인쇄 회로 기판(PCB)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인과 회로 기판(300)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인은 상호 이방성 도전 필름을 통해 연결되는데, 인쇄 회로 기판(PCB)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인과 회로 기판(300)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인을 동일한 저항으로 조정한 상태로 접합 공정을 진행하더라도, 상기 이방성 도전 필름을 거치면서, 인쇄 회로 기판(PCB)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인의 저항이 달라질 수 있다. 이로 인해, 상술한 리드 라인 간의 저항 불균형이 발생할 수 있다. 상기 리드 라인 간의 저항 불균형은 신호 전달 딜레이 또는 신호 왜곡 등의 신호 전달 불량을 야기할 수 있다.In particular, as described above, the connector 370 of the printed circuit board (PCB), the lead line connected to the plurality of driving chips 351, 353, 355, the connector 370 of the circuit board 300, and a plurality of driving chips The lead lines connected to the (351, 353, 355) are connected through a mutually anisotropic conductive film, and the lead lines connected to the connector 370 of the printed circuit board (PCB) and the plurality of driving chips (351, 353, 355) and Even if the bonding process is performed with the connector 370 of the circuit board 300 and the lead lines connected to the plurality of driving chips 351, 353, 355 adjusted to the same resistance, printing while passing through the anisotropic conductive film Resistances of the connector 370 of the circuit board PCB and of the lead lines connected to the plurality of driving chips 351, 353, and 355 may vary. As a result, resistance imbalance between the above-described lead lines may occur. The resistance imbalance between the lead lines may cause a signal transmission failure such as a signal transmission delay or signal distortion.

다만, 일 실시예에 따른 표시 장치(1)는 상술한 전원 공급부(351), 영상 데이터 입력부(353), 및 구동 제어부(355)가 회로 기판(300)과 다른 인쇄 회로 기판(PCB) 상에 실장되지 않고, 직접 회로 기판(300) 상에 실장되기 때문에, 인쇄 회로 기판(PCB)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인과 회로 기판(300)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인을 이방성 도전 필름을 통해 연결할 필요가 없어, 이에 따라 발생할 수 있는 저항 불균형이 발생하는 것을 미연에 방지할 수 있다. 이로 인해, 표시 장치(1)의 신호 전달 딜레이 또는 신호 왜곡 등의 신호 전달 불량을 미연에 방지할 수 있다. However, in the display device 1 according to an exemplary embodiment, the power supply unit 351, the image data input unit 353, and the driving control unit 355 are on a printed circuit board (PCB) different from the circuit board 300. Since it is not mounted and is directly mounted on the circuit board 300, the connector 370 of the printed circuit board (PCB) and the lead line and the circuit board 300 connected to the plurality of driving chips 351, 353, 355 There is no need to connect the connector 370 of the connector 370 and the lead lines connected to the plurality of driving chips 351, 353, and 355 through an anisotropic conductive film, so that the occurrence of resistance imbalance that may occur can be prevented in advance. . Accordingly, a signal transmission failure such as a signal transmission delay or signal distortion of the display device 1 can be prevented in advance.

또한, 도 11에 도시된 바와 같이, 인쇄 회로 기판(PCB)과 회로 기판(300) 사이에 접속부가 생략됨에 따라, 커넥터(370)와 표시 패널(100) 간의 신호 전달, 및 제2 구동칩 모듈(350)과 표시 패널(100) 간의 신호 전달 속도를 증가시킬 수 있고, 이로 인해, 고속, 및 고해상도 표시 장치를 구현할 수 있게 된다. In addition, as shown in FIG. 11, as the connection part between the printed circuit board (PCB) and the circuit board 300 is omitted, signal transmission between the connector 370 and the display panel 100, and the second driving chip module The signal transmission speed between the 350 and the display panel 100 may be increased, and thus, a high-speed and high-resolution display device may be implemented.

이하, 다른 실시예에 따른 표시 장치에 대해 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다. Hereinafter, a display device according to another exemplary embodiment will be described. In the following embodiments, the same components as those of the previously described embodiments are referred to by the same reference numerals, and descriptions thereof will be omitted or simplified.

도 12는 다른 실시예에 따른 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이고, 도 13은 도 12의 XIII-XIII' 선을 따라 자른 단면도이다.12 is a plan view illustrating a display panel and a printed circuit film attached to one end of the display panel according to another exemplary embodiment, and FIG. 13 is a cross-sectional view taken along line XIII-XIII' of FIG. 12.

도 12, 및 도 13을 참조하면, 본 실시예에 따른 표시 장치(2)는 커넥터(370_1)와 제2 구동칩 모듈(350_1)이 두께 방향으로 비중첩한다는 점에서 일 실시예에 따른 표시 장치(1)와 상이하다.Referring to FIGS. 12 and 13, in the display device 2 according to the present exemplary embodiment, the connector 370_1 and the second driving chip module 350_1 are non-overlapping in the thickness direction. It is different from (1).

더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(2)는 커넥터(370_1)와 제2 구동칩 모듈(350_1)이 두께 방향으로 비중첩할 수 있다.More specifically, in the display device 2 according to the present exemplary embodiment, the connector 370_1 and the second driving chip module 350_1 may be non-overlapping in the thickness direction.

커넥터(370_1)의 제2 구동칩 모듈(350_1)과 연결되는 연결부는 도 13에 도시된 바와 같이 배선층(320)과 전기적으로 연결될 수 있다. 커넥터(370_1)의 연결부는 도 10에서 상술한 상기 제1 비아, 상기 제2 비아와 전기적으로 연결될 수 있다. A connection part of the connector 370_1 connected to the second driving chip module 350_1 may be electrically connected to the wiring layer 320 as shown in FIG. 13. The connection part of the connector 370_1 may be electrically connected to the first via and the second via described in FIG. 10.

몇몇 실시예에서 커넥터(370_1)의 연결부 중 적어도 하나는 상기 제1 비아, 및 상기 제2 비아와 전기적으로 연결되지 않고 바로 제1 구동칩 모듈(330), 또는 표시 패널(100)과 전기적으로 연결될 수 있다.In some embodiments, at least one of the connection portions of the connector 370_1 is not electrically connected to the first via and the second via, but is directly connected to the first driving chip module 330 or the display panel 100. I can.

본 실시예의 경우에도 상술한 전원 공급부(351), 영상 데이터 입력부(353), 및 구동 제어부(355)가 회로 기판(300)과 다른 인쇄 회로 기판(PCB) 상에 실장되지 않고, 직접 회로 기판(300) 상에 실장되기 때문에, 인쇄 회로 기판(PCB)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인과 회로 기판(300)의 커넥터(370_1), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인을 이방성 도전 필름을 통해 연결할 필요가 없어, 이에 따라 발생할 수 있는 저항 불균형이 발생하는 것을 미연에 방지할 수 있다. 이로 인해, 표시 장치(2)의 신호 전달 딜레이 또는 신호 왜곡 등의 신호 전달 불량을 미연에 방지할 수 있다. Even in the present embodiment, the power supply unit 351, the image data input unit 353, and the driving control unit 355 are not mounted on a printed circuit board (PCB) different from the circuit board 300, and the integrated circuit board ( 300), the connector 370 of the printed circuit board (PCB), the lead line connected to the plurality of driving chips 351, 353, 355, the connector 370_1 of the circuit board 300, and a plurality of Since there is no need to connect the lead lines connected to the driving chips 351, 353, and 355 of the above through an anisotropic conductive film, it is possible to prevent the occurrence of a resistance imbalance that may occur. Accordingly, a signal transmission failure such as a signal transmission delay or signal distortion of the display device 2 can be prevented in advance.

또한, 인쇄 회로 기판(PCB)과 회로 기판(300) 사이에 접속부가 생략됨에 따라, 커넥터(370)와 표시 패널(100) 간의 신호 전달, 및 제2 구동칩 모듈(350)과 표시 패널(100) 간의 신호 전달 속도를 증가시킬 수 있고, 이로 인해, 고속, 및 고해상도 표시 장치를 구현할 수 있게 된다. In addition, as the connection portion between the printed circuit board (PCB) and the circuit board 300 is omitted, signal transmission between the connector 370 and the display panel 100, and the second driving chip module 350 and the display panel 100 ), it is possible to increase the speed of signal transmission, and thus, it is possible to implement a high-speed and high-resolution display device.

도 14는 또 다른 실시예에 따른 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이다.14 is a plan view illustrating a display panel and a printed circuit film attached to one end of the display panel according to another exemplary embodiment.

본 실시예에 따른 표시 장치(3)는 제1 구동칩 모듈(330_1)이 복수개라는 점에서 일 실시예에 따른 표시 장치(1)와 상이하다.The display device 3 according to the present exemplary embodiment is different from the display device 1 according to an exemplary embodiment in that there are a plurality of first driving chip modules 330_1.

더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(3)는 제1 구동칩 모듈(330_1)이 복수개일 수 있다. 본 실시예에 따른 표시 장치(3)는 예컨대 태블릿 PC(Personal Computer), 및 텔레비전, 노트북, 모니터 등과 같은 대형 표시 장치일 수 있지만, 이에 제한되지 않는다. More specifically, the display device 3 according to the present embodiment may include a plurality of first driving chip modules 330_1. The display device 3 according to the present embodiment may be, for example, a tablet PC (Personal Computer), and a large display device such as a television, a notebook computer, and a monitor, but is not limited thereto.

도 14에서는 제1 구동칩 모듈(330_1)이 두 개인 것으로 예시되었지만, 이에 제한되지 않고 제1 구동칩 모듈(330_1)은 세 개 이상일 수도 있다.In FIG. 14, although it is illustrated that there are two first driving chip modules 330_1, the number of first driving chip modules 330_1 is not limited thereto, and three or more first driving chip modules 330_1 may be used.

본 실시예에 따른 표시 장치(3)는 제1 구동칩 모듈(330_1)이 복수개로 적용됨으로써 더욱 고해상도 표시 장치를 구현할 수 있게 된다.In the display device 3 according to the present exemplary embodiment, a plurality of first driving chip modules 330_1 are applied, so that a higher resolution display device can be implemented.

또한, 상술한 전원 공급부(351), 영상 데이터 입력부(353), 및 구동 제어부(355)가 회로 기판(300)과 다른 인쇄 회로 기판(PCB) 상에 실장되지 않고, 직접 회로 기판(300) 상에 실장되기 때문에, 인쇄 회로 기판(PCB)의 커넥터(370), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인과 회로 기판(300)의 커넥터(370_1), 및 복수의 구동칩(351, 353, 355)과 연결된 리드 라인을 이방성 도전 필름을 통해 연결할 필요가 없어, 이에 따라 발생할 수 있는 저항 불균형이 발생하는 것을 미연에 방지할 수 있다. 이로 인해, 표시 장치(2)의 신호 전달 딜레이 또는 신호 왜곡 등의 신호 전달 불량을 미연에 방지할 수 있다. In addition, the power supply unit 351, the image data input unit 353, and the driving control unit 355 described above are not mounted on a printed circuit board (PCB) different from the circuit board 300, but directly on the circuit board 300. Since it is mounted on, the connector 370 of the printed circuit board (PCB), the lead line connected to the plurality of driving chips 351, 353, 355, the connector 370_1 of the circuit board 300, and a plurality of driving chips Since it is not necessary to connect the lead lines connected to the 351, 353, and 355 through the anisotropic conductive film, it is possible to prevent the occurrence of resistance imbalance that may occur. Accordingly, a signal transmission failure such as a signal transmission delay or signal distortion of the display device 2 can be prevented in advance.

또한, 인쇄 회로 기판(PCB)과 회로 기판(300) 사이에 접속부가 생략됨에 따라, 커넥터(370)와 표시 패널(100) 간의 신호 전달, 및 제2 구동칩 모듈(350)과 표시 패널(100) 간의 신호 전달 속도를 증가시킬 수 있고, 이로 인해, 고속, 및 고해상도 표시 장치를 구현할 수 있게 된다. In addition, as the connection portion between the printed circuit board (PCB) and the circuit board 300 is omitted, signal transmission between the connector 370 and the display panel 100, and the second driving chip module 350 and the display panel 100 ), it is possible to increase the speed of signal transmission, and thus, it is possible to implement a high-speed and high-resolution display device.

도 15는 또 다른 실시예에 따른 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이고, 도 16은 도 15의 XVI-XVI' 선을 따라 자른 단면도이다.15 is a plan view illustrating a display panel and a printed circuit film attached to one end of the display panel according to another exemplary embodiment, and FIG. 16 is a cross-sectional view taken along line XVI-XVI' of FIG. 15.

도 15 및 도 16을 참조하면, 본 실시예에 따른 표시 장치(4)는 도 3에 따른 제1 구동칩 모듈(330)이 제2 구동칩 모듈(350_2)에 포함된다는 점에서 도 3에 따른 표시 장치(1)와 상이하다.15 and 16, in the display device 4 according to the present embodiment, the first driving chip module 330 according to FIG. 3 is included in the second driving chip module 350_2. It is different from the display device 1.

더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(4)는 제2 구동칩 모듈(350_2)이 도 3에 상술한 제1 구동칩 모듈(330)을 포함할 수 있다.More specifically, in the display device 4 according to the present exemplary embodiment, the second driving chip module 350_2 may include the first driving chip module 330 described above in FIG. 3.

이외 설명은 상술한 바 중복 설명은 생략하기로 한다.Other descriptions have been described above, and redundant descriptions are omitted.

도 17은 또 다른 실시예에 따른 표시 패널, 및 표시 패널이 일단부에 부착된 인쇄 회로 필름을 나타낸 평면도이다.17 is a plan view illustrating a display panel and a printed circuit film attached to one end of the display panel according to another exemplary embodiment.

도 17을 참조하면, 본 실시예에 따른 표시 장치(5)는 도 15, 및 도 16에서 상술한 제2 구동칩 모듈(350_2)이 복수개로 적용(제2 구동칩 모듈(350_3))된다는 점에서 도 15, 및 도 16과 상이하다.Referring to FIG. 17, in the display device 5 according to the present embodiment, a plurality of the second driving chip modules 350_2 described in FIGS. 15 and 16 are applied (the second driving chip module 350_3). 15 and 16 in FIG.

더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치는 제2 구동칩 모듈(350_3)이 복수개일 수 있다. 제2 구동칩 모듈(350_3)은 도 17에 두 개인 것으로 예시되었지만, 이에 제한되지 않고 제2 구동칩 모듈(350_3)은 세 개이상일 수 있다.More specifically, the display device according to the present exemplary embodiment may include a plurality of second driving chip modules 350_3. Although it is illustrated that there are two second driving chip modules 350_3 in FIG. 17, the number of second driving chip modules 350_3 is not limited thereto, and three or more second driving chip modules 350_3 may be used.

이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments of the present invention have been described above, but these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention pertains should not depart from the essential characteristics of the embodiments of the present invention. It will be appreciated that various modifications and applications not illustrated above are possible. For example, each component specifically shown in the embodiments of the present invention can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

100: 표시 패널
200: 하부 패널 시트
300: 회로 기판100: display panel
200: lower panel sheet
300: circuit board

Claims (20)

표시 패널; 및
상기 표시 패널의 일단부에 부착된 인쇄 회로 기판을 포함하고,
상기 인쇄 회로 기판은,
베이스 기판, 및
상기 베이스 기판 상에 배치된 제1 구동칩 모듈과 상기 제1 구동칩 모듈과 이격되어 배치된 제2 구동칩 모듈을 포함하고.
상기 제1 구동칩 모듈은 타이밍 제어부, 및 데이터 구동부를 포함하고,
상기 제2 구동칩 모듈은 모듈화된 복수의 구동 칩을 포함하는 표시 장치.
Display panel; And
A printed circuit board attached to one end of the display panel,
The printed circuit board,
A base substrate, and
And a first driving chip module disposed on the base substrate and a second driving chip module spaced apart from the first driving chip module.
The first driving chip module includes a timing controller and a data driver,
The second driving chip module includes a plurality of modularized driving chips.
 제1 항에 있어서,
상기 복수의 구동칩은 영상 데이터 입력부, 전원 공급부를 포함하는 표시 장치.
The method of claim 1,
The plurality of driving chips includes an image data input unit and a power supply unit.
 제2 항에 있어서,
상기 복수의 구동칩은 구동 제어부를 더 포함하는 표시 장치.
The method of claim 2,
The plurality of driving chips further include a driving control unit.
 제2 항에 있어서,
상기 영상 데이터 입력부는 데이터 신호를 상기 타이밍 제어부에 전달하고, 상기 전원 공급부는 상기 표시 패널에 전원 신호를 전달하도록 제공된 표시 장치.
The method of claim 2,
The image data input unit is provided to transmit a data signal to the timing control unit, and the power supply unit to transmit a power signal to the display panel.
 제4 항에 있어서,
상기 타이밍 제어부는 상기 데이터 신호, 및 데이터 제어 신호를 상기 데이터 구동부에 전달하도록 제공된 표시 장치.
The method of claim 4,
The timing control unit is provided to transmit the data signal and the data control signal to the data driver.
 제1 항에 있어서,
상기 인쇄 회로 기판은 베이스 기판과 상기 제1 구동칩 모듈 사이에 배치된 도전층, 및 상기 도전층과 상기 제1 구동칩 모듈 사이에 배치된 범프들을 더 포함하고, 상기 범프들을 통해 상기 제1 구동칩 모듈은 상기 도전층과 전기적으로 연결된 표시 장치.
The method of claim 1,
The printed circuit board further includes a conductive layer disposed between a base substrate and the first driving chip module, and bumps disposed between the conductive layer and the first driving chip module, and the first driving through the bumps A chip module is a display device electrically connected to the conductive layer.
 제6 항에 있어서,
상기 제2 구동칩 모듈은 상기 도전층과 전기적으로 연결된 표시 장치.
The method of claim 6,
The second driving chip module is a display device electrically connected to the conductive layer.
 제7 항에 있어서,
상기 도전층 상에 배치되고, 상기 제1 구동칩 모듈, 및 상기 제2 구동칩 모듈이 배치된 영역에서는 노출된 절연층을 더 포함하는 표시 장치.
The method of claim 7,
The display device further includes an insulating layer disposed on the conductive layer and exposed in a region in which the first driving chip module and the second driving chip module are disposed.
 제8 항에 있어서,
상기 절연층은 상기 제1 구동칩 모듈, 및 상기 제2 구동칩 모듈의 측면과 접하는 표시 장치.
The method of claim 8,
The insulating layer is in contact with side surfaces of the first driving chip module and the second driving chip module.
 제7 항에 있어서,
상기 베이스 기판 상에 배치된 커넥터를 더 포함하고, 상기 커넥터는 메인 회로 보드와 전기적으로 연결된 표시 장치.
The method of claim 7,
The display device further includes a connector disposed on the base substrate, wherein the connector is electrically connected to a main circuit board.
 제10 항에 있어서,
상기 커넥터는 상기 제2 구동칩 모듈과 두께 방향으로 중첩 배치된 표시 장치.
The method of claim 10,
The connector is disposed to overlap the second driving chip module in a thickness direction.
 제11 항에 있어서,
상기 제2 구동칩 모듈은 상기 각 구동칩과 상기 커넥터 사이에 배치된 제1 절연층, 및 상기 제1 절연층을 관통하고, 상기 각 구동칩과 상기 커넥터를 전기적으로 연결하는 제1 비아를 더 포함하는 표시 장치.
The method of claim 11,
The second driving chip module further includes a first insulating layer disposed between each driving chip and the connector, and a first via penetrating the first insulating layer and electrically connecting the driving chip and the connector. Display device including.
 제12 항에 있어서,
상기 제2 구동칩 모듈은 상기 각 구동칩과 상기 도전층 사이에 배치된 제2 절연층, 및 상기 각 구동칩과 상기 도전층을 전기적으로 연겨하는 제2 비아를 더 포함하는 표시 장치.
The method of claim 12,
The second driving chip module further includes a second insulating layer disposed between each driving chip and the conductive layer, and a second via electrically connecting the driving chip and the conductive layer.
 제13 항에 있어서,
상기 제2 구동칩 모듈은 상기 제1 절연층을 관통하고 상기 제1 비아와 다른 제3 비아, 상기 제2 절연층을 관통하고 상기 제2 비아와 다른 제4 비아를 더 포함하고, 상기 커넥터는 상기 제3 비아, 및 상기 제4 비아를 통해 상기 도전층과 전기적으로 연결된 표시 장치.
The method of claim 13,
The second driving chip module further includes a third via passing through the first insulating layer and different from the first via, and a fourth via passing through the second insulating layer and different from the second via, and the connector The display device is electrically connected to the conductive layer through the third via and the fourth via.
 제14 항에 있어서,
상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제3 절연층을 더 포함하고, 상기 제3 절연층은 상기 복수의 구동칩과 동일층에 배치되고, 상기 제3 비아, 및 상기 제4 비아는 상기 제3 절연층의 제5 비아를 통해 전기적으로 연결된 표시 장치.
The method of claim 14,
Further comprising a third insulating layer disposed between the first insulating layer and the second insulating layer, the third insulating layer is disposed on the same layer as the plurality of driving chips, the third via, and the 4 vias are electrically connected to the fifth via of the third insulating layer.
 제15 항에 있어서,
상기 제2 구동칩 모듈은 상기 각 절연층, 상기 각 비아, 및 상기 복수의 구동칩을 실장하는 프레임을 더 포함하는 표시 장치.
The method of claim 15,
The second driving chip module further includes a frame for mounting each of the insulating layers, each of the vias, and the plurality of driving chips.
 제16 항에 있어서,
상기 제2 구동칩 모듈은 상기 프레임의 상기 제2 절연층을 바라보는 일면의 반대면인 타면 상에 배치된 연결부를 더 포함하고, 상기 연결부는 상기 제2 비아, 및 상기 제4 비아와 전기적으로 연결되고, 상기 연결부는 상기 도전층과 전기적으로 연결된 표시 장치.
The method of claim 16,
The second driving chip module further includes a connection part disposed on the other surface of the frame facing the second insulating layer, and the connection part is electrically connected to the second via and the fourth via. A display device connected, and the connection part is electrically connected to the conductive layer.
 제15 항에 있어서,
상기 제3 절연층과 상기 복수의 구동칩은 이격 공간을 사이에 두고 이격되어 배치된 표시 장치.
The method of claim 15,
The third insulating layer and the plurality of driving chips are spaced apart from each other with a separation space therebetween.
 제10 항에 있어서,
상기 커넥터는 상기 제2 구동칩 모듈과 두께 방향으로 비중첩 배치된 표시 장치.
The method of claim 10,
The connector is disposed non-overlapping with the second driving chip module in a thickness direction.
 표시 패널; 및
상기 표시 패널의 일단부에 부착된 인쇄 회로 기판을 포함하고,
상기 인쇄 회로 기판은,
베이스 기판, 및
상기 베이스 기판 상에 배치된 제1 구동칩 모듈과 상기 제1 구동칩 모듈과 이격되어 배치된 제2 구동칩 모듈을 포함하고.
상기 제1 구동칩 모듈은 데이터 구동부를 포함하고,
상기 제2 구동칩 모듈은 모듈화된 복수의 구동 칩을 포함하되,
상기 복수의 구동칩은 영상 데이터 입력부, 전원 공급부, 및 타이밍 제어부를 포함하는 표시 장치.Display panel; And
A printed circuit board attached to one end of the display panel,
The printed circuit board,
A base substrate, and
And a first driving chip module disposed on the base substrate and a second driving chip module spaced apart from the first driving chip module.
The first driving chip module includes a data driver,
The second driving chip module includes a plurality of modularized driving chips,
The plurality of driving chips includes an image data input unit, a power supply unit, and a timing control unit.
KR1020190088363A 2019-07-22 2019-07-22 Display device KR20210011550A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190088363A KR20210011550A (en) 2019-07-22 2019-07-22 Display device
US16/812,751 US11456347B2 (en) 2019-07-22 2020-03-09 Display device including printed circuit board attached to end of display panel
CN202010703477.1A CN112289261A (en) 2019-07-22 2020-07-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190088363A KR20210011550A (en) 2019-07-22 2019-07-22 Display device

Publications (1)

Publication Number Publication Date
KR20210011550A true KR20210011550A (en) 2021-02-02

Family

ID=74187685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190088363A KR20210011550A (en) 2019-07-22 2019-07-22 Display device

Country Status (3)

Country Link
US (1) US11456347B2 (en)
KR (1) KR20210011550A (en)
CN (1) CN112289261A (en)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100495492C (en) * 2006-08-10 2009-06-03 友达光电股份有限公司 Display panel module
KR20080064564A (en) * 2007-01-05 2008-07-09 삼성전자주식회사 Printed circuit board and liquid crystal display device having the same
US20090231175A1 (en) * 2008-03-12 2009-09-17 Hua Wu Multimedia signal processing apparatus
KR101640471B1 (en) * 2010-06-22 2016-07-18 엘지디스플레이 주식회사 Display panel and display device comprising the same
KR101323390B1 (en) * 2010-09-20 2013-10-29 엘지디스플레이 주식회사 Organic light emitting diode display device and low power driving method thereof
KR101904465B1 (en) * 2012-03-29 2018-12-03 삼성디스플레이 주식회사 Flat panel apparatus
KR20130112570A (en) * 2012-04-04 2013-10-14 삼성디스플레이 주식회사 Display apparatus
CN202957018U (en) * 2012-12-05 2013-05-29 昆山维信诺显示技术有限公司 Screen body aging wire-leading wiring structure
KR102046864B1 (en) * 2013-03-13 2019-11-20 삼성전자주식회사 Flexible display device
CN204302618U (en) * 2015-01-04 2015-04-29 京东方科技集团股份有限公司 A kind of display device
KR102474318B1 (en) * 2015-03-06 2022-12-08 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
KR102440487B1 (en) * 2015-04-30 2022-09-07 삼성전자주식회사 Display unit and display apparatus having the same
CN105185324A (en) * 2015-07-24 2015-12-23 深圳市华星光电技术有限公司 Liquid crystal display panel and device
KR102465968B1 (en) * 2015-11-24 2022-11-10 삼성전자주식회사 Semiconductor chip, method of fabricating the semiconductor chip, and semiconductor package and display apparatus comprising the semiconductor chip
KR20180018167A (en) * 2016-08-12 2018-02-21 삼성전자주식회사 Semiconductor package and display apparatus including the same
CN106297721A (en) * 2016-10-26 2017-01-04 深圳市华星光电技术有限公司 Liquid crystal panel drive circuit and liquid crystal indicator
KR20180075872A (en) * 2016-12-27 2018-07-05 엘지디스플레이 주식회사 Circuit board module for display device, display device including the same, and manufacturing method of circuit board module for display device
CN109658885B (en) * 2018-12-13 2020-05-26 惠科股份有限公司 Display device and driving method thereof

Also Published As

Publication number Publication date
US11456347B2 (en) 2022-09-27
CN112289261A (en) 2021-01-29
US20210028264A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US11127667B2 (en) Display device
US10163942B2 (en) Source driver, an image display assembly and an image display apparatus
KR102631839B1 (en) Display device
US7683471B2 (en) Display driver integrated circuit device, film, and module
US11469288B2 (en) Display device
JP2000276068A (en) Display device and electronic equipment
US10685930B2 (en) Driving integrated circuit and display device including the same
KR20200102622A (en) Dispcay device
KR20210009489A (en) Display device
KR20200110490A (en) Dispcay device
KR20200091060A (en) Dispcay device
CN111885821A (en) Display device having anisotropic conductive film and printed circuit board
KR20210025167A (en) Display device
KR20210142805A (en) Display deivce
KR20210027700A (en) Display device
KR20210027704A (en) Display device
KR20210011550A (en) Display device
US20180247989A1 (en) Oled display module and method of forming the same
KR20200115861A (en) Dispcay device
KR20210028777A (en) Display device
KR20170038301A (en) Display apparatus
KR20080075282A (en) Curcuit film and flat panel display device using the same
KR102661096B1 (en) Display device
KR20220046045A (en) Display device, apparatus for manufacturing display device and method for manufacturing display device
KR20200095627A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination