KR20210006567A - Led lighting device package and display panel using the same - Google Patents

Led lighting device package and display panel using the same Download PDF

Info

Publication number
KR20210006567A
KR20210006567A KR1020190082254A KR20190082254A KR20210006567A KR 20210006567 A KR20210006567 A KR 20210006567A KR 1020190082254 A KR1020190082254 A KR 1020190082254A KR 20190082254 A KR20190082254 A KR 20190082254A KR 20210006567 A KR20210006567 A KR 20210006567A
Authority
KR
South Korea
Prior art keywords
light emitting
type semiconductor
emitting structures
conductivity
disposed
Prior art date
Application number
KR1020190082254A
Other languages
Korean (ko)
Inventor
사공탄
강삼묵
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190082254A priority Critical patent/KR20210006567A/en
Priority to US16/752,187 priority patent/US11398500B2/en
Priority to DE102020103935.2A priority patent/DE102020103935A1/en
Publication of KR20210006567A publication Critical patent/KR20210006567A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements

Abstract

An embodiment of the present invention provides a light emitting device package comprising: a plurality of light emitting structures, spaced apart from each other, each of the plurality of light emitting structures having a first conductivity-type semiconductor layer, an active layer and a second conductivity-type semiconductor layer, and having a first surface provided by the first conductivity-type semiconductor layer, and a second surface positioned in the direction opposite to the first surface and provided by the second conductivity-type semiconductor layer; a common first electrode connecting each of the first conductivity-type semiconductor layers of the plurality of light emitting structures to each other, extended in parallel with the first surfaces and the second surfaces of the plurality of light emitting structures at a different level, and including at least one between tungsten (W) and tungsten silicide (WS); a plurality of second electrodes disposed on the second surfaces of the plurality of light emitting structures, and connected to respective second conductivity-type semiconductor layers of the plurality of light emitting structures; a plurality of wavelength converters disposed on the first surfaces and spaced apart from each other to correspond to the plurality of light emitting structures, respectively; and a molded portion covering the side surfaces of the plurality of light emitting structures and the side surfaces of the plurality of wavelength converters, having a partition wall structure separating the plurality of wavelength converters from each other, and including a material having a modulus lower than the plurality of light emitting structures. The present invention can reduce manufacturing costs and obtain miniaturization.

Description

발광소자 패키지 및 이를 이용한 디스플레이 패널{LED LIGHTING DEVICE PACKAGE AND DISPLAY PANEL USING THE SAME}Light-emitting device package and display panel using the same {LED LIGHTING DEVICE PACKAGE AND DISPLAY PANEL USING THE SAME}

본 발명의 기술적 사상은 발광소자 패키지 및 이를 이용한 디스플레이 패널에 관한 것이다.
The technical idea of the present invention relates to a light emitting device package and a display panel using the same.

반도체 발광다이오드(LED)는 조명 장치용 광원뿐만 아니라, 다양한 전자 제품의 광원으로 사용되고 있다. 특히, TV, 휴대폰, PC, 노트북 PC, PDA 등과 같은 각종 디스플레이 패널들을 위한 광원으로 널리 사용되고 있다. Semiconductor light emitting diodes (LEDs) are used not only as light sources for lighting devices, but also as light sources for various electronic products. In particular, it is widely used as a light source for various display panels such as TVs, mobile phones, PCs, notebook PCs, and PDAs.

종래의 디스플레이 패널은 주로 액정 디스플레이(LCD)로 구성된 디스플레이 패널과 백라이트로 구성되었으나, 최근에는 LED 소자를 그대로 하나의 픽셀로서 사용하여 백라이트가 별도로 요구되지 않는 형태로도 개발되고 있다. 이러한 디스플레이 패널은 컴팩트화할 수 있을 뿐만 아니라, 기존 LCD에 비해 광효율도 우수한 고휘도 디스플레이를 구현될 수 있다. 또한, 디스플레이 화면의 종횡비를 자유롭게 바꾸고 대면적으로 구현할 수 있으므로 다양한 형태의 대형 디스플레이로 제공할 수 있다.
Conventional display panels are mainly composed of a display panel composed of a liquid crystal display (LCD) and a backlight, but recently, an LED element is used as one pixel, and a backlight is not required. Such a display panel can be not only compact, but also a high-brightness display having superior light efficiency compared to conventional LCDs. In addition, since the aspect ratio of the display screen can be freely changed and implemented in a large area, various types of large displays can be provided.

본 발명의 해결하고자 하는 과제 중 하나는, 제조비용이 감소되며 소형화가 용이한 발광소자 패키지 및 디스플레이 패널의 제조방법을 제공하는 데 있다.One of the problems to be solved of the present invention is to provide a method of manufacturing a light emitting device package and a display panel, which reduces manufacturing cost and facilitates miniaturization.

또한, 유연성을 갖는 디스플레이 패널을 제조하는 방법을 제공하는 데 있다.
Further, it is to provide a method of manufacturing a flexible display panel.

본 발명의 일 실시예는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 가지며, 서로 이격하여 배치되고, 제1 도전형 반도체층에 의해 제공되는 제1 면과 상기 제1 면과 반대 방향에 위치하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면을 갖는 복수의 발광 구조물; 상기 복수의 발광 구조물의 각각의 제1 도전형 반도체층을 서로 연결하며 상기 제1 및 제2 면과 다른 레벨로 평행하게 연장되고, 텅스텐(W) 및 텅스텐 실리사이드(WS) 중 적어도 하나를 포함하는 물질로 이루어진 공통 제1 전극; 상기 복수의 발광 구조물의 상기 제2 면 상에 배치되며, 상기 복수의 발광 구조물의 각각의 제2 도전형 반도체층에 연결된 복수의 제2 전극; 상기 제1 면 상에 상기 복수의 발광 구조물 각각에 대응되도록 이격하여 배치된 복수의 파장변환부; 및 상기 복수의 발광 구조물 및 상기 복수의 파장변환부의 측면을 덮으며, 상기 복수의 파장변환부를 서로 분리하는 격벽구조를 가지며, 상기 복수의 발광 구조물보다 낮은 모듈러스(modulus)를 갖는 물질로 이루어진 몰딩부;를 포함하는 발광소자 패키지를 제공한다.
According to an embodiment of the present invention, a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer are respectively provided, and are disposed to be spaced apart from each other, and a first surface provided by the first conductive type semiconductor layer and the first A plurality of light emitting structures disposed in a direction opposite to the surface and having a second surface provided by the second conductivity type semiconductor layer; Each of the first conductivity-type semiconductor layers of the plurality of light emitting structures are connected to each other, extending parallel to the first and second surfaces at different levels, and including at least one of tungsten (W) and tungsten silicide (WS). A common first electrode made of a material; A plurality of second electrodes disposed on the second surfaces of the plurality of light emitting structures and connected to respective second conductivity type semiconductor layers of the plurality of light emitting structures; A plurality of wavelength converters disposed on the first surface to correspond to each of the plurality of light emitting structures; And a molding part made of a material having a lower modulus than the plurality of light-emitting structures, having a partition wall structure that covers the side surfaces of the plurality of light-emitting structures and the plurality of wavelength conversion parts and separating the plurality of wavelength conversion parts from each other. It provides a light emitting device package including;

본 발명의 일 실시예는, 행과 열을 이루어 배치된 복수의 발광소자 패키지를 포함하며, 상기 복수의 발광소자 패키지 각각은 적어도 하나의 픽셀(pixel)을 제공하는 제1 기판 구조물; 및 상기 복수의 발광소자 패키지에 각각 대응되는 복수의 TFT셀을 포함하며 상기 제1 기판 구조물의 하부에 부착되는 제2 기판구조물;을 포함하며, 상기 복수의 발광소자 패키지는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 가지며, 서로 이격하여 배치되고, 제1 도전형 반도체층에 의해 제공되는 제1 면과 상기 제1 면과 반대 방향에 위치하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면을 가지며 상기 픽셀을 이루는 복수의 서브 픽셀(sub-pixel)을 각각 구성하는 복수의 발광 구조물; 상기 복수의 발광 구조물의 각각의 제1 도전형 반도체층을 서로 연결하며 상기 제1 면 및 제2 면과 다른 레벨로 평행하게 연장되는 공통 제1 전극; 상기 복수의 발광 구조물의 상기 제2 면 상에 배치되며, 상기 복수의 발광 구조물의 각각의 제2 도전형 반도체층에 연결된 복수의 제2 전극; 상기 제1 면 상에 상기 복수의 발광 구조물 각각에 대응되도록 이격하여 배치된 복수의 파장변환부; 상기 복수의 발광 구조물 및 상기 복수의 파장변환부의 측면을 덮는 몰딩부; 및 상기 몰딩부를 관통하여 상기 공통 제1 전극 및 상기 복수의 제2 전극을 각각 상기 제2 기판구조물의 접속부에 접속하는 제1 전극 패드 및 제2 전극 패드;를 포함하는 디스플레이 패널을 제공한다.
An embodiment of the present invention includes a plurality of light emitting device packages arranged in rows and columns, each of the plurality of light emitting device packages comprising: a first substrate structure providing at least one pixel; And a second substrate structure including a plurality of TFT cells each corresponding to the plurality of light emitting device packages, and attached to a lower portion of the first substrate structure, wherein the plurality of light emitting device packages are each of a first conductivity type. The second conductivity-type semiconductor having a semiconductor layer, an active layer, and a second conductivity-type semiconductor layer, disposed to be spaced apart from each other, and disposed in a direction opposite to the first surface and the first surface provided by the first conductivity-type semiconductor layer A plurality of light emitting structures each having a second surface provided by a layer and constituting a plurality of sub-pixels forming the pixel; A common first electrode connecting each of the first conductivity-type semiconductor layers of the plurality of light emitting structures to each other and extending parallel to the first and second surfaces at different levels; A plurality of second electrodes disposed on the second surfaces of the plurality of light emitting structures and connected to respective second conductivity type semiconductor layers of the plurality of light emitting structures; A plurality of wavelength converters disposed on the first surface to correspond to each of the plurality of light emitting structures; A molding part covering side surfaces of the plurality of light emitting structures and the plurality of wavelength conversion parts; And a first electrode pad and a second electrode pad penetrating the molding part to connect the common first electrode and the plurality of second electrodes to a connection part of the second substrate structure, respectively.

본 발명의 기술적 사상에 따른 발광소자 패키지 및 이를 이용한 디스플레이 패널을 제조하는 방법은, 제조하는 데에 소요되는 시간이 감소되며 소형화가 용이한 효과가 있다.The method of manufacturing a light emitting device package and a display panel using the same according to the technical idea of the present invention has the effect of reducing the time required for manufacturing and facilitating miniaturization.

또한, 유연성을 갖는 디스플레이 패널을 제조하는 방법을 제공할 수 있다.In addition, it is possible to provide a method of manufacturing a flexible display panel.

다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
However, the various and beneficial advantages and effects of the present invention are not limited to the above-described contents, and may be more easily understood in the course of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시예에 따른 발광소자 패키지를 갖는 디스플레이 패널의 개략 사시도이다.
도 2는 도 1의 'A'부분을 확대하여 나타낸 평면도이다.
도 3은 도 2의 I-I'선을 따라 절개하여 본 측 단면도이다.
도 4a는 도 3의 'B'부분의 확대도이다.
도 4b는 도 4a의 디스플레이 패널의 비교예이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 측 단면도이다.
도 6 내지 도 16은 도 3의 디스플레이 패널의 주요 제조공정을 개략적으로 설명하기 위한 도면이다.
도 17 내지 도 20은 도 5의 디스플레이 패널의 주요 제조공정을 개략적으로 설명하기 위한 도면이다.
1 is a schematic perspective view of a display panel having a light emitting device package according to an embodiment of the present invention.
FIG. 2 is a plan view showing an enlarged portion'A' of FIG. 1.
3 is a side cross-sectional view taken along line II′ of FIG. 2.
4A is an enlarged view of part'B' of FIG. 3.
4B is a comparative example of the display panel of FIG. 4A.
5 is a side cross-sectional view of a display panel according to an exemplary embodiment of the present invention.
6 to 16 are views schematically illustrating a main manufacturing process of the display panel of FIG. 3.
17 to 20 are diagrams schematically illustrating main manufacturing processes of the display panel of FIG. 5.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 발광소자 패키지를 갖는 디스플레이 패널의 개략 사시도이고, 도 2는 도 1의 'A'부분을 확대하여 나타낸 평면도이다. 도 3은 도 2의 I-I'선을 따라 절개하여 본 측 단면도이고, 도 4a는 도 3의 'B'부분의 확대도이다.
1 is a schematic perspective view of a display panel having a light emitting device package according to an embodiment of the present invention, and FIG. 2 is a plan view showing an enlarged portion'A' of FIG. 1. 3 is a side cross-sectional view taken along line II′ of FIG. 2, and FIG. 4A is an enlarged view of portion “B” of FIG. 3.

도 1을 참조하면, 본 발명의 일 실시예에 의한 디스플레이 패널(1)은 발광소자 패키지로 이루어진 제1 기판 구조물(100)과, 제1 기판 구조물(100)의 하부에 배치되며 구동회로부를 포함하는 제2 기판 구조물(300)을 포함할 수 있다. 제1 기판 구조물(100)의 상면에는 보호층(400)이 배치될 수 있으며, 제1 기판 구조물(100)과 제2 기판 구조물(300)의 사이에는 본딩층(200)이 배치될 수 있다. 디스플레이 패널(1)은 사각형 형상이거나 다른 적합한 형상을 가질 수 있다. 디스플레이 패널(1)은 플렉시블(flexible)한 특성을 가질 수 있다. 따라서, 디스플레이 패널(1)의 상부면은 평면 이외에도 곡면의 프로파일을 가질 수 있다. 일 실시예의 디스플레이 패널(1)은 가상현실(virtual reality) 또는 증강현실(augmented reality)용 헤드셋(head set)에 사용되는 초소형 및 초고해상도의 디스플레이 패널일 수 있다.Referring to FIG. 1, a display panel 1 according to an exemplary embodiment of the present invention includes a first substrate structure 100 made of a light emitting device package, and is disposed under the first substrate structure 100 and includes a driving circuit part. The second substrate structure 300 may be included. The protective layer 400 may be disposed on the upper surface of the first substrate structure 100, and the bonding layer 200 may be disposed between the first substrate structure 100 and the second substrate structure 300. The display panel 1 may have a rectangular shape or other suitable shape. The display panel 1 may have a flexible characteristic. Accordingly, the upper surface of the display panel 1 may have a curved profile in addition to a flat surface. The display panel 1 according to an exemplary embodiment may be a display panel of ultra-miniature and ultra-high resolution used for a headset for virtual reality or augmented reality.

도 2를 참조하면, 제1 기판 구조물(100)은 픽셀 영역(10)및 픽셀 영역(10)을 둘러싸는 몰딩 영역(20)을 포함할 수 있다. 픽셀 영역(10)에는 복수의 픽셀(P)이 행(column)과 열(row)을 이루어 배치될 수 있다. 본 실시예에 따른 복수의 픽셀(P)은 15×15인 사각형태의 어레이를 이루는 것으로 도시되어 있으나, 행과 열의 개수는 임의의 적절한 개수(예, 1024×768, 1920×1080, 3840×2160, 7680×4320)로 구현될 수 있으며, 사각형 이외의 다양한 형상으로 배열될 수 있다. 복수의 픽셀(P)은 서로 전기적으로 연결될 수 있다. 또한, 복수의 픽셀(P)은 별개로 제조되는 것이 아니라, 동일한 공정에서 전체가 한번에 제조될 수 있다.Referring to FIG. 2, the first substrate structure 100 may include a pixel region 10 and a molding region 20 surrounding the pixel region 10. A plurality of pixels P may be arranged in the pixel area 10 to form a column and a column. A plurality of pixels P according to the present embodiment are shown to form a 15×15 rectangular array, but the number of rows and columns is any appropriate number (e.g. 1024×768, 1920×1080, 3840×2160). , 7680×4320), and may be arranged in various shapes other than a square. The plurality of pixels P may be electrically connected to each other. In addition, the plurality of pixels P may not be separately manufactured, but may be entirely manufactured at once in the same process.

일 실시예의 경우, 복수의 픽셀(P)은 8000PPI(pixel per inch) 이상의 밀도를 갖도록 배치될 수 있다. 복수의 픽셀(P)은 각각 약 3㎛ 이하의 폭을 가질 수 있다.In one embodiment, the plurality of pixels P may be disposed to have a density of 8000 pixels per inch (PPI) or more. Each of the plurality of pixels P may have a width of about 3 μm or less.

픽셀 영역(10)의 둘레에는 몰딩 영역(20)이 배치될 수 있다. 몰딩 영역(20)은 블랙 매트릭스(black matrix)를 포함할 수 있다. 예를 들어, 블랙 매트릭스는 제1 기판 구조물(100)의 둘레 영역에 배치되어 복수의 픽셀(P)이 배치되는 영역을 정의하는 가이드 라인으로서 역할을 할 수 있다. 블랙 매트릭스는 블랙(black) 색상에 한정되는 것은 아니며 제품의 용도 및 사용처 등에 따라 백색(white) 매트릭스 또는 녹색(green) 등 다른 색깔로도 사용할 수 있으며 필요에 따라서는 투명 재질의 매트릭스를 사용할 수도 있다. 몰딩 영역(20)에는 후술하는 공통 제1 전극(170N)의 패드부(170NC)가 배치될 수 있다.
A molding area 20 may be disposed around the pixel area 10. The molding area 20 may include a black matrix. For example, the black matrix may be disposed in a circumferential area of the first substrate structure 100 to serve as a guide line defining a region in which a plurality of pixels P are disposed. The black matrix is not limited to black color, and can be used in other colors such as white matrix or green depending on the purpose and use of the product, and a transparent matrix may be used if necessary. . The pad portion 170NC of the common first electrode 170N to be described later may be disposed in the molding area 20.

도 3 및 도 4a를 참조하면, 복수의 픽셀(P)은 각각 상하로 적층된 제1 기판 구조물(100)과 제2 기판 구조물(300)을 포함할 수 있다. 제1 기판 구조물(100)과 제2 기판 구조물(300)은 본딩층(200)에 의해 접합될 수 있다. 제1 기판 구조물(100)의 상부에는 보호층(400)이 접합될 수 있다. 제1 기판 구조물(100)과 제2 기판 구조물(300)은 서로 웨이퍼 레벨에서 퓨전 본딩(fusion bonding)과 같은 웨이퍼 접합방법에 의해 접합되어 일체가 될 수 있다.
3 and 4A, a plurality of pixels P may include a first substrate structure 100 and a second substrate structure 300 stacked vertically, respectively. The first substrate structure 100 and the second substrate structure 300 may be bonded to each other by the bonding layer 200. The protective layer 400 may be bonded to the top of the first substrate structure 100. The first substrate structure 100 and the second substrate structure 300 may be bonded to each other at the wafer level by a wafer bonding method such as fusion bonding to be integrated.

복수의 픽셀(P)은 제1 및 제2 픽셀(P1, P2)을 포함하는 복수 개로 이루어질 수 있다. 이하에서는 설명의 편의를 위해, 제1 및 제2 픽셀(P1, P2)을 중심으로 설명한다. 제1 및 제2 픽셀(P1, P2)은 각각 복수의 서브 픽셀(SP1, SP2, SP3)을 포함할 수 있으며, 복수의 서브 픽셀(SP1, SP2, SP3)은 각각 제1 내지 제3 반도체 발광부(LED1, LED2, LED3) 중 하나를 포함할 수 있다. 일 실시예 경우, 복수의 서브 픽셀(SP1, SP2, SP3)은 각각 약 1.2㎛ 이하의 폭(WD)을 가질 수 있다
The plurality of pixels P may be formed of a plurality including first and second pixels P1 and P2. Hereinafter, for convenience of description, the first and second pixels P1 and P2 will be mainly described. Each of the first and second pixels P1 and P2 may include a plurality of sub-pixels SP1, SP2, and SP3, and the plurality of sub-pixels SP1, SP2, and SP3 each emit first to third semiconductor light. It may include one of the parts (LED1, LED2, LED3). In one embodiment, each of the plurality of sub-pixels SP1, SP2, and SP3 may have a width WD of about 1.2 μm or less.

제1 기판 구조물(100)은 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)를 포함하는 발광소자 패키지(LP1)를 포함할 수 있다. 발광소자 패키지(LP1)는 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)에 각각 접속된 제1 및 제2 전극 패드(175N, 175P), 제1 내지 제3 반도체 발광부(LED1, LED2, LED3) 상에 각각 배치된 제1 내지 제3 파장변환부(190R, 190G, 190B), 반도체 발광부(LED1, LED2, LED3) 및 제1 내지 제3 파장변환부(190R, 190G, 190B)를 봉지하는 몰딩부(160)를 포함할 수 있다. 몰딩부(160)는 제1 몰딩부(161), 제2 몰딩부(161) 및 제3 몰딩부(163)을 포함할 수 있다.
The first substrate structure 100 may include a light emitting device package LP1 including first to third semiconductor light emitting units LED1, LED2, and LED3. The light emitting device package LP1 includes first and second electrode pads 175N and 175P respectively connected to first to third semiconductor light emitting units LED1, LED2, and LED3, and first to third semiconductor light emitting units LED1, First to third wavelength conversion units 190R, 190G, 190B respectively disposed on LED2 and LED3, semiconductor light emitting units LED1, LED2, LED3, and first to third wavelength conversion units 190R, 190G, 190B ) May include a molding unit 160 for sealing. The molding part 160 may include a first molding part 161, a second molding part 161, and a third molding part 163.

제1 내지 제3 반도체 발광부(LED1, LED2, LED3)는 각각 제1 도전형 반도체층(131), 활성층(132) 및 제2 도전형 반도체층(133)과 같은 에피텍셜층들이 적층된 발광 구조물(130)을 포함할 수 있다. 이러한 에피택셜층들은 하나의 웨이퍼에서 동일한 공정에 의해 성장될 수 있다. 따라서, 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)의 활성층(132)은 동일한 빛을 방출하도록 구성될 수 있다. 예를 들어, 활성층(132)은 청색광(예, 440㎚~460㎚)을 방출할 수 있다. 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)는 동일한 구조를 질 수 있다.
The first to third semiconductor light emitting units (LED1, LED2, and LED3) emit light in which epitaxial layers such as a first conductivity type semiconductor layer 131, an active layer 132, and a second conductivity type semiconductor layer 133 are stacked, respectively. It may include a structure 130. These epitaxial layers can be grown on one wafer by the same process. Accordingly, the active layer 132 of the first to third semiconductor light emitting units LED1, LED2, and LED3 may be configured to emit the same light. For example, the active layer 132 may emit blue light (eg, 440 nm to 460 nm). The first to third semiconductor light emitting units LED1, LED2, and LED3 may have the same structure.

제1 도전형 반도체층(131) 및 제2 도전형 반도체층(133)은 각각 n형 반도체층 및 p형 반도체층일 수 있다. 예를 들어, AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 질화물 반도체일 수 있다. 활성층(132)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조를 포함할 수 있다. 예를 들어, 활성층(132)은 InGaN/GaN, GaN/AlGaN와 같은 질화물계 MQW일 수 있으나, 이에 한정되지 않으며 GaAs/AlGaAs 또는 InGaP/GaP, GaP/AlGaP와 같은 다른 반도체일 수 있다. 이 중 제1 도전형 반도체층(131)은 단차진 측면을 가지도록 일부 영역만 식각될 수 있다. The first conductivity type semiconductor layer 131 and the second conductivity type semiconductor layer 133 may be an n-type semiconductor layer and a p-type semiconductor layer, respectively. For example, it may be a nitride semiconductor of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). The active layer 132 may include a multiple quantum well (MQW) structure in which a quantum well layer and a quantum barrier layer are alternately stacked with each other. For example, the active layer 132 may be a nitride-based MQW such as InGaN/GaN or GaN/AlGaN, but is not limited thereto, and may be another semiconductor such as GaAs/AlGaAs or InGaP/GaP, and GaP/AlGaP. Of these, only a portion of the first conductivity-type semiconductor layer 131 may be etched to have a stepped side surface.

또한, 도 4a를 참조하면, 발광 구조물(130)은 파장변환부(190R)와 접하는 제1 면(S1)의 폭(W1)이 하부의 제2 면(S2)의 폭(W3)에 비해 넓게 형성될 수 있다. 또한, 발광 구조물(130)의 상면의 폭(W1)은 파장변환부(190R)의 폭(W2)보다 작게 형성되어, 파장변환부(190R)와 중첩되는 영역 내에 제한적으로 배치될 수 있다. 이러한 구조로 인해, 발광 구조물(130)의 활성층(132)에서 방출된 빛 중 상부의 파장변환부(190R)를 향하는 빛은 광경로 상에 별다른 장애물 없이 파장변환부(190R)를 통해 방출될 수 있다. 즉, 제1 도전형 반도체층(131)은 제1 상부 도전형 반도체층(131A)의 하부에 더 좁은 폭을 갖는 제1 하부 도전형 반도체층(131B)이 배치된 구조일 수 있다. 또한, 제1 상부 도전형 반도체층(131A)은 후술하는 제1 몰딩부(161) 상에 소정 두께(D)로 돌출되도록 배치될 수 있다.Further, referring to FIG. 4A, in the light emitting structure 130, the width W1 of the first surface S1 in contact with the wavelength conversion unit 190R is wider than the width W3 of the second surface S2 at the bottom. Can be formed. In addition, the width W1 of the upper surface of the light emitting structure 130 is formed to be smaller than the width W2 of the wavelength conversion unit 190R, and thus may be limitedly disposed in a region overlapping the wavelength conversion unit 190R. Due to this structure, among the light emitted from the active layer 132 of the light emitting structure 130, the light directed to the upper wavelength conversion unit 190R can be emitted through the wavelength conversion unit 190R without any obstacles on the optical path. have. That is, the first conductivity type semiconductor layer 131 may have a structure in which a first lower conductivity type semiconductor layer 131B having a narrower width is disposed under the first upper conductivity type semiconductor layer 131A. Also, the first upper conductivity type semiconductor layer 131A may be disposed to protrude to a predetermined thickness D on the first molding part 161 to be described later.

발광 구조물(130)의 측면에는 절연층(150)이 배치되어, 복수의 발광 구조물(130) 사이의 광학적 간섭을 차단하고, 서로 전기적으로 분리시킬 수 있다. 또한, 절연층(150)은 후술하는 공통 제1 전극(170N)과 맞닿도록 배치될 수 있다. 절연층(150)은 전기적으로 절연성을 갖는 물질로 이루어질 수 있다. 예를 들어, 절연층(150)은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물일 수 있다. 또한, 절연층(150)은 추가적으로 광흡수율이 낮거나 반사성을 갖는 물질 또는 반사성 구조를 포함할 수 있다.
An insulating layer 150 is disposed on the side of the light emitting structure 130 to block optical interference between the plurality of light emitting structures 130 and electrically separate them from each other. In addition, the insulating layer 150 may be disposed to come into contact with the common first electrode 170N, which will be described later. The insulating layer 150 may be made of an electrically insulating material. For example, the insulating layer 150 may be silicon oxide, silicon oxynitride, or silicon nitride. In addition, the insulating layer 150 may additionally include a material having a low light absorption or reflective property or a reflective structure.

제1 도전형 반도체층(131)과 제2 도전형 반도체층(133) 상에는 각각 공통 제1 전극(170N) 및 제2 전극(141)이 배치될 수 있다. 공통 제1 전극(170N)은 복수의 발광 구조물(130)에 포함된 각각의 제1 도전형 반도체층(131)을 서로 연결할 수 있다. 각각의 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)에 전원을 인가하기 위한 제1 및 제2 전극 패드(175N, 175P)를 포함할 수 있다. 제1 및 제2 전극 패드(175N, 1750P)는 각각 공통 제1 전극 및 제2 전극(170N, 141)과 접속될 수 있다.
A common first electrode 170N and a second electrode 141 may be disposed on the first conductivity type semiconductor layer 131 and the second conductivity type semiconductor layer 133, respectively. The common first electrode 170N may connect each of the first conductivity type semiconductor layers 131 included in the plurality of light emitting structures 130 to each other. It may include first and second electrode pads 175N and 175P for applying power to each of the first to third semiconductor light emitting units LED1, LED2, and LED3. The first and second electrode pads 175N and 1750P may be connected to the common first and second electrodes 170N and 141, respectively.

도 2 및 도 4a를 참조하면, 공통 제1 전극(170N)은 개별 전극부(170NA), 패드부(170NC) 및 연결부(170NB)를 포함할 수 있다. 개별 전극부(170NA)는 복수의 발광 구조물(130)과 중첩하는 영역에 배치되며 각각의 제1 도전형 반도체층(131)에 접속될 수 있다. 개별 전극부(170NA)는 각각 발광 구조물(130)의 제1 상부 도전형 반도체층(131A)의 표면에 제2 하부 도전형 반도체층(131B)의 둘레를 둘러싸도록 링(ring) 형상으로 배치될 수 있다. 이와 같은 구조를 통해, 개별 전극부(170NA)에서 발광 구조물(130)에 공급되는 전류의 분배가 빠르게 이루어질 수 있다.2 and 4A, the common first electrode 170N may include an individual electrode part 170NA, a pad part 170NC, and a connection part 170NB. The individual electrode portions 170NA are disposed in a region overlapping the plurality of light emitting structures 130 and may be connected to each of the first conductivity type semiconductor layers 131. Each of the individual electrode parts 170NA is arranged in a ring shape to surround the circumference of the second lower conductive type semiconductor layer 131B on the surface of the first upper conductive type semiconductor layer 131A of the light emitting structure 130, respectively. I can. Through such a structure, the distribution of the current supplied to the light emitting structure 130 from the individual electrode parts 170NA can be achieved quickly.

패드부(170NC)는 복수의 발광 구조물(130)과 중첩하지 않도록 디스플레이 패널의 몰딩 영역(20)에 배치될 수 있다. 예를 들어, 패드부(170NC)는 디스플레이 패널(1)의 각 모서리에 배치될 수 있다. 연결부(170NB)는 복수의 개별 전극부(170NA) 사이를 연결할 수 있으며, 개별 전극부(170NA)와 패드부(170NC)를 연결할 수 있다.The pad unit 170NC may be disposed on the molding area 20 of the display panel so as not to overlap the plurality of light emitting structures 130. For example, the pad unit 170NC may be disposed at each corner of the display panel 1. The connection part 170NB may connect a plurality of individual electrode parts 170NA, and may connect the individual electrode part 170NA and the pad part 170NC.

공통 제1 전극(170N)은 발광 구조물(130)의 제1 면(S1) 및 제2 면(S2)과 평행한 면에 배치되어, 복수의 제1 도전형 반도체층(131)을 측면으로 서로 전기적으로 연결할 수 있다. 따라서, 공통 제1 전극(170N)과 제2 전극(141)에 전원을 인가하기 위해 배치된 제1 전극 패드(175N)와 제2 전극 패드(175P)는 서로 다른 영역에 배치되도록 구성될 수 있다. 즉, 제1 전극 패드(175N)는 디스플레이 패널(1)의 몰딩 영역(20)에 배치된 패드부(170NC)와 접하도록 배치될 수 있으며, 제2 전극 패드(175P)는 복수의 발광 구조물(130)의 하부에 각각 배치될 수 있다. 공통 제1 전극(170N)은 텅스텐(W) 및 텅스텐 실리사이드(WS)와 같은 녹는 점이 높은 물질로 이루어질 수 있다. 공통 제1 전극(170N)은, 제조 공정 중 제1 도전형 반도체층(131)의 내부에 매립된 후, 제1 도전형 반도체층(131)의 일부 영역을 식각하는 과정을 거쳐 노출되는데, 반도체 적층체의 컨택 성능 향상을 위해 고온의 열처리 과정을 거치게 된다. 텅스텐(W) 및 텅스텐 실리사이드(WS)와 같은 높은 녹는 점을 가지는 물질은 이 과정에서 용해 되지 않으나, 녹는 점이 상대적으로 낮은 물질의 경우, 고온의 열처리 과정에서 손상되어 전극으로서의 기능을 상실할 수 있다.
The common first electrode 170N is disposed on a surface parallel to the first surface S1 and the second surface S2 of the light emitting structure 130, so that the plurality of first conductivity type semiconductor layers 131 are lateral to each other. Can be electrically connected. Accordingly, the first electrode pad 175N and the second electrode pad 175P disposed to apply power to the common first electrode 170N and the second electrode 141 may be configured to be disposed in different regions. . That is, the first electrode pad 175N may be disposed to contact the pad unit 170NC disposed on the molding area 20 of the display panel 1, and the second electrode pad 175P may include a plurality of light emitting structures ( 130) may be disposed below each. The common first electrode 170N may be made of a material having a high melting point such as tungsten (W) and tungsten silicide (WS). The common first electrode 170N is buried in the first conductivity type semiconductor layer 131 during the manufacturing process and then exposed through a process of etching a partial region of the first conductivity type semiconductor layer 131. In order to improve the contact performance of the laminate, it undergoes a high-temperature heat treatment process. Materials having a high melting point, such as tungsten (W) and tungsten silicide (WS), do not dissolve during this process, but materials with a relatively low melting point may be damaged during high-temperature heat treatment and may lose their function as an electrode. .

몰딩부(160)는, 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)의 측면을 덮는 제1 몰딩부(161), 제1 내지 제3 파장변환부(190R, 190G, 190B)를 서로 분리하도록 제1 내지 제3 반도체 발광부(LED1, LED2, LED3) 사이로 돌출된 격벽 구조를 갖는 제2 몰딩부(162) 및, 제1 몰딩부(161)을 덮으며 제1 및 제2 전극 패드(175N, 175P)가 노출되는 제3 몰딩부(163)를 포함할 수 있다.
The molding unit 160 includes a first molding unit 161 and first to third wavelength conversion units 190R, 190G, and 190B covering side surfaces of the first to third semiconductor light emitting units LED1, LED2, and LED3. The second molding part 162 having a partition wall structure protruding between the first to third semiconductor light emitting parts LED1, LED2, and LED3 to be separated from each other, and the first and second electrodes covering the first molding part 161 A third molding part 163 to which the pads 175N and 175P are exposed may be included.

몰딩부(160)는 제1 기판 구조물(100)이 플렉시블(flexible)한 특성을 갖도록 낮은 모듈러스(modulus)를 갖는 물질로 이루어질 수 있다. 특히, 제1 몰딩부(161)는 발광 구조물(130) 보다 낮은 모듈러스를 가지며 높은 인장특성을 갖는 물질로 이루어 질 수 있다. 예를 들어, 제1 몰딩부(161)는 폴리이미드(polyimide, PI), 폴리사이클로핵실렌디메틸렌 테레프탈레이트(polycyclohexylenedimethylene terephthalate, PCT) 및 에폭시 몰딩 컴파운드(epoxy molding compound, EMC) 중 하나를 포함하는 물질로 이루어질 수 있다. 또한, 제1 몰딩부(161)는 빛을 반사시키기 위한 광반사성 입자를 포함할 수 있다. 광반사성 입자로는 이산화 티타늄(TiO2) 또는 산화 알루미늄(Al2O3)이 사용될 수 있으나, 이에 한정되는 것은 아니다.The molding unit 160 may be made of a material having a low modulus so that the first substrate structure 100 has a flexible characteristic. In particular, the first molding part 161 may be made of a material having a lower modulus than the light emitting structure 130 and having a high tensile property. For example, the first molding part 161 includes one of polyimide (PI), polycyclohexylenedimethylene terephthalate (PCT), and epoxy molding compound (EMC). It can be made of material. In addition, the first molding part 161 may include light reflective particles for reflecting light. Titanium dioxide (TiO 2 ) or aluminum oxide (Al 2 O 3 ) may be used as the light reflective particles, but the present invention is not limited thereto.

일 실시예는, 제1 몰딩부(161)를, 반사율이 높은 폴리사이클로핵실렌디메틸렌 테레프탈레이트 (polycyclohexylenedimethylene terephthalate, PCT) 및 백색 에폭시 몰딩 컴파운드(white epoxy molding compound, white EMC)로 형성할 수 있으며, 이 경우, 별도의 반사층이 없이도 제1 몰딩부(161) 만으로도 충분한 광반사 효과를 기대할 수 있다. 다만, 이러한 물질은 녹는점이 230℃ 이하 이므로, 350℃ 이상의 온도에서 이루어지는 본딩 공정에서 녹을 수 있다. 이 경우 제1 몰딩부(161)는 외형이 변형되어 몰딩으로서의 기능을 상실할 수 있다. 따라서, 제1 몰딩부(161)의 하부에는, 본딩 공정에서 녹지 않는 정도의 녹는점을 가진 폴리이미드(polyimide, PI)와 같은 물질층인 제3 몰딩부(163)를 형성하여, 제1 몰딩부(161)가 본딩 공정에서 녹게되더라도, 외형을 유지하여 몰딩으로서의 기능을 유지하게 할 수 있다.
In one embodiment, the first molding part 161 may be formed of polycyclohexylenedimethylene terephthalate (PCT) having high reflectivity and a white epoxy molding compound (white EMC). In this case, a sufficient light reflection effect can be expected with only the first molding part 161 without a separate reflective layer. However, since such a material has a melting point of 230°C or less, it can be melted in a bonding process performed at a temperature of 350°C or more. In this case, the first molding part 161 may lose its function as a molding due to its deformation. Accordingly, under the first molding part 161, a third molding part 163, which is a material layer such as polyimide (PI) having a melting point of a degree that does not melt in the bonding process, is formed, and the first molding Even if the part 161 is melted in the bonding process, it can maintain its appearance and maintain its function as a molding.

제2 몰딩부(162)는 제1 내지 제3 파장변환부(190R, 190G, 190B)의 측면들 둘러싸서 서로 분리하는 격벽 구조로 형성되어, 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)의 상부에 각각 제1 내지 제3 파장변환부(190R, 190G, 190B)가 서로 분리되어 배치될 수 있다. 따라서, 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)에서 각각 방출된 빛은 서로 광간섭을 받지 않고, 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)의 상부에 배치된 제1 내지 제3 파장변환부(190R, 190G, 190B)를 통해 방출될 수 있다. 제2 몰딩부(162)는 블랙 매트릭스(black matrix)를 포함하는 물질로 이루어질 수 있다. 제2 몰딩부(161)의 상면에는 텅스텐(W) 및 텅스텐 실리사이드(WS)와 같은 금속 물질로 이루어진 반사층(182)이 배치될 수 있다.
The second molding unit 162 is formed in a partition wall structure that surrounds and separates the side surfaces of the first to third wavelength conversion units 190R, 190G, and 190B, so that the first to third semiconductor light emitting units LED1, LED2, and Each of the first to third wavelength conversion units 190R, 190G, and 190B may be disposed above the LED3) to be separated from each other. Accordingly, the light emitted from the first to third semiconductor light emitting units (LED1, LED2, LED3) does not receive optical interference from each other, and is disposed above the first to third semiconductor light emitting units (LED1, LED2, LED3). It may be emitted through the first to third wavelength conversion units 190R, 190G, and 190B. The second molding part 162 may be made of a material including a black matrix. A reflective layer 182 made of a metal material such as tungsten (W) and tungsten silicide (WS) may be disposed on the upper surface of the second molding part 161.

제1 내지 제3 파장변환부(190R, 190G, 190B)는 각각, 양자점(Quantum Dot, QD)과 같은 파장변환물질이 액상의 바인더 수지에 분산된 상태로, 몰딩부(160)의 격벽 구조 내에 충전되어 경화된 것 일 수 있다. 일 실시예의 경우, 제1 및 제2 파장변환부(190R, 190G)에는 각각 청색광을 적색광 및 녹색광으로 파장변환할 수 있는 양자점이 포함될 수 있으며, 제3 파장변환부(190B)는 별도의 양자점 없이 바인더 수지만 포함될 수 있다.Each of the first to third wavelength converting units 190R, 190G, and 190B is in a state in which a wavelength converting material such as quantum dots (QD) is dispersed in a liquid binder resin, in the partition wall structure of the molding unit 160. It may be filled and cured. In one embodiment, the first and second wavelength conversion units 190R and 190G may include quantum dots capable of converting blue light into red light and green light, respectively, and the third wavelength conversion unit 190B does not have a separate quantum dot. Only binder resin can be included.

구체적으로, 제1 및 제2 파장변환부(190R, 190G)는 각각 적색 양자점 및 녹색 양자점이 바인더 수지에 분산된 액상의 감광성 수지 조성물을 격벽 구조 내에 충전한 후, 경화하여 형성할 수 있다. 바인더 수지는 아크릴계 폴리머를 포함하는 물질로 이루어질 수 있다. Specifically, the first and second wavelength conversion units 190R and 190G may be formed by filling a liquid photosensitive resin composition in which red quantum dots and green quantum dots are dispersed in a binder resin, respectively, in a partition wall structure, and then curing. The binder resin may be made of a material containing an acrylic polymer.

제1 내지 제3 파장변환부(190R, 190G, 190B)의 상부에는 제1 내지 제3 파장변환부(190R, 190G, 190B)의 열화를 방지하는 보호층(400)이 배치될 수 있다.
A protective layer 400 for preventing deterioration of the first to third wavelength converting units 190R, 190G, and 190B may be disposed on the first to third wavelength converting units 190R, 190G, and 190B.

제1 기판 구조물(100)의 하부에는 제2 기판 구조물(300)과 접합하기 위한 본딩층(200)이 배치될 수 있다. 본딩층(200)은 절연 본딩층(210) 및 도전 본딩층(220)을 포함할 수 있으며, 절연 본딩층(210)은 제1 기판 구조물(100)과 제2 기판 구조물(300)을 접합시킬 수 있다. 절연 본딩층(210)은 제1 기판 구조물(100)의 몰딩부(160)와 동일한 조성의 물질로 이루어질 수 있다. 도전 본딩층(220)은 제1 기판 구조물(300)의 제1 및 제2 전극 패드(175N, 175P)를 제2 기판 구조물(300)의 전극들과 접합하기 위한 것으로, 제1 및 제2 전극 패드(175N, 175P)와 동일한 조성의 도전성 물질로 이루어질 수 있다. 따라서, 제1 기판 구조물(100)과 제2 기판 구조물(300)은 본딩층(200)을 통해 서로 접합되어 일체로 될 수 있다.
A bonding layer 200 for bonding to the second substrate structure 300 may be disposed under the first substrate structure 100. The bonding layer 200 may include an insulating bonding layer 210 and a conductive bonding layer 220, and the insulating bonding layer 210 may bond the first substrate structure 100 and the second substrate structure 300 to each other. I can. The insulating bonding layer 210 may be made of a material having the same composition as the molding part 160 of the first substrate structure 100. The conductive bonding layer 220 is for bonding the first and second electrode pads 175N and 175P of the first substrate structure 300 to the electrodes of the second substrate structure 300, and the first and second electrodes It may be made of a conductive material having the same composition as the pads 175N and 175P. Accordingly, the first substrate structure 100 and the second substrate structure 300 may be bonded to each other through the bonding layer 200 to be integrated.

제2 기판 구조물(300)은 제1 기판 구조물(100)의 발광소자 패키지(LP1)를 제어하기 위한 복수의 TFT 셀을 포함하는 구동 회로(driving circuit)를 포함할 수 있다. 복수의 TFT 셀은 복수의 픽셀(P)의 구동을 제어하기 위한 TFT 회로(TFT circuitry)를 구성할 수 있다. 복수의 TFT 셀은 본딩층(200의 도전 본딩층(220)을 통해 각각 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)에 대응되도록 접속될 수 있다. 복수의 TFT 셀은 반도체 기판에 불순물을 주입하여 형성된 반도체층을 포함할 수 있다. 예를 들어, 복수의 TFT 셀을 구성하는 반도체층은 폴리실리콘과 실리콘계 반도체, 인듐 갈륨 산화아연과 같은 반도체 산화물 또는 실리콘 저마늄과 같은 화합물 반도체를 포함할 수 있다
The second substrate structure 300 may include a driving circuit including a plurality of TFT cells for controlling the light emitting device package LP1 of the first substrate structure 100. The plurality of TFT cells can constitute a TFT circuitry for controlling driving of the plurality of pixels P. The plurality of TFT cells may be connected to correspond to the first to third semiconductor light emitting units LED1, LED2, and LED3, respectively, through the conductive bonding layer 220 of the bonding layer 200. The plurality of TFT cells may be connected to the semiconductor substrate. For example, a semiconductor layer constituting a plurality of TFT cells may include a semiconductor oxide such as polysilicon and a silicon-based semiconductor, an indium gallium zinc oxide, or a compound semiconductor such as silicon germanium. Can contain

일 실시예의 디스플레이 패널(1)은 실리콘 기판을 이용한 격벽 구조를 사용한 경우에 비해, 개구율이 우수한 장점이 있다. 도 4a 및 도 4b를 참조하여 이에 대하여 설명한다. 도 4b는 실리콘 기판으로 이루어진 격벽구조(2180)를 채용한 사용한 비교예를 도시한 것이다.The display panel 1 according to an exemplary embodiment has an advantage of having an excellent aperture ratio compared to a case where a partition wall structure using a silicon substrate is used. This will be described with reference to FIGS. 4A and 4B. 4B shows a comparative example in which a partition wall structure 2180 made of a silicon substrate is employed.

도 4b를 참조하면, 비교예의 경우, 픽셀의 화소 밀도가 커짐에 따라, 격벽 구조(2180)의 높이(L)와 광 방출창(LW)의 폭(W5)의 비율이 점점 커져 개구율(aperture ratio)이 점점 낮아지는 문제가 발생한다. 화소밀도가 증가하여, 픽셀이 소형화되더라도, 격벽 구조(2180)의 구조적 강성을 유지하기 위해 격벽 구조(2180)의 두께(W4)는 소정의 값 이하로 얇아질 수 없다. 즉, 화소밀도가 증가하여, 픽셀(P)의 크기가 작아질 수록, 격벽 구조(2180)에 형성된 광 방출창(LW)이 상하로 길고 좁은 형태가 되어 파장변환부(2190)의 형상도 좁고 길게 형성되게 된다. 따라서, 활성층(2132)에서 방출된 빛(L2)이 긴 발광경로를 따라 진행하는 동안 휘도가 더 낮아지는 문제가 발생한다. Referring to FIG. 4B, in the case of the comparative example, as the pixel density of the pixel increases, the ratio of the height L of the partition wall structure 2180 and the width W5 of the light emission window LW gradually increases, so that the aperture ratio ) Is getting lower and lower. Even if the pixel density is increased and the pixels are miniaturized, the thickness W4 of the partition wall structure 2180 cannot be reduced to less than a predetermined value in order to maintain the structural rigidity of the partition wall structure 2180. That is, as the pixel density increases and the size of the pixel P decreases, the light emission window LW formed in the partition wall structure 2180 becomes long and narrow vertically, and the shape of the wavelength conversion part 2190 is also narrow. It will be formed long. Accordingly, while the light L2 emitted from the active layer 2132 travels along a long emission path, a problem occurs in that the luminance is lowered.

또한, 광 방출창(LW)의 폭(W5)이 감소함에 따라, 제조공정에서의 공차에 의해 격벽 구조(2180)와 반도체 적층체(2130)가 서로 중첩되는 영역(A1)의 비율이 증가하는데, 격벽 구조(2180)와 반도체 적층체(2130)가 서로 중첩되는 영역(A1)에서는 빛(L3)이 격벽 구조(2180)에 흡수되거나 하부로 반사되어 광 방출창(LW)을 통해 방출되지 못하므로, 격벽 구조(2180)와 반도체 적층체(2130)가 서로 중첩되는 영역(A1)의 비율이 증가하면 디스플레이 패널의 전체적으로 휘도가 낮아지는 문제가 발생한다.In addition, as the width W5 of the light emission window LW decreases, the ratio of the area A1 where the partition wall structure 2180 and the semiconductor stack 2130 overlap each other due to tolerance in the manufacturing process increases. , In the region A1 where the partition structure 2180 and the semiconductor stack 2130 overlap each other, the light L3 is absorbed by the partition structure 2180 or reflected downward, and cannot be emitted through the light emission window LW. Therefore, when the ratio of the area A1 where the partition structure 2180 and the semiconductor stack 2130 overlap each other increases, the overall luminance of the display panel decreases.

일 실시예의 경우, 실리콘 기판을 이용한 격벽 구조를 반사율이 높은 물질이 포함된 몰딩부로 대체하여, 실리콘 격벽 구조에 비해 월등하게 얇은 두께의 파장변환부를 형성하는 것이 가능하다. 따라서, 좁고 긴 파장변환부를 통과하는 과정에서 휘도가 낮아지는 문제가 해소될 수 있다.In the case of an embodiment, it is possible to form a wavelength conversion unit having a thickness that is much thinner than that of the silicon barrier structure by replacing the partition wall structure using a silicon substrate with a molding unit containing a material having a high reflectivity. Accordingly, the problem of lowering the luminance in the process of passing through the narrow and long wavelength converter can be solved.

또한, 격벽 구조가 얇아져, 파장변환부의 면적을 반도체 적층체(2130)에 비해 넓게 형성할 수 있으므로, 활성층(2132)에서 방출된 빛이 격벽 구조에 의해 가로 막히게 되는 문제점을 근본적으로 해결할 수 있다.
In addition, since the partition wall structure is thinner, the area of the wavelength conversion unit can be formed to be wider than that of the semiconductor laminate 2130, so that the problem that the light emitted from the active layer 2132 is blocked by the partition wall structure can be fundamentally solved.

도 5는 본 발명의 일 실시예에 의한 발광소자 패키지(LP2)를 갖는 디스플레이 패널(2)의 단면도이다. 도 6의 디스플레이 패널(2)은 앞서 설명한 실시예의 디스플레이 패널(1)과 비교할 때, 제1 몰딩부(1161)가 PI로 형성되며, 반사율이 PCT나 EMC에 비해 상대적으로 낮은 PI의 특성 상, 반사율을 향상시키기 위한 반사층(1200)이 제1 내지 제3 반도체 발광부(LED4, LED5, LED6)의 측면에 형성된 차이점이 있다. 또한, 반사층(1200)과 제1 내지 제3 반도체 발광부(LED4, LED5, LED6)의 사이에 절연층(1100)이 배치되어 반사층(1200)과 제1 내지 제3 반도체 발광부(LED4, LED5, LED6) 사이를 절연할 수 있다. 그 외에는, 앞서 설명한 실시예와 유사하므로 중복되는 설명은 생략한다.
5 is a cross-sectional view of a display panel 2 having a light emitting device package LP2 according to an embodiment of the present invention. In the display panel 2 of FIG. 6, compared to the display panel 1 of the above-described embodiment, the first molding part 1161 is formed of PI, and the reflectance is relatively low compared to PCT or EMC. There is a difference in that the reflective layer 1200 for improving the reflectance is formed on the side surfaces of the first to third semiconductor light emitting units LED4, LED5, and LED6. In addition, the insulating layer 1100 is disposed between the reflective layer 1200 and the first to third semiconductor light emitting units LED4, LED5, and LED6 to form the reflective layer 1200 and the first to third semiconductor light emitting units LED4 and LED5. , LED6) can be insulated. Other than that, since it is similar to the embodiment described above, a redundant description will be omitted.

이하에서는, 일 실시예에 의한 디스플레이 패널의 제조공정에 대해 설명한다. 도 6 내지 도 16은 도 3의 디스플레이 패널의 주요 제조공정을 개략적으로 설명하기 위한 도면이다.
Hereinafter, a manufacturing process of a display panel according to an exemplary embodiment will be described. 6 to 16 are views schematically illustrating a main manufacturing process of the display panel of FIG. 3.

먼저, 도 6을 참조하면, 성장용 기판(110) 상에 버퍼층(120)을 형성하고, 버퍼층(120) 상에 제1 상부 도전형 반도체층(131A)을 형성할 수 있다. 제1 상부 도전형 반도체층(131A)상면에는 공통 제1 전극(170N)을 형성하기 위한 전극 패턴이 도 7과 같이 형성될 수 있으며, 제1 상부 도전형 반도체층(131A)의 모서리에는 공통 제1 전극(170N)의 패드부(170NC)가 배치될 수 있으며, 후속 공정에서 복수의 발광 구조물이 형성될 영역에는 각각 개별 전극부(170NA)가 배치될 수 있다. 또한, 패드부(170NC)와 개별 전극부(170NA)는 연결부(170NB)로 연결되어, 패드부(170NC)와 개별 전극부(170NA)는 전기적으로 연결될 수 있다. 공통 제1 전극(170N)으로 고온의 반도체 열처리 과정에서 녹지 않을 정도로 높은 녹는점을 갖는 텅스텐(W) 및 텅스텐 실리사이드(WS)가 사용될 수 있다.
First, referring to FIG. 6, a buffer layer 120 may be formed on the growth substrate 110, and a first upper conductivity type semiconductor layer 131A may be formed on the buffer layer 120. An electrode pattern for forming a common first electrode 170N may be formed on an upper surface of the first upper conductive type semiconductor layer 131A, as shown in FIG. 7, and a common material is formed at the edge of the first upper conductive type semiconductor layer 131A. The pad portion 170NC of the first electrode 170N may be disposed, and individual electrode portions 170NA may be disposed in regions where a plurality of light emitting structures will be formed in a subsequent process. In addition, the pad unit 170NC and the individual electrode unit 170NA are connected through the connection unit 170NB, so that the pad unit 170NC and the individual electrode unit 170NA may be electrically connected. As the common first electrode 170N, tungsten (W) and tungsten silicide (WS) having a melting point high enough to not melt in a high temperature semiconductor heat treatment process may be used.

도 8을 참조하면, 제1 상부 도전형 반도체층(131A) 상에는 공통 제1 전극(170N)을 덮도록 제1 하부 도전형 반도체층(131B)이 형성될 수 있다. 제1 상부 도전형 반도체층(131A)과 제1 하부 도전형 반도체층(131B)은 동일한 조성의 반도체층으로 형성되어, 제1 도전형 반도체층(131)으로 일체화될 수 있다. 따라서, 공통 제1 전극(170N)은 제1 도전형 반도체층(131)에 매립될 수 있다. 계속하여, 제1 도전형 반도체층(131) 상에는 활성층(132)과 제2 도전형 반도체층(133)이 형성될 수 있다.
Referring to FIG. 8, a first lower conductivity type semiconductor layer 131B may be formed on the first upper conductivity type semiconductor layer 131A to cover the common first electrode 170N. The first upper conductivity type semiconductor layer 131A and the first lower conductivity type semiconductor layer 131B may be formed of a semiconductor layer having the same composition and may be integrated into the first conductivity type semiconductor layer 131. Accordingly, the common first electrode 170N may be buried in the first conductivity type semiconductor layer 131. Subsequently, an active layer 132 and a second conductivity type semiconductor layer 133 may be formed on the first conductivity type semiconductor layer 131.

도 9를 참조하면, 제2 도전형 반도체층(133) 상에는 제2 전극(141)이 형성될 수 있으며, 제2 전극(141) 상에는 하드 마스크층(142)이 형성될 수 있다. 하드 마스크층(142)은 후속 공정에서 제2 전극(141)이 손상되는 것을 방지할 수 있다.
Referring to FIG. 9, a second electrode 141 may be formed on the second conductivity type semiconductor layer 133, and a hard mask layer 142 may be formed on the second electrode 141. The hard mask layer 142 may prevent the second electrode 141 from being damaged in a subsequent process.

도 10을 참조하면, 공통 제1 전극(170N)을 식각 마스크로 하여, 공통 제1 전극(170N)이 노출될 때까지 식각을 진행할 수 있다. 이를 통해, 발광 구조물(130)의 일부영역(E)을 식각하여 메사영역(M)을 형성할 수 있다. 도 11을 참조하면, 발광 구조물(130)의 측면에는 절연층(150)이 형성될 수 있다.
Referring to FIG. 10, by using the common first electrode 170N as an etching mask, etching may be performed until the common first electrode 170N is exposed. Through this, the mesa region M may be formed by etching the partial region E of the light emitting structure 130. Referring to FIG. 11, an insulating layer 150 may be formed on a side surface of the light emitting structure 130.

도 12를 참조하면, 발광 구조물(130)을 덮도록 제1 몰딩부(161)를 형성하고 제1 몰딩부(161) 상에 제2 몰딩부(162)를 형성할 수 있다. 도 13을 참조하면, 제2 몰딩부(162) 중 일 영역을 식각하고 도전성 물질을 도금하여 공통 제1 전극(170N) 및 제2 전극(141)과 접하는 제1 전극 패드(175N) 및 제2 전극 패드(175P)를 형성할 수 있다.
Referring to FIG. 12, a first molding part 161 may be formed to cover the light emitting structure 130 and a second molding part 162 may be formed on the first molding part 161. 13, a first electrode pad 175N and a second electrode in contact with the common first electrode 170N and the second electrode 141 by etching a region of the second molding part 162 and plating a conductive material An electrode pad 175P may be formed.

도 14를 참조하면, 도 13의 제2 몰딩부(162)의 하부에 절연 본딩층(210) 및 도전 본딩층(220)을 포함하는 본딩층(200)을 개재하여 제2 기판 구조물(300)을 부착시킬 수 있다. 도 14는 도 13의 제1 전극 패드(175N) 및 제2 전극 패드(175P)가 하면에 배치되도록 뒤집은 것을 이해될 수 있다. 제2 기판 구조물(300)은 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)를 제어하기 위한 복수의 TFT 셀을 포함하는 구동 회로(driving circuit)를 포함할 수 있다. 복수의 TFT 셀은 반도체 기판에 불순물을 주입하여 형성된 반도체층을 포함할 수 있다. 예를 들어, 복수의 TFT 셀을 구성하는 반도체층은 폴리실리콘과 실리콘계 반도체, 인듐 갈륨 산화아연과 같은 반도체 산화물 또는 실리콘 저마늄과 같은 화합물 반도체를 포함할 수 있다. 반도체 기판은 성장용 기판(110)을 분리하는 후속 공정에서 식각 선택성을 확보하기 위해, 성장용 기판(110)에 도핑된 농도보다 저 농도인 1016 /㎝-3 이하의 농도로 붕소가 도핑될 수 있다.
Referring to FIG. 14, a second substrate structure 300 having an insulating bonding layer 210 and a conductive bonding layer 220 disposed below the second molding part 162 of FIG. 13 is interposed therebetween. Can be attached. 14 may be understood that the first electrode pad 175N and the second electrode pad 175P of FIG. 13 are inverted to be disposed on a lower surface. The second substrate structure 300 may include a driving circuit including a plurality of TFT cells for controlling the first to third semiconductor light emitting units LED1, LED2, and LED3. The plurality of TFT cells may include a semiconductor layer formed by implanting impurities into a semiconductor substrate. For example, the semiconductor layer constituting the plurality of TFT cells may include polysilicon and a silicon-based semiconductor, a semiconductor oxide such as indium gallium zinc oxide, or a compound semiconductor such as silicon germanium. In order to secure etch selectivity in the subsequent process of separating the growth substrate 110, the semiconductor substrate may be doped with boron at a concentration of 10 16 /cm -3 or less, which is a lower concentration than the concentration doped in the growth substrate 110. I can.

도 15를 참조하면, 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)에서 성장용 기판을 분리한 후 습식식각하여, 제1 내지 제3 반도체 발광부(LED1, LED2, LED3)를 서로 분리하는 아이솔레이션(ISO)공정을 수행할 수 있다.
15, after separating the growth substrate from the first to third semiconductor light emitting units (LED1, LED2, LED3) and then wet etching, the first to third semiconductor light emitting units (LED1, LED2, LED3) are connected to each other. Separating isolation (ISO) process can be performed.

도 16을 참조하면, 발광 구조물(130)의 상부에 블랙 매트릭스를 도포하여 제2 몰딩부(162)을 형성하고, 반사층(182)을 증착한 뒤, 일 영역을 식각하여, 후속공정에서 파장변환부(190)를 형성하기 위한 홈부(183A, 183B, 183C)를 형성할 수 있다. 계속하여, 양자점(Quantum Dot, QD)과 같은 파장변환물질을 액상의 바인더 수지에 분산된 상태로 홈부에 충전하여 파장변환부(190R, 190G, 190B)를 형성하고, 상부에 보호층(400)을 부착하면 도 3의 디스플레이 패널(1)을 제조할 수 있다.
Referring to FIG. 16, the second molding part 162 is formed by applying a black matrix on the top of the light emitting structure 130, and after depositing the reflective layer 182, a region is etched to convert the wavelength in a subsequent process. The grooves 183A, 183B, and 183C for forming the portion 190 may be formed. Subsequently, a wavelength conversion material such as quantum dots (QD) is dispersed in a liquid binder resin and filled in the grooves to form wavelength conversion units 190R, 190G, 190B, and a protective layer 400 on the top When is attached, the display panel 1 of FIG. 3 can be manufactured.

일 실시예에 의한 디스플레이 패널의 제조공정에 대해 설명한다. 도 17 내지 도 21는 도 5의 디스플레이 패널의 주요 제조공정을 개략적으로 설명하기 위한 도면이다. 도 17의 이전 공정은 앞서 설명한 실시예의 도 11까지의 공정과 동일하므로 생략한다. 도 17 내지 도 20은 도 5의 디스플레이 패널의 주요 제조공정을 개략적으로 설명하기 위한 도면이다. 또한, 일 실시예는 앞서 설명한 실시예와 비교할 때, 제1 몰딩부(1161)가 폴리이미드(polyimide, PI)로 형성되는 차이점이 있다.
A manufacturing process of a display panel according to an exemplary embodiment will be described. 17 to 21 are diagrams schematically illustrating main manufacturing processes of the display panel of FIG. 5. The previous process of FIG. 17 is the same as the process of FIG. 11 of the above-described embodiment, and thus will be omitted. 17 to 20 are diagrams schematically illustrating main manufacturing processes of the display panel of FIG. 5. In addition, there is a difference in the embodiment in that the first molding portion 1161 is formed of polyimide (PI) as compared to the above-described embodiment.

도 17을 참조하면, 발광 구조물(1130)의 측면에 반사층(1200)이 형성될 수 있다. 반사층(1200)은 알루미늄(Al)을 발광 구조물(1130)의 측면에 증착하여 형성할 수 있다. 반사층(1200)은 후속공정에서 제1 몰딩부(1161)가 PI로 형성되어, PCT나 EMC에 비해 반사율이 낮은 점을 보완하기 위한 것이다. 반사층(1200)과 발광 구조물(1130)의 사이의 절연을 위한 절연층(1100)이 개재될 수 있다.
Referring to FIG. 17, a reflective layer 1200 may be formed on a side surface of the light emitting structure 1130. The reflective layer 1200 may be formed by depositing aluminum (Al) on the side surface of the light emitting structure 1130. The reflective layer 1200 is to compensate for the fact that the first molding portion 1161 is formed of PI in a subsequent process, so that the reflectance is lower than that of PCT or EMC. An insulating layer 1100 for insulation between the reflective layer 1200 and the light emitting structure 1130 may be interposed.

도 18을 참조하면, 발광 구조물(1130)을 제1 몰딩부(1161)를 형성할 수 있다. 제1 몰딩부(1161)는 폴리사이클로핵실렌디메틸렌 테레프탈레이트 (polycyclohexylenedimethylene terephthalate, PCT) 및 에폭시 몰딩 컴파운드(epoxy molding compound, EMC) 중 적어도 하나를 포함하는 물질을 포함할 수 있다. 제1 몰딩부(1161)에 개구(H1)를 형성하여, 공통 제1 전극(1170N)과 제2 전극(1141)을 노출시킬 수 있다.
Referring to FIG. 18, a first molding part 1161 may be formed in the light emitting structure 1130. The first molding part 1161 may include a material including at least one of polycyclohexylenedimethylene terephthalate (PCT) and an epoxy molding compound (EMC). An opening H1 may be formed in the first molding part 1161 to expose the common first electrode 1170N and the second electrode 1141.

도 19를 참조하면, 제1 몰딩부(1161) 상에 제2 몰딩부(1162)를 형성하고, 개구(H2, H3)를 형성하여, 패드부(1170NC)와 제2 전극(1141)을 노출시킬 할 수 있다. 제2 몰딩부(1162)는 PI 및 PBO(poly phenylene benzobisoxazole) 중 적어도 하나의 물질을 코팅하여 형성할 수 있다.
Referring to FIG. 19, a second molding part 1162 is formed on the first molding part 1161, and openings H2 and H3 are formed to expose the pad part 1170NC and the second electrode 1141. I can do it. The second molding part 1162 may be formed by coating at least one of PI and poly phenylene benzobisoxazole (PBO).

도 20을 참조하면, 개구(H2, H3)에 각각 도전성 물질을 도금하여 공통 제1 전극(1170N)과 제2 전극(1141)과 접하는 제1 전극 패드(1175N) 및 제2 전극 패드(1175P)를 형성할 수 있다.
Referring to FIG. 20, a first electrode pad 1175N and a second electrode pad 1175P in contact with the common first electrode 1170N and the second electrode 1141 by plating a conductive material on the openings H2 and H3, respectively. Can be formed.

이후, 앞서 설명한 실시예의 도 14 내지 도 20의 공정을 수행하면, 도 5의 디스플레이 패널(2)을 제조할 수 있다.
Thereafter, by performing the process of FIGS. 14 to 20 of the above-described embodiment, the display panel 2 of FIG. 5 may be manufactured.

이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
In the above, embodiments of the present invention have been described with reference to the accompanying drawings, but those of ordinary skill in the art to which the present invention pertains can be implemented in other specific forms without changing the technical spirit or essential features. You can understand that there is. Therefore, it should be understood that the embodiments described above are illustrative in all respects and are not limiting.

100: 제1 기판 구조물
200: 본딩층
300: 제2 기판 구조물
400: 보호층
100: first substrate structure
200: bonding layer
300: second substrate structure
400: protective layer

Claims (10)

각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 가지며, 서로 이격하여 배치되고, 제1 도전형 반도체층에 의해 제공되는 제1 면과 상기 제1 면과 반대 방향에 위치하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면을 갖는 복수의 발광 구조물;
상기 복수의 발광 구조물의 각각의 제1 도전형 반도체층을 서로 연결하며 상기 제1 및 제2 면과 다른 레벨로 평행하게 연장되고, 텅스텐(W) 및 텅스텐 실리사이드(WS) 중 적어도 하나를 포함하는 물질로 이루어진 공통 제1 전극;
상기 복수의 발광 구조물의 상기 제2 면 상에 배치되며, 상기 복수의 발광 구조물의 각각의 제2 도전형 반도체층에 연결된 복수의 제2 전극;
상기 제1 면 상에 상기 복수의 발광 구조물 각각에 대응되도록 이격하여 배치된 복수의 파장변환부; 및
상기 복수의 발광 구조물 및 상기 복수의 파장변환부의 측면을 덮으며, 상기 복수의 파장변환부를 서로 분리하는 격벽구조를 가지며, 상기 복수의 발광 구조물보다 낮은 모듈러스(modulus)를 갖는 물질로 이루어진 몰딩부;를 포함하는 발광소자 패키지.
Each has a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer, is disposed to be spaced apart from each other, and is located in a direction opposite to the first surface and the first surface provided by the first conductivity-type semiconductor layer. A plurality of light emitting structures having a second surface provided by a second conductivity type semiconductor layer;
Each of the first conductivity-type semiconductor layers of the plurality of light emitting structures are connected to each other, extending parallel to the first and second surfaces at different levels, and including at least one of tungsten (W) and tungsten silicide (WS). A common first electrode made of a material;
A plurality of second electrodes disposed on the second surfaces of the plurality of light emitting structures and connected to respective second conductivity type semiconductor layers of the plurality of light emitting structures;
A plurality of wavelength converters disposed on the first surface to correspond to each of the plurality of light emitting structures; And
A molding part made of a material having a lower modulus than the plurality of light-emitting structures, covering the side surfaces of the plurality of light-emitting structures and the plurality of wavelength conversion parts and separating the plurality of wavelength conversion parts from each other; A light emitting device package comprising a.
제1항에 있어서,
상기 공통 제1 전극은 상기 제1 및 제2 면의 사이에 평행하게 배치된 면상에 배열되는 발광소자 패키지.
The method of claim 1,
The common first electrode is a light emitting device package arranged on a surface disposed in parallel between the first and second surfaces.
제2항에 있어서,
상기 공통 제1 전극은,
상기 복수의 발광 구조물과 중첩하는 영역에 배치되며 각각의 제1 도전형 반도체층에 접속되는 복수의 개별 전극부;
상기 복수의 발광 구조물과 중첩하지 않는 영역에 배치되는 적어도 하나의 패드부; 및
상기 복수의 개별 전극부를 각각 연결하며, 상기 복수의 개별 전극부 중 적어도 하나와 상기 패드부를 연결하는 연결부;를 포함하는 발광소자 패키지.
The method of claim 2,
The common first electrode,
A plurality of individual electrode units disposed in a region overlapping the plurality of light emitting structures and connected to each of the first conductivity type semiconductor layers;
At least one pad portion disposed in an area not overlapping the plurality of light emitting structures; And
And a connection unit connecting the plurality of individual electrode units, respectively, and connecting at least one of the plurality of individual electrode units to the pad unit.
제3항에 있어서,
상기 몰딩부를 관통하여 상기 패드부에 접속되는 제1 전극 패드; 및
상기 몰딩부를 관통하여 상기 복수의 제2 전극에 각각 접속되는 제2 전극 패드;를 더 포함하는 발광소자 패키지.
The method of claim 3,
A first electrode pad connected to the pad portion through the molding portion; And
The light emitting device package further comprises a second electrode pad penetrating the molding part and connected to the plurality of second electrodes, respectively.
제1항에 있어서,
상기 복수의 개별 전극부는 각각 상기 복수의 발광 구조물의 일 영역의 둘레를 둘러싸도록 배치된 발광소자 패키지.
The method of claim 1,
Each of the plurality of individual electrode units is disposed to surround a circumference of a region of the plurality of light emitting structures.
제1항에 있어서,
상기 제1 면 방향에서 보았을 때, 상기 복수의 발광 구조물은 상기 복수의 파장변환부와 중첩되는 영역 내에 배치되는 발광소자 패키지.
The method of claim 1,
When viewed from the direction of the first surface, the plurality of light emitting structures are disposed in a region overlapping the plurality of wavelength conversion units.
제6항에 있어서,
상기 제1 면 방향에서 보았을 때, 상기 복수의 발광 구조물의 각각의 면적은 상기 복수의 파장변환부의 각각의 면적보다 작은 발광소자 패키지.
The method of claim 6,
When viewed in the direction of the first surface, each area of the plurality of light emitting structures is smaller than the area of each of the plurality of wavelength conversion units.
제1항에 있어서,
상기 복수의 발광 구조물은 단차진 측면을 가지며,
상기 제1 면과 접하는 영역의 면적이 상기 제2 면과 접하는 영역의 면적보다 넓은 발광소자 패키지.
The method of claim 1,
The plurality of light emitting structures have a stepped side,
A light emitting device package in which an area in contact with the first surface is larger than an area in contact with the second surface.
제1항에 있어서,
상기 복수의 발광 구조물의 측면을 덮는 제1 몰딩부;
상기 복수의 파장변환부를 서로 격리하는 제2 몰딩부; 및
상기 제1 몰딩부를 덮는 제3 몰딩부;를 포함하는 발광소자 패키지.
The method of claim 1,
A first molding part covering side surfaces of the plurality of light emitting structures;
A second molding unit for isolating the plurality of wavelength conversion units from each other; And
A light emitting device package comprising a; a third molding part covering the first molding part.
행과 열을 이루어 배치된 복수의 발광소자 패키지를 포함하며, 상기 복수의 발광소자 패키지 각각은 적어도 하나의 픽셀(pixel)을 제공하는 제1 기판 구조물; 및
상기 복수의 발광소자 패키지에 각각 대응되는 복수의 TFT셀을 포함하며 상기 제1 기판 구조물의 하부에 부착되는 제2 기판구조물;을 포함하며,
상기 복수의 발광소자 패키지는,
각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 가지며, 서로 이격하여 배치되고, 제1 도전형 반도체층에 의해 제공되는 제1 면과 상기 제1 면과 반대 방향에 위치하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면을 가지며 상기 픽셀을 이루는 복수의 서브 픽셀(sub-pixel)을 각각 구성하는 복수의 발광 구조물;
상기 복수의 발광 구조물의 각각의 제1 도전형 반도체층을 서로 연결하며 상기 제1 면 및 제2 면과 다른 레벨로 평행하게 연장되는 공통 제1 전극;
상기 복수의 발광 구조물의 상기 제2 면 상에 배치되며, 상기 복수의 발광 구조물의 각각의 제2 도전형 반도체층에 연결된 복수의 제2 전극;
상기 제1 면 상에 상기 복수의 발광 구조물 각각에 대응되도록 이격하여 배치된 복수의 파장변환부;
상기 복수의 발광 구조물 및 상기 복수의 파장변환부의 측면을 덮는 몰딩부; 및
상기 몰딩부를 관통하여 상기 공통 제1 전극 및 상기 복수의 제2 전극을 각각 상기 제2 기판구조물의 접속부에 접속하는 제1 전극 패드 및 제2 전극 패드;를 포함하는 디스플레이 패널.
A first substrate structure including a plurality of light emitting device packages arranged in rows and columns, each of the plurality of light emitting device packages providing at least one pixel; And
And a second substrate structure including a plurality of TFT cells respectively corresponding to the plurality of light emitting device packages and attached to a lower portion of the first substrate structure, and
The plurality of light emitting device packages,
Each has a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer, is disposed to be spaced apart from each other, and is located in a direction opposite to the first surface and the first surface provided by the first conductivity-type semiconductor layer. A plurality of light emitting structures each having a second surface provided by a second conductivity type semiconductor layer and constituting a plurality of sub-pixels forming the pixel;
A common first electrode connecting each of the first conductivity-type semiconductor layers of the plurality of light emitting structures to each other and extending parallel to the first and second surfaces at different levels;
A plurality of second electrodes disposed on the second surfaces of the plurality of light emitting structures and connected to respective second conductivity type semiconductor layers of the plurality of light emitting structures;
A plurality of wavelength converters disposed on the first surface to correspond to each of the plurality of light emitting structures;
A molding part covering side surfaces of the plurality of light emitting structures and the plurality of wavelength conversion parts; And
And a first electrode pad and a second electrode pad penetrating the molding part to connect the common first electrode and the plurality of second electrodes to a connection part of the second substrate structure, respectively.
KR1020190082254A 2019-07-08 2019-07-08 Led lighting device package and display panel using the same KR20210006567A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190082254A KR20210006567A (en) 2019-07-08 2019-07-08 Led lighting device package and display panel using the same
US16/752,187 US11398500B2 (en) 2019-07-08 2020-01-24 LED lighting device package and display panel using the same
DE102020103935.2A DE102020103935A1 (en) 2019-07-08 2020-02-14 LED lighting fixture package and display panel using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082254A KR20210006567A (en) 2019-07-08 2019-07-08 Led lighting device package and display panel using the same

Publications (1)

Publication Number Publication Date
KR20210006567A true KR20210006567A (en) 2021-01-19

Family

ID=74092069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082254A KR20210006567A (en) 2019-07-08 2019-07-08 Led lighting device package and display panel using the same

Country Status (3)

Country Link
US (1) US11398500B2 (en)
KR (1) KR20210006567A (en)
DE (1) DE102020103935A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023113574A1 (en) * 2021-12-19 2023-06-22 서울바이오시스주식회사 Light emitting element and light emitting module

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707491B (en) * 2019-12-04 2020-10-11 錼創顯示科技股份有限公司 Micro light emitting diode display panel
KR20210005454A (en) * 2019-07-05 2021-01-14 삼성전자주식회사 Method of manufacturing light emitting device package and method of manufacturing display panel using the same
TWI787890B (en) * 2021-06-30 2022-12-21 錼創顯示科技股份有限公司 Micro light-emitting diode display device
CN114122217A (en) * 2022-01-25 2022-03-01 北京芯海视界三维科技有限公司 Light emitting device and display apparatus
CN116111013B (en) * 2022-12-22 2024-04-05 惠科股份有限公司 Light-emitting unit assembly, manufacturing method thereof and display device

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1744365B1 (en) 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (en) 2000-07-18 2007-04-18 ソニー株式会社 Semiconductor light emitting device and semiconductor light emitting device
CN1241272C (en) 2001-08-22 2006-02-08 索尼公司 Nitride semiconductor element and production method for thereof
JP2003218034A (en) 2002-01-17 2003-07-31 Sony Corp Method for selective growth, semiconductor light- emitting element, and its manufacturing method
JP3815335B2 (en) 2002-01-18 2006-08-30 ソニー株式会社 Semiconductor light emitting device and manufacturing method thereof
KR100499129B1 (en) 2002-09-02 2005-07-04 삼성전기주식회사 Light emitting laser diode and fabricatin method thereof
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (en) 2003-10-21 2007-05-07 삼성전기주식회사 light emitting device
KR100506740B1 (en) 2003-12-23 2005-08-08 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same
KR100664985B1 (en) 2004-10-26 2007-01-09 삼성전기주식회사 Nitride based semiconductor device
KR100665222B1 (en) 2005-07-26 2007-01-09 삼성전기주식회사 Led package with diffusing material and method of manufacturing the same
KR100661614B1 (en) 2005-10-07 2006-12-26 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same
KR100723247B1 (en) 2006-01-10 2007-05-29 삼성전기주식회사 Chip coating type light emitting diode package and fabrication method thereof
KR100735325B1 (en) 2006-04-17 2007-07-04 삼성전기주식회사 Light emitting diode package and fabrication method thereof
KR100930171B1 (en) 2006-12-05 2009-12-07 삼성전기주식회사 White light emitting device and white light source module using same
KR100855065B1 (en) 2007-04-24 2008-08-29 삼성전기주식회사 Light emitting diode package
KR100982980B1 (en) 2007-05-15 2010-09-17 삼성엘이디 주식회사 Plane light source and lcd backlight unit comprising the same
KR101164026B1 (en) 2007-07-12 2012-07-18 삼성전자주식회사 Nitride semiconductor light emitting device and fabrication method thereof
KR100891761B1 (en) 2007-10-19 2009-04-07 삼성전기주식회사 Semiconductor light emitting device, manufacturing method thereof and semiconductor light emitting device package using the same
KR101332794B1 (en) 2008-08-05 2013-11-25 삼성전자주식회사 Light emitting device, light emitting system comprising the same, and fabricating method of the light emitting device and the light emitting system
KR20100030470A (en) 2008-09-10 2010-03-18 삼성전자주식회사 Light emitting device and system providing white light with various color temperatures
KR101530876B1 (en) 2008-09-16 2015-06-23 삼성전자 주식회사 Light emitting element with increased light emitting amount, light emitting device comprising the same, and fabricating method of the light emitting element and the light emitting device
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
KR102476137B1 (en) * 2016-02-25 2022-12-12 삼성전자주식회사 Method of manufacturing light emitting device package
KR102611980B1 (en) * 2016-12-14 2023-12-08 삼성전자주식회사 Light emitting diode(LED) device for implementing multi-colors
KR20180078940A (en) 2016-12-30 2018-07-10 (재)한국나노기술원 Light emitting diode chip and manufacturing method thereof
TWI621249B (en) 2017-03-27 2018-04-11 英屬開曼群島商錼創科技股份有限公司 Micro light emitting diode and display panel
KR102305180B1 (en) 2017-04-25 2021-09-28 주식회사 루멘스 Micro led display apparatus and method for fabricating the same
KR102379733B1 (en) * 2017-09-15 2022-03-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device package
KR101913230B1 (en) 2017-09-19 2018-10-30 주식회사 팀즈 LED Chip Packages With Micro LED Chips Thereon and Manufacturing method thereof
KR101890582B1 (en) 2017-12-14 2018-08-22 엘지디스플레이 주식회사 Light emitting chip, micro display device
CN108933153B (en) * 2018-07-27 2021-02-02 上海天马微电子有限公司 Display panel, manufacturing method thereof and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023113574A1 (en) * 2021-12-19 2023-06-22 서울바이오시스주식회사 Light emitting element and light emitting module

Also Published As

Publication number Publication date
US11398500B2 (en) 2022-07-26
DE102020103935A1 (en) 2021-01-14
US20210013236A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US9978728B2 (en) Display apparatus and fabricating method thereof
KR20210006567A (en) Led lighting device package and display panel using the same
US11587973B2 (en) Micro light-emitting diode display panel
KR20230163997A (en) Display device
US9406656B2 (en) Display device using semiconductor light emitting device and method of fabricating the same
KR101452768B1 (en) Display device using semiconductor light emitting device and method of fabricating the same
KR102582424B1 (en) Led lighting device package and display apparatus using the same
US20240055556A1 (en) Display device and method of fabricating the same
KR20190071274A (en) Led lighting device package and display apparatus using the same
US11764336B2 (en) Semiconductor light emitting device
CN108922899B (en) Pixel array substrate and driving method thereof
KR20180017914A (en) Led lighting device package and display apparatus using the same
US11296260B2 (en) Light emitting device package and display apparatus using the same
US20210005794A1 (en) Method of manufacturing light emitting device package and method of manufacturing display panel using the same
KR20190074067A (en) Light emitting device package
US20220093833A1 (en) Light-emitting device and image display apparatus
US11935911B2 (en) Double color micro LED display panel
US10784418B2 (en) Vertical type light emitting element having color conversion electrode part
US11476296B2 (en) Double color micro LED display panel
US10276632B2 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
CN215815879U (en) LED chip structure, display module and electronic equipment
US20220140189A1 (en) Nitride semiconductor light emitting device and display device using the same
KR20190030482A (en) Display device using semiconductor light emitting device and method for manufacturing
KR20170112776A (en) Light emitting device, array substrate, panel, and display device including the same
KR20190030484A (en) Display device using semiconductor light emitting device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal