KR20210003676A - 동적 공통 모드 제어 - Google Patents
동적 공통 모드 제어 Download PDFInfo
- Publication number
- KR20210003676A KR20210003676A KR1020200078397A KR20200078397A KR20210003676A KR 20210003676 A KR20210003676 A KR 20210003676A KR 1020200078397 A KR1020200078397 A KR 1020200078397A KR 20200078397 A KR20200078397 A KR 20200078397A KR 20210003676 A KR20210003676 A KR 20210003676A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- differential
- offset
- input signal
- received input
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 39
- 230000006870 function Effects 0.000 claims description 27
- 238000013507 mapping Methods 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 2
- 238000007620 mathematical function Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 11
- 230000015654 memory Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
전자 회로와 같은 장치는 입력 신호를 수신하도록 동작가능한 입력부; i) 수신된 입력 신호로부터 차동 신호를 도출하고, ⅱ) 오프셋 차동 신호를 생성하기 위해, 수신된 입력 신호의 함수로서 차동 신호의 오프셋을 제어하도록 동작가능한 동적 공통 모드 조절기; 및 오프셋 차동 신호를 출력하도록 동작가능한 출력부를 포함한다. 일 구성에서, 출력부로부터 출력된 오프셋 차동 신호는 제1 신호 및 제2 신호를 포함하고; 제2 신호와 제1 신호 사이의 차이는 수신된 입력 신호에 대해 비례하여 변한다.
Description
종래의 차동 DAC(Digital-to-Analog Converter)는 전형적으로 그것의 각각의 출력에서 고정된 공통 모드 DC 전압 세팅을 갖는다. 예를 들어, 종래의 차동 디지털-아날로그 변환기 디바이스는 입력 신호를 수신하도록 구성될 수 있다. 디지털-아날로그 변환기는 입력 신호에 따라 크기가 변하는 출력 전압을 생성한다.
전형적으로, 종래의 디지털-아날로그 변환기의 공통 모드 세팅은 그것의 풀 스케일 출력 신호 스윙(full-scale output signal swing)을 최적화하기 위해 적절한 고정된 공통 모드 DC 값으로 선택된다. 종래의 디지털-아날로그 변환기의 공통 모드 세팅은 일정하거나 고정되므로, 전형적으로 저레벨 신호들(즉, 크기가 매우 낮은 신호들)에서 피크 성능을 제공하지 않는다.
본 개시내용은, 전자 회로(예컨대, 디지털-아날로그 변환기 및/또는 대응하는 회로)가 전형적으로, 출력 전압이 적절한 공통 모드 전압으로 설정될 때 더 효율적으로 동작한다는 관찰을 포함한다. 특정 경우들에서, 이는 생성되는 출력 전압의 크기에 따라, 바람직한 공통 모드 전압이 다를 수 있음을 의미한다.
본 명세서의 실시예들은 디지털-아날로그 변환기 및/또는 관련 회로에 연관된 개선된 회로 성능을 제공하는 신규한 방법들을 포함한다. 예를 들어, 본 명세서의 일 실시예는 그로부터 출력 신호가 도출되는 입력 신호의 크기에 적어도 부분적으로 의존하여 차동 신호의 공통 모드 세팅을 동적으로 제어하는 것을 포함한다. 본 명세서에 설명된 바와 같은 신호-의존적 공통 모드 제어를 제공하면, 각각의 전자 회로에 연관된 잡음, 왜곡 및 전력 소비와 같은 파라미터들에 대한 시스템 성능이 증가된다.
보다 구체적으로, 일 실시예에서, 개선된 시스템 성능을 제공하는 장치(예컨대, 전자 회로)는 입력 신호를 수신하도록 동작가능한 입력부; i) 수신된 입력 신호로부터 차동 신호를 도출하고, ⅱ) 오프셋 차동 신호를 생성하기 위해, 수신된 입력 신호의 크기 또는 레벨의 함수로서 차동 신호의 오프셋을 변화시키도록 동작가능한 동적 공통 모드 조절기; 및 오프셋 차동 신호를 출력하도록 동작가능한 출력부를 포함한다. 앞에서 논의된 바와 같이, 차동 신호에 연관된 오프셋(예컨대, 공통 모드 세팅)을 제어하면, 대응하는 전자 회로의 잡음, 왜곡 및 전력 소비와 같은 파라미터들에 대한 증가된 시스템 성능이 제공된다.
전형적으로, 본 명세서에 설명된 바와 같은 동적 공통 모드 조절기는 디지털-아날로그 변환기, 증폭기 등에 연관된 것과 같은 전자 회로로서 인스턴스화된다. 그러나, 동적 공통 모드 조절기는 실시예에 따라 임의의 적절한 방식으로 구현될 수 있다.
다른 예시적인 실시예들에서, 출력부로부터 출력된 오프셋 차동 신호는 제1 신호 컴포넌트 및 제2 신호 컴포넌트를 포함하고; 동적 공통 모드 조절기는 생성된 오프셋 값(공통 모드 조절)을 제1 신호 및 제2 신호 둘 다에 적용하여 각각의 공통 모드 세팅을 제어하도록 동작가능하다.
또한, 제2 신호와 제1 신호 사이의 차이의 크기는 수신된 입력 신호의 크기에 대해 비례하여 변한다. 즉, 일 실시예에서, 동적 공통 모드 조절기는 수신된 입력 신호의 크기 또는 레벨에 따라 차동 신호의 크기를 변화시킨다. 따라서, 본 명세서의 특정 실시예들은 변환되는 입력 신호의 크기 또는 레벨에 따라 차동 출력 신호의 크기뿐만 아니라 차동 출력 신호의 공통 모드 세팅을 제어하는 것을 포함한다.
일 실시예에서, 수신된 입력 신호는 디지털 신호이며; 수신된 입력 신호로부터 도출된 차동 신호는 아날로그 신호이다.
차동 출력 신호에 연관된 공통 모드 세팅 또는 오프셋의 조절은 복수의 기술 중 임의의 것을 포함할 수 있다. 예를 들어, 일 실시예에서, 동적 공통 모드 조절기는 맵 정보를 포함하거나 그에 액세스할 수 있다. 맵 정보는 대응하는 차동 출력 값들에 대한 입력 값들의 매핑을 제공한다. 동작 동안, 동적 공통 모드 조절기는 수신된 입력 신호의 크기를 매핑 정보에 의해 지정된 제1 값 및 제2 값에 매핑하는 것을 통해 차동 신호를 도출한다. 일 실시예에서, 제1 값 및 제2 값은 공통 모드 세팅이 조절된 차동 출력 신호를 표현하는 쌍 신호들의 세팅들을 표현한다.
다른 실시예들에 따르면, 동적 공통 모드 조절기는 구분 선형 수학 함수(piece-wise linear math function)를 적용하여, 차동 신호에 연관된 오프셋(공통 모드 세팅들)을 도출하도록 구성될 수 있다.
또 다른 실시예들에서, 동적 공통 모드 조절기는 수신된 입력 신호로부터 도출된 각각의 차동 신호에 적용되는 오프셋을 생성하기 위해 하나 이상의 다항식(수학) 함수를 구현하도록 동작가능하다.
다른 실시예들에 따르면, 동적 공통 모드 조절기에 더하여, 본 명세서에 설명된 전자 회로는 오프셋 차동 신호를 수신하도록 동작가능한 디지털-아날로그 변환기 회로를 포함하도록 구성될 수 있다. 디지털-아날로그 변환기는 동적 공통 모드 조절기로부터 수신된 오프셋 차동 신호로부터 각각의 차동 아날로그 출력 신호(전류 또는 전압 신호)를 생성한다.
또한, 디지털-아날로그 변환기 회로는 제1 디지털-아날로그 변환기 및 제2 디지털-아날로그 변환기를 포함하도록 구성될 수 있음에 유의해야 한다. 그러한 경우에서, 제1 디지털-아날로그 변환기는 제1 디지털 값을 제1 아날로그 출력 신호(전압 신호 또는 전류 신호)로 변환하고; 제2 디지털-아날로그 변환기는 제2 디지털 값을 제2 아날로그 출력 신호(전압 신호 또는 전류 신호)로 변환하도록 동작가능하다. 각각의 차동 아날로그 출력 신호는 제1 아날로그 출력 신호(예를 들어, 전압 신호 또는 전류 신호) 및 제2 아날로그 출력 신호(예를 들어, 전압 신호 또는 전류 신호)를 포함한다.
또 다른 실시예들에서, 동적 공통 모드 조절기는 차동 신호에 연관된 공통 모드 세팅을 제어하기 위해 사용되는 오프셋을 생성하도록 동작가능한 오프셋 조절기를 포함한다. 일 실시예에서, 오프셋 조절기는 수신된 입력 신호의 크기 또는 레벨이 제1 크기 범위 내에 있는 동작 조건들 동안(예컨대, 입력 신호의 크기의 절대값이 임계값보다 작을 때) 고정된 값이도록 오프셋의 크기를 생성(또는 제어)한다. 오프셋 조절기는 수신된 입력 신호의 크기가 제2 크기 범위 내에 있는 동작 조건들 동안 오프셋의 크기 또는 레벨을 변화시키도록 구성될 수 있다. 따라서, 동적 공통 모드 조절기는 출력 신호(예컨대, 전압 신호 또는 전류 신호)의 추가의 효율적인 처리를 보장하기 위해 출력 신호(전압 신호 또는 전류 신호)의 공통 모드 세팅을 조절하도록 구성될 수 있다.
이들 및 다른 더 구체적인 실시예들은 이하에 더 상세하게 개시된다.
또한, 본 명세서에서 논의된 실시예들은 디지털-아날로그 변환기들, 증폭기들, 차동 신호 생성기들 등을 구현하는 것과 같은 전자 회로들에 적용가능하지만, 본 명세서에 개시된 개념들은 일반적인 전력 공급 제어 응용들뿐만 아니라, 임의의 다른 적합한 토폴로지들에 유리하게 적용될 수 있음에 유의해야 한다.
추가로, 본 명세서의 실시예들은 본 명세서에 개시된 방법 동작들 중 임의의 것 또는 전부를 수행 및/또는 지원하기 위해 (대응하는 스위치 명령어들을 실행하는) 컴퓨터 프로세서 하드웨어를 포함할 수 있다는 점에 유의해야 한다. 즉, 하나 이상의 컴퓨터화된 디바이스 또는 프로세서(컴퓨터 프로세서 하드웨어)는 본 발명의 상이한 실시예들을 수행하기 위해 본 명세서에 설명된 바와 같이 동작하도록 프로그래밍 및/또는 구성될 수 있다.
본 명세서의 또 다른 실시예들은 위에서 요약되고 아래에 상세히 개시된 단계들 및 동작들을 수행하기 위한 소프트웨어 프로그램들을 포함한다. 하나의 그러한 실시예는 프로세서 및 대응하는 메모리를 갖는 컴퓨터화된 디바이스에서 수행될 때 본 명세서에 개시된 동작들 중 임의의 것을 수행하도록 프로세서를 프로그래밍하는 컴퓨터 프로그램 명령어들 및/또는 로직이 인코딩되어 있는 비-일시적 컴퓨터 저장 매체(예를 들어, 메모리, 디스크, 플래시, ...)를 갖는 컴퓨터 프로그램 제품을 포함한다. 이러한 구성들은 하나 이상의 ROM 또는 RAM 또는 PROM 칩, ASIC(Application Specific Integrated Circuit), 회로 로직 등 내의 펌웨어 또는 마이크로코드와 같이, 광학 매체(예를 들어, CD-ROM), 플로피 또는 하드 디스크, 또는 다른 매체와 같은 컴퓨터 판독가능한 저장 매체 또는 비-일시적 컴퓨터 판독가능한 매체 상에 배열되거나 인코딩된 소프트웨어 명령어, 코드 및/또는 다른 데이터(예를 들어, 데이터 구조)로서 전형적으로 제공된다. 소프트웨어 또는 펌웨어 또는 다른 그러한 구성들은 제어기 회로(예컨대, 로직)가 본 명세서에 설명된 기술들을 수행하게 하기 위해 각각의 제어기 회로 상에 설치될 수 있다.
따라서, 본 개시내용의 일 실시예는 전원 공급부에서 하나 이상의 위상을 제어하는 것과 같은 동작들을 지원하기 위한 명령어들이 저장된 컴퓨터 판독가능한 매체를 포함하는 컴퓨터 프로그램 제품에 관한 것이다. 예를 들어, 일 실시예에서, 명령어들은 컴퓨터 프로세서 하드웨어(하나 이상의 컴퓨터 디바이스, 제어 로직, 디지털 회로 등)에 의해 수행될 때, 컴퓨터 프로세서 하드웨어가 입력 신호를 수신하고; 수신된 입력 신호로부터 차동 신호를 도출하고; 수신된 입력 신호의 함수로서 차동 신호의 오프셋을 제어하여 오프셋 차동 신호를 생성하고; 오프셋 차동 신호를 출력하게 한다.
본 명세서에 설명된 동작들의 순서는 명확성을 위해 추가되었다. 동작들은 임의의 적절한 순서로 수행될 수 있다.
본 명세서에서 논의되는 바와 같은 시스템, 방법, 디바이스, 장치, 로직 등은 엄격하게 하드웨어(예컨대, 아날로그 회로, 디지털 회로, 로직 등)로서, 소프트웨어 및 하드웨어의 하이브리드로서, 또는 프로세서 내에서 또는 운영 체제 내에서 또는 소프트웨어 애플리케이션 내에서와 같은 소프트웨어 단독으로서 구현될 수 있음을 이해해야 한다.
본 명세서의 상이한 특징들, 기술들, 구성들 등 각각이 본 개시내용의 상이한 장소에서 논의될 수 있지만, 적절한 경우, 개념들 각각은 임의적으로(optionally), 서로 독립적으로 또는 서로 조합하여 실행될 수 있는 것으로 의도되는 것에 유의해야 한다. 따라서, 본 명세서에 설명된 것과 같은 하나 이상의 본 발명은 다수의 상이한 방식으로 구현되고 보여질 수 있다.
또한, 본 명세서의 실시예들에 대한 이러한 예비적인 논의는 의도적으로 본 개시내용 또는 청구된 발명(들)의 모든 실시예 및/또는 점진적으로 새로운 양태를 특정하는 것은 아니라는 점에 유의해야 한다. 대신에, 이 간단한 설명은 단지 일반적인 실시예들, 및 종래의 기술들에 대비되는 대응하는 신규한 사항들을 제시한다. 본 발명(들)의 추가적인 세부사항들 및/또는 가능한 관점들(치환들)을 위해, 독자는 아래에서 더 논의되는 바와 같이 본 개시내용의 상세한 설명 섹션 및 대응하는 도면으로 안내된다.
도 1은 본 명세서의 실시예들에 따른 동적 공통 모드 조절기를 예시하는 도면이다.
도 2는 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
도 3은 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 디지털-아날로그 변환기 회로의 구현을 도시하는 예시적인 도면이다.
도 4는 본 명세서의 실시예들에 따른 입력에 따른 공통 모드 세팅들의 변화를 도시하는 예시적인 그래프이다.
도 5는 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 차동 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
도 6은 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 차동 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
도 7은 본 명세서의 실시예들에 따른 방법들을 실행하기 위한 컴퓨터 프로세서 하드웨어 및 관련 소프트웨어 명령어들 또는 로직 회로를 도시하는 예시적인 도면이다.
도 8은 본 명세서의 실시예들에 따른 방법을 도시하는 예시적인 도면이다.
본 명세서의 실시예들의 상기 및 다른 목적들, 특징들 및 이점들은, 유사한 참조 부호들이 상이한 도면들 전반에서 동일한 부분들을 나타내는 첨부 도면들에 도시된 바와 같이, 본 명세서의 다음의 보다 구체적인 설명으로부터 명백해질 것이다. 도면들이 반드시 축척대로 도시된 것은 아니며, 실시예들, 원리들, 개념들 등을 설명하는 데 중점을 두어진다.
도 2는 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
도 3은 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 디지털-아날로그 변환기 회로의 구현을 도시하는 예시적인 도면이다.
도 4는 본 명세서의 실시예들에 따른 입력에 따른 공통 모드 세팅들의 변화를 도시하는 예시적인 그래프이다.
도 5는 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 차동 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
도 6은 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 차동 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
도 7은 본 명세서의 실시예들에 따른 방법들을 실행하기 위한 컴퓨터 프로세서 하드웨어 및 관련 소프트웨어 명령어들 또는 로직 회로를 도시하는 예시적인 도면이다.
도 8은 본 명세서의 실시예들에 따른 방법을 도시하는 예시적인 도면이다.
본 명세서의 실시예들의 상기 및 다른 목적들, 특징들 및 이점들은, 유사한 참조 부호들이 상이한 도면들 전반에서 동일한 부분들을 나타내는 첨부 도면들에 도시된 바와 같이, 본 명세서의 다음의 보다 구체적인 설명으로부터 명백해질 것이다. 도면들이 반드시 축척대로 도시된 것은 아니며, 실시예들, 원리들, 개념들 등을 설명하는 데 중점을 두어진다.
일 실시예에 따르면, 전자 회로와 같은 장치는 입력 신호를 수신하도록 동작가능한 입력부; i) 수신된 입력 신호로부터 차동 신호를 도출하고, ⅱ) 오프셋 차동 신호를 생성하기 위해, 수신된 입력 신호의 크기 또는 레벨의 함수로서 차동 신호의 오프셋을 변화시키도록 동작가능한 동적 공통 모드 조절기; 및 오프셋 차동 신호를 출력하도록 동작가능한 출력부를 포함한다. 일 구성에서, 출력부로부터 출력된 오프셋 차동 신호는 제1 신호 및 제2 신호를 포함하고; 제2 신호와 제1 신호 사이의 차이의 크기 또는 양은 수신된 입력 신호의 크기 또는 레벨에 대해 비례하여 변한다.
이제, 보다 구체적으로, 도 1은 종래 기술들에 따른 멀티-스테이지 증폭기 디바이스의 일반적인 컴포넌트들을 도시하는 예시적인 도면이다.
앞에서 논의된 바와 같이, 본 명세서의 실시예들은 디지털-아날로그 변환기 및/또는 관련 회로에 연관된 개선된 회로 성능을 제공하는 신규한 방법들을 포함한다. 예를 들어, 본 명세서의 일 실시예는 각각의 아날로그 신호(예컨대, 입력에 비례하는 차동 출력 신호)로 변환되는 입력 신호의 크기에 의존하여, 차동 DAC의 공통 모드 세팅을 동적으로 제어하는 것을 포함한다. 본 명세서에 기술된 바와 같은 신호-의존적 공통 모드 제어를 제공하면, 잡음, 왜곡 및 전력 소비와 같은 파라미터들에 대한 증가된 시스템 성능이 제공된다. 즉, 생성된 신호(예컨대, 전압 또는 전류 신호)에 연관된 공통 모드 세팅(또는 오프셋)을 동적으로 수정하는 것은, 더 낮은 잡음, 더 낮은 왜곡, 및 더 낮은 전력 소비를 지원한다.
이 예시적인 실시예에서, 장치(예컨대, 전기 회로, 디바이스, 하드웨어, 소프트웨어 등)는 동적 공통 모드 조절기(140)를 포함한다. 전형적으로, 본 명세서에 설명된 동적 공통 모드 조절기(140)는 디지털-아날로그 변환기, 증폭기 등에 연관된 것과 같은 전자 회로로서 인스턴스화된다. 그러나, 동적 공통 모드 조절기(140)는 실시예에 따라 임의의 적절한 방식으로 구현될 수 있다.
또한, 이 예시적인 실시예에서, 동적 공통 모드 조절기(140)는 입력 신호(115)(예를 들어, 신호 x)를 수신하는 입력부(105)(예를 들어, 포트, 핀 등)를 포함한다. 동적 공통 모드 조절기(140)는 출력 신호(118)(예를 들어, 신호 y)를 출력하는 출력부(108)[예를 들어, 출력부(108-1) 및 출력부(108-2)]를 더 포함한다.
일 실시예에서, 출력 신호(108)는 디지털 차동 신호 컴포넌트(118-1)(예를 들어, 신호 yp) 및 디지털 차동 신호 컴포넌트(118-2)(예를 들어, 신호 yn)를 포함하는 차동 신호이다.
동작 동안, 앞에서 논의된 바와 같이, 동적 공통 모드 조절기(140)는: i) 수신된 입력 신호로부터 차동 신호(118)(차동 신호 y)를 도출하고, ⅱ) 수신된 입력 신호(115)의 크기 또는 레벨의 함수로서 차동 신호(118)의 오프셋을 변화시킨다.
예를 들어, 동적 공통 모드 조절기(140)는 출력부(108)로부터 오프셋 차동 신호(118)를 출력한다. 더 구체적으로, 동적 공통 모드 조절기(140)는 출력부(108-1)로부터의 디지털 차동 신호 컴포넌트(118-1)(yp와 같은 제1 신호)를 회로(125)와 같은 엔티티에 출력하고; 동적 공통 모드 조절기(140)는 출력부(108-2)로부터의 디지털 차동 신호 컴포넌트(118-2)(yn과 같은 제2 신호)를 회로(125)와 같은 엔티티에 출력한다.
다른 실시예들에 따르면, 수신된 입력 신호(115)는 아날로그 또는 디지털 신호이며; 수신된 입력 신호로부터 도출된 차동 신호는 아날로그 신호 또는 디지털 신호이다.
앞에서 논의된 바와 같이, 차동 신호(118)에 연관된 오프셋(예컨대, 공통 모드 세팅)을 제어하면, 잡음, 왜곡 및 전력 소비와 같은 파라미터들에 대한 증가된 시스템 성능이 제공된다.
도 2는 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
이 예시적인 실시예에 도시된 바와 같이, 동적 공통 모드 조절기(140)의 출력부(108)로부터 출력된 오프셋 차동 신호(118)는 제1 신호 yp[예컨대, 디지털 차동 신호 컴포넌트(118-1)] 및 제2 신호 yn[예컨대, 디지털 차동 신호 컴포넌트(118-2)]을 포함한다.
앞에서 논의된 바와 같이, 동적 공통 모드 조절기(140)는 차동 디지털-아날로그 변환기(260)의 다운스트림에 출력되는 출력 신호(118)[디지털 차동 신호 컴포넌트(118-1) 및 디지털 차동 신호 컴포넌트(118-2)를 포함하는 것과 같은 차동 신호]의 각각의 공통 모드 세팅을 제어하기 위해, 생성된 오프셋(공통 모드 조절 값)을 적용한다.
추가로 도시된 바와 같이, 차동 디지털-아날로그 변환기(260)는 차동 신호(118)를 수신하여, 그것을 아날로그 출력 신호(218)(예컨대, 아날로그 전압 Vd)로 변환한다.
일 실시예에서, 출력 신호(218)는 아날로그 차동 신호 컴포넌트(218-1)(신호 yp) 및 아날로그 차동 신호 컴포넌트(218-2)(신호 yn)를 포함하는 차동 아날로그 신호이다. 그러한 경우에, 차동 디지털-아날로그 변환기(260)를 통해, 디지털 차동 신호 컴포넌트(118-1)(yp)는 대응하는 등가의 아날로그 전압 또는 전류 신호 vp[예컨대, 차동 신호 컴포넌트(218-1)]로 변환되고; 차동 디지털-아날로그 변환기(260)를 통해, 디지털 차동 신호 컴포넌트(118-2)(yn)는 대응하는 등가의 아날로그 전압 또는 전류 신호 vn[예컨대, 차동 신호 컴포넌트(218-2)]으로 변환된다.
또한, 앞에서 논의된 바와 같이, 값 yp와 yn(및 vp와 vn) 사이의 차이는 수신된 입력 신호(115)의 레벨에 대해 비례하여 변화한다. 즉, 일 실시예에서, 동적 공통 모드 조절기(140)는 수신된 입력 신호(115)의 크기 또는 레벨에 따라 차동 신호 Vd의 크기를 변화시킨다.
따라서, 본 명세서의 특정 실시예들은 변환 중인 입력 신호(115)(신호 x)의 크기에 따라 차동 출력 신호 쌍 vp 및 vn의 공통 모드 세팅(예컨대, [vp + vn]/2)은 물론, 차동 출력 신호 Vd의 크기를 제어하는 것을 포함한다.
일 실시예에서, 전압 Vd의 크기[전압 vp와 전압 vn의 차이]는 입력 신호 x에 비례한다[예컨대, 신호 x의 복수의 입력 값의 범위에 걸쳐]. 추가적으로 또는 대안적으로, 출력 전압의 크기는 입력 신호(115)의 크기를 비례적으로 추적한다.
따라서, 동적 공통 모드 조절기(140)에 더하여, 본 명세서의 실시예들은 오프셋 차동 신호(118)를 수신하고 그로부터 각각의 차동 아날로그 출력 전압 신호(218)(아날로그 전압 Vd)를 생성하는 디지털-아날로그 변환기(260)를 포함하도록 구성될 수 있다.
차동 출력 신호(118)에 연관된 공통 모드 세팅 또는 오프셋, 및 이에 따른 차동 출력 신호(218)의 조절은 복수의 기술 중 임의의 것을 포함할 수 있음에 유의해야 한다.
예를 들어, 일 실시예에서, 동적 공통 모드 조절기(140)는 조절 정보(250)를 포함하거나 이에 대한 액세스를 갖는다. 조절 정보(250)는 차동 신호들(118, 218)에 적용하기 위해 적절한 오프셋 값(또는 공통 모드 세팅)의 생성을 가능하게 하는 임의의 적절한 정보를 포함한다.
도 3은 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
이 예시적인 실시예에서, 차동 디지털-아날로그 변환기(260)는 2개의 디지털-아날로그 변환기[즉, 디지털-아날로그 변환기(260-1) 및 디지털-아날로그 변환기(260-2)]를 포함한다.
동작 동안, 제1 디지털-아날로그 변환기(260-1)는 제1 디지털 값(118-1)(예컨대, 신호 yp)을 제1 아날로그 출력 신호(218-1)(예컨대, 아날로그 전압 또는 전류 vp)로 변환하고; 제2 디지털-아날로그 변환기(260-2)는 제2 디지털 값(118-2)을 제2 아날로그 출력 신호(218-2)(예컨대, 아날로그 전압 또는 전류 vn)로 변환한다.
앞에서 논의된 것과 유사한 방식으로, 각각의 차동 아날로그 출력 신호 Vd의 크기 및 오프셋(공통 모드 세팅)은 입력 신호(115)의 크기 및 조절 정보(250)에 따라 변한다.
도 4는 본 명세서의 실시예들에 따른 입력에 따른 공통 모드 세팅들의 변화를 도시하는 예시적인 그래프이다.
일 실시예에서, 그래프(400) 및 대응하는 함수들(401, 402 및 410)은 입력 신호(115)로부터 차동 신호(118) 및/또는 대응하는 공통 모드 조절 세팅들을 도출하기 위해 사용된 조절 정보(250)의 인스턴스화를 표현한다. 추가로 도시된 바와 같이, 조절 정보(250)는 상이한 입력 또는 출력 값들의 범위에 걸쳐서 상이한 공통 모드 조절 세팅들을 제공하는 하나 이상의 구분 선형 함수를 통해 구현될 수 있다.
보다 구체적으로, 이 예시적인 실시예에서, X축은 입력 신호(115)의 상이한 가능한 값들을 표현하고; Y축은 대응하는 오프셋/출력 신호의 값을 표현한다.
함수(401)는 상이한 입력 값들의 범위에 대해 입력 신호(115)(신호 x)를 신호 yp의 대응하는 값에 매핑하는 일 실시예를 나타내고; 함수(402)는 상이한 입력 값들의 범위에 대해 입력 신호(115)(신호 x)를 신호 yn의 대응하는 값에 매핑하는 실시예를 나타낸다.
함수들(401 및 402)의 속성들(기울기들, 선형 구분들의 수, 오프셋 등)은 임의의 바람직한 공통 모드 세팅들을 수용하도록 조절될 수 있음에 유의해야 한다.
앞에서 논의된 바와 같이, 다른 실시예들에 따르면, 신호 yn과 yp의 조합은 차동 신호(118)이다. 신호 yn을 생성하기 위한 함수(401)의 적용들 및 신호 yp를 생성하기 위한 함수(402)의 적용은, 그래프(400)에서 함수 CM(x)에 의해 표시되는 공통 모드 세팅을 갖는 대응하는 차동 신호(118)를 초래한다.
입력 신호(115)가 -x1과 x1 사이의 제1 범위 내에 있을 때(예컨대, 입력 신호의 절대값이 임계값 x1보다 작을 때), 차동 신호(118)와 신호(218)의 공통 모드 세팅은 고정된 값 -CM_MIN이다.
입력 신호(115)가 -x2와 -x1 사이의 제1 범위 또는 x1과 x2 범위 내에 있을 때, 차동 신호(118 및 218)의 공통 모드 세팅은 입력 전압(115)에 대해 도시된 바와 같이 변한다.
수신된 입력 신호(115)가 -x2보다 작거나 x2보다 큰 경우(예컨대, 입력 신호의 절대값이 임계값 x2보다 큰 경우), 차동 신호(118) 및 신호(218)의 공통 모드 세팅은 실질적으로 0이다.
앞에서 논의된 바와 같이, 조절 정보(250)는 (신호 x에 연관된) 입력 값들을 상이한 대응하는 차동 출력 값들에 매핑하는 맵 정보로서 구성될 수 있다. 예를 들어, 동작 동안, 동적 공통 모드 조절기(140)는 수신된 입력 신호(115)(신호 x)를 매핑 정보에 의해 지정된 제1 값 및 제2 값에 매핑하는 것을 통해 차동 신호를 도출하도록 구성될 수 있다. 더 구체적인 예로서, 입력 신호가 0.4라고 가정한다. 그러한 경우에서, 동적 공통 모드 조절기(140)는 조절 정보를 사용하여 값 0.2를 -0.2(신호 vp=-0.2) 및 -0.6(신호 vn=-0.6)에 매핑하는데, 여기서 공통 모드 또는 오프셋은 -0.4이다. 신호 vp와 vn 사이의 차이는 0.4이다(입력 신호의 0.2의 2배). 동일한 예를 계속하여, 입력 신호가 0.4로 변경되었다고 가정하자. 동적 공통 모드 조절기(140)는 조절 정보를 사용하여, 값 0.4를 -0.0(신호 yp=-0.0) 및 -0.8(신호 vn=-0.8)에 매핑하는데, 여기서 공통 모드 또는 오프셋은 여전히 -0.4이다. 신호 yp와 vn 사이의 차이는 0.8이다(입력 신호의 0.4의 2배).
예시적인 매핑은 이하에 더 논의된다.
일 실시예에서, 매핑을 통해 동적 공통 모드 조절기(140)에 의해 생성된 제1 신호 값 및 제2 신호 값은 차동 출력 신호(118)를 표현하는 한 쌍의 신호(예컨대, yp 및 yn)의 세팅들을 표현한다.
맵 정보(예를 들어, 룩업 테이블 등)는 차동 신호들(118, 218)에 연관된 오프셋(공통 모드 세팅들)을 도출하기 위해 [그래프(400)에 도시된 바와 같이] 구분 선형 수학 함수를 포함할 수 있음에 유의해야 한다.
또 다른 실시예들에서, 동적 공통 모드 조절기(140)는 수신된 입력 신호(115)로부터 도출된 각각의 차동 신호(118, 218)에 적용되는 오프셋을 생성하기 위해 하나 이상의 다항식(수학적) 함수를 (신호 처리를 통해) 구현한다.
도 5는 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 차동 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
도 5에 도시된 바와 같이, 동적 공통 모드 조절기(140)의 인스턴스화는 합산기(521), 합산기(522), 부호 인버터(550)(-1의 이득), 및 조절기(540)를 포함하도록 구성될 수 있다.
이러한 실시예에서, 동작 동안, 조절기(540)는 입력 신호(115)를 수신한다. 함수(410)를 통해, 조절기(540)는 [CM(x)의 값을 갖는] 각각의 공통 모드 조절 신호(535)를 합산기(521) 및 합산기(522) 둘 다에 출력한다. 부호 인버터(550)는 신호(515)(-x)를 생성하기 위해 입력 신호(115)에 -1의 이득을 적용한다.
명칭에서 알 수 있듯이, 합산기(521)는 공통 모드 조절 신호(535) 및 입력 신호(115)를 합산하여 디지털 차동 신호 컴포넌트(118-1)[신호 yp, 여기서 yp=x+CM(x)]를 생성한다. 합산기(522)는 공통 모드 조절 신호(535) 및 반전된 입력 신호(515)(-x)를 합산하여, 디지털 차동 신호 컴포넌트(118-2)[신호 yn, 여기서 yn=-x+CM(x)]를 생성한다.
따라서, 동적 공통 모드 조절기(140)는 입력 신호(115)의 크기에 따라 차동 신호들(118 및 218)에 연관된 공통 모드 세팅을 수정한다.
앞에서 논의된 바와 같이, 조절 신호(535)[또는 오프셋(410)]는 -x1과 x1 사이의 신호(115)의 크기에 대해 일정하고(예컨대, -CM_MIN); 조절 신호(535)[또는 오프셋(410)]는 -x2와 -x1 사이 및 x1과 x2 사이의 신호(115)의 크기에 대해 변하고; 조절 신호(535)[또는 오프셋(410)]는 x2보다 작고 x2보다 큰 신호(115)의 값에 대해 0으로 설정된다.
도 6은 본 명세서의 실시예들에 따른 동적 공통 모드 조절기 및 차동 디지털-아날로그 변환기의 구현을 도시하는 예시적인 도면이다.
이 예시적인 실시예에서, 동적 공통 모드 조절기(140)는 조절기(640-1) 및 조절기(640-2)를 포함한다.
동적 공통 모드 조절기(140)의 이러한 예에서, 조절기(640-1)는 입력 신호(115)를 디지털 차동 신호 컴포넌트(118-1)로 변환하는 함수(401)를 구현하고; 조절기(640-2)는 입력 신호(115)를 디지털 차동 신호 컴포넌트(118-2)로 변환하는 함수(402)를 구현한다.
추가로 도시된 바와 같이, 차동 디지털-아날로그 변환기(660)는 차동 신호(118)를 수신하여, 이를 각각의 아날로그 차동 신호(218)로 변환한다. 예를 들어, 일 실시예에서, 차동 디지털-아날로그 변환기(660)는 변조기(621), 변조기(622), 리매퍼(remapper)(670) 및 3-레벨 디지털-아날로그 변환기(680)를 포함한다.
또한, 동작 동안, 변조기(621)는 디지털 차동 신호 컴포넌트(118-1)를 수신하여, 그것을 신호(631)[예컨대, 디지털 차동 신호 컴포넌트(118-1)를 표현하는 직렬 스트림]로 변환한다.
변조기(622)는 디지털 차동 신호 컴포넌트(118-2)를 수신하여, 그것을 신호(632)[예컨대, 디지털 차동 신호 컴포넌트(118-2)를 표현하는 직렬 스트림]로 변환한다.
추가로 도시된 바와 같이, 명칭에서 알 수 있듯이, 리매퍼(670)는 수신된 신호들(631, 632)의 조합을 차동 신호를 표현하는 신호(671)로 변환한다. 마지막으로, 디지털-아날로그 변환기(680)는 신호(671)를 차동 신호(218)로 변환한다.
따라서, 조절기들(640-1 및 640-2)에 의해 구현된 함수들(401 및 402)은 입력 신호(115)의 크기에 따라 상이한 공통 모드 조절들을 제공한다. 다시, 함수들(401 및 402)은 임의의 바람직한 공통 모드 세팅들을 수용하도록 조절될 수 있다는 것에 유의해야 한다.
도 7은 본 명세서의 실시예들에 따라 본 명세서에서 논의된 바와 같은 동작들 중 임의의 것을 구현하기 위한 컴퓨터 디바이스의 예시적인 블록도이다.
도시된 바와 같이, 본 예의 컴퓨터 시스템(700)[예를 들어, 동적 공통 모드 조절기(140), 디지털-아날로그 변환기 등과 같은 하나 이상의 리소스 중 임의의 것에 의해 구현됨]은, 디지털 정보가 저장되고 검색될 수 있는 비-일시적 유형의 매체(또는 하드웨어 저장 매체)와 같은 컴퓨터 판독가능한 저장 매체(712), 프로세서(713)(예를 들어, 하나 이상의 프로세서 디바이스와 같은 컴퓨터 프로세서 하드웨어), I/O 인터페이스(714), 및 통신 인터페이스(717)를 결합하는 상호 접속부(711)를 포함한다.
I/O 인터페이스(714)는 조절 정보(250)를 저장하는 각각의 리소스와 같은 임의의 적절한 리소스에 대한 접속성을 제공한다. 앞에서 논의된 바와 같이, 조절 정보(250)는 입력 신호(115)의 레벨 또는 세팅에 따라 각각의 차동 신호(118)에 적용되는 오프셋 값(공통 모드 세팅)의 생성을 용이하게 한다.
컴퓨터 판독가능한 저장 매체(712)는 메모리, 광학 스토리지, 하드 드라이브, 플로피 디스크 등과 같은 임의의 하드웨어 저장 리소스 또는 디바이스일 수 있다. 일 실시예에서, 컴퓨터 판독가능한 저장 매체(712)는 본 명세서에 설명된 바와 같은 동작들 중 임의의 것을 수행하기 위한 동적 공통 모드 조절기 애플리케이션(140-1)에 의해 사용되는 명령어들 및/또는 데이터를 저장한다.
또한, 이러한 예시적인 실시예에서, 통신 인터페이스(717)는 컴퓨터 시스템(700) 및 프로세서(713)가 네트워크(190)와 같은 리소스를 통해 통신하여 원격 소스들로부터 정보를 검색하고 다른 컴퓨터와 통신할 수 있게 한다.
도시된 바와 같이, 컴퓨터 판독가능한 저장 매체(712)는 프로세서(713)에 의해 실행되는 동적 공통 모드 조절기 애플리케이션(140-1)(예를 들어, 소프트웨어, 펌웨어 등)으로 인코딩된다. 동적 공통 모드 조절기 애플리케이션(140-1)은 본 명세서에서 논의된 동작들 중 임의의 것을 구현하기 위한 명령어들을 포함하도록 구성될 수 있다.
일 실시예의 동작 동안, 프로세서(713)는 컴퓨터 판독가능한 저장 매체(712)에 저장된 동적 공통 모드 조절기 애플리케이션(140-1)에서 명령어들을 개시, 운영, 실행, 해석 또는 달리 수행하기 위해 상호접속부(711)의 사용을 통해 컴퓨터 판독가능한 저장 매체(712)에 액세스한다.
동적 공통 모드 조절기 애플리케이션(140-1)의 실행은 프로세서(713)에서 제어 프로세스(140-2)와 같은 처리 기능을 생성한다. 즉, 프로세서(713)에 연관된 동적 공통 모드 조절기 프로세스(140-2)는 컴퓨터 시스템(700) 내의 프로세서(713) 내에서 또는 그러한 프로세서 상에서 동적 공통 모드 조절기 애플리케이션(140-1)을 실행하는 것의 하나 이상의 양태를 표현한다.
상이한 실시예들에 따르면, 컴퓨터 시스템(700)은 본 명세서에 설명된 동작들 중 임의의 것을 수행하도록 구성된 마이크로컨트롤러 디바이스, 로직, 하드웨어 프로세서, 하이브리드 아날로그/디지털 회로 등일 수 있음에 유의해야 한다.
상이한 리소스들에 의해 지원되는 기능은 이제 도 8의 흐름도를 통해 논의될 것이다. 이하의 흐름도들의 단계들은 임의의 적절한 순서로 실행될 수 있음에 유의해야 한다.
도 8은 본 명세서의 실시예들에 따른 방법을 도시하는 예시적인 도면이다.
처리 동작(810)에서, 동적 공통 모드 조절기(140)는 입력 신호(115)(신호 x)를 수신한다.
처리 동작(820)에서, 동적 공통 모드 조절기(140)는 수신된 입력 신호(115)로부터 차동 신호(118)[신호(118-1 및 신호(118-2)의 조합]를 도출한다.
처리 동작(830)에서, 동적 공통 모드 조절기(140)는 오프셋 차동 신호(118)를 생성하기 위해, 차동 신호(118)의 오프셋을 수신된 입력 신호(115)의 함수로서 변화시킨다.
처리 동작(840)에서, 동적 공통 모드 조절기(140)는 오프셋 차동 신호(118)를 출력한다.
본 명세서의 기술들은 차동 신호 생성기들, 디지털-아날로그 변환기들, 전자 회로들 등에 사용하기에 매우 적합하다는 것에 다시 유의해야 한다. 그러나, 본 명세서의 실시예들은 그러한 응용들에 사용되는 것으로 제한되지 않으며, 본 명세서에서 논의된 기술들이 다른 응용들에도 매우 적합하다는 점에 유의해야 한다.
여기에 제시된 설명에 기초하여, 청구된 주제의 철저한 이해를 제공하기 위해 다수의 특정 세부사항이 제시되었다. 그러나, 청구된 주제는 이러한 특정 세부사항들 없이도 실시될 수 있다는 것이 본 기술분야의 통상의 기술자에 의해 이해될 것이다. 다른 경우들에서, 통상의 기술자에게 알려진 방법들, 장치들, 시스템들 등은 청구된 주제를 모호하게 하지 않기 위해 상세히 설명되지 않았다. 상세한 설명의 일부는 컴퓨터 메모리와 같은 컴퓨팅 시스템 메모리 내에 저장된 데이터 비트들 또는 이진 디지털 신호들에 대한 연산들의 알고리즘 또는 상징적 표현의 관점에서 제시되었다. 이러한 알고리즘적 설명들 또는 표현들은 데이터 처리 분야의 통상의 기술자가 자신의 작업의 본질을 그 기술분야의 다른 통상의 기술자에게 전달하기 위해 사용하는 기법들의 예들이다. 본 명세서에 설명된 알고리즘은 일반적으로, 원하는 결과를 초래하는 일관된 동작 시퀀스 또는 유사한 처리인 것으로 고려된다. 이러한 맥락에서, 동작들 또는 처리는 물리량의 물리적 조작을 수반한다. 전형적으로, 반드시 그런 것은 아니지만, 그러한 양들은 저장, 전달, 결합, 비교 또는 달리 조작될 수 있는 전기 또는 자기 신호들의 형태를 취할 수 있다. 주로 일반적인 사용의 이유로, 그러한 신호들을 비트들, 데이터, 값들, 요소들, 심볼들, 문자들, 항들, 숫자들, 수치들 또는 그와 유사한 것으로서 언급하는 것이 때때로 편리하다. 그러나, 이들 및 유사한 용어들 모두는 적절한 물리량에 연관되어야 하고 단지 편리한 라벨들이라는 것을 이해해야 한다. 달리 구체적으로 언급되지 않는 한, 이하의 논의로부터 명백한 바와 같이, 본 명세서 전반에 걸쳐서 "처리", "컴퓨팅", "계산", "결정" 또는 그와 유사한 것과 같은 용어들을 이용하는 논의들은, 컴퓨팅 플랫폼의 메모리들, 레지스터들 또는 다른 정보 저장 디바이스들, 전송 디바이스들, 또는 디스플레이 디바이스들 내에서 물리적 전자량 또는 자기량으로 표현된 데이터를 조작 또는 변환하는 컴퓨터 또는 유사한 전자 컴퓨팅 디바이스와 같은 컴퓨팅 플랫폼의 동작들 또는 프로세스들을 지칭함을 알아야 한다.
본 발명이 그의 바람직한 실시예들을 참조하여 특히 도시되고 설명되었지만, 본 기술분야의 통상의 기술자는 첨부된 청구항들에 의해 정의된 것과 같은 본 출원의 사상 및 범위를 벗어나지 않으면서 형태 및 세부사항들의 다양한 변형이 이루어질 수 있음을 이해할 것이다. 이러한 변형들은 이러한 본 출원의 범위에 포함되도록 의도된다. 이와 같이, 본 출원의 실시예들의 상술한 설명은 제한적인 것으로 의도되지 않는다. 오히려, 본 발명에 대한 임의의 제한은 이하의 청구항들에 제시된다.
Claims (23)
- 장치로서,
입력 신호를 수신하도록 동작가능한 입력부;
i) 상기 수신된 입력 신호로부터 차동 신호를 도출하고, ⅱ) 오프셋 차동 신호를 생성하기 위해 상기 수신된 입력 신호의 함수로서 상기 차동 신호의 공통 모드 세팅을 변화시키도록 동작가능한 동적 공통 모드 조절기; 및
상기 오프셋 차동 신호를 출력하도록 동작가능한 출력부
를 포함하는 장치. - 제1항에 있어서, 상기 동적 공통 모드 조절기는 상기 수신된 입력 신호에 따라 상기 차동 신호를 변화시키는 장치.
- 제1항에 있어서, 상기 수신된 입력 신호는 디지털 신호이고;
상기 수신된 입력 신호로부터 도출된 상기 차동 신호는 아날로그 신호인 장치. - 제1항에 있어서,
대응하는 차동 출력 값들에 대한 입력 값들의 매핑을 제공하는 맵 정보를 더 포함하고;
상기 동적 공통 모드 조절기는 상기 수신된 입력 신호를 상기 매핑 정보에 의해 지정된 제1 값 및 제2 값에 매핑하는 것을 통해 상기 차동 신호를 도출하는 장치. - 제1항에 있어서, 상기 동적 공통 모드 조절기는 상기 수신된 입력 신호로부터 상기 오프셋 차동 신호를 도출하기 위해 구분 선형 수학 함수(piece-wise linear math function)를 적용하는 장치.
- 제1항에 있어서, 상기 동적 공통 모드 조절기는 상기 수신된 입력 신호로부터 상기 오프셋 차동 신호를 도출하기 위해 하나 이상의 다항식 수학 함수를 구현하도록 동작가능한 장치.
- 제1항에 있어서, 상기 수신된 입력 신호는 디지털 신호이고;
상기 출력부로부터 출력된 상기 오프셋 차동 신호는 제1 신호 및 제2 신호를 포함하고, 상기 제2 신호와 상기 제1 신호 사이의 차이는 상기 수신된 입력 신호에 대해 비례적으로 변하는 장치. - 제1항에 있어서,
상기 오프셋 차동 신호를 수신하고, 각각의 차동 아날로그 출력 신호를 생성하도록 동작가능한 디지털-아날로그 변환기를 더 포함하는 장치. - 제8항에 있어서, 상기 오프셋 차동 신호는 제1 디지털 값 및 제2 디지털 값을 포함하는 한 쌍의 신호들이고;
상기 디지털-아날로그 변환기는 제1 디지털-아날로그 변환기 및 제2 디지털-아날로그 변환기를 포함하고, 상기 제1 디지털-아날로그 변환기는 상기 제1 디지털 값을 제1 아날로그 출력 전압으로 변환하도록 동작가능하고, 상기 제2 디지털-아날로그 변환기는 상기 제2 디지털 값을 제2 아날로그 출력 전압으로 변환하도록 동작가능하며;
각각의 차동 아날로그 출력 신호는 상기 제1 아날로그 출력 전압 및 상기 제2 아날로그 출력 전압을 포함하는 장치. - 제1항에 있어서, 상기 동적 공통 모드 조절기는 오프셋을 생성하도록 동작가능한 오프셋 조절기를 포함하고;
상기 오프셋 조절기는 상기 수신된 입력 신호가 제1 범위 내에 있는 동작 조건들 동안 상기 공통 모드 세팅을 고정된 값으로서 생성하고;
상기 오프셋 조절기는 상기 수신된 입력 신호가 제2 범위 내에 있는 동작 조건들 동안 상기 공통 모드 세팅을 변화시키는 장치. - 제1항에 있어서, 상기 차동 신호는 상기 입력 신호로부터 도출된 제1 신호 및 제2 신호를 포함하고;
상기 공통 모드 세팅은 오프셋이고;
상기 동적 공통 모드 조절기는 상기 제1 신호와 상기 제2 신호 둘 다에 상기 오프셋을 적용하도록 동작가능하고, 상기 제1 신호와 상기 제2 신호 사이의 차이는 상기 수신된 입력 신호에 비례하는 장치. - 방법으로서,
입력 신호를 수신하는 단계;
상기 수신된 입력 신호로부터 차동 신호를 도출하는 단계;
오프셋 차동 신호를 생성하기 위해, 상기 수신된 입력 신호의 함수로서 상기 차동 신호의 오프셋을 변화시키는 단계; 및
상기 오프셋 차동 신호를 출력하는 단계
를 포함하는 방법. - 제12항에 있어서,
상기 수신된 입력 신호의 크기에 따라 상기 차동 신호를 비례적으로 변화시키는 단계를 더 포함하는 방법. - 제12항에 있어서, 상기 수신된 입력 신호는 디지털 신호이고;
상기 수신된 입력 신호로부터 도출된 상기 오프셋 차동 신호는 아날로그 신호인 방법. - 제12항에 있어서, 상기 수신된 입력 신호로부터 상기 오프셋 차동 신호를 도출하는 단계는:
매핑 정보를 통해, 상기 수신된 입력 신호를 제1 값 및 제2 값에 매핑하는 단계를 포함하는 방법. - 제12항에 있어서,
상기 수신된 입력 신호로부터 상기 오프셋 차동 신호를 도출하기 위해 구분 선형 수학 함수를 구현하는 단계를 더 포함하는 방법. - 제12항에 있어서,
상기 수신된 입력 신호로부터 상기 오프셋 차동 신호를 도출하기 위해 하나 이상의 다항식 수학 함수를 구현하는 단계를 더 포함하는 방법. - 제12항에 있어서, 상기 수신된 입력 신호는 디지털 신호이며, 상기 방법은:
제1 신호 및 제2 신호를 포함하도록 상기 차동 신호를 생성하는 단계를 더 포함하고, 상기 제2 신호와 상기 제1 신호 사이의 차이는 상기 수신된 입력 신호에 대해 비례적으로 변하는 방법. - 제12항에 있어서,
디지털-아날로그 변환기를 통해, 상기 차동 신호를 각각의 차동 아날로그 출력 전압 신호로 변환하는 단계를 더 포함하는 방법. - 제19항에 있어서, 상기 차동 신호는 제1 디지털 값 및 제2 디지털 값을 포함하는 한 쌍의 신호들이며, 상기 방법은:
상기 제1 디지털 값을 제1 아날로그 출력 전압으로 변환하는 단계; 및
상기 제2 디지털 값을 제2 아날로그 출력 전압으로 변환하는 단계
를 더 포함하고, 각각의 차동 아날로그 출력 신호는 상기 제1 아날로그 출력 전압 및 상기 제2 아날로그 출력 전압을 포함하는 방법. - 제12항에 있어서,
상기 수신된 입력 신호가 제1 범위 내에 있는 동작 조건들 동안 상기 오프셋의 크기를 고정된 값으로서 생성하는 단계; 및
상기 수신된 입력 신호가 제2 범위 내에 있는 동작 조건들 동안 상기 오프셋을 변화시키는 단계
를 더 포함하는 방법. - 제12항에 있어서, 상기 차동 신호는 상기 입력 신호로부터 도출된 제1 신호 및 제2 신호를 포함하고, 상기 방법은:
상기 제1 신호 및 상기 제2 신호 둘 다에 상기 오프셋을 적용하는 단계를 더 포함하고, 상기 제1 신호와 상기 제2 신호 사이의 차이는 상기 수신된 입력 신호에 비례하는 방법. - 명령어들이 저장된 컴퓨터 판독가능한 저장 하드웨어로서,
상기 명령어들은 컴퓨터 프로세서 하드웨어에 의해 수행될 때, 상기 컴퓨터 프로세서 하드웨어가:
입력 신호를 수신하고;
상기 수신된 입력 신호로부터 차동 신호를 도출하고;
오프셋 차동 신호를 생성하기 위해, 상기 수신된 입력 신호의 함수로서 상기 차동 신호의 오프셋을 변화시키고;
상기 오프셋 차동 신호를 출력하게 하는, 컴퓨터 판독가능한 저장 하드웨어.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/458,897 | 2019-07-01 | ||
| US16/458,897 US10735019B1 (en) | 2019-07-01 | 2019-07-01 | Dynamic common mode control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210003676A true KR20210003676A (ko) | 2021-01-12 |
Family
ID=71266429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200078397A KR20210003676A (ko) | 2019-07-01 | 2020-06-26 | 동적 공통 모드 제어 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10735019B1 (ko) |
| EP (1) | EP3761512A1 (ko) |
| KR (1) | KR20210003676A (ko) |
| CN (1) | CN112187268A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10735019B1 (en) * | 2019-07-01 | 2020-08-04 | Infineon Technologies Austria Ag | Dynamic common mode control |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE0101513D0 (sv) * | 2001-04-30 | 2001-04-30 | Ericsson Telefon Ab L M | A digital-to analog converter |
| US6433712B1 (en) * | 2001-07-25 | 2002-08-13 | Texas Instruments Incorporated | Offset error compensation of input signals in analog-to-digital converter |
| US8076973B2 (en) * | 2007-02-22 | 2011-12-13 | Intelleflex Corporation | Fully differential amplifier with continuous-time offset reduction |
| US7528752B1 (en) * | 2007-04-13 | 2009-05-05 | Link—A—Media Devices Corporation | Offset compensation scheme using a DAC |
| CN103262422B (zh) * | 2010-12-07 | 2016-09-21 | 马维尔国际贸易有限公司 | 数模转换器电路以及方法 |
| US8633756B2 (en) * | 2011-07-21 | 2014-01-21 | National Semiconductor Corporation | Low voltage differential signaling (LVDS) circuitry and method for dynamically controlling common mode voltage at input |
| US9692435B2 (en) * | 2015-04-16 | 2017-06-27 | Maxlinear, Inc. | Digital-to-analog converter (DAC) with digital offsets |
| US10735019B1 (en) * | 2019-07-01 | 2020-08-04 | Infineon Technologies Austria Ag | Dynamic common mode control |
-
2019
- 2019-07-01 US US16/458,897 patent/US10735019B1/en active Active
-
2020
- 2020-06-26 KR KR1020200078397A patent/KR20210003676A/ko not_active Application Discontinuation
- 2020-06-29 EP EP20182769.8A patent/EP3761512A1/en active Pending
- 2020-06-30 CN CN202010614943.9A patent/CN112187268A/zh active Pending
- 2020-07-14 US US16/928,244 patent/US11082057B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP3761512A1 (en) | 2021-01-06 |
| US11082057B2 (en) | 2021-08-03 |
| US10735019B1 (en) | 2020-08-04 |
| US20210006258A1 (en) | 2021-01-07 |
| CN112187268A (zh) | 2021-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3750781A1 (en) | Control method and apparatus for autonomous vehicle, computer device, and storage medium | |
| CN112311415B (zh) | 电子装置及其无线通信系统 | |
| KR20210003676A (ko) | 동적 공통 모드 제어 | |
| CN101841305B (zh) | 功率放大装置和功率放大方法 | |
| US6924699B2 (en) | Apparatus, methods and articles of manufacture for digital modification in electromagnetic signal processing | |
| CN107800488B (zh) | 用于低损耗可重配置的光正交幅度调制（qam）信号生成的方法和装置 | |
| CN112953270A (zh) | 三相三电平整流器中点平衡控制方法、装置及终端设备 | |
| KR101900467B1 (ko) | 토글 직렬 변환기를 이용하여 pam-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법 | |
| CN107896076A (zh) | 包含电源电压限制约束的扭矩波动消除算法 | |
| TWI430563B (zh) | 信號產生裝置及方法 | |
| JPH0630246A (ja) | サマリ画像作成方式 | |
| TWI571831B (zh) | 利用過壓驅動功能進行動態影像之平滑化處理之裝置與方法 | |
| US20120212282A1 (en) | Methods, circuits and systems for modulating supply voltage to a power amplifier | |
| CN112688544B (zh) | 逆变电路的谐波补偿方法、装置及终端设备 | |
| WO2022249465A1 (en) | Training apparatus, control method, and non-transitory computer-readable storage medium | |
| US6982607B2 (en) | Amplitude and phase modulation using dual digital delay vectors | |
| US10735229B1 (en) | Limiter for trasmitters | |
| CN111480347B (zh) | 具有优先级的空间感知动态范围控制系统 | |
| TWI675554B (zh) | 數位控制向量訊號調變器 | |
| CN100413323C (zh) | 数字影像系统的一阶曲线编码方法及其装置 | |
| JP3161054B2 (ja) | 多値直交振幅変調装置 | |
| US20060061518A1 (en) | Angular and positional dependent vector display | |
| JPH0261779A (ja) | 座標データ処理装置 | |
| JP2005354601A (ja) | 振幅変調装置及び振幅制限方法並びにコンピュータで読み取り可能なプログラム | |
| WO2004034307A2 (en) | Apparatus, methods and articles of manufacture for digital modification in electromagnetic signal processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |