KR20200132698A - Manufacturing method of semiconductor apparatus - Google Patents

Manufacturing method of semiconductor apparatus Download PDF

Info

Publication number
KR20200132698A
KR20200132698A KR1020200051468A KR20200051468A KR20200132698A KR 20200132698 A KR20200132698 A KR 20200132698A KR 1020200051468 A KR1020200051468 A KR 1020200051468A KR 20200051468 A KR20200051468 A KR 20200051468A KR 20200132698 A KR20200132698 A KR 20200132698A
Authority
KR
South Korea
Prior art keywords
lead frame
resin material
laser light
groove
plating
Prior art date
Application number
KR1020200051468A
Other languages
Korean (ko)
Other versions
KR102397616B1 (en
Inventor
선하 황
카즈히로 타카하시
칸지 이시바시
사오리 이소노
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20200132698A publication Critical patent/KR20200132698A/en
Application granted granted Critical
Publication of KR102397616B1 publication Critical patent/KR102397616B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Semiconductor device manufacturing method comprises: a process of sealing a lead frame (1) and a semiconductor chip (6) with a resin material (9) in a state where the semiconductor chip (6) is bonded to the lead frame (1) in which a groove part (5) is formed; a process of removing the resin material (9) in the groove part (5) by irradiating laser light to the resin material (9) in the groove part (5); a plating process of plating the lead frame (1) after removing the resin material (9) in the groove part (5); and a process of cutting the plated lead frame (1) along the groove part (5). Therefore, a high-quality plated film and further, a high-quality semiconductor device can be obtained.

Description

반도체 장치의 제조 방법{Manufacturing method of semiconductor apparatus}Manufacturing method of semiconductor apparatus TECHNICAL FIELD

본 명세서는, 반도체 장치의 제조 방법에 관한 것이다.This specification relates to a method of manufacturing a semiconductor device.

반도체 장치는 매년 대용량화되고 있고, 리드 단자의 수도 증가 경향에 있다. 이와 같은 배경하에, SON(Small Outlined Non-leaded Package) 타입 및 QFN(Quad Flat Non-leaded Package) 타입 등, 이른바 논리드 타입의 반도체 장치가 개발 및 제조되고 있다(특개2011-77278호 공보 참조).Semiconductor devices are increasing in capacity every year, and the number of lead terminals tends to increase. Under such a background, so-called non-linear semiconductor devices such as SON (Small Outlined Non-leaded Package) type and QFN (Quad Flat Non-leaded Package) type have been developed and manufactured (refer to Japanese Unexamined Patent Publication No. 2011-77278). .

특개2011-77278호 공보Unexamined Patent Publication No. 2011-77278

특개2011-77278호 공보에 개시된 반도체 장치의 제조 방법에서는, 리드의 표면을 도금막에 의해 피복한 후에, 수지 봉지가 행하여진다. 봉지에 사용되고 있는 수지재 중, 도금막에 접하여 있는 부분에 레이저광을 조사하여 수지재를 부분적으로 제거함에 의해, 리드의 표면을 피복하고 있는 도금막을 외부에 노출시키고 있다. 당해 제조 방법에서는, 도금막에 접하여 있는 수지재를 레이저광 조사로 제거할 때에 도금막에 손상 등이 발생하기 쉽고, 도금막으로서의 기능, 나아가서는 반도체 장치로서의 품질이 저하될 가능성이 있다.In the method for manufacturing a semiconductor device disclosed in Japanese Unexamined Patent Application Publication No. 2011-77278, resin sealing is performed after the surface of the lead is coated with a plating film. Of the resin materials used for encapsulation, the plated film covering the surface of the lead is exposed to the outside by irradiating a laser light to a portion in contact with the plated film to partially remove the resin material. In this manufacturing method, when the resin material in contact with the plated film is removed by irradiation with laser light, damage to the plated film is likely to occur, and the function as the plated film, and furthermore, the quality of the semiconductor device may be deteriorated.

본 명세서는, 레이저광 조사로 수지재를 제거하는 공정을 포함하는 반도체 장치의 제조 방법에 있어서, 상기한 바와 같은 종래 수법에 비하여 도금막 나아가서는 반도체 장치로서의 높은 품질을 얻는 것이 가능한 반도체 장치의 제조 방법을 개시하는 것을 목적으로 한다.In the present specification, in a method for manufacturing a semiconductor device including a step of removing a resin material by irradiation with a laser light, the manufacturing of a semiconductor device capable of obtaining a high quality as a plated film as well as a semiconductor device compared to the conventional method described above. It is intended to disclose the method.

본 명세서에 개시된 반도체 장치의 제조 방법은, 홈부가 형성된 리드 프레임에 반도체 칩이 본딩된 상태에서, 상기 리드 프레임 및 상기 반도체 칩을 수지재에 의해 봉지하는 수지 봉지 공정과, 상기 홈부 내의 상기 수지재에 레이저광을 조사하여 상기 홈부 내의 상기 수지재를 제거하는 레이저광 조사 공정과, 상기 홈부 내의 상기 수지재를 제거한 후에 상기 리드 프레임에 도금 처리를 행하는 도금 공정과, 상기 도금 처리가 행하여진 상기 리드 프레임을 상기 홈부에 따라 절단하는 절단 공정을 포함한다.A method of manufacturing a semiconductor device disclosed in the present specification includes a resin sealing process of sealing the lead frame and the semiconductor chip with a resin material in a state in which a semiconductor chip is bonded to a lead frame having a groove portion, and the resin material in the groove portion. A laser light irradiation step of removing the resin material in the groove by irradiating a laser light to the groove, a plating step of performing a plating treatment on the lead frame after removing the resin material in the groove, and the lead subjected to the plating treatment And a cutting process of cutting the frame along the groove.

본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부한 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.The above and other objects, features, aspects and advantages of the present invention will become apparent from the following detailed description of the present invention, which is understood in connection with the accompanying drawings.

도 1은, 준비 공정에서 준비되는 리드 프레임과, 복수의 반도체 칩을 도시하는 평면도.
도 2는, 도 1 중의 Ⅱ-Ⅱ선에 따른 시시 단면도로서, 홈부가 형성된 리드 프레임(다이 패드)상에 반도체 칩이 본딩된 상태를 도시하는 도면.
도 3은, 수지 봉지 공정이 행하여진 상태를 도시하는 단면도.
도 4는, 레이저광 조사 공정을 행하기 전에 보호 필름이 제거된 상태를 도시하는 단면도.
도 5는, 레이저광 조사 공정을 행하고 있는 양상을 도시하는 단면도.
도 6은, 도금 공정이 행하여진 후의 양상을 도시하는 단면도.
도 7은, 절단 공정을 행하고 있는 양상을 도시하는 단면도.
도 8은, 실시의 형태의 제조 방법에 의해 얻어진 반도체 장치를 도시하는 사시도.
도 9는, 실시의 형태의 제조 방법에 의해 얻어진 반도체 장치가 실장되어 있는 양상을 도시하는 단면도.
도 10(A)∼도 10(E)은, 비교례 1에서의 반도체 장치의 제조 방법의 각 공정을 도시하는 단면도.
도 11은, 비교례 1에서의 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치가 실장되어 있는 양상을 도시하는 단면도.
도 12(A)∼도 12(F)는, 비교례 2에서의 반도체 장치의 제조 방법의 각 공정을 도시하는 단면도.1 is a plan view showing a lead frame prepared in a preparation step and a plurality of semiconductor chips.
Fig. 2 is a cross-sectional view taken along line II-II in Fig. 1, showing a state in which a semiconductor chip is bonded on a lead frame (die pad) in which a groove is formed.
3 is a cross-sectional view showing a state in which a resin sealing process has been performed.
4 is a cross-sectional view showing a state in which a protective film is removed before performing a laser light irradiation step.
5 is a cross-sectional view showing an aspect in which a laser light irradiation step is performed.
6 is a cross-sectional view showing an aspect after a plating process is performed.
7 is a cross-sectional view showing an aspect in which a cutting process is performed.
8 is a perspective view showing a semiconductor device obtained by the manufacturing method of the embodiment.
9 is a cross-sectional view showing an aspect in which the semiconductor device obtained by the manufacturing method of the embodiment is mounted.
10(A) to 10(E) are cross-sectional views showing steps of a method for manufacturing a semiconductor device in Comparative Example 1. FIG.
11 is a cross-sectional view showing a state in which a semiconductor device obtained by a method for manufacturing a semiconductor device in Comparative Example 1 is mounted.
12(A) to 12(F) are cross-sectional views showing steps of a method for manufacturing a semiconductor device in Comparative Example 2. FIG.

실시의 형태에 관해, 이하, 도면을 참조하면서 설명한다. 이하의 설명에서 동일한 부품 및 상당 부품에는 동일한 참조 번호를 붙이고, 중복되는 설명은 반복하지 않는 경우가 있다. 실시의 형태의 반도체 장치의 제조 방법은, 준비 공정, 수지 봉지 공정, 레이저광 조사 공정, 도금 공정, 및 절단 공정을 포함한다. 이하 차례로 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, it demonstrates, referring drawings. In the following description, the same parts and corresponding parts are denoted by the same reference numerals, and overlapping descriptions may not be repeated. The manufacturing method of the semiconductor device of the embodiment includes a preparation process, a resin sealing process, a laser light irradiation process, a plating process, and a cutting process. It will be described in order below.

(준비 공정)(Preparation process)

도 1은, 준비 공정에서 준비되는 리드 프레임(1)과, 복수의 반도체 칩(6)을 도시하는 평면도이다. 리드 프레임(1)은, 구리 등의 금속으로 이루어진다. 리드 프레임(1)은, 행렬형상으로 배열된 복수의 다이 패드(2)와, 각 다이 패드(2)의 주위(사방)에 배치된 복수의 리드(3)와, 각 다이 패드(2)의 사방에 배치된 복수의 리드(3)를 둘러싸는 타이 바(4)를 포함한다. 도 1에는, 각 다이 패드(2)상에 반도체 칩(6)이 배치되어 있는 상태가 도시되어 있다.1 is a plan view showing a lead frame 1 prepared in a preparation step and a plurality of semiconductor chips 6. The lead frame 1 is made of a metal such as copper. The lead frame 1 includes a plurality of die pads 2 arranged in a matrix form, a plurality of leads 3 arranged around (all directions) around each die pad 2, and each die pad 2 It includes a tie bar 4 surrounding a plurality of leads 3 arranged in all directions. In Fig. 1, a state in which a semiconductor chip 6 is disposed on each die pad 2 is shown.

타이 바(4)는, 리드 프레임(1)에서 격자형상으로 형성되어 있다. 리드 프레임(1)에는, 타이 바(4)에 따르고 늘어나는 홈부(5)가 미리 형성되어 있다. 홈부(5)는, 리드 프레임(1)에서의 반도체 칩(6)이 탑재되는 측과는 반대측의 표면에 형성되어 있고(도 2 참조), 홈부(5)의 연재 방향에 대해 직교하는 방향에서 홈폭(W1)을 갖고 있다. 홈폭(W1)은, 예를 들면 0.40㎜∼0.50㎜이다. 홈부(5)는, 리드 프레임(1)을 관통하는 것이 아니고, 예를 들면, 리드 프레임(1)의 두께의 반분의 홈 깊이를 가지며, 리드 프레임(1)을 에칭(웨트 에칭)함에 의해 형성 가능하다. 또한, 홈부(5)의 홈폭(W1) 및 홈 깊이는, 후처리 공정에서 변형 등의 부적합함이 생기지 않을 정도의 강도를 확보하는 것, 후처리 공정에서 양호한 외관 검사가 행하여질 것, 완성품인 반도체 장치의 양호한 실장 강도 등을 고려하여, 설정하면 좋다.The tie bar 4 is formed in a lattice shape in the lead frame 1. In the lead frame 1, a groove portion 5 extending along the tie bar 4 is formed in advance. The groove portion 5 is formed on the surface of the lead frame 1 opposite to the side on which the semiconductor chip 6 is mounted (see FIG. 2 ), and in a direction orthogonal to the extending direction of the groove portion 5. It has a groove width W1. The groove width W1 is, for example, 0.40 mm to 0.50 mm. The groove 5 does not penetrate the lead frame 1, but has a groove depth equal to half the thickness of the lead frame 1, and is formed by etching (wet etching) the lead frame 1 It is possible. In addition, the groove width (W1) and the groove depth of the groove portion 5 are to ensure the strength to the extent that incompatibility such as deformation does not occur in the post-treatment process, good appearance inspection should be performed in the post-treatment process, It may be set in consideration of the good mounting strength of the semiconductor device and the like.

도 2는, 도 1 중의 Ⅱ-Ⅱ선에 따른 시시(矢視) 단면도이고, 홈부(5)가 형성된 리드 프레임(1)(다이 패드(2))상에 반도체 칩(6)이 본딩된 상태를 나타내고 있다. 도 2에 도시하는 바와 같이, 각 반도체 칩(6)에 마련된 복수의 전극은 본딩 와이어(7)를 통하여 리드(3)(도 1)에 전기적으로 접속된다. 또한 편의상, 도 1에는 본딩 와이어(7)를 도시하고 있지 않다.FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1, and a semiconductor chip 6 is bonded on a lead frame 1 (die pad 2) in which a groove 5 is formed. Is shown. As shown in Fig. 2, a plurality of electrodes provided on each semiconductor chip 6 are electrically connected to a lead 3 (Fig. 1) via a bonding wire 7. In addition, for convenience, the bonding wire 7 is not shown in FIG. 1.

(수지 봉지 공정)(Resin sealing process)

도 3은, 수지 봉지 공정이 행하여진 상태를 도시하는 단면도이다. 수지 봉지 공정에서는, 반도체 칩(6)이 본딩된 상태에서, 리드 프레임(1) 및 반도체 칩(6)을 수지재(9)에 의해 봉지한다. 도 2 및 도 3에 도시하는 바와 같이, 수지 봉지 공정 전에, 리드 프레임(1)의 홈부(5)측에 보호 필름(8)(예를 들면 폴리이미드 수지 테이프)을 첩부하고, 보호 필름(8)을 첩부하고 나서 수지 봉지를 행하면 좋다.3 is a cross-sectional view showing a state in which a resin sealing process has been performed. In the resin sealing process, the lead frame 1 and the semiconductor chip 6 are sealed with the resin material 9 while the semiconductor chip 6 is bonded. 2 and 3, before the resin sealing step, a protective film 8 (for example, a polyimide resin tape) is affixed to the groove portion 5 side of the lead frame 1, and the protective film 8 After attaching ), you may perform resin bagging.

반도체 장치의 제조 방법은, 수지 봉지 공정과 다음에 기술하는 레이저광 조사 공정의 사이에, 수지재(9)에서의 리드 프레임(1)의 홈부(5)와는 반대측의 표면(9a)(도 3)에, 레이저광(L1)을 조사함에 의한 레이저 마킹을 행하는 공정을 더욱 포함하고 있어도 좋다. 펄스 레이저를 이용하여, 주사 광학계에 의해 주사함에 의해, 형번이나 시리얼 No 등의 임의의 정보를 인자(印字) 가능하다.The semiconductor device manufacturing method is a surface 9a of the resin material 9 on the opposite side of the groove 5 of the lead frame 1 (Fig. 3) between the resin encapsulation process and the laser light irradiation process described below. ), a step of performing laser marking by irradiating the laser light L1 may be further included. By scanning with a scanning optical system using a pulsed laser, arbitrary information such as a model number or serial number can be printed.

도 4에 도시하는 바와 같이, 다음에 기술하는 레이저광 조사 공정을 행하기 전에 보호 필름(8)이 리드 프레임(1)으로부터 벗겨진다. 보호 필름(8)의 제거에 의해, 리드 프레임(1)의 홈부(5) 내에 형성되어 있는 수지재(9)(9b)가 노출한다. 또한, 보호 필름(8)은, 도 3을 참조하면서 설명한 레이저 마킹을 행하는 공정 전에, 리드 프레임(1)으로부터 벗겨도 좋다.As shown in FIG. 4, the protective film 8 is peeled off from the lead frame 1 before performing the laser light irradiation process described below. By removal of the protective film 8, the resin material 9 (9b) formed in the groove|channel part 5 of the lead frame 1 is exposed. In addition, the protective film 8 may be peeled off from the lead frame 1 before the process of performing laser marking described with reference to FIG. 3.

(레이저광 조사 공정)(Laser light irradiation process)

도 5에 도시하는 바와 같이, 레이저광 조사 공정에서는, 홈부(5) 내의 수지재(9)에 레이저광(L2)을 조사하여 홈부(5) 내의 수지재(9)(9b)를 제거한다. 레이저광(L2)으로서는, 펄스 레이저로서, 레이저광 발진 장치에 YAG 레이저나 YVO4 레이저 또는 이들로부터 발하여지는 레이저광을 제2 고조파 발생(SHG : Second Harmonic Generation) 재료에 의해 파장 변환하는 그린 레이저를 이용 가능하다. 또한, 주사 광학계에 의해 주사함에 의해, 레이저광(L2)의 조사 영역을 변화시킬 수 있다.As shown in FIG. 5, in the laser light irradiation step, the resin material 9 in the groove 5 is irradiated with a laser light L2 to remove the resin material 9 and 9b in the groove 5. As the laser light (L2), as a pulsed laser, a YAG laser or a YVO4 laser in the laser light oscillation device, or a green laser that converts the laser light emitted from the laser light into a wavelength by a second harmonic generation (SHG) material is used. It is possible. Further, the irradiation area of the laser beam L2 can be changed by scanning by the scanning optical system.

수지재(9)의 재질이나 수지재(9)(9b)의 사이즈(홈부(5)의 홈폭(W1) 등)에 응하여, 수지재(9)(9b)를 효율적으로 제거할 수 있도록, 레이저광(L2)의 파장, 출력, 레이저 지름, 조사 시간 등이 최적화된다. 레이저광(L2)의 발진 장치로서는, 레이저 마킹(도 3)에 이용하는 것과 같은 것을 이용하여도 좋다.Depending on the material of the resin material 9 or the size of the resin material 9 and 9b (groove width W1 of the groove 5, etc.), the laser is able to efficiently remove the resin material 9 and 9b. The wavelength, power, laser diameter, and irradiation time of the light L2 are optimized. As the oscillation device of the laser light L2, the same one used for laser marking (Fig. 3) may be used.

(도금 공정)(Plating process)

도 6에 도시하는 바와 같이, 홈부(5) 내의 수지재(9)(9b)를 제거한 후에, 리드 프레임(1)에 도금 처리를 행한다. 리드 프레임(1)의 다이 패드(2), 리드 프레임(1)의 타이 바(4)의 표면, 및 홈부(5)의 표면에 도금층(10)이 형성된다. 여기서, 도금층(10)의 재료로서는, 실장에 사용되는 솔더 재료에 응하여, 솔더 젖음성이 양호한 재료를 선정할 수 있다. 예를 들면, Sn(주석)계의 솔더를 사용하는 경우에는, 주석(Sn), 주석-구리 합금(Sn-Cu), 주석-은 합금(Sn-Ag), 주석-비스무트(Sn-Bi) 등을 사용할 수 있고, 리드 프레임(1)측의 하지에 Ni를 사용한 적층체의 도금층(10)으로 할 수도 있다.As shown in FIG. 6, after removing the resin material 9 (9b) in the groove part 5, the lead frame 1 is plated. A plating layer 10 is formed on the die pad 2 of the lead frame 1, the surface of the tie bar 4 of the lead frame 1, and the surface of the groove 5. Here, as the material of the plating layer 10, a material having good solder wettability can be selected in accordance with the solder material used for mounting. For example, when using a Sn (tin)-based solder, tin (Sn), tin-copper alloy (Sn-Cu), tin-silver alloy (Sn-Ag), tin-bismuth (Sn-Bi) Etc. can be used, and the plating layer 10 of the laminated body using Ni as the base on the lead frame 1 side can also be used.

도금 공정에서는, 리드 프레임(1)에 소정의 세정 처리를 행하고 나서 도금 처리를 행하면 좋다. 도금 공정의 전처리의 리드 프레임(1)의 표면 처리로서, 세정 처리에 더하여, 산화막의 제거, 표면 활성화 등을 위한 처리를 행하여도 좋다. 홈부(5) 내의 수지재(9)(9b)는 레이저광의 조사를 받아서 개질(예를 들면 탄화)도어 있는 것이 있고, 홈부(5) 내에 다소의 수지재(9)(9b)가 잔존한 경우라도, 개질한 수지재(9)(9b)는 도금 처리를 행하기 전의 세정 처리 등의 표면 처리에 의해 홈부(5) 내로부터 제거할 수 있다.In the plating process, the lead frame 1 may be subjected to a predetermined cleaning treatment and then plating. As the surface treatment of the lead frame 1 in the pretreatment of the plating step, in addition to the cleaning treatment, treatment for removal of the oxide film, surface activation, and the like may be performed. When the resin material 9, 9b in the groove 5 is modified (for example, carbonized) by irradiation with laser light, and some resin material 9, 9b remains in the groove 5 Even if it is, the modified resin material 9 (9b) can be removed from the inside of the groove part 5 by surface treatment such as washing treatment before performing the plating treatment.

도 3을 참조하면서 설명한 레이저 마킹을 행하는 공정은, 수지 봉지 공정과 레이저광 조사 공정의 사이에 행하는 것에 대신하여 또는 더하여, 상술한 레이저광 조사 공정과 당해 도금 공정의 사이에 행하여도 좋다.The process of performing laser marking described with reference to FIG. 3 may be performed between the above-described laser light irradiation process and the plating process instead of or in addition to performing between the resin encapsulation process and the laser light irradiation process.

(절단 공정)(Cutting process)

도 7에 도시하는 바와 같이, 도금 처리가 행하여진 리드 프레임(1)을 홈부(5)에 따라 절단한다. 이 절단 공정에서는, 폭(W2)을 갖는 블레이드(12)를 이용하여 리드 프레임(1) 및 수지재(9)의 전 두께 부분을 절단한다. 폭(W2)은, 홈부(5)의 홈폭(W1)(도 1, 도 2)보다도 작은 값이다.As shown in FIG. 7, the lead frame 1 subjected to the plating treatment is cut along the grooves 5. In this cutting process, the entire thickness portion of the lead frame 1 and the resin material 9 is cut using the blade 12 having the width W2. The width W2 is a value smaller than the groove width W1 (FIGS. 1 and 2) of the groove portion 5.

이 절단 공정에서는 레이저광을 이용하여 리드 프레임(1)을 절단하여도 좋다. 레이저광의 발진 장치로서는, 레이저 마킹(도 3)에 이용하는 것과 같은 것을 이용하여도 좋고, 레이저광 조사 공정에서 수지재(9)(9b)의 제거에 이용하는 것과 같은 것을 이용하여도 좋다. 레이저광의 발진 장치로서는, 레이저 마킹(도 3)에 이용한 것과, 레이저광 조사 공정에서 수지재(9)(9b)의 제거에 이용한 것과, 이 절단 공정에서 이용하는 것을 공통화하여, 1대의 장치로 이들의 각 공정을 행하도록 하는 것도 가능하다. 단, 리드 프레임(1)의 재료에 응하여, 리드 프레임(1)이 흡수하기 쉬운 파장의 레이저광을 이용하는 것이 바람직하다.In this cutting step, the lead frame 1 may be cut using a laser beam. As the laser light oscillation device, the same one used for laser marking (Fig. 3) may be used, or the same one used for removal of the resin material 9 (9b) in the laser light irradiation step may be used. As the laser light oscillation device, the one used for laser marking (Fig. 3), the one used for removal of the resin material 9, 9b in the laser light irradiation step, and one used in this cutting step are common. It is also possible to perform each step. However, depending on the material of the lead frame 1, it is preferable to use laser light having a wavelength that the lead frame 1 easily absorbs.

절단 공정의 실시에 의해, 복수의 반도체 장치(11)를 얻을 수 있다. 도 8에 도시하는 바와 같이, 반도체 장치(11)는, 평면시한 경우에 제품의 외부에 전기적 접속용의 리드가 돌출하지 않는 QFN 타입의 논리드형의 제품이다.By performing the cutting process, a plurality of semiconductor devices 11 can be obtained. As shown in Fig. 8, the semiconductor device 11 is a QFN-type non-linear product in which the lead for electrical connection does not protrude to the outside of the product in a plan view.

도 9에 도시하는 바와 같이, 반도체 장치(11)에서는, 각 리드(3)의 측부(편부)에 단차가 형성되어 있고, 리드(3)의 측면(3a)에서는 도금층(10)이 형성되어 있지 않고 원래의 금속이 노출하고 있다. 반도체 장치(11)는 예를 들면, 수지재(9)의 측을 위로 리드(3)의 측을 아래로 하여, 프린트 기판에 실장된다. 프린트 기판에는, 리드(3)에 대응하는 위치에 랜드(13)가 형성되어 있고, 솔더(14)를 통하여 리드(3)와 랜드(13)가 접속된다.As shown in Fig. 9, in the semiconductor device 11, a step is formed on the side (one part) of each lead 3, and the plating layer 10 is not formed on the side surface 3a of the lead 3 Without the original metal being exposed. The semiconductor device 11 is mounted on a printed circuit board, for example, with the side of the resin material 9 facing up and the side of the lead 3 facing down. Lands 13 are formed at positions corresponding to the leads 3 on the printed circuit board, and the leads 3 and the lands 13 are connected via solder 14.

(작용 및 효과)(Action and effect)

모두(冒頭)에서 기술한 바와 같이 특개2011-77278호 공보에 개시된 반도체 장치의 제조 방법에서는, 리드의 표면을 도금막에 의해 피복한 후에, 수지 봉지가 행하여진다. 봉지에 사용되고 있는 수지재 중, 도금막에 접하여 있는 부분에 레이저광을 조사하여 수지재를 부분적으로 제거함에 의해, 리드의 표면을 피복하고 있는 도금막을 외부에 노출시키고 있다. 당해 제조 방법에서는, 도금막에 접하여 있는 수지재를 레이저광 조사로 제거할 때에 도금막에 손상 등이 발생하기 쉽고, 도금막으로서의 기능, 나아가서는 반도체 장치로서의 품질이 저하될 가능성이 있다. 또한 특개2011-77278호 공보에 기재된 발명에서는, 청구항 7 및 8 등의 기재로부터, 리드 프레임에 레이저광 조사를 행하기 전에 리드 프레임의 표면이 도금막에 의해 피복되어 있는 것이 필수인 것은 분명하고, 도금막이 피복되지 않는 상태에서 레이저 조사를 행하는 것 같은 개변(改變)은 특개2011-77278호 공보로부터는 얻어지지 않는다.As described above, in the method for manufacturing a semiconductor device disclosed in Japanese Unexamined Patent Application Publication No. 2011-77278, resin sealing is performed after the surface of the lead is coated with a plating film. Of the resin materials used for encapsulation, the plated film covering the surface of the lead is exposed to the outside by irradiating a laser light to a portion in contact with the plated film to partially remove the resin material. In this manufacturing method, when the resin material in contact with the plated film is removed by irradiation with laser light, damage to the plated film is likely to occur, and the function as the plated film, and furthermore, the quality of the semiconductor device may be deteriorated. In addition, in the invention disclosed in Japanese Unexamined Patent Application Publication No. 2011-77278, it is clear from the bases of claims 7 and 8 that it is essential that the surface of the lead frame is covered with a plated film before irradiating the lead frame with laser light, Modification such as performing laser irradiation in a state where the plated film is not covered is not obtained from Japanese Unexamined Patent Publication No. 2011-77278.

이에 대해 실시의 형태의 제조 방법에서는, 홈부(5) 내의 수지재(9)에 레이저광(L2)을 조사하여 홈부(5) 내의 수지재(9)를 제거하고, 홈부(5) 내의 수지재(9)를 제거한 후에 리드 프레임(1)에 도금 처리를 행한다. 도금층(10)은, 레이저광(L2)의 조사에 기인한 손상을 받는 일이 없다. 따라서 실시의 형태의 제조 방법에서는, 상기 종래 수법에 비하여 도금층(10) 나아가서는 반도체 장치(11)로서의 높은 품질을 얻는 것이 가능하다.On the other hand, in the manufacturing method of the embodiment, the resin material 9 in the groove 5 is irradiated with laser light L2 to remove the resin material 9 in the groove 5, and the resin material in the groove 5 After removing (9), the lead frame 1 is plated. The plating layer 10 is not damaged due to irradiation of the laser light L2. Therefore, in the manufacturing method of the embodiment, it is possible to obtain high quality as the plating layer 10 and the semiconductor device 11 as compared to the conventional method.

레이저광(L2)의 발진 장치로서는, 레이저 마킹(도 3)에 이용하는 것과 같은 것을 이용하여도 좋다. 홈부(5) 내의 수지재(9)를 제거하기 위해, 기존 내지 현유(現有)의 레이저 마킹 장치를 이용함에 의해, 신규로 설비를 도입하지 않아도 끝나는 등, 설비 투자에 필요로 하는 비용의 저감을 도모하는 것이 가능해진다. 실시의 형태의 제조 방법으로부터 얻어지는 그 밖의 작용 및 효과에 관해, 이하의 비교례 1, 2와 대비하면서 더욱 설명한다.As the oscillation device of the laser light L2, the same one used for laser marking (Fig. 3) may be used. In order to remove the resin material 9 in the groove 5, by using an existing or existing laser marking device, it is possible to reduce the cost required for equipment investment, such as no need to introduce a new facility. It becomes possible to plan. Other actions and effects obtained from the manufacturing method of the embodiment will be further described in comparison with Comparative Examples 1 and 2 below.

(비교례 1)(Comparative Example 1)

도 10(A)∼도 10(E)은, 비교례 1에서의 반도체 장치의 제조 방법을 도시하고 있다. 도 10(A)∼도 10(C)은, 실시의 형태에서의 도 2∼도 4에 각각 대응하고 있다.10(A) to 10(E) show a method of manufacturing a semiconductor device in Comparative Example 1. 10(A) to 10(C) respectively correspond to FIGS. 2 to 4 in the embodiment.

도 10(A)에 도시하는 바와 같이, 리드 프레임(21)의 타이 바(24)에는 미리 홈부(23)가 형성되어 있다. 홈부(23)의 홈폭은, 실시의 형태에서의 홈폭(W1)보다도 좁게 설정된다. 리드 프레임(21)의 표면에, 보호 필름(22)이 첩부된다. 이 상태에서 수지 봉지가 행하여지고, 도 10(B)에 도시하는 바와 같이 수지재(25)가 형성된다. 그 후, 도 10(C)에 도시하는 바와 같이 보호 필름(22)이 리드 프레임(21)으로부터 벗겨진다.As shown in Fig. 10A, a groove 23 is formed in advance in the tie bar 24 of the lead frame 21. The groove width of the groove part 23 is set narrower than the groove width W1 in the embodiment. The protective film 22 is affixed to the surface of the lead frame 21. In this state, resin sealing is performed, and the resin material 25 is formed as shown in Fig. 10B. After that, the protective film 22 is peeled off from the lead frame 21 as shown in Fig. 10C.

도 10(D)에 도시하는 바와 같이, 도금층(26)이 형성된다. 그 후, 도 10(E)에 도시하는 바와 같이, 블레이드(27)를 이용하여 리드 프레임(21) 및 수지재(25)의 전 두께 부분을 절단한다. 블레이드(27)의 폭은, 홈부(23)의 홈폭보다도 큰 값이다. 이상의 공정에 의해, 도 11에 도시하는 반도체 장치(28)를 얻을 수 있다. 도 11은, 실시의 형태에서의 도 9에 대응하고 있다.As shown in Fig. 10D, the plating layer 26 is formed. After that, as shown in Fig. 10(E), the entire thickness portion of the lead frame 21 and the resin material 25 is cut using the blade 27. The width of the blade 27 is larger than the width of the groove 23. Through the above steps, the semiconductor device 28 shown in Fig. 11 can be obtained. 11 corresponds to FIG. 9 in the embodiment.

반도체 장치(28)에서는, 도금층(26)의 형성 후, 블레이드(27)에 의해 리드 프레임(21)(타이 바(24))의 전 두께 부분이 절단된다는, 이른바 풀 커트가 실시되기 때문에, 절단면의 전체가 타이 바(24)(리드)의 측면(23a)에서 노출한다. 프린트 기판 등에의 실장 후에도, 노출된 금속이 그대로 노출되게 된다.In the semiconductor device 28, after the formation of the plating layer 26, the blade 27 cuts off the entire thickness of the lead frame 21 (tie bar 24). The whole of is exposed from the side 23a of the tie bar 24 (lead). Even after mounting on a printed circuit board or the like, the exposed metal is exposed as it is.

비교례 1의 경우에는, 도 9에 도시하는 실시의 형태의 경우와 비교하여, 리드 중의 솔더(14)에 접촉하는 면적이 작다. 따라서 비교례 1(도 11)의 경우의 실장 강도는, 실시의 형태의 경우와 비교하여 작아지기 쉽다. 이것은, 외관 검사시의 검출력의 저하의 원인도 되고, 외관 검사의 곤란성에 이어질 수 있다.In the case of Comparative Example 1, compared with the case of the embodiment shown in Fig. 9, the area in contact with the solder 14 in the lead is small. Therefore, the mounting strength in the case of Comparative Example 1 (Fig. 11) tends to be small compared to the case of the embodiment. This may also cause a decrease in the detection power during visual inspection, and may lead to difficulty in visual inspection.

(비교례 2)(Comparative Example 2)

도 12(A)∼도 12(F)는, 비교례 2에서의 반도체 장치의 제조 방법을 도시하고 있다. 도 12(A)∼도 12(C)는, 비교례 1에서의 도 10(A)∼도 10(C)과 각각 동일하다.12(A) to 12(F) show a method of manufacturing a semiconductor device in Comparative Example 2. 12(A) to 12(C) are the same as those of FIGS. 10(A) to 10(C) in Comparative Example 1, respectively.

도 12(D)에 도시하는 바와 같이, 비교례 2에서는 블레이드(29a)를 이용한 이른바 하프 커트가 실시된다. 블레이드(29a)에 의해, 홈부(23)가 존재하고 있던 위치에, 홈부(23)보다도 큰 홈부(23b)(도 12(E)를 참조)가 형성된다. 이 홈부(23b)는, 홈부(23)보다도 폭이 넓고, 타이 바(24)의 두께의 약 반분의 깊이를 갖는다.As shown in Fig. 12D, in Comparative Example 2, so-called half-cutting using the blade 29a is performed. The blade 29a forms a groove portion 23b (see Fig. 12E) larger than the groove portion 23 at the position where the groove portion 23 was present. The groove 23b is wider than the groove 23 and has a depth of about half the thickness of the tie bar 24.

그 후, 도 12(E)에 도시하는 바와 같이 도금층(26)이 형성된다. 도 12(F)에 도시하는 바와 같이, 블레이드(29b)를 이용하여 리드 프레임(21) 및 수지재(25)의 전 두께 부분을 절단한다. 블레이드(27)의 폭은, 홈부(23b)의 홈폭보다도 작은 값이다. 이상의 공정에 의하면, 비교례 1의 경우와는 달리, 리드의 측면에서의 금속의 노출을 작게 할 수 있고, 실장 강도 및 외관 검사의 용이성도 얻어진다.Thereafter, as shown in Fig. 12(E), the plating layer 26 is formed. As shown in Fig. 12(F), the entire thickness portion of the lead frame 21 and the resin material 25 is cut using the blade 29b. The width of the blade 27 is smaller than the width of the groove 23b. According to the above process, unlike the case of Comparative Example 1, the exposure of the metal on the side of the lead can be reduced, and mounting strength and ease of appearance inspection are also obtained.

그렇지만, 비교례 2의 경우에는, 2종류의 블레이드(29a, 29b)를 사용하기 때문에, 제조 비용의 증가에 이어지기 쉽다. 블레이드(29a, 29b)를 사용한 2단계의 절단이 행하여지기 때문에, 커트 버르 제거를 위한 공수나, 도금 공정에서의 에칭 처리 공수의 증가가 우려된다. 다이싱 장치의 생산 기능력의 감소도 우려된다.However, in the case of Comparative Example 2, since two types of blades 29a and 29b are used, it is easy to lead to an increase in manufacturing cost. Since the two-stage cutting is performed using the blades 29a and 29b, there is a concern about an increase in the number of steps for removing cut burrs and the number of steps for etching treatment in the plating process. There is also concern about a decrease in the production capability of the dicing device.

또한 비교례 2의 경우에는, 블레이드(29a)에 의한 하프 커트를 실시한 때에, 커트 깊이의 편차의 관리를 할 필요가 있다. 커트 깊이가 과잉하면 리드 프레임(21)이 분단되어 버려 전기도금 처리를 행할 수가 없게 되고, 커트 깊이가 부족하면, 도금층(26)이 리드의 측면(26a)에 적절하게 형성되기 어려워진다.Further, in the case of Comparative Example 2, when half-cutting by the blade 29a is performed, it is necessary to manage the deviation of the cut depth. If the cut depth is excessive, the lead frame 21 is divided and the electroplating process cannot be performed. If the cut depth is insufficient, the plating layer 26 is difficult to be properly formed on the side surface 26a of the lead.

비교례 2의 경우에는, 블레이드(29a, 29b)의 상대적인 커트 위치의 오차 등에도 충분히 배려할 필요가 있다. 예를 들면, 블레이드(29a)에 의해, 설정치보다도 도 12(D)에서의 지면(紙面) 좌측의 위치에 하프 커트가 행하여지고, 블레이드(29b)에 의해, 설정치보다도 도 12(F)에서의 지면 우측의 위치에 하프 커트가 행하여졌다고 한다. 이 경우에는, 리드의 측면(26a)에 형성된 도금층(26)이 블레이드(29b)에 의한 다이싱일 때에 깎아내져 버릴 가능성이 생긴다.In the case of Comparative Example 2, it is necessary to sufficiently consider the error of the relative cut positions of the blades 29a and 29b. For example, a half-cut is performed by the blade 29a at a position on the left side of the paper in Fig. 12(D) than the set value, and the blade 29b makes it more than the set value in Fig. 12(F). It is said that a half cut was done on the right side of the ground. In this case, there is a possibility that the plating layer 26 formed on the side surface 26a of the lead is chipped off when dicing by the blade 29b.

상술한 실시의 형태의 제조 방법에 의하면 이들의 우려가 없다. 즉, 하프 커트를 실시하는 대신에, 홈부(5)를 타이 바(4)에 미리 형성하여 둔다. 이 홈부(5)는, 예를 들면 하프 커트에 의해 형성된 홈부(23b)에 상당하는 사이즈를 갖는다. 홈부(5) 내에 형성된 수지재(9)(9b)는 레이저광의 조사에 의해 제거된다. 그 후, 도금층(10)이 형성되기 때문에, 레이저광의 조사에 의한 도금층(10)의 손상도 생기지 않는다. 도금 처리 후는, 비교례 2와 같은 수법에 의해 블레이드(12)(도 7)를 이용하여 개편화가 행하여진다.According to the manufacturing method of the above-described embodiment, there is no fear of these. That is, instead of performing half-cutting, the groove portion 5 is formed in the tie bar 4 in advance. The groove portion 5 has a size corresponding to the groove portion 23b formed by, for example, half-cut. The resin material 9 (9b) formed in the groove portion 5 is removed by irradiation of laser light. Thereafter, since the plating layer 10 is formed, damage to the plating layer 10 due to irradiation of laser light does not occur. After the plating treatment, individualization is performed using the blade 12 (Fig. 7) by the same method as in Comparative Example 2.

리드(3)에서의 노출 면적이 작은 측면(3a)을 형성하기 위해, 블레이드(29a)를 이용한 하프 커트를 행하지 않기 때문에, 가공 정밀도가 높은 측면(3a) 나아가서는 리드(3)를 확보할 수 있다. 블레이드(29a)를 이용한 하프 커트를 행하지 않기 때문에, 하프 커트에 의한 커트 깊이의 영향을 받지 않고 끝나기 때문에, 정밀도가 높은 균일한 리드(3)(측면(3a))를 갖는 반도체 장치(11)를 제품 전체에서 얻어질 수 있다. 블레이드(12)에 의한 최종적인 풀 커트시에도, 하프 커트에 의한 커트 위치의 영향을 받지 않기 때문에, 개편화에서의 수율을 비교례 2의 경우에 비교하여 개선 가능하다.In order to form the side surface 3a with a small exposed area in the lead 3, half-cutting using the blade 29a is not performed, so that the side surface 3a with high processing precision and further the lead 3 can be secured. have. Since half-cutting using the blades 29a is not performed, it is finished without being affected by the cutting depth by the half-cutting. Therefore, a semiconductor device 11 having a high-precision uniform lead 3 (side surface 3a) is provided. It can be obtained throughout the product. Even at the time of the final full cut by the blade 12, since the cut position by the half cut is not affected, the yield in individualization can be improved compared to the case of Comparative Example 2.

실시의 형태에 관해 설명하였는데, 금회 개시된 실시의 형태는 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는 청구의 범위에 의해 나타나고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.Although the embodiment has been described, it should be considered that the embodiment disclosed this time is illustrative and not restrictive in all respects. The scope of the present invention is indicated by the claims, and it is intended that the meanings equivalent to the claims and all changes within the scope are included.

1, 21 : 리드 프레임
2 : 다이 패드
3 : 리드
3a, 23a, 26a : 측면
4, 24 : 타이 바
5, 23, 23b : 홈부
6 : 반도체 칩
7 : 본딩 와이어
8, 22 : 보호 필름
9, 25 : 수지재
9a : 표면
10, 26 : 도금층
11, 28 : 반도체 장치
12, 27, 29a, 29b : 블레이드
13 : 랜드
14 : 솔더
L1, L2 : 레이저광
W1 : 홈폭
W2 : 폭1, 21: lead frame
2: die pad
3: lead
3a, 23a, 26a: side
4, 24: Thai bar
5, 23, 23b: groove
6: semiconductor chip
7: bonding wire
8, 22: protective film
9, 25: resin material
9a: surface
10, 26: plating layer
11, 28: semiconductor device
12, 27, 29a, 29b: blade
13: Land
14: solder
L1, L2: laser light
W1: groove width
W2: width

Claims (6)

홈부가 형성된 리드 프레임에 반도체 칩이 본딩된 상태에서, 상기 리드 프레임 및 상기 반도체 칩을 수지재에 의해 봉지하는 수지 봉지 공정과,
상기 홈부 내의 상기 수지재에 레이저광을 조사하여 상기 홈부 내의 상기 수지재를 제거하는 레이저광 조사 공정과,
상기 홈부 내의 상기 수지재를 제거한 후에 상기 리드 프레임에 도금 처리를 행하는 도금 공정과,
상기 도금 처리가 행하여진 상기 리드 프레임을 상기 홈부에 따라 절단하는 절단 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.A resin encapsulation step of sealing the lead frame and the semiconductor chip with a resin material while the semiconductor chip is bonded to the lead frame in which the groove is formed,
A laser light irradiation step of irradiating the resin material in the groove portion with laser light to remove the resin material in the groove portion;
A plating step of performing a plating treatment on the lead frame after removing the resin material in the groove;
And a cutting step of cutting the lead frame subjected to the plating treatment along the groove portion. 제1항에 있어서,
상기 수지 봉지 공정과 상기 레이저광 조사 공정과의 사이에, 또는, 상기 레이저광 조사 공정과 상기 도금 공정과의 사이에, 상기 수지재에서의 상기 리드 프레임의 상기 홈부와는 반대측의 표면에 레이저 마킹을 행하는 공정을 더욱 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 1,
Between the resin encapsulation process and the laser light irradiation process, or between the laser light irradiation process and the plating process, laser marking on the surface of the resin material opposite to the groove portion of the lead frame A method for manufacturing a semiconductor device, further comprising a step of performing: 제1항 또는 제2항에 있어서,
상기 도금 공정에서는, 상기 리드 프레임에 세정 처리를 행하고 나서 상기 도금 처리를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1 or 2,
In the plating step, a cleaning treatment is performed on the lead frame and then the plating treatment is performed. 제1항 또는 제2항에 있어서,
상기 홈부가 상기 리드 프레임을 에칭함에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1 or 2,
The method of manufacturing a semiconductor device, wherein the groove portion is formed by etching the lead frame. 제1항 또는 제2항에 있어서,
상기 수지 봉지 공정 전에, 상기 리드 프레임의 상기 홈부측에 보호 필름을 첩부하는 공정과,
상기 레이저광 조사 공정 전에, 상기 보호 필름을 상기 리드 프레임으로부터 벗기는 공정을 또한 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1 or 2,
Before the resin encapsulation step, a step of attaching a protective film to the groove side of the lead frame,
And a step of removing the protective film from the lead frame before the laser light irradiation step. 제1항 또는 제2항에 있어서,
상기 절단 공정에서는, 블레이드 또는 레이저광을 이용하여 상기 리드 프레임을 절단하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1 or 2,
In the cutting step, the lead frame is cut using a blade or a laser beam.
KR1020200051468A 2019-05-16 2020-04-28 Manufacturing method of semiconductor apparatus KR102397616B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019092689A JP6827495B2 (en) 2019-05-16 2019-05-16 Manufacturing method of semiconductor devices
JPJP-P-2019-092689 2019-05-16

Publications (2)

Publication Number Publication Date
KR20200132698A true KR20200132698A (en) 2020-11-25
KR102397616B1 KR102397616B1 (en) 2022-05-13

Family

ID=73222502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200051468A KR102397616B1 (en) 2019-05-16 2020-04-28 Manufacturing method of semiconductor apparatus

Country Status (4)

Country Link
JP (1) JP6827495B2 (en)
KR (1) KR102397616B1 (en)
CN (1) CN111952204A (en)
TW (1) TWI743778B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023039266A (en) * 2021-09-08 2023-03-20 Ｔｏｗａ株式会社 Method of manufacturing semiconductor device and lead frame
JP2023047750A (en) * 2021-09-27 2023-04-06 Ｔｏｗａ株式会社 Semiconductor device and manufacturing method thereof
JP2023144386A (en) * 2022-03-28 2023-10-11 Ｔｏｗａ株式会社 Manufacturing method of workpiece, manufacturing method of semiconductor device, and manufacturing device for workpiece

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277636A (en) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd Preparation of semiconductor device
JP2011077278A (en) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd Semiconductor device, and method of manufacturing the same
JP2012054293A (en) * 2010-08-31 2012-03-15 Hitachi Chem Co Ltd Method of manufacturing semiconductor device
JP2014138075A (en) * 2013-01-16 2014-07-28 Hitachi Metals Ltd Lead frame and method of manufacturing the same
JP2014187308A (en) * 2013-03-25 2014-10-02 Renesas Electronics Corp Semiconductor device manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191240A (en) * 2003-12-25 2005-07-14 Renesas Technology Corp Semiconductor device and method for manufacturing the same
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
EP3128539B1 (en) * 2014-03-27 2020-01-08 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device
JP2016219520A (en) * 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 Semiconductor device and manufacturing method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277636A (en) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd Preparation of semiconductor device
JP2011077278A (en) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd Semiconductor device, and method of manufacturing the same
JP2012054293A (en) * 2010-08-31 2012-03-15 Hitachi Chem Co Ltd Method of manufacturing semiconductor device
JP2014138075A (en) * 2013-01-16 2014-07-28 Hitachi Metals Ltd Lead frame and method of manufacturing the same
JP2014187308A (en) * 2013-03-25 2014-10-02 Renesas Electronics Corp Semiconductor device manufacturing method

Also Published As

Publication number Publication date
TWI743778B (en) 2021-10-21
JP6827495B2 (en) 2021-02-10
TW202044420A (en) 2020-12-01
JP2020188186A (en) 2020-11-19
KR102397616B1 (en) 2022-05-13
CN111952204A (en) 2020-11-17

Similar Documents

Publication Publication Date Title
KR20200132698A (en) Manufacturing method of semiconductor apparatus
KR102452097B1 (en) Lead frame and semi-conductor device
KR102139034B1 (en) Method of manufacturing resin-encapsulated semiconductor device, and lead frame
US8378479B2 (en) Semiconductor device and method for fabricating semiconductor device
JP2019160882A (en) Semiconductor device and manufacturing method thereof
JP7545957B2 (en) Packaging method for sidewall plating with conductive film
WO2023047720A1 (en) Semiconductor device and method for manufacturing same
WO2023037682A1 (en) Semiconductor device manufacturing method and lead frame
WO2023188587A1 (en) Method for manufacturing processed article, method for manufacturing semiconductor device, and device for manufacturing processed article
US20090098682A1 (en) Method for Singulating a Group of Semiconductor Packages that Contain a Plastic Molded Body
WO2023112395A1 (en) Laser processing device, laser processing method, and semiconductor device manufacturing method
JP2001144035A (en) Producing method for semiconductor device and semiconductor device
JP2002289757A (en) Lead cutting method of electronic component
JPH08236574A (en) Method of assembling semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant