KR20200128774A - 경계면 구조 기반의 구조 연산 방법 및 장치 - Google Patents

Abstract

구조 연산 방법은, 복수의 솔리드들로 이루어진 입력 솔리드 구조 및 공정 구조를 나타내는 입력 데이터를 제공하는 단계; 상기 입력 솔리드 구조를 상기 복수의 솔리드들의 입력 경계면들에 대한 속성 정보를 포함하는 입력 경계면 구조로 변환하는 단계; 상기 입력 경계면 구조에 상기 공정 구조를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공하는 단계; 및 상기 출력 경계면 구조에 기초하여 출력 데이터를 제공하는 단계를 포함한다. 경계면 구조를 이용하여 경계면에서의 구조 연산 및 다각면의 삼각화 회수를 감소하여 데이터 처리 시간을 감소할 수 있다.

Description

경계면 구조 기반의 구조 연산 방법 및 장치{Methods and devices of performing structure operation based on boundary surface structure}

본 발명은 데이터 프로세싱에 관한 것으로서, 더욱 상세하게는 경계면 구조 기반의 구조 연산 방법 및 장치에 관한 것이다.

삼차원 구조를 나타내는 데이터는 잡음이나 에러를 포함하게 된다. 이러한 잡음이나 결함을 실제 구조와 분리하여 제거하는 것이 용이하지 않다. 삼차원 구조의 잡음이나 결함은 구조 연산 중에 발생하고, 이러한 잡음이나 결함을 제거할 수 있다고 하더라도 처리 시간이 많이 소요되는 문제가 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은, 삼차원 구조의 잡음이나 결함의 발생을 감소할 수 있는 구조 연산 방법 및 장치를 제공하는 것이다.

또한 본 발명의 일 목적은, 상기 구조 연산 방법을 수행하거나 상기 구조 연산 장치를 포함하는 전자 시스템을 제공하는 것이다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 구조 연산 방법은, 복수의 솔리드들로 이루어진 입력 솔리드 구조 및 공정 구조를 나타내는 입력 데이터를 제공하는 단계; 상기 입력 솔리드 구조를 상기 복수의 솔리드들의 입력 경계면들에 대한 속성 정보를 포함하는 입력 경계면 구조로 변환하는 단계; 상기 입력 경계면 구조에 상기 공정 구조를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공하는 단계; 및 상기 출력 경계면 구조에 기초하여 출력 데이터를 제공하는 단계를 포함한다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 구조 연산 장치는, 구조 변환부 및 연산부를 포함한다.

상기 구조 변환부는 복수의 솔리드들로 이루어진 입력 솔리드 구조를 상기 복수의 솔리드들의 입력 경계면들에 대한 속성 정보를 포함하는 입력 경계면 구조로 변환한다.

상기 연산부는 상기 입력 경계면 구조에 공정 구조를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공한다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 컴퓨터 기반의 전자 시스템은 입력 장치, 메모리, 출력 장치 및 프로세서를 포함한다.

상기 입력 장치는 복수의 솔리드들로 이루어진 입력 솔리드 구조 및 공정 구조를 나타내는 입력 데이터를 수신한다.

상기 메모리는 상기 입력 데이터에 기초하여 복수의 솔리드들로 이루어진 입력 솔리드 구조를 상기 복수의 솔리드들의 입력 경계면들에 대한 속성 정보를 포함하는 입력 경계면 구조로 변환하고 상기 입력 경계면 구조에 상기 공정 구조를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공하는 프로그램 루틴들에 대한 정보를 저장한다.

상기 출력 장치는 상기 입력 솔리드 구조 및 상기 출력 경계면 구조에 상응하는 출력 솔리드 구조를 표시한다.

상기 프로세서는 상기 입력 장치, 상기 출력 장치 및 상기 메모리와 연결되어 상기 프로그램 루틴들의 실행을 제어하는 프로세서를 포함한다.

본 발명의 실시예들에 따른 구조 연산 방법, 구조 연산 장치 및 이를 포함하는 전자 시스템은, 경계면 구조를 이용하여 경계면에서의 구조 연산 및 다각면의 삼각화 회수를 감소하여 데이터 처리 시간을 감소할 수 있다.

또한 본 발명의 실시예들에 따른 구조 연산 방법, 구조 연산 장치 및 이를 포함하는 전자 시스템은, 경계면 구조를 이용하여 인접하는 솔리드들의 경계면에서 수행되는 구조 연산을 감소함으로써 삼차원 구조의 잡음이나 결함의 발생을 감소할 수 있다.

도 1은 본 발명의 실시예들에 따른 구조 연산 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 구조 연산 장치를 나타내는 블록도이다.
도 3은 솔리드 구조의 일 예를 나타내는 도면이다.
도 4는 본 발명의 실시예들에 따른 경계면 구조를 나타내는 도면이다.
도 5는 본 발명의 실시예들에 따른 식각 연산 방법을 나타내는 순서도이다.
도 6a, 6b 및 6c는 입력 경계면 구조 및 공정 구조의 일 예를 나타내는 도면들이다.
도 7a, 7b 및 7c는 본 발명의 실시예들에 따른 식각 연산 방법을 나타내는 나타내는 순서도들이다.
도 8 내지 16은 본 발명의 실시예들에 따른 식각 연산 방법을 설명하기 위한 도면들이다.
도 17a 및 17b는 본 발명의 실시예들에 따른 구조 연산 방법의 출력 경계면 구조에 대한 경계선 일치를 나타내는 도면들이다.
도 18a 내지 22는 본 발명의 실시예들에 따른 식각 연산 방법을 설명하기 위한 도면들이다.
도 23a 및 23b는 본 발명의 실시예들에 따른 평탄화 연산 방법을 설명하기 위한 도면들이다.
도 24는 본 발명의 실시예들에 따른 증착 연산 방법을 나타내는 순서도이다.
도 25a 내지 29는 본 발명의 실시예들에 따른 증착 연산 방법을 설명하기 위한 도면들이다.
도 30 및 31은 본 발명의 실시예들에 따른 충진 연산 방법을 설명하기 위한 도면들이다.
도 32a 및 32b는 솔리드 구조 기반의 구조 연산에서 발생하는 결함을 설명하기 위한 도면들이다.
도 33은 본 발명의 실시예들에 따른 구조 연산 방법을 나타내는 순서도이다.
도 34는 경계 조건들의 설정을 설명하기 위한 도면이다.
도 35는 경계 조건의 설정에 따른 구조 잡음 제거를 설명하기 위한 도면이다.
도 36은 본 발명의 실시예들에 따른 구조 잡음 제거 방법을 나타내는 순서도이다.
도 37은 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 구조 연산 방법을 나타내는 순서도이다.

도 1을 참조하면, 복수의 솔리드들로 이루어진 입력 솔리드 구조 및 공정 구조를 나타내는 입력 데이터를 제공한다(S100).

상기 솔리드 입력 구조 및 상기 공정 구조는 삼차원의 구조일 수 있다. 삼차원 입력 구조는 형상이 다면체로 분할된 도형이다. 삼차원 입력 구조는 정점, 에지, 면 및 솔리드(solid)의 구조 요소들로 이루어질 수 있다.

상기 공정 구조는 식각 공정의 식각면, 평탄화 공정의 평탄화면, 증착 공정의 증착면, 충진 공정의 충진면 등을 포함할 수 있다.

이러한 솔리드 입력 구조 및 공정 구조를 나타내는 입력 데이터는 다양한 방법으로 제공될 수 있다.

일 실시예에서, 상기 입력 데이터는 반도체 설계 자동화(EDA, Electronic Design Automation) 툴에 의해서 생성되는 데이터일 수 있다.

다른 실시예에서, 상기 입력 데이터는 이미지 센서를 이용하여 촬영된 영상을 처리하여 제공되는 데이터일 수 있다.

또 다른 실시예에서, 상기 입력 데이터는 컴퓨터 비젼을 이용하여 재구성되는 데이터일 수 있다.

입력 데이터의 제공 방법은 상기와 같은 예시적인 방법들에 한정되지 않으며 그 밖의 다양한 방법들에 의해 제공될 수 있다.

상기 입력 솔리드 구조를 상기 복수의 솔리드들의 입력 경계면들에 대한 속성 정보를 포함하는 입력 경계면 구조로 변환한다(S200). 솔리드 구조 및 경계면 구조에 대해서는 도 3 및 4를 참조하여 후술한다.

상기 입력 경계면 구조에 상기 공정 구조를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공한다(S300). 상기 출력 경계면 구조에 기초하여 출력 데이터를 제공한다(S400).

상기 입력 경계면 구조와 마찬가지로, 상기 출력 경계면 구조는 출력 경계면들에 대한 속성 정보를 포함한다. 일 실시예에서, 상기 출력 경계면 구조에 상응하는 데이터를 상기 출력 데이터로서 제공할 수 있다. 다른 실시예에서, 상기 출력 경계면 구조를 출력 솔리드 구조로 변환하여 상기 출력 솔리드 구조에 상응하는 데이터를 상기 출력 데이터로서 제공할 수 있다.

이와 같이, 본 발명의 실시예들에 따른 구조 연산 방법은 경계면 구조를 이용하여 경계면에서의 구조 연산 및 다각면의 삼각화 회수를 감소하여 데이터 처리 시간을 감소할 수 있다. 또한 본 발명의 실시예들에 따른 구조 연산 방법은 경계면 구조를 이용하여 인접하는 솔리드들의 경계면에서 수행되는 구조 연산을 감소함으로써 삼차원 구조의 잡음이나 결함의 발생을 감소할 수 있다.

도 2는 본 발명의 실시예들에 따른 구조 연산 장치를 나타내는 블록도이다.

도 2를 참조하면, 구조 연산 장치(20)는 구조 변환부(STRCON)(21), 연산부(OPR)(22) 및 잡음 제거부(NSRM)(23)를 포함할 수 있다.

구조 변환부(21)는 입력 데이터(DIN)를 수신하고 입력 데이터(DIN)에 포함되는 복수의 솔리드들로 이루어진 입력 솔리드 구조를 복수의 솔리드들의 입력 경계면들에 대한 속성 정보를 포함하는 입력 경계면 구조(IBST)로 변환한다. 실시예에 따라서, 구조 연산 장치(20)는 입력 데이터(DIN)에 포함되는 솔리드 구조 기반의 공정 구조를 경계면 구조 기반의 공정 구조(PST)로 변환할 수도 있다.

연산부(22)는 입력 경계면 구조(IBST)에 공정 구조(PST)를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공한다.

일 실시예서, 연산부(22)는 상기 출력 경계면 구조에 상응하는 데이터를 출력 데이터(DOUT)로서 제공할 수 있다.

다른 실시예에서, 연산부(22)는 상기 출력 경계면 구조를 출력 솔리드 구조로 변환하여 상기 출력 솔리드 구조에 상응하는 데이터를 출력 데이터(DOUT)로서 제공할 수 있다.

잡음 제거부(23)는 입력 데이터(DIN), 출력 데이터(DOUT) 및/또는 구조 연산 중에 발생하는 데이터에 대한 구조 잡음 또는 구조 결함을 감소할 수 있다.

일 실시예에서, 잡음 제거부(23)는 경계 조건들에 기초하여 수신된 데이터가 나타내는 입력 구조에 대한 평활화를 수행하고 상기 입력 구조에서 노이즈를 제거한 구조를 나타내는 데이터를 제공할 수 있다. 잡음 제거부(23)의 기능은 다양한 방법으로 수행될 수 있다. 예를 들어, 잡음 제거부(23)가 수행하는 평활화(smoothing)는 표면 에너지 최소화를 이용한 구조 재구축 방법에 의해 수행될 수 있다. 잡음 제거부(23)의 예시적인 평활화 방법에 대해서 도 33 내지 36을 참조하여 후술한다.

해당 기술 분야의 숙련된 당업자는 본 발명의 실시예들에 따른 구조 연산 장치(20) 및 구조 연산 방법이 소프트웨어, 하드웨어 또는 소프트웨어 및 하드웨어의 조합에 의해 구현될 수 있음을 이해할 수 있을 것이다. 예를 들어, 구조 연산 장치(20) 및 구조 연산 방법은 컴퓨터로 판독 가능한 매체에 저장된 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다.

상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다.

도 3은 솔리드 구조의 일 예를 나타내는 도면이다.

도 3을 참조하면, 입력 솔리드 구조(ISST)는 솔리드들(SD1~SD4)의 각각에 대하여 솔리드들을 이루는 물질들(MA, MB, MC, NN) 및 솔리드들의 위치를 나타내는 영역 식별값들(R1~R4)과 같은 속성 정보를 할당하는 구조일 수 있다.

다시 말해, 입력 솔리드 구조(ISST)에서는, 솔리드들(SD1~SD4)의 각각에 대하여 구조 요소들이 그룹화되고, 상기 그룹들에 대해 상기 속성 정보가 할당될 수 있다. 도 3에서, MA는 제1 물질을 나타내고, MB는 제2 물질을 나타내고, MC는 제3 물질을 나타내고, NN는 물질이 없는 빈 공간임을 나타낸다.

도 4는 본 발명의 실시예들에 따른 경계면 구조를 나타내는 도면이다. 도 4에는 도 3의 입력 솔리드 구조(ISST)를 변환한 입력 경계면 구조(IBST)가 도시되어 있다.

도 4를 참조하면, 입력 경계면 구조(IBST)는 입력 솔리드 구조(ISST) 중에서 구조 연산의 대상이 되는 체적을 나타내는 바운딩 박스(BBOX)를 설정하고, 상기 구조 연산의 대상이 되는 입력 경계면들은 바운딩 박스(BBOX)의 내부에 포함될 수 있다.

일 실시예에서, 복수의 입력 경계면들(BS1~BS10)의 각각에 대하여, 각각의 입력 경계면의 양쪽에 위치하는 2개의 솔리드들 또는 물질들(MA, MB, MC)을 나타내는 물질 속성(ATT_M)을 할당함으로써 입력 솔리드 구조(ISST)를 입력 경계면 구조(IBST)로 변환할 수 있다. 물질 속성(ATT_M)은 각각의 입력 경계면의 양쪽에 위치하는 2개의 솔리드들을 나타낸다.

예를 들어, MA_MB는 상응하는 입력 경계면의 양쪽에 제1 물질(MA) 및 제2 물질(MBG)의 솔리드들이 있음을 나타낸다. 물질 속성(ATT_M)에서 NN은 물질이 없는 빈 공간임을 나타낸다. 도 4에 도시된 화살표는 각 입력 경계면의 노말 벡터를 나타낸다. 이 경우 MA_MB의 표시는 노말 벡터의 방향의 방향과 연관시킬 수 있으며 제1 물질(MA)로부터 제2 물질(MB)로의 방향이 노말 벡터의 포지티브 방향(positive direction)으로 정의될 수 있다.

다른 실시예에서, 복수의 입력 경계면들(BS1~BS10)의 각각에 대하여, 상기 물질 속성(ATT_M) 뿐만 아니라, 영역 속성(ATT_R)을 할당함으로써 입력 솔리드 구조(ISST)를 입력 경계면 구조(IBST)로 변환할 수 있다.

예를 들어, 동일한 물질 속성(ATT_M)에 상응하는 입력 경계면은 복수의 서브 입력 경계면들로 분할될 수 있고, 상기 복수의 서브 입력 경계면들의 각각에 대하여, 각각의 서브 입력 경계면을 나타내는 영역 속성(ATT_R)을 할당할 수 있다. 도 4의 예에서, 4개의 입력 경계면들(BS1~BS4)는 동일한 물질 속성(ATT_M)을 갖는 하나의 입력 경계면으로 간주될 수 있다. 이 경우 입력 경계면(S1~S4)은 다시 4개의 서브 입력 경계면들로 분할될 수 있고, 4개의 서브 입력 경계면들에 대하여 서로 다른 영역 식별값들(R1~R4)을 할당할 수 있다.

입력 경계면 구조(IBST)에서는, 경계면들(SD1~SD10)의 각각에 대하여 구조 요소들이 그룹화되고, 상기 그룹들에 대해 상기 속성 정보가 할당될 수 있다. 즉 동일한 그룹에 속하는 구조 요소들에 대해서 동일한 속성 정보가 할당될 수 있다.

도 5는 본 발명의 실시예들에 따른 식각 연산 방법을 나타내는 순서도이다.

도 5에는 전술한 공정 구조(PST)는 식각면에 상응하고, 전술한 구조 연산은 입력 솔리드 구조의 물질들을 상기 식각면을 따라 제거하는 식각 공정에 상응하는 경우의 식각 연산 방법이 도시되어 있다.

도 5를 참조하면, 입력 경계면들 중에서 식각면에 의해 제거되고 남은 부분들에 해당하는 잔차 경계면들에 상응하는 잔차 경계면 구조를 제공한다(S311).

상기 식각면 중에서 실제로 식각된 부분들에 해당하고 식각된 솔리드들을 기준으로 분할된 유효 식각면들을 제공한다(S312).

상기 유효 식각면들에 상기 속성 정보를 할당하여 연산 경계면 구조를 제공한다(S313).

상기 잔차 경계면 구조 및 상기 연산 경계면 구조를 병합하여 상기 출력 경계면 구조를 제공한다(S314).

도 5의 식각 연산 방법은, 도 6a 내지 22를 참조하여 더욱 구체적으로 설명하기로 한다. 이하, 설명의 편의를 위하여, 삼차원 구조를 단면도를 이용하여 설명한다.

예를 들어, 도 6a에는 삼차원 구조를 XZ평면과 평행한 평면으로 절단한 단면 구조가 도시되어 있다. 상기 삼차원 구조는 Y 방향으로 모두 동일한 것으로 가정한다. 따라서, 도 6a에 도시된 점들(dots)은 상기 삼차원 구조의 Y방향으로 길계 신장된 직선들을 나타내고, 도 6a 도시된 라인들(lines)은 Y방향으로 길게 신장된 평면들을 나타낸다.

도 6a, 6b 및 6c는 입력 경계면 구조 및 공정 구조의 일 예를 나타내는 도면들이다.

도 6a는 입력 경계면 구조(IBST1)의 일 예를 나타내고, 도 6b는 식각 공정에 상응하는 공정 구조(PST1)의 일 예를 나타내고, 도 6c는 도 6a의 입력 경계면 구조(IBST1) 및 도 6b의 공정 구조(PST1)를 단순 병합한 구조(IBST1+PST1)를 나타낸다.

도 6a를 참조하면, 입력 경계면 구조(IBST1)는 제1 내지 제6 입력 경계면들(BS11~BS16)을 포함할 수 있다. 전술한 바와 같이, 제1 내지 제6 입력 경계면들(BS11~BS16)의 속성 정보는 각각의 입력 경계면의 양쪽에 위치하는 2개의 솔리드들 또는 물질들(MA, MB, MC, NN)을 나타내는 물질 속성을 포함할 수 있다. 물질 속성으로 입력 경계면 구조(IBST1)를 표현하면 다음과 같다.

BS11 → MA_MB

BS12, BS13 → MB_MC

BS14 → MB_NN

BS15, BS16 → MC_NN

도 6b를 참조하면, 공정 구조(PST1)는 식각면(ES)을 포함할 수 있다. 도 6b의 식각면을 구조는 도 8을 참조하여 후술하는 D 구조에 해당한다. 도 6a의 입력 경계면 구조(IBST1)에 도 6b의 공정 구조(BST1)를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공할 수 있다. 즉, 식각 공정에 상응하는 구조 연산을 수행함으로써 입력 경계면 구조(IBST1)를 식각면(ES)으로 식각한 후의 출력 경계면 구조를 제공할 수 있다.

도 7a, 7b 및 7c는 본 발명의 실시예들에 따른 식각 연산 방법을 나타내는 나타내는 순서도들이고, 도 8 내지 16 및 도 18a 내지 22는 본 발명의 실시예들에 따른 식각 연산 방법을 설명하기 위한 도면들이고, 도 17a 및 17b는 본 발명의 실시예들에 따른 구조 연산 방법의 출력 경계면 구조에 대한 경계선 일치를 나타내는 도면들이다.

도 7a를 참조하면, 입력 경계면 구조(IBST)를 수신하여 A 구조로 설정하고, 공정 구조(PST)를 수신하여 B 구조로 설정할 수 있다(S11). 전술한 바와 같이, 구조 연산의 대상이 되는 체적을 정의하기 위해 A 구조에 상응하는 바운딩 박스(BBOX)를 나타내는 C 구조를 설정한다(C=get_bbox(A))(S12). B구조를 C 구조로 절단하여 D 구조를 제공한다(D=truncate(B,C))(S13).

예를 들어, 입력 경계면 구조(IBST)가 도 6a의 입력 경계면 구조(IBST1)인 경우, 도 8에 도시된 바와 같이, B 구조를 C 구조로 절단하여 D 구조를 제공할 수 있다. 이 경우, B 구조의 식각면(ES') 중에서 바운딩 박스(BBOX)의 외부 부분이 절단되어 D 구조는 도 6b의 공정 구조(PST1)에 상응한다. 전체 입력 구조를 복수의 바운딩 박스들로 분할하여 바운딩 박스마다 구조 연산을 수행한 후에, 상기 복수의 바운딩 박스들에 상응하는 복수의 연산 결과들을 병합함으로써 상기 전체 입력 구조에 상응하는 전체 출력 구조를 제공할 수 있다.

실시예에 따라서, 입력 경계면들의 각각을 식각 공정에 의해 식각되는 식각 허용 입력 경계면 또는 상기 식각 공정에 의해 식각되지 않는 식각 방지 입력 경계면으로 분류할 수 있다(E=target_mat(A), F=non_target_mat(A))(S14).

도 9에는 A 구조가 도 6a의 입력 경계면 구조(IBST1)에 해당하고 D 구조가 도 6b의 공정 구조(PST1)에 해당하는 경우에 대하여 상기 식각 허용 입력 경계면들을 포함하는 E 구조 및 상기 식각 방지 입력 경계면을 포함하는 F 구조가 도시되어 있다. 즉 도 9의 E 구조 및 F 구조는 제1 물질(MA)은 식각이 허용되지 않는 물질이고 제2 물질(MB) 및 제3 물질(MC)는 식각이 허용되는 물질임을 나타낸다.

식각면(ES) 중에서 실제로 식각된 부분들에 해당하고 식각된 솔리드들을 기준으로 분할된 유효 식각면들을 제공한다(G=get_intersect_surface(E,D))((S15). 식각면 중에서 상기 식각 방지 교차면의 하부 부분에 해당하는 무효 식각면을 제공하고, 상기 식각면 중에서 상기 무효 식각면을 제거하여 상기 유효 식각면들을 제공할 수 있다. 도 8의 D 구조 및 도 9의 E 구조에 대하여, 실제로 식각된 부분들에 해당하는 유효 식각면들을 포함하는 G 구조가 도 10에 도시되어 있다.

식각 방지 입력 경계면을 포함하는 F 구조와 식각면(ES)에 상응하는 D 구조의 교차선들에 기초하여 상기 식각 방지 입력 경계면을 분할한다(I=split(H,D))(S16). 이와 같은 분할에 의해, 식각 방지 입력 경계면 중에서 상기 식각면에 의해 분할되는 부분에 해당하는 식각 방지 교차면을 제공할 수 있다. 도 11에는 상기 교차선들에 의해 상기 식각 방지 입력 경계면이 분할된 I 구조가 도시되어 있으며, 이 경우, 식각 방지 입력 경계면(BS21, BS22, BS23)의 가운데 부분이 식각 방지 교차면(BS23)에 해당한다.

유효 식각면들을 포함하는 G 구조의 사이즈, 즉 상기 유효 식각면들의 사이즈가 0보다 큰지 여부를 판별한다(S17). 유효 식각면들이 존재하는 경우(S17: YES)에 대해 도 7b를 참조하여 설명하고, 유효 식각면들이 존재하지 않는 경우(S17: NO)에 대해 도 7c를 참조하여 설명한다.

도 7b를 참조하면, 상기 입력 경계면들 중에서 상기 식각면에 의해 제거되고 남은 부분들에 해당하는 잔차 경계면들을 포함하는 잔차 경계면 구조를 제공한다(J=trim(E,D))(S21).

도 12에는 도 9의 E 구조에 포함되는 식각 허용 경계면들 중에서 도 8의 D 구조에 포함되는 식각면(ES)에 의해 제거되고 남은 부분들에 해당하는 잔차 경계면들을 포함하는 J 구조가 도시되어 있다.

식각면 중에서 실제로 식각된 부분들을 식각된 솔리드들 또는 물질들을 기준으로 분할한다(L=split(G,E))(S22). 도 13에는 실제로 식각된 부분들에 해당하는 유효 식각면들을 포함하는 도 10의 G 구조가 유효 식각면들을 포함하는 도 9의 E 구조를 기준으로 분할된 L 구조가 도시되어 있다.

분할된 유효 식각면들에 전술한 바와 같은 속성 정보, 예를 들어, 물질 속성을 할당하여(set_attribute(L)) 연산 경계면 구조를 제공한다(S23),

분할된 식각 방지 입력 경계면에 상기 속성 정보를 할당하여(set_attribute(I) 식각 방지 교차면 전체에 대한 경계면 구조를 결정한다 (S24). 식각 방지 입력 경계면 중에서 전술한 식각 방지 교차면에 대해서만 상기 속성 정보를 새로 할당하고, 나머지 부분들에 대해서는 식각 방지 입력 경계면의 해당 부분들에 대한 속정 정보가 그대로 유지될 수 있다.

이후 속성 정보가 할당된 상기 잔차 경계면들 및 상기 유효 식각면들을 병합한다(M=merge(J,L))(S25). 도 14에는 잔차 경계면들을 포함하는 도 12의 J 구조 및 유효 식각면들을 포함하는 도 13의 L 구조를 병합한 M 구조가 도시되어 있다.

단계 25에서 병합된 구조에 다시 상기 속성 정보가 할당된 식각 방지 입력 경계면을 병합한다(N=merge(M,I))(S26). 도 15에는 도 11의 식각 방지 입력 경계면을 포함하는 I구조를 도 14의 M 구조에 병합한 N 구조가 도시되어 있다.

이와 같이 최종적으로 병합된 구조를 출력 경계면 구조로서 출력한다(S27).

도 15에는 도 6a 내지 14를 참조하여 설명한 바와 같은 N구조, 즉 도 6a의 입력 경계면 구조(IBST1) 및 도 6b의 공정 구조(PST1)에 상응하는 출력 경계면 구조(OBST1)가 도시되어 있다. 물질 속성으로 출력 경계면들(BS21~BS35)를 포함하는 출력 경계면 구조(OBST1)를 표현하면 다음과 같다.

BS21, BS22 → MA_MB

BS23 → MA_NN

BS24, BS25, BS30, BS31 → MB_NN

BS26, BS27, BS32, BS33 → MB_MC

BS28, BS29, BS34, BS35 → MC_NN

도 16에는 도 6a 내지 14를 참조하여 설명한 바와 유사하지만, 도 6a의 제1 입력 경계면(BS11)이 식각 방지 입력 경계면이 아니라 식각 허용 입력 경계면에 해당하는 경우의 N구조, 즉 출력 경계면 구조(OBST1')가 도시되어 있다. 도 16의 출력 경계면 구조(OBST1')는 출력 경계면(BS23')을 제외하고는 도 15의 출력 경계면 구조(OBST1)와 같다. 출력 경계면(BS23')의 물질 속성은 다음과 같다.

BS23' → MA_NN

도 17a 및 17b는 경계선 일치화 과정을 설명하기 위한 도면이다. 2개의 경계면들이 교차하는 경계선(BL)에 대하여, 도 17a에는 경계선 일치화 과정을 수행하기 이전의 메시 구조가 도시되어 있고, 도 17b에는 경계선 일치화 과정을 수행한 후의 메시 구조가 도시되어 있다.

도 17a 및 17b에 도시된 바와 같이, 경계면 구조에 포함되는 경계면들의 경계선들에 포함되는 에지들 중에서 기준 값보다 길이가 작은 에지들을 제거할 수 있다. 이 경우, 짧은 길이의 에지의 양쪽 정점들이 하나로 병합되고 구조 잡음 또는 구조 결함이 제거 또는 감소될 수 있다.

다시 도 7c를 참조하면, 유효 식각면들이 존재하지 않는 경우(S17: NO)에, 실제로 식각된 물질이 존재하는지를 판단한다(S31). 실제로 식각된 물질이 존재하지 않는 경우(S31: NO), 입력 경계면 구조 자체를 출력 경계면 구조로서 출력한다(S32).

도 18a 내지 18c는, 이와 같이 입력 경계면 구조 자체를 출력하는 경우를 나타낸다.

도 18a는 입력 경계면 구조(IBST2)의 일 예를 나타내고, 도 18b는 식각 공정에 상응하는 공정 구조(PST2)의 일 예를 나타내고, 도 18c는 도 18a의 입력 경계면 구조(IBST2) 및 도 18b의 공정 구조(PST2)를 단순 병합한 구조(IBST2+PST2)를 나타낸다. 이 경우에는 실제로 식각되는 물질이 없기 때문에, 출력 경계면 구조는 입력 경계면 구조(IBST2)와 동일하게 된다.

물질 속성으로 도 18a의 입력 경계면들(BS11, BS12)을 포함하는 입력 경계면 구조(IBST2)를 표현하면 다음과 같다.

BS11 → MA_MB

BS12 → MB_NN

한편, 물질 속성으로 출력 경계면들(BS21, BS22)를 포함하는 출력 경계면 구조를 표현하면 다음과 같다. 입력 경계면(BS11)은 출력 경계면(BS21)과 동일하고, 입력 경계면(BS12)은 출력 경계면(BS22)과 동일하므로, 하기의 출력 경계면 구조는 입력 경계면 구조(IBST2)와 동일한 구조임을 알 수 있다.

BS21 → MA_MB

BS22 → MB_NN

도 19a 내지 19c는 실제로 식각된 물질이 존재하는 경우(S31: YES)에 대해 설명하기 위한 도면들이다.

도 19a는 입력 경계면 구조(IBST3)의 일 예를 나타내고, 도 19b는 식각 공정에 상응하는 공정 구조(PST3)의 일 예를 나타내고, 도 19c는 도 19a의 입력 경계면 구조(IBST3) 및 도 19b의 공정 구조(PST3)를 단순 병합한 구조(IBST3+PST3)를 나타낸다.

도 19a를 참조하면, 입력 경계면 구조(IBST3)는 제1 내지 제3 입력 경계면들(BS11~BS13)을 포함할 수 있다. 전술한 바와 같이, 제1 내지 제3 입력 경계면들(BS11~BS13)의 속성 정보는 각각의 입력 경계면의 양쪽에 위치하는 2개의 솔리드들 또는 물질들(MA, MB, MC, NN)을 나타내는 물질 속성을 포함할 수 있다. 물질 속성으로 입력 경계면 구조(IBST3)를 표현하면 다음과 같다.

BS11 → MA_MB

BS12 → MB_MC

BS13 → MC_NN

도 19b를 참조하면, 공정 구조(PST3)는 식각면(ES)을 포함할 수 있다. 도 19a의 입력 경계면 구조(IBST3)에 도 19b의 공정 구조(PST3)를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공할 수 있다.

다시 말해, 식각 공정에 상응하는 구조 연산을 수행함으로써 입력 경계면 구조(IBST3)를 식각면(ES)으로 식각한 후의 출력 경계면 구조를 제공할 수 있다.

도 20에는 도 19a의 입력 경계면 구조(IBST3) 및 도 19b의 공정 구조(PST3)에 대하여, 식각 허용 입력 경계면들을 포함하는 E 구조 및 식각 방지 입력 경계면을 포함하는 F 구조가 도시되어 있다.

다시 도 7c를 참조하면, 실제로 식각된 물질이 존재하는 경우(S31: YES), 식각면에 속성 정보를 부여한다(set_attribute(D))(S33).

상기 입력 경계면들 중에서 상기 식각면에 의해 제거되고 남은 부분들에 해당하는 잔차 경계면들을 포함하는 잔차 경계면 구조를 제공한다(J=trim(E,D))(S34).

도 21a에는 도 20의 E 구조에 포함되는 식각 허용 경계면들 중에서 도 19b의 D 구조에 포함되는 식각면(ES)에 의해 제거되고 남은 부분들에 해당하는 잔차 경계면들을 포함하는 J 구조가 도시되어 있다.

상기 잔차 경계면들 및 상기 식각 방지 입력 경계면을 병합한다(K=merge(J,F)(S35). 도 21b에는 도 20의 식각 방지 입력 경계면을 포함하는 F 구조를 도 21a의 잔차 경계면들을 포함하는 J 구조에 병합한 K 구조가 도시되어 있다.

단계 35에서 병합된 구조에 속성 정보가 할당된 공정 구조를 다시 병합한다(N=merge(K,D))(S36). 22에는 도 19b의 식각면을 포함하는 공정 구조(PST3), 즉 D 구조를 도 21b의 K 구조에 병합한 N 구조가 도시되어 있다.

이와 같이 최종적으로 병합된 구조를 출력 경계면 구조로서 출력한다(S37).

도 22에는 도 17c 내지 21b를 참조하여 설명한 바와 같은 N구조, 즉 출력 경계면 구조(OBST3)가 도시되어 있다. 물질 속성으로 출력 경계면들(BS21~BS23)을 포함하는 출력 경계면 구조(OBST3)를 표현하면 다음과 같다.

BS21 → MA_MB

BS22 → MB_MC

BS23 → MC_NN

도 23a 및 23b는 본 발명의 실시예들에 따른 평탄화 연산 방법을 설명하기 위한 도면들이다.

도 23a 및 23b에는 전술한 공정 구조(PST)는 평탄화면에 상응하고, 전술한 구조 연산은 입력 솔리드 구조의 물질들을 상기 평탄화면을 따라 제거하는 평탄화 공정에 상응하는 경우의 평탄화 연산 방법이 도시되어 있다.

도 23a에 도시된 바와 같이, 입력 경계면들(BS11, BS12)을 포함하는 입력 경계면 구조(IBST4)에 대해 상대적으로 높은 레벨의 평탄화면(PS)을 포함하는 공정 구조(PST4)를 적용함으로써 출력 경계면들(BS21, BS22)을 포함하는 출력 경계면 구조(OBST4)를 구할 수 있다. 물질 속성으로 입력 경계면 구조(IBST4)를 표현하면 다음과 같다.

BS11 → MA_MB

BS12 → MB_NN

또한, 물질 속성으로 출력 경계면 구조(OBST4)를 표현하면 다음과 같다.

BS21 → MA_MB

BS22 → MB_NN

마찬가지로, 도 23b에 도시된 바와 같이, 입력 경계면들(BS11, BS12)을 포함하는 입력 경계면 구조(IBST5)에 대해 상대적으로 낮은 레벨의 평탄화면(PS)을 포함하는 공정 구조(PST5)를 적용함으로써 출력 경계면들(BS21, BS22)를 포함하는 출력 경계면 구조(OBST5)를 구할 수 있다. 물질 속성으로 입력 경계면 구조(IBST5)를 표현하면 다음과 같다.

BS11 → MA_MB

BS12 → MB_NN

또한, 물질 속성으로 출력 경계면 구조(OBST5)를 표현하면 다음과 같다.

BS21 → MA_MB

BS22 → MB_NN

도 24는 본 발명의 실시예들에 따른 증착 연산 방법을 나타내는 순서도이다.

도 24에는 전술한 공정 구조(PST)는 증착면에 상응하고, 전술한 구조 연산은 입력 솔리드 구조의 물질들의 상부에 증착 물질을 상기 증착면을 따라 증착하는 증착 공정에 상응하는 경우의 증착 연산 방법이 도시되어 있다.

도 24를 참조하면, 입력 경계면들 중에서 최상부의 입력 경계면들에 대하여, 증착면의 하부 부분에 해당하는 증착 은폐 경계면들 및 상기 증착면의 상부 부분에 해당하는 증착 노출 경계면들을 제공한다(S321).

상기 증착면 중에서 상기 증착 노출 경계면들의 하부를 제거한 부분에 해당하는 유효 증착면들을 제공한다(S322).

상기 증착 노출 경계면들 및 상기 유효 증착면들에 상기 속성 정보를 할당한다(S323).

도 25a 내지 29는 본 발명의 실시예들에 따른 증착 연산 방법을 설명하기 위한 도면들이다.

도 25a, 25b 및 25c는 입력 경계면 구조 및 공정 구조의 일 예를 나타내는 도면들이다.

도 25a는 입력 경계면 구조(IBST6)의 일 예를 나타내고, 도 25b는 증착 공정에 상응하는 공정 구조(PST6)의 일 예를 나타내고, 도 25c는 도 25a의 입력 경계면 구조(IBST6) 및 도 25b의 공정 구조(PST6)를 단순 병합한 구조(IBST6+PST6)를 나타낸다.

도 25a를 참조하면, 입력 경계면 구조(IBST6)는 제1 및 제2 입력 경계면들(BS11, BS12)을 포함할 수 있다. 전술한 바와 같이, 제1 및 제2 입력 경계면들(BS11, BS12)의 속성 정보는 각각의 입력 경계면의 양쪽에 위치하는 2개의 솔리드들 또는 물질들(MA, MB, NN)을 나타내는 물질 속성을 포함할 수 있다. 물질 속성으로 입력 경계면 구조(IBST6)를 표현하면 다음과 같다.

BS11 → MA_MB

BS12 → MB_NN

도 25b를 참조하면, 공정 구조(PST6)는 증착면(DS)을 포함할 수 있다. 도 25a의 입력 경계면 구조(IBST6)에 도 25b의 공정 구조(BST6)를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공할 수 있다. 즉, 증착 공정에 상응하는 구조 연산을 수행함으로써 입력 경계면 구조(IBST6)를 증착면(DS)을 기준으로 증착 물질(MC)을 증착한 후의 출력 경계면 구조를 제공할 수 있다.

도 26에는 도 24 내지 25c를 참조하여 설명한 바와 같은 출력 경계면 구조(OBST6)가 도시되어 있다. 물질 속성으로 출력 경계면들(BS21~BS29)를 포함하는 출력 경계면 구조(OBST6)를 표현하면 다음과 같다.

BS21 → MA_MB

BS22, BS23, BS26 → MB_MC

BS24, BS25 → MB_NN

BS27, BS28, BS29 → MC_NN

전술한 바와 같이, 도 25a의 입력 경계면 구조(IBST6)의 경우, 입력 경계면들(BS11, BS12) 중에서 최상부의 입력 경계면(BS12)에 대하여, 도 25b의 증착 구조(PST6)에 포함된 증착면(DS)의 하부 부분에 해당하는 증착 은폐 경계면들 및 상기 증착면의 상부 부분에 해당하는 증착 노출 경계면들을 결정할 수 있다.

일 실시예에서, 상기 증착 은폐 경계면들의 상기 증착 공정 전의 상기 속성 정보를 상기 증착 물질에 기초하여 갱신하고, 상기 증착 노출 경계면들의 상기 증착 공정 전의 상기 속성 정보를 그대로 유지할 수 있다.

도 26에서, BS22, BS23 및 BS26은 상기 증착 은폐 경계면들에 상응하고, BS24 및 BS25는 상기 증착 노출 경계면들에 상응한다.

증착 공정 전의 입력 경계면(BS12)의 속성 정보(MB_NN)를 증착 물질(MC)에 기초하여 갱신함으로써 증착 은폐 경계면들(BS22, BS23 및 BS26)의 속성 정보(MB_MC)를 구할 수 있다.

또한, 증착 공정 전의 입력 경계면(BS12)의 속성 정보(MB_NN)를 그대로 유지하여 증착 노출 경계면들(B24, B25)의 속성 정보(MB_NN)를 구할 수 있다.

일 실시예에서, 입력 경계면 구조에 포함되는 입력 경계면들 중에서 최상부의 입력 경계면을 제외한 하부 입력 경계면의 상기 증착 공정 전의 상기 속성 정보를 그대로 유지할 수 있다.

예를 들어, 도 25a의 입력 경계면 구조(IBST6)에 포함되는 입력 경계면들(BS11, BS12) 중에서 최상부의 입력 경계면(BS12)을 제외한 하부 입력 경계면(BS11)의 증착 공정 전의 속성 정보(MA_MB)를 그대로 유지하여, 상응하는 출력 경계면(BS21)의 속성 정보(MA_MB)를 구할 수 있다.

도 27에는 도 24 내지 26 참조하여 설명한 바와 유사하지만, 증착 물질(MC)이 최상부의 물질(MB)과 동일한 경우의 출력 경계면 구조(OBST6')이 도시되어 있다. 물질 속성으로 출력 경계면들(BS21 및 BS31)를 포함하는 출력 경계면 구조(OBST6')를 표현하면 다음과 같다.

BS21 → MA_MB

BS31 → MB_NN

도 28 및 29에는 전술한 공정 구조(PST)는 증착면에 상응하고, 전술한 구조 연산은 입력 솔리드 구조의 물질들의 상부에 증착 물질을 상기 증착면을 따라 증착하는 증착 공정에 상응하는 경우의 증착 연산 방법이 도시되어 있다.

도 28에 도시된 바와 같이, 입력 경계면(BS11~BS15)을 포함하는 입력 경계면 구조(IBST7)에 대해 빈 공간에 해당하는 보이드(VD)를 포함하는 증착면(DS)을 포함하는 공정 구조(PST7)를 적용함으로써 출력 경계면들(BS21~BS24)를 포함하는 출력 경계면 구조(OBST7)를 구할 수 있다.

마찬가지로, 도 29에 도시된 바와 같이, 보이드(VD)를 포함하는 입력 경계면들(BS11~BS15)을 포함하는 입력 경계면 구조(IBST8)에 대해 증착면(DS)을 포함하는 공정 구조(PST8)를 적용함으로써 증착과 관련된 출력 경계면들(BS21~BS24)를 포함하는 출력 경계면 구조(OBST8)를 구할 수 있다.

입력 경계면 구조들(IBST7, IBST8) 및 출력 경계면 구조들(OBST7, OBST8)에 할당된 속성 정보는 전술한 바와 같으므로 생략한다.

도 30 및 31은 본 발명의 실시예들에 따른 연산 방법을 설명하기 위한 도면들이다.

도 30 및 31에는 전술한 공정 구조(PST)는 충진면(filling surface)에 상응하고, 전술한 구조 연산은 입력 솔리드 구조의 물질들의 상부에 충진 물질을 충진면을 따라 충진하는 충진 공정에 상응하는 경우의 충진 연산 방법이 도시되어 있다.

도 30에 도시된 바와 같이, 입력 경계면(BS11, BS12)을 포함하는 입력 경계면 구조(IBST9)에 대해 상대적으로 높은 레벨의 충진면(FS)을 포함하는 공정 구조(PST9)를 적용함으로써 출력 경계면들(BS21~BS23)를 포함하는 출력 경계면 구조(OBST9)를 구할 수 있다.

마찬가지로, 도 31에 도시된 바와 같이, 입력 경계면(BS11, BS12)을 포함하는 입력 경계면 구조(IBST10)에 대해 상대적으로 낮은 레벨의 충진면(FS)을 포함하는 공정 구조(PST10)를 적용함으로써 출력 경계면들(BS21~BS29)를 포함하는 출력 경계면 구조(OBST10)를 구할 수 있다.

입력 경계면 구조들(IBST9, IBST10) 및 출력 경계면 구조들(OBST9, OBST10)에 할당된 속성 정보는 전술한 바와 같은 증착의 경우와 동일한 방법으로 결정될 수 있으므로 속성 정보에 대한 설명을 생략한다.

도 32a 및 32b는 솔리드 구조 기반의 구조 연산에서 발생하는 결함을 설명하기 위한 도면들이다.

도 32a는 (MA+MB)-C의 식각 공정에 상응하고, 도 32b는 MA+(MB-C)의 식각 공정에 상응한다.

도 32a에 도시된 바와 같이, 솔리드 구조 기반의 구조 연산에서는 인접하는 2개의 물질들(MA, MB)의 경계면들(BSA, BSB)에서 boolean 연산이 2회 발생한다. 따라서, 2개의 경계면들(BSA, BSB)에 대한 삼각화가 다르게 진행될 경우 2개의 서로 다른 솔리드들에 상응하는 2개의 경계면들(BSA, BSB)에 대한 메시 구조들(MSA, MSB)이 불일치할 가능성이 존재한다.

한편 도 32b에 도시된 바와 같이, 인접한 두 물질에 대해 서로 다른 연산을 수행하는 경우에는 2개의 서로 다른 솔리드들에 상응하는 2개의 경계면들(BSA', BSB')에 대한 메시 구조들(MSA', MSB')가 불일치하게 된다.

도 33은 본 발명의 실시예들에 따른 구조 연산 방법을 나타내는 순서도이다.

도 33을 참조하면, 복수의 솔리드들로 이루어진 입력 솔리드 구조 및 공정 구조를 나타내는 입력 데이터를 제공한다(S100).

상기 솔리드 입력 구조 및 상기 공정 구조는 삼차원의 구조일 수 있다. 삼차원 입력 구조는 형상이 다면체로 분할된 도형이다. 삼차원 입력 구조는 정점, 에지, 면 및 솔리드(solid)의 구조 요소들로 이루어질 수 있다. 상기 공정 구조는 식각 공정의 식각면, 평탄화 공정의 평탄화면, 증착 공정의 증착면, 충진 공정의 충진면 등을 포함할 수 있다.

이러한 솔리드 입력 구조 및 공정 구조를 나타내는 입력 데이터는 다양한 방법으로 제공될 수 있다.

일 실시예에서, 상기 입력 데이터는 반도체 설계 자동화(EDA, Electronic Design Automation) 툴에 의해서 생성되는 데이터일 수 있다. 다른 실시예에서, 상기 입력 데이터는 이미지 센서를 이용하여 촬영된 영상을 처리하여 제공되는 데이터일 수 있다. 또 다른 실시예에서, 상기 입력 데이터는 컴퓨터 비젼을 이용하여 재구성되는 데이터일 수 있다. 입력 데이터의 제공 방법은 상기와 같은 예시적인 방법들에 한정되지 않으며 그 밖의 다양한 방법들에 의해 제공될 수 있다.

표면 에너지 최소화에 기초하여 상기 입력 솔리드 구조에 포함되는 구조 요소들 중에서 구조 오류에 해당하는 잡음부를 제거한다(S150). 이와 같이 잡음부를 제거한 후 경계면 구조 기반의 구조 연산을 수행함으로서, 데이터 처리의 효율을 더욱 증가시킬 수 있다.

상기 입력 솔리드 구조를 상기 복수의 솔리드들의 입력 경계면들에 대한 속성 정보를 포함하는 입력 경계면 구조로 변환한다(S200). 솔리드 구조 및 경계면 구조에 대해서는 도 3 및 4를 참조하여 전술한 바와 같다.

상기 입력 경계면 구조에 상기 공정 구조를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공한다(S300). 상기 출력 경계면 구조에 기초하여 출력 데이터를 제공한다(S400).

상기 입력 경계면 구조와 마찬가지로, 상기 출력 경계면 구조는 출력 경계면들에 대한 속성 정보를 포함한다. 일 실시예에서, 상기 출력 경계면 구조에 상응하는 데이터를 상기 출력 데이터로서 제공할 수 있다. 다른 실시예에서, 상기 출력 경계면 구조를 출력 솔리드 구조로 변환하여 상기 출력 솔리드 구조에 상응하는 데이터를 상기 출력 데이터로서 제공할 수 있다.

이와 같이, 본 발명의 실시예들에 따른 구조 연산 방법은 경계면 구조를 이용하여 경계면에서의 구조 연산 및 다각면의 삼각화 회수를 감소하여 데이터 처리 시간을 감소할 수 있다.

또한 본 발명의 실시예들에 따른 구조 연산 방법은 구조 오류에 해당하는 잡음부를 제거하고, 경계면 구조를 이용하여 인접하는 솔리드들의 경계면에서 수행되는 구조 연산을 감소함으로써 삼차원 구조의 잡음이나 결함의 발생을 감소할 수 있다.

도 34는 경계 조건들의 설정을 설명하기 위한 도면이다.

도 34에서 색칠된 삼각형 메쉬들이 신호부에 해당하고 색칠되지 않은 삼각형 메쉬들이 잡음부에 해당한다. 삼각형 메쉬들은 전술한 구조 요소로서의 면에 해당하고 각 삼각형 메쉬는 3개의 에지들 및 3개의 정점들을 포함한다.

일 실시예에서, 구조 요소를 이루는 면의 평면 방정식을 분석한 후 각 면 그룹을 이루는 면들의 넓이를 합하여, 입력 구조의 총 넓이 중에서 해당 면의 면적 비율이 기준을 넘는 경우 이를 신호부라 판정하고, 해당 면 위에 있는 구조 요소는 면 위에서만 이동이 가능하도록 경계 조건(boundary conditions), 즉 구속 조건(constraints)을 설정할 수 있다. 반면에 신호부라 판정되지 않은 구조 요소에 대해서는 구조 요소의 이동을 자유롭게 허용하는 잡음부로 설정하여 표면 에너지 최소화를 위한 구조 변형에 영향을 받도록 할 수 있다.

도 34를 참조하면, 도 2의 구조 연산 장치(20)에 포함되는 잡은 제거부(23)는 신호부로 분류된 적어도 하나의 면에 속하는 정점(vertex)들을 신호부로 분류할 수 있다. 반면에 잡음부로 분류된 면들에만 속하는 정점들을 잡음부로 분류할 수 있다. 도 34의 예에서, 하나의 정점(Pns)만이 잡음부로 분류된 면들, 즉 색칠되지 않은 삼각형 메쉬들에만 속하므로 그 정점(Pns)은 잡음부로 분류될 수 있다. 반면에 나머지 정점들(P1~P16)은 신호부로 분류된 적어도 하나의 면, 즉 적어도 하나의 색칠된 삼각형 메쉬에 속하므로, 나머지 정점들(P1~P16)은 신호부로 분류될 수 있다.

이와 같이, 모든 정점들을 각각 신호부 또는 잡음부로 분류한 후, 신호부로 분류된 정점들에 대하여 경계 조건들을 설정할 수 있다. 예를 들어, 신호부로 분류된 정점은 표면 에너지 최소화와 같은 평활화 수행시 상기 정점이 속하는 면 위에서만 이동이 가능하도록 경계 조건 또는 구속 조건을 설정할 수 있다. 반면에 잡음부로 분류된 정점은 이동을 자유롭게 허용하여 평활화 수행시 구조 변형에 영향을 받도록 할 수 있다.

도 35는 경계 조건의 설정에 따른 구조 잡음 제거를 설명하기 위한 도면이다.

도 35에서, 제1 구조(STR11)는 예시적인 입력 구조를 나타내며, 제2 구조(STR12)는 제1 구조(STR11)와 동일하면서 경계 조건(B.C.)이 설정된 입력 구조(STR12)를 나타낸다. 제3 구조(STR13)는 경계 조건이 설정되지 않은 경우 제1 구조(STR11)에 대하여 평활화를 수행한 결과에 해당하는 출력 구조를 나타내며, 제4 구조(STR14)는 경계 조건(B.C.)이 설정된 제2 구조(STR12)에 대하여 평활화를 수행한 결과에 해당하는 출력 구조를 나타낸다.

제3 구조(STR13)에서 알 수 있는 바와 같이, 경계 조건을 설정하지 않은 경우 평활화의 수행에 의해 본래의 입력 구조(STR11)의 형상이 왜곡되어 구형으로 수렴함을 알 수 있다. 반면에 제4 구조(STR14)에서 알 수 있는 바와 같이, 경계 조건(B.C.)을 설정한 경우에는 평활화의 수행에 의해 본래의 입력 구조(STR12)의 형상이 유지됨을 알 수 있다.

도 36은 본 발명의 실시예들에 따른 구조 잡음 제거 방법을 나타내는 순서도이다.

36을 참조하면, 도 2의 잡음 제거부(23)는 평활화 서브루틴을 수행할 수 있다(S610). 전술한 평활화(smoothing operation)는 구조를 나타내는 데이터 및 경계 조건에 기초하여 평활화 서브루틴을 반복하여 수행하는 방식으로 구현될 수 있다.

평활화는 다양한 방법으로 수행될 수 있다. 예를 들어, 평활화는 표면 에너지 최소화를 이용한 구조 재구축 방법에 의해 수행될 수 있다. 표면 에너지 최소화 기반의 구조 계산은 재료과학에서 주로 사용되는 방법으로, 다결정질 소재의 결정립 성장(Grain Growth), 패키징(Packaging) 소재의 솔더 형상(Solder Shape), 복잡한 구조에서의 유체 형태 예측 등에 적용되는 방법이다.

일 실시예에서, 하기의 수학식을 이용한 표면 에너지 최소화에 기초하여 상기 입력 솔리드 구조에 포함되는 구조 요소들 중에서 구조 오류에 해당하는 잡음부를 제거하는 평활화 프로세스를 수행할 수 있다.

상기 수학식에서, T는 각 면의 표면 장력, α는 상수, V1 및 V2는 각 면을 포함하는 2개의 바디들의 체적들, N1 및 N2는 상기 2개의 바디들을 구성하는 에지들의 각각에 대해 공유면 수가 3개 이상이 되는 에지들의 개수들, diA1 및 diA2는 상기 2개의 바디들의 면각들 중에서 최소 면각들, S0 및 S1는 각 면의 정접들을 연결하는 2개의 벡터들, E는 표면 에너지를 나타낸다.

면이 구성하는 Body 의 체적이 작을수록(즉, V1, V2가 작을수록) 높은 표면 장력을 부여하고, 꼬인 면 구성 Edge 의 공유면이 클수록(즉, N1, N2가 클수록) 높은 표면 장력을 부여하고, 최소 면각(dihedral angle)이 작을수록(즉, Min(diA1), Min(diA2)이 작을수록) 높은 표면 장력 부여함으로써 평활화 프로세스를 효율적으로 수행할 수 있다.

잡음 제거부(23)는 평활화 서브루틴이 완료될 때마다 평활화 프로세스가 완료되었는지 여부를 판단한다(S620). 평활화 프로세스가 완료되었는지의 여부는 평활화 프로세스의 방식 및 구조 잡음 감소의 정도에 따라서 다양하게 결정될 수 있다.

예를 들어, 평활화 프로세스가 표면 에너지 최소화 방식으로 수행될 때, 평활화 서브루틴 전의 표면 에너지 및 평활화 서브루틴 후의 표면 에너지의 변화량을 구하고 상기 표면 에너지의 변화량이 기준 값보다 작으면 평활화 프로세스가 완료된 것으로 판단할 수 있다. 다른 예에서, 잡음부로 분류된 정점의 평활화 서브루틴 전후의 변위량(displacement)를 구하고 상기 변위량이 기준 값보다 작으로 평활화 프로세스가 완료된 것으로 판단할 수 있다.

잡음 제거부(23)는 평활화 프로세스가 완료된 것으로 판단한 경우(S620: YES), 평활화 프로세스는 완료되고 잡음 제거부(23)는 입력 구조에서 노이즈를 감소한 출력 구조를 나타내는 출력 데이터를 제공한다.

잡음 제거부(23)가 평활화 프로세스가 완료되지 않은 것으로 판단한 경우(S620: NO), 잡음 제거부(23)는 전체 에지들 중에서 최소의 길이를 갖는 최소 에지를 최소 에지를 제거하는 등과 같이 잡음부를 제거하고(S722) 잡음부가 제거된 데이터 및 경계 조건들에 기초하여 다시 평활화 서브루틴을 수행한다(S610).

도 37은 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다.

도 37을 참조하면, 컴퓨터 기반의(computer-based) 전자 시스템(1000)은 메모리(MEM)(100), 프로세서(CPU)(200), 롬(ROM)(300), 스토리지 장치(400), 입출력(I/O) 장치(500), 통신 인터페이스(COMM. I/F)(600) 및 이들을 전기적으로 연결하는 신호 버스(700)를 포함할 수 있다.

메모리(100)는 메인 메모리로서 운영 체제(OS)(10), 전술한 바와 같은 구조 연산 방법을 수행하기 위한 프로그램(STOPR)(20), 데이터(30) 등을 저장할 수 있다.

본 발명의 실시예들에 따른 구조 연산 장치 및 방법이 소프트웨어, 하드웨어 또는 소프트웨어 및 하드웨어의 조합에 의해 구현될 수 있음을 이해할 수 있을 것이다. 예를 들어, 구조 연산 장치(20)는 프로세서로 판독 가능한 매체, 예를 들어, 프로세서(200)로 판독 가능한 메모리(100)에 저장된 프로그램(20)의 형태로 구현될 수 있다.

입출력(I/O) 장치(500)에 포함되는 입력 장치는 입력 구조를 나타내는 입력 데이터를 수신한다.

메모리(100)는 입력 데이터에 기초하여 복수의 솔리드들로 이루어진 입력 솔리드 구조를 상기 복수의 솔리드들의 입력 경계면들에 대한 속성 정보를 포함하는 입력 경계면 구조로 변환하고 상기 입력 경계면 구조에 상기 공정 구조를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공하는 프로그램 루틴들(program routines)에 대한 정보를 저장한다.

입출력(I/O) 장치(500)에 포함되는 출력 장치는 상기 입력 구조 및 상기 출력 구조를 표시한다.

프로세서(200)는 상기 입력 장치, 상기 출력 장치 및 상기 메모리와 연결되어 상기 프로그램 루틴들의 실행을 제어한다.

이상 설명한 바와 같이, 본 발명의 실시예들에 따른 구조 연산 방법, 구조 연산 장치 및 이를 포함하는 전자 시스템은, 경계면 구조를 이용하여 경계면에서의 구조 연산 및 다각면의 삼각화 회수를 감소하여 데이터 처리 시간을 감소할 수 있다.

또한 본 발명의 실시예들에 따른 구조 연산 방법, 구조 연산 장치 및 이를 포함하는 전자 시스템은, 경계면 구조를 이용하여 인접하는 솔리드들의 경계면에서 수행되는 구조 연산을 감소함으로써 삼차원 구조의 잡음이나 결함의 발생을 감소할 수 있다.

본 발명의 실시예들은 삼차원의 구조에 대한 분석 및/또는 처리가 요구되는 다양한 분야에 유용하게 이용될 수 있다. 특히 본 발명의 실시예들은 반도체 설계 자동화(EDA, Electronic Design Automation) 툴에 의해 생성되는 데이터, 이미지 센서를 이용하여 촬영된 영상을 처리하여 제공되는 데이터, 컴퓨터 비젼을 이용하여 재구성되는 데이터 등을 분석하고 처리하는 분야에 유용하게 이용될 수 있다.

본 발명의 실시예들은 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive; SSD), 임베디드 멀티미디어 카드(eMMC, embedded multimedia card), 유니버셜 플래시 스토리지(UFS, universal flash storage), 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular phone), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things;) 기기, IoE(internet of everything:) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기 등과 같은 전자 기기의 설계 및 제조에 더욱 유용하게 적용될 수 있다.

상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

1. 복수의 솔리드들로 이루어진 입력 솔리드 구조 및 공정 구조를 나타내는 입력 데이터를 제공하는 단계;
   상기 입력 솔리드 구조를 상기 복수의 솔리드들의 입력 경계면들에 대한 속성 정보를 포함하는 입력 경계면 구조로 변환하는 단계;
   상기 입력 경계면 구조에 상기 공정 구조를 적용하는 구조 연산을 수행하여 상기 구조 연산의 결과에 상응하는 출력 경계면 구조를 제공하는 단계; 및
   상기 출력 경계면 구조에 기초하여 출력 데이터를 제공하는 단계를 포함하는 구조 연산 방법.
2. 제1 항에 있어서,
   상기 입력 솔리드 구조를 상기 입력 경계면 구조로 변환하는 단계는,
   상기 입력 경계면들의 각각에 대하여, 각각의 입력 경계면의 양쪽에 위치하는 2개의 솔리드들을 나타내는 물질 속성을 할당하는 단계를 포함하는 것을 특징으로 하는 구조 연산 방법.
3. 제1 항에 있어서,
   상기 공정 구조는 식각면에 상응하고,
   상기 구조 연산은 상기 입력 솔리드 구조의 물질들을 상기 식각면을 따라 제거하는 식각 공정에 상응하고,
   상기 구조 연산을 수행하는 단계는,
   상기 입력 경계면들 중에서 상기 식각면에 의해 제거되고 남은 부분들에 해당하는 잔차 경계면들을 포함하는 잔차 경계면 구조를 제공하는 단계;
   상기 식각면 중에서 실제로 식각된 부분들에 해당하고 식각된 솔리드들을 기준으로 분할된 유효 식각면들을 제공하는 단계;
   상기 유효 식각면들에 상기 속성 정보를 할당하여 연산 경계면 구조를 제공하는 단계; 및
   상기 잔차 경계면 구조 및 상기 연산 경계면 구조를 병합하여 상기 출력 경계면 구조를 제공하는 단계를 포함하는 것을 특징으로 하는 구조 연산 방법.
4. 제3 항에 있어서,
   상기 구조 연산을 수행하는 단계는,
   상기 입력 경계면들의 각각을 상기 식각 공정에 의해 식각되는 식각 허용 입력 경계면 또는 상기 식각 공정에 의해 식각되지 않는 식각 방지 입력 경계면으로 분류하는 단계를 더 포함하는 것을 특징으로 하는 구조 연산 방법.
5. 제4 항에 있어서,
   상기 잔차 경계면 구조를 제공하는 단계는,
   상기 식각 방지 입력 경계면 중에서 상기 식각면에 의해 분할되는 부분에 해당하는 식각 방지 교차면을 제공하는 단계; 및
   상기 식각 방지 교차면에 상기 속성 정보를 할당하는 단계를 포함하고,
   상기 식각 방지 교차면은 상기 출력 경계면 구조에 포함되는 것을 특징으로 하는 구조 연산 방법.
6. 제5 항에 있어서,
   상기 유효 식각면들을 제공하는 단계는,
   상기 식각면 중에서 상기 식각 방지 교차면의 하부 부분에 해당하는 무효 식각면을 제공하는 단계; 및
   상기 식각면 중에서 상기 무효 식각면을 제거하여 상기 유효 식각면들을 제공하는 단계를 포함하는 것을 특징으로 하는 구조 연산 방법.
7. 제1 항에 있어서,
   상기 출력 경계면 구조에 포함되는 출력 경계면들의 경계선들에 포함되는 에지들 중에서 기준 값보다 길이가 작은 에지들을 제거하는 단계를 더 포함하는 것을 특징으로 하는 구조 연산 방법.
8. 제1 항에 있어서,
   상기 공정 구조는 증착면에 상응하고,
   상기 구조 연산은 상기 입력 솔리드 구조의 물질들의 상부에 증착 물질을 상기 증착면을 따라 증착하는 증착 공정에 상응하고,
   상기 출력 경계면 구조를 제공하는 단계는,
   상기 입력 경계면들 중에서 최상부의 입력 경계면들에 대하여, 상기 증착면의 하부 부분에 해당하는 증착 은폐 경계면들 및 상기 증착면의 상부 부분에 해당하는 증착 노출 경계면들을 제공하는 단계;
   상기 증착면 중에서 상기 증착 노출 경계면들의 하부를 제거한 부분에 해당하는 유효 증착면들을 제공하는 단계; 및
   상기 증착 노출 경계면들 및 상기 유효 증착면들에 상기 속성 정보를 할당하는 단계를 포함하는 것을 특징으로 하는 구조 연산 방법.
9. 제8 항에 있어서,
   상기 증착 노출 경계면들 및 상기 유효 증착면들에 상기 속성 정보를 할당하는 단계는,
   상기 증착 은폐 경계면들의 상기 증착 공정 전의 상기 속성 정보를 상기 증착 물질에 기초하여 갱신하는 단계; 및
   상기 증착 노출 경계면들의 상기 증착 공정 전의 상기 속성 정보를 그대로 유지하는 단계를 포함하는 것을 특징으로 하는 구조 연산 방법.
10. 제9 항에 있어서,
    상기 출력 경계면 구조를 제공하는 단계는,
    상기 입력 경계면들 중에서 최상부의 입력 경계면을 제외한 하부 입력 경계면들의 상기 증착 공정 전의 상기 속성 정보를 그대로 유지하는 단계를 더 포함하는 것을 특징으로 하는 구조 연산 방법.
    

Images