KR20200125956A - Semiconductor adhesive and method of manufacturing semiconductor device using same - Google Patents

Semiconductor adhesive and method of manufacturing semiconductor device using same Download PDF

Info

Publication number
KR20200125956A
KR20200125956A KR1020207027159A KR20207027159A KR20200125956A KR 20200125956 A KR20200125956 A KR 20200125956A KR 1020207027159 A KR1020207027159 A KR 1020207027159A KR 20207027159 A KR20207027159 A KR 20207027159A KR 20200125956 A KR20200125956 A KR 20200125956A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductor
chip
semiconductor device
semiconductors
Prior art date
Application number
KR1020207027159A
Other languages
Korean (ko)
Other versions
KR102570823B1 (en
Inventor
데츠야 다니구치
마코토 사토우
고이치 차바나
게이코 우에노
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20200125956A publication Critical patent/KR20200125956A/en
Application granted granted Critical
Publication of KR102570823B1 publication Critical patent/KR102570823B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02Non-macromolecular additives
    • C09J11/04Non-macromolecular additives inorganic
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02Non-macromolecular additives
    • C09J11/06Non-macromolecular additives organic
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08Macromolecular additives
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35Heat-activated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/30Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은, 반도체 칩 및 배선 회로 기판의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치에 있어서, 접속부의 적어도 일부의 밀봉에 이용되는 반도체용 접착제로서, 반도체용 접착제의 틱소트로피 값이 1.0 이상, 3.1 이하이고, 틱소트로피 값은, 반도체용 접착제를 두께 400 ㎛까지 적층한 샘플에 대해, 전단 점도 측정 장치로 온도 120℃의 일정 조건에서 주파수를 1 ㎐로부터 70 ㎐까지 연속적으로 변화시켰을 때의 점도를 측정하여, 7 ㎐ 때의 점도 값을 70 ㎐ 때의 점도 값으로 나눈 값인 반도체용 접착제를 제공한다.The present invention is a semiconductor device in which electrodes of respective connection portions of a semiconductor chip and a wiring circuit board are electrically connected to each other, or a semiconductor device in which electrodes of respective connection portions of a plurality of semiconductor chips are electrically connected to each other, As an adhesive for semiconductors used for sealing at least a portion of, the thixotropy value of the semiconductor adhesive is 1.0 or more and 3.1 or less, and the thixotropy value is the shear viscosity of the sample obtained by laminating the semiconductor adhesive to a thickness of 400 μm. The device measures the viscosity when the frequency is continuously changed from 1 Hz to 70 Hz under constant conditions of 120°C, and provides an adhesive for semiconductors, which is the value obtained by dividing the viscosity value at 7 Hz by the viscosity value at 70 Hz. .

Description

반도체용 접착제 및 그것을 이용한 반도체 장치의 제조 방법Semiconductor adhesive and method of manufacturing semiconductor device using same

본 개시는 반도체용 접착제 및 그것을 이용한 반도체 장치의 제조 방법에 관한 것이다.The present disclosure relates to an adhesive for semiconductors and a method of manufacturing a semiconductor device using the same.

종래, 반도체 칩과 기판을 접속하기 위해서는 금 와이어 등의 금속 세선을 이용하는 와이어 본딩 방식이 널리 적용되고 있다. 한편, 반도체 장치에 대한 고기능화, 고집적화, 고속화 등의 요구에 대응하기 위해서, 반도체 칩 또는 기판에 범프라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판 간에 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 확대되고 있다.Conventionally, in order to connect a semiconductor chip and a substrate, a wire bonding method using a fine metal wire such as a gold wire has been widely applied. On the other hand, in order to meet the demands of higher functionality, higher integration, and higher speed for semiconductor devices, a flip chip connection method (FC connection method) in which conductive protrusions called bumps are formed on a semiconductor chip or substrate and are directly connected between the semiconductor chip and the substrate. Is expanding.

플립 칩 접속 방식으로서는, 땜납, 주석, 금, 은, 구리 등을 이용하여 금속 접합시키는 방법, 초음파 진동을 인가하여 금속 접합시키는 방법, 수지의 수축력에 의해 기계적 접촉을 유지하는 방법 등이 알려져 있으나, 접속부의 신뢰성의 관점에서, 땜납, 주석, 금, 은, 구리 등을 이용하여 금속 접합시키는 방법이 일반적이다.As a flip chip connection method, a method of bonding metal using solder, tin, gold, silver, copper, etc., a method of bonding metal by applying ultrasonic vibration, a method of maintaining mechanical contact by the contraction force of a resin, etc. are known. From the viewpoint of reliability of the connection portion, a method of bonding metal using solder, tin, gold, silver, copper, or the like is common.

예컨대, 반도체 칩과 기판 간의 접속에 있어서는, BGA(Ball Grid Array), CSP(Chip Size Package) 등에 빈번히 이용되고 있는 COB(Chip On Board)형의 접속 방식도 플립 칩 접속 방식이다. 또한, 플립 칩 접속 방식은, 반도체 칩 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩 간에 접속하는 COC(Chip On Chip)형의 접속 방식에도 널리 이용되고 있다(예컨대, 하기 특허문헌 1 참조).For example, in connection between a semiconductor chip and a substrate, a COB (Chip On Board) type connection method that is frequently used for BGA (Ball Grid Array), CSP (Chip Size Package), etc. is also a flip chip connection method. In addition, the flip chip connection method is also widely used in a COC (Chip On Chip) type connection method in which a connection part (bump or wiring) is formed on a semiconductor chip to connect between semiconductor chips (for example, see Patent Document 1 below. ).

한층 더한 소형화, 박형화, 고기능화가 강하게 요구되는 패키지에서는, 전술한 접속 방식을 적층·다단화한 칩 스택형 패키지, POP(Package On Package), TSV(Through-Silicon Via) 등도 널리 보급되기 시작하고 있다. 평면형이 아니라 입체형으로 배치함으로써 패키지를 작게 할 수 있기 때문에, 이들 기술은 다용되며, 반도체의 성능 향상, 노이즈 저감, 실장 면적의 삭감, 전력 절약화에도 유효하여, 차세대의 반도체 배선 기술로서 주목받고 있다.In packages where further miniaturization, thinness, and high functionality are strongly required, chip-stack type packages, POP (Package On Package), TSV (Through-Silicon Via), etc. which are stacked and multi-stage of the above-described connection method are also starting to be widely spread . Since the package can be reduced by placing it in a three-dimensional shape rather than a flat type, these technologies are widely used and are effective in improving semiconductor performance, reducing noise, reducing mounting area, and saving power, and are attracting attention as a next-generation semiconductor wiring technology. .

특허문헌 1: 일본 특허 공개 제2016-102165호 공보Patent Document 1: Japanese Patent Laid-Open No. 2016-102165

고기능화, 고집적화, 저비용화가 진행되고 있는 플립 칩 패키지에 있어서, 고생산성을 위해서 칩 탑재 시의 수지 비어져 나옴 폭을 억제하여, 칩을 고밀도로 탑재하는 것이 요구된다. 그 때문에 압착의 하중을 가볍게 하면 수지 비어져 나옴 폭은 억제되지만, 칩의 모서리의 부분이 수지 부족이 되어, 칩 박리 등으로 이어질 염려가 있다.In a flip chip package that is progressing with higher functionality, higher integration, and lower cost, for high productivity, it is required to suppress the width of resin protrusion during chip mounting and to mount the chip at high density. For this reason, if the load of compression bonding is lightened, the width of the resin protrusion is suppressed, but there is a risk that the edge portion of the chip becomes insufficient in resin, leading to chip peeling or the like.

본 개시는 칩 실장 시에 비어져 나오는 수지 형상을 제어하여, 칩 측면을 따른 형상으로 수지가 비어져 나옴으로써 실장 시에 수지 부족이 없는 반도체 장치를 얻을 수 있는, 반도체용 접착제와 그것을 이용한 반도체 장치의 제조 방법을 제공하는 것을 주된 목적으로 한다.The present disclosure is a semiconductor adhesive and a semiconductor device using the same, which can obtain a semiconductor device without lack of resin during mounting by controlling the shape of the resin protruding during chip mounting and protruding the resin in a shape along the side of the chip. Its main purpose is to provide a method of manufacturing.

본 개시의 일 측면은, [1] 반도체 칩 및 배선 회로 기판의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치에 있어서, 상기 접속부의 적어도 일부의 밀봉에 이용되는 반도체용 접착제로서, 상기 반도체용 접착제의 틱소트로피 값이 1.0 이상, 3.1 이하이고, 상기 틱소트로피 값은, 상기 반도체용 접착제를 두께 400 ㎛까지 적층한 샘플에 대해, 전단 점도 측정 장치로 온도 120℃의 일정 조건에서 주파수를 1 ㎐로부터 70 ㎐까지 연속적으로 변화시켰을 때의 점도를 측정하여, 7 ㎐ 때의 점도 값을 70 ㎐ 때의 점도 값으로 나눈 값인, 반도체용 접착제이다.One aspect of the present disclosure is, [1] a semiconductor device in which electrodes of respective connection portions of a semiconductor chip and a wiring circuit board are electrically connected to each other, or electrodes of respective connection portions of a plurality of semiconductor chips are electrically connected to each other. In a semiconductor device, a semiconductor adhesive used for sealing at least a portion of the connection portion, wherein the semiconductor adhesive has a thixotropy value of 1.0 or more and 3.1 or less, and the thixotropy value is the semiconductor adhesive with a thickness of 400 μm For the samples stacked up to, the viscosity at the time of continuously changing the frequency from 1 Hz to 70 Hz under a constant condition of 120°C with a shear viscosity measuring device, and the viscosity value at 7 Hz is the viscosity at 70 Hz. It is an adhesive for semiconductors, divided by the value.

또한, 본 개시의 다른 측면은, [2] (a) 에폭시 수지, (b) 경화제, 및 (c) 중량 평균 분자량 10000 이상의 고분자량 성분을 함유하는, 상기 [1]에 기재된 반도체용 접착제이다.In addition, another aspect of the present disclosure is the adhesive for semiconductors according to [1], which contains [2] (a) an epoxy resin, (b) a curing agent, and (c) a high molecular weight component having a weight average molecular weight of 10000 or more.

또한, 본 개시의 다른 측면은, [3] (d) 필러를 더 함유하는, 상기 [2]에 기재된 반도체용 접착제이다.In addition, another aspect of the present disclosure is the adhesive for semiconductors according to [2], further containing [3] (d) a filler.

또한, 본 개시의 다른 측면은, [4] (e) 플럭스제를 더 함유하는, 상기 [2] 또는 [3]에 기재된 반도체용 접착제이다.In addition, another aspect of the present disclosure is the adhesive for semiconductors according to [2] or [3], further containing [4] (e) a flux agent.

또한, 본 개시의 다른 측면은, [5] 상기 (c) 중량 평균 분자량 10000 이상의 고분자량 성분의 다분산도 Mw/Mn이 3 이하인, 상기 [2]∼[4] 중 어느 하나에 기재된 반도체용 접착제이다.In addition, another aspect of the present disclosure is [5] for the semiconductor according to any one of [2] to [4] above, wherein the (c) polydispersity Mw/Mn of the high molecular weight component with a weight average molecular weight of 10000 or more is 3 or less. It is an adhesive.

또한, 본 개시의 다른 측면은, [6] 상기 반도체용 접착제에 함유되는 재료의 일부 또는 전부가 시클로헥사논에 가용인, 상기 [2]∼[5] 중 어느 하나에 기재된 반도체용 접착제이다.Further, another aspect of the present disclosure is [6] the adhesive for semiconductors according to any one of [2] to [5], wherein a part or all of the material contained in the semiconductor adhesive is soluble in cyclohexanone.

또한, 본 개시의 다른 측면은, [7] 필름형인, 상기 [1]∼[6] 중 어느 하나에 기재된 반도체용 접착제이다.In addition, another aspect of the present disclosure is the adhesive for semiconductors according to any one of [1] to [6], which is a film type [7].

또한, 본 개시의 다른 측면은, [8] 상기 [1]∼[7] 중 어느 하나에 기재된 반도체용 접착제를 이용하여, 접속 장치에 의해 상기 반도체용 접착제를 통해 반도체 칩 및 배선 회로 기판의 위치 맞춤을 행하여, 서로 접속하고 반도체 칩 및 배선 회로 기판의 각각의 접속부의 전극끼리를 서로 전기적으로 접속하며, 상기 접속부의 적어도 일부를 상기 반도체용 접착제로 밀봉하는 공정, 또는 접속 장치에 의해 상기 반도체용 접착제를 통해 복수의 반도체 칩의 위치 맞춤을 행하여, 서로 접속하고 복수의 반도체 칩의 각각의 접속부의 전극끼리를 서로 전기적으로 접속하며, 상기 접속부의 적어도 일부를 상기 반도체용 접착제로 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법이다.In addition, another aspect of the present disclosure is, by using the semiconductor adhesive according to any one of [8] to [1] to [7], the position of the semiconductor chip and the wiring circuit board through the semiconductor adhesive by a connection device A step of performing alignment and connecting to each other, electrically connecting electrodes of each connection portion of a semiconductor chip and a wiring circuit board to each other, and sealing at least a part of the connection portion with the semiconductor adhesive, or for the semiconductor by a connection device A step of aligning a plurality of semiconductor chips through an adhesive, connecting them to each other, electrically connecting electrodes of each connection portion of the plurality of semiconductor chips to each other, and sealing at least a part of the connection portion with the semiconductor adhesive This is a method of manufacturing a semiconductor device.

본 개시에 의하면, 반도체용 접착제의 틱소트로피 값을 제어함으로써 반도체 장치 실장 시의 칩 외주부로의 수지 비어져 나옴 형상을 제어하여, 칩 측면을 따른 형상으로 수지가 비어져 나옴으로써 수지 부족을 억제할 수 있다. 또한, 본 개시에 의하면, 이러한 반도체용 접착제를 이용한 반도체 장치 및 그 제조 방법을 제공할 수 있다.According to the present disclosure, by controlling the thixotropy value of the semiconductor adhesive, the shape of the resin protruding to the outer circumference of the chip when the semiconductor device is mounted is controlled, and resin shortage can be suppressed by protruding the resin in a shape along the side of the chip. I can. Further, according to the present disclosure, it is possible to provide a semiconductor device and a method of manufacturing the same using such an adhesive for semiconductors.

도 1은 본 개시에 따른 반도체 장치의 일 실시형태를 도시한 모식 단면도이다.
도 2는 본 개시에 따른 반도체 장치의 다른 일 실시형태를 도시한 모식 단면도이다.
도 3은 본 개시에 따른 반도체 장치의 다른 일 실시형태를 도시한 모식 단면도이다.
도 4는 본 개시에 따른 반도체 장치의 다른 일 실시형태를 도시한 모식 단면도이다.
1 is a schematic cross-sectional view showing an embodiment of a semiconductor device according to the present disclosure.
2 is a schematic cross-sectional view showing another embodiment of the semiconductor device according to the present disclosure.
3 is a schematic cross-sectional view showing another embodiment of the semiconductor device according to the present disclosure.
4 is a schematic cross-sectional view showing another embodiment of the semiconductor device according to the present disclosure.

이하, 경우에 따라 도면을 참조하면서 본 개시의 적합한 실시형태에 대해 상세히 설명한다. 한편, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙이고, 중복되는 설명은 생략한다. 또한, 상하 좌우 등의 위치 관계는, 특별히 언급하지 않는 한, 도면에 나타내는 위치 관계에 기초하는 것으로 한다. 또한, 도면의 치수 비율은 도시된 비율에 한정되는 것이 아니다.Hereinafter, in some cases, preferred embodiments of the present disclosure will be described in detail with reference to the drawings. Meanwhile, in the drawings, the same or corresponding parts are denoted by the same reference numerals, and duplicate descriptions are omitted. In addition, the positional relationship, such as top, bottom, left and right, shall be based on the positional relationship shown in a figure, unless otherwise noted. In addition, the dimensional ratio of the drawings is not limited to the illustrated ratio.

본 명세서에 있어서, 「∼」를 이용하여 나타난 수치 범위는, 「∼」의 전후에 기재되는 수치를 각각 최소값 및 최대값으로서 포함하는 범위를 나타낸다. 본 명세서에 단계적으로 기재되어 있는 수치 범위에 있어서, 어느 단계의 수치 범위의 상한치 또는 하한치는, 다른 단계의 수치 범위의 상한치 또는 하한치와 임의로 조합할 수 있다. 본 명세서에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한치 또는 하한치는, 실시예에 나타나 있는 값으로 치환해도 좋다. 「A 또는 B」란, A 및 B 중 어느 한쪽을 포함하고 있으면 되고, 양쪽 모두 포함하고 있어도 좋다. 본 명세서에 예시하는 재료는, 특별히 언급하지 않는 한, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 본 명세서에 있어서, 「(메트)아크릴」이란, 아크릴 또는 그것에 대응하는 메타크릴을 의미한다.In the present specification, the numerical range indicated by using "-" represents a range including the numerical values described before and after "-" as a minimum value and a maximum value, respectively. In the numerical range described step by step in the present specification, the upper or lower limit of the numerical range of a certain step can be arbitrarily combined with the upper or lower limit of the numerical range of another step. In the numerical range described in the present specification, the upper limit or lower limit of the numerical range may be substituted with a value shown in Examples. "A or B" should just include either of A and B, and both may be included. Materials illustrated in the present specification can be used alone or in combination of two or more, unless otherwise specified. In this specification, "(meth)acryl" means acrylic or methacryl corresponding to it.

<반도체용 접착제><Semiconductor adhesive>

본 실시형태에 따른 반도체용 접착제는, 반도체 칩 및 배선 회로 기판의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치에 있어서, 상기 접속부의 적어도 일부의 밀봉에 이용된다.In the semiconductor adhesive according to the present embodiment, a semiconductor device in which electrodes of respective connection portions of a semiconductor chip and a wiring circuit board are electrically connected to each other, or electrodes of respective connection portions of a plurality of semiconductor chips are electrically connected to each other. In a semiconductor device, it is used for sealing at least a part of the connection portion.

본 실시형태에 따른 반도체용 접착제는, 틱소트로피 값이 1.0 이상 3.1 이하이다. 틱소트로피 값은, 상기 반도체용 접착제를 두께 400 ㎛까지 적층한 샘플에 대해, 전단 점도 측정 장치로 온도 120℃의 일정 조건에서 주파수를 1 ㎐로부터 70 ㎐까지 연속적으로 변화시켰을 때의 점도를 측정하여, 7 ㎐ 때의 점도 값을 70 ㎐ 때의 점도 값으로 나눈 값이다. 틱소트로피 값이 3.1 이하이면, 칩 실장 시에 가해지는 전단이 가장 작아지는 칩의 모서리라도 반도체용 접착제가 충분히 유동할 수 있어, 칩 측면을 따른 형상으로 수지가 비어져 나오게 된다. 한편, 틱소트로피 값은, 1.5 이상, 2.0 이상, 또는 2.5 이상이어도 좋다.The adhesive for semiconductors according to the present embodiment has a thixotropic value of 1.0 or more and 3.1 or less. The thixotropy value is obtained by measuring the viscosity of a sample in which the semiconductor adhesive is laminated to a thickness of 400 μm, when the frequency is continuously changed from 1 Hz to 70 Hz under a constant condition of a temperature of 120°C with a shear viscosity measuring device. , It is a value obtained by dividing the viscosity value at 7 Hz by the viscosity value at 70 Hz. If the thixotropy value is less than 3.1, the semiconductor adhesive can sufficiently flow even at the edge of the chip where the shear applied during chip mounting is the smallest, so that the resin protrudes in a shape along the side of the chip. On the other hand, the thixotropy value may be 1.5 or more, 2.0 or more, or 2.5 or more.

본 실시형태에 따른 반도체용 접착제는, (a) 에폭시 수지, (b) 경화제, (c) 중량 평균 분자량 10000 이상의 고분자량 성분을 함유해도 좋고, (d) 필러, (e) 플럭스제를 더 함유하면 바람직하다.The adhesive for semiconductors according to the present embodiment may contain (a) an epoxy resin, (b) a curing agent, (c) a high molecular weight component having a weight average molecular weight of 10000 or more, and further contains (d) a filler and (e) a flux agent. It is desirable to do it

((a) 성분: 에폭시 수지)((a) component: epoxy resin)

(a) 성분의 에폭시 수지로서는, 분자 내에 2개 이상의 에폭시기를 갖는 에폭시 수지를 들 수 있고, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 페놀아랄킬형 에폭시 수지, 비페닐형 에폭시 수지, 트리페닐메탄형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 각종 다작용성 에폭시 수지 등을 사용할 수 있다. (a) 성분은, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.Examples of the epoxy resin of the component (a) include epoxy resins having two or more epoxy groups in the molecule, bisphenol A type epoxy resin, bisphenol F type epoxy resin, naphthalene type epoxy resin, phenol novolak type epoxy resin, cresolno Rock-type epoxy resins, phenol aralkyl-type epoxy resins, biphenyl-type epoxy resins, triphenylmethane-type epoxy resins, dicyclopentadiene-type epoxy resins, and various multifunctional epoxy resins can be used. The component (a) can be used alone or in combination of two or more.

(a) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여 바람직하게는 10∼50 질량%이고, 보다 바람직하게는 15∼45 질량%이며, 더욱 바람직하게는 20∼40 질량%이다. (a) 성분의 함유량이 10 질량% 이상이면, 경화 후의 수지의 유동을 충분히 제어하기 쉽고, 50 질량% 이하이면, 경화물의 수지 성분이 지나치게 많아지지 않고, 패키지의 휘어짐을 저감하기 쉽다. 또한, (a) 성분의 함유량을 상기 범위 내로 함으로써, 반도체용 접착제의 틱소트로피 값을 1.0 이상 3.1 이하로 제어하기 쉽다. 수지 성분이 적고 필러 함유량이 많은 편이 틱소트로피 값은 작아지기 쉽기 때문에, (a) 성분의 함유량을 50 질량% 이하로 함으로써 틱소트로피 값을 낮추기 쉬워진다.The content of the component (a) is preferably 10 to 50% by mass, more preferably 15 to 45% by mass, and still more preferably 20 to 40% by mass, based on the total solid content of the semiconductor adhesive. When the content of the component (a) is 10% by mass or more, it is easy to sufficiently control the flow of the resin after curing, and when it is 50% by mass or less, the resin component of the cured product does not become too large, and it is easy to reduce the warpage of the package. Further, by making the content of the component (a) within the above range, it is easy to control the thixotropy value of the semiconductor adhesive to 1.0 or more and 3.1 or less. The smaller the resin component and the larger the filler content is, the easier the thixotropy value is to be small. Therefore, it becomes easy to lower the thixotropy value by making the content of the component (a) 50% by mass or less.

((b) 성분: 경화제)((b) component: curing agent)

본 실시형태에 따른 반도체용 접착제는, (b) 경화제를 함유한다. 경화제로서는, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제 등을 들 수 있다. (b) 성분이 페놀성 수산기, 산무수물, 아민류 또는 이미다졸류를 포함하면, 접속부에 산화막이 생기는 것을 억제하는 플럭스 활성을 나타내기 쉽고, 접속 신뢰성·절연 신뢰성을 용이하게 향상시킬 수 있다. 이하, 각 경화제에 대해 설명한다.The adhesive for semiconductors according to the present embodiment contains (b) a curing agent. Examples of the curing agent include a phenol resin curing agent, an acid anhydride curing agent, an amine curing agent, an imidazole curing agent, and a phosphine curing agent. When the component (b) contains a phenolic hydroxyl group, an acid anhydride, an amine or an imidazole, it is easy to exhibit a flux activity that suppresses the formation of an oxide film at the connection, and connection reliability and insulation reliability can be easily improved. Hereinafter, each curing agent will be described.

(b-i) 페놀 수지계 경화제(b-i) phenol resin curing agent

페놀 수지계 경화제로서는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 경화제를 들 수 있고, 페놀노볼락 수지, 크레졸노볼락 수지, 페놀아랄킬 수지, 크레졸나프톨포름알데히드 중축합물, 트리페닐메탄형 다작용성 페놀 수지, 각종 다작용성 페놀 수지 등을 사용할 수 있다. 페놀 수지계 경화제는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.Examples of the phenol resin-based curing agent include curing agents having two or more phenolic hydroxyl groups in the molecule, and phenol novolac resins, cresol novolac resins, phenol aralkyl resins, cresol naphthol formaldehyde polycondensates, triphenylmethane type polyfunctional phenols Resins, various polyfunctional phenolic resins, etc. can be used. The phenol resin curing agent can be used alone or in combination of two or more.

상기 (a) 성분에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 경화성, 접착성 및 보존 안정성이 우수한 관점에서, 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하며, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면, 미반응의 페놀성 수산기가 과잉으로 잔존하는 일이 없고, 흡수율이 낮게 억제되며, 절연 신뢰성이 더욱 향상되는 경향이 있다.The equivalent ratio (phenolic hydroxyl group/epoxy group, molar ratio) of the phenolic resin-based curing agent to the component (a) is preferably 0.3 to 1.5, more preferably 0.4 to 1.0, from the viewpoint of excellent curability, adhesiveness and storage stability, 0.5 to 1.0 are more preferable. If the equivalence ratio is 0.3 or more, the curability tends to be improved and adhesion is improved, and if it is 1.5 or less, the unreacted phenolic hydroxyl group does not remain excessive, the water absorption rate is suppressed to be low, and the insulation reliability tends to be further improved. There is this.

(b-ii) 산무수물계 경화제(b-ii) acid anhydride curing agent

산무수물계 경화제로서는, 메틸시클로헥산테트라카르복실산 이무수물, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르복실산 이무수물, 에틸렌글리콜비스안히드로트리멜리테이트 등을 사용할 수 있다. 산무수물계 경화제는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.As the acid anhydride-based curing agent, methylcyclohexanetetracarboxylic dianhydride, trimellitic anhydride, pyromellitic anhydride, benzophenonetetracarboxylic dianhydride, ethylene glycolbisanhydrotrimelitate, and the like can be used. The acid anhydride-based curing agent can be used alone or in combination of two or more.

상기 (a) 성분에 대한 산무수물계 경화제의 당량비(산무수물기/에폭시기, 몰비)는, 경화성, 접착성 및 보존 안정성이 우수한 관점에서, 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하며, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면, 미반응의 산무수물이 과잉으로 잔존하는 일이 없고, 흡수율이 낮게 억제되며, 절연 신뢰성이 더욱 향상되는 경향이 있다.The equivalent ratio (acid anhydride group/epoxy group, molar ratio) of the acid anhydride-based curing agent to the component (a) is preferably 0.3 to 1.5, more preferably 0.4 to 1.0, from the viewpoint of excellent curability, adhesion and storage stability. , 0.5 to 1.0 are more preferable. When the equivalence ratio is 0.3 or more, the curability tends to be improved and the adhesive strength is improved, and when it is 1.5 or less, the unreacted acid anhydride does not remain excessively, the water absorption rate is suppressed to be low, and the insulation reliability tends to be further improved. have.

(b-iii) 아민계 경화제(b-iii) amine curing agent

아민계 경화제로서는, 디시안디아미드, 각종 아민 화합물 등을 사용할 수 있다.As the amine-based curing agent, dicyandiamide, various amine compounds, and the like can be used.

상기 (a) 성분에 대한 아민계 경화제의 당량비(아민/에폭시기, 몰비)는, 경화성, 접착성 및 보존 안정성이 우수한 관점에서 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하며, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면, 미반응의 아민이 과잉으로 잔존하는 일이 없고, 절연 신뢰성이 더욱 향상되는 경향이 있다.The equivalent ratio (amine/epoxy group, molar ratio) of the amine-based curing agent to the component (a) is preferably 0.3 to 1.5, more preferably 0.4 to 1.0, and 0.5 to 1.0 from the viewpoint of excellent curability, adhesion and storage stability. This is more preferable. When the equivalent ratio is 0.3 or more, the curability tends to be improved and the adhesive strength is improved. When the equivalent ratio is 1.5 or less, the unreacted amine does not remain excessively, and the insulation reliability tends to be further improved.

(b-iv) 이미다졸계 경화제(b-iv) imidazole-based curing agent

이미다졸계 경화제로서는, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아눌산 부가체, 2-페닐이미다졸이소시아눌산 부가체, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸, 에폭시 수지와 이미다졸류의 부가체 등을 들 수 있다. 이들 중에서도, 경화성, 보존 안정성 및 접속 신뢰성이 더욱 우수한 관점에서, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아눌산 부가체, 2-페닐이미다졸이소시아눌산 부가체, 2-페닐-4,5-디히드록시메틸이미다졸 및 2-페닐-4-메틸-5-히드록시메틸이미다졸이 바람직하다. 이미다졸계 경화제는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 또한, 이들을 마이크로캡슐화한 잠재성 경화제로 해도 좋다.Examples of the imidazole-based curing agent include 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, and 1-cyano Ethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimida Zolium trimellitate, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-one Silimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s -Triazine, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2-phenylimidazole isocyanuric acid adduct , 2-phenyl-4,5-dihydroxymethylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole, and adducts of an epoxy resin and imidazoles. Among these, from the viewpoint of further excellent curability, storage stability and connection reliability, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2- Undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl -s-triazine, 2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6 -[2'-Methylimidazolyl-(1')]-ethyl-s-triazineisocyanulic acid adduct, 2-phenylimidazole isocyanuric acid adduct, 2-phenyl-4,5-dihydroxy Methylimidazole and 2-phenyl-4-methyl-5-hydroxymethylimidazole are preferred. The imidazole-based curing agent can be used alone or in combination of two or more. Further, these may be microencapsulated latent curing agents.

이미다졸계 경화제의 함유량은, (a) 성분 100 질량부에 대해, 0.1∼20 질량부가 바람직하고, 0.1∼10 질량부가 보다 바람직하다. 이미다졸계 경화제의 함유량이 0.1 질량부 이상이면, 경화성이 향상되는 경향이 있고, 20 질량부 이하이면, 금속 접합이 형성되기 전에 접착제 조성물이 경화하는 일이 없어, 접속 불량이 발생하기 어려운 경향이 있다.The content of the imidazole-based curing agent is preferably 0.1 to 20 parts by mass, more preferably 0.1 to 10 parts by mass, based on 100 parts by mass of the component (a). If the content of the imidazole-based curing agent is 0.1 parts by mass or more, curability tends to be improved, and if it is 20 parts by mass or less, the adhesive composition does not cure before the metal bonding is formed, and connection failure tends to be difficult to occur. have.

(b-v) 포스핀계 경화제(b-v) phosphine-based curing agent

포스핀계 경화제로서는, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트 등을 들 수 있다.Examples of the phosphine-based curing agent include triphenylphosphine, tetraphenylphosphonium tetraphenylborate, tetraphenylphosphoniumtetra(4-methylphenyl)borate, and tetraphenylphosphonium(4-fluorophenyl)borate.

포스핀계 경화제의 함유량은, (a) 성분 100 질량부에 대해, 0.1∼10 질량부가 바람직하고, 0.1∼5 질량부가 보다 바람직하다. 포스핀계 경화제의 함유량이 0.1 질량부 이상이면, 경화성이 향상되는 경향이 있고, 10 질량부 이하이면, 금속 접합이 형성되기 전에 반도체용 접착제가 경화하는 일이 없어, 접속 불량이 발생하기 어려운 경향이 있다.The content of the phosphine curing agent is preferably 0.1 to 10 parts by mass, and more preferably 0.1 to 5 parts by mass, based on 100 parts by mass of the component (a). If the content of the phosphine-based curing agent is 0.1 parts by mass or more, curability tends to be improved, and if it is 10 parts by mass or less, the semiconductor adhesive does not harden before the metal bonding is formed, and connection failure tends to be difficult to occur. have.

페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용해도 좋으나, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제와 함께 이용해도 좋다.The phenol resin-based curing agent, the acid anhydride-based curing agent, and the amine-based curing agent may be used alone or in combination of two or more. The imidazole-based curing agent and the phosphine-based curing agent may be used individually, but may be used together with a phenol resin-based curing agent, an acid anhydride-based curing agent, or an amine-based curing agent.

(b) 성분으로서는, 경화성이 우수한 관점에서, 페놀 수지계 경화제와 이미다졸계 경화제의 병용, 산무수물계 경화제와 이미다졸계 경화제의 병용, 아민계 경화제와 이미다졸계 경화제의 병용, 이미다졸계 경화제 단독 사용이 바람직하다. 단시간에 접속하면 생산성이 향상되기 때문에, 속경화성(速硬化性)이 우수한 이미다졸계 경화제 단독 사용이 보다 바람직하다. 이 경우, 단시간에 경화하면 저분자 성분 등의 휘발분을 억제할 수 있기 때문에, 보이드의 발생을 용이하게 억제할 수도 있다.(b) As a component, from the viewpoint of excellent curability, a combination of a phenol resin curing agent and an imidazole curing agent, an acid anhydride curing agent and an imidazole curing agent are used in combination, an amine curing agent and an imidazole curing agent are used in combination, an imidazole curing agent It is preferably used alone. Since productivity is improved when connected in a short time, it is more preferable to use an imidazole-based curing agent alone, which is excellent in fast curing properties. In this case, since volatile components such as low molecular weight components can be suppressed by curing in a short time, generation of voids can also be easily suppressed.

((c) 성분: 중량 평균 분자량 10000 이상의 고분자량 성분)((c) component: a high molecular weight component with a weight average molecular weight of 10000 or more)

(c) 중량 평균 분자량 10000 이상의 고분자량 성분((a) 성분에 해당하는 화합물을 제외한다)으로서는, 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리카르보디이미드 수지, 시아네이트에스테르 수지, (메트)아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 폴리우레탄 수지, 아크릴 고무 등을 들 수 있고, 그 중에서도, 내열성 및 필름 형성성이 우수한 관점에서, 페녹시 수지, 폴리이미드 수지, (메트)아크릴 수지, 아크릴 고무, 시아네이트에스테르 수지, 폴리카르보디이미드 수지가 바람직하며, 페녹시 수지, 폴리이미드 수지, (메트)아크릴 수지, 아크릴 고무가 보다 바람직하다. (c) 성분은, 단독 또는 2종 이상의 혼합체 또는 공중합체로서 사용할 수도 있다.(c) As a high molecular weight component with a weight average molecular weight of 10000 or more (excluding the compound corresponding to the component (a)), a phenoxy resin, a polyimide resin, a polyamide resin, a polycarbodiimide resin, a cyanate ester resin, ( Meth)acrylic resins, polyester resins, polyethylene resins, polyethersulfone resins, polyetherimide resins, polyvinyl acetal resins, polyurethane resins, acrylic rubbers, etc., among them, the viewpoint of excellent heat resistance and film formation properties In this, phenoxy resin, polyimide resin, (meth)acrylic resin, acrylic rubber, cyanate ester resin, and polycarbodiimide resin are preferred, and phenoxy resin, polyimide resin, (meth)acrylic resin, and acrylic rubber are preferred. More preferable. The component (c) may be used alone or as a mixture or copolymer of two or more.

(c) 성분과 (a) 성분의 질량비는, 특별히 제한되지 않으나, 필름형을 유지하기 위해서는, (c) 성분 1 질량부에 대해, (a) 성분의 함유량은, 0.01∼5 질량부인 것이 바람직하고, 0.05∼4 질량부인 것이 보다 바람직하며, 0.1∼3 질량부인 것이 더욱 바람직하다. (a) 성분의 함유량이 0.01 질량부 이상이면, 경화성이 저하되거나, 접착력이 저하되는 일이 없고, 함유량이 5 질량부 이하이면, 필름 형성성 및 막 형성성이 저하되는 일이 없다. 또한, (c) 성분과 (a) 성분의 조합, 및 이들의 질량비에 의해서도, 틱소트로피 값을 조정할 수 있다.The mass ratio of the component (c) and the component (a) is not particularly limited, but in order to maintain the film form, the content of the component (a) is preferably 0.01 to 5 parts by mass per 1 part by mass of the component (c). And, it is more preferable that it is 0.05-4 mass parts, and it is still more preferable that it is 0.1-3 mass parts. When the content of the component (a) is 0.01 parts by mass or more, the curability does not decrease or the adhesive strength is decreased, and when the content is 5 parts by mass or less, the film formability and the film formability do not decrease. In addition, the thixotropic value can be adjusted also by the combination of the component (c) and the component (a), and the mass ratio thereof.

(c) 성분의 중량 평균 분자량은, 폴리스티렌 환산으로 10000 이상이지만, 단독으로 양호한 필름 형성성을 나타내기 위해서, 30000 이상이 바람직하고, 40000 이상이 보다 바람직하며, 50000 이상이 더욱 바람직하다. 중량 평균 분자량이 10000 이상인 경우에는 필름 형성성이 저하될 우려가 없다. 한편, 본 명세서에 있어서, 중량 평균 분자량이란, 고속 액체 크로마토그래피(가부시키가이샤 시마즈 세이사쿠쇼 제조 C-R4A)를 이용하여, 폴리스티렌 환산으로 측정했을 때의 중량 평균 분자량을 의미한다.The weight average molecular weight of the component (c) is 10000 or more in terms of polystyrene, but in order to show satisfactory film formation by itself, 30000 or more is preferable, 40000 or more is more preferable, and 50000 or more is still more preferable. When the weight average molecular weight is 10000 or more, there is no fear of deteriorating film formation. In addition, in this specification, the weight average molecular weight means the weight average molecular weight when it measured by polystyrene conversion using high-performance liquid chromatography (C-R4A manufactured by Shimadzu Corporation).

(c) 성분의 다분산도 Mw/Mn은, 3 이하인 것이 바람직하고, 2.5 이하인 것이 보다 바람직하다. Mw/Mn이 3 이하이면, 분자량의 변동이 적고 틱소트로피 값이 낮아지기 쉬운 경향이 있다고 생각된다.The polydispersity Mw/Mn of the component (c) is preferably 3 or less, and more preferably 2.5 or less. When Mw/Mn is 3 or less, it is thought that there is a tendency that there is little variation in molecular weight and the thixotropic value tends to be low.

((d) 성분: 필러)((d) ingredient: filler)

(d) 성분의 필러로서는, 절연성 무기 필러 등을 들 수 있다. 그 중에서도, 평균 입경 100 ㎚ 이하의 무기 필러이면 보다 바람직하다. 절연성 무기 필러로서는, 유리, 실리카, 알루미나, 산화티탄, 마이카, 질화붕소 등을 들 수 있고, 그 중에서도, 실리카, 알루미나, 산화티탄, 질화붕소가 바람직하며, 실리카, 알루미나, 질화붕소가 보다 바람직하다. 절연성 무기 필러는, 위스커여도 좋고, 위스커로서는, 붕산알루미늄, 티탄산알루미늄, 산화아연, 규산칼슘, 황산마그네슘, 질화붕소 등을 들 수 있다. 절연성 무기 필러는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. (d) 성분의 형상, 입경, 및 함유량은 특별히 제한되지 않는다.As a filler of the component (d), an insulating inorganic filler, etc. are mentioned. Especially, it is more preferable if it is an inorganic filler with an average particle diameter of 100 nm or less. Examples of the insulating inorganic filler include glass, silica, alumina, titanium oxide, mica, boron nitride, and the like. Among them, silica, alumina, titanium oxide, boron nitride are preferable, and silica, alumina, boron nitride are more preferable. . The insulating inorganic filler may be a whisker, and examples of the whisker include aluminum borate, aluminum titanate, zinc oxide, calcium silicate, magnesium sulfate, and boron nitride. The insulating inorganic fillers can be used alone or in combination of two or more. The shape, particle diameter, and content of the component (d) are not particularly limited.

절연 신뢰성이 더욱 우수한 관점에서, (d) 성분은 절연성인 것이 바람직하다. 본 실시형태에 따른 반도체용 접착제는, 은 필러, 땜납 필러 등의 도전성의 금속 필러를 함유하고 있지 않은 것이 바람직하다.From the viewpoint of further excellent insulation reliability, it is preferable that the component (d) is insulating. It is preferable that the adhesive for semiconductors according to the present embodiment does not contain a conductive metal filler such as a silver filler or a solder filler.

(d) 성분은, 분산성 및 접착력이 향상되는 관점에서, 표면 처리를 실시한 필러인 것이 바람직하다. 표면 처리제로서는, 글리시딜계(에폭시계) 화합물((a) 성분에 해당하는 화합물을 제외한다), 아민계 화합물, 페닐계 화합물, 페닐아미노계 화합물, (메트)아크릴계 화합물(예컨대, 하기 일반식 (1)로 표시되는 구조를 갖는 화합물), 하기 일반식 (2)로 표시되는 구조를 갖는 비닐계 화합물 등을 들 수 있다.The component (d) is preferably a filler subjected to a surface treatment from the viewpoint of improving dispersibility and adhesion. As the surface treatment agent, a glycidyl-based (epoxy) compound (excluding the compound corresponding to the component (a)), an amine-based compound, a phenyl-based compound, a phenylamino-based compound, a (meth)acrylic compound (e.g., the following general formula (A compound having a structure represented by (1)), a vinyl compound having a structure represented by the following general formula (2), and the like.

Figure pct00001
Figure pct00001

[식 중, R11은 수소 원자 또는 알킬기를 나타내고, R12는 알킬렌기를 나타낸다.][In the formula, R 11 represents a hydrogen atom or an alkyl group, and R 12 represents an alkylene group.]

일반식 (1)로 표시되는 구조를 갖는 화합물에 의해 표면 처리된 필러로서는, R11이 수소 원자인 아크릴 표면 처리 필러, R11이 메틸기인 메타크릴 표면 처리 필러, R11이 에틸기인 에타크릴 표면 처리 필러 등을 들 수 있고, 반도체용 접착제에 포함되는 수지 및 반도체 기판의 표면과의 반응성, 및 결합 형성의 관점에서, R11이 부피가 크지 않은, 아크릴 표면 처리 필러, 메타크릴 표면 처리 필러가 바람직하다. R12도 특별히 제한은 없으나, 중량 평균 분자량이 높은 편이 휘발 성분도 적기 때문에 바람직하다.As the surface-treated filler by a compound having a structure represented by the general formula (1), wherein R 11 is a hydrogen atom acrylic surface treated filler, R 11 is a methyl group of methacrylic surface-treated filler, R 11 is ethacrylic surface is an ethyl group Treatment fillers, etc., from the viewpoint of reactivity with the surface of the resin and the semiconductor substrate contained in the semiconductor adhesive, and from the viewpoint of formation of bonds, R 11 is not bulky, an acrylic surface treatment filler and a methacrylic surface treatment filler desirable. R 12 is also not particularly limited, but the higher the weight average molecular weight is, the lower the volatile component is, so it is preferable.

Figure pct00002
Figure pct00002

[식 중, R21, R22 및 R23은 1가의 유기기를 나타내고, R24는 알킬렌기를 나타낸다.][In the formula, R 21 , R 22 and R 23 represent a monovalent organic group, and R 24 represents an alkylene group.]

예컨대, 반응성이 저하되지 않는 관점에서, R21, R22 및 R23은, 비교적 부피가 크지 않은 기인 것이 바람직하고, 예컨대 수소 원자 또는 알킬기여도 좋다. 또한, R21, R22 및 R23은, 비닐기의 반응성이 향상되는 1가의 유기기여도 좋다. R24도 특별히 제한은 없으나, 휘발하기 어렵기 때문에 보이드를 용이하게 저감할 수 있는 관점에서, 중량 평균 분자량이 높은 편이 바람직하다. 또한, R21, R22, R23 및 R24는, 표면 처리의 용이함으로 선정해도 좋다.For example, from the viewpoint of not lowering the reactivity, R 21 , R 22, and R 23 are preferably groups of relatively low volume, and may be, for example, a hydrogen atom or an alkyl group. Further, R 21 , R 22 and R 23 may be monovalent organic groups in which the reactivity of the vinyl group is improved. R 24 is also not particularly limited, but since it is difficult to volatilize, it is preferable that the weight average molecular weight is higher from the viewpoint of easily reducing voids. In addition, R 21 , R 22 , R 23 and R 24 may be selected due to the ease of surface treatment.

표면 처리제로서는, 표면 처리하기 용이함 때문에, 에폭시계 실란, 아미노계 실란, (메트)아크릴계 실란 등의 실란 처리제가 바람직하다. 표면 처리제로서는, 분산성, 유동성, 접착력이 우수한 관점에서, 글리시딜계, 페닐아미노계, (메트)아크릴계의 화합물이 바람직하다. 표면 처리제로서는, 보존 안정성이 우수한 관점에서, 페닐계, (메트)아크릴계의 화합물이 보다 바람직하다.As the surface treatment agent, since the surface treatment is easy, silane treatment agents such as epoxy-based silane, amino-based silane, and (meth)acrylic-based silane are preferable. As the surface treatment agent, glycidyl-based, phenylamino-based, and (meth)acrylic-based compounds are preferable from the viewpoints of excellent dispersibility, fluidity, and adhesion. As the surface treatment agent, a phenyl-based or (meth)acrylic-based compound is more preferable from the viewpoint of excellent storage stability.

(d) 성분의 평균 입경은, 시인성 향상의 관점에서, 100 ㎚ 이하이면 바람직하고, 60 ㎚ 이하가 보다 바람직하다. (d) 성분은, 접착력 향상의 관점에서, (메트)아크릴계 실란 또는 에폭시계 실란으로 표면 처리된 평균 입경 60 ㎚ 이하의 무기 필러인 것이 바람직하다. 한편, 틱소트로피 값은, (d) 성분의 평균 입경이 큰 쪽이 작아지는 경향이 있다.The average particle diameter of the component (d) is preferably 100 nm or less, and more preferably 60 nm or less from the viewpoint of improving visibility. The component (d) is preferably an inorganic filler having an average particle diameter of 60 nm or less, surface-treated with (meth)acrylic silane or epoxy silane from the viewpoint of improving adhesion. On the other hand, as for the thixotropy value, the larger the average particle diameter of the component (d) tends to decrease.

(d) 성분의 함유량은, 반도체용 접착제의 전량을 기준으로 하여 20∼80 질량%이면 바람직하고, 30∼75 질량%이면 보다 바람직하며, 50∼75 질량%이면 더욱 바람직하다. (d) 성분의 함유량이 20 질량% 이상이면, 접착력이 낮아지거나, 내(耐)리플로우성이 저하될 우려가 없다. 또한, (d) 성분의 함유량이 40 질량% 이하이면, 증점에 의해 접속 신뢰성이 저하될 우려가 없다. (d) 성분의 함유량은 많은 편이 틱소트로피 값은 작아지는 경향이 있다.The content of the component (d) is preferably 20 to 80 mass%, more preferably 30 to 75 mass%, and even more preferably 50 to 75 mass% based on the total amount of the semiconductor adhesive. When the content of the component (d) is 20% by mass or more, there is no fear that the adhesive strength is lowered or the reflow resistance is lowered. In addition, when the content of the component (d) is 40% by mass or less, there is no fear that the connection reliability is deteriorated due to thickening. The higher the content of the component (d), the smaller the thixotropic value tends to be.

((e) 성분: 플럭스제)((e) component: flux agent)

반도체용 접착제는, 플럭스 활성(산화물, 불순물 등을 제거하는 활성)을 나타내는 (e) 플럭스제를 더 함유할 수 있다. 플럭스제로서는, 비공유 전자쌍을 갖는 질소 함유 화합물(이미다졸류, 아민류 등. 단, (b) 성분에 포함되는 것을 제외한다), 카르복실산류, 페놀류 및 알코올류를 들 수 있다. 한편, 알코올류에 비해 카르복실산류 쪽이 플럭스 활성을 강하게 발현하여, 접속성을 향상시키기 쉽다.The semiconductor adhesive may further contain a flux agent (e) exhibiting flux activity (activity to remove oxides, impurities, etc.). Examples of the flux agent include nitrogen-containing compounds (imidazoles, amines, etc., except those contained in component (b)), carboxylic acids, phenols, and alcohols having a non-shared electron pair. On the other hand, compared to alcohols, carboxylic acids exhibit a strong flux activity, and the connectivity is easy to improve.

(e) 성분의 함유량은, 땜납 젖음성의 관점에서, 반도체용 접착제의 고형분 전량을 기준으로 하여, 0.2∼3 질량%인 것이 바람직하고, 0.4∼1.8 질량%인 것이 보다 바람직하다.The content of the component (e) is preferably 0.2 to 3 mass%, more preferably 0.4 to 1.8 mass%, based on the total solid content of the semiconductor adhesive from the viewpoint of solder wettability.

반도체용 접착제에는, 이온 트래퍼, 산화 방지제, 실란 커플링제, 티탄 커플링제, 레벨링제 등을 더 배합해도 좋다. 이들은 1종을 단독으로 이용해도 좋고, 2종 이상 조합하여 이용해도 좋다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절히 조정하면 된다.The semiconductor adhesive may further contain an ion trapper, an antioxidant, a silane coupling agent, a titanium coupling agent, a leveling agent, and the like. These may be used individually by 1 type, and may be used in combination of 2 or more types. The amount of these additives may be appropriately adjusted so that the effect of each additive is expressed.

<반도체용 접착제의 제조 방법><Method of manufacturing adhesive for semiconductors>

본 실시형태에 따른 반도체용 접착제는, 생산성이 향상되는 관점에서, 필름형(필름형 접착제)인 것이 바람직하다. 필름형 접착제의 제작 방법을 이하에 설명한다.From the viewpoint of improving productivity, the adhesive for semiconductors according to the present embodiment is preferably a film type (film adhesive). The manufacturing method of the film adhesive is demonstrated below.

먼저, (a) 성분, (b) 성분, (c) 성분, 및 필요에 따라 그 외의 성분을 유기 용매 중에 첨가한 후에 교반 혼합, 혼련 등에 의해 용해 또는 분산시켜 수지 바니시를 조제한다. 그 후, 이형 처리를 실시한 기재 필름 상에, 나이프 코터, 롤 코터, 어플리케이터, 다이 코터, 콤마 코터 등을 이용하여 수지 바니시를 도포한 후, 가열에 의해 유기 용매를 감소시켜, 기재 필름 상에 필름형 접착제를 형성한다. 또한, 가열에 의해 유기 용매를 감소시키기 전에, 수지 바니시를 웨이퍼 등에 스핀 코트하여 막을 형성한 후, 용매 건조를 행하는 방법에 의해 웨이퍼 상에 필름형 접착제를 형성해도 좋다.First, a component (a), component (b), component (c), and, if necessary, other components are added to an organic solvent, and then dissolved or dispersed by stirring, mixing, kneading, or the like to prepare a resin varnish. Thereafter, on the base film subjected to the release treatment, a resin varnish is applied using a knife coater, roll coater, applicator, die coater, comma coater, etc., and then the organic solvent is reduced by heating to form a film on the base film. Mold adhesive to form. In addition, before reducing the organic solvent by heating, a film-type adhesive may be formed on the wafer by spin coating a resin varnish on a wafer or the like to form a film, followed by solvent drying.

수지 바니시의 조제에 이용하는 유기 용매로서는, 각 성분을 균일하게 용해 또는 분산할 수 있는 특성을 갖는 것이 바람직하고, 예컨대 디메틸포름아미드, 디메틸아세트아미드, N-메틸-2-피롤리돈, 디메틸술폭시드, 디에틸렌글리콜디메틸에테르, 톨루엔, 벤젠, 크실렌, 메틸에틸케톤, 테트라히드로푸란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 부틸셀로솔브, 디옥산, 시클로헥사논, 및 아세트산에틸을 들 수 있다. 이들 중에서도, 제막성(製膜性)의 관점에서, 시클로헥사논을 이용하는 것이 바람직하고, 반도체용 접착제에 함유되는 재료의 일부 또는 전부가 시클로헥사논에 가용인 것이 바람직하다. 즉, 수지 바니시에 함유되는 재료의 일부 또는 전부가 시클로헥사논 용해물인 것이 바람직하다. 이들의 유기 용매는, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 수지 바니시 조제 시의 교반 혼합 및 혼련은, 예컨대 교반기, 뇌궤기, 3본 롤, 볼 밀, 비즈 밀 또는 호모디스퍼를 이용하여 행할 수 있다.As the organic solvent used in the preparation of the resin varnish, it is preferable that each component has the property of uniformly dissolving or dispersing, such as dimethylformamide, dimethylacetamide, N-methyl-2-pyrrolidone, dimethylsulfoxide , Diethylene glycol dimethyl ether, toluene, benzene, xylene, methyl ethyl ketone, tetrahydrofuran, ethyl cellosolve, ethyl cellosolve acetate, butyl cellosolve, dioxane, cyclohexanone, and ethyl acetate. have. Among these, it is preferable to use cyclohexanone from the viewpoint of film-forming properties, and it is preferable that some or all of the materials contained in the semiconductor adhesive are soluble in cyclohexanone. That is, it is preferable that a part or all of the material contained in the resin varnish is a cyclohexanone melt. These organic solvents can be used alone or in combination of two or more. Stirring mixing and kneading at the time of preparing the resin varnish can be performed using, for example, a stirrer, a thunderbolt, three rolls, a ball mill, a beads mill, or a homodisper.

기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 폴리에스테르 필름, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에테르이미드 필름, 폴리에테르나프탈레이트 필름, 메틸펜텐 필름 등을 들 수 있다. 기재 필름으로서는, 이들 필름 중의 1종을 포함하는 단층의 것에 한정되지 않고, 2종 이상의 필름을 포함하는 다층 필름이어도 좋다.The base film is not particularly limited as long as it has heat resistance that can withstand the heating conditions when the organic solvent is volatilized, and polyester film, polypropylene film, polyethylene terephthalate film, polyimide film, polyetherimide film, polyether Naphthalate film, methylpentene film, etc. are mentioned. The base film is not limited to a single layer including one of these films, and a multilayer film including two or more films may be used.

도포 후의 수지 바니시로부터 유기 용매를 휘발시킬 때의 조건으로서는, 구체적으로는, 50∼200℃, 0.1∼90분간의 가열을 행하는 것이 바람직하다. 실장 후의 보이드, 점도 조정 등에 영향이 없으면, 유기 용매가 1.5 질량% 이하까지 휘발하는 조건으로 하는 것이 바람직하다.As conditions for volatilizing the organic solvent from the resin varnish after application, it is preferable to specifically heat 50 to 200°C for 0.1 to 90 minutes. If there is no influence on voids after mounting, viscosity adjustment, etc., it is preferable to set the conditions under which the organic solvent volatilizes to 1.5% by mass or less.

본 실시형태에 따른 필름형의 접착제에 있어서의 필름의 두께는, 시인성, 유동성, 충전성의 관점에서, 10∼100 ㎛가 바람직하고, 20∼50 ㎛가 보다 바람직하다.The thickness of the film in the film adhesive according to the present embodiment is preferably 10 to 100 µm and more preferably 20 to 50 µm from the viewpoints of visibility, fluidity, and filling.

<반도체 장치><Semiconductor device>

본 실시형태에 따른 반도체용 접착제는, 반도체 장치에 적합하게 이용되고, 반도체용 접착제로서 적합하며, 반도체 칩 및 배선 회로 기판의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치에 있어서 접속부의 밀봉에 특히 적합하게 이용된다. 이하, 본 실시형태에 따른 반도체용 접착제를 이용한 반도체 장치에 대해 설명한다. 반도체 장치에 있어서의 접속부의 전극끼리는, 범프와 배선과의 금속 접합, 및 범프와 범프와의 금속 접합의 어느 것이어도 좋다. 반도체 장치에서는, 예컨대 반도체용 접착제를 통해 전기적인 접속을 얻는 플립 칩 접속이 이용되어도 좋다.The semiconductor adhesive according to the present embodiment is suitably used for a semiconductor device, and is suitable as a semiconductor adhesive, and a semiconductor device in which electrodes of respective connection portions of a semiconductor chip and a wiring circuit board are electrically connected to each other, or a plurality of It is particularly suitably used for sealing the connection portion in a semiconductor device in which electrodes of respective connection portions of a semiconductor chip are electrically connected to each other. Hereinafter, a semiconductor device using the adhesive for semiconductors according to the present embodiment will be described. Electrodes of the connection portion in the semiconductor device may be metal bonding between a bump and a wiring, or metal bonding between a bump and a bump. In the semiconductor device, for example, flip chip connection for obtaining electrical connection through a semiconductor adhesive may be used.

도 1은 반도체 장치의 실시형태(반도체 칩 및 기판의 COB형의 접속 양태)를 도시한 모식 단면도이다. 도 1(a)에 도시된 바와 같이, 제1 반도체 장치(100)는, 서로 대향하는 반도체 칩(10) 및 기판(배선 회로 기판)(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 배선(15)과, 반도체 칩(10) 및 기판(20)의 배선(15)을 서로 접속하는 접속 범프(30)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극없이 충전된 접착제(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 배선(15) 및 접속 범프(30)에 의해 플립 칩 접속되어 있다. 배선(15) 및 접속 범프(30)는, 반도체용 접착제(40)에 의해 밀봉되어 있어 외부 환경으로부터 차단되어 있다.1 is a schematic cross-sectional view showing an embodiment of a semiconductor device (a COB type connection mode of a semiconductor chip and a substrate). As shown in Fig. 1(a), the first semiconductor device 100 includes a semiconductor chip 10 and a substrate (wiring circuit board) 20 facing each other, and a semiconductor chip 10 and a substrate 20 A connection bump 30 for connecting the wiring 15 respectively disposed on opposite surfaces of the semiconductor chip 10 and the wiring 15 of the substrate 20 and the semiconductor chip 10 and the substrate 20 It has an adhesive 40 filled with no gaps in the gaps between ). The semiconductor chip 10 and the substrate 20 are flip-chip connected by a wiring 15 and a connection bump 30. The wiring 15 and the connection bump 30 are sealed with an adhesive 40 for semiconductors and are shielded from the external environment.

도 1(b)에 도시된 바와 같이, 제2 반도체 장치(200)는, 서로 대향하는 반도체 칩(10) 및 기판(배선 회로 기판)(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 범프(32)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극없이 충전된 반도체용 접착제(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 대향하는 범프(32)가 서로 접속됨으로써 플립 칩 접속되어 있다. 범프(32)는, 반도체용 접착제(40)에 의해 밀봉되어 있어 외부 환경으로부터 차단되어 있다.As shown in Fig. 1(b), the second semiconductor device 200 includes a semiconductor chip 10 and a substrate (wiring circuit board) 20 facing each other, and a semiconductor chip 10 and a substrate 20 And bumps 32 disposed on opposite surfaces of each other, and an adhesive for semiconductors 40 filled without gaps in the gaps between the semiconductor chip 10 and the substrate 20. The semiconductor chip 10 and the substrate 20 are flip-chip connected by connecting the bumps 32 facing each other. The bumps 32 are sealed by the adhesive 40 for semiconductors and are shielded from the external environment.

도 2는 반도체 장치의 다른 실시형태(반도체 칩끼리의 COC형의 접속 양태)를 도시한 모식 단면도이다. 도 2(a)에 도시된 바와 같이, 제3 반도체 장치(300)는, 2개의 반도체 칩(10)이 배선(15) 및 접속 범프(30)에 의해 플립 칩 접속되어 있는 점을 제외하고, 제1 반도체 장치(100)와 동일하다. 도 2(b)에 도시된 바와 같이, 제4 반도체 장치(400)는, 2개의 반도체 칩(10)이 범프(32)에 의해 플립 칩 접속되어 있는 점을 제외하고, 제2 반도체 장치(200)와 동일하다.2 is a schematic cross-sectional view showing another embodiment of a semiconductor device (a COC type connection mode between semiconductor chips). As shown in FIG. 2(a), the third semiconductor device 300 is flip-chip connected by the two semiconductor chips 10 by the wiring 15 and the connection bump 30, It is the same as the first semiconductor device 100. As shown in FIG. 2(b), the fourth semiconductor device 400 includes the second semiconductor device 200, except that the two semiconductor chips 10 are flip-chip connected by the bumps 32. ) Is the same.

반도체 칩(10)으로서는, 특별히 제한은 없고, 실리콘, 게르마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨·비소, 인듐·인 등의 화합물 반도체 등의 각종 반도체를 이용할 수 있다.The semiconductor chip 10 is not particularly limited, and various semiconductors such as elemental semiconductors composed of elements of the same type such as silicon and germanium, and compound semiconductors such as gallium/arsenic and indium/phosphorus can be used.

기판(20)으로서는, 배선 회로 기판이면 특별히 제한은 없고, 유리 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지, 세라믹, 에폭시 수지, 비스말레이미드트리아진 수지 등을 주된 성분으로 하는 절연 기판의 표면에 형성된 금속층의 불필요한 개소를 에칭 제거하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의해 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 이용할 수 있다.The substrate 20 is not particularly limited as long as it is a wiring circuit board, and is formed on the surface of an insulating substrate containing glass epoxy resin, polyimide resin, polyester resin, ceramic, epoxy resin, bismaleimide triazine resin, etc. as main components. A circuit board on which a wiring (wiring pattern) is formed by etching away unnecessary portions of a metal layer, a circuit board on which a wiring (wiring pattern) is formed by metal plating on the surface of the insulating substrate, and a conductive material is printed on the surface of the insulating substrate. A circuit board or the like on which the (wiring pattern) is formed can be used.

배선(15), 범프(32) 등의 접속부는, 주성분으로서 금, 은, 구리, 땜납(주성분은, 예컨대 주석-은, 주석-납, 주석-비스무트, 주석-구리), 니켈, 주석, 납 등을 함유하고 있고, 복수의 금속을 함유하고 있어도 좋다.Connections such as the wiring 15 and the bump 32 are main components of gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), nickel, tin, and lead. And the like, and may contain a plurality of metals.

배선(배선 패턴)의 표면에는, 금, 은, 구리, 땜납(주성분은, 예컨대 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주된 성분으로 하는 금속층이 형성되어 있어도 좋다. 이 금속층은 단일의 성분만으로 구성되어 있어도 좋고, 복수의 성분으로 구성되어 있어도 좋다. 또한, 복수의 금속층이 적층된 구조를 하고 있어도 좋다. 구리, 땜납은 저렴하기 때문에 일반적으로 사용되고 있다. 한편, 구리, 땜납에는 산화물, 불순물 등이 포함되기 때문에, 반도체용 접착제는 플럭스 활성을 갖는 것이 바람직하다.On the surface of the wiring (wiring pattern), a metal layer containing gold, silver, copper, solder (main components such as tin-silver, tin-lead, tin-bismuth, tin-copper), tin, nickel, etc. as main components is formed. It may be done. This metal layer may be composed of only a single component, or may be composed of a plurality of components. Further, it may have a structure in which a plurality of metal layers are laminated. Copper and solder are generally used because they are inexpensive. On the other hand, since oxides, impurities, etc. are contained in copper and solder, it is preferable that the semiconductor adhesive has flux activity.

범프라고 불리는 도전성 돌기의 재질로서는, 주된 성분으로서, 금, 은, 구리, 땜납(주성분은 예컨대, 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등이 이용되고, 단일의 성분만으로 구성되어 있어도 좋으며, 복수의 성분으로 구성되어 있어도 좋다. 또한, 이들 금속이 적층된 구조를 이루도록 형성되어 있어도 좋다. 범프는 반도체 칩 또는 기판에 형성되어 있어도 좋다. 구리, 땜납은 저렴하기 때문에 일반적으로 사용되고 있다. 한편, 구리, 땜납에는 산화물, 불순물 등이 포함되기 때문에, 반도체용 접착제는 플럭스 활성을 갖는 것이 바람직하다.As the material of the conductive protrusion called bump, as the main components, gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), tin, nickel, etc. are used, It may be composed of only a single component, or may be composed of a plurality of components. Further, it may be formed so as to form a laminated structure of these metals. The bump may be formed on a semiconductor chip or a substrate. Copper and solder are generally used because they are inexpensive. On the other hand, since oxides, impurities, etc. are contained in copper and solder, it is preferable that the semiconductor adhesive has flux activity.

또한, 도 1 또는 도 2에 도시된 바와 같은 반도체 장치(패키지)를 적층하여 금, 은, 구리, 땜납(주성분은, 예컨대 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등으로 전기적으로 접속해도 좋다. 예컨대, TSV 기술에서 보여지는 바와 같은, 접착제를 반도체 칩 사이에 개재하여, 플립 칩 접속 또는 적층하고, 반도체 칩을 관통하는 구멍을 형성하여, 패턴면의 전극과 연결시켜도 좋다.In addition, a semiconductor device (package) as shown in Fig. 1 or 2 is stacked to form gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), and tin , You may be electrically connected with nickel or the like. For example, as shown in the TSV technology, an adhesive may be interposed between the semiconductor chips, flip-chip connection or lamination, a hole through the semiconductor chip may be formed, and the electrode on the pattern surface may be connected.

도 3은 반도체 장치의 다른 실시형태(반도체 칩 적층형의 양태(TSV))를 도시한 모식 단면도이다. 도 3에 도시된 바와 같이, 제5 반도체 장치(500)에서는, 인터포저(50) 상에 형성된 배선(15)이 반도체 칩(10)의 배선(15)과 접속 범프(30)를 통해 접속됨으로써, 반도체 칩(10)과 인터포저(50)는 플립 칩 접속되어 있다. 반도체 칩(10)과 인터포저(50) 사이의 공극에는 반도체용 접착제(40)가 간극없이 충전되어 있다. 상기 반도체 칩(10)에 있어서의 인터포저(50)와 반대측의 표면 상에는, 배선(15), 접속 범프(30) 및 반도체용 접착제(40)를 통해 반도체 칩(10)이 반복해서 적층되어 있다. 반도체 칩(10)의 표리에 있어서의 패턴면의 배선(15)은, 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의해 서로 접속되어 있다. 한편, 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.3 is a schematic cross-sectional view showing another embodiment of a semiconductor device (semiconductor chip stacked mode (TSV)). As shown in FIG. 3, in the fifth semiconductor device 500, the wiring 15 formed on the interposer 50 is connected to the wiring 15 of the semiconductor chip 10 through the connection bump 30. , The semiconductor chip 10 and the interposer 50 are flip-chip connected. A semiconductor adhesive 40 is filled in the gap between the semiconductor chip 10 and the interposer 50 without a gap. On the surface of the semiconductor chip 10 on the opposite side to the interposer 50, the semiconductor chip 10 is repeatedly laminated through the wiring 15, the connection bump 30, and the semiconductor adhesive 40 . The wirings 15 on the pattern surface on the front and back of the semiconductor chip 10 are connected to each other by a through electrode 34 filled in a hole penetrating the inside of the semiconductor chip 10. On the other hand, as the material of the through electrode 34, copper, aluminum, or the like can be used.

이러한 TSV 기술에 의해, 통상은 사용되지 않는 반도체 칩의 이면으로부터도 신호를 취득할 수 있다. 또한, 반도체 칩(10) 내에 관통 전극(34)을 수직으로 통과시키기 때문에, 대향하는 반도체 칩(10) 사이, 또는 반도체 칩(10) 및 인터포저(50) 사이의 거리를 짧게 하고, 유연한 접속이 가능하다. 본 실시형태에 따른 반도체용 접착제는, 이러한 TSV 기술에 있어서, 대향하는 반도체 칩(10) 사이, 또는 반도체 칩(10) 및 인터포저(50) 사이의 밀봉 재료로서 적합하게 이용된다.With such TSV technology, signals can also be acquired from the back surface of a semiconductor chip that is not normally used. In addition, since the through electrode 34 is vertically passed through the semiconductor chip 10, the distance between the opposing semiconductor chips 10 or between the semiconductor chip 10 and the interposer 50 is shortened, and flexible connection This is possible. The semiconductor adhesive according to the present embodiment is suitably used as a sealing material between the opposing semiconductor chips 10 or between the semiconductor chips 10 and the interposer 50 in such TSV technology.

<반도체 장치의 제조 방법><Method of manufacturing semiconductor device>

본 실시형태에 따른 반도체 장치의 제조 방법은, 본 실시형태에 따른 반도체용 접착제를 이용하여, 반도체 칩 및 배선 회로 기판, 또는 복수의 반도체 칩끼리를 접속한다. 본 실시형태에 따른 반도체 장치의 제조 방법은, 예컨대 접착제를 통해 반도체 칩 및 배선 회로 기판을 서로 접속하고 반도체 칩 및 배선 회로 기판의 각각의 접속부를 서로 전기적으로 접속하여 반도체 장치를 얻는 공정, 또는 접착제를 통해 복수의 반도체 칩을 서로 접속하고 복수의 반도체 칩의 각각의 접속부를 서로 전기적으로 접속하여 반도체 장치를 얻는 공정을 구비한다.In the method for manufacturing a semiconductor device according to the present embodiment, a semiconductor chip and a wiring circuit board, or a plurality of semiconductor chips are connected to each other by using the adhesive for semiconductors according to the present embodiment. The method for manufacturing a semiconductor device according to the present embodiment is, for example, a step of connecting a semiconductor chip and a wiring circuit board to each other through an adhesive, and electrically connecting the respective connection portions of the semiconductor chip and the wiring circuit board to each other to obtain a semiconductor device, or an adhesive And a step of connecting a plurality of semiconductor chips to each other through an electrical connection and electrically connecting respective connection portions of the plurality of semiconductor chips to each other to obtain a semiconductor device.

본 실시형태에 따른 반도체 장치의 제조 방법에서는, 접속부를 서로 금속 접합에 의해 접속할 수 있다. 즉, 반도체 칩 및 배선 회로 기판의 각각의 접속부를 서로 금속 접합에 의해 접속하거나, 또는, 복수의 반도체 칩의 각각의 접속부를 서로 금속 접합에 의해 접속한다.In the method for manufacturing a semiconductor device according to the present embodiment, the connecting portions can be connected to each other by metal bonding. That is, the respective connection portions of the semiconductor chip and the wiring circuit board are connected to each other by metal bonding, or the respective connection portions of the plurality of semiconductor chips are connected to each other by metal bonding.

본 실시형태에 따른 반도체 장치의 제조 방법의 일례로서, 도 4에 도시된 제6 반도체 장치(600)의 제조 방법에 대해 설명한다. 제6 반도체 장치(600)는, 배선(구리 배선)(15)을 갖는 기판(예컨대, 유리 에폭시 기판)(60)과, 배선(예컨대, 구리 필러, 구리 포스트)(15)을 갖는 반도체 칩(10)이 반도체용 접착제(40)를 통해 서로 접속되어 있다. 반도체 칩(10)의 배선(15)과 기판(60)의 배선(15)은, 접속 범프(땜납 범프)(30)에 의해 전기적으로 접속되어 있다. 기판(60)에 있어서의 배선(15)이 형성된 표면에는, 접속 범프(30)의 형성 위치를 제외하고 솔더 레지스트(70)가 배치되어 있다.As an example of a method for manufacturing a semiconductor device according to the present embodiment, a method for manufacturing the sixth semiconductor device 600 shown in FIG. 4 will be described. The sixth semiconductor device 600 includes a substrate (e.g., a glass epoxy substrate) 60 having a wiring (copper wiring) 15, and a semiconductor chip having a wiring (e.g., copper filler, copper post) 15 ( 10) are connected to each other via an adhesive 40 for semiconductors. The wiring 15 of the semiconductor chip 10 and the wiring 15 of the substrate 60 are electrically connected by connection bumps (solder bumps) 30. A solder resist 70 is disposed on the surface of the substrate 60 on which the wiring 15 is formed, except for the formation position of the connection bump 30.

제6 반도체 장치(600)의 제조 방법에서는, 먼저, 솔더 레지스트(70)가 형성된 기판(60) 상에 반도체용 접착제(필름형 접착제 등)(40)를 첩부(貼付)한다. 첩부는, 가열 프레스, 롤 라미네이트, 진공 라미네이트 등에 의해 행할 수 있다. 반도체용 접착제(40)의 공급 면적 및 두께는, 반도체 칩(10) 또는 기판(60)의 사이즈, 범프 높이 등에 의해 적절히 설정된다. 반도체용 접착제(40)를 반도체 칩(10)에 첩부해도 좋고, 반도체 웨이퍼에 반도체용 접착제(40)를 첩부한 후에 다이싱하여 반도체 칩(10)으로 개편화(個片化)함으로써, 반도체용 접착제(40)를 첩부한 반도체 칩(10)을 제작해도 좋다. 이 경우, 높은 광투과율을 갖는 반도체용 접착제이면, 얼라인먼트 마크를 덮어도 시인성이 확보되기 때문에, 반도체 웨이퍼(반도체 칩)뿐만이 아니라, 기판 상에 있어서도 첩부하는 범위가 제한되지 않고, 취급성이 우수하다.In the manufacturing method of the sixth semiconductor device 600, first, a semiconductor adhesive (film adhesive or the like) 40 is affixed on the substrate 60 on which the solder resist 70 is formed. The affixing can be performed by heat press, roll lamination, vacuum lamination, or the like. The supply area and thickness of the semiconductor adhesive 40 are appropriately set depending on the size and bump height of the semiconductor chip 10 or the substrate 60. The semiconductor adhesive 40 may be affixed to the semiconductor chip 10, or the semiconductor adhesive 40 may be affixed to the semiconductor wafer and then diced into pieces of the semiconductor chip 10. The semiconductor chip 10 to which the adhesive 40 is affixed may be produced. In this case, as long as it is an adhesive for semiconductors having a high light transmittance, visibility is ensured even when the alignment mark is covered, so that the range to be adhered is not limited not only on the semiconductor wafer (semiconductor chip) but also on the substrate, and the handling property is excellent. .

반도체용 접착제(40)를 기판(60) 또는 반도체 칩(10)에 첩부한 후, 반도체 칩(10)의 배선(15) 상의 접속 범프(30)와, 기판(60)의 배선(15)을 플립 칩 본더 등의 접속 장치를 이용하여 위치 맞춤한다. 그리고, 반도체 칩(10)과 기판(60)을 접속 범프(30)의 융점 이상의 온도에서 가열하면서 압박하여(접속부에 땜납을 이용하는 경우에는, 땜납 부분에 240℃ 이상의 온도가 가해지는 것이 바람직하다), 반도체 칩(10)과 기판(60)을 접속하고, 동시에 반도체용 접착제(40)에 의해 반도체 칩(10)과 기판(60) 사이의 공극을 밀봉 충전한다. 접속 하중은, 범프수에 의존하지만, 범프의 높이 변동 흡수, 범프 변형량의 제어 등을 고려하여 설정된다. 접속 시간은, 생산성 향상의 관점에서, 단시간이 바람직하다. 땜납을 용융시켜, 산화막, 표면의 불순물 등을 제거하여, 금속 접합을 접속부에 형성하는 것이 바람직하다.After attaching the semiconductor adhesive 40 to the substrate 60 or the semiconductor chip 10, the connection bumps 30 on the wiring 15 of the semiconductor chip 10 and the wiring 15 of the substrate 60 are connected. Position alignment using a connecting device such as a flip chip bonder. Then, press the semiconductor chip 10 and the substrate 60 while heating at a temperature equal to or higher than the melting point of the connection bump 30 (in the case of using solder at the connection portion, a temperature of 240°C or higher is preferably applied to the solder portion). , The semiconductor chip 10 and the substrate 60 are connected, and at the same time, the voids between the semiconductor chip 10 and the substrate 60 are sealed and filled with the adhesive 40 for semiconductors. The connection load depends on the number of bumps, but is set in consideration of the absorption of bump height fluctuations and control of the amount of bump deformation. The connection time is preferably a short time from the viewpoint of productivity improvement. It is preferable to melt the solder to remove the oxide film, surface impurities, and the like to form a metal junction at the connection portion.

단시간의 접속 시간(압착 시간)이란, 접속 형성(본압착) 중에 접속부에 240℃ 이상의 온도가 가해지는 시간(예컨대, 땜납 사용 시의 시간)이 10초 이하인 것을 말한다. 접속 시간은, 5초 이하가 바람직하고, 3초 이하가 보다 바람직하다.The short connection time (compression bonding time) means that the time (for example, the time when using solder) is 10 seconds or less at which a temperature of 240°C or higher is applied to the connection portion during connection formation (main compression bonding). The connection time is preferably 5 seconds or less, and more preferably 3 seconds or less.

위치 맞춤을 한 후, 가고정하고, 리플로우로에서 가열 처리함으로써 땜납 범프를 용융시켜 반도체 칩과 기판을 접속함으로써 반도체 장치를 제조해도 좋다. 가고정은, 금속 접합을 형성할 필요성이 현저히 요구되지 않기 때문에, 전술한 본압착에 비해 저하중, 단시간, 저온도여도 좋고, 생산성 향상, 접속부의 열화 방지 등의 메리트가 생긴다. 반도체 칩과 기판을 접속한 후, 오븐 등에서 가열 처리를 행하여, 접착제를 경화시켜도 좋다. 가열 온도는, 접착제의 경화가 진행되고, 바람직하게는 거의 완전히 경화하는 온도이다. 가열 온도 및 가열 시간은 적절히 설정하면 된다. 이 경우, 얻어지는 반도체 장치는, 접착제의 경화물을 구비한다.After alignment, the semiconductor device may be manufactured by temporarily fixing it, melting the solder bumps by heat treatment in a reflow furnace, and connecting the semiconductor chip and the substrate. Temporary fixing, since the necessity of forming a metal bonding is not significantly required, compared to the above-described main compression bonding, it may be of a lowering weight, a short time, and a low temperature, and there are advantages such as improvement in productivity and prevention of deterioration of the connection portion. After connecting the semiconductor chip and the substrate, heat treatment may be performed in an oven or the like to cure the adhesive. The heating temperature is a temperature at which curing of the adhesive proceeds, preferably almost completely. The heating temperature and heating time may be appropriately set. In this case, the obtained semiconductor device includes a cured product of an adhesive.

실시예Example

이하, 실시예를 들어 본 개시에 대해 더욱 구체적으로 설명한다. 단, 본 개시는 이들 실시예에 한정되는 것이 아니다.Hereinafter, the present disclosure will be described in more detail with reference to examples. However, the present disclosure is not limited to these Examples.

각 실시예 및 비교예에서 사용한 화합물은 이하와 같다.The compounds used in each Example and Comparative Example are as follows.

(a) 에폭시 수지(a) epoxy resin

·트리페놀메탄 골격 함유 다작용성 고형 에폭시 수지(미쓰비시 케미컬 가부시키가이샤 제조, 상품명 「EP1032H60」, 이하 「EP1032」라고 한다.)-Polyfunctional solid epoxy resin containing triphenolmethane skeleton (manufactured by Mitsubishi Chemical Co., Ltd., brand name "EP1032H60", hereinafter referred to as "EP1032".)

·나프탈렌 골격 함유 에폭시 수지(DIC 가부시키가이샤 제조, 상품명 「HP4032D」)Epoxy resin containing naphthalene skeleton (manufactured by DIC Corporation, brand name "HP4032D")

·비스페놀 F형 액상 에폭시 수지(미쓰비시 케미컬 가부시키가이샤 제조, 상품명 「YL983U」, 이하 「YL983」이라고 한다.)-Bisphenol F type liquid epoxy resin (Mitsubishi Chemical Co., Ltd. make, brand name "YL983U", hereinafter referred to as "YL983".)

·유연성 에폭시 수지(미쓰비시 케미컬 가부시키가이샤 제조, 상품명 「YL7175」, 이하 「YL7175」라고 한다.)-Flexible epoxy resin (manufactured by Mitsubishi Chemical Co., Ltd., brand name "YL7175", hereinafter referred to as "YL7175".)

(b) 경화제(b) hardener

·2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아눌산 부가체(시코쿠 가세이 고교 가부시키가이샤 제조, 상품명 「2MAOK-PW」, 이하 「2 MAOK」라고 한다.)-2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct (manufactured by Shikoku Kasei Kogyo Co., Ltd., brand name "2MAOK-PW" , Hereinafter referred to as "2 MAOK".)

(c) 중량 평균 분자량 10000 이상의 고분자량 성분(c) a high molecular weight component with a weight average molecular weight of 10000 or more

·아크릴 수지(가부시키가이샤 쿠라레 제조, 상품명 「쿠라리티 LA4285」, Mw/Mn=1.28, 중량 평균 분자량 Mw:80000)・Acrylic resin (manufactured by Kuraray Co., Ltd., brand name "Kurati LA4285", Mw/Mn=1.28, weight average molecular weight Mw:80000)

(d) 필러(d) filler

무기 필러Inorganic filler

·에폭시 표면 처리 나노 실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「50 ㎚ SE-AH1」, 평균 입경: 약 50 ㎚, 이하 「SE 나노 실리카」라고 한다.)-Epoxy surface-treated nano silica filler (manufactured by Admatex, brand name "50 nm SE-AH1", average particle diameter: about 50 nm, hereinafter referred to as "SE nano silica".)

·무기 실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「SE2050」, 평균 입경: 0.5 ㎛, 이하 「SE2050」이라고 한다.)-Inorganic silica filler (manufactured by Admatex, brand name "SE2050", average particle diameter: 0.5 µm, hereinafter referred to as "SE2050".)

·무기 실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「SE2050SEJ」, 평균 입경: 0.5 ㎛, 이하 「SE2050SEJ」라고 한다.)-Inorganic silica filler (manufactured by Admatex, brand name "SE2050SEJ", average particle diameter: 0.5 µm, hereinafter referred to as "SE2050SEJ".)

(e) 플럭스제(e) flux agent

·글루타르산(시그마 알드리치 재팬 고도가이샤 제조, 융점: 약 97℃)Glutaric acid (manufactured by Sigma-Aldrich Japan Kodo Co., Ltd., melting point: about 97℃)

<필름형 접착제의 제작><Production of film adhesive>

(실시예 1)(Example 1)

에폭시 수지 11.25 g(「EP1032」를 6.8 g, 「HP4032D」를 0.75 g, 「YL983」을 1.5 g, 「YL7175」를 2.2 g), 경화제 「2MAOK」 0.6 g, 글루타르산 0.45 g, 무기 필러 「SE 나노 실리카」 35.3 g, 아크릴 수지 「LA4285」 2.0 g, 및 시클로헥사논(수지 바니시 중의 고형분량이 47 질량%가 되는 양)을 투입하고, 직경 1.0 ㎜의 비즈를 고형분과 동질량 첨가하며, 비즈 밀(프리츠·재팬 가부시키가이샤 제조, 유성형 미분쇄기 P-7)로 30분 교반하였다. 그 후, 교반에 이용한 비즈를 여과에 의해 제거하여, 수지 바니시를 얻었다.11.25 g of epoxy resin (6.8 g for ``EP1032'', 0.75 g for ``HP4032D'', 1.5 g for ``YL983'', 2.2 g for ``YL7175''), 0.6 g of curing agent ``2MAOK'', 0.45 g of glutaric acid, inorganic filler `` SE nano silica” 35.3 g, acrylic resin “LA4285” 2.0 g, and cyclohexanone (the amount of which the solid content in the resin varnish becomes 47 mass%) was added, and beads having a diameter of 1.0 mm were added by the same mass as the solid content, and beads It stirred for 30 minutes with a mill (made by Fritz Japan Co., Ltd., planetary pulverizer P-7). Then, the beads used for stirring were removed by filtration, and a resin varnish was obtained.

얻어진 수지 바니시를 기재 필름(데이진 듀폰 필름 가부시키가이샤 제조, 상품명 「퓨렉스 A54」) 상에 소형 정밀 도공 장치(가부시키가이샤 야스이 세이키 제조)로 도공하고, 도공된 수지 바니시를 클린 오븐(에스펙 가부시키가이샤 제조)에서 건조(100℃/5분)시켜, 필름형 접착제를 얻었다. 두께는 0.02 ㎜가 되도록 제작하였다.The obtained resin varnish was coated on a base film (manufactured by Teijin DuPont Film Co., Ltd., brand name ``Purex A54'') with a small precision coating device (manufactured by Yasui Seiki Co., Ltd.), and the coated resin varnish was applied in a clean oven ( (Manufactured by SPEC Co., Ltd.) and dried (100° C./5 minutes) to obtain a film adhesive. The thickness was produced to be 0.02 mm.

(실시예 2)(Example 2)

에폭시 수지 「HP4032D」를 1.5 g으로 늘리고, 에폭시 수지 「YL983」을 0.75 g으로 줄인 것 이외에는, 실시예 1과 동일하게 하여, 필름형 접착제를 제작하였다.A film adhesive was produced in the same manner as in Example 1, except that the epoxy resin "HP4032D" was increased to 1.5 g and the epoxy resin "YL983" was reduced to 0.75 g.

(비교예 1)(Comparative Example 1)

에폭시 수지 「YL7175」 및 「HP4032D」를 배합하지 않고, 무기 실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「SE2050」, 평균 입경: 0.5 ㎛)를 2.3 g 첨가한 것 이외에는, 실시예 1과 동일하게 하여, 필름형 접착제를 제작하였다.The same as in Example 1, except that 2.3 g of an inorganic silica filler (manufactured by Admatex, brand name “SE2050”, average particle diameter: 0.5 μm) was added without blending the epoxy resins “YL7175” and “HP4032D”. To prepare a film adhesive.

(비교예 2)(Comparative Example 2)

무기 실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「SE2050SEJ」, 평균 입경: 0.5 ㎛)를 3.3 g 첨가하고, 「SE 나노 실리카」를 27.9 g으로 줄이며, 「LA4285」를 0.5 g으로 줄인 것 이외에는, 실시예 1과 동일하게 하여, 필름형 접착제를 제작하였다.Except for adding 3.3 g of inorganic silica filler (manufactured by Admatex, brand name “SE2050SEJ”, average particle diameter: 0.5 μm), reducing “SE nano silica” to 27.9 g, and reducing “LA4285” to 0.5 g , In the same manner as in Example 1, a film adhesive was produced.

표 1에 실시예 1∼2 및 비교예 1∼2의 배합을 정리하여 나타낸다.In Table 1, the combination of Examples 1-2 and Comparative Examples 1-2 is put together and shown.

<평가><Evaluation>

이하, 실시예 및 비교예에서 얻어진 필름형 접착제의 평가 방법을 나타낸다.Hereinafter, the evaluation method of the film adhesive obtained in Examples and Comparative Examples is shown.

(1) 틱소트로피 값 측정 샘플의 제작(1) Preparation of thixotropy measurement sample

제작한 필름형 접착제를 탁상 라미네이터(가부시키가이샤 미러 코포레이션 제조, 상품명 「핫도그 GK-13DX」)로, 총 두께가 0.4 ㎜(400 ㎛)가 될 때까지 복수 장 라미네이트(적층)하고, 세로 7.3 ㎜, 가로 7.3 ㎜의 사이즈로 잘라내어 측정 샘플을 얻었다.The prepared film-type adhesive was laminated (laminated) with a table-top laminator (manufactured by Mirror Corporation, brand name "Hot Dog GK-13DX") until the total thickness became 0.4 mm (400 μm), and 7.3 mm long , Cut into a size of 7.3 mm in width to obtain a measurement sample.

(2) 틱소트로피 값의 측정(2) Measurement of thixotropy

얻어진 측정 샘플에 대해, 전단 점도 측정 장치(티·에이·인스트루먼트·재팬 가부시키가이샤 제조, 상품명 「ARES」)로 온도 120℃의 일정 조건에서 주파수를 1 ㎐로부터 70 ㎐까지 0.1 ㎐ 매초로 연속적으로 변화시켰을 때의 점도를 측정하여, 7 ㎐ 때의 점도 값을 70 ㎐ 때의 점도 값으로 나눈 값을 틱소트로피 값으로 하였다.With respect to the obtained measurement sample, a shear viscosity measuring device (manufactured by T-A Instruments Japan Co., Ltd., trade name "ARES") was used to continuously change the frequency from 1 Hz to 70 Hz at constant conditions of 120°C at 0.1 Hz per second. The viscosity when changed was measured, and the value obtained by dividing the viscosity value at 7 Hz by the viscosity value at 70 Hz was taken as the thixotropic value.

(3) 반도체 장치의 제조 방법(3) Manufacturing method of semiconductor device

제작한 필름형 접착제를 잘라내고(세로 7.3 ㎜, 가로 7.3 ㎜, 두께 0.045 ㎜), 땜납 범프 부착 반도체 칩(칩 사이즈: 세로 7.3 ㎜, 가로 7.3 ㎜, 두께 0.15 ㎜, 범프 높이: 구리 필러+땜납의 합계 약 45 ㎛, 범프수 328, 피치 80 ㎛) 상에 첩부하였다. 다음으로, 필름형 접착제를 첩부한 땜납 범프 부착 반도체 칩을, 유리 에폭시 기판(유리 에폭시 기재 두께: 420 ㎛, 구리 배선 두께: 9 ㎛)에 플립 칩 본더 FCB3(파나소닉 가부시키가이샤 제조)로 실장하여(실장 조건: 압착 헤드 온도 350℃/5초/0.5 ㎫), 도 4와 동일한 반도체 장치를 얻었다. 스테이지 온도는 80℃로 하였다.Cut off the produced film adhesive (7.3 mm long, 7.3 mm wide, 0.045 mm thick), and a semiconductor chip with solder bumps (chip size: 7.3 mm long, 7.3 mm wide, 0.15 mm thick, bump height: copper filler + solder (A total of about 45 µm, bump number 328, pitch 80 µm). Next, a semiconductor chip with solder bumps affixed with a film adhesive was mounted on a glass epoxy substrate (glass epoxy substrate thickness: 420 μm, copper wiring thickness: 9 μm) with a flip chip bonder FCB3 (manufactured by Panasonic Corporation). (Mounting conditions: pressure bonding head temperature 350°C/5 second/0.5 MPa), a semiconductor device similar to that of FIG. 4 was obtained. The stage temperature was 80°C.

(4) 커버리지성의 평가 방법(4) Coverage evaluation method

상기한 (3) 반도체 장치의 제조 방법에서 얻은 반도체 장치를 상측 칩의 상방으로부터 마이크로스코프(가부시키가이샤 기엔스 제조)로 관찰하여, 칩 단부로부터의 수지의 비어져 나옴 폭을 측정하였다. 비어져 나옴 폭은, 칩의 1변의 중앙으로부터의 수지의 비어져 나옴 폭 W1(단위: ㎛)과, 상기 1변의 일단(칩의 모서리)으로부터 0.2 ㎜ 중앙측의 위치로부터의 수지의 비어져 나옴 폭 W2(단위: ㎛)를 측정하고, 양자의 비(W2/W1)를 구하였다. 한편, W2는, 칩의 상기 1변의 일단으로부터 0.2 ㎜ 중앙측의 위치로부터의 수지의 비어져 나옴 폭, 및 타단으로부터 0.2 ㎜ 중앙측의 위치로부터의 수지의 비어져 나옴 폭 중, 작은 쪽의 값이다. 이 비(W2/W1)의 측정을 칩의 4변 전부에 대해 행하고, 그 평균값을 「커버리지성」으로서 구하였다.The semiconductor device obtained in the above-described (3) method for manufacturing a semiconductor device was observed from the upper side of the upper chip with a microscope (manufactured by Giens Co., Ltd.), and the protruding width of the resin from the chip end was measured. The protruding width is the protruding width W 1 (unit: µm) of the resin from the center of one side of the chip, and the protrusion of the resin from a position at the center of 0.2 mm from one end (corner of the chip) of the one side. The protruding width W 2 (unit: μm) was measured, and the ratio (W 2 /W 1 ) of both was calculated. On the other hand, W 2 is the smaller of the width of the protruding resin from the center 0.2 mm from one end of the chip and the protruding width of the resin from the center 0.2 mm from the other end. Value. This ratio (W 2 /W 1 ) was measured for all four sides of the chip, and the average value was determined as "coverage property".

커버리지성은, 반도체 장치에 있어서 칩의 모서리부까지 접착제 수지가 고루 퍼져 있는지를 나타내는 지표이다. 반도체 장치의 모서리부와 변의 센터부의 비어져 나옴 폭의 차가 없는 것이 바람직하기 때문에, 커버리지성은 1에 보다 가까울수록 양호하다.Coverage is an index indicating whether or not the adhesive resin is evenly spread to the edge of the chip in the semiconductor device. Since it is preferable that there is no difference in the protruding width of the corner portion of the semiconductor device and the center portion of the side, the coverage property closer to 1 is better.

틱소트로피 값의 측정 결과와, 커버리지성의 평가 결과를 표 1에 나타낸다.Table 1 shows the measurement results of thixotropic values and the evaluation results of coverage properties.

Figure pct00003
Figure pct00003

표 1의 평가 결과로부터, 틱소트로피 값이 3.1 이하인 실시예 1, 실시예 2는 커버리지성이 0.4를 초과하고 있었으나, 틱소트로피 값이 3.1을 초과하여 큰 비교예 1, 비교예 2는 커버리지성이 0.4 미만이 되었다. 이들의 점에서, 틱소트로피 값이 낮은 본 개시의 필름형의 반도체용 접착제에 의하면, 커버리지성이 높아지는 것이 확인되었다.From the evaluation results of Table 1, Examples 1 and 2 having a thixotropy value of 3.1 or less had a coverage property exceeding 0.4, but Comparative Example 1 and Comparative Example 2 having a thixotropy value of more than 3.1 and a large coverage property It became less than 0.4. From these points, it was confirmed that the coverage property was improved according to the film-type semiconductor adhesive of the present disclosure having a low thixotropy value.

10: 반도체 칩
15: 배선
20, 60: 기판
30: 접속 범프
32: 범프
34: 관통 전극
40: 반도체용 접착제
50: 인터포저
70: 솔더 레지스트
100, 200, 300, 400, 500, 600: 반도체 장치
10: semiconductor chip
15: wiring
20, 60: substrate
30: connection bump
32: bump
34: through electrode
40: semiconductor adhesive
50: interposer
70: solder resist
100, 200, 300, 400, 500, 600: semiconductor device

Claims (8)

반도체 칩 및 배선 회로 기판의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부의 전극끼리가 서로 전기적으로 접속된 반도체 장치에 있어서, 상기 접속부의 적어도 일부의 밀봉에 이용되는 반도체용 접착제로서,
상기 반도체용 접착제의 틱소트로피 값이 1.0 이상, 3.1 이하이고,
상기 틱소트로피 값은, 상기 반도체용 접착제를 두께 400 ㎛까지 적층한 샘플에 대해, 전단 점도 측정 장치로 온도 120℃의 일정 조건에서 주파수를 1 ㎐로부터 70 ㎐까지 연속적으로 변화시켰을 때의 점도를 측정하여, 7 ㎐ 때의 점도 값을 70 ㎐ 때의 점도 값으로 나눈 값인 반도체용 접착제.
In a semiconductor device in which electrodes of respective connection portions of a semiconductor chip and a wiring circuit board are electrically connected to each other, or a semiconductor device in which electrodes of respective connection portions of a plurality of semiconductor chips are electrically connected to each other, at least a part of the connection portion As an adhesive for semiconductors used for sealing of,
The thixotropic value of the semiconductor adhesive is 1.0 or more and 3.1 or less,
The thixotropy value is the viscosity of a sample in which the semiconductor adhesive is laminated to a thickness of 400 μm, when the frequency is continuously changed from 1 Hz to 70 Hz under a constant condition of a temperature of 120°C with a shear viscosity measuring device. The adhesive for semiconductors is a value obtained by dividing the viscosity value at 7 Hz by the viscosity value at 70 Hz.
제1항에 있어서, (a) 에폭시 수지, (b) 경화제, 및 (c) 중량 평균 분자량 10000 이상의 고분자량 성분을 함유하는 반도체용 접착제.The adhesive for semiconductors according to claim 1, comprising (a) an epoxy resin, (b) a curing agent, and (c) a high molecular weight component having a weight average molecular weight of 10000 or more. 제2항에 있어서, (d) 필러를 더 함유하는 반도체용 접착제.The semiconductor adhesive according to claim 2, further comprising (d) a filler. 제2항 또는 제3항에 있어서, (e) 플럭스제를 더 함유하는 반도체용 접착제.The adhesive for semiconductors according to claim 2 or 3, further comprising (e) a flux agent. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 (c) 중량 평균 분자량 10000 이상의 고분자량 성분의 다분산도 Mw/Mn이 3 이하인 반도체용 접착제.The adhesive for semiconductors according to any one of claims 2 to 4, wherein the polydispersity Mw/Mn of the high molecular weight component (c) with a weight average molecular weight of 10000 or more is 3 or less. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 반도체용 접착제에 함유되는 재료의 일부 또는 전부가 시클로헥사논에 가용인 반도체용 접착제. The semiconductor adhesive according to any one of claims 2 to 5, wherein a part or all of the material contained in the semiconductor adhesive is soluble in cyclohexanone. 제1항 내지 제6항 중 어느 한 항에 있어서, 필름형인 반도체용 접착제.The adhesive for semiconductors according to any one of claims 1 to 6, which is a film type. 제1항 내지 제7항 중 어느 한 항에 기재된 반도체용 접착제를 이용하여, 접속 장치에 의해 상기 반도체용 접착제를 통해 반도체 칩 및 배선 회로 기판의 위치 맞춤을 행하여, 서로 접속하고 반도체 칩 및 배선 회로 기판의 각각의 접속부의 전극끼리를 서로 전기적으로 접속하며, 상기 접속부의 적어도 일부를 상기 반도체용 접착제로 밀봉하는 공정, 또는 접속 장치에 의해 상기 반도체용 접착제를 통해 복수의 반도체 칩의 위치 맞춤을 행하여, 서로 접속하고 복수의 반도체 칩의 각각의 접속부의 전극끼리를 서로 전기적으로 접속하며, 상기 접속부의 적어도 일부를 상기 반도체용 접착제로 밀봉하는 공정을 구비하는 반도체 장치의 제조 방법.

Using the semiconductor adhesive according to any one of claims 1 to 7, the semiconductor chip and the wiring circuit board are aligned through the semiconductor adhesive by a connection device, and connected to each other, and the semiconductor chip and the wiring circuit A step of electrically connecting electrodes of each connection portion of a substrate to each other and sealing at least a part of the connection portion with the semiconductor adhesive, or by aligning a plurality of semiconductor chips through the semiconductor adhesive by a connection device And a step of connecting to each other, electrically connecting electrodes of respective connecting portions of a plurality of semiconductor chips to each other, and sealing at least a part of the connecting portions with the semiconductor adhesive.

KR1020207027159A 2018-03-01 2019-01-17 Adhesive for semiconductor and manufacturing method of semiconductor device using the same KR102570823B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-036450 2018-03-01
JP2018036450 2018-03-01
PCT/JP2019/001342 WO2019167460A1 (en) 2018-03-01 2019-01-17 Adhesive for semiconductor and method for manufacturing semiconductor device using same

Publications (2)

Publication Number Publication Date
KR20200125956A true KR20200125956A (en) 2020-11-05
KR102570823B1 KR102570823B1 (en) 2023-08-25

Family

ID=67805722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207027159A KR102570823B1 (en) 2018-03-01 2019-01-17 Adhesive for semiconductor and manufacturing method of semiconductor device using the same

Country Status (5)

Country Link
JP (1) JP7248007B2 (en)
KR (1) KR102570823B1 (en)
CN (1) CN111801781B (en)
TW (1) TWI782177B (en)
WO (1) WO2019167460A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051184A (en) * 2005-08-16 2007-03-01 Shin Etsu Chem Co Ltd Thermosetting epoxy resin composition and semiconductor device produced by using the same
JP2013175546A (en) * 2012-02-24 2013-09-05 Dexerials Corp Underfill material, and method of manufacturing semiconductor device using the same
JP2016102165A (en) 2014-11-28 2016-06-02 日東電工株式会社 Sheet-like resin composition, laminate sheet and manufacturing method of semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4394213B2 (en) * 1999-09-27 2010-01-06 株式会社デンソー LSI package mounting method
EP2881979A4 (en) * 2012-08-06 2016-07-20 Sekisui Chemical Co Ltd Method for manufacturing semiconductor device and adhesive for mounting flip chip
JP2014175462A (en) * 2013-03-08 2014-09-22 Mitsubishi Chemicals Corp Three-dimensional integrated circuit manufacturing method
US10131826B2 (en) * 2014-04-22 2018-11-20 Sekisui Chemical Co., Ltd. Adhesive film for semiconductor chip with through electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051184A (en) * 2005-08-16 2007-03-01 Shin Etsu Chem Co Ltd Thermosetting epoxy resin composition and semiconductor device produced by using the same
JP2013175546A (en) * 2012-02-24 2013-09-05 Dexerials Corp Underfill material, and method of manufacturing semiconductor device using the same
JP2016102165A (en) 2014-11-28 2016-06-02 日東電工株式会社 Sheet-like resin composition, laminate sheet and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP7248007B2 (en) 2023-03-29
CN111801781A (en) 2020-10-20
KR102570823B1 (en) 2023-08-25
WO2019167460A1 (en) 2019-09-06
JPWO2019167460A1 (en) 2021-02-25
TWI782177B (en) 2022-11-01
TW201936865A (en) 2019-09-16
CN111801781B (en) 2024-02-20

Similar Documents

Publication Publication Date Title
JP5900602B2 (en) Semiconductor adhesive, flux agent, semiconductor device manufacturing method, and semiconductor device
JP5958529B2 (en) Semiconductor device and manufacturing method thereof
KR102491834B1 (en) Adhesive for semiconductor, manufacturing method of semiconductor device, and semiconductor device
JP5915727B2 (en) Semiconductor device and manufacturing method thereof
JP5867584B2 (en) Adhesive for semiconductor and method for manufacturing semiconductor device
KR102629861B1 (en) Adhesive for semiconductors, manufacturing method of semiconductor devices, and semiconductor devices
KR102570823B1 (en) Adhesive for semiconductor and manufacturing method of semiconductor device using the same
JP2017171817A (en) Adhesive for semiconductor, semiconductor device and method for manufacturing semiconductor device
WO2020157828A1 (en) Resin composition, method for manufacturing semiconductor device, and semiconductor device
CN113795560A (en) Adhesive for semiconductor, method for manufacturing semiconductor device, and semiconductor device
KR102652707B1 (en) Film-like adhesive for semiconductors, semiconductor devices and manufacturing methods thereof
WO2024009498A1 (en) Method for manufacturing semiconductor device, substrate, and semiconductor element
KR20220157370A (en) Adhesive for semiconductor, semiconductor device and method for manufacturing the same
KR20220158222A (en) Adhesive for semiconductor, semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant