KR20200124541A - Dut test system combined with system application board and rectangular shaped probe card - Google Patents

Dut test system combined with system application board and rectangular shaped probe card Download PDF

Info

Publication number
KR20200124541A
KR20200124541A KR1020190047994A KR20190047994A KR20200124541A KR 20200124541 A KR20200124541 A KR 20200124541A KR 1020190047994 A KR1020190047994 A KR 1020190047994A KR 20190047994 A KR20190047994 A KR 20190047994A KR 20200124541 A KR20200124541 A KR 20200124541A
Authority
KR
South Korea
Prior art keywords
dut
probe card
application board
test
system application
Prior art date
Application number
KR1020190047994A
Other languages
Korean (ko)
Other versions
KR102205616B1 (en
Inventor
신종경
이창원
방두환
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020190047994A priority Critical patent/KR102205616B1/en
Publication of KR20200124541A publication Critical patent/KR20200124541A/en
Application granted granted Critical
Publication of KR102205616B1 publication Critical patent/KR102205616B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Abstract

Disclosed is a DUT test system in which a system application board and a square-shaped probe card are combined, which can increase the test reliability by increasing the number of DUTs which can be tested at one time and improving the test signal quality. According to one embodiment of the present invention, the DUT test system in which a system application board and a square-shaped probe card are combined comprises: a probe card having a square-shaped test zone in which a plurality of mounting portions on which the DUT is mounted are spaced apart from each other; a tester head including a tester for performing electrical inspection on the DUT; a system application board which is provided between the probe card and the tester head and on which electronic component elements are mounted; and a pogo tower provided between the probe card and the system application board, and provided with a connection terminal in a position parallel to the mounting portion and the electronic component element in a vertical direction to electrically connect the electronic component element and the DUT.

Description

시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템{DUT TEST SYSTEM COMBINED WITH SYSTEM APPLICATION BOARD AND RECTANGULAR SHAPED PROBE CARD}DUT test system combined with system application board and square probe card {DUT TEST SYSTEM COMBINED WITH SYSTEM APPLICATION BOARD AND RECTANGULAR SHAPED PROBE CARD}

본 발명은 테스트 시스템에 관한 것으로, 더욱 상세하게는 테스트 공간 효율을 향상시켜 한번에 테스트할 수 있는 DUT의 수를 늘린 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템 에 관한 것이다.The present invention relates to a test system, and more particularly, to a DUT test system in which a system application board in which the number of DUTs that can be tested is increased by improving test space efficiency and a square probe card are combined.

반도체 소자와 같은 전자 부품은 생산 후 출하하기에 앞서 테스트를 거쳐야 한다. 반도체 소자의 입출력 단자를 테스트 신호 발생 회로에 연결하여 반도체 소자에 대한 전기적 특성 검사, 기능 검사(function test), 신뢰성 평가 등 다양한 성능 테스트를 거치게 된다. 반도체 소자를 테스트함으로써 출하 전 결함이 발견된 반도체 소자를 검출, 제거함으로써 제품의 신뢰성을 보장하게 된다. 이러한 반도체 소자 테스트는 반도체 제조에 있어서 필수공정에 해당한다.Electronic components, such as semiconductor devices, need to be tested after production and before shipping. By connecting the input/output terminals of the semiconductor device to the test signal generation circuit, various performance tests such as electrical characteristic inspection, function test, and reliability evaluation of the semiconductor device are performed. By testing semiconductor devices, the reliability of products is guaranteed by detecting and removing semiconductor devices in which defects were found before shipment. This semiconductor device test is an essential process in semiconductor manufacturing.

도 1a와 도 1b는 종래의 반도체 테스트 장치를 보여주는 개념도이다. 종래의 반도체 테스트 장치는, 도 1a와 도 1b에 도시된 바와 같이, DUT(device under test)가 장착되는 프로브 카드(probe card), DUT에 대한 테스트를 수행하는 테스트 헤드(test head), 프로브 카드와 테스트 헤드 사이에서 서로를 연결하는 하이픽스 보드(hi-fix board)(또는 케이블 유닛)로 구성되었다. 하이픽스 보드의 경우 케이블에 의해 프로브 카드와 연결되고 규격화된 커넥터에 의해 테스트 헤드와 연결된다.1A and 1B are conceptual diagrams showing a conventional semiconductor test apparatus. A conventional semiconductor test apparatus, as shown in FIGS. 1A and 1B, includes a probe card on which a device under test (DUT) is mounted, a test head for performing a test on the DUT, and a probe card. It consists of a hi-fix board (or cable unit) that connects each other between the and the test head. In the case of a high-fix board, it is connected to the probe card by a cable and to the test head by a standardized connector.

도 1a 및 도 1b와 같이 기존에는 DUT의 검사 및 측정에 필요한 수동소자와 능동소자 등의 전자부품 소자들을 프로브 카드 상의DUT가 배치되는 DUT 사이트의 주위 영역으로서 전자부품 소자 실장 사이트에 실장하였다.As shown in FIGS. 1A and 1B, electronic component devices such as passive devices and active devices required for inspection and measurement of the DUT are previously mounted on the electronic component device mounting site as an area around the DUT site where the DUT is placed on the probe card.

도 1a 및 도 1b와 같이 일반적인 프로브 카드는 원형으로 제작된다. 하이픽스 보드 하면의 커넥터를 프로브 카드의 중앙부에 대해 방사상 위치시키고 테스터 신호를 전송하기 위한 케이블(trace)을 일일이 일정 길이로 맞춰야 하는 등 작업 공정에 어려움이 있었다. 많은 수의 테스트 핀을 프로브 카드에 싣고 프로브 카드 중심방향으로 테스트 신호를 집중시키며, 테스트 헤드와 DUT 간의 신호 전송 손실을 줄이기 위함이다.As shown in FIGS. 1A and 1B, a general probe card is manufactured in a circular shape. There were difficulties in the work process, such as having to position the connector on the bottom of the high-fix board radially with respect to the center of the probe card and align the cable for transmitting the tester signal to a certain length. This is to reduce signal transmission loss between the test head and the DUT by placing a large number of test pins on the probe card and concentrating the test signal toward the center of the probe card.

원형의 프로브 카드는 전자부품 소자들과 DUT간의 전기적으로 절연시키기 위해 이격시키는 중 인접한 전자부품 소자들과 DUT 간의 이격거리, 전기적 절연, 배치공간 확보 등을 이유로 프로브 카드 상에 DUT를 실장할 수 없는 데드존(dead zone)이 발생하는 등 크기 제약상 한계가 있었다.The circular probe card is spaced apart to electrically insulate the DUT from the electronic component devices, but the DUT cannot be mounted on the probe card due to the separation distance between the adjacent electronic component devices and the DUT, electrical insulation, and securing the placement space. There were limitations in size constraints, such as the occurrence of dead zones.

전자부품 소자를 프로브 카드 상에 실장할 경우, 프로브 카드의 부피가 늘어나고 프로브 카드의 설계, 제작 단가가 높아진다. 나아가 테스트할 수 있는 DUT를 여러 개로 확장하는데 공간 제약이 커 프로브 카드의 공간 활용(space resource)상 한계가 있었다.When electronic component elements are mounted on a probe card, the volume of the probe card increases and the design and manufacturing cost of the probe card increases. Furthermore, there is a limitation in the space resource of the probe card due to the large space limitation in expanding the testable DUT to several.

테스트 처리량을 늘리기 위해 DUT마다 요구되는 테스트 핀(test pin) 수가 점차 증가하고 있다. 한 번에 병렬적으로 테스트를 수행할 수 있도록 프로브 카드 상에 실장되는 전자부품 소자의 개수 또한 증가되나, 실장할 수 있는 프로브 카드의 크기가 제한되어 문제점이 있었다.The number of test pins required per DUT is gradually increasing to increase test throughput. The number of electronic component elements mounted on the probe card is also increased so that tests can be performed in parallel at a time, but there is a problem because the size of the probe card that can be mounted is limited.

따라서 프로브 카드의 제한된 면적과 실장된 다른 전자부품 소자의 면적 차지 등 공간적 제약으로 인해 프로브 카드에는 하나의 DUT를 실장하여 테스트할 수 밖에 없었다. 종래의 반도체 테스트 장비에 의하면 각각의 DUT마다 개별 테스트 동작을 수행해야 하므로, 동시에 다량의 DUT 테스트가 요구되는 최근 수요에 부합하지 않는 문제점이 있었다.Therefore, due to space constraints such as the limited area of the probe card and the area occupied by other mounted electronic components, one DUT was mounted on the probe card for testing. According to the conventional semiconductor test equipment, since it is necessary to perform individual test operations for each DUT, there is a problem in that it does not meet the recent demand for testing a large amount of DUT at the same time.

테스트 헤드와 DUT가 탑재된 프로브 카드 사이의 신호 전달을 위한 접촉 방식으로는 커넥터 투 케이블(connector to cable) 방식에 의하고 있다. 신호 접속 단자에 의해 프로브 카드와 하이픽스 보드가 연결된다. 이때 하이픽스 보드와 프로브 카드의 신호 접속 단자들은 수직 방향에서 서로 이격되어 위치한다. 따라서 프로브 카드와 하이픽스 보드를 연결하기 위해서는 탄력적으로 길이 조절이 가능하며 상하 방향의 이격된 접속 단자들 간 공간에 맞게 변형이 가능한 케이블을 연결부재로 사용한다. 케이블을 이용해 연결시 신호처리 길이를 일정하게 맞추기 어렵고 신호처리길이가 길어져 처리성능이 저하되는 문제점이 있었다.As a contact method for signal transmission between the test head and the probe card on which the DUT is mounted, a connector to cable method is used. The probe card and the high-fix board are connected by the signal connection terminal. At this time, the signal connection terminals of the high-fix board and the probe card are positioned to be spaced apart from each other in the vertical direction. Therefore, in order to connect the probe card and the high-fix board, the length can be flexibly adjusted, and a cable that can be deformed to fit the space between the separated connection terminals in the vertical direction is used as a connection member. When connecting using a cable, it is difficult to adjust the signal processing length uniformly, and the processing performance is deteriorated due to the long signal processing length.

이러한 종래의 반도체 테스트 장치에 관한 기술은, 한국공개특허 제10-2017-0022999호(발명의 명칭: 피시험장치 및 테스트 전자 장치 사이의 애플리케이션 공간에서 신호를 전송하기 위한 구조)가 개시된 바 있다.As for the technology related to such a conventional semiconductor test apparatus, Korean Patent Publication No. 10-2017-0022999 (name of the invention: a structure for transmitting signals in an application space between a device under test and a test electronic device) has been disclosed.

한국공개특허 제10-2017-0022999호(공개일자: 2017.03.02.)Korean Patent Publication No. 10-2017-0022999 (Publication date: 2017.03.02.)

본 발명이 해결하고자 하는 일 기술적 과제는, 한번에 테스트를 수행할 수 있는 DUT의 수를 늘리고 테스트 신호 품질을 향상시켜 테스트 신뢰성을 높일 수 있는 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 제공하는 데 있다.One technical problem to be solved by the present invention is a DUT test system combining a system application board and a square probe card that can increase test reliability by increasing the number of DUTs that can perform a test at a time and improving test signal quality. To provide.

본 발명이 해결하고자 하는 다른 기술적 과제는, 프로브 카드 공간 활용도가 높아져 고집적화, 병렬 테스트 지원이 가능한 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 제공하는 데 있다.Another technical problem to be solved by the present invention is to provide a DUT test system in which a system application board capable of high integration and parallel test support due to increased probe card space utilization and a square probe card are combined.

상기 기술적 과제를 해결하기 위해, 본 발명은 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 제공한다.In order to solve the above technical problem, the present invention provides a DUT test system in which a system application board and a square probe card are combined.

본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT테스트 시스템은, DUT가 안착되는 복수개의 안착부가 서로 이격 마련된 사각형상의 테스트 존을 가지는 프로브 카드; DUT에 대한 전기적 검사를 수행하기 위한 테스터를 내부에 포함하는 테스터 헤드; 상기 프로브 카드와 상기 테스터 헤드 사이에 마련되고, 전자부품 소자가 실장된 시스템 응용 보드; 및 상기 프로브 카드와 상기 시스템 응용 보드 사이에 마련되고, 상기 전자부품 소자와 상기 DUT를 전기적으로 연결하기 위해 수직방향에서 상기 안착부 및 상기 전자부품 소자와 나란한 위치에 접속 단자가 마련된 포고 타워를 포함할 수 있다.A DUT test system in which a system application board and a square-shaped probe card are combined according to an embodiment of the present invention includes: a probe card having a rectangular test zone in which a plurality of mounting portions on which the DUT is mounted are spaced apart from each other; A tester head including a tester for performing electrical inspection on the DUT; A system application board provided between the probe card and the tester head and on which electronic component elements are mounted; And a pogo tower provided between the probe card and the system application board and having a connection terminal provided at a position parallel to the seating portion and the electronic component device in a vertical direction to electrically connect the electronic component device and the DUT. can do.

일 실시예에 따르면, 상기 안착부는 상기 DUT와의 전기적 연결을 위하여 DUT 접속 단자에 물리적으로 접속하는 접속 니들을 포함할 수 있다.According to an embodiment, the seating portion may include a connection needle that physically connects to the DUT connection terminal for electrical connection with the DUT.

일 실시예에 따르면, 상기 안착부는 상기 접속 단자와 수직방향으로 서로 대향할 수 있다.According to an embodiment, the seating portions may face each other in a vertical direction with the connection terminal.

일 실시예에 따르면, 상기 시스템 응용 보드에는 커패시터, 릴레이, 전원조정기 및 레지스터로 구성된 전자부품 소자 중 하나 이상이 선택되어 실장될 수 있다.According to an embodiment, at least one of electronic component elements including capacitors, relays, power regulators, and resistors may be selected and mounted on the system application board.

일 실시예에 따르면, 상기 접속 단자는 포고 핀 인터포저로 이루어질 수 있다.According to an embodiment, the connection terminal may be formed of a pogo pin interposer.

본 발명의 실시 예에 따르면, 프로브 카드 상에 복수개의 DUT를 마련하고 각종 전자부품 소자를 별도의 시스템 응용 보드 상에 실장함으로써 테스트 공간 효율을 향상시켜 한번에 테스트를 수행할 수 있는 DUT의 수를 늘릴 수 있는 이점이 있다.According to an embodiment of the present invention, by providing a plurality of DUTs on a probe card and mounting various electronic component elements on a separate system application board, the number of DUTs that can be tested at one time can be increased by improving test space efficiency. There is an advantage to be able to.

본 발명의 다른 실시 예에 따르면, 프로브 카드 상에 복수개의 DUT를 마련하고 각종 전자부품 소자를 별도의 시스템 응용 보드 상에 실장함으로써 복수의 DUT들을 테스트하는데 소요되는 시간과 비용을 감소시키며 제품 생산 효율성을 향상시키는 이점이 있다.According to another embodiment of the present invention, by providing a plurality of DUTs on a probe card and mounting various electronic component devices on a separate system application board, the time and cost required to test a plurality of DUTs are reduced, and product production efficiency It has the advantage of improving.

본 발명의 또다른 실시 예에 따르면, 안착부가 접속 단자와 수직방향에서 서로 대향하도록 마련되어, DUT와 테스트 헤드 간 접속 거리를 최단길이로 하여 신호 처리 길이를 최소화함은 물론 신호 및 전력 손실을 감소시킨 이점이 있다.According to another embodiment of the present invention, the seating portions are provided so as to face each other in a vertical direction with the connection terminal, so that the connection distance between the DUT and the test head is the shortest to minimize the signal processing length and to reduce signal and power loss. There is an advantage.

도 1a와 도 1b는 종래의 반도체 테스트 장치를 보여주는 개념도이다.
도 2는 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 보여주는 정면도이다.
도 3은 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 보여주는 평면도이다.
도 4는 본 발명의 일 실시예에 의한 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 소요시간을 종래의 반도체 테스트 장치와 비교한 그래프이다.1A and 1B are conceptual diagrams showing a conventional semiconductor test apparatus.
2 is a front view illustrating a DUT test system in which a system application board and a square probe card are combined according to an embodiment of the present invention.
3 is a plan view showing a DUT test system in which a system application board and a square probe card are combined according to an embodiment of the present invention.
4 is a graph comparing the time required for a DUT test in which a system application board and a square probe card are combined according to an embodiment of the present invention with a conventional semiconductor test apparatus.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical idea of the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed contents may be thorough and complete, and the spirit of the present invention may be sufficiently conveyed to those skilled in the art.

본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 형상 및 크기는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.In the present specification, when a component is referred to as being on another component, it means that it may be formed directly on the other component or that a third component may be interposed between them. In addition, in the drawings, the shape and size are exaggerated for effective description of technical content.

또한, 본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.Further, in various embodiments of the present specification, terms such as first, second, and third are used to describe various elements, but these elements should not be limited by these terms. These terms are only used to distinguish one component from another component. Therefore, what is referred to as a first component in one embodiment may be referred to as a second component in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiment. In addition, in the present specification,'and/or' is used to mean including at least one of the elements listed before and after.

명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.In the specification, expressions in the singular include plural expressions unless the context clearly indicates otherwise. In addition, terms such as "comprise" or "have" are intended to designate the presence of features, numbers, steps, elements, or a combination of the features described in the specification, and one or more other features, numbers, steps, and configurations It is not to be understood as excluding the possibility of the presence or addition of elements or combinations thereof. In addition, in the present specification, "connection" is used to include both indirectly connecting a plurality of constituent elements and direct connecting.

또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.Further, in the following description of the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted.

이하에서는, 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 구성하는 각 구성요소에 대하여 상세히 설명하도록 한다.Hereinafter, each component constituting a DUT test system in which a system application board and a square probe card are combined according to an embodiment of the present invention will be described in detail.

도 2는 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 보여주는 정면도이고, 도 3은 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 보여주는 평면도이며, 도 4(a)와 도 4(b)는 본 발명의 일 실시예에 의한 DUT 테스트 소요시간을 종래의 반도체 테스트 장치와 비교한 그래프이다.2 is a front view showing a DUT test system in which a system application board and a square-shaped probe card are combined according to an embodiment of the present invention, and FIG. 3 is a system application board and a square-shaped probe according to an embodiment of the present invention. A plan view showing a DUT test system in which a card is coupled, and FIGS. 4A and 4B are graphs comparing the time required for a DUT test according to an embodiment of the present invention with a conventional semiconductor test apparatus.

시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템은, 외부 전원을 공급받아 DUT(100)에 필요한 전원전압을 인가하여 DUT(100)와 신호를 주고 받으며 오픈/쇼트 테스트, 커패시터 용량 검사 등의 다양한 검사를 수행할 수 있다.The DUT test system, in which the system application board and the square probe card are combined, receives external power and applies the necessary power voltage to the DUT 100 and exchanges signals with the DUT 100 for open/short tests and capacitor capacity tests. Various tests such as can be performed.

도 2와 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템은, DUT(100), DUT(100)가 안착되는 프로브 카드(200), DUT(100)에 대한 전기적 검사를 수행하기 위한 테스터(미도시)를 내부에 포함하는 테스터 헤드(300), 프로브 카드(200)와 테스트 헤드(300) 사이에 위치하는 시스템 응용 보드(400), 프로브 카드(200)와 시스템 응용 보드(400) 사이에 위치하는 포고 타워(500)를 포함할 수 있다.2 and 3, the DUT test system in which the system application board and the square-shaped probe card are combined according to an embodiment of the present invention includes a DUT 100 and a probe card on which the DUT 100 is mounted. (200), a tester head 300 including a tester (not shown) for performing an electrical test on the DUT 100, a system application board located between the probe card 200 and the test head 300 It may include a pogo tower 500 positioned between the 400 and the probe card 200 and the system application board 400.

DUT(100)는 메모리 반도체 또는 AP(application processor), CIS(cmos image sensor), DDI(display driver IC)와 같은 비메모리 반도체가 이에 해당될 수 있다. 복수개의 DUT(100)는, 후술할 하나의 프로브 카드(200) 상에 컨택되어 테스트될 수 있다.The DUT 100 may be a memory semiconductor or a non-memory semiconductor such as an application processor (AP), a cmos image sensor (CIS), and a display driver IC (DDI). A plurality of DUTs 100 may be contacted and tested on one probe card 200 to be described later.

프로브 카드(200)는, DUT(100)가 안착된 상태에서 후술할 테스트 헤드(300), 시스템 응용 보드(400) 및 포고 타워(500)와의 전기적 연결을 매개한다. 프로브 카드(200)는, DUT(100)와 전기적, 물리적으로 접속될 수 있다. 프로브 카드(200)는, 테스트 존(210)을 가질 수 있다. 프로브 카드(200)는, 사각의 판상 형상을 가질 수 있다.The probe card 200 mediates electrical connection between the test head 300, the system application board 400, and the pogo tower 500, which will be described later in a state in which the DUT 100 is seated. The probe card 200 may be electrically and physically connected to the DUT 100. The probe card 200 may have a test zone 210. The probe card 200 may have a rectangular plate shape.

테스트 존(210)은, 프로브 카드(200) 중 DUT(100)가 안착되어 실질적으로 테스트가 수행되는 영역일 수 있다. 테스트 존(210)은, 테스트 헤드(300), 시스템 응용 보드(400) 및 포고 타워(500)와 수직 방향에서 대응되는 형상을 가질 수 있다. 이에 따라 프로브 카드(200)와 테스트 헤드(300), 시스템 응용 보드(400), 포고 타워(500)의 공간 배치상 각각의 연결수단 간에 서로 대향하도록 배치될 수 있다.The test zone 210 may be an area of the probe card 200 in which the DUT 100 is mounted and a test is actually performed. The test zone 210 may have a shape corresponding to the test head 300, the system application board 400, and the pogo tower 500 in a vertical direction. Accordingly, the probe card 200, the test head 300, the system application board 400, and the pogo tower 500 may be disposed so as to face each other between the connecting means in the spatial arrangement.

테스트 존(210)에는, 복수개의 DUT(100)를 테스트 하기 위해 복수개의 안착부(220)가 서로 이격 마련될 수 있다. 테스트 존(210)은 사각형상을 가질 수 있다. 이에 대응하여 프로브 카드(200) 또한 사각형상을 가질 수 있다. 테스트 존(210)이 사각형상을 가짐으로써, 사각형상을 가지는 복수개 DUT(100)의 공간배치 효율을 높일 수 있다. 사각형상의 테스트 존(210)은, DUT(100)가 안착되는 안착부(220)를 복수개 포함할 수 있다.In the test zone 210, a plurality of seating portions 220 may be provided to be spaced apart from each other in order to test the plurality of DUTs 100. The test zone 210 may have a square shape. Correspondingly, the probe card 200 may also have a square shape. Since the test zone 210 has a square shape, it is possible to increase the efficiency of space arrangement of a plurality of DUTs 100 having a square shape. The rectangular test zone 210 may include a plurality of seating portions 220 on which the DUT 100 is seated.

안착부(220)는 DUT(100)가 안착되는 영역일 수 있다. 복수개의 안착부(220)는 테스트 존(210) 안에서 서로 일정간격 이격되어 마련될 수 있다. 안착부(220)는, 테스트 존(210) 안의 주변 영역에 의해 서로 이격되어 전기적 절연될 수 있다. 안착부(220)는, 복수개의 DUT(100)와 대응되는 개수로 마련될 수 있다.The seating unit 220 may be an area in which the DUT 100 is seated. The plurality of seating portions 220 may be provided in the test zone 210 to be spaced apart from each other by a predetermined interval. The seating portions 220 may be separated from each other by a peripheral area in the test zone 210 and electrically insulated. The seating portions 220 may be provided in a number corresponding to the plurality of DUTs 100.

프로브 카드(200)에서 기존 전자부품 소자가 실장되던 공간만큼 복수개의 DUT(100)를 실장할 수 있고, 사각의 프로브 카드(200) 상에 공간 배치 효율을 높이고 시스템 응용 보드(400)와 포고 타워(500) 간의 배치관계 등을 고려해 다수의 DUT를(100) 추가 실장하여 테스트할 수 있다.In the probe card 200, a plurality of DUTs 100 can be mounted as much as the space in which the existing electronic component elements are mounted, and space arrangement efficiency is increased on the square probe card 200, and the system application board 400 and the pogo tower Considering the arrangement relationship between (500), a number of DUTs (100) can be additionally mounted and tested.

안착부(220)는, DUT(100)와 전기적으로 연결되도록 접속 니들(230)을 포함할 수 있다. 접속 니들(230)은, DUT 하면 상 DUT 접속 단자에 물리적으로 연결되어 DUT(100)와 프로브 카드(200)를 전기적 또는 물리적으로 접속시킬 수 있다.The seating unit 220 may include a connection needle 230 to be electrically connected to the DUT 100. The connection needle 230 is physically connected to the DUT connection terminal on the lower surface of the DUT to electrically or physically connect the DUT 100 and the probe card 200.

안착부(220)는, DUT접속 단자와 수직방향으로 서로 대향하도록 위치할 수 있다. 이를 통해 DUT(100)에서 테스트 헤드(300)까지의 접속 거리가 최단길이를 가짐으로써 신호처리 속도를 향상시킬 수 있다.The seating part 220 may be positioned to face each other in a vertical direction with the DUT connection terminal. Through this, the connection distance from the DUT 100 to the test head 300 has the shortest length, thereby improving the signal processing speed.

테스트 존(210)은 정렬 배치된 복수개의 안착부(220)가 마련되고 각각의 안착부(220)는 DUT(100)가 전기적 또는 물리적 연결된 접속 니들(230)이 삽입 결합되어 구비될 수 있다.The test zone 210 may be provided with a plurality of seating portions 220 arranged in alignment, and each seating portion 220 may be provided by inserting and coupling a connection needle 230 to which the DUT 100 is electrically or physically connected.

테스트 헤드(300)는, DUT(100)에 대한 전기적 검사를 수행하기 위한 테스터(미도시)를 내부에 포함할 수 있다.The test head 300 may include a tester (not shown) for performing electrical inspection of the DUT 100 therein.

테스터(미도시)는, 테스트 헤드(300)를 통해 DUT(100)와 전기적으로 연결될 수 있다. 테스터(미도시)는, 후술할 포고 타워(500)를 통하여 DUT(100)와 전기적으로 연결되고 테스트 패턴을 DUT(100)에 입력하고 DUT(100)의 출력값과 기대값을 비교하여 DUT(100)의 성능을 테스트한다.The tester (not shown) may be electrically connected to the DUT 100 through the test head 300. A tester (not shown) is electrically connected to the DUT 100 through a pogo tower 500 to be described later, inputs a test pattern to the DUT 100, and compares the output value and the expected value of the DUT 100 to the DUT 100. ) To test the performance.

시스템 응용 보드(400)에는, DUT(100)를 테스트 하는데 있어 테스트 헤드(300) 기능 이외 기능을 추가하여 테스트 헤드(300)의 성능을 보완할 수 있다. 시스템 응용 보드(400)는, 프로브 카드(200)와 테스트 헤드(300) 사이에 마련될 수 있다. 시스템 응용 보드(400)의 일면에는, 테스트 헤드(300)의 성능을 보완을 위하여 전자부품 소자(410)가 실장될 수 있다. 전자부품 소자(410)는 시스템 응용 보드(400)의 일면 상에, 그 중에서도 안착부(220)와 대응되는 영역에 실장될 수 있다. 바람직하게 전자부품 소자(410)는 안착부(220)와 수직방향에서 대향되도록 실장될 수 있다.The system application board 400 may supplement the performance of the test head 300 by adding functions other than the test head 300 function in testing the DUT 100. The system application board 400 may be provided between the probe card 200 and the test head 300. On one surface of the system application board 400, an electronic component device 410 may be mounted to supplement the performance of the test head 300. The electronic component device 410 may be mounted on one surface of the system application board 400, among others, in a region corresponding to the seating unit 220. Preferably, the electronic component device 410 may be mounted to face the seating portion 220 in a vertical direction.

전자부품 소자(410)는, 커패시터, 릴레이, 전원조정기 및 레지스터 중 하나 이상이 선택되어 시스템 응용 보드(400)에 실장될 수 있다.The electronic component element 410 may be mounted on the system application board 400 by selecting one or more of a capacitor, a relay, a power regulator, and a resistor.

포고 타워(500)는 테스트 헤드(300)와 DUT(100) 사이를 인터커넥션(interconnection)할 수 있다. 포고 타워(500)는, 프로브 카드(200)와 시스템 응용 보드(400) 사이에 마련되어, 테스트 헤드(300) 또는 전자부품 소자(410)의 테스트 신호를 프로브 카드(200)에 전달할 수 있다. 포고 타워(500)는, 전자부품 소자(410)와 DUT(100)를 전기적으로 연결하기 위해 접속 단자(510)가 마련될 수 있다. 포고 타워(500)는, 시스템 응용 보드(400)의 상부에 착탈되도록 결합될 수 있다. 포고 타워(500)에 의할 경우, 기존 케이블 또는 커넥터에 의한 연결방식을 채용한 하이픽스 보드보다 신호처리길이가 짧아져 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템의 신호처리성능을 향상시킬 수 있다.The pogo tower 500 may interconnect the test head 300 and the DUT 100. The pogo tower 500 may be provided between the probe card 200 and the system application board 400 to transmit a test signal of the test head 300 or the electronic component 410 to the probe card 200. The pogo tower 500 may be provided with a connection terminal 510 to electrically connect the electronic component device 410 and the DUT 100. The pogo tower 500 may be coupled to be detachable from the top of the system application board 400. In the case of the Pogo Tower 500, the signal processing length is shorter than that of a high-fix board that employs a connection method using an existing cable or connector, so the signal processing performance of the DUT test system in which the system application board and the square probe card are combined. Can improve.

포고 타워(500)는, 포고 핀 인터포저와 같은 접속 단자(510)로 이루어질 수 있다. 포고 핀 인터포저는, 수직방향에서 안착부(220) 및 전자부품 소자(410)와 나란한 위치에 마련될 수 있다. 포고 핀 인터포저에 의해 DUT(100)와 전자부품 소자(410) 간 물리적 최단거리로 전기적 연결될 수 있다.The pogo tower 500 may be formed of a connection terminal 510 such as a pogo pin interposer. The pogo pin interposer may be provided at a position parallel to the seating portion 220 and the electronic component element 410 in a vertical direction. The pogo pin interposer may be electrically connected to the DUT 100 and the electronic component device 410 with the shortest physical distance.

단위 포고 핀 인터포저는, DUT(100)마다 마련될 수 있다. 단위 포고 핀 인터포저는, 복수개 DUT(100)의 접속 단자 개수와 일치하도록 마련될 수 있다. 복수개의 단위 포고 핀 인터포저는, 포고 타워(500) 상에서 수직방향으로 안착부(220) 또는 전기부품 소자 보드(400)에 대향되도록 위치할 수 있다. 또한 포고 핀 인터포저는 각 위치마다 균일한 높이로 형성될 수 있다. 수직 방향으로 최단 거리를 가지며, 동일한 높이로 형성된 포고 핀 인터포저에 의해 신호처리길이는 짧아지고 테스트 소요시간은 최소화되며 신호처리 품질은 높일 수 있다.The unit pogo pin interposer may be provided for each DUT 100. The unit pogo pin interposer may be provided to match the number of connection terminals of the plurality of DUTs 100. The plurality of unit pogo pin interposers may be vertically positioned on the pogo tower 500 to face the mounting portion 220 or the electrical component element board 400. In addition, the pogo pin interposer may be formed at a uniform height at each position. It has the shortest distance in the vertical direction and the pogo pin interposer formed with the same height shortens the signal processing length, minimizes the test time, and improves the signal processing quality.

이하에서는, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템의 연결 구조를 살펴보기로 한다.Hereinafter, a connection structure of a DUT test system in which a system application board and a square probe card are combined will be described.

DUT(100)는 접속 니들(230)을 통하여 프로브 카드(200)에 전기적 또는 물리적으로 연결되고, 프로브 카드(200)는 포고 타워(500)를 통하여 시스템 응용 보드(400)와 전기적으로 연결된다.The DUT 100 is electrically or physically connected to the probe card 200 through a connection needle 230, and the probe card 200 is electrically connected to the system application board 400 through the pogo tower 500.

테스트 헤드(300) 내부의 테스터(미도시)의 테스트 신호는 시스템 응용 보드(400)와 포고 타워(500)를 거쳐 프로브 카드(200)에 전달된다. 프로브 카드(200)에 전달된 테스트 신호는 PCB 패턴을 통해 DUT(100)에 도달하여 테스트를 진행하게 된다.A test signal from a tester (not shown) inside the test head 300 is transmitted to the probe card 200 through the system application board 400 and the pogo tower 500. The test signal transmitted to the probe card 200 reaches the DUT 100 through the PCB pattern to proceed with the test.

도 4(a)는 종래의 반도체 테스트 장치의 DUT 테스트 소요시간을 보여주는 그래프이고, 도 4(b)는 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템의 DUT 테스트 소요시간을 보여주는 그래프이다. 도 4(a) 및 도 4(b)와 같이 기존 프로브 카드(200) 상에 있던 전자부품 소자(410)를 시스템 응용 보드(400) 상에 실장하고 사각 형상의 DUT(100) 복수개를 사각 형상의 프로브 카드(200) 상에 배치시킴으로써, 종래의 반도체 테스트 장치보다 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템 동작에 따른 총 테스트 시간이 1/6로 감소된 것을 알 수 있다.4(a) is a graph showing the time required for a DUT test of a conventional semiconductor test apparatus, and FIG. 4(b) is a DUT test system in which a system application board and a square probe card are combined according to an embodiment of the present invention. This is a graph showing the time required for the DUT test. As shown in FIGS. 4(a) and 4(b), the electronic component element 410 on the conventional probe card 200 is mounted on the system application board 400, and a plurality of rectangular DUTs 100 are formed in a rectangular shape. By placing it on the probe card 200 of, it can be seen that the total test time according to the operation of the DUT test system in which the system application board and the square probe card are combined is reduced to 1/6 compared to the conventional semiconductor test apparatus.

이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.In the above, although the present invention has been described in detail using preferred embodiments, the scope of the present invention is not limited to specific embodiments, and should be interpreted by the appended claims. In addition, those who have acquired ordinary knowledge in this technical field should understand that many modifications and variations can be made without departing from the scope of the present invention.

100 : DUT
200 : 프로브 카드 210 : 테스트 존
220 : 안착부 230 : 접속 니들
300 : 테스트 헤드
400 : 시스템 응용 보드 410 : 전자부품 소자
500 : 포고 타워 510 : 접속 단자100: DUT
200: probe card 210: test zone
220: seat 230: connection needle
300: test head
400: system application board 410: electronic component device
500: pogo tower 510: connection terminal

Claims (5)

DUT가 안착되는 복수개의 안착부가 서로 이격 마련된 사각형상의 테스트 존을 가지는 프로브 카드;
DUT에 대한 전기적 검사를 수행하기 위한 테스터를 내부에 포함하는 테스터 헤드;
상기 프로브 카드와 상기 테스터 헤드 사이에 마련되고, 전자부품 소자가 실장된 시스템 응용 보드; 및
상기 프로브 카드와 상기 시스템 응용 보드 사이에 마련되고, 상기 전자부품 소자와 상기 DUT를 전기적으로 연결하기 위해 수직방향에서 상기 안착부 및 상기 전자부품 소자와 나란한 위치에 접속 단자가 마련된 포고 타워를 포함하는, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템.
A probe card having a rectangular test zone in which a plurality of seating portions on which the DUT is seated are spaced apart from each other;
A tester head including a tester for performing electrical inspection on the DUT;
A system application board provided between the probe card and the tester head and on which electronic component elements are mounted; And
And a pogo tower provided between the probe card and the system application board and provided with a connection terminal at a position parallel to the seat and the electronic component device in a vertical direction to electrically connect the electronic component device and the DUT. , DUT test system combined with system application board and square-shaped probe card.
 제 1 항에 있어서,
상기 안착부는 상기 DUT와의 전기적 연결을 위하여 DUT 접속 단자에 물리적으로 접속하는 접속 니들을 포함하는, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템.
The method of claim 1,
The seating portion includes a connection needle physically connected to a DUT connection terminal for electrical connection with the DUT, and a system application board and a square probe card are combined.
 제 1 항에 있어서,
상기 안착부는 상기 접속 단자와 수직방향으로 서로 대향하는, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템.
The method of claim 1,
A DUT test system in which a system application board and a square-shaped probe card are combined with the seating portion facing each other in a vertical direction with the connection terminal.
 제 1 항에 있어서,
상기 시스템 응용 보드에는 커패시터, 릴레이, 전원조정기 및 레지스터로 구성된 전자부품 소자 중 하나 이상이 선택되어 실장된, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템.
The method of claim 1,
A DUT test system in which at least one of electronic component elements consisting of capacitors, relays, power regulators and resistors is selected and mounted on the system application board, and a system application board and a rectangular probe card are combined.
 제 1 항에 있어서,
상기 접속 단자는 포고 핀 인터포저로 이루어진, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템.The method of claim 1,
The connection terminal is a DUT test system in which a system application board and a square-shaped probe card are combined with a pogo pin interposer.
KR1020190047994A 2019-04-24 2019-04-24 Dut test system combined with system application board and rectangular shaped probe card KR102205616B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190047994A KR102205616B1 (en) 2019-04-24 2019-04-24 Dut test system combined with system application board and rectangular shaped probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190047994A KR102205616B1 (en) 2019-04-24 2019-04-24 Dut test system combined with system application board and rectangular shaped probe card

Publications (2)

Publication Number Publication Date
KR20200124541A true KR20200124541A (en) 2020-11-03
KR102205616B1 KR102205616B1 (en) 2021-01-21

Family

ID=73198024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190047994A KR102205616B1 (en) 2019-04-24 2019-04-24 Dut test system combined with system application board and rectangular shaped probe card

Country Status (1)

Country Link
KR (1) KR102205616B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070046692A (en) * 2005-10-31 2007-05-03 후지쯔 가부시끼가이샤 Semiconductor apparatus testing arrangement and semiconductor apparatus testing method
JP2007147589A (en) * 2005-11-24 2007-06-14 Powerchip Semiconductor Corp Probe device and system
KR20120061378A (en) * 2010-12-03 2012-06-13 삼성전자주식회사 Tester and test apparatus comprising the same tester
KR20170022999A (en) 2014-06-26 2017-03-02 테라다인 인코퍼레이티드 Structure for transmitting signals in an application space between a device under test and test electronics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070046692A (en) * 2005-10-31 2007-05-03 후지쯔 가부시끼가이샤 Semiconductor apparatus testing arrangement and semiconductor apparatus testing method
JP2007147589A (en) * 2005-11-24 2007-06-14 Powerchip Semiconductor Corp Probe device and system
KR20120061378A (en) * 2010-12-03 2012-06-13 삼성전자주식회사 Tester and test apparatus comprising the same tester
KR20170022999A (en) 2014-06-26 2017-03-02 테라다인 인코퍼레이티드 Structure for transmitting signals in an application space between a device under test and test electronics

Also Published As

Publication number Publication date
KR102205616B1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
KR101384714B1 (en) Device for semiconductor test
US6762611B2 (en) Test configuration and test method for testing a plurality of integrated circuits in parallel
US6252415B1 (en) Pin block structure for mounting contact pins
KR20090005875A (en) A socket, and test equipment and method with the socket
KR20120104812A (en) Semiconductor wafer testing system and method
JP2013527426A (en) Wafer level contactor
CN101063704B (en) Apparatus, system and method for processing signals between a tester and a plurality of devices under test
KR20070121023A (en) Active diagnostic interface for wafer probe applications
JP2008185420A (en) Tester and probe card
JP2013533484A (en) Test techniques for device-through vias
CN111796177A (en) Interposer, socket assembly, and circuit board assembly
US8493087B2 (en) Probe card, and apparatus and method for testing semiconductor device using the probe card
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
JPH07167906A (en) Probe for capacitance-type check of open circuit
KR20100011117A (en) Pattern formed probe card test plate
US20050017748A1 (en) Test system for testing integrated chips and an adapter element for a test system
KR102205616B1 (en) Dut test system combined with system application board and rectangular shaped probe card
US6784675B2 (en) Wireless test fixture adapter for printed circuit assembly tester
CN102565576A (en) Method of testing an object and apparatus for performing the same
KR102047665B1 (en) Probe card and test device including the same
JP3730340B2 (en) Semiconductor test equipment
US20110156739A1 (en) Test kit for testing a chip subassembly and a testing method by using the same
US20100123472A1 (en) Probe card and test method using the same
JPS62269075A (en) Apparatus for inspecting printed circuit board
KR101421048B1 (en) Device For Testing Semiconductor On Mounted Active Element Chip

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right