KR20200122401A - 주사 전자 현미경 계측을 사용한 결함 검출, 분류 및 프로세스 윈도우 제어 - Google Patents

주사 전자 현미경 계측을 사용한 결함 검출, 분류 및 프로세스 윈도우 제어 Download PDF

Info

Publication number
KR20200122401A
KR20200122401A KR1020207029508A KR20207029508A KR20200122401A KR 20200122401 A KR20200122401 A KR 20200122401A KR 1020207029508 A KR1020207029508 A KR 1020207029508A KR 20207029508 A KR20207029508 A KR 20207029508A KR 20200122401 A KR20200122401 A KR 20200122401A
Authority
KR
South Korea
Prior art keywords
defect
processor
image
property
defect type
Prior art date
Application number
KR1020207029508A
Other languages
English (en)
Other versions
KR102468982B1 (ko
Inventor
하리 스리라만 파싼지
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20200122401A publication Critical patent/KR20200122401A/ko
Application granted granted Critical
Publication of KR102468982B1 publication Critical patent/KR102468982B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
    • G06F18/2413—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches based on distances to training or reference patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/764—Arrangements for image or video recognition or understanding using pattern recognition or machine learning using classification, e.g. of video objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/82—Arrangements for image or video recognition or understanding using pattern recognition or machine learning using neural networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20081—Training; Learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20084—Artificial neural networks [ANN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G06T2207/20224—Image subtraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V2201/00—Indexing scheme relating to image or video recognition or understanding
    • G06V2201/06—Recognition of objects for industrial automation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Medical Informatics (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Databases & Information Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Quality & Reliability (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Immunology (AREA)
  • Computer Hardware Design (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Signal Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Analysis (AREA)

Abstract

반도체 웨이퍼의 이미지의 결함은 이미지의 픽셀에 기초하여 초기 결함 유형으로 분류될 수 있다. 결함 유형과 연관된 임계 치수 균일성 파라미터는 전자 데이터 저장 유닛에서 검색될 수 있다. 결함의 결함 레벨은 임계 치수 균일성 파라미터를 기초하여 정량화될 수 있다. 최종 결함 유형을 결정하기 위해, 임계 치수 속성, 토포그래피 속성, 또는 콘트라스트 속성에 기초하여 결함을 분류할 수도 있다.

Description

주사 전자 현미경 계측을 사용한 결함 검출, 분류 및 프로세스 윈도우 제어
관련 출원에 대한 상호 참조
본 출원은 2018년 3월 14일에 출원되어 출원 제201841009298호가 할당된 인도 특허 출원 및 2018년 5월 2일에 출원되어 미국 특허 출원 제62/665,903호가 할당된 가특허 출원에 대한 우선권을 주장하며, 이의 개시 내용은 본 명세서에 참조로 통합된다.
개시 내용의 분야
본 개시 내용은 반도체 웨이퍼 상의 결함 검출 및 분류에 관한 것이다.
반도체 제조 산업의 발전은 수율 관리, 특히 계측 및 검사 시스템에 대한 요구가 더욱 커지고 있다. 임계 치수는 계속 축소된다. 경제학은 산업이 고수익, 고 부가가치 생산을 달성하는 시간을 단축하도록 이끌고 있다. 수율 문제 감출에서 이를 수정하는 것까지의 총 시간을 최소화하면 반도체 제조자에 대한 투자 수익을 결정할 수 있다.
로직 및 메모리 디바이스와 같은 반도체 디바이스를 제조하는 것은, 일반적으로 반도체 디바이스의 다양한 피처 및 다중 레벨을 형성하기 위해 다수의 제조 프로세스를 사용하여 반도체 웨이퍼를 처리하는 것을 포함한다. 예를 들어, 리소그래피는 레티클로부터 반도체 웨이퍼에 배열된 포토레지스트로 패턴을 전사하는 것을 수반하는 반도체 제조 프로세스이다. 반도체 제조 프로세스의 추가 예는 화학적 기계적 연마(CMP), 에칭, 증착(deposition), 및 이온 주입을 포함하지만, 이들로 제한되지 않는다. 복수의 반도체 디바이스는 단일 반도체 웨이퍼 상의 배열로 제조된 후, 개별 반도체 디바이스들로 분리될 수 있다.
검사 프로세스는 반도체 제조 동안에 다양한 단계에서 웨이퍼 상의 결함을 검출하여 제조 프로세스에서 더 높은 수율을 촉진하고, 이에 따라 더 높은 수익을 촉진하기 위해 사용된다. 검사는 집적 회로(IC)와 같은 반도체 디바이스를 제조하는 데 항상 중요한 부분이었다. 그러나, 반도체 디바이스의 치수가 감소함에 따라, 결함이 더 적으면 디바이스가 고장날 수 있기 때문에, 허용 가능한 반도체 디바이스를 성공적으로 제조하는 데 검사가 더욱 더 중요해진다. 예를 들어, 반도체 디바이스의 치수가 감소함에 따라, 상대적으로 작은 결함이라도 반도체 디바이스에 원치 않는 수차(aberration)를 유발할 수 있기 때문에 크기가 감소하는 결함의 검출이 필요하게 되었다.
결함 리뷰는 일반적으로 고배율 광학 시스템 또는 주사 전자 현미경(SEM)을 사용하는 검사 프로세스에 의해 표시되는(flagged) 결함의 고해상도 이미징 및 분류를 포함한다. 결함 리뷰는 일반적으로 검사에 의해 결함이 발견된 표본의 개별 위치에서 수행된다. 결함 리뷰에 의해 생성된 결함에 대한 더 높은 해상도 데이터는 프로파일, 거칠기 또는 보다 정확한 크기 정보와 같은 결함의 속성(attribute)을 결정하는데 더 적합하다.
결함 리뷰는 리뷰 도구가 검사자 또는 검사 도구에 의해 획득된 결함을 리뷰하는 프로세스이다. 결함 리뷰는 또한 결함을 분류하고 구별하거나 일련의 계산된 결함 속성에 기초하여 결함 유형을 분리한다. 기계 학습(또는 심층 학습) 방법론의 발전은 결함 리뷰를 결함 검출 및 분류에 사용하기 위한 매력적인 프레임워크로 만들었다. 이러한 프레임워크는 결함 분류 및 다른 기능에 유용한 것으로 입증되었지만, 프레임워크 자체는 또한 기계 학습 프레임워크가 올바르게 작동하는지 여부를 알기 어렵게 만든다. 예를 들어, 결함 분류의 경우에, 분류자에 대한 품질 보증을 수행하기 위해 현재 사용되는 접근 방식은, 오프라인 테스트 데이터 세트의 정확도, 혼동 매트릭스, 및 민감도와 온라인 및/또는 현장 평가와 같은 기계 학습의 고전적인 메트릭을 포함한다. 또한, 데이터 증대를 수행하기 위해 현재 사용되는 접근 방식은, 도메인 전문가 또는 알고리즘 전문가가 프로세스를 안내하는 것을 포함한다. 그러나, 현재 사용되는 품질 보증 및 데이터 증대 방법 및 시스템에는 여러 가지 단점이 있다. 예를 들어, 위에서 설명한 현재 사용되는 품질 보증 접근 방식은, 특히 심층 학습 분류기를 사용하여 분류기가 잘못된 인과 피처에 기초하여 올바른 예측을 하게 하는 상황을 식별할 수 없다. 또 다른 예에서, 위에서 설명한 현재 사용되는 품질 보증 접근 방식은, 기계 학습 알고리즘을 블랙 박스로서 취급한다. 추가 예에서, 데이터 증대를 수행하기 위해 현재 사용되는 접근 방식은, 불량하게(poorly) 훈련된 분류기를 직접 개선하거나 수정하는 데 사용될 수 없다.
따라서, 개선된 결함 검출 및 분류가 필요하다.
방법은 제1 실시예에서 제공된다. 바운딩 박스에 결함이 있는 반도체 웨이퍼의 이미지가 프로세서에서 수신된다. 이미지의 결함은 프로세서를 사용하여 이미지의 픽셀에 기초하여 초기 결함 유형으로 분류된다. 결함 유형과 연관된 임계 치수 균일성 파라미터는 프로세서를 사용하여 전자 데이터 저장 유닛으로부터 검색된다. 결함의 결함 레벨은 프로세서를 사용하여 임계 치수 균일성 파라미터에 기초하여 정량화된다.
상기 방법은, 프로세서를 사용하여, 이미지의 결함에 대한 토포그래피(topography) 속성 및 콘트라스트 속성을 획득하는 단계, 및 상기 토포그래피 속성 및 콘트라스트 속성에 기초하여 상기 결함을 최종 결함 유형으로 분류하는 단계를 포함할 수 있다. 결함의 특성(property)과 최종 결함 유형을 데이터베이스에 추가할 수 있다. 상기 특성은 토포그래피 속성 및 콘트라스트 속성을 포함한다.
최종 결함 유형으로 분류하는 것은, 기계 학습 알고리즘을 사용할 수 있다. 기계 학습 알고리즘은 최종 결함 유형 및 결함의 특성으로 훈련될 수 있다. 상기 특성은 예를 들어 임계 치수 속성을 포함한다.
이미지의 결함은 프로세서를 사용하여 식별될 수 있다. 예를 들어, 결함은 반도체 웨이퍼 상의 인접 다이의 이미지와 함께 이미지 감산을 사용하여 식별될 수 있다. 바운딩 박스는 프로세서를 사용하여 결함 주위에 드로잉될 수 있다.
이미지는 주사 전자 현미경 이미지일 수 있다.
비일시적 컴퓨터 판독 가능한 매체는 제1 실시예의 방법을 실행하기 위해 프로세서에 지시하도록 구성된 프로그램을 저장할 수 있다.
제2 실시예에서 방법이 제공된다. 바운딩 박스에 결함이 있는 반도체 웨이퍼의 이미지가 프로세서에서 수신된다. 이미지의 결함의 초기 결함 유형은 프로세서에서 수신된다. 프로세서를 사용하여 이미지의 결함에 대한 토포그래피 속성 및 콘트라스트 속성을 획득한다. 결함은 프로세서를 사용하여 토포그래피 속성 및 콘트라스트 속성에 기초하여 최종 결함 유형으로 분류된다.
결함의 특성 및 최종 결함 유형은 데이터베이스에 추가될 수 있다.
최종 결함 유형으로 분류하는 것은, 기계 학습 알고리즘을 사용할 수 있다. 기계 학습 알고리즘은 최종 결함 유형 및 결함의 특성으로 훈련될 수 있다. 특성은 예를 들어 임계 치수 속성을 포함한다.
이미지는 주사 전자 현미경 이미지일 수 있다.
비일시적 컴퓨터 판독 가능한 매체는, 제2 실시예의 방법을 실행하기 위해 프로세서에 지시하도록 구성된 프로그램을 저장할 수 있다.
제3 실시예에서 시스템이 제공된다. 이 시스템은 반도체 웨이퍼를 유지하도록 구성된 스테이지, 스테이지 상의 반도체 웨이퍼에서 전자를 지향시키는 전자 소스, 스테이지 상의 반도체 웨이퍼의 표면으로부터 전자를 수신하는 검출기, 전자 데이터 저장 유닛, 및 검출기 및 전자 데이터 저장 유닛과 전자 통신하는 프로세서를 포함한다. 상기 프로세서는, 바운딩 박스에 결함이 있는 반도체 웨이퍼의 이미지를 수신하고; 상기 이미지의 픽셀에 기초하여 상기 이미지의 결함을 초기 결함 유형으로 분류하고; 상기 전자 데이터 저장 유닛으로부터 상기 결함 유형과 연관된 임계 치수 균일성 파라미터를 검색하고; 상기 임계 치수 균일성 파라미터에 기초하여 상기 결함의 결함 레벨을 정량화하도록 구성된다.
프로세서는 또한, 이미지의 결함에 대한 토포그래피 속성 및 콘트라스트 속성을 획득하고, 상기 토포그래피 속성과 콘트라스트 속성에 기초하여 결함을 최종 결함 유형으로 분류하도록 구성될 수 있다.
시스템은 기계 학습 모듈을 포함할 수 있다. 최종 결함 유형으로 분류하는 것은 기계 학습 알고리즘 모듈을 사용할 수 있다.
프로세서는 또한, 이미지의 결함을 식별하도록 구성될 수 있다.
프로세서는 또한, 결함 주위에 바운딩 박스를 드로잉하도록 구성될 수 있다.
본 개시 내용의 본질 및 목적에 대한 보다 완전한 이해를 위해, 첨부된 도면과 관련하여 취해진 이하의 상세한 설명을 참조해야 한다.
도 1은 본 개시 내용에 따른 방법의 흐름도이다.
도 2는 본 개시 내용에 따른 다른 방법의 흐름도이다.
도 3은 패턴 불량(failure)을 나타내는 예시적인 이미지이다.
도 4는 패턴 불량을 나타내는 4개의 예시적인 이미지를 포함한다.
도 5는 패턴 불량을 나타내는 4개의 예시적인 이미지를 포함한다.
도 6은 패턴 불량 확률을 정량화하는 3개의 예시적인 이미지를 포함한다.
도 7은 패턴 불량 확률을 정량화하는 2개의 예시적인 이미지를 포함한다.
도 8은 본 개시 내용에 따른 시스템의 실시예이다.
청구된 주제(subject matter)가 특정 실시예에 관하여 설명될 것이지만, 본 명세서에 설명된 모든 이점 및 피처를 제공하지 않는 실시예를 포함하는 다른 실시예도 본 개시 내용의 범위 내에 있다. 본 개시 내용의 범위를 벗어나지 않고 다양한 구조적, 논리적, 프로세스 단계, 및 전자적 변경이 이루어질 수 있다. 따라서, 본 개시 내용의 범위는 첨부된 청구 범위를 참조하는 것에 의해서만 정의된다.
SEM 리뷰 또는 검사 플랫폼에서 CDU(critical dimension uniformity) 피처의 출력은, 결함 분류 연습에 통합될 수 있다. 임계 치수 균일성과 같은 계측 피처는 패턴 폭, 길이, 직경, 면적, 각도, 거칠기, 에지 배치 오류 등과 같은 패턴 충실도 지수를 측정한다. 자동화된 결함 분류 플랫폼은 특정 결함 속성에 기초하여 결함을 자동으로 분류하거나 특정 결함 유형을 식별하도록 훈련된 신경망을 사용할 수 있다.
도 1은 방법(100)을 예시한다. 101에서, 바운딩 박스에 결함이 있는 반도체 웨이퍼의 이미지가 프로세서에서 수신된다. 이미지는 주사 전자 현미경 이미지일 수 있다. 바운딩 박스는 참조 이미지와 결함 이미지 간의 이미지 차이를 취함으로써 리뷰 SEM의 결함 검출 흐름의 결과로서 보고될 수 있다. 바운딩 박스는 단일 이미지 검출 또는 설계에 관한 결함 검출을 위한 심층 학습 기술을 사용하여 결함 검출 흐름의 결과로서 보고될 수도 있다.
프로세서를 사용하여, 이미지의 결함은 102에서 이미지의 픽셀에 기초하여 초기 결함 유형으로서 분류된다. 따라서, 결함으로부터 속성을 추출할 수 있으며, 이러한 속성에 기초하여 상기 결함을 분류할 수 있다. 이는 사전 훈련된 분류기 흐름에 기초할 수 있다. 각 결함 유형에 특정 클래스 코드를 할당할 수 있다.
사전 훈련된 분류기 흐름은 이미지 및/또는 디자인 속성에 기초한 사전 정의된 (입력 훈련 데이터 세트에 기초한) 필터 또는 기준의 세트를 사용할 수 있다. 새 이미지는 이 논리 시퀀스를 통해 흐를 수 있다. 기존 분류 흐름과 새 이미지의 일치 성공 여부에 따라 클래스 코드를 할당할 수 있다.
프로세서를 사용하여, 결함 유형과 연관된 임계 치수 균일성 파라미터가 103에서 전자 데이터 저장 유닛으로부터 검색된다. 102에서 할당된 결함 클래스 코드는 하나 이상의 측정 유형에 매핑될 수 있다. 측정 유형은 라인 임계 치수(CD), 트렌치 CD, 접촉 직경, 접촉 CDU, 거리, 거칠기 또는 다른 유형을 포함할 수 있다. 매핑은 도구에서 또는 특정 클래스 코드가 특정 측정 유형에 매핑되는 CDU 플랫폼에서 레시피 설정의 일부로서 행해질 수 있다.
프로세서를 사용하여, 임계 치수 균일성 파라미터에 기초한 결함의 결함 레벨이 104에서 정량화된다. 결함의 레벨은 웨이퍼에서 발견된 총 결함 수를 웨이퍼의 면적으로 정규화함으로써 결정될 수 있다. 예를 들어, 웨이퍼의 총 결함 수는, 웨이퍼의 cm2 당 면적으로 정규화될 수 있다. 결함의 레벨은 측정된 임계 치수를 결함의 심각도와 연관시킴으로써 정량화될 수도 있다. 예를 들어, 임계 치수의 양호, 불량, 및 허용 가능한 범위를 정의함으로써, 결함의 양호, 불량 및 허용 가능한 레벨을 결정할 수 있다.
일 예에서, 목표는 100nm의 타겟 CD로 웨이퍼 상에 라인을 인쇄하는 것이다. 100nm ±2% 변동은 양호한 것(good)으로 간주될 수 있다. >±2% 및 <±5%는 허용 가능한 것으로 간주될 수 있다. >±5%는 불량(bad)으로 간주될 수 있다.
다른 예에서, 트렌치 폭은 평균 트렌치 폭이 변하기 때문에, 브리지 결함을 찾기 위해 검색되고 검사될 수 있다. 브리지 결함이 표시되면(flagged), 트렌치 폭 검색이 시작될 수 있다.
다른 예에서, 콘택트 직경은 개방 및/또는 병합된 콘택트를 정량화하기 위해 사용될 수 있다. 2개의 구조물 사이의 거리를 사용하여 브리지 회로 또는 개방 회로를 정량화할 수 있다.
예를 들어, 이미지의 결함에 대한 토포그래피 속성 및 콘트라스트 속성은 프로세서를 사용하여 획득될 수 있다. SEM에 의해 생성된 이미지 세트로부터 토포그래피 및 콘트라스트 속성을 획득할 수 있다. 결함을 가진 이미지는, 토포그래피 및 콘트라스트 속성을 결정하기 위해 SEM에 의해 계산될 수 있는 일 세트의 사전 정의된 속성을 가질 수 있다. 결함은 프로세서를 사용하여 토포그래피 속성 및 콘트라스트 속성에 기초하여 최종 결함 유형으로서 분류될 수 있다. 결함의 특성과 최종 결함 유형을 데이터베이스에 추가할 수 있다. 속성에는 지형 속성과 대비 속성이 포함될 수 있습니다.
최종 결함 유형으로 분류하는 것은 기계 학습 알고리즘을 사용할 수 있다. 기계 학습 알고리즘은 결함의 특성과 최종 결함 유형으로 훈련될 수 있다. 상기 특성은 하나 이상의 임계 치수 속성을 포함할 수 있다. 이는 콘트라스트 및 토포그래피 속성을 포함할 수 있지만, 이는 패턴 폭, 길이, 직경, 면적, 각도, 거칠기 또는 에지 배치 오류도 포함할 수 있다. 임계 치수 속성은 심각도에 기초하여 결함을 분류할 수 있다.
이미지의 결함은 프로세서를 사용하여 식별될 수 있다. 일 예에서, 결함은 반도체 웨이퍼 상의 이웃 다이의 이미지와 함께 이미지 감산을 사용하여 식별될 수 있다. 바운딩 박스는 프로세서를 사용하여 결함 주위에 드로잉될 수 있다.
도 2는 방법(200)을 예시한다. 201에서, 바운딩 박스에 결함이 있는 반도체 웨이퍼의 이미지가 프로세서에서 수신된다. 이미지는 주사 전자 현미경 이미지일 수 있다.
202에서, 이미지의 결함의 초기 결함 유형이 프로세서에서 수신된다. 초기 결함 유형은 리뷰에 사용되는 SEM의 사전 훈련된 분류기 흐름으로부터 획득될 수 있다.
프로세서를 사용하여, 이미지의 결함에 대한 토포그래핑 속성 및 콘트라스트 속성이 203에서 획득된다. 디자인 컨텍스트, 형상 컨텍스트, 또는 배경과 같은 다른 이미징 파라미터를 또한 획득할 수 있다.
프로세서를 사용하여, 결함은 204에서 최종 결함 유형으로서 토포그래피 속성, 콘트라스트 속성, 또는 다른 이미징 파라미터에 기초하여 분류된다. 이는 기계 학습 흐름에서 사전 훈련된 분류기를 사용하거나 심층 학습 기술에서 단일 이미지 검출을 사용하여 수행될 수 있다. 최종 결함 유형은 초기 결함 유형과 동일할 수 있다. 최종 결함 유형도 초기 결함 유형과 상이할 수 있다. 최종 결함 유형과 초기 결함 유형이 상이하면, 임계 치수 측정이 초기 분류보다 더 많은 정보를 나타낼 수 있으므로, 임계 치수 측정 후의 임계 치수 결과에 기초하여 결함 분류의 심각도(severity)가 변경되었을 수 있다.
결함의 특성 및 최종 결함 유형은 데이터베이스에 추가될 수 있다. 특성은 토포그래피 속성 및 콘트라스트 속성을 포함할 수 있다.
결함을 최종 결함 유형으로서 분류하는 것은 기계 학습 알고리즘을 사용할 수 있다. 기계 학습 알고리즘은 결함의 특성과 최종 결함 유형으로 훈련될 수 있다.
도 3 내지 도 7은 프로세스 윈도우 자격(PWQ) 또는 초점 노출 매트릭스(FEM) 웨이퍼로부터의 백-엔드 M1 층을 나타내는 10nm 노드 상의 예시적인 핫스폿을 도시하며, 여기서 노출량 및 초점은 특정 다이에서 변조된다. 결함은 점선의 원으로 표시된다. SEM 이미지는 PWQ 및/또는 FEM 웨이퍼에서 모아졌다. 오프라인 CDU 유틸리티를 사용하여, 특정 패턴 폭은 웨이퍼 전반에 걸쳐 몇몇 다이에서 측정되었다. 핫스폿에서 측정된 임계 치수에 기초하여, 상이한 다이들 상의 패터닝 성공은 누락된 피처, 패턴 파손, 브리지 등과 같은 상이한 불량 모드에 기초하여 판단될 수 있다. 이러한 패터닝 불량 모드의 분류는 CDU 피처의 출력에 의해 활성화될 수 있다. 따라서, CDU 피처의 출력을 자동 결함 분류 플랫폼의 속성 공간에 통합하는 것은 이러한 정량적 속성에 기초한 결함/핫스폿 분류에 도움이 된다. CDU와 자동화된 결함 분류 기능의 이러한 통합은, FEM, PWQ 또는 프로세스 윈도우 센터링(PWC) 애플리케이션에서 유용할 수 있다.
도 3은 패턴 불량을 나타내는 예시적인 이미지이다. FEM의 끝에 누락된 피처 또는 블랭크 이미지가 있을 수 있다. 이 경우, 최소 CD는 0nm일 수 있다.
도 4는 패턴 불량을 나타내는 4개의 예시적인 이미지를 포함한다. 평균 CD가 10nm 미만이면, 패턴 끊김에 대한 높은 성향이 있을 수 있다. 평균 CD가 10nm 내지 13nm이면, 패턴 끊김에 대한 더 작은 성향이 있을 수 있다. 평균 CD가 10nm 내지 13nm이면, 패턴 끊김에 대한 성향은 중간 또는 낮을 수 있다.
도 5는 패턴 불량을 나타내는 4개의 예시적인 이미지를 포함한다. 최대 CD가 20nm보다 크면, 대각선 브리지에 대한 높은 성향이 있을 수 있다. 최대 CD가 16nm 내지 20nm이면, 대각선 브리지에 대한 더 작은 성향이 있을 수 있다. 최대 CD가 16nm 내지 20nm이면, 대각선 브리지의 성향은 중간 또는 낮을 수 있다.
도 6은 패턴 실패 확률을 정량화하는 3개의 예시적인 이미지를 포함한다. 핫스폿 CD가 15nm 미만인 다이는 파손된(broken) 패턴을 가진다.
도 7은 패턴 불량 확률을 정량화하는 2개의 예시적인 이미지를 포함한다. 핫스폿 CD가 27nm보다 큰 다이는 인접 구조를 변경하는 패턴을 가진다(즉, 근접 효과).
일 예에서, 본 명세서에 개시된 실시예에 의해 가능해진 정량적 필터에 기초한 핫스폿 프로세스 윈도우 자격에 대한 결과까지의 시간은 10분 미만일 수 있다.
기계 학습 기반 결함 검출 및/또는 분류 플랫폼은 또한 본 명세서에 개시된 실시예와 함께 사용될 수 있다. 통합 계측 플랫폼은 복수의 이점을 제공할 수 있다. 첫째, 이것은 임의의 공정 결함의 검출 외에도 CDU 출력 범위를 사용하여 계측 기반, 설계 기반, 또는 패터닝 기반 결함을 검출할 수 있다. 둘째, 통합 계측 플랫폼의 훈련 단계에서 계측 암을 통합하는 것은, 초기 결함 검출 및/또는 새로운 계층에 대한 초기 검출/분류 단계로 부트스트랩핑에 대한 백그라운드 학습을 위한 마더 모델을 구축하도록 추가 파라미터를 제공할 수 있다. 통합 계측 암은 임계 치수 계측 출력을 분류기의 훈련 속성으로서 사용할 수 있다. 마더 모델은 마주할 결함 유형을 알 수 없는 경우 검사중인 어떤 새로운 계층 또는 결함 유형에 사용될 수 있는 일반 모델이다.
결함 검출 및 분류를 위한 기계 학습의 성공은 일반적으로 시간이 많이 걸리는 수동 프로세스인 사전 훈련에 따라 달라질 수 있다. 기계 학습 훈련을 위한 일반 모델은 일반적으로 이전 기술을 개선하기 위해 수행될 수 있는 알려진 예제로 시작한다. 이것을 부트스트랩핑이라고 한다. CDU 관련 속성이 분류 흐름에서 사용되고 분류 프로세스와의 관계가 알려지면, 부트스트랩핑 프로세스에서 이를 사용하여 시작 모델 CDU를 인식하도록 할 수 있다.
도 8은 시스템(300)의 일 실시예의 블록도이다. 시스템(300)은 웨이퍼(304)의 이미지를 생성하도록 구성된 웨이퍼 검사 도구(이는 전자 칼럼(301)을 포함함)를 포함한다.
웨이퍼 검사 도구는 적어도 에너지 소스 및 검출기를 포함하는 출력 획득 서브시스템을 포함한다. 출력 획득 서브시스템은 전자 빔 기반 출력 획득 서브시스템일 수 있다. 예를 들어, 일 실시예에서, 웨이퍼(304)에 지향된 에너지는 전자를 포함하고, 웨이퍼(304)로부터 검출된 에너지는 전자를 포함한다. 이러한 방식으로, 에너지 소스는 전자 빔 소스일 수 있다. 도 8에 도시된 이러한 하나의 실시예에서, 출력 획득 서브시스템은 컴퓨터 서브시스템(302)에 결합된 전자 칼럼(301)을 포함한다. 스테이지(310)는 웨이퍼(304)를 유지할 수 있다.
또한, 도 8에 도시된 바와 같이, 전자 칼럼(301)은 하나 이상의 엘리먼트(305)에 의해 웨이퍼(304)에 포커싱되는 전자를 생성하도록 구성된 전자 빔 소스(303)를 포함한다. 전자 빔 소스(303)는, 예를 들어, 캐소드 소스 또는 이미터 팁을 포함할 수 있다. 하나 이상의 엘리먼트(305)는, 예를 들어, 건(gun) 렌즈, 애노드, 빔 제한 조리개, 게이트 밸브, 빔 전류 선택 조리개, 대물 렌즈, 및 스캐닝 서브시스템을 포함할 수 있으며, 이들 모두는 당해 분야에 공지된 임의의 적합한 엘리먼트를 포함할 수 있다.
웨이퍼(304)로부터 반환된 전자(예를 들어, 2차 전자)가 하나 이상의 엘리먼트(306)에 의해 검출기(307)에 포커싱될 수 있다. 하나 이상의 엘리먼트(306)는, 예를 들어, 스캐닝 서브시스템을 포함할 수 있으며, 이는 엘리먼트(들)(305)에 포함된 스캐닝 서브시스템과 동일할 수 있다.
전자 칼럼은 또한 당해 분야에 공지된 임의의 다른 적합한 엘리먼트를 포함할 수 있다.
도 8에서는 전자가 경사 입사각으로 웨이퍼(304)에 지향되고 다른 경사 각도로 웨이퍼(304)로부터 산란되도록 전자 칼럼(301)이 구성되는 것으로서 도시되어 있지만, 전자 빔은 임의의 적합한 각도로 웨이퍼(304)에 지향되고 웨이퍼(304)로부터 산란될 수 있다. 또한, 전자 빔 기반 출력 획득 서브시스템은 (예를 들어, 상이한 조명 각도, 수집 각도 등으로) 웨이퍼(304)의 이미지를 생성하기 위해 다중 모드를 사용하도록 구성될 수 있다. 전자 빔 기반 출력 획득 서브시스템의 다중 모드는 출력 획득 서브시스템의 임의의 이미지 생성 파라미터에서 상이할 수 있다.
컴퓨터 서브시스템(302)은 위에서 설명된 바와 같이 검출기(307)에 결합될 수 있다. 검출기(307)는 웨이퍼(304)의 표면으로부터 반환된 전자를 검출하여 웨이퍼(304)의 전자 빔 이미지를 형성할 수 있다. 전자 빔 이미지는 임의의 적합한 전자 빔 이미지를 포함할 수 있다. 컴퓨터 서브시스템(302)은 검출기(307)의 출력 및/또는 전자 빔 이미지를 사용하여 본 명세서에 설명된 기능들 중 임의의 기능을 수행하도록 구성될 수 있다. 컴퓨터 서브시스템(302)은 본 명세서에 설명된 임의의 추가의 단계(들)를 수행하도록 구성될 수 있다. 도 8에 도시된 출력 획득 서브시스템을 포함하는 시스템(300)은 본 명세서에 설명된 바와 같이 추가로 구성될 수 있다.
도 8은 본 명세서에서 설명된 실시예들에서 사용될 수 있는 전자 빔 기반 출력 획득 서브시스템의 구성을 일반적으로 도시하기 위해 본 명세서에서 제공된 것임을 유념한다. 본 명세서에서 설명된 전자 빔 기반 출력 획득 서브시스템 구성은 상업적 출력 획득 시스템을 설계할 때 일반적으로 수행되는 바와 같이 출력 획득 서브시스템의 성능을 최적화하도록 변경될 수 있다. 또한, 본 명에서에 설명된 시스템은 기존 시스템을 사용하여 (예를 들어, 본 명세서에 설명된 기능을 기존 시스템에 추가함으로써) 구현될 수 있다. 이러한 일부 시스템의 경우, 본 명세서에 설명된 방법은 (예를 들어, 시스템의 다른 기능에 더하여) 시스템의 선택적 기능으로서 제공될 수 있다. 대안적으로, 본 명세서에 설명된 시스템은 완전히 새로운 시스템으로서 설계될 수 있다.
출력 획득 서브시스템이 전자 빔 기반 출력 획득 서브시스템인 것으로서 위에서 설명되었지만, 출력 획득 서브시스템은 이온 빔 기반 출력 획득 서브시스템일 수 있다. 이러한 출력 획득 서브시스템은 전자 빔 소스가 당해 분야에 공지된 임의의 적합한 이온 빔 소스로 대체될 수 있다는 것을 제외하고는, 도 8에 도시된 바와 같이 구성될 수 있다. 또한, 출력 획득 서브시스템은 상업적으로 사용 가능한 포커싱 이온 빔(focused ion beam; FIB) 시스템, 헬륨 이온 현미경(helium ion microscopy; HIM) 시스템, 및 2차 이온 질량 분광기(secondary ion mass spectroscopy; SIMS) 시스템 내에 포함된 것과 같은 임의의 다른 적합한 이온 빔 기반 출력 획득 서브시스템일 수 있다.
컴퓨터 서브시스템(302)은 프로세서(308) 및 전자 데이터 저장 유닛(309)을 포함한다. 프로세서(308)는 마이크로 프로세서, 마이크로 컨트롤러 또는 다른 디바이스를 포함할 수 있다. 프로세서(308) 및/또는 전자 데이터 저장 유닛(309)은 선택적으로 웨이퍼 검사 도구 또는 웨이퍼 리뷰 도구(도시되지 않음)와 전자 통신할 수 있어 추가 정보를 수신할 수 있다.
컴퓨터 서브시스템(302)은 프로세서(308)가 출력을 수신할 수 있도록 임의의 적합한 방식으로 (예를 들어, 유선 및/또는 무선 전송 매체를 포함할 수 있는 하나 이상의 전송 매체를 통해) 시스템(300)의 컴포넌트에 결합될 수 있다. 프로세서(308)는 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 웨이퍼 검사 도구는 프로세서(308)로부터 명령어 또는 다른 정보를 수신할 수 있다. 프로세서(308) 및/또는 전자 데이터 저장 유닛(309)은 선택적으로 다른 웨이퍼 검사 도구, 웨이퍼 계측 도구 또는 웨이퍼 리뷰 도구(도시되지 않음)와 전자 통신할 수 있어 추가 정보를 수신하거나 명령어를 전송할 수 있다.
프로세서(308)는 검출기(307)와 같은 웨이퍼 검사 도구와 전자 통신한다. 프로세서(308)는 검출기(307)로부터의 측정을 사용하여 생성된 이미지를 처리하도록 구성될 수 있다. 예를 들어, 프로세서는 방법(100) 또는 방법(200)의 실시예들을 수행할 수 있다.
본 명세서에 설명된 컴퓨터 서브시스템(302), 다른 시스템(들) 또는 다른 서브시스템(들)은 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 기기, 인터넷 기기 또는 다른 디바이스를 포함하는 다양한 시스템의 일부일 수 있다. 서브시스템(들) 또는 시스템(들)은 또한 병렬 프로세서와 같은 당해 분야에 공지된 임의의 적합한 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은 고속 처리 및 소프트웨어를 갖는 플랫폼을 독립형 또는 네트워크형 도구로서 포함할 수 있다.
프로세서(308) 및 전자 데이터 저장 유닛(309)은 시스템(300) 또는 다른 디바이스 내에 또는 다른 부분에 배치될 수 있다. 예를 들어, 프로세서(308) 및 전자 데이터 저장 유닛(309)은 독립형 제어 유닛의 일부이거나 중앙 집중식 품질 제어 유닛에 있을 수 있다. 다수의 프로세서(308) 또는 전자 데이터 저장 유닛(309)이 사용될 수 있다.
프로세서(308)는 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 실제로 구현될 수 있다. 또한, 본 명세서에 기술된 바와 같은 기능들이 하나의 유닛에 의해 수행될 수 있거나, 상이한 컴포넌트들 간에 분할될 수 있으며, 각각의 컴포넌트는 결국 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 구현될 수 있다. 프로세서(308)가 다양한 방법 및 기능을 구현하도록 하는 프로그램 코드 또는 명령어는 전자 데이터 저장 유닛(309) 내의 메모리 또는 다른 메모리와 같은 판독 가능 저장 매체에 저장될 수 있다.
시스템(300)이 하나 이상의 컴퓨터 서브시스템(302)을 포함하는 경우, 상이한 서브시스템은 이미지, 데이터, 정보, 명령어 등이 서브시스템 간에 전송될 수 있도록 서로 결합될 수 있다. 예를 들어, 하나의 서브시스템은 당해 분야에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의해 추가 서브시스템(들)에 결합될 수 있다. 이러한 서브시스템 중 2 개 이상이 또한 공유된 컴퓨터 판독 가능 저장 매체(도시되지 않음)에 의해 효과적으로 결합될 수 있다.
프로세서(308)는 시스템(300)의 출력 또는 다른 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 예를 들어, 프로세서(308)는 출력을 전자 데이터 저장 유닛(309) 또는 다른 저장 매체에 전송하도록 구성될 수 있다. 프로세서(308)는 본 명세서에 설명된 바와 같이 추가로 구성될 수 있다.
프로세서(308) 또는 컴퓨터 서브시스템(302)은 결함 리뷰 시스템, 검사 시스템, 계측 시스템, 또는 일부 다른 유형의 시스템의 일부일 수 있다. 따라서, 본 명세서에 개시된 실시예들은 상이한 애플리케이션에 다소 적합한 상이한 능력을 갖는 시스템에 대해 다수의 방식으로 조정될 수 있는 일부 구성을 설명한다.
시스템이 하나 이상의 서브시스템을 포함하는 경우, 상이한 서브시스템은 이미지, 데이터, 정보, 명령어 등이 서브시스템 간에 전송될 수 있도록 서로 결합될 수 있다. 예를 들어, 하나의 서브시스템은 당 업계에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의해 추가 서브시스템(들)에 결합될 수 있다. 이러한 서브시스템 중 2개 이상이 또한 공유된 컴퓨터 판독 가능한 저장 매체(도시되지 않음)에 의해 효과적으로 결합될 수 있다.
프로세서(308)는 본 명세서에 설명된 실시예들 중 임의의 실시예에 따라 구성될 수 있다. 프로세서(308)는 또한 시스템(300)의 출력을 사용하거나 다른 소스로부터의 이미지 또는 데이터를 사용하여 다른 기능 또는 추가 단계를 수행하도록 구성될 수 있다.
프로세서(308)는 당해 분야에 공지된 임의의 방식으로 시스템(300)의 다양한 컴포넌트 또는 서브시스템 중 임의의 것에 통신 가능하게 결합될 수 있다. 더욱이, 프로세서(308)는 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체에 의해 다른 시스템으로부터 데이터 또는 정보(예를 들어, 리뷰 도구와 같은 검사 시스템의 검사 결과, 설계 데이터를 포함하는 원격 데이터베이스 등)를 수신 및/또는 획득하도록 구성될 수 있다. 이러한 방식으로, 전송 매체는 프로세서(308)와 시스템(300)의 다른 서브시스템 또는 시스템(300) 외부의 시스템 사이의 데이터 링크로서 기능할 수 있다.
본 명세서에 개시된 시스템(300) 및 방법의 다양한 단계, 기능 및/또는 동작은 전자 회로, 로직 게이트, 멀티플렉서, 프로그램 가능 로직 디바이스, ASIC, 아날로그 또는 디지털 제어부/스위치, 마이크로 컨트롤러 또는 컴퓨팅 시스템 중 하나 이상에 의해 수행된다. 본 명세서에 설명된 것과 같은 방법을 구현하는 프로그램 명령어는 캐리어 매체를 통해 전송되거나 이에 저장될 수 있다. 캐리어 매체는 판독 전용 메모리, 랜덤 액세스 메모리, 자기 또는 광 디스크, 비휘발성 메모리, 솔리드 스테이트 메모리, 자기 테이프 등과 같은 저장 매체를 포함할 수 있다. 캐리어 매체는 와이어, 케이블 또는 무선 전송 링크와 같은 전송 매체를 포함할 수 있다. 예를 들어, 본 개시 내용 전체에 걸쳐 설명된 다양한 단계는 단일 프로세서(308)(또는 컴퓨터 서브시스템(302)) 또는 대안적으로 다수의 프로세서(308)(또는 다수의 컴퓨터 서브시스템(302))에 의해 수행될 수 있다. 더욱이, 시스템(300)의 상이한 서브시스템은 하나 이상의 컴퓨팅 또는 로직 시스템을 포함할 수 있다. 그러므로, 상기 설명은 본 개시에 대한 제한으로 해석되어서는 안 되고, 단지 예시로서 해석되어야 한다.
추가 실시예는 프로세서 상에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 특히, 프로세서(308)와 같은 프로세서는 실행 가능한 프로그램 명령어를 포함하는 전자 데이터 저장 유닛(309)과 같은 비일시적 컴퓨터 판독 가능 매체와 전자 데이터 저장 유닛 내의 메모리에 결합될 수 있다. 컴퓨터 구현 방법은 본 명세서에 설명된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다. 예를 들어, 프로세서(308)는 방법(100) 또는 도 3의 방법의 단계들의 일부 또는 전부를 수행하도록 프로그래밍될 수 있다. 전자 데이터 저장 유닛(309)의 메모리는 자기 또는 광 디스크, 자기 테이프 또는 당해 분야에 공지된 임의의 다른 적합한 비일시적 컴퓨터 판독 가능 매체와 같은 저장 매체일 수 있다.
프로그램 명령어는 그 중에서도 절차 기반 기술, 컴포넌트 기반 기술 및/또는 객체 지향 기술을 포함하는 다양한 방식들 중 임의의 방식으로 구현될 수 있다. 예를 들어, 프로그램 명령어는 원하는 바에 따라, 액티브X 컨트롤(ActiveX control), C++ 객체, 자바빈(JavaBean), 마이크로소프트 파운데이션 클래스(Microsoft Foundation Classes; MFC), SSE(Streaming SIMD Extension) 또는 다른 기술들 또는 방법론들을 사용하여 구현될 수 있다.
일 실시예에서, 하나 이상의 프로그램이 전자 데이터 저장 매체(309)와 같은 비일시적 컴퓨터 판독 가능한 저장 매체에 포함된다. 하나 이상의 프로그램은 프로세서(308)와 같은 하나 이상의 컴퓨팅 디바이스에서 단계를 실행하기 위한 것이다. 프로그램은 바운딩 박스에 결함이있는 반도체 웨이퍼의 이미지를 수신하는 단계; 이미지의 픽셀에 기초하여 이미지의 결함을 초기 결함 유형으로 분류하는 단계; 전자 데이터 저장 유닛(예를 들어, 전자 데이터 저장 매체(309))으로부터 결함 유형과 연관된 임계 치수 균일성 파라미터를 검색하는 단계; 및 임계 치수 균일성 파라미터에 기초하여 결함의 결함 레벨을 정량화하는 단계를 포함할 수 았다. 프로그램은 또한 이미지의 결함에 대한 토포그래피 속성 및 콘트라스트 속성을 획득하는 단계 및 토포그래피 속성 및 콘트라스트 속성에 기초하여 결함을 최종 결함 유형으로 분류하는 단계를 포함할 수 있다.
컴퓨터 서브시스템(302)은 기계 학습 모듈을 더 포함할 수 있다. 결함을 최종 결함 유형으로 분류하면 기계 학습 알고리즘 모듈을 사용할 수 있다. 기계 학습 알고리즘 모듈은 전자 데이터 저장 매체(309)에 저장되고/되거나 프로세서(308)에서 동작될 수 있다.
일 실시예에서, 학습 기반 모델은 기계 학습 모델을 포함한다. 기계 학습은 일반적으로 컴퓨터에 명시적으로 프로그래밍되지 않고도 학습할 수 있는 능력을 제공하는 인공 지능(AI)의 유형으로 정의될 수 있다. 기계 학습은 새로운 데이터에 노출될 때 성장하고 변화하도록 스스로를 가르칠 수 있는 컴퓨터 프로그램의 개발에 중점을 둔다. 즉, 기계 학습은 명시적으로 프로그래밍되지 않고도 컴퓨터에 학습할 수 있는 능력을 제공하는 컴퓨터 과학의 하위 분야로서 정의될 수 있다. 기계 학습은 데이터로부터 학습하고 데이터를 예측할 수 있는 알고리즘의 연구 및 구성을 탐구한다. 이러한 알고리즘은 샘플 입력으로부터 모델을 구축하여 데이터 기반 예측 또는 결정을 행함으로써 엄격하게 정적인 프로그램 명령어를 따르는 것을 극복한다.
일 실시예에서, 학습 기반 모델은 심층 학습 모델을 포함한다. 일반적으로, “심층 학습”(심층 구조화된 학습, 계층적 학습 또는 심층 기계 학습이라고도 함)은 데이터에서 높은 레벨의 추상화를 모델링하려는 일련의 알고리즘에 기초하는 기계 학습의 한 분야이다. 간단한 경우에는, 입력 신호를 수신하는 뉴런과 출력 신호를 전송하는 뉴런의 2개의 세트가 있을 수 있다. 입력 계층이 입력을 수신할 때, 입력의 수정된 버전을 다음 계층으로 전달한다. 심층 네트워크에서는, 입력과 출력 사이에 많은 계층이 있으므로, 알고리즘이 복수의 선형 및 비선형 변환으로 구성된 복수의 처리 계층을 사용할 수 있다.
심층 학습은 데이터의 학습 표현에 기초한 더 광범위한 기계 학습 방법 제품군의 일부이다. 관찰(예: 이미지)은 픽셀 당 강도 값의 벡터와 같은 다양한 방식으로 표현되거나 일 세트의 에지, 특정 형상의 영역 등으로 더 추상적인 방식으로 표현될 수 있다. 일부 표현은 학습 작업을 단순화하는데 다른 표현보다 낫다(예: 얼굴 인식 또는 표정 인식). 심층 학습의 약속 중 하나는 손으로 만든 피처를 비지도 또는 반지도 피처 학습 및 계층적 피처 추출을 위한 효율적인 알고리즘으로 대체하는 것이다.
추가 실시예에서, 학습 기반 모델은 신경망을 포함한다. 예를 들어, 모델은 훈련을 위해 제공된 데이터에 따라 세계를 모델링하는 일 세트의 가중치를 가진 심층 신경망일 수 있다. 신경망은 일반적으로 생물학적 뇌가 축색 돌기로 연결된 상대적으로 큰 생물학적 뉴런 클러스터로 문제를 해결하는 방식을 느슨하게 모델링하는 상대적으로 큰 신경 단위 컬렉션에 기초하는 계산 접근방식으로 정의될 수 있다. 각 신경 단위는 다른 많은 신경 단위와 연결되어 있으며, 링크는 연결된 신경 단위의 활성화 상태에 미치는 영향을 강제하거나 억제할 수 있다. 이러한 시스템은 명시적으로 프로그래밍되지 않고 자기 학습 및 훈련되며, 솔루션 또는 피처 검출을 종래의 컴퓨터 프그램에서 표현하기 어려운 영역에서 탁월하다.
신경망은 일반적으로 복수의 층으로 구성되며, 신호 경로는 앞에서 뒤로 이동한다. 신경망의 목표는 몇몇 신경망이 훨씬 더 추상적이지만 인간의 뇌가 움직이는 것과 동일한 방식으로 문제를 해결하는 것이다. 현대 신경망 프로젝트는 일반적으로 수천에서 수백만 개의 신경 단위와 수백만 개의 연결로 작동한다. 신경망은 당해 분야에 알려진 임의의 적절한 아키텍처 및/또는 구성을 가질 수 있다.
다른 실시예에서, 학습 기반 모델은 컨볼루션 신경망(convolution neural network; CNN)을 포함한다. 예를 들어, 본 명세서에서 설명된 실시예는 CNN과 같은 심층 학습 개념을 이용하여 일반적으로 다루기 힘든 표현 변환 문제(예를 들어, 렌더링)를 해결할 수 있다. 모델은 당해 분야에 알려진 임의의 CNN 구성 또는 아키텍처를 가질 수 있다.
추가 실시예에서, 학습 기반 모델은 심층 신경망(deep neural network)을 포함한다. 예를 들어, 모델은 모델이 다수의 알고리즘 또는 변환을 수행하는 다중(multiple) 계층을 포함할 수 있다는 점에서 심층 학습 아키텍처를 갖도록 구성될 수 있다. 일반적으로, 모델에서의 계층의 수는 중요하지 않으며 사용 사례에 따라 다르다. 실용적인 목적을 위해, 모델에 포함된 적절한 계층의 범위는 2개의 계층에서 수십 개의 계층까지이다. 심층 신경망은 본 명세서에 설명된 바와 같이 구성될 수 있다. 그러한 일 실시예에서, 학습 기반 모델은 심층 CNN(DCNN)으로 구성될 수 있다.
추가의 실시예에서, 학습 기반 모델은 차별적(discriminative) 모델을 포함한다. 조건부 모델이라고도 불리는 차별적 모델은 관찰된 변수 x에 대한 관찰되지 않은 변수 y의 종속성을 모델링하기 위해 기계 학습에서 사용되는 모델 클래스입니다. 확률적 프레임워크 내에서, 이것은 x에서 y를 예측하는데 사용될 수 있는 조건부 확률 분포 P(y x)를 모델링함으로써 행해진다. 생성 모델과 달리 차별 모델은 x와 y의 공동 분포로부터 샘플을 생성하는 것을 허용하지 않는다. 그러나, 공동 분포가 필요하지 않은 분류 및 회귀와 같은 작업의 경우, 차별적 모델이 우수한 성능을 야기할 수 있다. 이와 대조적으로, 생성 모델은 복잡한 학습 작업에서 종속성을 표현할 때 일반적으로 차별적 모델보다 더 유연하다. 또한, 대부분의 차별적 모델은 본질적으로 감독되며, 감독되지 않은 학습으로 쉽게 확장될 수 없다. 애플리케이션 특정의 세부사항은 궁극적으로 차별적 모델 대 생성적 모델의 선택의 적합성을 결정한다. 이러한 방식으로, 본 명세서에 설명된 실시예는 본 명세서에 설명된 애플리케이션(분류 또는 회귀 목적)에 대해 차별적 유형의 심층 학습 네트워크를 사용할 수 있다.
일부 실시예에서, 학습 기반 모델은 생성 모델을 포함한다. 생성 모델은 일반적으로 본질적으로 확률적인 모델로서 정의될 수 있다. 즉, 생성 모델은 순방향 시뮬레이션 또는 규칙 기반 접근을 수행하는 모델이 아니므로, 실제 출력 (시뮬레이션된 출력이 생성되는) 생성과 관련된 프로세스의 물리학 모델이 필요하지 않다. 그 대신, 본 명세서에 더 설명된 바와 같이, 생성 모델은 적절한 훈련 데이터 세트에 기초하여 (그 파라미터가 학습될 수 있다는 점에서) 학습될 수 있다. 이러한 방식으로, 본 명세서에 설명된 실시예는 본 명세서에 설명된 애플리케이션(분류 또는 회귀 목적)을 위해 심층 생성 네트워크와 같은 심층 학습 네트워크를 사용할 수 있다.
일 실시예에서, 학습 기반 모델은 심층 생성 모델을 포함한다. 예를 들어, 모델은 모델이 다수의 알고리즘 또는 변환을 수행하는 다중 계층을 포함 할 수 있다는 점에서 심층 학습 아키텍처를 갖도록 구성될 수 있다. 일반적으로, 생성 모델의 한쪽 또는 양측에 있는 계층의 수는 중요하지 않으며 사용 사례에 따라 다르다. 실용적인 목적을 위해, 양측의 적절한 계층 범위는 2개의 계층에서 수십 개의 계층까지이다.
다른 실시예에서, 학습 기반 모델은 업샘플링된 필터와의 컨볼루션을 위해 구성된다. 예를 들어, 원래 이미지 분류를 위해 설계된 DCNN의 연속적인 계층에서 수행된 최대 풀링 및 다운 샘플링(“스트라이딩”)의 반복적인 조합은, DCNN이 완전 컨볼루션 방식으로 사용될 때 공간 해상도가 크게 감소된 피처 맵을 생성할 수 있다. 이러한 장애물을 극복하고 보다 조밀한 피처 맵을 효율적으로 생성하기 위하여, 다운샘플링 오퍼레이터를 DCNN의 마지막 몇 개의 최대 풀링 계층에서 제거하고, 그 대신 후속 컨벌루션 계층에서 필터를 업샘플링하여 더 높은 샘플링 레이트로 계산된 피처 맵을 생성할 수 있다.
필터업 샘플링은 0이 아닌 필터 탭 사이에 구멍을 삽입하는 것과 마찬가지이다. 이 기술은 신호 처리에서 긴 역사를 가지고 있으며 원래는 데시메이션되지 않은 웨이블릿 변환의 효율적인 계산을 위해 개발되었다. 이러한 스킴(scheme)은 조밀한 예측 작업에서 디컨볼루션 계층을 사용하는 것에 대한 간단하면서도 강력한 대안을 제공한다. 더 큰 필터를 사용하는 정규 컨볼루션과 비교할 때, 샘플링되지 않은 필터(“아트로우스(atrous) 컨볼루션”)는 파라미터의 수나 계산량을 증가시키지 않고도 필터의 시야를 효과적으로 확대할 수 있다.
이러한 방식으로, 본 명세서에 설명된 실시예는 기계 학습을 사용하여 결함 검출 및 식별을 위해 구성될 수 있다. 특히, 다른 애플리케이션(예를 들어, 결함 검출, CAD 렌더링)에서, 이미지 레벨 분석은 픽셀 레벨 분류 문제로 변환될 수 있다.
본 명세서에 설명된 실시예는 본 명세서에 설명된 학습 기반 모델(들)을 훈련하기 위해 구성되거나 구성되지 않을 수 있다. 예를 들어, 훈련된 학습 기반 모델을 생성하도록 다른 방법 및/또는 시스템이 구성될 수 있으며, 이는 본 명세서에 설명된 실시예에 의해 액세스되고 사용될 수 있다.
본 명세서에 사용된 바와 같이, “웨이퍼” 라는 용어는 일반적으로 반도체 또는 비반도체 물질로 형성된 기판을 지칭한다. 이러한 반도체 또는 비반도체 물질의 예는 단결정 실리콘, 갈륨 질화물, 갈륨 비화물, 인듐 인화물, 사파이어 및 유리를 포함하지만, 이들로 제한되지 않는다. 이러한 기판은 일반적으로 반도체 제조 설비에서 발견 및/또는 처리될 수 있다.
웨이퍼는 기판 상에 형성된 하나 이상의 층을 포함할 수 있다. 예를 들어, 이러한 층들은 포토레지스트, 유전체 물질, 전도성 물질 및 반전도성 물질을 포함할 수 있지만, 이들로 제한되지 않는다. 많은 상이한 유형의 이러한 층들이 당해 분야에 공지되어 있으며, 본 명세서에서 사용되는 바와 같은 웨이퍼라는 용어는, 모든 유형의 이러한 층들을 포함하는 웨이퍼를 포함하도록 의도된다.
웨이퍼 상에 형성된 하나 이상의 층들은 패턴화되거나 패터화되지 않을 수 있다. 예를 들어, 웨이퍼는 복수의 다이를 포함할 수 있으며, 각각은 반복 가능한 패턴화된 피처 또는 주기적 구조물을 갖는다. 이러한 물질 층의 형성 및 처리는 궁극적으로 완성된 디바이스를 초래할 수 있다. 많은 상이한 유형의 디바이스가 웨이퍼 상에 형성될 수 있으며, 본 명세서에서 사용되는 바와 같은 웨이퍼라는 용어는 당해 분야에 공지된 임의의 유형의 디바이스가 제조되고 있는 웨이퍼를 포함하도록 의도된다.
다른 유형의 웨이퍼도 사용될 수 있다. 예를 들어, 웨이퍼는 LED, 태양 전지, 자기 디스크, 평면 패널 또는 연마된 판을 제조하는데 사용될 수 있다. 다른 물체의 결함도 본 명세서에 개시된 기술 및 시스템을 사용하여 분류될 수 있다.
방법의 각각의 단계는 본 명세서에서 설명된 바와 같이 수행될 수 있다. 방법은 또한 본 명세서에서 설명된 프로세서 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 포함할 수 있다. 단계는 본 명세서에서 설명된 임의의 실시예에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템에 의해 수행될 수 있다. 게다가, 위에서 설명된 방법은 본 명세서에 설명된 임의의 시스템 실시예에 의해 수행될 수 있다.
본 개시 내용이 하나 이상의 특정 실시예들에 관하여 설명되었지만, 본 개시 내용의 범위를 벗어나지 않고 본 개시 내용의 다른 실시예들이 행해질 수 있음을 이해할 것이다. 따라서, 본 개시 내용은 첨부된 청구 범위 및 그것의 합리적인 해석에 의해서만 제한되는 것으로 간주된다.

Claims (19)

  1. 방법에 있어서,
    프로세서에서, 바운딩 박스에 결함이 있는 반도체 웨이퍼의 이미지를 수신하는 단계;
    상기 프로세서를 사용하여, 상기 이미지의 픽셀에 기초하여 상기 이미지의 결함을 초기 결함 유형으로 분류하는 단계;
    상기 프로세서를 사용하여, 전자 데이터 저장 유닛으로부터 결함 유형과 연관된 임계 치수 균일성 파라미터를 검색하는 단계; 및
    상기 프로세서를 사용하여, 상기 임계 치수 균일성 파라미터에 기초하여 상기 결함의 결함 레벨을 정량화하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 프로세서를 사용하여, 상기 이미지의 결함에 대한 토포그래피(topography) 속성(attribute)및 콘트라스트 속성을 획득하는 단계; 및
    상기 프로세서를 사용하여, 상기 토포그래피 속성 및 콘트라스트 속성에 기초하여 상기 결함을 최종 결함 유형으로 분류하는 단계를 포함하는 방법.
  3. 제2항에 있어서, 상기 결함의 특성(property) 및 상기 최종 결함 유형을 데이터베이스에 추가하는 단계를 더 포함하고, 상기 특성은 상기 토포그래피 속성 및 상기 콘트라스트 속성을 포함하는 것인 방법.
  4. 제2항에 있어서, 상기 최종 결함 유형으로 분류하는 단계는, 기계 학습 알고리즘을 사용하고, 상기 최종 결함 유형 및 상기 결함의 특성으로 기계 학습 알고리즘을 훈련시키는 단계를 더 포함하며, 상기 특성은 임계 치수 속성을 포함하는 것인 방법.
  5. 제1항에 있어서, 상기 프로세서를 사용하여 상기 이미지의 결함을 식별하는 단계를 더 포함하는 방법.
  6. 제5항에 있어서, 상기 결함은 상기 반도체 웨이퍼 상의 인접 다이의 이미지와 함께 이미지 감산을 사용하여 식별되는 것인 방법.
  7. 제5항에 있어서, 상기 프로세서를 사용하여 상기 결함 주위에 상기 바운딩 박스를 드로잉하는(drawing) 단계를 더 포함하는 방법.
  8. 제1항에 있어서, 상기 이미지는 주사 전자 현미경 이미지인 것인 방법.
  9. 제1항의 방법을 실행하도록 프로세서에 지시하도록 구성된 프로그램을 저장하는 비일시적 컴퓨터 판독 가능한 매체.
  10. 방법에 있어서,
    프로세서에서, 바운딩 박스에 결함이 있는 반도체 웨이퍼의 이미지를 수신하는 단계;
    상기 프로세서에서, 상기 이미지의 결함의 초기 결함 유형을 수신하는 단계;
    상기 프로세서를 사용하여, 상기 이미지의 결함에 대한 토포그래피 속성 및 콘트라스트 속성을 획득하는 단계; 및
    상기 프로세서를 사용하여, 토포그래피 속성 및 콘트라스트 속성에 기초하여 상기 결함을 최종 결함 유형으로 분류하는 단계를 포함하는 방법.
  11. 제10항에 있어서, 상기 결함의 특성 및 상기 최종 결함 유형을 데이터베이스에 추가하는 단계를 더 포함하는 방법.
  12. 제10항에 있어서, 상기 최종 결함 유형으로 분류하는 단계는, 기계 학습 알고리즘을 사용하고, 상기 최종 결함 유형 및 상기 결함의 특성으로 기계 학습 알고리즘을 훈련시키는 단계를 더 포함하며, 상기 특성은 임계 치수 속성을 포함하는 것인 방법.
  13. 제10항에 있어서, 상기 이미지는 주사 전자 현미경 이미지인 것인 방법.
  14. 제10항의 방법을 실행하도록 프로세서에 지시하도록 구성된 프로그램을 저장하는 비일시적 컴퓨터 판독 가능한 매체.
  15. 시스템에 있어서,
    반도체 웨이퍼를 유지하도록 구성된 스테이지;
    상기 스테이지 상의 상기 반도체 웨이퍼에서 전자를 지향시키는 전자 소스;
    상기 스테이지 상의 상기 반도체 웨이퍼의 표면으로부터 전자를 수신하는 검출기;
    전자 데이터 저장 유닛; 및
    상기 검출기 및 상기 전자 데이터 저장 유닛과 전자 통신하는 프로세서
    를 포함하고,
    상기 프로세서는,
    바운딩 박스에 결함이 있는 반도체 웨이퍼의 이미지를 수신하고,
    상기 이미지의 픽셀에 기초하여 상기 이미지의 결함을 초기 결함 유형으로 분류하고,
    상기 전자 데이터 저장 유닛으로부터 상기 결함 유형과 연관된 임계 치수 균일성 파라미터를 검색하고,
    상기 임계 치수 균일성 파라미터에 기초하여 상기 결함의 결함 레벨을 정량화하도록 구성되는 것인 시스템.
  16. 제15항에 있어서,
    상기 프로세서는 또한,
    상기 이미지의 결함에 대한 토포그래피 속성 및 콘트라스트 속성을 획득하고,
    상기 토포그래피 속성과 콘트라스트 속성에 기초하여 상기 결함을 최종 결함 유형으로 분류하도록 구성되는 것인 시스템.
  17. 제16항에 있어서, 상기 시스템은 기계 학습 모듈을 더 포함하고, 상기 최종 결함 유형으로 분류하는 것은 기계 학습 알고리즘 모듈을 사용하는 것인 시스템.
  18. 제15항에 있어서, 상기 프로세서는 또한, 상기 이미지의 결함을 식별하도록 구성되는 것인 시스템.
  19. 제15항에 있어서, 상기 프로세서는 또한, 상기 결함 주위에 바운딩 박스를 드로잉(draw)하도록 구성되는 것인 시스템.
KR1020207029508A 2018-03-14 2019-03-05 주사 전자 현미경 계측을 사용한 결함 검출, 분류 및 프로세스 윈도우 제어 KR102468982B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN201841009298 2018-03-14
IN201841009298 2018-03-14
US201862665903P 2018-05-02 2018-05-02
US62/665,903 2018-05-02
US16/046,171 2018-07-26
US16/046,171 US10679333B2 (en) 2018-03-14 2018-07-26 Defect detection, classification, and process window control using scanning electron microscope metrology
PCT/US2019/020629 WO2019177800A1 (en) 2018-03-14 2019-03-05 Defect detection, classification, and process window control using scanning electron microscope metrology

Publications (2)

Publication Number Publication Date
KR20200122401A true KR20200122401A (ko) 2020-10-27
KR102468982B1 KR102468982B1 (ko) 2022-11-18

Family

ID=67905893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207029508A KR102468982B1 (ko) 2018-03-14 2019-03-05 주사 전자 현미경 계측을 사용한 결함 검출, 분류 및 프로세스 윈도우 제어

Country Status (5)

Country Link
US (1) US10679333B2 (ko)
KR (1) KR102468982B1 (ko)
CN (1) CN111837225B (ko)
TW (1) TWI769371B (ko)
WO (1) WO2019177800A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405557B1 (ko) 2021-10-14 2022-06-07 라이트비전 주식회사 컴퓨터가 구분하기 용이한 회절패턴 분류 체계 시스템 및 이에 있어서 분류 체계 구축 방법
KR20230071772A (ko) 2021-11-16 2023-05-23 라이트비전 주식회사 공간군 추론이 용이한 분류 체계 시스템 및 이에 있어서 정대축 추천 방법
KR102535327B1 (ko) 2021-11-16 2023-05-26 라이트비전 주식회사 공간군 추론이 용이한 분류 체계 시스템 및 이에 있어서 정대축 추천 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018213056A1 (de) * 2018-08-03 2020-02-06 Robert Bosch Gmbh Verfahren und Vorrichtung zum Ermitteln einer Erklärungskarte
US20210241065A1 (en) * 2018-12-04 2021-08-05 Brainvivo Ltd. Classifying Discipline-Specific Content Using a General-Content Brain-Response Model
US20210097673A1 (en) * 2019-10-01 2021-04-01 Carl Zeiss Smt Gmbh Root cause analysis for fabrication processes of semiconductor structures
US11615993B2 (en) * 2019-11-21 2023-03-28 Kla Corporation Clustering sub-care areas based on noise characteristics
US11922613B2 (en) * 2019-12-30 2024-03-05 Micron Technology, Inc. Apparatuses and methods for determining wafer defects
WO2021165941A1 (en) * 2020-02-23 2021-08-26 Nova Measuring Instruments Ltd. Measuring local critical dimension uniformity of an array of two-dimensional structural elements
CN112036514B (zh) * 2020-11-04 2021-07-13 腾讯科技（深圳）有限公司 一种图像分类方法、装置、服务器及计算机可读存储介质
CN112991259B (zh) * 2021-01-29 2023-04-18 合肥晶合集成电路股份有限公司 一种半导体制程缺陷的检测方法及系统
CN113658125B (zh) * 2021-08-11 2024-02-23 全芯智造技术有限公司 用于评估版图热点的方法、设备和存储介质
CN114199892B (zh) * 2021-12-10 2022-11-18 江苏雷默智能科技有限公司 一种基于机器视觉的板材测量方法及系统
WO2023108547A1 (en) * 2021-12-16 2023-06-22 Jade Bird Display (Shanghai) Company System for constructing defect level classification model
CN114648528B (zh) * 2022-05-19 2022-09-23 江苏第三代半导体研究院有限公司 一种半导体检测方法、装置以及计算机可读存储介质
CN116344378B (zh) * 2023-03-31 2024-01-23 江苏神州新能源电力有限公司 一种光伏板生产用智能检测系统及其检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120027286A1 (en) * 2010-07-29 2012-02-02 Xinyu Xu Methods, Systems and Apparatus for Defect Detection and Classification
US20150213172A1 (en) * 2014-01-27 2015-07-30 Macronix International Co., Ltd. Method for measuring and analyzing surface structure of chip or wafer
US9739728B1 (en) * 2016-06-20 2017-08-22 International Business Machines Corporation Automatic defect detection and classification for high throughput electron channeling contrast imaging

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148099A (en) * 1997-07-03 2000-11-14 Neopath, Inc. Method and apparatus for incremental concurrent learning in automatic semiconductor wafer and liquid crystal display defect classification
US6122397A (en) * 1997-07-03 2000-09-19 Tri Path Imaging, Inc. Method and apparatus for maskless semiconductor and liquid crystal display inspection
US7229845B1 (en) * 2004-01-26 2007-06-12 Si Glaz Automated sourcing of substrate microfabrication defects using defects signatures
JP5537282B2 (ja) * 2009-09-28 2014-07-02 株式会社日立ハイテクノロジーズ 欠陥検査装置および欠陥検査方法
JP5460662B2 (ja) 2011-09-07 2014-04-02 株式会社日立ハイテクノロジーズ 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
US8718353B2 (en) * 2012-03-08 2014-05-06 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter
CN104458755B (zh) * 2014-11-26 2017-02-22 吴晓军 一种基于机器视觉的多类型材质表面缺陷检测方法
US10539612B2 (en) * 2015-05-20 2020-01-21 Kla-Tencor Corporation Voltage contrast based fault and defect inference in logic chips
US10186026B2 (en) * 2015-11-17 2019-01-22 Kla-Tencor Corp. Single image detection
US9916965B2 (en) * 2015-12-31 2018-03-13 Kla-Tencor Corp. Hybrid inspectors
US10360477B2 (en) 2016-01-11 2019-07-23 Kla-Tencor Corp. Accelerating semiconductor-related computations using learning based models
CN106290378B (zh) * 2016-08-23 2019-03-19 东方晶源微电子科技（北京）有限公司 缺陷分类方法和缺陷检查系统
US11580398B2 (en) 2016-10-14 2023-02-14 KLA-Tenor Corp. Diagnostic systems and methods for deep learning models configured for semiconductor applications
US10395362B2 (en) 2017-04-07 2019-08-27 Kla-Tencor Corp. Contour based defect detection
US10598617B2 (en) * 2017-05-05 2020-03-24 Kla-Tencor Corporation Metrology guided inspection sample shaping of optical inspection results
US10733744B2 (en) 2017-05-11 2020-08-04 Kla-Tencor Corp. Learning based approach for aligning images acquired with different modalities
US11237872B2 (en) 2017-05-23 2022-02-01 Kla-Tencor Corporation Semiconductor inspection and metrology systems for distributing job among the CPUs or GPUs based on logical image processing boundaries
US10387755B2 (en) * 2017-06-28 2019-08-20 Applied Materials, Inc. Classification, search and retrieval of semiconductor processing metrology images using deep learning/convolutional neural networks
US10607119B2 (en) 2017-09-06 2020-03-31 Kla-Tencor Corp. Unified neural network for defect detection and classification
US11016035B2 (en) * 2017-09-18 2021-05-25 Elite Semiconductor Inc. Smart defect calibration system and the method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120027286A1 (en) * 2010-07-29 2012-02-02 Xinyu Xu Methods, Systems and Apparatus for Defect Detection and Classification
US20150213172A1 (en) * 2014-01-27 2015-07-30 Macronix International Co., Ltd. Method for measuring and analyzing surface structure of chip or wafer
US9739728B1 (en) * 2016-06-20 2017-08-22 International Business Machines Corporation Automatic defect detection and classification for high throughput electron channeling contrast imaging

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405557B1 (ko) 2021-10-14 2022-06-07 라이트비전 주식회사 컴퓨터가 구분하기 용이한 회절패턴 분류 체계 시스템 및 이에 있어서 분류 체계 구축 방법
KR20230053473A (ko) 2021-10-14 2023-04-21 라이트비전 주식회사 공간군 추론이 용이한 분류 체계 시스템 및 이에 있어서 분류 체계 구축 방법
KR20230071772A (ko) 2021-11-16 2023-05-23 라이트비전 주식회사 공간군 추론이 용이한 분류 체계 시스템 및 이에 있어서 정대축 추천 방법
KR102535327B1 (ko) 2021-11-16 2023-05-26 라이트비전 주식회사 공간군 추론이 용이한 분류 체계 시스템 및 이에 있어서 정대축 추천 방법

Also Published As

Publication number Publication date
US20190287238A1 (en) 2019-09-19
WO2019177800A1 (en) 2019-09-19
CN111837225B (zh) 2021-12-24
TW201941162A (zh) 2019-10-16
KR102468982B1 (ko) 2022-11-18
US10679333B2 (en) 2020-06-09
CN111837225A (zh) 2020-10-27
TWI769371B (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
KR102468982B1 (ko) 주사 전자 현미경 계측을 사용한 결함 검출, 분류 및 프로세스 윈도우 제어
US10599951B2 (en) Training a neural network for defect detection in low resolution images
JP6893514B2 (ja) ハイブリッドインスペクタ
KR102466582B1 (ko) 결함 분류기 트레이닝을 위한 능동적 학습
EP3465174B1 (en) Generating simulated images from input images for semiconductor applications
TWI713672B (zh) 為樣品產生模擬輸出之系統，非暫時性電腦可讀媒體及電腦實施方法
US10181185B2 (en) Image based specimen process control
US10186026B2 (en) Single image detection
CN109313724B (zh) 针对半导体应用并入神经网络及前向物理模型的系统及方法
JP2022507543A (ja) 画素レベル画像定量のための深層学習式欠陥検出及び分類方式の使用
KR20180090385A (ko) 반도체 애플리케이션을 위한 기계 학습 기반의 모델의 가속 트레이닝
US20210343001A1 (en) Training a machine learning model to generate higher resolution images from inspection images

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant