KR20200117848A - Display device to improve power consumption - Google Patents

Display device to improve power consumption Download PDF

Info

Publication number
KR20200117848A
KR20200117848A KR1020200027101A KR20200027101A KR20200117848A KR 20200117848 A KR20200117848 A KR 20200117848A KR 1020200027101 A KR1020200027101 A KR 1020200027101A KR 20200027101 A KR20200027101 A KR 20200027101A KR 20200117848 A KR20200117848 A KR 20200117848A
Authority
KR
South Korea
Prior art keywords
gate
gate line
data
driving
lines
Prior art date
Application number
KR1020200027101A
Other languages
Korean (ko)
Inventor
최정민
박종민
양현모
김영기
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to TW109111352A priority Critical patent/TW202044217A/en
Priority to US16/837,829 priority patent/US20200320918A1/en
Priority to CN202010259563.8A priority patent/CN111798783A/en
Publication of KR20200117848A publication Critical patent/KR20200117848A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

According to one embodiment of the present invention, the amount of power consumed in driving a display can be reduced by driving a gate line so that the variation of a pixel value is minimized. Provided is a data processing apparatus comprising: a data processing control unit which determines a driving order of a plurality of gate lines so that a data voltage of one data line crossing the plurality of gate lines changes to a minimum for the plurality of gate lines and a plurality of pixels connected to a plurality of data lines; and a data processing transmission unit for transmitting a gate selection signal indicating the driving order.

Description

소비전력을 개선하는 디스플레이장치{DISPLAY DEVICE TO IMPROVE POWER CONSUMPTION}Display device to improve power consumption {DISPLAY DEVICE TO IMPROVE POWER CONSUMPTION}

본 실시예는 게이트 소팅을 통해 소비전류를 개선하는 디스플레이 구동 기술에 관한 것이다.This embodiment relates to a display driving technology that improves current consumption through gate sorting.

패널에는 다수의 게이트라인이 일 방향으로 배치되고, 다수의 데이터라인이 게이트라인과 교차하는 방향으로 배치될 수 있다. 그리고, 게이트라인과 데이터라인의 교차에 따라 화소영역이 정의될 수 있다. 데이터라인은 화소영역에 배치되는 화소와 스위치를 통해 연결되고, 게이트라인은 스위치의 온오프(ON/OFF)를 제어하여 데이터라인과 화소의 연결을 제어할 수 있다.In the panel, a plurality of gate lines may be disposed in one direction, and a plurality of data lines may be disposed in a direction crossing the gate line. In addition, a pixel region may be defined according to the intersection of the gate line and the data line. The data line may be connected to a pixel disposed in the pixel region through a switch, and the gate line may control the connection between the data line and the pixel by controlling ON/OFF of the switch.

소스드라이버, 컬럼드라이버 등으로 호칭되는 데이터구동장치는 화소의 밝기를 지시하는 영상데이터에 따라 데이터전압을 생성하고, 생성된 데이터전압을 데이터라인으로 공급할 수 있다. 게이트라인의 신호에 따라 데이터라인이 화소와 연결되면, 데이터전압이 화소로 공급되고 데이터전압에 따라 화소의 밝기가 조정될 수 있다.A data driving device called a source driver, a column driver, etc. may generate a data voltage according to image data indicating brightness of a pixel, and supply the generated data voltage to a data line. When a data line is connected to a pixel according to a signal from the gate line, a data voltage is supplied to the pixel, and brightness of the pixel may be adjusted according to the data voltage.

한편, 데이터전압이 공급될 때, 데이터구동장치의 소비전력량은 데이터라인에 포함되는 캐패시티브 로드 성분에 영향을 받을 수 있다. 데이터라인과 주변 전극 사이에는 다수의 기생캐패시터가 형성되는데, 이러한 다수의 기생캐패시터는 데이터구동장치의 입장에서 캐패시티브 로드 성분으로 인식될 수 있다.Meanwhile, when a data voltage is supplied, the amount of power consumption of the data driving device may be affected by a capacitive load component included in the data line. A plurality of parasitic capacitors are formed between the data line and the peripheral electrodes, and such a plurality of parasitic capacitors can be recognized as a capacitive load component from the standpoint of the data driving device.

캐패시티브 로드에서 소비되는 전력량은 캐패시티브 로드로 공급되는 전압의 시간당 변동량에 의해 결정될 수 있다. 예를 들어, 전압의 변동량이 큰 경우, 캐패시티브 로드에서 소비되는 전력량의 크기가 커지고, 전압의 변동량이 작은 경우, 캐패시티브 로드에서 소비되는 전력량의 크기가 작아질 수 있다.The amount of power consumed by the capacitive load may be determined by an hourly fluctuation amount of a voltage supplied to the capacitive load. For example, when the voltage fluctuation amount is large, the amount of power consumed by the capacitive load increases, and when the voltage fluctuation amount is small, the amount of power consumed by the capacitive load may decrease.

캐패시티브 로드에 대한 전압의 시간당 변동량은 전류량에도 영향을 주는데, 전압의 변동량이 클 수록 전류량도 증가하게 되고, 이러한 전류량의 증가는 데이터라인에 존재하는 기생저항에 의한 전력 소비를 증가시키기도 한다.The amount of voltage fluctuation per time for the capacitive load also affects the amount of current. As the voltage fluctuation increases, the amount of current increases, and the increase in the amount of current also increases the power consumption due to parasitic resistance existing in the data line.

이와 관련하여, 본 실시예는 게이트라인의 효율적인 구동을 통해 데이터구동장치에서 데이터전압이 인가될 때 발생하는 전압 변동량 및 그에 따라 소비전력을 감소시키는 기술을 제공하고자 한다.In this regard, the present embodiment is to provide a technique for reducing the amount of voltage fluctuation that occurs when a data voltage is applied from a data driving device through efficient driving of a gate line and power consumption accordingly.

이러한 배경에서, 본 실시예의 목적은, 일 측면에서, 소비전력량을 감소시키는 디스플레이 구동 기술을 제공하는 것이다. Against this background, it is an object of this embodiment, in one aspect, to provide a display driving technique that reduces the amount of power consumption.

본 실시예의 다른 목적은, 데이터전압의 변동량을 최소화시키는 디스플레이 구동 기술을 제공하는 것이다.Another object of the present embodiment is to provide a display driving technology that minimizes the amount of fluctuation in the data voltage.

본 실시예의 또 다른 목적은, 데이터전압의 변동량을 최소화기 위하여 게이트라인을 구동하는 순서를 조정하는 디스플레이 구동 기술을 제공하는 것이다.Another object of the present embodiment is to provide a display driving technology that adjusts the order of driving gate lines in order to minimize the amount of fluctuation in the data voltage.

전술한 목적을 달성하기 위하여, 일 실시예는, 복수의 게이트라인 및 복수의 데이터라인에 연결되는 복수의 화소에 대하여, 상기 복수의 게이트라인을 교차하는 일 데이터라인의 데이터전압이 최소로 변동하도록 상기 복수의 게이트라인의 구동순서를 결정하는 데이터처리제어부; 및 상기 구동순서를 지시하는 게이트선택신호를 송신하는 데이터처리송신부를 포함하고, 상기 데이터처리제어부는, 일 게이트라인에 대한 상기 복수의 데이터라인의 화소값을 합친 통합값을 각 게이트라인마다 산출하고, 상기 통합값을 비교하여 기준게이트라인을 설정하고, 상기 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 상기 구동순서를 결정하는 데이터처리장치를 제공한다.In order to achieve the above object, an embodiment is provided so that, for a plurality of gate lines and a plurality of pixels connected to a plurality of data lines, a data voltage of a data line crossing the plurality of gate lines is changed to a minimum. A data processing control unit determining a driving order of the plurality of gate lines; And a data processing and transmission unit for transmitting a gate selection signal indicating the driving order, wherein the data processing control unit calculates a sum of pixel values of the plurality of data lines for one gate line for each gate line. And comparing the integrated values to set a reference gate line, and determining the driving order so that a deviation between the integrated value of the reference gate line and the integrated value of another gate line is minimized.

상기 장치에서, 상기 데이터처리제어부는, 상기 통합값 중 가장 큰 최대통합값을 가지는 게이트라인을 상기 기준게이트라인으로 설정할 수 있다.In the device, the data processing control unit may set a gate line having a largest integrated value among the integrated values as the reference gate line.

상기 장치에서, 상기 데이터처리제어부는, 상기 최대통합값을 기준으로 상기 통합값을 내림차순으로 정렬하여 상기 구동순서를 결정할 수 있다.In the device, the data processing control unit may determine the driving order by arranging the integrated values in descending order based on the maximum integrated value.

상기 장치에서, 상기 데이터처리제어부는, 상기 최대통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 상기 구동순서를 결정할 수 있다.In the device, the data processing control unit may determine the driving order by arranging deviations of the integrated values of the other gate lines from the maximum integrated values in ascending order.

상기 장치에서, 상기 데이터처리제어부는, 상기 통합값 중 가장 작은 최소통합값을 가지는 게이트라인을 상기 기준게이트라인으로 설정할 수 있다.In the device, the data processing control unit may set a gate line having a smallest minimum integrated value among the integrated values as the reference gate line.

상기 장치에서, 상기 데이터처리제어부는, 상기 최소통합값을 기준으로 상기 통합값을 오름차순으로 정렬하여 상기 구동순서를 결정할 수 있다.In the device, the data processing control unit may determine the driving order by arranging the integrated values in ascending order based on the minimum integrated value.

상기 장치에서, 상기 데이터처리제어부는, 상기 최소통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 상기 구동순서를 결정할 수 있다.In the device, the data processing control unit may determine the driving order by arranging deviations of the integrated values of the other gate lines from the minimum integrated values in ascending order.

상기 장치에서, 상기 데이터처리제어부는, 상기 기준게이트라인과 어느 두 게이트라인에 대한 통합값 편차가 일정 범위 이내이면, 적색화소의 비중이 높은 게이트라인을 먼저 구동하도록 상기 구동순서를 결정할 수 있다.In the apparatus, the data processing control unit may determine the driving order to first drive a gate line having a high proportion of red pixels when a deviation of the integrated value between the reference gate line and any two gate lines is within a predetermined range.

상기 장치에서, 상기 화소값은, 상기 복수의 데이터라인과 교차하는 상기 일 게이트라인에서 모두 동일하거나 부분적으로 상이할 수 있다.In the device, the pixel values may all be the same or partially different in the one gate line crossing the plurality of data lines.

다른 실시예는, 복수의 게이트라인을 구동하는 게이트구동장치에서 있어서, 상기 복수의 게이트라인으로 게이트구동신호를 송신하는 게이트송신부; 및 상기 복수의 게이트라인의 구동순서에 따라 상기 복수의 게이트라인을 선택하고 상기 선택된 게이트라인에 상기 게이트구동신호를 공급하도록, 상기 게이트송신부를 제어하는 게이트제어부를 포함하고, 상기 게이트제어부는, 일 게이트라인에 대한 상기 복수의 데이터라인의 화소값을 합친 통합값의 비교를 통해 설정된 기준게이트라인을 먼저 선택하고, 상기 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 다른 게이트라인을 이어서 선택하는 게이트구동장치를 제공한다.In another embodiment, in a gate driving apparatus for driving a plurality of gate lines, a gate transmission unit for transmitting a gate driving signal to the plurality of gate lines; And a gate control unit configured to control the gate transmission unit to select the plurality of gate lines according to a driving order of the plurality of gate lines and supply the gate driving signal to the selected gate line, wherein the gate control unit comprises: The set reference gate line is first selected by comparing the sum of the pixel values of the plurality of data lines with respect to the gate line, and the difference between the integrated value of the reference gate line and the integrated value of other gate lines is minimized. A gate driving device for sequentially selecting a gate line is provided.

상기 장치에서, 상기 기준게이트라인은, 상기 통합값 중 가장 큰 최대통합값을 가지는 게이트라인일 수 있다.In the device, the reference gate line may be a gate line having a largest integrated value among the integrated values.

상기 장치에서, 상기 게이트제어부는, 상기 최대통합값 보다 작은 통합값을 가지는 게이트라인을 통합값의 내림차순으로 선택하거나, 상기 편차를 가지는 게이트라인을 편차의 오름차순으로 선택할 수 있다.In the device, the gate control unit may select a gate line having an integrated value smaller than the maximum integrated value in descending order of the integrated value, or select a gate line having the deviation in an ascending order of the deviation.

상기 장치에서, 상기 기준게이트라인은, 상기 통합값 중 가장 작은 최소통합값을 가지는 게이트라인일 수 있다.In the device, the reference gate line may be a gate line having the smallest minimum integration value among the integration values.

상기 장치에서, 상기 게이트제어부는, 상기 최소통합값 보다 큰 통합값을 가지는 게이트라인을 통합값의 오름차순으로 선택하거나, 상기 편차를 가지는 게이트라인을 편차의 오름차순으로 선택할 수 있다.In the device, the gate control unit may select a gate line having an integrated value greater than the minimum integrated value in an ascending order of the integrated value, or select a gate line having the deviation in an ascending order of the deviation.

이상에서 설명한 바와 같이 본 실시예에 의하면, 디스플레이 구동에서 소비되는 전력량을 감소시킬 수 있고, 데이터라인으로 공급되는 데이터전압의 변동량을 최소화시킬 수 있다.As described above, according to the present embodiment, it is possible to reduce the amount of power consumed in driving the display and to minimize the amount of fluctuation of the data voltage supplied to the data line.

도 1은 일 실시예에 따른 디스플레이 장치의 구성도이다.
도 2는 일 실시예에 따른 디스플레이 패널의 라인 배치도이다.
도 3은 일 실시예에 따른 디스플레이장치의 제1 예시 구성도이다.
도 4는 일 실시예에 따른 디스플레이장치의 제2 예시 구성도이다.
도 5는 일 실시예에 따른 데이터처리장치, 게이트구동장치, 데이터구동장치의 구성도이다.
도 6은 일 실시예에 따른 데이터구동장치의 구성도이다.
도 7은 종래에 게이트라인 구동순서 및 이에 따른 소비전력을 나타내는 일 예시이다.
도 8은 일 실시예에 따른 도 7에 대응하여 게이트라인 구동순서 및 이에 따른 소비전력을 나타내는 일 예시이다.
도 9는 종래에 게이트라인 구동순서 및 이에 따른 소비전력을 나타내는 다른 예시이다.
도 10은 일 실시예에 따른 도 9에 대응하여 게이트라인 구동순서 및 이에 따른 소비전력을 나타내는 다른 예시이다.
도 11은 종래에 게이트라인 구동순서 및 전하공유 방식의 소비전력을 나타내는 또 다른 예시이다.
도 12는 종래에 게이트라인 구동순서 및 플로팅 방식의 소비전력을 나타내는 또 다른 예시이다.
도 13은 일 실시예에 따른 도 11 및 12에 대응하여 게이트라인 구동순서를 나타내는 또 다른 예시이다.
도 14는 일 실시예에 따른 도 13에 대한 소비전력을 나타내는 또 다른 예시이다.
도 15는 일 실시예에 따른 도 11 및 12에 대응하여 게이트라인 구동순서를 나타내는 또 다른 예시이다.
도 16은 일 실시예에 따른 도 15에 대한 소비전력을 나타내는 또 다른 예시이다.
도 17은 일 실시예에 따른 도 11 및 12에 대응하여 게이트라인 구동순서를 나타내는 또 다른 예시이다.
도 18은 일 실시예에 따른 도 17에 대한 소비전력을 나타내는 또 다른 예시이다.
도 19는 일 실시예에 따른 11 및 12에 대응하여 게이트라인 구동순서를 나타내는 또 다른 예시이다.
도 20은 일 실시예에 따른 도 19에 대한 소비전력을 나타내는 또 다른 예시이다.
도 21은 일 실시예에 따른 도 11 및 12에 대응하여 게이트라인 구동순서를 나타내는 또 다른 예시이다.
도 22는 일 실시예에 따른 도 21에 대한 소비전력을 나타내는 또 다른 예시이다.1 is a block diagram of a display device according to an exemplary embodiment.
2 is a line layout diagram of a display panel according to an exemplary embodiment.
3 is a first exemplary configuration diagram of a display device according to an exemplary embodiment.
4 is a second exemplary configuration diagram of a display device according to an exemplary embodiment.
5 is a configuration diagram of a data processing device, a gate driving device, and a data driving device according to an exemplary embodiment.
6 is a configuration diagram of a data driving apparatus according to an embodiment.
7 is an example of a conventional gate line driving sequence and power consumption accordingly.
8 is an example of a gate line driving sequence and power consumption according to the gate line driving sequence corresponding to FIG. 7 according to an exemplary embodiment.
9 is another example showing a conventional gate line driving sequence and power consumption accordingly.
10 is another example showing a gate line driving sequence and power consumption according to the gate line driving sequence corresponding to FIG. 9 according to an exemplary embodiment.
11 is another example of a conventional gate line driving sequence and power consumption of a charge sharing method.
12 is another example showing a conventional gate line driving sequence and power consumption of a floating method.
13 is another example illustrating a gate line driving sequence corresponding to FIGS. 11 and 12 according to an exemplary embodiment.
14 is another example showing power consumption of FIG. 13 according to an embodiment.
15 is another example illustrating a gate line driving order corresponding to FIGS. 11 and 12 according to an exemplary embodiment.
16 is another example showing the power consumption of FIG. 15 according to an embodiment.
FIG. 17 is another example of a gate line driving sequence corresponding to FIGS. 11 and 12 according to an exemplary embodiment.
18 is another example showing the power consumption of FIG. 17 according to an embodiment.
19 is another example illustrating a gate line driving order corresponding to 11 and 12 according to an exemplary embodiment.
20 is another example showing power consumption of FIG. 19 according to an embodiment.
21 is another example illustrating a gate line driving order corresponding to FIGS. 11 and 12 according to an exemplary embodiment.
22 is another example showing power consumption of FIG. 21 according to an embodiment.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail through exemplary drawings. In adding reference numerals to elements of each drawing, it should be noted that the same elements are assigned the same numerals as possible even if they are indicated on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the subject matter of the present invention, a detailed description thereof will be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the constituent elements of the present invention, terms such as first, second, A, B, (a), (b) may be used. These terms are only used to distinguish the component from other components, and the nature, order, or order of the component is not limited by the term. When a component is described as being "connected", "coupled" or "connected" to another component, the component may be directly connected or connected to that other component, but another component between each component It should be understood that elements may be “connected”, “coupled” or “connected”.

도 1은 일 실시예에 따른 디스플레이장치의 구성도이다.1 is a block diagram of a display device according to an exemplary embodiment.

도 1을 참조하면, 디스플레이장치(100)는 복수의 디스플레이구동장치(110, 120, 130 및 140) 및 패널(150)을 포함할 수 있다.Referring to FIG. 1, the display apparatus 100 may include a plurality of display driving apparatuses 110, 120, 130 and 140 and a panel 150.

패널(150)에는 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 배치되고, 데이터라인(DL) 및 게이트라인(GL)과 연결되는 다수의 화소(P)가 배치될 수 있다.A plurality of data lines DL and a plurality of gate lines GL may be disposed on the panel 150, and a plurality of pixels P connected to the data lines DL and the gate lines GL may be disposed.

디스플레이구동장치(110, 120, 130 및 140)는 패널(150)에 영상을 표시하기 위한 신호들을 생성하는 장치로서, 호스트(110), 데이터구동장치(120), 게이트구동장치(130) 및 데이터처리장치(140)가 디스플레이구동장치(110, 120, 130 및 140)에 해당될 수 있다.The display driving devices 110, 120, 130, and 140 are devices that generate signals for displaying an image on the panel 150, and include a host 110, a data driving device 120, a gate driving device 130, and data. The processing device 140 may correspond to the display driving devices 110, 120, 130, and 140.

게이트구동장치(130)는 턴온전압 혹은 턴오프전압의 게이트구동신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 게이트구동신호가 화소(P)로 공급되면 화소(P)는 데이터라인(DL)과 연결된다. 그리고, 턴오프전압의 게이트구동신호가 화소(P)로 공급되면 화소(P)와 데이터라인(DL)의 연결은 해제된다. 게이트구동장치(130)는 게이트드라이버로 호칭될 수 있다.The gate driving device 130 may supply a gate driving signal of a turn-on voltage or a turn-off voltage to the gate line GL. When the gate driving signal of the turn-on voltage is supplied to the pixel P, the pixel P is connected to the data line DL. In addition, when the gate driving signal of the turn-off voltage is supplied to the pixel P, the connection between the pixel P and the data line DL is released. The gate driving device 130 may be referred to as a gate driver.

데이터구동장치(120)는 데이터라인(DL)을 통해 화소(P)로 데이터전압(Vdata)을 공급할 수 있다. 데이터라인(DL)으로 공급되는 데이터전압(Vdata)은 게이트구동신호에 따라 화소(P)로 공급될 수 있다. 데이터구동장치(120)는 소스드라이버로 호칭될 수 있다.The data driving device 120 may supply the data voltage Vdata to the pixel P through the data line DL. The data voltage Vdata supplied to the data line DL may be supplied to the pixel P according to the gate driving signal. The data driving device 120 may be referred to as a source driver.

데이터처리장치(140)는 게이트구동장치(130) 및 데이터구동장치(120)로 제어신호를 공급하고, 데이터구동장치(120)로 영상데이터(IMG)를 송신할 수 있다. 예를 들어, 데이터처리장치(140)는 스캔이 시작되도록 하는 게이트제어신호(GCS)를 게이트구동장치(130)로 송신할 수 있다. 그리고, 데이터처리장치(140)는 데이터구동장치(120)가 각 화소(P)로 데이터전압(Vdata)을 공급하도록 제어하는 데이터제어신호(DCS)를 송신할 수 있다. 데이터처리장치(140)는 타이밍컨트롤러로 호칭될 수 있다.The data processing device 140 may supply a control signal to the gate driving device 130 and the data driving device 120, and may transmit image data IMG to the data driving device 120. For example, the data processing device 140 may transmit a gate control signal GCS for starting a scan to the gate driving device 130. In addition, the data processing apparatus 140 may transmit a data control signal DCS for controlling the data driving apparatus 120 to supply the data voltage Vdata to each pixel P. The data processing device 140 may be referred to as a timing controller.

호스트(110)는 영상데이터(IMG)를 생성하여 데이터처리장치(140)로 송신할 수 있다. 호스트(110)는 호스트로 호칭될 수 있다.The host 110 may generate image data IMG and transmit it to the data processing apparatus 140. The host 110 may be referred to as a host.

한편, 게이트구동장치(130)는 결정된 순서에 따라 게이트라인(GL)을 선택하고 게이트구동신호를 송신할 수 있다. 일반적인 게이트구동장치는 상측으로부터 하측으로 순차적으로 게이트라인을 선택하고 게이트구동신호를 송신하는데, 일 실시예에 따른 게이트구동장치(130)는 결정된 순서에 따라 게이트라인(GL)을 선택하고 게이트구동신호를 송신할 수 있다.Meanwhile, the gate driving device 130 may select the gate line GL according to the determined order and transmit the gate driving signal. A general gate driving device sequentially selects a gate line from an upper side to a lower side and transmits a gate driving signal. The gate driving device 130 according to an embodiment selects the gate line GL according to the determined order and transmits a gate driving signal. Can be sent.

데이터처리장치(140)는 게이트라인(GL)에 대한 구동 순서를 결정하고, 순서와 관련된 신호를 게이트제어신호(GCS) 또는 별도의 신호로 송신할 수 있다. 그러나 이에 한정되지 않고, 순서에 대한 결정은 게이트구동장치(130) 혹은 호스트(110)에서 수행될 수 있다. The data processing apparatus 140 may determine a driving order for the gate line GL and transmit a signal related to the order as a gate control signal GCS or a separate signal. However, the present invention is not limited thereto, and the order may be determined by the gate driving device 130 or the host 110.

데이터처리장치(140)는 결정된 순서에 따라 각 화소에 대한 밝기값을 재배치하여 영상데이터(IMG)를 생성하고 밝기값이 재배치된 영상데이터(IMG)를 데이터구동장치(120)로 송신할 수 있다.The data processing apparatus 140 may generate image data IMG by rearranging the brightness values for each pixel according to the determined order, and transmit the image data IMG in which the brightness values have been rearranged to the data driving apparatus 120. .

도 2는 일 실시예에 따른 패널의 라인 배치도이다.2 is a line layout diagram of a panel according to an exemplary embodiment.

도 2를 참조하면, 패널에는 일 방향으로 게이트라인(G[1] ~ G[4])이 배치되고, 게이트라인(G[1] ~ G[4])에 교차하는 방향으로 데이터라인(S[1] ~ S[4])이 배치될 수 있다.Referring to FIG. 2, gate lines G[1] to G[4] are disposed in one direction on the panel, and data lines S are arranged in a direction crossing the gate lines G[1] to G[4]. [1] to S[4]) can be placed.

그리고, 게이트라인(G[1]~G[4])과 데이터라인(S[1]~S[4])의 교차에 의해 화소영역이 정의되고, 각 화소영역에 화소가 배치될 수 있다. 화소는 일 게이트라인 및, 상기 일 게이트라인과 교차하는 일 데이터라인과 연결될 수 있다.Further, a pixel region is defined by the intersection of the gate lines G[1] to G[4] and the data lines S[1] to S[4], and pixels may be disposed in each pixel region. The pixel may be connected to one gate line and one data line crossing the one gate line.

각 화소는 데이터라인(S[1]~S[4])과 스위치(미도시)를 통해 연결될 수 있고, 스위치(미도시)에 대한 제어는 게이트라인(G[1]~G[4])을 통해 공급되는 게이트구동신호에 의해 이루어질 수 있다.Each pixel may be connected through a data line (S[1] to S[4]) and a switch (not shown), and control of the switch (not shown) is performed by the gate lines (G[1] to G[4]). It can be achieved by a gate drive signal supplied through.

일 실시예가 적용될 수 있는 패널은, 액정표시패널(LCD: liquid crystal display), OLED(organic light emitting diode)패널, POLED(plastic OLED), mini LED, micro LED 패널 등일 수 있다. 일 실시예는 게이트라인, 데이터라인의 매트릭스 형태로 구동되는 패널에 적용될 수 있다.A panel to which an exemplary embodiment can be applied may be a liquid crystal display (LCD), an organic light emitting diode (OLED) panel, a plastic OLED (POLED), a mini LED, a micro LED panel, or the like. An embodiment may be applied to a panel driven in a matrix form of a gate line and a data line.

도 3은 일 실시예에 따른 디스플레이장치의 제1 예시 구성도이고, 도 4는 일 실시예에 따른 디스플레이장치의 제2 예시 구성도이다.3 is a first exemplary configuration diagram of a display device according to an exemplary embodiment, and FIG. 4 is a second exemplary configuration diagram of a display device according to an exemplary embodiment.

도 3을 참조하면, 게이트구동장치(130)는 GOA(gate on array) 또는 GIP(gate in panel)로 구현될 수 있다. 게이트구동장치(130)가 GOA 또는 GIP로 구현되면, 게이트구동장치(130)는 패널(150)과 일체로 형성되어 패널(150)에 포함되고, 패널(150)의 일부가 될 수 있다.Referring to FIG. 3, the gate driving device 130 may be implemented as a gate on array (GOA) or a gate in panel (GIP). When the gate driving device 130 is implemented as GOA or GIP, the gate driving device 130 may be integrally formed with the panel 150 to be included in the panel 150 and be a part of the panel 150.

또는 도 4를 참조하면, 게이트구동장치(130)는 게이트IC(integrated circuit)로 구현될 수 있다. 게이트구동장치(130)가 IC형태로 구현되면, 게이트구동장치(130)는 패널(150) 외부에 배치되어 게이트라인(GL)으로 패널(150)과 연결될 수 있다.Alternatively, referring to FIG. 4, the gate driving device 130 may be implemented as a gate IC (integrated circuit). When the gate driving device 130 is implemented in the form of an IC, the gate driving device 130 may be disposed outside the panel 150 and connected to the panel 150 by a gate line GL.

데이터처리장치(140)는 타이밍컨트롤러(T-Con)로 구현될 수 있고, 데이터구동장치(120)는 소스드라이버IC, 소스리드아웃IC(SRIC: 소스IC + ROIC(readout IC)), TED(T-Con embedded display)IC, TDDI(touch display driving integration)IC 등으로 구현될 수 있다.The data processing device 140 may be implemented as a timing controller (T-Con), and the data driving device 120 may include a source driver IC, a source readout IC (SRIC: source IC + ROIC (readout IC)), and TED ( It may be implemented as a T-Con embedded display) IC, a touch display driving integration (TDDI) IC, or the like.

디스플레이장치(100)는 복수의 게이트라인과 복수의 데이터라인의 교차에 의하여 정의되는 복수의 화소에 영상데이터를 출력할 수 있다. 데이터처리장치(140)는 내부회로로서 디스플레이장치(100)에 포함될 수 있다. The display apparatus 100 may output image data to a plurality of pixels defined by intersections of a plurality of gate lines and a plurality of data lines. The data processing apparatus 140 may be included in the display apparatus 100 as an internal circuit.

데이터처리장치(140)는 데이터라인으로 공급되는 데이터전압의 변동이 최소화되도록 복수의 게이트라인을 구동하기 위한 순서를 결정할 수 있다. The data processing apparatus 140 may determine an order for driving the plurality of gate lines so that fluctuations in the data voltage supplied to the data lines are minimized.

구체적으로 데이터처리장치(140)는 복수의 게이트라인에 대한 복수의 데이터라인의 화소밝기값을 합친 통합값을 산출하고, 상기 통합값을 비교하여 기준게이트라인을 설정하고, 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 상기 순서를 결정할 수 있다. Specifically, the data processing apparatus 140 calculates an integrated value of a sum of pixel brightness values of a plurality of data lines with respect to a plurality of gate lines, compares the integrated values to set a reference gate line, and the integrated value of the reference gate line The order may be determined so that the deviation between the total value of the gate line and the other gate line is minimized.

또한 데이터처리장치(140)는 게이트구동장치(130)로 게이트제어신호(GCS)와 더불어 게이트선택신호(GCS_SEL)를 송신할 수 있다. 게이트라인을 선택하는 순서에 대한 정보는 게이트선택신호(GCS_SEL)에 포함될 수 있으나, 이에 한정되지 않고 게이트제어신호(GCS)에 포함되어 게이트구동장치(130)로 송신될 수 있다. 게이트선택신호(GCS_SEL)는 1개의 신호라인을 통해 송신될 수 있고, 복수의 신호라인을 통해 송신될 수도 있다.In addition, the data processing device 140 may transmit a gate selection signal GCS_SEL together with the gate control signal GCS to the gate driving device 130. Information on the order of selecting a gate line may be included in the gate selection signal GCS_SEL, but is not limited thereto and may be included in the gate control signal GCS and transmitted to the gate driving device 130. The gate selection signal GCS_SEL may be transmitted through one signal line or may be transmitted through a plurality of signal lines.

데이터구동장치(120)는 데이터처리장치(140)가 결정한 순서에 따라 정렬된 영상데이터를 수신하고, 상기 정렬된 영상데이터에 상응하는 데이터전압을 상기 복수의 화소로 출력할 수 있다. The data driving device 120 may receive image data arranged according to an order determined by the data processing device 140 and output a data voltage corresponding to the sorted image data to the plurality of pixels.

또한 데이터구동장치(120)는 바이어스전류를 이용하여 영상데이터에 상응하는 데이터전압을 출력하는 버퍼를 포함할 수 있다. 버퍼는, 상기 데이터전압의 변동에 상응하는 바이어스전류를 이용하여 데이터전압을 출력할 수 있다. 여기서 데이터처리장치(140)는 바이어스전류를 데이터전압의 변동에 상응하게 조절하기 위하여 데이터구동용량제어신호(DCS_CAP)를 데이터구동장치(120)로 송신할 수 있다. 데이터구동장치(120)는 데이터구동용량제어신호(DCS_CAP)를 통해 버퍼로 공급되는 바이어스전류를 변동하는 데이터전압에 상응하도록 변동시킬 수 있다. In addition, the data driving device 120 may include a buffer that outputs a data voltage corresponding to image data by using a bias current. The buffer may output a data voltage by using a bias current corresponding to the fluctuation of the data voltage. Here, the data processing apparatus 140 may transmit a data driving capacity control signal DCS_CAP to the data driving apparatus 120 in order to adjust the bias current according to the fluctuation of the data voltage. The data driving device 120 may change the bias current supplied to the buffer through the data driving capacity control signal DCS_CAP to correspond to the changing data voltage.

한편 디스플레이장치(100)는 레벨시프터(LS, 310)를 더 포함할 수 있다(도 3). 레벨시프터(310)는 서로 다른 전압의 특성-예를 들어 전압의 크기-을 요구하는 복수의 장치에게 각각 알맞은 전압을 생성하여 복수의 장치에게 전달할 수 있다. 레벨시프터(310)는 데이터처리장치(140)로부터 게이트선택신호(GCS_SEL)를 수신하여 그 특성을 변화시켜서 게이트구동장치(130)로 송신할 수 있다. 또한 레벨시프터(310)는 데이터처리장치(140)로부터 게이트제어신호(GCS)를 수신하여 그 특성을 변화시켜서 게이트구동장치(130)로 송신할 수 있다. Meanwhile, the display apparatus 100 may further include level shifters LS and 310 (FIG. 3). The level shifter 310 may generate a voltage suitable for each of a plurality of devices that require different voltage characteristics-for example, a voltage level, and transmit the voltage to the plurality of devices. The level shifter 310 may receive the gate selection signal GCS_SEL from the data processing device 140, change its characteristics, and transmit it to the gate driving device 130. In addition, the level shifter 310 may receive the gate control signal GCS from the data processing device 140, change its characteristics, and transmit it to the gate driving device 130.

도 5는 일 실시예에 따른 데이터처리장치, 게이트구동장치, 데이터구동장치의 구성도이다.5 is a configuration diagram of a data processing device, a gate driving device, and a data driving device according to an exemplary embodiment.

도 5를 참조하면, 데이터처리장치(140)는 데이터처리제어부(141) 및 데이터처리송신부(142)를 포함할 수 있다. Referring to FIG. 5, the data processing apparatus 140 may include a data processing control unit 141 and a data processing transmission unit 142.

데이터처리제어부(141)는 복수의 게이트라인과 복수의 데이터라인의 교차에 의하여 정의되는 복수의 화소에 대하여, 각 데이터라인으로 공급되는 데이터전압의 변동이 최소화되도록 복수의 게이트라인을 구동하기 위한 순서를 결정할 수 있다. 데이터처리제어부(141)는 복수의 게이트라인 구동의 순서를 지시하는 게이트선택신호를 생성할 수 있다. The data processing control unit 141 is a sequence for driving a plurality of gate lines to minimize fluctuations in data voltages supplied to each data line for a plurality of pixels defined by the intersection of a plurality of gate lines and a plurality of data lines. Can be determined. The data processing control unit 141 may generate a gate selection signal indicating an order of driving a plurality of gate lines.

전술한 순서를 결정하기 위하여, 데이터처리제어부(141)는 복수의 게이트라인에 대한 상기 복수의 데이터라인의 화소밝기값을 합친 통합값을 산출할 수 있다. 데이터처리제어부(141)는 각 게이트라인마다 통합값을 비교하여 기준게이트라인을 설정할 수 있다. In order to determine the above-described order, the data processing control unit 141 may calculate an integrated value obtained by adding pixel brightness values of the plurality of data lines with respect to the plurality of gate lines. The data processing control unit 141 may set the reference gate line by comparing the integrated value for each gate line.

여기서 통합값은 일 게이트라인과 교차하는 복수의 데이터라인에 인가되는 데이터전압을 모두 합한 값일 수 있다. 또는 통합값은 일 게이트라인과 복수의 데이터라인이 교차하는 지점에 형성된 화소의 밝기값 또는 계조값(greyscale)을 모두 합한 값일 수 있다. 그리고 기준게이트라인은 복수의 게이트라인 중 첫 번째로 구동되는 게이트라인일 수 있다. 기준게이트라인이 먼저 구동되고, 다른 게이트라인은 기준게이트라인부터 일정한 순서로 선택되어 구동될 수 있다. Here, the integrated value may be a sum of data voltages applied to a plurality of data lines crossing one gate line. Alternatively, the integrated value may be a sum of all of the brightness values or greyscale values of pixels formed at a point where one gate line and a plurality of data lines intersect. In addition, the reference gate line may be a gate line driven first among the plurality of gate lines. The reference gate line may be driven first, and other gate lines may be selected and driven in a certain order from the reference gate line.

그리고 데이터처리제어부(141)는 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 복수의 게이트라인의 구동순서를 결정할 수 있다. In addition, the data processing control unit 141 may determine the driving order of the plurality of gate lines so that a deviation between the integrated value of the reference gate line and the integrated value of other gate lines is minimized.

일 예시로서, 데이터처리제어부(141)는 복수의 게이트라인의 통합값 중 가장 큰 값(최대통합값)을 가지는 게이트라인을 기준게이트라인으로 설정할 수 있다. 그래서 데이터처리제어부(141)는 최대통합값을 기준으로 상기 통합값을 내림차순으로 정렬(arrange) 또는 소팅(sorting)할 수 있다. 즉, 데이터처리제어부(141)는 통합값이 제일 큰 게이트라인부터 제일 작은 게이트라인의 순서로 게이트라인을 정렬 또는 소팅할 수 있다. As an example, the data processing control unit 141 may set a gate line having the largest value (maximum integrated value) among the integrated values of the plurality of gate lines as the reference gate line. Therefore, the data processing control unit 141 may arrange or sort the integrated values in descending order based on the maximum integrated value. That is, the data processing control unit 141 may sort or sort the gate lines in the order from the gate line having the largest integrated value to the smallest gate line.

또는 데이터처리제어부(141)는 최대통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬할 수 있다. 즉, 데이터처리제어부(141)는 통합값의 편차가 제일 큰 게이트라인부터 제일 작은 게이트라인의 순서로 게이트라인을 정렬 또는 소팅할 수 있다. Alternatively, the data processing control unit 141 may sort the deviation of the integrated value of the other gate lines from the maximum integrated value in ascending order. That is, the data processing control unit 141 may sort or sort the gate lines in the order from the gate line having the largest deviation of the integrated value to the smallest gate line.

이렇게 되면 복수의 게이트라인은 배치된 순서로 첫 번째 라인부터 마지막 라인까지 순차로 구동되는 것이 아니라, 특정 순서에 따라 선택되어 구동되게 된다.In this case, the plurality of gate lines are not sequentially driven from the first line to the last line in the order of arrangement, but are selected and driven according to a specific order.

다른 예시로서, 데이터처리제어부(141)는 복수의 게이트라인의 통합값 중 가장 작은 값(최소통합값)을 가지는 게이트라인을 기준게이트라인으로 설정할 수 있다. 그래서 데이터처리제어부(141)는 최소통합값을 기준으로 상기 통합값을 오름차순으로 정렬할 수 있다. 즉, 데이터처리제어부(141)는 통합값이 제일 작은 게이트라인부터 제일 큰 게이트라인의 순서로 게이트라인을 정렬 또는 소팅할 수 있다. As another example, the data processing control unit 141 may set a gate line having the smallest value (minimum integrated value) among the integrated values of the plurality of gate lines as the reference gate line. Therefore, the data processing control unit 141 may sort the integrated values in ascending order based on the minimum integrated value. That is, the data processing control unit 141 may sort or sort the gate lines in the order from the gate line having the smallest integrated value to the largest gate line.

또는 데이터처리제어부(141)는 최소통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬할 수 있다. 즉, 데이터처리제어부(141)는 통합값의 편차가 제일 작은 게이트라인부터 제일 큰 게이트라인의 순서로 게이트라인을 정렬 또는 소팅할 수 있다. Alternatively, the data processing control unit 141 may sort the deviation of the integrated value of the other gate lines from the minimum integrated value in ascending order. That is, the data processing control unit 141 may sort or sort the gate lines in the order from the gate line having the smallest deviation in the integrated value to the largest gate line.

이러한 경우에도, 복수의 게이트라인은 배치된 순서로 첫 번째 라인부터 마지막 라인까지 순차로 구동되는 것이 아니라, 특정 순서에 따라 선택되어 구동되게 된다.Even in this case, the plurality of gate lines are not sequentially driven from the first line to the last line in the order of arrangement, but are selected and driven according to a specific order.

그리고 데이터처리제어부(141)는 기준게이트라인과의 통합값의 편차가 동일 또는 일정 범위 이내이면, 적색화소의 비중이 높은 게이트라인을 먼저 구동하도록 순서를 결정할 수 있다.In addition, the data processing control unit 141 may determine an order to first drive the gate line having a high proportion of red pixels when the deviation of the integrated value with the reference gate line is the same or within a predetermined range.

참고로 일 게이트라인과 복수의 데이터라인이 교차하는 지점에서 배치된 화소에서, 화소의 밝기값, 계조값 또는 데이터전압이 일 게이트라인에서 모두 동일하거나 또는 부분적으로 상이할 수 있다. For reference, in a pixel disposed at a point where one gate line and a plurality of data lines intersect, the brightness value, grayscale value, or data voltage of the pixel may all be the same or partially different in one gate line.

예를 들어 일 게이트라인에 4개의 데이터라인이 교차하는 경우, 4개의 화소밝기값은 (255,255,255,255)로 모두 동일할 수도 있고, (255,63,255,127)로 부분적으로 상이할 수 있다.For example, when four data lines cross one gate line, all four pixel brightness values may be the same as (255, 255, 255, 255), or may be partially different as (255,63,255,127).

데이터처리장치(140)는 게이트라인 구동의 순서에 대한 정보를 게이트제어신호(GCS) 또는 이와 독립적인 게이트선택신호(GCS_SEL)에 포함시킬 수 있다.The data processing apparatus 140 may include information on the order of gate line driving in the gate control signal GCS or an independent gate selection signal GCS_SEL.

데이터처리송신부(142)는 전술한 순서를 지시하는 게이트선택신호(GCS_SEL)를 데이터처리제어부(141)로부터 수신하여 게이트구동장치(130)로 송신할 수 있다.The data processing transmission unit 142 may receive the gate selection signal GCS_SEL indicating the above-described sequence from the data processing control unit 141 and transmit it to the gate driving apparatus 130.

그리고 데이터처리장치(140)의 데이터처리제어부(141)는 복수의 게이트라인을 구동하기 위한 순서에 따라 영상데이터를 정렬하고, 상기 정렬된 영상데이터(IMG’)를 데이터구동장치(120)로 송신할 수 있다. 데이터처리송신부(142)는 데이터처리제어부(141)로부터 상기 정렬된 영상데이터(IMG’)를 수신하여 데이터구동장치(120)의 데이터구동수신부(121)로 송신할 수 있다.Further, the data processing control unit 141 of the data processing device 140 arranges the image data according to the order of driving the plurality of gate lines, and transmits the aligned image data IMG' to the data driving device 120. can do. The data processing and transmission unit 142 may receive the aligned image data IMG' from the data processing control unit 141 and transmit it to the data driving and receiving unit 121 of the data driving device 120.

한편 게이트구동장치(130)는 게이트송신부(131), 게이트제어부(132) 및 게이트수신부(133)를 포함할 수 있다. Meanwhile, the gate driving device 130 may include a gate transmission unit 131, a gate control unit 132, and a gate reception unit 133.

게이트송신부(131)는 복수의 게이트라인으로 게이트구동신호를 송신할 수 있다. 예를 들어 게이트송신부(131)는 게이트제어부(132)로부터 제어명령을 수신하고, 상기 제어명령에 포함된 게이트라인 구동순서에 의거하여 제1 내지 N 게이트라인(GL[1]~GL[N])에 게이트구동신호를 공급할 수 있다. 게이트송신부(131)는 순서에 따라 각 게이트라인에 게이트구동신호를 이시에 공급하는 방식을 이용할 수 있다. 또는 전 게이트라인에 타이밍이 상이한 다수의 파형들로 구성되는 게이트구동신호를 동시에 공급하는 방식을 이용할 수 있다. The gate transmitter 131 may transmit a gate driving signal to a plurality of gate lines. For example, the gate transmission unit 131 receives a control command from the gate control unit 132, and based on the gate line driving sequence included in the control command, the first to N gate lines GL[1] to GL[N] ) Can be supplied with a gate drive signal. The gate transmission unit 131 may use a method of supplying a gate driving signal to each gate line in order at this time. Alternatively, a method of simultaneously supplying gate driving signals composed of a plurality of waveforms having different timings to all gate lines may be used.

게이트제어부(132)는 순서에 따라 복수의 게이트라인을 선택하고 상기 선택된 게이트라인에 게이트구동신호를 공급하도록 게이트송신부(131)를 제어할 수 있다. The gate control unit 132 may control the gate transmission unit 131 to select a plurality of gate lines in order and supply a gate driving signal to the selected gate lines.

게이트제어부(132)는 복수의 게이트라인의 통합값의 비교를 통해 설정된 기준게이트라인을 먼저 선택할 수 있다. 그리고 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소가 되도록 다른 게이트라인을 이어서 선택할 수 있다. 그러면 게이트송신부(131)는 기준게이트라인에 먼저 게이트구동신호를 공급하고, 이어서 다른 게이트라인에 상기 편차가 최소가 되는 순서로 게이트구동신호를 공급할 수 있다.The gate control unit 132 may first select a set reference gate line through comparison of integrated values of a plurality of gate lines. In addition, another gate line may be successively selected so that the deviation between the integrated value of the reference gate line and the integrated value of the other gate lines is minimized. Then, the gate transmission unit 131 may first supply the gate driving signal to the reference gate line, and then supply the gate driving signal to the other gate lines in an order in which the deviation is minimized.

여기서 데이터처리장치(140)가 게이트라인을 구동하는 순서를 결정하여 게이트구동장치(130)에 전달하므로, 게이트구동장치(130)가 게이트라인을 구동하는 순서는 데이터처리장치(140)가 결정하는 순서와 동일할 수 있다. Here, since the data processing apparatus 140 determines the order of driving the gate lines and transfers them to the gate driving apparatus 130, the order in which the gate driving apparatus 130 drives the gate lines is determined by the data processing apparatus 140. It can be the same as the order.

따라서 기준게이트라인은 복수의 게이트라인의 통합값 중 가장 큰 최대통합값을 가지는 게이트라인을 포함할 수 있다. 게이트제어부(132)는 최대통합값 보다 작은 통합값을 가지는 게이트라인을 통합값의 내림차순으로 선택할 수 있다. 게이트제어부(132)는 상기 편차를 가지는 게이트라인을 편차의 오름차순으로 선택할 수 있다. 그리고 기준게이트라인은 상기 복수의 게이트라인의 통합값 중 가장 작은 최소통합값을 가지는 게이트라인을 포함할 수 있다. 게이트제어부(132)는 최소통합값 보다 큰 통합값을 가지는 게이트라인을 통합값의 오름차순으로 선택할 수 있다. 게이트제어부(132)는 상기 편차를 가지는 게이트라인을 편차의 오름차순으로 선택할 수 있다.Accordingly, the reference gate line may include a gate line having the largest integrated value among the integrated values of the plurality of gate lines. The gate control unit 132 may select a gate line having an integrated value smaller than the maximum integrated value in descending order of the integrated value. The gate control unit 132 may select gate lines having the deviation in ascending order of deviation. In addition, the reference gate line may include a gate line having a smallest minimum integrated value among the integrated values of the plurality of gate lines. The gate control unit 132 may select a gate line having an integrated value greater than the minimum integrated value in an ascending order of the integrated value. The gate control unit 132 may select gate lines having the deviation in ascending order of deviation.

한편 데이터구동장치(120)는 데이터구동수신부(121) 및 출력부(122)를 포함할 수 있다. Meanwhile, the data driving device 120 may include a data driving reception unit 121 and an output unit 122.

데이터구동수신부(121)는 데이터처리장치(140)의 데이터처리송신부(142)로부터 정렬된 영상데이터(IMG’)를 수신할 수 있다. The data driving and receiving unit 121 may receive the aligned image data IMG' from the data processing and transmitting unit 142 of the data processing apparatus 140.

출력부(122)는 정렬된 영상데이터(IMG’)에 상응하는 데이터전압을 화소로 출력할 수 있다. 여기서 출력부(122)는 바이어스전류를 이용하여 데이터전압을 출력하는 버퍼(122-1)를 포함할 수 있다. 버퍼(122-1)는 변동하는 데이터전압에 상응하는 바이어스전류를 이용할 수 있는데, 출력부(122)는 변동하는 바이어스전류를 공급하는 바이어스제어부를 더 포함할 수 있다. 바이어스제어부는 데이터구동용량제어신호(DCS_CAP)를 수신하여 정렬된 영상데이터(IMG’)의 데이터전압에 맞게 바이어스전류를 버퍼(122-1)로 출력할 수 있다. 데이터구동용량제어신호(DCS_CAP)는 정렬된 영상데이터(IMG’)에 상응하는 바이어스전류 세기를 제어하는 명령을 포함할 수 있다. The output unit 122 may output a data voltage corresponding to the aligned image data IMG' to a pixel. Here, the output unit 122 may include a buffer 122-1 that outputs a data voltage using a bias current. The buffer 122-1 may use a bias current corresponding to a variable data voltage, and the output unit 122 may further include a bias control unit supplying a variable bias current. The bias control unit may receive the data driving capacity control signal DCS_CAP and output a bias current to the buffer 122-1 in accordance with the data voltage of the aligned image data IMG'. The data driving capacity control signal DCS_CAP may include a command for controlling a bias current intensity corresponding to the aligned image data IMG'.

도 6은 일 실시예에 따른 데이터구동장치의 구성도이다.6 is a configuration diagram of a data driving apparatus according to an embodiment.

도 6을 참조하면, 데이터구동장치(120)는 제1 래치부(610), 제2 래치부(620), DAC(630, digital-to-analogue converter), 버퍼(122-1) 및 바이어스제어부(640)을 포함할 수 있다. Referring to FIG. 6, the data driving device 120 includes a first latch unit 610, a second latch unit 620, a DAC 630, a digital-to-analogue converter, a buffer 122-1, and a bias control unit. (640) may be included.

제1 래치부(610)는 영상데이터를 래치할 수 있다. 제1 래치부(610)는 영상데이터를 일시 저장하다가 제2 래치부(620)로 출력할 수 있다. 제1 래치부(610)는 영상데이터를 일시 저장하다가 시프트 레지스터(도면 미도시)의 클럭에 따라 제2 래치부(620)로 출력할 수 있다. 영상데이터에는 정렬된 영상데이터(IMG')가 포함될 수 있다. The first latch unit 610 may latch image data. The first latch unit 610 may temporarily store image data and then output it to the second latch unit 620. The first latch unit 610 may temporarily store image data and then output it to the second latch unit 620 according to a clock of a shift register (not shown). The image data may include aligned image data IMG'.

제2 래치부(620)는 영상데이터를 래치할 수 있다. 제2 래치부(620)는 영상데이터를 일시 저장하다가 DAC(630)로 출력할 수 있다. 제2 래치부(620)는 영상데이터를 일시 저장하다가 시프트 레지스터(도면 미도시)의 클럭에 따라 DAC(630)로 출력할 수 있다. The second latch unit 620 may latch image data. The second latch unit 620 may temporarily store image data and then output it to the DAC 630. The second latch unit 620 may temporarily store image data and then output it to the DAC 630 according to a clock of a shift register (not shown).

DAC(630)는 제2 래치부(620)로부터 영상데이터를 수신할 수 있다. DAC(630)는 영상데이터를 아날로그적으로 변환하여 아날로그 영상신호를 생성할 수 있다. DAC(630)는 외부에서 입력된 감마기준전압으로부터 생성되는 소정 스텝의 계조전압 중 제2 래치부(620)로부터 송신된 영상데이터에 대응하는 계조전압을 선택하여 버퍼(122-1)로 출력할 수 있다. 상기 아날로그 영상신호는 상기 선택된 계조전압 또는 데이터라인에 공급되는 데이터전압(Vdata)을 의미할 수 있다.The DAC 630 may receive image data from the second latch unit 620. The DAC 630 may generate an analog image signal by converting the image data into analog. The DAC 630 selects a gradation voltage corresponding to the image data transmitted from the second latch unit 620 from among gradation voltages of a predetermined step generated from an externally input gamma reference voltage and outputs it to the buffer 122-1. I can. The analog image signal may mean the selected gradation voltage or a data voltage Vdata supplied to the data line.

버퍼(122-1)는 DAC(630)로부터 데이터전압(Vdata)을 수신할 수 있다. 버퍼(122-1)는 데이터전압(Vdata)을 증폭하여 데이터라인에 공급할 수 있다.The buffer 122-1 may receive the data voltage Vdata from the DAC 630. The buffer 122-1 may amplify the data voltage Vdata and supply it to the data line.

버퍼(122-1)는 바이어스제어부(640)로부터 바이어스전류(bias current)를 수신하여 데이터전압(Vdata)을 출력할 수 있다. 바이어스제어부(640)는 정렬된 영상데이터(IMG')를 반영하여 바이어스전류의 세기를 조정하는 데이터구동용량제어신호(DCS_CAP)를 수신하고, 이에 따라 다른 세기를 가지는 바이어스전류를 버퍼(122-1)로 공급할 수 있다.The buffer 122-1 may receive a bias current from the bias control unit 640 and output a data voltage Vdata. The bias control unit 640 receives the data driving capacity control signal DCS_CAP for adjusting the intensity of the bias current by reflecting the aligned image data IMG', and accordingly, the bias current having a different intensity is buffered 122-1. ) Can be supplied.

도 7은 종래에 게이트라인 구동순서 및 이에 따른 소비전력을 나타내는 일 예시이다.7 is an example of a conventional gate line driving sequence and power consumption accordingly.

도 7을 참조하면, 종래의 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 순차적으로 구동되곤 했다. 따라서 라인간 데이터전압이 변동할 때마다 소비전력이 발생되곤 했다. 본 도면에서 데이터전압은 양(positive)의 전압일 수 있다. Referring to FIG. 7, in a conventional gate line driving sequence, the first line to the last line were sequentially driven. Therefore, power consumption often occurs whenever the data voltage between lines fluctuates. In this drawing, the data voltage may be a positive voltage.

예를 들어 도 7의 상단을 참조하면, 제1 내지 8 게이트라인(G[1]~G[8])과 제1 내지 4 데이터라인(S[1]~S[4])이 교차하는 지점에 32개의 화소가 배치될 수 있다. 각 화소값-예를 들어 데이터전압, 밝기값 또는 계조값-은 (255,255,255,255)와 (0,0,0,0)이 라인마다 반복될 수 있다. 이하에서 설명의 편의를 위하여 화소값은 밝기값인 것으로 한다. 그러면 제1 내지 8 게이트라인(G[1]~G[8])이 순차로 선택되고 구동될 수 있다(도 7의 ORDER), For example, referring to the upper part of FIG. 7, a point where the first to eight gate lines G[1] to G[8] and the first to fourth data lines S[1] to S[4] intersect 32 pixels can be arranged in the. For each pixel value-for example, a data voltage, a brightness value, or a gradation value-(255,255,255,255) and (0,0,0,0) may be repeated for each line. Hereinafter, for convenience of description, the pixel value is assumed to be a brightness value. Then, the first to eight gate lines G[1] to G[8] may be sequentially selected and driven (ORDER in FIG. 7),

한편 소비전력은 각 게이트라인에서 화소값이 달라질 때마다 발생할 수 있다. 도 7의 하단을 참조하면, 일 데이터라인(도 7의 S[N])에 대한 화소값(도 7의 VALUE)이 도시된다. 게이트라인별 화소값의 차이로 인해, 소비전력은 제1 게이트라인(G[1]), 제3 게이트라인(G[3]), 제5 게이트라인(G[5]) 및 제7 게이트라인(G[7])에서 급격히 증가하고, 제2 게이트라인(G[2]), 제4 게이트라인(G[4]), 제6 게이트라인(G[6]) 및 제8 게이트라인(G[8])에서 완만히 증가할 수 있다(도 7의 POWER CONSUMPTION). 화소값이 변하는 지점마다 소비전력이 발생하므로, 전체 소비전력은 각 지점의 소비전력을 합한 정도일 수 있다. Meanwhile, power consumption may be generated whenever the pixel value of each gate line changes. Referring to the bottom of FIG. 7, a pixel value (VALUE of FIG. 7) for one data line (S[N] of FIG. 7) is shown. Due to the difference in pixel values for each gate line, power consumption is the first gate line (G[1]), the third gate line (G[3]), the fifth gate line (G[5]), and the seventh gate line. It rapidly increases from (G[7]), the second gate line (G[2]), the fourth gate line (G[4]), the sixth gate line (G[6]), and the eighth gate line (G [8]), it can increase gradually (POWER CONSUMPTION in Fig. 7). Since power consumption is generated at each point where the pixel value changes, the total power consumption may be a sum of the power consumption at each point.

도 8은 일 실시예에 따른 도 7에 대응하여 게이트라인 구동순서 및 이에 따른 소비전력을 나타내는 일 예시이다.8 is an example of a gate line driving sequence and power consumption according to the gate line driving sequence corresponding to FIG. 7 according to an exemplary embodiment.

도 8을 참조하면, 일 실시예에 따른 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 데이터전압의 변동이 최소화되도록 구동될 수 있다. 이하에서 상기 순서는 데이터처리장치가 결정하나, 이에 한정되지 않고 다른 디스플레이구동장치-호스트, 게이트구동장치 또는 데이터구동장치-도 결정할 수 있다. 본 도면에서 데이터전압은 양(positive)의 전압일 수 있다. Referring to FIG. 8, in the order of driving a gate line according to an exemplary embodiment, a first line to a last line may be driven to minimize a change in a data voltage. Hereinafter, the order is determined by the data processing device, but is not limited thereto, and other display driving devices-host, gate driving device, or data driving device-may also be determined. In this drawing, the data voltage may be a positive voltage.

상기 순서에서 일 게이트라인에 대한 일 데이터라인의 화소밝기값 또는 일 게이트라인에 대한 복수의 데이터라인의 화소밝기값을 합한 통합값이 가장 높은 복수의 게이트라인이 먼저 차례대로 구동되고 상기 통합값이 차순위로 높은 복수의 게이트라인이 이어서 구동될 수 있다.In the above order, the plurality of gate lines having the highest total pixel brightness value of one data line for one gate line or the sum of pixel brightness values of a plurality of data lines for one gate line are first driven in sequence, and the integrated value is A plurality of gate lines with the next highest order may be subsequently driven.

예를 들어 도 8의 상단을 참조하면, 제1 내지 8 게이트라인(G[1]~G[8])과 제1 내지 4 데이터라인(S[1]~S[4])이 교차하는 지점에 32개의 화소가 배치될 수 있다. 각 화소값-예를 들어 데이터전압, 밝기값 또는 계조값-은 (255,255,255,255)와 (0,0,0,0)이 라인마다 반복될 수 있다. 그러면 제1 내지 8 게이트라인(G[1]~G[8]) 중 제1, 3, 5, 7 게이트라인(G[1], G[3], G[5], G[7])이 먼저 선택되어 연속적으로 구동되고, 제2, 4, 6, 8 게이트라인(G[2], G[4], G[6], G[8])이 이어서 선택되어 연속적으로 구동될 수 있다(도 8의 ORDER).For example, referring to the upper part of FIG. 8, a point where the first to eight gate lines G[1] to G[8] and the first to fourth data lines S[1] to S[4] intersect 32 pixels can be arranged in the. For each pixel value-for example, a data voltage, a brightness value, or a gradation value-(255,255,255,255) and (0,0,0,0) may be repeated for each line. Then, the first, third, fifth, and seventh gate lines (G[1], G[3], G[5], G[7]) of the first to eight gate lines (G[1] to G[8]) Is first selected and driven continuously, and the second, fourth, sixth, and eighth gate lines (G[2], G[4], G[6], G[8]) are then selected and driven continuously. (ORDER in Fig. 8).

한편 소비전력은 몇몇 지점에서 화소값이 달라질 때 발생할 수 있다. 도 8의 하단을 참조하면, 일 데이터라인(도 8의 S[N])에 대한 화소값(도 8의 VALUE)이 도시된다. 게이트라인별 화소값의 차이로 인해, 소비전력은 제1 게이트라인(G[1])에서 일부 발생하고, 제2 게이트라인(G[2])에서 일부 발생할 수 있다(도 8의 POWER CONSUMPTION). 화소값이 변하는 지점마다 소비전력이 발생하나, 그 지점이 도 7에 비하여 상대적으로 적으므로 그 소비전력은 작을 수 있다. 왜냐하면 화소값의 변동이 가능하면 줄일 수 있도록 게이트라인이 구동되기 때문이다. 따라서 전체 소비전력은 각 지점의 소비전력을 합한 정도이므로, 도 7에 비하여 상대적으로 적을 수 있다.Meanwhile, power consumption may occur when the pixel value varies at several points. Referring to the lower part of FIG. 8, a pixel value (VALUE of FIG. 8) for one data line (S[N] of FIG. 8) is shown. Due to the difference in pixel values for each gate line, power consumption may be partially generated in the first gate line G[1] and may be partially generated in the second gate line G[2] (POWER CONSUMPTION in FIG. 8). . Power consumption is generated at each point where the pixel value is changed, but since the point is relatively small compared to FIG. 7, the power consumption may be small. This is because the gate line is driven so that the variation of the pixel value can be reduced if possible. Accordingly, since the total power consumption is about the sum of the power consumption at each point, it may be relatively small compared to FIG. 7.

도 9는 종래에 게이트라인 구동순서 및 이에 따른 소비전력을 나타내는 다른 예시이다.9 is another example showing a conventional gate line driving sequence and power consumption accordingly.

도 9을 참조하면, 종래의 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 순차적으로 구동되곤 했다. 따라서 라인간 데이터전압이 변동할 때마다 소비전력이 발생되곤 했다. 도 7 및 8과 달리, 본 도면에서 데이터전압은 음(negative)의 전압일 수 있다. Referring to FIG. 9, in a conventional gate line driving sequence, the first line to the last line are sequentially driven. Therefore, power consumption often occurs whenever the data voltage between lines fluctuates. Unlike FIGS. 7 and 8, in this drawing, the data voltage may be a negative voltage.

예를 들어 도 9의 상단을 참조하면, 제1 내지 8 게이트라인(G[1]~G[8])이 순차로 선택되고 구동될 수 있다(도 9의 ORDER).For example, referring to the upper part of FIG. 9, first to eight gate lines G[1] to G[8] may be sequentially selected and driven (ORDER in FIG. 9).

한편 소비전력은 각 게이트라인에서 화소값이 달라질 때마다 발생할 수 있다. 도 9의 하단을 참조하면, 일 데이터라인(도 9의 S[N])에 대한 화소값(도 9의 VALUE)이 도시된다. 게이트라인별 화소값의 차이로 인해, 소비전력은 제1 게이트라인(G[1]), 제3 게이트라인(G[3]), 제5 게이트라인(G[5]) 및 제7 게이트라인(G[7])에서 급격히 증가하고, 제2 게이트라인(G[2]), 제4 게이트라인(G[4]), 제6 게이트라인(G[6]) 및 제8 게이트라인(G[8])에서 완만히 증가할 수 있다(도 9의 POWER CONSUMPTION). 화소값이 변하는 지점마다 소비전력이 발생하므로, 전체 소비전력은 각 지점의 소비전력을 합한 정도일 수 있다. Meanwhile, power consumption may be generated whenever the pixel value of each gate line changes. Referring to the lower part of FIG. 9, a pixel value (VALUE of FIG. 9) for one data line (S[N] of FIG. 9) is shown. Due to the difference in pixel values for each gate line, power consumption is the first gate line (G[1]), the third gate line (G[3]), the fifth gate line (G[5]), and the seventh gate line. It rapidly increases from (G[7]), the second gate line (G[2]), the fourth gate line (G[4]), the sixth gate line (G[6]), and the eighth gate line (G [8]), it can increase gradually (POWER CONSUMPTION in Fig. 9). Since power consumption is generated at each point where the pixel value changes, the total power consumption may be a sum of the power consumption at each point.

도 10은 일 실시예에 따른 도 9에 대응하여 게이트라인 구동순서 및 이에 따른 소비전력을 나타내는 다른 예시이다.10 is another example showing a gate line driving sequence and power consumption according to the gate line driving sequence corresponding to FIG. 9 according to an exemplary embodiment.

도 10을 참조하면, 일 실시예에 따른 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 데이터전압의 변동이 최소화되도록 구동될 수 있다. 상기 순서는 데이터처리장치가 결정하나, 이에 한정되지 않고 다른 디스플레이구동장치-호스트, 게이트구동장치 또는 데이터구동장치-도 결정할 수 있다. 도 7 및 8과 달리, 본 도면에서 데이터전압은 음(negative)의 전압일 수 있다. Referring to FIG. 10, in the order of driving a gate line according to an embodiment, a first line to a last line may be driven to minimize a change in a data voltage. The order is determined by the data processing device, but is not limited thereto, and other display driving devices-host, gate driving device, or data driving device-may also be determined. Unlike FIGS. 7 and 8, in this drawing, the data voltage may be a negative voltage.

상기 순서에서 일 게이트라인에 대한 일 데이터라인의 화소값 또는 일 게이트라인에 대한 복수의 데이터라인의 화소값을 합한 통합값이 가장 높은 복수의 게이트라인이 먼저 차례대로 구동되고 상기 통합값이 차순위로 높은 복수의 게이트라인이 이어서 구동될 수 있다. In the above order, a plurality of gate lines having the highest integrated value of a pixel value of one data line for one gate line or a sum of pixel values of a plurality of data lines for one gate line are first driven in sequence, and the integrated value is in the next order. A plurality of high gate lines can then be driven.

예를 들어 도 10의 상단을 참조하면, 제1 내지 8 게이트라인(G[1]~G[8]) 중 제1, 3, 5, 7 게이트라인(G[1], G[3], G[5], G[7])이 먼저 선택되어 연속적으로 구동되고, 제2, 4, 6, 8 게이트라인(G[2], G[4], G[6], G[8])이 이어서 선택되어 연속적으로 구동될 수 있다.(도 10의 ORDER). For example, referring to the upper part of FIG. 10, among the first to eight gate lines G[1] to G[8], the first, third, fifth, and seventh gate lines G[1], G[3], G[5], G[7]) are first selected and driven continuously, and the 2nd, 4th, 6th and 8th gate lines (G[2], G[4], G[6], G[8]) This can then be selected and driven continuously (ORDER in Fig. 10).

한편 소비전력은 몇몇 지점에서 화소값이 달라질 때 발생할 수 있다. 도 10의 하단을 참조하면, 일 데이터라인(도 10의 S[N])에 대한 화소값(도 10의 VALUE)이 도시된다. 게이트라인별 화소값의 차이로 인해, 소비전력은 제1 게이트라인(G[1])에서 일부 발생하고, 제2 게이트라인(G[2])에서 일부 발생할 수 있다(도 10의 POWER CONSUMPTION). 화소값이 변하는 지점마다 소비전력이 발생하나, 그 지점이 도 9에 비하여 상대적으로 적으므로 그 소비전력은 작을 수 있다. 왜냐하면 화소값의 변동이 가능하면 줄일 수 있도록 게이트라인이 구동되기 때문이다. 따라서 전체 소비전력은 각 지점의 소비전력을 합한 정도이므로, 도 9에 비하여 상대적으로 적을 수 있다.Meanwhile, power consumption may occur when the pixel value varies at several points. Referring to the lower part of FIG. 10, a pixel value (VALUE of FIG. 10) for one data line (S[N] of FIG. 10) is shown. Due to the difference in pixel values for each gate line, power consumption may be partially generated in the first gate line G[1] and may be partially generated in the second gate line G[2] (POWER CONSUMPTION in FIG. 10). . Power consumption is generated at each point where the pixel value changes, but since the point is relatively small compared to FIG. 9, the power consumption may be small. This is because the gate line is driven so that the variation of the pixel value can be reduced if possible. Therefore, since the total power consumption is about the sum of the power consumption of each point, it may be relatively small compared to FIG. 9.

도 11은 종래에 게이트라인 구동순서 및 전하공유 방식의 소비전력을 나타내는 또 다른 예시이다.11 is another example of a conventional gate line driving sequence and power consumption of a charge sharing method.

도 11을 참조하면, 종래의 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 순차적으로 구동되곤 했다. 따라서 라인간 데이터전압이 변동할 때마다 소비전력이 발생되곤 했다. 이하에서는 설명의 편의를 위하여 데이터전압은 양(positive)의 전압으로 이해될 수 있다. Referring to FIG. 11, in a conventional gate line driving sequence, the first line to the last line were sequentially driven. Therefore, power consumption often occurs whenever the data voltage between lines fluctuates. Hereinafter, for convenience of description, the data voltage may be understood as a positive voltage.

예를 들어 도 11의 상단을 참조하면, 제1 내지 6 게이트라인(G[1]~G[6])과 제1 내지 4 데이터라인(S[1]~S[4])이 교차하는 지점에 24개의 화소가 배치될 수 있다. 각 화소값-예를 들어 데이터전압, 밝기값 또는 계조값-은 각 게이트라인별로 (0,0,0,0), (32,32,32,32), (127,127,127,127), (0,0,0,0), (63,63,63,63), (255,255,255,255)이 될 수 있다. 본 예시에서 화소값은 일 게이트라인에서는 모두 동일하나, 게이트라인 사이에서는 상이할 수 있다. 이하에서는 설명의 편의를 위하여 화소값은 밝기값인 것으로 한다. 그러면 제1 내지 6 게이트라인(G[1]~G[6])이 순차로 선택되고 구동될 수 있다.(도 11의 ORDER), For example, referring to the upper part of FIG. 11, a point where the first to sixth gate lines G[1] to G[6] and the first to fourth data lines S[1] to S[4] intersect 24 pixels can be arranged in the. Each pixel value-e.g., data voltage, brightness value, or grayscale value-is (0,0,0,0), (32,32,32,32), (127,127,127,127), (0,0, It can be 0,0), (63,63,63,63), (255,255,255,255). In this example, the pixel values are all the same in one gate line, but may be different between the gate lines. Hereinafter, for convenience of description, the pixel value is assumed to be a brightness value. Then, the first to sixth gate lines G[1] to G[6] may be sequentially selected and driven. (ORDER in FIG. 11),

한편 소비전력은 각 게이트라인에서 화소값이 달라질 때마다 발생할 수 있다. 도 11의 하단을 참조하면, 일 데이터라인(도 11의 S[N])에 대한 화소값(도 11의 VALUE)이 도시된다. 데이터라인별 화소값의 차이로 인해, 데이터전압은 제1 내지 3 게이트라인(G[1]~G[3])을 거치면서 크게 변동하고, 제4 내지 6 게이트라인(G[4]~G[6])을 거치면서 다시 크게 변동할 수 있다. 소비전력 역시 제1 내지 3 게이트라인(G[1]~G[3])과 제4 내지 6 게이트라인(G[4]~G[6])에서 데이터전압과 동일한 변동을 보여줄 수 있다(도 11의 POWER CONSUMPTION). 화소밝기값이 변하는 지점마다 소비전력이 발생하므로, 전체 소비전력은 각 지점의 소비전력을 합한 정도일 수 있다. Meanwhile, power consumption may be generated whenever the pixel value of each gate line changes. Referring to the bottom of FIG. 11, a pixel value (VALUE of FIG. 11) for one data line (S[N] of FIG. 11) is shown. Due to the difference in pixel values for each data line, the data voltage varies greatly while passing through the first to third gate lines G[1] to G[3], and the fourth to sixth gate lines G[4] to G After going through [6]), it can change greatly again. Power consumption may also show the same variation as the data voltage in the first to third gate lines G[1] to G[3] and the fourth to sixth gate lines G[4] to G[6] (Fig. 11 POWER CONSUMPTION). Since power consumption is generated at each point where the pixel brightness value changes, the total power consumption may be a sum of the power consumption at each point.

참고로 본 예시에서는, 데이터구동장치가 전하공유(charge sharing)를 통해 데이터전압을 인가할 수 있다. 데이터구동장치가 전하공유를 이용하면, 소비전력의 변동이 플로팅을 이용하는 경우보다 상대적으로 클 수 있다.For reference, in this example, the data driving device may apply a data voltage through charge sharing. When the data driving device uses charge sharing, the fluctuation of power consumption may be relatively larger than that of using a floating device.

도 12는 종래에 게이트라인 구동순서 및 플로팅 방식의 소비전력을 나타내는 또 다른 예시이다.12 is another example showing a conventional gate line driving sequence and power consumption of a floating method.

도 12를 참조하면, 데이터구동장치가 플로팅(floating)을 통해 데이터전압을 인가할 때, 데이터라인별 데이터전압과 이에 따른 소비전력의 양상이 도시된다. Referring to FIG. 12, when a data driving device applies a data voltage through floating, a data voltage for each data line and an aspect of power consumption accordingly are shown.

도 11과 마찬가지로 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 순차적으로 구동되며, 데이터전압이 전하공유 방식이 아닌 플로팅 방식으로 인가되는 것에서 상이점이 있을 수 있다.As in FIG. 11, in the order of driving the gate lines, the first line to the last line are sequentially driven, and there may be a difference in that the data voltage is applied in a floating method rather than a charge sharing method.

데이터구동장치가 플로팅을 이용하면, 소비전력의 변동이 전하공유를 이용하는 경우보다 상대적으로 작을 수 있다(도 12의 POWER CONSUMPTION).When the data driving device uses floating, the fluctuation of power consumption may be relatively smaller than that of the case of using charge sharing (POWER CONSUMPTION in FIG. 12).

도 13은 일 실시예에 따른 도 11 및 12에 대응하여 게이트라인 구동순서를 나타내는 또 다른 예시이다.13 is another example illustrating a gate line driving sequence corresponding to FIGS. 11 and 12 according to an exemplary embodiment.

도 13을 참조하면, 일 실시예에 따른 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 데이터전압의 변동이 최소화되도록 구동될 수 있다. Referring to FIG. 13, in the order of driving a gate line according to an embodiment, a first line to a last line may be driven to minimize a change in a data voltage.

상기 순서에서 데이터처리장치는 복수의 게이트라인에 대한 상기 복수의 데이터라인의 화소값을 합친 통합값을 산출하고, 상기 통합값을 비교하여 기준게이트라인을 설정하고, 상기 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 상기 순서를 결정할 수 있다. In the above procedure, the data processing apparatus calculates an integrated value of the sum of pixel values of the plurality of data lines with respect to the plurality of gate lines, sets a reference gate line by comparing the integrated values, and sets the integrated value of the reference gate line and The order may be determined so that the deviation between the integrated values of different gate lines is minimized.

게이트구동장치는 상기 통합값의 비교를 통해 설정된 기준게이트라인을 먼저 선택하여 구동하고, 상기 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 다른 게이트라인을 이어서 선택하여 구동할 수 있다.The gate driving device first selects and drives a reference gate line set through comparison of the integrated values, and then selects and drives another gate line so that the difference between the integrated value of the reference gate line and the integrated value of other gate lines is minimized. can do.

데이터처리장치는 복수의 게이트라인의 통합값을 산출할 수 있다. 예를 들어 제1 내지 6 게이트라인(G[1]~G[6])과 제1 내지 4 데이터라인(S[1]~S[4])이 교차하는 지점에 24개의 화소가 배치될 수 있다. 각 화소값-예를 들어 데이터전압, 밝기값 또는 계조값-은 각 게이트라인별로 (0,0,0,0), (32,32,32,32), (127,127,127,127), (0,0,0,0), (63,63,63,63), (255,255,255,255)이 될 수 있다(도 13의 [STEP 1]). 본 예시에서 화소값은 일 게이트라인에서는 모두 동일하나, 게이트라인 사이에서는 상이할 수 있다. 데이터처리장치는 제1 내지 6 게이트라인(G[1]~G[6])의 통합값으로서 (0,128,508,0,252,1020)을 산출할 수 있다(도 13의 SUM(LINE)). The data processing apparatus may calculate an integrated value of a plurality of gate lines. For example, 24 pixels may be disposed at the intersection of the first to sixth gate lines G[1] to G[6] and the first to fourth data lines S[1] to S[4]. have. Each pixel value-e.g., data voltage, brightness value, or grayscale value-is (0,0,0,0), (32,32,32,32), (127,127,127,127), (0,0, It can be 0,0), (63,63,63,63), (255,255,255,255) ([STEP 1] in FIG. 13). In this example, the pixel values are all the same in one gate line, but may be different between the gate lines. The data processing apparatus can calculate (0,128,508,0,252,1020) as the integrated value of the first to sixth gate lines (G[1] to G[6]) (SUM(LINE) in Fig. 13).

데이터처리장치는 복수의 게이트라인의 통합값 중 가장 큰 최대통합값을 가지는 게이트라인을 기준게이트라인으로 설정할 수 있다. 기준게이트라인은 가장 먼저 선택되는 게이트라인으로 이해되거나 차후 선택되는 게이트라인을 구동하기 위한 기준점으로 이해될 수 있다. 예를 들어 데이터처리장치는 1020의 통합값을 가지는 제6 게이트라인(G[6])을 기준게이트라인으로 설정할 수 있다(도 13의 [STEP 2] 및 REF/MAX). The data processing apparatus may set the gate line having the largest integrated value among the integrated values of the plurality of gate lines as the reference gate line. The reference gate line may be understood as a gate line selected first or a reference point for driving a gate line selected later. For example, the data processing apparatus may set the sixth gate line G[6] having an integrated value of 1020 as the reference gate line ([STEP 2] and REF/MAX in FIG. 13).

데이터처리장치는 최대통합값을 기준으로 상기 통합값을 내림차순으로 정렬하여 복수의 게이트라인의 구동 순서를 결정할 수 있다. 예를 들어 데이터처리장치는 제1 내지 6 게이트라인(G[1]~G[6])에 대응하는 (0,128,508,0,252,1020)의 통합값을 1020 보다 작은 순서로 배열하고, 이 순서에 따라 게이트라인의 구동 순서를 결정할 수 있다(도 13의 [STEP 3]). 통합값이 내림차순으로 정렬되면 1020→508→252→128→0→0이 되므로, 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 5→4→2→6→3→1이 될 수 있다. 그러면 게이트구동장치는 제6 게이트라인(G[6]), 제3 게이트라인(G[3]), 제5 게이트라인(G[5]), 제2 게이트라인(G[2]), 제1 게이트라인(G[1]) 및 제4 게이트라인(G[4])을 차례대로 선택 및 구동할 수 있다. 그리고 데이터구동장치는 (255,255,255,255), (127,127,127,127), (63,63,63,63), (32,32,32,32), (0,0,0,0), (0,0,0,0)의 화소값에 해당하는 데이터전압을 각 게이트라인별로 인가할 수 있다. The data processing apparatus may determine the driving order of the plurality of gate lines by arranging the integrated values in descending order based on the maximum integrated value. For example, the data processing apparatus arranges the integrated values of (0,128,508,0,252,1020) corresponding to the first to sixth gate lines (G[1] to G[6]) in an order less than 1020, and according to this order The driving order of the gate lines may be determined ([STEP 3] in FIG. 13). If the integrated values are sorted in descending order, it becomes 1020→508→252→128→0→0, so the driving order of the 1st to 6th gate lines (G[1]~G[6]) is 5→4→2→6→ It can be 3→1. Then, the gate driving device is the sixth gate line (G[6]), the third gate line (G[3]), the fifth gate line (G[5]), the second gate line (G[2]), and The first gate line G[1] and the fourth gate line G[4] may be sequentially selected and driven. And the data driving device is (255,255,255,255), (127,127,127,127), (63,63,63,63), (32,32,32,32), (0,0,0,0), (0,0,0, A data voltage corresponding to the pixel value of 0) can be applied for each gate line.

도 14는 일 실시예에 따른 도 13에 대한 소비전력을 나타내는 또 다른 예시이다.14 is another example showing power consumption of FIG. 13 according to an embodiment.

도 14를 참조하면, 소비전력은 기준게이트라인에 대한 데이터전압이 인가되는 지점에서 발생할 수 있다. Referring to FIG. 14, power consumption may be generated at a point where a data voltage for a reference gate line is applied.

예를 들어 데이터처리장치가 최대통합값을 기준으로 통합값을 내림차순으로 정렬하여 게이트라인의 구동 순서를 결정하기 때문에, 소비전력은 제6 게이트라인(G[6])에서 대부분 발생할 수 있다(도 14의 POWER CONSUMPTION). 소비전력이 기준게이트라인에 대한 데이터전압을 인가할 때 주로 발생하므로, 게이트라인을 순차로 구동할 때보다 소비전력이 작아질 수 있다. For example, since the data processing apparatus determines the driving order of the gate lines by arranging the integrated values in descending order based on the maximum integrated value, power consumption can mostly occur in the sixth gate line G[6] (Fig. 14 POWER CONSUMPTION). Since power consumption is mainly generated when a data voltage is applied to the reference gate line, power consumption may be lower than when the gate lines are sequentially driven.

그리고 게이트라인은 최대통합값을 기준으로 내림차순으로 선택되기 때문에, 데이터전압은 최초 선택되는 게이트라인부터 최후 선택되는 게이트라인에 이르기까지 순차적으로 낮아질 수 있다. 예를 들어 본 도면에서 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 5→4→2→6→3→1이 되므로, 임의의 데이터라인(S[N])의 화소값은 255→127→63→32→0→0이 되며 데이터전압의 양상도 이에 대응할 수 있다. In addition, since the gate lines are selected in descending order based on the maximum integration value, the data voltage may be sequentially lowered from the first selected gate line to the last selected gate line. For example, in this drawing, since the driving order of the first to sixth gate lines G[1] to G[6] is 5→4→2→6→3→1, an arbitrary data line (S[N] The pixel value of) becomes 255→127→63→32→0→0, and the aspect of the data voltage can also correspond to this.

동시에 데이터구동장치가 데이터전압의 출력에 이용하는 바이어스전류는 소비전력의 양상을 따를 수 있다. 예를 들어 기준게이트라인의 화소값의 변동이 가장 크므로, 바이어스전류는 기준게이트라인의 데이터전압을 인가할 때 가장 많이 필요할 수 있다(도 14의 HIGH). 반면에 다른 게이트라인에 대한 데이터전압이 인가될 때는, 소비전력이 거의 발생하지 않는 만큼 바이어스전류도 필요하지 않을 수 있다(도 14의 MIDDLE).At the same time, the bias current used by the data driving device to output the data voltage can follow the aspect of power consumption. For example, since the pixel value of the reference gate line has the greatest variation, the bias current may be most needed when applying the data voltage of the reference gate line (high in FIG. 14). On the other hand, when a data voltage to another gate line is applied, a bias current may not be required as little power consumption occurs (MIDDLE of FIG. 14).

도 15는 일 실시예에 따른 도 11 및 12에 대응하여 게이트라인 구동순서를 나타내는 또 다른 예시이다.15 is another example illustrating a gate line driving order corresponding to FIGS. 11 and 12 according to an exemplary embodiment.

도 15를 참조하면, 일 실시예에 따른 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 데이터전압의 변동이 최소화되도록 구동될 수 있다. 이를 위하여 데이터처리장치는 최소통합값의 게이트라인을 기준으로 하여 통합값의 오름차순으로 게이트라인을 정렬할 수 있다. Referring to FIG. 15, in a sequence for driving a gate line according to an embodiment, a first line to a last line may be driven to minimize a change in a data voltage. To this end, the data processing apparatus may arrange the gate lines in ascending order of the integrated values based on the gate line of the minimum integrated value.

데이터처리장치는 복수의 게이트라인의 통합값을 산출할 수 있다. 예를 들어 도 13의 예시에서 데이터처리장치는 제1 내지 6 게이트라인(G[1]~G[6])의 통합값으로서 (0,128,508,0,252,1020)을 산출할 수 있다.(도 15의 [STEP 1] 및 SUM(LINE)), The data processing apparatus may calculate an integrated value of a plurality of gate lines. For example, in the example of FIG. 13, the data processing apparatus may calculate (0,128,508,0,252,1020) as the integrated value of the first to sixth gate lines G[1] to G[6]. [STEP 1] and SUM(LINE)),

데이터처리장치는 복수의 게이트라인의 통합값 중 가장 큰 최소통합값을 가지는 게이트라인을 기준게이트라인으로 설정할 수 있다. 예를 들어 데이터처리장치는 0의 통합값을 가지는 제1 게이트라인(G[1])을 기준게이트라인으로 설정할 수 있다(도 15의 [STEP 2] 및 REF/MIN). The data processing apparatus may set the gate line having the largest minimum integrated value among the integrated values of the plurality of gate lines as the reference gate line. For example, the data processing apparatus may set the first gate line G[1] having an integrated value of 0 as the reference gate line ([STEP 2] and REF/MIN in FIG. 15).

여기서 통합값을 동일하게 가지는 2이상의 게이트라인이 존재하는 경우, 데이터처리장치는 이 중 하나를 기준게이트라인으로 설정할 수 있다.Here, when two or more gate lines having the same integrated value exist, the data processing apparatus may set one of them as the reference gate line.

데이터처리장치는 최소통합값을 기준으로 상기 통합값을 오름차순으로 정렬하여 복수의 게이트라인의 구동 순서를 결정할 수 있다. 예를 들어 데이터처리장치는 제1 내지 6 게이트라인(G[1]~G[6])에 대응하는 (0,128,508,0,252,1020)의 통합값을 0 보다 큰 순서로 배열하고, 이 순서에 따라 게이트라인의 구동 순서를 결정할 수 있다(도 15의 [STEP 3]). 통합값이 오름차순으로 정렬되면 0→0→128→252→508→1020이 되므로, 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 1→3→5→2→4→6이 될 수 있다. 그러면 게이트구동장치는 제1 게이트라인(G[1]), 제4 게이트라인(G[4]), 제2 게이트라인(G[2]), 제5 게이트라인(G[5]), 제3 게이트라인(G[3]) 및 제6 게이트라인(G[6])을 차례대로 선택 및 구동할 수 있다. 그리고 데이터구동장치는 (0,0,0,0), (0,0,0,0), (32,32,32,32), (63,63,63,63), (127,127,127,127), (255,255,255,255)의 화소밝기값에 해당하는 데이터전압을 각 게이트라인별로 인가할 수 있다. The data processing apparatus may determine the driving order of the plurality of gate lines by arranging the integrated values in ascending order based on the minimum integrated value. For example, the data processing apparatus arranges the integrated values of (0,128,508,0,252,1020) corresponding to the first to sixth gate lines (G[1] to G[6]) in an order greater than 0, and according to this order. The driving order of the gate lines can be determined ([STEP 3] in FIG. 15). If the integrated values are sorted in ascending order, it becomes 0→0→128→252→508→1020, so the driving order of the first to sixth gate lines (G[1] to G[6]) is 1→3→5→2→ It can be 4 → 6. Then, the gate driving device is configured with a first gate line (G[1]), a fourth gate line (G[4]), a second gate line (G[2]), a fifth gate line (G[5]), and The 3 gate line G[3] and the sixth gate line G[6] may be sequentially selected and driven. And the data driving device is (0,0,0,0), (0,0,0,0), (32,32,32,32), (63,63,63,63), (127,127,127,127), ( A data voltage corresponding to the pixel brightness value of 255, 255, 255, 255) can be applied for each gate line.

도 16은 일 실시예에 따른 도 15에 대한 소비전력을 나타내는 또 다른 예시이다.16 is another example showing the power consumption of FIG. 15 according to an embodiment.

도 16을 참조하면, 소비전력은 기준게이트라인에 대한 데이터전압이 인가되는 지점마다 발생할 수 있다. Referring to FIG. 16, power consumption may occur at each point where a data voltage for a reference gate line is applied.

예를 들어 데이터처리장치가 최소통합값을 기준으로 통합값을 오름차순으로 정렬하여 게이트라인의 구동 순서를 결정하기 때문에, 소비전력은 제1 내지 6 게이트라인(G[1]~G[6])에서 연속적으로 발생할 수 있다(도 16의 POWER CONSUMPTION). 게이트라인을 정렬한 순서로 데이터전압이 인가되면서 소비전력이 부분적으로 발생하므로, 게이트라인을 순차로 구동할 때보다 소비전력이 작아질 수 있다. For example, since the data processing apparatus determines the driving order of the gate lines by arranging the integrated values in ascending order based on the minimum integrated value, power consumption is the first to sixth gate lines (G[1] to G[6]). It can occur continuously (POWER CONSUMPTION in Fig. 16) Since power consumption is partially generated as data voltages are applied in the order in which the gate lines are arranged, power consumption may be lower than when the gate lines are sequentially driven.

그리고 게이트라인은 최소통합값을 기준으로 오름차순으로 선택되기 때문에, 데이터전압은 최초 선택되는 게이트라인부터 최후 선택되는 게이트라인에 이르기까지 순차적으로 높아질 수 있다. 예를 들어 본 도면에서 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 1→3→5→2→4→6이 되므로, 제1 데이터라인(S[1])의 화소값은 0→0→32→63→127→255가 되며 데이터전압의 양상도 이에 대응할 수 있다. In addition, since the gate lines are selected in ascending order based on the minimum integration value, the data voltage can be increased sequentially from the first selected gate line to the last selected gate line. For example, in this drawing, the driving order of the first to sixth gate lines G[1] to G[6] is 1→3→5→2→4→6, so the first data line S[1] The pixel value of) is 0→0→32→63→127→255, and the aspect of the data voltage can also correspond to this.

동시에 데이터구동장치가 데이터전압의 출력에 이용하는 바이어스전류는 소비전력의 양상을 따를 수 있다. 예를 들어 화소값이 선택된 게이트라인별로 점진적으로 상승하므로, 게이트라인이 바뀔 때마다 오직 일정량의 바이어스전류만이 필요할 수 있다(도 16의 MIDDLE). At the same time, the bias current used by the data driving device to output the data voltage can follow the aspect of power consumption. For example, since the pixel value gradually increases for each selected gate line, only a certain amount of bias current may be required whenever the gate line is changed (MIDDLE of FIG. 16).

도 17은 일 실시예에 따른 도 11 및 12에 대응하여 게이트라인 구동순서를 나타내는 또 다른 예시이다.FIG. 17 is another example of a gate line driving sequence corresponding to FIGS. 11 and 12 according to an exemplary embodiment.

도 17을 참조하면, 일 실시예에 따른 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 데이터전압의 변동이 최소화되도록 구동될 수 있다. Referring to FIG. 17, in the order of driving a gate line according to an embodiment, a first line to a last line may be driven to minimize a change in a data voltage.

상기 순서에서 데이터처리장치는 복수의 게이트라인에 대한 상기 복수의 데이터라인의 화소값을 합친 통합값을 산출하고, 상기 통합값을 비교하여 기준게이트라인을 설정하고, 상기 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 상기 순서를 결정할 수 있다. In the above procedure, the data processing apparatus calculates an integrated value of the sum of pixel values of the plurality of data lines with respect to the plurality of gate lines, sets a reference gate line by comparing the integrated values, and sets the integrated value of the reference gate line and The order may be determined so that the deviation between the integrated values of different gate lines is minimized.

게이트구동장치는 상기 통합값의 비교를 통해 설정된 기준게이트라인을 먼저 선택하여 구동하고, 상기 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 다른 게이트라인을 이어서 선택하여 구동할 수 있다.The gate driving device first selects and drives a reference gate line set through comparison of the integrated values, and then selects and drives another gate line so that the difference between the integrated value of the reference gate line and the integrated value of other gate lines is minimized. can do.

다만 본 예시에서 데이터처리장치는 기준게이트라인의 통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 상기 순서를 결정할 수 있다. However, in this example, the data processing apparatus may determine the order by arranging the deviation of the integrated value of the other gate line with the integrated value of the reference gate line in ascending order.

데이터처리장치는 복수의 게이트라인의 통합값을 산출할 수 있다. 예를 들어 제1 내지 6 게이트라인(G[1]~G[6])과 제1 내지 4 데이터라인(S[1]~S[4])이 교차하는 지점에 24개의 화소가 배치될 수 있다. 각 화소값-예를 들어 데이터전압, 밝기값 또는 계조값-은 각 게이트라인별로 (0,0,0,0), (32,32,32,32), (127,127,127,127), (0,0,0,0), (63,63,63,63), (255,255,255,255)가 될 수 있다(도 17의 [STEP 1]). 본 예시에서 화소값은 일 게이트라인에서는 모두 동일하나, 게이트라인 사이에서는 상이할 수 있다. 데이터처리장치는 제1 내지 6 게이트라인(G[1]~G[6])의 통합값으로서 (0,128,508,0,252,1020)을 산출할 수 있다(도 17의 SUM(LINE)), The data processing apparatus may calculate an integrated value of a plurality of gate lines. For example, 24 pixels may be disposed at the intersection of the first to sixth gate lines G[1] to G[6] and the first to fourth data lines S[1] to S[4]. have. Each pixel value-e.g., data voltage, brightness value, or grayscale value-is (0,0,0,0), (32,32,32,32), (127,127,127,127), (0,0, It can be 0,0), (63,63,63,63), (255,255,255,255) ([STEP 1] in FIG. 17). In this example, the pixel values are all the same in one gate line, but may be different between the gate lines. The data processing apparatus can calculate (0,128,508,0,252,1020) as the integrated value of the first to sixth gate lines (G[1] to G[6]) (SUM(LINE) in Fig. 17),

데이터처리장치는 복수의 게이트라인의 통합값 중 가장 큰 최대통합값을 가지는 게이트라인을 기준게이트라인으로 설정할 수 있다. 기준게이트라인은 가장 먼저 선택되는 게이트라인으로 이해되거나 차후 선택되는 게이트라인을 구동하기 위한 기준점으로 이해될 수 있다. 예를 들어 데이터처리장치는 1020의 통합값을 가지는 제6 게이트라인(G[6])을 기준게이트라인으로 설정할 수 있다(도 17의 [STEP 2] 및 REF/MAX). The data processing apparatus may set the gate line having the largest integrated value among the integrated values of the plurality of gate lines as the reference gate line. The reference gate line may be understood as a gate line selected first or a reference point for driving a gate line selected later. For example, the data processing apparatus may set the sixth gate line G[6] having an integrated value of 1020 as the reference gate line ([STEP 2] and REF/MAX in FIG. 17).

데이터처리장치는 최대통합값을 기준으로 기준게이트라인의 통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 복수의 게이트라인의 구동 순서를 결정할 수 있다. 예를 들어 데이터처리장치는 제6 게이트라인(G[6])의 통합값에 대한 제1 내지 6 게이트라인(G[1]~G[6])의 통합값의 편차인 (1020,892,512,1020,768,0)을 산출할 수 있다(도 17의 SUM(DIFF)). 여기서 상기 편차는 제6 게이트라인(G[6])의 통합값에서 제1 내지 6 게이트라인(G[1]~G[6])의 통합값을 뺀 값일 수 있다. 데이터처리장치는 이 통합값의 편차를 오름차순으로 정렬하고 이 순서에 따라 복수의 게이트라인의 구동 순서를 결정할 수 있다(도 17의 [STEP 3]). 통합값의 편차가 오름차순으로 정렬되면 0→512→768→892→1020→1020이 되므로, 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 5→4→2→6→3→1이 될 수 있다. 그러면 게이트구동장치는 제6 게이트라인(G[6]), 제3 게이트라인(G[3]), 제5 게이트라인(G[5]), 제2 게이트라인(G[2]), 제1 게이트라인(G[1]) 및 제4 게이트라인(G[4])을 차례대로 선택 및 구동할 수 있다. 그리고 데이터구동장치는 (255,255,255,255), (127,127,127,127), (63,63,63,63), (32,32,32,32), (0,0,0,0), (0,0,0,0)의 화소값에 해당하는 데이터전압을 각 게이트라인별로 인가할 수 있다. The data processing apparatus may determine the driving order of the plurality of gate lines by arranging the deviation of the integrated value of the other gate line from the integrated value of the reference gate line in ascending order based on the maximum integrated value. For example, the data processing apparatus includes (1020,892,512, which is the deviation of the integrated value of the first to sixth gate lines G[1] to G[6]) with respect to the integrated value of the sixth gate line G[6]. 1020,768,0) can be calculated (SUM(DIFF) in FIG. 17). Here, the deviation may be a value obtained by subtracting the integrated value of the first to sixth gate lines G[1] to G[6] from the integrated value of the sixth gate line G[6]. The data processing apparatus may sort the deviations of the integrated values in ascending order and determine the driving order of the plurality of gate lines according to this order ([STEP 3] in FIG. 17). If the deviation of the integrated value is sorted in ascending order, it becomes 0→512→768→892→1020→1020, so the driving order of the first to sixth gate lines (G[1] to G[6]) is 5→4→2→ It can be 6→3→1. Then, the gate driving device is the sixth gate line (G[6]), the third gate line (G[3]), the fifth gate line (G[5]), the second gate line (G[2]), and The first gate line G[1] and the fourth gate line G[4] may be sequentially selected and driven. And the data driving device is (255,255,255,255), (127,127,127,127), (63,63,63,63), (32,32,32,32), (0,0,0,0), (0,0,0, A data voltage corresponding to the pixel value of 0) can be applied for each gate line.

도 18은 일 실시예에 따른 도 17에 대한 소비전력을 나타내는 또 다른 예시이다.18 is another example showing the power consumption of FIG. 17 according to an embodiment.

도 18을 참조하면, 소비전력은 기준게이트라인에 대한 데이터전압이 인가되는 지점에서 발생할 수 있다. Referring to FIG. 18, power consumption may be generated at a point where a data voltage for a reference gate line is applied.

예를 들어 데이터처리장치가 최대통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 게이트라인의 구동 순서를 결정하기 때문에, 소비전력은 제6 게이트라인(G[6])에서 대부분 발생할 수 있다(도 18의 POWER CONSUMPTION). 소비전력이 기준게이트라인에 대한 데이터전압을 인가할 때 주로 발생하므로, 게이트라인을 순차로 구동할 때보다 소비전력이 작아질 수 있다. For example, since the data processing apparatus determines the driving order of the gate lines by arranging the deviation of the integrated values of the other gate lines from the maximum integrated value in ascending order, the power consumption is mostly in the sixth gate line (G[6]). May occur (POWER CONSUMPTION in Fig. 18). Since power consumption is mainly generated when a data voltage is applied to the reference gate line, power consumption may be lower than when the gate lines are sequentially driven.

그리고 게이트라인도 최대통합값을 기준으로 선택되기 때문에, 데이터전압은 최초 선택되는 게이트라인부터 최후 선택되는 게이트라인에 이르기까지 순차적으로 낮아질 수 있다. 예를 들어 본 도면에서 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 5→4→2→6→3→1이 되므로, 제1 데이터라인(S[1])의 화소값은 255→127→63→32→0→0이 되며 데이터전압의 양상도 이에 대응할 수 있다. In addition, since the gate line is also selected based on the maximum integration value, the data voltage may be sequentially lowered from the first selected gate line to the last selected gate line. For example, in this drawing, the driving order of the first to sixth gate lines G[1] to G[6] is 5→4→2→6→3→1, so the first data line S[1] The pixel value of) becomes 255→127→63→32→0→0, and the aspect of the data voltage can also correspond to this.

동시에 데이터구동장치가 데이터전압의 출력에 이용하는 바이어스전류는 소비전력의 양상을 따를 수 있다. 예를 들어 기준게이트라인의 화소값의 변동이 가장 크므로, 바이어스전류는 기준게이트라인의 데이터전압을 인가할 때 가장 많이 필요할 수 있다(도 18의 HIGH). 반면에 다른 게이트라인에 대한 데이터전압이 인가될 때는, 소비전력이 거의 발생하지 않는 만큼 바이어스전류도 필요하지 않거나 오직 일정량만을 필요로 할 수 있다(도 18의 MIDDLE).At the same time, the bias current used by the data driving device to output the data voltage can follow the aspect of power consumption. For example, since the pixel value of the reference gate line has the greatest variation, the bias current may be most needed when applying the data voltage of the reference gate line (high in FIG. 18). On the other hand, when a data voltage to another gate line is applied, a bias current may not be required or only a certain amount may be required as power consumption is hardly generated (MIDDLE of FIG. 18).

도 19는 도 11 및 12에 대응하여 일 실시예에 따른 게이트라인 구동순서를 나타내는 또 다른 예시이다.19 is another example illustrating a gate line driving sequence according to an exemplary embodiment corresponding to FIGS. 11 and 12.

도 19를 참조하면, 일 실시예에 따른 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 데이터전압의 변동이 최소화되도록 구동될 수 있다. Referring to FIG. 19, in the order of driving a gate line according to an embodiment, a first line to a last line may be driven to minimize a change in a data voltage.

다만 본 예시에서 데이터처리장치는 기준게이트라인의 통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 상기 순서를 결정할 수 있다. 그리고 화소값은 일 게이트라인에서 상이하고 복수의 게이트라인 사이에서도 상이할 수 있다.However, in this example, the data processing apparatus may determine the order by arranging the deviation of the integrated value of the other gate line with the integrated value of the reference gate line in ascending order. In addition, the pixel values may be different in one gate line and may be different among a plurality of gate lines.

데이터처리장치는 복수의 게이트라인의 통합값을 산출할 수 있다. 예를 들어 제1 내지 6 게이트라인(G[1]~G[6])과 제1 내지 4 데이터라인(S[1]~S[4])이 교차하는 지점에 24개의 화소가 배치될 수 있다. 각 화소값-예를 들어 데이터전압, 밝기값 또는 계조값-은 각 게이트라인별로 (0,32,0,0), (32,32,32,32), (63,127,63,127), (0,0,0,0), (63,63,63,0), (255,63,255,127)이 될 수 있다(도 19의 [STEP 1]). 데이터처리장치는 제1 내지 6 게이트라인(G[1]~G[6])의 통합값으로서 (32,128,380,0,189,700)을 산출할 수 있다(도 19의 SUM(LINE)), The data processing apparatus may calculate an integrated value of a plurality of gate lines. For example, 24 pixels may be disposed at the intersection of the first to sixth gate lines G[1] to G[6] and the first to fourth data lines S[1] to S[4]. have. Each pixel value-for example, data voltage, brightness value, or grayscale value-is calculated for each gate line (0,32,0,0), (32,32,32,32), (63,127,63,127), (0, It can be 0,0,0), (63,63,63,0), (255,63,255,127) ([STEP 1] in FIG. 19). The data processing apparatus can calculate (32,128,380,0,189,700) as the integrated value of the first to sixth gate lines (G[1] to G[6]) (SUM(LINE) in Fig. 19),

데이터처리장치는 복수의 게이트라인의 통합값 중 가장 큰 최대통합값을 가지는 게이트라인을 기준게이트라인으로 설정할 수 있다. 기준게이트라인은 가장 먼저 선택되는 게이트라인으로 이해되거나 차후 선택되는 게이트라인을 구동하기 위한 기준점으로 이해될 수 있다. 예를 들어 데이터처리장치는 700의 통합값을 가지는 제6 게이트라인(G[6])을 기준게이트라인으로 설정할 수 있다(도 19의 [STEP 2] 및 REF/MAX). The data processing apparatus may set the gate line having the largest integrated value among the integrated values of the plurality of gate lines as the reference gate line. The reference gate line may be understood as a gate line selected first or a reference point for driving a gate line selected later. For example, the data processing apparatus may set the sixth gate line G[6] having an integrated value of 700 as the reference gate line ([STEP 2] and REF/MAX in FIG. 19).

데이터처리장치는 최대통합값을 기준으로 기준게이트라인의 통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 복수의 게이트라인의 구동 순서를 결정할 수 있다. 예를 들어 데이터처리장치는 제6 게이트라인(G[6])의 통합값에 대한 제1 내지 6 게이트라인(G[1]~G[6])의 통합값의 편차인 (668,572,320,700,511,0)를 산출할 수 있다(도 19의 SUM(DIFF)). 여기서 상기 편차는 제6 게이트라인(G[6])의 통합값에서 제1 내지 6 게이트라인(G[1]~G[6])의 통합값을 뺀 값일 수 있다. 데이터처리장치는 이 통합값의 편차를 오름차순으로 정렬하고 이 순서에 따라 복수의 게이트라인의 구동 순서를 결정할 수 있다(도 19의 [STEP 3]). 통합값의 편차가 오름차순으로 정렬되면 0→320→511→572→668→700이 되므로, 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 5→4→2→6→3→1이 될 수 있다. 그러면 게이트구동장치는 제6 게이트라인(G[6]), 제3 게이트라인(G[3]), 제5 게이트라인(G[5]), 제2 게이트라인(G[2]), 제1 게이트라인(G[1]) 및 제4 게이트라인(G[4])을 차례대로 선택 및 구동할 수 있다. 그리고 데이터구동장치는 (255,63,255,127), (63,127,63,127), (63,63,63,0), (32,32,32,32), (0,32,0,0), (0,0,0,0)의 화소값에 해당하는 데이터전압을 각 게이트라인별로 인가할 수 있다. The data processing apparatus may determine the driving order of the plurality of gate lines by arranging the deviation of the integrated value of the other gate line from the integrated value of the reference gate line in ascending order based on the maximum integrated value. For example, the data processing apparatus is (668,572,320,700,511,0), which is the deviation of the integrated value of the first to sixth gate lines G[1] to G[6] with the integrated value of the sixth gate line (G[6]). Can be calculated (SUM(DIFF) in FIG. 19). Here, the deviation may be a value obtained by subtracting the integrated value of the first to sixth gate lines G[1] to G[6] from the integrated value of the sixth gate line G[6]. The data processing apparatus may sort the deviations of the integrated values in ascending order and determine the driving order of the plurality of gate lines according to this order ([STEP 3] in FIG. 19). If the deviation of the integrated value is sorted in ascending order, it becomes 0→320→511→572→668→700, so the driving order of the first to sixth gate lines (G[1] to G[6]) is 5→4→2→ It can be 6→3→1. Then, the gate driving device is the sixth gate line (G[6]), the third gate line (G[3]), the fifth gate line (G[5]), the second gate line (G[2]), and The first gate line G[1] and the fourth gate line G[4] may be sequentially selected and driven. And the data driving device is (255,63,255,127), (63,127,63,127), (63,63,63,0), (32,32,32,32), (0,32,0,0), (0, A data voltage corresponding to a pixel value of 0, 0, 0) may be applied for each gate line.

도 20은 일 실시예에 따른 도 19에 대한 소비전력을 나타내는 또 다른 예시이다.20 is another example showing power consumption of FIG. 19 according to an embodiment.

도 20을 참조하면, 소비전력은 기준게이트라인에 대한 데이터전압이 인가되는 지점에서 발생할 수 있다. Referring to FIG. 20, power consumption may be generated at a point where a data voltage for a reference gate line is applied.

예를 들어 데이터처리장치가 최대통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 게이트라인의 구동 순서를 결정하기 때문에, 소비전력은 제6 게이트라인(G[6])에서 대부분 발생할 수 있다(도 20의 POWER CONSUMPTION). 소비전력이 기준게이트라인에 대한 데이터전압을 인가할 때 주로 발생하므로, 게이트라인을 순차로 구동할 때보다 소비전력이 작아질 수 있다. For example, since the data processing apparatus determines the driving order of the gate lines by arranging the deviation of the integrated values of the other gate lines from the maximum integrated value in ascending order, the power consumption is mostly in the sixth gate line (G[6]). May occur (POWER CONSUMPTION in Fig. 20). Since power consumption is mainly generated when a data voltage is applied to the reference gate line, power consumption may be lower than when the gate lines are sequentially driven.

그리고 게이트라인도 최대통합값을 기준으로 선택되기 때문에, 데이터전압은 최초 선택되는 게이트라인부터 최후 선택되는 게이트라인에 이르기까지 순차적으로 낮아질 수 있다. 예를 들어 본 도면에서 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 5→4→2→6→3→1이 되므로, 제1 데이터라인(S[1])의 화소값은 255→127→63→32→0→0이 되며 데이터전압의 양상도 이에 대응할 수 있다. In addition, since the gate line is also selected based on the maximum integration value, the data voltage may be sequentially lowered from the first selected gate line to the last selected gate line. For example, in this drawing, the driving order of the first to sixth gate lines G[1] to G[6] is 5→4→2→6→3→1, so the first data line S[1] The pixel value of) becomes 255→127→63→32→0→0, and the aspect of the data voltage can also correspond to this.

동시에 데이터구동장치가 데이터전압의 출력에 이용하는 바이어스전류는 소비전력의 양상을 따를 수 있다. 예를 들어 기준게이트라인의 화소값의 변동이 가장 크므로, 바이어스전류는 기준게이트라인의 데이터전압을 인가할 때 가장 많이 필요할 수 있다(도 20의 HIGH). 반면에 다른 게이트라인에 대한 데이터전압이 인가될 때는, 소비전력이 거의 발생하지 않는 만큼 바이어스전류도 필요하지 않거나 오직 일정량만을 필요로 할 수 있다(도 20의 MIDDLE).At the same time, the bias current used by the data driving device to output the data voltage can follow the aspect of power consumption. For example, since the pixel value of the reference gate line has the largest variation, the bias current may be most needed when applying the data voltage of the reference gate line (HIGH in FIG. 20). On the other hand, when a data voltage to another gate line is applied, a bias current may not be required or only a certain amount may be required as little power consumption occurs (MIDDLE of FIG. 20).

도 21은 일 실시예에 따른 도 11 및 12에 대응하여 게이트라인 구동순서를 나타내는 또 다른 예시이다.21 is another example illustrating a gate line driving order corresponding to FIGS. 11 and 12 according to an exemplary embodiment.

도 21을 참조하면, 일 실시예에 따른 게이트라인을 구동하기 위한 순서에서 첫 번째 라인부터 마지막 라인은 데이터전압의 변동이 최소화되도록 구동될 수 있다. Referring to FIG. 21, in the order of driving a gate line according to an embodiment, a first line to a last line may be driven to minimize a change in a data voltage.

다만 본 예시에서 데이터처리장치는 기준게이트라인의 통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 상기 순서를 결정할 수 있다. 그리고 데이터처리장치는 가장 낮은 통합값을 가지는 게이트라인을 기준게이트라인으로 결정할 수 있다. However, in this example, the data processing apparatus may determine the order by arranging the deviation of the integrated value of the other gate line with the integrated value of the reference gate line in ascending order. In addition, the data processing apparatus may determine the gate line having the lowest integrated value as the reference gate line.

데이터처리장치는 복수의 게이트라인의 통합값을 산출할 수 있다. 예를 들어 제1 내지 6 게이트라인(G[1]~G[6])과 제1 내지 4 데이터라인(S[1]~S[4])이 교차하는 지점에 24개의 화소가 배치될 수 있다. 각 화소값-예를 들어 데이터전압, 밝기값 또는 계조값-은 각 게이트라인별로 (0,0,0,0), (32,32,32,32), (127,127,127,127), (0,0,0,0), (63,63,63,63), (255,255,255,255)이 될 수 있다(도 21의 [STEP 1]). 본 예시에서 화소값은 일 게이트라인에서는 모두 동일하나, 게이트라인 사이에서는 상이할 수 있다. 데이터처리장치는 제1 내지 6 게이트라인(G[1]~G[6])의 통합값으로서 (0,128,508,0,252,1020)을 산출할 수 있다(도 21의 SUM(LINE)), The data processing apparatus may calculate an integrated value of a plurality of gate lines. For example, 24 pixels may be disposed at the intersection of the first to sixth gate lines G[1] to G[6] and the first to fourth data lines S[1] to S[4]. have. Each pixel value-e.g., data voltage, brightness value, or grayscale value-is (0,0,0,0), (32,32,32,32), (127,127,127,127), (0,0, It can be 0,0), (63,63,63,63), (255,255,255,255) ([STEP 1] in Fig. 21). In this example, the pixel values are all the same in one gate line, but may be different between the gate lines. The data processing apparatus can calculate (0,128,508,0,252,1020) as the integrated value of the first to sixth gate lines (G[1] to G[6]) (SUM(LINE) in Fig. 21),

데이터처리장치는 복수의 게이트라인의 통합값 중 가장 작은 최소통합값을 가지는 게이트라인을 기준게이트라인으로 설정할 수 있다. 기준게이트라인은 가장 먼저 선택되는 게이트라인으로 이해되거나 차후 선택되는 게이트라인을 구동하기 위한 기준점으로 이해될 수 있다. 예를 들어 데이터처리장치는 0의 통합값을 가지는 제1 게이트라인(G[1])을 기준게이트라인으로 설정할 수 있다(도 21의 [STEP 2] 및 REF/MIN). The data processing apparatus may set the gate line having the smallest minimum integrated value among the integrated values of the plurality of gate lines as the reference gate line. The reference gate line may be understood as a gate line selected first or a reference point for driving a gate line selected later. For example, the data processing apparatus may set the first gate line G[1] having an integrated value of 0 as the reference gate line ([STEP 2] and REF/MIN in FIG. 21).

여기서 기준게이트라인이 될 수 있는 게이트라인이 2이상인 경우, 데이터처리장치는 이 중 어느 하나를 기준게이트라인으로 설정할 수 있다. Here, when the number of gate lines that can be the reference gate line is two or more, the data processing apparatus may set any one of them as the reference gate line.

데이터처리장치는 최소통합값을 기준으로 기준게이트라인의 통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 복수의 게이트라인의 구동 순서를 결정할 수 있다. 예를 들어 데이터처리장치는 제1 게이트라인(G[1])의 통합값에 대한 제1 내지 6 게이트라인(G[1]~G[6])의 통합값의 편차인 (0,128,508,0,252,1020)를 산출할 수 있다(도 21의 SUM(DIFF)). 여기서 상기 편차는 제1 게이트라인(G[1])의 통합값에서 제1 내지 6 게이트라인(G[1]~G[6])의 통합값을 뺀 값의 절대값일 수 있다. 데이터처리장치는 이 통합값의 편차를 오름차순으로 정렬하고 이 순서에 따라 복수의 게이트라인의 구동 순서를 결정할 수 있다(도 21의 [STEP 3]). 통합값의 편차가 오름차순으로 정렬되면 0→0→128→252→508→1020이 되므로, 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 1→3→5→2→4→6이 될 수 있다. 그러면 게이트구동장치는 제1 게이트라인(G[1]), 제4 게이트라인(G[4]), 제2 게이트라인(G[2]), 제5 게이트라인(G[5]), 제3 게이트라인(G[3]) 및 제6 게이트라인(G[6])을 차례대로 선택 및 구동할 수 있다. 그리고 데이터구동장치는 (0,0,0,0), (0,0,0,0), (32,32,32,32), (63,63,63,63), (127,127,127,127), (255,255,255,255)의 화소값에 해당하는 데이터전압을 각 게이트라인별로 인가할 수 있다. The data processing apparatus may determine the driving order of the plurality of gate lines by arranging deviations of the integrated values of the other gate lines from the integrated values of the reference gate line in ascending order based on the minimum integrated value. For example, the data processing apparatus has (0,128,508,0,252, which is the deviation of the integrated value of the first to sixth gate lines G[1] to G[6]) with respect to the integrated value of the first gate line (G[1]). 1020) can be calculated (SUM(DIFF) in FIG. 21). Here, the deviation may be an absolute value obtained by subtracting the integrated value of the first to sixth gate lines G[1] to G[6] from the integrated value of the first gate line G[1]. The data processing apparatus may sort the deviations of the integrated values in ascending order and determine the driving order of the plurality of gate lines according to this order ([STEP 3] in FIG. 21). If the deviation of the integrated value is sorted in ascending order, it becomes 0→0→128→252→508→1020, so the driving order of the first to sixth gate lines (G[1] to G[6]) is 1→3→5→ It can be 2→4→6. Then, the gate driving device is configured with a first gate line (G[1]), a fourth gate line (G[4]), a second gate line (G[2]), a fifth gate line (G[5]), and The 3 gate line G[3] and the sixth gate line G[6] may be sequentially selected and driven. And the data driving device is (0,0,0,0), (0,0,0,0), (32,32,32,32), (63,63,63,63), (127,127,127,127), ( Data voltages corresponding to pixel values (255, 255, 255, 255) may be applied for each gate line.

여기서 기준게이트라인과 어느 두 게이트라인에 대한 통합값 편차가 일정 범위 이내이면, 적색화소의 비중이 높은 게이트라인이 먼저 구동될 수 있다. 예를 들어 제1 게이트라인(G[1])의 통합값 편차와 제4 게이트라인(G[4])의 통합값 편차가 동일할 수 있는데, 이 경우 적색화소의 비중이 높은 제1 게이트라인(G[1])을 먼저 구동할 수 있다.Here, if the deviation of the integrated value between the reference gate line and any two gate lines is within a certain range, the gate line having a high proportion of red pixels may be driven first. For example, the deviation of the integrated value of the first gate line G[1] and the deviation of the integrated value of the fourth gate line G[4] may be the same. In this case, the first gate line having a high proportion of red pixels (G[1]) can be driven first.

도 22는 일 실시예에 따른 도 21에 대한 소비전력을 나타내는 또 다른 예시이다.22 is another example showing power consumption of FIG. 21 according to an embodiment.

도 22를 참조하면, 소비전력은 기준게이트라인에 대한 데이터전압이 인가되는 지점마다 발생할 수 있다. Referring to FIG. 22, power consumption may occur at each point where a data voltage for a reference gate line is applied.

예를 들어 데이터처리장치가 최소통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 게이트라인의 구동 순서를 결정하기 때문에, 소비전력은 제1 내지 6 게이트라인(G[1]~G[6])에서 연속적으로 발생할 수 있다(도 22의 POWER CONSUMPTION). 게이트라인을 정렬한 순서로 데이터전압이 인가되면서 소비전력이 부분적으로 발생하므로, 게이트라인을 순차로 구동할 때보다 소비전력이 작아질 수 있다. For example, since the data processing apparatus determines the driving order of the gate lines by arranging the deviations of the integrated values of the other gate lines from the minimum integrated values in ascending order, the power consumption is the first to sixth gate lines (G[1]~ It can occur continuously at G[6]) (POWER CONSUMPTION in Fig. 22). Since power consumption is partially generated as data voltages are applied in the order in which the gate lines are arranged, power consumption may be lower than when the gate lines are sequentially driven.

그리고 게이트라인은 최소통합값을 기준으로 선택되기 때문에, 데이터전압은 최초 선택되는 게이트라인부터 최후 선택되는 게이트라인에 이르기까지 순차적으로 높아질 수 있다. 예를 들어 본 도면에서 제1 내지 6 게이트라인(G[1]~G[6])의 구동순서는 1→3→5→2→4→6이 되므로, 임의의 데이터라인(S[N])의 화소밝기값은 0→0→32→63→127→255이 되며 데이터전압의 양상도 이에 대응할 수 있다. In addition, since the gate line is selected based on the minimum integration value, the data voltage may be increased sequentially from the first selected gate line to the last selected gate line. For example, in this drawing, since the driving order of the first to sixth gate lines G[1] to G[6] is 1→3→5→2→4→6, an arbitrary data line (S[N] The pixel brightness value of) is 0→0→32→63→127→255, and the aspect of the data voltage can also correspond to this.

동시에 데이터구동장치가 데이터전압의 출력에 이용하는 바이어스전류는 소비전력의 양상을 따를 수 있다. 예를 들어 화소값이 선택된 게이트라인별로 점진적으로 상승하므로, 게이트라인이 바뀔 때마다 오직 일정량의 바이어스전류만이 필요할 수 있다(도 22의 MIDDLE). At the same time, the bias current used by the data driving device to output the data voltage can follow the aspect of power consumption. For example, since the pixel value gradually increases for each selected gate line, only a certain amount of bias current may be required whenever the gate line is changed (MIDDLE of FIG. 22).

Claims (14)

복수의 게이트라인 및 복수의 데이터라인에 연결되는 복수의 화소에 대하여, 상기 복수의 게이트라인을 교차하는 일 데이터라인의 데이터전압이 최소로 변동하도록 상기 복수의 게이트라인의 구동순서를 결정하는 데이터처리제어부; 및
상기 구동순서를 지시하는 게이트선택신호를 송신하는 데이터처리송신부를 포함하고,
상기 데이터처리제어부는, 일 게이트라인에 대한 상기 복수의 데이터라인의 화소값을 합친 통합값을 각 게이트라인마다 산출하고, 상기 통합값을 비교하여 기준게이트라인을 설정하고, 상기 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 상기 구동순서를 결정하는 데이터처리장치.Data processing for determining the driving order of the plurality of gate lines so that the data voltage of one data line crossing the plurality of gate lines changes to a minimum for a plurality of gate lines and a plurality of pixels connected to a plurality of data lines A control unit; And
A data processing transmission unit for transmitting a gate selection signal indicating the driving sequence,
The data processing control unit calculates an integrated value of a sum of pixel values of the plurality of data lines for one gate line for each gate line, compares the integrated values to set a reference gate line, and integrates the reference gate lines. A data processing apparatus for determining the driving order to minimize a deviation between a value and an integrated value of another gate line. 제1항에 있어서,
상기 데이터처리제어부는, 상기 통합값 중 가장 큰 최대통합값을 가지는 게이트라인을 상기 기준게이트라인으로 설정하는 데이터처리장치.The method of claim 1,
The data processing control unit sets a gate line having the largest integrated value among the integrated values as the reference gate line. 제2항에 있어서,
상기 데이터처리제어부는, 상기 최대통합값을 기준으로 상기 통합값을 내림차순으로 정렬하여 상기 구동순서를 결정하는 데이터처리장치.The method of claim 2,
The data processing control unit determines the driving order by arranging the integrated values in descending order based on the maximum integrated value. 제2항에 있어서,
상기 데이터처리제어부는, 상기 최대통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 상기 구동순서를 결정하는 데이터처리장치.The method of claim 2,
The data processing control unit determines the driving order by arranging deviations of the integrated values of other gate lines from the maximum integrated value in ascending order. 제1항에 있어서,
상기 데이터처리제어부는, 상기 통합값 중 가장 작은 최소통합값을 가지는 게이트라인을 상기 기준게이트라인으로 설정하는 데이터처리장치.The method of claim 1,
The data processing control unit sets a gate line having a smallest minimum integrated value among the integrated values as the reference gate line. 제5항에 있어서,
상기 데이터처리제어부는, 상기 최소통합값을 기준으로 상기 통합값을 오름차순으로 정렬하여 상기 구동순서를 결정하는 데이터처리장치.The method of claim 5,
The data processing controller determines the driving order by sorting the integrated values in ascending order based on the minimum integrated value. 제5항에 있어서,
상기 데이터처리제어부는, 상기 최소통합값에 대한 다른 게이트라인의 통합값의 편차를 오름차순으로 정렬하여 상기 구동순서를 결정하는 데이터처리장치.The method of claim 5,
The data processing control unit determines the driving order by arranging deviations of the integrated values of other gate lines with respect to the minimum integrated value in ascending order. 제1항에 있어서,
상기 데이터처리제어부는, 상기 기준게이트라인과 어느 두 게이트라인에 대한 통합값 편차가 일정 범위 이내이면, 적색화소의 비중이 높은 게이트라인을 먼저 구동하도록 상기 구동순서를 결정하는 데이터처리장치.The method of claim 1,
The data processing control unit determines the driving order to first drive a gate line having a high proportion of red pixels when a difference between the reference gate line and any two gate lines is within a predetermined range. 제1항에 있어서,
상기 화소값은, 상기 복수의 데이터라인과 교차하는 상기 일 게이트라인에서 모두 동일하거나 부분적으로 상이한 데이터처리장치.The method of claim 1,
The pixel values are all the same or partially different in the one gate line crossing the plurality of data lines. 복수의 게이트라인을 구동하는 게이트구동장치에서 있어서,
상기 복수의 게이트라인으로 게이트구동신호를 송신하는 게이트송신부; 및
상기 복수의 게이트라인의 구동순서에 따라 상기 복수의 게이트라인을 선택하고 상기 선택된 게이트라인에 상기 게이트구동신호를 공급하도록, 상기 게이트송신부를 제어하는 게이트제어부를 포함하고,
상기 게이트제어부는, 일 게이트라인에 대한 상기 복수의 데이터라인의 화소값을 합친 통합값의 비교를 통해 설정된 기준게이트라인을 먼저 선택하고, 상기 기준게이트라인의 통합값과 다른 게이트라인의 통합값 사이의 편차가 최소화되도록 다른 게이트라인을 이어서 선택하는 게이트구동장치.In a gate driving device for driving a plurality of gate lines,
A gate transmitter for transmitting a gate driving signal to the plurality of gate lines; And
A gate control unit configured to control the gate transmission unit to select the plurality of gate lines according to the driving order of the plurality of gate lines and supply the gate driving signal to the selected gate lines,
The gate control unit first selects a set reference gate line by comparing the sum of the pixel values of the plurality of data lines with respect to the one gate line, and selects a value between the integrated value of the reference gate line and another A gate driving device that successively selects another gate line to minimize the deviation of 제10항에 있어서,
상기 기준게이트라인은, 상기 통합값 중 가장 큰 최대통합값을 가지는 게이트라인인 게이트구동장치.The method of claim 10,
The reference gate line is a gate line having a largest integrated value among the integrated values. 제11항에 있어서,
상기 게이트제어부는, 상기 최대통합값 보다 작은 통합값을 가지는 게이트라인을 통합값의 내림차순으로 선택하거나, 상기 편차를 가지는 게이트라인을 편차의 오름차순으로 선택하는 게이트구동장치.The method of claim 11,
The gate control unit selects a gate line having an integrated value smaller than the maximum integrated value in descending order of an integrated value, or selects a gate line having the deviation in an ascending order of deviation. 제10항에 있어서,
상기 기준게이트라인은, 상기 통합값 중 가장 작은 최소통합값을 가지는 게이트라인인 게이트구동장치.The method of claim 10,
The reference gate line is a gate line having a smallest minimum integrated value among the integrated values. 제13항에 있어서,
상기 게이트제어부는, 상기 최소통합값 보다 큰 통합값을 가지는 게이트라인을 통합값의 오름차순으로 선택하거나, 상기 편차를 가지는 게이트라인을 편차의 오름차순으로 선택하는 게이트구동장치.The method of claim 13,
The gate control unit selects a gate line having an integrated value greater than the minimum integrated value in an ascending order of integrated values, or selects a gate line having the deviation in an ascending order of deviation.
KR1020200027101A 2019-04-05 2020-03-04 Display device to improve power consumption KR20200117848A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109111352A TW202044217A (en) 2019-04-05 2020-04-01 Data processing device and gate driving device
US16/837,829 US20200320918A1 (en) 2019-04-05 2020-04-01 Display device having reduced power consumption
CN202010259563.8A CN111798783A (en) 2019-04-05 2020-04-03 Data processing device and gate driving device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190040071 2019-04-05
KR20190040071 2019-04-05

Publications (1)

Publication Number Publication Date
KR20200117848A true KR20200117848A (en) 2020-10-14

Family

ID=72847223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200027101A KR20200117848A (en) 2019-04-05 2020-03-04 Display device to improve power consumption

Country Status (2)

Country Link
KR (1) KR20200117848A (en)
TW (1) TW202044217A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101021A (en) * 2022-06-27 2022-09-23 青岛信芯微电子科技股份有限公司 Circuit for selecting charge sharing mode, TCON and display equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101021A (en) * 2022-06-27 2022-09-23 青岛信芯微电子科技股份有限公司 Circuit for selecting charge sharing mode, TCON and display equipment
CN115101021B (en) * 2022-06-27 2024-03-08 青岛信芯微电子科技股份有限公司 Circuit for selecting charge sharing mode, TCON and display device

Also Published As

Publication number Publication date
TW202044217A (en) 2020-12-01

Similar Documents

Publication Publication Date Title
KR102248822B1 (en) Mobile device having displaying apparatus and operating method thereof
CN108242216B (en) Organic light emitting display device and driving method thereof
US8358264B2 (en) Backlight brightness control for panel display device including controlling a brightness of the backlight to have a variable brightness in a portion of a period
CN105741759A (en) Organic light-emitting diode display panel, organic light-emitting diode display device, and method of driving the same
CN110580870B (en) Stretchable display device, panel driving circuit and driving method thereof
KR20180066313A (en) Data driver and driving method thereof
KR20160148831A (en) Display device and driving method thereof
CN114078422A (en) Display device
KR20220039794A (en) Display panel driving device, driving method and display device
US20200320918A1 (en) Display device having reduced power consumption
US20220351661A1 (en) Source driver controlling bias current
US11120748B2 (en) Display device
KR20200117848A (en) Display device to improve power consumption
KR101941442B1 (en) Light emitting diode display device and method for driving the same
CN114694608B (en) Low power driving display device and driving method thereof
KR102563197B1 (en) Organic light emitting diode display device and method of driving the same
KR102581718B1 (en) Display device
KR20230007062A (en) Display device and device for supplying power to display device
KR20220084473A (en) Data driving circuit and display device
KR20220054031A (en) Display Device and Driving Method of the same
KR102416887B1 (en) Organic light emitting diode display device and operation method thereof
KR20210045121A (en) Semiconductor integrated circuit for driving display device
KR20190078181A (en) Display device and method of driving thereof
KR20200011298A (en) Display pane, display device
KR20190046207A (en) Gamma voltage supply device and display device using thereof