KR20200111288A - 프로세스-윈도우 특성화를 위한 장치 및 방법 - Google Patents

프로세스-윈도우 특성화를 위한 장치 및 방법 Download PDF

Info

Publication number
KR20200111288A
KR20200111288A KR1020207027097A KR20207027097A KR20200111288A KR 20200111288 A KR20200111288 A KR 20200111288A KR 1020207027097 A KR1020207027097 A KR 1020207027097A KR 20207027097 A KR20207027097 A KR 20207027097A KR 20200111288 A KR20200111288 A KR 20200111288A
Authority
KR
South Korea
Prior art keywords
features
patterning
subset
inspection
pattern
Prior art date
Application number
KR1020207027097A
Other languages
English (en)
Other versions
KR102444706B1 (ko
Inventor
테-쉥 왕
시앙 완
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20200111288A publication Critical patent/KR20200111288A/ko
Application granted granted Critical
Publication of KR102444706B1 publication Critical patent/KR102444706B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70558—Dose control, i.e. achievement of a desired dose
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70641—Focus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Silver Salt Photography Or Processing Solution Therefor (AREA)
  • Image Generation (AREA)
  • Image Analysis (AREA)
  • Glass Compositions (AREA)

Abstract

패터닝 프로세스의 프로세스 윈도우를 특성화하는 프로세스가 제공되며, 상기 프로세스는, 패터닝 프로세스로 기판에 적용될 피처들을 정의하는 패턴에 대한 검사 위치들의 세트를 얻는 단계 - 상기 검사 위치들의 세트는 상기 피처들의 서브 세트에 대응하고, 상기 피처들의 서브 세트는 상기 패터닝 프로세스의 하나 이상의 프로세스 특성에서의 변화에 대한 각각의 피처들의 민감도에 따라 상기 피처들 중에서 선택됨 -; 상기 패터닝 프로세스의 변화하는 프로세스 특성 하에서 하나 이상의 기판을 패터닝하는 단계; 및 상기 프로세스 특성에서의 변동들 각각에 대해, 상기 피처들의 서브 세트의 적어도 일부가 대응하는 검사 위치에서 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하였는지 여부를 결정하는 단계를 포함한다.

Description

프로세스-윈도우 특성화를 위한 장치 및 방법{APPARATUS AND METHOD FOR PROCESS-WINDOW CHARACTERIZATION}
본 출원은 2015년 12월 22일자로 출원된 미국 특허 출원 제 62/270,953 호의 우선권을 주장하며, 본 명세서에서 그 전체가 참조로 통합된다.
본 발명은 일반적으로 패터닝 프로세스에 관한 것으로, 보다 구체적으로는 패터닝 프로세스의 프로세스-윈도우 특성화에 관한 것이다.
패터닝 프로세스는 많은 형태를 취한다. 예로서, 포토 리소그래피, 전자 빔 리소그래피, 임프린트 리소그래피, 잉크젯 프린팅, 직접 자기 조립(direct self assembly) 등을 포함한다. 종종 이러한 프로세스는 (집적 회로 또는 광전지와 같은) 전기 요소, (디지털 미러 디바이스 또는 도파관과 같은) 광학 요소, (가속도계 또는 마이크로유체 소자와 같은) 기계 요소와 같이 상대적으로 작고 세부적인 요소들을 제조하는데 사용된다.
패터닝 프로세스는 종종 품질을 향상시키거나 수율을 높이기 위하여 특성화된다(characterized). 흔히 패터닝 프로세스으로부터의 결함은 상대적으로 비용이 많이들 수 있는데, 그 이유는 패터닝된 요소의 생산 단계에서 결함이 반복되거나 빈번하게 발생하는 경향이 있기 때문이다. 이러한 결함을 줄이기 위해, 새로운 레티클, 패터닝 툴(또는 최근 서비스된 툴), 프로세스 레시피, 소모품 또는 제품과 같은 패터닝 프로세스를 도입할 때, 제조업체는 종종 새로운 프로세스의 프로세스 윈도우를 경험적으로 특성화한다. 프로세스 윈도우는 일반적으로, 패터닝 프로세스의 하나 이상의 특성에 대해, 공간적, 전기적, 광학적 또는 기타 치수에 대한 공차 내에서 패턴화된 구조를 산출하는 허용 불가한 양의 결함(가령, 포토 리소그래피 프로세스에 대한 허용 가능한 초점 및 노광 범위)을 도입하지 않으면서 특성이 얼마나 변화할 수 있는지를 나타낸다.
이하는 본 기술의 일부 양태의 비-포괄적인 목록이다. 이들 및 다른 양태는하기의 개시에 기재되어 있다.
일부 양태는 패터닝 프로세스의 프로세스 윈도우를 특성화하는 프로세스를 포함하고, 상기 프로세스는, 패터닝 프로세스로 기판에 적용될 피처들을 정의하는 패턴에 대한 검사 위치들의 세트를 얻는 단계 - 상기 검사 위치들의 세트는 상기 피처들의 서브 세트에 대응하고, 상기 피처들의 서브 세트는 상기 패터닝 프로세스의 하나 이상의 프로세스 특성에서의 변화에 대한 각각의 피처들의 민감도에 따라 상기 피처들 중에서 선택됨 -; 변화하는 프로세스 특성 하에서 하나 이상의 기판을 패터닝하는 단계; 및 상기 프로세스 특성에서의 변동들 각각에 대해, 상기 피처들의 서브 세트의 적어도 일부가 대응하는 검사 위치에서 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하였는지 여부를 결정하는 단계를 포함한다.
일부 양태는 패터닝 프로세스를 자격검증하기 위한(qualify) 검사 위치를 획득하는 프로세스를 포함하고, 상기 방법은, 하나 이상의 컴퓨터로, 복수의 상이한 시뮬레이션들로 패터닝 프로세스를 시뮬레이션하는 단계 - 각각이 상기 패터닝 프로세스의 상이한 프로세스 특성 하에 있으며, 각각이 패턴 내에 동일한 피처들의 적어도 일부를 가짐 -; 상기 상이한 시뮬레이션들 각각에 대해, 각각의 시뮬레이션이 나타내는 각각의 시뮬레이션 결과에서 허용 불가능한 피처들을 검출하는 단계; 및 상기 검출된 피처들에 기초하여 피처들의 서브 세트를 선택하는 단계를 포함한다.
일부 양태는, 데이터 처리 장치에 의해 실행될 때, 앞서 언급된 프로세스을 포함하는 동작들을 수행하는 명령어를 저장하는, 유형적이고 비 일시적인 기계 판독 가능 매체를 포함한다.
일부 양테는, 하나 이상의 프로세서; 및 실행될 때 앞서 언급된 프로세스를 포함하는 동작들을 수행하는 명령어를 저장하는 메모리를 포함하는 시스템을 포함한다.
본 기술들의 전술한 양태들 및 다른 양태들은, 유사한 번호들이 유사하거나 동일한 구성 요소들을 나타내는 다음의 도면들을 고려하여 본 출원이 읽혀질 때 더 잘 이해될 것이다.
도 1은 리소그래피 시스템의 블록도이다.
도 2는 패터닝 프로세스의 시뮬레이션 모델의 블록도이다.
도 3은 검사 위치를 식별하는 프로세스의 흐름도이다.
도 4는 패터닝 프로세스를 특성화하기 위한 프로세스의 흐름도이다.
도 5는 예시적인 컴퓨터 시스템의 블록도이다.
도 6은 다른 리소그래피 시스템의 개략도이다.
도 7은 다른 리소그래피 시스템의 개략도이다.
도 8은 도 7의 시스템의 보다 상세한 도면이다.
도 9는 도 7 및 도 8의 시스템의 소스 컬렉터 모듈(SO)의 보다 상세한 도면이다.
본 발명은 다양한 수정 및 대안적인 형태가 가능하지만, 그 특정 실시 예는 도면의 예로서 도시되며 여기에 상세히 설명될 것이다. 도면은 축척이 맞지 않을 수 있다. 그러나, 첨부된 도면 및 상세한 설명은 본 발명을 개시된 특정 형태로 한정하려는 것이 아니라, 첨부된 청구범위에 의해 정의된 바와 같은 본 발명의 사상 및 범위 내에 해당하는 모든 수정, 등가물, 및 대안을 포괄하는 의도임을 이해해야 한다.
본 명세서에 기술된 문제점을 완화하기 위해, 발명자는 해결책을 발명하고, 경우에 따라서는 중요하게도 업계에서 다른 사람들이 간과한(또는 아직 예견하지 않은) 문제를 인식해야만 했다. 실제로, 본 발명자들은 리소그래피 산업 및 유사한 프로세싱 기술을 사용하는 산업의 경향이 발명가의 기대와 같이 계속될 경우, 초기에 발생하고 미래에 더욱 명백해질 문제점을 인식하는 어려움을 강조하고자 한다. 또한, 다수의 문제가 다루어지기 때문에, 일부 실시 예는 문제-특정적이며, 모든 실시 예가 본 명세서에서 설명된 종래 시스템의 모든 문제를 다루거나 여기에 설명된 모든 이점을 제공하는 것은 아니다. 즉, 이러한 문제의 다양한 순열을 해결하는 개선 사항이 아래에 설명되어 있다.
많은 프로세스 윈도우 특성화 기술은, 부분적으로, 결함이 검출되는 방식 때문에 너무 느리다. 종종 결함은 의도적으로 변화되는 프로세스 특성으로 형성된 패턴과 패턴의 기준 예를 비교함으로써 검출된다. 일 실시 예에서, 웨이퍼는 불안정하지 않은(un-perturbed) 패터닝 프로세스 특성으로 형성된 포커스-노광 매트릭스를 따르는 기준 패턴들에 따라 패터닝될 수 있다. 그 다음, 결함이 상대적으로 존재하지 않을 것으로 예상되는 기준 패턴(예를 들어, 다이 또는 노광 필드)이 다양한 프로세스 조건 하에서 형성된 동일한 패턴과 비교되는 브라이트-필드 검사 기술에 의해 결함이 검출될 수 있다. 두 패턴 간의 차이점을 탐지하여 결함으로 식별할 수 있으며, 이 프로세스는 종종 상대적으로 찾기 어렵게 처리되며, 세부적인 패턴의 비교적 작은 결함을 식별하기 쉽다. 이러한 기준 패턴을 얻는 것은 프로세스-윈도우 특성화 프로세스를 느리게 하는 경향이 있다.
흔히, 기준 패턴을 얻기 위해, 기준 구조를 생성하는 프로세스 특성은, 프로세스 윈도우를 측정하기 전에 프로세스가 센터링되는 비교적 느린 시행 착오 반복을 통해 경험적으로 먼저 결정된다. 예를 들어, 포토 리소그래피 프로세스의 포커스 및 노광은 프로세스-윈도우를 특징화하기 위해 다른 포커스-노광 매트릭스를 따라 센터링된 패턴을 노광하기 전에 포커스-노광 매트릭스(종종 반복적으로)로 센터링(가령, 최적화)될 수 있다. 이 사전 센터링 기술은 프로세스 윈도우를 특성화하기 전에 프로세스를 센터링하기 위해 취한 반복 횟수에 따라 12 시간 또는 실질적으로 더 많은 시간을 추가할 수 있다. 여분의 시간은 고비용이다. 패터닝 프로세스에 사용되는 장비는 상대적으로 고가이기 때문에 프로세스 윈도우를 특성화하는 데 걸리는 시간이 그러한 프로세스을 운영하는 사람들에게 상당한 비용을 부과할 수 있다.
일부 실시 예에서, 패턴의 특히 민감한 부분은 컴퓨터 시뮬레이션을 통해 식별될 수 있으므로, 사전 센터링(pre-centering) 프로세스로 생성된 기준 패턴과 비교하지 않고 가능한 결함 위치를 식별할 수 있다. 결과적으로, 일부 실시 예에서, 별도의 프로세스 사전 센터링 단계는 잠재적으로 회피되거나(프로세스 윈도우 특성화와 통합되거나) 적어도 신속화된다(expedited). 이는 패터닝 장비가 다운 타임 감소로 인해 더 높은 처리량을 산출하므로 제조 비용을 절감할 것으로 기대된다. 즉, 일부 실시 예는 사전-센터링 단계를 사용할 수도 있는데, 이는 본 기술이 다양한 다른 이유로 유용하기 때문이다. 예를 들어, 일부 실시 예는, 가령 기준 이미지를 테스트 이미지와 비교할 때 시뮬레이션이 나타내는 결함이 발생할 가능성이 있는 위치의 결함을 검출하기 위해 임계 값을 낮춤으로써, 상술한 브라이트-필드 검사 기술의 신뢰성을 향상시킬 수 있다. 이러한 기술은 패터닝 프로세스 유형의 예시의 관점에서 가장 잘 이해될 수 있다.
리소그래피 투영 장치는, 예를 들어 집적 회로(IC)의 제조 시에 사용될 수 있다. 이러한 경우, 패터닝 디바이스(예를 들어, 마스크)는 IC의 개별층에 대응하는 회로 패턴("디자인 레이아웃")을 포함하거나 제공할 수 있으며, 패터닝 디바이스 상의 회로 패턴을 통해 타겟부를 조사(irradiate)하는 것과 같은 방법들에 의해, 이 회로 패턴이 방사선-감응재("레지스트")층으로 코팅된 기판(예를 들어, 실리콘 웨이퍼) 상의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 일반적으로, 단일 기판은 리소그래피 투영 장치에 의해 회로 패턴이 한 번에 한 타겟부씩 연속적으로 전사되는 복수의 인접한 타겟부들을 포함한다. 일 형태의 리소그래피 투영 장치에서는 전체 패터닝 디바이스 상의 회로 패턴이 한 타겟부 상으로 한 번에 전사되며; 이러한 장치는 통상적으로 스테퍼(stepper)라 칭해진다. 통상적으로 스텝-앤드-스캔(step-and-scan) 장치라 칭해지는 대안적인 장치에서는 투영 빔이 주어진 기준 방향("스캐닝" 방향)으로 패터닝 디바이스에 걸쳐 스캐닝하는 한편, 동시에 이 기준 방향과 평행하게(같은 방향으로 평행하게) 또는 역-평행하게(반대 방향으로 평행하게) 기판이 이동된다. 패터닝 디바이스 상의 회로 패턴의 상이한 부분들이 점진적으로 한 타겟부에 전사된다. 일반적으로, 리소그래피 투영 장치가 배율 인자(M)(일반적으로 < 1)를 갖기 때문에, 기판이 이동되는 속력(F)은 투영 빔이 패터닝 디바이스를 스캐닝하는 속력의 인자(M) 배가 될 것이다. 본 명세서에 서술된 바와 같은 리소그래피 디바이스들에 관련된 더 많은 정보는, 예를 들어 본 명세서에서 인용참조되는 US 6,046,792로부터 얻을 수 있다.
패터닝 디바이스로부터 기판으로 회로 패턴을 전사하기에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크(soft bake)와 같은 다양한 과정들을 거칠 수 있다. 노광 이후, 기판은 노광-후 베이크(post-exposure bake: PEB), 현상, 하드 베이크(hard bake) 및 전사된 회로 패턴의 측정/검사와 같은 다른 과정들을 거칠 수 있다. 이러한 일련의 과정들은 디바이스, 예컨대 IC의 개별층을 구성하는 기초로서 사용된다. 그 후, 기판은 에칭, 이온-주입(도핑), 금속화(metallization), 산화, 화학-기계적 연마 등과 같은 다양한 프로세스들을 거칠 수 있으며, 이는 모두 디바이스의 개별층을 마무리하도록 의도된다. 디바이스에서 여러 층이 요구되는 경우, 각각의 층에 대해 전체 과정 또는 그 변형이 반복된다. 최후에는, 디바이스가 기판 상의 각 타겟부에 존재할 것이다. 그 후, 이 디바이스들은 다이싱(dicing) 또는 소잉(sawing)과 같은 기술에 의해 서로 분리되며, 개개의 디바이스들은 캐리어에 장착되고 핀, 볼-그리드 등에 연결될 수 있다. 또는 일부 실시 예들은 시뮬레이션 전에 디바이스를 캡슐화(encapsulate)할 수 있다.
유의되는 바와 같이, 리소그래피는 IC의 제조에 있어서 중심 단계이며, 이때 기판들 상에 형성된 패턴들은 마이크로프로세서, 메모리 칩 등과 같은 IC들의 기능 요소들을 정의한다. 또한, 유사한 리소그래피 기술들이 평판 디스플레이(flat panel display), MEMS(micro-electro mechanical systems) 및 다른 디바이스들의 형성에 사용된다.
반도체 제조 프로세스가 계속해서 진보함에 따라, 통상적으로 "무어의 법칙"이라 칭하는 추세를 따라 기능 요소들의 치수들이 계속 감소되는 한편, 디바이스당 트랜지스터와 같은 기능 요소들의 양은 수십 년에 걸쳐 꾸준히 증가하였다. 현 기술 수준에서, 디바이스들의 층들은 심(deep)-자외선 조명 소스로부터의 조명을 이용하여 기판 상에 디자인 레이아웃을 투영하는 리소그래피 투영 장치들을 이용하여 제조되어, 100 nm보다 훨씬 낮은 치수들, 즉 조명 소스(예를 들어, 193 nm 조명 소스)로부터의 방사선의 파장의 절반보다 작은 치수들을 갖는 개별적인 기능 요소들을 생성한다.
리소그래피 투영 장치의 전형적인 분해능 한계보다 작은 치수들을 갖는 피처들이 프린트되는 이 프로세스는 통상적으로 분해능 공식 CD = k1×λ/NA에 따른 저(low)-k1 리소그래피로서 알려져 있으며, 이때 λ는 채택된 방사선의 파장(통상적으로, 대부분의 경우 248 nm 또는 193 nm)이고, NA는 리소그래피 투영 장치 내의 투영 광학기의 개구수(numerical aperture)이며, CD는 "임계 치수" -일반적으로, 프린트되는 최소 피처 크기- 이고, k1은 실험적인 분해능 인자이다. 일반적으로, k1이 작을수록, 특정한 전기적 기능 및 성능을 달성하기 위하여 회로 설계자에 의해 계획된 형상 및 치수들과 비슷한 패턴을 기판 상에 재현하기가 더 어려워진다.
이 어려움을 극복하기 위해, 정교한 미세조정(fine-tuning) 단계들이 리소그래피 투영 장치 및/또는 디자인 레이아웃에 적용된다. 이들은, 예를 들어 NA 및 광 간섭성(optical coherence) 세팅들의 최적화, 맞춤 조명 방식(customized illumination schemes), 위상 시프팅 패터닝 디바이스들의 사용, 디자인 레이아웃에서의 광 근접성 보정(optical proximity correction: OPC, 때로는 "광학 및 프로세스 보정"이라고도 칭함), 또는 일반적으로 "분해능 향상 기술들"(resolution enhancement techniques: RET)로 정의된 다른 방법들을 포함하며, 이에 제한되지는 않는다. 본 명세서에서 사용되는 바와 같은 "투영 광학기"라는 용어는, 예를 들어 굴절 광학기, 반사 광학기, 어퍼처(aperture) 및 카타디옵트릭(catadioptric) 광학기를 포함하는 다양한 타입의 광학 시스템들을 포괄하는 것으로서 폭넓게 해석되어야 한다. 또한, "투영 광학기"라는 용어는 집합적으로 또는 개별적으로 방사선 투영 빔을 지향, 성형 또는 제어하기 위해 이 디자인 타입들 중 어느 하나에 따라 작동하는 구성요소들을 포함할 수 있다. "투영 광학기"라는 용어는, 광학 구성요소가 리소그래피 투영 장치의 광학 경로 상의 어디에 위치되든지, 리소그래피 투영 장치 내의 여하한의 광학 구성요소를 포함할 수 있다. 투영 광학기는 방사선이 패터닝 디바이스를 지나가기 전에 소스로부터의 방사선을 성형, 조정 및/또는 투영하는 광학 구성요소들, 및/또는 방사선이 패터닝 디바이스를 지나간 후에 방사선을 성형, 조정 및/또는 투영하는 광학 구성요소들을 포함할 수 있다. 투영 광학기는 일반적으로 소스 및 패터닝 디바이스를 배제한다.
본 명세서에서는, IC의 제조에 있어서 특정 사용예에 대하여 언급되지만, 기재내용은 다수의 다른 가능한 적용예들을 갖는다는 것을 명확히 이해하여야 한다. 예를 들어, 이는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 액정 디스플레이 패널, 박막 자기 헤드 등의 제조 시에 채택될 수 있다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서의 "레티클", "웨이퍼" 또는 "다이"라는 용어의 어떠한 사용도 각각 "마스크", "기판" 및 "타겟부"라는 좀 더 일반적인 용어와 교환가능한 것으로 간주되어야 한다는 것을 이해할 것이다.
본 명세서에서, "방사선" 및 "빔"이라는 용어는 (예를 들어, 365, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외 방사선 및 EUV(예를 들어, 5 내지 20 nm 범위 내의 파장을 갖는 극자외 방사선)를 포함하는 모든 형태의 전자기 방사선을 포괄하는 데 사용된다.
본 명세서에서 사용되는 바와 같은 "최적화하는" 및 "최적화"라는 용어는 리소그래피의 결과들 및/또는 프로세스들이 기판 상의 디자인 레이아웃의 더 정확한 투영, 더 큰 프로세스 윈도우 등과 같은 더 바람직한 특성을 갖도록 리소그래피 투영 장치, 리소그래피 프로세스 등을 조정하는 것을 칭하거나 의미한다. 따라서, 본 명세서에서 사용되는 바와 같은 "최적화하는" 및 "최적화"라는 용어는 1 이상의 파라미터에 대한 1 이상의 값의 초기 세트에 비해, 적어도 하나의 관련 메트릭에서 개선, 예를 들어 국부적 최적을 제공하는 1 이상의 파라미터에 대한 1 이상의 값을 식별하는 프로세스을 칭하거나 의미한다. 이 용어는 전역적인 최적을 식별할 필요가 없으며 전역적인 최적의 짧은 개선을 포함할 수 있다. 일 실시예에서, 최적화 단계들은 1 이상의 메트릭에서 추가 개선을 제공하도록 반복적으로 적용될 수 있다. 최적화 과정에서 오류 함수 또는 손실 함수가 최소화된 단계(가령, 최소 또는 최소에 적어도 근접, 또는 최소로 감소)는, 부호가 반전되고 적합도 함수가 최대화되는 단계(가령, 최대 또는 최대에 적어도 근접, 또는 증대로 증가)에 일반적으로 읽혀야 하며, 또한 그 반대도 마찬가지이다.
일부 실시 예에서, 리소그래피 투영 장치는 2 이상의 테이블(예를 들어, 2 이상의 기판 테이블, 기판 테이블 및 측정 테이블, 2 이상의 패터닝 디바이스 테이블 등)을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 디바이스에서는 복수의 다수 테이블들이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비 작업 단계들이 수행될 수 있다. 트윈 스테이지(twin stage) 리소그래피 투영 장치는, 예를 들어 본 명세서에서 인용참조되는 US 5,969,441에서 설명된다.
앞서 언급된 패터닝 디바이스는 1 이상의 디자인 레이아웃의 일부 또는 전체(가령, 이중-패터닝을 위한 디자인 레이아웃의 일부분, 또는 전체 레이아웃)를 특정할 수 있다. 디자인 레이아웃은 CAD(computer-aided design) 프로그램들을 사용하여 생성될 수 있으며, 이 프로세스는 흔히 EDA(electronic design automation)라고 칭해진다. 대부분의 CAD 프로그램은 기능적인 디자인 레이아웃/패터닝 디바이스를 생성하기 위해 사전설정된 디자인 규칙들의 세트를 따른다. 이러한 규칙들은 처리 및 디자인 제한들에 의해 설정된다. 예를 들어, 디자인 규칙들은 회로 디바이스들 또는 라인들이 바람직하지 않은 방식으로 서로 상호작용하지 않을 것을 보장하기 위해, (게이트, 커패시터 등과 같은) 회로 디바이스들 또는 상호연결 라인들 사이의 간격 공차(space tolerance)를 정의한다. 디자인 규칙 제한들 중 1 이상은 "임계 치수"(CD)라고 칭해질 수 있다. 회로의 임계 치수는 라인 또는 홀의 최소 폭, 또는 두 라인들 또는 두 홀들 간의 최소 간격으로서 정의될 수 있다. 따라서, CD는 디자인된 회로의 전체 크기 및 밀도를 결정한다. 물론, 집적 회로 제작의 목표들 중 하나는 원래 회로 디자인을 (패터닝 디바이스를 통해) 기판 상에 충실하게 재현(reproduce)하는 것이다.
본 명세서에서 채택된 "마스크" 또는 "패터닝 디바이스"라는 용어는 기판의 타겟부에 생성될 패턴에 대응하여 입사하는 방사선 빔에 패터닝된 단면을 부여하는 데 사용될 수 있는 일반적인 패터닝 디바이스를 언급하는 것으로 폭넓게 해석될 수 있다; 또한, "광 밸브(light valve)"라는 용어가 이러한 맥락에서 사용될 수도 있다. 전형적인 마스크[투과형 또는 반사형; 바이너리(binary), 위상-시프팅, 하이브리드(hybrid) 등] 이외에, 여타의 이러한 패터닝 디바이스의 예시들로 다음을 포함한다:
- 프로그램가능한 거울 어레이. 이러한 디바이스의 일 예시는 점탄성 제어층 및 반사 표면을 갖는 매트릭스-어드레서블 표면(matrix-addressable surface)이다. 이러한 장치의 기본 원리는, (예를 들어) 반사 표면의 어드레싱된 영역들은 입사 방사선을 회절 방사선(diffracted radiation)으로서 반사시키는 반면, 어드레싱되지 않은 영역들은 입사 방사선을 비회절 방사선으로서 반사시킨다는 것이다. 적절한 필터를 사용하면, 반사된 빔 중에서 상기 비회절 방사선을 필터링하여 회절 방사선만이 남게 할 수 있다; 이러한 방식으로 매트릭스-어드레서블 표면의 어드레싱 패턴에 따라 빔이 패터닝되게 된다. 필요한 매트릭스 어드레싱은 적절한 전자 수단을 이용하여 수행될 수 있다. 이러한 거울 어레이들에 관한 더 많은 정보는, 예를 들어 미국 특허 제 5,296,891호 및 제 5,523,193호로부터 얻을 수 있으며, 이들은 본 명세서에 참조로서 통합된다.
- 프로그램가능한 LCD 어레이. 이러한 구성의 일 예시는 미국 특허 제 5,229,872호에서 주어지며, 이는 본 명세서에 참조로서 통합된다.
비-광학적 패터닝 디바이스는 디자인 레이아웃을 위해 데이터 소스에 커플링되고 레이아웃에 따라 빔을 공간적으로 변조하도록 구성된 전자 빔 변조기를 포함한다. 다른 예는 임프린트 리소그래피용 몰드 및 예를 들어 전기 전도성 또는 절연성 잉크를 갖는 잉크젯 프린터를 포함한다.
간략한 도입부로서, 도 1는 예시적인 리소그래피 투영 장치(10A)를 나타낸다. 주요 구성요소들은 심자외선 엑시머 레이저 소스 또는 극자외선(EUV) 소스를 포함한 다른 형태의 소스일 수 있는 방사선 소스(12A)(앞서 언급된 바와 같이, 리소그래피 투영 장치 자체가 방사선 소스를 가질 필요는 없음); (시그마로서 표시된) 부분 간섭성(partial coherence)을 정의하고, 상기 소스(12A)로부터의 방사선을 성형하는 광학기(14A, 16Aa 및 16Ab)를 포함할 수 있는 조명 광학기; 패터닝 디바이스(18A); 및 기판 평면(22A) 상에 패터닝 디바이스 패턴의 이미지를 투영하는 투과 광학기(16Ac)이다. 투영 광학기의 퓨필 평면에서의 조정가능한 필터 또는 어퍼처(20A)가 기판 평면(22A) 상에 부딪히는 빔 각도들의 범위를 제한할 수 있으며, 이때 가능한 최대 각도는 투영 광학기의 개구수 NA = n sin(Θmax)를 정의하고, n은 투영 광학기의 최종 요소와 기판 사이의 매질의 굴절률이며, Θmax는 기판 평면(22A) 상에 여전히 충돌할 수 있는 투영 광학계로부터 나오는 빔의 최대 각도이다. 방사선 소스(12A)로부터의 방사선은 반드시 단일 파장일 필요는 없다. 대신, 방사선은 상이한 파장 범위에 있을 수 있다. 상이한 파장들의 범위는 본 명세서에서 상호 교환적으로 사용되는 "이미징 대역폭", "소스 대역폭" 또는 단순히 "대역폭"으로 불리는 양에 의해 특징 지어질 수 있다. 작은 대역폭은 소스, 패터닝 디바이스 및 투영 광학계 내의 광학계(예를 들어, 광학계 14A, 16Aa 및 16Ab)를 포함하는 다운 스트림 구성 요소의 색 수차 및 연관된 포커스 오차를 감소시킬 수 있다. 그러나 이것이, 대역폭이 절대로 확대되어서는 안된다는 규칙에 반드시 귀결되는 것은 아니다.
시스템의 최적화 프로세스에서, 시스템의 성능 지수(figure of merit)가 비용 함수로서 표현될 수 있다. 최적화 프로세스는 비용 함수를 최적화(예를 들어, 최소화 또는 최대화)하는 시스템의 파라미터들(디자인 변수들)의 세트를 발견하는 프로세스으로 압축된다. 비용 함수는 최적화의 목표에 따라 여하한의 적절한 형태를 가질 수 있다. 예를 들어, 비용 함수는 시스템의 소정 특성의 의도된 값들(예를 들어, 이상적인 값들)에 대한 이러한 특성[평가 포인트(evaluation point)들]의 편차들의 가중 RMS(root mean square)일 수 있다; 또한, 비용 함수는 이 편차들의 최대값(즉, 가장 심한 편차)일 수도 있다. 본 명세서에서 "평가 포인트들"이라는 용어는 시스템의 여하한의 특성을 포함하는 것으로 폭넓게 해석되어야 한다. 시스템의 디자인 변수들은 시스템 구현의 실용성(practicality)들로 인해 상호의존적이고, 및/또는 유한한 범위로 한정될 수 있다. 리소그래피 투영 장치의 경우, 제약은 흔히 패터닝 디바이스 제조가능 디자인 규칙들, 및/또는 조절가능한 범위들과 같은 하드웨어의 물리적 속성들 및 특성과 관련되며, 평가 포인트들은 기판 상의 레지스트 이미지에 대한 물리적 포인트, 및 도즈 및 포커스와 같은 비-물리적 특성을 포함할 수 있다.
리소그래피 투영 장치에서, 소스는 패터닝 디바이스에 조명(즉, 방사선)을 제공하고, 투영 광학기는 패터닝 디바이스를 통해 기판 상으로 상기 조명을 지향하고 성형한다. "투영 광학기"라는 용어는, 본 명세서에서 방사선 빔의 파면을 변경할 수 있는 여하한의 광학 구성요소를 포함하는 것으로 폭넓게 정의된다. 예를 들어, 투영 광학기는 구성요소들(14A, 16Aa, 16Ab 및 16Ac) 중 적어도 일부를 포함할 수 있다. 에어리얼 이미지(AI)는 기판 레벨에서의 방사선 세기 분포이다. 기판 상의 레지스트 층이 노광되고, 그 안에 잠재적인 "레지스트 이미지"(RI)로서 에어리얼 이미지가 레지스트 층으로 전사된다. 레지스트 이미지(RI)는 레지스트 층에서 레지스트의 가용성의 공간 분포로서 정의될 수 있다. 에어리얼 이미지로부터 레지스트 이미지를 계산하기 위해 레지스트 모델이 사용될 수 있으며, 이 예시는 본 명세서에서 그 전문이 인용참조되는 미국 특허 출원 공개공보 US 2009-0157360호에서 찾아볼 수 있다. 레지스트 모델은 레지스트 층의 속성들(예를 들어, 노광, PEB 및 현상 시 일어나는 화학 프로세스들의 효과들)에만 관련된다. 리소그래피 투영 장치의 광학적 속성들(예를 들어, 소스, 패터닝 디바이스 및 투영 광학기의 속성들)은 에어리얼 이미지를 결정한다. 리소그래피 투영 장치에서 사용되는 패터닝 디바이스는 바뀔 수 있기 때문에, 패터닝 디바이스의 광학적 속성들을 적어도 소스 및 투영 광학기를 포함한 리소그래피 투영 장치의 나머지의 광학적 속성들과 분리하는 것이 종종 바람직하다.
리소그래피 투영 장치에서 리소그래피를 시뮬레이션하는 예시적인 흐름도가 도 2에 예시된다. 소스 모델(31)이 소스의 광학적 특성(방사선 세기 분포 및/또는 위상 분포를 포함함)을 나타낸다. 투영 광학기 모델(32)이 투영 광학기의 광학적 특성(투영 광학기에 의해 야기되는 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함)을 나타낸다. 디자인 레이아웃 모델(35)이 패터닝 디바이스에 의해 형성되는, 또는 패터닝 디바이스 상의 피처들의 일 구성을 나타내는 디자인 레이아웃의 광학적 특성[주어진 디자인 레이아웃(33)에 의해 야기되는 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함]을 나타낸다. 소스 모델(31), 투영 광학기 모델(32) 및 디자인 레이아웃 모델(35)로부터 에어리얼 이미지(36)가 시뮬레이션될 수 있다. 레지스트 모델(37)을 이용하여 에어리얼 이미지(36)로부터 레지스트 이미지(38)가 시뮬레이션될 수 있다. 리소그래피의 시뮬레이션은, 예를 들어 레지스트 이미지 내의 윤곽들 및 CD들을 예측할 수 있다. 일부 실시 예에서, 시뮬레이션은 라인-폭, 측벽 테이퍼 또는 곡률, 직경, 필렛 반경, 모따기 반경, 표면 거칠기, 내부 스트레스 또는 스트레인, 오버레이 등과 같이 시뮬레이션된 프로세스에 의해 시뮬레이션 기판 상에 형성된 시뮬레이션된 패터닝된 구조의 공간 치수를 산출할 수 있다.
일부 실시예에서, 소스 모델(31)은 NA 세팅, 시그마(σ) 세팅들 및 여하한의 특정 조명 형상[예를 들어, 환형, 쿼드러폴(quadrupole) 및 다이폴(dipole) 등과 같은 오프-액시스(off-axis) 방사선 소스들]을 포함하는 소스의 광학적 특성을 나타낼 수 있으며, 이에 제한되지는 않는다. 투영 광학기 모델(32)은 수차, 왜곡, 1 이상의 굴절률, 1 이상의 물리적 크기, 1 이상의 물리적 치수 등을 포함하는 투영 광학기의 광학적 특성을 나타낼 수 있다. 디자인 레이아웃 모델(35)은, 예를 들어 본 명세서에서 그 전문이 인용참조되는 미국 특허 제 7,587,704호에서 설명되는 바와 같은 물리적 패터닝 디바이스의 1 이상의 물리적 속성을 나타낼 수 있다. 시뮬레이션의 목적은, 예를 들어 이후 의도된 디자인과 비교될 수 있는 에지 배치, 에어리얼 이미지 세기 기울기 및/또는 CD를 정확히 예측하는 것이다. 의도된 디자인은 일반적으로 전-OPC 디자인 레이아웃으로서 정의되며, 이는 GDSII 또는 OASIS와 같은 표준화된 디지털 파일 포맷 또는 다른 파일 포맷으로 제공될 수 있다.
다양한 패터닝 시스템 및 프로세스는 도 3 및 도 4를 참조하여 이하에 설명되는 기술로 특성화될 수 있다. 일부 실시 예에서, 특성화는 기판 상에 검사 위치 세트를 생성하는 것을 포함할 수 있는데, 이 위치는 도 3을 참조하여 이하에서 설명되는 바와 같이, 패터닝 프로세스의 프로세스 특성의 변화에 비교적 민감한 패턴 내의 구조에 대응한다. 일부 실시 예는 도 4를 참조하여 이하에서 설명되는 바와 같이, 패터닝 프로세스의 프로세스 윈도우를 결정하기 위해 일련의 검사 위치를 사용할 수 있다. 일부 실시 예에서, 이들 기술은 비교적 빠르고 정확한 프로세스 특성화를 용이하게 할 수 있다.
일부 실시 예에서,도 3에 도시된 바와 같이, 프로세스(50)는 프로세스 특성화를 위한 검사 위치를 선택할 수 있다. 일부 구현 예에서, 검사 위치는 패터닝 프로세스의 하나 이상의 프로세스 특성의 변화에 상대적으로 민감한 패턴 내의 구조의 위치일 수 있다. 그러한 구조의 예는, 주어진 패터닝 프로세스로 재생하기가 어려운 피처들, 예를 들어, 서로 상대적으로 가깝게 위치된 피처들, 상대적으로 작고 고립된 피처들, 또는 가령 패터닝 프로세스에 사용되는 방사선의 파장에 비하여 비교적 복잡한 형상들을 갖는 피처들을 포함한다. 흔히 주어진 패턴은 패턴화하기 쉬운 피처와 상대적으로 까다로와서 포커스 드리프트, 노광, 레지스트 화학, 광학 요소의 열 변형, 정렬 불량과 같은 패터닝 프로세스 내 변화에 민감한 피처의 서브 세트를 포함한다.
검사 위치는 다양한 포맷으로 표현될 수 있다. 일부 실시 예에서, 검사 위치는 기판상의 절대 위치, 예를 들어 노치 또는 정렬 마크에 대한 X 및 Y 좌표로 표현된다. 다른 예에서, 검사 위치는 예를 들어, 스크라이브 라인의 정렬 마크와 같이, 패턴 내의 정렬 마크에 대한 직각 오프셋 거리로서 기판 상의 노광 필드와 관련하여 표현된다. 다른 예에서, 검사 위치는 노광 필드 내의 다이 또는 다른 반복된 패턴에 대해 표현된다. 일부 실시 예에서, 검사 위치는 관심 패턴 구조를 둘러싸는 바운딩 박스 또는 다른 다각형으로 표현된다. 일부 실시 예에서, 검사 위치는 그러한 구조에 걸쳐있는 선들, 예를 들어 구조체와 오직 그 구조체에 걸쳐서 표현된다.
일부 실시 예에서, 검사 위치는 특정 메트롤로지 툴로의 임포트(import)에 적합한 포맷으로 표현될 수 있다. 예를 들어, 일부 실시 예에서, 측정 위치는 자동화된 전자빔 검사 툴로의 임포트에 적합한 포맷으로 표현될 수 있다. 일부 실시 예에서, 그러한 툴은 웨이퍼를 수취하고, 기판 상의 기준 마크(예를 들어, 특정 노광 필드에 대한 마크의 경우)에 전자 빔을 정렬한 다음, 임포팅된 측정 위치의 세트 각각으로 반복적으로 이동하고, 예를 들어 구조를 이미징함으로써 특정된 위치에서 구조의 측정을 수행한다.
일부 실시 예에서, 이러한 이미지 또는 다른 획득된 공간적으로 샘플링된 세기 데이터는 이미지 처리 알고리즘으로 처리될 수 있다. 예를 들어, Canny-Derryhe 에지 검출 루틴과 같은 에지 검출 알고리즘이 획득된 데이터에 대해 실행되어 피처의 에지를 나타낼 수 있다. 일부 실시 예에서, 에지들 사이의 거리는 라인 폭, 비아 직경, 측벽 슬로프 및 코너 반경과 같은 측정 위치에서의 패턴 구조의 공간 치수를 나타내기 위해 측정될 수 있다. 이러한 특별한 치수의 예로서 임계 치수를 포함한다. 일부 실시 예에서, 각각의 검사 위치는, 대응 구조가 그 검사 위치에 대응하는 하나 이상의 측정 값으로 특성화되는 이미지 처리 레시피와 관련될 수 있다. 일부 실시 예에서, 검사 위치의 수는 상대적으로 클 수 있으며, 예를 들어, 노광 필드 당 100 이상, 종종 1,000 이상일 수 있으며, 검사 프로세스는 가령 7F, No.18, Puding Road, East Dist., Hsinchu City 300, Taiwan (R.O.C.) 소재의 Hermes Microvision, Inc.로부터의 HMI 전자 빔 검사 시스템으로 자동화될 수 있다.
일부 실시 예에서, 측정 위치 세트는, 브라이트 필드 검사 툴, 수동 광학 현미경, 프로파일미터, 스캐터로미터(scatterometer), 원자력 현미경(atomic force microscopes), 집중 이온빔 섹션 툴(focused ion beam sectioning tools) 등을 포함하는 다른 유형의 메트롤로지 툴로의 임포트에 적합한 포맷으로 표현될 수 있다. 일부 실시 예들에서, 측정 위치들은 예를 들어 커패시턴스, 저항, 임계 전압, 전류 누설, 기생 커패시턴스, 기생 인덕턴스 등을 평가하기 위한 목적으로, 그러한 테스트 구조의 논리적 어드레스와 같은 전기적 테스트 구조들의 성능에 의해 표현될 수있다.
전술한 바와 같이, 어떤 구조가 변화된 프로세스 특성에 민감할 가능성이 더 큰지를 사전에 알면 프로세스 특성화를 신속하게 처리할 수 있다. 어떤 경우에는, 변화하는 프로세스 조건 하에서 형성된 패턴과 비교하기 위한 기준 패턴의 필요성이 제거될 수 있다. 이는 프로세스 윈도우 특성화 이전에 패터닝 프로세스의 센터링이나 패터닝 프로세스의 센터링 조정(refinement)에 대한 필요성 또는 소요 시간을 감소시킬 수 있다. 일부 실시 예는 패터닝 시스템에 대해 12 시간 이상의 가동 시간을 재획득할 수 있다. 일부 실시 예에서, 프로세스-윈도우 특징은 프로세스 센터링과 동시에 수행될 수 있다. 또는 일부 실시 예에서, 종래의 프로세스 센터링 기술이 사용될 수 있고, 측정 위치는, 예를 들어 민감한 구조의 위치에 대응하는 잠재적 결함에 응답하여 결함이 검출되는 임계 스코어를 낮춤으로써, 잠재적인 결함을 평가하는데 사용될 수 있다.
일부 실시 예에서, 프로세스(50)는 블록(52)에 의해 표시된 바와 같이, 특성화될 패터닝 프로세스에 대한 패턴을 얻는 단계를 포함한다. 전술한 바와 같이, 특성화는 프로세스 자격(qualification) 및 프로세스 윈도우 측정을 포함하여 다양한 형태를 취할 수 있다. 일부 실시 예에서, 패턴은 디자인 레이아웃일 수 있거나, 패턴은 예를 들어 서브 해상도 어시스트 피처, 광 근접성 보정 및 위상 시프트 조정을 포함하는 디자인 레이아웃에 기초하여 생성된 마스크의 최적화된 패턴일 수 있다. 일부 실시 예에서, 패턴은 층에 대응하는 더 큰 패턴의 서브 세트일 수 있으며, 더 큰 패턴은 이중 패터닝의 목적을 위해 서브 세트로 분할된다. 일부 실시 예에서, 패턴은 마스크 샵으로부터 획득된 레티클에 대응하는 패턴이고, 프로세스(50)는 레티클이 생산으로 배포(release)되기 전에 레티클의 자격검증을 위해 수행될 수 있다. 일부 실시 예에서, 패턴은, 일부 실시 예에서, 방사선이 차단되는 레티클 상의 위치 및 방사선이 통과할 수 있는 레티클 상의 위치뿐 아니라 위상 시프트를 가령 픽셀과 함께 특정할 수 있다. 어떤 경우, 패턴은 전자 데이터, 예를 들어 마스크 숍이 패턴을 레티클에 기록하기 위해 사용하는 데이터 파일로서 얻어진다.
다음으로, 일부 실시 예는 블록(54)에 의해 지시된 바와 같이 각각 상이한 프로세스 특성 하에서 복수의 상이한 시뮬레이션들로 패터닝 프로세스를 시뮬레이션할 수 있다. 시뮬레이션은 도 2를 참조하여 상술한 기술들에 따른 시뮬레이션을 포함할 수 있다. 시뮬레이션 소프트웨어의 예는 4211 Burton Drive, Santa Clara, CA 95054, USA 소재의 Brion Technologies Inc.로부터 이용 가능하며, 프로세스 윈도우 최적화를 위한 소프트웨어를 포함한다. 일부 실시 예에서, 시뮬레이션은 패터닝 프로세스에서 사용되는 패터닝 시스템의 속성이 반영되어 자격검증될 수 있으며, 예를 들어 방사선의 파장, 패터닝 시스템의 유형, 레지스트의 유형, 침지 유체의 광학 특성, 레지스트 도포, 하드 백 및 현상 등을 위한 사전 및 사후 패터닝 레시피(pre-and-post patterning recipes) 등일 수 있다.
일부 실시 예에서, 시뮬레이션은 변화하는 프로세스 특성 하에서 이러한 패터닝 시스템으로 얻어진 패턴의 패터닝을 시뮬레이션할 수 있으며, 각각의 시뮬레이션은 상이한 프로세스 특성 세트에 대응한다. 변경될 수 있는 프로세스 특성의 예는 초점, 노광 등을 포함한다. 일부 실시 예에서, 프로세스 특성은, 변화되는 프로세스 조건들의 수에 의존하여, 2차원 매트릭스, 3 차원 매트릭스 또는 보다 높은 차원의 매트릭스와 같은 매트릭스에 따라 변경되어, 각 범위를 통해 프로세스 특성의 다차원에서의 변동의 각 순열(permutation)을 커버할 수 있다.
프로세스 특성이 변화되는 범위는, 패터닝 시스템을 갖는 그러한 프로세스 특성에서의 이전의 드리프트 경험에 기초하거나 또는 프로세스 특성의 공차(tolerance)에 관한 제조자 가이드에 기초하여 선택될 수 있다. 일부 실시 예에서, 범위는 예를 들어 프로세스를 최적화 또는 달리하기 위해 프로세스 특성에 대한 적절한 세팅을 식별하기 위해 이전에 관찰된 드리프트보다 더 클 수 있다. 일부 실시 예에서, 프로세스 엔지니어는, 최적의 설정과 증가분을 발견할 것으로 예상되는 각각의 프로세스 특성의 범위를 특정하여 그 범위를 통해 프로세스 특성을 조정시킬 수 있다.
일부 실시 예에서, 시뮬레이션의 각각의 경우는 특정 포커스 및 도즈와 같이 변경될 프로세스 특성의 다른 순열을 적용할 수 있다. 일부 실시 예들에서, 각각의 연속적인 시뮬레이션 사이에서 하나의 증가분만큼 변화되는 하나의 프로세스 특성을 갖는 연속적인 시뮬레이션들이 수행될 수 있다. 또는 일부 실시 예에서, 프로세스를 가속화하기 위해, 시뮬레이션의 다수 또는 모두가 동시에 수행될 수 있으며, 각각은 상이한 프로세스 특성 세팅을 갖는다.
일부 실시 예에서, 시뮬레이션의 결과는 시뮬레이션된 프로세스의 결과로서 기판 상에 형성될 것으로 기대되는 패턴의 2 차원 또는 3 차원 모델, 예를 들어 레지스트의 3 차원 모델일 수 있으며, 이는 레지스트가 현상된 후에 기판 상에 존재하기 때문이다. 또는 일부 실시 예는 레지스트의 화학적 및 기계적 성질을, 예를 들어 레지스트가 현상된 후에 레지스트의 일부가 남아 있을 것으로 예상되는 3 차원 모델로서 모델링할 수 있다. 일부 실시 예에서, 모델은 메쉬로 표현될 수 있거나, 모델은 예를 들어 픽셀 또는 복셀(voxels)로 이산화될 수 있으며, 각각의 단위는 레지스트의 특성을 나타내는 속성을 갖는다.
다음으로, 각각의 시뮬레이션 결과에 대해, 일부 실시 예는 블럭(56)에 의해 지시된 바와 같이, 각각의 시뮬레이션이 나타내는 각각의 시뮬레이션 결과에서 허용될 수 없는 피처를 검출할 수 있다. 일부 실시 예에서, 수취된 패턴은 패턴 내의 다양한 구조에 대한 디자인 엔지니어 또는 전자 디자인 자동화 소프트웨어에 의해 규정된 공차와 연관될 수 있다. 예는 라인 폭, 표면 거칠기, 코너 반경, 측벽 형상(예를 들어, 곡률 또는 경사), 오버레이 편차 등에서의 허용 가능한 변화를 포함한다. 일부 실시 예에서, 이들 규칙은 규칙을 만족시키는 구조와 규칙을 만족하지 않는 구조를 구별하기 위해 시뮬레이션 결과와 비교될 수 있다. 일부 실시 예에서, 실패한 구조는 각각의 시뮬레이션이 이러한 규칙 하에서 허용될 수 없는 것을 나타내는 피처로서 검출될 수 있다. 일부 실시 예에서, 특정된 공차로부터의 편차의 양은 편차의 양에 따라 구조를 랭킹(순위화)하기 위해 검출된 구조와 관련 될 수 있다.
이러한 규칙들과 비교될 패턴의 부분들은 다양한 기술들로 선택될 수 있다. 예를 들어, 일부 실시 예는 패턴을 이산화하고, 시뮬레이션 결과의 구조를, 예를 들어, 라인을 따라 일정 간격으로 디자인 공차와 비교할 수 있다. 다른 예에서, 일부 실시 예는 종결 선(terminating line)의 각 인스턴스, 코너의 각 인스턴스 또는 비아의 각 인스턴스와 같은 특정 형상의 각 인스턴스에 이러한 규칙을 적용할 수 있다. 결과적으로, 일부 실시 예에서, 단계는 시뮬레이션에 대응하는 소정의 세트의 프로세스 특성 하에서 실패할 가능성이 있는 것으로 간주되는 피처들의 세트를 산출할 수 있고, 어떤 경우에는 각각의 이러한 피처의 실패 정도의 측정치를 산출할 수도 있다. 또한, 일부 실시 예는 각각의 시뮬레이션에 대해 이러한 데이터 구조를 생성할 수 있다.
따라서, 예를 들어 프로세스가 적절하게 센터링되는 경우에 근접한 일부 시뮬레이션은 시뮬레이션에 기초하여 실패할 것으로 예상되는 상대적으로 작은 세트의 피처를 가질 수 있다. 예를 들어, 그 프로세스 특성이 적절하게 센터링되는 경우로부터 상대적으로 멀리 떨어져 있는 주어진 프로세스 특성 세트를 갖는 다른 시뮬레이션은 실패할 것으로 예상되는 상대적으로 많은 수의 검출된 피처를 가질 수 있다. 일부 실시 예에서, 상이한 유형의 피처는 상이한 방식으로 상이한 프로세스 특성에 민감하기 때문에, 일부의 경우, 어떤 피처는 가령 포커스가 변화함에 따라 실패할 것으로 예상되는 반면 다른 피처는 노광이 묻힐 때 실패할 것으로 예상된다.
이러한 피처를 식별하는 것은 사소하지 않은 작업이다. 흔히 피처는 패턴의 비교적 작은 부분이다. 이러한 피처는 수백 평방 밀리미터에 걸쳐 있는 패턴에서 100 나노미터의 스케일에 해당할 것이다. 이와같이, 민감한 피처는 "건초 더미에서 바늘" 문제로 어려움을 겪는다. 전통적으로, 이는 센터링된 프로세스로 생성된 패턴과 변화된 프로세스로 생성된 패턴을 비교하고 상이한 부분의 이미지에만 주의를 기울임으로써 해결되었다. 그러나 앞서 설명한 이유 때문에, 프로세스 윈도우 특성화 전에 프로세스 센터링을 수행해야 하는 경우 이 프로세스가 상대적으로 느려질 수 있다. (상술한 바와 같이, 실시 예는 또한 특성화 이전의 종래의 프로세스 센터링 방식과 일치한다.)
일부 실시 예에서, 실패한 피처는 예를 들어, 후보 검사 위치와 같은 다양한 상이한 형태로 특성화될 수 있다. 어떤 경우에, 상술한 검사 레시피는 실패할 것으로 예상되는 특정 공차에 기초하여 자동적으로 선택되거나 생성될 수 있으며, 예를 들어, 두 에지 사이의 거리는 허용 가능한 라인 폭의 편차 또는 피처들 간의 간격에 대응할 수 있다. 이들 검사 레시피는 몇몇 실시 예에서는 각 검사 위치와 관련될 수 있고, 메트롤로지 툴로의 위치와 함께 임포트될 수 있다.
다음으로, 일부 실시 예는 블록(58)에 의해 표시된 바와 같이, 검출된 피처들에 기초하여 피처들의 서브 세트를 선택할 수 있다. 전술한 바와 같이, 각각의 시뮬레이션은 검출될 수 있는 피처들의 세트를 산출할 수 있고, 일부 시뮬레이션은 실패할 것으로 예측되는 비교적 많은 수의 그러한 검출된 피처들을 산출하고, 적절하게 센터링된 프로세스의 센터 포인트에 더 근접한 다른 시뮬레이션은 더 적은 수를 포함한다. 일부 실시 예는 다양한 프로세스 특성에 대한 이들 피처의 민감도에 기초하여 시뮬레이션 결과의 집합 중에서 피처의 서브 세트를 선택할 수 있다.
민감도는 다양한 상이한 방식으로 특성화될 수 있다. 일부 실시 예는 시뮬레이션에 따라 주어진 프로세스 특성에 대해 이러한 피처의 치수의 부분 도함수를 계산할 수 있으며, 그 다음에 부분 도함수가 0차 부분 도함수의 어느 한 쪽에서 일부 임계치를 초과하는 피처를 선택한다. 또는 일부 실시 예는 피처가 프로세스 특성에서의 비교적 적은 양의 변화 내에서 어떤 공차로부터 임계량 이상으로 벗어나는 피처를 선택할 수 있다. 일부 실시 예에서, 피처는 다양한 변화하는 프로세스 특성 간의 상호 작용에 기초하여 선택될 수 있다. 예를 들어, 혼합 도함수(mixed derivative)를 기반으로 하거나, 다양한 프로세스 특성에서의 변화를 갖는 치수의 변화량의 가중된 조합을 기반으로 한다. 일부 실시 예는 각각의 프로세스 변화에서 각 피처에 의해 소모된 공차의 백분율을 계산할 수 있고, 그 다음 피처가 프로세스 특성(또는 이들의 가중된 조합)에서 가장 작은 편차에서 그들의 전체 공차를 소모하는 것을 기초로 피처를 선택할 수 있다. 일부 실시 예에서, 검출된 것으로 간주되는 시뮬레이션 내의 각 피처는 이들 값 중 하나 이상에 기초하여 감도 스코어가 할당될 수 있고, 피처는 감도 스코어에 따라 랭킹될 수 있다. 일부 실시 예에서, 임계치 랭킹 위 또는 임계치 스코어 위의 피처가 선택될 수 있다. 따라서, 시뮬레이션된 결과들에 기초하여, 일부 실시 예들은 주어진 프로세스 특성 또는 프로세스 특성의 조합에서 상대적으로 작은 변화 하에서 실패할 것으로 예상되는 피처들을, 큰 변화 하에서 실패한 것으로 여겨지는 다른 피처들과 비교하여 식별 할 수 있다.
다음으로, 일부 실시 예는 블록(60)에 의해 표시된 바와 같이 선택된 피처 서브 세트에 기초하여 검사 위치를 결정할 수 있다. 일부 실시 예에서, 검사 위치는 피처가 식별되는 방법일 수 있으며,이 경우 선택된 목록 또는 세트는 검사 위치를 지정할 수도 있다. 다른 경우에는, 실패로 간주되는 피처가 후속 처리로 검사 위치를 결정하는 데 사용될 수 있다. 예를 들어, 실패한 피처는 (예를 들어, 고립된 선, 조밀한 선, 코너, 비아 등으로) 분류될 수 있고 다양한 유형의 검사 또는 검사 위치에 매핑될 수 있다.
일부 실시 예에서, 프로세스(50)는 이하 설명되는 컴퓨터 시스템의 하나 이상의 인스턴스로 수행될 수 있다. 일부 실시 예에서, 그러한 컴퓨터 시스템은 패터닝 시스템의 일부일 수 있거나, 또는 그러한 컴퓨터 시스템은 예를 들어 원격 데이터 센터에서 별도로 동작될 수 있다. 일부 실시 예들에서, 현재 설명된 단계들을 수행하기 위한 코드가 아래에 설명되는 비-일시적인 기계-판독가능 매체의 하나 이상의 예시 내에 인코딩될 수 있어서, 프로그램 명령어들이 데이터 처리 장치에 의해 실행될 때, 본 명세서에 설명된 동작들이 효과를 발휘한다.
일부 실시 예에서, 선택된 검사 위치는 도 4에 도시된 프로세스 윈도우 특성화 프로세스(70)에서 사용될 수 있다. 일부 실시 예는, 블록(72)으로 나타낸 바와 같이, 패터닝 프로세스를 위한 검사 위치 세트를 획득하는 단계를 포함할 수 있다. 일부 실시 예에서, 이 획득된 세트는 도 3의 프로세스를 수행함으로써 획득될 수 있거나, 또는 검사 위치는 예를 들어 경험적으로, 예를 들어, 민감하다고 알려진 구조를 나타내는 주어진 디바이스에 대한 전기적 데이터에 기초하거나 또는 임계치 공간 치수보다 작은 치수를 갖는 이러한 구조와 같이 시뮬레이션이 없이도 프로세스 특성에 민감하다고 예상되는 구조에 기초하는 것과 같은 다른 기술들을 사용하여 획득될 수 있다.
다음으로, 일부 실시 예는 블록(74)에 의해 지시된 바와 같이 변화하는 프로세스 특성 하에서 하나 이상의 기판을 패터닝할 수 있다. 일부 실시 예들에서, 이러한 패터닝 프로세스는 상술된 시뮬레이션된 패터닝 프로세스와 대조적으로, 패턴을 기판에 전달하는 (시뮬레이션되지 않은) 패터닝 프로세스와 관련하여 도 3을 참조하여 앞서 설명된 패턴을 사용할 수 있다. 일부 실시 예에서, 변화하는 프로세스 특성은 예를 들어 포커스 노광 매트릭스 또는 변화하는 프로세스를 위한 다른 기술에 따라 변경될 수 있다. 일부 실시 예들에서, 이 단계에서 사용되는 패터닝 시스템의 피처들 및 속성들은 상술한 시뮬레이션들에서 설명될 수 있다.
일부 실시 예에서, 이러한 패터닝 단계는 패터닝 프로세스를 먼저 센터링하지 않고 또는 주어진 프로세스 특성화 작업에서 패터닝 프로세스를 재-센터링하지 않고 수행될 수 있다. 예를 들어, 일부 실시 예는 프로세스를 경험적으로 최적화함으로써 프로세스의 센터 포인트를 결정하기 위해 다양한 프로세스 특성 하에서 하나 이상의 기판 패터닝 과정(round)을 먼저 겪지 않고 하나 이상의 기판을 패터닝할 수 있다. 결과적으로, 일부 실시 예는 몇몇 종래의 기술에 비해 비교적 신속하게 프로세스-윈도우 특성화 단계로 진행할 수 있다.
이는 이전의 장비 캘리브레이션 또는 프로세스 특성화 작업이 수행되지 않았음을 말하는 것은 아니다. 예를 들어, 신제품 패터닝 시스템은 종종 반도체 제조 설비에 초기 설치될 때 특성화되고 조정된다. 이 단계는 주어진 패턴에 대한 프로세스의 센터링과 구별된다. 유사하게, 새로운 패턴이 제조 프로세스에서 자격 적합할 수도 있지만, 언젠가 나중에 패턴 장비 또는 프로세스에서의 변경은 새로운 소모품 재료의 도입, 예정된 유지 보수의 수행과 같은 프로세스 윈도우의 새로운 특성화를 보증할 수 있으며, 프로세스의 초기 센터링은 장비가 온라인 상태로 복귀 할 때 발생할 수 있는 센터링과는 구별될 수 있다. 따라서, 이러한 초기 프로세스 특성화 및 센터링 단계가 수행되었다 하더라도, 주어진 프로세스 윈도우 특성화동안 통상적으로 다시 수행되었던 프로세스 센터링 단계를 회피함으로써 상당한 시간이 절약될 수 있다. (즉, 전술한 바와 같이, 일부 실시 예는 또한 프로세스 윈도우의 센터를 재 특성화하고 본 기술을 다른 용도로 사용할 수 있다.)
다음으로, 일부 실시 예는 블록(76)에 의해 표시된 바와 같이, 피처의 서브 세트의 적어도 일부가 대응하는 검사 위치에서 하나 이상의 기판 상에 허용 불가능한 패턴 구조를 산출하였는지 여부를 프로세스 특성의 변화 각각에 대해 결정할 수있다. 일부 실시 예들에서, 메트롤로지 툴은 기판 상의 패턴에 자동으로 정렬될 수 있고, 그 다음에 결과적인 패턴화된 구조의 특정 측정을 수행하기 위해 검사 위치들 각각으로 변환될 수 있다. 일부 실시 예에서, 이러한 측정된 위치는 허용 가능한 라인 폭, 오버레이, 측벽 각도 등과 같은 결과적인 구조에 대한 특정 공차와 비교될 수 있다. 전술한 바와 같이, 일부 실시 예에서, 검사 위치는 이미지 처리 루틴 및 대응하는 허용 가능한 공차와 관련될 수 있다. 일부 경우에 있어서, 검사 위치들 각각은, 각각의 위치가 실패한 구조와 관련되는지의 여부를 나타내는 값과 관련될 수 있다. 일부 실시 예들에서, 각각의 실패한 구조는 구조물이 공차 내 또는 외에 있는 정도를 나타내는 척도와 관련될 수 있다.
검사 위치의 랭킹은 검사를 신속하게 하기 위해 사용될 수 있다. 일부 실시 예에서, 검사 위치는 시뮬레이션 세트에 의해 지시된 바와 같이 측정 위치의 감도에 따라 랭킹이 매겨질 수 있으며, 이 랭킹은 검사 프로세스를 단축시키는데 사용될 수 있다. 예를 들어, 일부 실시 예는 감도가 감소하는 순서로 위치를 검사하고, 임계 위치의 검사된 위치가 통과한 후에 검사 프로세스를 종료할 수 있으며, 한번 더 민감한 위치가 프로세스를 통과하면 덜 민감한 위치 또한 통과할 것으로 예상될 수 있다. 단축 프로세스는, 변화된 프로세스 특성이 상이한 양의 불량을 야기할 수 있기 때문에, 프로세스-특성-세팅 기반으로 수행될 수 있다.
일부 실시 예에서, 상기 단계는 하나 이상의 기판 상에 허용 불가능한 패턴 구조를 산출한 피처 각각을 식별하는 단계를 포함할 수 있다. 일부 실시 예에서,이 단계는 실패의 양 또는 빈도를 식별하는 단계를 포함할 수 있다. 결과적으로, 일부 실시 예에서, 예를 들어 기판 상의 하나 이상의 노광 필드에 적용되는 변화된 프로세스 특성 세트는 허용되지 않는 패턴 구조를 산출한 피처 양의 일부 특성화와 관련될 수 있다.
본 기술은 어떤 경우에는 결함을 검출하기 위한 기준 패턴을 필요로 하지 않는 특정 유형의 메트롤로지 툴의 사용을 용이하게 할 수 있다. 예를 들어, 일부 실시 예는 기판에 정렬되고, 노광 필드에 정렬된 다음, 노광 필드 내의 각각의 측정 위치로 이동하여 각각의 검출된 구조를 이미징하는 자동화된 전자빔 현미경으로 측정 위치를 검사할 수 있고, 이들 이미지를 구조물의 공차와 비교한다. 일부 경우에 있어서, 메트롤로지동안 전자빔 현미경을 사용하여 전체 패턴을 스캐닝하는 것은 상대적으로 느리고 비용이 많이 드는 프로세스가며, 따라서, 어떤 위치에 결함이 있을 가능성이 큰지 사전에 인지하는 것은, 어떤 경우에는 이러한 툴의 사용을 매우 가속화하여 프로세스를 특성화할 수 있다. 일부 실시 예는, 자동화된 전자 빔 검사 도구가 속도와 포괄성(comprehensiveness) 사이의 절충에 따라, 24 시간 미만, 예를 들어 12 시간 미만 또는 1 시간 미만으로 피처를 검사할 수 있도록 피처를 선택할 수 있지만, 속도가 문제되지 않는 경우 검사하는데 더 오랜 시간이 걸리는 피처 세트를 선택할 수 있다. 프로파일미터(profilometers), 집중 이온빔 검사 및 원자력 현미경을 포함하는 상대적으로 작은 "시야(field-of-view)"를 갖는 다른 유형의 메트롤로지에도 유사한 이점이 기대된다. 즉, 일부 실시 예는 다른 유형의 메트롤로지와도 일치하며, 예를 들어 브라이트 필드 검사를 위한 임계 값은 예상되는 구조 감도에 기초하여 상이한 위치에 대해 조정될 수 있다.
다음으로, 일부 실시 예는 블럭(78)에 의해 지시된 바와 같이 허용 가능한 결과를 생성하는 프로세스 특성의 범위를 결정할 수 있다. 일부 실시 예에서, 상기 단계는 패터닝 프로세스에 대한 센터 포인트를 결정하는 단계를 포함할 수 있다. 일부 실시 예에서, 결과적인 구조에서의 실패량은 프로세스 특성의 각 순열과 관련된다. 일부 실시 예는 가장 적은 양의 불량을 생성하는 순열을 센터 포인트로 선택할 수 있다. 다른 실시 예는 센터 포인트(예를 들어, 최적의 초점 및 노광 세팅)를 선택하기 위해 더 진보된 통계 기술을 사용할 수 있다. 예를 들어, 2 차원 또는 그 이상의 표면과 같은 표면은 변화되는 프로세스 특성의 양에 대응하는 다수의 치수를 갖는 표면과 같은 최종 데이터에 적합할 수 있다. 일부 실시 예들에서, 표면에 대한 최소값이 센터 포인트로서 선택될 수 있고, 프로세스 윈도우는 표면이 실패의 임계량을 가로지르는 그 최소값 주위의 경계에 따라 정의될 수 있다. 따라서, 일부 실시 예는, 노광의 센터 포인트, 최대 노광 및 최소 노광과 함께 포커스 용 센터 포인트, 최대 포커스 및 최소 포커스를 특정할 수 있다. 일부 실시 예는 또한 포커스 및 노광의 가중된 조합에 대한 최대값 또는 포커스 및 노광의 가중된 조합에 대한 최소값과 같은 프로세스 특성의 상호 작용에 대한 최대값 및 최소값을 지정할 수 있다.
다음으로, 일부 실시 예는 블록(80)에 의해 지시된 바와 같이 패터닝 프로세스가 프로세스 특성의 범위 내에 남아 있는지 여부를 감지함으로써 패터닝 프로세스를 모니터링할 수 있다. 상기 단계는 상기한 기술로 식별된 센터 포인트에 대응하는 세트 포인트로 패터닝 프로세스를 수행하는 단계를 더 포함할 수 있다. 예를 들어, 일부 실시 예는 패터닝 프로세스의 포커스가 포커스에 대한 최대값을 초과하는지 결정하고, 이러한 조건을 검출하는 것에 응답하여 기판을 재 작업하거나 장비 세팅을 조정하거나 유지 보수를 수행할 수 있다.
변화된 프로세스 특성 하에서 시뮬레이션을 통해 프로세스 특성이 변화함에 따라 미리 실패할 가능성이 있는 구조물들을 식별함으로써, 일부 실시 예들은 다양한 이점을 제공할 수 있다. 여기에는 프로세스 센터링이 윈도우 특성화와 통합되면서 신속한 프로세스 윈도우 특성화가 포함된다. 이전에 기준 패턴으로 사용된 기판 공간이 테스트 조건에 사용될 수 있으므로, 장점에는 고해상도 프로세스 특성 데이터가 포함될 수 있다. 장점은 다양한 메트롤로지 유형의 정확성을 신속화시키거나 향상시키는 것을 포함할 수 있다. 그러나, 모든 실시 예들이 이러한 혜택들 중 전부 또는 임의를 제공하는 것은 아니며, 다양한 엔지니어링 및 비용 절충이 이러한 장점 또는 상이한 장점의 서브 세트의 추구를 보증할 수 있다는 점에 유의해야 한다.
도 5는 본 명세서에 개시된 최적화 방법들 및 흐름들을 구현하는 데 도움이 될 수 있는 컴퓨터 시스템(100)을 나타내는 블록 다이어그램이다. 컴퓨터 시스템(100)은 정보를 전달하는 버스(102) 또는 다른 통신 기구, 및 정보를 처리하는 버스(102)와 커플링된 프로세서(104)[또는 다중 프로세서들(104 및 105)]를 포함한다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 의해 실행될 정보 및 명령어들을 저장하는 RAM(random access memory) 또는 다른 동적 저장 디바이스와 같은, 버스(102)에 커플링된 주 메모리(106)를 포함한다. 또한, 주 메모리(106)는 프로세서(104)에 의해 실행될 명령어들의 실행 시 임시 변수(temporary variable)들 또는 다른 매개 정보(intermediate information)를 저장하는 데 사용될 수도 있다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 대한 정적 정보 및 명령어들을 저장하는 버스(102)에 커플링된 ROM(read only memory: 108) 또는 다른 정적 저장 디바이스를 포함한다. 정보 및 명령어들을 저장하는 자기 디스크 또는 광학 디스크와 같은 저장 디바이스(110)가 제공되며 버스(102)에 커플링된다.
컴퓨터 시스템(100)은 버스(102)를 통해, 컴퓨터 사용자에게 정보를 보여주는 CRT(cathode ray tube) 또는 평판(flat panel) 또는 터치 패널 디스플레이(touch panel display)와 같은 디스플레이(112)에 커플링될 수 있다. 영숫자 및 다른 키들을 포함한 입력 디바이스(114)는 정보 및 명령 선택(command selection)들을 프로세서(104)로 전달하기 위해 버스(102)에 커플링된다. 또 다른 형태의 사용자 입력 디바이스는 방향 정보 및 명령 선택들을 프로세서(104)로 전달하고, 디스플레이(112) 상의 커서의 움직임을 제어하는 마우스, 트랙볼(trackball) 또는 커서 방향키들과 같은 커서 제어부(cursor control: 116)이다. 이 입력 디바이스는, 통상적으로 디바이스로 하여금 평면에서의 위치들을 명시하게 하는 2 개의 축선인 제 1 축선(예를 들어, x) 및 제 2 축선(예를 들어, y)에서 2 자유도를 갖는다. 또한, 입력 디바이스로서 터치 패널(스크린) 디스플레이가 사용될 수도 있다.
일 실시예에 따르면, 주 메모리(106)에 포함된 1 이상의 명령어들의 1 이상의 시퀀스들을 실행하는 프로세서(104)에 응답하여 컴퓨터 시스템(100)에 의해 최적화 프로세스의 부분들이 수행될 수 있다. 이러한 명령어들은 저장 디바이스(110)와 같은 또 다른 컴퓨터-판독가능한 매체로부터 주 메모리(106)로 읽혀질 수 있다. 주 메모리(106) 내에 포함된 명령어들의 시퀀스들의 실행은, 프로세서(104)가 본 명세서에 설명된 프로세스 단계들을 수행하게 한다. 또한, 주 메모리(106) 내에 포함된 명령어들의 시퀀스들을 실행하기 위해 다중 처리 구성(multi-processing arrangement)의 1 이상의 프로세서가 채택될 수도 있다. 대안적인 실시예에서, 하드웨어에 내장된 회로(hard-wired circuitry)가 소프트웨어 명령어들과 조합하거나 그를 대신하여 사용될 수 있다. 컴퓨터는 최적화 프로세스과 관련된 패터닝 시스템과 함께 위치될 필요는 없다. 일부 실시 예에서, 컴퓨터(또는 컴퓨터들)는 지리적으로 멀리 떨어져 있을 수 있다.
본 명세서에서 사용된 "컴퓨터-판독가능한 매체"라는 용어는 실행을 위해 프로세서(104)에 명령어를 제공하는 데 관여하는 여하한의 유형적인 비-일시적인 매체(tangible, non-transitory medium)를 지칭한다. 이러한 매체는 비휘발성 매체(non-volatile media), 휘발성 매체 및 전송 매체를 포함하는 다수의 형태를 취할 수 있으며, 이에 제한되지는 않는다. 비휘발성 매체는, 예를 들어 저장 디바이스(110)와 같은 광학 또는 자기 디스크를 포함한다. 휘발성 매체는 주 메모리(106)와 같은 동적 메모리를 포함한다. 전송 매체는 버스(102)를 포함하는 와이어(wire)들을 포함하여, 동축 케이블(coaxial cable), 구리선 및 광섬유(fiber optics)를 포함한다. 또한, 전송 매체는 무선 주파수(RF) 및 적외선(IR) 데이터 통신 시 발생되는 파장들과 같이 음파(acoustic wave) 또는 광파의 형태를 취할 수도 있다. 컴퓨터-판독가능한 매체의 보편적인 형태들은, 예를 들어 플로피 디스크(floppy disk), 플렉시블 디스크(flexible disk), 하드 디스크, 자기 테이프, 여하한의 다른 자기 매체, CD-ROM, DVD, 여하한의 다른 광학 매체, 펀치 카드(punch card), 종이 테이프(paper tape), 홀(hole)들의 패턴을 갖는 여하한의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 여하한의 다른 메모리 칩 또는 카트리지(cartridge), 이후 설명되는 바와 같은 반송파(carrier wave), 또는 컴퓨터가 판독할 수 있는 여하한의 다른 매체를 포함한다.
다양한 형태의 컴퓨터 판독가능한 매체는 실행을 위해 1 이상의 명령어들의 1 이상의 시퀀스들을 프로세서(104)로 전달하는 데 관련될 수 있다. 예를 들어, 명령어들은 초기에 원격 컴퓨터의 자기 디스크 상에 저장되어 있을 수 있다(bear). 원격 컴퓨터는 그 동적 메모리로 명령어들을 로딩(load)할 수 있으며, 모뎀을 이용하여 전화선을 통해 명령어들을 보낼 수 있다. 컴퓨터 시스템(100)에 로컬인 모뎀이 전화선 상의 데이터를 수신할 수 있으며, 상기 데이터를 적외선 신호로 전환하기 위해 적외선 송신기를 사용할 수 있다. 버스(102)에 커플링된 적외선 검출기는 적외선 신호로 전달된 데이터를 수신할 수 있으며, 상기 데이터를 버스(102)에 놓을 수 있다. 버스(102)는, 프로세서(104)가 명령어들을 회수하고 실행하는 주 메모리(106)로 상기 데이터를 전달한다. 주 메모리(106)에 의해 수신된 명령어들은 프로세서(104)에 의한 실행 전이나 후에 저장 디바이스(110)에 선택적으로 저장될 수 있다.
또한, 컴퓨터 시스템(100)은 버스(102)에 커플링된 통신 인터페이스(118)를 포함한다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결되는 네트워크 링크(120)에 커플링하여 양방향(two-way) 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스(118)는 ISDN(integrated services digital network) 카드 또는 대응하는 형태의 전화선에 데이터 통신 연결을 제공하는 모뎀일 수 있다. 또 다른 예시로서, 통신 인터페이스(118)는 호환성 LAN에 데이터 통신 연결을 제공하는 LAN(local area network) 카드일 수 있다. 또한, 무선 링크가 구현될 수도 있다. 여하한의 이러한 구현에서, 통신 인터페이스(118)는 다양한 형태의 정보를 나타내는 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 송신하고 수신한다.
통상적으로, 네트워크 링크(120)는 1 이상의 네트워크를 통해 다른 데이터 디바이스에 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(120)는 로컬 네트워크(122)를 통해 호스트 컴퓨터(host computer: 124), 또는 ISP(Internet Service Provider: 126)에 의해 작동되는 데이터 장비로의 연결을 제공할 수 있다. 차례로, ISP(126)는 이제 통상적으로 "인터넷"(128)이라고 칭하는 월드와이드 패킷 데이터 통신 네트워크를 통해 데이터 통신 서비스를 제공한다. 로컬 네트워크(122) 및 인터넷(128)은 디지털 데이터 스트림을 전달하는 전기적, 전자기적 또는 광학적 신호들을 사용한다. 다양한 네트워크를 통한 신호들, 및 컴퓨터 시스템(100)에 또한 그로부터 디지털 데이터를 전달하는 통신 인터페이스(118)를 통한 네트워크 링크(120) 상의 신호들은 정보를 전달하는 반송파의 예시적인 형태들이다.
컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120) 및 통신 인터페이스(118)를 통해 프로그램 코드를 포함하는 메시지들을 송신하고 데이터를 수신할 수 있다. 인터넷 예시에서는, 서버(130)가 인터넷(128), ISP(126), 로컬 네트워크(122) 및 통신 인터페이스(118)를 통해 어플리케이션 프로그램에 대한 요청된 코드를 전송할 수 있다. 예를 들어, 하나의 이러한 다운로드된 어플리케이션은 실시예의 조명 최적화에 대해 제공될 수 있다. 수신된 코드는 수신될 때 프로세서(104)에 의해 실행될 수 있고, 및/또는 추후 실행을 위해 저장 디바이스(110) 또는 다른 비휘발성 저장소에 저장될 수 있다. 이러한 방식으로, 컴퓨터 시스템(100)은 반송파의 형태로 어플리케이션 코드를 얻을 수 있다.
도 6은 본 명세서에 설명된 방법들을 이용하여 조명이 최적화될 수 있는 예시적인 리소그래피 투영 장치를 개략적으로 도시한다. 상기 장치는:
- 방사선 빔(B)을 컨디셔닝(condition)하는 조명 시스템(IL) -이러한 특정한 경우, 조명 시스템은 방사선 소스(SO)도 포함함- ;
- 패터닝 디바이스(MA)(예를 들어, 레티클)를 유지하는 패터닝 디바이스 홀더가 제공되고, 아이템(PS)에 대하여 패터닝 디바이스를 정확히 위치시키는 제 1 위치설정기에 연결되는 제 1 대상물 테이블(예를 들어, 패터닝 디바이스 테이블)(MT);
- 기판(W)(예를 들어, 레지스트-코팅된 실리콘 웨이퍼)을 유지하는 기판 홀더가 제공되고, 아이템(PS)에 대하여 기판을 정확히 위치시키는 제 2 위치설정기에 연결되는 제 2 대상물 테이블(기판 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)의 조사된 부분을 이미징하는 투영 시스템("렌즈")(PS)[예를 들어, 굴절, 카톱트릭(catoptric) 또는 카타디옵트릭 광학 시스템]을 포함한다.
본 명세서에 서술된 바와 같이, 상기 장치는 투과형으로 구성된다(즉, 투과 패터닝 디바이스를 가짐). 하지만, 일반적으로 상기 장치는 예를 들어 (반사 패터닝 디바이스를 갖는) 반사형으로 구성될 수도 있다. 상기 장치는 전형적인 마스크와 상이한 종류의 패터닝 디바이스를 채택할 수 있다; 예시들로는 프로그램가능한 거울 어레이 또는 LCD 매트릭스를 포함한다.
소스(SO)[예를 들어, 수은 램프 또는 엑시머 레이저(excimer laser), LPP(레이저 생성 플라즈마) EUV 소스]는 방사선 빔을 생성한다. 이 빔은 곧바로 또는, 예를 들어 빔 익스팬더(beam expander: Ex)와 같은 컨디셔닝 수단을 가로지른 후 조명 시스템(일루미네이터)(IL)으로 공급된다. 일루미네이터(IL)는 상기 빔 내의 세기 분포의 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)를 설정하는 조정 수단(AD)을 포함할 수 있다. 또한, 이는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 다양한 다른 구성요소들을 포함할 것이다. 이러한 방식으로, 패터닝 디바이스(MA)에 입사하는 빔(B)은 그 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖는다.
도 6과 관련하여, 소스(SO)는 [흔히 소스(SO)가, 예를 들어 수은 램프인 경우와 같이] 리소그래피 투영 장치의 하우징 내에 있을 수 있지만, 그것은 리소그래피 투영 장치로부터 멀리 떨어져 있을 수도 있으며, 그것이 생성하는 방사선 빔은 (예를 들어, 적절한 지향 거울의 도움으로) 장치 내부로 들어올 수 있다는 것을 유의하여야 한다; 이 후자의 시나리오는 흔히 소스(SO)가 [예를 들어, KrF, ArF 또는 F2 레이징(lasing)에 기초한] 엑시머 레이저인 경우이다.
이후, 상기 빔(B)은 패터닝 디바이스 테이블(MT) 상에 유지되어 있는 패터닝 디바이스(MA)를 통과한다(intercept). 패터닝 디바이스(MA)를 가로질렀으면, 상기 빔(B)은 렌즈(PS)를 통과하며, 이는 기판(W)의 타겟부(C) 상에 상기 빔(B)을 포커스한다. 제 2 위치설정 수단[및 간섭계 측정 수단(IF)]의 도움으로, 기판 테이블(WT)은 예를 들어 상기 빔(B)의 경로 내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정 수단은 예를 들어 패터닝 디바이스 라이브러리(patterning device library)로부터의 패터닝 디바이스(MA)의 기계적인 회수 후에 또는 스캔하는 동안, 상기 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확히 위치시키는 데 사용될 수 있다. 일반적으로, 대상물 테이블들(MT, WT)의 이동은 장-행정 모듈(long-stroke module)(개략 위치설정) 및 단-행정 모듈(short-stroke module)(미세 위치설정)의 도움으로 실현될 것이며, 이는 도 18에 명확히 도시되지는 않는다. 하지만, [스텝-앤드-스캔 툴(step-and-scan tool)과는 대조적으로] 스테퍼의 경우, 패터닝 디바이스 테이블(MT)은 단지 단-행정 액추에이터에 연결되거나 고정될 수 있다.
도시된 툴은 두 가지 상이한 모드로 사용될 수 있다:
- 스텝 모드에서, 패터닝 디바이스 테이블(MT)은 기본적으로 정지 상태로 유지되며, 전체 패터닝 디바이스 이미지가 한 번에 [즉, 단일 "플래시(flash)"로] 타겟부(C) 상으로 투영된다. 그 후, 상이한 타겟부(C)가 빔(B)에 의해 조사될 수 있도록 기판 테이블(WT)이 x 및/또는 y 방향으로 시프트된다;
- 스캔 모드에서는, 주어진 타겟부(C)가 단일 "플래시"로 노광되지 않는 것을 제외하고는 기본적으로 동일한 시나리오가 적용된다. 그 대신에, 패터닝 디바이스 테이블(MT)은 v의 속도로 주어진 방향(소위 "스캔 방향", 예를 들어 y 방향)으로 이동가능하여, 투영 빔(B)이 패터닝 디바이스 이미지에 걸쳐 스캐닝하도록 유도된다; 동시발생적으로, 기판 테이블(WT)은 속도 V = Mv로 동일한 방향 또는 그 반대 방향으로 동시에 이동되며, 여기서 M은 렌즈(PS)의 배율(통상적으로, M = 1/4 또는 1/5)이다. 이러한 방식으로, 분해능을 떨어뜨리지 않고도 비교적 넓은 타겟부(C)가 노광될 수 있다.
도 7은 본 명세서에 설명된 방법들을 이용하여 조명이 최적화될 수 있는 또 다른 예시적인 리소그래피 투영 장치(1000)를 개략적으로 도시한다.
일부 실시 예에서, 리소그래피 투영 장치(1000)는:
- 소스 컬렉터 모듈(SO);
- 방사선 빔(B)(예를 들어, EUV 방사선)을 컨디셔닝하도록 구성되는 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크 또는 레티클)(MA)를 지지하도록 구성되고, 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성되는 투영 시스템(예를 들어, 반사 투영 시스템)(PS)을 포함한다.
본 명세서에 도시된 바와 같이, 상기 장치(1000)는 (예를 들어, 반사 패터닝 디바이스를 채택하는) 반사형으로 구성된다. 대부분의 재료들이 EUV 파장 범위 내에서 흡수성이기 때문에, 패터닝 디바이스는 예를 들어 몰리브덴 및 실리콘의 다수-스택을 포함한 다층 반사기들을 가질 수 있다는 것을 유의하여야 한다. 일 예시에서, 다수-스택 반사기는 40 층의 몰리브덴 및 실리콘 쌍들을 갖고, 이때 각 층의 두께는 1/4 파장(quarter wavelength)이다. 훨씬 더 작은 파장들이 X-선 리소그래피로 생성될 수 있다. 대부분의 재료가 EUV 및 x-선 파장에서 흡수성이기 때문에, 패터닝 디바이스 토포그래피 상의 패터닝된 흡수성 재료의 박편(예를 들어, 다층 반사기 최상부 상의 TaN 흡수재)이 프린트되거나(포지티브 레지스트) 프린트되지 않을(네거티브 레지스트) 피처들의 위치를 정의한다.
도 7을 참조하면, 일부 실시 예에서, 일루미네이터(IL)는 소스 컬렉터 모듈(SO)로부터 극자외 방사선 빔을 수용한다. EUV 방사선을 생성하는 방법들은 EUV 범위 내의 1 이상의 방출선을 갖는 적어도 하나의 원소, 예를 들어 크세논, 리튬 또는 주석을 갖는 재료를 플라즈마 상태로 전환하는 단계를 포함하며, 반드시 이에 제한되는 것은 아니다. 흔히 레이저 생성 플라즈마("LPP")라고 칭하는 이러한 한 방법에서, 플라즈마는 선-방출 원소를 갖는 재료의 액적(droplet), 스트림 또는 클러스터와 같은 연료를 레이저 빔으로 조사함으로써 생성될 수 있다. 소스 컬렉터 모듈(SO)은 연료를 여기시키는 레이저 빔을 제공하는 레이저(도 19에 나타내지 않음)를 포함한 EUV 방사선 시스템의 일부분일 수 있다. 결과적인 플라즈마는 출력 방사선, 예를 들어 EUV 방사선을 방출하며, 이는 소스 컬렉터 모듈에 배치된 방사선 컬렉터를 이용하여 수집된다. 예를 들어, CO2 레이저가 연료 여기를 위한 레이저 빔을 제공하는 데 사용되는 경우, 레이저 및 소스 컬렉터 모듈은 별도의 개체일 수 있다.
이러한 경우, 레이저는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 방사선 빔은 예를 들어 적절한 지향 거울 및/또는 빔 익스팬더를 포함하는 빔 전달 시스템의 도움으로, 레이저로부터 소스 컬렉터 모듈로 통과된다. 다른 경우, 예를 들어 소스가 흔히 DPP 소스라고 칭하는 방전 생성 플라즈마 EUV 발생기인 경우, 소스는 소스 컬렉터 모듈의 통합부일 수 있다.
일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하는 조정기를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 패싯 필드 및 퓨필 거울 디바이스(facetted field and pupil mirror device)들과 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 일루미네이터는 방사선 빔의 단면에 원하는 균일성 및 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는 데 사용될 수 있다.
방사선 빔(B)은 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 패터닝 디바이스(예를 들어, 마스크)(MA)로부터 반사된 후, 방사선 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상으로 상기 빔을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(PS2)(예를 들어, 간섭계 디바이스, 리니어 인코더, 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치 센서(PS1)는 방사선 빔(B)의 경로에 대해 패터닝 디바이스(예를 들어, 마스크)(MA)를 정확히 위치시키는 데 사용될 수 있다. 패터닝 디바이스(예를 들어, 마스크)(MA) 및 기판(W)은 패터닝 디바이스 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다.
도시된 장치(1000)는 다음 모드들 중 적어도 하나에서 사용될 수 있다:
1. 스텝 모드에서, 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여되는 전체 패턴은 한 번에 타겟부(C) 상으로 투영된다[즉, 단일 정적 노광(single static exposure)]. 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다.
2. 스캔 모드에서, 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안에 동기적으로 스캐닝된다[즉, 단일 동적 노광(single dynamic exposure)]. 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다.
3. 또 다른 모드에서, 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT)는 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)의 매 이동 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
도 8은 소스 컬렉터 모듈(SO), 조명 시스템(IL), 및 투영 시스템(PS)을 포함하여 상기 장치(1000)를 더 상세히 나타낸다. 소스 컬렉터 모듈(SO)은 소스 컬렉터 모듈(SO)의 포위 구조체(enclosing structure: 220) 내에 진공 환경이 유지될 수 있도록 구성되고 배치된다. EUV 방사선 방출 플라즈마(210)가 방전 생성 플라즈마 소스에 의해 형성될 수 있다. EUV 방사선은 전자기 스펙트럼의 EUV 범위 내의 방사선을 방출하도록 초고온 플라즈마(very hot plasma: 210)가 생성되는 가스 또는 증기, 예를 들어 Xe 가스, Li 증기 또는 Sn 증기에 의해 생성될 수 있다. 초고온 플라즈마(210)는, 예를 들어 적어도 부분적으로 이온화된 플라즈마를 야기하는 전기적 방전에 의해 생성된다. 방사선의 효율적인 발생을 위해, Xe, Li, Sn 증기 또는 여하한의 다른 적절한 가스 또는 증기의, 예를 들어 10 Pa의 분압(partial pressure)이 필요할 수 있다. 일 실시예에서, EUV 방사선을 생성하기 위해 여기된 주석(Sn)의 플라즈마가 제공된다.
초고온 플라즈마(210)에 의해 방출된 방사선은, 소스 챔버(source chamber: 211)의 개구부(opening) 내에 또는 그 뒤에 위치되는 선택적인 가스 방벽 또는 오염물 트랩(contaminant trap: 230)(몇몇 경우에는, 오염물 방벽 또는 포일 트랩이라고도 함)을 통해, 소스 챔버(211)로부터 컬렉터 챔버(collector chamber: 212) 내로 통과된다. 오염물 트랩(230)은 채널 구조체를 포함할 수 있다. 또한, 오염물 트랩(230)은 가스 방벽, 또는 가스 방벽과 채널 구조체의 조합을 포함할 수 있다. 본 명세서에서 나타내는 오염물 트랩 또는 오염물 방벽(230)은 적어도 당업계에 알려진 바와 같은 채널 구조체를 포함한다.
컬렉터 챔버(212)는 소위 스침 입사 컬렉터(grazing incidence collector)일 수 있는 방사선 컬렉터(CO)를 포함할 수 있다. 방사선 컬렉터(CO)는 방사선 컬렉터 상류측(upstream radiation collector side: 251) 및 방사선 컬렉터 하류측(downstream radiation collector side: 252)을 갖는다. 컬렉터(CO)를 가로지르는 방사선은 격자 스펙트럼 필터(grating spectral filter: 240)로부터 반사되어, 점선 'O'로 나타낸 광학 축선을 따라 가상 소스점(virtual source point: IF)에 포커스될 수 있다. 가상 소스점(IF)은 통상적으로 중간 포커스라고 칭해지며, 소스 컬렉터 모듈은 중간 포커스(IF)가 포위 구조체(220)에서의 개구부(221)에, 또는 그 부근에 위치되도록 배치된다. 가상 소스점(IF)은 방사선 방출 플라즈마(210)의 이미지이다.
후속하여, 방사선은 조명 시스템(IL)을 가로지르며, 이는 패터닝 디바이스(MA)에서의 방사선 세기의 원하는 균일성뿐 아니라, 패터닝 디바이스(MA)에서의 방사선 빔(21)의 원하는 각도 분포를 제공하도록 배치된 패싯 필드 거울 디바이스(22) 및 패싯 퓨필 거울 디바이스(24)를 포함할 수 있다. 지지 구조체(MT)에 의해 유지되어 있는 패터닝 디바이스(MA)에서의 방사선 빔(21)의 반사 시, 패터닝된 빔(26)이 형성되고, 패터닝된 빔(26)은 투영 시스템(PS)에 의하여 반사 요소들(28, 30)을 통해 기판 테이블(WT)에 의해 유지되어 있는 기판(W) 상으로 이미징된다.
일반적으로, 나타낸 것보다 더 많은 요소가 조명 광학기 유닛(IL) 및 투영 시스템(PS) 내에 존재할 수 있다. 격자 스펙트럼 필터(240)는 리소그래피 장치의 타입에 따라 선택적으로 존재할 수 있다. 또한, 도면들에 나타낸 것보다 더 많은 거울이 존재할 수 있으며, 예를 들어 도 8에 나타낸 것보다 1 내지 6 개의 추가 반사 요소들이 투영 시스템(PS) 내에 존재할 수 있다.
도 8에 예시된 바와 같은 컬렉터 광학기(CO)가 단지 컬렉터(또는 컬렉터 거울)의 일 예시로서, 스침 입사 반사기들(253, 254 및 255)을 갖는 네스티드 컬렉터(nested collector)로서 도시된다. 스침 입사 반사기들(253, 254 및 255)은 광학 축선(O) 주위에 축대칭으로 배치되고, 이 타입의 컬렉터 광학기(CO)는 흔히 DPP 소스라고 하는 방전 생성 플라즈마 소스와 조합하여 사용될 수 있다.
대안적으로, 소스 컬렉터 모듈(SO)은 도 9에 나타낸 바와 같은 LPP 방사선 시스템의 일부분일 수 있다. 레이저(LA)가 크세논(Xe), 주석(Sn) 또는 리튬(Li)과 같은 연료에 레이저 에너지를 축적(deposit)하도록 배치되어, 수십 eV의 전자 온도를 갖는 고이온화 플라즈마(highly ionized plasma: 210)를 생성한다. 이 이온들의 탈-여기(de-excitation) 및 재조합 동안 발생되는 강렬한 방사선(energetic radiation)은 플라즈마로부터 방출되어, 근수직 입사 컬렉터 광학기(near normal incidence collector optic: CO)에 의해 수집되고, 포위 구조체(220)의 개구부(221) 상에 포커스된다.
미국 특허 출원 공개공보 US 2013-0179847호가 본 명세서에 그 전문이 참조로서 통합된다.
본 명세서에 개시된 개념들은 서브 파장 피처들을 이미징하는 여하한의 일반적인 이미징 시스템을 시뮬레이션하거나 수학적으로 모델링할 수 있으며, 특히 점점 더 짧은 파장들을 생성할 수 있는 첨단(emerging) 이미징 기술들로 유용할 수 있다. 이미 사용중인 첨단 기술들로는 ArF 레이저를 사용하여 193 nm의 파장을 생성하고, 심지어 플루오린 레이저를 사용하여 157 nm의 파장도 생성할 수 있는 EUV(극자외), DUV 리소그래피를 포함한다. 또한, EUV 리소그래피가 이 범위 내의 광자들을 생성하기 위해 고에너지 전자로 재료(고체 또는 플라즈마)를 가격(hit)하거나, 싱크로트론(synchrotron)을 이용함으로써 20 내지 5 nm 범위 내의 파장들을 생성할 수 있다.
당업자는 또한, 다양한 항목이 사용되는 동안 메모리 또는 저장 장치에 저장되는 것으로 도시되어 있지만, 이들 항목 또는 그 일부는 메모리 관리 및 데이터 통합의 목적으로 메모리와 다른 저장 디바이스 간에 전송될 수 있음을 인식할 것이다. 대안적으로, 다른 실시 예들에서, 소프트웨어 요소들 중 일부 또는 전부는 다른 디바이스 상의 메모리에서 실행될 수 있으며, 컴퓨터 간 통신을 통해 도시 된 컴퓨터 시스템과 통신할 수 있다. 시스템 구성 요소 또는 데이터 구조의 일부 또는 전부는 또한 다양한 예가 상술된 적절한 드라이브에 의해 판독될 컴퓨터 액세스 가능 매체 또는 휴대용 물품 상에 (예를 들어, 명령어 또는 구조화된 데이터로서) 저장될 수 있다. 일부 실시 예에서, 컴퓨터 시스템(1000)으로부터 분리된 컴퓨터 액세스 가능 매체 상에 저장된 명령어는 전송 매체 또는 전기 신호, 전자기 신호 또는 디지털 신호와 같은 신호를 통해 컴퓨터 시스템(1000)에 전송되거나, 네트워크 또는 무선 링크와 같은 통신 매체를 통해 전달될 수 있다. 다양한 실시 예는 컴퓨터 액세스 가능 매체 상에 전술한 설명에 따라 구현된 명령어 또는 데이터를 수신, 전송 또는 저장하는 단계를 더 포함할 수 있다. 따라서, 본 발명은 다른 컴퓨터 시스템 구성으로 실시될 수 있다.
블록도에서, 예시된 요소들은 개별적인 기능 블록으로 도시되어 있지만, 실시 예는 본 명세서에 설명된 기능성이 도시된 바와 같이 구성되는 시스템으로 제한되지 않는다. 각 구성 요소에 의해 제공되는 기능은 현재 도시된 것과 다르게 구성된 소프트웨어 또는 하드웨어 모듈에 의해 제공될 수 있다. 예를 들어, 그러한 소프트웨어 또는 하드웨어는 혼합되거나, 결합되거나, 복제되거나, 분산되거나(예를 들어, 데이터 센터 내에서 또는 지리적으로), 또는 다른 방식으로 조직화되어 있다. 여기에 설명된 기능은 실체적이고 일시적이지 않은 기계 판독 가능 매체에 저장된 코드를 실행하는 하나 이상의 컴퓨터의 하나 이상의 프로세서에 의해 제공될 수 있다.
독자는 본 출원이 몇몇 발명들을 기술한다는 것을 이해할 것이다. 이러한 발명들을 여러 개의 개별 특허 출원으로 분리하는 대신, 출원인은 이러한 발명들을 하나의 문서로 그룹화하였는데, 이는 이들 연관된 기술적 사상이 출원 절차의 경제에 적합하기 때문이다. 그러나 그러한 발명의 뚜렷한 이점과 측면은 서로 얽매여서는 안 된다. 몇몇 경우, 실시 예는 본 명세서에서 언급된 모든 결함을 처리하지만, 본 발명은 독립적으로 유용하며, 일부 실시 예는 이러한 문제점의 서브 세트만을 다루거나, 본 개시물을 검토하는 당업자에게 명백할 다른 언급되지 않은 이점을 제공한다는 것을 이해해야 한다. 비용상의 제약으로 인해, 여기에 개시된 일부 발명은 현재 청구범위화 되지 않을 수 있으며, 계속 출원 또는 본 청구범위를 수정함으로써 추후 출원에서 청구될 수 있다. 유사하게, 공간상의 제약으로 인해, 본 문서의 초록이나 발명의 요약 부분은 그러한 모든 발명의 포괄적인 목록 또는 그러한 발명의 모든 측면을 포함하는 것으로 간주되어서는 안된다.
설명 및 도면은 본 발명을 개시된 특정 형태로 제한하려는 것이 아니라, 반대로, 첨부된 청구범위에 의해 정의되는 본 발명의 사상과 범위 내에 있는 모든 수정, 등가물 및 대안을 포함하는 의도임을 이해해야 한다. 본 발명의 다양한 양상의 다른 변형 및 대안적인 실시 예는 이 설명을 고려하여 당업자에게 명백할 것이다. 따라서, 이 설명 및 도면은 단지 예시적인 것으로서 해석되어야 하며, 본 발명을 수행하는 일반적인 방법을 당업자에게 교시하기 위한 것이다. 본 명세서에 도시되고 설명된 본 발명의 형태는 실시 예의 예시로서 취해진 것으로 이해된다. 본 명세서에 도시되고 기술된 것들을 대신하여 요소들 및 재료들이 대체될 수 있으며, 부품 및 프로세스는 역전되거나 생략될 수 있으며, 본 발명의 특정 특징들은 독립적으로 이용될 수 있으며, 이는 모두 본 발명의 이러한 설명의 이점을 갖은 후에 당업자에게 명백할 것이다. 하기 청구범위에 기재된 본 발명의 사상 및 범위를 벗어남이 없이 본 명세서에 설명된 구성 요소가 변경될 수 있다. 여기에 사용된 헤딩은 오직 조직적인 목적만을 위한 것이며 설명의 범위를 제한하는데 사용되지 않는다.
본 출원 전반에 걸쳐 사용된 바와 같이, 단어 "할 수 있다(may)"는 의무적인 의미(즉, ‘반드시’를 의미)가 아닌 허용의 의미(즉, 가능성을 갖는 의미)로 사용된다. "포함하다" 및 "포함하는" 등의 단어는 포함하지만 이에 한정되지는 않는다는 것을 의미한다. 본 명세서 전반에 걸쳐서, 단수 형태 "a", "an" 및 "the"는 내용이 명시적으로 달리 지시하지 않는 한 복수 대상을 포함한다. 따라서, 예를 들어, "하나의 요소"에 대한 언급은 "하나 또는 그 이상"과 같은 하나 이상의 요소에 대한 다른 용어 및 어구의 사용에도 불구하고 둘 또는 그 이상의 요소들의 조합을 포함한다. 용어 "또는(or)”은 달리 명시되어 있지 않는 한 비 배타적, 즉 "및(and)" 과 "또는(or)"을 모두 포괄한다. 예를 들어, "X에 응답하여, Y", "X 때, Y", "X라면, Y", "X의 경우, Y" 등과 같은 조건 관계를 설명하는 용어는, 선행 조건은 필요 인과 관계 조건이고, 선행 조건은 충분 인과 관계 조건이거나 선행 조건은 선행 조건의 원인이 되는 조건, 예를 들어, "상태 Y를 얻는 즉시 상태 X가 발생한다"는 "X는 Y에서만 발생한다" 및 "X는 Y와 Z에서 발생한다"와 같은 인과 관계들을 포괄한다. 이러한 조건부 관계는 일부 결과가 지연될 수 있기 때문에 선행 취득을 즉각적으로 따르는 결과에만 국한되지 않으며, 조건부 진술에서 전제는 결과에 연결되며 예를 들어, 전제는 결과 발생의 가능성과 관련이 있다. 복수의 속성 또는 기능이 복수의 객체(예를 들어, 단계 A, B, C 및 D를 수행하는 하나 이상의 프로세서)에 매핑되는 기재는, 달리 지시되지 않는 한, 그러한 모든 객체에 매핑되는 그러한 모든 속성 또는 기능 및 모든 서브 세트에 매핑되는 모든 속성 또는 기능(예를 들어, 각각이 단계 A 내지 D를 수행하는 모든 프로세서들, 및 프로세서 1이 단계 A를 수행하고 프로세서 2는 단계 B를 수행하고 단계 C의 일부를 수행하고 프로세서 3은 단계 C의 일부와 단계 D를 수행하는 경우 둘 다)을 둘 다 포괄한다. 나아가, 달리 지시되지 않는 한, 하나의 값 또는 동작이 다른 조건 또는 값에 "기초한다"는 기재는, 조건 또는 값이 유일한 인자인 경우와 조건 또는 값이 복수의 인자들 중 하나의 인자인 경우라는 두 가지 경우를 모두 포괄한다. 일부 집합의 "각각"의 경우는, 더 큰 집합의 달리 동일하거나 유사한 멤버가 해당 속성을 갖지 않는 경우를 제외시키는 것으로 읽혀서는 안 되며, 즉 각각(each)이 반드시 각각 및 모든 것(each and every)을 의미하는 것은 아니다. 달리 특정적으로 명시되지 않는 한, 논의에서 명백한 바와 같이, 본 명세서를 통하여 "프로세싱", "컴퓨팅", "계산", "결정" 등과 같은 용어를 사용하는 논의는 예를 들면, 특수 목적 컴퓨터 또는 유사한 특수 목적 전자 프로세싱/컴퓨팅 디바이스와 같은 특정 장치의 작용 또는 프로세스을 지칭한다
본 특허에서, 특정 미국 특허, 미국 특허 출원 또는 기타 자료(예를 들어, 기사)가 참고 문헌으로 포함되었다. 그러나 미국 특허, 미국 특허 출원 및 기타 자료의 텍스트는 이러한 자료와 여기에 명시된 기재 및 도면 간에 상충하지 않는 범위 내에서 참조로만 포함된다. 그러한 충돌이 있는 경우, 참고로 인용된 미국 특허, 미국 특허 출원 및 기타 자료에 포함된 그러한 상반되는 텍스트는 구체적으로 이 특허에 참고로 포함되지 않는다.
본 기술은 다음 열거된 항들을 참조하여 더 잘 이해될 것이다:
1. 패터닝 프로세스의 프로세스 윈도우를 특성화하는 방법으로서,
패터닝 프로세스로 기판에 적용될 피처들을 정의하는 패턴에 대한 검사 위치들의 세트를 얻는 단계 - 상기 검사 위치들의 세트는 상기 피처들의 서브 세트에 대응하고, 상기 피처들의 서브 세트는 상기 패터닝 프로세스의 하나 이상의 프로세스 특성의 변화에 대한 각각의 피처들의 민감도에 따라 상기 피처들 중에서 선택됨 -;
상기 패터닝 프로세스의 변화하는 프로세스 특성 하에서 하나 이상의 기판을 패터닝하는 단계; 및
상기 프로세스 특성의 변화들 각각에 대해, 상기 피처들의 서브 세트의 적어도 일부가 대응하는 검사 위치에서 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하였는지 여부를 결정하는 단계를 포함하는 방법.
2. 실시 예 1에 있어서, 상기 검사 위치들의 세트를 얻는 단계는,
하나 이상의 컴퓨터로, 각각 상이한 프로세스 특성 하에서 복수의 상이한 시뮬레이션들로 패터닝 프로세스를 시뮬레이션하는 단계;
상기 상이한 시뮬레이션들 각각에 대해, 각각의 시뮬레이션이 나타내는 각각의 시뮬레이션 결과에서 허용 불가능한 피처들을 검출하는 단계; 및
상기 검출된 피처들에 기초하여 피처들의 서브 세트를 선택하는 단계를 포함하는 방법.
3. 실시 예 2에 있어서, 상기 검출된 피처들에 기초하여 피처들의 서브 세트를 선택하는 단계는,
상기 시뮬레이션된 결과에서 상기 패터닝 프로세스의 프로세스 특성에서의 변화에 대한 각각의 피처의 민감도에 기초하여 피처를 선택하는 단계를 포함하는 방법.
4. 실시 예 2 내지 3 중 어느 하나에 있어서, 상기 검출된 피처들에 기초하여 상기 피처들의 서브 세트를 선택하는 단계는,
각각의 피처에 대해 허용 불가능한 시뮬레이션된 결과를 산출하는 시뮬레이션에서의 프로세스 특성에서의 변화량에 기초하여 상기 검출된 피처들 중 적어도 일부를 선택하는 단계를 포함하는 방법.
5. 실시 예 2 내지 4 중 어느 하나에 있어서, 상기 시뮬레이션하는 단계는, 상기 패턴에 대응하는 레티클의 디자인 레이아웃을 얻는 단계; 리소그래피 장치의 파라미터를 획득하는 단계; 시뮬레이션할 패터닝 프로세스의 프로세스 특성 세트를 선택하는 단계; 및 상기 하나 이상의 컴퓨터로, 상기 선택된 파라미터 세트를 갖는 리소그래피 장치로 상기 선택된 프로세스 특성 세트 하에서 기판 상의 패터닝된 구조물의 치수를 추정하는 단계를 포함하는 방법.
6. 실시 예 1 내지 5 중 어느 하나에 있어서, 상기 피처들의 서브 세트의 적어도 일부가 상기 하나 이상의 기판 상의 허용 불가능한 패턴화된 구조를 산출하는지 여부의 결정에 기초하여 상기 변화된 프로세스 특성 중 적어도 일부에 대한 프로세스 윈도우를 결정하는 단계를 포함하는 방법.
7. 실시 예 6에 있어서, 상기 프로세스 윈도우는, 상기 결정 단계에서 변화된 프로세스 조건 하에서 형성된 패턴과 비교될 기준 패턴을 기판 상에 생성하기 위해 프로세스 특성을 먼저 결정하지 않고 결정되는 방법.
8. 실시 예 1 내지 7 중 어느 하나에 있어서, 상기 피처들의 서브 세트의 적어도 일부가 허용 불가능한 패턴 구조를 산출하는지 여부를 결정하는 단계는, 전자 빔 검사 툴을 사용하여 각각의 위치에서 상기 피처의 서브 세트의 적어도 일부를 측정하는 단계를 포함하는 방법.
9. 실시 예 8에 있어서, 피처가 전자 빔 검사 툴에 허용 가능한지 여부를 나타내는 각각의 피처에 대한 검사 위치 및 대응하는 허용 오차 중 적어도 일부를 임포트하는 단계; 및 상기 전자 빔 검사 툴을 상기 각 위치로 구동하고 각 피처의 감지된 치수를 대응하는 공차와 비교함으로써, 상기 기판 상의 각 피처를 자동으로 검사하는 단계를 포함하는 방법.
10. 실시 예 1 내지 9 중 어느 하나에 있어서, 각각의 노광 필드에 대응하는 프로세스 조건에 기초하여 상이한 노광 필드에 대해 상이한 검사 위치가 특정되는 방법.
11. 실시 예 1 내지 10 중 어느 하나에 있어서, 하나 이상의 프로세스 특성의 변화에 대한 민감도에 기초하여 상기 피처들을 랭킹하는 단계; 및 상기 랭킹에 기초하여 상기 피처들의 서브 세트를 선택하는 단계를 포함하는 방법.
12. 실시 예 1 내지 11 중 어느 하나에 있어서, 상기 프로세스 특성의 변화에 대한 피처 중 적어도 일부의 민감도에 기초하여 검사 메트릭을 특정하는 단계를 포함하는 방법.
13. 실시 예 1 내지 12 중 어느 하나에 있어서, 허용 가능한 결과를 생성하는 프로세스 특성의 범위를 결정하는 단계; 및 상기 패터닝 프로세스가 상기 프로세스 특성의 범위 내에 유지되는지 여부를 감지함으로써 패터닝 프로세스를 모니터링하는 단계를 포함하는 방법.
14. 실시 예 13에 있어서, 상기 모니터링된 패터닝 프로세스를 사용하여 전기 디바이스, 광학 디바이스, 또는 기계 디바이스를 생성하고 상기 생성된 디바이스의 하나 이상의 층을 패터닝하는 단계를 포함하는 방법..
15. 실시 예 1 내지 14 중 어느 하나에 있어서, 상기 검사 위치를 얻는 단계는 상기 패터닝 프로세스를 시뮬레이션하는 단계를 수행하는 단계를 포함하는 방법.
16. 실시 예 1 내지 15 중 어느 하나에 있어서, 상기 패턴은 레티클에 의해 정의되고; 1000 개 초과의 검사 위치가 확보되거나; 상기 피처들의 서브 세트는 자동화된 전자빔 검사 도구로 상기 피처들의 서브 세트를 검사하는데 24 시간 미만이 걸리도록 선택된 패턴의 서브 세트이거나; 상기 검사 위치는 측정 위치에서 피처의 허용 가능한 공차를 규정하는 데이터와 관련되거나; 상기 검사 위치는 자동 전자빔 검사 툴을 검사 위치로 지향하게 하기에 적합한 형태로 노광 필드 또는 다이의 위치에 따라 표현되거나; 피처의 감도는 시뮬레이션된 패터닝 프로세스에서 허용 가능한 결과가 얻어지는 프로세스 특성의 범위의 크기에 기초하여 결정되거나; 상기 피처의 적어도 일부는 패턴화된 디바이스의 기능 부분에 대응하거나; 상기 패터닝 프로세스는 포토 리소그래피 패터닝 프로세스를 포함하고, 상기 피처들 중 적어도 일부는 포토 리소그래피 패터닝 프로세스에서 사용되는 광의 파장보다 작거나; 상기 프로세스 특성에는 초점과 노광을 포함하거나; 40 개 초과의 상이한 프로세스 특성 세트가 단일 기판 상에서 테스트되거나; 또는, 상기 방법은, 변화하는 프로세스 특성 하에서 하나 이상의 기판들을 패터닝하기 전에 패터닝 프로세스를 센터링하지 않고 상기 패터닝 프로세스의 프로세스 윈도우의 적어도 일부분을 결정하는 단계를 포함하는 방법.
17. 패터닝 프로세스를 자격검증하기 위한(qualify) 검사 위치를 얻는 방법으로서,
하나 이상의 컴퓨터로, 각각이 상기 패터닝 프로세스의 상이한 프로세스 특성 하에 있는 복수의 상이한 시뮬레이션들로 패터닝 프로세스를 시뮬레이션하고, 각각이 패턴으로 상기 피처들을 적용하는 것을 시뮬레이팅하는 단계;
상기 상이한 시뮬레이션들 각각에 대해, 각각의 시뮬레이션이 나타내는 각각의 시뮬레이션 결과에서 허용 불가능한 피처들을 검출하는 단계; 및
상기 검출된 피처들에 기초하여 피처들의 서브 세트를 선택하는 단계를 포함하는 방법.
18. 실시 예 17에 있어서, 상기 검출된 피처들에 기초하여 피처들의 서브 세트를 선택하는 단계는, 상기 시뮬레이션된 결과에서의 프로세스 특성의 변화에 대한 상기 각각의 피처의 감도에 기초하여 피처들을 선택하는 단계를 포함하는 방법.
19. 실시 예 17 내지 실시 예 18 중 어느 하나의 실시 예에 있어서, 상기 검출된 피처들에 기초하여 피처들의 서브 세트를 선택하는 단계는, 각각의 피처에 대해 허용 불가능한 시뮬레이션된 결과를 산출하는 시뮬레이션에서의 프로세스 특성에서의 변화량에 기초하여 상기 검출된 피처들 중 적어도 일부를 선택하는 단계를 포함하는 방법.
20. 실시 예 17 내지 실시 예 19 중 어느 하나의 방법은,
변화하는 프로세스 특성 하에서 하나 이상의 기판을 패터닝하는 단계;
상기 프로세스 특성에서의 변동들 각각에 대해, 패턴화된 구조를 전자 빔 검사 툴로 검사함으로써 상기 피처들의 서브 세트의 적어도 일부가 대응 검사 위치에서 하나 이상의 기판 상에 허용 불가한 패턴화된 구조를 산출하였는지 여부를 결정하는 단계; 및
상기 피처들의 서브 세트의 적어도 일부가 상기 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하였는지 여부에 기초하여 상기 패터닝 프로세스에 대한 프로세스 윈도우의 적어도 일부분을 결정하는 단계를 포함하고,
상기 프로세스 윈도우의 적어도 일부분은 변화하는 프로세스 특성 하에서 하나 이상의 기판을 패터닝하기 전에 패터닝 프로세스의 센터링없이 결정되는 방법.
21. 패터닝 프로세스로 기판에 적용되는 피처를 정의하는 패턴에 대한 검사 위치를 획득하는 단계 - 상기 검사 위치는 상기 패턴의 피처에 대응하며, 상기 피처는 상기 패터닝 프로세스의 하나 이상의 프로세스 특성에서의 변동에 대한 각각의 피처의 민감도에 따라 피처들 중에서 선택됨 -;
상기 패터닝 프로세스의 변화하는 프로세스 특성 하에서 하나 이상의 기판을 패터닝하는 단계; 및
상기 프로세스 특성에서의 변동들 중 적어도 일부에 대해, 상기 피처가 대응 검사 위치에서 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하였는지 여부를 결정하는 단계를 포함하는 방법.
22. 실시 예 21에 있어서, 상기 검사 위치를 획득하는 단계는,
하나 이상의 컴퓨터로, 각각 상이한 프로세스 특성 하에서 복수의 상이한 시뮬레이션들로 패터닝 프로세스를 시뮬레이션하는 단계;
상기 상이한 시뮬레이션들 각각에 대해, 각각의 시뮬레이션이 나타내는 각각의 시뮬레이션 결과에서 허용 불가능한 피처들을 검출하는 단계; 및
상기 검출된 피처들에 기초하여 피처를 선택하는 단계를 포함하는 방법.
23. 실시 예 22에 있어서, 상기 시뮬레이션하는 단계는, 상기 패턴에 대응하는 레티클의 디자인 레이아웃을 얻는 단계; 리소그래피 장치의 파라미터를 획득하는 단계; 시뮬레이션할 패터닝 프로세스의 프로세스 특성 세트를 선택하는 단계; 및 상기 하나 이상의 컴퓨터로, 상기 선택된 파라미터 세트를 갖는 리소그래피 장치로 상기 선택된 프로세스 특성 세트 하에서 기판 상의 패터닝된 구조의 치수를 추정하는 단계를 포함하는 방법.
24. 실시 예 21 내지 23 중 어느 하나에 있어서, 상기 피처가 상기 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하는지 여부의 결정에 기초하여 상기 변화된 프로세스 특성 중 적어도 일부에 대한 프로세스 윈도우를 결정하는 단계를 포함하는 방법.
25. 데이터 처리 장치에 의해 실행될 때, 실시 예 1 내지 13, 17 내지 19 및 21 내지 24 중 어느 하나의 동작을 포함하는 동작들을 수행하는 명령어를 저장하는, 유형적이고 비 일시적인 기계 판독 가능 매체.
26. 하나 이상의 프로세서; 및 실행될 때 실시 예 1 내지 13, 17 내지 19, 및 21 내지 24 중 어느 하나의 동작을 포함하는 동작들을 수행하는 명령어를 저장하는 메모리를 포함하는 시스템.

Claims (15)

  1. 패터닝 프로세스의 프로세스 윈도우를 특성화하는 방법으로서,
    패터닝 프로세스로 기판에 적용될 피처들을 정의하는 패턴에 대한 검사 위치들의 세트를 얻는 단계 - 상기 검사 위치들의 세트는 상기 피처들의 서브 세트에 대응하고, 상기 피처들의 서브 세트는 상기 패터닝 프로세스의 하나 이상의 프로세스 특성에서의 변화에 대한 각각의 피처들의 민감도에 따라 상기 피처들 중에서 선택됨 -;
    상기 패터닝 프로세스의 변화하는 프로세스 특성 하에서 하나 이상의 기판을 패터닝하는 단계; 및
    상기 프로세스 특성에서의 변동들 각각에 대해, 상기 피처들의 서브 세트의 적어도 일부가 대응하는 검사 위치에서 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하였는지 여부를 결정하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서, 상기 검사 위치들의 세트를 얻는 단계는,
    하나 이상의 컴퓨터로, 각각 상이한 프로세스 특성 하에서 복수의 상이한 시뮬레이션들로 패터닝 프로세스를 시뮬레이션하는 단계;
    상기 상이한 시뮬레이션들 각각에 대해, 각각의 시뮬레이션이 나타내는 각각의 시뮬레이션 결과에서 허용 불가능한 피처들을 검출하는 단계; 및
    상기 검출된 피처들에 기초하여 피처들의 서브 세트를 선택하는 단계를 포함하는 방법.
  3. 제 2 항에 있어서, 상기 검출된 피처들에 기초하여 피처들의 서브 세트를 선택하는 단계는,
    상기 시뮬레이션된 결과에서 상기 패터닝 프로세스의 프로세스 특성에서의 변화에 대한 각각의 피처의 민감도에 기초하여 피처를 선택하는 단계, 또는
    각각의 피처에 대해 허용 불가능한 시뮬레이션된 결과를 산출하는 시뮬레이션에서의 프로세스 특성에서의 변화량에 기초하여 상기 검출된 피처들 중 적어도 일부를 선택하는 단계를 포함하는 방법.
  4. 제 2 항에 있어서, 상기 시뮬레이션하는 단계는,
    상기 패턴에 대응하는 레티클의 디자인 레이아웃을 얻는 단계;
    리소그래피 장치의 파라미터를 획득하는 단계;
    시뮬레이션할 패터닝 프로세스의 프로세스 특성 세트를 선택하는 단계; 및
    상기 하나 이상의 컴퓨터로, 상기 선택된 파라미터 세트를 갖는 리소그래피 장치로 상기 선택된 프로세스 특성 세트 하에서 기판 상의 패터닝된 구조물의 치수를 추정하는 단계를 포함하는 방법.
  5. 제 1 항에 있어서, 상기 피처들의 서브 세트의 적어도 일부가 상기 하나 이상의 기판 상의 허용 불가능한 패턴화된 구조를 산출하는지 여부의 결정에 기초하여 상기 변화된 프로세스 특성 중 적어도 일부에 대한 프로세스 윈도우를 결정하는 단계를 포함하는 방법.
  6. 제 1 항에 있어서, 상기 피처들의 서브 세트의 적어도 일부가 허용 불가능한 패턴 구조를 산출하는지 여부를 결정하는 단계는, 전자 빔 검사 툴을 사용하여 각각의 위치에서 상기 피처의 서브 세트의 적어도 일부를 측정하는 단계를 포함하는 방법.
  7. 제 1 항에 있어서, 각각의 노광 필드에 대응하는 프로세스 조건에 기초하여 상이한 노광 필드에 대해 상이한 검사 위치가 특정되는 방법.
  8. 제 1 항에 있어서,
    하나 이상의 프로세스 특성의 변화에 대한 민감도에 기초하여 상기 피처들을 랭킹하는 단계; 및
    상기 랭킹에 기초하여 상기 피처들의 서브 세트를 선택하는 단계를 포함하는 방법.
  9. 제 1 항에 있어서, 상기 프로세스 특성에서의 변화에 대한 피처 중 적어도 일부의 민감도에 기초하여 검사 메트릭을 특정하는 단계를 포함하는 방법.
  10. 제 1 항에 있어서,
    허용 가능한 결과를 생성하는 프로세스 특성의 범위를 결정하는 단계; 및
    상기 패터닝 프로세스가 상기 프로세스 특성의 범위 내에 유지되는지 여부를 감지함으로써 패터닝 프로세스를 모니터링하는 단계를 포함하는 방법.
  11. 패터닝 프로세스로 기판에 적용되는 피처를 정의하는 패턴에 대한 검사 위치를 획득하는 단계 - 상기 검사 위치는 상기 패턴의 피처에 대응하며, 상기 피처는 상기 패터닝 프로세스의 하나 이상의 프로세스 특성에서의 변동에 대한 각각의 피처의 민감도에 따라 피처들 중에서 선택됨 -;
    상기 패터닝 프로세스의 변화하는 프로세스 특성 하에서 하나 이상의 기판을 패터닝하는 단계; 및
    상기 프로세스 특성에서의 변동들 중 적어도 일부에 대해, 상기 피처가 대응 검사 위치에서 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하였는지 여부를 결정하는 단계
    를 포함하는 방법.
  12. 제 11 항에 있어서, 상기 검사 위치를 획득하는 단계는,
    하나 이상의 컴퓨터로, 각각 상이한 프로세스 특성 하에서 복수의 상이한 시뮬레이션들로 패터닝 프로세스를 시뮬레이션하는 단계;
    상기 상이한 시뮬레이션들 각각에 대해, 각각의 시뮬레이션이 나타내는 각각의 시뮬레이션 결과에서 허용 불가능한 피처들을 검출하는 단계; 및
    상기 검출된 피처들에 기초하여 피처를 선택하는 단계를 포함하는 방법.
  13. 제 12 항에 있어서, 상기 시뮬레이션하는 단계는,
    상기 패턴에 대응하는 레티클의 디자인 레이아웃을 얻는 단계;
    리소그래피 장치의 파라미터를 획득하는 단계;
    시뮬레이션할 패터닝 프로세스의 프로세스 특성 세트를 선택하는 단계; 및
    상기 하나 이상의 컴퓨터로, 상기 선택된 파라미터 세트를 갖는 리소그래피 장치로 상기 선택된 프로세스 특성 세트 하에서 기판 상의 패터닝된 구조의 치수를 추정하는 단계를 포함하는 방법.
  14. 제 11 항에 있어서, 상기 피처가 상기 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하는지 여부의 결정에 기초하여 상기 변화된 프로세스 특성 중 적어도 일부에 대한 프로세스 윈도우를 결정하는 단계를 포함하는 방법.
  15. 유형적이고 비-일시적인 기계 판독 가능 매체로서,
    데이터 처리 장치에 의해 실행될 때,
    패터닝 프로세스로 기판에 적용될 피처들을 정의하는 패턴에 대한 검사 위치들의 세트를 얻는 동작 - 상기 검사 위치들의 세트는 상기 피처들의 서브 세트에 대응하고, 상기 피처들의 서브 세트는 상기 패터닝 프로세스의 하나 이상의 프로세스 특성에서의 변화에 대한 각각의 피처들의 민감도에 따라 상기 피처들 중에서 선택됨 -;
    하나 이상의 컴퓨터로, 복수의 상이한 시뮬레이션들로 패터닝 프로세스를 시뮬레이션하는 동작 - 각각은 상이한 프로세스 특성 하이며, 각각은 패턴 내 동일한 피처들의 적어도 일부를 가짐 -;
    상기 프로세스 특성에서의 변동들 각각에 대해, 상기 피처들의 서브 세트의 적어도 일부가 대응하는 검사 위치에서 하나 이상의 기판 상에 허용 불가능한 패턴화된 구조를 산출하였는지 여부를 결정하는 동작
    을 포함하는 동작들을 수행하는 명령어를 저장하는, 유형적이고 비 일시적인 기계 판독 가능 매체.
KR1020207027097A 2015-12-22 2016-12-08 프로세스-윈도우 특성화를 위한 장치 및 방법 KR102444706B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562270953P 2015-12-22 2015-12-22
US62/270,953 2015-12-22
PCT/EP2016/080266 WO2017108432A1 (en) 2015-12-22 2016-12-08 Apparatus and method for process-window characterization
KR1020187021036A KR102160217B1 (ko) 2015-12-22 2016-12-08 프로세스-윈도우 특성화를 위한 장치 및 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187021036A Division KR102160217B1 (ko) 2015-12-22 2016-12-08 프로세스-윈도우 특성화를 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20200111288A true KR20200111288A (ko) 2020-09-28
KR102444706B1 KR102444706B1 (ko) 2022-09-19

Family

ID=57614334

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187021036A KR102160217B1 (ko) 2015-12-22 2016-12-08 프로세스-윈도우 특성화를 위한 장치 및 방법
KR1020207027097A KR102444706B1 (ko) 2015-12-22 2016-12-08 프로세스-윈도우 특성화를 위한 장치 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187021036A KR102160217B1 (ko) 2015-12-22 2016-12-08 프로세스-윈도우 특성화를 위한 장치 및 방법

Country Status (6)

Country Link
US (3) US10656531B2 (ko)
KR (2) KR102160217B1 (ko)
CN (2) CN108700818B (ko)
IL (2) IL293649B2 (ko)
TW (1) TWI625603B (ko)
WO (1) WO2017108432A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11126092B2 (en) * 2015-11-13 2021-09-21 Asml Netherlands B.V. Methods for determining an approximate value of a processing parameter at which a characteristic of the patterning process has a target value
CN112640038A (zh) 2018-09-03 2021-04-09 首选网络株式会社 学习装置、推断装置及学习完成模型
CN112640037A (zh) * 2018-09-03 2021-04-09 首选网络株式会社 学习装置、推理装置、学习模型的生成方法及推理方法
CN111443567B (zh) * 2019-01-16 2023-04-07 中芯国际集成电路制造(上海)有限公司 光学邻近修正模型、光学邻近修正方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965306A (en) * 1997-10-15 1999-10-12 International Business Machines Corporation Method of determining the printability of photomask defects
US20070031745A1 (en) * 2005-08-08 2007-02-08 Brion Technologies, Inc. System and method for creating a focus-exposure model of a lithography process
WO2007120279A2 (en) * 2005-11-18 2007-10-25 Kla-Tencor Technologies Corporation Methods and systems for utilizing design data in combination with inspection data
US20090157360A1 (en) * 2007-12-05 2009-06-18 Jun Ye Methods and system for lithography process window simulation
US7932004B1 (en) * 2008-10-02 2011-04-26 Kla-Tencor Corporation Feature identification for metrological analysis

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
DE59105735D1 (de) 1990-05-02 1995-07-20 Fraunhofer Ges Forschung Belichtungsvorrichtung.
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
WO1997033205A1 (en) 1996-03-06 1997-09-12 Philips Electronics N.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
JP2000505958A (ja) 1996-12-24 2000-05-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ２個の物品ホルダを有する二次元バランス位置決め装置及びこの位置決め装置を有するリソグラフ装置
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7760929B2 (en) 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
US7587704B2 (en) 2005-09-09 2009-09-08 Brion Technologies, Inc. System and method for mask verification using an individual mask error model
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
WO2008086282A2 (en) 2007-01-05 2008-07-17 Kla-Tencor Corporation Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US8189195B2 (en) 2007-05-09 2012-05-29 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
KR101749987B1 (ko) 2008-06-03 2017-06-22 에이에스엠엘 네델란즈 비.브이. 모델-기반 공정 시뮬레이션 시스템들 및 방법들
US9710903B2 (en) 2008-06-11 2017-07-18 Kla-Tencor Corp. System and method for detecting design and process defects on a wafer using process monitoring features
NL2003702A (en) 2008-11-10 2010-05-11 Brion Tech Inc Pattern selection for lithographic model calibration.
US8150140B2 (en) 2008-12-22 2012-04-03 Ngr Inc. System and method for a semiconductor lithographic process control using statistical information in defect identification
JP4482051B1 (ja) 2008-12-23 2010-06-16 株式会社東芝 装置制御システム
NL2005523A (en) * 2009-10-28 2011-05-02 Asml Netherlands Bv Selection of optimum patterns in a design layout based on diffraction signature analysis.
KR101690786B1 (ko) 2010-02-12 2016-12-28 삼성전자주식회사 멀티태스킹 수행 장치 및 방법
US8656323B2 (en) 2011-02-22 2014-02-18 Kla-Tencor Corporation Based device risk assessment
US9201022B2 (en) 2011-06-02 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extraction of systematic defects
NL2009982A (en) 2012-01-10 2013-07-15 Asml Netherlands Bv Source mask optimization to reduce stochastic effects.
US9733640B2 (en) 2012-01-13 2017-08-15 Kla-Tencor Corporation Method and apparatus for database-assisted requalification reticle inspection
US10192303B2 (en) 2012-11-12 2019-01-29 Kla Tencor Corporation Method and system for mixed mode wafer inspection
US8984450B2 (en) 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
US20140358830A1 (en) 2013-05-30 2014-12-04 Synopsys, Inc. Lithographic hotspot detection using multiple machine learning kernels
US9330987B2 (en) 2013-09-09 2016-05-03 Hermes-Microvision, Inc. Hot spot identification, inspection, and review
US9064741B1 (en) * 2013-12-20 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Uniformity in wafer patterning using feedback control
KR102359050B1 (ko) 2014-02-12 2022-02-08 에이에스엠엘 네델란즈 비.브이. 프로세스 윈도우를 최적화하는 방법
CN106463434B (zh) 2014-06-10 2020-12-22 Asml荷兰有限公司 计算晶片检验
US10133263B1 (en) 2014-08-18 2018-11-20 Kla-Tencor Corporation Process condition based dynamic defect inspection
US10267746B2 (en) 2014-10-22 2019-04-23 Kla-Tencor Corp. Automated pattern fidelity measurement plan generation
US20160217240A1 (en) 2015-01-28 2016-07-28 Dmo Systems Limited Methodology Of Incorporating Wafer Physical Measurement With Digital Simulation For Improving Semiconductor Device Fabrication
US9891538B2 (en) 2015-03-16 2018-02-13 Kla-Tencor Corp. Adaptive sampling for process window determination
US10312161B2 (en) * 2015-03-23 2019-06-04 Applied Materials Israel Ltd. Process window analysis

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965306A (en) * 1997-10-15 1999-10-12 International Business Machines Corporation Method of determining the printability of photomask defects
US20070031745A1 (en) * 2005-08-08 2007-02-08 Brion Technologies, Inc. System and method for creating a focus-exposure model of a lithography process
WO2007120279A2 (en) * 2005-11-18 2007-10-25 Kla-Tencor Technologies Corporation Methods and systems for utilizing design data in combination with inspection data
US20090157360A1 (en) * 2007-12-05 2009-06-18 Jun Ye Methods and system for lithography process window simulation
US7932004B1 (en) * 2008-10-02 2011-04-26 Kla-Tencor Corporation Feature identification for metrological analysis

Also Published As

Publication number Publication date
TWI625603B (zh) 2018-06-01
US20190258169A1 (en) 2019-08-22
US20230133487A1 (en) 2023-05-04
IL293649B1 (en) 2023-07-01
IL293649A (en) 2022-08-01
US10656531B2 (en) 2020-05-19
IL259633A (en) 2018-07-31
WO2017108432A1 (en) 2017-06-29
US20200278613A1 (en) 2020-09-03
IL259633B (en) 2022-07-01
TW201732451A (zh) 2017-09-16
CN108700818B (zh) 2020-10-16
KR102444706B1 (ko) 2022-09-19
CN108700818A (zh) 2018-10-23
KR20180096757A (ko) 2018-08-29
CN112198762A (zh) 2021-01-08
KR102160217B1 (ko) 2020-09-28
CN112198762B (zh) 2023-09-19
US11592752B2 (en) 2023-02-28
IL293649B2 (en) 2023-11-01

Similar Documents

Publication Publication Date Title
US11119414B2 (en) Yield estimation and control
US11681229B2 (en) Selection of measurement locations for patterning processes
TWI590006B (zh) 用於改良微影製程的方法及電腦程式產品
WO2021037484A1 (en) Semiconductor device geometry method and system
US11592752B2 (en) Apparatus and method for process-window characterization
WO2018010940A1 (en) Visualizing performance metrics of computational analyses of design layouts
KR102166322B1 (ko) 메트롤로지 데이터로부터의 소스 분리
KR102488912B1 (ko) 결함 예측
US10437158B2 (en) Metrology by reconstruction
US11183434B2 (en) Methods of guiding process models and inspection in a manufacturing process
WO2022263104A1 (en) Inspection data filtering systems and methods

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant