KR20200108043A - 전송 방법, 단말 및 기지국 - Google Patents

전송 방법, 단말 및 기지국 Download PDF

Info

Publication number
KR20200108043A
KR20200108043A KR1020207023178A KR20207023178A KR20200108043A KR 20200108043 A KR20200108043 A KR 20200108043A KR 1020207023178 A KR1020207023178 A KR 1020207023178A KR 20207023178 A KR20207023178 A KR 20207023178A KR 20200108043 A KR20200108043 A KR 20200108043A
Authority
KR
South Korea
Prior art keywords
configurations
information
bit
terminal
bits
Prior art date
Application number
KR1020207023178A
Other languages
English (en)
Other versions
KR102445281B1 (ko
Inventor
쉐쥐안 가오
에크펀융 토니
Original Assignee
차이나 아카데미 오브 텔레커뮤니케이션즈 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 차이나 아카데미 오브 텔레커뮤니케이션즈 테크놀로지 filed Critical 차이나 아카데미 오브 텔레커뮤니케이션즈 테크놀로지
Publication of KR20200108043A publication Critical patent/KR20200108043A/ko
Application granted granted Critical
Publication of KR102445281B1 publication Critical patent/KR102445281B1/ko

Links

Images

Classifications

    • H04W72/1284—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/20—Control channels or signalling for resource management
    • H04W72/21—Control channels or signalling for resource management in the uplink direction of a wireless link, i.e. towards the network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • H04B7/0613—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission
    • H04B7/0615—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal
    • H04B7/0619—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal using feedback from receiving side
    • H04B7/0621—Feedback content
    • H04B7/0626—Channel coefficients, e.g. channel state information [CSI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H04L5/0055—Physical resource allocation for ACK/NACK
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0091—Signaling for the administration of the divided path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0091—Signaling for the administration of the divided path
    • H04L5/0094—Indication of how sub-channels of the path are allocated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0446—Resources in time domain, e.g. slots or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data

Abstract

본 발명은 전송 방법, 단말 및 기지국을 제공하여 복수의 SR 구성 중 어떤 SR이 다른 UCI와 동시에 전송되는지 구별하는 방법에 대한 명확한 해결책이 없으므로 기지국이 단말의 SR을 위해 정확한 업링크 스케줄링을 수행할 수 없는 종래의 문제점을 해결한다. 본 발명의 실시예에서 제공하는 복수의 SR 구성을 구분하기 위한 전송 방법에서 단말은 M 비트 스케줄링 요청 (SR)과 제1 UCI를 캐스케이드하여 동시에 전송하고, M 비트의 SR 정보를 사용하여 단말의 복수의 SR 구성 SR 상태를 나타내기에기지국이 단말에 대해 정확한 업링크 스케줄링을 수행하도록 보장한다.

Description

전송 방법, 단말 및 기지국
본 출원은, 2018년 1월 12일에 중국 특허청에 출원된 출원 번호 제201810032483.1호, "전송 방법, 단말 및 기지국"을 발명 명칭으로 하는 중국 특허 출원의 우선권을 주장하며, 상기 중국 특허 출원의 전체 내용은 참조로서 출원에 통합되어 본 출원의 일부분으로 한다.
본 발명은 통신 기술 분야에 속한 것으로서, 보다 상세하게는 전송 방법, 단말 및 기지국에 관한 것이다.
이동 통신 서비스의 개발 및 요구 사항의 변화에 따라 ITU (International Telecommunication Union)와 같은 많은 기관들이 미래의 이동 통신 시스템을 위한 새로운 무선 통신 시스템 (5 Generation New RAT，5G NR)을 연구하기 시작했다.
5G NR 시스템에서 단말은 복수의 SR (Scheduling Request, 스케줄링 요청) 구성을 가질 수 있으며, 각 SR 구성은 SR 자원 및 주기와 같은 고유한 파라미터를 갖는다. 복수의 SR 구성이 동시에 중첩되는 경우, 단말의 MAC (Media Access Control) 계층은 SR 구성 중 하나가 물리 계층에서 전송 됨, 즉 포지티브（positive） SR이 전송됨을 단말에게만 알릴 수 있다. SR이 다른 UCI (Uplink Control Information)와 동시에 전송되는 경우, 복수의 SR 구성 중 어떤 SR이 다른 UCI와 동시에 전송되는지 구별하는 방법에 대한 명확한 해결책이 없으므로 기지국이 단말의 SR을 위해 정확한 업링크 스케줄링을 수행할 수 없다.
본 발명의 실시예는 전송 방법, 단말 및 기지국을 제공하여 복수의 SR 구성 중 어떤 SR이 다른 UCI와 동시에 전송되는지 구별하는 방법에 대한 명확한 해결책이 없으므로 기지국이 단말의 SR을 위해 정확한 업링크 스케줄링을 수행할 수 없는 종래의 문제점을 해결한다.
제1 양태에서, 본 발명의 실시예에 의해 제공되는 전송 방법은,
단말은 M 비트 스케줄링 요청 (SR) 정보를 결정하는 단계 - 여기서 M은 1보다 큰 정수임; 및
상기 단말은 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 기지국으로 동시에 송신하는 단계를 포함한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 단말이 상기 M 비트의 SR 정보 및 제1 업링크 제어 정보 (UCI)를 상기 기지국으로 동시에 전송하는 것은,
상기 단말은 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 캐스케이드하고, 채널 코딩하여 상기 기지국에 송신한다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 상기 CSI를 포함하고, 상기 CSI가 제1 부분 CSI와 제2 부분 CSI로 이루어진 경우, 상기 단말이 상기 M 비트의 SR 정보 및 제1 업링크 제어 정보 (UCI)를 상기 기지국으로 동시에 전송하는 것은,
상기 단말은 상기 M 비트의 SR 정보와 상기 제1 부분 CSI를 캐스케이드하고,
상기 단말은 캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행하고, 채널 코딩된 정보를 상기 기지국으로 송신한다.
하나의 가능한 구현에서, 상기 단말이 상기 M 비트의 SR 정보 및 제1 업링크 제어 정보 (UCI)를 상기 기지국으로 동시에 전송하는 것은,
상기 단말은 제1 물리 업링크 제어 채널 포맷 (PUCCH format)의 전송 자원을 통해 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 상기 기지국에 동시에 송신하고,
상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
하나의 가능한 구현에서, 상기 단말이 M 비트 스케줄링 요청 (SR) 정보를 결정하기 전에,
상기 단말은 미리 설정된 조건이 충족되는지 여부를 판단하고,
"예"이면, 상기 단말은 M 비트 스케줄링 요청 (SR) 정보를 결정한다.
하나의 가능한 구현에서, 상기 미리 설정된 조건은,
현재 전송 시각은 SR의 전송 기회이고, 또는,
현재 전송 시각은 SR의 전송 기회이고 상기 SR의 전송 기회에는 복수의 SR 구성이 있다.
제2 양태에서, 본 발명의 실시예에 의해 제공되는 전송 방법은,
기지국은 제1 PUCCH format의 전송 자원에서 단말에 의해 송신된 정보 시퀀스를 수신하는 단계 - 상기 정보 시퀀스는 M 비트의 SR 정보와 제1 UCI를 포함하고, M은 1보다 큰 정수임; 및
상기 기지국은 상기 정보 시퀀스에 기초하여 상기 M 비트의 SR 정보를 획득하고, 상기 M 비트의 SR 정보에 따라 상기 단말에 대해 구성된 복수의 SR 구성의 SR 상태를 결정하는 단계를 포함한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 CSI를 포함하고 상기 CSI가 제1 부분 CSI와 제2 부분 CSI으로 이루어진 경우,
상기 기지국은 상기 M 비트의 SR 정보와 상기 제1 부분 CSI가 캐스케이드되어 있는 것을 결정하고,
상기 기지국은 캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행한다.
하나의 가능한 구현에서, 상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
제3 양태에서, 본 발명의 실시예에 의해 제공되는 단말은,
명령을 저장하도록 구성된 메모리; 및
상기 메모리 내의 명령을 판독하여 다음과 같이 수행되도록 구성된 프로세서를 포함하고,
상기 프로세서는 M 비트 스케줄링 요청 (SR) 정보를 결정하고, 여기서 M은 1보다 큰 정수이고,
상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 기지국으로 동시에 송신하도록 구성된 송수신기를 포함한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말은 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 송수신기는,
상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 캐스케이드하고, 채널 코딩하여 상기 기지국에 송신한다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 상기 CSI를 포함하고, 상기 CSI가 제1 부분 CSI와 제2 부분 CSI로 이루어진 경우, 상기 송수신기는,
상기 M 비트의 SR 정보와 상기 제1 부분 CSI를 캐스케이드하고,
캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행하고, 채널 코딩된 정보를 상기 기지국으로 송신한다.
하나의 가능한 구현에서, 상기 송수신기는,
제1 물리 업링크 제어 채널 포맷 (PUCCH format)의 전송 자원을 통해 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 상기 기지국에 동시에 송신하고,
상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
하나의 가능한 구현에서, 상기 프로세서는
M 비트 스케줄링 요청 (SR) 정보를 결정하기 전에 미리 설정된 조건이 충족되는지 여부를 판단하고,
"예"이면, M 비트 스케줄링 요청 (SR) 정보를 결정한다.
하나의 가능한 구현에서, 상기 미리 설정된 조건은,
현재 전송 시각은 SR의 전송 기회이고, 또는,
현재 전송 시각은 SR의 전송 기회이고 상기 SR의 전송 기회에는 복수의 SR 구성이 있다.
제4 양태에서, 본 발명의 실시예에 의해 제공되는 기지국은
명령을 저장하도록 구성된 메모리; 및
상기 메모리 내의 명령을 판독하여 다음과 같이 수행되도록 구성된 프로세서를 포함하고,
상기 프로세서는 송수신기를 통해 제1 PUCCH format의 전송 자원에서 단말에 의해 송신된 정보 시퀀스를 수신하고, 상기 정보 시퀀스는 M 비트의 SR 정보와 제1 UCI를 포함하고, M은 1보다 큰 정수이고,
상기 정보 시퀀스에 기초하여 상기 M 비트의 SR 정보를 획득하고, 상기 M 비트의 SR 정보에 따라 상기 단말에 대해 구성된 복수의 SR 구성의 SR 상태를 결정한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말은 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 CSI를 포함하고 상기 CSI가 제1 부분 CSI와 제2 부분 CSI으로 이루어진 경우, 상기 프로세서는,
상기 M 비트의 SR 정보와 상기 제1 부분 CSI가 캐스케이드되어 있는 것을 결정하고,
캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행한다.
하나의 가능한 구현에서, 상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
제5 양태에서, 본 발명의 실시예에 의해 제공되는 단말은,
M 비트 스케줄링 요청 (SR) 정보를 결정하도록 구성된 결정 모듈 - M은 1보다 큰 정수임; 및
상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 기지국으로 동시에 송신하독록 구성된 송신 모듈을 포함한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 송신 모듈은,
상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 캐스케이드하고, 채널 코딩하여 상기 기지국에 송신한다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 상기 CSI를 포함하고, 상기 CSI가 제1 부분 CSI와 제2 부분 CSI로 이루어진 경우, 상기 송신 모듈은,
상기 M 비트의 SR 정보와 상기 제1 부분 CSI를 캐스케이드하고,
캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행하고, 채널 코딩된 정보를 상기 기지국으로 송신한다.
하나의 가능한 구현에서, 상기 송신 모듈은,
제1 물리 업링크 제어 채널 포맷 (PUCCH format)의 전송 자원을 통해 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 상기 기지국에 동시에 송신하고,
상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
하나의 가능한 구현에서, 상기 결정 모듈은,
M 비트 스케줄링 요청 (SR) 정보를 결정하기 전에 미리 설정된 조건이 충족되는지 여부를 판단하고,
"예"이면, M 비트 스케줄링 요청 (SR) 정보를 결정한다.
하나의 가능한 구현에서, 상기 미리 설정된 조건은
현재 전송 시각은 SR의 전송 기회이고, 또는,
현재 전송 시각은 SR의 전송 기회이고 상기 SR의 전송 기회에는 복수의 SR 구성이 있다.
제6 양태에서, 본 발명의 실시예에 의해 제공되는 기지국은,
제1 PUCCH format의 전송 자원에서 단말에 의해 송신된 정보 시퀀스를 수신하도록 구성된 수신 모듈 - 상기 정보 시퀀스는 M 비트의 SR 정보와 제1 UCI를 포함하고, M은 1보다 큰 정수임; 및
상기 정보 시퀀스에 기초하여 상기 M 비트의 SR 정보를 획득하고, 상기 M 비트의 SR 정보에 따라 상기 단말에 대해 구성된 복수의 SR 구성의 SR 상태를 결정하도록 구성된 결정 모듈을 포함한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 CSI를 포함하고 상기 CSI가 제1 부분 CSI와 제2 부분 CSI으로 이루어진 경우, 상기 결정 모듈은,
상기 M 비트의 SR 정보와 상기 제1 부분 CSI가 캐스케이드되어 있는 것을 결정하고,
캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행한다.
하나의 가능한 구현에서, 상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
제7 양태에서, 본 발명의 실시예는 컴퓨터에 의해 실행될 때 컴퓨터가 제1 양태의 방법 또는 제2 양태의 방법을 수행하게 하는 컴퓨터 프로그램을 저장하는 컴퓨터 판독 가능 저장 매체를 제공한다.
본 발명의 실시예에서 제공하는 복수의 SR 구성을 구별하기 위한 전송 방법에서 단말은 M 비트 스케줄링 요청 (SR)과 제1 UCI를 캐스케이드하여 동시에 전송하고, M 비트의 SR 정보를 사용하여 단말의 복수의 SR 구성 SR 상태를 나타내기에 기지국이 단말에 대해 정확한 업링크 스케줄링을 수행하도록 보장한다.
본 발명에 따른 실시예의 기술안을 보다 명확하게 설명하기 위해 이하 실시예의 서술에 필요된 도면을 간략하게 설명한다. 이하 서술한 도면은 단지 본 발명의 일부 실시예에 불과함은 자명하며 해당 분야의 통상의 기술을 가진 자라면 창조력을 발휘하지 않는 한 이들의 도면에 따라 다른 도면을 얻을 수도 있다.
도 1은 본 발명의 실시예에 의해 제공되는 전송 방법의 흐름도이다.
도 2는 본 발명의 실시예에 의해 제공되는 전송 방법의 흐름도이다.
도 3은 본 발명의 실시예에 의해 제공되는 단말의 구성도이다.
도 4는 본 발명의 실시예에 의해 제공되는 기지국의 구성도이다.
도 5는 본 발명의 실시예에 의해 제공되는 단말 모듈의 구성도이다.
도 6은 본 발명의 실시예에 의해 제공되는 기지국 모듈의 구성도이다.
본 출원의 실시예의 목적, 기술 방안 및 장점을 더욱더 명확히 나타내기 위하여, 아래 본 출원의 실시예 관련 도면을 결합하여, 본 출원의 실시예의 기술 방안에 대해 명백히, 또한 완벽히 서술할 것이며, 분명한 것은, 여기서 서술한 실시예는 본 출원의 실시예의 일부를 구성하며, 전부의 실시예가 아니다. 본 출원의 실시예를 기반으로, 본 분야의 일반 기술 인원들이 창조성 노동을 거치지 않는 조건 하에서 얻은 기타 모든 실시예는, 전부 본 출원의 보호 범위에 속한다.
이해해야 할 것은， 본 발명의 기술안은 다양한 시스템에 적용될 수 있으며, 예를 들어， GSM（Global System of Mobile communication） 시스템, CDMA（Code Division Multiple Access） 시스템, WCDMA（Wideband Code Division Multiple Access）시스템, GPRS（General Packet Radio Service）, LTE（Long Term Evolution）시스템, LTE-A（Advanced long term evolution，） 시스템, UMTS시스템（Universal Mobile Telecommunication System）, 뉴 라디오（New Radio，NR）등에 적용될 수 있다.
더 이해해야 할 것은， 본 발명에 따른 실시예에 있어서， 유저 단말기（UE，User Equipment）는 MS（Mobile Station）, 모바일 단말기（Mobile Terminal）, 휴대폰（Mobile Telephone）, handset 및 이동식 장치（portable equipment） 등을 포함하나 이에 한정되지 않는다. 이 유저 단말기는 무선 접수망（Radio Access Network，RAN）을 통해 하나 또는 복수의 코어망과 통신할 수 있으며, 예를 들어, 유저 단말기는 휴대폰（또는 셀룰러라 칭함）, 무선 통신 기능을 구비한 컴퓨터 등 일 수 있으며，유저 단말기는 휴대식, 소형화, 이동식, 컴퓨터 내에 내장되거나 차량에 탑재되는 이동 장치일 수 있다.
본 발명에 따른 실시예에서， 기지국（예를 들어, 접근점）은 네트에 접근되어 무선 인터페이스에서 하나 또는 복수의 섹터를 통해 무선 단말과 통신하는 장치를 가르킨다. 기지국은 무선 단말과 접근만의 다른 부분의 라우터로 할 수 있으며 수신한 무선 인터페이스 프레임과 IP 패킷을 서로 전환시킨다. 여기서 접근만의 다른 부분은 국제 프로토콜（IP）네트워크 를 포함할 수 있다. 기지국은 무선 인터페이스 속성에 대한 관리를 협조할 수도 있다. 예를 들어, 기지국은 GSM 또는 CDMA 내의 기지국（Base Transceiver Station，BTS）일 수 있으며， WCDMA 내의 기지국（NodeB）일 수도 있고， LTE 중의 강화형 기지국（NodeB 또는 eNB 또는 e-NodeB，evolutional Node B）, 또는 5G NR에서의 기지국(gNB)일 수도 있으며， 본 발명은 이에 대해 한정하지 않는다.
먼저, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 이해를 위해 본 발명의 실시예에서 일부 용어를 간략히 소개한다.
5G NR 시스템에서는 PUCCH format 0, PUCCH format 1, PUCCH format 2, PUCCH format 3 및 PUCCH format 4의 다섯 가지 물리 업링크 제어 채널 (Physical Uplink Control CHannel，PUCCH) 포맷이 정의되며, 서로 다른 PUCCH format은 서로 다른 전송 솔루션을 갖는다.
PUCCH는 하이브리드 자동 반복 요청 확인 (Hybrid Automatic Repeat reQuest-ACKnowledgement， HARQ-ACK), 채널 상태 정보 (Channel State Information， CSI), SR 등을 포함할 수 있는 UCI를 전송하도록 구성된다.
PUCCH format 0 또는 PUCCH format 1은 2 비트 이하의 UCI 전송을 지원하도록 구성될 수 있으며, PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4는 2 비트 이상의 UCI 전송을 지원하도록 구성될 수 있다. HARQ-ACK는 위의 5 가지 PUCCH format 중 하나를 통해 전송될 수 있다. CSI는 적어도 PUCCH format 2, PUCCH format 3 또는 PUCCH format 4를 통해 전송될 수 있다. SR은 적어도 PUCCH format 0 또는 PUCCH format 1을 통해 전송될 수 있다.
PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4는 코딩 및 레이트 매칭 방식으로 전송하도록 구성될 수 있다. 즉, 채널 코딩 및 레이트 매칭된 후 전송될 UCI가 DMRS (demodulation reference signal)가 아닌 PUCCH format 자원에 매핑된다.
복수의 SR 구성은 5G NR 시스템에서 단말에 대해 구성될 수 있으며, 여기서 서로 다른 SR 구성은 서로 다른 서비스 유형 및/또는 전송 요구 사항에 대응한다. 서로 다른 SR 구성은 서로 다른 SR 자원에 대응한다. 복수의 SR 구성의 전송 기회가 중첩될 수 있다. 복수의 SR 구성이 하나의 SR 전송 기회에 존재하는 경우, 단말은 전송해야 하는 하나의 SR 만 전송할 수 있으므로 단말은 SR 전송 기회에서 전송되어야 하는 SR에 대응하는 SR 자원에서 SR 만 전송한다. 기지국은 단말에 대해 구성된 복수의 SR 구성에 대응하는 SR 자원에 대한 블라인드 검출을 통해 단말이 어떤 SR을 전송할지 결정하여 합리적인 업링크 스케줄링을 수행한다.
단말이 복수의 SR 구성을 갖는 경우, 복수의 SR의 전송 기회가 중첩되고, 중첩된 SR 전송 기회에서 하나의 SR 만 전송되어야 한다. 기지국이 어떤 SR이 전송되어야 하는지 구별할 수 없기 때문에 기지국은 단말의 SR에 대해 정확한 업링크 스케줄링을 수행할 수 없게 된다.
이를 고려하여, 본 발명의 실시예들에서 제공하는 복수의 SR 구성을 구별하기 위한 전송 방법에서 단말은 M 비트 스케줄링 요청 (SR)과 제1 UCI를 캐스케이드하여 동시에 전송하고, M 비트의 SR 정보를 사용하여 단말의 복수의 SR 구성 SR 상태를 나타내기에 기지국이 단말에 대해 정확한 업링크 스케줄링을 수행하도록 보장한다.
본 발명의 실시예들의 설명에서, "제1" 및 "제2"와 같은 단어는 설명을 구별하기 위한 목적으로만 사용되며 상대적 중요성을 나타내거나 암시하는 것으로 이해될 수 없음을 이해해야 한다. 또는 순서를 지시하거나 암시하는 것으로 이해될 수 없다. 본 발명의 실시예들에 대한 설명에서 "복수"는 둘 이상을 의미한다.
본 발명의 실시예들에서 "및/또는"이라는 용어는 연관된 객체를 설명하는 연관 관계일 뿐이며, 이는 세 가지 관계가 있을 수 있음을 의미한다. 예를 들어 A 및/또는 B는 "A만을", "B 만을", "A와 B"를 의미할 수 있다. 또한, 여기서 문자 "/"는 일반적으로 두 개의 연관된 객체가 "또는" 관계에 있음을 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
실시예 1
도 1을 참조하면, 본 발명의 일 실시예는 단말에 의해 구현될 수 있는 전송 방법을 제공하며, 단말은 개인용 컴퓨터, 모바일 전화 또는 태블릿 컴퓨터와 같은 기지국과 통신할 수 있는 장치일 수 있다. 방법의 흐름은 다음과 같이 설명되며, 기지국 측에서의 방법도 설명될 것이다.
S101：단말은 M 비트 스케줄링 요청 (SR) 정보를 결정하고, 여기서 M은 1보다 큰 정수이다.
S102：단말은 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 동시에 기지국에 송신한다.
본 발명의 실시예에서, 기지국은 단말에 대해 적어도 하나의 SR 구성을 구성할 수 있으며, SR 구성의 하나 이상의 파라미터는 다른 SR 구성의 것과 상이하다. 전송할 SR 구성을 결정한 후 단말은 SR 구성에 대응하는 SR을 기지국에 전송한다. 실제 적용에서, 복수의 SR 구성의 전송 기회는 시간 영역에서 중첩될 수 있으며, 이 경우 단말은 SR 구성 중 하나만 전송한다. 단말이 전송할 SR 구성에 대응하는 SR과 전송될 제1 UCI를 캐스케이드하여 함께 전송하기로 선택한 경우, 단말은 기지국이 단말에 의해 송신된 SR 구성을 판단할 수 있도록 제1 UCI에 M 비트의 SR 정보를 포함시킨다. 이로써 이 M 비트가있는 SR 정보를 기반으로 기지국이 단말에 의해 전송된 SR 구성을 결정할 수 있도록 한다.
S101에서, M 비트의 SR 정보는 단말의 복수의 SR 구성의 SR 상태를 나타내도록 구성될 수 있으며, 단말은 다음 두 가지 방식으로 M 비트의 SR 정보를 결정할 수 있지만 이 두 방식에 제한되지 않는다.
방식 1 : M 비트를 갖는 SR 정보는 복수의 SR 구성에 대응하며, 여기서 M 비트 중 1 비트는 하나의 SR 구성에 대응하고, 1 비트의 값은 대응하는 SR 구성이 positive SR 상태 또는 negative SR 상태를 나타낼 수 있다.
즉, M 비트의 각 비트는 각각 하나의 SR 구성에 대응할 수 있다. 하나의 SR 구성에 대응하는 1 비트의 정보가 "0"이면 대응 SR 구성이 negative SR 상태에 있음을 나타낸다. 하나의 SR 구성에 대응하는 1 비트의 정보가 "1"이면 대응 SR 구성이 positive SR 상태임을 나타낸다. 또는 하나의 SR 구성에 대응하는 1 비트의 정보가 "1"이면 대응 SR 구성이 negative SR 상태에 있음을 나타낸다. 하나의 SR 구성에 대응하는 1 비트의 정보가 "0"이면 대응 SR 구성이 positive SR 상태임을 나타낸다.
예를 들어, 하나의 SR 구성에 대응하는 1 비트의 정보가 "0"이면 대응 SR 구성이 negative SR 상태임을 나타내고, 하나의 SR 구성에 대응하는 1 비트의 정보가 "1"인 경우 대응 SR 구성이 positive SR 상태임을 나타낸다. M이 3이라고 가정하면, 즉 단말이 3 비트로 SR 정보를 결정한다고 가정하면 3 비트의 각 비트는 하나의 SR 구성에 대응할 수 있으므로 단말이 3 개의 SR 구성을 구비할 때 3비트 SR 정보에 대응하는 3 개의 비트 각각은 3 개의 SR 구성의 positive SR 상태 또는 negative SR 상태에 있음을 나타낼 수 있다.
예를 들어, "100"은 단말의 세 가지 SR 구성 중 첫 번째 SR 구성이 positive SR을 전송하고, 세 개의 SR 구성 중 두 번째 SR 구성 및 세 번째 SR 구성이 어떤 SR도 전송하지 않음을 나타낼 수 있다. 즉, 첫 번째 SR 구성은 positive SR 상태이고 두 번째 SR 구성 및 세 번째 SR 구성은 모두 negative SR 상태이다. 다른 예로, "010"은 단말의 세 가지 SR 구성 중 두 번째 SR 구성이 positive SR을 전송하고, 세 개의 SR 구성 중 첫 번째 SR 구성과 세 번째 SR 구성이 어떤 SR도 전송하지 않음을 나타낼 수 있다. 이때 두 번째 SR 구성은 positive SR 상태이고 첫 번째 SR 구성과 세 번째 SR 구성은 모두 negative SR 상태이다.
하나의 가능한 구현에서, M 비트 중 단 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, M의 값은 다음 방식에 의해 결정될 수 있지만 이에 제한되지는 않는다.
(1) M은 단말에 대해 구성된 시스템에 의해 지원된 복수의 SR 구성의 최대 수이다.
즉, 시스템이 단말에 대해 구성하는 SR 구성의 실제 수량은 단말에 대해 구성된 시스템에 의해 지원된 SR 구성의 최대 수보다 적거나 같을 수 있으며, M은 최대 수량의 값이다. 예를 들어, 단말에 대해 구성된 시스템에 의해 지원된 SR 구성의 최대 수가 5인 경우, 시스템이 단말에 대해 구성하는 SR 구성의 실제 수량은 1, 또는 2, 또는 3, 또는 4 등이 될 수 있다 （이 경우 M 비트 중 일부 비트는 SR 구성에 대응하지 않으며 이러한 비트는 "0" 또는 "1"과 같이 기지국과 합의된 고정 값으로 설정될 수 있다）.
예를 들어, 5G NR 시스템에서 단말에 대해 구성된 SR 구성의 최대 수가 5이고, 단말에 대해 구성된 SR 구성의 실제 수량이 4인 경우, 이때의 M은 5이다. 단말은 단말의 4 가지 SR 구성 각각이 positive SR 상태 또는 negative SR 상태에 있음을 나타내기 위해 5 비트 SR 정보를 결정할 수 있다. 예를 들어 처음 4 비트는 4 개의 SR 구성 각각에 대응하고 마지막 비트는 예약되어 있으며 값은 "0"으로 설정된다. 또 다른 예로, 5G NR 시스템에서 단말에 대해 구성된 SR 구성의 최대 수가 3이고 단말에 대해 구성된 SR 구성의 실제 수가 2인 경우, 이때의 M은 3이다. 즉, 단말은 단말의 2 개의 SR 구성 각각이 positive SR 상태 또는 negative SR 상태에 있음을 나타내기 위해 3 비트로 SR 정보를 결정한다. 예를 들어, 처음 2 비트는 2 개의 SR 구성 각각에 대응하고 마지막 비트는 예약되고 값은 "0"으로 설정된다.
(2) M은 단말에 대해 구성된 복수의 SR 구성의 수이다.
즉, M의 값은 단말에 대해 시스템에 의해 구성된 SR 구성의 실제 수량이 될 수 있다. 시스템이 단말에 대해 4 개의 SR 구성을 구성하는 경우 M 값은 4이다. 시스템이 단말에 대해 3 개의 SR 구성을 구성하는 경우 M 값은 3이다.
(3) M은 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이다.
예를 들어, 시스템은 단말에 대해 5 개의 SR 구성을 구성하고, 구성 주기에 따라 3 개의 SR 구성의 전송 기회가 특정 지점에서 중첩될 수 있다. 이 경우, M의 값은 3일 수 있으며, 3 비트 각각은 각각 중첩되는 3 개의 SR 구성에 각각 대응하며, 중첩되지 않는 SR 구성에 대해서는 이러한 표시가 필요하지 않다.
(4) M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, M 비트를 갖는 SR 정보는 구체적으로 다음의 경우를 포함하지만 이에 제한되지 않는 복수의 SR 구성에 대응한다.
경우 1 : M 비트의 SR 정보는 복수의 SR 구성의 미리 설정된 순서에 기초한 복수의 SR 구성에 대응한다.
경우 1에서 단말의 복수의 SR 구성은 미리 정의된 순서를 가질 수 있다. 예를 들어, 복수의 SR 구성 각각은 "1, 2, 3" 등과 같은 대응 인덱스를 가지며, 단말은 SR 구성 인덱스의 오름차순 또는 내림차순으로 M 비트 중 제1 비트, 제2 비트,... 및 마지막 비트에 대응할 수 있다.
경우 2 : M 비트를 갖는 SR 정보는 네트워크 측이 통지한 대응 관계에 기초한 복수의 SR 구성에 대응한다.
경우 2에서, M 비트를 갖는 SR 정보와 복수의 SR 구성 사이의 대응 관계는 구성 시그널링을 통해 네트워크 측에서 단말에 통지될 수 있다. 예를 들어, 네트워크 측은 M 비트의 제1 비트 내지 마지막 비트 각각에 대응하는 SR 구성의 인덱스를 단말에 알리고, 단말은 이 대응 관계에 따라 M 비트의 SR 정보를 복수의 SR 구성에 대응시킨다.
방식 2 : M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 복수의 비트 상태 중 제1 비트 상태가 아닌 다른 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 여기서 A 개의 비트 상태의 하나의 비트 상태는 A 개의 SR 구성의 하나의 SR 구성이 positive SR 상태이고, 제1 비트 상태는 복수의 비트 상태 중 임의의 하나 비트 상태이다.
여기서 A의 값은 복수의 비트 상태의 제1 비트 상태 이외의 비트 상태의 구보다 작거나 같을 수 있다.
즉, M 비트를 갖는 SR 정보에 대응하는 복수의 서로 다른 비트 상태 중 하나의 비트 상태는 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성될 수 있다. 표 1에서 비트 상태 "00"에 대응하는 경우 또는 표 2에서 비트 상태 "000"에 대응하는 경우를 참조하면 된다. 그러나 M 비트를 갖는 SR 정보에 대응하는 나머지 복수의 비트 상태는 복수의 SR 구성 중 특정 SR 구성이 positive SR 상태에 있음을 나타내도록 구성된다.
예를 들어, M = 2일 때, 대응 관계가 표 1에 나타나 있다. M = 3일 때 대응 관계는 표 2와 같다.
[표 1]
Figure pct00001
[표 2]
Figure pct00002
하나의 가능한 구현에서, 복수의 비트 상태의 상태의 수가 복수의 SR 구성의 수에 1을 더한 값보다 크거나 같은 조건에서, 복수의 비트 상태는 예약된 상태를 더 포함한다. 예를 들어 표 1에서 SR 구성이 3 개인 경우 4 개 상태가 모두 사용되고 SR 구성이 2 개 뿐인 경우 마지막 상태를 예약할 수 있다.
하나의 가능한 구현에서, M의 값은 단말에 의해 결정될 수 있지만 다음 모드에 제한되지 않는다.
(1) M은 단말에 대해 구성된 시스템에 의해 지원된 복수의 SR 구성의 최대 수 A1에 따라 결정된다.
(2) M은 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정된다.
(3) M은 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정된다.
(4) M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
위의 네 가지 모드 중 처음 세 가지 모드에서 M은 다음 공식을 통해 결정될 수 있다.
여기서 ceil은 반올림을 의미하고 Ai는 방식 (1)에서 A1, 방식 (2)에서 A2 또는 방식 (3)에서 A3 일 수 있다. 물론, Ai는 또한 실제 적용에서 다른 값일 수 있으며, 이는 본 발명의 실시예에서 제한되지 않는다.
단말이 M 비트 스케줄링 요청 (SR) 정보를 결정한 후, S102가 시작될 수 있다. 즉, 단말은 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 동시에 기지국에 송신한다.
하나의 가능한 구현에서, 단말은 제1 UCI와 M 비트의 SR 정보를 캐스케이드할 수 있으며, M 비트 및 제1 UCI로 캐스케이드된 제1 UCI와 M 비트의 SR 정보를 공동 코딩한 후, 제1 PUCCH format의 전송 자원을 통해 기지국으로 전송할 수 있다.
하나의 가능한 구현에서, 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 또는 채널 상태 정보 (CSI) 중 적어도 하나를 포함할 수 있다. 즉, M 비트의 SR 정보는 HARQ-ACK와 캐스케이드되거나, M 비트의 SR 정보는 CSI와 캐스케이드되거나, M 비트의 SR 정보는 HARQ-ACK 및 CSI와 캐스케이드될 수 있다. 물론, 실제 적용에서 M 비트를 갖는 SR 정보는 또한 다른 UCI와 캐스케이드될 수 있으며, 이는 본 발명의 실시예들에서 제한되지 않는다.
여기서 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함할 수 있다.
하나의 가능한 구현에서, 제1 UCI가 CSI를 포함하고 CSI가 CSI의 제1 부분 및 CSI의 제2 부분으로 구성되는 경우, 단말은 M 비트의 SR 정보를 CSI의 제1 부분과 함께 캐스케이드할 수 있으며, 그런 다음 단말은 캐스케이드된 M 비트의 SR 정보, CSI의 제1 부분 및 CSI의 제2 부분에 대해 채널 코딩을 수행한다. 즉, M 비트의 SR 정보, CSI의 제1 부분 및 CSI의 제2 부분은 독립적으로 채널 코딩된 다음, 단말은 채널 코딩된 정보를 기지국으로 전송한다.
또는 단말은 M 비트의 SR 정보와 CSI의 제2 부분을 캐스케이드한 다음, 단말은 캐스케이드된 SR 정보와 CSI의 제2 부분에 대해 채널 코딩을 수행할 수 있다. 즉, M 비트의 SR 정보와 CSI의 제2 부분 및 CSI의 제1 부분은 독립적으로 채널 코딩된 후 단말은 채널 코딩된 정보를 기지국으로 전송한다.
즉, 제1 UCI의 CSI가 CSI의 제1 부분과 CSI의 제2 부분으로 나뉠 수 있다면, M 비트의 SR 정보는 CSI의 제1 부분과 캐스케이드될 수 있거나 M 비트의 SR 정보는 CSI의 제2 부분과 캐스케이드될 수도 있다. 위의 캐스케이드 과정에서 HARQ-ACK도 존재한다면 HARQ-ACK는 CSI의 제1 부분 또는 CSI의 제2 부분과 캐스케이드될 수 있다.
하나의 가능한 구현에서, 단말은 제1 물리 업링크 제어 채널 포맷 (PUCCH format)의 전송 자원을 통해 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 동시에 기지국에 송신한다,여기서 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format일 수 있다.
하나의 가능한 구현에서, 단말이 M 비트 스케줄링 요청 (SR) 정보를 결정하기 전에, 단말은 미리 설정된 조건이 충족되는지 여부를 판단하고, 충족하면 단말은 M 비트 스케줄링 요청 (SR) 정보를 결정하고, 여기서 미리 설정된 조건은 다음과 같이 설정될 수 있다 : 현재 전송 시각은 SR의 전송 기회이고, 또는, 현재 전송 시각은 SR의 전송 기회이고, SR 전송 기회에 복수의 SR 구성이 있다. SR의 전송 기회는 SR 전송이 특정 전송 시각에 수행될 수 있음을 나타낼 수 있다.
예를 들어, 위의 방법을 실행하기 전에 다음 조건을 충족하는지 여부를 더 판단할 수 있고, 다음 조건이 충족되면 위의 방법이 실행된다.
상기 단계 S101 및 다른 단계에 대응하는 동작은 SR 전송 기회에 적어도 2 개의 SR 구성이 포함되는지 여부에 관계없이 임의의 SR 전송 기회에서 실행된다.
또는, 상기 단계 S101 및 다른 단계에 대응하는 동작은 적어도 2 개의 SR 구성을 포함하는 SR 전송 기회에서만 실행된다.
다른 예로서, 상기 단계 S101 및 다른 단계에 대응하는 동작은 SR 전송 기회에 제1 UCI 및 적어도 2 개의 SR 구성이 포함되는지（즉, 제1 UCI와 SR이 동시 존재함） 여부에 관계없이 임의의 SR 전송 기회에서 실행된다.
또는, 상기 단계 S101 및 다른 단계에 대응하는 동작은 제1 UCI와 적어도 두 개의 SR 구성, 즉 제1 UCI와 SR이 공존하는 SR 전송 기회에서만 실행된다.
당업자가 전술한 해결책을 전체적으로 이해할 수 있도록 하기 위해, 본 발명의 실시예에서 설명한 해결책은 본 발명의 실제 적용의 여러 예를 통해 아래에 더 소개된다.
단말이 SR1과 SR2의 두 가지 SR 구성을 가지고 있다고 가정한다. SR1과 SR2의 구성주기 및 오프셋 값에 따라 SR1과 SR2의 전송 기회가 시각 1에서 중첩하는 경우 HARQ-ACK 전송도 시각 1에 존재하고 HARQ-ACK가 PUCCH format 3을 통해 전송되도록 구성되는 경우 M의 값은 구성된 SR 구성의 수 또는 동일한 시각에서 중첩하는 SR 구성의 수 또는 기지국에서 전송한 구성 정보에 따라 2로 결정될 수 있다. 2 비트의 SR 정보는 HARQ-ACK와 함께 캐스케이드되고 함께 전송되어야 한다.
시각 1에서 단말 측이 SR1의 피드백을 필요로한다고 가정하면, 즉 SR1이 positive SR이라고 가정하면,
방식 1 : 2 비트의 SR 정보의 2 비트 중 제1 비트는 SR1에 대응하고, 2 비트 중 제2 비트는 SR2에 대응한다. "1"은 positive SR 상태를 나타내고 "0"은 negative SR 상태를 나타낸다.
단말 측 : 2 비트의 SR 정보가 "10"이라고 판단하고 HARQ-ACK와 함께 캐스케이드되며 예를 들어 HARQ-ACK 정보 이후에 캐스케이드된 후 HARQ-ACK 전송을 위해 결정된 PUCCH format 3의 전송 자원에 따라 캐스케이드된 정보에 대해 채널 코딩 및 레이트 매칭을 수행하고 대응 자원에 매핑하여 전송한다.
기지국 측 : HARQ-ACK 전송을 위해 결정된 PUCCH format 3의 전송 자원에서 HARQ-ACK 및 2 비트 SR에 대해 공동 코딩 및 레이트 매칭이 수행된다고 가정하고, 단말에 의해 전송된 정보 시퀀스를 수신하고, 정보 시퀀스의 마지막 2 비트 정보를 2 비트의 SR 정보로 추출하고, 2 비트의 SR 정보가 위치한 2 비트의 각 비트의 지시 상태에 따라 단말이 positive SR1을 보냈다고 판단하고 SR1에 대응하는 서비스 요구에 따라 단말에서 대응하는 업링크 스케줄링이 수행된다.
방식 2 : 전송할 SR 및 미리 정의된 매핑 테이블에 따라 2 비트의 SR 정보를 결정한다.
단말 측 : 상기 표 1에 따르면, 2 비트의 SR 정보가 "01"이라고 판단하고 HARQ-ACK와 함께 캐스케이드되고 (예를 들어, HARQ-ACK 정보 뒤에 "01"을 캐스케이드), 결정된 PUCCH format 3의 전송 자원에 따 캐스케이드된 정보에 대해 채널 코딩 및 레이트 매칭을 수행하고 전송을 위한 대응 자원에 매핑된다.
기지국 측 : HARQ-ACK 전송을 위해 결정된 PUCCH format 3의 전송 자원에서 2비트 SR 정보와 HARQ-ACK에 대해 공동 코딩 및 레이트 매칭을 수행한다고 가정하고, 단말에 의해 전송된 정보 시퀀스를 수신한다. 정보 시퀀스의 마지막 2 비트 정보를 2 비트의 SR 정보로 추출하고, 2비트 SR 정보의 상태 및 표 1에 따라 단말이 positive SR1을 보낸 것으로 판단하고 SR1에 대응하는 서비스 요구에 따라 단말의 대응 업링크 스케줄링을 수행한다.
상기 실시예의 일 구현에서, SR 전송은 다른 UCI와 중첩되는 SR1 및 SR2의 임의의 전송 기회에서 상기 방식으로 수행될 수 있다. 즉, 하나의 SR 전송 기회에 하나의 SR 구성만 있고 다른 UCI의 전송 기회와 중첩되는 경우 위의 과정도 수행될 수 있다. 이 경우 M 비트의 SR 정보는 임의의 SR 전송 기회에서 다른 UCI와 동시에 전송되는 것으로 가정한다. 이러한 방식으로 모든 SR 전송 기회에 통합 전송 솔루션을 적용할 수 있다.
상기 실시예의 다른 구현에서, 상기 M 비트의 SR 전송 프로세스는 복수의 SR 구성의 전송 기회가 중첩되고 전송 기회에 다른 UCI가 있을 때 실행된다. 하나의 SR 전송 기회에 하나의 SR 구성만 있고 전송 기회에 다른 UCI가 있는 경우, 전송은 위의 방식 대신 다른 합의된 방식으로 수행될 수 있다. 예를 들어, positive SR은 전송할 SR에 대응하는 SR 자원에 다른 UCI를 전송하여 암목적으로 표현하거나 1 비트 SR 만 다른 UCI와 캐스케이드되어 다른 UCI에 대응하는 자원에서 동시에 전송된다.
예를 들어, SR1만이 시각 2에서 전송 기회를 가지고 있다면, 시각 2에서 하나의 SR1만 전송될 필요가 있을 수 있으며, 위의 M 비트 방식은 채택되지 않을 수 있다. SR1을 전송해야 하는 경우 (즉, positive SR1), 전송할 SR1에 대응하는 SR 자원에서 다른 UCI를 전송하여 positive SR1을 암목적으로 표시하거나 positive SR1이 존재하는지 여부에 관계없이 시각 2에서 1 비트 SR이 다른 UCI와 캐스케이드되고 다른 UCI에 대응하는 리소스에서 동시에 전송된다. 시각 2에 하나의 SR 구성만 있기 때문에 기지국은 항상 1 비트 SR이 SR1에 대응한다고 결정할 수 있다.
또 다른 예로, SR2만이 시각 3에서 전송 기회를 가지면, 시각 3에서 하나의 SR2만 전송될 필요가 있을 수 있으며, 전술한 M 비트 방식은 채택되지 않을 수 있다. SR2를 전송해야 하는 경우 (즉, positive SR2), 전송될 SR2에 대응하는 SR 자원에 다른 UCI를 전송하여 positive SR2를 암목적으로 표시하거나 positive SR2가 존재하는지 여부에 관계없이 시각 3에서 1 비트 SR이 다른 UCI와 캐스케이드되고 다른 UCI에 대응하는 리소스에서 동시에 전송된다. 시각 3에 하나의 SR 구성만 있기 때문에 기지국은 항상 1 비트 SR이 SR2에 대응한다고 결정할 수 있다. 이 경우 항상 M 비트를 사용하는 경우와 비교하여 SR보고 오버 헤드는 절약되지만 다른 SR 전송 기회에서 사용되는 전송 해결책은 다를 수 있다. 기지국과 단말은 주기 등 복수의 SR 구성의 특정 구성 정보를 미리 알고 있으므로 각 SR 전송 기회에서 SR 구성의 중첩 상황을 미리 알 수 있으므로대응 전송 해결책은 전송을 위해 선택되고 전송 해결책에 대한 기지국과 단말의 이해가 일치되지 못하는 것도 방지할 수 있다.
상기 실시예는 SR과 HARQ-ACK의 중첩 전송을 예로 들었지만, HARQ-ACK가 CSI로 대체되는 경우 또는 HARQ-ACK와 CSI가 공존하는 경우에도 적용된다..
CSI와 HARQ-ACK가 공존하는 경우, CSI는 PUCCH format 2, PUCCH format 3 또는 PUCCH format 4 중 하나로 전송될 수 있다. HARQ-ACK는 PUCCH format 0 또는 1중 하나로 전송될 수 있다. 또는 HARQ-ACK 및 CSI는 모두 PUCCH format 2, PUCCH format 3 또는 PUCCH format 4로 전송된다. 이는 PUCCH format 3이 PUCCH format 2, PUCCH format 4 또는 2 비트 이상의 UCI가 실린 다른 PUCCH format으로 대체될 때도 적용된다.
요약하면, 본 발명의 실시예의 하나 이상의 기술적 해결책은 적어도 다음과 같은 기술적 효과 또는 이점을 갖는다.
본 발명의 실시예에서 제공하는 복수의 SR 구성을 구별하기 위한 전송 방법에서, 단말은 M 비트 스케줄링 요청 (SR)과 제1 UCI를 캐스케이드하여 동시에 전송하고, M 비트의 SR 정보를 사용하여 단말의 복수의 SR 구성 SR 상태를 나타내기에 기지국이 단말에 대해 업링크 스케줄링을 정확하게 수행하도록 확보한다.
실시예 2
도 2를 참조하면, 동일한 발명 사상에 기초하여, 본 발명의 일 실시예는 전송 방법을 제공하며, 그 과정은 다음과 같이 설명될 수 있다.
S201 ： 기지국은 제1 PUCCH format의 전송 자원에서 단말에 의해 송신된 정보 시퀀스를 수신하고, 상기 정보 시퀀스는 M 비트의 SR 정보와 제1 UCI를 포함하고, M은 1보다 큰 정수이다.
S202 ： 상기 기지국은 상기 정보 시퀀스에 기초하여 상기 M 비트의 SR 정보를 획득하고, 상기 M 비트의 SR 정보에 따라 상기 단말에 대해 구성된 복수의 SR 구성의 SR 상태를 결정한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 CSI를 포함하고 상기 CSI가 제1 부분 CSI와 제2 부분 CSI으로 이루어진 경우, 상기 방법에서 또한,
상기 기지국은 상기 M 비트의 SR 정보와 상기 제1 부분 CSI가 캐스케이드되어 있는 것을 결정하고,
상기 기지국은 캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행한다.
하나의 가능한 구현에서, 상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
실시예 3
도 3을 참조하면, 본 발명의 실시예는 또한 메모리 (301), 프로세서 (302) 및 송수신기 (303)를 포함하는 단말을 제공한다. 메모리 (301) 및 송수신기 (303)는 버스 인터페이스(예로서도 3에 도시됨)를 통해 프로세서 (302)에 연결될 수 있다. 또는 특정 연결 라인을 통해 프로세서 (302)에 연결될 수 있다.
메모리 (301)는 프로그램을 저장하도록 구성될 수 있다. 프로세서 (302)는 메모리 (301)의 프로그램을 판독하여 M 비트 스케줄링 요청 (SR) 정보를 결정하도록 구성될 수 있다.
여기서 M은 1보다 큰 정수이다.
송수신기는 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 기지국으로 동시에 송신하도록 구성된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 송수신기 (303)는 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 캐스케이드하고, 채널 코딩하여 상기 기지국에 송신한다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 상기 CSI를 포함하고, 상기 CSI가 제1 부분 CSI와 제2 부분 CSI로 이루어진 경우, 상기 송수신기 (303)는
상기 M 비트의 SR 정보와 상기 제1 부분 CSI를 캐스케이드하고,
캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행하고, 채널 코딩된 정보를 상기 기지국으로 송신한다.
하나의 가능한 구현에서, 상기 송수신기 (303)는 제1 물리 업링크 제어 채널 포맷 (PUCCH format)의 전송 자원을 통해 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 상기 기지국에 동시에 송신한다.
상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
하나의 가능한 구현에서, 상기 프로세서 (302)는,
M 비트 스케줄링 요청 (SR) 정보를 결정하기 전에 미리 설정된 조건이 충족되는지 여부를 판단하고,
"예"이면, M 비트 스케줄링 요청 (SR) 정보를 결정한다.
하나의 가능한 구현에서, 상기 미리 설정된 조건은,
현재 전송 시각은 SR의 전송 기회이고, 또는,
현재 전송 시각은 SR의 전송 기회이고 상기 SR의 전송 기회에는 복수의 SR 구성이 있다.
여기서 도 3에서, 버스 아키텍처는 임의의 수량의 서로 접속하는 버스와 브릿지를 포함할 수 있으며, 구체적으로는 프로세서 (302)를 비롯한 하나 혹은 복수의 프로세서 및 메모리 (301)를 비롯한 메모리의 각 종 회로에 의해 연결된다. 버스 아키텍처는 주변 장치, 전류 차단 장치 및 전력 관리 회로 등과 같은 각 종 다른 회로를 한데다 연결할 수 있다. 이는 본 발명의 분야에서 주지되는 사항이므로서 더 이상 설명하지 않는다. 버스 인터페이스는 인터페이스를 제공한다. 송수신기 (303)는 복수의 부재일 수 있으며, 즉, 송신기와 수신기를 포함하여, 전송 매질에서 다른 다양한 장치와 통신하는 엘리먼트를 제공한다. 프로세서 (302)는 버스 아키텍처과 일반 처리에 대한 관리를 담당하며, 메모리 (301)는 프로세서 (302)가 동작할 때 사용하는 데이터를 기억할 수 있다.
실시예 4
도 4를 참조하면, 동일한 발명 사상에 기초하여, 본 발명의 일 실시예는 메모리 (401), 프로세서 (402) 및 송수신기 (403)를 포함하는 기지국을 제공한다. 메모리 (401)와 송수신기 (403)는 버스 인터페이스 (예로서도 4에 도시됨)를 통해 프로세서 (402)에 연결되거나, 특정 연결 라인을 통해 프로세서 (402)에 연결될 수 있다.
메모리 (401)는 프로그램을 저장하도록 구성될 수 있다. 송수신기 (403)는 메인 기지국에 의해 전송된 노드 간 시그널링 메시지를 수신할 수 있다. 프로세서 (402)는 메모리 (401)의 명령을 판독하여 송수신기를 통해 제1 PUCCH format의 전송 자원에서 단말에 의해 송신된 정보 시퀀스를 수신하도록 구성된다.
상기 정보 시퀀스는 M 비트의 SR 정보와 제1 UCI를 포함하고, M은 1보다 큰 정수이다.
상기 정보 시퀀스에 기초하여 상기 M 비트의 SR 정보를 획득하고, 상기 M 비트의 SR 정보에 따라 상기 단말에 대해 구성된 복수의 SR 구성의 SR 상태를 결정한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 CSI를 포함하고 상기 CSI가 제1 부분 CSI와 제2 부분 CSI으로 이루어진 경우, 상기 프로세서 (402)는,
상기 M 비트의 SR 정보와 상기 제1 부분 CSI가 캐스케이드되어 있는 것을 결정하고,
캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행한다.
하나의 가능한 구현에서, 상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
여기서 도 4에서, 버스 아키텍처는 임의의 수량의 서로 접속하는 버스와 브릿지를 포함할 수 있으며, 구체적으로는 프로세서 (402)를 비롯한 하나 혹은 복수의 프로세서 및 메모리 (401)를 비롯한 메모리의 각 종 회로에 의해 연결된다. 버스 아키텍처는 주변 장치, 전류 차단 장치 및 전력 관리 회로 등과 같은 각 종 다른 회로를 한데다 연결할 수 있다. 이는 본 발명의 분야에서 주지되는 사항이므로서 더 이상 설명하지 않는다. 버스 인터페이스는 인터페이스를 제공한다. 송수신기 (403)는 복수의 부재일 수 있으며, 즉, 송신기와 수신기를 포함하여, 전송 매질에서 다른 다양한 장치와 통신하는 엘리먼트를 제공한다. 프로세서 (402)는 버스 아키텍처과 일반 처리에 대한 관리를 담당하며, 메모리 (401)가 동작할 때 사용하는 데이터를 기억할 수 있다.
실시예 5
도 5를 참조하면, 동일한 발명 사상에 기초하여, 본 발명의 실시예는 결정 모듈 (51) 및 송신 모듈 (52)을 포함하는 단말을 제공한다 :
상기 결정 모듈 (51)은 M 비트 스케줄링 요청 (SR) 정보를 결정하고, 여기서 M은 1보다 큰 정수이다.
상기 송신 모듈 (52)은 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 기지국으로 동시에 송신한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 송신 모듈 (52)은,
상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 캐스케이드하고, 채널 코딩하여 상기 기지국에 송신한다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 상기 CSI를 포함하고, 상기 CSI가 제1 부분 CSI와 제2 부분 CSI로 이루어진 경우, 상기 송신 모듈 (52)은,
상기 M 비트의 SR 정보와 상기 제1 부분 CSI를 캐스케이드하고,
캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행하고, 채널 코딩된 정보를 상기 기지국으로 송신한다.
하나의 가능한 구현에서, 상기 송신 모듈 (52)은 제1 물리 업링크 제어 채널 포맷 (PUCCH format)의 전송 자원을 통해 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 상기 기지국에 동시에 송신한다.
상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
하나의 가능한 구현에서, 상기 결정 모듈은,
M 비트 스케줄링 요청 (SR) 정보를 결정하기 전에 미리 설정된 조건이 충족되는지 여부를 판단하고,
"예"이면, M 비트 스케줄링 요청 (SR) 정보를 결정한다.
하나의 가능한 구현에서, 상기 미리 설정된 조건은,
현재 전송 시각은 SR의 전송 기회이고, 또는,
현재 전송 시각은 SR의 전송 기회이고 상기 SR의 전송 기회에는 복수의 SR 구성이 있다.
실시예 6
도 6을 참조하면, 동일한 발명 사상에 기초하여, 본 발명의 실시예는 수신 모듈 (61) 및 결정 모듈 (62)을 포함하는 기지국을 제공한다.
상기 수신 모듈 (61)은 제1 PUCCH format의 전송 자원에서 단말에 의해 송신된 정보 시퀀스를 수신하고, 상기 정보 시퀀스는 M 비트의 SR 정보와 제1 UCI를 포함하고, M은 1보다 큰 정수이다.
상기 결정 모듈 (62)은 상기 정보 시퀀스에 기초하여 상기 M 비트의 SR 정보를 획득하고, 상기 M 비트의 SR 정보에 따라 상기 단말에 대해 구성된 복수의 SR 구성의 SR 상태를 결정한다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성된다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시킨다.
하나의 가능한 구현에서, 상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타낸다.
하나의 가능한 구현에서, 상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태이다.
하나의 가능한 구현에서, 상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함한다.
하나의 가능한 구현에서, 상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지된다.
하나의 가능한 구현에서, 상기 M은 다음 공식으로 결정된다 :
M=ceil（log2（Ai+1））
여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3이다.
하나의 가능한 구현에서, 상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함한다.
하나의 가능한 구현에서, 상기 제1 UCI가 CSI를 포함하고 상기 CSI가 제1 부분 CSI와 제2 부분 CSI으로 이루어진 경우, 상기 결정 모듈 (62)은,
상기 M 비트의 SR 정보와 상기 제1 부분 CSI가 캐스케이드되어 있는 것을 결정하고,
캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행한다.
하나의 가능한 구현에서, 상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format이다.
실시예 7
동일한 발명 사상에 기초하여, 본 발명의 일 실시예는 컴퓨터에 의해 실행될 때 컴퓨터가 도 1 및 도 2에 도시된 바와 같은 방법을 수행하게 하는 컴퓨터 프로그램을 저장하는 컴퓨터 판독 가능 저장 매체를 제공한다.
특정 구현 프로세스에서, 컴퓨터 판독 가능 저장 매체는 범용 직렬 버스 플래시 드라이브 (Universal Serial Bus flash drive，USB), 모바일 하드 디스크, 읽기 전용 메모리 (Read-Only Memory，ROM), 랜덤 액세스 메모리 (Random Access Memory，RAM), 자기 프로그램 코드를 저장할 수 있는 디스크 또는 광 디스크 및 기타 저장 매체를 포함할 수 있다.
본 기술 분야내의 당업자들이 명백해야 할 것은, 본 출원의 실시예는 방법, 시스템, 또는 컴퓨터 프로그램 제품을 제공할 수 있다. 하여, 본 출원은 풀 하드웨어실시예, 풀 소프트웨어 실시예, 또는 소프트웨어 및 하드웨어 방면을 결합하는 실시예 형태를 사용할 수 있다. 또한, 본 출원은 하나 또는 다수의 컴퓨터 실행 가능 프로그램 코드를 포함한 컴퓨터 사용 가능 저장 메체(디스크 메모리, CD-ROM 및 광학 메모리를 포함하나 이에 한정되지 않는다)에서 실시된 컴퓨터 프로그램 제품 형식을 사용할 수 있다.
본 발명은 본 출원의 방법, 디바이스(장치) 및 컴퓨터 프로그램 제품의 흐름도 및/또는 블록도를 참조하여 설명하였다. 이해해야 할 것은 바로 컴퓨터 프로그램 명령으로 흐름도 및/또는 블록도 중의 각 흐름 및/또는 블록, 및 흐름도 및/또는 블록도중의 흐름 및/또는 블록의 결합을 달성할 수 있는 것이다. 이러한 컴퓨터 프로그램 명령을 통용 컴퓨터, 전용 컴퓨터, 내장형 프로세서 또는 기타 프로그래머블 데이터 프로세스 디바이스의 프로세서에 제공하여 하나의 머신이 생성되도록 할 수 있으며, 이는 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스의 프로세서로부터 수행한 명령을 통해 흐름도의 한개 흐름 및/또는 여러 흐름 및/또는 블록도의 한개 블록 및/또는 여러 블록에서 지정된 기능을 달성하도록 마련된 장치가 생성되도록 한다.
이러한 컴퓨터 프로그램 명령은 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스를 유도하여 특정된 방식으로 작업하도록 하는 컴퓨터 가독 메모리에 저장될 수 있으며, 해당 컴퓨터 가독 메모리에 저장된 명령이 명령 장치를 포함한 제조품을 생성하도록 하며, 해당 명령 장치는 흐름도의 한개 흐름 및/또는 여러 흐름 및/또는 블록도의 한개 블록 및/또는 여러 블록에서 지정된 기능을 실행한다.
이러한 컴퓨터 프로그램 명령은 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스에 장착될 수도 있으며, 이는 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스에서 일련의 오퍼레이션 절차를 수행하여 컴퓨터가 실시하는 프로세스가 생성되도록 하며, 따라서 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스에서 수행한 명령은 흐름도의 한개 흐름 및/또는 여러 흐름 및/또는 블록도의 한개 블록 및/또는 여러 블록에서 지정된 기능을 달성하도록 마련된 절차를 제공하도록 한다.
분명한 것은, 본 분야의 통상 지식을 가진 당업자들은 본 출원에 대해 각종 수정 및 변경을 실행하며 또한 본 출원의 주제 및 범위를 떠나지 않을 수 있다. 이렇게, 본 출원의 이러한 수정 및 변경이 본 출원의 청구항 및 동등 기술 범위내에 속하는 경우, 본 출원은 이러한 수정 및 변경을 포함하는 것을 의도한다.

Claims (61)

  1. 단말은 M 비트 스케줄링 요청 (SR) 정보를 결정하는 단계 - 여기서 M은 1보다 큰 정수임; 및
    상기 단말은 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 기지국으로 동시에 송신하는 단계를 포함하는 것을 특징으로 하는 송신 방법.
  2. 제1항에 있어서,
    상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성되는 것을 특징으로 하는 송신 방법.
  3. 제2항에 있어서,
    상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
    상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지되는 것을 특징으로 하는 송신 방법.
  4. 제2항에 있어서,
    상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
    단말은 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
    네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응 시키는 것을 특징으로 하는 송신 방법.
  5. 제2항에 있어서,
    상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타내는 것을 특징으로 하는 송신 방법.
  6. 제1항에 있어서,
    상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태인 것을 특징으로 하는 송신 방법.
  7. 제6항에 있어서,
    상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함하는 것을 특징으로 하는 송신 방법.
  8. 제6항에 있어서,
    상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
    상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지되는 것을 특징으로 하는 송신 방법.
  9. 제8항에 있어서,
    상기 M은 다음 공식으로 결정된다 :
    M=ceil（log2（Ai+1））
    여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3인 것을 특징으로 하는 송신 방법.
  10. 제1항에 있어서,
    상기 단말이 상기 M 비트의 SR 정보 및 제1 업링크 제어 정보 (UCI)를 상기 기지국으로 동시에 전송하는 것은,
    상기 단말은 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 캐스케이드하고, 채널 코딩하여 상기 기지국에 송신하는 것을 특징으로 하는 송신 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 송신 방법.
  12. 제11항에 있어서,
    상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함하는 것을 특징으로 하는 송신 방법.
  13. 제11항에 있어서,
    상기 제1 UCI가 상기 CSI를 포함하고, 상기 CSI가 제1 부분 CSI와 제2 부분 CSI로 이루어진 경우, 상기 단말이 상기 M 비트의 SR 정보 및 제1 업링크 제어 정보 (UCI)를 상기 기지국으로 동시에 전송하는 것은,
    상기 단말은 상기 M 비트의 SR 정보와 상기 제1 부분 CSI를 캐스케이드하고,
    상기 단말은 캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행하고, 채널 코딩된 정보를 상기 기지국으로 송신하는 것을 특징으로 하는 송신 방법.
  14. 제1항에 있어서,
    상기 단말이 상기 M 비트의 SR 정보 및 제1 업링크 제어 정보 (UCI)를 상기 기지국으로 동시에 전송하는 것은,
    상기 단말은 제1 물리 업링크 제어 채널 포맷 (PUCCH format)의 전송 자원을 통해 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 상기 기지국에 동시에 송신하고,
    상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format인 것을 특징으로 하는 송신 방법.
  15. 제1항에 있어서,
    상기 단말이 M 비트 스케줄링 요청 (SR) 정보를 결정하기 전에,
    상기 단말은 미리 설정된 조건이 충족되는지 여부를 판단하고,
    "예"이면, 상기 단말은 M 비트 스케줄링 요청 (SR) 정보를 결정하는 것을 특징으로 하는 송신 방법.
  16. 제15항에 있어서,
    상기 미리 설정된 조건은,
    현재 전송 시각은 SR의 전송 기회이고, 또는,
    현재 전송 시각은 SR의 전송 기회이고 상기 SR의 전송 기회에는 복수의 SR 구성이 있는 것을 특징으로 하는 송신 방법.
  17. 기지국은 제1 PUCCH format의 전송 자원에서 단말에 의해 송신된 정보 시퀀스를 수신하는 단계 - 상기 정보 시퀀스는 M 비트의 SR 정보와 제1 UCI를 포함하고, M은 1보다 큰 정수임; 및
    상기 기지국은 상기 정보 시퀀스에 기초하여 상기 M 비트의 SR 정보를 획득하고, 상기 M 비트의 SR 정보에 따라 상기 단말에 대해 구성된 복수의 SR 구성의 SR 상태를 결정하는 단계를 포함하는 것을 특징으로 하는 수신 방법.
  18. 제17항에 있어서,
    상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성되는 것을 특징으로 하는 수신 방법.
  19. 제18항에 있어서,
    상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
    상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지되는 것을 특징으로 하는 수신 방법.
  20. 제18항에 있어서,
    상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
    단말은 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
    네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응 시키는 것을 특징으로 하는 수신 방법.
  21. 제18항에 있어서,
    상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타내는 것을 특징으로 하는 수신 방법.
  22. 제17항에 있어서,
    상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태인 것을 특징으로 하는 수신 방법.
  23. 제22항에 있어서,
    상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함하는 것을 특징으로 하는 수신 방법.
  24. 제22항에 있어서,
    상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
    상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지되는 것을 특징으로 하는 수신 방법.
  25. 제24항에 있어서,
    상기 M은 다음 공식으로 결정된다 :
    M=ceil（log2（Ai+1））
    여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3인 것을 특징으로 하는 수신 방법.
  26. 제17항 내지 제25항 중 어느 한 항에 있어서,
    상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 수신 방법.
  27. 제26항에 있어서,
    상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함하는 것을 특징으로 하는 수신 방법.
  28. 제17항에 있어서,
    상기 제1 UCI가 CSI를 포함하고 상기 CSI가 제1 부분 CSI와 제2 부분 CSI으로 이루어진 경우,
    상기 기지국은 상기 M 비트의 SR 정보와 상기 제1 부분 CSI가 캐스케이드되어 있는 것을 결정하고,
    상기 기지국은 캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행하는 것을 특징으로 하는 수신 방법.
  29. 제17항에 있어서,
    상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format인 것을 특징으로 하는 수신 방법.
  30. 명령을 저장하도록 구성된 메모리;
    상기 메모리 내의 명령을 판독하여 M 비트 스케줄링 요청 (SR) 정보를 결정하도록 구성된 프로세서; 및
    상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 기지국으로 동시에 송신하도록 구성된 송수신기를 포함하고,
    여기서 M은 1보다 큰 정수인 것을 특징으로 하는 단말.
  31. 제30항에 있어서,
    상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성되는 것을 특징으로 하는 단말.
  32. 제31항에 있어서,
    상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
    상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지되는 것을 특징으로 하는 단말.
  33. 제31항에 있어서,
    상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
    단말은 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
    네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응 시키는 것을 특징으로 하는 단말.
  34. 제31항에 있어서,
    상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타내는 것을 특징으로 하는 단말.
  35. 제30항에 있어서,
    상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태인 것을 특징으로 하는 단말.
  36. 제35항에 있어서,
    상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함하는 것을 특징으로 하는 단말.
  37. 제35항에 있어서,
    상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
    상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지되는 것을 특징으로 하는 단말.
  38. 제37항에 있어서,
    상기 M은 다음 공식으로 결정된다 :
    M=ceil（log2（Ai+1））
    여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3인 것을 특징으로 하는 단말.
  39. 제30항에 있어서,
    상기 송수신기는,
    상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 캐스케이드하고, 채널 코딩하여 상기 기지국에 송신하는 것을 특징으로 하는 단말.
  40. 제30항 내지 제39항 중 어느 한 항에 있어서,
    상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 단말.
  41. 제40항에 있어서,
    상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함하는 것을 특징으로 하는 단말.
  42. 제40항에 있어서,
    상기 제1 UCI가 상기 CSI를 포함하고, 상기 CSI가 제1 부분 CSI와 제2 부분 CSI로 이루어진 경우, 상기 송수신기는,
    상기 M 비트의 SR 정보와 상기 제1 부분 CSI를 캐스케이드하고,
    캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행하고, 채널 코딩된 정보를 상기 기지국으로 송신하는 것을 특징으로 하는 단말.
  43. 제30항에 있어서,
    상기 송수신기는
    제1 물리 업링크 제어 채널 포맷 (PUCCH format)의 전송 자원을 통해 상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI) 를 상기 기지국에 동시에 송신하고,
    상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format인 것을 특징으로 하는 단말.
  44. 제30항에 있어서,
    상기 프로세서는
    M 비트 스케줄링 요청 (SR) 정보를 결정하기 전에 미리 설정된 조건이 충족되는지 여부를 판단하고,
    "예"이면, M 비트 스케줄링 요청 (SR) 정보를 결정하는 것을 특징으로 하는 단말.
  45. 제44항에 있어서,
    상기 미리 설정된 조건은
    현재 전송 시각은 SR의 전송 기회이고, 또는,
    현재 전송 시각은 SR의 전송 기회이고 상기 SR의 전송 기회에는 복수의 SR 구성이 있는 것을 특징으로 하는 단말.
  46. 명령을 저장하도록 구성된 메모리; 및
    상기 메모리 내의 명령을 판독하여 다음과 같이 수행되도록 구성된 프로세서를 포함하고,
    상기 프로세서는 송수신기를 통해 제1 PUCCH format의 전송 자원에서 단말에 의해 송신된 정보 시퀀스를 수신하고, 상기 정보 시퀀스는 M 비트의 SR 정보와 제1 UCI를 포함하고, M은 1보다 큰 정수이고,
    상기 정보 시퀀스에 기초하여 상기 M 비트의 SR 정보를 획득하고, 상기 M 비트의 SR 정보에 따라 상기 단말에 대해 구성된 복수의 SR 구성의 SR 상태를 결정하는 것을 특징으로 하는 기지국.
  47. 제46항에 있어서,
    상기 M 비트의 SR 정보는 상기 복수의 SR 구성에 대응하고, 상기 M 비트 중 1 비트는 복수의 SR 구성 중 하나의 SR 구성에 대응하고, 1 비트의 값은 SR 구성이 포지티브 (positive) SR 상태 또는 네거티브 (negative) SR 상태를 나타내도록 구성되는 것을 특징으로 하는 기지국.
  48. 제47항에 있어서,
    상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수이고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수이고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수이고, 또는,
    상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지되는 것을 특징으로 하는 기지국.
  49. 제47항에 있어서,
    상기 M 비트의 SR 정보가 상기 복수의 SR 구성에 대응하는 것은,
    단말이 복수의 SR 구성의 미리 설정된 순서에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응시키고, 또는,
    네트워크 계층에 의해 통지된 대응 관계에 기초하여 상기 M 비트의 SR 정보를 상기 복수의 SR 구성에 대응 시키는 것을 특징으로 하는 기지국.
  50. 제47항에 있어서,
    상기 M 비트 중 오직 하나의 비트만이 positive SR 상태를 나타내는 것을 특징으로 하는 기지국.
  51. 제46항에 있어서,
    상기 M 비트의 SR 정보에 대응하는 복수의 비트 상태의 제1 비트 상태는 상기 복수의 SR 구성 각각이 negative SR 상태에 있음을 나타내도록 구성되고, 상기 복수의 비트 상태 중 제1 비트 상태가 아닌 비트 상태 중의 A 개의 비트 상태는 A 개의 SR 구성의 SR 상태에 대응하고, 상기 A 개의 비트 상태 중 하나는 상기 A 개의 SR 구성 중 하나가 positive SR 상태에 있음을 나타내도록 구성되고, 상기 제1 비트 상태는 상기 복수의 비트 상태 중 임의의 하나 비트 상태인 것을 특징으로 하는 기지국.
  52. 제51항에 있어서,
    상기 복수의 비트 상태의 상태의 수가 상기 복수의 SR 구성의 수에 1을 더한 것보다 크거나 같은 조건에서 상기 복수의 비트 상태는 예약된 상태를 더 포함하는 것을 특징으로 하는 기지국.
  53. 제51항에 있어서,
    상기 M은 단말에 대해 구성된 시스템에 의해 지원되는 복수의 SR 구성의 최대 수 A1에 따라 결정되고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성의 수 A2에 따라 결정되고, 또는,
    상기 M은 상기 단말에 대해 구성된 복수의 SR 구성에서 중첩된 전송 기회를 갖는 SR 구성의 수 A3에 따라 결정되고, 또는,
    상기 M의 값은 구성 시그널링을 통해 네트워크 측에 의해 단말에 통지되는 것을 특징으로 하는 기지국.
  54. 제53항에 있어서,
    상기 M은 다음 공식으로 결정된다 :
    M=ceil（log2（Ai+1））
    여기서 ceil은 반올림을 의미하고 Ai는 상기 A1 또는 상기 A2 또는 상기 A3인 것을 특징으로 하는 기지국.
  55. 제46항 내지 제54항 중 어느 한 항에 있어서,
    상기 제1 UCI는 하이브리드 자동 반복 요청 확인 (HARQ-ACK) 및 채널 상태 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 기지국.
  56. 제55항에 있어서,
    상기 CSI는 주기적 CSI, 비주기적 CSI 및 반영구적 스케줄링 CSI 중 적어도 하나를 포함하는 것을 특징으로 하는 기지국.
  57. 제46항에 있어서,
    상기 제1 UCI가 CSI를 포함하고 상기 CSI가 제1 부분 CSI와 제2 부분 CSI으로 이루어진 경우, 상기 프로세서는,
    상기 M 비트의 SR 정보와 상기 제1 부분 CSI가 캐스케이드되어 있는 것을 결정하고,
    캐스케이드된 상기 M 비트의 SR 정보, 상기 제1 부분 CSI 및 상기 제2 부분 CSI에 대해 각각 채널 코딩을 수행하는 것을 특징으로 하는 기지국.
  58. 제46항에 있어서,
    상기 제1 PUCCH format는 PUCCH format 2 또는 PUCCH format 3 또는 PUCCH format 4 또는 2비트보다 큰 상기 제1 UCI가 실린 PUCCH format인 것을 특징으로 하는 기지국.
  59. M 비트 스케줄링 요청 (SR) 정보를 결정하도록 구성된 결정 모듈 - M은 1보다 큰 정수임; 및
    상기 M 비트의 SR 정보와 제1 업링크 제어 정보 (UCI)를 기지국으로 동시에 송신하도록 구성된 송신 모듈을 포함하는 것을 특징으로 하는 단말.
  60. 제1 PUCCH format의 전송 자원에서 단말에 의해 송신된 정보 시퀀스를 수신하도록 구성된 수신 모듈 - 상기 정보 시퀀스는 M 비트의 SR 정보와 제1 UCI를 포함하고, M은 1보다 큰 정수임; 및
    상기 정보 시퀀스에 기초하여 상기 M 비트의 SR 정보를 획득하고, 상기 M 비트의 SR 정보에 따라 상기 단말에 대해 구성된 복수의 SR 구성의 SR 상태를 결정하도록 구성된 결정 모듈을 포함하는 것을 특징으로 하는 기지국.
  61. 컴퓨터에 의해 실행될 때 컴퓨터가 제1항 내지 제29항 중 어느 한 항의 방법을 수행하게 하는 컴퓨터 프로그램을 저장하는 컴퓨터 판독 가능 저장 매체.
KR1020207023178A 2018-01-12 2018-12-18 전송 방법, 단말 및 기지국 KR102445281B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810032483.1A CN110035549B (zh) 2018-01-12 2018-01-12 一种传输方法、终端及基站
CN201810032483.1 2018-01-12
PCT/CN2018/121853 WO2019137165A1 (zh) 2018-01-12 2018-12-18 一种传输方法、终端及基站

Publications (2)

Publication Number Publication Date
KR20200108043A true KR20200108043A (ko) 2020-09-16
KR102445281B1 KR102445281B1 (ko) 2022-09-19

Family

ID=67218740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207023178A KR102445281B1 (ko) 2018-01-12 2018-12-18 전송 방법, 단말 및 기지국

Country Status (6)

Country Link
US (1) US20210084643A1 (ko)
EP (2) EP3740018B1 (ko)
KR (1) KR102445281B1 (ko)
CN (1) CN110035549B (ko)
TW (1) TWI717671B (ko)
WO (1) WO2019137165A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4270812A3 (en) * 2019-06-28 2024-02-21 LG Electronics Inc. Method and device for transmitting and receiving scheduling request in wireless communication system
US11540258B2 (en) * 2019-07-31 2022-12-27 Qualcomm Incorporated Construction and mapping of compact uplink control information (UCI) over physical uplink shared channel (PUSCH)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2849225B2 (ja) * 1991-03-18 1999-01-20 富士通株式会社 伝送装置
WO2010133042A1 (zh) * 2009-05-22 2010-11-25 华为技术有限公司 一种sr信息与ack/nack信息反馈或多个sr信息反馈的方法和设备
US9877309B2 (en) * 2011-09-23 2018-01-23 Lg Electronics Inc. Method and apparatus for transmitting uplink control information in wireless communication system
WO2013067677A1 (en) * 2011-11-07 2013-05-16 Renesas Mobile Corporation Methods, devices and computer program products for enhanced scheduling request transmission to improve resource efficiency
US9467984B2 (en) * 2012-01-27 2016-10-11 Lg Electronics Inc. Method and apparatus for transmitting uplink control information in wireless communication system
CN104170493B (zh) * 2012-03-23 2018-09-07 联发科技股份有限公司 移动通信网络中分配调度请求资源的方法以及装置
CN102820953B (zh) * 2012-07-13 2015-05-06 华为技术有限公司 E-tfc选择的控制信令的发送、接收方法和相关装置
JP6543341B2 (ja) * 2014-12-08 2019-07-10 エルジー エレクトロニクス インコーポレイティド 上りリンク制御情報を送信するための方法及びそのための装置
US10499384B2 (en) * 2015-09-17 2019-12-03 Intel IP Corporation Transmission of uplink control information in wireless systems
CN106954277B (zh) * 2017-03-17 2020-01-21 电信科学技术研究院 一种调度请求处理方法和装置
CN109067512B (zh) * 2017-09-08 2019-09-13 华为技术有限公司 信号传输方法、相关装置及系统
JP6937202B2 (ja) * 2017-09-14 2021-09-22 シャープ株式会社 端末装置、基地局装置、および、通信方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
3GPP R1-1708011 *
3GPP R1-1717382 *
3GPP R1-1718800* *
3GPP R1-1720327* *
3GPP R1-1802665 *

Also Published As

Publication number Publication date
US20210084643A1 (en) 2021-03-18
EP4142411A1 (en) 2023-03-01
CN110035549B (zh) 2021-03-09
EP3740018A4 (en) 2021-02-24
KR102445281B1 (ko) 2022-09-19
EP3740018A1 (en) 2020-11-18
EP3740018B1 (en) 2022-11-23
CN110035549A (zh) 2019-07-19
WO2019137165A1 (zh) 2019-07-18
TWI717671B (zh) 2021-02-01
TW201931942A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
EP3860024B1 (en) Methods executed by user equipment and user equipment
CN109802813B (zh) 上行控制信息传输方法和设备
US20210250159A1 (en) Resource configuration method and apparatus
US20190208503A1 (en) Communication method, user equipment, and network device
TW201540111A (zh) 無線通訊中的排程分配的內容和傳輸
EP3697006A1 (en) Method and apparatus for sending and receiving uplink control information
WO2018210195A1 (zh) 一种发送和接收指示信息的方法、设备和系统
US10270576B2 (en) Information transmission method, user equipment, and base station
JP6641481B2 (ja) アンライセンス搬送波でアップリンク情報を伝送するための方法及び装置
JP2023514276A (ja) ダウンリンク制御情報を認識する方法及び装置
CN111432477B (zh) 数据传输方法、网络侧设备及终端
EP3780818B1 (en) Resource determining method and apparatus
US20180145736A1 (en) Method for Transmitting Channel State Information and Transmission Device
KR102445281B1 (ko) 전송 방법, 단말 및 기지국
JP2022500906A (ja) 情報伝送方法、装置及び記憶媒体
WO2018076361A1 (zh) 上行传输方法、终端设备和接入网设备
WO2017193306A1 (zh) 设备对设备d2d通信的方法和d2d设备
JP2022551552A (ja) 上りリンク制御情報の伝送方法及び装置
US20220022021A1 (en) Communication method and device
CN114070513B (zh) 下行信道的传输方法、装置及存储介质
WO2020156394A1 (zh) 一种反馈方法及装置
RU2782248C1 (ru) Способ передачи информации обратной связи, терминальное устройство и сетевое устройство
CN114599104A (zh) Uci复用的资源确定方法、装置及存储介质
CN114826515A (zh) 一种uci复用传输方法、装置及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant