KR20200104374A - 로버스트 양자 논리 게이트 - Google Patents
로버스트 양자 논리 게이트 Download PDFInfo
- Publication number
- KR20200104374A KR20200104374A KR1020207021833A KR20207021833A KR20200104374A KR 20200104374 A KR20200104374 A KR 20200104374A KR 1020207021833 A KR1020207021833 A KR 1020207021833A KR 20207021833 A KR20207021833 A KR 20207021833A KR 20200104374 A KR20200104374 A KR 20200104374A
- Authority
- KR
- South Korea
- Prior art keywords
- cavity
- transmon
- quantum
- cps
- swap
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 74
- 230000008878 coupling Effects 0.000 claims abstract description 39
- 238000010168 coupling process Methods 0.000 claims abstract description 39
- 238000005859 coupling reaction Methods 0.000 claims abstract description 39
- 230000010363 phase shift Effects 0.000 claims abstract description 11
- 230000005855 radiation Effects 0.000 claims description 29
- 238000005259 measurement Methods 0.000 claims description 19
- 241001245475 Ancilla Species 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 25
- 239000002096 quantum dot Substances 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 8
- 230000005284 excitation Effects 0.000 description 8
- 230000003993 interaction Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000010365 information processing Effects 0.000 description 7
- 230000001427 coherent effect Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000005283 ground state Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005281 excited state Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 241000282326 Felis catus Species 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000000513 principal component analysis Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- VLCQZHSMCYCDJL-UHFFFAOYSA-N tribenuron methyl Chemical compound COC(=O)C1=CC=CC=C1S(=O)(=O)NC(=O)N(C)C1=NC(C)=NC(OC)=N1 VLCQZHSMCYCDJL-UHFFFAOYSA-N 0.000 description 2
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- 230000005668 Josephson effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000005233 quantum mechanics related processes and functions Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H01L39/22—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N99/00—Subject matter not provided for in other groups of this subclass
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Artificial Intelligence (AREA)
- Computer Hardware Design (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Semiconductor Lasers (AREA)
- Logic Circuits (AREA)
Abstract
로버스트 양자 논리 게이트를 구현하기 위한 기술을 제공 및 설명한다. 몇몇 양태에서, 제1 캐비티와 제2 캐비티를 포함하는 복수의 캐비티 간의 양자 논리 게이트는, 제1 캐비티에는 분산적으로 결합되지만 제2 캐비티에는 분산적으로 결합되지 않는 결합 트랜스몬을 이용하여 제1 캐비티와 제2 캐비티 간의 제1 빔 스플리터 연산을 수행하고, 제2 캐비티에 분산적으로 결합되지만 제1 캐비티에는 분산적으로 결합되지 않는 앤실라 트랜스몬과 제2 캐비티 간의 제어형 위상 시프트 연산을 수행함으로써, 구현된다.
Description
관련 출원에 대한 상호 참조
본 출원은, 미국 특허 가출원 제62/613,937호(출원일: 2018년 1월 5일, 발명의 명칭: "ROBUST QUANTUM LOGICAL GATES") 및 미국 특허 가출원 제62/733,326호(출원일: 2018년 9월 19일, 발명의 명칭: "ROBUST QUANTUM LOGICAL GATES")의 35 U.S.C. §119(e)하에서의 이점을 주장하며, 이들 기초 출원은 둘 다 이들의 전문이 본 명세서에 참조에 의해 원용된다.
연방 후원 연구
본 발명은, 미 육군 연구소에 의해 수여된 W911NF-14-1-0011 하의 정부 지원으로 이루어졌다. 정부는 본 발명에서 소정의 권리를 갖는다.
양자 정보 처리는, 에너지 양자화, 중첩, 및 얽힘(entanglement)과 같은 양자역학적 현상을 이용하여 종래의 정보 처리에 의해 이용되지 않는 방식으로 정보를 인코딩하고 처리한다. 예를 들어, 종래의 고전적인 연산보다는 양자 연산을 사용하여 소정의 연산 문제를 더욱 효율적으로 해결할 수 있다고 알려져 있다. 그러나, 실행 가능한 연산 옵션이 되려면, 양자 연산은, "큐비트"(qubit)라고 알려진 다수의 양자 비트와 이들 큐비트 간의 상호작용을 정확하게 제어할 수 있는 능력을 필요로 한다. 특히, 큐비트는, 긴 코히어런스 시간을 가져야 하고, 개별적으로 조작될 수 있어야 하며, 하나 이상의 다른 큐비트와 상호작용하여 멀티-큐비트 게이트를 구현할 수 있어야 하고, 효율적으로 측정 및 초기화될 수 있어야 하며, 다수의 큐비트로 확장될 수 있어야 한다.
큐비트는, 적어도 두 개의 직교 상태를 갖는 임의의 물리적 양자역학적 시스템으로부터 형성될 수 있다. 정보를 인코딩하는 데 사용되는 시스템의 두 개의 상태를 "연산 기저"(computational basis)이라고 한다. 예를 들어, 광자 분극화, 전자 스핀, 및 핵 스핀은, 정보를 인코딩할 수 있는 2-레벨 시스템이므로, 양자 정보 처리를 위한 큐비트로서 사용될 수 있다. 큐비트의 상이한 물리적 구현예들에는 상이한 장단점들이 있다. 예를 들어, 광자 분극화는, 긴 코히어런스 시간과 간단한 단일 큐비트 조작의 이점을 누리지만, 간단한 다중-큐비트 게이트를 생성할 수 없다는 단점이 있다.
연산 기저가 조셉슨 접합(Josephson Junction)에서의 쿠퍼 쌍의 양자화된 에너지 상태인 "위상 큐비트(phase qubit)", 연산 기저가 초전도 루프에서의 순환 전류 흐름의 방향인 "플럭스 큐비트(flux qubit)", 및 연산 기반이 초전도 섬 상의 쿠퍼 쌍의 존재 또는 부재인 "전하 큐비트(charge qubit)"를 포함하여, 조셉슨 접합을 사용하는 상이한 유형의 초전도 큐비트들이 제안되었다. 초전도 큐비트는, 두 개의 큐비트 간의 결합이 강하여 2-큐비트 게이트(two-qubit gate)를 구현하기가 비교적 간단하기 때문에, 유리한 선택사항이며, 초전도 큐비트는, 종래의 전자 회로 기술을 사용하여 형성될 수 있는 메조스코픽(mesoscopic) 구성요소이기 때문에 확장 가능하다. 또한, 초전도 큐비트는 우수한 양자 코히어런스 및 조셉슨 효과에 연관된 강력한 비선형성을 나타낸다. 모든 초전도 큐비트 설계는 적어도 하나의 조셉슨 접합을 비선형 비소산 소자로서 사용한다.
몇몇 양태에 따르면, 제1 캐비티와 제2 캐비티를 포함하는 복수의 캐비티 간에 양자 논리 게이트를 구현하는 방법을 제공하며, 이 방법은, 제1 캐비티와 제2 캐비티 모두에 분산적으로 결합된 결합 트랜스몬(coupling transmon)을 이용하여 제1 캐비티와 제2 캐비티 간에 제1 빔 스플리터(BS) 연산을 수행하는 단계; 및 제2 캐비티에 분산적으로 결합되지만 제1 캐비티에는 분산적으로 결합되지 않는 앤실라 트랜스몬(ancilla transmon)과 제2 캐비티 간에 제어형 위상 시프트(controlled phase shift: CPS) 연산을 수행하는 단계를 포함한다.
몇몇 실시형태에 따르면, 이 방법은, 결합 트랜스몬을 이용하여 제1 캐비티와 제2 캐비티 간에 제2 BS 연산을 수행하는 단계를 더 포함하고, 제1 BS 연산은 CPS 연산 전에 수행되고, 제2 BS 연산은 CPS 연산 후에 수행된다.
몇몇 실시형태에 따르면, 양자 논리 게이트는 제어형-SWAP(c-SWAP) 연산을 포함한다.
몇몇 실시형태에 따르면, 양자 논리 게이트는 지수형-SWAP(e-SWAP) 게이트를 포함하고, 이 방법은, 제1 캐비티와 상기 제2 캐비티 간에 제1 c-SWAP 연산을 수행하는 단계; 제1 캐비티와 제2 캐비티 간에 제2 c-SWAP 연산을 수행하는 단계; 및 제1 c-SWAP 연산과 제2 c-SWAP 연산 사이에 앤실라 트랜스몬에 대한 회전 연산을 수행하는 단계를 포함한다.
몇몇 실시형태에 따르면, 양자 게이트 로직은 지수형-SWAP(e-SWAP) 게이트를 포함하고, CPS 연산은 제1 CPS 연산이고, 이 방법은, 제1 CPS 연산 후이면서 제2 BS 연산 전에 제1 캐비티와 앤실라 트랜스몬 간에 제2 CPS 연산을 수행하는 단계; 및 제1 CPS 연산과 제2 CPS 연산 사이에 앤실라 트랜스몬에 대한 회전 연산을 수행하는 단계를 포함한다.
몇몇 실시형태에 따르면, 이 방법은, 제1 CPS 연산 후이면서 제1 BS 연산 전에 제1 하다마드 연산을 수행하는 단계; 및 제2 CPS 연산 후이면서 제2 BS 연산 전에 제2 하다마드 연산을 수행하는 단계를 더 포함한다.
몇몇 실시형태에 따르면, 이 방법은 앤실라 트랜스몬을 측정하는 단계를 더 포함한다.
몇몇 실시형태에 따르면, 이 방법은, 앤실라 트랜스몬의 측정 결과에 기초하여 탈위상(dephasing) 에러가 발생하였다고 결정하는 단계를 더 포함한다.
몇몇 실시형태에 따르면, 앤실라 트랜스몬의 적어도 4개 에너지 레벨을 사용하는데, 앤실라 트랜스몬의 제1 에너지 레벨은 제1 붕괴(decay) 에러 유형에 연관되고, 앤실라 트랜스몬의 제2 에너지 레벨은 제2 붕괴 에러 유형에 연관되고, 이 방법은, 앤실라 트랜스몬의 측정 결과에 기초하여 붕괴 에러들을 보정하는 단계를 더 포함한다.
몇몇 실시형태에 따르면, 적어도 하나의 국부 양자 논리 게이트는 CPS 연산 전에 및/또는 후에 앤실라 트랜스몬에 대하여 수행된다.
몇몇 실시형태에 따르면, 적어도 하나의 국부 양자 논리 게이트는 BS 연산 후이면서 CPS 연산 전에 수행되는 제1 하다마드 연산을 포함하고, 이 방법은, 앤실라 트랜스몬의 상태를 측정하여 제1 캐비티의 제1 양자 상태를 제2 캐비티의 제2 양자 상태와 비교하는 단계를 더 포함한다.
몇몇 실시형태에 따르면, 복수의 캐비티는 제3 캐비티와 제4 캐비티를 더 포함하고, 결합 트랜스몬은 제1 결합 트랜스몬이고, 앤실라 트랜스몬은 제3 캐비티에 분산적으로 결합되지만 제4 캐비티에는 분산적으로 결합되지 않으며, CPS 연산은 제1 CPS 연산이고, 이 방법은, 제3 캐비티와 제4 캐비티 모두에 분산적으로 결합된 제2 결합 트랜스몬을 이용하여 제3 캐비티와 제4 캐비티 간에 제3 BS 연산을 수행하는 단계; 및 제3 캐비티와 앤실라 트랜스몬 간에 제2 CPS 연산을 수행하는 단계를 더 포함한다.
몇몇 실시형태에 따르면, 이 방법은, 제2 결합 트랜스몬을 이용하여 제3 캐비티와 제4 캐비티 간에 제4 BS 연산을 수행하는 단계로서, 제4 BS 연산은 제2 CPS 연산 전에 수행되고, 제2 BS 연산은 제2 CPS 연산 후에 수행되는, 단계; 제2 CPS 연산 후이면서 제4 BS 연산 전에 제3 캐비티와 앤실라 트랜스몬 간에 제3 CPS 연산을 수행하는 단계; 제2 CPS 연산과 제3 CPS 연산 사이에 앤실라 트랜스몬에 대한 회전 연산을 수행하는 단계; 및 제3 CPS 연산 후이면서 제2 BS 연산 전에 제2 캐비티와 앤실라 트랜스몬 간에 제4 CPS 연산을 수행하는 단계를 더 포함한다.
몇몇 실시형태에 따르면, 이 방법은, 제1 CPS 연산 전이면서 제1 및 제3 BS 연산 후에 제1 하다마드 연산을 수행하는 단계; 및 제4 CPS 연산 후이면서 제2 및 제4 BS 연산 전에 제2 하다마드 연산을 수행하는 단계를 더 포함한다.
몇몇 양태에 따르면, 멀티-캐비티 양자 정보 시스템을 제공하며, 이 시스템은, 마이크로파 방사를 지지하도록 구성된 제1 캐비티; 마이크로파 방사를 지지하도록 구성된 제2 캐비티; 제1 캐비티에 분산적으로 결합된 제1 트랜스몬; 제2 캐비티에 분산적으로 결합된 제2 트랜스몬; 제1 캐비티와 제2 캐비티 모두에 분산적으로 결합된 제3 트랜스몬; 및 마이크로파 소스를 포함하고, 마이크로파 소스는, 마이크로파 방사를 제3 트랜스몬에 인가하여 제1 캐비티와 제2 캐비티 간의 빔 스플리터 연산 및 트랜스몬 회전 연산을 구현하고, 마이크로파 방사를 제1 트랜스몬 및 제2 트랜스몬에 인가하여 제1 캐비티와 제2 캐비티에 대한 제어형 위상 시프트 연산을 각각 구현하도록 구성된다.
몇몇 실시형태에 따르면, 마이크로파 소스는, 마이크로파 방사를 제1 트랜스몬과 제2 트랜스몬에 인가하여 제1 캐비티와 제2 캐비티에 대한 임의 회전 연산을 각각 구현하도록 더 구성된다.
몇몇 실시형태에 따르면, 마이크로파 소스는, 마이크로파 방사를 제1 트랜스몬, 제2 트랜스몬, 및 제3 트랜스몬에 인가하여 제1 캐비티와 제2 캐비티 간의 범용 양자 게이트들의 세트를 구현하도록 더 구성된다.
몇몇 실시형태에 따르면, 마이크로파 소스는, 마이크로파 방사를 제1 트랜스몬, 제2 트랜스몬, 및 제3 트랜스몬에 인가하여 제1 캐비티와 제2 캐비티 간에 제어형-SWAP 게이트를 구현하도록 더 구성된다.
몇몇 실시형태에 따르면, 마이크로파 소스는, 마이크로파 방사를 제1 트랜스몬, 제2 트랜스몬, 및 제3 트랜스몬에 인가하여 제1 캐비티와 제2 캐비티 간에 지수형-SWAP 게이트를 구현하도록 더 구성된다.
몇몇 실시형태에 따르면, 마이크로파 소스는, 마이크로파 방사를 제1 트랜스몬 및/또는 제2 트랜스몬에 인가하여 제1 트랜스몬 및/또는 제2 트랜스몬을 측정하는 단계; 및 마이크로파 방사를 제1 트랜스몬, 제2 트랜스몬, 및/또는 제3 트랜스몬에 인가하여 제1 트랜스몬 및/또는 제2 트랜스몬의 측정 결과에 기초하여 양자 게이트를 구현하도록 더 구성된다.
개시된 기술의 다양한 양태와 실시형태를 다음에 따르는 도면들을 참조하여 설명한다. 도면이 반드시 축적대로 그려진 것은 아니라는 점을 이해해야 한다.
도 1a는 몇몇 실시형태에 따른 멀티-캐비티 양자 정보 시스템의 개략도;
도 1b는 몇몇 실시형태에 따른 도 1a의 멀티-캐비티 양자 정보 시스템의 예시적인 캐비티 및 트랜스몬의 개략도;
도 2a는 몇몇 실시형태에 따라 제어형-SWAP(c-SWAP) 게이트를 도시한 도면;
도 2b는 몇몇 실시형태에 따라 도 2a의 c-SWAP 게이트를 구현하는 방법을 도시한 도면;
도 2c는 몇몇 실시형태에 따라 선형 광학에 기초하는 c-SWAP 게이트의 개략도를 도시한 도면;
도 3a는 몇몇 실시형태에 따라 두 개의 캐비티 간의 지수형-SWAP(e-SWAP) 게이트를 도시한 도면;
도 3b는 몇몇 실시형태에 따라 도 3a의 e-SWAP 게이트를 구현하기 위한 방법을 도시한 도면;
도 3c는 몇몇 실시형태에 따라 도 3a의 e-SWAP 게이트를 구현하기 위한 방법을 도시한 도면;
도 4a는 몇몇 실시형태에 따라 4개의 캐비티 간의 지수형-SWAP(e-SWAP) 게이트를 도시한 도면;
도 4b는 몇몇 실시형태에 따라 도 4a의 e-SWAP 게이트를 구현하기 위한 방법을 도시한 도면;
도 4c는 몇몇 실시형태에 따라 도 4a의 e-SWAP 게이트를 구현하기 위한 방법을 도시한 도면;
도 5a는 몇몇 실시형태에 따른 4-레벨 트랜스몬 에너지 구조를 도시한 도면;
도 5b는 몇몇 실시형태에 따라 6-레벨 트랜스몬 에너지 구조를 도시한 도면;
도 6은 몇몇 실시형태에 따라 양자 상태 비교를 수행하는 방법을 도시한 도면.
도 1a는 몇몇 실시형태에 따른 멀티-캐비티 양자 정보 시스템의 개략도;
도 1b는 몇몇 실시형태에 따른 도 1a의 멀티-캐비티 양자 정보 시스템의 예시적인 캐비티 및 트랜스몬의 개략도;
도 2a는 몇몇 실시형태에 따라 제어형-SWAP(c-SWAP) 게이트를 도시한 도면;
도 2b는 몇몇 실시형태에 따라 도 2a의 c-SWAP 게이트를 구현하는 방법을 도시한 도면;
도 2c는 몇몇 실시형태에 따라 선형 광학에 기초하는 c-SWAP 게이트의 개략도를 도시한 도면;
도 3a는 몇몇 실시형태에 따라 두 개의 캐비티 간의 지수형-SWAP(e-SWAP) 게이트를 도시한 도면;
도 3b는 몇몇 실시형태에 따라 도 3a의 e-SWAP 게이트를 구현하기 위한 방법을 도시한 도면;
도 3c는 몇몇 실시형태에 따라 도 3a의 e-SWAP 게이트를 구현하기 위한 방법을 도시한 도면;
도 4a는 몇몇 실시형태에 따라 4개의 캐비티 간의 지수형-SWAP(e-SWAP) 게이트를 도시한 도면;
도 4b는 몇몇 실시형태에 따라 도 4a의 e-SWAP 게이트를 구현하기 위한 방법을 도시한 도면;
도 4c는 몇몇 실시형태에 따라 도 4a의 e-SWAP 게이트를 구현하기 위한 방법을 도시한 도면;
도 5a는 몇몇 실시형태에 따른 4-레벨 트랜스몬 에너지 구조를 도시한 도면;
도 5b는 몇몇 실시형태에 따라 6-레벨 트랜스몬 에너지 구조를 도시한 도면;
도 6은 몇몇 실시형태에 따라 양자 상태 비교를 수행하는 방법을 도시한 도면.
초전도 회로를 이용한 양자 정보 처리에 대한 종래의 방안에서, 정보는, 버스 공진기 내의 마이크로파 광자의 교환을 통해 또는 직접 용량성 결합을 통해 함께 결합된 조셉슨 접합 기반 큐비트(예컨대, 트랜스몬)에 저장된다. 본 발명자들은, 트랜스몬이 광자 큐비트의 범용 양자 제어를 제공하기 위한 앤실라로서 기능하면서 양자 정보가 하이-Q 공진기의 마이크로파 광자 상태로 저장 및 조작되는 상이하면서 상보적인 아키텍처가 종래의 방안에 비해 상당한 이점을 갖는다는 점을 인식하고 이해하였다. 첫째, 마이크로파 캐비티의 코히어런스 시간은 초전도 큐비트의 코히어런스 시간보다 길다. 예를 들어, 3차원 초전도 마이크로파 캐비티는, 알루미늄 캐비티의 캐비티 코히어런스 시간이 트랜스몬보다 두자릿수만큼 초과하며 알루미늄에서 109에 근접하며 니오븀에서 훨씬 더 높은 품질 계수를 달성할 수 있다. 둘째, 정보가 인코딩될 수 있는 상태의 수는 초전도 큐비트에서보다 마이크로파 캐비티에서 더 크다. 예를 들어, 캐비티 모드의 높은 여기 레벨은 가용 힐버트 공간을 확장하여, 단일 캐비티 모드를 사용하여 캐비티 탈위상, 여기 손실, 또는 열 가열을 포함하는 다양한 결함에 대한 양자 에러 보정과 호환될 수 있는 방식으로 정보의 양자 비트를 인코딩할 수 있다.
본 발명자들은, 트랜스몬을 양자 정보 처리 및 양자 에러 보정을 보조하기 위한 앤실라로서 이용하면서 양자 정보가 마이크로파 캐비티의 양자 상태로 저장되는 양자 정보 처리에 대한 고유한 방안에 마이크로파 캐비티를 이용하는 이러한 이점을 이용할 수 있음을 인식하고 이해하였다. 이러한 '광자 큐비트' 방안은, 양자 정보가 트랜스몬에 저장되고 마이크로파 광자 모드가 트랜스몬을 결합하기 위한 양자 버스로서 사용되는 종래 방안의 역이다. 그 결과 초전도 캐비티-트랜스몬 시스템은, 캐비티 모드에 대한 범용 양자 제어, 손익분기점에 이르는 양자 에러 보정, 두 개의 캐비티에 대한 조인트 패리티 측정, 및 트랜스몬 컨트롤러에 의해 지원되는 캐비티들 간의 결정적 결합 게이트를 가능하게 한다.
본 발명자들은, 또한, 초전도 캐비티-트랜스몬 시스템이 캐비티-트랜스몬 결합 동안 트랜스몬 디코히어런스로 인해 양자 연산의 제한된 충실도에 직면할 수 있음을 인식하고 이해하였다. 본 발명자들은, 트랜스몬의 코히어런스 특성을 실험적으로 개선하는 것 외에도, 트랜스몬 및 다른 조셉슨 비선형 장치로부터의 디코히어런스로 인한 에러를 억제하거나 심지어 능동적으로 보정하기 위한 로버스트(robust) 방안을 구현함으로써 양자 연산의 충실도가 개선될 수 있음을 인식하고 이해하였다.
본 발명자들은, 또한, 양자 논리 게이트들의 범용 세트가 "인코딩 불가지론적"이며, 이는 양자 정보가 캐비티의 양자 상태로 논리적으로 인코딩(예컨대, 캣(cat) 상태 인코딩, 코히어런트 상태 인코딩, 폭(Fock) 상태 인코딩 등)되도록 어떻게 선택되는지에 상관없이, 양자 논리 게이트들의 세트가 범용으로 유지된다는 것을 의미한다. 또한, 양자 논리 게이트들의 범용 세트를 구현하는 데 사용되는 하드웨어는 선택된 인코딩 방식과 무관하게 동일하게 유지된다.
몇몇 실시형태에 따르면, 다수의 마이크로파 캐비티는, 트랜스몬과 같은 하나 이상의 조셉슨 비선형 장치를 사용하여 함께 제어 및/또는 결합된다. 몇몇 실시형태에서, 결합 트랜스몬은 두 개의 캐비티 간의 연산을 수행하는 데 사용된다. 이러한 연산들의 예는, 제1 캐비티의 양자 상태를 제2 캐비티의 양자 상태에 결합하거나 그 반대로 결합하는 빔 스플리터(BS) 연산을 포함한다. 이들 연산은, 빔 스플리터가 선형 광학 양자 연산(LOQC) 방식에서 하는 것과 동일한 역할을 행하며 동일한 단항 연산(unitary operation)을 구현하기 때문에, 빔 스플리터 연산이라고 칭한다.
몇몇 실시형태에서, 단일 캐비티에 결합된 앤실라 트랜스몬은 단일 캐비티와 트랜스몬 간의 제어형 위상 시프트(CPS) 연산을 구현하는 데 사용된다. 몇몇 실시형태에서, 또한, 앤실라 트랜스몬은 앤실라 트랜스몬 자체의 양자 상태에 대한 회전을 구현하도록 제어될 수 있다.
본 발명자들은, BS 연산, CPS 연산, 및 앤실라 트랜스몬의 회전이 범용 게이트 기반 양자 연산을 구현하기에 충분하다는 것을 인식하고 이해하였다. 몇몇 실시형태에서, 상기 연산들은 c-SWAP 및/또는 e-SWAP 게이트를 구현하는 데 사용된다. e-SWAP 게이트는 보손 코드 공간(bosonic code space)을 유지하면서 캐비티 모드들을 결합한다. 이러한 방식으로, 사용되는 논리 인코딩에 상관없이, 보손 모드들 간의 얽힘 연산들이 달성될 수 있다. 몇몇 실시형태는 트랜스몬 디코히어런스로 인한 결함을 예고할 수 있는 e-SWAP 게이트의 로버스트 설계를 이용한다. 몇몇 실시형태는, 양자 라우터, 양자 랜덤 액세스 메모리(RAM), 양자 원리 성분 분석, 및 게이트 기반 범용 양자 연산과 같은 하나 이상의 응용분야를 위해 c-SWAP 및 e-SWAP 게이트를 이용하였다.
트랜스몬 초전도 큐비트가 본 명세서에서 다수의 실시형태의 구성요소로서 설명되지만, 몇몇 실시형태에서는 다른 유형의 초전도 장치가 사용될 수 있음에 주목한다.
도 1은 몇몇 실시형태에 따른 멀티-캐비티 양자 정보 시스템(100)의 개략도이다. 멀티-캐비티 양자 정보 시스템(100)은, 제1 캐비티(101), 제2 캐비티(102), 결합 트랜스몬(103), 제1 앤실라 트랜스몬(104), 제2 앤실라 트랜스몬(105), 및 마이크로파 소스(106)를 포함한다. 도 1의 예시적인 시스템(100)에서는 두 개의 캐비티와 두 개의 앤실라 트랜스몬만이 도시되어 있지만, 다른 실시형태는 추가 캐비티와 트랜스몬을 포함할 수 있다.
제1 캐비티(101) 및 제2 캐비티(102)는 양자 상태의 마이크로파 방사를 지지하는 임의의 유형의 캐비티일 수 있다. 예를 들어, 몇몇 실시형태에서, 제1 캐비티(101) 및 제2 캐비티(102)는, 전송선 공진기, 또는 알루미늄과 같은 초전도 물질로 형성된 3차원 캐비티일 수 있다.
결합 트랜스몬(103)은 제1 캐비티(101) 및 제2 캐비티(102) 모두에 분산적으로 결합된 트랜스몬일 수 있다. 결합 트랜스몬(103)은, 두 개의 캐비티의 양자 상태 간의 상호작용을 제공하여, BS 상호작용과 같은 상호 작용이 제1 캐비티(101)와 제2 캐비티(102) 간에 수행될 수 있게 한다.
제1 앤실라 트랜스몬(104) 및 제2 앤실라 트랜스몬(105)은 제1 캐비티(101) 및 제2 캐비티(102)에 각각 분산적으로 결합된다. 각각의 앤실라 트랜스몬은, 시스템(100)의 단일 캐비티에 결합되며, 양자 정보를 저장하는 데 사용되는 임의의 다른 캐비티에는 결합되지 않는다. 앤실라 트랜스몬(104 및 105)은 트랜스몬(104 및 105) 자체의 양자 상태의 회전을 구현하도록 제어될 수 있다. 또한, CPS 상호작용과 같은 제어형 상호작용을 구현하기 위해, 앤실라 트랜스몬(104 및 105)은 연관된 캐비티(101 및 102)과 각각 상호작용하도록 제어될 수 있다.
마이크로파 소스(106)는, 제1 캐비티(101), 제2 캐비티(102), 제1 앤실라 트랜스몬(104), 제2 앤실라 트랜스몬(105), 및 결합 트랜스몬(103)에 결합될 수 있다. 마이크로파 소스(106)와 다른 구성요소 간의 결합은, 마이크로파 소스가 멀티-캐비티 양자 정보 시스템(100)의 각각의 구성요소에 마이크로파 방사를 인가하는 방법을 제공한다. 몇몇 실시형태에서, 마이크로파 소스(106)는 각각의 구성요소에 용량 결합될 수 있다.
도 1b는 몇몇 실시형태에 따라 도 1a의 멀티-캐비티 양자 정보 시스템(100)의 역할을 할 수 있는 특정한 예시적 시스템(110)의 개략도이다(간략하도록, 마이크로파 소스(106)는 도시되지 않는다). 시스템(110)은 제1 3차원(3D) 캐비티(111), 제2 3D 캐비티(121), 결합 장치(131), 제1 앤실라 장치(141), 및 제2 앤실라 장치(151)를 포함한다.
제1 및 제2 3D 캐비티(111, 112)는 각각 중앙 스터브(114, 124)와 외벽(115, 125) 사이의 
전송선 공진기의 3D 버전으로서 기능한다. 예를 들어, 중앙 스터브(114 및 124)의 직경은 3.2㎜일 수 있고, 외벽(115 및 125)의 직경은 9.5㎜일 수 있다. 그러나, 실시형태는 임의의 특정 치수로 제한되지 않음에 주목한다. 캐비티들(101 및 102) 각각의 공진 주파수는 각각의 캐비티 내의 중앙 스터브(114 및 124)의 높이에 의해 결정될 수 있다. 예를 들어, 중앙 스터브(114)는 4.8㎜의 높이를 가질 수 있고, 제2 중앙 스터브(124)는 5.6㎜의 높이를 가질 수 있다. 제1 3D 캐비티(111)는 제1 주파수의 마이크로파 방사(112)를 지지하고, 제2 3D 캐비티(121)는 제1 주파수와는 다른 제2 주파수의 마이크로파 방사(122)를 지지한다. 몇몇 실시형태에서, 제1 캐비티(111) 및 제2 캐비티(121)는 마이크로파 소스(106)로부터의 마이크로파 방사인 인가될 수 있는 포트(113 및 123)를 각각 포함한다. 캐비티에 마이크로파 방사를 적용함으로써, 예를 들어, 캐비티의 양자 상태에 대한 변위 연산을 구현할 수 있다.
결합 장치(131)는 제1 캐비티(111)와 제2 캐비티(121) 사이에 비선형 상호작용을 제공하는 결합 트랜스몬(134)을 포함한다. 트랜스몬(134)은, 각각의 안테나의 적어도 일부가 각자의 캐비티 내로 돌출되도록 제1 캐비티(111) 내에 적어도 부분적으로 삽입된 제1 안테나(135) 및 제2 캐비티(121) 내에 적어도 부분적으로 삽입된 제2 안테나(136)에 결합된다. 제1 및 제2 안테나(135/136)는, 예를 들어, 제1 및 제2 캐비티(111/121)에 용량성 결합을 각각 제공하는 원형 패드일 수 있다.
결합 장치(131)는, 또한, 트랜스몬(134)의 상태를 판독하는 능력을 제공하는 공진기(138)를 포함한다. 제3 안테나(137)는 공진기(138)를 공진기(138)에 결합한다. 몇몇 실시형태에서, 공진기(138)는 제1 캐비티(111) 또는 제2 캐비티(121)보다 작은 Q 값을 갖는 준-평면 공진기(quasi-planar resonator)이다. 몇몇 실시형태에서, 트랜스몬(134) 및 공진기(134)는 단일 사파이어 기판 상에 제조된다. 마이크로파 방사의 판독 펄스는 펌프 포트(132)에 의해 수신될 수 있고, 그 결과에 따른 마이크로파 신호가 판독 포트(133)로부터 수신될 수 있다.
결합 장치(131)의 트랜스몬(134)의 비선형성은 4-파 혼합을 가능하게 하며, 이는 제1 캐비티(111)와 제2 캐비티(121) 간의 주파수-변환 쌍일차(bi-linear) 결합을 수행하는 데 사용된다. 4-파 혼합은 주파수 매칭 조건(
)을 충족하는 마이크로파 방사로 펌프 포트(132)를 통해 트랜스몬(134)을 펌핑함으로써 제어되고, 여기서 
은 제1 캐비티(111)의 공진 주파수이고, 
는 제2 캐비티(121)의 공진 주파수이고, 
은 모드 c에 연관된 제1 펌프의 주파수이고, 
는 모드 d에 연관된 제2 펌프의 주파수이다. 이 결합은 캐비티 모드들 간의 효과적인 시간 의존성 BS 상호작용을 구현한다. 종래의 광학에서 알려진 바와 같이, 빔 스플리터의 단항 진화는 아래와 같이 단항 연산자에 의해 기술된다:
여기서,
및
θ=π/2의 경우, 빔 스플리터 단항 연산자는, 소멸 연산자들(a 및 b)에 각각 연관된 두 개의 캐비티 모드 간에 상태를 교환하는 SWAP 연산을 구현한다. θ=π/4 및 θ=-π/4의 경우, 단항 연산자는 50/50 빔 스플리터에 해당한다. 일반적인 광학과는 달리, 마이크로파 캐비티 고유 모드(eigenmode)들은, 상이한 주파수를 가지며, 비선형성 없이 서로 결합하지 않는다. 그러나 조셉슨 비선형성 및 추가 파라메트릭 펌프를 사용하여 캐비티 주파수 차를 보상할 수 있으므로, 주파수가 상이한 모드들을 코히어런트하게 결합할 수 있다. 예를 들어, 조셉슨 비선형성으로부터의 4-모드 결합(
)(h.c.는 첫 번째 항의 에르미트 공액(Hermitian conjugate)을 나타내고, g4는 4-모드 결합 상수를 나타냄)에 기초하여, 모드들(c와 d)은 펌핑될 수 있어서, 진폭이 
및 
인 고전적 코히어런트 상태에 의해 근사화될 수 있으며, 이는 
인 수학식 (2)의 효과적인 빔 스플리터 결합 해밀턴을 초래한다. 
및 
의 진폭과 위상을 제어함으로써 
를 조절할 수 있다는 점에 주목한다. 이러한 방식으로, 몇몇 실시형태는 매우 높은 온/오프 비로 빔 스플리터 결합을 용이하게 온/오프할 수 있다. 이것은 '항상 온 상태의' 용량성 또는 큐비트들 간의 다른 고정된 결합에 비해 뚜렷한 이점이다. 또한, 모드들(c와 d)을 펌핑하여 이들 모드의 주파수의 합이 캐비티 모드 주파수들의 합과 같게 함으로써, 
형태의 쌍일차 결합을 실현할 수 있다. 이러한 두 개의 연산에 의해, 두 개의 캐비티 간의 임의의 선형 심플렉틱 변환을 수행할 수 있다.
몇몇 실시형태에서, 조셉슨 비선형성을 이용하여 단항 빔 스플리터 연산자를 구현하는 상술한 방안은 조셉슨 장치의 결함에 대해 견고하게 될 수 있다. 예를 들어, 장치의 고유한 비선형성이 약하지만 파라메트릭 펌핑이 강한 경우에, 모드들(c, d)에서의 열 잡음이 큰 코히어런트 상태 진폭들(Ac 및 Ad)에 비해 작다는 사실 때문에, 이러한 잡음의 영향이 억제될 수 있다. 이 영역에서의 연산은, 또한, 빔 스플리터의 선형성을 증가시켜, SWAP 연산이 광범위한 광자 수를 포함하는 양자 상태에 대해 수행될 수 있게 한다.
빔 스플리터 단항 변환은 양자 정보 처리에 매우 유용한 요소이다. 예를 들어, 빔 스플리터 단항 연산자에 의해 수행되는 가우시안 입력 상태(예컨대, 코히어런트 상태, 압착 상태)의 진화는 고전적 컴퓨터로 효율적으로 시뮬레이션될 수 있지만, 넌-가우시안 입력 상태(예컨대, 폭 상태)의 진화는 자명하지 않은(non-trivial) 출력 상태를 초래할 수 있다. 예를 들어, 보손 샘플링의 복잡성은, 고전적 컴퓨터로는 시뮬레이션하기 어려운 출력 상태의 자명하지 않은 통계적 특성을 예시한다. 또한, 단일 광자 소스 및 광자 검출기 모두와 결합된 빔 스플리터 단항은, 얽힌 게이트들의 확률적 성질 및 극히 우려되는 자원 오버헤드를 포함하는 심각한 과제에도 불구하고, 범용 선형 광학 양자 연산(LOQC)을 달성할 수 있다.
몇몇 실시형태에서는, 선형 광학 양자 연산으로 제한되지 않고, 추가 비선형 요소를 사용하여 양자 정보 처리를 용이하게 할 수 있다. 예를 들어, 마이크로파 광자와 함께 초전도 회로의 물리적 플랫폼을 사용함으로써, 단일-광자 소스 및 광자 검출기의 기능을 제공할 뿐만 아니라 2-레벨 또는 다중 레벨 앤실라로서 사용될 수 있는 고도로 제어가능한 하나 이상의 트랜스몬도 포함한다. 몇몇 실시형태에서, 빔 스플리터 단항 연산자 및 캐비티-트랜스몬 분산 결합 게이트를 결합하는 양자 연산은 양자 정보 처리 연산을 수행하는 데 사용된다. 몇몇 실시형태에서, 분산 결합 게이트는, 여전히 트랜스몬 (또는 다른) 앤실라의 양자 상태에 의해 제어되는 (예컨대, 이러한 양자 상태에 기초하여 및/또는 양자 상태에 따라 조절되는) 선형 광학 변환이다. 선형 광학 및 게이트 기반 양자 연산 기능들의 이러한 병합은, 강력하며, 특정 논리 인코딩과는 무관한 방식으로 광자 상태에서 논리적으로 인코딩된 큐비트에서의 게이트 연산을 실행할 수 있게 한다. 따라서, 몇몇 실시형태에서, 정보의 논리 인코딩은 동일한 연산을 갖는 동일한 하드웨어를 사용하면서 변경될 수 있다.
제1 앤실라 장치(141)는, 결합 장치(131)와 유사하지만, 양측 캐비티가 아니라 제1 캐비티(111)에만 결합된다. 제1 앤실라 장치는, 마이크로파 방사의 펌프 및 판독 펄스로 트랜스몬(144)을 구동하기 위한 펌프 포트(142), 및 트랜스몬(144)으로부터의 판독 마이크로파 신호를 판독하기 위한 판독 포트(143)를 포함한다. 트랜스몬(144)은, 제1 캐비티(111) 내로 적어도 부분적으로 돌출하는 제1 안테나 패드(145)를 통해 제1 캐비티(111)에 결합된다. 제2 안테나 패드(146)는 트랜스몬(144)을 준-평면 공진기(147)에 결합한다.
제2 앤실라 장치(151)는, 제1 앤실라 장치(141)와 유사하지만, 제1 캐비티(111)가 아닌 제2 캐비티(121)에만 결합된다. 제2 앤실라 장치는, 마이크로파 방사의 펌프 및 판독 펄스로 트랜스몬(154)을 구동하기 위한 펌프 포트(152), 및 트랜스몬(154)으로부터의 판독 마이크로파 신호를 수신하기 위한 판독 포트(153)를 포함한다. 트랜스몬(154)은, 제1 캐비티(111) 내로 적어도 부분적으로 돌출하는 제1 안테나 패드(155)를 통해 제1 캐비티(111)에 결합된다. 제2 안테나 패드(156)는 트랜스몬(144)을 준-평면 공진기(147)에 결합한다.
제1 및 제2 앤실라 장치(141, 152)는, 아래와 같이 표현되는 CPS 연산을 구현하는 데 사용될 수 있다.
여기서, 
는 트랜스몬이 결합된 특정 캐비티의 보손 모드의 수 연산자이다. 몇몇 실시형태에서, 위상 시프트는, π이고, 광자 수 패리티 연산이 
이므로 제어형-패리티 연산의 구현을 초래한다. 몇몇 실시형태에서, CPS 게이트는, 지속 시간(
) 및 결합 강도(
)에 대하여 아래와 같이 앤실라 트랜스몬과 각 캐비티 간의 분산 결합을 갖는 해밀턴 하에서 시간 진화로부터 취득될 수 있다:
양자 정보 시스템(110)을 구현하기 위한 예시적인 파라미터들의 세트는 다음과 같다. 즉, 제1 캐비티(111)는 
및 
를 가질 수 있고, 제2 캐비티(121)는 
및 
를 가질 수 있고, 결합 장치(131)는 
, 및 
를 가질 수 있고, 제1 앤실라 트랜스몬(141)은 
, 
를 가질 수 있고, 제2 앤실라 트랜스몬(151)은 
를 가질 수 있다.
몇몇 실시형태에서, c-SWAP 게이트는 BS 연산과 CPS 연산의 조합을 사용하여 구현될 수 있다. c-SWAP 게이트는 두 개의 캐비티 모드와 하나의 앤실라 트랜스몬에서 연산하며, 앤실라 트랜스몬의 상태에 따라 두 개의 캐비티의 상태를 교환한다. 따라서 단항 c-SWAP 연산자는 다음과 같이 작성될 수 있다:
여기서, 
및 
는 각각 앤실라 트랜스몬의 그라운드 상태 및 제1 여기 상태를 나타낸다. 
기 때문에, c-SWAP는 가역적이다. c-SWAP 게이트는, 때로는 고전적인 연산에 보편적인 프레드킨(Fredkin) 게이트라고 한다. 양자 연산의 경우, c-SWAP 및 단일-큐비트 회전은 범용 연산이 가능한 양자 게이트들의 세트를 형성한다.
도 2a는 c-SWAP 게이트에 대한 양자 회로도(200)를 도시한다. 라인(201, 202, 및 203)은 제1 캐비티(111), 제2 캐비티(121), 및 앤실라 트랜스몬(131)을 나타낸다. 양자 회로도에서, 연산들은 왼쪽에서 오른쪽으로 시간의 함수로서 다양한 구성요소에 대해 수행된다. c-SWAP 게이트에 대한 기호는, 각각의 캐비티 라인(201 및 202)에서의 "X" 및 앤실라 트랜스몬 라인(203) 상의 도트를 포함한다.
도 2b는 BS 연산 및 CPS 연산을 사용하여 c-SWAP 게이트를 구현하기 위한 예시적인 양자 회로도(210)를 도시한다. 먼저, 제1 캐비티(201)와 제2 캐비티(202) 사이에 
인 제1 BS 연산(211)이 수행된다. 전술한 바와 같이, BS 연산은 결합 트랜스몬(134)을 사용하여 수행될 수 있다. 제1 BS 연산(211) 후에, 앤실라 트랜스몬(203)과 제2 캐비티(202) 간의 CPS 연산(213)이 수행된다. 마지막으로, 제1 캐비티(201)와 제2 캐비티(202) 사이에 
인 제2 BS 연산(215)이 수행된다.
도 2c에 도시된 바와 같이, c-SWAP 게이트는, 제1 광학 모드(231), 제2 광학 모드(232), 및 트랜스몬(232)을 갖는 종래의 선형 광학도로 표현될 수 있다. 이 도는, 제1 빔 스플리터(234), 제2 빔 스플리터(235), 및 트랜스몬의 상태에 의해 제어되는 하나의 아암(arm) 상에 0 또는 π 위상 시프트를 구현하는 제어형 위상 시프터(236)로부터 구축된 마하 젠더 간섭계(230)이다. 트랜스몬 상태(
)의 경우, 0 위상 시프트가 있으므로, 두 개의 보손 모드의 교환이 없다. 트랜스몬 상태(
)의 경우, 두 개의 광학 모드(231 및 232) 간에 완전한 교환(SWAP)을 야기하는 (트랜스몬과 결합된 각각의 모든 여기에 대한) n 위상 시프트가 존재한다. 따라서, 몇몇 실시형태에서, c-SWAP는, 양자 상태(예컨대, 앤실라 트랜스몬의 상태)를 사용하여 (광학 모드에 의해 반송되는) 양자 신호의 경로를 제어하는 특수 양자 제어형 라우터로서 사용될 수 있다.
몇몇 실시형태에서, e-SWAP 연산은 c-SWAP 게이트와 앤실라 트랜스몬 회전의 조합을 사용하여 수행될 수 있다. e-SWAP는 두 개의 캐비티에서 연산하며 단항 연산자에 의해 표현된다:
e-SWAP 연산자와 빔-스플리터 단항 연산자 간에는 유사점과 차이점이 있다. 총 여기 수가 0과 1인 보손 부분 공간(subspace)의 경우, 양측은 동일하다(예컨대, 
). 그러나, 한 개보다 많은 총 여기가 있는 부분 공간의 경우, 두 연산자는 상이하게 연산하며 (예컨대, 
), 이는 
와 뚜렷하게 다르다.
e-SWAP 연산자의 한 특징은, 임의의 수의 보손을 포함하는 단일-모드 보손 인코딩에 대한 논리적 부분 공간을 보존한다는 것이다. 임의의 단일-모드 보손 인코딩의 논리 상태(
)의 경우, e-SWAP 연산(
)은 임의의 보손 코드 및 임의의 파라미터(θ)에 대한 코드 공간을 보존한다. 이러한 중요 특성은, 동일한 하드웨어를 사용하여 보손 인코딩의 상이한 선택으로 양자 정보 처리를 실행할 수 있게 한다. 이러한 강력한 특징은, 하드웨어에 큰 유연성을 제공하며, 고정된 하드웨어의 '소프트웨어 업데이트'를 통해 양자 에러 보정을 위한 다양한 인코딩을 이용한 실험을 가능하게 한다.
몇몇 실시형태에서, 두 개의 캐비티 모드 간의 e-SWAP 연산자는 2-레벨 앤실라 트랜스몬을 사용하여 구현될 수 있다. 예를 들어, 도 3a는 제1 캐비티(301), 제2 캐비티(302), 및 앤실라 트랜스몬(303) 간의 양자 회로도(300)이다. e-SWAP 연산을 구현하는 방법은 다음과 같다. (1) 앤실라 트랜스몬(303)을 양자 상태(
)로 초기화하고; (2) 제1 캐비티(301)와 제2 캐비티(302) 간에 앤실라 트랜스몬(303)의 상태에 기초하여 제어되는 제1 c-SWAP 연산(311)을 수행하고; (3) 앤실라 트랜스몬(303)을 X 축선(
)을 중심으로 한 각도(2θ)만큼 회전(312)시키고; (4) 제1 캐비티(301)와 제2 캐비티(302) 간에 제2 앤실라 트랜스몬(303)의 상태에 기초하여 제어되는 제2 c-SWAP 연산(313)을 수행한다. 전술한 방법 후에, 앤실라 트랜스몬은 초기 상태(
)로 복원되고 두 개의 캐비티 모드로부터 분리되는 한편, 두 개의 캐비티 모드는 e-SWAP 연산(
)을 거친다. 앤실라 트랜스몬(303)이 측정되는 경우(참조번호 314), 에러가 없다고 가정한 결과는 초기 상태(
)이다.
도 3b는 BS 연산 및 CPS 연산을 이용하여 도 3a의 e-SWAP 연산을 구현하기 위한 양자 회로도(320)를 도시한다. 이 예에서, c-SWAP 게이트는 도 2b에 도시된 c-SWAP 방법으로 간단히 대체된다. 따라서, e-SWAP 게이트를 구현하는 방법은 다음을 포함한다. 즉, (1) 앤실라 트랜스몬(303)을 양자 상태(
)로 초기화하는 단계; (2) 제1 캐비티(301)와 제2 캐비티(302) 간에 
를 갖는 제1 BS 연산(321)을 수행하는 단계; (3) 제2 캐비티(302)와 앤실라 트랜스몬(303) 간에 제1 CPS 연산(322)을 수행하는 단계; (4) 제1 캐비티(301)와 제2 캐비티(302) 간에 
를 갖는 제2 BS 연산(323)을 수행하는 단계; (5) X 축선(
)을 중심으로 각도(2θ)만큼 앤실라 트랜스몬(303)의 회전(324)을 수행하는 단계; (6) 제1 캐비티(301)와 제2 캐비티(302) 간에 
를 갖는 제3 BS 연산(325)을 수행하는 단계; (7) 제2 캐비티(302)와 앤실라 트랜스몬(303) 간에 제2 CPS 연산(326)을 수행하는 단계; (8) 제1 캐비티(301)와 제2 캐비티(302) 간에 
를 갖는 제4 BS 연산(327)을 수행하는 단계를 포함한다. 도 3a에서와 같이, 앤실라 트랜스몬(303)이 측정되면(참조번호 328), 에러가 없다고 가정한 결과는 초기 상태(
)이다.
몇몇 실시형태에서, e-SWAP 연산자의 단순화되고 보다 로버스트 구현예는, 도 2b의 양자 회로도(210)를 도 3a의 양자 회로 다이어그램(300)으로 단순히 대체하는 것과는 다른 방식으로 c-SWAP 연산자를 빔 스플리터 연산자 및 CPS 게이트로 분해함으로써 취득될 수 있다. 양자 회로도(320)의 단순화는, 두 개의 빔 스플리터 연산(예컨대, 제2 및 제3 빔 스플리터 연산(323, 325))이 서로 상쇄되어 제거될 수 있기 때문에 중복된다는 인식으로부터 비롯된다. 또한, 트랜스몬은 그라운드 상태로 초기화될 수 있고, 빔 스플리터 단항 연산 동안 트랜스몬이 그라운드 상태로 유지되도록 제1 CPS 게이트(322) 직전이면서 제2 CPS 게이트(326) 직후에 추가 하다마드 게이트를 추가하여 트랜스몬에 대하여 기능하게 할 수 있다.
전술한 양자 회로에 대한 두 개의 변경에 의해, 도 3c에 도시된 바와 같이, e-SWAP 연산을 위한 보다 로버스트 양자 회로도(340)를 달성한다. e-SWAP 게이트를 구현하는 방법은 다음을 포함한다. 즉, (1) 앤실라 트랜스몬(303)을 양자 상태(
)로 초기화하는 단계; (2) 제1 캐비티(301)와 제2 캐비티(302) 간에 
를 갖는 제1 BS 연산(341)을 수행하는 단계; (3) 앤실라 트랜스몬(303)에 대해 제1 하다마드 연산(342)을 수행하는 단계; (4) 제2 캐비티(302)와 앤실라 트랜스몬(303) 간에 제1 CPS 연산(343)을 수행하는 단계; (5) X 축선(
)을 중심으로 각도(2θ)만큼 앤실라 트랜스몬(303)의 회전(344)을 수행하는 단계; (6) 제2 캐비티(302)와 앤실라 트랜스몬(303) 간에 제2 CPS 연산(345)을 수행하는 단계; (7) 앤실라 트랜스몬(303)에 대해 제2 하다마드 연산(346)을 수행하는 단계; (8) 제1 캐비티(301)와 제2 캐비티(302) 간에 
를 갖는 제2 BS 연산(347)을 수행하는 단계를 포함한다. 앤실라 트랜스몬(303)이 측정되는 경우(참조번호 348), 에러가 없다고 가정한 결과는 초기 상태(
)이다.
단순화된 양자 회로도(340)는, 빔 스플리터 연산이 다른 연산들에 비해 상대적으로 느릴 수 있기 때문에 전술한 변경을 포함한다. 따라서, 도 3c의 양자 회로는, 총 시간 지속 시간이 짧고(이는 캐비티 상태에서 발생하는 에러의 위험을 줄임)，앤실라 트랜스몬이 여기 상태에 있는 기간에 대한 지속 시간이 짧다(이는 앤실라에서 발생하는 에러의 위험을 줄인다). 도 3a 및 도 3b의 양자 회로 설계에서, 트랜스몬은 결코 그라운드 상태에 있지 않아서, 특히 상대적으로 느린 빔 스플리터 단항 연산 동안 전제 연산에 걸쳐 트랜스몬을 디코히어런스에 취약하게 한다. 대조적으로, 도 3c의 양자 회로도(340)는, 비교적 빠른 하다마드, CPS 및 
게이트 동안을 제외하고는 트랜스몬을 그라운드 상태로 유지한다. 따라서, 몇몇 실시형태에서, 양자 회로 설계는, 트랜스몬 디코히어런스로 인한 결함을 효율적으로 완화하여, 전체 양자 게이트의 에러를 
에서 
로 감소시키며, 여기서, 
는 트랜스몬 디코히어런스 율이고, 
, 
, 
는 각각 빔 스플리터에 연관된 시간, CPS, 및 트랜스몬 회전 게이트(예컨대, 
및 H)이다. 몇몇 실시형태에서, 
이어서, tBS 동안 트랜스몬 디코히어런스에 대한 취약성을 제거하는 데 유리하다.
몇몇 실시형태에서, e-SWAP 연산자는 두 개보다 많은 캐비티를 통해 연산하도록 확장될 수 있다. 예를 들어, 도 4a는 
를 갖는 4개의 캐비티를 사용하여 e-SWAP가 수행되는 양자 회로도(400)를 도시한다. 4-캐비티 e-SWAP 방법(400)은, 앤실라를 초기화한 후, 다음의 단계들을 포함한다. 즉, (1) 앤실라 트랜스몬(403)을 양자 상태(
)로 초기화하는 단계; (2) 제1 캐비티(401)와 제2 캐비티(402) 간에 앤실라 트랜스몬(403)의 상태에 의해 제어되는 제1 c-SWAP 연산(411)을 수행하는 단계; (3) 제3 캐비티(404)와 제4 캐비티(405) 간에 앤실라 트랜스몬(403)의 상태에 의해 제어되는 제2 c-SWAP 연산(412)을 수행하는 단계; (4) X 축선(
)을 중심으로 각도(
)만큼 앤실라 트랜스몬(403)의 회전(415)을 수행하는 단계; (5) 제3 캐비티(404)와 제4 캐비티(405) 간에 앤실라 트랜스몬(403)의 상태에 의해 제어되는 제3 c-SWAP 연산(413)을 수행하는 단계; 및 (6) 제1 캐비티(401)와 제2 캐비티(402) 간에 앤실라 트랜스몬(403)의 상태에 의해 제어되는 제4 c-SWAP 연산(414)을 수행하는 단계를 포함한다. 앤실라 트랜스몬(403)이 측정되는 경우(참조번호 415), 에러가 없다고 가정한 결과는 초기 상태(
)이다.
두 개의 모드 간의 e-SWAP에 대한 도 3b와 도 3c의 절차와 유사하게, 4개 모드에 대한 e-SWAP 연산은, 빔 스플리터 연산 및 CPS 게이트(도 4b)로 분해될 수 있고, 더욱 로버스트 양자 회로(도 4c)로 변환될 수 있다. 따라서, 도 4b의 양자 회로도(420)에 의해 예시된 e-SWAP 게이트를 구현하는 방법은, (1) 앤실라 트랜스몬(303)을 양자 상태(
)로 초기화하는 단계; (2) 제1 캐비티(401)와 제2 캐비티(402) 간에 
를 갖는 제1 BS 연산(421)을 수행하는 단계; (3) 제3 캐비티(404)와 제4 캐비티(405) 간에 
를 갖는 제2 BS 연산(422)을 수행하는 단계; (4) 제2 캐비티(402)와 앤실라 트랜스몬(403) 간에 제1 CPS 연산(423)을 수행하는 단계; (5) 제3 캐비티(404)와 앤실라 트랜스몬(403) 간에 제2 CPS 연산(423)을 수행하는 단계; (6) 제1 캐비티(401)와 제2 캐비티(402) 간에 
를 갖는 제3 BS 연산(425)을 수행하는 단계; (7) 제3 캐비티(404)와 제4 캐비티(405) 간에 
를 갖는 제4 BS 연산(426)을 수행하는 단계; (8) X 축선(
)을 중심으로 각도(
)만큼 앤실라 트랜스몬(403)에 대하여 회전(427)을 수행하는 단계; (9) 제1 캐비티(401)와 제2 캐비티(402) 간에 
를 갖는 제5 BS 연산(428)을 수행하는 단계; (10) 제3 캐비티(404)와 제4 캐비티(405) 간에 
를 갖는 제6 BS 연산(429)을 수행하는 단계; (11) 제3 캐비티(404)와 앤실라 트랜스몬(403) 간에 제3 CPS 연산(430)을 수행하는 단계; (12) 제2 캐비티(402)와 앤실라 트랜스몬(403) 간에 제4 CPS 연산(431)을 수행하는 단계; (13) 제1 캐비티(401)와 제2 캐비티(402) 간에 
를 갖는 제7 BS 연산(432)을 수행하는 단계; (14) 제3 캐비티(404)와 제4 캐비티(405) 간에 
를 갖는 제8 BS 연산(433)을 수행하는 단계를 포함한다. 앤실라 트랜스몬(403)이 측정되면(415), 에러가 없다고 가정한 결과는 초기 상태(
)이다.
모든 연산들이 도시된 순서대로 수행될 필요는 없다는 점에 주목해야 한다. 예를 들어, 제1 BS 연산(421)과 제2 BS 연산(422)은 동시에 수행되는 것으로 도시되어 있다. 몇몇 실시형태에서는, 어느 한 BS 연산이 다른 연산보다 먼저 수행될 수 있다. 이는 제3 BS 연산(425)과 제4 BS 연산(426), 제5 BS 연산(428)과 제6 BS 연산(429); 및 제7 BS 연산(432)과 제8 BS 연산(433)에 대해서도 마찬가지이다. 또한, 제1 CPS 연산(423)은 제2 CPS 연산(424) 전에 발생하는 것으로 도시되어 있다. 몇몇 실시형태에서는, 제2 CPS 연산(424)이 제1 CPS 연산(423) 전에 수행될 수 있다. 유사하게, 제4 CPS 연산(431)이 제3 CPS 연산(430) 전에 수행될 수 있다.
도 3c의 양자 회로도를 단순화하고 그 방법을 에러에 대하여 더욱 견고해지게 함으로써, 도 4c의 양자 회로도(450)는, (1) 앤실라 트랜스몬(303)을 양자 상태(
)로 초기화하는 단계; (2) 제1 캐비티(401)와 제2 캐비티(402) 간에 
를 갖는 제1 BS 연산(451)을 수행하는 단계; (3) 제3 캐비티(404)와 제4 캐비티(405) 간에 
를 갖는 제2 BS 연산(452)을 수행하는 단계; (4) 앤실라 트랜스몬(403)에 대해 제1 하다마드 연산(453)을 수행하는 단계; (5) 제2 캐비티(402)와 앤실라 트랜스몬(403) 간에 제1 CPS 연산(454)을 수행하는 단계; (6) 제3 캐비티(404)와 앤실라 트랜스몬(403) 간에 제2 CPS 연산(455)을 수행하는 단계; (7) X 축선(
)을 중심으로 각도(
)만큼 앤실라 트랜스몬(403)에 대하여 회전(456)을 수행하는 단계; (8) 제3 캐비티(404)와 앤실라 트랜스몬(403) 간에 제3 CPS 연산(457)을 수행하는 단계; (9) 제2 캐비티(402)와 앤실라 트랜스몬(403) 간에 제4 CPS 연산(458)을 수행하는 단계; (10) 앤실라 트랜스몬(403)에 대해 제2 하다마드 연산(459)을 수행하는 단계; (11) 제1 캐비티(401)와 제2 캐비티(402) 간에 
를 갖는 제3 BS 연산(460)을 수행하는 단계; (12) 제3 캐비티(404)와 제4 캐비티(405) 간에 
를 갖는 제4 BS 연산(461)을 수행하는 단계를 포함한다. 앤실라 트랜스몬(403)이 측정되면(415), 에러가 없다고 가정한 결과는 초기 상태(
)이다.
모든 연산들이 도시된 순서대로 수행될 필요는 없다는 점에 주목해야 한다. 예를 들어, 제1 BS 연산(451)과 제2 BS 연산(452)은 동시에 수행되는 것으로 도시되어 있다. 몇몇 실시형태에서는, 어느 한 BS 연산이 다른 연산보다 먼저 수행될 수 있다. 이는 제3 BS 연산(460) 및 제4 BS 연산(461)에 대해서도 마찬가지이다. 또한, 제1 CPS 연산(454)은 제2 CPS 연산(455) 전에 발생하는 것으로 도시되어 있다. 몇몇 실시형태에서는, 제2 CPS 연산(455)이 제1 CPS 연산(454) 전에 수행될 수 있다. 유사하게, 제4 CPS 연산(458)이 제3 CPS 연산(457) 전에 수행될 수 있다.
이제, 도 3c의 양자 회로도(340)를 다시 참조하여, 탈위상 및 붕괴 에러의 존재를 설명한다. 
이므로, 두 개의 CPS 게이트 동안 트랜스몬 에러에 중점을 두고, 
동안의 에러는 무시한다.
몇몇 실시형태에서, 도 3c에 도시된 e-SWAP 연산을 위한 양자 회로도(340)는 탈위상율(
)로 발생하는 트랜스몬 탈위상 에러를 예고할 수 있다. g-e 부분 공간에서의 트랜스몬 탈위상 에러는 양자 채널에 의해 특성화될 수 있다:
여기서 
는 각각의 CPS 게이트 동안의 트랜스몬 탈위상 에러에 대한 것이고, 
는 
와 
상태들 간의 
상대 위상 점프에 대한 것이다. 두 개의 CPS 게이트 중 하나 동안의 트랜스몬 탈위상으로 인해, 측정시(348) 트랜스몬에 대하여 측정된 
상태가 발생하며, 이는 
에 직교하며 모호성 없이 검출될 수 있다. 따라서, 몇몇 실시형태에서, CPS 게이트 동안 임의의 1차(즉, 단일-발생) 트랜스몬 탈위상 에러가 검출되지만, 전술한 바와 같이, 두 개의 에러 중 어느 것이 발생했는지를 결정할 수 없으므로, 에러는 단지 예고되는 것이며 보정될 수 없다.
몇몇 실시형태에서, 그라운드 상태(
) 및 제1 여기 상태(
)를 넘어서는 추가 레벨의 앤실라 트랜스몬은 e-SWAP 연산의 견고성을 개선하도록 사용될 수 있다. 예를 들어, 트랜스몬 상태의 자발적 붕괴에 연관된 1차 에러는 예고 및 보정될 수 있다. 몇몇 실시형태에서, 캐비티-트랜스몬 결합 해밀턴은 "에러 투명"으로 변경되어, 트랜스몬 붕괴의 선행 차수 에러는 캐비티의 모든 논리 상태에 대해 에러 투명 해밀턴과 가환(commute)된다. 이에 따라, 진화 동안 발생한 트랜스몬 붕괴는 진화의 종료시 발생한 트랜스몬 붕괴로서 식별될 수 있으며, 이는 에러 분석을 상당히 단순화할 수 있다.
몇몇 실시형태에서는, 4개의 트랜스몬 레벨(
)이 사용되는데, 여기서, 
부분 공간은 정보의 큐비트를 인코딩하는 데 사용되는 한편, 
부분 공간은 에러를 검출하는 데 사용된다. 도 5a는 트랜스몬에 대한 에너지 레벨도(500)를 도시한다. 상태(
; 501)는, 상태(
; 502)로 직접 붕괴하지 않고 선행 붕괴 에러로서 상태(
; 503)로 붕괴하는 일부 높은 여기 레벨(예컨대, 제1 여기 상태보다 높음)을 나타낸다. 추가 레벨을 도입함으로써, 
부분 공간으로부터의 트랜스몬 붕괴 에러가 양자 채널에 의해 특성화될 수 있다:
여기서, 
이고, 
이다. 
에 의해 확장된 부분 공간은 큐비트를 인코딩하는 데 사용되는 반면, 
에 의해 확장된 부분 공간은 캐비티 모드와의 분산 결합의 균일한 강도를 갖는다.
몇몇 실시형태에서는, 도 3c에 도시된 회로와 유사한 양자 회로가 사용되지만, 단항 연산이 4-레벨 트랜스몬으로 일반화된다. 몇몇 실시형태에서, 캐비티 모드에 대한 제어 가능한 역작용은, 아래와 같이 CPS 게이트가 수학식 (11)이 되게끔 
에 대해 동일한 분산 시프트(
)를 갖도록 트랜스몬과 캐비티 간의 분산 결합을 설계함으로써 제어된다:
몇몇 실시형태에서, 일반화된 하다마드 게이트에 연관된 단항 연산자는 아래의 식으로 된다:
따라서, 하다마드 회전은, g-e 부분 공간 내에서 수행되며, r-r' 부분 공간에 걸쳐 자명하게 작용한다.
몇몇 실시형태에서, 트랜스몬 회전은 아래의 수학식으로 된다:
이는 g-e 부분 공간 내에서 회전하며 상태들(
및 
)을 교환한다:
4-레벨 트랜스몬을 통한 상술한 확장된 게이트를 이용함으로써, 1차 트랜스몬 탈위상 에러를 검출할 수 있고 1차 트랜스몬 붕괴 에러를 보정할 수 있다.
제1 CPS 연산(343) 동안의 트랜스몬 붕괴로 인해 
의 트랜스몬 상태에 대한 측정(348)을 초래하는 반면, 붕괴가 분산 결합을 변화시키지 않기 때문에 캐비티 모드는 에러 없이 CPS 게이트 하에서 계속 진화한다. 제2 CPS 연산(345) 동안의 트랜스몬 붕괴는 트랜스몬 상태에 대한 
의 측정을 초래하는 반면, 캐비티 모드는 원하는 
로서 진화한다. 트랜스몬 붕괴 에러(제1 및 제2 CPS 게이트 동안 트랜스몬 붕괴에 각각 연관된 
및 
상태)가 명확하게 구별될 수 있기 때문에, 몇몇 실시형태에서 CPS 게이트 동안의 1차 트랜스몬 붕괴 에러가 능동적으로 보정될 수 있다.
몇몇 실시형태에서, r-r' 부분 공간을 단일 상태(
)로 붕괴시키고 r-r' 매니폴드 내에서의 연산들을 상태(
)의 자명한 연산으로 감소시킴으로써 3개의 트랜스몬 레벨(
)이 사용될 수 있다. 몇몇 실시형태에서, 이러한 검출 방식은 트랜스몬 열적 가열(예컨대, 
)도 검출할 수 있다. 따라서, 3-레벨 트랜스몬 앤실라 모드는, CPS 게이트 동안 1차 트랜스몬 탈위상/붕괴/가열 에러를 검출하는 데 충분하다.
몇몇 실시형태에서, 트랜스몬의 붕괴와 가열 에러는 추가 트랜스몬 레벨을 배치함으로써 보정된다. 예를 들어, 도 5b의 에너지 레벨도(510)에 도시된 붕괴 전이를 갖는 6개의 트랜스몬 레벨(511 내지 516; 
) 및 수학식 (10)의 분산 결합을 사용할 수 있다. 몇몇 실시형태에서, 정보의 큐비트는 g-e 부분 공간에서 인코딩된다. 
또는 
를 초래하는 트랜스몬 상태의 측정에 기초하여, 제1 또는 제2 CPS 게이트 동안의 트랜스몬 붕괴 에러가 보정될 수 있다. 
또는 
의 트랜스몬 상태의 측정에 기초하여, 제1 또는 제2 CPS 게이트 동안 트랜스몬 가열 에러가 보정될 수 있다.
몇몇 실시형태는 다양한 응용분야에서 상술한 기술들을 사용한다. 예컨대, 양자 라우터, 양자 RAM, 양자 상태 비교, 양자 주성분 분석, 또는 범용 양자 연산이 있다.
정보 처리를 위한 모듈식 아키텍처에서, 라우터는 상이한 모듈들 및 모듈 내의 상이한 구성요소들을 접속하는 데 필수적인 역할을 한다. 고전적 및 양자 정보 처리를 위한 많은 상이한 유형의 라우터가 존재한다. 표 1에 열거된 바와 같이, 라우터들은 입력 신호 및 제어 신호의 고전적/양자(C/Q) 특성에 기초하여 분류될 수 있다. 상이한 유형의 라우터들 및 연관된 응용분야 예가 있다. 고전적-고전적 라우터는 단순히 고전적 스위치이다. 고전적-양자 라우터는 영자 정보를 고전적 어드레스에 전송한다. 양자-양자 라우터는 양자 정보를 어드레스들의 양자 중첩에 전송한다. 양자-고전적 라우터는 고전적 정보를 양자 어드레스에 전송한다. 그러나, 정보가 고전적이므로, 하나의 어드레스만이 고전적 신호를 수신하도록 양자 상태가 붕괴된다. 이것이 미터가 '판독'될 때 세미-고전적 '미터'가 양자 상태와 얽히고 상태가 '붕괴'되는 양자 측정시 발생하는 현상이다.
| 제어/입력 | 고전적 | 양자 |
| 고전적 | C-C 라우터 (예컨대, 고전적 스위치) |
C-Q 라우터 (예컨대, 양자 네트워크) |
| 양자 | Q-C 라우터 (예컨대, 양자 측정) |
Q-Q 라우터 (예컨대, 양자 RAM) |
몇몇 실시형태에서, Q-Q 라우터는, (1) 캐비티 및 트랜스몬 모드에서 양자 입력 및 제어 신호를 각각 저장하고, (2) 트랜스몬 모드에서 조절되는 캐비티 모드에 걸쳐 c-SWAP 연산을 적용하고, (3) 캐비티 및 트랜스몬 모드로부터 양자 신호를 검색함으로써, c-SWAP 연산을 사용하여 구현된다.
몇몇 실시형태에서, c-SWAP 연산은 양자 랜덤 액세스 메모리(RAM)를 구현하도록 사용될 수 있다. 양자 RAM은 어드레스의 코히어런트 양자 중첩을 사용하여 메모리 액세스를 수행할 수 있다. 효율적인 양자 RAM을 구축하기 위해서는, ("입력", "좌측", "우측"로 표기된) 3개의 캐비티 모드 및 ("0", "L", "R"로 표기된) 3-레벨(트랜스몬) 메모리를 갖는 Q-Q 라우터를 사용한다. (트랜스몬) 메모리는 "0" 상태에서 초기화되고, 3개의 캐비티는 모두 진공 상태(
)에서 초기화된다. Q-Q 라우터의 목표는 양자 신호(들)를 처리하거나 라우팅하는 것이며, 이것은 진공(
), 좌측(
), 또는 우측(
)인 3개의 가능한 상태의 중첩일 수 있다.
몇몇 실시형태에서, Q-Q 라우터는 다음과 같이 5개의 상이한 기능 설정을 갖는데, 즉, (1) 유휴, (2) 제어 신호 저장, (3) 신호를 포워드로 라우팅, (4) 신호를 백워드로 라우팅, 및 (5) 제어 신호 검색을 갖는다. 단계 (2) 및 (3)은 타깃 메모리를 향한 경로를 개척하는 데 사용될 수 있는 반면, 단계 (4) 및 (5)는 양자 RAM을 분리하도록 역 단위(inverse unitary)에 사용될 수 있다는 점에 주목한다.
몇몇 실시형태에서, 이러한 5개 기능 설정 각각의 동작은 다음과 같다.
(1) Q-Q 라우터가 유휴 상태일 때는, 연산을 적용할 필요가 없다.
(2) 제어 신호를 저장하기 위해, Q-Q 라우터는, 입력 제어 신호를 입력 캐비티에 저장한 후에 그 제어 신호를 입력 캐비티로부터 트랜스몬 모드로 전송한다.
(3) 신호를 포워드로 라우팅하기 위해, Q-Q 라우터는 입력 캐비티에 신호를 일시적으로 저장한다. 이어서, (트랜스몬) 메모리가 상태("0", "L", 또는 "R"에 있는 있음에 따라, Q-Q 라우터는 c-SWAP 작업을 통해) 양자 신호를 "입력", "좌측", 또는 "우측"로 각각 유도한다. 마지막으로, Q-Q 라우터는, 신호가 다음 단계로 이동할 수있도록 신호를 "좌측" 및 "우측" 캐비티로부터 방출한다.
(4) 신호를 백워드로 라우팅하기 위해, Q-Q 라우터는 (3)의 역 연산을 수행한다. 예를 들어, Q-Q 라우터는 인입 신호를 "좌측" 및 "우측" 캐비티에 저장한다. 이어서, （트랜스몬) 메모리 상태("0", "L" 또는 "R")에 따라, Q-Q 라우터는 "입력", "좌측", 또는 "우측" 캐비티로부터 양자 신호를 Cc-SWAP 연산을 통해) "입력" 캐비티로 각각 유도한다. 마지막으로, Q-Q 라우터는 입력 캐비티로부터 신호를 검색한다.
(5) Q-Q 라우터는, 제어 신호를 수신하기 위해 (2)의 역 연산을 수행한다. 예를 들어, Q-Q 라우터는 제어 신호를 (트랜스몬) 메모리로부터 입력 캐비티로 전송한 후, 입력 캐비티로부터 신호를 검색한다.
몇몇 실시형태에서, c-SWAP 연산은 2개의 양자 상태의 중첩을 추정하는 데 사용될 수 있다. 예를 들어, 트랜스몬이 상태(
)에서 초기화되고 두 개의 서브시스템(캐비티)에 대한 양자 상태가 밀도 행렬(
및 
)에 의해 표현되는 경우, 초기 입력 상태는 다음과 같다:
c-SWAP 연산 후에, 상태는, 수학식 (17)의 형태를 취하는 밀도 행렬이 감소된 아래의 수학식과 같이 된다:
여기서, 아래와 같은 특성을 사용하였다:
따라서, 몇몇 실시형태에서, 
의 위상 코히어런스(예컨대, 램지 프린즈 콘트라스트)를 측정함으로써, 항상 실수인 오버랩(
)을 추출할 수 있다.
몇몇 실시형태에서, 트랜스몬은 
기저로 투영적으로 측정된다. 트랜스몬이 
로서 측정되면, 두 개의 서브시스템이 대칭 부분 공간(즉, SWAP 연산자의 고유값이 +1인 고유 부분 공간)으로 투영된다:
여기서, 
는 투영 연산자이다. 트랜스몬이 
로 측정되면, 두 개의 서브시스템이 비대칭 부분 공간(즉, SWAP 연산자의 고유값이 -1인 고유 부분 공간)으로 투영된다:
여기서, 투영 연산자는 
이다. 후속 측정은 동일한 결과를 제공해야 하며, 이는 이들 측정의 양자 비파괴 특성과 일관된다.
몇몇 실시형태에서, 도 6에 도시된 바와 같이, 양자 상태 비교를 위해 제1 캐비티(601), 제2 캐비티(602), 및 트랜스몬(603)에 작용하는 보다 로버스트 양자 회로(600)는, 다음과 같은 수정 사항들을 포함한다. 즉, (1) 양자 상태 비교를 위해 필수적인 제2 빔 스플리터(도 2b 참조)를 제거하고; (2) 제1 빔 스플리터 연산 동안 트랜스몬 디코히어런스를 피하도록 CPS 게이트 직전에 트랜스몬을 
로 초기화하고 
로 회전한다. 단순화된 회로(600)는, 트랜스몬 프로브의 빔 스플리터 연산 및 디코히어런스의 사용을 최소화하고, 다음을 포함한다. 즉, (1) 제1 캐비티(601)와 제2 캐비티(602) 간의 제1 빔 스플리터 연산(605); (2) 트랜스몬(603)에 대한 제1 하다마드 연산(606); (3) 제2 캐비티(602)와 트랜스몬(603) 간의 CPS 연산(607); (4) 트랜스몬(603)에 대한 제2 하다마드 연산(608); 및 (5) 트랜스몬(603) 상태의 측정(609)을 포함한다. 단순화된 회로는 또한 빔 스플리터 연산 후의 제2 캐비티 모드의 패리티 측정으로서 해석될 수 있다는 점에 주목한다. 이 해석은 대칭 부분 공간(
)에 대한 투영 연산자의 특성에 기초하여 쉽게 증명될 수 있으며, 이러한 부분 공간은 음수가 아닌 정수(n, m)를 갖는 대칭 상태들(
)에 의해 이어진다(마찬가지로, 비대칭 부분 공간(
)은 비대칭 상태들(
)에 의해 이어진다). 50/50 빔 스플리터 후에, 
는 각각 제1 및 제2 캐비티 모드의 생성 연산자에 해당한다는 점을 상기한다. 따라서, 대칭 상태는 제2 캐비티 모드에서 항상 2n 개의 짝수 여기를 갖는 반면, 비대칭 상태는 항상 2n+1 개의 홀수 여기를 갖는다.
몇몇 실시형태에서, e-SWAP 연산은 양자 주성분 분석(qPCA)을 수행하도록 사용되며, 이러한 분석은 큰 데이터 세트로부터 기계 학습을 수행하는 데 사용될 수 있다. 보다 구체적으로, qPCA는 동일하게 생성된 밀도 행렬들의 앙상블의 최대 고유값을 나타낼 수 있다. 핵심 아이디어는 e-SWAP의 다음 속성을 사용하는 것이다:
이것은 짧은 지속 시간(
) 동안 해밀턴 밀도 행렬(
)인 해밀턴을 사용하여 해밀턴 진화를 효과적으로 시뮬레이션한다. 밀도 행렬(
)의 n 개의 동일한 사본으로, 
를 구성할 수 있다. 몇몇 실시형태에서, 양자 위상 추정 알고리즘과 함께, 밀도 행렬(p)의 몇 개의 최대 고유값에 연관된 위상을 효율적으로 추정할 수 있다. 본 명세서의 몇몇 실시형태에 따른 e-SWAP 게이트는 qPCA의 주요 단계에 대한 물리적 구현을 가능하게 한다.
몇몇 실시형태에서, e-SWAP 게이트는, (
및 
로 표기된) 임의의 단일-모드 보손 인코딩과 호환될 수 있는 보손 시스템으로 범용 양자 연산을 달성하도록 사용된다. 예를 들어, 쿼드-레일 논리 큐비트 기저를 아래의 수학식으로서 사용하여 4개의 이러한 보손 모드를 사용함으로써 하나의 논리 큐비트를 인코딩하는 경우가 있다:
여기서, 서브 인덱스는 모드를 표시한다. 
는 각각 고유값이 ±1인 SWAP 연산자의 고유 상태이므로, 쿼드-레일 논리 Z-회전은 e-SWAP 연산이다:
또한, 
를 가지며, 이는 쿼드-레일 논리 x-회전이 4-모드 e-SWAP 연산임을 암시한다:
마지막으로, 2개의 인코딩 쿼드-레일 논리 큐비트 간의 제어형 Z-게이트는 또 다른 4-모드 e-SWAP 연산이다:
여기서, 서브 인덱스(1' 및 2')는 다른 쿼드-레일 논리 큐비트의 첫 번째 두 개의 보손 모드를 표시한다. 임의의 논리적 Z 및 X 회전 및 제어형 Z 게이트가 주어지면, 이는 임의의 범용 양자 연산을 달성하기에 충분하다. 상술한 게이트는 직교 기저(
및 
) 선택에 대한 세부 사항에 의존하지 않기 때문에, 이 방식은 캣 코드, 이항 코드 GKP 코드 등을 포함한 임의의 단일-모드 보손 인코딩에 대하여 기능할 수 있다. 따라서 상술한 e-SWAP 구현의 로버스트 설계(도 4c 참조)는 범용 양자 연산을 위한 핵심 요소를 구현하기에 충분하다.
이와 같이 본 개시내용에 설명된 기술의 몇몇 양태 및 실시형태를 설명하였지만, 다양한 변경, 수정, 및 개선이 당업자에게 용이하게 일어날 것이라는 점을 이해해야 한다. 이러한 변경, 수정, 및 개선은 본 명세서에 설명된 기술의 사상 및 범위 내에 있도록 의도된다. 예를 들어, 당업자는, 본 명세서에서 설명하는 기능을 수행하고 및/또는 이점들 중 하나 이상 및/또는 결과를 취득하기 위한 다양한 다른 수단 및/또는 구조를 쉽게 구상할 것이며, 이러한 변경 및/또는 수정의 각각은 본 명세서에 설명된 실시형태들의 범위 내에 있는 것으로 간주된다. 당업자는, 본 명세서에 기술된 특정 실시형태에 대한 균등물을 단지 일상적인 실험을 사용하여 인식하거나 확인할 수 있을 것이다. 따라서, 전술한 실시형태들은 단지 예로서 제시된 것이며, 첨부된 청구범위 및 그 등가의 범위 내에서, 본 발명의 실시형태들이 특정하게 설명된 것과는 다르게 실시될 수 있음을 이해해야 한다. 또한, 본 명세서에 기술된 두 개 이상의 특징부, 시스템, 물품, 재료, 키트, 및/또는 방법의 임의의 조합은, 이러한 특징부, 시스템, 물품, 재료, 키트, 및/또는 방법이 서로 일치하지 않는 경우, 본 개시내용의 범위 내에 있도록 포함된다.
또한, 설명한 바와 같이, 몇몇 양태는 하나 이상의 방법으로서 구현될 수 있다. 방법의 일부로서 수행되는 연산들은 임의의 적절한 방식으로 순서화될 수 있다. 이에 따라, 예시적인 실시형태들에서 순차적인 연산들로서 도시되어 있더라도, 일부 연산을 동시에 수행하는 것을 포함할 수 있는, 도시된 순서와는 다른 순서로 연산들이 수행되는 실시형태들이 구성될 수 있다.
본 명세서에서 정의되고 사용되는 바와 같은 모든 정의는, 사전적 정의, 참고로 원용되는 문헌에서의 정의, 및/또는 정의된 용어의 일반적인 의미를 지배하는 것으로 이해되어야 한다.
본 명세서의 명세서 및 청구범위에서 사용되는 바와 같은 단수 형태의 표현은, 달리 명확하게 지시되지 않는 한, "적어도 하나"를 의미하는 것으로 이해되어야 한다.
본 명세서의 명세서 및 청구범위에서 사용되는 바와 같은 "및/또는"이라는 어구는, 그렇게 결합된 요소들, 즉, 일부 경우에는 접속적으로 존재하고 다른 경우에는 분리적으로 존재하는 요소들의 "양측 또는 어느 하나"를 의미하는 것으로 이해되어야 한다. "및/또는"으로 열거되는 다수의 요소는, 동일한 방식으로, 즉, 그렇게 결합된 요소들 중 "하나 이상"으로 해석되어야 한다. "및/또는" 절에 의해 구체적으로 식별되는 요소들이 아닌, 구체적으로 식별된 그러한 요소들과 관련되거나 관련되지 않은 다른 요소들이 선택적으로 존재할 수 있다. 따라서, 비제한적인 일례로, "포함하는"과 같은 개방형 언어와 함께 사용될 때 "A 및/또는 B"에 대한 언급은, 일 실시형태에서는 (선택적으로, B 이외의 요소를 포함하여) A만을 가리킬 수 있고, 다른 일 실시형태에서는, (선택적으로, A 이외의 요소를 포함하여) B만을 가리킬 수 있고, 또 다른 일 실시형태에서는, (선택적으로, 다른 요소들을 포함하여) A와 B 모두, 기타를 가리킬 수 있다.
본 명세서의 명세서 및 청구범위에서 사용된 바와 같이, 하나 이상의 요소의 리스트와 관련하여 "적어도 하나"라는 어구는, 요소들의 리스트 내의 임의의 하나 이상의 요소 중에서 선택되지만, 요소들의 리스트 내에 구체적으로 열거된 각각의 모든 요소 중 적어도 하나를 반드시 포함할 필요는 없으며 요소들의 리스트 내의 요소들의 임의의 조합을 배제하지 않는, 하나 이상의 요소를 의미하는 것으로 이해되어야 한다. 이 정의는, 또한, 구체적으로 식별된 요소들에 관련되거나 관련되지 않은 "적어도 하나"라는 어구가 가리키는 요소들의 리스트 내에 구체적으로 식별된 그러한 요소들이 아닌 요소들이 선택적으로 존재할 수 있게 한다. 따라서, 비제한적인 일례로, "A와 B 중 적어도 하나"(또는, 균등하게 "A 또는 B 중 적어도 하나", 또는 균등하게 "A 및/또는 B 중 적어도 하나")는, 일 실시형태에서, (선택적으로 B가 아닌 요소를 포함하며) B가 존재하지 않으면서 하나보다 많게 선택적으로 포함하는 적어도 하나의 A를 가리킬 수 있고, 다른 일 실시형태에서, (선택적으로 A가 아닌 요소를 포함하며) A가 존재하지 않으면서 하나보다 많게 선택적으로 포함하는 적어도 하나의 B를 가리킬 수 있고, 또 다른 일 실시형태에서, 하나보다 많게 선택적으로 포함하는 적어도 하나의 A, 및 (선택적으로 다른 요소를 포함하며) 하나보다 많게 선택적으로 포함하는 적어도 하나의 B를 가리킬 수 있다.
또한, 본 명세서에서 사용된 어구 및 용어는 설명을 위한 것이며 제한하는 것으로 간주되어서는 안 된다. 본 명세서에서 "포함하는"(including), "포함하는"(comprising), 또는 "갖는", "함유하는", "수반하는", 및 그 변형의 사용은, 그 이후에 열거되는 항목과 해당 균등물 및 추가 항목을 포함하는 것으로 의도된 것이다.
전술한 명세서 및 청구범위에서, "포함하는", "포함하는", "반송하는", "갖는", "함유하는", "수반하는", "유지하는", "로 구성된" 등의 모든 이행 어구는, 개방형, 즉, 대상을 포함하지만 이에 제한되지 않는 것으로 이해되어야 한다. "이루어지는"과 "본질적으로 이루어지는"이라는 이행 어구만이 폐쇄형 또는 반폐쇄 이행 어구이다.
Claims (20)
- 제1 캐비티와 제2 캐비티를 포함하는 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법으로서,
상기 제1 캐비티와 상기 제2 캐비티 모두에 분산적으로 결합된 결합 트랜스몬(coupling transmon)을 이용하여 상기 제1 캐비티와 상기 제2 캐비티 간에 제1 빔 스플리터(BS) 연산을 수행하는 단계; 및
상기 제2 캐비티에 분산적으로 결합되지만 상기 제1 캐비티에는 분산적으로 결합되지 않는 앤실라 트랜스몬(ancilla transmon)과 상기 제2 캐비티 간에 제어형 위상 시프트(controlled phase shift; CPS) 연산을 수행하는 단계를 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법. - 제1항에 있어서, 상기 결합 트랜스몬을 이용하여 상기 제1 캐비티와 상기 제2 캐비티 간에 제2 BS 연산을 수행하는 단계를 더 포함하되, 상기 제1 BS 연산은 상기 CPS 연산 전에 수행되고, 상기 제2 BS 연산은 상기 CPS 연산 후에 수행되는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법.
- 제2항 또는 임의의 다른 선행 청구항에 있어서, 상기 양자 논리 게이트는 제어형-SWAP(c-SWAP) 연산을 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법.
- 제3항 또는 임의의 다른 선행 청구항에 있어서, 상기 양자 논리 게이트는 지수형-SWAP(e-SWAP) 게이트를 포함하고, 상기 방법은,
상기 제1 캐비티와 상기 제2 캐비티 간에 제1 c-SWAP 연산을 수행하는 단계;
상기 제1 캐비티와 상기 제2 캐비티 간에 제2 c-SWAP 연산을 수행하는 단계; 및
상기 제1 c-SWAP 연산과 상기 제2 c-SWAP 연산 사이에 상기 앤실라 트랜스몬에 대한 회전 연산을 수행하는 단계를 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법. - 제2항 또는 임의의 다른 선행 청구항에 있어서, 상기 양자 논리 게이트는 지수형-SWAP(e-SWAP)을 포함하고 상기 CPS 연산은 제1 CPS 연산이고, 상기 방법은,
상기 제1 CPS 연산 후이면서 상기 제2 BS 연산 전에 상기 제2 캐비티와 상기 앤실라 트랜스몬 간에 제2 CPS 연산을 수행하는 단계; 및
상기 제1 CPS 연산과 상기 제2 CPS 연산 사이에 상기 앤실라 트랜스몬에 대하여 회전 연산을 수행하는 단계를 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법. - 제5항 또는 임의의 다른 선행 청구항에 있어서,
상기 제1 CPS 연산 후이면서 상기 제1 BS 연산 전에 제1 하다마드 연산을 수행하는 단계; 및
상기 제2 CPS 연산 후이면서 상기 제2 BS 연산 전에 제2 하다마드 연산을 수행하는 단계를 더 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법. - 제6항 또는 임의의 다른 선행 청구항에 있어서, 상기 앤실라 트랜스몬을 측정하는 단계를 더 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법.
- 제7항 또는 임의의 다른 선행 청구항에 있어서, 상기 앤실라 트랜스몬의 측정 결과에 기초하여 탈위상 에러가 발생했다고 결정하는 단계를 더 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법.
- 제7항 또는 임의의 다른 선행 청구항에 있어서,
상기 앤실라 트랜스몬의 적어도 4개의 에너지 레벨이 사용되며,
상기 앤실라 트랜스몬의 제1 에너지 레벨은 제1 붕괴(decay) 에러 유형에 연관되고,
상기 앤실라 트랜스몬의 제2 에너지 레벨은 제2 붕괴 에러 유형에 연관되고,
상기 방법은 상기 앤실라 트랜스몬의 측정 결과에 기초하여 붕괴 에러들을 보정하는 단게를 더 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법. - 제1항 또는 임의의 다른 선행 청구항에 있어서, 상기 CPS 연산 전에 및/또는 후에 상기 앤실라 트랜스몬에 대하여 적어도 하나의 국부 양자 논리 게이트가 수행되는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법.
- 제10항 또는 임의의 다른 선행 청구항에 있어서,
상기 적어도 하나의 국부 양자 논리 게이트는, 상기 BS 연산 후이면서 상기 CPS 연산 전에 수행되는 제1 하다마드 연산을 포함하고,
상기 방법은, 상기 앤실라 트랜스몬의 상태를 측정하여 상기 제1 캐비티의 제1 양자 상태를 상기 제2 캐비티의 제2 양자 상태와 비교하는 단계를 더 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법. - 제2항 또는 임의의 다른 선행 청구항에 있어서,
상기 복수의 캐비티는 제3 캐비티와 제4 캐비티를 더 포함하고,
상기 결합 트랜스몬은 제1 결합 트랜스몬이고,
상기 앤실라 트랜스몬은, 상기 제3 캐비티에 분산적으로 결합되지만 상기 제4 캐비티에는 분산적으로 결합되지 않으며,
상기 CPS 연산은 제1 CPS 연산이고,
상기 방법은,
상기 제3 캐비티와 상기 제4 캐비티 모두에 분산적으로 결합된 제2 결합 트랜스몬을 이용하여 상기 제3 캐비티와 상기 제4 캐비티 간에 제3 BS 연산을 수행하는 단계; 및
상기 제3 캐비티와 상기 앤실라 트랜스몬 간에 제2 CPS 연산을 수행하는 단계를 더 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법. - 제12항 또는 임의의 다른 선행 청구항에 있어서, 상기 방법은,
상기 제2 결합 트랜스몬을 이용하여 상기 제3 캐비티와 상기 제4 캐비티 간에 제4 BS 연산을 수행하는 단계로서, 상기 제4 BS 연산은 상기 제2 CPS 연산 전에 수행되고, 상기 제2 BS·연산은 상기 제2 CPS 연산 후에 수행되는, 상기 제4 BS 연산을 수행하는 단계;
상기 제2 CPS 연산 후이면서 상기 제4 BS 연산 전에 상기 제3 캐비티와 상기 앤실라 트랜스몬 간에 제3 CPS 연산을 수행하는 단계;
상기 제2 CPS 연산과 상기 제3 CPS 연산 사이에 상기 앤실라 트랜스몬에 대하여 회전 연산을 수행하는 단계;
상기 제3 CPS 연산 후이면서 상기 제2 BS 연산 전에 상기 제2 캐비티와 상기 앤실라 트랜스몬 간에 제4 CPS 연산을 수행하는 단계를 더 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법. - 제13항 또는 임의의 다른 선행 청구항에 있어서, 상기 방법은,
상기 제1 CPS 연산 전이면서 상기 제1 및 제3 BS 연산 후에 제1 하다마드 연산을 수행하는 단계; 및
상기 제4 CPS 연산 후이면서 상기 제2 및 제4 BS 연산 전에 제2 하다마드 연산을 수행하는 단계를 더 포함하는, 복수의 캐비티 간의 양자 논리 게이트를 구현하는 방법. - 멀티-캐비티 양자 정보 시스템으로서,
마이크로파 방사를 지지하도록 구성된 제1 캐비티;
마이크로파 방사를 지지하도록 구성된 제2 캐비티;
상기 제1 캐비티에 분산적으로 결합된 제1 트랜스몬;
상기 제2 캐비티에 분산적으로 결합된 제2 트랜스몬;
상기 제1 캐비티와 상기 제2 캐비티 모두에 분산적으로 결합된 제3 트랜스몬; 및
마이크로파 소스를 포함하되,
상기 마이크로파 소스는,
마이크로파 방사를 상기 제3 트랜스몬에 인가하여 상기 제1 캐비티와 상기 제2 캐비티 간의 빔 스플리터 연산 및 트랜스몬 회전 연산을 구현하고,
마이크로파 방사를 상기 제1 트랜스몬 및 상기 제2 트랜스몬에 인가하여 상기 제1 캐비티와 상기 제2 캐비티에 대한 제어형 위상 시프트 연산을 각각 구현하도록 구성된, 멀티-캐비티 양자 정보 시스템. - 제15항에 있어서, 상기 마이크로파 소스는, 마이크로파 방사를 상기 제1 트랜스몬과 상기 제2 트랜스몬에 인가하여 상기 제1 캐비티와 상기 제2 캐비티에 대한 임의 회전 연산을 각각 구현하도록 더 구성된, 멀티-캐비티 양자 정보 시스템.
- 제16항 또는 임의의 다른 선행 청구항에 있어서, 상기 마이크로파 소스는, 마이크로파 방사를 상기 제1 트랜스몬, 상기 제2 트랜스몬, 및 상기 제3 트랜스몬에 인가하여 상기 제1 캐비티와 상기 제2 캐비티 간의 범용 양자 게이트들의 세트를 구현하도록 더 구성된, 멀티-캐비티 양자 정보 시스템.
- 제15항 또는 임의의 다른 선행 청구항에 있어서, 상기 마이크로파 소스는, 마이크로파 방사를 상기 제1 트랜스몬, 상기 제2 트랜스몬, 및 상기 제3 트랜스몬에 인가하여 상기 제1 캐비티와 상기 제2 캐비티 간에 제어형-SWAP 게이트를 구현하도록 더 구성된, 멀티-캐비티 양자 정보 시스템.
- 제15항 또는 임의의 다른 선행 청구항에 있어서, 상기 마이크로파 소스는, 마이크로파 방사를 상기 제1 트랜스몬, 상기 제2 트랜스몬, 및 상기 제3 트랜스몬에 인가하여 상가 제1 캐비티와 상기 제2 캐비티 간에 지수형-SWAP 게이트를 구현하도록 더 구성된, 멀티-캐비티 양자 정보 시스템.
- 제15항 또는 임의의 다른 선행 청구항에 있어서, 상기 마이크로파 소스는,
마이크로파 방사를 상기 제1 트랜스몬 및/또는 상기 제2 트랜스몬에 인가하여 상기 제1 트랜스몬 및/또는 상기 제2 트랜스몬을 측정하는 단계; 및
마이크로파 방사를 상기 제1 트랜스몬, 상기 제2 트랜스몬, 및/또는 상기 제3 트랜스몬에 인가하여 상기 제1 트랜스몬 및/또는 상기 제2 트랜스몬의 측정 결과에 기초하여 양자 게이트를 구현하도록 더 구성된, 멀티-캐비티 양자 정보 시스템.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862613937P | 2018-01-05 | 2018-01-05 | |
| US62/613,937 | 2018-01-05 | ||
| US201862733326P | 2018-09-19 | 2018-09-19 | |
| US62/733,326 | 2018-09-19 | ||
| PCT/US2019/012440 WO2019156759A2 (en) | 2018-01-05 | 2019-01-05 | Robust quantum logical gates |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200104374A true KR20200104374A (ko) | 2020-09-03 |
Family
ID=67548387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207021833A KR20200104374A (ko) | 2018-01-05 | 2019-01-05 | 로버스트 양자 논리 게이트 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US11451231B2 (ko) |
| EP (1) | EP3735710A4 (ko) |
| JP (1) | JP7372681B2 (ko) |
| KR (1) | KR20200104374A (ko) |
| CN (1) | CN111542935B (ko) |
| CA (1) | CA3085954A1 (ko) |
| SG (1) | SG11202005645RA (ko) |
| WO (1) | WO2019156759A2 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020068052A1 (en) * | 2018-09-25 | 2020-04-02 | Google, Llc | Error corrected variational algorithms |
| WO2021202405A1 (en) * | 2020-03-30 | 2021-10-07 | Psiquantum, Corp. | Adaptive basis selection for fusion measurements |
| CN112101561B (zh) * | 2020-08-24 | 2022-10-18 | 清华大学 | 一种实现量子逻辑门的方法及装置 |
| US11923870B2 (en) * | 2020-10-27 | 2024-03-05 | National Applied Research Laboratories | Method for constructing a fault tolerant encode using a quantum computational model |
| CN113012066B (zh) * | 2021-03-15 | 2022-06-17 | 中南大学 | 基于参数化玻色采样的量子线路学习方法及图像模糊方法 |
| CN116562384B (zh) * | 2023-07-10 | 2023-09-12 | 合肥硅臻芯片技术有限公司 | 一种Fredkin量子逻辑门 |
Family Cites Families (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6578018B1 (en) | 1999-07-27 | 2003-06-10 | Yamaha Hatsudoki Kabushiki Kaisha | System and method for control using quantum soft computing |
| EP1262911A1 (en) | 2001-05-30 | 2002-12-04 | Hitachi Europe Limited | Quantum computer |
| US6803599B2 (en) | 2001-06-01 | 2004-10-12 | D-Wave Systems, Inc. | Quantum processing system for a superconducting phase qubit |
| US20050240311A1 (en) | 2002-03-04 | 2005-10-27 | Herschel Rabitz | Closed-loop apparatuses for non linear system identification via optimal control |
| US7018852B2 (en) | 2002-08-01 | 2006-03-28 | D-Wave Systems, Inc. | Methods for single qubit gate teleportation |
| US6943368B2 (en) | 2002-11-25 | 2005-09-13 | D-Wave Systems, Inc. | Quantum logic using three energy levels |
| AU2003267150A1 (en) | 2002-12-09 | 2004-07-29 | The Johns Hopkins University | Techniques for high fidelity quantum teleportation and computing |
| US6989523B2 (en) | 2003-04-11 | 2006-01-24 | Hewlett-Packard Development Company, L.P. | Photon number resolving systems and methods |
| US7230266B2 (en) | 2003-05-15 | 2007-06-12 | D-Wave Systems Inc. | Conditional Rabi oscillation readout for quantum computing |
| US7133173B2 (en) | 2004-07-26 | 2006-11-07 | Hewlett-Packard Development Company, L.P. | Nonlinear electromagnetic quantum information processing |
| US8983303B2 (en) | 2004-08-04 | 2015-03-17 | The United States Of America As Represented By The Secretary Of The Army | Quantum based information transfer system and method |
| US7359101B2 (en) | 2004-09-13 | 2008-04-15 | Hewleet-Packard Development Company, L.P. | Tests of quantum information |
| US20060067293A1 (en) | 2004-09-24 | 2006-03-30 | John Santhoff | Digital synthesis of communication signals |
| US7639947B2 (en) | 2005-09-19 | 2009-12-29 | The Chinese University Of Hong Kong | System and methods for quantum key distribution over WDM links |
| JP4599290B2 (ja) | 2005-12-27 | 2010-12-15 | 株式会社東芝 | 量子情報処理装置および方法 |
| MY153146A (en) | 2007-05-11 | 2014-12-31 | Mimos Berhad | Qudits in two way deterministic quantum key distribution |
| US7899092B2 (en) | 2007-05-22 | 2011-03-01 | Magiq Technologies, Inc. | Fast quantum gates with ultrafast chirped pulses |
| US7498832B2 (en) | 2007-08-03 | 2009-03-03 | Northrop Grumman Systems Corporation | Arbitrary quantum operations with a common coupled resonator |
| US8149494B1 (en) | 2007-09-07 | 2012-04-03 | The United States Of America As Represented By The Secretary Of The Navy | Two-photon absorption switch having which-path exclusion and monolithic mach-zehnder interferometer |
| CN101990742A (zh) | 2008-02-07 | 2011-03-23 | L·甘 | 使用原子共振器频率产生的设备、系统及方法 |
| US7969178B2 (en) | 2008-05-29 | 2011-06-28 | Northrop Grumman Systems Corporation | Method and apparatus for controlling qubits with single flux quantum logic |
| JP5091813B2 (ja) | 2008-09-17 | 2012-12-05 | 株式会社東芝 | 量子ゲート方法および装置 |
| CN102210908A (zh) | 2010-04-09 | 2011-10-12 | 李连冬 | 一种多维次生物全息自律平衡系统 |
| US8242799B2 (en) | 2010-11-16 | 2012-08-14 | Northrop Grumman Systems Corporation | System and method for phase error reduction in quantum systems |
| US9379303B2 (en) | 2011-06-14 | 2016-06-28 | Glocbalfoundries Inc. | Modular array of fixed-coupling quantum systems for quantum information processing |
| US8508280B2 (en) | 2011-07-11 | 2013-08-13 | Northrop Grumman Systems Corporation | Qubit readout via resonant scattering of josephson solitons |
| EP2581773A1 (en) | 2011-10-14 | 2013-04-17 | Astrium Limited | Device with Quantum Well Layer |
| US8841764B2 (en) | 2012-01-31 | 2014-09-23 | International Business Machines Corporation | Superconducting quantum circuit having a resonant cavity thermalized with metal components |
| CN102593694B (zh) | 2012-02-15 | 2013-12-04 | 北京大学 | 基于四能级量子系统的主动激光频率标准 |
| US9787312B2 (en) | 2012-08-14 | 2017-10-10 | Northrop Grumman Systems Corporation | Systems and methods for applying flux to a quantum-coherent superconducting circuit |
| US8972921B2 (en) | 2013-03-14 | 2015-03-03 | International Business Machines Corporation | Symmetric placement of components on a chip to reduce crosstalk induced by chip modes |
| US9350460B2 (en) * | 2013-04-23 | 2016-05-24 | Raytheon Bbn Technologies Corp. | System and method for quantum information transfer between optical photons and superconductive qubits |
| EP2992344B1 (en) | 2013-05-03 | 2020-10-07 | Quantum Valley Investment Fund LP | Transferring spin polarization |
| WO2015057839A1 (en) * | 2013-10-15 | 2015-04-23 | Yale University | Low-noise josephson junction-based directional amplifier |
| SG11201605499SA (en) | 2014-01-06 | 2016-08-30 | Google Inc | Constructing and programming quantum hardware for quantum annealing processes |
| GB201403063D0 (en) | 2014-02-21 | 2014-04-09 | Isis Innovation | Quantum technology |
| US10650319B2 (en) | 2015-02-06 | 2020-05-12 | Northrop Grumman Systems Corporation | Flux control of qubit under resonant excitation |
| EP3262770B1 (en) | 2015-02-27 | 2024-04-03 | Yale University | Techniques for universal quantum control of quantum coherent states and related systems and methods |
| CN107408223B (zh) | 2015-02-27 | 2021-02-05 | 耶鲁大学 | 用于量子信息处理的振荡器控制的系统和方法 |
| US9524470B1 (en) * | 2015-06-12 | 2016-12-20 | International Business Machines Corporation | Modular array of vertically integrated superconducting qubit devices for scalable quantum computing |
| KR20180034559A (ko) | 2015-07-24 | 2018-04-04 | 예일 유니버시티 | 양자 정보 처리를 위한 발진기 상태 조작 기술 그리고 관련된 시스템 및 방법 |
| US9847121B2 (en) | 2015-09-13 | 2017-12-19 | International Business Machines Corporation | Providing controlled pulses for quantum computing |
| US9991864B2 (en) | 2015-10-14 | 2018-06-05 | Microsoft Technology Licensing, Llc | Superconducting logic compatible phase shifter |
| SG11201803912YA (en) * | 2015-12-04 | 2018-06-28 | Univ Yale | Techniques for quantum error correction using bosonic modes and related systems and methods |
| US10467544B2 (en) | 2015-12-31 | 2019-11-05 | International Business Machines Corporation | Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits |
| EP3539061A4 (en) | 2016-11-10 | 2020-07-08 | Yale University | GENERALIZED QUANTUM CHANNELS |
-
2019
- 2019-01-05 KR KR1020207021833A patent/KR20200104374A/ko not_active Application Discontinuation
- 2019-01-05 EP EP19751562.0A patent/EP3735710A4/en active Pending
- 2019-01-05 CA CA3085954A patent/CA3085954A1/en active Pending
- 2019-01-05 JP JP2020536949A patent/JP7372681B2/ja active Active
- 2019-01-05 US US16/959,184 patent/US11451231B2/en active Active
- 2019-01-05 WO PCT/US2019/012440 patent/WO2019156759A2/en unknown
- 2019-01-05 CN CN201980007288.6A patent/CN111542935B/zh active Active
- 2019-01-05 SG SG11202005645RA patent/SG11202005645RA/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN111542935B (zh) | 2024-01-26 |
| US20200412369A1 (en) | 2020-12-31 |
| EP3735710A2 (en) | 2020-11-11 |
| JP7372681B2 (ja) | 2023-11-01 |
| US11451231B2 (en) | 2022-09-20 |
| JP2021509771A (ja) | 2021-04-01 |
| CA3085954A1 (en) | 2019-08-15 |
| CN111542935A (zh) | 2020-08-14 |
| EP3735710A4 (en) | 2021-09-15 |
| WO2019156759A2 (en) | 2019-08-15 |
| WO2019156759A3 (en) | 2019-09-26 |
| SG11202005645RA (en) | 2020-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200104374A (ko) | 로버스트 양자 논리 게이트 | |
| JP7446622B2 (ja) | 非対称誤りチャンネルを用いた量子情報処理 | |
| KR102632759B1 (ko) | 초전도 회로를 이용하는 하드웨어 효율적인 장애 허용 연산 | |
| CN107848792B (zh) | 用于量子信息处理的振荡器状态操纵的技术和相关系统及方法 | |
| US11488049B2 (en) | Hybrid quantum-classical computer system and method for optimization | |
| CA2821295C (en) | Methods of increasing fidelity of quantum operations | |
| Cohen et al. | Low-overhead fault-tolerant quantum computing using long-range connectivity | |
| WO2017123940A1 (en) | Techniques for manipulation of two-quantum states and related systems and methods | |
| WO2020205618A1 (en) | Measurement based uncomputation for quantum circuit optimization | |
| US11507875B2 (en) | Measurement-only majorana-based surface code architecture | |
| CA3109599A1 (en) | Quantum computer with exact compression of quantum states | |
| KR20230018381A (ko) | N-큐비트 양자 게이트의 실행 | |
| WO2021067957A1 (en) | Preparing and converting gottesman-kitaev-preskill states | |
| EP4179474A1 (en) | Quantum operation control layout for a quantum computation | |
| WO2022076982A1 (en) | Systems and methods for deterministic photonic quantum computing in a synthetic time dimension | |
| Burkhart | Error-detected networking for 3D circuit quantum electrodynamics | |
| Zhang et al. | Probabilistic cloning of a single-atom state via cavity QED | |
| Fukui et al. | Optical large-scale quantum computation | |
| WO2024146701A1 (en) | Quantum algorithms of logical qubits in a quantum system with physical qubits allowing error correction and increased interqubit-connectivity | |
| WO2024151316A2 (en) | Quantum computing apparatus with photons and atomic memories | |
| WO2023191872A2 (en) | Measurement-based fault tolerant architecture for the 4-legged cat code | |
| Yamaguchi et al. | Concurrent Quantum Computation | |
| WO2024112453A2 (en) | Techniques for performing entangling gates on logical qubits and related systems and methods | |
| CN114595801A (zh) | 利用量子神经网络减少量子位误差的方法、装置及服务器 | |
| Pavlidis | Design and synthesis of efficient circuits for quantum computers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal |