KR20200083160A - 발광 다이오드 표시 장치 - Google Patents

발광 다이오드 표시 장치 Download PDF

Info

Publication number
KR20200083160A
KR20200083160A KR1020190103772A KR20190103772A KR20200083160A KR 20200083160 A KR20200083160 A KR 20200083160A KR 1020190103772 A KR1020190103772 A KR 1020190103772A KR 20190103772 A KR20190103772 A KR 20190103772A KR 20200083160 A KR20200083160 A KR 20200083160A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
layer
electrode
micro light
Prior art date
Application number
KR1020190103772A
Other languages
English (en)
Inventor
박문호
고승효
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN202310551982.2A priority Critical patent/CN116406184A/zh
Priority to CN201911228327.3A priority patent/CN111384293B/zh
Priority to US16/732,104 priority patent/US11348967B2/en
Publication of KR20200083160A publication Critical patent/KR20200083160A/ko
Priority to US17/736,656 priority patent/US20220262854A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133524—Light-guides, e.g. fibre-optic bundles, louvered or jalousie light-guides
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133615—Edge-illuminating devices, i.e. illuminating from the side

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 출원에 따른 발광 다이오드 표시 장치는 복수의 서브 픽셀 영역이 정의되는 표시 기판, 및 표시 기판 상부에 배치되고, 서브 픽셀 영역에 대응되도록 배치되고, 발광 영역 및 발광 영역을 둘러싸는 비발광 영역으로 구성되는 마이크로 발광 소자를 포함하고, 마이크로 발광 소자는, 제1 반도체층, 제1 반도체층 상부에 배치된 활성층, 활성층 상부에 배치된 제2 반도체층, 및 발광 영역 및 비발광 영역의 경계에 중첩되도록 형성된 트렌치부를 포함한다.

Description

발광 다이오드 표시 장치{LIGHT EMITTING DIODE DISPLAY APPARATUS}
본 발명은 발광 다이오드 표시 장치에 관한 것으로, 보다 구체적으로는 광추출 효율이 향상된 마이크로 발광 소자를 포함하는 발광 다이오드 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시 장치에 대한 요구가 증가하고 있으며, 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 장치(Plasma Display Device), 유기발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다.
최근에는 마이크로 발광 소자(μ LED)를 이용한 표시 장치가 등장하고 있으며, 마이크로 발광 소자(μ LED)는 수십 ㎛ 이하의 크기를 갖는 초소형 발광 다이오드를 의미한다.
이러한 마이크로 발광 소자(μ LED)를 이용한 표시 장치는 마이크로 발광 소자(μ LED) 자체를 픽셀로 이용하며, 소형화, 경량화가 가능하여 스마트 워치, 모바일 기기, 가상 현실 장치, 증강 현실 장치 및 플렉서블 표시 장치 등에 다양하게 활용될 수 있는 이점을 제공한다.
또한, 마이크로 발광 소자를 포함하는 표시 장치는 고효율의 저전력 소자로서 소형화, 박형화 및 경량화의 장점이 있으며, 긴 수명과 예열시간이 불필요하며 점등 및 소등 속도가 매우 빠르다는 장점이 있다.
그러나, 일반적인 마이크로 발광 소자를 포함하는 표시 장치는 발광층에서 측면으로 확산하는 측면광을 발광 다이오드 표시 장치의 표시 방향으로 수광하기 어려운 구조적인 문제점이 있고, 정공-전자 재결합 경로가 직선 경로에 국한되어 발광 효율이 떨어지는 문제점이 있다.
본 출원의 발명자들은 일반적인 발광 다이오드 표시 장치에 대한 문제점들을 인식하고, 마이크로 발광 소자의 발광층에서 측면으로 발광하는 광원을 표시 방향으로 반사시킴으로써, 발광 다이오드 표시 장치의 표시 방향으로 광추출 효율이 향상될 수 있는 구조의 발광 다이오드 표시 장치를 발명하였다.
본 출원의 일 예에 따른 해결하고자 하는 과제는 마이크로 발광 소자의 발광층에서 측면 방향으로 확산되는 측면광을 표시 방향으로 반사시킴으로써 광추출 효율이 향상된 마이크로 발광 소자를 포함하는 발광 다이오드 표시 장치를 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 출원의 일 예에 따른 발광 다이오드 표시 장치는 복수의 서브 픽셀 영역이 정의되는 표시 기판, 및 표시 기판 상부에 배치되고, 서브 픽셀 영역에 대응되도록 배치되고, 발광 영역 및 발광 영역을 둘러싸는 비발광 영역으로 구성되는 마이크로 발광 소자를 포함하고, 마이크로 발광 소자는, 제1 반도체층, 제1 반도체층 상부에 배치된 활성층, 활성층 상부에 배치된 제2 반도체층, 및 발광 영역 및 비발광 영역의 경계에 중첩되도록 형성된 트렌치부를 포함한다.
본 출원의 일 예에 따른 발광 다이오드 표시 장치는 복수의 서브 픽셀 영역이 정의되는 표시 기판, 및 표시 기판 상부에 배치되고, 서브 픽셀 영역에 대응되도록 배치되고, 중심부에 대응되는 발광 영역 및 발광 영역을 둘러싸는 비발광 영역으로 구성되는 마이크로 발광 소자를 포함하고, 마이크로 발광 소자는, 발광 영역의 제1 메사부, 제1 메사부와 소정의 간격만큼 이격된 제2 메사부, 및 제1 메사부와 제2 메사부 사이의 트렌치부를 포함할 수 있다.
본 출원의 일 예에 따르면, 광추출 효율이 향상된 마이크로 발광 소자를 포함하는 발광 다이오드 표시 장치를 제공할 수 있다.
본 출원의 일 예에 따르면, 광추출 효율이 향상됨으로써, 소비 전력 효율이 향상된 마이크로 발광 소자를 포함하는 발광 다이오드 표시 장치를 제공할 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원에 따른 발광 다이오드 표시 장치의 평면도이다.
도 2는 도 1에 도시된 기판의 후면을 나타내는 도면이다.
도 3은 도 1에 도시된 단위 픽셀의 구성을 설명하기 위한 도면이다.
도 4는 도 3에 도시된 하나의 서브 픽셀 구조를 설명하기 위한 단면도이다.
도 5a 및 도 5b는 도 4에 도시된 마이크로 발광 소자의 구조를 설명하기 위한 단면도이다.
도 6은 본 출원의 일 예에 따른 마이크로 발광 소자의 사시도이다.
도 7 은 본 출원의 일 예에 따른 발광 다이오드 표시 장치를 설명하기 위한 단면도이다.
도 8은 발광층에서 생성된 광원의 발광 경로를 예시하기 위한 도면이다.
도 9a 및 도 9b는 활성층에서 생성된 광원의 발광 경로를 예시하기 위한 도면이다.
도 10은 마이크로 발광 소자의에 생성되는 전류 경로를 설명하기 위한 도면이다.
도 11은 본 출원의 다른 예에 따른 마이크로 발광 소자의 단면도이다.
도 12는 본 출원의 다른 예에 따른 마이크로 발광 소자의 사시도이다.
도 13은 본 출원의 다른 예에 따른 발광 다이오드 표시장치의 서브 필셀 구조를 설명하기 위한 단면도이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 출원에서 언급된 "포함할 수 있다. ", "가질 수 있다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, "~상에", "~상부에", "~하부에", "~옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 출원에 따른 발광 다이오드 표시 장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 그리고, 첨부된 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.
도 1은 본 출원에 따른 발광 다이오드 표시 장치의 평면도이고, 도 2는 도 1에 도시된 기판의 후면을 나타내는 도면이고, 도 3은 도 1에 도시된 단위 픽셀의 구성을 설명하기 위한 도면이다.
도 1 내지 도 3을 참조하면, 본 예에 따른 발광 다이오드 표시 장치는 표시 기판(100), 및 복수의 단위 픽셀(UP)을 포함할 수 있다.
표시 기판(100)은 박막 트랜지스터 어레이 기판으로서, 유리 또는 플라스틱 재질로 이루어질 수 있다. 일 예에 따른 표시 기판(100)은 표시 영역(AA)을 둘러싸는 비표시 영역(IA)을 포함할 수 있다. 표시 영역(AA)은 표시 기판(100)의 비표시 영역(IA)을 제외한 나머지 중앙 영역으로 정의될 수 있다. 비표시 영역(IA)은 표시 기판(100)의 외측면과 표시 영역(AA) 사이에 마련되는 것으로, 상대적으로 매우 좁은 폭을 가지며, 베젤 영역으로 정의될 수도 있다.
복수의 단위 픽셀(UP) 각각은 표시 영역(AA)에 마련될 수 있다. 이때, 복수의 단위 픽셀(UP) 각각은 제 1 수평 축 방향(X)을 따라 미리 설정된 픽셀 피치를 가지면서 제 2 수평 축 방향(Y)을 따라 미리 설정된 픽셀 피치를 가지도록 표시 영역(AA)에 마련된다. 여기서, 제 1 수평 축 방향(X)은 표시 기판(100)의 제 1 길이 방향(X), 예를 들어, 표시 기판(100)의 장변 길이 방향과 나란할 수 있고, 제 2 수평 축 방향(Y)은 표시 기판(100)의 제 2 길이 방향(Y), 예를 들어, 표시 기판(100)의 단변 길이 방향과 나란할 수 있다.
일 예에 따른 표시 기판(100)은 픽셀 구동 라인들 및 복수의 서브 픽셀(SP1, SP2, SP3)을 포함할 수 있다.
픽셀 구동 라인들은 표시 기판(100)의 상부면(100a) 상에 마련되어 복수의 서브 픽셀(SP1, SP2, SP3) 각각에 필요한 신호를 공급할 수 있다. 일 예에 따른 픽셀 구동 라인들은 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 복수의 구동 전원 라인(DPL), 및 복수의 공통 전원 라인(CPL)을 포함할 수 있다.
복수의 게이트 라인(GL) 각각은 표시 기판(100)의 상부면(100a) 상에 마련되는 것으로, 표시 기판(100)의 제 1 수평 축 방향(X)을 따라 길게 연장되면서 제 2 수평 축 방향(Y)을 따라 일정한 간격으로 이격된다.
복수의 데이터 라인(DL)은 복수의 게이트 라인(GL)과 교차하도록 표시 기판(100)의 상부면(100a) 상에 마련되는 것으로, 표시 기판(100)의 제 2 수평 축 방향(Y)을 따라 길게 연장되면서 제 1 수평 축 방향(X)을 따라 일정한 간격으로 이격된다.
복수의 구동 전원 라인(DPL)은 복수의 데이터 라인(DL) 각각과 나란하도록 표시 기판(100) 상에 마련되는 것으로, 복수의 데이터 라인(DL) 각각과 함께 형성될 수 있다. 이러한 복수의 구동 전원 라인(DPL) 각각은 외부로부터 제공되는 픽셀 구동 전원을 인접한 서브 픽셀(SP)에 공급할 수 있다.
복수의 공통 전원 라인(CPL)은 복수의 게이트 라인(GL) 각각과 나란하도록 표시 기판(100) 상에 마련되는 것으로, 복수의 게이트 라인(GL) 각각과 함께 형성될 수 있다. 이러한 복수의 공통 전원 라인(CPL) 각각은 외부로부터 제공되는 공통 전원을 인접한 서브 픽셀(SP1, SP2, SP3)에 공급할 수 있다.
복수의 서브 픽셀(SP1, SP2, SP3) 각각은 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의되는 서브 픽셀 영역에 마련된다. 복수의 서브 픽셀(SP1, SP2, SP3) 각각은 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있다.
서로 인접한 적어도 3개의 서브 픽셀(SP1, SP2, SP3)는 컬러 표시를 위한 하나의 단위 픽셀(UP)을 구성할 수 있다. 예를 들어, 하나의 단위 픽셀(UP)은 제 1 수평 축 방향(X)을 따라 서로 인접한 적색 서브 픽셀(SP1), 녹색 서브 픽셀(SP2) 및 청색 서브 픽셀(SP3)를 포함하며, 휘도 향상을 위해 백색 서브 픽셀을 더 포함할 수도 있다.
일 예에 따른 복수의 서브 픽셀(SP1, SP2, SP3) 각각은 픽셀 회로(PC), 마이크로 발광 소자(150)를 포함할 수 있다.
픽셀 회로(PC)는 각 서브 픽셀(SP)에 정의된 회로 영역에 마련되어 인접한 게이트 라인(GL)과 데이터 라인(DL) 및 구동 전원 라인(DPL)에 연결된다. 이러한 픽셀 회로(PC)는 구동 전원 라인(DPL)으로부터 공급되는 픽셀 구동 전원을 기반으로, 게이트 라인(GL)으로부터의 스캔 펄스에 응답하여 데이터 라인(DL)으로부터의 데이터 신호에 따라 마이크로 발광 소자(150)에 흐르는 전류를 제어할 수 있다. 일 예에 따른 픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(Cst)를 포함할 수 있다.
스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 연결된 게이트 전극, 데이터 라인(DL)에 연결된 제 1 전극, 및 구동 박막 트랜지스터(T2)의 게이트 전극(N1)에 연결된 제 2 전극을 포함할 수 있다. 여기서, 스위칭 박막 트랜지스터(T1)의 제 1 및 제 2 전극은 전류의 방향에 따라 소스 전극 또는 드레인 전극이 될 수 있다. 이러한 스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 공급되는 스캔 펄스에 따라 스위칭되어 데이터 라인(DL)에 공급되는 데이터 신호를 구동 박막 트랜지스터(T2)에 공급할 수 있다.
구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 전압 및/또는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 구동 전원 라인(DPL)으로부터 마이크로 발광 소자(150)로 흐르는 전류 량을 제어할 수 있다. 이를 위해, 일 예에 따른 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)의 제 2 전극(N1)에 연결된 게이트 전극, 구동 전원 라인(DPL)에 연결된 드레인 전극, 및 마이크로 발광 소자(150)에 연결되는 소스 전극을 포함할 수 있다. 이러한 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 데이터 신호를 기반으로 구동 전원 라인(DPL)으로부터 마이크로 발광 소자(150)로 흐르는 데이터 전류를 제어함으로써 마이크로 발광 소자(150)의 발광을 제어할 수 있다.
커패시터(Cst)는 구동 박막 트랜지스터(T2)의 게이트 전극(N1)과 소스 전극 사이의 중첩 영역에 마련되어 구동 박막 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 박막 트랜지스터(T2)를 턴-온시킨다.
마이크로 발광 소자(150)는 기판 상부에 복수의 서브 픽셀(SP1, SP2, SP3) 각각에 대응되는 영역에 실장될 수 있다. 이러한 마이크로 발광 소자(150)는 해당 서브 픽셀(SP)의 픽셀 회로(PC)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광할 수 있다. 일 예에 따른 마이크로 발광 소자(150)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 방출하는 마이크로 발광 소자 또는 마이크로 발광 소자 칩일 수 있다. 여기서, 마이크로 발광 소자 칩은 1 내지 100 마이크로 미터의 스케일을 가질 수 있으나, 이에 한정되지 않는 서브 픽셀 영역 중 픽셀 회로(PC)가 차지하는 회로 영역을 제외한 나머지 발광 영역의 크기보다 작은 크기를 가질 수 있다.
본 예에 따른 발광 다이오드 표시 장치는 표시 구동 회로를 더 포함할 수 있다.
표시 구동 회로는 표시 기판(100)의 후면에 배치되어 각 서브 픽셀(SP)에 마련된 마이크로 발광 소자(150)를 발광시킨다. 일 예에 따른 표시 구동 회로는 복수의 제 1 패드부(PP1), 복수의 제 1 라우팅 라인(RL1), 복수의 제 2 패드부(PP2), 복수의 제 2 라우팅 라인(RL2), 데이터 구동 회로(210), 게이트 구동 회로(230), 제어 보드(250), 및 타이밍 컨트롤러(270)를 포함할 수 있다.
또한, 본 출원의 다른 예에 따르면 도 2에서 데이터 구동회로(210), 게이트 구동 회로(230), 제어 보드(250) 및 타이밍 컨트롤러(270)는 모두 기판의 후면(110b)에 형성되는 것으로 예시되었으나, 본 출원은 이에 제한되지 않고 표시 장치의 설계에 따라 데이터 구동회로(210), 게이트 구동 회로(230), 제어 보드(250) 및 타이밍 컨트롤러(270)는 기판과 나란하도록 배치될 수 있다.
복수의 제 1 패드부(PP1) 각각은 표시 기판(100)의 제 1 측 후면 가장자리에 일정한 간격으로 가지도록 마련된다. 이러한 복수의 제 1 패드부(PP1) 각각은 복수의 제 1 패드를 포함할 수 있다.
복수의 제 1 라우팅 라인(RL1)은 표시 기판(100)의 전면(100a)에 마련된 복수의 픽셀 구동 라인, 보다 구체적으로는 복수의 데이터 라인(DL) 각각의 끝단에 전기적으로 연결되고 표시 기판(100)의 제 1 비표시 영역(IA)과 제 1 외측면과 표시 기판(100)의 후면 가장자리에 마련되어 복수의 제 1 패드부(PP1)에 전기적으로 연결될 수 있다. 여기서, 표시 기판(100)의 제 1 비표시 영역(IA)은 도 1에 도시된 표시 기판(100)의 하측 가장자리 영역이 될 수 있다.
복수의 제 2 패드부(PP2) 각각은 표시 기판(100)의 제 2 측 후면 가장자리에 일정한 간격으로 가지도록 마련된다. 이러한 복수의 제 2 패드부(PP2) 각각은 복수의 제 2 패드를 포함할 수 있다.
복수의 제 2 라우팅 라인(RL2)은 표시 기판(100)의 상부면(100a)에 마련된 복수의 픽셀 구동 라인, 보다 구체적으로는 복수의 게이트 라인(GL) 각각의 끝단에 전기적으로 연결되고 표시 기판(100)의 제 2 비표시 영역(IA)과 제 2 외측면과 표시 기판(100)의 후면 가장자리에 마련되어 복수의 제 2 패드부(PP2)에 전기적으로 연결될 수 있다. 여기서, 표시 기판(100)의 제 2 비표시 영역(IA)은 도 1에 도시된 표시 기판(100)의 우측 가장자리 영역이 될 수 있다.
데이터 구동 회로(210)는 복수의 데이터 연성 회로 필름(211) 및 복수의 데이터 구동 집적 회로(213)를 포함할 수 있다.
복수의 데이터 연성 회로 필름(211) 각각은 필름 부착 공정에 의해 표시 기판(100)의 후면(100b)에 마련된 복수의 제 1 패드부(PP1)에 일대일로 부착된다.
복수의 데이터 구동 집적 회로(213) 각각은 복수의 데이터 연성 회로 필름(211) 각각에 개별적으로 실장될 수 있다. 이러한 복수의 데이터 구동 집적 회로(213) 각각은 타이밍 컨트롤러(270)로부터 제공되는 서브 픽셀 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 서브 픽셀 데이터를 아날로그 형태의 서브 픽셀별 데이터 전압으로 변환하여 해당하는 데이터 라인(DL)에 공급할 수 있다.
게이트 구동 회로(230)는 복수의 게이트 연성 회로 필름(231) 및 복수의 게이트 구동 집적 회로(233)를 포함할 수 있다.
복수의 게이트 구동 집적 회로(233) 각각은 복수의 게이트 연성 회로 필름(231) 각각에 개별적으로 실장될 수 있다. 이러한 복수의 게이트 구동 집적 회로(233) 각각은 타이밍 컨트롤러(270)로부터 제공되는 게이트 제어 신호를 기반으로 스캔 펄스를 생성하고, 생성되는 스캔 펄스를 정해진 순서에 해당하는 게이트 라인(GL)에 공급할 수 있다.
선택적으로, 복수의 게이트 구동 집적 회로(233) 각각은 게이트 연성 회로 필름(231)에 실장되지 않고, 복수의 제 2 패드부(PP2)와 일대일로 연결되도록 표시 기판(100)의 후면(100b)에 직접적으로 실장될 수 있다. 여기서, 복수의 게이트 구동 집적 회로(233) 각각은 칩 온 글라스(chip on glass) 방식에 따른 칩 실장 공정에 의해 표시 기판(100)의 후면(100b)에 실장될 수 있다. 이 경우, 게이트 연성 회로 필름(231)이 삭제될 수 있고, 이로 인해 게이트 구동 회로(230)의 구성이 단순화될 수 있다.
제어 보드(250)는 복수의 데이터 연성 회로 필름(211) 각각과 복수의 게이트 연성 회로 필름(231) 각각과 연결될 수 있다. 제어 보드(250)는 타이밍 컨트롤러(270)를 지지하고, 표시 구동 회로의 구성들 간의 신호 및 전원을 전달하는 역할을 할 수 있다.
타이밍 컨트롤러(270)는 제어 보드(250)에 실장되고, 제어 보드(250)에 마련된 유저 커넥터를 통해 표시 구동 시스템으로부터 제공되는 영상 데이터와 타이밍 동기 신호를 수신할 수 있다. 또한, 타이밍 컨트롤러(270)는 타이밍 동기 신호에 기초해 데이터 제어 신호와 게이트 제어 신호 각각을 생성하여 복수의 데이터 구동 집적 회로(213) 및 복수의 게이트 구동 집적 회로(233) 각각의 구동 타이밍을 제어할 수 있다.
추가적으로, 복수의 데이터 구동 집적 회로(213)과 복수의 게이트 구동 집적 회로(233) 및 타이밍 컨트롤러(270)는 하나의 통합 구동 집적 회로로 구성될 수도 있다. 이 경우, 하나의 통합 구동 집적 회로는 표시 기판(100)의 후면(100b)에 실장되고, 복수의 제 1 라우팅 라인(RL1)과 복수의 제 2 라우팅 라인(RL2) 각각은 표시 기판(100)의 후면(100b)에 추가적으로 라우팅되어 통합 구동 집적 회로에 마련된 해당하는 채널과 전기적으로 연결될 수 있다. 이 경우, 복수의 제 1 패드부(PP1), 복수의 제 2 패드부(PP2), 복수의 데이터 연성 회로 필름(211) 및 복수의 게이트 연성 회로 필름(231) 각각은 생략될 수 있다.
도 4는 도 3에 도시된 하나의 서브 픽셀 구조를 설명하기 위한 단면도이다.
도 4 를 참조하면, 본 출원의 일 예에 따른 발광 다이오드 표시 장치의 각 서브 픽셀(SP1, SP2, SP3)은 표시 기판(100)에 형성된 픽셀 회로(PC), 보호층(110), 마이크로 발광 소자(150), 평탄화층(160), 픽셀 전극(PE), 공통 전극(CE) 및 투명 버퍼층(170)을 포함할 수 있다.
픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(C)를 포함할 수 있다. 픽셀 회로(PC)는 전술한 바와 동일하므로, 이에 대한 구체적인 설명은 생략하기로 하고, 이하에서는 구동 박막 트랜지스터(T2)의 구조를 예를 들어 설명하기로 한다.
구동 박막 트랜지스터(T2)는 게이트 전극(GE), 반도체층(SCL), 오믹 컨택층(OCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다. 구동 박막 트랜지스터(T2)는 도 4에 도시된 바와 같이, 바텀 게이트 형태의 역 스태거드(inverse staggered) 구조를 가질 수 있으나 이에 제한되지 않고, 코플래나(coplanar) 구조 등으로 제한되지 않고 적용될 수 있다. 이하에서는, 구동 박막 트랜지스터(T2)는 바텀 게이트 형태의 역 스태거드(inverse staggered) 구조를 기준으로 설명한다.
게이트 전극(GE)은 표시 기판(100) 상에 게이트 라인(GL)과 함께 형성된다. 이러한 게이트 전극(GE)은 게이트 절연층(103)에 의해 덮일 수 있다. 게이트 절연층(103)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어질 수 있다.
반도체층(SCL)은 게이트 전극(GE)과 중첩(overlap)되도록 게이트 절연층(103) 상에 미리 설정된 패턴(또는 섬) 형태로 마련될 수 있다. 이러한 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.
오믹 컨택층(OCL)은 반도체층(SCL) 상에 미리 설정된 패턴(또는 섬) 형태로 마련될 수 있다. 여기서, 오믹 컨택층(OCL)은 반도체층(SCL)과 소스/드레인 전극(SE, DE) 간의 오믹 컨택을 위한 것으로, 생략 가능하다.
소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 오믹 컨택층(OCL)의 일측 상에 형성될 수 있다. 소스 전극(SE)은 데이터 라인(DL) 및 구동 전원 라인(DPL)과 함께 형성될 수 있다.
드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 오믹 컨택층(OCL)의 타측 상에 형성될 수 있다. 드레인 전극(DE)은 소스 전극(SE)과 함께 형성되는 것으로, 인접한 구동 전원 라인(DPL)으로부터 분기되거나 돌출될 수 있다.
부가적으로, 픽셀 회로(PC)를 구성하는 스위칭 박막 트랜지스터(T1)는 구동 박막 트랜지스터(T2)와 동일한 구조로 형성될 수 있다. 이때, 스위칭 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)으로부터 분기되거나 돌출되고, 스위칭 박막 트랜지스터(T1)의 제 1 전극은 데이터 라인(DL)으로부터 분기되거나 돌출되며, 스위칭 박막 트랜지스터(T1)의 제 2 전극은 게이트 절연층(103)에 마련된 비아홀을 통해서 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 연결될 수 있다.
픽셀 회로(PC)는 층간 절연층(105)에 의해 덮일 수 있다. 층간 절연층(105)은 구동 박막 트랜지스터(T2)를 포함하는 픽셀 회로(PC)를 덮도록 표시 기판(100)의 전체에 마련될 수 있다. 일 예에 따른 층간 절연층(105)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)과 같은 무기 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
보호층(110)은 서브 픽셀(SP), 즉 픽셀 회로(PC)를 덮도록 표시 기판(100)의 전면(全面) 전체에 마련되거나 층간 절연층(105)을 덮도록 표시 기판(100)의 전면(全面) 전체에 마련될 수 있다. 이러한 보호층(110)은 픽셀 회로(PC)를 보호하면서 층간 절연층(105) 상에 평탄면을 제공할 수 있다. 일 예에 따른 보호층(110)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있다.
반사층(101)은 마이크로 발광 소자(150) 또는 후술되는 마이크로 발광 소자(150)의 발광 영역(DA)과 중첩되도록, 마이크로 발광 소자(150)의 바닥면과 표시 기판(100) 사이에 마련될 수 있다. 일 예에 따른 반사층(101)은 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 동일한 물질로 이루어져 게이트 전극(GE)과 동일한 층에 마련될 수 있다. 이러한 반사층(101)은 마이크로 발광 소자(150)로부터 입사되는 광을 마이크로 발광 소자(150)의 발광 방향(Light) 측으로 반사시킨다. 이에 따라, 본 예에 따른 발광 다이오드 표시 장치는 반사층(101)을 포함함에 따라 전면 발광(top emission) 구조를 가질 수 있다. 다만, 본 예에 따른 발광 다이오드 표시 장치가 후면 발광(bottom emission) 구조를 가질 경우, 반사층(101)은 생략될 수 있다.
선택적으로, 반사층(101)은 구동 박막 트랜지스터(T2)의 소스/드레인 전극(SE/DE)과 동일한 물질로 이루어져 소스/드레인 전극(SE/DE)과 동일한 층에 마련될 수도 있다.
마이크로 발광 소자(150)는 표시 기판(100)의 상부에 배치되고, 픽셀 회로(PC)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광할 수 있다. 일 예에 따른 마이크로 발광 소자(150)는 발광 소자 기판(151), 발광층(EL), 제 1 전극(또는 애노드 단자)(E1), 및 제 2 전극(또는 캐소드 단자) (E2)을 포함할 수 있다. 마이크로 발광 소자(150)의 상세 구조는 도 5a를 참고로 하여 후술하기로 한다.
본 출원의 일 예에 따른 마이크로 발광 소자(150)는 각 서브 픽셀(SP) 영역에 대응되도록 접착 부재(120)를 매개로 하여 접착될 수 있다. 접착 부재(120)는 발광 다이오드 표시 장치의 설계에 따라 생략될 수 있다.
평탄화층(160)은 마이크로 발광 소자(150)를 덮도록 보호층(110) 상에 마련될 수 있고, 평탄화층(160)은 보호층(110)의 상면, 마이크로 발광 소자(150)의 전면을 모두 덮을 수 있을 정도의 두께를 가지도록 보호층(110) 상에 마련될 수 있다.
이와 같은, 평탄화층(160)은 보호층(110) 상에 평탄면을 제공할 수 있다. 또한, 평탄화층(160)은 표시 기판(100) 상부에 실장된 마이크로 발광 소자(150)를 커버하도록 배치됨으로써 마이크로 발광 소자(150)의 위치를 고정하는 역할을 수행할 수 있다. 일 예에 따르면, 평탄화층(160)의 적어도 일부는 트렌치부(TP)에 수용되도록 배치될 수 있다.
투명 버퍼층(170)은 픽셀 전극(PE)과 공통 전극(CE)이 마련된 평탄화층(160)의 전체를 모두 덮도록 표시 기판(100) 상에 마련됨으로써 평탄화층(160) 상에 평탄면을 제공하면서 외부 충격으로부터 마이크로 발광 소자(150) 및 픽셀 회로(PC)를 보호한다. 이에 따라, 픽셀 전극(PE)과 공통 전극(CE) 각각은 평탄화층(160)과 투명 버퍼층(170) 사이에 마련될 수 있다. 일 예에 따른 투명 버퍼층(170)은 OCA(optical clear adhesive) 또는 OCR(optical clear　resin) 등이 될 수 있지만, 이에 한정되지 않는다.
픽셀 전극(PE)은 마이크로 발광 소자(150)의 제 1 전극(E1)을 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 연결하는 것으로, 애노드 전극으로 정의될 수 있다. 일 예에 따른 픽셀 전극(PE)은 마이크로 발광 소자(150)의 제 1 전극(E1)과 구동 박막 트랜지스터(T2)에 중첩되는 평탄화층(160)의 상면(160a)에 마련될 수 있다. 픽셀 전극(PE)은 층간 절연층(105)과 보호층(110) 및 평탄화층(160)을 관통하여 마련된 제 1 회로 컨택홀(CCH1)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 전기적으로 연결되고, 평탄화층(160)에 마련된 제 1 전극 컨택홀(ECH1)을 통해서 마이크로 발광 소자(150)의 제 1 전극(E1)에 전기적으로 연결될 수 있다. 이에 따라, 마이크로 발광 소자(150)의 제 1 전극(E1)은 픽셀 전극(PE)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 전기적으로 연결될 수 있다. 이러한 픽셀 전극(PE)은 발광 다이오드 표시 장치가 전면 발광(top emission) 방식일 경우, 투명 도전 물질로 이루어지고, 발광 다이오드 표시 장치가 후면 발광(bottom emission) 방식일 경우, 광 반사 도전 물질로 이루어질 수 있다. 여기서, 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질로 이루어진 픽셀 전극(PE)은 광 반사 도전 물질을 포함하는 단일층 또는 단일층이 적층된 다중층으로 이루어질 수 있다.
공통 전극(CE)은 마이크로 발광 소자(150)의 제 2 전극(E2)과 공통 전원 라인(CPL)을 전기적으로 연결하는 것으로, 캐소드 전극으로 정의될 수 있다. 공통 전극(CE)은 마이크로 발광 소자(150)의 제 2 전극(E2)과 중첩되면서 공통 전원 라인(CPL)과 중첩되는 평탄화층(160)의 상면(160a)에 마련될 수 있다. 여기서, 공통 전극(CE)은 픽셀 전극(PE)과 동일한 물질로 이루어질 수 있다.
일 예에 따른 공통 전극(CE)의 일측은 공통 전원 라인(CPL)과 중첩되는 게이트 절연층(103)과 층간 절연층(105)과 보호층(110) 및 평탄화층(160)을 관통하여 마련된 제 2 회로 컨택홀(CCH2)을 통해서 공통 전원 라인(CPL)에 전기적으로 연결될 수 있다. 일 예에 따른 공통 전극(CE)의 타측은 마이크로 발광 소자(150)의 제 2 전극(E2)과 중첩되도록 평탄화층(160)에 마련된 제 2 전극 컨택홀(ECH2)을 통해서 마이크로 발광 소자(150)의 제 2 전극(E2)에 전기적으로 연결될 수 있다. 이에 따라, 마이크로 발광 소자(150)의 제 2 전극(E2)은 공통 전극(CE)을 통해서 공통 전원 라인(CPL)과 전기적으로 연결될 수 있다.
일 예에 따른 픽셀 전극(PE)과 공통 전극(CE)은 제 1 및 제 2 회로 컨택홀(CCH1, CCH2), 및 제 1 및 제 2 전극 컨택홀(ECH1, ECH2)을 포함하는 평탄화층(160) 상에 전극 물질을 증착하는 증착 공정과 포토리소그라피 공정 및 식각 공정을 이용한 전극 패터닝 공정에 의해 동시에 마련될 수 있다. 이에 따라, 본 예는 마이크로 발광 소자(150)를 픽셀 회로(PC)에 연결하는 픽셀 전극(PE)과 공통 전극(CE)을 동시에 형성할 수 있으므로, 전극 연결 공정을 단순화할 수 있으며, 마이크로 발광 소자(150)와 픽셀 회로(PC)를 연결하는 공정 시간을 크게 단축시키고, 이를 통해서 발광 다이오드 표시 장치의 생산성을 향상시킬 수 있다.
도 5a 및 도 5b 는 도 4에 도시된 마이크로 발광 소자의 구조를 설명하기 위한 단면도이다.
도 5a를 도 4와 결부하면, 본 출원의 일 예에 따른 발광 다이오드 표시 장치는 복수의 서브 픽셀 영역이 정의되는 표시 기판(100), 및 표시 기판(100) 상부에 배치되고, 서브 픽셀 영역(SP1/SP2/SP3)에 대응되도록 배치되고, 마이크로 발광 소자(150)의 중심부에 대응되는 발광 영역(DA) 및 발광 영역(DA)을 둘러싸는 비발광 영역(NDA)으로 구성되는 마이크로 발광 소자(150)를 포함하고, 마이크로 발광 소자(150)는, 발광 소자 기판(151)에 순차적으로 형성된 제1 반도체층(153), 제1 반도체층(153) 상부에 형성된 활성층(155), 및 활성층(155) 상부에 형성된 제2 반도체층(157)을 포함하고, 마이크로 발광 소자(150)는 발광 영역(DA) 및 비발광 영역(NDA)의 경계에 중첩되도록 형성되고, 마이크로 발광 소자(153)는 발광층(EL)의 적어도 일부가 제거되어 형성된 트렌치부(TP)를 더 포함할 수 있다.
본 출원의 일 예에 따르면, 발광 소자 기판(151)은 사파이어(sapphire)나 실리콘(Si), 실리콘 카바이드(SiC), 갈륨비소(GaAs) 및 산화아연(ZnO) 중 적어도 하나를 포함할 수 있으나, 이에 특별히 제한되는 것은 아니고 당업계에 공지된 발광 소자 기판으로 사용될 수 있는 물질이면 제한되지 않고 사용될 수 있다.
또한, 이러한 발광 소자 기판(151)은 제 1 반도체층(153)과 활성층(155) 및 제 2 반도체층(157) 각각을 성장시키기 위한 성장용 기판으로 사용된 후, 기판 분리 공정에 의해 제 1 반도체층(153)으로부터 분리될 수 있다. 여기서, 기판 분리 공정은 레이저 리프트 오프(Laser Lift Off) 또는 케미컬 리프트 오프(Chemical Lift Off) 등이 될 수 있다. 이에 따라, 마이크로 발광 소자(150)에서 발광층(EL) 성장용 발광 소자 기판(151)이 제거됨에 따라 마이크로 발광 소자(150)는 상대적으로 얇은 두께를 가질 수 있다.
따라서, 발광 소자 기판(151)은 후속의 마이크로 발광 소자를 형성하기 위해 마련되는 것으로, 발광 다이오드 표시 장치의 설계에 따라 마이크로 발광 소자(150)에서 생략되는 형태로 실장될 수 있다.
제1 반도체층(153)은 마이크로 발광 소자(150)에서 후술되는 활성층(155)에 전자를 공급하는 역할을 할 수 있다. 일 예에 따르면, 제1 반도체층(153)은 실리콘(Si) 불순물로 도핑(doping)된 n-형 질화물 반도체(n-GaN)로 형성될 수 있다. 다만, 제1 반도체층(153)의 물질 및 도핑되는 불순물은 상기의 예에 제한되지 않고, 마이크로 발광 소자의 기술분야에 사용되는 물질이 제한되지 않고 사용될 수 있다. 제1 반도체층(153)은 본 출원의 일 예에 따른 마이크로 발광 소자(150)에서 후술하는 활성층(155)에 전자를 공급하는 역할을 수행할 수 있다. 일 예에 따르면, 제1 반도체층(153)은 n형 불순물을 도핑하여 성장시킨 질화갈륨(GaN) 반도체층일 수 있다. 전술한 n형 도너(donor) 불순물로는 실리콘(Si)이 사용될 수 있다.
활성층(155)은 전술한 n형 제1 반도체층(153)과 후술되는 p형 제2 반도체층(157)에서 각각 공급받은 전자와 정공을 재결합시켜 여분의 에너지를 광으로 변환시키는 역할을 한다. 좀 더 구체적으로는, 본 출원의 일 예에 따른 마이크로 발광 소자(150)는 순방향의 전압을 인가하면 제1 반도체층(153) 및 제2 반도체층(157)에서 공급되는 전자 및 정공이 활성층(155)에서 재결합되어, 전자와 정공이 만나 소멸되는 과정에서 활성층(155)의 밴드갭에 해당하는 광자를 생성할 수 있고, 이렇게 생성된 광자들은 마이크로 발광 소자(150)의 발광 방향으로 전파되면서 발광할 수 있다.
본 출원의 일 예에 따르면, 활성층(155)은 양자우물(Quantum Well, QW) 구조 또는 효율을 높이기 위해 다중양자우물 (Multiple Quantum Well, MQW) 구조를 갖는 우물층 및 우물층의 적어도 일측에 배치되는 장벽층을 포함할 수 있고, 장벽층은 우물층보다 에너지 밴드갭이 큰 물질로 형성될 수 있다. 일 예에 따르면, 활성층(155)은 다중양자 우물구조로 구성될 수 있고, 우물층 및 장벽층은 교번 적층되어 형성될 수 있다. 또한, 본 출원의 일 예에 따르면 활성층(155)은 우물층과 장벽층의 조성 및 두께를 제어하여 필요한 대역의 파장을 얻을 수 있도록 조절될 수 있다. 예를 들면, 우물층은 인듐-갈륨 질화물로 구성될 수 있고, 장벽층은 갈륨 질화물로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니고, 당업계에 공지된 활성층(155)의 구성 및 물질이 적용되어 사용될 수 있다.
제2 반도체층(157)은 마그네슘(Mg)을 억셉터(acceptor) 불순물로 첨가하여 도전성질을 가지는 p-형 질화물 반도체(p-GaN)로 형성될 수 있다. 제2 반도체층(157)은 전술한 활성층(155)에 정공을 제공하는 것으로, 활성층(155)의 상부에 마련될 수 있다. 제2 반도체층(157)의 물질 및 도핑되는 불순물은 상기의 예에 제한되지 않고, 마이크로 발광 소자의 기술분야에 사용되는 물질이 제한되지 않고 사용될 수 있다.
본 출원에 따른 마이크로 발광 소자(150)는 발광 영역(DA)에 중첩되고, 제2 반도체층(157)과 전기적으로 연결되는 제1 전극(E1), 및 비발광 영역(NDA)과 중첩되고, 제1 반도체층(153)과 전기적으로 연결되는 제2 전극(E2)을 더 포함할 수 있다.
본 출원의 일 예에 따른 제1 전극(E1)은 투명 전극일 수 있고, 일 예에 따른, 제1 전극(E1)은 발광 영역(DA)의 제2 반도체층(157)과 적어도 일부분 중첩되도록 형성될 수 있다. 또한, 제1 전극(E1)은 발광 마이크로 발광 소자(150)의 발광 영역(DA)에 형성되므로 바람직하게 투명 전극으로 구성될 수 있다.
일 예에 따르면, 제1 전극(E1)은 투명전극 물질인 산화 인듐 주석 (Indium Tin Oxide, ITO), 산화 주석(Tin Oxide), 산화 아연(Zinc Oxide), AZO(Al-doped Zinc Oxide), 산화 티타늄(Titanium Oxide), 산화 탄탈륨(Tantalum Oxide), 산화 지르코늄(Zirconium Oxide), 산화 하프늄 (Hafnium Oxide), 및 산화 알루미늄(Aluminum Oxide) 중 적어도 하나를 포함할 수 있으나, 이에 특별히 제한되는 것은 아니고 발광 마이크로 발광 소자(150)에서 발광되는 빛을 투과할 수 있는 광투과성 전극이면 제한되지 않고 사용될 수 있다.
본 출원의 일 예에 따르면 제1 전극(E1)은 발광 영역(DA)의 제2 반도체층(157)과 중첩하는 영역에 배치될 수 있고, 제2 반도체층(157) 상에 형성될 수 있다.
본 출원의 일 예에 따른 제2 전극(E2)은 반사성 금속을 포함할 수 있고, 본출원의 일 예에 따르면 본 출원에 따른 제2 전극(E2)는 반사 전극일 수 있다. 본 출원에 따른 제2 전극(E2)이 반사 전극으로서 기능하여 마이크로 발광 소자(150)의 광추출 효율을 향상시키는 것은 는 것은 도 8, 도 9a, 및 도 9b를 참조하여 후술하기로 한다.
본 출원의 일 예에 따르는 마이크로 발광 소자(150)는 마이크로 발광 소자(150)의 적어도 일부가 제거되어 형성된 트렌치부(TP)를 더 포함할 수 있다. 또한, 일 예에 따르면 트렌치부(TP)는 발광 영역(DA) 및 비발광 영역(NDA)의 경계부에 형성될 수 있다. 예를 들면, 트렌치부(TP)는 제2 반도체층(157) 및 활성층(155)을 제거하여 형성될 수 있다. 또한, 도 5a에서 알 수 있듯이, 본 출원의 몇몇 예에 따르면, 트렌치부(TP)는 제1 반도체층(153)의 적어도 일부를 제거하여 형성될 수 있다. 또는, 도 5b에 도시된 바와 같이, 본 출원의 몇몇 예에 따르면, 트렌치부(TP)는 제2 반도체층(157), 상기 활성층(155), 및 제1 반도체층(153) 각각이 모두 제거되어 형성될 수 있다.제2 전극(E2)은 비발광 영역(NDA)에 중첩하는 제2 반도체층(157)의 상부면을 덮도록 배치될 수 있고, 트렌치부(TP)에 의해 노출된 제2 반도체층(157) 및 활성층(155)의 측면 또는 측벽을 덮을 수 있다. 또한, 제2 전극(E2)은 전술한 바와 같이 제2 반도체층(157)의 상부면을 덮고, 트렌치부(TP)에 의해 노출된 제2 반도체층(157) 및 활성층(155)의 측면을 덮으면서, 트렌치부(TP)에 의해 노출된 제1 반도체층(153)과 전기적으로 연결된다.
본 출원의 일 예 따르면 제2 전극(E2)은 트렌치부(TP)에 적어도 일부분 중첩되도록 형성될 수 있고, 트렌치부(TP)와 제1 반도체층(153)이 접하여 형성되는 표면의 적어도 일부에 중첩되어 형성될 수 있다.
본 출원의 일 예에 따른 트렌치부(TP)는 사다리꼴 형태의 단면 구조를 가질 수 있고, 윗변이 밑변보다 넓은 형상일 수 있다. 따라서, 본 출원의 일 예에 따른 트렌치부(TP)는 소정의 경사를 갖는 구조로 형성될 수 있다. 다만, 본 출원의 일 예에 따르는 트렌치부(TP)는 상기의 형상에 제한되는 것은 아니고, 도 8, 도 9a, 및 도 9b에서 후술되는 발광층(EL)에서 발생하는 측면 광원을 표시 장치의 표시 방향으로 수집하여 광추출 효율을 향상시키는 구조라면 제한되지 않고 적용될 수 있다. 따라서, 트렌치부(TP)는 예를 들어 컵 구조, 경사 구조, 및 오목 렌즈 구조 중 적어도 하나의 구조가 적용될 수 있다.
또한, 도 5a 및 도 5b에 도시된 마이크로 발광 소자(150)는 설명의 편의를 위해서 발광 영역(DA) 및 비발광 영역(NDA)의 영역을 설정한 것이고, 본 출원에 따른 발광 다이오드 표시 장치의 발광 효율 및 휘도를 확보하기 위해서 발광 영역(DA) 및 비발광 영역(NDA)의 영역은 조절될 수 있다. 예를 들면, 평면적으로 발광 영역(DA)의 면적은 비발광 영역(NDA)의 면적의 1배 또는 수 배 수준으로 설계될 수 있으며, 이에 제한되는 것은 아니다.
도 6은 본 출원의 일 예에 따른 마이크로 발광 소자의 사시도이다.
도 6은 도 4 및 도 5a의 마이크로 발광 소자의 사시도를 나타낸 것이다. 도 6을 참조하면, 본 출원의 일 예에 따른 마이크로 발광 소자는 발광 영역에 중첩되어 형성되는 제1 메사부(MP1, 1st mesa part), 제1 메사부(MP1)와 소정의 간격만큼 이격되어 형성된 제2 메사부(MP2, 2nd mesa part), 및 제1 메사부(MP1) 및 제2 메사부(MP2) 사이에 형성되는 트렌치부를 포함하고, 제1 메사부(MP1) 및 제2 메사부(MP2)는 트렌치부에 의해 고립될 수 있다.
제1 메사부(MP1)는 발광 영역(DA)과 중첩하도록 형성된 발광층(EL)을 지칭할 수 있고, 상세하게는 발광 영역(DA)과 중첩하도록 형성된 제1 반도체층(153), 활성층(155), 제2 반도체층(157)을 의미할 수 있다.
제2 메사부(MP2)는 비발광 영역(NDA)와 중첩하도록 형성된 발광층(EL)의 구성들을 지칭할 수 있고, 상세하게는 비발광 영역(NDA)과 중첩하도록 형성된 제1 반도체층(153), 활성층(155), 제2 반도체층(157)을 의미할 수 있다.
또한, 제1 메사부(MP1) 및 제2 메사부(MP2)는 제1 메사부(MP1) 및 제2 메사부 사이에 형성된 트렌치부(TP)에 의해 정의될 수 있다. 트렌치부(TP)는 제1 메사부(MP1)을 제2 메사부(MP2)와 고립(isolation)시킬 수 있다. 본 출원의 몇몇 예에 따르면, 제1 메사부(MP1)는 트렌치부(TP)에 의해 고립된 섬 형성을 가질 수 있고, 제2 메사부(MP2)는 제1 메사부를 둘러싸는 격벽 형태로 제공될 수 있다.
여기서, 고립이란 제1 메사부(MP1) 및 제2 메사부(MP2)의 활성층(155) 및 제2 반도체층(157) 각각은 연통되지 않는 것을 의미하고, 즉 트렌치부(TP)에 의해 단절되는 것을 의미한다.
본 출원의 몇몇 예에 따르면, 트렌치부(TP)는 본 출원의 일 예에 따른 마이크로 발광 소자의 설계에 따라 제2 반도체층 및 활성층만 제거된 형태로 제공될 수 있다. 즉, 제1 반도체층(153)은 제거되지 않은 형태로 트렌치부(TP)는 형성될 수 있다. 이러한 예를 제1 메사부(MP1) 및 제2 메사부(MP2)에 적용하는 경우, 제1 메사부(MP1)는 발광 영역(DA)과 중첩되는 활성층(155) 및 제2 반도체층(157)으로 정의될 수 있고, 제2 메사부(MP2)는 비발광 영역(NDA)과 중첩되는 활성층(155) 및 제2 반도체층(157)으로 정의될 수 있다.
또한, 예를 들어, 트렌치부(TP)가 활성층(155) 및 제2 반도체층(157)이 제거되고, 추가적으로 적어도 일부의 제1 반도체층(153)을 제거하여 형성되는 경우, 제1 메사부(MP1)는 발광 영역(DA)과 중첩되고, 트렌치부(TP)에 의해 고립되는 제1 반도체층(153), 활성층(155) 및 제2 반도체층(157)으로 정의될 수 있고, 제2 메사부(MP2)는 비발광 영역(NDA)과 중첩되고, 트렌치부(TP)에 의해 고립되는 제1 반도체층(153), 활성층(155) 및 제2 반도체층(157)으로 정의될 수 있다.
본 출원의 몇몇 예에 따르면, 제1 메사부(MP1)는 제2 메사부(MP2)와 고립되는 섬 형태로 제공될 수 있다.
본 출원의 일 예에 따르면, 발광 영역(DA)과 중첩되도록 형성된 제1 메사부(MP1)는 제2 메사부(MP2)와 고립(isolation) 시키기 위해, 제1 메사부(MP1) 및 제2 메사부(MP2) 사이에 형성된 트렌치부(TP)를 포함할 수 있고, 트렌치부(TP)는 제1 메사부(MP1)를 둘러싸도록 형성될 수 있고, 이에 의해 제1 메사부(MP1)은 일종의 섬(island)과 같은 고립된 구조를 가질 수 있다. 일 예에 따르면, 제1 메사부는(MP1)는 평면적으로 원형의 단면을 가질 수 있다.
본 출원의 몇몇 예에 따르면, 제2 메사부(MP2)는 제1 메사부(MP1)를 둘러싸는 환형 구조로 제공될 수 있다.
이러한 제1 반도체층(153)의 메사부의 구성을 도 4 및 도 5a와 결부하면, 발광 영역(DA)에 대응되는 제1 반도체층(153) 및 제1 반도체층(153) 상부에 구성된 활성층(155) 및 제2 반도체층(157)은 고립된 섬과 같은 구조로 형성된 것을 알 수 있다. 또한, 제2 메사부(MP2)는 트렌치부(TP)를 사이에 두고 제1 메사부를 둘러싸는 환형 구조(ring structure)를 갖는 것을 알 수 있고, 제1 메사부 및 제2 메사부 사이에는 트렌치가 형성된 것을 알 수 있다.
또한, 도 6에서 도시되지는 않았으나, 제1 메사부(MP1)의 제2 반도체층(157)의 상부에는 제1 전극(E1)이 배치될 수 있고, 트렌치부(TP)에 의해 노출된 제2 메사부(TP)의 측벽은 도 5a에 도시된 바와 같이 제2 전극(E2)에 의해 커버될 수 있다.
본 출원의 일 예에 따르면, 제2 전극(E2)은 제2 메사부(MP2)의 상부면, 및 트렌치부(TP)와 접하는 식각면 또는 측벽 모두를 커버하도록 형성될 수 있다. 제2 전극(E2)은 제2 메사부의 상부면 및 트렌치부(TP)와 접하는 식각면 모두를 커버하도록 형성됨으로써, 제1 메사부(MP1)에서 발생하는 측면광을 표시 방향으로 반사하여 광추출 효율을 향상시킬 수 있다. 또한, 본 출원의 다른 예에 따르면, 제2 전극(E2)은 트렌치부(TP)에 의해 노출된 제2 메사부(MP2)의 측벽만을 커버하도록 배치될 수 있다.
도 7 은 본 출원의 일 예에 따른 마이크로 발광 소자를 설명하기 위한 단면도이다. 도 7은 본 출원에 따른 발광 다이오드 표시 장치에 컬러필터를 추가로 구성한 것이다. 이에 따라, 이하에서는 본 출원에 따른 발광 다이오드 표시 장치에 추가되는 구성에 대해서만 설명하기로 한다.
도 7을 도 4와 결부하면, 본 출원의 일 예에 따른 발광 다이오드 표시 장치는 블랙 매트릭스(BM) 및 컬러필터층(CFL)을 더 포함할 수 있다.
먼저, 각 서브 픽셀(SP1, SP2, SP3)에 마련된 마이크로 발광 소자(150)는 백색 광을 방출할 수 있다. 즉, 표시 기판(100) 상에 마련된 모든 마이크로 발광 소자(150)는 백색 광을 방출하는 백색 마이크로 발광 소자일 수 있다.
블랙 매트릭스(BM)는 각 서브 픽셀(SP1, SP2, SP3)의 개구 영역을 정의하는 것으로, 각 서브 픽셀(SP1, SP2, SP3)에 마련된 마이크로 발광 소자(150)와 일대일로 중첩되는 투명 버퍼층(170)의 상면(170a)에 직접적으로 마련됨으로써 인접한 서브 픽셀(SP1, SP2, SP3) 사이의 혼색을 방지한다. 이러한 블랙 매트릭스(BM)는 광 흡수 물질을 포함할 수 있다.
컬러필터층(CFL)은 블랙 매트릭스(BM)에 의해 정의된 개구 영역과 중첩되는 투명 버퍼층(170)의 상부면에 직접적으로 형성되는 것으로, 각 서브 픽셀(SP1, SP2, SP3) 각각에 정의된 색상에 대응되는 적색 컬러필터(CF1), 녹색 컬러필터(CF2), 및 청색 컬러필터(CF3)를 포함할 수 있다. 이러한 컬러필터층(CFL)은 각 서브 픽셀(SP1, SP2, SP3)에서 방출되는 방출되는 백색 광 중에서 해당 서브 픽셀에 해당되는 색상의 파장을 갖는 광만을 투과시킨다.
추가적으로, 본 출원의 일 예에 따른 발광 다이오드 표시 장치는 커버층(190)을 더 포함할 수 있다.
커버층(190)은 블랙 매트릭스(BM) 및 컬러필터층(CFL)을 모두 덮도록 표시 기판(100) 상에 마련된다. 커버층(190)은 유리 재질 또는 투명 플라스틱 재질로 이루어진 투명 기판으로 준비될 수 있다. 또한, 커버층(190)은 투명 점착 부재를 매개로 하여 블랙 매트릭스(BM)와 컬러필터층(CFL) 상에 부착될 수 있다. 나아가, 블랙 매트릭스(BM)와 컬러필터층(CFL) 각각은 투명 버퍼층(170)의 상면에 직접적으로 형성되지 않고, 투명 기판에 마련될 수도 있으며, 이 경우, 블랙 매트릭스(BM)와 컬러필터층(CFL)을 갖는 투명 기판은 투명 점착 부재를 매개로 하여 투명 버퍼층(170)의 상면에 부착될 수 있다.
이와 같은, 본 출원의 일 예에 따른 발광 다이오드 표시 장치는 모두 동일한 색상의 마이크로 발광 소자(150)를 각 서브 픽셀(SP1, SP2, SP3)에 실장함으로써 색상별 마이크로 발광 소자의 구분 없이 마이크로 발광 소자(150)의 실장 공정을 진행할 수 있으며, 이로 인하여 발광 소자의 실장 공정 시간을 단축시킬 수 있다.
도 8은 발광층에서 생성된 광원의 발광 경로를 예시하기 위한 도면이다.
도 8을 참고하면, 본 출원에 따른 마이크로 발광 소자(150)는 발광 영역(DA)과 중첩하는 활성층(155)에서 전자-정공 재결합에 의해 발광될 수 있다. 이때, 발광 영역(DA)과 중첩하는 활성층(155)에서 발생하는 광원은 활성층의 측벽으로 발광되는 발광되는 측면 광원(L1), 발광 다이오드 표시 장치의 표시 방향으로 발광되는 광원(L2) 및 발광 다이오드 표시 장치의 표시 방향과 반대 방향으로 발광되는 광원(L3) 이 발생할 수 있다.
이때, 활성층의 측벽으로 발광되는 발광되는 측면 광원(L1)은 비발광 영역(NDA)의 트렌치부(TP)에 형성된 제2 전극(E2)에 반사되어 상부로 발광될 수 있고, 이에 의해 광추출 효율이 향상될 수 있다.
일반적인 마이크로 발광 소자는 마이크로 발광 소자의 표시 방향으로 발광되는 광원(L2) 및 마이크로 발광 소자의 표시 방향의 반대 방향으로 발광되는 광원(L3)에 대해서만 출광되고, 발광층의 측면 방향으로 발생하는 측면 광원(L1)은 표시 장치의 표시 방향으로 전환하여 광추출 효율을 향상시키기 어려운 구조를 갖는 문제점이 있다.
이와는 대조적으로, 본 출원의 일 예에 따른 발광 다이오드 표시 장치 활성층의 측벽으로 발광되는 발광되는 측면 광원(L1)을 표시 방향 측으로 반사시킬 수 있는 구조를 제공함으로써, 광추출 효율이 향상될 수 있다.
도 9a 및 도 9b는 활성층(155)에서 생성된 광원의 발광 경로를 예시하기 위한 도면이다.
도 9a 및 도 9b는 다중 우물 구조를 갖는 활성층의 개략적인 구조를 통해서 발광 경로를 설명하기 위한 개략도이다.
도 9a는 활성층(155)에서 발광되는 측면광 성분을 설명하기 위한 도면으로, 제1 활성층(155-1) 및 제3 활성층(155-3)은 갈륨 질화물(GaN)으로 구성되는 장벽층이고, 제2 활성층(155-2)은 인듐-갈륨 질화물(InGaN)으로 구성되는 우물층으로 예시하였다. 이때, 제1 활성층(155-1) 및 제3 활성층(155-3)의 갈륨 질화물(GaN)의 굴절률은 약 2.3이고, 제2 활성층(155-2)의 인듐-갈륨 질화물(InGaN)의 굴절률은 약 2.7이다. 도 9a에서 점선으로 도시된 제1 각도(θ1)는 제2 활성층(155-2)에서 발생한 광원이 스넬의 법칙(Snell”s Law)에 의해 전반사가 일어나는 조건을 간략히 도시한 것이고, 이때 전반사를 위한 각도(θ1)는 약 63.6°이다.
다시 설명하면, 제2 활성층(155-2)에서 발생한 광원이 제2 활성층(155-2)을 가로지르는 수평선을 기준으로 ±31.8°의 경사각 이내로 전파되는 광원에 대해서는 모두 전반사에 의해 제2 활성층(155-2) 내에 갖히게 되고, 활성층의 상부 방향 또는 하부 방향으로 발광되는 것이 아니고 활성층의 측면 방향으로 전파될 수 있다. 일반적인 마이크로 발광 소자를 포함하는 표시 장치에서는 산술 계산으로 약 35%(63.6° / 180°)에 달하는 측면 광원은 광추출 효율에 기여하지 못하는 문제점이 있다.
전반사를 위한 각도(θ1)인 약 63.6°를 벗어나는 각도 즉 약 126.4°의 범위에서는 발광 다이오드 표시 장치의 표시 방향으로 직접 출광되거나, 또는 발광 다이오드 표시 장치의 표시 방향의 반대방향으로 출광될 수 있고, 발광 다이오드 표시 장치의 표시 방향의 반대방향으로 출광된 광원은 마이크로 발광 소자(150)의 하부에 위치한 반사판(101a)에 의해 반사되어 다시 표시 방향으로 출광될 수 있다.
도 9b는 제2 활성층(155-2)에서 측면으로 발광하는 광원이 트렌치부(TP)에 도달하게 되는 경우 발광 경로를 설명하기 위한 개략도이다. 도 9b에서 제2 활성층의 경사각(θ2)은 약 68°로 설정하였다.
도 9b에서 제2 활성층(155-2) 내부에서 전반사된 광원은 ±31.8°의 각도 범위 안에서 제2 활성층(155-2)의 측벽, 즉 트렌치부(TP)까지 전파될 수 있고, 트렌치부(TP)에서의 굴절률은 공기층의 굴절률인 1로 고려될 수 있다. 이러한 경우, 전술한 스넬의 법칙이 적용되어 제2 활성층(155-2)의 측벽에 대해서 임계각도를 벗어나는 각도로 입사되는 경우 모두 전반사(L1-2)될 수 있다. 이때의 임계각도는 21.8°일 수 있다. 다시 말하면, 임계각도 이내의 각도로 입사되는 측면 광원은 발광 다이오드 표시 장치의 표시 방향으로 상향 굴절(L1-3)되거나, 또는 발광 다이오드 표시 장치의 표시 방향의 반대방향으로 하향 굴절(L1-1)될 수 있다.
도 9b에서, 상향 굴절로 표시된 영역은 해당 각도로 제2 활성층(155-2)의 측벽 또는 제1 메사부(MP)의 측벽으로 입사되는 경우 상향 굴절 발광(L1-3)될 수 있고, 하향 전반사로 표시된 영역은 해당 각도로 각도로 제2 활성층(155-2)의 측벽 또는 제1 메사부(MP)의 측벽으로 입사되는 경우 하향 전반사(L1-2)될 수 있다. 이때, 하향 전반사되는 광원은 활성층(155) 내에서 전반사 등을 통하여 표시 장치의 표시 방향으로 출광될 수 있고, 또는 반사판에 의해 반사되어 발광원으로 활용될 수 있다.
본 출원의 일 예에 따른 마이크로 발광 소자(150)는 제2 활성층(155-2)에서 트렌치부(TP)로 탈출하는 하향 굴절(L1-1)된 광원을 트렌치부(TP)에 형성된 제2 전극(E2)을 통해 표시 장치의 표시 방향 측으로 반사시킴으로써, 광추출 효율을 향상시킬 수 있다.
도 9a 및 도 9b의 활성층의 경사 및 활성층에서 생성된 광원의 전반사에 대한 조건은 마이크로 발광 소자의 설계에 따라 변경될 수 있는 것으로, 도 9a 및 도 9b의 예시로 제한되지 않는다.
본 출원의 일 예에 따르는 발광 다이오드 표시장치는, 도 9a 및 도 9b에서 예시된 바와 같이 마이크로 발광 소자의 활성층에서 생성된 광원은 그 특성상 소정의 측면 광원 성분을 갖게 되고, 도 9a 및 도 9b와 다른 조건으로 설정된 마이크로 발광 소자 및 활성층의 경우에도 활성층을 탈출하는 측면 광원 중 하향 굴절되는 광원(L1-1)에 대해서 표시방향측으로 반사시킬 수 있는 구조를 제공함으로써, 광추출 효율이 개선되는 발광 다이오드 표시장치를 제공할 수 있다.
도 10은 마이크로 발광 소자의에 생성되는 전류 경로를 설명하기 위한 도면이다.
본 출원의 일 예에 따른 마이크로 발광 소자(150)는 발광 영역(DA)에서 발광 영역(DA)을 둘러싸는 비발광 영역(NDA)로 전파되는 방사형 전류 경로를 가질 수 있다. 즉, 본 출원의 일 예에 따른 마이크로 발광 소자(150)는 제1 메사부(MP1)에서 제1 메사부(MP1)을 환형 형태로 둘러싸는 제2 메사부(MP2)로 확산되는 방사형 전류 경로를 가질 수 있다. 여기서, 제2 메사부는 환형 형태로 제공됨에 따라, 넓은 전자-정공 재결합 면적을 제공할 수 있고, 이에 따라 전자-정공 재결합률이 상승하여 발광효율이 증가할 수 있다. 일반적인 마이크로 발광 소자는 직선형 전류 경로를 갖기 때문에 전자-정공 재결합이 제한되는 문제점이 있다.
도 11은 본 출원의 다른 예에 따른 마이크로 발광 소자의 단면도이다.
도 11을 참조하면, 본 출원의 일 예에 따른 마이크로 발광 소자(150)의 트렌치부(TP)는 도 5a 및 도 6에 도시된 각진 단면 구조를 갖는 것에 제한되지 않고, 소정의 원형단면을 갖는 트렌치부로 구성될 수 있다. 본 출원의 일 예에 따르면, 트렌치부(TP)는 발광 영역(DA)의 발광층(EL)에서 생성된 측면 광원이 표시 장치의 표시 방향으로 수집될 수 있도록, 측면 광원에 대해서 오목한 형태로 형성될 수 있다.
다만, 본 출원의 일 예에 따르는 트렌치부(TP)는 상기의 형상에 제한되는 것은 아니고, 도 8, 도 9a, 및 도 9b에서 설명된 발광층(EL)에서 발생하는 측면 광원을 표시 장치의 표시 방향으로 수집하여 광추출 효율을 향상시키는 구조라면 제한되지 않고 적용될 수 있다. 따라서, 트렌치부(TP)는 예를 들어 컵 구조, 경사 구조, 및 오목 렌즈 구조 중 적어도 하나의 구조가 적용될 수 있다.
도 12는 본 출원의 다른 예에 따른 마이크로 발광 소자의 사시도이다.
도 12의 마이크로 발광 소자(150)는 제1 메사부(MP1)이 사각형의 평면 단면을 갖고, 트렌치부(TP) 및 제2 메사부(MP2)가 이의 형상에 대응되도록 형성된 것을 제외하고는 도 6의 마이크로 발광 소자(150)와 동일하므로 중복 설명은 생략하기로 한다.
도 12를 참조하면, 본 출원의 일 예에 따른 마이크로 발광 소자(150)는 발광 영역에 중첩되어 형성되는 제1 메사부(MP1, 1st mesa part), 제1 메사부(MP1)와 소정의 간격만큼 이격되어 형성된 제2 메사부(MP2, 2nd mesa part), 및 제1 메사부(MP1) 및 제2 메사부(MP2) 사이에 형성되는 트렌치부를 포함하고, 제1 메사부(MP1) 및 제2 메사부(MP2)는 트렌치부에 의해 고립될 수 있다.
본 출원의 몇몇 예에 따르면, 제1 메사부(MP1)는 제2 메사부(MP2)와 고립되는 섬 형태로 제공될 수 있다.
본 출원의 일 예에 따르면, 발광 영역(DA)과 중첩되도록 형성된 제1 메사부(MP1)는 제2 메사부(MP2)와 고립(isolation) 시키기 위해, 제1 메사부(MP1) 및 제2 메사부(MP2) 사이에 형성된 트렌치부(TP)를 포함할 수 있고, 트렌치부(TP)는 제1 메사부(MP1)를 둘러싸도록 형성될 수 있고, 이에 의해 제1 메사부(MP1)은 일종의 섬(island)과 같은 고립된 구조를 가질 수 있다. 일 예에 따르면, 제1 메사부는(MP1)는 평면적으로 사각형의 단면을 가질 수 있다.
도 6 및 도 12에서, 제1 메사부(MP1)는 원형 및 사각형의 단면을 갖는 것으로 예시되었으나, 제1 메사부(MP1)의 형상은 이에 제한되지 않고 다양한 형태로 제공될 수 있고, 예를 들어 장방형의 평면 단면, 타원의 평면 단면, 또는 마름모의 평면 단면 등 다양한 형태로 제공될 수 있다. 또한, 트렌치부(TP) 및 제2 메사부(MP2)는 제1 메사부(MP1)의 형상에 대응되는 형태로 제공될 수 있다.
도 13은 본 출원의 다른 예에 따른 발광 다이오드 표시장치의 서브 필셀 구조를 설명하기 위한 단면도이다.
도 13의 발광 다이오드 표시장치는 오목부(130)가 추가로 형성된 것을 제외하고는 도 4의 발광 다이오드 표시장치와 동일하므로 중복 설명은 생략하기로 한다.
본 출원의 다른 예에 다른 발광 다이오드 표시장치는 보호층(110)으로부터 소정의 깊이만큼 오목하게 마련되는 오목부(130)를 더 포함할 수 있다. 이러한 오목부(130)에는 마이크로 발광 소자(150)가 수납될 수 있다. 이러한 오목부(130)는 복수의 서브 픽셀(SP1, SP2, SP3) 각각에 마이크로 발광 소자(150)를 실장하는 공정을 수행할 때, 마이크로 발광 소자(150)의 이탈을 방지하고, 마이크로 발광 소자(150)의 얼라인 정밀도를 향상시킬 수 있다.
여기서, 오목부(130)의 바닥면은 마이크로 발광 소자(150)의 두께에 기초하여 설정된 깊이를 가지도록 보호층(110)의 일부, 보호층(110)의 전체, 보호층(110)의 전체와 층간 절연층(105)의 일부, 또는 보호층(110)과 층간 절연층(105) 및 게이트 절연층(103)의 전체가 제거되어 형성될 수도 있다. 예를 들어, 오목부(130)는 보호층(110)의 상면으로부터 2~6 마이크로 미터의 깊이를 가지도록 마련될 수 있다. 이러한 오목부(130)는 마이크로 발광 소자(150)의 후면(또는 하면)보다 넓은 크기를 갖는 홈(groove) 또는 컵(cup) 형태를 가질 수 있다.
본 출원의 일 예에 따른 발광 다이오드 표시 장치는 각 서브 픽셀(SP)에 실장되는 마이크로 발광 소자(150)는 접착 부재(120)에 의해 해당하는 오목부(130)의 바닥면에 접착될 수 있다.
접착 부재(120)는 각 서브 픽셀(SP)의 오목부(130)와 마이크로 발광 소자(150) 사이에 개재되어 마이크로 발광 소자(150)를 해당하는 오목부(130)의 바닥면에 접착시킴으로써 마이크로 발광 소자(150)를 1차적으로 고정할 수 있다.
일 예에 따른 접착 부재(120)는 마이크로 발광 소자(150)의 제 2 부분(RP), 즉 제 1 반도체층(310)의 이면에 부착(또는 코팅)되어 마이크로 발광 소자의 실장 공정시 각 서브 픽셀(SP)의 오목부(130)에 접착될 수 있다.
본 출원에 따른 발광 다이오드 표시 장치는 아래와 같이 설명될 수 있다.
본 출원의 일 예에 따른 발광 다이오드 표시 장치는 복수의 서브 픽셀 영역이 정의되는 표시 기판, 및 표시 기판 상부에 배치되고, 서브 픽셀 영역에 대응되도록 배치되고, 발광 영역 및 발광 영역을 둘러싸는 비발광 영역으로 구성되는 마이크로 발광 소자를 포함하고, 마이크로 발광 소자는, 제1 반도체층, 제1 반도체층 상부에 배치된 활성층, 활성층 상부에 배치된 제2 반도체층, 및 발광 영역 및 비발광 영역의 경계에 중첩되도록 형성된 트렌치부를 포함한다.
본 출원의 몇몇 예에 따르면, 트렌치부는 제2 반도체층 및 활성층 각각이 제거되어 형성될 수 있다.
본 출원의 몇몇 예에 따르면, 트렌치부는 제1 반도체층의 적어도 일부가 제거되어 형성될 수 있다.
본 출원의 몇몇 예에 따르면, 트렌치부는 제2 반도체층, 활성층, 및 제1 반도체층 각각이 제거되어 형성될 수 있다.
본 출원의 몇몇 예에 따르면, 트렌치부는 사다리꼴 형태의 단면 구조를 가질 수 있다.
본 출원의 몇몇 예에 따르면, 트렌치부는 윗변이 밑변보다 넓은 형태로 구현될 수 있다.
본 출원의 몇몇 예에 따르면, 마이크로 발광 소자는, 발광 영역과 중첩되며 제2 반도체층과 전기적으로 연결된 제1 전극, 및 비발광 영역과 중첩되며 제1 반도체층과 전기적으로 연결된 제2 전극을 더 포함할 수 있다.
본 출원의 몇몇 예에 따르면, 마이크로 발광 소자 상부에 배치되고, 마이크로 발광 소자를 커버하도록 배치되는 평탄화층을 더 포함하고, 평탄화층의 적어도 일부는 트렌치부에 수용되도록 배치될 수 있다.
본 출원의 몇몇 예에 따르면, 제1 전극은 투명 전극일 수 있다.
본 출원의 몇몇 예에 따르면, 제2 전극은 반사성 금속을 포함하는 반사 전극일 수 있다.
본 출원의 일 예에 따른 발광 다이오드 표시 장치는 복수의 서브 픽셀 영역이 정의되는 표시 기판, 및 표시 기판 상부에 배치되고, 서브 픽셀 영역에 대응되도록 배치되고, 중심부에 대응되는 발광 영역 및 발광 영역을 둘러싸는 비발광 영역으로 구성되는 마이크로 발광 소자를 포함하고, 마이크로 발광 소자는, 발광 영역의 제1 메사부, 제1 메사부와 소정의 간격만큼 이격된 제2 메사부, 및 제1 메사부와 제2 메사부 사이의 트렌치부를 포함할 수 있다.
본 출원의 몇몇 예에 따르면, 제1 메사부는 트렌치부에 의해 고립된 섬 형상을 갖고, 제2 메사부는 제1 메사부를 둘러싸는 격벽 형상을 가질 수 있다.
본 출원의 몇몇 예에 따르면, 제1 메사부 및 제2 메사부 각각은, 제1 반도체층, 제1 반도체층 상부에 형성된 활성층, 및 활성층 상부에 형성된 제2 반도체층을 포함할 수 있다.
본 출원의 몇몇 예에 따르면, 트렌치부는 제2 반도체층 및 활성층 각각이 제거되어 형성될 수 있다.
본 출원의 몇몇 예에 따르면, 트렌치부는 제1 반도체층의 적어도 일부분이 제거되어 형성될 수 있다.
본 출원의 몇몇 예에 따르면, 트렌치부는 제2 반도체층, 활성층, 및 제1 반도체층 각각이 제거되어 형성될 수 있다.
본 출원의 몇몇 예에 따르면, 트렌치부는 윗변이 밑변보다 넓은 형태로 구현될 수 있다.
본 출원의 몇몇 예에 따르면, 마이크로 발광 소자는, 발광 영역과 중첩되며, 제2반도체층과 전기적으로 연결된 제1 전극, 및 비발광 영역과 중첩되며 제1 반도체층과 전기적으로 연결된 제2 전극을 더 포함할 수 있다.
본 출원의 몇몇 예에 따르면, 마이크로 발광 소자 상부에 배치되고, 마이크로 발광 소자를 커버하도록 배치되는 평탄화층을 더 포함하고, 평탄화층의 적어도 일부는 트렌치부에 수용되도록 배치될 수 있다.
본 출원의 몇몇 예에 따르면, 제1 전극은 투명 전극일 수 있다.
본 출원의 몇몇 예에 따르면, 제2 전극은 반사성 금속을 포함하는 반사 전극일 수 있다.
상술한 본 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
100: 기판 110: 보호층
120: 접착 부재 130: 오목부
150: 마이크로 발광 소자 151: 발광 소자 기판
EL: 발광층 153: 제1 반도체층
155: 활성층 157: 제2 반도체층
E1: 제1 전극 E2: 제2 전극
160: 평탄화층 170: 투명 버퍼층
190: 커버층 210: 데이터 구동 회로
230: 게이트 구동 회로 250: 제어 보드
270: 타이밍 컨트롤러

Claims (21)

  1. 복수의 서브 픽셀 영역이 정의되는 표시 기판; 및
    상기 표시 기판 상부에 배치되고, 상기 서브 픽셀 영역에 대응되도록 배치되고, 발광 영역 및 상기 발광 영역을 둘러싸는 비발광 영역으로 구성되는 마이크로 발광 소자를 포함하고,
    상기 마이크로 발광 소자는,
    제1 반도체층;
    상기 제1 반도체층 상부에 배치된 활성층;
    상기 활성층 상부에 배치된 제2 반도체층; 및
    상기 발광 영역 및 상기 비발광 영역의 경계에 중첩되도록 형성된 트렌치부를 포함하는, 발광 다이오드 표시 장치.
  2. 제1항에 있어서,
    상기 트렌치부는 상기 제2 반도체층 및 상기 활성층 각각이 제거되어 형성된, 발광 다이오드 표시 장치.
  3. 제2항에 있어서,
    상기 트렌치부는 상기 제1 반도체층의 적어도 일부가 제거되어 형성된, 발광 다이오드 표시 장치.
  4. 제1항에 있어서,
    상기 트렌치부는 상기 제2 반도체층, 상기 활성층, 및 상기 제1 반도체층 각각이 제거되어 형성된, 발광 다이오드 표시 장치.
  5. 제1항에 있어서,
    상기 트렌치부는 사다리꼴 형태의 단면 구조를 갖는, 발광 다이오드 표시 장치.
  6. 제1항에 있어서,
    상기 트렌치부는 윗변이 밑변보다 넓은, 발광 다이오드 표시 장치.
  7. 제1항에 있어서,
    상기 마이크로 발광 소자는,
    상기 발광 영역과 중첩되며 상기 제2 반도체층과 전기적으로 연결된 제1 전극; 및
    상기 비발광 영역과 중첩되며 상기 제1 반도체층과 전기적으로 연결된 제2 전극을 더 포함하는, 발광 다이오드 표시 장치.
  8. 제1항에 있어서,
    상기 마이크로 발광 소자 상부에 배치되고, 상기 마이크로 발광 소자를 커버하도록 배치되는 평탄화층을 더 포함하고,
    상기 평탄화층의 적어도 일부는 상기 트렌치부에 수용되도록 배치되는, 발광 다이오드 표시 장치.
  9. 제7항에 있어서,
    상기 제1 전극은 투명 전극인, 발광 다이오드 표시 장치.
  10. 제7항에 있어서,
    상기 제2 전극은 반사성 금속을 포함하는 반사 전극인, 발광 다이오드 표시 장치.
  11. 복수의 서브 픽셀 영역이 정의되는 표시 기판; 및
    상기 표시 기판 상부에 배치되고, 상기 서브 픽셀 영역에 대응되도록 배치되고, 중심부에 대응되는 발광 영역 및 상기 발광 영역을 둘러싸는 비발광 영역으로 구성되는 마이크로 발광 소자를 포함하고,
    상기 마이크로 발광 소자는,
    상기 발광 영역의 제1 메사부;
    상기 제1 메사부와 소정의 간격만큼 이격된 제2 메사부; 및
    상기 제1 메사부와 제2 메사부 사이의 트렌치부를 포함하는, 발광 다이오드 표시 장치.
  12. 제11항에 있어서,
    상기 제1 메사부는 상기 트렌치부에 의해 고립된 섬 형상을 갖고,
    상기 제2 메사부는 상기 제1 메사부를 둘러싸는 격벽 형상을 갖는, 발광 다이오드 표시 장치.
  13. 제11항에 있어서,
    상기 제1 메사부 및 상기 제2 메사부 각각은,
    제1 반도체층;
    상기 제1 반도체층 상부에 형성된 활성층; 및
    상기 활성층 상부에 형성된 제2 반도체층을 포함하는, 발광 다이오드 표시 장치.
  14. 제13항에 있어서,
    상기 트렌치부는 상기 제2 반도체층 및 상기 활성층 각각이 제거되어 형성된, 발광 다이오드 표시 장치.
  15. 제13항에 있어서,
    상기 트렌치부는 상기 제1 반도체층의 적어도 일부분이 제거되어 형성된, 발광 다이오드 표시 장치.
  16. 제13항에 있어서,
    상기 트렌치부는 상기 제2 반도체층, 상기 활성층, 및 상기 제1 반도체층 각각이 제거되어 형성된, 발광 다이오드 표시 장치.
  17. 제11항에 있어서,
    상기 트렌치부는 윗변이 밑변보다 넓은, 발광 다이오드 표시 장치.
  18. 제13항에 있어서,
    상기 마이크로 발광 소자는,
    상기 발광 영역과 중첩되며, 상기 제2반도체층과 전기적으로 연결된 제1 전극; 및
    상기 비발광 영역과중첩되며 상기 제1 반도체층과 전기적으로 연결된 제2 전극을 더 포함하는, 발광 다이오드 표시 장치.
  19. 제11항에 있어서,
    상기 마이크로 발광 소자 상부에 배치되고, 상기 마이크로 발광 소자를 커버하도록 배치되는 평탄화층을 더 포함하고,
    상기 평탄화층의 적어도 일부는 상기 트렌치부에 수용되도록 배치되는, 발광 다이오드 표시 장치.
  20. 제18항에 있어서,
    상기 제1 전극은 투명 전극인, 발광 다이오드 표시 장치.
  21. 제18항에 있어서,
    상기 제2 전극은 반사성 금속을 포함하는 반사 전극인, 발광 다이오드 표시 장치.
KR1020190103772A 2018-12-31 2019-08-23 발광 다이오드 표시 장치 KR20200083160A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202310551982.2A CN116406184A (zh) 2018-12-31 2019-12-04 发光二极管显示装置
CN201911228327.3A CN111384293B (zh) 2018-12-31 2019-12-04 发光二极管显示装置
US16/732,104 US11348967B2 (en) 2018-12-31 2019-12-31 Light emitting diode display apparatus having a trench structure
US17/736,656 US20220262854A1 (en) 2018-12-31 2022-05-04 Light emitting diode display apparatus having a trench structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180174268 2018-12-31
KR20180174268 2018-12-31

Publications (1)

Publication Number Publication Date
KR20200083160A true KR20200083160A (ko) 2020-07-08

Family

ID=71600955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190103772A KR20200083160A (ko) 2018-12-31 2019-08-23 발광 다이오드 표시 장치

Country Status (1)

Country Link
KR (1) KR20200083160A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022265283A1 (ko) * 2021-06-18 2022-12-22 조대성 발광 디바이스 및 이를 이용한 발광 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022265283A1 (ko) * 2021-06-18 2022-12-22 조대성 발광 디바이스 및 이를 이용한 발광 모듈

Similar Documents

Publication Publication Date Title
US20210126044A1 (en) Light emitting stacked structure and display device having the same
US11605654B2 (en) Light emitting diode display device
CN111384293B (zh) 发光二极管显示装置
JP7389021B2 (ja) 発光素子及びそれを有する表示装置
US20220165718A1 (en) Light emitting diode for display and display apparatus having the same
KR20230161922A (ko) 발광 다이오드 디스플레이 장치
KR20180071743A (ko) 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR20180079081A (ko) 액정 표시 장치
KR20200083160A (ko) 발광 다이오드 표시 장치
KR20190013167A (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102601419B1 (ko) 고 신뢰성 발광 다이오드
WO2022239354A1 (ja) 発光装置および画像表示装置
WO2023007823A1 (ja) 発光デバイスおよび画像表示装置
KR20240061967A (ko) 발광 다이오드 표시 장치
KR20220149854A (ko) 표시 장치
CN114823765A (zh) 共阴极微型发光二极管显示结构及其显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal