KR20200082663A - 광학 지문 센싱 회로를 포함한 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치 - Google Patents

광학 지문 센싱 회로를 포함한 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20200082663A
KR20200082663A KR1020180173481A KR20180173481A KR20200082663A KR 20200082663 A KR20200082663 A KR 20200082663A KR 1020180173481 A KR1020180173481 A KR 1020180173481A KR 20180173481 A KR20180173481 A KR 20180173481A KR 20200082663 A KR20200082663 A KR 20200082663A
Authority
KR
South Korea
Prior art keywords
transistor
terminal
node
pixel circuit
line
Prior art date
Application number
KR1020180173481A
Other languages
English (en)
Other versions
KR102662881B1 (ko
Inventor
최병덕
유용상
김용덕
문정민
정순신
송문봉
정지환
장기석
Original Assignee
엘지디스플레이 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사, 한양대학교 산학협력단 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180173481A priority Critical patent/KR102662881B1/ko
Priority claimed from KR1020180173481A external-priority patent/KR102662881B1/ko
Priority to PCT/KR2019/006649 priority patent/WO2020141664A1/ko
Priority to CN201980082423.3A priority patent/CN113228036A/zh
Priority to US17/297,409 priority patent/US11769450B2/en
Publication of KR20200082663A publication Critical patent/KR20200082663A/ko
Application granted granted Critical
Publication of KR102662881B1 publication Critical patent/KR102662881B1/ko

Links

Images

Classifications

    • G06K9/0004—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G09G2360/148—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel the light being detected by light detection means within each pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Abstract

본 발명은, 지문 센싱 기능을 내재한 화소 회로에 관한 것으로, 상기 화소 회로는 구동 트랜지스터에 의해 제어되는 구동 전류로 화상을 표시하는 자발광 소자; 및 상기 자발광 소자에서 출사되어 사용자의 지문을 통해 반사된 광을 수광하여 광전류로 변환하는 수광소자; 를 포함하고, 상기 구동 트랜지스터는 상기 수광소자의 출력 전압을 상기 화소 회로의 출력 라인에 전달하는 버퍼(buffer)로서 기능하는 것을 특징으로 한다.

Description

광학 지문 센싱 회로를 포함한 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치{pixel circuit including optical fingerprint sensing circuit, Method for driving the pixel circuit and Display device}
본 발명은 광학 지문 센싱 회로를 포함한 화소 회로, 광학 지문 센싱 회로를 포함한 화소 회로의 구동 방법 및 광학 지문 센싱 회로를 포함한 화소 회로를 포함하는 표시 장치에 관한 것이다.
화상 표시 장치는 노트북 컴퓨터, 태블릿 피시(tablet PC), 스마트폰(smart phone), 개인 휴대용 정보 단말기(Personal Digital Assistant), 현금 자동 입출금기(Automated Teller Machine), 검색 안내 시스템 등과 같은 컴퓨터 기반 시스템(computer based system)에서 사용되고 있다. 이들 시스템에는 통상적으로 개인 사생활과 관련된 개인정보는 물론 영업정보나 영업기밀과 같이 비밀을 요하는 많은 데이터가 저장되어 있기 때문에, 이들 데이터를 보호하기 위해서는 보안을 강화해야 할 필요성이 있다.
이를 위해 손가락의 지문을 이용하여 시스템의 등록이나 인증을 수행함으로써 보안성을 강화할 수 있는 지문 인식 소자를 포함한 화상 표시 장치에 대한 연구가 활발히 진행되고 있다.
일반적으로 지문 센싱 회로를 갖는 화상 표시 장치는 광학 센싱 방식 또는 정전 용량 방식으로 지문을 인식한다.
광학 센싱 방식으로 지문을 인식하는 화상 표시 장치는 표시 패널에 지문 센서로써 수광 소자를 포함한 지문 인식회로가 구비된다. 상기 수광 소자는 표시 패널로부터 출사되어 지문에 의해 반사된 광을 센싱하여 광전류를 생성한다. 이때, 수광 소자(PD)로부터 발생되는 광전류의 양은 광을 반사시킨 물체가 지문의 융선(Ridge)인지 또는 골(Valley)인지에 따라 가변되고, 지문 인식회로는 광전류의 변화량을 통하여 지문의 형태를 인식한다.
광학 센싱 방식으로 지문을 인식하기 위해서는 500PPI 이상의 해상도를 가지는 지문 인식회로가 필요하다. 하지만, 화상 표시 장치의 화소 회로가 차지한 면적으로 인하여 지문 센싱 회로가 500PPI 이상의 해상도를 가지도록 만드는 것에 어려움이 있었다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로, 화소 회로에 하나의 수광 소자를 추가하고, 광학 지문 센싱 회로와 화소 회로가 구동 트랜지스터 또는 문턱 전압(Vth) 보상 트랜지스터를 공유하도록 함으로써, 표시 패널내 집적할 회로의 면적을 줄일 수 있는 지문 센싱 기능을 내재한 화소 회로를 제공하는 것을 기술적 과제로 한다.
본 발명은 전술한 기술적 과제를 해결하기 위하여 다음과 같은 특징을 가진다.
본 발명은, 지문 센싱 회로와 소자를 공유하는 화소 회로로서, 상기 화소 회로는 트랜지스터에 의해 화상을 표시하는 자발광 소자; 및 상기 자발광 소자에서 출사되어 사용자의 지문을 통해 반사된 광을 수광하여 전기신호로 변환하는 수광소자; 를 포함하고, 상기 화소 회로는 상기 수광소자를 통해 생성된 출력 신호를 상기 화소 회로의 출력라인을 통해 읽어내는 것을 특징으로 한다.
상기 화소 회로가 지문 센싱 회로와 공유하는 소자는 구동 트랜지스터, 보상 트랜지스터, 또는 스위치 트랜지스터 중에서 적어도 어느 하나인 것을 특징으로 한다.
상기 구동 트랜지스터는, 상기 자발광 소자를 구동하고, 상기 수광소자의 출력 전압을 상기 화소 회로의 출력 라인에 전달하는 버퍼(buffer)로서 기능하는 것을 특징으로 한다.
상기 보상 트랜지스터는 상기 구동 트랜지스터의 문턱전압(VTH), 이동도, 또는 VDD전압 중 적어도 어느 하나를 보상하는 것을 특징으로 한다.
또한, 상기 화소 회로는, 제 1 트랜지스터, 상기 구동 트랜지스터로 기능하는 제 2 트랜지스터, 상기 보상 트랜지스터로 기능하는 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터 및 제 6 트랜지스터를 포함하고, 상기 제 1 트랜지스터의 제 1 단자는 데이터라인에 연결되고, 상기 제 1 트랜지스터의 제 2 단자는 제 1 노드에 연결되고, 상기 제 1 트랜지스터의 게이트 단자는 n 번째 스캔라인에 연결되고, 상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 2 트랜지스터의 제 2 단자는 제 2 노드에 연결되고, 상기 제 2 트랜지스터의 게이트 단자는 제 3 노드에 연결되고, 상기 제 3 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 3 트랜지스터의 제 2 단자는 상기 제 2 노드에 연결되고, 상기 제 3 트랜지스터의 게이트 단자는 상기 n 번째 스캔라인에 연결되고, 상기 제 4 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 4 트랜지스터의 제 2 단자는 수광소자의 캐소드(Cathode) 단자에 연결되고, 상기 제 4 트랜지스터의 게이트 단자는 제 1 센싱(sensing) 라인에 연결되고, 상기 제 5 트랜지스터의 제 1 단자는 상기 제 2 노드에 연결되고, 상기 제 5 트랜지스터의 제 2 단자는 접지되고, 상기 제 5 트랜지스터의 게이트 단자는 상기 제 1 센싱 라인에 연결되고, 상기 제 6 트랜지스터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 6 트랜지스터의 제 2 단자는 출력 라인에 연결되고, 상기 제 6 트랜지스터의 게이트 단자는 제 2 센싱 라인에 연결되는 것을 특징으로 한다.
또한, 상기 화소 회로는, 제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터, 제 10 트랜지스터, 캐패시터를 더 포함하고, 상기 제 7 트랜지스터의 제 1 단자는 초기화라인에 연결되고, 상기 제 7 트랜지스터의 제 2 단자는 상기 제 3 노드에 연결되고, 상기 제 7 트랜지스터의 게이트 단자는 n-1 번째 스캔라인에 연결되고, 상기 제 8 트랜지스터의 제 1 단자는 초기화라인에 연결되고, 상기 제 8 트랜지스터의 제 2 단자는 상기 자발광 소자의 아노드(anode) 단자에 연결되고, 상기 제 8 트랜지스터의 게이트 단자는 상기 n-1 번째 스캔라인에 연결되고, 상기 제 9 트랜지스터의 제 1 단자는 전원(VDD)에 연결되고, 상기 제 9 트랜지스터의 제 2 단자는 상기 제 1 노드에 연결되고, 상기 제 9 트랜지스터의 게이트 단자는 에미션(emission)라인에 연결되고, 상기 제 10 트랜지스터의 제 1 단자는 상기 제 2 노드에 연결되고, 상기 제 10 트랜지스터의 제 2 단자는 상기 자발광 소자의 아노드 단자에 연결되고, 상기 제 10 트랜지스터의 게이트 단자는 상기 에미션 라인에 연결되고, 상기 캐패시터의 제 1 단자는 상기 전원에 연결되고, 상기 캐패시터의 제 2 단자는 상기 제 3 노드에 연결되고, 상기 자발광 소자의 캐소드 단자 및 상기 수광 소자의 아노드 단자는 접지되는 것을 특징으로 한다.
또한 본 발명은, 상기 n-1 번째 스캔라인의 n-1 번째 스캔신호 및 상기 초기화라인으로부터의 초기화 신호에 기초하여, 상기 제 7 트랜지스터 및 상기 제 8 트랜지스터는 이전 프레임의 데이터를 리셋하고, 상기 n 번째 스캔라인의 n 번째 스캔신호에 기초하여, 상기 제 1 트랜지스터는 상기 제 1 노드에 데이터 신호를 인가하고, 상기 제 3 트랜지스터는 상기 제 2 트랜지스터의 문턱 전압(Vth)을 보상하고, 상기 제 1 센싱 라인의 제 1 센싱 신호 및 상기 수광 소자에 의한 전류에 기초하여, 상기 제 4 트랜지스터는 상기 제 3 노드에 전압을 인가하고, 상기 제 2 트랜지스터의 소스 팔로워(Source Follower) 동작에 의하여 상기 제 3 노드에 인가된 전압을 상기 제 1 노드에 전달하고, 상기 제 2 센싱 라인의 제 2 센싱 신호에 기초하여, 상기 제 6 트랜지스터는 상기 제 1 노드의 전압을 출력 라인으로 출력하는 것을 특징으로 한다.
또한, 상기 수광 소자는, 상기 자발광 소자에서 출력된 빛을 수신하여 전류를 생성하고, 상기 제 1 센싱 라인의 제 1 센싱 신호 및 상기 생성된 전류에 기초하여 상기 제 3 노드에 전압을 인가하고, 상기 제 2 트랜지스터의 소스 팔로워 동작에 의하여 상기 제 3 노드에 인가된 전압을 상기 제 1 노드에 전달하고, 상기 제 2 센싱 라인의 제 2 센싱 신호에 기초하여, 상기 제 6 트랜지스터는 상기 제 1 노드의 전압을 출력 라인으로 출력하는 것을 특징으로 한다.
또한, 본 발명은, 자발광 소자의 수명 보상 기능이 있는 화소 회로로서, 상기 화소 회로는 구동 트랜지스터에 의해 제어되는 구동 전류로 화상을 표시하는 자발광 소자; 및 상기 자발광 소자에서 출사된 광을 수광하여 광전류로 변환하는 수광소자; 를 포함하고, 상기 구동 트랜지스터는 상기 수광소자의 출력 전압을 상기 화소 회로의 출력 라인에 전달하는 버퍼(buffer)로서 기능하며, 상기 화소 회로는 상기 출력 라인으로 출력된 전압을 아날로그 신호에서 디지털 신호로 변환하고, 상기 디지털 신호를 자발광 소자의 밝기 데이터와 대조하고, 상기 대조 결과에 기초하여 상기 자발광 소자의 수명을 획득하고, 상기 대조 결과에 기초하여 상기 구동 트랜지스터에 인가할 전압을 보상하는 것을 특징으로 한다.
또한, 상기 화소 회로는, 제 1 트랜지스터, 상기 구동 트랜지스터로 기능하는 제 2 트랜지스터, 상기 보상 트랜지스터로 기능하는 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 1 캐패시터 및 제 2 캐패시터를 포함하고, 상기 제 1 트랜지스터의 제 1 단자는 데이터라인에 연결되고, 상기 제 1 트랜지스터의 제 2 단자는 제 1 노드에 연결되고, 상기 제 1 트랜지스터의 게이트 단자는 n 번째 스캔라인에 연결되고, 상기 제 2 트랜지스터의 제 1 단자는 제 2 노드에 연결되고, 상기 제 2 트랜지스터의 제 2 단자는 제 3 노드에 연결되고, 상기 제 2 트랜지스터의 게이트 단자는 제 4 노드에 연결되고, 상기 제 3 트랜지스터의 제 1 단자는 상기 제 4 노드에 연결되고, 상기 제 3 트랜지스터의 제 2 단자는 상기 제 3 노드에 연결되고, 상기 제 3 트랜지스터의 게이트 단자는 n-1 번째 스캔라인에 연결되고, 상기 제 4 트랜지스터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 4 트랜지스터의 제 2 단자는 수광 소자의 캐소드(Cathode) 단자에 연결되고, 상기 제 4 트랜지스터의 게이트 단자는 제 1 센싱(sensing) 라인에 연결되고, 상기 제 5 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 5 트랜지스터의 제 2 단자는 접지되고, 상기 제 5 트랜지스터의 게이트 단자는 상기 제 1 센싱 라인에 연결되고, 상기 제 6 트랜지스터의 제 1 단자는 상기 제 2 노드에 연결되고, 상기 제 6 트랜지스터의 제 2 단자는 출력 라인에 연결되고, 상기 제 6 트랜지스터의 게이트 단자는 제 2 센싱 라인에 연결되고, 상기 제 1 캐패시터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 1 캐패시터의 제 2 단자는 상기 제 4 노드에 연결되고, 상기 제 2 캐패시터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 2 캐패시터의 제 2 단자는 접지되는 것을 특징으로 한다.
또한, 상기 화소 회로는, 제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터를 더 포함하고, 상기 제 7 트랜지스터의 제 1 단자는 전원(VDD)에 연결되고, 상기 제 7 트랜지스터의 제 2 단자는 상기 제 1 노드에 연결되고, 상기 제 7 트랜지스터의 게이트 단자는 상기 n-1 번째 스캔라인에 연결되고, 상기 제 8 트랜지스터의 제 1 단자는 상기 전원에 연결되고, 상기 제 8 트랜지스터의 제 2 단자는 상기 제 2 노드에 연결되고, 상기 제 8 트랜지스터의 게이트 단자는 제 1 에미션(emission)라인에 연결되고, 상기 제 9 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 9 트랜지스터의 제 2 단자는 상기 자발광 소자의 아노드 단자에 연결되고, 상기 제 9 트랜지스터의 게이트 단자는 제 2 에미션 라인에 연결되고, 상기 자발광 소자의 캐소드 단자 및 상기 수광 소자의 아노드 단자는 접지되는 것을 특징으로 한다.
또한, 상기 화소 회로는, 제 1 트랜지스터, 상기 구동 트랜지스터로 기능하는 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 및 제 5 트랜지스터를 포함하고, 상기 제 1 트랜지스터의 제 1 단자는 데이터라인에 연결되고, 상기 제 1 트랜지스터의 제 2 단자는 제 1 노드에 연결되고, 상기 제 1 트랜지스터의 게이트 단자는 n번째 스캔라인에 연결되고, 상기 제 2 트랜지스터의 제 1 단자는 제 2 노드에 연결되고, 상기 제 2 트랜지스터의 제 2 단자는 제 3 노드에 연결되고, 상기 제 2 트랜지스터의 게이트 단자는 상기 제 1 노드에 연결되고, 상기 제 3 트랜지스터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 3 트랜지스터의 제 2 단자는 수광 소자의 캐소드(Cathode) 단자에 연결되고, 상기 제 3 트랜지스터의 게이트 단자는 제 1 센싱(sensing) 라인에 연결되고, 상기 제 4 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 4 트랜지스터의 제 2 단자는 접지되고, 상기 제 4 트랜지스터의 게이트 단자는 상기 제 1 센싱 라인에 연결되고, 상기 제 5 트랜지스터의 제 1 단자는 상기 제 2 노드에 연결되고, 상기 제 5 트랜지스터의 제 2 단자는 출력 라인에 연결되고, 상기 제 5 트랜지스터의 게이트 단자는 제 2 센싱 라인에 연결되는 것을 특징으로 한다.
또한, 상기 화소 회로는, 제 6 트랜지스터, 캐패시터를 더 포함하고, 상기 제 6 트랜지스터의 제 1 단자는 전원(VDD)에 연결되고, 상기 제 6 트랜지스터의 제 2 단자는 상기 제 2 노드에 연결되고, 상기 제 6 트랜지스터의 게이트 단자는 에미션(emission)라인에 연결되고, 상기 캐패시터의 제 1 단자는 상기 전원에 연결되고, 상기 캐패시터의 제 2 단자는 상기 제 1 노드에 연결되고, 상기 자발광 소자의 아노드 단자는 상기 제 3 노드에 연결되고, 상기 자발광 소자의 캐소드 단자는 접지되고, 상기 수광 소자의 아노드 단자는 접지되는 것을 특징으로 한다.
본 발명은, 화소 회로에 하나의 수광 소자를 추가하고, 광학 지문 센싱 회로와 화소 회로가 구동 트랜지스터 또는 문턱 전압(Vth) 보상 트랜지스터를 공유하도록 함으로써, 지문 센싱 기능을 내재한 화소 회로를 제공하여 표시 패널내 집적할 회로의 면적을 줄일 수 있는 효과가 있다.
또한, 본 발명은, 수광 소자가 측광한 광량에 기초하여 화소 회로가 자발광 소자에 인가하는 전압을 보상함으로써, 사용 시간에 따른 자발광 소자의 휘도 감소를 방지하고 자발광 소자의 수명을 연장시키는 효과가 있다.
도 1은 종래의 화소 회로 및 지문 센싱 회로를 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 화소 회로를 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 화소 회로의 지문 인식 방법을 나타낸 흐름도.
도 4는 본 발명의 일 실시예에 따라 화소 회로의 동작을 설명하기 위한 회로도.
도 5는 본 발명의 일 실시예에 따라 화소 회로의 동작을 설명하기 위한 회로도.
도 6은 본 발명의 일 실시예에 따라 화소 회로의 동작을 설명하기 위한 회로도.
도 7은 본 발명의 일 실시예에 따라 화소 회로의 동작을 설명하기 위한 회로도.
도 8은 본 발명의 일 실시예에 따른 화소 회로의 수명 보상 기능을 설명하기 위한 흐름도.
도 9는 본 발명의 일 실시예에 따른 화소 회로를 나타낸 도면.
도 10는 본 발명의 일 실시예에 따른 화소 회로를 나타낸 도면.
개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명이 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.
본 발명의 일 실시예에 따르면 "부"는 프로세서 및 메모리로 구현될 수 있다. 용어 "프로세서" 는 범용 프로세서, 중앙 처리 장치 (CPU), 마이크로프로세서, 디지털 신호 프로세서 (DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서는, "프로세서" 는 주문형 반도체 (ASIC), 프로그램가능 로직 디바이스 (PLD), 필드 프로그램가능 게이트 어레이 (FPGA) 등을 지칭할 수도 있다. 용어 "프로세서" 는, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다.
용어 "메모리"는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. 용어 메모리는 임의 액세스 메모리 (RAM), 판독-전용 메모리 (ROM), 비-휘발성 임의 액세스 메모리 (NVRAM), 프로그램가능 판독-전용 메모리 (PROM), 소거-프로그램가능 판독 전용 메모리 (EPROM), 전기적으로 소거가능 PROM (EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.
아래에서는 첨부한 도면을 참고하여 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략한다.
광학 센싱 방식으로 지문을 인식하기 위해서는 500PPI 이상의 해상도를 가지는 지문 인식회로가 필요하다. 도 1을 참조하면, 기존의 자발광 소자 표시 장치는 지문 센싱 회로(110) 및 화소 회로(120)를 각각 포함하고 있다. 하지만, 자발광 소자 표시 장치의 화소 회로(120)가 차지한 면적으로 인하여 지문 센싱 회로(110)가 500PPI 이상의 해상도를 가지도록 만드는 것에 어려움이 있었다.
상기 자발광 소자에는 OLED, QD-LED(quantum dot-LED), Micro-LED 등이 포함될 수 있다.
실시예 1
도 2는 본 발명의 일 실시예에 따른 화소 회로를 나타낸 도면이다.
본 발명의 일 실시예에 따른 화소 회로(200)는 광학 지문 센싱 회로와 트랜지스터를 공유할 수 있다. 구체적으로 상기 화소 회로(200)는 광학 지문 센싱 회로와 구동 트랜지스터로 기능하는 제 2 트랜지스터(M4, 212) 및 상기 제2 트랜지스터의 문턱 전압(Vth), 이동도, 또는 VDD전압 중 적어도 어느 하나를 보상하는 보상 트랜지스터로 기능하는 제 3 트랜지스터(M2, 213)를 공유할 수 있다. 광학 지문 센싱 회로와 화소 회로는 구동 트랜지스터 및 보상 트랜지스터를 공유하여, 소자의 개수를 줄이고 표시 패널내에 집적할 회로의 면적을 줄일 수 있다.
광학 지문 센싱 회로를 포함한 화소 회로(200)는, 제 1 트랜지스터(M3, 211), 제 2 트랜지스터(M4, 212), 제 3 트랜지스터(M2, 213), 제 4 트랜지스터(M8, 214), 제 5 트랜지스터(M9, 215) 및 제 6 트랜지스터(M10, 216)를 포함할 수 있다.
제 1 트랜지스터(211), 제 2 트랜지스터(212), 제 3 트랜지스터(213), 제 4 트랜지스터(214), 제 5 트랜지스터(215) 및 제 6 트랜지스터(216)는 제 1 단자, 제 2 단자 및 게이트 단자를 포함할 수 있다. 제 1 단자 또는 제 2 단자는 소스 단자 또는 드레인 단자일 수 있다. 제 1 트랜지스터(211), 제 2 트랜지스터(212), 제 3 트랜지스터(213), 제 4 트랜지스터(214), 제 5 트랜지스터(215) 및 제 6 트랜지스터(216)는 게이트 단자의 신호에 따라 턴온(Turn-ON)되거나 턴오프(Turn-OFF)될 수 있다.
제 1 트랜지스터(211)의 제 1 단자는 데이터(Data)라인에 연결되고, 제 1 트랜지스터(211)의 제 2 단자는 제 1 노드(221)에 연결되고, 상기 제 1 트랜지스터(211)의 게이트 단자는 n 번째 스캔라인(Scan(n))에 연결된다.
제 2 트랜지스터(212)의 제 1 단자는 제 1 노드(221)에 연결되고, 제 2 트랜지스터(212)의 제 2 단자는 제 2 노드(222)에 연결되고, 제 2 트랜지스터(212)의 게이트 단자는 제 3 노드(223)에 연결된다.
제 3 트랜지스터(213)의 제 1 단자는 제 3 노드(223)에 연결되고, 제 3 트랜지스터(213)의 제 2 단자는 제 2 노드(222)에 연결되고, 제 3 트랜지스터(213)의 게이트 단자는 상기 n 번째 스캔라인(Scan(n))에 연결된다.
제 4 트랜지스터(214)의 제 1 단자는 제 3 노드(223)에 연결되고, 제 4 트랜지스터(214)의 제 2 단자는 수광 소자(PD)의 캐소드(Cathode) 단자에 연결되고, 제 4 트랜지스터(214)의 게이트 단자는 제 1 센싱(sensing) 라인(Sen)에 연결된다.
수광 소자(PD)는 자발광 소자로부터 출사되어 사용자의 지문을 통해 반사된 광을 광전류로 변환한다. 상기 수광 소자(PD)는 예를 들어 포토다이오드 일 수 있다. 이때, 수광 소자(PD)로부터 발생되는 광전류의 양은 광을 반사시킨 물체가 지문의 융선(Ridge)인지 또는 골(Valley)인지에 따라 가변된다. 여기서, 골로부터 반사된 광에 의한 제 1 광전류는 융선으로부터 반사된 광에 의한 제2 광전류보다 클 수 있다. 하지만 이에 한정되는 것은 아니며 제 1 광전류는 제 2 광전류보다 작거나 같을 수 있다.
제 5 트랜지스터(215)의 제 1 단자는 제 2 노드(222)에 연결되고, 제 5 트랜지스터(215)의 제 2 단자는 접지되고, 제 5 트랜지스터(215)의 게이트 단자는 제 1 센싱 라인(Sen)에 연결된다.
제 6 트랜지스터(216)의 제 1 단자는 제 1 노드(221)에 연결되고, 제 6 트랜지스터(216)의 제 2 단자는 출력 라인(OUT)에 연결되고, 제 6 트랜지스터(216)의 게이트 단자는 제 2 센싱 라인(Sen2)에 연결된다.
또한, 화소 회로(200)는 제 7 트랜지스터(M1), 제 8 트랜지스터(M7), 제 9 트랜지스터(M5), 제 10 트랜지스터(M6), 캐패시터(CST), 및 자발광 소자를 더 포함할 수 있다.
제 7 트랜지스터(M1)의 제 1 단자는 초기화라인(Initial)에 연결되고, 제 7 트랜지스터(M1)의 제 2 단자는 제 3 노드(223)에 연결되고, 제 7 트랜지스터(M1)의 게이트 단자는 n-1 번째 스캔라인(Scan(n-1))에 연결될 수 있다.
제 8 트랜지스터(M7)의 제 1 단자는 초기화라인(Initial)에 연결되고, 제 8 트랜지스터(M7)의 제 2 단자는 자발광 소자의 아노드(anode) 단자에 연결되고, 제 8 트랜지스터의 게이트 단자는 상기 n-1 번째 스캔라인(Scan(n-1))에 연결될 수 있다.
제 9 트랜지스터(M5)의 제 1 단자는 전원(VDD)에 연결되고, 제 9 트랜지스터(M5)의 제 2 단자는 제 1 노드(221)에 연결되고, 제 9 트랜지스터(M5)의 게이트 단자는 에미션(emission)라인(EM)에 연결될 수 있다.
제 10 트랜지스터(M6)의 제 1 단자는 제 2 노드(222)에 연결되고, 제 10 트랜지스터(M6)의 제 2 단자는 자발광 소자의 아노드 단자에 연결되고, 제 10 트랜지스터(M6)의 게이트 단자는 에미션 라인(EM)에 연결될 수 있다.
캐패시터의 제 1 단자는 전원(VDD)에 연결되고, 캐패시터의 제 2 단자는 제 3 노드(223)에 연결될 수 있다. 캐패시터는 스토리지 캐패시터일 수 있다. 캐패시터는 제 2 단자에 인가된 수광 소자의 전류에 따른 전압과 전원(VDD)에 인가된 전압 간의 차전압을 일정하게 유지할 수 있다.
자발광 소자의 캐소드 단자 및 수광 소자의 아노드 단자는 접지될 수 있다.
도 1을 다시 참조하면, 종래 기술의 지문 센싱 회로(110)는 7개의 트랜지스터와 2개의 캐패시터를 포함한다. 또한 종래 기술의 화소 회로(120)는 7개의 트랜지스터와 1개의 캐패시터를 포함한다. 즉, 종래 기술에 따른 지문 센싱 회로(110) 및 화소 회로(120)는 총 14개의 트랜지스터와 3개의 캐패시터를 포함할 수 있다. 하지만 도 2 에 따른 본 발명의 일 실시예에 따르면 10개의 트랜지스터와 1개의 캐패시터를 포함한다. 회로를 구성하는 소자의 수가 감소됨으로써, 본 발명의 일 실시예에 따른 화소 회로는 고해상도로 화면을 표시할 수 있으면서도, 지문 인식을 정확하게 할 수 있다.
자발광 소자는 제 10 트랜지스터(M6)의 턴온에 의해 유입되는 데이터 전류에 따라 발광한다. 이를 위해, 자발광 소자는 애노드 단자와과 캐소드 단자 사이에 형성된 유기 발광셀을 포함한다. 여기서, 유기 발광셀은 정공 수송층/유기 발광층/전자 수송층의 구조, 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층의 구조를 가지도록 형성될 수 있다. 또한, 유기 발광셀에는 유기발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층이 추가로 형성될 수 있다.
화소 회로(200)는 초기화라인(Initial)으로부터 초기화 신호를 수신할 수 있다. 화소 회로는 데이터 라인(Data)으로부터 데이터 신호를 획득할 수 있다. 화소 회로는 에미션(emission) 라인으로부터 에미션 신호를 수신할 수 있다. 화소 회로는 n 번째 스캔 라인으로부터 n번째 스캔 신호를 수신할 수 있다. 화소 회로는 n-1번째 스캔 라인으로부터 n-1번째 스캔 신호를 수신할 수 있다. n은 양의 정수 일 수 있다. n은 화소 회로에서 표시될 영상의 프레임을 나타낼 수 있다. 예를들어 n번째 스캔 신호는 n번째 프레임에 대한 스캔 신호일 수 있다.
화소 회로(200)를 포함하는 시스템은 n 번째 스캔 신호, n-1번째 스캔 신호, 초기화 신호, 데이터 신호 및 에미션 신호 중 적어도 하나를 조작하여, 자발광 소자를 발광시킬 수 있다. 시스템은 프로세서 또는 메모리를 포함할 수 있으며, 프로세서는 메모리에 포함된 명령어 또는 데이터에 따라 n 번째 스캔 신호, n-1번째 스캔 신호, 초기화 신호, 데이터 신호 및 에미션 신호 중 적어도 하나를 조작할 수 있다. 아래에서는 화소 회로의 지문 인식 방법에 대하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 화소 회로의 지문 인식 방법을 나타낸 흐름도이다.
화소 회로(200)를 포함하는 시스템은 n 번째 스캔 신호, n-1번째 스캔 신호, 초기화 신호, 데이터 신호, 에미션 신호, 제 1 센싱 신호, 및 제 2 센싱 신호 중 적어도 하나를 조작하여 도 3 의 310 내지 350 단계를 수행할 수 있다.
화소 회로(200)를 포함하는 시스템은 이전 프레임 데이터를 리셋하는 단계(310)를 수행할 수 있다. 화소 회로(200)를 포함하는 시스템은 데이터 신호 및 n번째 스캔 신호 중 적어도 하나에 기초하여 제 2 트랜지스터의 문턱 전압(Vth)을 보상하고, 데이터 신호를 인가하는 단계(320)를 수행할 수 있다. 화소 회로(200)를 포함하는 시스템은 수광 소자에 의한 전류에 기초하여 제 2 트랜지스터의 게이트 단자 전압 변화시키는 단계(330)를 수행할 수 있다. 화소 회로(200)를 포함하는 시스템은 소스 팔로워 동작을 통해서 제 2 트랜지스터의 게이트 단자 전압을 제 2 트랜지스터의 제 1 단자에 전달하는 단계(340)를 수행할 수 있다. 화소 회로(200)를 포함하는 시스템은 제 2 트랜지스터의 제 1 단자의 전압을 출력 라인으로 출력하는 단계(350)를 수행할 수 있다.
도 3 의 각 단계에 대해서는 도 4 내지 도 7과함께 보다 자세히 설명한다.
도 4는 본 발명의 일 실시예에 따라 화소 회로의 동작을 설명하기 위한 회로도이다.
화소 회로(200)를 포함하는 시스템은 초기화 페이즈를 수행할 수 있다. 화소 회로(200)를 포함하는 시스템은 이전 프레임 데이터를 리셋하는 단계(310)를 수행할 수 있다. 단계(310)에서 제 7 트랜지스터 및 제 8 트랜지스터(410)가 동작할 수 있다. 시스템은 화소 회로(200)에 n-1 번째 스캔신호 및 초기화 신호 중 적어도 하나를 전송할 수 있다. 화소 회로(200)는 n-1 번째 스캔라인(Scan(n-1))으로부터 n-1 번째 스캔신호를 수신할 수 있다. 화소 회로(200)는 초기화라인(Initial)으로부터 초기화 신호를 수신할 수 있다. n-1 번째 스캔신호 및 초기화 신호에 기초하여, 제 7 트랜지스터(M1) 및 상기 제 8 트랜지스터(M7)는 이전 프레임의 데이터를 리셋할 수 있다.
도 5는 본 발명의 일 실시예에 따라 화소 회로의 동작을 설명하기 위한 회로도이다.
화소 회로(200)를 포함하는 시스템은 문턱 전압 보상 페이즈를 수행할 수 있다. 화소 회로(200)를 포함하는 시스템은 제 2 트랜지스터의 문턱 전압(Vth)을 보상하고, 데이터 신호를 인가하는 단계(320)를 수행할 수 있다. 단계(320)에서 제 1 트랜지스터(510, M3) 및 제 3 트랜지스터(520, M2)가 동작할 수 있다. 시스템은 화소 회로(200)에 n 번째 스캔신호 및 데이터 신호 중 적어도 하나를 전송할 수 있다. 화소 회로(200)는 n 번째 스캔라인(Scan(n))으로부터 n 번째 스캔신호를 수신할 수 있다. 화소 회로(200)는 데이터라인(Data)으로부터 데이터 신호를 수신할 수 있다. n 번째 스캔신호에 기초하여, 제 1 트랜지스터(510)는 제 1 노드(221)에 데이터 신호를 인가할 수 있다. n 번째 스캔신호에 기초하여, 제 3 트랜지스터(520)는 제 2 트랜지스터(M4)의 문턱 전압(Vth)을 보상할 수 있다.
도 6은 본 발명의 일 실시예에 따라 화소 회로의 동작을 설명하기 위한 회로도이다.
화소 회로(200)를 포함하는 시스템은 인테그레이션 페이즈(integration phase)를 수행할 수 있다. 인테그레이션 페이즈는 수광 소자에 의한 전류에 기초하여 제 2 트랜지스터의 게이트 단자 전압을 변화시키는 단계(330)를 포함할 수 있다. 인테그레이션 페이즈는 소스 팔로워 동작을 통해서 제 2 트랜지스터의 게이트 단자 전압을 제 2 트랜지스터의 제 1 단자에 전달하는 단계(340)를 포함할 수 있다.
단계(330)에서 제 4 트랜지스터(610)가 동작할 수 있다. 화소 회로(200)를 포함하는 시스템은 화소 회로(200)에 제 1 센싱 신호를 전송할 수 있다. 화소 회로(200)는 제 1 센싱 라인(Sen)으로부터 제 1 센싱 신호를 수신할 수 있다. 수광 소자(PD)는 수신한 광량에 따라 전류를 생성할 수 있다. 제 1 센싱 신호 및 수광 소자(PD)에 의한 전류에 기초하여, 제 4 트랜지스터(610)는 제 3 노드(630)에 전압을 인가할 수 있다.
단계(340)에서 제 2 트랜지스터(620)가 동작할 수 있다. 제 2 트랜지스터(620)의 소스 팔로워(Source Follower) 동작에 의하여 제 3 노드(630)에 인가된 전압은 상기 제 1 노드(640)에 전달될 수 있다. 이때, 지문에 의해 반사된 빛을 수광한 수광 소자가 생성하는 광전류는 수 프레임 동안 integration 된다. 구체적으로 제 4 트랜지스터(610)가 동작하여 상기 수광 소자가 변환환 광전류를 전압으로 변환하여 제 3 노드(630)에 인가하고, 상기 제 2 트랜지스터(620)가 동작하여 하여 상기 제 3 노드(630)의 전압을 제 1 노드(610)에 전달한다. 즉, 상기 제 2 트랜지스터(620)는 소스 팔로워, 즉 버퍼로 기능한다.
도 7은 본 발명의 일 실시예에 따라 화소 회로의 동작을 설명하기 위한 회로도이다.
화소 회로(200)를 포함하는 시스템은 센스 페이즈(sense phase)를 수행할 수 있다. 화소 회로(200)를 포함하는 시스템은 제 2 트랜지스터의 제 1 단자의 전압을 출력 라인으로 출력하는 단계(350)를 수행할 수 있다. 단계(350)에서 제 6 트랜지스터(710)가 동작할 수 있다. 시스템은 화소 회로(200)에 제 2 센싱 신호를 전송할 수 있다. 화소 회로(200)는 제 2 센싱 라인(Sen2)으로부터 제 2 센싱 신호를 수신할 수 있다. 제 2 센싱 신호에 기초하여, 제 6 트랜지스터(710)는 제 1 노드(720)의 전압을 출력 라인(0UT)으로 출력할 수 있다. 시스템은 화소 회로(200)의 출력을 데이터로서 수신할 수 있다. 또한, 시스템은 복수의 화소 회로들로부터 수신한 데이터에 기초하여 지문 인식을 할 수 있다.
도 8은 본 발명의 일 실시예에 따른 화소 회로의 수명 보상 기능을 설명하기 위한 흐름도이다.
아래에서는 도 2의 화소 회로(200)와 함께 도 8을 설명한다.
본 발명의 화소 회로는 수광 소자(PD) 및 자발광 소자를 포함할 수 있다. 자발광 소자는 사용 시간이 늘어남에 따라 휘도가 서서히 줄어드는 문제점이 발생할 수 있다. 화소 회로(200)를 포함하는 시스템은 수광 소자(PD) 및 자발광 소자를 이용하여 화소 회로의 수명 보상 기능을 수행할 수 있다.
자발광 소자가 빛을 내면, 수광 소자(PD)는 자발광 소자의 빛을 수신할 수 있다. 시스템은 수광 소자(PD)가 수신한 빛의 양에 기초하여 자발광 소자의 광량을 측정할 수 있다. 시스템은 측정된 광량에 기초하여 화소 회로에 인가하는 전압을 보상할 수 있다. 전압이 보상되므로 화소 회로의 자발광 소자는 사용 시간에 따른 휘도의 감소를 줄일 수 있다.
이하에서, 화소 회로의 수명 보상 기능을 보다 자세히 설명한다.
화소 회로를 포함하는 시스템은 자발광 소자의 수명 보상 기능을 수행할 것을 결정하는 단계(810)를 수행할 수 있다. 시스템은 화소 회로 및 광학 지문 센싱 회로를 동작시키는 단계(820)를 수행할 수 있다. 시스템은 신호 검출 및 아날로그-디지털 변환하는 단계(830)를 수행할 수 있다. 시스템은 변환 결과를 보정하여 자발광 소자의 밝기 데이터와 대조하는 단계(840)를 수행할 수 있다. 시스템은 자발광 소자의 수명 값을 저장하는 단계(850)를 수행할 수 있다. 시스템은 보상된 자발광 소자의 데이터를 입력하는 단계(860)를 수행할 수 있다.
시스템이 자발광 소자의 수명 보상 기능을 수행할 것을 결정한 경우, 시스템은 화소 회로 및 광학 지문 센싱 회로를 동작시키는 단계(820)를 수행할 수 있다. 여기서 화소 회로는 자발광 소자가 빛을 내게 하는 회로를 의미한다. 또한, 광학 지문 센싱 회로는 수광 소자가 빛을 수신하기 위한 회로를 의미한다. 본 발명의 일 실시예에 따르면 화소 회로 및 광학 지문 센싱 회로는 적어도 하나의 트랜지스터 또는 캐패시터를 공유할 수 있다. 하지만 이에 한정되는 것은 아니다. 적어도 하나의 트랜지스터 또는 캐패시터를 공유하지 않는 화소 회로 및 광학 지문 센싱 회로를 포함하는 시스템은 도 8의 단계에 따른 수명 보상 기능을 수행할 수 있음은 관련 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
시스템은 화소 회로의 자발광 소자가 빛을 내도록 제어할 수 있다. 수광 소자(PD)는 자발광 소자에서 출력된 빛을 수신하여 전류를 생성할 수 있다. 제 1 센싱 라인(Sen)의 제 1 센싱 신호 및 생성된 전류에 기초하여, 제 4 트랜지스터(214)는 제 3 노드(223)에 전압을 인가할 수 있다. 제 2 트랜지스터(212)의 소스 팔로워 동작에 의하여 제 3 노드(223)에 인가된 전압은 제 1 노드(221)에 전달될 수 있다. 제 2 센싱 라인(Sen2)의 제 2 센싱 신호에 기초하여, 제 6 트랜지스터(216)는 제 1 노드(221)의 전압을 출력 라인(OUT)으로 출력할 수 있다. 시스템은 출력된 신호를 수신할 수 있다.
시스템은 신호 검출 및 아날로그-디지털 변환하는 단계(830)를 수행할 수 있다. 상기 수신된 신호는 전압 또는 전류 값을 가질 것이므로, 시스템은 상기 수신된 신호를 아날로그에서 디지털로 변환할 수 있다.
시스템은 변환 결과를 보정하여 자발광 소자의 밝기 데이터와 대조하는 단계(840)를 수행할 수 있다. 시스템은 디지털로 변환된 신호를 보정할 수 있다. 시스템은 보정된 신호를 이미 저장된 밝기 데이터와 대조할 수 있다. 이미 저장된 밝기 데이터는 이전 보상 기능의 수행에서 저장된 데이터 일 수 있다. 또는 정상 동작 화소 회로의 밝기 데이터일 수 있다.
시스템은 자발광 소자의 수명 값을 저장하는 단계(850)를 수행할 수 있다. 자발광 소자의 수명 값은 자발광 소자의 광량이 임계 광량으로 줄어들기까지 남은 시간을 나타낼 수 있다. 시스템은 자발광 소자의 사용시간에 따른 광량의 변화에 대한 데이터를 가지고 있을 수 있다. 시스템은 현재 자발광 소자의 광량에 기초하여 예측 수명을 획득할 수 있다. 또한 시스템은 자발광 소자의 예측 수명을 메모리에 저장할 수 있다.
본 발명의 일 실시예에 따르면 시스템은 보상된 자발광 소자의 데이터를 입력하는 단계(860)를 수행할 수 있다. 예를 들어 시스템은 화소 회로(200)에 데이터 신호를 전송할 수 있다. 데이터 신호는 소정의 전압을 가질 수 있다. 화소 회로(200)는 데이터라인으로부터 데이터 신호를 수신할 수 있다. 시스템은 자발광 소자의 광량을 보상하기 위하여 데이터 신호의 전압의 크기를 줄이거나 늘일 수 있다. 화소 회로는 변화된 데이터 신호에 기초하여 자발광 소자에 인가될 전류 또는 전압의 크기를 늘릴 수 있다. 자발광 소자는 인가된 전류 또는 전압에 기초하여 최적의 휘도를 유지할 수 있다.
본 발명의 다른 실시예에 따르면 시스템은 단계(840)의 대조 결과 또는 단계(850)의 수명 값 중 적어도 하나에 기초하여 화소 회로(220)에 인가할 전압을 보상할 수 있다. 시스템은 데이터 신호, 초기화 신호 및 전원(VDD) 중 적어도 하나의 신호의 전압 값을 보상할 수 있다. 보상은 전압 값을 늘리거나 줄이는 것을 의미할 수 있다. 시스템은 화소 회로(200)에 인가할 전압을 보상하여 자발광 소자의 휘도를 시간이 지나더라도 일정하게 유지할 수 있다.
실시예 2
도 9는 본 발명의 일 실시예에 따른 화소 회로를 나타낸 도면이다.
광학 지문 센싱 회로를 포함한 화소 회로(900)는 내부보상을 이용한 디스플레이 패널 내 화소 회로의 트렌지스터를 공유하여 광학 방식 지문 센싱이 가능한 구조를 구현한 것이다. 붉은 색으로 표시된 부분이 광학 방식 지문 센싱을 위해 추가된 구성들일 수 있다.
광학 지문 센싱 회로를 포함한 화소 회로(900)는, 제 1 트랜지스터(911, T1), 제 2 트랜지스터(912, T4), 제 3 트랜지스터(913, T5), 제 4 트랜지스터(914, T7), 제 5 트랜지스터(915, T9), 제 6 트랜지스터(916, T8), 제 1 캐패시터(C1) 및 제 2 캐패시터(C2)를 포함할 수 있다.
제 1 트랜지스터(911)의 제 1 단자는 데이터라인에 연결되고, 제 1 트랜지스터(911)의 제 2 단자는 제 1 노드(921)에 연결되고, 제 1 트랜지스터(911)의 게이트 단자는 n 번째 스캔라인(Scan(n))에 연결될 수 있다.
제 2 트랜지스터(912)의 제 1 단자는 제 2 노드(922)에 연결되고, 제 2 트랜지스터(912)의 제 2 단자는 제 3 노드(923)에 연결되고, 제 2 트랜지스터(912)의 게이트 단자는 제 4 노드(924)에 연결될 수 있다.
제 3 트랜지스터(913)의 제 1 단자는 제 4 노드(924)에 연결되고, 제 3 트랜지스터(913)의 제 2 단자는 제 3 노드(923)에 연결되고, 제 3 트랜지스터(913)의 게이트 단자는 n-1 번째 스캔라인(Scan(n-1))에 연결될 수 있다.
제 4 트랜지스터(914)의 제 1 단자는 제 1 노드(921)에 연결되고, 제 4 트랜지스터(914)의 제 2 단자는 수광 소자의 캐소드(Cathode) 단자에 연결되고, 제 4 트랜지스터(914)의 게이트 단자는 제 1 센싱(sensing) 라인(Sen)에 연결될 수 있다.
제 5 트랜지스터(915)의 제 1 단자는 제 3 노드(923)에 연결되고, 제 5 트랜지스터(915)의 제 2 단자는 접지되고, 제 5 트랜지스터(915)의 게이트 단자는 제 1 센싱 라인(Sen)에 연결될 수 있다.
제 6 트랜지스터(916)의 제 1 단자는 제 2 노드(922)에 연결되고, 제 6 트랜지스터(916)의 제 2 단자는 출력 라인(OUT)에 연결되고, 제 6 트랜지스터(916)의 게이트 단자는 제 2 센싱 라인(Sen2)에 연결될 수 있다.
제 1 캐패시터(C1)의 제 1 단자는 제 1 노드(921)에 연결되고, 제 1 캐패시터(C1)의 제 2 단자는 제 4 노드(924)에 연결될 수 있다.
제 2 캐패시터(C2)의 제 1 단자는 제 1 노드(921)에 연결되고, 제 2 캐패시터(C2)의 제 2 단자는 접지될 수 있다.
화소 회로(900)는 제 7 트랜지스터(T2), 제 8 트랜지스터(T3), 제 9 트랜지스터(T6) 및 자발광 소자를 더 포함할 수 있다.
제 7 트랜지스터(T2)의 제 1 단자는 전원(VDD)에 연결되고, 제 7 트랜지스터(T2)의 제 2 단자는 제 1 노드(921)에 연결되고, 제 7 트랜지스터(T2)의 게이트 단자는 상기 n-1 번째 스캔라인(Scan(n-1))에 연결될 수 있다.
제 8 트랜지스터(T3)의 제 1 단자는 전원(VDD)에 연결되고, 제 8 트랜지스터(T3)의 제 2 단자는 제 2 노드(922)에 연결되고, 제 8 트랜지스터(T3)의 게이트 단자는 제 1 에미션(emission) 라인(EM1)에 연결될 수 있다.
제 9 트랜지스터(T6)의 제 1 단자는 제 3 노드(923)에 연결되고, 제 9 트랜지스터(T6)의 제 2 단자는 자발광 소자의 아노드 단자에 연결되고, 제 9 트랜지스터(T6)의 게이트 단자는 제 2 에미션 라인(EM2)에 연결될 수 있다.
자발광 소자의 캐소드 단자 및 수광 소자(PD)의 아노드 단자는 접지될 수 있다.
화소 회로(900)는 9개의 트랜지스터와 2개의 캐패시터를 사용한다. 화소 회로(900)는 적은 수의 소자를 이용한 광학 지문 센신 회로를 포함한 화소 회로이므로, 화소 회로(900)는 고해상도로 화면을 표시할 수 있으면서도, 지문 인식을 정확하게 할 수 있다.
실시예 3
도 10는 본 발명의 일 실시예에 따른 화소 회로를 나타낸 도면이다.
광학 지문 센싱 회로를 포함한 화소 회로(1000)는 대형 TV 패널에서 사용중인 외부보상을 이용한 디스플레이 패널 내 화소 회로의 트렌지스터를 공유하여 광학 방식 지문 센싱이 가능한 구조를 구현한 것이다. 제 3 트랜지스터(1013, M4), 제 4 트랜지스터(1014, M5), 제 5 트랜지스터(1015, M6) 및 수광 소자(PD)가 광학 방식 지문 센싱을 위해 추가된 구성들일 수 있다. 모바일 패널에 화소 회로(1000)를 집적할 경우, 트렌지스터 수와 신호수 감소로 인해 면적이 최소화 될 수 있다.
광학 지문 센싱 회로를 포함한 화소 회로(1000)는, 제 1 트랜지스터(1011, M1), 제 2 트랜지스터(1012, M2), 제 3 트랜지스터(1013, M4), 제 4 트랜지스터(1014, M5), 제 5 트랜지스터(1015, M6)를 포함할 수 있다.
제 1 트랜지스터(1011)의 제 1 단자는 데이터라인(Data)에 연결되고, 제 1 트랜지스터(1011)의 제 2 단자는 제 1 노드(1021)에 연결되고, 제 1 트랜지스터(1011)의 게이트 단자는 n번째 스캔라인(Scan(n))에 연결될 수 있다.
제 2 트랜지스터(1012)의 제 1 단자는 제 2 노드(1022)에 연결되고, 제 2 트랜지스터(1012)의 제 2 단자는 제 3 노드(1023)에 연결되고, 제 2 트랜지스터(1012)의 게이트 단자는 제 1 노드(1021)에 연결될 수 있다.
제 3 트랜지스터(1013)의 제 1 단자는 제 1 노드(1021)에 연결되고, 제 3 트랜지스터(1013)의 제 2 단자는 수광 소자(PD)의 캐소드(Cathode) 단자에 연결되고, 제 3 트랜지스터(1013)의 게이트 단자는 제 1 센싱(sensing) 라인(Sen)에 연결될 수 있다.
제 4 트랜지스터(1014)의 제 1 단자는 제 3 노드(1023)에 연결되고, 제 4 트랜지스터(1014)의 제 2 단자는 접지되고, 제 4 트랜지스터(1014)의 게이트 단자는 제 1 센싱 라인(Sen)에 연결될 수 있다.
제 5 트랜지스터(1015)의 제 1 단자는 제 2 노드(1022)에 연결되고, 제 5 트랜지스터(1015)의 제 2 단자는 출력 라인(OUT)에 연결되고, 제 5 트랜지스터(1015)의 게이트 단자는 제 2 센싱 라인(Sen2)에 연결될 수 있다.
화소 회로(1000)는 제 6 트랜지스터(M3), 캐패시터(CST) 및 자발광 소자를 더 포함하고,
제 6 트랜지스터(M3)의 제 1 단자는 전원(VDD)에 연결되고, 제 6 트랜지스터(M3)의 제 2 단자는 제 2 노드(1022)에 연결되고, 제 6 트랜지스터(M3)의 게이트 단자는 에미션(emission)라인(EM)에 연결될 수 있다.
캐패시터(CST)의 제 1 단자는 전원(VDD)에 연결되고, 캐패시터(CST)의 제 2 단자는 제 1 노드(1021)에 연결될 수 있다.
자발광 소자의 아노드 단자는 제 3 노드(1023)에 연결되고, 자발광 소자의 캐소드 단자는 접지될 수 있다. 수광 소자(PD)의 아노드 단자는 접지될 수 있다.
화소 회로(1000)는 6개의 트랜지스터와 1개의 캐패시터를 사용한다. 화소 회로(1000)는 적은 수의 소자를 이용한 광학 지문 센신 회로를 포함한 화소 회로이므로, 화소 회로(1000)는 고해상도로 화면을 표시할 수 있으면서도, 지문 인식을 정확하게 할 수 있다.
이제까지 다양한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)와 같은 저장매체를 포함한다.
200: 화소 회로
211: 제 1 트랜지스터
212: 제 2 트랜지스터
213: 제 3 트랜지스터
214: 제 4 트랜지스터
215: 제 5 트랜지스터
216: 제 6 트랜지스터
221: 제 1 노드
222: 제 2 노드
223: 제 3 노드

Claims (13)

  1. 지문 센싱 회로와 소자를 공유하는 화소 회로로서,
    상기 화소 회로는 트랜지스터에 의해 화상을 표시하는 자발광 소자; 및
    상기 자발광 소자에서 출사되어 사용자의 지문을 통해 반사된 광을 수광하여 전기신호로 변환하는 수광소자; 를 포함하고,
    상기 화소 회로는 상기 수광소자를 통해 생성된 출력 신호를 상기 화소 회로의 출력라인을 통해 읽어내는 것을 특징으로 하는 화소 회로.
  2. 제1항에 있어서,
    상기 화소 회로가 지문 센싱 회로와 공유하는 소자는
    구동 트랜지스터, 보상 트랜지스터, 또는 스위치 트랜지스터 중에서 적어도 어느 하나인 것을 특징으로 하는 화소 회로.
  3. 제2항에 있어서,
    상기 구동 트랜지스터는, 상기 자발광 소자를 구동하고, 상기 수광소자의 출력 전압을 상기 화소 회로의 출력 라인에 전달하는 버퍼(buffer)로서 기능하는 것을 특징으로 하는 화소 회로.
  4. 제2항에 있어서,
    상기 보상 트랜지스터는 상기 구동 트랜지스터의 문턱전압(VTH), 이동도, 또는 VDD전압 중 적어도 어느 하나를 보상하는 것을 특징으로 하는 화소 회로.
  5. 제2항에 있어서,
    상기 화소 회로는,
    제 1 트랜지스터, 상기 구동 트랜지스터로 기능하는 제 2 트랜지스터, 상기 보상 트랜지스터로 기능하는 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터 및 제 6 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 제 1 단자는 데이터라인에 연결되고, 상기 제 1 트랜지스터의 제 2 단자는 제 1 노드에 연결되고, 상기 제 1 트랜지스터의 게이트 단자는 n 번째 스캔라인에 연결되고,
    상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 2 트랜지스터의 제 2 단자는 제 2 노드에 연결되고, 상기 제 2 트랜지스터의 게이트 단자는 제 3 노드에 연결되고,
    상기 제 3 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 3 트랜지스터의 제 2 단자는 상기 제 2 노드에 연결되고, 상기 제 3 트랜지스터의 게이트 단자는 상기 n 번째 스캔라인에 연결되고,
    상기 제 4 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 4 트랜지스터의 제 2 단자는 수광소자의 캐소드(Cathode) 단자에 연결되고, 상기 제 4 트랜지스터의 게이트 단자는 제 1 센싱(sensing) 라인에 연결되고,
    상기 제 5 트랜지스터의 제 1 단자는 상기 제 2 노드에 연결되고, 상기 제 5 트랜지스터의 제 2 단자는 접지되고, 상기 제 5 트랜지스터의 게이트 단자는 상기 제 1 센싱 라인에 연결되고,
    상기 제 6 트랜지스터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 6 트랜지스터의 제 2 단자는 출력 라인에 연결되고, 상기 제 6 트랜지스터의 게이트 단자는 제 2 센싱 라인에 연결되는 것을 특징으로 하는 화소 회로.
  6. 제 5 항에 있어서,
    상기 화소 회로는,
    제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터, 제 10 트랜지스터, 캐패시터를 더 포함하고,
    상기 제 7 트랜지스터의 제 1 단자는 초기화라인에 연결되고, 상기 제 7 트랜지스터의 제 2 단자는 상기 제 3 노드에 연결되고, 상기 제 7 트랜지스터의 게이트 단자는 n-1 번째 스캔라인에 연결되고,
    상기 제 8 트랜지스터의 제 1 단자는 초기화라인에 연결되고, 상기 제 8 트랜지스터의 제 2 단자는 상기 자발광 소자의 아노드(anode) 단자에 연결되고, 상기 제 8 트랜지스터의 게이트 단자는 상기 n-1 번째 스캔라인에 연결되고,
    상기 제 9 트랜지스터의 제 1 단자는 전원(VDD)에 연결되고, 상기 제 9 트랜지스터의 제 2 단자는 상기 제 1 노드에 연결되고, 상기 제 9 트랜지스터의 게이트 단자는 에미션(emission)라인에 연결되고,
    상기 제 10 트랜지스터의 제 1 단자는 상기 제 2 노드에 연결되고, 상기 제 10 트랜지스터의 제 2 단자는 상기 자발광 소자의 아노드 단자에 연결되고, 상기 제 10 트랜지스터의 게이트 단자는 상기 에미션 라인에 연결되고,
    상기 캐패시터의 제 1 단자는 상기 전원에 연결되고, 상기 캐패시터의 제 2 단자는 상기 제 3 노드에 연결되고,
    상기 자발광 소자의 캐소드 단자 및 상기 수광 소자의 아노드 단자는 접지되는 것을 특징으로 하는 화소 회로.
  7. 제 6 항에 있어서,
    상기 n-1 번째 스캔라인의 n-1 번째 스캔신호 및 상기 초기화라인으로부터의 초기화 신호에 기초하여, 상기 제 7 트랜지스터 및 상기 제 8 트랜지스터는 이전 프레임의 데이터를 리셋하고,
    상기 n 번째 스캔라인의 n 번째 스캔신호에 기초하여, 상기 제 1 트랜지스터는 상기 제 1 노드에 데이터 신호를 인가하고, 상기 제 3 트랜지스터는 상기 제 2 트랜지스터의 문턱 전압(Vth)을 보상하고,
    상기 제 1 센싱 라인의 제 1 센싱 신호 및 상기 수광 소자에 의한 전류에 기초하여, 상기 제 4 트랜지스터는 상기 제 3 노드에 전압을 인가하고,
    상기 제 2 트랜지스터의 소스 팔로워(Source Follower) 동작에 의하여 상기 제 3 노드에 인가된 전압을 상기 제 1 노드에 전달하고,
    상기 제 2 센싱 라인의 제 2 센싱 신호에 기초하여, 상기 제 6 트랜지스터는 상기 제 1 노드의 전압을 출력 라인으로 출력하는 것을 특징으로 하는 화소 회로.
  8. 제 7 항에 있어서,
    상기 수광 소자는 상기 자발광 소자에서 출력된 빛을 수신하여 전류를 생성하고,
    상기 제 1 센싱 라인의 제 1 센싱 신호 및 상기 생성된 전류에 기초하여 상기 제 3 노드에 전압을 인가하고,
    상기 제 2 트랜지스터의 소스 팔로워 동작에 의하여 상기 제 3 노드에 인가된 전압을 상기 제 1 노드에 전달하고,
    상기 제 2 센싱 라인의 제 2 센싱 신호에 기초하여, 상기 제 6 트랜지스터는 상기 제 1 노드의 전압을 출력 라인으로 출력하는 것을 특징으로 하는 화소 회로.
  9. 제2항에 있어서,
    상기 화소 회로는,
    제 1 트랜지스터, 상기 구동 트랜지스터로 기능하는 제 2 트랜지스터, 상기 보상 트랜지스터로 기능하는 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 1 캐패시터 및 제 2 캐패시터를 포함하고,
    상기 제 1 트랜지스터의 제 1 단자는 데이터라인에 연결되고, 상기 제 1 트랜지스터의 제 2 단자는 제 1 노드에 연결되고, 상기 제 1 트랜지스터의 게이트 단자는 n 번째 스캔라인에 연결되고,
    상기 제 2 트랜지스터의 제 1 단자는 제 2 노드에 연결되고, 상기 제 2 트랜지스터의 제 2 단자는 제 3 노드에 연결되고, 상기 제 2 트랜지스터의 게이트 단자는 제 4 노드에 연결되고,
    상기 제 3 트랜지스터의 제 1 단자는 상기 제 4 노드에 연결되고, 상기 제 3 트랜지스터의 제 2 단자는 상기 제 3 노드에 연결되고, 상기 제 3 트랜지스터의 게이트 단자는 n-1 번째 스캔라인에 연결되고,
    상기 제 4 트랜지스터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 4 트랜지스터의 제 2 단자는 수광 소자의 캐소드(Cathode) 단자에 연결되고, 상기 제 4 트랜지스터의 게이트 단자는 제 1 센싱(sensing) 라인에 연결되고,
    상기 제 5 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 5 트랜지스터의 제 2 단자는 접지되고, 상기 제 5 트랜지스터의 게이트 단자는 상기 제 1 센싱 라인에 연결되고,
    상기 제 6 트랜지스터의 제 1 단자는 상기 제 2 노드에 연결되고, 상기 제 6 트랜지스터의 제 2 단자는 출력 라인에 연결되고, 상기 제 6 트랜지스터의 게이트 단자는 제 2 센싱 라인에 연결되고,
    상기 제 1 캐패시터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 1 캐패시터의 제 2 단자는 상기 제 4 노드에 연결되고,
    상기 제 2 캐패시터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 2 캐패시터의 제 2 단자는 접지되는 것을 특징으로 하는 화소 회로.
  10. 제 9 항에 있어서,
    상기 화소 회로는,
    제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터를 더 포함하고,
    상기 제 7 트랜지스터의 제 1 단자는 전원(VDD)에 연결되고, 상기 제 7 트랜지스터의 제 2 단자는 상기 제 1 노드에 연결되고, 상기 제 7 트랜지스터의 게이트 단자는 상기 n-1 번째 스캔라인에 연결되고,
    상기 제 8 트랜지스터의 제 1 단자는 상기 전원에 연결되고, 상기 제 8 트랜지스터의 제 2 단자는 상기 제 2 노드에 연결되고, 상기 제 8 트랜지스터의 게이트 단자는 제 1 에미션(emission)라인에 연결되고,
    상기 제 9 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 9 트랜지스터의 제 2 단자는 상기 자발광 소자의 아노드 단자에 연결되고, 상기 제 9 트랜지스터의 게이트 단자는 제 2 에미션 라인에 연결되고,
    상기 자발광 소자의 캐소드 단자 및 상기 수광 소자의 아노드 단자는 접지되는 것을 특징으로 하는 화소 회로.
  11. 제2항에 있어서,
    상기 화소 회로는,
    제 1 트랜지스터, 상기 구동 트랜지스터로 기능하는 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 및 제 5 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 제 1 단자는 데이터라인에 연결되고, 상기 제 1 트랜지스터의 제 2 단자는 제 1 노드에 연결되고, 상기 제 1 트랜지스터의 게이트 단자는 n번째 스캔라인에 연결되고,
    상기 제 2 트랜지스터의 제 1 단자는 제 2 노드에 연결되고, 상기 제 2 트랜지스터의 제 2 단자는 제 3 노드에 연결되고, 상기 제 2 트랜지스터의 게이트 단자는 상기 제 1 노드에 연결되고,
    상기 제 3 트랜지스터의 제 1 단자는 상기 제 1 노드에 연결되고, 상기 제 3 트랜지스터의 제 2 단자는 수광 소자의 캐소드(Cathode) 단자에 연결되고, 상기 제 3 트랜지스터의 게이트 단자는 제 1 센싱(sensing) 라인에 연결되고,
    상기 제 4 트랜지스터의 제 1 단자는 상기 제 3 노드에 연결되고, 상기 제 4 트랜지스터의 제 2 단자는 접지되고, 상기 제 4 트랜지스터의 게이트 단자는 상기 제 1 센싱 라인에 연결되고,
    상기 제 5 트랜지스터의 제 1 단자는 상기 제 2 노드에 연결되고, 상기 제 5 트랜지스터의 제 2 단자는 출력 라인에 연결되고, 상기 제 5 트랜지스터의 게이트 단자는 제 2 센싱 라인에 연결되는 것을 특징으로 하는 화소 회로.
  12. 제11항에 있어서,
    상기 화소 회로는,
    제 6 트랜지스터, 캐패시터를 더 포함하고,
    상기 제 6 트랜지스터의 제 1 단자는 전원(VDD)에 연결되고, 상기 제 6 트랜지스터의 제 2 단자는 상기 제 2 노드에 연결되고, 상기 제 6 트랜지스터의 게이트 단자는 에미션(emission)라인에 연결되고,
    상기 캐패시터의 제 1 단자는 상기 전원에 연결되고, 상기 캐패시터의 제 2 단자는 상기 제 1 노드에 연결되고,
    상기 자발광 소자의 아노드 단자는 상기 제 3 노드에 연결되고, 상기 자발광 소자의 캐소드 단자는 접지되고,
    상기 수광 소자의 아노드 단자는 접지되는 것을 특징으로 하는 화소 회로.
  13. 자발광 소자의 수명 보상 기능이 있는 화소 회로로서,
    상기 화소 회로는 구동 트랜지스터에 의해 제어되는 구동 전류로 화상을 표시하는 자발광 소자; 및
    상기 자발광 소자에서 출사된 광을 수광하여 광전류로 변환하는 수광소자; 를 포함하고,
    상기 구동 트랜지스터는 상기 수광소자의 출력 전압을 상기 화소 회로의 출력 라인에 전달하는 버퍼(buffer)로서 기능하며,
    상기 화소 회로는 상기 출력 라인으로 출력된 전압을 아날로그 신호에서 디지털 신호로 변환하고, 상기 디지털 신호를 자발광 소자의 밝기 데이터와 대조하고, 상기 대조 결과에 기초하여 상기 자발광 소자의 수명을 획득하고, 상기 대조 결과에 기초하여 상기 구동 트랜지스터에 인가할 전압을 보상하는 것을 특징으로 하는 화소 회로.
KR1020180173481A 2018-12-31 2018-12-31 광학 지문 센싱 회로를 포함한 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치 KR102662881B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180173481A KR102662881B1 (ko) 2018-12-31 광학 지문 센싱 회로를 포함한 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치
PCT/KR2019/006649 WO2020141664A1 (ko) 2018-12-31 2019-06-03 광학 지문 센싱 회로를 포함한 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치
CN201980082423.3A CN113228036A (zh) 2018-12-31 2019-06-03 包括光学指纹感测电路的像素电路、驱动像素电路的方法和有机发光显示装置
US17/297,409 US11769450B2 (en) 2018-12-31 2019-06-03 Pixel circuit including optical fingerprint sensing circuit, method for driving pixel circuit, and organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173481A KR102662881B1 (ko) 2018-12-31 광학 지문 센싱 회로를 포함한 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20200082663A true KR20200082663A (ko) 2020-07-08
KR102662881B1 KR102662881B1 (ko) 2024-05-03

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050539A1 (ko) * 2020-09-04 2022-03-10 삼성전자 주식회사 센서를 포함하는 전자 장치 및 이를 이용한 생체 정보 획득 방법
US11955078B2 (en) 2021-09-29 2024-04-09 Samsung Display Co., Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050539A1 (ko) * 2020-09-04 2022-03-10 삼성전자 주식회사 센서를 포함하는 전자 장치 및 이를 이용한 생체 정보 획득 방법
US11955078B2 (en) 2021-09-29 2024-04-09 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20220012453A1 (en) 2022-01-13
US11769450B2 (en) 2023-09-26
WO2020141664A1 (ko) 2020-07-09
CN113228036A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US11769450B2 (en) Pixel circuit including optical fingerprint sensing circuit, method for driving pixel circuit, and organic light emitting display device
US10789442B2 (en) Fingerprint recognition and pixel driving circuit, and display device comprising the same
US9997574B2 (en) Organic light-emitting diode display having a plurality of electrodes for touch recognition
US9947271B2 (en) Threshold voltage detection circuit for OLED display device
US20200294752A1 (en) Display panel, display device and method for determining the position of an external object thereby
US11651725B2 (en) Fingerprint identification pixel driving circuit and method for driving the same, display panel
US11081052B2 (en) Method and apparatus for detecting threshold voltage of driving transistor, and display apparatus
CN108776789B (zh) 显示面板和显示装置
US20170243539A1 (en) Display Panel, Driving Method, And Display Device
US10943536B2 (en) External compensation circuit and method, and display device
US9946405B2 (en) Information processing device
US11106295B2 (en) Touch-control pixel-driving circuit and method thereof, a touch-control display apparatus
US10056033B2 (en) AMOLED pixel driving circuit and pixel driving method
US11145230B2 (en) Method and device for detecting a threshold voltage drift of a transistor in a pixel circuit
CN109712568B (zh) 一种像素驱动电路及其驱动方法、显示面板、显示装置
US11308877B2 (en) Display driving device and display device including the same
WO2019218756A1 (zh) 像素电路、补偿组件、显示装置及其驱动方法
US20230120335A1 (en) Pixel circuits and driving methods thereof, display panels and display apparatuses
CN110619851A (zh) 像素电路、驱动方法及显示装置
CN109841189B (zh) 像素电路及其驱动方法、显示面板和显示装置
KR102607403B1 (ko) 광학 지문 센싱 회로를 포함한 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치
CN108762598B (zh) 电磁触控检测方法及相关装置
KR102323292B1 (ko) Amoled 픽셀 구동 회로 및 그 구동 방법
KR20150032071A (ko) 표시 패널 및 이를 구비한 유기 발광 표시 장치
KR102662881B1 (ko) 광학 지문 센싱 회로를 포함한 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right