KR20200081832A - Thin film package and method of forming the same - Google Patents
Thin film package and method of forming the same Download PDFInfo
- Publication number
- KR20200081832A KR20200081832A KR1020180171753A KR20180171753A KR20200081832A KR 20200081832 A KR20200081832 A KR 20200081832A KR 1020180171753 A KR1020180171753 A KR 1020180171753A KR 20180171753 A KR20180171753 A KR 20180171753A KR 20200081832 A KR20200081832 A KR 20200081832A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- microelectromechanical system
- capping film
- capping
- semiconductor substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
Description
본 발명은, 반도체 기판 상에서 미세전자기계 시스템(microelectromechanical systems; MEMS) 주변에 중공(中空)을 부여하면서 외부로부터 미세전자기계 시스템을 보호하는 캡핑 막을 포함하는 박막 패키지 및 그의 형성방법에 관한 것이다.The present invention relates to a thin film package including a capping film protecting a microelectromechanical system from the outside while providing a hollow around a microelectromechanical systems (MEMS) on a semiconductor substrate and a method for forming the same.
일반적으로, 미세 전자기계 시스템(MEMS, micro-electro mechanical system)은, 작은 의미로는 마이크로미터 크기의 초소형 기계를 만드는 분야를 의미하며, 좀 더 넓은 의미로는 마이크로 크기의 작은 구조체로 이루어진 시스템을 의미하기도 한다.In general, micro-electromechanical systems (MEMS, micro-electromechanical systems) refer to the field of making micro-sized micro-sized machines in a small sense, and in a broader sense, a system consisting of a micro-sized small structure. It also means.
따라서, 최근에, 상기 미세 전자기계 시스템은, 박막 패키지에 구비되어 스마트 폰 및 게임기에 사용되는 모션 센서, 손 떨림을 방지하는 디지털 카메라의 자이로 센서, 자동차 타이어 공기 압력을 감지해 내는 타이어 압력 센서, 빔 프로젝터의 미소 거울 등으로 다양하게 구현되고 있다. Therefore, in recent years, the microelectromechanical system is provided in a thin film package, a motion sensor used in a smart phone and a game machine, a gyro sensor of a digital camera to prevent hand tremor, a tire pressure sensor to detect automobile tire air pressure, It is implemented in various ways, such as a micro mirror of a beam projector.
상기 박막 패키지는, 반도체 기판 상에 미세전자기계 시스템의 기계적 파트(mecahnical part; 위에서 열거한 센서)를 안착시키고 기계적 파트의 기능을 향상시키기 위해 기계적 파트를 둘러싸는 중공(中空)을 갖는다. 상기 중공은 미세전자기계 시스템의 종류에 따라 밀봉되거나 밀봉되지 않을 수 있다.The thin film package has a hollow surrounding a mechanical part to seat a mechanical part of the microelectromechanical system (sensor listed above) on a semiconductor substrate and to improve the function of the mechanical part. The hollow may or may not be sealed depending on the type of microelectromechanical system.
여기서, 상기 중공은 반도체 기판 상에서 미세전자기계 시스템을 캡핑 막으로 덮고 반도체 기판과 캡핑 막에 의해 미세전자기계 시스템을 감싸서 캡핑 막 아래에 위치된다. 상기 캡핑 막은 미세전자기계 시스템의 기계적 파트를 외부 환경(예를 들면, 가스, 온도, 습도, 미세 먼지 및 충격 등등)으로부터 보호해주기 위해 요구된다. Here, the hollow covers the microelectromechanical system on the semiconductor substrate with a capping film and is positioned under the capping film by surrounding the microelectromechanical system by the semiconductor substrate and the capping film. The capping film is required to protect the mechanical parts of the microelectromechanical system from external environments (eg, gas, temperature, humidity, fine dust and impact, etc.).
그러나, 상기 캡핑 막은 반도체 제조 공정 동안 또는 반도체 제조 공정 후 충격을 받아 균열 또는 크랙을 가질 수 있다. 상기 캡핑 막의 균열 또는 크랙은 반도체 제조 공정 동안 또는 미세전자기계 시스템의 이용 수명 동안 미세전자기계 시스템에 외부 환경을 간헐적으로 또는 지속적으로 접촉시켜 미세전자기계 시스템의 기계적 특성을 저하시킨다. 한편, 상기 미세전자기계 시스템이 일본 특허공개공보 특개2010-56745에서 발명의 명칭인 "정전 용량형 진동센서"에 종래 기술로써 개시되었다. However, the capping film may have cracks or cracks due to impact during or after the semiconductor manufacturing process. Cracking or cracking of the capping film degrades the mechanical properties of the microelectromechanical system by intermittently or continuously contacting the external environment with the microelectromechanical system during the semiconductor manufacturing process or during the service life of the microelectromechanical system. On the other hand, the microelectromechanical system was disclosed as a prior art in the name of the invention "capacitive vibration sensor" in Japanese Patent Laid-Open Publication No. 2010-56745.
상기 정전 용량형 진동센서는 관통구멍을 한정하는 실리콘 기판 상에서 관통구멍을 덮는 진동 전극판과, 진동 전극판을 둘러싸는 백플레이트와 고정전극을 갖는다. 여기서, 상기 백플레이트는 실리콘 기판 상에서 진동 전극판을 둘러싸는 중공을 부여하면서 다수의 음향 구멍을 통해 진동 전극판을 외부에 노출시키고 진동 전극판 측부에 경사진 측벽을 갖는다. The capacitive vibration sensor has a vibrating electrode plate covering a through hole on a silicon substrate defining a through hole, a back plate surrounding the vibrating electrode plate, and a fixed electrode. Here, the back plate exposes the vibrating electrode plate to the outside through a plurality of acoustic holes while imparting a hollow surrounding the vibrating electrode plate on the silicon substrate and has an inclined side wall on the side of the vibrating electrode plate.
상기 중공은 백플레이트 아래에 위치되었던 실리콘 옥사이드로 이루어진 희생층을 실리콘 기판의 관통 구멍과 다수의 음향 구멍을 통해 식각하여 형성된다. 따라서, 상기 백플레이트 아래에 중공의 형성은 희생층의 형성과 제거, 그리고 백플레이트에서 음향 구멍의 형성, 그리고 실리콘 기판에서 관통 구멍의 형성과 관련되는 다수의 반도체 제조 공정을 필요로 한다. The hollow is formed by etching a sacrificial layer made of silicon oxide, which was positioned under the back plate, through a through hole and a plurality of acoustic holes in the silicon substrate. Thus, the formation of a hollow under the backplate requires a number of semiconductor manufacturing processes associated with the formation and removal of sacrificial layers, the formation of acoustic holes in the backplate, and the formation of through holes in the silicon substrate.
또한, 상기 백플레이트의 경사진 측벽은, 진동 전극판의 진동 동안, 진동 전극판으로부터 진동을 지속적으로 받지만 실리콘 기판과 고정전극 사이에 진동을 흡수하는 완충부를 갖지 않아 실리콘 기판으로부터 경사지게 처음으로 솟아오르는 굴곡부에 진동을 모두 흡수한다.In addition, the inclined side wall of the back plate, during vibration of the vibrating electrode plate, continuously receives vibration from the vibrating electrode plate but does not have a buffer for absorbing vibration between the silicon substrate and the fixed electrode, so that it rises first from the silicon substrate inclined. Absorbs all vibrations in the bend.
상기 진동 전극판의 진동은 백플레이트의 굴곡부에 균열 또는 크랙을 발생시키면서 백플레이트의 초기 형상을 점진적으로 무너뜨려 백플레이트를 따라 고전 전극과 진동 전극판 사이의 간격을 일정하게 유지하지 못해 정전 용량형 진동센서의 전기적 특성을 열화시킨다.The vibration of the vibrating electrode plate is caused by cracking or cracking in the bent portion of the back plate, gradually breaking down the initial shape of the back plate so that the gap between the classic electrode and the vibrating electrode plate along the back plate cannot be kept constant, resulting in an electrostatic capacity It deteriorates the electrical characteristics of the vibration sensor.
본 발명은, 종래의 문제점을 해결하기 위해 안출된 것으로, 캡핑막 아래에서 미세전자기계 시스템을 덮는 희생층의 제거와 관련된 반도체 제조 공정 단계를 최소화시키고 캡핑막을 사용해서 충격을 적절하게 흡수하여 캡핑막에 균열 또는 크랙을 발생시키지 않는데 적합한 박막 패키지 및 그의 형성방법을 제공하는데 그 목적이 있다.The present invention has been devised to solve the problems of the prior art, and minimizes the semiconductor manufacturing process steps associated with the removal of the sacrificial layer covering the microelectromechanical system under the capping film and absorbs the shock properly by using the capping film to cap the film. The object of the present invention is to provide a thin film package suitable for not generating cracks or cracks and a method for forming the same.
본 발명에 따른 박막 패키지는, 미세전자기계 시스템(microelectromechanical systems; MEMS)을 포함하는 반도체 기판; 상기 반도체 기판 상에 위치되어 굴곡 형상을 가지면서 상기 미세전자기계 시스템을 둘러싸고 상기 미세전자기계 시스템 주변에 중공(中空)을 한정하는 캡핑 막; 및 상기 캡핑 막 상에서 상기 캡핑 막을 덮는 보호 막을 포함하고, 상기 캡핑 막은 산소(O) 기체의 유입과 탄소(C) 기체의 유출을 가능하게 하는 복수의 기공(氣孔)을 갖거나 상기 미세전자기계 시스템의 모서리 주변마다 절개(切開)되는 것을 특징으로 한다.The thin film package according to the present invention includes a semiconductor substrate including microelectromechanical systems (MEMS); A capping film positioned on the semiconductor substrate, having a curved shape, surrounding the microelectromechanical system and defining a hollow around the microelectromechanical system; And a protective film covering the capping film on the capping film, wherein the capping film has a plurality of pores enabling the inflow of oxygen (O) gas and outflow of carbon (C) gas, or the microelectromechanical system. It is characterized in that the incision (切開) for each corner of the.
상기 반도체 기판은 실리콘(silicon) 또는 실리콘 카바이드(SiC) 또는 리튬탄탈륨옥사이드(LiTaO3) 또는 리튬니오브옥사이드(LiNbO3)를 포함할 수 있다.The semiconductor substrate may include silicon or silicon carbide (SiC) or lithium tantalum oxide (LiTaO 3 ) or lithium niobium oxide (LiNbO 3 ).
상기 반도체 기판은 내부에(in bulk) 또는 표면 상에(on surface) 상기 미세전자기계 시스템을 포함할 수 있다.The semiconductor substrate may include the microelectromechanical system inside (in bulk) or on (on surface).
상기 미세전자기계 시스템은 외부와 상호 작용을 하는 마이크로 센서를 포함할 수 있다.The microelectromechanical system may include a micro sensor that interacts with the outside.
상기 미세전자기계 시스템은 상기 반도체 기판의 내부에 또는 표면 상에 적어도 하나로 배치될 수 있다. The microelectromechanical system may be disposed inside the semiconductor substrate or at least one on the surface.
상기 캡핑 막은, 알루미늄 산화물(Al2O3), 인듐주석 산화물(ITO), 타이타늄 산화물(TiO2), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2) 및 인듐 산화물(In2O3) 중 적어도 하나로 이루어진 복수의 알갱이(granule)를 수분이 제거된 코팅막에 포함시켜 인접하는 알갱이들 사이에 기공을 가지거나, 실리콘나이트라이드 또는 실리콘옥사이드를 포함할 수 있다. 수분이 제거되기 전 코팅막은 에폭시 수지를 포함할 수 있다.The capping film is among aluminum oxide (Al 2 O 3 ), indium tin oxide (ITO), titanium oxide (TiO 2 ), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), and indium oxide (In 2 O 3 ). A plurality of granules made of at least one (granule) may be included in the coating film from which moisture is removed to have pores between adjacent granules, or may include silicon nitride or silicon oxide. The coating film may include an epoxy resin before moisture is removed.
상기 캡핑 막은, 상기 미세전자기계 시스템 주변에서 볼 때, 상기 반도체 기판의 표면으로부터 상부측을 향하여 서로에 대해 단차를 이루는 적어도 두 번의 연속적인 상기 굴곡 형상을 가지고, 상기 미세전자기계 시스템 바로 위에서 볼 때, 상기 미세전자기계 시스템 상에서 상기 굴곡 형상 대비 상대적으로 편평하게 펼쳐질 수 있다.The capping film, when viewed around the microelectromechanical system, has at least two successive bends that form a step relative to each other toward the upper side from the surface of the semiconductor substrate, and is viewed directly above the microelectromechanical system. On the microelectromechanical system, it can be spread relatively flat compared to the curved shape.
상기 캡핑 막은, 상기 미세전자기계 시스템 주변에서 볼 때, 상기 미세전자기계 시스템의 모서리들 사이의 영역에 대응해서 상기 반도체 기판의 표면으로부터 상부측을 향하여 서로에 대해 단차를 이루는 적어도 두 번의 연속적인 상기 굴곡 형상을 가지며, 상기 미세전자기계 시스템의 상기 모서리들에 대응해서 상기 굴곡 형상 중 하부 굴곡 형상에 절개 홀을 가지고, 상기 미세전자기계 시스템의 중앙 영역에서 볼 때, 상기 미세전자기계 시스템 상에서 상기 굴곡 형상 대비 상대적으로 편평하게 펼쳐질 수 있다.The capping film, when viewed around the microelectromechanical system, corresponds to an area between edges of the microelectromechanical system and at least two successive steps forming a step relative to each other from the surface of the semiconductor substrate toward the upper side. It has a bent shape, has a cut hole in the lower bent shape of the bent shape corresponding to the corners of the microelectromechanical system, and when viewed from the central region of the microelectromechanical system, the bend on the microelectromechanical system It can be spread relatively flat against the shape.
상기 캡핑 막의 상기 굴곡 형상은, 상기 미세전자기계 시스템의 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때, 상기 캡핑 막의 하부 측으로부터 상부 측을 향해 적어도 두 번의 계단 형상으로 솟아오르고, 상기 미세전자기계 시스템 주변에 위치되는 상기 중공의 체적을 점진적으로 작게 한정할 수 있다.The bent shape of the capping film is at least two stepped shapes toward the upper side from the lower side of the capping film when looking at the cutting surface of the capping film and the microelectromechanical system passing through the area between the edges of the microelectromechanical system. As it rises, the volume of the hollow positioned around the microelectromechanical system may be gradually reduced.
상기 캡핑 막의 상기 굴곡 형상은, 상기 미세전자기계 시스템의 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때, 상기 캡핑 막의 하부 측으로부터 상부 측을 향해 적어도 두 번의 다단(多段) 형상으로 경사지게 솟아오르고, 상기 미세전자기계 시스템 주변에 위치되는 상기 중공의 중앙 영역을 향해 점진적으로 가까이 위치될 수 있다.The curved shape of the capping film, when viewing the cutting surface of the capping film and the microelectromechanical system passing through the area between the edges of the microelectromechanical system, at least two multi-steps from the lower side to the upper side of the capping film ( It rises obliquely in a multi-shape shape and can be positioned gradually closer towards the central region of the hollow, which is located around the microelectromechanical system.
상기 캡핑 막의 상기 굴곡 형상은, 상기 미세전자기계 시스템의 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때, 상기 캡핑 막의 하부 측으로부터 상부 측을 향해 적어도 두 번으로 단차(step difference)지게 솟아오르고, 하부 굴곡 형상의 곡률과 상부 굴곡 형상의 곡률을 다르게 가질 수 있다.The bent shape of the capping film, when viewing the cut surface of the capping film and the microelectromechanical system passing through the area between the edges of the microelectromechanical system, is stepped at least twice from the bottom side to the top side of the capping film. (step difference) can rise soar, and may have a curvature of the lower bend shape and a curvature of the upper bend shape differently.
상기 캡핑 막의 상기 굴곡 형상은, 상기 미세전자기계 시스템의 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때, 상기 캡핑 막의 하부 측으로부터 상부 측을 향해 케스케이드(cascade) 형상으로 적어도 두번 솟아오르고, 상기 캡핑 막에 외부 힘의 적용시, 하부 굴곡 형상과 상부 굴곡 형상 사이에 상기 하부 굴곡 형상과 상기 상부 굴곡 형상을 겹쳐주는 접이부(folding portion)를 가질 수 있다.The bent shape of the capping film is a cascade shape toward the upper side from the lower side of the capping film when looking at the cutting surface of the capping film and the microelectromechanical system passing through the area between the edges of the microelectromechanical system. As it rises at least twice, and when an external force is applied to the capping film, it may have a folding portion overlapping the lower curved shape and the upper curved shape between the lower curved shape and the upper curved shape.
상기 캡핑 막의 상기 굴곡 형상은, 상기 미세전자기계 시스템의 상기 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때, 상기 캡핑 막의 하부 측으로부터 상부 측을 향해 적어도 두 번으로 굴곡지게 솟아오르고, 상기 미세전자기계 시스템의 상기 양 측부에서 상기 미세전자기계 시스템의 양 단부로부터 수평적으로 그리고 수직적으로 이격할 수 있다.The bent shape of the capping film is at least twice from the lower side of the capping film toward the upper side when looking at the cutting surface of the capping film and the microelectromechanical system passing through the area between the edges of the microelectromechanical system. It rises flexibly and can be horizontally and vertically spaced from both ends of the microelectromechanical system at both sides of the microelectromechanical system.
상기 박막 패키지는, 상기 보호 막과 상기 캡핑 막을 순차적으로 지나서 상기 반도체 기판과 접촉하는 비아 플러그; 및 상기 보호 막 상에서 상기 비아 플러그와 접촉하는 솔더 범프를 더 포함하고, 상기 캡핑 막은 수분이 제거된 코팅 막에 금속 산화물로 이루어진 복수의 알갱이를 포함시켜 알갱이들 사이에 기공을 가지고, 상기 보호 막은 감광성 폴리이미드를 포함하고, 상기 비아 플러그와 상기 솔더 범프는 전도성 도체이며 상기 캡핑 막의 상기 중공으로부터 이격해서 위치되고, 상기 솔더 범프는 상기 비아 플러그와 상기 반도체 기판을 통해 상기 미세전자기계 시스템과 전기적으로 접속할 수 있다.The thin film package may include a via plug sequentially passing through the protective film and the capping film to contact the semiconductor substrate; And a solder bump in contact with the via plug on the protective film, wherein the capping film includes a plurality of particles made of metal oxide in the moisture-removed coating film to have pores between the particles, and the protective film is photosensitive. A polyimide, wherein the via plug and the solder bump are conductive conductors and are spaced apart from the hollow of the capping film, and the solder bump is electrically connected to the microelectromechanical system through the via plug and the semiconductor substrate. Can.
상기 박막 패키지는, 상기 캡핑 막과 상기 보호 막 사이에 위치되는 커버 막; 상기 보호 막과 상기 커버 막과 상기 캡핑 막을 순차적으로 지나서 상기 반도체 기판과 접촉하는 비아 플러그; 및 상기 보호 막 상에서 상기 비아 플러그와 접촉하는 솔더 범프를 더 포함하고, 상기 캡핑 막은 실리콘나이트라이드 또는 실리콘옥사이드를 포함하고, 상기 커버 막은 실리콘 옥사이드를 포함하고, 상기 보호 막은 감광성 폴리이미드를 포함하고, 상기 비아 플러그와 상기 솔더 범프는 전도성 도체이며 상기 캡핑 막의 상기 중공으로부터 이격해서 위치되고, 상기 솔더 범프는 상기 비아 플러그와 상기 반도체 기판을 통해 상기 미세전자기계 시스템과 전기적으로 접속할 수 있다.The thin film package includes a cover film positioned between the capping film and the protective film; A via plug sequentially passing through the protective film, the cover film, and the capping film to contact the semiconductor substrate; And a solder bump in contact with the via plug on the protective film, the capping film comprises silicon nitride or silicon oxide, the cover film comprises silicon oxide, and the protective film comprises photosensitive polyimide, The via plug and the solder bump are conductive conductors and are spaced apart from the hollow of the capping film, and the solder bump can be electrically connected to the microelectromechanical system through the via plug and the semiconductor substrate.
상기 박막 패키지의 형성 방법은, 미세전자기계 시스템(MEMS)을 구비하는 반도체 기판을 준비하고, 상기 미세전자기계 시스템을 덮으며 상기 미세전자기계 시스템 주변에서 각진 계단을 이루는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에서 상기 각진 계단을 굴곡 형상으로 만들고, 상기 반도체 기판과 함께 상기 굴곡 형상의 포토레지스트 패턴을 덮는 캡핑 막을 형성하고, 상기 캡핑 막을 통해 상기 굴곡 형상의 포토레지스트 패턴을 제거시키고, 상기 캡핑 막 상에 보호 막을 형성하는 것을 포함하고, 상기 캡핑 막은, 상기 미세전자기계 시스템 주변에서 주름지며 상기 미세전자기계 시스템 바로 위에서 편평하고, 산소(O) 기체의 유입과 탄소(C) 기체의 유출을 가능하게 하는 복수의 기공(氣孔)을 갖거나 상기 미세전자기계 시스템의 모서리에 대응하여 절개(切開)되는 것을 특징으로 한다.The method of forming the thin film package includes preparing a semiconductor substrate having a microelectromechanical system (MEMS), covering the microelectromechanical system, and forming a photoresist pattern that forms an angled staircase around the microelectromechanical system, In the photoresist pattern, the angled step is made into a curved shape, a capping film covering the curved photoresist pattern is formed with the semiconductor substrate, and the curved photoresist pattern is removed through the capping film, and the capping is performed. And forming a protective film on the film, the capping film is wrinkled around the microelectromechanical system and flattened just above the microelectromechanical system, preventing the inflow of oxygen (O) gas and the outflow of carbon (C) gas. It is characterized in that it has a plurality of pores (하는) to enable or is cut in correspondence with the edge of the microelectromechanical system.
상기 반도체 기판을 준비하는 것은, 상기 반도체 기판의 내부에 또는 표면 상에 상기 미세전자기계 시스템을 형성하는 것을 포함하고, 상기 반도체 기판은 실리콘(silicon) 또는 실리콘 카바이드(SiC) 또는 리튬탄탈륨옥사이드(LiTaO3) 또는 리튬니오브옥사이드(LiNbO3)를 포함하고, 상기 미세전자기계 시스템은 외부와 상호 작용을 하는 마이크로 센서를 포함할 수 있다.Preparing the semiconductor substrate includes forming the microelectromechanical system inside or on the surface of the semiconductor substrate, wherein the semiconductor substrate is silicon or silicon carbide (SiC) or lithium tantalum oxide (LiTaO) 3 ) or lithium niobium oxide (LiNbO 3 ), and the microelectromechanical system may include a micro sensor that interacts with the outside.
상기 포토레지스트 패턴을 형성하는 것은, 상기 미세전자기계 시스템을 덮으면서 상기 미세전자기계 시스템 주변에서 상기 반도체 기판을 노출시키는 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴 상에 위치되어 상기 제1 포토레지스트 패턴과 상기 반도체 기판을 노출시키는 제2 포토레지스트 패턴을 형성하는 것을 포함하고, 상기 제1 포토레지스트 패턴과 상기 제2 포토레지스트 패턴은 상기 미세전자기계 시스템 주변에서 상기 각진 계단을 형성하는 것을 포함할 수 있다.Forming the photoresist pattern forms a first photoresist pattern exposing the semiconductor substrate around the microelectromechanical system while covering the microelectromechanical system, and is positioned on the first photoresist pattern to form the photoresist pattern. And forming a first photoresist pattern and a second photoresist pattern exposing the semiconductor substrate, wherein the first photoresist pattern and the second photoresist pattern form the angled steps around the microelectromechanical system. It may include.
상기 포토레지스트 패턴에서 상기 각진 계단을 상기 굴곡 형상으로 만드는 것은, 반도체 히팅 장치에 상기 포토레지스트 패턴을 포함하는 반도체 기판을 삽입시키고, 상기 반도체 히팅 장치를 사용하여 상기 반도체 기판 상에 직접적으로 열을 가해서 상기 반도체 기판을 통해 상기 각진 계단의 포토레지스트 패턴에 상기 열을 전달하고, 상기 열을 사용하여 상기 각진 계단의 포토레지스트 패턴에서 내부적으로 체적 흐름을 유도시키며 외부적으로 상기 각진 계단의 포토레지스트 패턴의 두께를 줄이면서 상기 반도체 기판 상에 점유 면적을 증가시키는 것을 포함하고, 상기 각진 계단의 포토레지스트 패턴은 상기 체적 흐름을 통해 계단 턱을 볼록하게 하여 굴곡 형상의 포토레지스트 패턴으로 변형될 수 있다. In the photoresist pattern, making the angled step into the curved shape includes inserting a semiconductor substrate including the photoresist pattern into a semiconductor heating device and directly applying heat on the semiconductor substrate using the semiconductor heating device. The heat is transferred to the photoresist pattern of the angled step through the semiconductor substrate, and the heat is used to induce a volume flow internally in the photoresist pattern of the angled step and externally of the photoresist pattern of the angled step. It includes reducing the thickness and increasing the area occupied on the semiconductor substrate, and the photoresist pattern of the angled step can be transformed into a curved photoresist pattern by convexing the step jaw through the volume flow.
상기 캡핑 막을 형성하는 것은, 반도체 스핀코팅 기술을 사용하여 상기 반도체 기판과 함께 상기 굴곡 형상의 포토레지스트 패턴 상에 코팅 막을 상온에서 컨포멀하게 형성하고, 상기 반도체 기판 상에 열을 가해서 상기 코팅 막으로부터 수분을 제거시키는 것을 포함하고, 상기 캡핑 막은, 알루미늄 산화물(Al2O3), 인듐주석 산화물(ITO), 타이타늄 산화물(TiO2), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2) 및 인듐 산화물(In2O3) 중 적어도 하나로 이루어진 복수의 알갱이(granule)를 상기 수분이 제거된 코팅 막에 포함시켜 인접하는 알갱이들 사이에 기공을 가질 수 있다. 상기 코팅 막은 에폭시 수지를 포함할 수 있다.The capping film is formed by conformally forming a coating film on the curved photoresist pattern together with the semiconductor substrate at room temperature using a semiconductor spin coating technique, and applying heat on the semiconductor substrate to remove the coating film from the coating film. It includes removing moisture, and the capping film includes aluminum oxide (Al 2 O 3 ), indium tin oxide (ITO), titanium oxide (TiO 2 ), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), and indium. A plurality of granules made of at least one of oxides (In 2 O 3 ) may be included in the coating film from which the moisture is removed to have pores between adjacent granules. The coating film may include an epoxy resin.
상기 캡핑 막을 형성하는 것은, 반도체 증착기술(evaporation)을 사용하여 상기 반도체 기판과 함께 상기 굴곡 형상의 포토레지스트 패턴 상에 실리콘나이트라이드 막 또는 실리콘옥사이드 막을 상온에서 컨포멀하게 증착하고, 상기 실리콘나이트라이드 막 또는 실리콘옥사이드 막 상에 위치되어 상기 미세전자기계 시스템의 모서리 주변마다 상기 실리콘나이트라이드 막 또는 실리콘옥사이드 막을 부분적으로 노출시키도록 랜딩 홀을 한정하는 포토레지스트 막을 형성하고, 상기 포토레지스트 막을 식각 마스크로 사용하여 상기 랜딩 홀을 통해 상기 실리콘나이트라이드 막 또는 실리콘옥사이드 막을 식각해서 상기 미세전자기계 시스템의 상기 모서리 주변마다 절개 홀을 형성하는 것을 포함하고, 상기 굴곡 형상의 포토레지스트 패턴은 상기 캡핑 막의 상기 절개 홀을 통해 상기 포토레지스트 막의 상기 분리 홀에 노출될 수 있다.To form the capping film, a silicon nitride film or a silicon oxide film is conformally deposited at room temperature on the curved photoresist pattern together with the semiconductor substrate using semiconductor evaporation, and the silicon nitride Located on a film or a silicon oxide film to form a photoresist film defining a landing hole to partially expose the silicon nitride film or silicon oxide film around each edge of the microelectromechanical system, and using the photoresist film as an etch mask And using the landing hole to etch the silicon nitride film or silicon oxide film to form an incision hole for each edge of the microelectromechanical system, wherein the curved photoresist pattern includes the incision of the capping film. Through the hole may be exposed to the separation hole of the photoresist film.
상기 캡핑 막을 통해 상기 굴곡 형상의 포토레지스트 패턴을 제거시키는 것은, 반도체 에싱 챔버의 내부에 상기 캡핑 막을 포함하는 반도체 기판을 삽입시키고, 상기 반도체 에싱 챔버를 사용하여 상기 캡핑 막에서 복수의 기공에 상기 산소 기체를 뜨겁게 데워 유입시키고, 상기 캡핑 막 아래에서 상기 산소 기체를 사용하여 상기 굴곡 형상의 포토레지스트 패턴을 태우고, 상기 캡핑 막 아래에서 상기 굴곡 형상의 포토레지스트 패턴을 태우는 동안, 상기 캡핑 막 아래로부터 시작하여 상기 캡핑 막을 지나도록 상기 탄소 기체를 유출시키고, 상기 반도체 에싱 챔버에서, 상기 캡핑 막으로부터 상기 포토레지스트 패턴을 제거시킨 반도체 기판을 분리시키는 것을 포함할 수 있다. To remove the curved photoresist pattern through the capping film, a semiconductor substrate including the capping film is inserted into the semiconductor ashing chamber, and the oxygen is introduced into a plurality of pores in the capping film using the semiconductor ashing chamber. The gas is heated and introduced hot, and the oxygen gas is used to burn the photoresist pattern of the bent shape under the capping film, while the photoresist pattern of the bent shape is burned under the capping film, starting from below the capping film. By passing the carbon gas to pass through the capping film, and in the semiconductor ashing chamber, it may include separating the semiconductor substrate from which the photoresist pattern is removed from the capping film.
상기 캡핑 막을 통해 상기 굴곡 형상의 포토레지스트 패턴을 제거시키는 것은, 반도체 에싱 챔버의 내부에 상기 포토레지스트 막을 포함하는 반도체 기판을 삽입시키고, 상기 반도체 에싱 챔버를 사용하여 상기 포토레지스트 막의 표면에 그리고 상기 포토레지스트 막의 상기 분리 홀에 상기 산소 기체를 뜨겁게 데워 유입시키고, 상기 산소 기체를 사용하여 상기 캡핑 막 상에서 상기 포토레지스트 막 그리고 상기 캡핑 막 아래에서 상기 굴곡 형상의 포토레지스트 패턴을 태우고, 상기 캡핑 막 아래에서 상기 굴곡 형상의 포토레지스트 패턴을 태우는 동안, 상기 캡핑 막의 상기 절개 홀을 통해 상기 탄소 기체를 유출시키고, 상기 반도체 에싱 챔버에서, 상기 캡핑 막으로부터 상기 포토레지스트 막과 상기 포토레지스트 패턴을 제거시킨 반도체 기판을 분리시키는 것을 포함할 수 있다.Removing the curved photoresist pattern through the capping film inserts a semiconductor substrate including the photoresist film into the semiconductor ashing chamber, and uses the semiconductor ashing chamber to the surface of the photoresist film and the photo. The oxygen gas is heated and introduced into the separation hole of a resist film, and the photoresist film and the curved photoresist pattern are burned under the capping film on the capping film using the oxygen gas, and under the capping film. While burning the curved photoresist pattern, the carbon substrate is discharged through the incision hole of the capping film, and in the semiconductor ashing chamber, the photoresist film and the photoresist pattern are removed from the capping film. It may include separating.
상기 반도체 기판 상에서 상기 미세전자기계 시스템을 상기 캡핑 막으로 차폐시키는 때, 상기 캡핑 막 상에 보호 막을 형성하는 것은, 반도체 스핀 코팅 기술을 사용하여 상기 캡핑 막을 덮는 감광성 폴리이미드막을 평탄하게 형성시키는 것을 포함할 수 있다. When the microelectromechanical system is shielded with the capping film on the semiconductor substrate, forming a protective film on the capping film includes flattening the photosensitive polyimide film covering the capping film using a semiconductor spin coating technique. can do.
상기 박막 패키지의 형성방법은, 상기 반도체 기판 상에서 상기 캡핑 막을 통해 상기 미세전자기계 시스템을 외부에 노출시키는 때, 상기 캡핑 막 상에 보호 막을 형성하기 전, 반도체 증착 기술을 사용하여 상기 캡핑 막 상에 커버 막을 형성하는 것을 더 포함하고, 상기 커버 막 상에 보호 막을 형성하는 것은, 반도체 스핀 코팅 기술을 사용하여 상기 커버 막을 덮는 감광성 폴리이미드막을 평탄하게 형성시키는 것을 포함하고, 상기 커버 막은 실리콘 옥사이드를 포함할 수 있다.When the microelectromechanical system is exposed to the outside through the capping film on the semiconductor substrate, the method of forming the thin film package is performed on the capping film using a semiconductor deposition technique before forming a protective film on the capping film. The method further includes forming a cover film, and forming a protective film on the cover film includes planarizing a photosensitive polyimide film covering the cover film using a semiconductor spin coating technique, and the cover film contains silicon oxide. can do.
본 발명은, 반도체 기판 상에 미세전자기계 시스템을 구비하고, 미세전자기계 시스템 주변에서 반도체 기판을 노출시키면서 미세전자기계 시스템을 덮는 포토레지스트 패턴을 형성하고, 포토레지스트 패턴과 반도체 기판을 덮으면서 복수의 기공을 통해 산소 기체의 유입과 탄소 기체의 유출을 가능하게 하는 캡핑막을 형성하므로, 캡핑막 아래에서 포토레지스트 패턴의 제거시 캡핑막에 식각 단계의 적용없이 캡핑막에 산소 기체를 유입시키고 산소 기체를 통해 포토레지스트 패턴을 태우며 캡핑막 아래로부터 탄소 기체의 유출을 발생시켜 캡핑막 아래에서 미세전자기계 시스템을 덮는 희생층(예를 들면, 포토레지스트 패턴)의 제거와 관련된 반도체 제조 공정 단계를 최소화시킬 수 있다. The present invention provides a microelectromechanical system on a semiconductor substrate, forms a photoresist pattern covering the microelectromechanical system while exposing the semiconductor substrate around the microelectromechanical system, and covers a plurality of photoresist patterns and a semiconductor substrate. Since a capping film is formed to enable the inflow of oxygen gas and the outflow of carbon gas through the pores of the oxygen gas, oxygen gas is introduced into the capping film without applying an etching step to the capping film when the photoresist pattern is removed under the capping film. By burning the photoresist pattern through and generating the outflow of carbon gas from under the capping film, the semiconductor manufacturing process steps related to the removal of the sacrificial layer (eg, photoresist pattern) covering the microelectromechanical system under the capping film are minimized. Can.
본 발명은, 반도체 기판 상에 미세전자기계 시스템을 구비하고, 미세전자기계 시스템을 덮으면서 미세전자기계 시스템의 측부에 적어도 두 번의 굴곡 형상으로 솟아오르는 포토레지스트 패턴을 형성하고, 포토레지스트 패턴과 반도체 기판을 덮는 캡핑막을 형성하고, 캡핑막 아래에서 포토레지스트 패턴의 제거시, 미세전자기계 시스템의 측부에서 포토레지스트 패턴으로부터 캡핑막에 전사되는 굴곡 형상을 유지하면서 캡핑막의 복수의 기공을 사용하거나 미세전자기계 시스템의 모서리 주변에서 캡핑막에 형성되는 절개 홀을 사용하므로, 미세전자기계 시스템의 이용 수명 동안 캡핑막의 굴곡 형상을 사용해서 충격을 적절하게 흡수하여 캡핑 막에 균열 또는 크랙을 발생시키지 않는다.The present invention includes a microelectromechanical system on a semiconductor substrate, forms a photoresist pattern that rises in a curved shape at least twice on a side of the microelectromechanical system while covering the microelectromechanical system, and forms the photoresist pattern and the semiconductor. When forming a capping film covering the substrate and removing the photoresist pattern under the capping film, a plurality of pores of the capping film are used or microelectronics while maintaining a curved shape transferred from the photoresist pattern to the capping film at the side of the microelectromechanical system Since the incision hole formed in the capping film is used around the edge of the mechanical system, the bending shape of the capping film is appropriately absorbed during the service life of the microelectromechanical system to prevent cracking or cracking in the capping film.
도 1은, 본 발명의 제1 실시예에 따른 박막 패키지를 보여주는 평면도이다.
도 2는, 도 1의 절단선 Ⅰ - Ⅰ' 를 따라 취해 박막 패키지를 보여주는 단면도이다.
도 3은, 도 1의 절단선 Ⅱ - Ⅱ' 를 따라 취해 박막 패키지를 보여주는 단면도이다.
도 4는, 본 발명의 제2 실시예에 따른 박막 패키지를 보여주는 평면도이다.
도 5는, 도 4의 절단선 Ⅲ - Ⅲ' 를 따라 취해 박막 패키지를 보여주는 단면도이다.
도 6은, 도 4의 절단선 Ⅳ - Ⅳ' 를 따라 취해 박막 패키지를 보여주는 단면도이다.
도 7은, 종래 기술의 캡핑막과 도 1의 캡핑막에서 외부 충격에 대한 스트레스를 비교해 보여주는 그래프이다.
도 8 내지 도 13은, 도 1의 박막 패키지의 형성방법을 설명해주는 단면도이다.
도 14 내지 16은, 도 4의 박막 패키지의 형성방법을 설명해주는 단면도이다.1 is a plan view showing a thin film package according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing the thin film package taken along the cutting line I-I'of FIG. 1.
3 is a cross-sectional view showing a thin film package taken along the cutting line II-II' of FIG. 1.
4 is a plan view showing a thin film package according to a second embodiment of the present invention.
5 is a cross-sectional view showing the thin film package taken along the cutting line III-III' of FIG. 4.
6 is a cross-sectional view showing a thin film package taken along the cutting line IV-IV' of FIG. 4.
7 is a graph showing a comparison of stress against external impact in the capping film of the prior art and the capping film of FIG. 1.
8 to 13 are cross-sectional views illustrating a method of forming the thin film package of FIG. 1.
14 to 16 are cross-sectional views illustrating a method of forming the thin film package of FIG. 4.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.For a detailed description of the present invention, which will be described later, reference is made to the accompanying drawings that illustrate specific embodiments in which the present invention may be practiced. These embodiments are described in detail enough to enable those skilled in the art to practice the present invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, specific shapes, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in relation to one embodiment. In addition, it should be understood that the location or placement of individual components within each disclosed embodiment can be changed without departing from the spirit and scope of the invention. Therefore, the following detailed description is not intended to be taken in a limiting sense, and the scope of the present invention, if appropriately described, is limited only by the appended claims, along with all ranges equivalent to those claimed. In the drawings, similar reference numerals refer to the same or similar functions across various aspects, and length, area, thickness, and the like may be exaggerated for convenience.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예(들)에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, preferred embodiments(s) of the present invention will be described in detail with reference to the accompanying drawings in order to enable those of ordinary skill in the art to easily implement the present invention. .
도 1은 본 발명의 제1 실시예에 따른 박막 패키지를 보여주는 평면도이고, 도 2는 도 1의 절단선 Ⅰ - Ⅰ' 를 따라 취해 박막 패키지를 보여주는 단면도이며, 도 3은, 도 1의 절단선 Ⅱ - Ⅱ' 를 따라 취해 박막 패키지를 보여주는 단면도이다.1 is a plan view showing a thin film package according to a first embodiment of the present invention, Figure 2 is a cross-sectional view showing a thin film package taken along the cutting line Ⅰ-I'of Figure 1, Figure 3 is a cutting line of Figure 1 It is a cross-sectional view showing a thin film package taken along Ⅱ-Ⅱ'.
도 1 내지 도 3을 참조하면, 본 발명에 따르는 박막 패키지(144)는, 반도체 기판(10)과 캡핑막(74)과 보호막(110)을 포함한다. 상기 반도체 기판(10)은 미세전자기계 시스템(microelectromechanical systems; MEMS, 20)을 도 1과 같이 포함한다. 상기 반도체 기판(10)은 실리콘(silicon) 또는 실리콘 카바이드(SiC) 또는 리튬탄탈륨옥사이드(LiTaO3) 또는 리튬니오브옥사이드(LiNbO3)를 포함한다. 상기 반도체 기판(10)은, 내부에(in bulk) 또는 표면 상에(on surface) 미세전자기계 시스템(20)을 포함한다. 1 to 3, the
상기 미세전자기계 시스템(MEMS, 20)은, 외부와 상호 작용을 하는 마이크로 센서를 도 1 또는 도 2와 같이 포함한다. 상기 미세전자기계 시스템(20)은, 반도체 기판(10)의 내부에 또는 표면 상에 적어도 하나로 배치된다. 상기 캡핑 막(74)은, 반도체 기판(10) 상에 위치되어 도 1 또는 도 3의 굴곡 형상(63, 69)을 가지면서 미세전자기계 시스템(20)을 둘러싸고 미세전자기계 시스템 주변에 중공(中空, 94)을 도 2 또는 도 3과 같이 한정한다.The
상기 캡핑 막(74)은 산소(O) 기체의 유입과 탄소(C) 기체의 유출을 가능하게 하는 복수의 기공(氣孔)을 갖는다. 상기 캡핑 막(74)은, 알루미늄 산화물(Al2O3), 인듐주석 산화물(ITO), 타이타늄 산화물(TiO2), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2) 및 인듐 산화물(In2O3) 중 적어도 하나로 이루어진 복수의 알갱이(granule)를 수분이 제거된 코팅막에 포함시켜 인접하는 알갱이들 사이에 기공을 갖는다. 수분이 제거되기 전 코팅막은 에폭시 수지를 포함한다.The capping
상기 캡핑 막(74)은, 상기 미세전자기계 시스템(20) 주변에서 볼 때, 반도체 기판(10)의 표면으로부터 상부측을 향하여 서로에 대해 단차를 이루는 적어도 두 번의 연속적인 굴곡 형상(63, 69)을 도2 또는 도 3과 같이 가지고, 미세전자기계 시스템(20) 바로 위에서 볼 때, 미세전자기계 시스템(20) 상에서 굴곡 형상 대비 상대적으로 편평하게 도 2 또는 도 3과 같이 펼쳐진다.The capping
상기 캡핑 막(74)의 굴곡 형상(63. 69)은, 도 3에서, 미세전자기계 시스템(20)의 모서리들 사이의 영역을 지나는 미세전자기계 시스템(20)과 캡핑 막의 절단면을 볼 때, 캡핑 막의 하부 측으로부터 상부 측을 향해 적어도 두 번의 계단 형상으로 솟아오르고, 미세전자기계 시스템(20) 주변에 위치되는 중공(94)의 체적을 점진적으로 작게 한정한다.The curved shape of the capping film 74 (63.69), in FIG. 3, when looking at the cutting surface of the capping film and the
상기 캡핑 막(74)의 굴곡 형상(63, 69)은, 도 3에서, 미세전자기계 시스템(20)의 모서리들 사이의 영역을 지나는 미세전자기계 시스템(20)과 캡핑 막(74)의 절단면을 볼 때, 캡핑 막(74)의 하부 측으로부터 상부 측을 향해 적어도 두 번의 다단(多段) 형상으로 경사지게 솟아오르고, 미세전자기계 시스템(20) 주변에 위치되는 중공(94)의 중앙 영역을 향해 점진적으로 가까이 위치된다.The
상기 캡핑 막(74)의 굴곡 형상(63, 69)은, 도 3에서, 미세전자기계 시스템(20)의 모서리들 사이의 영역을 지나는 미세전자기계 시스템(20)과 캡핑 막(74)의 절단면을 볼 때, 캡핑 막(74)의 하부 측으로부터 상부 측을 향해 적어도 두 번으로 단차(step difference)지게 솟아오르고, 하부 굴곡 형상(63)의 곡률과 상부 굴곡 형상(69)의 곡률을 다르게 갖는다.The
상기 캡핑 막(74)의 굴곡 형상(63, 69)은, 도 3에서, 미세전자기계 시스템(20)의 모서리들 사이의 영역을 지나는 미세전자기계 시스템(20)과 캡핑 막(74)의 절단면을 볼 때, 캡핑 막(74)의 하부 측으로부터 상부 측을 향해 케스케이드(cascade) 형상으로 적어도 두 번 솟아오르고, 캡핑 막(74)에 외부 힘의 적용시, 하부 굴곡 형상(63)과 상부 굴곡 형상(69) 사이에 하부 굴곡 형상(63)과 상부 굴곡 형상(69)을 겹쳐주는 접이부(folding portion, 66)를 갖는다.The
상기 캡핑 막(74)의 굴곡 형상(63, 69)은, 도 3에서, 미세전자기계 시스템(20)의 모서리들 사이의 영역을 지나는 미세전자기계 시스템(20)과 캡핑 막(74)의 절단면을 볼 때, 캡핑 막(74)의 하부 측으로부터 상부 측을 향해 적어도 두 번으로 굴곡지게 솟아오르고, 미세전자기계 시스템(20)의 양 측부에서 미세전자기계 시스템(20)의 양 단부로부터 수평적으로 그리고 수직적으로 이격한다.The
상기 보호막(110)은, 도 2 또는 도 3에서 볼 때, 캡핑 막(74) 상에서 캡핑 막(74)을 덮는다. 상기 보호 막(110)은, 감광성 폴리이미드를 포함한다. 한편, 상기 박막 패키지(144)는, 비아 플러그(120)와 솔더 범프(130)를 더 포함한다. 상기 비아 플러그(120)는, 보호 막(110)과 캡핑 막(74)을 순차적으로 지나서 반도체 기판(10)과 접촉한다. 상기 솔더 범프(130)는, 보호 막(110) 상에서 비아 플러그(120)와 접촉한다. The
여기서, 상기 캡핑 막은 에폭시 수지에 위에서 열거시킨 금속 산화물을 포함시켜 형성된다. 상기 비아 플러그(120)와 솔더 범프(130)는 전도성 도체이며 캡핑 막(74)의 중공(94)으로부터 이격해서 위치된다. 상기 솔더 범프(130)는 비아 플러그(120)와 반도체 기판(10)을 통해 미세전자기계 시스템(20)과 전기적으로 접속한다.Here, the capping film is formed by including the metal oxides listed above in the epoxy resin. The via
도 4는 본 발명의 제2 실시예에 따른 박막 패키지를 보여주는 평면도이고, 도 5는 도 4의 절단선 Ⅲ - Ⅲ' 를 따라 취해 박막 패키지를 보여주는 단면도이며, 도 6은 도 4의 절단선 Ⅳ - Ⅳ' 를 따라 취해 박막 패키지를 보여주는 단면도이다.4 is a plan view showing a thin film package according to a second embodiment of the present invention, FIG. 5 is a cross-sectional view showing a thin film package taken along the cutting line III-III' of FIG. 4, and FIG. 6 is a cutting line IV of FIG. 4 -It is a sectional view showing a thin film package taken along Ⅳ'.
도 4 내지 도 6을 참조하면, 상기 박막 패키지(148)가 도 1의 박막 패키지(144)와 유사한 구조를 갖지만, 상기 박막 패키지(148)의 캡핑막(78)은 도 1의 박막 패키지(144)의 캡핑막(74)에서부터 다른 구조를 갖는다. 즉, 상기 박막 패키지(148)에서, 상기 캡핑막(78)은 미세전자기계 시스템(20)의 모서리 주변마다 도 4의 절개 홀(76)을 통해 절개(切開)된다.4 to 6, the
상기 캡핑 막(78)은, 미세전자기계 시스템(20) 주변에서 볼 때, 미세전자기계 시스템(20)의 모서리들 사이의 영역에 대응해서 반도체 기판(20)의 표면으로부터 상부측을 향하여 서로에 대해 단차를 이루는 적어도 두 번의 연속적인 상기 굴곡 형상(63A, 69A)을 도 6과 같이 가지며, 미세전자기계 시스템(20)의 모서리들에 대응해서 굴곡 형상(63A, 69A) 중 하부 굴곡 형상(63A)에 절개 홀(76)을 도 5와 같이 가지고, 미세전자기계 시스템(20)의 중앙 영역에서 볼 때, 미세전자기계 시스템(20) 상에서 굴곡 형상 대비 상대적으로 편평하게 도 5 또는 도 6과 같이 펼쳐진다.The capping
여기서, 상기 캡핑 막(78)의 굴곡 형상(63A, 69A)은, 캡핑 막(78)에 외부 힘의 적용시, 하부 굴곡 형상(63A)과 상부 굴곡 형상(69A) 사이에 하부 굴곡 형상(63A)과 상부 굴곡 형상(69A)을 겹쳐주는 접이부(folding portion, 66A)를 도 6과 같이 갖는다.Here, the curved shape (63A, 69A) of the
상기 캡핑 막(78)은, 반도체 기판(10) 상에서 미세전자기계 시스템(20) 주변에 중공(98)을 도 5 또는 도 6과 같이 한정한다. 상기 캡핑 막(78)은, 실리콘나이트라이드 또는 실리콘옥사이드를 포함한다. 한편, 상기 박막 패키지(148)은, 커버 막(100)과 비아 플러그(120)와 솔더 범프(130)를 더 포함한다. 상기 커버 막(100)은, 캡핑 막(78)과 보호 막(110) 사이에 위치된다. The capping
상기 커버 막(100)은, 실리콘 옥사이드를 포함한다. 상기 비아 플러그는 보호 막(110)과 커버 막(100)과 캡핑 막(78)을 순차적으로 지나서 반도체 기판(10)과 접촉한다. 상기 솔더 범프(130)는, 보호 막(110) 상에서 비아 플러그(120)와 접촉한다. The
여기서, 상기 보호 막(110)은 감광성 폴리이미드를 포함하고, 상기 비아 플러그(120)와 솔더 범프(130)는 전도성 도체이며 캡핑 막(78)의 중공(98)으로부터 이격해서 위치된다. 상기 솔더 범프(130)는 비아 플러그(120)와 반도체 기판(10)을 통해 미세전자기계 시스템(20)과 전기적으로 접속한다.Here, the
한편, 본 발명의 제2 실시예의 변형 예로써, 도면에 도시되지 않지만, 상기 캡핑막은 미세전자기계 시스템(20)의 모서리들 사이에서 미세전자기계 시스템(20) 주변에 절개 홀(도면에 미 도시)을 통해 절개될 수도 있다.On the other hand, as a modified example of the second embodiment of the present invention, although not shown in the drawing, the capping film is formed between the edges of the
도 7은, 종래 기술의 캡핑막과 도 1의 캡핑막에서 외부 충격에 대한 스트레스를 비교해 보여주는 그래프이다. 7 is a graph showing a comparison of stress against external impact in the capping film of the prior art and the capping film of FIG. 1.
도 7(a)를 참조하면, 종래 기술의 캡핑 막(74A)은 미세전자기계 시스템(도면에 미도시)의 측부에 하나의 단(段)을 갖는다. 상기 캡핑 막(74A)에 외부 충격으로 2000(Pa)이 인가되는 때, 본 미세스 응력(von Mises stress)의 그래프는 캠핑막(74A)의 위치(@ X축)에 따른 스트레스 분포(@ Y축)를 나타낼 수 있다. Referring to Figure 7(a), the prior
여기서, 상기 캡핑 막(74A)은 그래프에서 본 미세스 항복조건에 사용되는 응력으로 하중을 받고 있는 각 지점에서의 비틀림에너지(Maximum Distortion Energy)값을 보이고 있다. 상기 캡핑 막(74A)은 그래프에서 옅은 그리고 짙은 파란색에 대응해서 약 1.0E10(N/㎡) 이하의 스트레스 분포를 보인다.Here, the
도 7(b)를 참조하면, 본 발명의 캡핑 막(74)은 미세전자기계 시스템(20)의 측부에서 적어도 두 번의 다단(多段) 형상으로 경사지게 솟아오른다. 상기 캡핑 막(74)에 외부 충격으로 2000(Pa)이 인가되는 때, 본 미세스 응력(von Mises stress)의 그래프는 캠핑 막(74)의 위치(@ X축)에 따른 스트레스 분포(@ Y축)를 나타낼 수 있다.Referring to FIG. 7(b), the capping
여기서, 상기 캡핑 막(74)은 그래프에서 옅은 그리고 짙은 파란색에 대응해서 약 0.6E10(N/㎡) 이하의 스트레스 분포를 보인다. 따라서, 본 발명의 캡핑 막(74)은 동일한 외부 충격(@ 2000(Pa))에 대해 종래 기술의 캡핑 막(74A)보다 더 낮은 스트레스 분포를 보이기 때문에 종래 기술의 캡핑 막(74A) 대비 강도 증가를 보인다.Here, the capping
도 8 내지 도 13은 도 1의 박막 패키지의 형성방법을 설명해주는 단면도이다.8 to 13 are cross-sectional views illustrating a method of forming the thin film package of FIG. 1.
도 8 내지 도 13을 참조하면, 본 발명에 따른 박막 패키지(144)의 형성방법은, 미세전자기계 시스템(MEMS; 20)을 구비하는 반도체 기판(10)을 도 8과 같이 준비하는 것을 포함할 수 있다. 상기 반도체 기판(10)을 준비하는 것은, 반도체 기판(10)의 내부에 또는 표면 상에 미세전자기계 시스템(20)을 형성하는 것을 포함한다. 상기 반도체 기판(10)은 실리콘(silicon) 또는 실리콘 카바이드(SiC) 또는 리튬탄탈륨옥사이드(LiTaO3) 또는 리튬니오브옥사이드(LiNbO3)를 포함한다. 상기 미세전자기계 시스템(20)은 외부와 상호 작용을 하는 마이크로 센서를 포함한다.8 to 13, a method of forming a
다음으로, 상기 미세전자기계 시스템(20)을 덮으며 미세전자기계 시스템(20) 주변 또는 측부에서 각진 계단을 이루는 포토레지스트 패턴(30, 50)이 도 9와 도 10와 같이 형성될 수 있다. 상기 포토레지스트 패턴(30, 50)을 형성하는 것은, 미세전자기계 시스템(20)을 덮으면서 미세전자기계 시스템(20) 주변에서 반도체 기판(10)을 노출시키는 제1 포토레지스트 패턴(30)을 도 9와 같이 형성하고, 제1 포토레지스트 패턴(30) 상에 위치되어 제1 포토레지스트 패턴(30)과 반도체 기판(10)을 노출시키는 제2 포토레지스트 패턴(50)을 도 10과 같이 형성하는 것을 포함한다.Next,
여기서, 상기 제1 포토레지스트 패턴(30)과 제2 포토레지스트 패턴(50)은 미세전자기계 시스템(20) 주변 또는 측부에서 각진 계단을 도 10과 같이 형성한다. 다음으로, 상기 포토레지스트 패턴(30, 50)에서 각진 계단이 굴곡 형상으로 도 11과 같이 만들어 질 수 있다. 상기 포토레지스트 패턴(30, 50)에서 각진 계단을 굴곡 형상으로 만드는 것은, 반도체 히팅 장치에 포토레지스트 패턴(30, 50)을 포함하는 반도체 기판(10)을 삽입시키고, 반도체 히팅 장치를 사용하여 반도체 기판(10) 상에 직접적으로 열을 가해서 반도체 기판(10)을 통해 각진 계단의 포토레지스트 패턴(30, 50)에 열을 전달하고, 열을 사용하여 각진 계단의 포토레지스트 패턴(30, 50)에서 내부적으로 체적 흐름(F1, F2)을 유도시키며 외부적으로 각진 계단의 포토레지스트 패턴(30, 50)의 두께를 줄이면서 반도체 기판(10) 상에 점유 면적을 증가시키는 것을 포함한다. Here, the
상기 각진 계단의 포토레지스트 패턴(30, 50)은 체적 흐름(F1, F2)을 통해 계단 턱을 볼록하게 하여 굴곡 형상(35, 55)의 포토레지스트 패턴(40, 60)으로 도 11과 같이 변형된다. 계속해서, 상기 반도체 기판(10)과 함께 굴곡 형상(35, 55)의 포토레지스트 패턴(40, 60)을 덮는 캡핑 막(74)이 도 12와 같이 형성될 수 있다. 상기 캡핑 막(74)을 형성하는 것은, 반도체 스핀코팅 기술을 사용하여 반도체 기판(10)과 함께 굴곡 형상(35, 5)의 포토레지스트 패턴(40, 60) 상에 코팅 막을 상온에서 컨포멀하게 형성하고, 반도체 기판(10) 상에 열을 가해서 코팅 막으로부터 수분을 제거시키는 것을 포함한다.The
상기 캡핑 막은, 알루미늄 산화물(Al2O3), 인듐주석 산화물(ITO), 타이타늄 산화물(TiO2), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2) 및 인듐 산화물(In2O3) 중 적어도 하나로 이루어진 복수의 알갱이(granule)를 수분이 제거된 코팅 막에 포함시켜 인접하는 알갱이들 사이에 기공을 갖는다. 상기 코팅 막은 에폭시 수지를 포함한다. 여기서, 상기 캡핑 막(74)은, 도 1 또는 도 3 또는 도 12에서, 미세전자기계 시스템(20) 주변 또는 측부에서 굴곡 형상(63, 69)으로 주름지며 미세전자기계 시스템(20) 바로 위에서 편평하고, 산소(O) 기체의 유입과 탄소(C) 기체의 유출을 가능하게 하는 복수의 기공(氣孔)을 갖는다. 계속해서, 상기 캡핑 막(74)을 통해 굴곡 형상(35, 55)의 포토레지스트 패턴(40, 60)이 도 13과 같이 제거될 수 있다.The capping film is among aluminum oxide (Al 2 O 3 ), indium tin oxide (ITO), titanium oxide (TiO 2 ), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), and indium oxide (In 2 O 3 ). A plurality of granules made of at least one (granule) is included in the coating film from which moisture is removed to have pores between adjacent granules. The coating film contains an epoxy resin. Here, the capping
상기 캡핑 막(74)을 통해 굴곡 형상(35, 55)의 포토레지스트 패턴(40, 60)을 제거시키는 것은, 반도체 에싱 챔버의 내부에 캡핑 막(74)을 포함하는 반도체 기판(10)을 삽입시키고, 반도체 에싱 챔버를 사용하여 캡핑 막(74)에서 복수의 기공에 산소 기체를 뜨겁게 데워 제1 흐름선(D1)을 따라 유입시키고, 캡핑 막(74) 아래에서 산소 기체를 사용하여 굴곡 형상(35, 55)의 포토레지스트 패턴(40, 60)을 태우고, 캡핑 막(74) 아래에서 굴곡 형상(35, 55)의 포토레지스트 패턴(40, 60)을 태우는 동안, 캡핑 막(74) 아래로부터 시작하여 캡핑 막(74)을 지나도록 탄소 기체를 제2 흐름선(D2)을 따라 유출시키고, 반도체 에싱 챔버에서, 캡핑 막(74)으로부터 포토레지스트 패턴(40, 60)을 제거시킨 반도체 기판(10)을 분리시키는 것을 포함한다.Removing the
이어서, 상기 캡핑 막(74) 상에 보호 막(110)이 도 2 또는 도 3과 같이 형성될 수 있다. 상기 반도체 기판(10) 상에서 미세전자기계 시스템(20)을 캡핑 막(74)으로 차폐시키는 때, 상기 캡핑 막(74) 상에 보호 막(110)을 형성하는 것은, 반도체 스핀 코팅 기술을 사용하여 캡핑 막(74)을 덮는 감광성 폴리이미드막을 평탄하게 형성시키는 것을 포함한다. 이후로, 상기 박막 패키지(144)의 형성방법은 도 1 내지 도 3을 참조하여 비아 플러그(120)와 솔더 범프(130)를 형성할 수 있다.Subsequently, a
도 14 내지 16은, 도 4의 박막 패키지의 형성방법을 설명해주는 단면도이다.14 to 16 are cross-sectional views illustrating a method of forming the thin film package of FIG. 4.
도 14 내지 16을 참조하면, 상기 박막 패키지(148)의 형성방법은, 도 8 내지 도 13의 박막 패키지(144)의 형성방법과 유사하나, 캡핑막(78)의 증착부터 박막 패키지(144)의 형성방법과 다르게 수행될 수 있다. 즉, 상기 박막 패키지(148)의 형성방법에서, 상기 캡핑 막(78)을 형성하는 것은, 반도체 증착 기술(evaporation)을 사용하여, 도 11에 개시된 바와 같이, 반도체 기판(10)과 함께 굴곡 형상(35, 65)의 포토레지스트 패턴(40, 60) 상에, 실리콘나이트라이드 막 또는 실리콘 옥사이드 막을 상온에서 컨포멀하게 증착하고, 실리콘나이트라이드 막 또는 실리콘옥사이드 막 상에 위치되어 미세전자기계 시스템(20)의 모서리 주변마다 실리콘나이트라이드 막 또는 실리콘옥사이드 막을 부분적으로 노출시키도록 랜딩 홀(H)을 한정하는 포토레지스트 막(80)을 형성하고, 포토레지스트 막(80)을 식각 마스크로 사용하여 랜딩 홀(H)을 통해 실리콘나이트라이드 막 또는 실리콘옥사이드 막을 식각해서 미세전자기계 시스템(20)의 모서리 주변마다 절개 홀(76)을 도 14 또는 도 15와 같이 형성하는 것을 포함한다.14 to 16, the method of forming the
상기 굴곡 형상(35, 55)의 포토레지스트 패턴(40, 60)은 캡핑 막(78)의 절개 홀(76)을 통해 포토레지스트 막(80)의 분리 홀(H)에 노출된다. 다음으로, 상기 박막 패키지(148)의 형성방법에서, 상기 캡핑 막(78)을 통해 굴곡 형상(35, 65)의 포토레지스트 패턴(40, 60)을 제거시키는 것은, 도 15 및 도 16에 개시된 바와 같이, 반도체 에싱 챔버의 내부에 포토레지스트 막(80)을 포함하는 반도체 기판(10)을 삽입시키고, 반도체 에싱 챔버를 사용하여 포토레지스트 막(80)의 표면에 그리고 포토레지스트 막(80)의 분리 홀(H)에 산소 기체를 뜨겁게 데워 제3 흐름선(D3)을 따라 유입시키고, 산소 기체를 사용하여 캡핑 막(78) 상에서 포토레지스트 막(80) 그리고 캡핑 막(78) 아래에서 굴곡 형상(35, 55)의 포토레지스트 패턴(40, 60)을 태우고, 캡핑 막(78) 아래에서 굴곡 형상(35, 55)의 포토레지스트 패턴(40, 60)을 태우는 동안, 캡핑 막(78)의 절개 홀(76)을 통해 탄소 기체를 제4 흐름선(D4)을 따라 유출시키고, 반도체 에싱 챔버에서, 캡핑 막(78)으로부터 포토레지스트 막(80)과 포토레지스트 패턴(40, 60)을 제거시킨 반도체 기판(10)을 분리시키는 것을 포함한다.The
여기서, 상기 캡핑 막(78)은, 미세전자기계 시스템(20) 주변 또는 측부에서 굴곡 형상(도 6의 63A, 69A)으로 주름지며 미세전자기계 시스템(20) 바로 위에서 편평하고, 미세전자기계 시스템(20)의 모서리에 대응하여 절개 홀(76)을 통해 절개(切開)된다.Here, the capping
다음으로, 상기 반도체 기판(10) 상에서 캡핑 막(78)을 통해 미세전자기계 시스템(20)을 외부에 노출시키는 때, 상기 박막 패키지(148)의 형성방법은, 캡핑 막(78) 상에 보호 막(110)을 형성하기 전, 반도체 증착 기술을 사용하여 캡핑 막(78) 상에 커버 막(100)을 형성하는 것을 더 포함할 수 있다. 상기 커버 막(100)은 실리콘 옥사이드를 포함한다. 상기 커버 막(100) 상에 보호 막을 형성하는 것은, 반도체 스핀 코팅 기술을 사용하여 상기 커버 막(100)을 덮는 감광성 폴리이미드막을 평탄하게 형성시키는 것을 포함한다. 이후로, 상기 박막 패키지(148)의 형성방법은 도 4 내지 도 6을 참조하여 비아 플러그(120)와 솔더 범프(130)를 형성할 수 있다.Next, when exposing the
한편, 이와는 다르게, 도면에 도시되지 않지만, 상기 캡핑막은 미세전자기계 시스템(20)의 모서리들 사이에서 미세전자기계 시스템(20) 주변에 절개 홀(도면에 미 도시)을 통해 절개될 수도 있다.On the other hand, unlike this, although not shown in the drawing, the capping film may be cut through a cutting hole (not shown in the figure) around the
10; 반도체 기판, 20; 미세전자기계 시스템
74; 캡핑 막, 94; 중공
110; 보호 막, 120; 비아 플러그
130; 솔더 범프, 144; 박막 패키지10; A semiconductor substrate, 20; Microelectromechanical system
74; Capping membrane, 94; Hollow
110; Protective membrane, 120; Via plug
130; Solder bumps, 144; Thin film package
Claims (25)
상기 반도체 기판 상에 위치되어 굴곡 형상을 가지면서 상기 미세전자기계 시스템을 둘러싸고 상기 미세전자기계 시스템 주변에 중공(中空)을 한정하는 캡핑 막; 및
상기 캡핑 막 상에서 상기 캡핑 막을 덮는 보호 막을 포함하고,
상기 캡핑 막은 산소(O) 기체의 유입과 탄소(C) 기체의 유출을 가능하게 하는 복수의 기공(氣孔)을 갖거나 상기 미세전자기계 시스템의 모서리 주변마다 절개(切開)되는 박막 패키지(thin film package).
A semiconductor substrate including microelectromechanical systems (MEMS);
A capping film positioned on the semiconductor substrate, having a curved shape, surrounding the microelectromechanical system and defining a hollow around the microelectromechanical system; And
A protective film covering the capping film on the capping film,
The capping film has a plurality of pores that allow the inflow of oxygen (O) gas and the outflow of carbon (C) gas, or a thin film package that is cut at every edge of the microelectromechanical system (시스템) package).
상기 반도체 기판은 실리콘(silicon) 또는 실리콘 카바이드(SiC) 또는 리튬탄탈륨옥사이드(LiTaO3) 또는 리튬니오브옥사이드(LiNbO3)를 포함하는 박막 패키지.
According to claim 1,
The semiconductor substrate is a thin film package comprising silicon (silicon) or silicon carbide (SiC) or lithium tantalum oxide (LiTaO 3 ) or lithium niobium oxide (LiNbO 3 ).
상기 반도체 기판은 내부에(in bulk) 또는 표면 상에(on surface) 상기 미세전자기계 시스템을 포함하는 박막 패키지.
According to claim 1,
The semiconductor substrate is a thin film package that includes the microelectromechanical system inside (in bulk) or on (on surface).
상기 미세전자기계 시스템은 외부와 상호 작용을 하는 마이크로 센서를 포함하는 박막 패키지.
According to claim 1,
The microelectromechanical system is a thin film package including a micro sensor that interacts with the outside.
상기 미세전자기계 시스템은 상기 반도체 기판의 내부에 또는 표면 상에 적어도 하나로 배치되는 박막 패키지.
According to claim 1,
The microelectromechanical system is a thin film package disposed on at least one inside or on the surface of the semiconductor substrate.
상기 캡핑 막은,
알루미늄 산화물(Al2O3), 인듐주석 산화물(ITO), 타이타늄 산화물(TiO2), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2) 및 인듐 산화물(In2O3) 중 적어도 하나로 이루어진 복수의 알갱이(granule)를 수분이 제거된 코팅막에 포함시켜 인접하는 알갱이들 사이에 기공을 가지거나,
실리콘나이트라이드 또는 실리콘 옥사이드를 포함하고,
수분이 제거되기 전 코팅막은 에폭시 수지를 포함하는 박막 패키지.
According to claim 1,
The capping film,
A plurality of at least one of aluminum oxide (Al 2 O 3 ), indium tin oxide (ITO), titanium oxide (TiO 2 ), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), and indium oxide (In 2 O 3 ) Or the pores between adjacent grains by incorporating the granules of
Silicon nitride or silicon oxide,
The film before the moisture is removed is a thin film package containing an epoxy resin.
상기 캡핑 막은,
상기 미세전자기계 시스템 주변에서 볼 때,
상기 반도체 기판의 표면으로부터 상부측을 향하여 서로에 대해 단차를 이루는 적어도 두 번의 연속적인 상기 굴곡 형상을 가지고,
상기 미세전자기계 시스템 바로 위에서 볼 때,
상기 미세전자기계 시스템 상에서 상기 굴곡 형상 대비 상대적으로 편평하게 펼쳐지는 박막 패키지.
According to claim 1,
The capping film,
When viewed around the microelectromechanical system,
Having at least two successive bend shapes forming a step relative to each other toward the upper side from the surface of the semiconductor substrate,
When viewed directly above the microelectromechanical system,
A thin film package that spreads relatively flat on the microelectromechanical system compared to the curved shape.
상기 캡핑 막은,
상기 미세전자기계 시스템 주변에서 볼 때,
상기 미세전자기계 시스템의 모서리들 사이의 영역에 대응해서 상기 반도체 기판의 표면으로부터 상부측을 향하여 서로에 대해 단차를 이루는 적어도 두 번의 연속적인 상기 굴곡 형상을 가지며,
상기 미세전자기계 시스템의 상기 모서리들에 대응해서 상기 굴곡 형상 중 하부 굴곡 형상에 절개 홀을 가지고,
상기 미세전자기계 시스템의 중앙 영역에서 볼 때,
상기 미세전자기계 시스템 상에서 상기 굴곡 형상 대비 상대적으로 편평하게 펼쳐지는 박막 패키지.
According to claim 1,
The capping film,
When viewed around the microelectromechanical system,
Corresponding to the region between the corners of the microelectromechanical system has at least two successive curved shapes forming a step with respect to each other toward the upper side from the surface of the semiconductor substrate,
Corresponding to the corners of the microelectromechanical system has an incision hole in the lower bending shape of the bending shape,
When viewed from the central region of the microelectromechanical system,
A thin film package that spreads relatively flat on the microelectromechanical system compared to the curved shape.
상기 캡핑 막의 상기 굴곡 형상은,
상기 미세전자기계 시스템의 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때,
상기 캡핑 막의 하부 측으로부터 상부 측을 향해 적어도 두 번의 계단 형상으로 솟아오르고,
상기 미세전자기계 시스템 주변에 위치되는 상기 중공의 체적을 점진적으로 작게 한정하는 박막 패키지.
According to claim 1,
The bending shape of the capping film,
When viewing the cutting surface of the capping film and the microelectromechanical system passing through the area between the edges of the microelectromechanical system,
Rises from the lower side of the capping film toward the upper side in at least two stepped shapes,
A thin film package that gradually limits the volume of the hollow positioned around the microelectromechanical system.
상기 캡핑 막의 상기 굴곡 형상은,
상기 미세전자기계 시스템의 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때,
상기 캡핑 막의 하부 측으로부터 상부 측을 향해 적어도 두 번의 다단(多段) 형상으로 경사지게 솟아오르고,
상기 미세전자기계 시스템 주변에 위치되는 상기 중공의 중앙 영역을 향해 점진적으로 가까이 위치되는 박막 패키지.
According to claim 1,
The bending shape of the capping film,
When viewing the cutting surface of the capping film and the microelectromechanical system passing through the area between the edges of the microelectromechanical system,
From the lower side of the capping film toward the upper side so as to rise inclined in at least two multi-stage shapes,
A thin film package positioned gradually closer to the central region of the hollow positioned around the microelectromechanical system.
상기 캡핑 막의 상기 굴곡 형상은,
상기 미세전자기계 시스템의 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때,
상기 캡핑 막의 하부 측으로부터 상부 측을 향해 적어도 두 번으로 단차(step difference)지게 솟아오르고,
하부 굴곡 형상의 곡률과 상부 굴곡 형상의 곡률을 다르게 가지는 박막 패키지.
According to claim 1,
The bending shape of the capping film,
When viewing the cutting surface of the capping film and the microelectromechanical system passing through the area between the edges of the microelectromechanical system,
Stepping upward from the lower side of the capping film toward the upper side at least twice,
A thin film package having different curvatures of the lower bend shape and curvatures of the upper bend shape.
상기 캡핑 막의 상기 굴곡 형상은,
상기 미세전자기계 시스템의 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때,
상기 캡핑 막의 하부 측으로부터 상부 측을 향해 케스케이드(cascade) 형상으로 적어도 두번 솟아오르고,
상기 캡핑 막에 외부 힘의 적용시, 하부 굴곡 형상과 상부 굴곡 형상 사이에 상기 하부 굴곡 형상과 상기 상부 굴곡 형상을 겹쳐주는 접이부(folding portion)를 가지는 박막 패키지.
According to claim 1,
The bending shape of the capping film,
When viewing the cutting surface of the capping film and the microelectromechanical system passing through the area between the edges of the microelectromechanical system,
Rises at least twice in a cascade shape from the lower side to the upper side of the capping film,
When the external force is applied to the capping film, a thin film package having a folding portion overlapping the lower curved shape and the upper curved shape between the lower curved shape and the upper curved shape.
상기 캡핑 막의 상기 굴곡 형상은,
상기 미세전자기계 시스템의 상기 모서리들 사이의 영역을 지나는 상기 미세전자기계 시스템과 상기 캡핑 막의 절단면을 볼 때,
상기 캡핑 막의 하부 측으로부터 상부 측을 향해 적어도 두 번으로 굴곡지게 솟아오르고,
상기 미세전자기계 시스템의 상기 양 측부에서 상기 미세전자기계 시스템의 양 단부로부터 수평적으로 그리고 수직적으로 이격하는 박막 패키지.
According to claim 1,
The bending shape of the capping film,
When viewing the cutting surface of the microelectromechanical system and the capping film passing through the area between the edges of the microelectromechanical system,
Rises from the lower side of the capping film to the upper side to bend at least twice,
A thin film package horizontally and vertically spaced from both ends of the microelectromechanical system at both sides of the microelectromechanical system.
상기 보호 막과 상기 캡핑 막을 순차적으로 지나서 상기 반도체 기판과 접촉하는 비아 플러그; 및
상기 보호 막 상에서 상기 비아 플러그와 접촉하는 솔더 범프를 더 포함하되,
상기 캡핑 막은 수분이 제거된 코팅 막에 금속 산화물로 이루어진 복수의 알갱이를 포함시켜 알갱이들 사이에 기공을 가지고,
상기 보호 막은 감광성 폴리이미드를 포함하고,
상기 비아 플러그와 상기 솔더 범프는 전도성 도체이며 상기 캡핑 막의 상기 중공으로부터 이격해서 위치되고,
상기 솔더 범프는 상기 비아 플러그와 상기 반도체 기판을 통해 상기 미세전자기계 시스템과 전기적으로 접속하는 박막 패키지.
According to claim 1,
A via plug sequentially passing through the protective film and the capping film to contact the semiconductor substrate; And
Further comprising a solder bump in contact with the via plug on the protective film,
The capping film has pores between the grains by including a plurality of grains made of metal oxide in the coating film from which moisture is removed,
The protective film comprises a photosensitive polyimide,
The via plug and the solder bump are conductive conductors and are spaced apart from the hollow of the capping film,
The solder bump is a thin film package electrically connected to the microelectromechanical system through the via plug and the semiconductor substrate.
상기 캡핑 막과 상기 보호 막 사이에 위치되는 커버 막;
상기 보호 막과 상기 커버 막과 상기 캡핑 막을 순차적으로 지나서 상기 반도체 기판과 접촉하는 비아 플러그; 및
상기 보호 막 상에서 상기 비아 플러그와 접촉하는 솔더 범프를 더 포함하되,
상기 캡핑 막은 실리콘 나이트라이드 또는 실리콘옥사이드를 포함하고,
상기 커버 막은 실리콘 옥사이드를 포함하고,
상기 보호 막은 감광성 폴리이미드를 포함하고,
상기 비아 플러그와 상기 솔더 범프는 전도성 도체이며 상기 캡핑 막의 상기 중공으로부터 이격해서 위치되고,
상기 솔더 범프는 상기 비아 플러그와 상기 반도체 기판을 통해 상기 미세전자기계 시스템과 전기적으로 접속하는 박막 패키지.
According to claim 1,
A cover film positioned between the capping film and the protective film;
A via plug sequentially passing through the protective film, the cover film, and the capping film to contact the semiconductor substrate; And
Further comprising a solder bump in contact with the via plug on the protective film,
The capping film includes silicon nitride or silicon oxide,
The cover film comprises silicon oxide,
The protective film comprises a photosensitive polyimide,
The via plug and the solder bump are conductive conductors and are spaced apart from the hollow of the capping film,
The solder bump is a thin film package electrically connected to the microelectromechanical system through the via plug and the semiconductor substrate.
상기 미세전자기계 시스템을 덮으며 상기 미세전자기계 시스템 주변에서 각진 계단을 이루는 포토레지스트 패턴을 형성하고,
상기 포토레지스트 패턴에서 상기 각진 계단을 굴곡 형상으로 만들고,
상기 반도체 기판과 함께 상기 굴곡 형상의 포토레지스트 패턴을 덮는 캡핑 막을 형성하고,
상기 캡핑 막을 통해 상기 굴곡 형상의 포토레지스트 패턴을 제거시키고,
상기 캡핑 막 상에 보호 막을 형성하는 것을 포함하고,
상기 캡핑 막은,
상기 미세전자기계 시스템 주변에서 주름지며 상기 미세전자기계 시스템 바로 위에서 편평하고,
산소(O) 기체의 유입과 탄소(C) 기체의 유출을 가능하게 하는 복수의 기공(氣孔)을 갖거나 상기 미세전자기계 시스템의 모서리에 대응하여 절개(切開)되는 박막 패키지의 형성 방법.
Preparing a semiconductor substrate having a microelectromechanical system (MEMS),
Forming a photoresist pattern covering the microelectromechanical system and forming an angled staircase around the microelectromechanical system,
In the photoresist pattern, the angled step is made into a curved shape,
Forming a capping film covering the curved photoresist pattern together with the semiconductor substrate,
The curved photoresist pattern is removed through the capping film,
And forming a protective film on the capping film,
The capping film,
Wrinkles around the microelectromechanical system and is flat just above the microelectromechanical system,
A method of forming a thin film package having a plurality of pores that enable the inflow of oxygen (O) gas and the outflow of carbon (C) gas, or being cut in correspondence with an edge of the microelectromechanical system.
상기 반도체 기판을 준비하는 것은,
상기 반도체 기판의 내부에 또는 표면 상에 상기 미세전자기계 시스템을 형성하는 것을 포함하고,
상기 반도체 기판은 실리콘(silicon) 또는 실리콘 카바이드(SiC) 또는 리튬탄탈륨옥사이드(LiTaO3) 또는 리튬니오브옥사이드(LiNbO3)를 포함하고,
상기 미세전자기계 시스템은 외부와 상호 작용을 하는 마이크로 센서를 포함하는 박막 패키지의 형성 방법.
The method of claim 16,
Preparing the semiconductor substrate,
Forming the microelectromechanical system inside or on the semiconductor substrate,
The semiconductor substrate includes silicon (silicon) or silicon carbide (SiC) or lithium tantalum oxide (LiTaO 3 ) or lithium niobium oxide (LiNbO 3 ),
The microelectromechanical system is a method of forming a thin film package including a micro sensor that interacts with the outside.
상기 포토레지스트 패턴을 형성하는 것은,
상기 미세전자기계 시스템을 덮으면서 상기 미세전자기계 시스템 주변에서 상기 반도체 기판을 노출시키는 제1 포토레지스트 패턴을 형성하고,
상기 제1 포토레지스트 패턴 상에 위치되어 상기 제1 포토레지스트 패턴과 상기 반도체 기판을 노출시키는 제2 포토레지스트 패턴을 형성하는 것을 포함하고,
상기 제1 포토레지스트 패턴과 상기 제2 포토레지스트 패턴은 상기 미세전자기계 시스템 주변에서 상기 각진 계단을 형성하는 박막 패키지의 형성 방법.
The method of claim 16,
Forming the photoresist pattern,
Forming a first photoresist pattern exposing the semiconductor substrate around the microelectromechanical system while covering the microelectromechanical system,
And forming a second photoresist pattern positioned on the first photoresist pattern to expose the first photoresist pattern and the semiconductor substrate,
The first photoresist pattern and the second photoresist pattern forming method of the thin film package forming the angled step around the microelectromechanical system.
상기 포토레지스트 패턴에서 상기 각진 계단을 상기 굴곡 형상으로 만드는 것은,
반도체 히팅 장치에 상기 포토레지스트 패턴을 포함하는 반도체 기판을 삽입시키고,
상기 반도체 히팅 장치를 사용하여 상기 반도체 기판 상에 직접적으로 열을 가해서 상기 반도체 기판을 통해 상기 각진 계단의 포토레지스트 패턴에 상기 열을 전달하고,
상기 열을 사용하여 상기 각진 계단의 포토레지스트 패턴에서 내부적으로 체적 흐름을 유도시키며 외부적으로 상기 각진 계단의 포토레지스트 패턴의 두께를 줄이면서 상기 반도체 기판 상에 점유 면적을 증가시키는 것을 포함하고,
상기 각진 계단의 포토레지스트 패턴은 상기 체적 흐름을 통해 계단 턱을 볼록하게 하여 굴곡 형상의 포토레지스트 패턴으로 변형되는 박막 패키지의 형성 방법.
The method of claim 16,
In the photoresist pattern, making the angled stairs into the curved shape,
A semiconductor substrate including the photoresist pattern is inserted into a semiconductor heating device,
Using the semiconductor heating device, heat is directly applied to the semiconductor substrate to transfer the heat to the photoresist pattern of the angled step through the semiconductor substrate,
Using the heat to induce a volume flow internally in the photoresist pattern of the angled step and externally reducing the thickness of the photoresist pattern of the angled step and increasing the area occupied on the semiconductor substrate,
The method of forming a thin film package in which the photoresist pattern of the angled step is convex through the volume flow to be transformed into a curved photoresist pattern.
상기 캡핑 막을 형성하는 것은,
반도체 스핀코팅 기술을 사용하여 상기 반도체 기판과 함께 상기 굴곡 형상의 포토레지스트 패턴 상에 코팅 막을 상온에서 컨포멀하게 형성하고,
상기 반도체 기판 상에 열을 가해서 상기 코팅 막으로부터 수분을 제거시키는 것을 포함하고,
상기 캡핑 막은,
알루미늄 산화물(Al2O3), 인듐주석 산화물(ITO), 타이타늄 산화물(TiO2), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2) 및 인듐 산화물(In2O3) 중 적어도 하나로 이루어진 복수의 알갱이(granule)를 상기 수분이 제거된 코팅 막에 포함시켜 인접하는 알갱이들 사이에 기공을 가지고,
상기 코팅 막은 에폭시 수지를 포함하는 박막 패키지의 형성 방법.
The method of claim 16,
Forming the capping film,
A coating film is conformally formed at room temperature on the curved photoresist pattern together with the semiconductor substrate using a semiconductor spin coating technique,
And removing moisture from the coating film by applying heat on the semiconductor substrate.
The capping film,
A plurality of at least one of aluminum oxide (Al 2 O 3 ), indium tin oxide (ITO), titanium oxide (TiO 2 ), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), and indium oxide (In 2 O 3 ) The granules (granule) of the inclusion in the coating film from which the moisture is removed to have pores between adjacent grains,
The coating film is a method of forming a thin film package comprising an epoxy resin.
상기 캡핑 막을 형성하는 것은,
반도체 증착기술(evaporation)을 사용하여 상기 반도체 기판과 함께 상기 굴곡 형상의 포토레지스트 패턴 상에 실리콘나이트라이드 막 또는 실리콘옥사이드 막을 상온에서 컨포멀하게 증착하고,
상기 실리콘나이트라이드 막 또는 실리콘옥사이드 막 상에 위치되어 상기 미세전자기계 시스템의 모서리 주변마다 상기 실리콘나이트라이드 막 또는 실리콘옥사이드 막을 부분적으로 노출시키도록 랜딩 홀을 한정하는 포토레지스트 막을 형성하고,
상기 포토레지스트 막을 식각 마스크로 사용하여 상기 랜딩 홀을 통해 상기 실리콘나이트라이드 막 또는 실리콘옥사이드 막을 식각해서 상기 미세전자기계 시스템의 상기 모서리 주변마다 절개 홀을 형성하는 것을 포함하고,
상기 굴곡 형상의 포토레지스트 패턴은 상기 캡핑 막의 상기 절개 홀을 통해 상기 포토레지스트 막의 상기 분리 홀에 노출되는 박막 패키지의 형성 방법.
The method of claim 16,
Forming the capping film,
A silicon nitride film or a silicon oxide film is conformally deposited at room temperature on the curved photoresist pattern together with the semiconductor substrate using a semiconductor evaporation technique,
A photoresist film positioned on the silicon nitride film or silicon oxide film to define a landing hole to partially expose the silicon nitride film or silicon oxide film at every edge of the microelectromechanical system,
Using the photoresist film as an etch mask, etching the silicon nitride film or silicon oxide film through the landing hole to form an incision hole for each edge of the microelectromechanical system,
The method of forming a thin film package in which the curved photoresist pattern is exposed to the separation hole of the photoresist film through the incision hole of the capping film.
상기 캡핑 막을 통해 상기 굴곡 형상의 포토레지스트 패턴을 제거시키는 것은,
반도체 에싱 챔버의 내부에 상기 캡핑 막을 포함하는 반도체 기판을 삽입시키고,
상기 반도체 에싱 챔버를 사용하여 상기 캡핑 막에서 복수의 기공에 상기 산소 기체를 뜨겁게 데워 유입시키고,
상기 캡핑 막 아래에서 상기 산소 기체를 사용하여 상기 굴곡 형상의 포토레지스트 패턴을 태우고,
상기 캡핑 막 아래에서 상기 굴곡 형상의 포토레지스트 패턴을 태우는 동안, 상기 캡핑 막 아래로부터 시작하여 상기 캡핑 막을 지나도록 상기 탄소 기체를 유출시키고,
상기 반도체 에싱 챔버에서, 상기 캡핑 막으로부터 상기 포토레지스트 패턴을 제거시킨 반도체 기판을 분리시키는 것을 포함하는 박막 패키지의 형성 방법.
The method of claim 20,
Removing the photoresist pattern of the curved shape through the capping film,
A semiconductor substrate including the capping film is inserted into the semiconductor ashing chamber,
Using the semiconductor ashing chamber, the oxygen gas is heated and introduced into a plurality of pores in the capping film.
Burn the photoresist pattern of the bent shape using the oxygen gas under the capping film,
While burning the curved photoresist pattern under the capping film, the carbon gas is discharged starting from below the capping film and passing through the capping film,
A method of forming a thin film package comprising separating a semiconductor substrate from which the photoresist pattern is removed from the capping film in the semiconductor ashing chamber.
상기 캡핑 막을 통해 상기 굴곡 형상의 포토레지스트 패턴을 제거시키는 것은,
반도체 에싱 챔버의 내부에 상기 포토레지스트 막을 포함하는 반도체 기판을 삽입시키고,
상기 반도체 에싱 챔버를 사용하여 상기 포토레지스트 막의 표면에 그리고 상기 포토레지스트 막의 상기 분리 홀에 상기 산소 기체를 뜨겁게 데워 유입시키고,
상기 산소 기체를 사용하여 상기 캡핑 막 상에서 상기 포토레지스트 막 그리고 상기 캡핑 막 아래에서 상기 굴곡 형상의 포토레지스트 패턴을 태우고,
상기 캡핑 막 아래에서 상기 굴곡 형상의 포토레지스트 패턴을 태우는 동안, 상기 캡핑 막의 상기 절개 홀을 통해 상기 탄소 기체를 유출시키고,
상기 반도체 에싱 챔버에서, 상기 캡핑 막으로부터 상기 포토레지스트 막과 상기 포토레지스트 패턴을 제거시킨 반도체 기판을 분리시키는 것을 포함하는 박막 패키지의 형성 방법.
The method of claim 21,
Removing the photoresist pattern of the curved shape through the capping film,
A semiconductor substrate including the photoresist film is inserted into the semiconductor ashing chamber,
Using the semiconductor ashing chamber, the oxygen gas is heated and introduced into the surface of the photoresist film and into the separation hole of the photoresist film,
The oxygen gas is used to burn the photoresist film on the capping film and the curved photoresist pattern under the capping film,
While burning the curved photoresist pattern under the capping film, the carbon gas is discharged through the incision hole of the capping film,
A method of forming a thin film package comprising separating a semiconductor substrate from which the photoresist film and the photoresist pattern are removed from the capping film in the semiconductor ashing chamber.
상기 반도체 기판 상에서 상기 미세전자기계 시스템을 상기 캡핑 막으로 차폐시키는 때,
상기 캡핑 막 상에 보호 막을 형성하는 것은,
반도체 스핀 코팅 기술을 사용하여 상기 캡핑 막을 덮는 감광성 폴리이미드막을 평탄하게 형성시키는 것을 포함하는 박막 패키지의 형성 방법.
The method of claim 16,
When the microelectromechanical system is shielded with the capping film on the semiconductor substrate,
Forming a protective film on the capping film,
A method of forming a thin film package comprising flatly forming a photosensitive polyimide film covering the capping film using a semiconductor spin coating technique.
상기 반도체 기판 상에서 상기 캡핑 막을 통해 상기 미세전자기계 시스템을 외부에 노출시키는 때,
상기 캡핑 막 상에 보호 막을 형성하기 전, 반도체 증착 기술을 사용하여 상기 캡핑 막 상에 커버 막을 형성하는 것을 더 포함하고,
상기 커버 막 상에 보호 막을 형성하는 것은,
반도체 스핀 코팅 기술을 사용하여 상기 커버 막을 덮는 감광성 폴리이미드막을 평탄하게 형성시키는 것을 포함하고,
상기 커버 막은 실리콘 옥사이드를 포함하는 박막 패키지의 형성 방법.
The method of claim 16,
When the microelectromechanical system is exposed to the outside through the capping film on the semiconductor substrate,
Before forming a protective film on the capping film, further comprising forming a cover film on the capping film using a semiconductor deposition technique,
Forming a protective film on the cover film,
And forming a photosensitive polyimide film to cover the cover film by using a semiconductor spin coating technique.
The cover film is a method of forming a thin film package containing silicon oxide.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180171753A KR102165882B1 (en) | 2018-12-28 | 2018-12-28 | Thin film package and method of forming the same |
| PCT/KR2019/009914 WO2020138625A1 (en) | 2018-12-28 | 2019-08-07 | Thin film package and method for forming same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180171753A KR102165882B1 (en) | 2018-12-28 | 2018-12-28 | Thin film package and method of forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200081832A true KR20200081832A (en) | 2020-07-08 |
| KR102165882B1 KR102165882B1 (en) | 2020-10-14 |
Family
ID=71129828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180171753A KR102165882B1 (en) | 2018-12-28 | 2018-12-28 | Thin film package and method of forming the same |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102165882B1 (en) |
| WO (1) | WO2020138625A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102257735B1 (en) * | 2020-08-31 | 2021-05-28 | 주식회사 제이피드림 | Micro-electro mechanical system packaging method and package using the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115642095B (en) * | 2022-09-08 | 2024-03-29 | 武汉敏声新技术有限公司 | Radio frequency module packaging structure and method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090082148A (en) * | 2008-01-25 | 2009-07-29 | 가부시끼가이샤 도시바 | Electrical device built into semiconductor integrated circuit |
| JP2010056745A (en) | 2008-08-27 | 2010-03-11 | Omron Corp | Capacitive vibration sensor |
| KR20150031427A (en) * | 2013-08-06 | 2015-03-24 | 고어텍 인크 | An anti-impact silicon based mems microphone, a system and a package with the same |
| JP2016127371A (en) * | 2014-12-26 | 2016-07-11 | オムロン株式会社 | Acoustic sensor and manufacturing method of acoustic sensor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101019071B1 (en) * | 2009-05-08 | 2011-03-07 | 주식회사 경인전자 | A Capacitive Type MEMS Microphone and Manufacturing Method thereof |
| KR101150186B1 (en) * | 2009-12-04 | 2012-05-25 | 주식회사 비에스이 | Mems microphone and munufacturing method of the same |
| WO2012037536A2 (en) * | 2010-09-18 | 2012-03-22 | Fairchild Semiconductor Corporation | Packaging to reduce stress on microelectromechanical systems |
-
2018
- 2018-12-28 KR KR1020180171753A patent/KR102165882B1/en active IP Right Grant
-
2019
- 2019-08-07 WO PCT/KR2019/009914 patent/WO2020138625A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090082148A (en) * | 2008-01-25 | 2009-07-29 | 가부시끼가이샤 도시바 | Electrical device built into semiconductor integrated circuit |
| JP2010056745A (en) | 2008-08-27 | 2010-03-11 | Omron Corp | Capacitive vibration sensor |
| KR20150031427A (en) * | 2013-08-06 | 2015-03-24 | 고어텍 인크 | An anti-impact silicon based mems microphone, a system and a package with the same |
| JP2016127371A (en) * | 2014-12-26 | 2016-07-11 | オムロン株式会社 | Acoustic sensor and manufacturing method of acoustic sensor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102257735B1 (en) * | 2020-08-31 | 2021-05-28 | 주식회사 제이피드림 | Micro-electro mechanical system packaging method and package using the same |
| WO2022045541A1 (en) * | 2020-08-31 | 2022-03-03 | 주식회사 제이피드림 | Method for packaging microelectromechanical system and package using same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020138625A1 (en) | 2020-07-02 |
| KR102165882B1 (en) | 2020-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5317231B2 (en) | Micromachined microphones and multi-sensors and methods for producing them | |
| US7898044B2 (en) | MEMS sensor and production method of MEMS sensor | |
| US9738516B2 (en) | Structure to reduce backside silicon damage | |
| TWI544809B (en) | Integrated cmos/mems microphone die | |
| TWI786108B (en) | Systems and methods for providing getters in microelectromechanical systems | |
| US8643927B2 (en) | MEMS device and method of manufacturing MEMS device | |
| US8071413B2 (en) | Micro-electro-mechanical system (MEMS) sensor and method for making same | |
| KR20200081832A (en) | Thin film package and method of forming the same | |
| US8853803B2 (en) | Micro-electromechanical system devices | |
| CN108882132A (en) | microphone and its manufacturing method | |
| TW201408582A (en) | Hybrid intergrated component and method for the manufacture thereof | |
| CN111108758B (en) | MEMS microphone system | |
| JP5446107B2 (en) | Element wafer and method for manufacturing element wafer | |
| KR101692717B1 (en) | Capacitive mems microphone and method of making the same | |
| KR102177143B1 (en) | Thin film hermetic sealing package having cavity and method of forming the same | |
| US20220082581A1 (en) | Physical Quantity Sensor, Inertial Measurement Unit, And Method For Manufacturing Physical Quantity Sensor | |
| KR102121898B1 (en) | MEMS device package | |
| JP2016133455A (en) | Physical quantity sensor and manufacturing method of the same | |
| TW201246501A (en) | Substrate with though electrode and method for producing same | |
| US20240300808A1 (en) | Mems stress isolation technology with backside etched isolation trenches | |
| IT202100030275A1 (en) | MICROELECTROMECHANICAL OPTICAL SHUTTER WITH TRANSLATING SHIELDING STRUCTURES AND RELATED MANUFACTURING PROCEDURE | |
| US20160272484A1 (en) | Electronic device and method of manufacturing the same | |
| CN107835788A (en) | Manufacture method and corresponding micromechanics window construction for micromechanics window construction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |