KR20200077812A - 디스플레이 장치 및 구동 방법 - Google Patents

디스플레이 장치 및 구동 방법 Download PDF

Info

Publication number
KR20200077812A
KR20200077812A KR1020180167055A KR20180167055A KR20200077812A KR 20200077812 A KR20200077812 A KR 20200077812A KR 1020180167055 A KR1020180167055 A KR 1020180167055A KR 20180167055 A KR20180167055 A KR 20180167055A KR 20200077812 A KR20200077812 A KR 20200077812A
Authority
KR
South Korea
Prior art keywords
gate
time
signal
gate signal
delay time
Prior art date
Application number
KR1020180167055A
Other languages
English (en)
Inventor
최진솔
정호성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180167055A priority Critical patent/KR20200077812A/ko
Publication of KR20200077812A publication Critical patent/KR20200077812A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시예는 디스플레이 장치 및 구동 방법에 관한 것이다. 본 발명의 실시예에 의하면, 스캔 신호와 데이터 전압이 인가되는 타이밍을 제어함으로써, 영상 품질을 안정적으로 유지할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다. 또한, 본 발명의 실시예에 의하면, 스캔 신호에 대한 시간 지연 요소를 반영하여, 스캔 신호의 출력 타이밍을 제어함으로써, 영상 품질을 안정적으로 유지할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.

Description

디스플레이 장치 및 구동 방법{DISPLAY DEVICE AND DRIVING METHOD}
본 발명의 실시예는 디스플레이 장치 및 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이 장치 (Liquid Crystal Display; LCD), 유기 발광 디스플레이 장치 (Organic Light Emitting Diode Display; OLED Display) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는, 스스로 발광하는 유기 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다.
이러한 유기 발광 디스플레이 장치는, 디스플레이 패널에 배열된 다수의 서브픽셀(Sub-pixel, SP) 각각에 배치된 유기 발광 다이오드를 포함하고, 유기 발광 다이오드에 흐르는 전류 제어를 통해 유기 발광 다이오드를 발광시킴으로써 각각의 서브픽셀(SP)이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.
이러한 서브픽셀(SP)은 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)에 의해 구동되며, 스캔 신호(SCAN)가 인가되는 타이밍에 맞춰 데이터 라인(DL)을 통해 인가되는 데이터 전압(Vdata)에 따른 계조를 표현하여 화상을 표시한다. 이 때, 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)은 서브픽셀(SP)의 열(column) 마다 하나씩 배치될 수 있다.
이 때, 디스플레이 패널을 구성하는 모든 서브픽셀(SP)들은 같은 계조의 데이터 전압(Vdata)을 충전할 때, 충전되는 전압이 동일하여야 휘도 편차가 발생하지 않게 된다. 그러나, 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)가 전달 과정에서 시간 지연이 발생하게 되고, 그로 인해 디스플레이 패널의 위치에 따라 서브픽셀(SP)에 충전되는 전압이 달라지는 현상이 발생한다.
이러한 스캔 신호(SCAN)의 시간 지연은 고온이나 저온과 같은 특수한 환경에서 더욱 심화될 수 있다. 특히, 스캔 신호(SCAN)의 시간 지연 현상이 심할 경우에는 특정 서브픽셀(SP)을 턴-오프시키는데 필요한 턴-오프 마진(Turn-off Margin)을 벗어나게 되고, 서브픽셀(SP)에 인가되는 데이터 전압(Vdata)이 이웃하는 서브픽셀(SP)에 중첩되는 현상으로 화면에 얼룩이 나타나고, 휘도가 저감되는 문제가 발생한다.
본 발명의 실시예의 목적은 스캔 신호와 데이터 전압이 인가되는 타이밍을 제어함으로써, 영상 품질을 안정적으로 유지할 수 있는 디스플레이 장치 및 구동 방법을 제공하는 데 있다.
본 발명의 실시예의 목적은 스캔 신호에 대한 시간 지연 요소를 반영하여, 스캔 신호가 허용 시간 이상 지연되는 경우에 스캔 신호의 출력 타이밍을 제어함으로써, 영상 품질을 안정적으로 유지할 수 있는 디스플레이 장치 및 구동 방법을 제공하는데 있다.
일 측면에서, 본 발명의 실시예에 따른 디스플레이 장치는 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널과, 다수의 게이트 라인을 통해 게이트 신호를 순차적으로 인가하는 게이트 구동 회로와, 다수의 데이터 라인을 통해 데이터 전압을 인가하는 데이터 구동 회로와, 게이트 구동 회로 및 데이터 구동 회로에 인가되는 게이트 신호와 데이터 전압을 제어하는 타이밍 컨트롤러를 포함하되, 게이트 구동 회로는 게이트 라인을 통해 인가되는 게이트 신호의 출력 타이밍을 제어함으로써, 게이트 신호와 데이터 전압의 중첩 시간을 조절할 수 있다.
서브픽셀은 발광 다이오드와, 발광 다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 게이트 노드와 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터와, 구동 트랜지스터의 소스 노드 또는 드레인 노드와 기준 전압 라인 사이에 전기적으로 연결된 센싱 트랜지스터와, 스위칭 트랜지스터의 게이트 노드, 및 소스 노드 또는 드레인 노드 사이에 전기적으로 연결되는 스토리지 커패시터를 포함할 수 있다.
게이트 신호는 스캔 신호 또는 센스 신호일 수 있다.
게이트 구동 회로는 타이밍 콘트롤러의 제어에 따라, 펄스 형태의 게이트 신호를 출력하는 레벨 시프터를 포함하되, 레벨 시프터는 게이트 신호의 지연 시간 및 게이트 신호가 로우 레벨로 천이하는 시간을 계산하는 가산기와, 데이터 전압의 발생 시간, 및 게이트 신호와 데이터 전압의 최소 중첩 시간을 가산기에서 계산된 게이트 신호가 로우 레벨로 천이하는 시간과 비교해서, 그 결과를 출력하는 비교기와, 비교기의 출력 결과에 따라 게이트 신호의 출력 타이밍을 조절하는 출력 컨트롤러를 포함할 수 있다.
게이트 신호의 지연 시간은 타이밍 컨트롤러에 의한 지연 시간, 레벨 시프터에 의한 지연 시간, 및 디스플레이 패널에서의 지연 시간의 합으로 이루어질 수 있다.
타이밍 컨트롤러에 의한 지연 시간은 타이밍 컨트롤러에 인가되는 M 클럭 신호 및 G 클럭 신호를 이용해서 계산될 수 있다.
레벨 시프터에 의한 지연 시간, 디스플레이 패널에서의 지연 시간, 및 게이트 신호와 데이터 전압의 최소 중첩 시간은 룩업 테이블에 저장될 수 있다.
게이트 신호의 출력 타이밍은 게이트 신호와 데이터 전압의 최소 중첩 시간을 만족하는 범위에서 제어될 수 있다.
또한, 본 발명의 게이트 구동 회로는 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널과, 게이트 라인 및 데이터 라인에 인가되는 신호를 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치에서, 다수의 게이트 라인을 통해 게이트 신호를 순차적으로 인가하는 게이트 구동 회로에 있어서, 타이밍 컨트롤러의 제어에 따라 펄스 형태의 게이트 신호를 출력하는 레벨 시프터를 포함하되, 레벨 시프터는 게이트 신호의 지연 시간 및 게이트 신호가 로우 레벨로 천이하는 시간을 계산하는 가산기와, 데이터 전압의 발생 시간, 및 게이트 신호와 데이터 전압의 최소 중첩 시간을 가산기에서 계산된 게이트 신호가 로우 레벨로 천이하는 시간과 비교해서, 그 결과를 출력하는 비교기와, 비교기의 출력 결과에 따라 게이트 신호의 출력 타이밍을 조절하는 출력 컨트롤러를 포함할 수 있다.
또한, 본 발명의 디스플레이 장치의 구동 방법은 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널과, 다수의 게이트 라인을 통해 게이트 신호를 순차적으로 인가하는 게이트 구동 회로와, 다수의 데이터 라인을 통해 데이터 전압을 인가하는 데이터 구동 회로와, 게이트 구동 회로 및 데이터 구동 회로에 인가되는 게이트 신호와 데이터 전압을 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치의 구동 방법에 있어서, 게이트 신호의 지연 시간 및 게이트 신호가 로우 레벨로 천이하는 시간을 계산하는 단계와, 데이터 전압의 발생 시간, 및 게이트 신호와 데이터 전압의 최소 중첩 시간을 가산기에서 계산된 게이트 신호가 로우 레벨로 천이하는 시간과 비교해서, 그 결과를 출력하는 단계와, 출력 결과에 따라 게이트 신호의 출력 타이밍을 조절하는 단계를 포함할 수 있다.
이상에서 설명한 바와 같은 본 발명의 실시예에 의하면, 스캔 신호와 데이터 전압이 인가되는 타이밍을 제어함으로써, 영상 품질을 안정적으로 유지할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시예에 의하면, 스캔 신호에 대한 시간 지연 요소를 반영하여, 스캔 신호의 출력 타이밍을 제어함으로써, 영상 품질을 안정적으로 유지할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 유기 발광 디스플레이 장치의 시스템 예시도이다.
도 3은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에 배열된 서브픽셀(SP)의 회로 구조도이다.
도 4는 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에서, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 서로 다른 신호 라인에 연결된 경우를 나타낸 서브픽셀(SP)의 회로 구조도이다.
도 5는 유기 발광 디스플레이 장치에서 게이트 라인에 따라 스캔 신호가 지연되는 현상을 나타낸 신호 파형도이다.
도 6은 턴-오프 마진(TM)의 부족으로 인해, 디스플레이 패널(DP)에 얼룩이 나타나는 디스플레이 장치의 예시를 나타낸 도면이다.
도 7은 게이트 구동 회로가 디스플레이 패널의 좌측과 우측에 동시에 배치되는 경우에는 스캔 신호의 지연이 일어나는 경우를 나타낸 도면이다.
도 8은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에서, 스캔 신호(SCAN)의 시간 지연 요소를 나타낸 개념도이다.
도 9는 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에서, 스캔 신호(SCAN)를 생성하는 경우의 신호 파형도를 예시로 나타낸 도면이다.
도 10은 유기 발광 디스플레이 장치에서 사용되는 레벨 시프터(L/S)의 예시 회로 구성을 나타낸 도면이다.
도 11은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치의 구동 방법에서 스캔 신호의 지연 시간을 계산하는 방법을 나타내는 도면이다.
도 12는 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)에 대한 시간 간격을 계산하고, 계산된 결과 값에 따라 스캔 신호(SCAN)의 출력 시점을 앞당김으로 인해 턴-오프 마진(TM)이 확보된 경우의 예시를 나타낸 도면이다.
도 13은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에서, 게이트 라인(GL)에 인가되는 스캔 신호(SCAN)의 타이밍을 제어하기 위한 회로 블록도를 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
또한, 본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 실시예들에서의 구성 요소들을 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석되어야 할 것이다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
또한, 본 발명의 실시예들에서의 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것일 뿐이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
또한, 본 발명의 실시예들에서의 특징들(구성들)이 부분적으로 또는 전체적으로 서로 결합 또는 조합 또는 분리 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예는 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 유기 발광 디스플레이 장치(100)는, 다수의 서브픽셀(SP)이 횡렬로 배열된 디스플레이 패널(110), 디스플레이 패널(110)을 구동하기 위한 게이트 구동 회로(120)와 데이터 구동 회로(130), 및 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하기 위한 타이밍 컨트롤러(Timing controller, 140)를 포함할 수 있다.
디스플레이 패널(110)에는 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 서브픽셀(SP)이 배치된다. 예를 들어, 2,160 X 3,840 의 해상도를 가지는 유기 발광 디스플레이 장치의 경우에는 서브픽셀(SP)이 2,160 개의 행과 3,840 개의 열로 이루어지는데, 이 때, 2,160 개의 게이트 라인(GL)과 3,840 개의 데이터 라인(DL)이 구비될 수 있다.
게이트 구동 회로(120)는 타이밍 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호(SCAN)를 순차적으로 출력함으로써 다수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다. 이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 드라이버 집적 회로(Gate Driver Integrated Circuit; GDIC)를 포함할 수 있는데, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 내장되어 GIP(Gate In Panel) 형태로 구현될 수도 있다.
한편, 데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 영상 데이터(DATA)를 수신하고, 수신된 영상 데이터(DATA)를 아날로그 형태의 데이터 전압(Vdata)으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호(SCAN)가 인가되는 타이밍에 맞춰 데이터 전압(Vdata)을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각각의 서브픽셀(SP)은 데이터 전압(Vdata)에 따라 해당하는 밝기의 발광 신호를 디스플레이 한다.
마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 드라이버 집적 회로(Source Driver Integrated Circuit; SDIC)를 포함할 수 있는데, 소스 드라이버 집적 회로(SDIC)는, TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수도 있다. 경우에 따라서, 각 소스 드라이버 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있는데, 이 경우에, 각 소스 드라이버 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.
타이밍 컨트롤러(140)는, 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호(SCAN)를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터를 데이터 구동 회로(130)로 전달한다.
이 때, 타이밍 컨트롤러(140)는 영상 데이터와 함께 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(Data Enable; DE), 클럭 신호(CLK) 등을 포함하는 여러 가지 타이밍 신호를 외부(예, 호스트 시스템)로부터 수신한다. 이에 따라, 타이밍 컨트롤러(140)는 외부로부터 수신한 여러 가지 타이밍 신호를 이용하여 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 시프트 클럭(Gate Shift Clock; GSC), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호(GCS)를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호(SCAN)의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로(GDIC)의 타이밍 정보를 지정하고 있다.
또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SSC), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호(DCS)를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 유기 발광 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적 회로(PMIC)를 더 포함할 수 있다.
한편, 서브픽셀(SP)은 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 위치하며, 각각의 서브픽셀(SP)에는 발광 소자가 배치될 수 있다. 예를 들어, 유기 발광 디스플레이 장치(100)는 각각의 서브픽셀(SP)에 발광 다이오드(LED) 또는 유기 발광 다이오드(OLED)와 같은 발광 소자를 포함하며, 데이터 전압(Vdata)에 따라 발광 소자에 흐르는 전류를 제어함으로써 이미지를 표시할 수 있다.
도 2는 본 발명의 실시예에 따른 유기 발광 디스플레이 장치의 시스템 예시도이다.
도 2의 유기 발광 디스플레이 장치(100)는 데이터 구동 회로(130)에 포함된 소스 드라이버 집적 회로(SDIC)가 다양한 방식들(TAB, COG, COF 등) 중에서 COF (Chip On Film) 방식으로 구현되고, 게이트 구동 회로(120)가 다양한 방식들(TAB, COG, COF, GIP 등) 중에서 GIP (Gate In Panel) 형태로 구현된 경우를 나타낸 것이다.
데이터 구동 회로(130)에 포함된 다수의 소스 드라이버 집적 회로(SDIC)는 각각 소스 측 회로 필름(SF) 상에 실장될 수 있으며, 소스 측 회로 필름(SF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 소스 측 회로 필름(SF)의 상부에는 소스 드라이버 집적 회로(SDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.
이러한 유기 발광 디스플레이 장치(100)는 다수의 소스 드라이버 집적 회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해서, 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board; SPCB)과, 제어 부품들 및 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄 회로 기판(Control Printed Circuit Board; CPCB)을 포함할 수 있다.
이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)에는 소스 드라이버 집적 회로(SDIC)가 실장된 소스 측 회로 필름(SF)의 타측이 연결될 수 있다. 즉, 소스 드라이버 집적 회로(SDIC)가 실장된 소스 측 회로 필름(SF)은 일측이 디스플레이 패널(110)과 전기적으로 연결되고, 타측이 소스 인쇄 회로 기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄 회로 기판(CPCB)에는 타이밍 컨트롤러(140)와 파워 관리 집적 회로(Power Management IC; PMIC, 210)가 실장될 수 있다. 타이밍 컨트롤러(140)는 데이터 구동 회로(130)와 게이트 구동 회로(120)의 동작을 제어할 수 있다. 파워 관리 집적 회로(210)는 디스플레이 패널(110), 데이터 구동 회로(130) 및 게이트 구동 회로(120) 등으로 구동 전압을 포함하여, 각종 전압이나 전류를 공급하거나 공급되는 전압이나 전류를 제어할 수 있다.
적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있으며, 연결 부재는 예를 들어, 플렉서블 인쇄 회로(Flexible Printed Circuit; FPC), 플렉서블 플랫 케이블(Flexible Flat Cable; FFC) 등으로 이루어질 수 있다. 또한, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 하나의 인쇄 회로 기판으로 통합되어 구현될 수도 있다.
유기 발광 디스플레이 장치(100)는 컨트롤 인쇄 회로 기판(CPCB)과 전기적으로 연결된 세트 보드(Set Board, 230)를 더 포함할 수 있다. 이 때, 세트 보드(230)는 파워 보드(Power Board)라고 할 수도 있다. 이러한 세트 보드(230)에는 유기 발광 디스플레이 장치(100)의 전체 파워를 관리하는 메인 파워 관리 회로(Main Power Management Circuit; M-PMC, 220)가 존재할 수 있다. 메인 파워 관리 회로(220)는 파워 관리 집적 회로(210)와 연동될 수 있다.
위와 같은 구성으로 이루어진 유기 발광 디스플레이 장치(100)의 경우, 구동 전압(EVDD)은 세트 보드(230)에서 발생되어 컨트롤 인쇄 회로 기판(CPCB) 내의 파워 관리 집적 회로(210)로 전달된다. 파워 관리 집적 회로(210)는 영상 구동 기간 또는 열화 센싱 기간에 필요한 구동 전압(EVDD)을 플렉서블 인쇄 회로(FPC), 또는 플렉서블 플랫 케이블(FFC)을 통해 소스 인쇄 회로 기판(SPCB)으로 전달한다. 소스 인쇄 회로 기판(SPCB)으로 전달된 구동 전압(EVDD)은 소스 드라이버 집적 회로(SDIC)를 통해 디스플레이 패널(110) 내의 특정 서브픽셀(SP)을 발광하거나 센싱하기 위해 공급된다.
이 때, 유기 발광 디스플레이 장치(100) 내의 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자인 유기 발광 다이오드(Organic Light Emitting Diode; OLED)와, 이를 구동하기 위한 구동 트랜지스터(Driving Transistor) 등의 회로 소자로 구성될 수 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
도 3은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에 배열된 서브픽셀(SP)의 회로 구조도이다.
도 3을 참조하면, 본 발명의 유기 발광 디스플레이 장치(100)에 배치된 서브픽셀(SP)은 하나 이상의 트랜지스터와 커패시터를 포함할 수 있으며, 발광 소자로서 유기 발광 다이오드(OLED)가 배치될 수 있다.
예를 들어, 서브픽셀(SP)은 구동 트랜지스터(DRT), 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SENT), 스토리지 커패시터(Cst), 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
구동 트랜지스터(DRT)는 제 1 노드(N1), 제 2 노드(N2), 및 제 3 노드(N3)를 가진다. 구동 트랜지스터(DRT)의 제 1 노드(N1)는 스위칭 트랜지스터(SWT)가 턴-온 되면 데이터 라인(DL)을 통해 데이터 전압(Vdata)이 인가되는 게이트 노드일 수 있다. 구동 트랜지스터(DRT)의 제 2 노드(N2)는 유기 발광 다이오드(OLED)의 애노드(Anode) 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(DRT)의 제 3 노드(N3)는 구동 전압(EVDD)이 인가되는 구동 전압 라인(DVL)과 전기적으로 연결되며, 드레인 노드 또는 소스 노드일 수 있다.
여기에서, 영상 구동 기간에는 구동 전압 라인(DVL)으로 영상 구동에 필요한 구동 전압(EVDD)이 공급될 수 있는데, 예를 들어, 영상 구동에 필요한 구동 전압(EVDD)은 27V일 수 있다.
스위칭 트랜지스터(SWT)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 스캔 신호(SCAN)에 따라 동작한다. 또한, 스위칭 트랜지스터(SWT)가 턴-온되는 경우에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 게이트 노드에 전달함으로써, 구동 트랜지스터(DRT)의 동작을 제어하게 된다.
센싱 트랜지스터(SENT)는 구동 트랜지스터(DRT)의 제 2 노드(N2)와 기준 전압 라인(RVL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 스캔 신호(SCAN)에 따라 동작한다. 센싱 트랜지스터(SENT)가 턴-온되는 경우에는 기준 전압 라인(RVL)을 통해 공급되는 센싱용 기준 전압(Vref)이 구동 트랜지스터(DRT)의 제 2 노드(N2)에 전달된다.
즉, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 제어함으로써, 구동 트랜지스터(DRT)의 제 1 노드(N1)의 전압과 제 2 노드(N2)의 전압을 제어하게 되고, 이로 인해 유기 발광 다이오드(OLED)를 구동하기 위한 전류가 공급될 수 있도록 한다.
이러한 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)는 동일한 하나의 게이트 라인(GL)에 연결될 수도 있고, 서로 다른 신호 라인에 연결될 수도 있다. 여기에서는 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 동일한 하나의 게이트 라인(GL)에 연결된 구조를 예시로 나타낸 것이며, 이 경우에는 하나의 게이트 라인(GL)을 통해 전달되는 스캔 신호(SCAN)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 동시에 제어할 수 있으며 서브픽셀(SP)의 개구율(aperture ratio)을 향상시킬 수 있다.
한편, 서브픽셀(SP)에 배치된 트랜지스터는 n-타입 트랜지스터뿐만 아니라 p-타입 트랜지스터로 이루어질 수 있는데, 여기에서는 n-타입 트랜지스터로 구성된 경우를 예시로 나타내고 있다.
스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되며, 한 프레임 동안 데이터 전압(Vdata)을 유지시켜준다.
이러한 스토리지 커패시터(Cst)는, 구동 트랜지스터(DRT)의 유형에 따라 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 3 노드(N3) 사이에 연결될 수도 있다. 유기 발광 다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DRT)의 제 2 노드(N2)와 전기적으로 연결될 수 있으며, 유기 발광 다이오드(OLED)의 캐소드(Cathode) 전극으로 기저 전압(EVSS)이 인가될 수 있다. 여기에서, 기저 전압(EVSS)은 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 기저 전압(EVSS)은 구동 상태에 따라 가변될 수 있다. 예를 들어, 영상 구동 시점의 기저 전압(EVSS)과 센싱 구동 시점의 기저 전압(EVSS)은 서로 다르게 설정될 수 있다.
도 4는 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에서, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 서로 다른 신호 라인에 연결된 경우를 나타낸 서브픽셀(SP)의 회로 구조도이다.
도 4를 참조하면, 스위칭 트랜지스터(SWT)는 해당 게이트 라인을 통해 스캔 신호(SCAN)를 게이트 노드로 인가 받아 온-오프가 제어되며, 센싱 트랜지스터(SENT)는 해당 게이트 라인을 통해 스캔 신호(SCAN)와 다른 센스 신호(SENSE)를 게이트 노드로 인가 받아 온-오프가 제어될 수 있다.
이와 같이, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 제어하는 신호를 스캔 신호(SCAN)와 센스 신호(SENSE)로 달리하는 경우에는, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 서로 독립적으로 제어할 수 있으나, 서브픽셀(SP)의 개구율이 저하될 수 있다.
도 3 및 도 4에 예시된 각 서브픽셀(SP) 구조는 3T(Transistor) 1C (Capacitor)의 구조로서, 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는 1개 이상의 커패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀들 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀들 중 일부는 다른 구조로 되어 있을 수도 있다.
이 때, 디스플레이 패널(DP)의 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)는 전달 과정에서 다양한 원인으로 시간 지연이 발생하게 되는데, 그로 인해 디스플레이 패널(DP)의 위치에 따라 서브픽셀(SP)에 충전되는 전압이 달라지는 현상이 발생한다.
도 5는 유기 발광 디스플레이 장치에서 게이트 라인에 따라 스캔 신호가 지연되는 현상을 나타낸 신호 파형도이다.
도 5를 참조하면, 스캔 신호(SCAN)가 게이트 라인(GL)을 통해 하이 레벨로 인가되어 해당 서브픽셀(SP)의 스위칭 트랜지스터(SWT)를 턴-온시킨 상태에서, 데이터 라인(DL)을 통해 데이터 전압(Vdata)이 구동 트랜지스터(DRT)의 게이트 노드에 연결된 스토리지 커패시터(Cst)에 충전되게 된다. 즉, 스캔 신호(SCAN)와 데이터 전압(Vdata)이 동시에 인가되는 중첩 시간(Overlap Time, OT) 동안 데이터 전압의 충전이 이루어진다. 이후 스캔 신호(SCAN)가 로우 레벨로 천이된 상태에서 해당 서브픽셀(SP)에 대하여 데이터 전압(Vdata)이 차단될 때까지의 시간은 턴-오프 마진(Turn-off Margin, TM)으로 볼 수 있다.
따라서, 각 서브픽셀(SP)에 대한 충전 전압을 동일하게 유지하기 위해서는 스캔 신호(SCAN)와 데이터 전압(Vdata)이 동시에 인가되는 중첩 시간(OT)을 동일하게 유지하거나 최소 충전 시간(OTm) 이상으로 확보하는 것이 필요하고, 이웃하는 서브픽셀(SP)에 대한 데이터 전압(Vdata)의 영향을 최소화하기 위해서는 턴-오프 마진(TM)을 안정적으로 확보하는 것이 필요하다.
그러나, 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)는 타이밍 컨트롤러(140)에서 스캔 신호(SCAN)를 발생하는 과정, 레벨 시프터(Level Shifter, L/S)를 통해 게이트 라인(GL)에 순차적으로 스캔 신호(SCAN)가 전달되는 과정, 및 디스플레이 패널(DP)을 통해 스캔 신호(SCAN) 신호가 서브픽셀(SP)에 공급되는 과정에서 시간 지연이 발생하게 된다. 그 결과, 타이밍 컨트롤러(140)에서 멀리 위치한 게이트 라인(GL)일수록 스캔 신호(SCAN)의 시간 지연이 증가하게 되어, 턴-오프 마진(TM)이 감소하는 현상이 발생한다.
예를 들어, 스캔 신호(SCAN)가 7.2 μs 의 펄스 폭(Width)을 가지는 경우, 제 1 게이트 라인(GL1)에 인가되는 스캔 신호(SCAN1)과 데이터 전압(Vdata1)에 의한 중첩 시간(OT1)은 약 3 μs 의 시간을 가질 수 있다. 그러나, 2,160 게이트 라인(GL2160)과 같이 타이밍 컨트롤러(140)에서 먼 거리에 위치하는 게이트 라인에 인가되는 스캔 신호(SCAN2160)는 타이밍 컨트롤러(140), 레벨 시프터(L/S), 및 디스플레이 패널(DP)을 거치는 과정에서 시간 지연이 발생하게 되어, 턴-오프 마진(TM2160)이 급격하게 감소하게 된다. 그 결과, 서브픽셀(SP)에 인가되는 데이터 전압(Vdata)이 이웃하는 서브픽셀(SP)에 중첩되는 현상으로 화면에 얼룩이 나타나고, 휘도가 저감되는 문제가 발생할 수 있다.
도 6에서는 이러한 턴-오프 마진(TM)의 부족으로 인해, 디스플레이 패널(DP)에 얼룩이 나타나는 경우를 보여주고 있다.
한편, 게이트 구동 회로(120)가 디스플레이 패널(DP)의 일측, 예를 들어 좌측에만 위치하는 경우에는 스캔 신호(SCAN)의 시간 지연은 디스플레이 패널(DP)의 우측 하단 부분에서 가장 크게 나타날 수 있지만, 도 7에 도시된 바와 같이 게이트 구동 회로(120)가 디스플레이 패널(DP)의 좌측과 우측에 동시에 배치되는 경우에는 디스플레이 패널(DP)의 중앙 하단 부분에서 스캔 신호(SCAN)의 지연이 가장 크게 나타나게 될 것이다.
본 발명의 유기 발광 디스플레이 장치 및 구동 방법은 이러한 문제를 해결하기 위해서, 게이트 라인(GL)에 인가되는 스캔 신호(SCAN)의 시간 지연 요소를 고려하여, 시간 지연이 발생하여 게이트 라인(GL)에 인가되는 스캔 신호(SCAN)의 타이밍을 조절함으로써, 턴-오프 마진(TM)을 확보할 수 있도록 한다.
도 8은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에서, 스캔 신호(SCAN)의 시간 지연 요소를 나타낸 개념도이다.
도 8을 참조하면, 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)의 시간 지연 요소는 타이밍 컨트롤러(140)에 의한 지연 시간(T-CON Delay), 레벨 시프터(L/S)에 의한 지연 시간(L/S Delay), 및 디스플레이 패널(DP)에서의 지연 시간(DP Delay)으로 구분할 수 있다. 이 밖에, 온도나 습도 등의 외부적인 요인에 의한 지연 시간도 고려될 수 있을 것이다.
타이밍 컨트롤러(140)에 의한 지연 시간(T-CON Delay)은 타이밍 컨트롤러(140)에서 스캔 신호(SCAN)를 발생하는 과정에서 나타나는 스캔 신호(SCAN)의 시간 지연에 해당한다. 레벨 시프터에 의한 지연 시간(L/S Delay)은 타이밍 컨트롤러(140)에서 발생된 스캔 신호(SCAN)가 레벨 시프터(L/S)를 통해 각 게이트 라인(GL)에 순차적으로 전달되는 과정에서 발생하는 시간 지연에 해당한다. 또한, 디스플레이 패널(DP)에서의 지연 시간(DP Delay)은 디스플레이 패널(DP)을 통해 스캔 신호(SCAN) 신호가 각 서브픽셀(SP)에 공급되는 과정에서 발생하는 시간 지연에 해당한다.
일반적으로, 타이밍 컨트롤러(140)는 M 클럭 신호(MCLK)와 G 클럭 신호(GCLK)을 이용해서 스캔 신호(SCAN)를 생성할 수 있다.
도 9는 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에서, 스캔 신호(SCAN)를 생성하는 경우의 신호 파형도를 예시로 나타낸 도면이다.
도 9를 참조하면, M 클럭 신호(MCLK)가 로우 레벨에서 하이 레벨로 천이하는 시점에 스캔 신호(SCAN)가 턴-온되고, G 클럭 신호(GCLK)가 로우 레벨에서 하이 레벨로 천이하는 시점에 스캔 신호(SCAN)가 턴-오프된다. 따라서, M 클럭 신호(MCLK)의 발생 시간(MCLK Count)을 이용해서 스캔 신호(SCAN)의 턴-온 시점을 확인할 수 있고, G 클럭 신호(GCLK)의 발생 시간(GCLK Count)을 이용해서 스캔 신호(SCAN)의 펄스 폭(Ws)을 확인할 수 있다.
레벨 시프터에 의한 지연 시간(L/S Delay)은 타이밍 컨트롤러(140)의 제어에 따라, 레벨 시프터(L/S)에서 펄스 형태의 스캔 신호(SCAN)를 발생하는 과정에서 나타나는 시간 지연에 해당한다.
유기 발광 디스플레이 장치(100)에서 게이트 구동 회로(120)는 레벨 시프터(L/S)와 시프트 레지스터(Shift register)를 포함할 수 있다. 레벨 시프터(L/S)는 디스플레이 패널(DP)의 기판에 전기적으로 연결된 인쇄 회로 보드(Printed Circuit Board, PCB)에 형성될 수 있으며, 타이밍 콘트롤러(140)의 제어에 따라, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 펄스 형태의 스캔 신호(SCAN)와 센스 신호(SENSE)를 출력할 수 있다. 이 때, 게이트 하이 전압(VGH)은 디스플레이 패널(DP)의 서브픽셀(SP) 어레이에 형성된 구동 트랜지스터(DRT)의 문턱 전압보다 높은 전압으로 설정될 수 있으며, 게이트 로우 전압(VGL)은 디스플레이 패널(DP)의 서브픽셀(SP) 어레이에 형성된 구동 트랜지스터(DRT)의 문턱 전압보다 낮은 전압으로 설정될 수 있다.
시프트 레지스터는 레벨 시프터(L/S)로부터 입력되는 신호들을 순차적으로 시프트하여 디스플레이 패널(DP)의 게이트 라인(GL)에 스캔 신호(SCAN) 및 센스 신호(SENSE)를 순차적으로 공급하게 된다.
도 10은 유기 발광 디스플레이 장치에서 사용되는 레벨 시프터(L/S)의 예시 회로 구성을 나타낸 도면이다. 다만, 레벨 시프터(L/S)는 디스플레이 패널의 크기나 구동 방식 등에 의해, 내부의 회로 구성이 달라질 수 있을 것이다.
도 10을 참조하면, 레벨 시프터(L/S)는 로직 회로(LOGIC), 풀-업 트랜지스터(Pull-up transistor, PT), 및 풀-다운 트랜지스터(Pull-down transistor, NT)를 포함할 수 있다. 풀-업 트랜지스터(PT)는 p 타입 MOSFET(Metal oxide semiconductor Field-effect transistor)으로 구현될 수 있고, 풀-다운 트랜지스터(NT)는 n 타입 MOSFET으로 구현될 수 있다. 레벨 시프터(L/S)에는 파워 온 시퀀스(Power on sequence)에 따라 게이트 로우 전압(VGL)에 이어서 수 ms 이후에 게이트 하이 전압(VGH)이 공급된다. 파워 온 시퀀스 과정에서, 레벨 시프터(L/S)에 공급되는 게이트 하이 전압(VGH)이 일정 레벨에 도달하면 레벨 시프터(L/S)의 로직 회로(LOGIC)가 동작하기 시작한다. 로직 회로(LOGIC)가 파워 온 시퀀스 이후에 정상적으로 동작하기 시작하면, 로직 회로(LOGIC)는 타이밍 컨트롤러(140)로부터 입력되는 클럭 신호들에 응답하여 풀-업 트랜지스터(PT)와 풀-다운 트랜지스터(NT)를 턴-온 및 턴-오프시키는 출력을 발생한다. 그에 따라, 풀-업 트랜지스터(PT)는 로직 회로(LOGIC)의 출력에 응답하여 게이트 하이 전압(VGH)이 출력 단자(OUT)에 공급되도록 한다. 반면에, 풀-다운 트랜지스터(NT)는 로직 회로(LOGIC)의 출력에 응답하여 게이트 로우 전압(VGL)을 출력 단자(OUT)에 공급되도록 한다.
이와 같이, 레벨 시프터(L/S)가 스캔 신호(SCAN)를 발생하는 과정에서, 풀-업 트랜지스터(PT)와 풀-다운 트랜지스터(NT)가 턴-온 및 턴-오프되는 과정에서 시간 지연이 발생할 수 있다. 이러한, 레벨 시프터에 의한 지연 시간(L/S Delay)은 레벨 시프터(L/S)를 구성하는 로직 회로(LOGIC)와 트랜지스터 등의 회로 특성에 따라 정해질 수 있는 값이 될 것이므로, 레벨 시프터(L/S)를 포함하는 유기 발광 디스플레이 장치(100)의 종류에 따라 특정될 수 있을 것이다. 따라서, 레벨 시프터에 의한 지연 시간(L/S Delay)은 레벨 시프터(L/S)가 특정되는 경우에, 특정한 시간 값으로 구해질 수 있으므로 룩업 테이블(Look-Up Table, LUT)과 같은 형태로 메모리에 저장될 수 있을 것이다.
한편, 위에서는 레벨 시프터에 의한 지연 시간(L/S Delay)으로 표현하였으나, 레벨 시프터(L/S)를 포함하는 게이트 구동 회로(120) 내부에서 발생하는 시간 지연으로 볼 수도 있을 것이다.
디스플레이 패널에 의한 지연 시간(DP Delay)은 디스플레이 패널(DP)을 구성하는 다수의 게이트 라인(GL)을 통해 스캔 신호(SCAN)가 순차적으로 전달되는 과정에서 발생하는 시간 지연에 해당한다. 예를 들어, 2,160 X 3,840 의 해상도를 가지는 유기 발광 디스플레이 장치(100)의 경우에는 2,160 개의 게이트 라인(GL)과 3,840 개의 데이터 라인(DL)이 구비될 수 있으므로, 스캔 신호(SCAN)는 제 1 게이트 라인(GL1)에서부터 제 2,160 게이트 라인(GL2160)까지 순차적으로 전달되게 된다. 따라서, 제 2,160 게이트 라인(GL2160)을 통해 전달되는 스캔 신호(SCAN2160)는 제 1 게이트 라인(GL1)을 통해 전달되는 스캔 신호(SCAN1)과 비교해서 시간 지연이 발생하게 된다.
디스플레이 패널에 의한 지연 시간(DP Delay)은 디스플레이 패널(DP)을 구성하는 게이트 라인(GL) 및 서브픽셀(SP)의 구조 등에 따라 정해질 수 있는 값이 될 것이므로, 유기 발광 디스플레이 장치(100)의 종류에 따라 특정될 수 있을 것이다. 따라서, 디스플레이 패널에 의한 지연 시간(DP Delay)은 유기 발광 디스플레이 장치(100)가 특정되는 경우에, 특정한 시간으로 구해질 수 있으므로 룩업 테이블(Look-Up Table, LUT)과 같은 형태로 메모리에 저장될 수 있을 것이다.
도 11은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치의 구동 방법에서 스캔 신호의 지연 시간을 계산하는 방법을 나타내는 도면이다.
도 11을 참조하면, 특정 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)의 지연 시간(SCAN Delay)은 타이밍 컨트롤러(140)에 의한 지연 시간(T-CON Delay), 레벨 시프터(L/S)에 의한 지연 시간(L/S Delay) 및 디스플레이 패널(DP)에서의 지연 시간(DP Delay)을 모두 더한 값이 될 것이다.
이 때, 타이밍 컨트롤러(140)에 의한 지연 시간(T-CON Delay)은 타이밍 컨트롤러(140)에서 M 클럭 신호(MCLK)의 발생 시간(MCLK Count) 및 G 클럭 신호(GCLK)의 발생 시간(GCLK Count)을 이용해서 계산될 것이다. 레벨 시프터(L/S)에 의한 지연 시간(L/S Delay) 및 디스플레이 패널(DP)에서의 지연 시간(DP Delay)은 앞에서 설명한 바와 같이, 레벨 시프터(L/S) 및 디스플레이 패널(DP)을 구성하는 회로 소자 및 구조에 따라 정해지는 값이 될 것이며, 이는 테스트 과정에서 측정될 수 있을 것이다. 따라서, 스캔 신호(SCAN)의 지연 시간(SCAN Delay)은 타이밍 컨트롤러(140)에서 전달되는 M 클럭 신호(MCLK)의 발생 시간(MCLK Count) 및 G 클럭 신호(GCLK)의 발생 시간(GCLK Count), 룩업 테이블 형태로 저장된 레벨 시프터(L/S)에 의한 지연 시간(L/S Delay) 및 디스플레이 패널(DP)에서의 지연 시간(DP Delay)을 모두 합산해서 계산할 수 있다.
또한, 스캔 신호(SCAN)의 펄스 폭(Ws)도 M 클럭 신호(MCLK)의 발생 시간(MCLK Count) 및 G 클럭 신호(GCLK)의 발생 시간(GCLK Count)을 이용해서 계산할 수 있으므로, 스캔 신호(SCAN)의 지연 시간(SCAN Delay)에 스캔 신호(SCAN)의 펄스 폭(Ws)을 더하면, 특정 게이트 라인(GL)에서 스캔 신호(SCAN)가 하이 레벨에서 로우 레벨로 천이되는 턴-오프 시점의 시간을 알 수 있게 된다.
스캔 신호(SCAN)가 로우 레벨로 천이되는 시간에서 데이터 전압(Vdata) 발생 시간(Vdata Count)을 빼면, 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)에 대한 시간을 계산할 수 있다. 이 때, 데이터 전압(Vdata)은 소스 출력 인에이블 신호(SOE)에 동기되어서, 소스 출력 인에이블 신호(SOE)가 하이 레벨에서 로우 레벨로 천이되는 시점에 발생하기 때문에, 데이터 전압(Vdata) 발생 시간(Vdata Count)은 소스 출력 인에이블 신호(SOE)가 하이 레벨에서 로우 레벨로 천이되는 시간(SOE Count)과 동일한 값을 가지게 될 것이다.
스캔 신호(SCAN)가 턴-오프되는 시간에서 소스 출력 인에이블 신호(SOE)가 하이 레벨에서 로우 레벨로 천이되는 시간(SOE Count)을 빼면, 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)에 대한 시간 간격을 알 수 있다.
이렇게 계산된 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)에 대한 시간 간격이 최소 충전 시간(OTm) 이상의 값을 가지는 경우에는 서브픽셀(SP)에 대한 정상적인 충전이 이루어지는 것으로 볼 수 있다. 따라서, 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)에 대한 시간 간격이 최소 충전 시간(OTm)보다 큰 경우에는 서브픽셀(SP)을 충전하는데 시간적인 여유가 있기 때문에, 최소 충전 시간(OTm)과의 차이만큼 스캔 신호(SCAN)의 출력 시점을 앞당기도록 제어함으로써, 턴-오프 마진(TM)을 안정적으로 확보할 수 있을 것이다.
도 12는 도 11에서 설명한 방법에 의해 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)에 대한 시간 간격을 계산하고, 계산된 결과 값에 따라 스캔 신호(SCAN)의 출력 시점을 앞당김으로 인해 턴-오프 마진(TM)이 확보된 경우의 예시를 나타낸 도면이다.
도 13은 본 발명의 실시예에 따른 유기 발광 디스플레이 장치에서, 게이트 라인(GL)에 인가되는 스캔 신호(SCAN)의 타이밍을 제어하기 위한 회로 블록도를 나타낸 도면이다.
도 13을 참조하면, 본 발명의 유기 발광 디스플레이 장치(100)는 레벨 시프터(L/S)에서 스캔 신호(SCAN)의 지연 시간(SCAN Delay)을 계산하고, 스캔 신호(SCAN)의 출력 타이밍을 제어할 수 있다.
이를 위해서 레벨 시프터(L/S)는 룩업 테이블(LUT)로부터 레벨 시프터에 의한 지연 시간(L/S Delay), 디스플레이 패널에서의 지연 시간(DP Delay), 및 최소 충전 시간(OTm)을 제공받을 수 있다. 룩업 테이블(LUT)은 레벨 시프터(L/S)와 함께 게이트 구동 회로(120) 내부에 위치할 수도 있고, 게이트 구동 회로(120)의 외부에 위치할 수도 있을 것이다.
레벨 시프터(L/S) 내부의 가산기는 룩업 테이블(LUT)에서 제공되는 레벨 시프터에 의한 지연 시간(L/S Delay), 및 디스플레이 패널에서의 지연 시간(DP Delay)과, 여기에 타이밍 컨트롤러(140)에 의한 지연 시간(T-CON Delay)을 더해서 스캔 신호(SCAN)의 지연 시간(SCAN Delay)를 계산할 수 있을 것이다. 이 때, 타이밍 컨트롤러(140)에 의한 지연 시간(T-CON Delay)은 타이밍 컨트롤러(140)에서 전달되는 M 클럭 신호(MCLK)의 발생 시간(MCLK Count)과 G 클럭 신호(GCLK)의 발생 시간(GCLK Count)을 이용해서 계산될 수 있다. 따라서, 타이밍 컨트롤러(140)에 의한 지연 시간(T-CON Delay)은 레벨 시프터(L/S) 내부에서 계산될 수도 있고, 타이밍 컨트롤러(140)에서 계산된 후에 레벨 시프터(L/S)로 전달될 수도 있을 것이다.
또한, 스캔 신호(SCAN)의 펄스 폭(Ws)도 M 클럭 신호(MCLK)의 발생 시간(MCLK Count)과 G 클럭 신호(GCLK)의 발생 시간(GCLK Count)을 이용해서 계산할 수 있으므로, 레벨 시프터(L/S) 내부에서 계산될 수도 있고, 타이밍 컨트롤러(140)에서 계산된 후에 레벨 시프터(L/S)로 전달될 수도 있을 것이다.
결국 레벨 시프터(L/S)의 가산기에서는 타이밍 컨트롤러(140)에 의한 지연 시간(T-CON Delay), 레벨 시프터(L/S)에 의한 지연 시간(L/S Delay) 및 디스플레이 패널(DP)에서의 지연 시간(DP Delay)을 모두 더해서 스캔 신호(SCAN)의 지연 시간(SCAN Delay)을 계산한다, 그런 다음, 스캔 신호(SCAN)의 펄스 폭(Ws)을 더해서 스캔 신호(SCAN)가 로우 레벨로 천이되는 시간을 계산해서, 이를 비교기로 전달한다.
레벨 시프터(L/S)의 비교기는 스캔 신호(SCAN)가 로우 레벨로 천이되는 시간과 데이터 전압(Vdata)의 발생 시간(Vdata Count)을 비교해서, 그 차이에 해당하는 중첩 시간(OT)을 계산할 수 있다. 그런 다음, 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)에서 최소 중첩 시간(OTm)을 비교해서, 스캔 신호(SCAN)의 타이밍을 조절할 수 있는 여유 시간을 추출할 수 있다.
만약, 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)이 최소 중첩 시간(OTm)보다 큰 경우에는 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)을 허용 범위 내에서 축소하더라도 서브픽셀(SP)에 대한 안정적인 전압 충전이 가능할 것이다. 따라서, 이 경우에는 출력 컨트롤러에서 해당 게이트 라인(GL)에 인가되는 스캔 신호(SCAN)의 출력 타이밍을 허용 범위 내에서 앞으로 당기도록 제어할 수 있을 것이다.
반대로, 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)이 최소 중첩 시간(OTm)보다 작은 경우에는 스캔 신호(SCAN)와 데이터 전압(Vdata)의 중첩 시간(OT)을 더욱 확보할 필요가 있으므로, 스캔 신호(SCAN)의 출력 타이밍을 일정한 정도로 지연시키도록 제어할 수 있을 것이다.
한편, 위에서는 게이트 라인(GL)에 인가되는 스캔 신호(SCAN)의 타이밍을 제어하는 경우를 예로 들어 설명하였지만, 마찬가지로 서브픽셀(SP)을 구성하는 센싱 트랜지스터(SENT)를 구동하기 위한 센스 신호(SENSE)의 타이밍을 제어하는 경우에도, 본 발명의 유기 발광 디스플레이 장치 및 구동 방법이 동일하게 적용될 수 있을 것이다. 즉, 본 발명의 유기 발광 디스플레이 장치 및 구동 방법은 스캔 신호(SCAN) 및 센스 신호(SENSE)를 포함해서, 게이트 라인(GL)을 통해 서브픽셀(SP)에 인가되는 게이트 신호에 대해 적용이 가능할 것이다.
또한, 본 발명의 디스플레이 장치 및 구동 방법은 유기 발광 디스플레이 장치뿐만 아니라 액정 디스플레이 장치(Liquid Crystal Display Device, LCD), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 전계방출 디스플레이 장치(Field Emission Display, FED) 등 다양한 디스플레이 장치에 적용될 수 있을 것이다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기 발광 디스플레이 장치 110: 디스플레이 패널
120: 게이트 구동 회로 130: 데이터 구동 회로
140: 타이밍 컨트롤러 210: 파워 관리 집적 회로
220: 메인 파워 관리 회로 230: 세트 보드

Claims (20)

  1. 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널;
    상기 다수의 게이트 라인을 통해 게이트 신호를 순차적으로 인가하는 게이트 구동 회로;
    상기 다수의 데이터 라인을 통해 데이터 전압을 인가하는 데이터 구동 회로; 및
    상기 게이트 구동 회로 및 상기 데이터 구동 회로에 인가되는 게이트 신호와 데이터 전압을 제어하는 타이밍 컨트롤러를 포함하되,
    상기 게이트 구동 회로는 상기 게이트 라인을 통해 인가되는 상기 게이트 신호의 출력 타이밍을 제어함으로써, 상기 게이트 신호와 상기 데이터 전압의 중첩 시간을 조절하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 서브픽셀은
    발광 다이오드;
    상기 발광 다이오드를 구동하는 구동 트랜지스터;
    상기 구동 트랜지스터의 게이트 노드와 상기 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터;
    상기 구동 트랜지스터의 소스 노드 또는 드레인 노드와 기준 전압 라인 사이에 전기적으로 연결된 센싱 트랜지스터; 및
    상기 스위칭 트랜지스터의 게이트 노드, 및 소스 노드 또는 드레인 노드 사이에 전기적으로 연결되는 스토리지 커패시터를 포함하는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 게이트 신호는 스캔 신호 또는 센스 신호인 디스플레이 장치.
  4. 제1항에 있어서,
    상기 게이트 구동 회로는
    상기 타이밍 콘트롤러의 제어에 따라, 펄스 형태의 게이트 신호를 출력하는 레벨 시프터를 포함하되,
    상기 레벨 시프터는
    상기 게이트 신호의 지연 시간 및 게이트 신호가 로우 레벨로 천이하는 시간을 계산하는 가산기;
    상기 데이터 전압의 발생 시간, 및 상기 게이트 신호와 데이터 전압의 최소 중첩 시간을 상기 가산기에서 계산된 상기 게이트 신호가 로우 레벨로 천이하는 시간과 비교해서, 그 결과를 출력하는 비교기; 및
    상기 비교기의 출력 결과에 따라 상기 게이트 신호의 출력 타이밍을 조절하는 출력 컨트롤러를 포함하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 게이트 신호의 지연 시간은
    타이밍 컨트롤러에 의한 지연 시간, 레벨 시프터에 의한 지연 시간, 및 디스플레이 패널에서의 지연 시간의 합으로 이루어지는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 타이밍 컨트롤러에 의한 지연 시간은
    상기 타이밍 컨트롤러에 인가되는 M 클럭 신호 및 G 클럭 신호를 이용해서 계산되는 디스플레이 장치.
  7. 제5항에 있어서,
    상기 레벨 시프터에 의한 지연 시간, 상기 디스플레이 패널에서의 지연 시간, 및 상기 게이트 신호와 데이터 전압의 최소 중첩 시간은 룩업 테이블에 저장되는 디스플레이 장치.
  8. 제1항에 있어서,
    상기 게이트 신호의 출력 타이밍은
    상기 게이트 신호와 데이터 전압의 최소 중첩 시간을 만족하는 범위에서 제어되는 디스플레이 장치.
  9. 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널과, 상기 게이트 라인 및 데이터 라인에 인가되는 신호를 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치에서, 상기 다수의 게이트 라인을 통해 게이트 신호를 순차적으로 인가하는 게이트 구동 회로에 있어서,
    상기 타이밍 컨트롤러의 제어에 따라 펄스 형태의 게이트 신호를 출력하는 레벨 시프터를 포함하되,
    상기 레벨 시프터는
    상기 게이트 신호의 지연 시간 및 게이트 신호가 로우 레벨로 천이하는 시간을 계산하는 가산기;
    상기 데이터 전압의 발생 시간, 및 상기 게이트 신호와 데이터 전압의 최소 중첩 시간을 상기 가산기에서 계산된 상기 게이트 신호가 로우 레벨로 천이하는 시간과 비교해서, 그 결과를 출력하는 비교기; 및
    상기 비교기의 출력 결과에 따라 상기 게이트 신호의 출력 타이밍을 조절하는 출력 컨트롤러를 포함하는 게이트 구동 회로.
  10. 제9항에 있어서,
    상기 게이트 신호는 스캔 신호 또는 센스 신호인 게이트 구동 회로.
  11. 제9항에 있어서,
    상기 게이트 신호의 지연 시간은
    타이밍 컨트롤러에 의한 지연 시간, 레벨 시프터에 의한 지연 시간, 및 디스플레이 패널에서의 지연 시간의 합으로 이루어지는 게이트 구동 회로.
  12. 제11항에 있어서,
    상기 타이밍 컨트롤러에 의한 지연 시간은
    상기 타이밍 컨트롤러에 인가되는 M 클럭 신호 및 G 클럭 신호를 이용해서 계산되는 게이트 구동 회로.
  13. 제11항에 있어서,
    상기 레벨 시프터에 의한 지연 시간, 상기 디스플레이 패널에서의 지연 시간, 및 상기 게이트 신호와 데이터 전압의 최소 중첩 시간은 룩업 테이블에 저장되는 게이트 구동 회로.
  14. 제9항에 있어서,
    상기 게이트 신호의 출력 타이밍은
    상기 게이트 신호와 데이터 전압의 최소 중첩 시간을 만족하는 범위에서 제어되는 게이트 구동 회로.
  15. 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널과, 상기 다수의 게이트 라인을 통해 게이트 신호를 순차적으로 인가하는 게이트 구동 회로와, 상기 다수의 데이터 라인을 통해 데이터 전압을 인가하는 데이터 구동 회로와, 상기 게이트 구동 회로 및 상기 데이터 구동 회로에 인가되는 게이트 신호와 데이터 전압을 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치의 구동 방법에 있어서,
    상기 게이트 신호의 지연 시간 및 게이트 신호가 로우 레벨로 천이하는 시간을 계산하는 단계;
    상기 데이터 전압의 발생 시간, 및 상기 게이트 신호와 데이터 전압의 최소 중첩 시간을 상기 가산기에서 계산된 상기 게이트 신호가 로우 레벨로 천이하는 시간과 비교해서, 그 결과를 출력하는 단계; 및
    상기 출력 결과에 따라 상기 게이트 신호의 출력 타이밍을 조절하는 단계를 포함하는 디스플레이 장치의 구동 방법.
  16. 제15항에 있어서,
    상기 게이트 신호는 스캔 신호 또는 센스 신호인 디스플레이 장치의 구동 방법.
  17. 제15항에 있어서,
    상기 게이트 신호의 지연 시간은
    타이밍 컨트롤러에 의한 지연 시간, 터치 구동 회로에 의한 지연 시간, 및 디스플레이 패널에서의 지연 시간의 합으로 이루어지는 디스플레이 장치의 구동 방법.
  18. 제17항에 있어서,
    상기 타이밍 컨트롤러에 의한 지연 시간은
    상기 타이밍 컨트롤러에 인가되는 M 클럭 신호 및 G 클럭 신호를 이용해서 계산되는 디스플레이 장치의 구동 방법.
  19. 제17항에 있어서,
    상기 터치 구동 회로에 의한 지연 시간, 상기 디스플레이 패널에서의 지연 시간, 및 상기 게이트 신호와 데이터 전압의 최소 중첩 시간은 룩업 테이블에 저장되는 디스플레이 장치의 구동 방법.
  20. 제15항에 있어서,
    상기 게이트 신호의 출력 타이밍은
    상기 게이트 신호와 데이터 전압의 최소 중첩 시간을 만족하는 범위에서 제어되는 디스플레이 장치의 구동 방법.
KR1020180167055A 2018-12-21 2018-12-21 디스플레이 장치 및 구동 방법 KR20200077812A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180167055A KR20200077812A (ko) 2018-12-21 2018-12-21 디스플레이 장치 및 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180167055A KR20200077812A (ko) 2018-12-21 2018-12-21 디스플레이 장치 및 구동 방법

Publications (1)

Publication Number Publication Date
KR20200077812A true KR20200077812A (ko) 2020-07-01

Family

ID=71601824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180167055A KR20200077812A (ko) 2018-12-21 2018-12-21 디스플레이 장치 및 구동 방법

Country Status (1)

Country Link
KR (1) KR20200077812A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927112A (zh) * 2022-05-19 2022-08-19 滁州惠科光电科技有限公司 显示面板的控制方法、控制电路及显示装置
US11587481B2 (en) 2020-12-31 2023-02-21 Lg Display Co., Ltd. Display device and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587481B2 (en) 2020-12-31 2023-02-21 Lg Display Co., Ltd. Display device and method of driving the same
CN114927112A (zh) * 2022-05-19 2022-08-19 滁州惠科光电科技有限公司 显示面板的控制方法、控制电路及显示装置

Similar Documents

Publication Publication Date Title
KR102611032B1 (ko) 디스플레이 장치 및 구동 방법
US9218768B2 (en) Organic light-emitting diode display device
KR102472193B1 (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
CN103050083B (zh) 有机发光显示设备
CN103077662B (zh) 有机发光显示设备
KR20200057295A (ko) 디스플레이 장치 및 구동 방법
KR20180025522A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
CN111199711A (zh) 数据驱动电路、显示面板和显示装置
KR20170080993A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20200058943A (ko) 디스플레이 장치 및 구동 방법
KR20200058702A (ko) 회로 소자의 특성을 센싱하는 방법 및 이를 이용한 디스플레이 장치
KR102537376B1 (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR102692439B1 (ko) 디스플레이 장치 및 구동 방법
US11735122B2 (en) Display device, controller, and display driving method
KR102447919B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
KR20160030597A (ko) 유기전계발광표시장치
US11393374B2 (en) Display device and method of driving the same
KR20180079560A (ko) 표시장치, 표시패널, 구동방법 및 게이트 구동회로
KR20160055324A (ko) 유기발광표시장치 및 유기발광표시패널
KR20220000125A (ko) 회로 소자의 특성 값 센싱 방법 및 이를 이용한 디스플레이 장치
KR20170064168A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
CN115995197A (zh) 显示装置和显示驱动方法
KR20200077812A (ko) 디스플레이 장치 및 구동 방법
KR20180024376A (ko) 유기발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal