KR20200073805A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20200073805A
KR20200073805A KR1020180162392A KR20180162392A KR20200073805A KR 20200073805 A KR20200073805 A KR 20200073805A KR 1020180162392 A KR1020180162392 A KR 1020180162392A KR 20180162392 A KR20180162392 A KR 20180162392A KR 20200073805 A KR20200073805 A KR 20200073805A
Authority
KR
South Korea
Prior art keywords
layer
electrode
bank
display device
sub
Prior art date
Application number
KR1020180162392A
Other languages
Korean (ko)
Inventor
최호원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180162392A priority Critical patent/KR20200073805A/en
Publication of KR20200073805A publication Critical patent/KR20200073805A/en

Links

Images

Classifications

    • H01L27/3246
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • H01L51/52
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H01L2251/301
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass

Abstract

Provided is a display device capable of increasing the aperture ratio of a pixel. According to an embodiment of the present invention, the display device comprises: a substrate having a first sub-pixel and a second sub-pixel; a bank provided on the substrate and having an undercut structure in which the width of a lower surface thereof is smaller than the width of an upper surface thereof; a first electrode provided on the substrate and the bank and disconnected between the first sub-pixel and the second sub-pixel by an undercut structure of the bank; and a light emitting layer provided on the first electrode; and a second electrode provided on the light emitting layer.

Description

표시장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 영상을 표시하는 표시장치에 관한 것이다.The present invention relates to a display device for displaying an image.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD, Liquid Crystal Display), 플라즈마표시장치(PDP, Plasma Display Panel), 퀀텀닷발광 표시장치 (QLED: Quantum dot Light Emitting Display), 유기발광 표시장치(OLED, Organic Light Emitting Display)와 같은 여러 가지 표시장치가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. Accordingly, in recent years, liquid crystal display (LCD, Liquid Crystal Display), plasma display (PDP, Plasma Display Panel), quantum dot light emitting display (QLED: Quantum dot Light Emitting Display), organic light emitting display (OLED, Organic Light Emitting Display) are used.

표시장치들 중에서 유기발광 표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.Among the display devices, the organic light emitting display device is a self-emission type, and has an excellent viewing angle, contrast ratio, and the like, compared to a liquid crystal display device (LCD), and requires a separate backlight. . In addition, the organic light emitting display device has advantages such as DC low voltage driving, fast response speed, and low manufacturing cost.

최근에는 이와 같은 유기발광 표시장치를 포함한 헤드 장착형 디스플레이(head mounted display)가 개발되고 있다. 헤드 장착형 디스플레이(Head Mounted Display, HMD)는 안경이나 헬멧 형태로 착용하여 사용자의 눈앞 가까운 거리에 초점이 형성되는 가상현실(Virtual Reality, VR) 또는 증강현실(Augmented Reality)의 안경형 모니터 장치이다. 하지만, 초고해상도의 헤드 장착형 디스플레이의 경우 조밀한 화소 간격으로 인해 개구율이 작아지고, 이로 인하여, 광효율이 떨어지는 문제가 있다.Recently, a head mounted display including such an organic light emitting display device has been developed. A head mounted display (HMD) is a virtual reality (VR) or augmented reality (Augmented Reality) glasses type monitor device that is worn in the form of glasses or a helmet and focus is formed at a distance close to the user's eyes. However, in the case of an ultra-high resolution head-mounted display, the aperture ratio is small due to the dense pixel spacing, and thus, there is a problem that light efficiency is lowered.

본 발명은 화소의 개구율을 증가시킬 수 있는 표시장치를 제공하는 것을 기술적 과제로 한다.An object of the present invention is to provide a display device capable of increasing the aperture ratio of a pixel.

본 발명의 일 실시예에 따른 표시장치는 제1 서브 화소 및 제2 서브 화소를 구비한 기판, 기판 상에 구비되고 하면의 폭이 상면의 폭 보다 작은 언더컷 구조를 가진 뱅크, 기판 및 뱅크 상에 구비되고 뱅크의 언터컷 구조에 의하여 제1 서브 화소 및 제2 서브 화소 사이에서 단절된 제1 전극, 제1 전극 상에 구비된 발광층, 및 발광층 상에 구비된 제2 전극을 포함한다.A display device according to an exemplary embodiment of the present invention includes a substrate having a first sub-pixel and a second sub-pixel, a bank provided on the substrate, and a bank having an undercut structure in which the width of the lower surface is smaller than the width of the upper surface, on the substrate and the bank. It includes a first electrode that is provided and is cut off between the first sub-pixel and the second sub-pixel by the uncut structure of the bank, the light-emitting layer provided on the first electrode, and the second electrode provided on the light-emitting layer.

본 발명에 따르면, 언더컷 구조를 가진 뱅크를 이용하여 제1 전극을 서브 화소들 사이에서 단절시킬 수 있다. 이에 따라, 본 발명은 별도의 패턴 공정없이 제1 전극을 서브 화소 별로 형성할 수 있다.According to the present invention, the first electrode can be cut between the sub-pixels using a bank having an undercut structure. Accordingly, the present invention can form the first electrode for each sub-pixel without a separate pattern process.

또한, 본 발명은 뱅크의 제1 측 및 제2 측 각각에 이격거리가 상이한 언더컷 구조를 형성할 수 있다. 본 발명은 상대적으로 작은 이격거리를 가진 언더컷 구조에서 제1 전극이 단절되지 않고 연결될 수 있다. 본 발명은 뱅크가 형성되지 않은 영역뿐만 아니라 뱅크가 형성된 영역까지 모두 발광 영역이 될 수 있으므로, 서브 화소들 각각의 개구율을 최대로 확보할 수 있다. 이에 따라, 본 발명은 광 효율을 크게 향상시킬 수 있다. In addition, the present invention can form an undercut structure having a different separation distance on each of the first and second sides of the bank. In the present invention, in the undercut structure having a relatively small separation distance, the first electrode can be connected without being disconnected. In the present invention, since not only the area where the bank is not formed but also the area where the bank is formed can be an emission area, the aperture ratio of each of the sub-pixels can be secured to the maximum. Accordingly, the present invention can greatly improve light efficiency.

또한, 본 발명은 단락 방지층을 형성함으로써 발광층이 뱅크의 언더컷 구조로 인하여 단절되거나 심이 발생하는 것을 방지할 수 있다. 더 나아가, 본 발명은 발광층이 제1 전극을 완전히 덮도록 하여, 제2 전극과 제1 전극이 단락되는 것을 방지할 수 있다.In addition, the present invention can prevent the light-emitting layer from being cut off or the seam from being formed due to the undercut structure of the bank by forming a short circuit preventing layer. Furthermore, the present invention can prevent the second electrode and the first electrode from being shorted by allowing the light emitting layer to completely cover the first electrode.

위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the effects of the present invention mentioned above, other features and advantages of the present invention are described below, or will be clearly understood by those skilled in the art from the description and description.

도 1은 본 발명의 일 실시예 따른 표시장치를 보여주는 사시도이다.
도 2는 도 1의 I-I의 제1 실시예를 보여주는 단면도이다.
도 3은 도 2의 A 영역의 일 예를 보여주는 확대도이다.
도 4은 도 1의 I-I의 제2 실시예를 보여주는 단면도이다.
도 5는 도 4의 B영역의 일 예를 보여주는 확대도이다.
도 6은 도 1의 I-I의 제3 실시예를 보여주는 단면도이다.
도 7은 도 6의 C 영역의 일 예를 보여주는 확대도이다.
도 8은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이다.
도 9a 내지 도 9k는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
도 10a내지 도 10c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다.
1 is a perspective view showing a display device according to an exemplary embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a first embodiment of II of FIG. 1.
3 is an enlarged view showing an example of region A of FIG. 2.
4 is a cross-sectional view showing a second embodiment of II of FIG. 1.
5 is an enlarged view showing an example of area B of FIG. 4.
6 is a cross-sectional view showing a third embodiment of II of FIG. 1.
7 is an enlarged view showing an example of region C of FIG. 6.
8 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment of the present invention.
9A to 9K are cross-sectional views illustrating a method of manufacturing a display device according to an exemplary embodiment of the present invention.
10A to 10C relate to a display device according to another exemplary embodiment of the present invention, which relates to a head mounted display (HMD) device.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention, and methods for achieving them will be clarified with reference to examples described below in detail together with the accompanying drawings. However, the present invention is not limited to the examples disclosed below, but will be implemented in various different forms, only the examples allow the disclosure of the present invention to be complete, and to those skilled in the art to which the present invention pertains. It is provided to fully inform the scope of the invention, and the invention is only defined by the scope of the claims.

본 발명의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining examples of the present invention are exemplary, and the present invention is not limited to the illustrated matters. The same reference numerals refer to the same components throughout the specification. In addition, in the description of the present invention, when it is determined that detailed descriptions of related known technologies may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted. When'include','have','consist of' and the like mentioned in the present invention are used, other parts may be added unless'~man' is used. When a component is expressed as a singular number, the plural number is included unless otherwise specified.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including the error range even if there is no explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of the description of the positional relationship, for example, when the positional relationship of two parts is described as'~top','~upper','~bottom','~side', etc.,'right' Alternatively, one or more other parts may be located between the two parts unless'direct' is used.

제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 발명의 기술적 사상 내에서 제 2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are only used to distinguish one component from another component. Accordingly, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first and second may be used. These terms are only for distinguishing the component from other components, and the essence, order, order, or number of the component is not limited by the term. When a component is described as being "connected", "coupled" or "connected" to another component, the component may be directly connected to or connected to the other component, but different components between each component It will be understood that the "intervenes" may be, or each component may be "connected", "coupled" or "connected" through other components.

본 발명의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each of the features of the various examples of the present invention can be partially or wholly combined with or combined with each other, technically various interlocking and driving are possible, and each of the examples can be independently implemented with respect to each other, or can be implemented together in an associative relationship. .

이하에서는 본 발명에 따른 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.Hereinafter, an example of a display device according to the present invention will be described in detail with reference to the accompanying drawings. In adding reference numerals to the components of each drawing, the same components may have the same reference numerals as possible even though they are displayed on different drawings.

제1 The first 실시예Example

도 1은 본 발명의 일 실시예 따른 표시장치를 보여주는 사시도이고, 도 2는 도 1의 I-I의 제1 실시예를 보여주는 단면도이며, 도 3은 도 2의 A 영역의 일 예를 보여주는 확대도이다.1 is a perspective view showing a display device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view showing a first embodiment of II of FIG. 1, and FIG. 3 is an enlarged view showing an example of area A of FIG. 2 .

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시장치(100)는 기판(110), 구동 박막 트랜지스터(TFT), 층간 절연막(112), 제1 전극(120), 발광층(130), 제2 전극(140), 봉지막(150), 컬러필터(160), 뱅크(220) 및 단락 방지층(230)을 포함한다.1 to 3, the display device 100 according to an exemplary embodiment of the present invention includes a substrate 110, a driving thin film transistor (TFT), an interlayer insulating film 112, a first electrode 120, and a light emitting layer ( 130, a second electrode 140, an encapsulation film 150, a color filter 160, a bank 220, and a short circuit protection layer 230.

기판(110)은 플라스틱 필름(plastic film), 유리 기판(glass substrate), 또는 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 기판(110)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다.The substrate 110 may be a plastic film, a glass substrate, or a silicon wafer substrate formed using a semiconductor process. The substrate 110 may be made of a transparent material or an opaque material.

기판(110) 상에는 제1 서브 화소(P1), 제2 서브 화소(P2) 및 제3 서브 화소(P3)가 구비될 수 있다. 제1 서브 화소(P1)는 적색 광을 방출하고, 제2 서브 화소(P2)는 녹색 광을 방출하고, 제3 서브 화소(P3)는 청색 광을 방출하도록 구비될 수 있지만, 반드시 그에 한정되는 것은 아니다. 기판(110) 상에는 백색(W)의 광을 발광하는 제4 서브 화소가 더 구비될 수 있다. 또한, 각각의 서브 화소(P1, P2, P3)의 배열 순서는 다양하게 변경될 수 있다.A first sub-pixel P1, a second sub-pixel P2, and a third sub-pixel P3 may be provided on the substrate 110. The first sub-pixel P1 emits red light, the second sub-pixel P2 emits green light, and the third sub-pixel P3 may be provided to emit blue light, but is not limited thereto. It is not. A fourth sub-pixel emitting light of white (W) may be further provided on the substrate 110. In addition, the arrangement order of each sub-pixel P1, P2, P3 may be variously changed.

본 발명의 일 실시예에 따른 표시 장치(100)는 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emisison) 방식으로 이루어지고, 따라서, 기판(110)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다.The display device 100 according to an exemplary embodiment of the present invention is made of a so-called top emisison method in which emitted light is emitted upward, and thus, the material of the substrate 110 is not only transparent but also opaque. Materials can be used.

기판(110) 상에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 화소(P1, P2, P3) 별로 형성된다. 상기 신호 배선들은 게이트 배선, 데이터 배선, 전원 배선, 및 기준 배선을 포함하여 이루어질 수 있고, 상기 박막 트랜지스터는 스위칭 박막 트랜지스터, 구동 박막 트랜지스터(TFT) 및 센싱 박막 트랜지스터를 포함하여 이루어질 수 있다.On the substrate 110, circuit elements including various signal wires, thin film transistors, and capacitors are formed for each of the pixels P1, P2, and P3. The signal wires may include a gate wire, a data wire, a power wire, and a reference wire, and the thin film transistor may include a switching thin film transistor, a driving thin film transistor (TFT), and a sensing thin film transistor.

상기 스위칭 박막 트랜지스터는 상기 게이트 배선에 공급되는 게이트 신호에 따라 스위칭되어 상기 데이터 배선으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터에 공급하는 역할을 한다. The switching thin film transistor is switched according to a gate signal supplied to the gate wiring and serves to supply a data voltage supplied from the data wiring to the driving thin film transistor.

구동 박막 트랜지스터(TFT)는 상기 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 배선에서 공급되는 전원으로부터 데이터 전류를 생성하여 제1 전극(120)에 공급하는 역할을 한다. The driving thin film transistor TFT is switched according to the data voltage supplied from the switching thin film transistor to generate a data current from the power supplied from the power line and supply it to the first electrode 120.

상기 센싱 박막 트랜지스터는 화질 저하의 원인이 되는 상기 구동 박막 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 하는 것으로서, 상기 게이트 배선 또는 별도의 센싱 배선에서 공급되는 센싱 제어 신호에 응답하여 상기 구동 박막 트랜지스터의 전류를 상기 기준 배선으로 공급한다. The sensing thin film transistor serves to sense a threshold voltage deviation of the driving thin film transistor that causes a deterioration in image quality, and the current of the driving thin film transistor in response to a sensing control signal supplied from the gate wiring or a separate sensing wiring. Is supplied to the reference wiring.

상기 커패시터는 구동 박막 트랜지스터(TFT)에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 하는 것으로서, 구동 박막 트랜지스터(TFT)의 게이트 단자 및 소스 단자에 각각 연결된다.The capacitor serves to maintain the data voltage supplied to the driving thin film transistor TFT for one frame, and is connected to the gate terminal and the source terminal of the driving thin film transistor TFT, respectively.

층간 절연막(112)은 구동 박막 트랜지스터(TFT)를 포함한 회로 소자 상에 형성된다. 층간 절연막(112)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지는 않는다. 층간 절연막(112)은 유기막, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수도 있다. 또는 층간 절연막(112)은 적어도 하나의 무기막 및 적어도 하나의 유기막으로 구성된 다중막으로 형성될 수도 있다.The interlayer insulating film 112 is formed on a circuit element including a driving thin film transistor (TFT). The interlayer insulating film 112 may be formed of an inorganic film, for example, a silicon oxide film (SiOx), a silicon nitride film (SiNx), or multiple films thereof, but is not limited thereto. The interlayer insulating film 112 is made of an organic film, for example, an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. It may be formed. Alternatively, the interlayer insulating film 112 may be formed of a multi-layer film composed of at least one inorganic film and at least one organic film.

뱅크(220)는 층간 절연막(112) 상에 서브 화소(P1, P2, P3) 별로 패턴 형성된다. 제1 서브 화소(P1)의 가장자리 영역에 하나의 뱅크(220)가 형성되고, 제2 서브 화소(P2)의 가장자리 영역에 다른 하나의 뱅크(220)가 형성되고, 제3 서브 화소(P3)의 가장자리 영역에 또 다른 하나의 뱅크(220)가 형성된다.The bank 220 is patterned for each of the sub-pixels P1, P2, and P3 on the interlayer insulating layer 112. One bank 220 is formed in the edge region of the first sub-pixel P1, another bank 220 is formed in the edge region of the second sub-pixel P2, and the third sub-pixel P3 Another bank 220 is formed in the edge region of.

뱅크(220)는 상부층(221) 및 하부층(222)을 포함한다. The bank 220 includes an upper layer 221 and a lower layer 222.

하부층(222)은 층간 절연막(112) 상에 구비되어 제1 폭(W1)을 가진다. 하부층(222)은 제1 층(211) 및 제2 층(212)으로 이루어질 수 있다. 제1 층(211)은 층간 절연막(112) 상에 구비되어 제1 폭(W1)을 가진다. 제2 층(212)은 제1 층(211)의 일부 상에 구비되어 제3 폭(W3)을 가진다. 이때, 제3 폭(W3)은 제1 폭(W1) 보다 작다. 즉, 제2 층(212)은 제1 층(211) 보다 작은 폭으로 형성되어, 제1 층(211)의 일부가 노출될 수 있다.The lower layer 222 is provided on the interlayer insulating layer 112 to have a first width W1. The lower layer 222 may include a first layer 211 and a second layer 212. The first layer 211 is provided on the interlayer insulating layer 112 to have a first width W1. The second layer 212 is provided on a portion of the first layer 211 to have a third width W3. At this time, the third width W3 is smaller than the first width W1. That is, the second layer 212 is formed to have a width smaller than that of the first layer 211, and a part of the first layer 211 may be exposed.

제2 층(212)은 제1 층(211) 상에서 한쪽으로 치우친다. 보다 구체적으로, 상부층(221)은 제1 측(220a)에 형성된 제1 끝단 및 제2 측(220b)에 형성된 제2 끝단을 포함한다. 제2 층(212)은 제1 측(220a)에 형성된 제3 끝단 및 제2 측(220b)에 형성된 제4 끝단을 형성한다. 제2 층(212)의 제4 끝단과 상부층(221)의 제2 끝단 간의 거리는 제2 층(212)의 제3 끝단과 상부층(221)의 제1 끝단 간의 거리 보다 작게 형성된다. 즉, 제2 층(212)은 제1 측(220a) 보다 제2 측(220b)에 가깝게 형성될 수 있다. 여기서, 제1 측(220a)은 뱅크(220)가 배치된 해당 서브 화소를 바라보는 측을 나타내고, 제2 측(220b)은 해당 서브 화소에 인접한 서브 화소를 바라보는 측을 나타낼 수 있다.The second layer 212 is biased to one side on the first layer 211. More specifically, the upper layer 221 includes a first end formed on the first side 220a and a second end formed on the second side 220b. The second layer 212 forms a third end formed on the first side 220a and a fourth end formed on the second side 220b. The distance between the fourth end of the second layer 212 and the second end of the upper layer 221 is formed smaller than the distance between the third end of the second layer 212 and the first end of the upper layer 221. That is, the second layer 212 may be formed closer to the second side 220b than the first side 220a. Here, the first side 220a may indicate a side facing the corresponding sub-pixel on which the bank 220 is disposed, and the second side 220b may indicate a side facing the sub-pixel adjacent to the corresponding sub-pixel.

이에 따라, 뱅크(220)의 하부층(222)은 제1 측(220a)에서 보다 제2 측(220b)에서 두껍게 형성될 수 있다. 구체적으로, 뱅크(220)의 하부층(222)은 제1 측(220a)에서 제1 층(211)의 두께(T1)를 가지고, 제2 측(220b)에서 제1 층(211)의 두께(T1)와 제2 층(212)의 두께(T2)를 합한 두께를 가질 수 있다.Accordingly, the lower layer 222 of the bank 220 may be formed thicker on the second side 220b than on the first side 220a. Specifically, the lower layer 222 of the bank 220 has a thickness T1 of the first layer 211 on the first side 220a, and a thickness of the first layer 211 on the second side 220b ( T1) and the thickness T2 of the second layer 212 may be combined.

이러한 하부층(222)은 무기막, 예를 들어 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물 등으로 형성될 수 있다.The lower layer 222 may be formed of an inorganic film, for example, silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide or titanium oxide.

상부층(221)은 하부층(222) 상에 구비되어 제1 폭(W1) 보다 큰 제2 폭(W2)을 가진다. 상부층(221)은 도 2 및 도 3에 도시된 바와 같이 상면(221a)이 봉지막(150) 쪽으로 볼록한 형상을 가질 수 있으나, 반드시 이에 한정되지는 않는다. The upper layer 221 is provided on the lower layer 222 and has a second width W2 greater than the first width W1. The upper layer 221 may have a convex shape toward the encapsulation layer 150 as shown in FIGS. 2 and 3, but is not limited thereto.

이러한 상부층(221)은 하부층(222)과 달리 유기막, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있다.Unlike the lower layer 222, the upper layer 221 is an organic film, for example, an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. (polyimide resin).

뱅크(220)는 상부층(221)이 하부층(222) 보다 큰 폭을 가짐으로써, 언더컷 구조(UC1, UC2)를 가질 수 있다. 보다 구체적으로, 뱅크(220)는 도 2 및 도 3에 도시된 바와 같이 제1 측(220a)에 제1 언더컷 구조(UC1)를 가지고, 제1 측(220a)과 마주보는 제2 측(220b)에 제2 언더컷 구조(UC2)를 가질 수 있다. The bank 220 may have undercut structures UC1 and UC2 because the upper layer 221 has a larger width than the lower layer 222. More specifically, the bank 220 has a first undercut structure UC1 on the first side 220a, as shown in FIGS. 2 and 3, and the second side 220b facing the first side 220a. ) May have a second undercut structure (UC2).

뱅크(220)의 제1 언더컷 구조(UC1)는 상부층(221)이 제1 측(220a)에서 하부층(222) 보다 크게 형성됨으로써 형성될 수 있다. 뱅크(220)의 제1 언더컷 구조(UC1)는 하부층(222)이 형성되지 않은 영역에서 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 공간이 형성될 수 있다.The first undercut structure UC1 of the bank 220 may be formed by forming the upper layer 221 larger than the lower layer 222 on the first side 220a. In the first undercut structure UC1 of the bank 220, a space may be formed between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221 in a region where the lower layer 222 is not formed.

제1 언더컷 구조(UC1)는 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 제1 이격 거리(S1)를 가질 수 있다. 이때, 제1 이격 거리(S1)는 하부층(222)의 제1 층(211)의 두께(T1)에 상응할 수 있다. 하부층(222)은 제1 측(220a)에서 제1 층(211)만 형성되어 있기 때문이다.The first undercut structure UC1 may have a first separation distance S1 between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221. In this case, the first separation distance S1 may correspond to the thickness T1 of the first layer 211 of the lower layer 222. This is because the lower layer 222 has only the first layer 211 formed on the first side 220a.

뱅크(220)의 제2 언더컷 구조(UC2)는 상부층(221)이 제2 측(220b)에서 하부층(222) 보다 크게 형성됨으로써 형성될 수 있다. 뱅크(220)의 제2 언더컷 구조(UC2)는 하부층(222)이 형성되지 않은 영역에서 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 공간이 형성될 수 있다.The second undercut structure UC2 of the bank 220 may be formed by forming the upper layer 221 larger than the lower layer 222 on the second side 220b. In the second undercut structure UC2 of the bank 220, a space may be formed between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221 in a region where the lower layer 222 is not formed.

제2 언더컷 구조(UC2)는 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 제2 이격 거리(S2)를 가질 수 있다. 이때, 제2 이격 거리(S2)는 하부층(222)의 제1 층(211)의 두께(T1)와 제2 층(212)의 두께(T2)를 합한 두께에 상응할 수 있다. 하부층(222)은 제2 측(220b)에서 제1 측(220a)과 달리 제1 층(211) 및 제2 층(212)이 형성되어 있기 때문이다.The second undercut structure UC2 may have a second separation distance S2 between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221. At this time, the second separation distance S2 may correspond to a thickness of the thickness T1 of the first layer 211 of the lower layer 222 and the thickness T2 of the second layer 212. This is because the lower layer 222 has a first layer 211 and a second layer 212 formed on the second side 220b, unlike the first side 220a.

즉, 제2 언더컷 구조(UC2)는 제1 언더컷 구조(UC1) 보다 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 큰 이격 거리를 가지며, 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 큰 공간이 형성될 수 있다.That is, the second undercut structure UC2 has a greater separation distance between the interlayer insulating film 112 and the lower surface 221b of the upper layer 221 than the first undercut structure UC1, and the interlayer insulating film 112 and the upper layer 221 ), a large space may be formed between the lower surfaces 221b.

제1 전극(120)은 층간 절연막(112) 및 뱅크(220) 상에서 서브 화소(P1, P2, P3) 별로 패턴 형성된다. 제1 서브 화소(P1)에 하나의 제1 전극(120)이 형성되고, 제2 서브 화소(P2)에 다른 하나의 제1 전극(120)이 형성되고, 제3 서브 화소(P3)에 또 다른 하나의 제1 전극(120)이 형성된다.The first electrode 120 is patterned for each of the sub-pixels P1, P2, and P3 on the interlayer insulating layer 112 and the bank 220. One first electrode 120 is formed in the first sub-pixel P1, the other first electrode 120 is formed in the second sub-pixel P2, and the third sub-pixel P3 is further formed. Another first electrode 120 is formed.

제1 전극(120)은 층간 절연막(112)을 관통하는 컨택홀(CH)을 통해 구동 박막 트랜지스터(TFT)의 소스 단자 또는 드레인 단자에 접속되어, 광을 발광시키기 위한 전압이 인가된다.The first electrode 120 is connected to a source terminal or a drain terminal of the driving thin film transistor TFT through a contact hole CH passing through the interlayer insulating layer 112, and a voltage for emitting light is applied.

본 발명의 일 실시예에 따른 제1 전극(120)은 뱅크(220) 상에도 형성될 수 있다. 제1 전극(120)은 뱅크(220)의 언더컷 구조, 특히, 제2 언더컷 구조(UC2)에 의하여 서브 화소(P1, P2, P3)들 사이에서 단절될 수 있다.The first electrode 120 according to an embodiment of the present invention may also be formed on the bank 220. The first electrode 120 may be cut between the sub-pixels P1, P2, and P3 by the undercut structure of the bank 220, in particular, the second undercut structure UC2.

보다 구체적으로, 제1 전극(120)은 뱅크(220)가 형성된 기판(110) 상에 전면 증착함으로써 형성될 수 있다. 제1 전극(120a)은 뱅크(220)가 형성되지 않고 노출된 층간 절연막(112) 상에 형성될 수 있다. 그리고, 제1 전극(120b)은 뱅크(220) 상에 형성될 수도 있다. 이때, 뱅크(220) 상에 형성된 제1 전극(120b)은 제1 측(220a)에서 층간 절연막(112) 상에 형성된 제1 전극(120a)과 연결될 수 있다. 뱅크(220)의 제1 언더컷 구조(UC1)는 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 상대적으로 작은 제1 이격 거리(S1)를 가진다. 뱅크(220) 상에 형성된 제1 전극(120b)은 제1 언더컷 구조(UC1)가 작은 제1 이격 거리(S1)를 가지므로, 단절되지 않고 층간 절연막(112) 상에 형성된 제1 전극(120a)과 연결될 수 있다.More specifically, the first electrode 120 may be formed by depositing the entire surface on the substrate 110 on which the bank 220 is formed. The first electrode 120a may be formed on the exposed interlayer insulating layer 112 without the bank 220 being formed. In addition, the first electrode 120b may be formed on the bank 220. In this case, the first electrode 120b formed on the bank 220 may be connected to the first electrode 120a formed on the interlayer insulating layer 112 on the first side 220a. The first undercut structure UC1 of the bank 220 has a relatively small first separation distance S1 between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221. Since the first electrode 120b formed on the bank 220 has a small first separation distance S1 in which the first undercut structure UC1 is small, the first electrode 120a formed on the interlayer insulating film 112 is not disconnected. ).

이에 따라, 서브 화소(P1, P2, P3)들 각각은 뱅크(220)가 형성되지 않은 영역(NBA)뿐만 아니라 뱅크(220)가 형성된 영역(BA)까지 모두 발광 영역(EA)이 될 수 있다. Accordingly, each of the sub-pixels P1, P2, and P3 may be an emission area EA, not only the region NBA in which the bank 220 is not formed, but also the region BA in which the bank 220 is formed. .

제1 전극(120)은 서브 화소(P1, P2, P3)들 각각에 발광 영역(EA)을 정의할 수 있다. 즉, 각각의 서브 화소(P1, P2, P3)에서 제1 전극(120)이 형성된 영역이 발광 영역(EA)이 될 수 있다.The first electrode 120 may define the emission area EA in each of the sub-pixels P1, P2, and P3. That is, a region in which the first electrode 120 is formed in each sub-pixel P1, P2, and P3 may be a light-emitting region EA.

이와 같은 본 발명의 일 실시예에 따른 표시장치(100)는 서브 화소(P1, P2, P3)들 각각의 개구율을 최대로 확보할 수 있으며, 이로 인하여, 광 효율을 크게 향상시킬 수 있다.The display device 100 according to an exemplary embodiment of the present invention can secure the aperture ratio of each of the sub-pixels P1, P2, and P3 to the maximum, and thereby, greatly improve the light efficiency.

한편, 뱅크(220) 상에 형성된 제1 전극(120b)은 제2 측(220b)에서 층간 절연막(112) 상에 형성된 제1 전극(120a)과 단절될 수 있다. 뱅크(220)의 제2 언더컷 구조(UC2)는 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 상대적으로 큰 제2 이격 거리(S2)를 가진다. 뱅크(220) 상에 형성된 제1 전극(120b)은 제2 언더컷 구조(UC2)가 큰 제2 이격 거리(S2)를 가지므로, 층간 절연막(112) 상에 형성된 제1 전극(120a)과 연결되지 못하고 단절될 수 있다. 이에 따라, 인접한 서브 화소(P1, P2, P3)들 각각에 형성된 제1 전극(120)이 서로 전기적으로 연결되지 않을 수 있다.Meanwhile, the first electrode 120b formed on the bank 220 may be cut off from the first electrode 120a formed on the interlayer insulating layer 112 on the second side 220b. The second undercut structure UC2 of the bank 220 has a relatively large second separation distance S2 between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221. The first electrode 120b formed on the bank 220 is connected to the first electrode 120a formed on the interlayer insulating layer 112 because the second undercut structure UC2 has a large second separation distance S2. It can't be done and can be cut off. Accordingly, the first electrodes 120 formed in each of the adjacent sub-pixels P1, P2, and P3 may not be electrically connected to each other.

이와 같은 본 발명의 일 실시예에 따른 표시장치(100)는 별도의 패턴 공정 없이 제1 전극(120)을 서브 화소(P1, P2, P3) 별로 형성할 수 있다. In the display device 100 according to an exemplary embodiment of the present invention, the first electrode 120 may be formed for each sub-pixel P1, P2, P3 without a separate pattern process.

이러한 제1 전극(120)은 투명한 금속물질, 반투과 금속물질 또는 반사율이 높은 금속물질로 이루어질 수 있다. 표시장치(100)가 상부 발광 방식으로 이루어지는 경우, 제1 전극(120)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 표시장치(100)가 하부 발광 방식으로 이루어지는 경우, 제1 전극(120)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이러한 제1 전극(120)은 애노드 전극일 수 있다.The first electrode 120 may be made of a transparent metal material, a semi-transmissive metal material, or a high reflectance metal material. When the display device 100 is made of an upper emission method, the first electrode 120 is a stacked structure of aluminum and titanium (Ti/Al/Ti), a stacked structure of aluminum and ITO (ITO/Al/ITO), and an Ag alloy. And, it may be formed of a metal material having a high reflectance, such as a laminated structure of ITO and Ag alloy (ITO / Ag alloy / ITO). The Ag alloy may be an alloy such as silver (Ag), palladium (Pd), and copper (Cu). When the display device 100 is made of a lower emission method, the first electrode 120 is a transparent metallic material (TCO, transparent conductive material) such as ITO, IZO, or magnesium (Mg), silver ( Ag), or a semi-transmissive conductive material, such as an alloy of magnesium (Mg) and silver (Ag). The first electrode 120 may be an anode electrode.

단락 방지층(230)은 뱅크(220)의 제2 측(220b)에 형성된다. 보다 구체적으로, 단락 방지층(230)은 뱅크(220)의 제2 측(220b)에서 층간 절연막(112) 및 상부층(221)의 하면(221b) 사이에 형성된다.The short circuit prevention layer 230 is formed on the second side 220b of the bank 220. More specifically, the short circuit prevention layer 230 is formed between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221 on the second side 220b of the bank 220.

뱅크(220)는 제2 측(220b)에서 제2 언더컷 구조(UC2)를 가진다. 제1 전극(120)을 증착한 후 제1 전극(120) 상에 발광층(130)을 증착하게 되면, 발광층(130)은 제2 언더컷 구조(UC2)에 의하여 단절되거나 심(seam)이 발생할 수 있다. 이때, 발광층(130)은 제1 전극(120)을 완전히 덮지 못하고, 일부를 노출시킬 수 있다.The bank 220 has a second undercut structure UC2 at the second side 220b. When the light emitting layer 130 is deposited on the first electrode 120 after the first electrode 120 is deposited, the light emitting layer 130 may be cut off by the second undercut structure UC2 or a seam may occur. have. At this time, the light emitting layer 130 may not completely cover the first electrode 120 and may expose a part.

그리고 나서, 발광층(130) 상에 제2 전극(140)을 증착하게 되면, 제2 전극(140)은 발광층(130)은 물론 노출된 제1 전극(120) 상에 증착될 수 있다. 이러한 경우, 제2 전극(140)과 제1 전극(120)이 단락되어, 컨택 불량이 발생하게 된다.Then, when the second electrode 140 is deposited on the light emitting layer 130, the second electrode 140 may be deposited on the light emitting layer 130 as well as the exposed first electrode 120. In this case, the second electrode 140 and the first electrode 120 are short-circuited, resulting in poor contact.

이를 방지하기 위하여, 본 발명의 일 실시예에 따른 표시장치(100)는 뱅크(220)의 제2 측(220b)에서 층간 절연막(112) 및 상부층(221)의 하면(221b) 사이에 단락 방지층(230)을 추가로 형성할 수 있다. 단락 방지층(230)은 제2 언더컷 구조(UC2)로 인해 형성된 층간 절연막(112) 및 상부층(221)의 하면(221b) 사이의 공간을 채우도록 형성된다.In order to prevent this, the display device 100 according to an exemplary embodiment of the present invention includes a short circuit prevention layer between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221 on the second side 220b of the bank 220. 230 may be further formed. The short circuit prevention layer 230 is formed to fill a space between the interlayer insulating layer 112 formed by the second undercut structure UC2 and the lower surface 221b of the upper layer 221.

이에 따라, 단락 방지층(230)은 발광층(130)이 제2 언더컷 구조(UC2) 상에 증착되지 않도록 하여, 발광층(130)이 단절되거나 심이 발생하는 것을 방지할 수 있다. 더 나아가, 단락 방지층(230)은 발광층(130)이 제1 전극(120)을 완전히 덮도록 함으로써, 제2 전극(140)과 제1 전극(120)이 단락되는 것을 방지할 수 있다.Accordingly, the short circuit preventing layer 230 may prevent the light emitting layer 130 from being deposited on the second undercut structure UC2, thereby preventing the light emitting layer 130 from being disconnected or a seam. Furthermore, the short circuit prevention layer 230 may prevent the second electrode 140 and the first electrode 120 from being shorted by allowing the light emitting layer 130 to completely cover the first electrode 120.

이러한 단락 방지층(230)은 유기막, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있다.The short circuit layer 230 is an organic film, for example, acrylic resin (acryl resin), epoxy resin (epoxy resin), phenolic resin (phenolic resin), polyamide resin (polyamide resin), polyimide resin (polyimide resin), etc. It can be formed as.

발광층(130)은 제1 전극(120) 상에 형성된다. 발광층(130)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 전극(120)과 제2 전극(140)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.The emission layer 130 is formed on the first electrode 120. The light emitting layer 130 may include a hole transporting layer, a light emitting layer, and an electron transporting layer. In this case, when voltage is applied to the first electrode 120 and the second electrode 140, holes and electrons move to the light emitting layer through the hole transport layer and the electron transport layer, respectively, and the light emitting layers combine to emit light.

발광층(130)은 백색 광을 발광하는 백색 발광층일 수 있다. 이 경우, 발광층(130)은 서브 화소(P1, P2, P3)들에 공통적으로 형성되는 공통층일 수 있다.The emission layer 130 may be a white emission layer that emits white light. In this case, the light emitting layer 130 may be a common layer commonly formed in the sub-pixels P1, P2, and P3.

발광층(130)이 백색 발광층인 경우, 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다.When the light emitting layer 130 is a white light emitting layer, it may be formed in a tandem structure of two or more stacks. Each of the stacks may include a hole transporting layer, at least one light emitting layer, and an electron transporting layer.

또한, 스택들 사이에는 전하 생성층이 형성될 수 있다. 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하 생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. n형 전하 생성층은 하부 스택으로 전자(electron)를 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해준다. n형 전하 생성층은 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있다. p형 전하 생성층은 정공수송능력이 있는 유기물질에 도펀트가 도핑되어 이루어질 수 있다.Also, a charge generating layer may be formed between the stacks. The charge generation layer may include an n-type charge generation layer positioned adjacent to the lower stack and a p-type charge generation layer formed adjacent to the upper stack and formed on the n-type charge generation layer. The n-type charge generation layer injects electrons into the lower stack, and the p-type charge generation layer injects holes into the upper stack. The n-type charge generation layer may be formed of an alkali metal such as Li, Na, K, or Cs, or an organic layer doped with an alkaline earth metal such as Mg, Sr, Ba, or Ra. The p-type charge generation layer may be formed by doping a dopant in an organic material having hole transport capability.

한편, 도 2에서는 발광층(130)이 복수의 서브 화소(P1, P2, P3)들에 공통으로 형성되는 공통층으로 도시하고 있으나, 이에 한정되는 것은 아니다. 발광층(130)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 및 청색 광을 발광하는 청색 발광층으로 이루어질 수도 있다. 이러한 경우, 발광층(130)은 서브 화소(P1, P2, P3) 별로 패턴 형성될 수 있다. 예컨대, 제1 서브 화소(P1)에는 적색 발광층이 패턴 형성되고, 제2 서브 화소(P2)에는 녹색 발광층이 패턴 형성되며, 제3 서브 화소(P3)에는 청색 발광층이 패턴 형성될 수 있다.Meanwhile, in FIG. 2, the light emitting layer 130 is illustrated as a common layer commonly formed in a plurality of sub-pixels P1, P2, and P3, but is not limited thereto. The emission layer 130 may be formed of a red emission layer that emits red light, a green emission layer that emits green light, and a blue emission layer that emits blue light. In this case, the light emitting layer 130 may be patterned for each sub-pixel P1, P2, P3. For example, a red emission layer may be formed on the first sub-pixel P1, a green emission layer may be formed on the second sub-pixel P2, and a blue emission layer may be formed on the third sub-pixel P3.

제2 전극(140)은 발광층(130) 상에 형성된다. 제2 전극(140)은 서브 화소(P1, P2, P3)들에 공통적으로 형성되는 공통층일 수 있다.The second electrode 140 is formed on the light emitting layer 130. The second electrode 140 may be a common layer commonly formed in the sub-pixels P1, P2, and P3.

이러한 제2 전극(140)은 투명한 금속물질, 반투과 금속물질 또는 반사율이 높은 금속물질로 이루어질 수 있다. 표시장치(100)가 상부 발광 방식으로 이루어지는 경우, 제2 전극(140)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 표시장치(100)가 하부 발광 방식으로 이루어지는 경우, 제2 전극(140)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 이러한 제2 전극(140)은 캐소드 전극일 수 있다.The second electrode 140 may be made of a transparent metal material, a semi-transmissive metal material, or a high reflectance metal material. When the display device 100 is made of an upper emission method, the second electrode 140 is a transparent metallic material (TCO, transparent conductive material) such as ITO, IZO, or magnesium (Mg), silver ( Ag), or a semi-transmissive conductive material, such as an alloy of magnesium (Mg) and silver (Ag). When the display device 100 is made of a lower emission method, the second electrode 140 is a stacked structure of aluminum and titanium (Ti/Al/Ti), a stacked structure of aluminum and ITO (ITO/Al/ITO), and an Ag alloy. , And Ag alloy and ITO stacked structure (ITO / Ag alloy / ITO) may be formed of a high reflectivity metal material. The Ag alloy may be an alloy such as silver (Ag), palladium (Pd), and copper (Cu). The second electrode 140 may be a cathode electrode.

봉지막(150)은 제2 전극(140)을 덮도록 형성될 수 있다. 봉지막(150)은 발광층(130)과 제2 전극(140)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위하여, 봉지막(150)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.The encapsulation film 150 may be formed to cover the second electrode 140. The encapsulation film 150 serves to prevent oxygen or moisture from penetrating the light emitting layer 130 and the second electrode 140. To this end, the encapsulation film 150 may include at least one inorganic film and at least one organic film.

구체적으로, 봉지막(150)은 제1 무기막(151) 및 유기막(152)을 포함할 수 있다. 일 실시예에 있어서, 봉지막(150)은 제2 무기막(153)을 더 포함할 수 있다. Specifically, the encapsulation film 150 may include a first inorganic film 151 and an organic film 152. In one embodiment, the encapsulation film 150 may further include a second inorganic film 153.

제1 무기막(151)은 제2 전극(140)을 덮도록 형성된다. 유기막(152)은 제1 무기막(151) 상에 형성되고, 이물들(particles)이 제1 무기막(151)을 뚫고 발광층(130)과 제2 전극(140)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(153)은 유기막(152)을 덮도록 형성된다. 제2 무기막(153)은 생략될 수 있다. The first inorganic layer 151 is formed to cover the second electrode 140. The organic layer 152 is formed on the first inorganic layer 151 and prevents particles from penetrating the first inorganic layer 151 and entering the emission layer 130 and the second electrode 140. It is preferably formed to a sufficient thickness. The second inorganic layer 153 is formed to cover the organic layer 152. The second inorganic film 153 may be omitted.

제1 및 제2 무기막들(151, 153) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들(151, 153)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.Each of the first and second inorganic films 151 and 153 may be formed of silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, or titanium oxide. The first and second inorganic layers 151 and 153 may be deposited by a chemical vapor deposition (CVD) technique or an atomic layer deposition (ALD) technique, but are not limited thereto.

유기막(152)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. 유기막(152)는 유기물을 사용하는 기상 증착(vapour deposition), 프린팅(printing), 슬릿 코팅(slit coating) 기법으로 형성될 수 있으나, 이에 제한되지 않으며, 유기막(152)는 잉크젯(ink-jet) 공정으로 형성될 수도 있다.The organic film 152 may be formed of an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. The organic layer 152 may be formed by vapor deposition, printing, or slit coating using an organic material, but is not limited thereto, and the organic layer 152 is inkjet (ink- jet) process.

컬러필터(160)는 봉지막(150) 상에 형성된다. 컬러필터(160)는 서브 화소(P1, P2, P3)들 각각에 대응되도록 배치된 제1 컬러필터(CF1), 제2 컬러필터(CF2) 및 제3 컬러필터(CF3)를 포함한다. 제1 컬러필터(CF1)는 적색 광을 투과시키는 적색 컬러필터일 수 있고, 제2 컬러필터(CF2)는 녹색 광을 투과시키는 녹색 컬러필터일 수 있으며, 제3 컬러필터(CF3)는 청색 광을 투과시키는 청색 컬러필터일 수 있다.The color filter 160 is formed on the encapsulation film 150. The color filter 160 includes a first color filter CF1, a second color filter CF2, and a third color filter CF3 arranged to correspond to each of the sub pixels P1, P2, and P3. The first color filter CF1 may be a red color filter that transmits red light, the second color filter CF2 may be a green color filter that transmits green light, and the third color filter CF3 may be blue light. It may be a blue color filter that transmits.

제2 2nd 실시예Example

도 4은 도 1의 I-I의 제2 실시예를 보여주는 단면도이고, 도 5는 도 4의 B영역의 일 예를 보여주는 확대도이다.4 is a cross-sectional view showing a second embodiment of I-I of FIG. 1, and FIG. 5 is an enlarged view showing an example of area B of FIG. 4.

도 4 및 도 5를 참조하면, 본 발명의 다른 실시예에 따른 표시장치(100)는 기판(110), 구동 박막 트랜지스터(TFT), 층간 절연막(112), 제1 전극(120), 발광층(130), 제2 전극(140), 봉지막(150), 컬러필터(160), 뱅크(220) 및 단락 방지층(230)을 포함한다.4 and 5, the display device 100 according to another exemplary embodiment of the present invention includes a substrate 110, a driving thin film transistor (TFT), an interlayer insulating film 112, a first electrode 120, and a light emitting layer ( 130, a second electrode 140, an encapsulation film 150, a color filter 160, a bank 220, and a short circuit protection layer 230.

본 발명의 다른 실시예에 따른 표시장치(100)는 단락 방지층(230)을 제외한 구성들이 도 2 및 도 3에 도시된 본 발명의 일 실시예에 따른 표시장치(100)의 구성들과 실질적으로 동일하다.In the display device 100 according to another exemplary embodiment of the present invention, components other than the short circuit preventing layer 230 are substantially different from those of the display device 100 according to an exemplary embodiment of the present invention illustrated in FIGS. 2 and 3. same.

이하에서는 본 발명의 다른 실시예에 따른 표시장치(100)의 기판(110), 구동 기판(110), 구동 박막 트랜지스터(TFT), 층간 절연막(112), 제1 전극(120), 발광층(130), 제2 전극(140), 봉지막(150), 컬러필터(160) 및 뱅크(220)에 대한 구체적인 설명은 생략하도록 한다.Hereinafter, the substrate 110, the driving substrate 110, the driving thin film transistor (TFT), the interlayer insulating film 112, the first electrode 120, the light emitting layer 130 of the display device 100 according to another embodiment of the present invention ), a detailed description of the second electrode 140, the encapsulation film 150, the color filter 160, and the bank 220 will be omitted.

단락 방지층(230)은 뱅크(220)의 제2 측(220b)에 형성된다. 보다 구체적으로, 단락 방지층(230)은 뱅크(220)의 제2 측(220b)에서 층간 절연막(112) 및 상부층(221)의 하면(221b) 사이에 형성되고, 제1 전극(120)의 끝단을 가리도록 형성된다.The short circuit prevention layer 230 is formed on the second side 220b of the bank 220. More specifically, the short circuit prevention layer 230 is formed between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221 on the second side 220b of the bank 220, and the end of the first electrode 120 It is formed to cover.

뱅크(220)는 제2 측(220b)에서 제2 언더컷 구조(UC2)를 가진다. 제1 전극(120)을 증착한 후 제1 전극(120) 상에 발광층(130)을 증착하게 되면, 발광층(130)은 제2 언더컷 구조(UC2)에 의하여 단절되거나 심(seam)이 발생할 수 있다. 이때, 발광층(130)은 제1 전극(120)을 완전히 덮지 못하고, 일부를 노출시킬 수 있다.The bank 220 has a second undercut structure UC2 at the second side 220b. When the light emitting layer 130 is deposited on the first electrode 120 after the first electrode 120 is deposited, the light emitting layer 130 may be cut off by the second undercut structure UC2 or a seam may occur. have. At this time, the light emitting layer 130 may not completely cover the first electrode 120 and may expose a part.

그리고 나서, 발광층(130) 상에 제2 전극(140)을 증착하게 되면, 제2 전극(140)은 발광층(130)은 물론 노출된 제1 전극(120) 상에 증착될 수 있다. 이러한 경우, 제2 전극(140)과 제1 전극(120)이 단락되어, 컨택 불량이 발생하게 된다.Then, when the second electrode 140 is deposited on the light emitting layer 130, the second electrode 140 may be deposited on the light emitting layer 130 as well as the exposed first electrode 120. In this case, the second electrode 140 and the first electrode 120 are short-circuited, resulting in poor contact.

이를 방지하기 위하여, 본 발명의 다른 실시예에 따른 표시장치(100)는 뱅크(220)의 제2 측(220b)에서 층간 절연막(112) 및 상부층(221)의 하면(221b) 사이에 단락 방지층(230)을 추가로 형성할 수 있다. 단락 방지층(230)은 제2 언더컷 구조(UC2)로 인해 형성된 층간 절연막(112) 및 상부층(221)의 하면(221b) 사이의 공간을 채우도록 형성된다. 또한, 단락 방지층(230)은 제1 전극(120)의 끝단을 가리도록 형성된다.In order to prevent this, the display device 100 according to another exemplary embodiment of the present invention includes a short circuit prevention layer between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221 on the second side 220b of the bank 220. 230 may be further formed. The short circuit prevention layer 230 is formed to fill a space between the interlayer insulating layer 112 formed by the second undercut structure UC2 and the lower surface 221b of the upper layer 221. In addition, the short circuit preventing layer 230 is formed to cover the end of the first electrode 120.

이에 따라, 단락 방지층(230)은 발광층(130)이 제2 언더컷 구조(UC2) 상에 증착되지 않도록 하여, 발광층(130)이 단절되거나 심이 발생하는 것을 방지할 수 있다. 더 나아가, 단락 방지층(230)은 발광층(130)이 제1 전극(120)을 완전히 덮도록 함으로써, 제2 전극(140)과 제1 전극(120)이 단락되는 것을 방지할 수 있다.Accordingly, the short circuit preventing layer 230 may prevent the light emitting layer 130 from being deposited on the second undercut structure UC2, thereby preventing the light emitting layer 130 from being disconnected or a seam. Furthermore, the short circuit prevention layer 230 may prevent the second electrode 140 and the first electrode 120 from being shorted by allowing the light emitting layer 130 to completely cover the first electrode 120.

한편, 본 발명의 일 실시예에 따른 표시장치(100)와 달리, 본 발명의 다른 실시예에 따른 표시장치(100)는 단락 방지층(230)이 서브 화소(P1, P2, P3)들 각각에 발광 영역(EA)을 정의할 수 있다. 즉, 각각의 서브 화소(P1, P2, P3)에서 단락 방지층(230)가 형성되지 않고 제1 전극(120)이 노출된 영역이 발광 영역(EA)이 될 수 있다. 반면, 발광 영역(EA)을 제외한 영역은 비발광 영역이 될 수 있다.On the other hand, unlike the display device 100 according to an exemplary embodiment of the present invention, the display device 100 according to another exemplary embodiment of the present invention includes a short circuit prevention layer 230 in each of the sub-pixels P1, P2, and P3. The emission region EA may be defined. That is, in each sub-pixel P1, P2, and P3, the short-circuit preventing layer 230 is not formed and the area where the first electrode 120 is exposed may be the light-emitting area EA. On the other hand, a region other than the emission region EA may be a non-emission region.

본 발명의 다른 실시예에 따른 표시장치(100)는 본 발명의 일 실시예에 따른 표시장치(100)와 비교하여 발광 영역(EA)이 다소 줄어들고 있으나, 단락 방지층(230)으로 제1 전극(120)의 끝단을 덮음으로써, 제1 전극(120)의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 발생하는 것을 방지할 수 있다.In the display device 100 according to another embodiment of the present invention, the light emitting area EA is somewhat reduced compared to the display device 100 according to an embodiment of the present invention, but the first electrode ( By covering the end of 120), it is possible to prevent a problem that a current is concentrated at the end of the first electrode 120 and the light emission efficiency is lowered.

제3 Third 실시예Example

도 6은 도 1의 I-I의 제3 실시예를 보여주는 단면도이고, 도 7은 도 6의 C 영역의 일 예를 보여주는 확대도이다.6 is a cross-sectional view showing a third embodiment of I-I of FIG. 1, and FIG. 7 is an enlarged view showing an example of region C of FIG. 6.

도 6 및 도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 기판(110), 구동 박막 트랜지스터(TFT), 층간 절연막(112), 제1 전극(120), 발광층(130), 제2 전극(140), 봉지막(150), 컬러필터(160), 뱅크(220) 및 단락 방지층(230)을 포함한다.6 and 7, the substrate 110, the driving thin film transistor (TFT), the interlayer insulating film 112, the first electrode 120, the light emitting layer 130, the second according to another embodiment of the present invention It includes an electrode 140, an encapsulation film 150, a color filter 160, a bank 220, and a short circuit preventing layer 230.

본 발명의 다른 실시예에 따른 표시장치(100)는 뱅크(220)를 제외한 구성들이 도 2 및 도 3에 도시된 본 발명의 일 실시예에 따른 표시장치(100)의 구성들과 실질적으로 동일하다.The display device 100 according to another embodiment of the present invention has substantially the same configuration as the display device 100 according to an embodiment of the present invention illustrated in FIGS. 2 and 3 except for the bank 220 Do.

이하에서는 본 발명의 또 다른 실시예에 따른 표시장치(100)의 기판(110), 기판(110), 구동 박막 트랜지스터(TFT), 층간 절연막(112), 제1 전극(120), 발광층(130), 제2 전극(140), 봉지막(150), 컬러필터(160) 및 단락 방지층(230)에 대한 구체적인 설명은 생략하도록 한다.Hereinafter, the substrate 110, the substrate 110, the driving thin film transistor (TFT), the interlayer insulating film 112, the first electrode 120, the light emitting layer 130 of the display device 100 according to another embodiment of the present invention ), the second electrode 140, the sealing film 150, the color filter 160 and the detailed description of the short circuit layer 230 will be omitted.

뱅크(220)는 층간 절연막(112) 상에 서브 화소(P1, P2, P3) 별로 패턴 형성된다. 제1 서브 화소(P1)의 가장자리 영역에 하나의 뱅크(220)가 형성되고, 제2 서브 화소(P2)의 가장자리 영역에 다른 하나의 뱅크(220)가 형성되고, 제3 서브 화소(P3)의 가장자리 영역에 또 다른 하나의 뱅크(220)가 형성된다.The bank 220 is patterned for each of the sub-pixels P1, P2, and P3 on the interlayer insulating layer 112. One bank 220 is formed in the edge region of the first sub-pixel P1, another bank 220 is formed in the edge region of the second sub-pixel P2, and the third sub-pixel P3 Another bank 220 is formed in the edge region of.

뱅크(220)는 상부층(221) 및 하부층(222)을 포함한다. The bank 220 includes an upper layer 221 and a lower layer 222.

하부층(222)은 층간 절연막(112) 상에 구비되어 제3 폭(W3)을 가진다. 하부층(222)은 제2 층(212)으로 이루어질 수 있다. 제2 층(212)은 기판(110) 상에 형성된다. 제2 층(212)은 제1 측(220a) 보다 제2 측(220b)에 치우치도록 형성될 수 있다. 제1 측(220a)은 뱅크(220)가 배치된 해당 서브 화소를 바라보는 측을 나타내고, 제2 측(220b)은 해당 서브 화소에 인접한 서브 화소를 바라보는 측을 나타낼 수 있다.The lower layer 222 is provided on the interlayer insulating layer 112 to have a third width W3. The lower layer 222 may be formed of the second layer 212. The second layer 212 is formed on the substrate 110. The second layer 212 may be formed to be biased toward the second side 220b rather than the first side 220a. The first side 220a may indicate a side facing the corresponding sub-pixel in which the bank 220 is disposed, and the second side 220b may indicate a side facing the sub-pixel adjacent to the corresponding sub-pixel.

이에 따라, 뱅크(220)의 하부층(222)은 제2 측(220b)에서만 소정의 두께를 가질 수 있다. 구체적으로, 뱅크(220)의 하부층(222)은 제2 측(220b)에서 제2 층(212)의 두께(T3)를 가질 수 있다.Accordingly, the lower layer 222 of the bank 220 may have a predetermined thickness only on the second side 220b. Specifically, the lower layer 222 of the bank 220 may have a thickness T3 of the second layer 212 at the second side 220b.

이러한 하부층(222)은 무기막, 예를 들어 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물 등으로 형성될 수 있다.The lower layer 222 may be formed of an inorganic film, for example, silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide or titanium oxide.

상부층(221)은 하부층(222) 상에 구비되어 제3 폭(W3) 보다 큰 제2 폭(W2)을 가진다. 상부층(221)은 도 6 및 도 7에 도시된 바와 같이 상면(221a)이 봉지막(150) 쪽으로 볼록한 형상을 가질 수 있으나, 반드시 이에 한정되지는 않는다. The upper layer 221 is provided on the lower layer 222 and has a second width W2 greater than the third width W3. The upper layer 221 may have a convex shape toward the encapsulation layer 150 as shown in FIGS. 6 and 7, but is not limited thereto.

이러한 상부층(221)은 하부층(222)과 달리 유기막, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수도 있다.Unlike the lower layer 222, the upper layer 221 is an organic film, for example, an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. (polyimide resin).

뱅크(220)는 상부층(221)이 하부층(222) 보다 큰 폭을 가짐으로써, 언더컷 구조(UC1, UC2)를 가질 수 있다. 보다 구체적으로, 뱅크(220)는 도 6 및 도 7에 도시된 바와 같이 제1 측(220a)과 마주보는 제2 측(220b)에 제2 언더컷 구조(UC2)를 가질 수 있다. The bank 220 may have undercut structures UC1 and UC2 because the upper layer 221 has a larger width than the lower layer 222. More specifically, the bank 220 may have a second undercut structure UC2 on the second side 220b facing the first side 220a, as shown in FIGS. 6 and 7.

뱅크(220)는 제1 측(220a)에서 층간 절연막(112) 상에 상부층(221)이 형성된다. 즉, 뱅크(220)는 제1 측(220a)에서 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 공간이 형성되지 않는다. 하부층(222)이 제1 측(220a)에 형성되어 있지 않기 때문에다.In the bank 220, the upper layer 221 is formed on the interlayer insulating layer 112 on the first side 220a. That is, the bank 220 does not have a space formed between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221 on the first side 220a. This is because the lower layer 222 is not formed on the first side 220a.

뱅크(220)의 제2 언더컷 구조(UC2)는 상부층(221)이 제2 측(220b)에서 하부층(222) 보다 크게 형성됨으로써 형성될 수 있다. 뱅크(220)의 제2 언더컷 구조(UC2)는 하부층(222)이 형성되지 않은 영역에서 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 공간이 형성될 수 있다.The second undercut structure UC2 of the bank 220 may be formed by forming the upper layer 221 larger than the lower layer 222 on the second side 220b. In the second undercut structure UC2 of the bank 220, a space may be formed between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221 in a region where the lower layer 222 is not formed.

제2 언더컷 구조(UC2)는 층간 절연막(112)과 상부층(221)의 하면(221b) 사이에 제2 이격 거리(S2)를 가질 수 있다. 이때, 제2 이격 거리(S2)는 하부층(222)의 제2 층(212)의 두께(T3)에 상응할 수 있다. 하부층(222)은 제2 측(220b)에서 제1 측(220a)과 달리 제2 층(212)이 형성되어 있기 때문이다.The second undercut structure UC2 may have a second separation distance S2 between the interlayer insulating layer 112 and the lower surface 221b of the upper layer 221. At this time, the second separation distance S2 may correspond to the thickness T3 of the second layer 212 of the lower layer 222. This is because the second layer 212 is formed on the lower layer 222 unlike the first side 220a on the second side 220b.

도 8은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이고, 도 9a 내지 도 9k는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.8 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment of the present invention, and FIGS. 9A to 9K are cross-sectional views showing a method of manufacturing the display device according to an exemplary embodiment of the present invention.

먼저, 기판(110) 상에 회로 소자 및 층간 절연막(112)을 형성한다(S801).First, a circuit element and an interlayer insulating layer 112 are formed on the substrate 110 (S801).

보다 구체적으로, 도 9a와 같이 기판(110) 상에 구동 박막 트랜지스터(TFT)를 형성한다.More specifically, as shown in FIG. 9A, a driving thin film transistor (TFT) is formed on the substrate 110.

그리고 나서, 구동 박막 트랜지스터(TFT) 상에 층간 절연막(112)을 형성한다. 층간 절연막(112)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지는 않는다. 층간 절연막(112)은 유기막, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수도 있다. 또는 층간 절연막(112)은 적어도 하나의 무기막 및 적어도 하나의 유기막으로 구성된 다중막으로 형성될 수도 있다.Then, an interlayer insulating film 112 is formed on the driving thin film transistor TFT. The interlayer insulating film 112 may be formed of an inorganic film, for example, a silicon oxide film (SiOx), a silicon nitride film (SiNx), or multiple films thereof, but is not limited thereto. The interlayer insulating film 112 is made of an organic film, for example, an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. It may be formed. Alternatively, the interlayer insulating film 112 may be formed of a multi-layer film composed of at least one inorganic film and at least one organic film.

다음, 뱅크(220)를 형성한다(S802).Next, the bank 220 is formed (S802).

보다 구체적으로, 도 9b와 같이 층간 절연막(112) 상에 제1 층(211)을 전면에 형성한다. 제1 층(211)은 무기막, 예를 들어 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물 등으로 형성될 수 있다.More specifically, the first layer 211 is formed on the interlayer insulating layer 112 as shown in FIG. 9B. The first layer 211 may be formed of an inorganic film, for example, silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide or titanium oxide.

그리고 나서, 도 9c와 같이 제1 층(211) 상에 제2 층(212)을 패턴 형성한다. 제2 층(212)은 제1 층(211)의 일부가 노출되도록 제1 층(211) 상에 패턴 형성된다. 제2 층(212)은 무기막, 예를 들어 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물 등으로 형성될 수 있다.Then, a second layer 212 is patterned on the first layer 211 as shown in FIG. 9C. The second layer 212 is patterned on the first layer 211 so that a portion of the first layer 211 is exposed. The second layer 212 may be formed of an inorganic film, for example, silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide or titanium oxide.

제2 층(212)은 제1 층(211)과 동일한 물질로 이루어질 수 있으나, 반드시 이에 한정되지는 않는다. 한편, 제1 층(211) 및 제2 층(212)은 층간 절연막(112)과 다른 물질로 이루어질 수 있다.The second layer 212 may be made of the same material as the first layer 211, but is not limited thereto. Meanwhile, the first layer 211 and the second layer 212 may be made of a different material from the interlayer insulating layer 112.

그리고 나서, 도 9d와 같이 제1 층(211) 및 제2 층(212) 상에 상부층(221)을 패턴 형성한다. 상부층(221)은 서브 화소(P1, P2, P3) 별로 패턴 형성된다. 제1 서브 화소(P1)의 가장자리 영역에 하나의 상부층(221)이 형성되고, 제2 서브 화소(P2)의 가장자리 영역에 다른 하나의 상부층(221)이 형성되고, 제3 서브 화소(P3)의 가장자리 영역에 또 다른 하나의 상부층(221)이 형성된다.Then, the upper layer 221 is patterned on the first layer 211 and the second layer 212 as shown in FIG. 9D. The upper layer 221 is patterned for each sub-pixel P1, P2, P3. One upper layer 221 is formed in the edge region of the first sub-pixel P1, another upper layer 221 is formed in the edge region of the second sub-pixel P2, and the third sub-pixel P3 is formed. Another upper layer 221 is formed in the edge region of.

상부층(221)은 제1 층(211) 및 제2 층(212)과 달리 유기막, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수도 있다.Unlike the first layer 211 and the second layer 212, the upper layer 221 is an organic film, for example, an acrylic resin, an epoxy resin, a phenolic resin, or a polyamide resin. It may be formed of (polyamide resin), polyimide resin, or the like.

그리고 나서, 도 9e와 같이 식각 공정을 실시하여 언더컷 구조를 가진 뱅크(220)를 형성한다. 이때, 식각 공정은 습식 식각(wet etch) 공정일 수 있으며, 하부층(222)의 제1 층(211) 및 제2 층(212)을 식각할 수 있으나, 상부층(221)을 식각할 수 없는 식각액을 이용할 수 있다. 또한, 식각액은 층간 절연막(112)을 식각할 수 없어야 한다. 이에 따라, 상부층(221) 및 층간 절연막(112)은 식각되지 않고, 노출된 제1 층(211) 및 제2 층(212)만 식각되면서 제1 언더컷 구조(UC1) 및 제2 언더컷 구조(UC2)를 가진 뱅크(220)가 형성될 수 있다.Then, an etching process is performed as shown in FIG. 9E to form a bank 220 having an undercut structure. In this case, the etching process may be a wet etch process, and the first layer 211 and the second layer 212 of the lower layer 222 may be etched, but the upper layer 221 may not be etched. Can be used. In addition, the etching solution should not be able to etch the interlayer insulating film 112. Accordingly, the upper layer 221 and the interlayer insulating layer 112 are not etched, and only the exposed first layer 211 and the second layer 212 are etched, and the first undercut structure UC1 and the second undercut structure UC2 are etched. Bank 220 with) may be formed.

다음, 제1 전극(120)을 형성한다(S803).Next, the first electrode 120 is formed (S803).

보다 구체적으로, 도 9f와 같이 층간 절연막(112) 및 뱅크(220) 상에서 제1 전극(120)을 형성한다. 뱅크(220)가 형성된 기판(110) 상에 제1 전극(120)을 전면에 증착한다. 제1 전극(120a)은 뱅크(220)가 형성되지 않고 노출된 층간 절연막(112) 상에 형성된다. 그리고, 제1 전극(120b)은 뱅크(220) 상에도 형성된다. 이때, 뱅크(220) 상에 형성된 제1 전극(120b)은 제1 측에서 층간 절연막(112) 상에 형성된 제1 전극(120a)과 연결된다. More specifically, as illustrated in FIG. 9F, the first electrode 120 is formed on the interlayer insulating layer 112 and the bank 220. The first electrode 120 is deposited on the substrate 110 on which the bank 220 is formed. The first electrode 120a is not formed on the bank 220 but is formed on the exposed interlayer insulating layer 112. In addition, the first electrode 120b is also formed on the bank 220. At this time, the first electrode 120b formed on the bank 220 is connected to the first electrode 120a formed on the interlayer insulating layer 112 on the first side.

한편, 뱅크(220) 상에 형성된 제1 전극(120b)은 제1 측과 마주보는 제2 측에서 제2 언더컷 구조(UC2)에 의하여 층간 절연막(112) 상에 형성된 제1 전극(120a)과 단절된다. 이에 따라, 인접한 서브 화소(P1, P2, P3)들 각각에 형성된 제1 전극(120)이 서로 전기적으로 연결되지 않는다.Meanwhile, the first electrode 120b formed on the bank 220 and the first electrode 120a formed on the interlayer insulating layer 112 by the second undercut structure UC2 at the second side facing the first side Cut off. Accordingly, the first electrodes 120 formed in each of the adjacent sub-pixels P1, P2, and P3 are not electrically connected to each other.

제1 전극(120)은 컨택홀(CH)을 통해 구동 박막 트랜지스터(TFT)의 소스 단자 또는 드레인 단자에 접속된다.The first electrode 120 is connected to the source terminal or the drain terminal of the driving thin film transistor TFT through the contact hole CH.

제1 전극(120)은 투명한 금속물질, 반투과 금속물질 또는 반사율이 높은 금속물질로 이루어질 수 있다. 표시장치(100)가 상부 발광 방식으로 이루어지는 경우, 제1 전극(120)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 표시장치(100)가 하부 발광 방식으로 이루어지는 경우, 제1 전극(120)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이러한 제1 전극(120)은 애노드 전극일 수 있다.The first electrode 120 may be made of a transparent metal material, a semi-transmissive metal material, or a high reflectance metal material. When the display device 100 is made of an upper emission method, the first electrode 120 is a stacked structure of aluminum and titanium (Ti/Al/Ti), a stacked structure of aluminum and ITO (ITO/Al/ITO), and an Ag alloy. And, it may be formed of a metal material having a high reflectance, such as a laminated structure of ITO and Ag alloy (ITO / Ag alloy / ITO). The Ag alloy may be an alloy such as silver (Ag), palladium (Pd), and copper (Cu). When the display device 100 is made of a lower emission method, the first electrode 120 is a transparent metallic material (TCO, transparent conductive material) such as ITO, IZO, or magnesium (Mg), silver ( Ag), or a semi-transmissive conductive material such as an alloy of magnesium (Mg) and silver (Ag). The first electrode 120 may be an anode electrode.

다음, 단락 방지층(230)를 형성한다(S804).Next, a short circuit prevention layer 230 is formed (S804).

보다 구체적으로, 도 9g와 같이 뱅크(220)의 제2 측에 단락 방지층(230)을 형성한다. 보다 구체적으로, 단락 방지층(230)은 뱅크(220)의 제2 언더컷 구조(UC2)로 인해 형성된 층간 절연막(112) 및 상부층(221)의 하면(221b) 사이의 공간을 채우도록 형성된다.More specifically, a short circuit prevention layer 230 is formed on the second side of the bank 220 as shown in FIG. 9G. More specifically, the short circuit prevention layer 230 is formed to fill a space between the interlayer insulating layer 112 formed by the second undercut structure UC2 of the bank 220 and the lower surface 221b of the upper layer 221.

이러한 단락 방지층(230)은 유기막, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있다.The short circuit layer 230 is an organic film, for example, acrylic resin (acryl resin), epoxy resin (epoxy resin), phenolic resin (phenolic resin), polyamide resin (polyamide resin), polyimide resin (polyimide resin), etc. It can be formed as.

다음, 발광층(130)을 형성한다(S805).Next, the light emitting layer 130 is formed (S805).

보다 구체적으로, 도 9h와 같이 제1 전극(120) 상에 발광층(130)을 형성한다. 발광층(130)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 발광층(130)이 증착 공정으로 형성되는 경우, 증발 증착법(Evaporation)을 이용하여 형성될 수 있다.More specifically, as illustrated in FIG. 9H, the light emitting layer 130 is formed on the first electrode 120. The light emitting layer 130 may be formed by a deposition process or a solution process. When the light emitting layer 130 is formed by a deposition process, it may be formed using an evaporation method.

발광층(130)은 백색 광을 발광하는 백색 발광층일 수 있다. 이 경우, 발광층(130)은 서브 화소(P1, P2, P3)들에 공통적으로 형성되는 공통층일 수 있다.The emission layer 130 may be a white emission layer that emits white light. In this case, the light emitting layer 130 may be a common layer commonly formed in the sub-pixels P1, P2, and P3.

한편, 9h에서는 발광층(130)이 복수의 서브 화소(P1, P2, P3)들에 공통으로 형성되는 공통층으로 도시하고 있으나, 이에 한정되는 것은 아니다. 발광층(130)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 및 청색 광을 발광하는 청색 발광층으로 이루어질 수도 있다. 이러한 경우, 발광층(130)은 서브 화소(P1, P2, P3) 별로 패턴 형성될 수 있다. 예컨대, 제1 서브 화소(P1)에는 적색 발광층이 패턴 형성되고, 제2 서브 화소(P2)에는 녹색 발광층이 패턴 형성되며, 제3 서브 화소(P3)에는 청색 발광층이 패턴 형성될 수 있다.Meanwhile, in 9h, the light emitting layer 130 is illustrated as a common layer commonly formed in the plurality of sub-pixels P1, P2, and P3, but is not limited thereto. The emission layer 130 may be formed of a red emission layer that emits red light, a green emission layer that emits green light, and a blue emission layer that emits blue light. In this case, the light emitting layer 130 may be patterned for each sub-pixel P1, P2, P3. For example, a red emission layer may be formed on the first sub-pixel P1, a green emission layer may be formed on the second sub-pixel P2, and a blue emission layer may be formed on the third sub-pixel P3.

다음, 제2 전극(140)을 형성한다(S806).Next, the second electrode 140 is formed (S806).

보다 구체적으로, 도 9i와 같이 발광층(130) 상에 제2 전극(140)을 형성한다. 제2 전극(140)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 또는 제2 전극(140)은 증발 증착법(Evaporation)을 이용하여 형성될 수도 있다.More specifically, the second electrode 140 is formed on the light emitting layer 130 as shown in FIG. 9I. The second electrode 140 may be formed by physical vapor deposition, such as sputtering. Alternatively, the second electrode 140 may be formed using evaporation.

제2 전극(140)은 투명한 금속물질, 반투과 금속물질 또는 반사율이 높은 금속물질로 이루어질 수 있다. 표시장치(100)가 상부 발광 방식으로 이루어지는 경우, 제2 전극(140)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 표시장치(100)가 하부 발광 방식으로 이루어지는 경우, 제2 전극(140)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 이러한 제2 전극(140)은 캐소드 전극일 수 있다.The second electrode 140 may be made of a transparent metal material, a semi-transmissive metal material, or a metal material having high reflectance. When the display device 100 is made of an upper emission method, the second electrode 140 is a transparent metallic material (TCO, transparent conductive material) such as ITO, IZO, or magnesium (Mg), silver ( Ag), or a semi-transmissive conductive material, such as an alloy of magnesium (Mg) and silver (Ag). When the display device 100 is made of a lower emission method, the second electrode 140 is a stacked structure of aluminum and titanium (Ti/Al/Ti), a stacked structure of aluminum and ITO (ITO/Al/ITO), and an Ag alloy. , And Ag alloy and ITO stacked structure (ITO / Ag alloy / ITO) may be formed of a high reflectivity metal material. The Ag alloy may be an alloy such as silver (Ag), palladium (Pd), and copper (Cu). The second electrode 140 may be a cathode electrode.

다음, 봉지막(150)을 형성한다(S807).Next, an encapsulation film 150 is formed (S807).

보다 구체적으로, 도 9j와 같이 제2 전극(140) 상에 봉지막(150)을 형성한다. More specifically, an encapsulation film 150 is formed on the second electrode 140 as shown in FIG. 9J.

봉지막(150)은 제1 무기막(151) 및 유기막(152)을 포함할 수 있다. 일 실시예에 있어서, 봉지막(150)은 제2 무기막(153)을 더 포함할 수 있다. The encapsulation film 150 may include a first inorganic film 151 and an organic film 152. In one embodiment, the encapsulation film 150 may further include a second inorganic film 153.

제1 무기막(151)은 제2 전극(140)을 덮도록 형성된다. 유기막(152)은 제1 무기막(151) 상에 형성되고, 이물들(particles)이 제1 무기막(151)을 뚫고 발광층(130)과 제2 전극(140)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(153)은 유기막(152)을 덮도록 형성된다. 제2 무기막(153)은 생략될 수 있다. The first inorganic layer 151 is formed to cover the second electrode 140. The organic layer 152 is formed on the first inorganic layer 151 and prevents particles from penetrating the first inorganic layer 151 and entering the emission layer 130 and the second electrode 140. It is preferably formed to a sufficient thickness. The second inorganic layer 153 is formed to cover the organic layer 152. The second inorganic film 153 may be omitted.

제1 및 제2 무기막들(151, 153) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들(151, 153)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.Each of the first and second inorganic films 151 and 153 may be formed of silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, or titanium oxide. The first and second inorganic layers 151 and 153 may be deposited by a chemical vapor deposition (CVD) technique or an atomic layer deposition (ALD) technique, but are not limited thereto.

유기막(152)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. 유기막(152)는 유기물을 사용하는 기상 증착(vapour deposition), 프린팅(printing), 슬릿 코팅(slit coating) 기법으로 형성될 수 있으나, 이에 제한되지 않으며, 유기막(152)는 잉크젯(ink-jet) 공정으로 형성될 수도 있다.The organic film 152 may be formed of an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. The organic layer 152 may be formed by vapor deposition, printing, or slit coating using an organic material, but is not limited thereto, and the organic layer 152 is inkjet (ink- jet) process.

다음, 컬러필터(160)를 형성한다(S808).Next, a color filter 160 is formed (S808).

보다 구체적으로, 도 9k와 같이 제2 무기막(153) 상에 컬러필터(160)를 형성한다. 컬러필터(160)는 제1 서브 화소(P1)에 대응되도록 배치된 제1 컬러필터(CF1), 제2 서브 화소(P2)에 대응되도록 배치된 제2 컬러필터(CF2) 및 제3 서브 화소(P3)에 대응되도록 배치된 제3 컬러필터(CF3)를 포함할 수 있다. 제1 컬러필터(CF1)는 적색 광을 투과시키는 적색 컬러필터일 수 있고, 제2 컬러필터(CF2)는 녹색 광을 투과시키는 녹색 컬러필터일 수 있으며, 제3 컬러필터(CF3)는 청색 광을 투과시키는 청색 컬러필터일 수 있다.More specifically, the color filter 160 is formed on the second inorganic layer 153 as shown in FIG. 9K. The color filter 160 includes a first color filter CF1 disposed to correspond to the first sub-pixel P1, a second color filter CF2 and a third sub-pixel disposed to correspond to the second sub-pixel P2. A third color filter CF3 disposed to correspond to (P3) may be included. The first color filter CF1 may be a red color filter that transmits red light, the second color filter CF2 may be a green color filter that transmits green light, and the third color filter CF3 may be blue light. It may be a blue color filter that transmits.

도 10a내지 도 10c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다. 도 10a는 개략적인 사시도이고, 도 10b는 VR(Virtual Reality) 구조의 개략적인 평면도이고, 도 10c는 AR(Augmented Reality) 구조의 개략적인 단면도이다. 10A to 10C relate to a display device according to another exemplary embodiment of the present invention, which relates to a head mounted display (HMD) device. 10A is a schematic perspective view, FIG. 10B is a schematic plan view of a VR (Virtual Reality) structure, and FIG. 10C is a schematic cross-sectional view of an Augmented Reality (AR) structure.

도 10a에서 알 수 있듯이, 본 발명에 따른 헤드 장착형 표시 장치는 수납 케이스(10), 및 헤드 장착 밴드(30)를 포함하여 이루어진다. 10A, the head mounted display device according to the present invention includes a storage case 10 and a head mounting band 30.

수납 케이스(10)는 그 내부에 표시 장치, 렌즈 어레이, 및 접안 렌즈 등의 구성을 수납하고 있다. The storage case 10 houses components such as a display device, a lens array, and an eyepiece therein.

헤드 장착 밴드(30)는 수납 케이스(10)에 고정된다. 헤드 장착밴드(30)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 헤드 장착 밴드(30)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태의 구조물로 대체될 수 있다.The head mounting band 30 is fixed to the storage case 10. The head mounting band 30 is illustrated to be formed so as to surround the top and both sides of the user's head, but is not limited thereto. The head-mounted band 30 is for fixing the head-mounted display to the user's head, and can be replaced with a frame or helmet-shaped structure.

도 10b에서 알 수 있듯이, 본 발명에 따른 VR(Virtual Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12)와 우안용 표시 장치(11), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)를 포함하여 이루어진다. As can be seen in FIG. 10B, a head mounted display device having a VR (Virtual Reality) structure according to the present invention includes a display device 12 for the left eye, a display device 11 for the right eye, a lens array 13, and a left eyepiece ( 20a) and the right-eye eyepiece 20b.

좌안용 표시 장치(12)와 우안용 표시 장치(11), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)는 전술한 수납 케이스(10)에 수납된다. The left-eye display device 12, the right-eye display device 11, the lens array 13, and the left-eye eyepiece 20a and the right-eye eyepiece 20b are housed in the storage case 10 described above.

좌안용 표시 장치(12)와 우안용 표시 장치(11)는 동일한 영상을 표시할 수 있으며, 이 경우 사용자는 2D 영상을 시청할 수 있다. 또는, 좌안용 표시 장치(12)는 좌안 영상을 표시하고 우안용 표시장치(11)는 우안 영상을 표시할 수 있으며, 이 경우 사용자는 입체 영상을 시청할 수 있다. 좌안용 표시 장치(12)와 우안용 표시 장치(11) 각각은 전술한 도 1 내지 도 7에 따른 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 7에서 화상이 표시되는 면에 해당하는 상측 부분, 예로서 컬러필터(160)이 상기 렌즈 어레이(13)와 마주하게 된다. The left-eye display device 12 and the right-eye display device 11 may display the same image, in which case the user can watch the 2D image. Alternatively, the left-eye display device 12 may display a left-eye image and the right-eye display device 11 may display a right-eye image, in which case the user can view a stereoscopic image. Each of the display device 12 for the left eye and the display device 11 for the right eye may be formed of the display devices according to FIGS. 1 to 7 described above. At this time, in FIG. 1 to FIG. 7, an upper portion corresponding to a surface on which an image is displayed, for example, a color filter 160 faces the lens array 13.

렌즈 어레이(13)는 좌안 접안 렌즈(20a)와 좌안용 표시 장치(12) 각각과 이격되면서 좌안 접안 렌즈(20a)와 좌안용 표시 장치(12) 사이에 구비될 수 있다. 즉, 렌즈 어레이(13)는 좌안 접안 렌즈(20a)의 전방 및 좌안용 표시 장치(12)의 후방에 위치할 수 있다. 또한, 렌즈 어레이(13)는 우안 접안 렌즈(20b)와 우안용 표시 장치(11) 각각과 이격되면서 우안 접안 렌즈(20b)와 우안용 표시 장치(11) 사이에 구비될 수 있다. 즉, 렌즈 어레이(13)는 우안 접안 렌즈(20b)의 전방 및 우안용 표시 장치(11)의 후방에 위치할 수 있다.The lens array 13 may be provided between the left eyepiece lens 20a and the left eye display device 12 while being spaced apart from each of the left eyepiece lens 20a and the left eye display device 12. That is, the lens array 13 may be positioned in front of the left-eye eyepiece 20a and behind the left-eye display 12. Further, the lens array 13 may be provided between the right-eye eye lens 20b and the right-eye display device 11 while being spaced apart from each of the right-eye eye lens 20b and the right-eye display device 11. That is, the lens array 13 may be positioned in front of the right-eye eyepiece lens 20b and behind the right-eye display device 11.

렌즈 어레이(13)는 마이크로 렌즈 어레이(Micro Lens Array)일 수 있다. 렌즈 어레이(13)는 핀홀 어레이(Pin Hole Array)로 대체될 수 있다. 렌즈 어레이(13)로 인해 좌안용 표시장치(12) 또는 우안용 표시장치(11)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다. The lens array 13 may be a micro lens array. The lens array 13 may be replaced with a pin hole array. The image displayed on the left eye display device 12 or the right eye display device 11 due to the lens array 13 may be enlarged to the user.

좌안 접안 렌즈(20a)에는 사용자의 좌안(LE)이 위치하고, 우안 접안 렌즈(20b)에는 사용자의 우안(RE)이 위치할 수 있다. The left eye LE of the user may be located in the left eyepiece 20a, and the right eye RE of the user may be located in the right eyepiece 20b.

도 10c에서 알 수 있듯이, 본 발명에 따른 AR(Augmented Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)을 포함하여 이루어진다. 도 10c에는 편의상 좌안쪽 구성만을 도시하였으며, 우안쪽 구성도 좌안쪽 구성과 동일하다. As can be seen in FIG. 10C, the head mounted display device of the AR (Augmented Reality) structure according to the present invention includes a left eye display device 12, a lens array 13, a left eyepiece 20a, and a transmissive reflector 14 , And a transmission window (15). For convenience, only the left eye configuration is shown in FIG. 10C, and the right eye configuration is the same as the left eye configuration.

좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)은 전술한 수납 케이스(10)에 수납된다. The left-eye display device 12, the lens array 13, the left-eye eyepiece 20a, the transmissive reflecting portion 14, and the transmissive window 15 are housed in the aforementioned storage case 10.

좌안용 표시 장치(12)는 투과창(15)을 가리지 않으면서 투과 반사부(14)의 일측, 예로서 상측에 배치될 수 있다. 이에 따라서, 좌안용 표시 장치(12)가 투과창(15)을 통해 보이는 외부 배경을 가리지 않으면서 투과 반사부(14)에 영상을 제공할 수 있다. The display device 12 for the left eye may be disposed on one side, for example, the upper side of the transmissive reflector 14 without covering the transmissive window 15. Accordingly, the left eye display device 12 may provide an image to the transmissive reflector 14 without obscuring the external background seen through the transmissive window 15.

좌안용 표시 장치(12)는 전술한 도 1 내지 도 7에 따른 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 7에서 화상이 표시되는 면에 해당하는 상측 부분, 예로서 컬러필터(160)이 투과 반사부(14)와 마주하게 된다. The left eye display device 12 may be formed of the display devices according to FIGS. 1 to 7 described above. At this time, in FIG. 1 to FIG. 7, an upper portion corresponding to a surface on which an image is displayed, for example, the color filter 160 faces the transmissive reflector 14.

렌즈 어레이(13)는 좌안 접안 렌즈(20a)와 투과반사부(14) 사이에 구비될 수 있다. The lens array 13 may be provided between the left eyepiece 20a and the transmissive reflector 14.

좌안 접안 렌즈(20a)에는 사용자의 좌안이 위치한다. The left eye of the user is located in the left eye eyepiece 20a.

투과 반사부(14)는 렌즈 어레이(13)와 투과창(15) 사이에 배치된다. 투과 반사부(14)는 광의 일부를 투과시키고, 광의 다른 일부를 반사시키는 반사면(14a)을 포함할 수 있다. 반사면(14a)은 좌안용 표시 장치(12)에 표시된 영상이 렌즈 어레이(13)로 진행하도록 형성된다. 따라서, 사용자는 투과층(15)을 통해서 외부의 배경과 좌안용 표시 장치(12)에 의해 표시되는 영상을 모두 볼 수 있다. 즉, 사용자는 현실의 배경과 가상의 영상을 겹쳐 하나의 영상으로 볼수 있으므로, 증강현실(Augmented Reality, AR)이 구현될 수 있다.The transmissive reflector 14 is disposed between the lens array 13 and the transmissive window 15. The transmissive reflector 14 may include a reflective surface 14a that transmits a portion of light and reflects another portion of light. The reflective surface 14a is formed such that the image displayed on the left eye display device 12 proceeds to the lens array 13. Accordingly, the user can view both the external background and the image displayed by the left eye display device 12 through the transparent layer 15. That is, since the user can view the virtual image and the background of the reality as a single image, augmented reality (AR) can be implemented.

투과층(15)은 투과 반사부(14)의 전방에 배치되어 있다. The transmission layer 15 is disposed in front of the transmission reflection portion 14.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments of the present invention have been described in more detail with reference to the accompanying drawings, but the present invention is not necessarily limited to these embodiments, and may be variously modified without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The scope of protection of the present invention should be interpreted by the claims, and all technical spirits within the scope equivalent thereto should be interpreted as being included in the scope of the present invention.

100: 표시장치
110: 기판 TFT: 구동 박막 트랜지스터
112: 층간 절연막 120: 제1 전극
130: 발광층 140: 제2 전극
150: 봉지막 151: 제1 무기막
152: 유기막 153: 제2 무기막
160: 컬러필터 220: 뱅크
230: 단락 방지층
100: display device
110: substrate TFT: driving thin film transistor
112: interlayer insulating film 120: first electrode
130: light emitting layer 140: second electrode
150: sealing film 151: the first inorganic film
152: organic film 153: second inorganic film
160: color filter 220: bank
230: short circuit protection layer

Claims (13)

제1 서브 화소 및 제2 서브 화소를 구비한 기판;
상기 기판 상에 구비되고, 하면의 폭이 상면의 폭 보다 작은 언더컷 구조를 가진 뱅크;
상기 기판 및 상기 뱅크 상에 구비되고, 상기 뱅크의 언터컷 구조에 의하여 상기 제1 서브 화소 및 상기 제2 서브 화소 사이에서 단절된 제1 전극;
상기 제1 전극 상에 구비된 발광층; 및
상기 발광층 상에 구비된 제2 전극을 포함하고,
상기 뱅크 상에 형성된 제1 전극은 제1 측에서 상기 뱅크가 형성되지 않은 영역에 형성된 제1 전극과 연결되고, 상기 제1 측과 마주보는 제2 측에서 상기 뱅크가 형성되지 않은 영역에 형성된 제1 전극과 단절되는 표시장치.
A substrate having a first sub-pixel and a second sub-pixel;
A bank provided on the substrate and having an undercut structure in which the width of the lower surface is smaller than the width of the upper surface;
A first electrode provided on the substrate and the bank and disconnected between the first sub-pixel and the second sub-pixel by an uncut structure of the bank;
A light emitting layer provided on the first electrode; And
It includes a second electrode provided on the light emitting layer,
The first electrode formed on the bank is connected to a first electrode formed in a region in which the bank is not formed on the first side, and is formed in a region in which the bank is not formed on a second side facing the first side. A display device that is disconnected from one electrode.
제1항에 있어서,
상기 뱅크는 상기 제1 측 및 상기 제2 측에 언더컷 구조를 가지는 표시장치.
According to claim 1,
The bank is a display device having an undercut structure on the first side and the second side.
제2항에 있어서,
상기 뱅크는 상기 제1 측에서 상기 기판 및 상기 상부층의 하면 사이에 제1 이격 거리를 가지고, 상기 제2 측에서 상기 기판 및 상기 상부층의 하면 사이에 제2 이격 거리를 가지고,
상기 제1 이격 거리 및 상기 제2 이격 거리가 상이한 표시장치.
According to claim 2,
The bank has a first separation distance between the bottom surface of the substrate and the upper layer at the first side, and a second separation distance between the bottom surface of the substrate and the upper layer at the second side,
A display device having different distances between the first separation distance and the second separation distance.
제1항에 있어서,
상기 뱅크는,
상기 기판 상에 구비되고, 제1 폭을 가진 하부층; 및
상기 하부층 상에 구비되고, 상기 제1 폭 보다 큰 제2 폭을 가진 상부층을 포함하는 표시장치.
According to claim 1,
The bank,
A lower layer provided on the substrate and having a first width; And
A display device provided on the lower layer and including an upper layer having a second width greater than the first width.
제4항에 있어서,
상기 하부층은 무기 물질로 이루어지고, 상기 상부층은 유기 물질로 이루어진 표시장치.
According to claim 4,
The lower layer is made of an inorganic material, and the upper layer is a display device made of an organic material.
제4항에 있어서,
상기 상부층은 상면이 볼록한 둥근 형상을 가진 표시장치.
According to claim 4,
The upper layer is a display device having a round shape with a convex upper surface.
제4항에 있어서,
상기 하부층은,
상기 기판 상에 구비되고, 상기 제1 폭을 가진 제1 층; 및
상기 제1 층 상에 구비되고, 상기 제1 폭 보다 작은 제3 폭을 가진 제2 층을 포함하는 표시장치.
According to claim 4,
The lower layer,
A first layer provided on the substrate and having the first width; And
A display device provided on the first layer and including a second layer having a third width smaller than the first width.
제7항에 있어서,
상기 상부층은 상기 제1 측에 형성된 제1 끝단 및 상기 제2 측에 형성된 제2 끝단을 포함하고, 상기 제2 층은 상기 제1 측에 형성된 제3 끝단 및 상기 제2 측에 형성된 제4 끝단을 형성하고,
상기 제2 층의 제4 끝단과 상기 상부층의 제2 끝단 간의 거리가 상기 제2 층의 제3 끝단과 상기 상부층의 제1 끝단 간의 거리 보다 작은표시장치.
The method of claim 7,
The upper layer includes a first end formed on the first side and a second end formed on the second side, and the second layer includes a third end formed on the first side and a fourth end formed on the second side. To form,
The distance between the fourth end of the second layer and the second end of the upper layer is smaller than the distance between the third end of the second layer and the first end of the upper layer.
제4항에 있어서,
상기 뱅크는 상기 제2 측에 언더컷 구조를 가지는 표시장치.
According to claim 4,
The bank is a display device having an undercut structure on the second side.
제9항에 있어서,
상기 하부층은,
상기 기판 상에 구비되고, 상기 제1 폭을 가진 제1 층을 포함하고,
상기 상부층은 상기 제1 측에 형성된 제1 끝단 및 상기 제2 측에 형성된 제2 끝단을 포함하고, 상기 제1 층은 상기 제1 측에 형성된 제5 끝단 및 상기 제2 측에 형성된 제6 끝단을 포함하고,
상기 제1 층의 제6 끝단과 상기 상부층의 제2 끝단 간의 거리가 상기 제1 층의 제5 끝단과 상기 상부층의 제1 끝단 간의 거리 보다 작은 표시장치.
The method of claim 9,
The lower layer,
It is provided on the substrate, and includes a first layer having the first width,
The upper layer includes a first end formed on the first side and a second end formed on the second side, and the first layer has a fifth end formed on the first side and a sixth end formed on the second side. Including,
A display device having a distance between a sixth end of the first layer and a second end of the upper layer is smaller than a distance between a fifth end of the first layer and a first end of the upper layer.
제1항에 있어서,
상기 뱅크의 제2 측에 구비된 단락 방지층을 더 포함하는 표시장치.
According to claim 1,
And a short circuit preventing layer provided on the second side of the bank.
제11항에 있어서,
상기 단락 방지층은 상기 뱅크의 제2 측에서 상기 기판 및 상기 상부층의 하면 사이의 공간을 채우도록 형성된 표시장치.
The method of claim 11,
The short circuit layer is formed on the second side of the bank to fill a space between the substrate and the lower surface of the upper layer.
제12항에 있어서,
상기 단락 방지층은 상기 제1 전극의 끝단을 덮는 표시장치.
The method of claim 12,
The short circuit preventing layer covers the end of the first electrode.
KR1020180162392A 2018-12-14 2018-12-14 Display device KR20200073805A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180162392A KR20200073805A (en) 2018-12-14 2018-12-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180162392A KR20200073805A (en) 2018-12-14 2018-12-14 Display device

Publications (1)

Publication Number Publication Date
KR20200073805A true KR20200073805A (en) 2020-06-24

Family

ID=71407607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180162392A KR20200073805A (en) 2018-12-14 2018-12-14 Display device

Country Status (1)

Country Link
KR (1) KR20200073805A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022175774A1 (en) * 2021-02-19 2022-08-25 株式会社半導体エネルギー研究所 Display device and method for manufacturing display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022175774A1 (en) * 2021-02-19 2022-08-25 株式会社半導体エネルギー研究所 Display device and method for manufacturing display device

Similar Documents

Publication Publication Date Title
KR102513910B1 (en) Electroluminescent Display Device
KR102603232B1 (en) Display device
KR102514938B1 (en) Display device
US11201197B2 (en) Display device including a trench and manufacturing method thereof
KR20200082491A (en) Display device
KR20200080741A (en) Display device
KR20200080729A (en) Display device
EP3629378A1 (en) Display device
KR102456120B1 (en) Display device
KR20210085248A (en) Display device
KR102520022B1 (en) Display device
US11282896B2 (en) Electroluminescent display apparatus comprising multilayer electrode
KR20200080923A (en) Display device
KR102640476B1 (en) Display device and method for manufacturing the same
US11282897B2 (en) Display device including photo chromic material in light emitting layer
KR20210086287A (en) Display device
KR20210001595A (en) Display device and method for manufacturing the same
KR20200073805A (en) Display device
KR102519547B1 (en) Organic light emitting diodes, Head mounted display including the same, and method for manufacturing the same.
KR20210040519A (en) Display device
KR20200069729A (en) Display device
KR20210083715A (en) Display device
US20240099067A1 (en) Display device
KR102655936B1 (en) Display device
KR102571125B1 (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right