KR20200063122A - 유기 발광 표시 장치 및 이의 제조 방법 - Google Patents

유기 발광 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200063122A
KR20200063122A KR1020200063272A KR20200063272A KR20200063122A KR 20200063122 A KR20200063122 A KR 20200063122A KR 1020200063272 A KR1020200063272 A KR 1020200063272A KR 20200063272 A KR20200063272 A KR 20200063272A KR 20200063122 A KR20200063122 A KR 20200063122A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
organic light
inorganic
electrode
Prior art date
Application number
KR1020200063272A
Other languages
English (en)
Other versions
KR102218650B1 (ko
Inventor
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200063272A priority Critical patent/KR102218650B1/ko
Publication of KR20200063122A publication Critical patent/KR20200063122A/ko
Priority to KR1020210020686A priority patent/KR102273054B1/ko
Application granted granted Critical
Publication of KR102218650B1 publication Critical patent/KR102218650B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

일 실시예에 따르면, 기판; 상기 기판 상에 표시 영역을 정의하고, 박막 트랜지스터를 포함하는 디스플레이부; 상기 표시 영역의 외부에 배열되는 요철부; 및 상기 디스플레이부를 밀봉하는 봉지층;을 포함하고, 상기 박막 트랜지스터는, 활성층, 활성층 상부에 형성되는 게이트 절연막, 게이트 전극, 소스 전극, 드레인 전극 및 상기 게이트 전극과 상기 소스 전극 사이 및 상기 게이트 전극과 상기 드레인 전극 사이에 배치되는 층간 절연막을 포함하고, 상기 요철부는 상기 게이트 절연막 및 상기 층간 절연막을 포함하고, 상기 봉지층이 상기 요철부를 덮는 유기 발광 표시 장치를 제공한다.

Description

유기 발광 표시 장치 및 이의 제조 방법{Organic light emitting display apparatus and the manufacturing method thereof}
본 발명은 유기 발광 표시 장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 박막 봉지층의 밀봉력이 향상된 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하는 유기 발광 소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exiton)이 여기 상태(exited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시 장치인 유기 발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목받고 있다. 다만, 유기 발광 표시 장치는 외부의 수분이나 산소 등에 의해 열화되는 특성을 가지므로, 외부의 수분이나 산소 등으로부터 유기 발광 소자를 보호하기 위하여 유기 발광 소자를 밀봉한다.
최근에는, 유기 발광 표시 장치의 박형화 및/또는 플렉서블화를 위하여, 유기 발광 소자를 밀봉하는 수단으로 복수 개의 무기막 또는 유기막과 무기막을 포함하는 복수 개의 층으로 구성된 박막 봉지(TFE; thin film encapsulation)가 이용되고 있다.
한편, 무기막은 두께가 두꺼울수록 외부의 수분이나 산소 등의 침투를 효과적으로 방지할 수 있다. 그러나, 무기막의 두께가 증가하면 무기막의 막 스트레스(Stress)가 증가하여, 무기막의 박리가 발생할 수 있으며, 무기막의 박리가 발생하면, 외부의 수분이나 산소 등이 유기 발광 소자에 침투하여, 유기 발광 표시 장치의 수명을 저하시킬 수 있다.
본 발명의 목적은, 박막 봉지층의 밀봉력이 향상된 유기 발광 표시 장치 및 이의 제조 방법을 제공함에 있다.
일 실시예에 따르면, 기판; 상기 기판 상에 표시 영역을 정의하고, 박막 트랜지스터를 포함하는 디스플레이부; 상기 표시 영역의 외부에 배열되는 요철부; 및 상기 디스플레이부를 밀봉하는 봉지층;을 포함하고, 상기 박막 트랜지스터는, 활성층, 활성층 상부에 형성되는 게이트 절연막, 게이트 전극, 소스 전극, 드레인 전극 및 상기 게이트 전극과 상기 소스 전극 사이 및 상기 게이트 전극과 상기 드레인 전극 사이에 배치되는 층간 절연막을 포함하고, 상기 요철부는 상기 게이트 절연막 및 상기 층간 절연막을 포함하고, 상기 봉지층이 상기 요철부를 덮는 유기 발광 표시 장치를 제공한다.
상기 요철부는 상기 게이트 절연막 및 상기 층간 절연막에 의해 2층 구조를 가질 수 있다.
상기 봉지층은 무기막을 포함하고, 상기 무기막이 상기 요철부와 접촉할 수 있다.
상기 무기막과 상기 층간 절연막은 동일한 재질로 형성될 수 있다.
상기 무기막과 상기 게이트 절연막은 동일한 재질로 형성될 수 있다.
상기 봉지층은 하나 이상의 유기막과 하나 이상의 무기막이 상호 교번하여 적층 형성되며, 상기 무기막이 상기 요철부와 접촉할 수 있다.
상기 무기막 또는 상기 유기막은 각각 복수 개일 수 있다.
상기 무기막과 상기 층간 절연막은 동일한 재질로 형성될 수 있다.
상기 무기막과 상기 게이트 절연막은 동일한 재질로 형성될 수 있다.
상기 봉지층과 상기 디스플레이부 사이에 위치하는 보호층;을 더 포함할 수 있다.
다른 실시예에 따르면, 기판; 상기 기판 상에 표시 영역을 정의하고, 서로 전기적으로 연결된 박막 트랜지스터와 유기 발광 소자를 구비하는 디스플레이부; 및 상기 디스플레이부를 밀봉하는 봉지층;을 포함하고, 상기 박막 트랜지스터는 상기 표시 영역의 외부로 연장된 게이트 절연막 및 상기 게이트 절연막 상에 형성되는 층간 절연막을 포함하고, 상기 표시 영역의 외부에서 상기 게이트 절연막과 상기 층간 절연막 사이에 단차부가 배열되고, 상기 단차부에 의해 상기 층간 절연막에 요철부가 형성되고, 상기 봉지층이 상기 요철부를 덮는 유기 발광 표시 장치를 제공한다.
상기 단차부는 적어도 하나 이상의 금속층일 수 있다.
상기 박막 트랜지스터는, 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 더 포함하고, 상기 층간 절연막은, 상기 게이트 전극과 상기 소스 전극 사이 및 상기 게이트 전극과 상기 드레인 전극 사이에 배치되며, 상기 디스플레이부는 유기 발광 소자를 더 포함하고, 상기 유기 발광 소자는, 상기 소스 전극 또는 상기 드레인 전극 중 어느 하나와 연결된 화소 전극; 상기 화소 전극 상에 배치되고, 유기 발광층을 포함하는 중간층; 및 상기 중간층 상에 배치된 대향 전극을 구비하고, 상기 단차부는 상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극 또는 상기 화소 전극을 구성하는 물질로 형성될 수 있다.
상기 봉지층은 무기막을 포함하고, 상기 무기막이 상기 요철부와 접촉할 수 있다.
상기 무기막과 상기 층간 절연막은 동일한 재질로 형성될 수 있다.
상기 봉지층은 하나 이상의 유기막과 하나 이상의 무기막이 상호 교번하여 적층 형성되며, 상기 무기막이 상기 요철부와 접촉할 수 있다.
상기 무기막 또는 상기 유기막은 각각 복수 개일 수 있다.
상기 무기막과 상기 층간 절연막은 동일한 재질로 형성될 수 있다.
상기 재질은 질화실리콘(SiNx)일 수 있다.
상기 봉지층과 상기 디스플레이부 사이에 위치하는 보호층;을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 봉지층의 박리를 방지하여, 외부의 수분이나 산소 등의 침투를 효과적으로 차단할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 도시한 개략적인 평면도이다.
도 2는 도 1의 유기 발광 표시 장치의 Ⅱ-Ⅱ’선을 따라 절취한 단면도이다.
도 3은 도 1의 유기 발광 표시 장치의 Ⅲ-Ⅲ’선을 따라 절취한 단면도이다.
도 4는 도 3의 P1 부분을 확대한 확대도이다.
도 5는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 도시한 개략적인 평면도이다.
도 6은 도 5의 유기 발광 표시 장치의 Ⅵ-Ⅵ’선을 따라 절취한 단면도이다.
도 7은 도 5의 유기 발광 표시 장치의 Ⅶ-Ⅶ’선을 따라 절취한 단면도이다.
도 8는 도 7의 P2 부분을 확대한 확대도이다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치(10)를 도시한 개략적인 평면도, 도 2는 도 1의 유기 발광 표시 장치(10)의 I-I’선을 따라 절취한 단면도, 도 3은 도 1의 유기 발광 표시 장치(10)의 Ⅱ-Ⅱ’선을 따라 절취한 단면도, 그리고, 도 4는 도 3의 P 부분을 확대한 확대도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(10)는, 기판(101), 기판(101) 상에 표시 영역(AA)을 정의하는 디스플레이부(200) 및 상기 디스플레이부(200)를 밀봉하는 봉지층(300)을 포함한다.
기판(101)은 가요성 기판일 수 있으며, 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(PET; polyethylene terephthalate), 폴리카보네이트(polycarbonate), 폴리에틸렌 나프탈레이트(polyethylene naphtalate), 폴리아릴레이트(PAR; polyarylate) 및 폴리에테르이미드(polyetherimide) 등과 같이 내열성 및 내구성이 우수한 플라스틱으로 구성할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며 기판(101)은 금속이나 유리 등 다양한 소재로 구성될 수 있다.
디스플레이부(200)는 기판(101) 상에서 표시 영역(Active Area, AA)을 정의하며, 서로 전기적으로 연결된 박막 트랜지스터(TFT)와 유기발광소자(OLED)를 포함한다. 한편, 표시 영역(AA)의 주변에는 패드부(1)가 배치되어, 전원 공급장치(미도시) 또는 신호 생성 장치(미도시)로부터의 전기적 신호를 표시 영역(AA)으로 전달할 수 있다.
이하에서는 도 3을 참조하여 디스플레이부(200)를 보다 자세히 설명한다.
기판(101)상에는 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 기판(101)상의 전체면, 즉 표시 영역(AA)과 표시 영역(AA)의 외곽에 모두 형성된다. 버퍼층(201)은 기판(101)을 통한 불순 원소의 침투를 방지하며 기판(101)상부에 평탄한 면을 제공하는 것으로서, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다.
예를 들어, 버퍼층(201)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
버퍼층(201) 상에는 박막 트랜지스터(TFT)가 형성될 수 있다. 박막 트랜지스터(TFT)는 활성층(202), 게이트 전극(204), 소스 전극(206) 및 드레인 전극(207)을 포함할 수 있다.
활성층(202)은 아모퍼스 실리콘 또는 폴리 실리콘과 같은 무기 반도체, 유기 반도체 또는 산화물 반도체로 형성될 수 있고 소스 영역, 드레인 영역 및 채널 영역을 포함한다.
활성층(202)의 상부에는 게이트 절연막(203)이 형성된다. 게이트 절연막(203)은 기판(101)의 전체에 대응되도록 형성된다. 즉, 게이트 절연막(203)은 기판(101) 상의 표시 영역(AA)과 표시 영역(AA)의 외곽에 모두 대응하도록 형성된다. 게이트 절연막(203)은 활성층(202)과 게이트 전극(204)을 절연하기 위한 것으로 유기물 또는 SiNx, SiO2같은 무기물로 형성할 수 있다.
게이트 절연막(203)상에 게이트 전극(204)이 형성된다. 게이트 전극(204)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo를 함유할 수 있고, Al:Nd, Mo:W 합금 등과 같은 합금을 포함할 수 있으나 이에 한정되지 않고 설계 조건을 고려하여 다양한 재질로 형성할 수 있다.
게이트 전극(204)의 상부에는 층간 절연막(205)이 형성된다. 층간 절연막(205)은 기판(101)의 전체면에 대응되도록 형성되는 것이 바람직하다. 즉, 표시 영역(AA) 및 표시 영역(AA)의 외곽에 모두 대응하도록 형성된다.
층간 절연막(205)은 게이트 전극(204)과 소스 전극(206) 사이 및 게이트 전극(204)과 드레인 전극(207) 사이에 배치되어 이들 간의 절연을 위한 것으로, SiNx, SiO2 등과 같은 무기물로 형성할 수 있다.
요철부(209)는 표시 영역(A)의 외부에 형성될 수 있다. 요철부(209)는 버퍼층(201) 상에 형성될 수 있다.
요철부(209)는 게이트 절연막(203) 및 층간 절연막(205)을 포함할 수 있다. 요철부(209)는 게이트 절연막(203) 및 층간 절연막(205)에 의해 2층 구조로 형성될 수 있다. 요철부(209)는 게이트 절연막(203)과 층간 절연막(340)의 패터닝 공정에 의해 형성될 수 있다. 요철부(209)가 형성된 영역은 전체적으로 엠보싱(embossing) 형태의 모양을 가질 수 있다. 요철부(209)는 봉지층(300)에 의해 덮인다. 요철부(209)가 형성됨에 따라 봉지층(300)과 절연막(205, 203) 간의 접촉 면적이 늘어나게 된다. 이에 따라 봉지층(300)과 절연막(205, 203) 사이의 접착력이 향상되어 봉지층(300)의 박리를 방지하여, 외부의 수분이나 산소 등의 침투를 효과적으로 차단할 수 있다. 또한 요철부(209)가 형성됨에 따라 게이트 절연막(203) 및 층간 절연막(205)을 여러군데 제거함으로써 스트레스 발생시에 봉지층(300)과 봉지층(300) 하부에서 발생하는 변형(strain)을 저감시켜 줄 수 있다.
층간 절연막(205)상에는 소스 전극(206) 및 드레인 전극(207)이 형성된다. 구체적으로, 층간 절연막(205) 및 게이트 절연막(203)은 활성층(202)의 소스 영역 및 드레인 영역을 노출하도록 형성되고, 이러한 활성층(202)의 노출된 소스 영역 및 드레인 영역과 접하도록 소스 전극(206) 및 드레인 전극(207)이 형성된다. 층간 절연막(205) 및 게이트 절연막(203)이 활성층(202)의 소스 영역 및 드레인 영역을 노출하도록 형성되는 공정시에 요철부(209)를 추가 공정 없이 형성할 수 있다.
한편, 도 3은 활성층(202), 게이트 전극(204) 및 소스 드레인 전극(206,207)을 순차적으로 포함하는 탑 게이트 방식(top gate type)의 박막 트랜지스터(TFT)를 예시하고 있으나, 본 발명은 이에 한하지 않으며, 게이트 전극(204)이 활성층(202)의 하부에 배치될 수도 있다.
이와 같은 박막 트랜지스터(TFT)는 유기 발광 소자(OLED)에 전기적으로 연결되어 유기 발광 소자(OLED)를 구동하며, 패시베이션층(208)으로 덮여 보호된다.
패시베이션층(208)은 무기 절연막 및/또는 유기 절연막을 사용할 수 있다. 무기 절연막으로는 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함되도록 할 수 있고, 유기 절연막으로는 일반 범용고분자(PMMA, PS), 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 포함되도록 할 수 있다. 또한, 패시베이션층(208)은 무기 절연막과 유기 절연막의 복합 적층체로도 형성될 수 있다.
패시베이션층(208) 상에는 유기발광소자(OLED)가 형성되며, 유기발광소자(OLED)는 화소 전극(211), 중간층(214) 및 대향 전극(215)을 구비할 수 있다.
화소 전극(211)은 패시베이션층(208)상에 형성된다. 보다 구체적으로, 패시베이션층(208)은 드레인 전극(207)의 전체를 덮지 않고 소정의 영역을 노출하도록 형성되고, 노출된 드레인 전극(207)과 연결되도록 화소 전극(211)이 형성될 수 있다.
본 실시예에서 화소 전극(211)은 반사 전극일 수 있으며, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
화소 전극(211)과 대향되도록 배치된 대향 전극(215)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극을 더 형성할 수 있다.
따라서, 대향 전극(215)은 중간층(214)에 포함된 유기 발광층에서 방출된 광을 투과시킬 수 있다. 즉, 유기 발광층에서 방출되는 광은 직접 또는 반사 전극으로 구성된 화소 전극(211)에 의해 반사되어, 대향 전극(215) 측으로 방출될 수 있다.
그러나, 본 실시예의 유기 발광 표시 장치(10)는 전면 발광형으로 제한되지 않으며, 유기 발광층에서 방출된 광이 기판(101) 측으로 방출되는 배면 발광형일 수도 있다. 이 경우, 화소 전극(211)은 투명 또는 반투명 전극으로 구성되고, 대향 전극(215)은 반사 전극으로 구성될 수 있다. 또한, 본 실시예의 유기 발광 표시 장치(10)는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
한편, 화소 전극(211)상에는 절연물로 화소 정의막(213)이 형성된다. 화소 정의막(213)은 화소 전극(211)의 소정의 영역을 노출하며, 노출된 영역에 유기 발광층을 포함하는 중간층(214)이 위치한다.
유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 중간층(214)은 유기 발광층 이외에 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
대향 전극(215) 상에는 봉지층(300)이 배치된다. 봉지층(300)은 적어도 제1 무기막(301), 제1 유기막(302) 및 제2 무기막(303)을 포함할 수 있다. 또한, 봉지층(300)과 디스플레이부(200) 사이에는 보호층(220)이 더 형성될 수 있다.
보호층(220)은 대향 전극(215)을 덮는 캡핑층(Capping layer, 222)과, 캡핑층(222) 상의 차단층(224)을 포함한다.
캡핑층(222)은 a-NPD, NPB, TPD, m-MTDATA, Alq3 또는 CuPc 등의 유기물로 형성될 수 있으며, 유기 발광 소자(OLED)를 보호하는 기능 이외에 유기 발광 소자(OLED)로부터 발생한 광이 효율적으로 방출될 수 있도록 도와주는 역할을 한다.
차단층(224)은 LiF, MgF2 또는 CaF2 등의 무기물로 형성될 수 있으며, 제1 무기막(310)을 형성하는 과정에서 사용되는 플라즈마 등이 유기 발광 소자(OLED)에 침투하여 중간층(214) 및 대향 전극(215) 등에 손상을 일으키지 않도록 플라즈마 등을 차단하는 역할을 한다. 본 실시예에서 차단층(224)은 핀홀(Pin-hole)구조를 가지는 플로오린화 리튬(LiF)로 형성될 수 있다.
보호층(220) 상에는 제1 무기막(301)이 형성된다. 제1 무기막(310)은, 예를 들어, 산화알루미늄(AlOx)으로 형성될 수 있다. 제1 무기막(301)은 스퍼터링법에 의해 소정의 두께를 가지고 형성될 수 있다.
제1 유기막(302)은 제1 무기막(301) 상에 형성되며, 화소 정의막(213)에 의한 단차를 평탄화할 수 있도록 소정의 두께로 형성될 수 있다. 제1 유기막(302)은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트 중 어느 하나를 포함할 수 있다. 제1 유기막(302)의 넓이가 제1 무기막(301)의 넓이 보다 작게 형성될 수 있다.
제2 무기막(303)은 제1 무기막(301)과 제1 유기막(302)을 감싸도록 형성된다. 즉, 제1 유기막(302)은 제1 무기막(301)과 제2 무기막(303)에 의해 전체가 에워 쌓이므로, 외부의 수분이나 산소의 침투가 효과적으로 방지될 수 있다.
제2 무기막(303)은, 예를 들어 SiNx로 형성되고, 화학기상증착법(CVD)에 의해 소정의 두께를 가지고 형성될 수 있다.
한편, 제2 무기막(303)은 제1 무기막(301) 보다 크게 형성되고, 표시 영역(AA)의 외부에서 요철부(209)를 직접 덮을 수 있다. 또한, 제2 무기막(303)은 층간 절연막(205)과 동일한 재질로 형성될 수 있다. 즉, 제2 무기막(303)이 SiNx로 형성되고, 층간 절연막(205) 역시 SiNx로 형성되는 경우 제2 무기막(303)과 층간 절연막(205) 간의 접합력이 향상될 수 있고, 제2 무기막(303)과 요철부(209) 간의 접합력이 향상될 수 있다. 따라서, 제2 무기막(303)이 파티클을 커버할 수 있을 정도의 두께로 형성됨에 따라 막 스트레스가 증가하더라도, 제2 무기막(303)의 박리를 방지하고, 이에 의해 외부의 수분이나 산소의 침투를 효과적으로 방지할 수 있다. 또한 제2 무기막(303)은 게이트 절연막(203)과 동일한 재질로 형성될 수 있다. 즉, 제2 무기막(303)이 SiNx로 형성되고, 게이트 절연막(203) 역시 SiNx로 형성되는 경우 제2 무기막(303)과 게이트 절연막(203) 간의 접합력이 향상될 수 있고, 제2 무기막(303)과 요철부(209) 간의 접합력이 향상될 수 있다. 따라서, 제2 무기막(303)이 파티클을 커버할 수 있을 정도의 두께로 형성됨에 따라 막 스트레스가 증가하더라도, 제2 무기막(303)의 박리를 방지하고, 이에 의해 외부의 수분이나 산소의 침투를 효과적으로 방지할 수 있다.
제2 무기막(303) 상에는 제2 유기막(304)과 제3 무기막(305)이 형성될 수 있으며, 도면에 도시 하지는 않았으나, 봉지층(300)의 외면에는 산화알루미늄(AlOx)으로 형성되는 제4 무기막(미도시)이 더 형성될 수 있다.
제2 유기막(304)은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트 중 어느 하나를 포함할 수 있으며, 약 소정의 두께를 가지고 형성될 수 있다. 제2 유기막(304)은 제1 무기막(301)에 발생된 막 스트레스를 완화시키고, 파티클 등이 존재하더라도 이를 평탄하게 덮는다.
제3 무기막(305)은 제2 유기막(304)을 커버한다. 제3 무기막(305)은 표시 영역(AA)의 외부에서 제2 무기막(303)의 상면과 접한다.
한편, 제3 무기막(305)은 제2 무기막(303)과 동일한 재질로 형성될 수 있다. 예를 들어, 제3 무기막(305)은 SiNx로 형성될 수 있다. 따라서, 제3 무기막(305)과 제2 무기막(303) 간의 접합력이 향상되어, 외부의 수분이나 산소의 침투를 효과적으로 방지할 수 있다.
이와 같은 봉지층(300)은 교대로 배치된 복수 개의 추가적인 무기막 및 유기막을 더 포함할 수 있으며, 무기막 및 유기막의 적층 횟수는 제한되지 않는다.
또한, 봉지층(300)의 상면에는 보호필름(미도시)이 부착되는데, 보호필름(미도시)의 부착력이 강한 경우는 보호필름(미도시)의 제거시 봉지층(300)까지 박리될 수 있다. 따라서, 보호필름(미도시) 과의 부착력이 약한 산화알루미늄(AlOx)으로 형성된 제4 무기막(미도시)을 더 형성함으로써, 이러한 문제를 해결할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(20)를 도시한 개략적인 평면도, 도 6은 도 5의 유기 발광 표시 장치(20)의 Ⅵ-Ⅵ’선을 따라 절취한 단면도, 도 7은 도 5의 유기 발광 표시 장치(20)의 Ⅶ-Ⅶ’선을 따라 절취한 단면도, 도 8는 도 7의 P2 부분을 확대한 확대도이다.
이하, 전술한 도 1 내지 도 4의 실시예와의 차이점을 중심으로 본 실시예를 설명한다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다.
도 5 내지 도 8를 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(20)는, 기판(101), 기판(101) 상에 표시 영역(AA)을 정의하는 디스플레이부(2200) 및 상기 디스플레이부(2200)를 밀봉하는 봉지층(300)을 포함한다.
이하에서는 도 7을 참조하여 디스플레이부(2200)를 보다 자세히 설명한다.
기판(101)상에는 버퍼층(201)이 형성될 수 있다.
버퍼층(201) 상에는 박막 트랜지스터(TFT)가 형성될 수 있다. 박막 트랜지스터(TFT)는 활성층(202), 게이트 전극(204), 소스 전극(206) 및 드레인 전극(207)을 포함할 수 있다.
활성층(202)의 상부에는 게이트 절연막(203)이 형성된다. 게이트 절연막(203)은 기판(101)의 전체에 대응되도록 형성된다. 즉, 게이트 절연막(203)은 기판(101) 상의 표시 영역(AA)과 표시 영역(AA)의 외곽에 모두 대응하도록 형성된다.
게이트 절연막(203)상에 게이트 전극(204)이 형성된다.
게이트 전극(204)의 상부에는 층간 절연막(2205)이 형성된다. 층간 절연막(2205)은 기판(101)의 전체면에 대응되도록 형성되는 것이 바람직하다. 즉, 표시 영역(AA) 및 표시 영역(AA)의 외곽에 모두 대응하도록 형성된다.
층간 절연막(2205)은 게이트 전극(204)과 소스 전극(206) 사이 및 게이트 전극(204)과 드레인 전극(207) 사이에 배치되어 이들 간의 절연을 위한 것으로, SiNx, SiO2 등과 같은 무기물로 형성할 수 있다.
단차부(2210)가 표시 영역(A)의 외부에 형성될 수 있다. 단차부(2210)는 게이트 절연막(203)과 층간 절연막(2205) 사이에 배열될 수 있다. 단차부(2210)는 적어도 하나 이상의 금속층으로 형성될 수 있다. 단차부(2210)는 게이트 전극(204), 소스 전극(206), 드레인 전극(207) 또는 화소 전극(211)을 구성하는 물질로 형성될 수 있다. 따라서 단차부(2210)는 상기 전극들을 형성하는 방법과 동일한 방법을 통해 형성될 수 있다.
요철부(2209)는 표시 영역(A)의 외부에 형성될 수 있다. 층간 절연막(2205)이 단차부(2210) 상에 형성됨에 따라 단차부(2210)의 단차에 의해 층간 절연막(2205)에 요철부(2209)가 형성될 수 있다.
요철부(2209)가 형성된 영역은 전체적으로 엠보싱(embossing) 형태의 모양을 가질 수 있다. 요철부(2209)는 봉지층(300)에 의해 덮인다. 요철부(2209)가 형성됨에 따라 봉지층(300)과 층간 절연막(2205)간의 접촉 면적이 늘어나게 된다. 이에 따라 봉지층(300)과 층간 절연막(2205) 사이의 접착력이 향상되어 봉지층(300)의 박리를 방지하여, 외부의 수분이나 산소 등의 침투를 효과적으로 차단할 수 있다.
층간 절연막(2205)상에는 소스 전극(206) 및 드레인 전극(207)이 형성된다.
이와 같은 박막 트랜지스터(TFT)는 유기 발광 소자(OLED)에 전기적으로 연결되어 유기 발광 소자(OLED)를 구동하며, 패시베이션층(208)으로 덮여 보호된다.
패시베이션층(208)은 무기 절연막 및/또는 유기 절연막을 사용할 수 있다.
패시베이션층(208) 상에는 유기발광소자(OLED)가 형성되며, 유기발광소자(OLED)는 화소 전극(211), 중간층(214) 및 대향 전극(215)을 구비할 수 있다.
한편, 화소 전극(211)상에는 절연물로 화소 정의막(213)이 형성된다. 화소 정의막(213)은 화소 전극(211)의 소정의 영역을 노출하며, 노출된 영역에 유기 발광층을 포함하는 중간층(214)이 위치한다.
대향 전극(215) 상에는 봉지층(300)이 배치된다. 봉지층(300)은 적어도 제1 무기막(301), 제1 유기막(302) 및 제2 무기막(303)을 포함할 수 있다. 또한, 봉지층(300)과 디스플레이부(2200) 사이에는 보호층(220)이 더 형성될 수 있다.
보호층(220)은 대향 전극(215)을 덮는 캡핑층(Capping layer, 222)과, 캡핑층(222) 상의 차단층(224)을 포함한다.
보호층(220) 상에는 제1 무기막(301)이 형성된다. 제1 무기막(310)은, 예를 들어, 산화알루미늄(AlOx)으로 형성될 수 있다.
제1 유기막(302)은 제1 무기막(301) 상에 형성되며, 화소 정의막(213)에 의한 단차를 평탄화할 수 있도록 소정의 두께로 형성될 수 있다. 제1 유기막(302)의 넓이가 제1 무기막(301)의 넓이 보다 작게 형성될 수 있다.
제2 무기막(303)은 제1 무기막(301)과 제1 유기막(302)을 감싸도록 형성된다. 즉, 제1 유기막(302)은 제1 무기막(301)과 제2 무기막(303)에 의해 전체가 에워 쌓이므로, 외부의 수분이나 산소의 침투가 효과적으로 방지될 수 있다.
제2 무기막(303)은, 예를 들어 SiNx로 형성되고, 화학기상증착법(CVD)에 의해 소정의 두께를 가지고 형성될 수 있다.
한편, 제2 무기막(303)은 제1 무기막(301) 보다 크게 형성되고, 표시 영역(AA)의 외부에서 요철부(2209)를 직접 덮을 수 있다. 또한, 제2 무기막(303)은 층간 절연막(2205)과 동일한 재질로 형성될 수 있다. 즉, 제2 무기막(303)이 SiNx로 형성되고, 층간 절연막(2205) 역시 SiNx로 형성되는 경우 제2 무기막(303)과 층간 절연막(2205) 간의 접합력이 향상될 수 있고, 제2 무기막(303)과 요철부(2209) 간의 접합력이 향상될 수 있다. 따라서, 제2 무기막(303)이 파티클을 커버할 수 있을 정도의 두께로 형성됨에 따라 막 스트레스가 증가하더라도, 제2 무기막(303)의 박리를 방지하고, 이에 의해 외부의 수분이나 산소의 침투를 효과적으로 방지할 수 있다.
제2 무기막(303) 상에는 제2 유기막(304)과 제3 무기막(305)이 형성될 수 있으며, 도면에 도시 하지는 않았으나, 봉지층(300)의 외면에는 산화알루미늄(AlOx)으로 형성되는 제4 무기막(미도시)이 더 형성될 수 있다.
제2 유기막(304)은 제1 무기막(301)에 발생된 막 스트레스를 완화시키고, 파티클 등이 존재하더라도 이를 평탄하게 덮는다.
제3 무기막(305)은 제2 유기막(304)을 커버한다. 제3 무기막(305)은 표시 영역(AA)의 외부에서 제2 무기막(303)의 상면과 접한다.
한편, 제3 무기막(305)은 제2 무기막(303)과 동일한 재질로 형성될 수 있다. 예를 들어, 제3 무기막(305)은 SiNx로 형성될 수 있다. 따라서, 제3 무기막(305)과 제2 무기막(303) 간의 접합력이 향상되어, 외부의 수분이나 산소의 침투를 효과적으로 방지할 수 있다.
이와 같은 봉지층(300)은 교대로 배치된 복수 개의 추가적인 무기막 및 유기막을 더 포함할 수 있으며, 무기막 및 유기막의 적층 횟수는 제한되지 않는다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
10, 20: 유기 발광 표시 장치 101: 기판
200, 2200: 디스플레이부 201: 버퍼층
202: 활성층 203: 게이트 절연막
204: 게이트 전극 205, 2205: 층간 절연막
206: 소스 전극 207: 드레인 전극
208: 패시베이션층 209, 2209: 요철부
211: 화소 전극 213: 화소 정의막
214: 중간층 215: 대향 전극
220: 보호층 222: 캡핑층
24: 차단층 300: 봉지층
301: 제1 무기막 302: 제1 유기막
303: 제2 무기막 304: 제2 유기막
305: 제3 무기막 2210: 단차부
TFT: 박막 트랜지스터 OLED: 유기발광소자

Claims (20)

  1. 기판;
    상기 기판 상에 표시 영역을 정의하고, 박막 트랜지스터를 포함하는 디스플레이부;
    상기 표시 영역의 외부에 배열되는 요철부; 및
    상기 디스플레이부를 밀봉하는 봉지층;을 포함하고,
    상기 요철부는 하나 이상의 절연막을 포함하고, 상기 봉지층은 상기 디스플레이부상의 영역으로부터 상기 표시 영역의 외부로 연장되고 상기 요철부를 덮도록 형성된 영역을 포함하고,
    상기 요철부는 적어도 두 개 이상의 볼록부 및 그 사이의 오목부를 포함하고,
    상기 요철부에 대응된 영역에서의 상기 기판과 상기 봉지층의 상면 사이의 거리는, 상기 표시 영역에서의 상기 기판과 상기 봉지층의 상면 사이의 거리보다 작은 것을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 박막 트랜지스터는,
    활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고,
    상기 활성층과 상기 게이트 전극 사이의 게이트 절연막을 포함하고, 상기 게이트 전극과 상기 소스 전극 사이 또는 상기 게이트 전극과 상기 드레인 전극 사이에 배치되는 층간 절연막을 포함하고,
    상기 요철부는 상기 게이트 절연막 및 상기 층간 절연막에 의해 2층 구조를 가지는 유기 발광 표시 장치.
  3. 제 1 항에 있어서, 상기 봉지층은 무기막을 포함하고, 상기 무기막이 상기 요철부와 접촉하는 유기 발광 표시 장치.
  4. 제 3 항에 있어서, 상기 무기막과 상기 요철부는 동일한 재료를 함유하는 유기 발광 표시 장치.
  5. 제 1 항에 있어서, 상기 봉지층의 적어도하나의 층은 상기 요철부와 동일한 재료를 함유하는 유기 발광 표시 장치.
  6. 제 1 항에 있어서, 상기 봉지층은 하나 이상의 유기막과 하나 이상의 무기막이 상호 교번하여 적층 형성되며, 상기 무기막이 상기 요철부와 접촉하는 유기 발광 표시 장치.
  7. 제 6 항에 있어서, 상기 무기막 또는 상기 유기막은 각각 복수 개인 유기 발광 표시 장치.
  8. 제 6 항에 있어서, 상기 무기막과 상기 요철부는 동일한 재료를 함유하는 유기 발광 표시 장치.
  9. 제 2 항에 있어서, 상기 게이트 절연막또는 상기 층간 절연막은 상기 봉지층에 포함된 하나 이상의 재료와 동일한 재료를 포함하는 유기 발광 표시 장치.
  10. 제 1 항에 있어서, 상기 봉지층과 상기 디스플레이부 사이에 위치하는 보호층;을 더 포함하는 유기 발광 표시 장치.
  11. 기판;
    상기 기판 상에 표시 영역을 정의하고, 서로 전기적으로 연결된 박막 트랜지스터와 유기 발광 소자를 구비하는 디스플레이부; 및
    상기 디스플레이부를 덮도록 형성된 봉지층;을 포함하고,
    상기 박막 트랜지스터는 상기 표시 영역의 외부로 연장된 게이트 절연막 및 상기 게이트 절연막 상에 형성되는 층간 절연막을 포함하고,
    상기 표시 영역의 외부에금속층을 포함하는 단차부가 배열되고,
    상기 단차부에 의해 상기 단차부 상의 하나 이상의 절연막에 요철부가 형성되고, 상기 봉지층은 상기 디스플레이부상의 영역으로부터 상기 표시 영역의 외부로 연장되고 상기 요철부를 덮도록 형성된 영역을 포함하고,
    상기 요철부에 대응된 영역에서의 상기 기판과 상기 봉지층의 상면 사이의 거리는, 상기 표시 영역에서의 상기 기판과 상기 봉지층의 상면 사이의 거리보다 작은 것을 포함하는 유기 발광 표시 장치.
  12. 제 11 항에 있어서, 상기 단차부는 복수의 금속층인 유기 발광 표시 장치.
  13. 제 11 항에 있어서,
    상기 박막 트랜지스터는, 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 더 포함하고,
    상기 층간 절연막은, 상기 게이트 전극과 상기 소스 전극 사이 및 상기 게이트 전극과 상기 드레인 전극 사이에 배치되며,
    상기 디스플레이부는 유기 발광 소자를 더 포함하고,
    상기 유기 발광 소자는,
    상기 소스 전극 또는 상기 드레인 전극 중 어느 하나와 연결된 화소 전극;
    상기 화소 전극 상에 배치되고, 유기 발광층을 포함하는 중간층; 및
    상기 중간층 상에 배치된 대향 전극을 구비하고,
    상기 단차부는 상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극 또는 상기 화소 전극에 함유된 재료와 동일한 적어도 하나의 재료를 함유하는 유기 발광 표시 장치.
  14. 제 11 항에 있어서, 상기 봉지층은 무기막을 포함하고, 상기 무기막이 상기 요철부와 접촉하는 유기 발광 표시 장치.
  15. 제 14 항에 있어서, 상기 무기막과 상기 층간 절연막은 동일한 재질로 형성된 유기 발광 표시 장치.
  16. 제 11 항에 있어서, 상기 봉지층은 하나 이상의 유기막과 하나 이상의 무기막이 상호 교번하여 적층 형성되며, 상기 무기막이 상기 요철부와 접촉하는 유기 발광 표시 장치.
  17. 제 16 항에 있어서, 상기 무기막 또는 상기 유기막은 각각 복수 개인 유기 발광 표시 장치.
  18. 제 16 항에 있어서, 상기 무기막과 상기 층간 절연막은 동일한 재질로 형성된 유기 발광 표시 장치.
  19. 제 18 항에 있어서, 상기 재질은 질화실리콘(SiNx)인 유기 발광 표시 장치.
  20. 제 11 항에 있어서, 상기 봉지층과 상기 디스플레이부 사이에 위치하는 보호층;을 더 포함하는 유기 발광 표시 장치.
KR1020200063272A 2020-05-26 2020-05-26 유기 발광 표시 장치 및 이의 제조 방법 KR102218650B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200063272A KR102218650B1 (ko) 2020-05-26 2020-05-26 유기 발광 표시 장치 및 이의 제조 방법
KR1020210020686A KR102273054B1 (ko) 2020-05-26 2021-02-16 유기 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200063272A KR102218650B1 (ko) 2020-05-26 2020-05-26 유기 발광 표시 장치 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130102658A Division KR102117612B1 (ko) 2013-08-28 2013-08-28 유기 발광 표시 장치 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210020686A Division KR102273054B1 (ko) 2020-05-26 2021-02-16 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20200063122A true KR20200063122A (ko) 2020-06-04
KR102218650B1 KR102218650B1 (ko) 2021-02-23

Family

ID=71081206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200063272A KR102218650B1 (ko) 2020-05-26 2020-05-26 유기 발광 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102218650B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421903A (zh) * 2021-06-18 2021-09-21 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040015360A (ko) * 2002-01-15 2004-02-18 세이코 엡슨 가부시키가이샤 전자 소자부의 배리어성 박막 밀봉 구조, 표시 장치, 전자기기, 및 전자 소자부의 제조 방법
KR20080031115A (ko) * 2006-10-03 2008-04-08 세이코 엡슨 가부시키가이샤 발광 장치 및 전자 기기
JP2011124160A (ja) * 2009-12-11 2011-06-23 Canon Inc 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040015360A (ko) * 2002-01-15 2004-02-18 세이코 엡슨 가부시키가이샤 전자 소자부의 배리어성 박막 밀봉 구조, 표시 장치, 전자기기, 및 전자 소자부의 제조 방법
KR20080031115A (ko) * 2006-10-03 2008-04-08 세이코 엡슨 가부시키가이샤 발광 장치 및 전자 기기
JP2011124160A (ja) * 2009-12-11 2011-06-23 Canon Inc 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421903A (zh) * 2021-06-18 2021-09-21 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示面板、显示装置
CN113421903B (zh) * 2021-06-18 2023-11-10 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示面板、显示装置

Also Published As

Publication number Publication date
KR102218650B1 (ko) 2021-02-23

Similar Documents

Publication Publication Date Title
KR102117612B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102093393B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102048926B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP6986115B2 (ja) 有機発光表示装置及びその製造方法
US9711756B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR101420332B1 (ko) 유기 발광 디스플레이 장치
KR102113175B1 (ko) 유기 발광 표시 장치
KR102129035B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102108359B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102021029B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102218650B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102273054B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant