KR20200062742A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200062742A
KR20200062742A KR1020180148496A KR20180148496A KR20200062742A KR 20200062742 A KR20200062742 A KR 20200062742A KR 1020180148496 A KR1020180148496 A KR 1020180148496A KR 20180148496 A KR20180148496 A KR 20180148496A KR 20200062742 A KR20200062742 A KR 20200062742A
Authority
KR
South Korea
Prior art keywords
transistor
threshold voltage
driving mode
display panel
display device
Prior art date
Application number
KR1020180148496A
Other languages
English (en)
Other versions
KR102616670B1 (ko
Inventor
류성빈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180148496A priority Critical patent/KR102616670B1/ko
Publication of KR20200062742A publication Critical patent/KR20200062742A/ko
Application granted granted Critical
Publication of KR102616670B1 publication Critical patent/KR102616670B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 표시 장치에 관한 발명으로, 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소가 배치되고, 상기 복수의 화소에 의해 영상이 표시되는 제 1 구동 모드 및 영상이 표시되지 않는 제2 구동 모드로 동작하는 표시 패널 및 표시 패널이 상기 제2 구동 모드에 접어든 것으로 판단되면 문턱 전압 보상 신호를 생성하여 상기 표시 패널에 인가되도록 제어하는 타이밍 컨트롤러를 포함한다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널의 각 화소를 구성하는 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압이 네거티브 극성으로 쉬프트된 것을 보상하여 표시 장치의 영상 품질의 저하를 최소화할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 휘도 저하로 인한 화질 저하 문제를 개선시키기 위한 표시 장치에 관한 것이다.
최근 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해왔고, 이에 부응하여 박형화, 경량화, 저소비 전력화의 우수한 성능을 지닌 여러 가지 다양한 표시 장치(Display Device)가 개발되고 있다.
이와 같은 표시 장치의 구체적인 예로는 액정 표시 장치(Liquid Crystal Display device; LCD), 플라즈마 표시 장치(Plasma Display Panel device; PDP), 전계 방출 표시 장치(Field Emission Display device; FED), 유기 발광 표시 장치(Organic Light Emitting Display device; OLED) 등을 들 수 있다.
상기의 표시 장치 중 유기 발광 표시 장치는 전자 주입 전극인 음극과 정공 주입 전극인 양극 사이에 형성된 발광층에 전하를 주입하여 전자와 정공이 엑시톤(excition)을 형성한 후, 이 엑시톤이 발광 재결합(radiative recombination)함으로써 빛을 내는 소자이다.
이러한 유기 발광 표시 장치는 플라스틱과 같은 유연한 기판(flexible substrate) 위에도 형성할 수 있을 뿐 아니라 자체 발광형이기 때문에 대조비(contrast ratio)가 크며, 응답시간이 수 마이크로초(㎲) 정도이므로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 비교적 낮은 전압으로 구동이 가능하므로 구동회로의 제작 및 설계가 용이한 장점을 가진다.
상기의 장점을 가지는 유기 발광 표시 장치는 공정 편차 등의 이유로 화소마다 구동 트랜지스터의 문턱 전압(Vth) 및 이동도(mobility)와 같은 특성 차이가 발생하고, 고전위 전압(VDD)의 전압 강하가 발생하여 발광 소자를 구동하는 전류량이 달라짐으로써 화소들 간에 휘도 편차가 발생하게 된다. 일반적으로, 초기의 구동 트랜지스터의 특성 차이로 인해 화면에 의도치 않았던 얼룩이나 무늬가 발생되는 문제점이 있고, 발광 소자를 구동하면서 발생하는 구동 트랜지스터의 열화로 인한 특성 차이는 표시 패널의 수명을 감소시키거나 잔상을 발생시키는 문제점이 있다.
이러한 화소 간 휘도 편차를 줄이기 위해 구동 트랜지스터의 게이트와 드레인 사이에 산화물 반도체 물질로 이루어진 트랜지스터를 연결하여 다이오드 연결 구조를 취함으로써 구동 트랜지스터의 문턱 전압 편차를 보상하는 방식이 제안되었다.
그러나, 구동 트랜지스터의 문턱 전압 편차를 보상하기 위해 부가된 산화물 반도체 물질로 이루어진 트랜지스터는 표시 장치가 소비 전력 감소를 위해 저속으로 구동되는 경우 산화물 반도체 물질의 특성에 따라 산화물 반도체 트랜지스터의 문턱 전압이 네거티브(Negative)로 쉬프트(shift)되는 현상이 발생한다. 이에 따라, 일반적인 표시 장치의 휘도가 저하되고 영상에 얼룩 및 암점이 생겨 표시 장치의 영상 품질이 저하되는 문제점이 있다.
이에, 본 발명의 발명자들은 표시 장치가 저속으로 구동될 때 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압을 보상할 수 있는 방법을 제안하였다.
본 발명이 해결하고자 하는 과제는 소비 전력을 감소시키기 위한 저속 구동 모드 시에 산화물 반도체 물질로 이루어진 트랜지스터의 특성 저하를 최소화할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소가 배치되고, 상기 복수의 화소에 의해 영상이 표시되는 제 1 구동 모드 및 영상이 표시되지 않는 제2 구동 모드로 동작하는 표시 패널 및 표시 패널이 상기 제2 구동 모드에 접어든 것으로 판단되면 문턱 전압 보상 신호를 생성하여 상기 표시 패널에 인가되도록 제어하는 타이밍 컨트롤러를 포함한다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널의 각 화소를 구성하는 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압이 네거티브 극성으로 쉬프트된 것을 보상하여 표시 장치의 영상 품질의 저하를 최소화할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 스위칭 트랜지스터, 구동 트랜지스터 및 상기 구동 트랜지스터의 게이트와 드레인 사이에 연결된 보상 트랜지스터를 포함하여 이루어진 복수의 화소가 배열되는 표시 패널, 보상 트랜지스터에 제1 문턱 전압 보상 신호를 인가하는 게이트 구동부, 보상 트랜지스터에 제2 문턱 전압 보상 신호를 인가하는 데이터 구동부 및 표시 패널이 영상을 표시하지 않는 구동 모드 시에 상기 제1 문턱 전압 보상 신호 및 상기 제2 문턱 전압 보상 신호를 생성하여 상기 게이트 구동부 및 상기 데이터 구동부 각각에 전달하는 타이밍 컨트롤러를 포함한다. 이에 따라, 본 발명의 다른 실시예에 따른 표시 장치는 구동 트랜지스터의 문턱 전압 편차를 보상하기 위해 배치된 보상 트랜지스터가 산화물 반도체 물질로 이루어짐으로써 발생하는 보상 문턱 전압 쉬프트 현상을 최소화하여 표시 장치의 휘도 변화를 최소화할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 표시 장치를 특정 주파수로 구동하는 노멀 구동 모드와 특정 주파수보다 낮은 주파수로 구동하는 저속 구동 모드를 포함하여 표시 장치를 구동시킴으로써 표시 장치의 소비 전력을 감소시킬 수 있다.
본 발명은 영상이 표시되지 않는 제2 구동 모드에서 산화물 반도체 물질로 이루어진 트랜지스터에 포지티브 바이어스(positive bias)가 인가되도록 구동 제어함으로써 산화물 반도체 물질를 포함하는 트랜지스터의 특성 저하를 최소화하여 표시 장치의 영상 품질 저하를 방지할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 블록도이다.
도 2는 본 발멸의 일 실시예에 따른 표시 장치의 화소 구조를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 저속 구동 모드를 설명하기 위한 스캔 신호의 파형도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 화소 회로를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치가 제2 구동 모드일 때 인가되는 신호를 나타내는 파형도이다.
도 6은 도 5의 신호가 인가된 경우 도 4의 화소 회로의 신호 흐름을 나타낸 회로도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 문턱 전압을 보상하는 방법을 나타낸 순서도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시 장치의 휘도 변화를 나타낸 예시도이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 표시 장치의 효과를 설명하기 위한 예시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 ‘직접’이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명에서 박막 트랜지스터(TFT)는 P 타입 또는 N 타입으로 구성될 수 있으며, 이하의 실시예에서는 설명의 편의를 위해 TFT를 N 타입으로 구성하여 설명한다. 또한, 펄스 형태의 신호를 설명함에 있어서, 게이트 하이 전압(VGH) 상태를 "하이 상태"로 정의하고, 게이트 로우 전압(VGL) 상태를 "로우 상태"로 정의한다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 블록도이다. 도 2는 본 발멸의 일 실시예에 따른 표시 장치의 화소 구조를 개략적으로 도시한 단면도이다.
먼저, 도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000)는 표시 패널(100), 게이트 구동부(200), 데이터 구동부(300) 및 타이밍 컨트롤러(400)를 포함한다.
표시 패널(100)은 복수 개의 화소(P)들이 배열되고, 각각의 화소(P)들이 표시하는 계조를 기반으로 영상(image)을 표시한다. 복수 개의 화소(P)는 제1 방향으로 배치된 n개의 게이트 라인(GL1, …, GLn) 및 제1 방향과 다른 방향으로 배치된 m개의 데이터 라인(DL1, …, DLm)과 전기적으로 연결된다. 이에, 복수 개의 화소(P)는 게이트 라인(GL1, …, GLn)과 데이터 라인(DL1, …, DLm)을 통해 인가된 스캔 신호, 데이터 전압 및 초기화 전압에 의해 영상을 표시한다.
표시 패널(100)은 복수 개의 화소(P)를 통해 영상을 표시하는 영상 온(ON) 모드, 즉 제1 구동 모드와 영상이 표시되지 않는 영상 오프(OFF) 모드, 즉 제2 구동 모드를 포함할 수 있다. 여기서, 제2 구동 모드는 표시 패널(100)에 전원이 인가되지 않아 완전히 오프된 경우가 아니고, 표시 패널(100)에 전원이 인가된 상태이긴 하나 외부에서 시인하기로 블랙 화면인 상태로, 사용자가 기기를 사용하지 않는 상태로 정의될 수 있다. 즉, 제2 구동 모드는, 예를 들어, 사용자가 기기를 충전하는 경우 또는 주머니나 가방에 기기를 보관하는 경우일 수 있다. 다만, 본 발명의 일 실시예에 따른 표시 장치(1000)의 표시 패널(100)은 제2 구동 모드에서도 해당 게이트 라인을 통해 스캔 신호를 인가받을 수 있다. 보다 구체적으로, 표시패널(100)의 제2 구동 모드에서 화소(P)를 구성하는 산화물 반도체 물질로 이루어진 트랜지스터에 해당 게이트 라인을 통해 스캔 신호를 인가받을 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치(1000)는 산화물 반도체 물질로 이루어진 트랜지스터가 저속 구동 시 홀딩 구간에서 문턱 전압의 특성이 네거티브로 쉬프트되는 것을 보상할 수 있다. 이에 대한 보다 상세한 설명은 다음 도 5 및 도 6을 참조하여 보다 상세히 살펴보기로 한다.
타이밍 컨트롤러(400)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(100)의 크기 및 해상도에 적합하게 처리하여 데이터 구동부(300)에 공급한다. 타이밍 컨트롤러(400)는 외부로부터 입력되는 동기 신호(SYNC)들, 예를 들어, 도트 클럭신호(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용해 다수의 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성한다. 타이밍 컨트롤러(400)는 생성된 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 게이트 구동부(200) 및 데이터 구동부(300)에 각각 공급함으로써, 게이트 구동부(200) 및 데이터 구동부(300)를 제어한다.
타이밍 컨트롤러(400)는 표시 패널(100)이 제2 구동 모드에 접어든 것으로 판단되면 표시 패널(100)의 화소(P)를 구성하는 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압이 네거티브(negative) 극성으로 쉬프트된 것을 보상하기 위한 문턱 전압 보상 신호를 생성하여 인가할 수 있다. 여기서, 문턱 전압 보상 신호는 산화물 반도체 물질로 이루어진 트랜지스터의 게이트에 인가되는 턴온된 스캔 신호 및 제2 구동 모드 시 초기화 전압이 0V 유지되도록 하는 제어 신호를 포함할 수 있다. 이때, 산화물 반도체 물질로 이루어진 트랜지스터의 게이트에 인가되는 턴온된 스캔 신호는 제1 문턱 전압 보상 신호라 할 수 있고, 초기화 전입이 0V 유지되도록 하는 제어 신호는 제2 문턱 전압 보상 신호라 할 수 있다. 이때, 문턱 전압 보상 신호가 인가되는 시간은 저속 구동 모드 시 동작한 프레임(frame) 수를 카운트(count)한 값을 상쇄한 시간과 동일할 수 있다.
게이트 구동부(200)는 타이밍 컨트롤러(400)로부터 공급된 게이트 제어 신호(GCS)에 따라 n개의 게이트 라인(GL1, …, GLn)에 게이트 신호를 공급한다. 여기서, 게이트 신호는 적어도 하나의 스캔 신호(SCAN) 및 발광 제어 신호(EM)를 포함한다. 게이트 구동부(200)는 표시 패널(100)이 제2 구동 모드에 접어들면 해당 게이트 라인에 연결된 화소(P)에 스캔 신호를 인가한다. 보다 구체적으로, 게이트 구동부(200)는 표시 패널(100)이 제2 구동 모드에 접어들면 산화물 반도체 물질로 이루어진 트랜지스터에 턴온된 스캔 신호를 인가할 수 있다. 도 1에서는 게이트 구동부(200)가 표시 패널(100)의 외측에 배치되는 것으로 도시하였으나, 게이트 구동부(200)는 표시 패널(100)에 내장되어 배치될 수 있다. 즉, 게이트 구동부(200)는 게이트 인 패널(Gate In Panel: GIP) 방식으로 표시 패널(100)의 비표시 영역의 일측 또는 양측에 배치될 수도 있다.
데이터 구동부(300)는 타이밍 컨트롤러(400)로부터 공급된 데이터 제어 신호(DCS)에 따라 영상 데이터(RGB)를 데이터 전압(Vdata)으로 변환하고, 변환된 데이터 전압(Vdata)을 m개의 데이터 라인(DL1, …, DLm)을 통해 화소(P)에 공급한다. 데이터 구동부(300)는 타이밍 컨트롤러(400)로부터 초기화 전압이 0V 유지되도록 하는 제어 신호가 인가되면 제2 구동 모드 시 화소(P)의 초기화 전압이 0V 유지하도록 신호를 인가한다. 한편, 본 발명의 일 실시예에서는 초기화 전압이 데이터 구동부(300)에서 인가되는 것으로 설명하였으나, 이에 제한되지 않는다. 즉, 도 1의 표시 패널(100)은 n개의 게이트 라인(GL1, …, GLn) 및 m개의 데이터 라인(DL1, …, DLm)이 배치되는 것으로 도시하였으나, 복수의 초기화 라인 및 발광 신호 라인이 더 배치될 수도 있다. 이에, 도시하지는 않았으나, 도 1의 표시 장치(1000)는 초기화 라인에 초기화 전압을 공급하는 초기화 전압 구동부 및 발광 신호 라인에 발광 신호를 인가하는 발광 제어 구동부를 더 포함할 수 있다.
이러한 본 발명의 일 실시예에 따른 표시 장치(1000)의 화소(P)는 유기 발광 소자를 포함한다. 본 발명의 일 실시예에서는 표시 장치(1000)의 화소(P)가 유기 발광 소자를 포함하는 것으로 설명하였으나, 이에 제한되지 않는다. 즉, 본 발명은 유기 발광 표시 장치뿐만 아니라 퀀텀닷 발광 표시 장치(QLED) 또는 이외의 다양한 표시 장치(예를 들어, 액정 표시 장치)에 적용될 수 있다. 보다 구체적으로, 본 발명의 일 실시예는 산화물 반도체로 이루어진 트랜지스터의 문턱 전압(Vth)의 쉬프트 현상으로 발생되는 문제점을 개선하기 위한 발명이므로, 화소(P)를 이루는 화소 회로 구성 중 산화물 반도체로 이루어진 트랜지스터를 포함하는 표시 장치에 모두 적용될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(1000)의 화소(P) 각각은 유기 발광 소자 및 유기 발광 소자의 구동을 제어하는 화소 회로를 포함한다. 유기 발광 소자는 애노드, 캐소드 및 애노드와 캐소드 사이의 발광층으로 이루어진다. 화소 회로는 스위칭 트랜지스터, 구동 트랜지스터 및 커패시터를 포함한다. 보다 구체적으로, 구동 트랜지스터는 커패시터에 충전된 데이터 전압에 따라 유기 발광 소자에 공급되는 전류량을 제어하여 유기 발광 소자의 발광량을 조절하고, 스위칭 트랜지스터는 게이트 라인(GL)을 통해 공급되는 스캔 신호(SCAN)를 수신하여 데이터 전압(Vdata)을 커패시터에 충전한다.
한편, 본 발명의 일 실시예에 따른 표시 장치(1000)는 화소 회로의 구동 트랜지스터 및 스위칭 트랜지스터 각각을 구성하는 액티브층이 서로 다른 반도체 물질로 구성될 수 있다. 이와 같이 하나의 화소 회로에서 구동 트랜지스터 및 스위칭 트랜지스터 각각이 서로 다른 반도체 물질로 이루어진 트랜지스터 구성을 멀티 타입의 트랜지스터 구성이라 지칭될 수 있다.
보다 구체적으로, 본 발명의 일 실시예에 따른 표시 패널(100)의 화소 구조를 보다 상세히 살펴보면 다음과 같다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(100)은 기판(110), 버퍼층(111), 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(130), 스토리지 커패시터(140) 및 애노드(150)를 포함할 수 있다. 이때, 제1 박막 트랜지스터(120)와 제2 박막 트랜지스터(130)는 서로 다른 반도체 물질로 이루어질 수 있고, 제1 박막 트랜지스터(120)는 구동 트랜지스터일 수 있으며, 제2 박막 트랜지스터(130)는 스위칭 트랜지스터일 수 있다.
기판(110)은 표시 패널(100)의 다양한 구성 요소들을 지지한다. 기판(110)은 유리 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(polyimide: PI)로 이루어질 수 있다.
버퍼층(111)은 기판(110)의 전체 표면 위에 형성될 수 있다. 버퍼층(111)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 버퍼층(111)은 버퍼층(111) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(111)으로부터 유출되는 알칼리 성분 등을 차단하는 역할을 수행할 수 있다. 이러한 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 따라 생략될 수 있다.
제1 박막 트랜지스터(120)는 버퍼층(111) 상에 배치될 수 있다. 제1 박막 트랜지스터(120)는 제1 액티브층(121), 제1 게이트 전극(124), 제1 소스 전극(122) 및 제1 드레인 전극(123)을 포함할 수 있다.
버퍼층(111) 상에는 제1 박막 트랜지스터(120)의 제1 액티브층(121)이 배치될 수 있다. 제1 액티브층(121)은 저온 폴리 실리콘(Low Temperature Poly-Silicon: LTPS)을 포함할 수 있다. 폴리 실리콘 물질은 이동도가 높아 에너지 소비 전력이 낮고 신뢰성이 우수하므로 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 구동부 및/또는 멀티플렉서(MUX)에 적용될 수 있으며, 본 발명의 일 실시예에 따른 표시 장치(1000)에서 구동 트랜지스터의 액티브층으로 적용될 수 있으나, 이에 제한되지는 않는다. 예를 들면, 표시 장치의 특성에 따라 스위칭 트랜지스터의 액티브층으로 저온 폴리 실리콘이 적용될 수도 있다. 제1 액티브층(121)은 제1 박막 트랜지스터(120)의 구동 시 채널이 형성되는 제1 채널 영역(121a), 제1 채널 영역(121a) 양 측의 제1 소스 영역(121b) 및 제1 드레인 영역(121c)을 포함할 수 있다.
제1 박막 트랜지스터(120)의 제1 액티브층(121) 상에는 게이트 절연층(112)이 배치될 수 있다. 제1 게이트 절연층(112)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 제1 게이트 절연층(112)에는 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제1 드레인 전극(123) 각각이 제1 박막 트랜지스터(120)의 제1 액티브층(121)의 제1 소스 영역(121b) 및 제1 드레인 영역(121c) 각각에 연결되기 위한 컨택홀을 포함할 수 있다.
제1 게이트 절연층(112) 상에 제1 박막 트랜지스터(120)의 제1 게이트 전극(124) 및 스토리지 커패시터(140)의 제1 커패시터 전극(141)이 배치될 수 있다. 제1 게이트 전극(124) 및 제1 커패시터 전극(141)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 제1 게이트 전극(124)은 제1 박막 트랜지스터(120)의 제1 액티브층(121)의 제1 채널 영역(121a)과 중첩되도록 제1 게이트 절연층(112) 상에 형성될 수 있다. 제1 커패시터 전극(141)은 제1 게이트 전극(124)과 동일한 물질로 형성될 수 있다. 제1 커패시터 전극(141)은 표시 장치(1000)의 구동 특성, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.
제1 게이트 절연층(112), 제1 게이트 전극(124) 및 제1 커패시터 전극(141) 상에 층간 절연층(113)이 배치될 수 있다. 층간 절연층(113)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 층간 절연층(113)에는 제1 박막 트랜지스터(120)의 제1 액티브층(121)의 제1 소스 영역(121b) 및 제1 드레인 영역(121c)을 노출시키기 위한 컨택홀이 형성될 수 있다.
층간 절연층(113) 상에 제1 소스 전극(122), 제1 드레인 전극(123) 및 제2 커패시터 전극(142)이 형성될 수 있다. 제1 소스 전극(122) 및 제1 드레인 전극(123)은 층간 절연층(113) 및 제1 게이트 절연층(112)에 형성된 컨택홀을 통해 제1 액티브층(121)과 연결될 수 있다. 제2 커패시터 전극(142), 제1 소스 전극(122) 및 제1 드레인 전극(123)은 도전성 금속 물질로 이루어진 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들면, 제2 커패시터 전극(142), 제1 소스 전극(122) 및 제1 드레인 전극(123)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 이러한 제1 박막 트랜지스터(120)의 소스 전극(122), 제1 드레인 전극(123) 및 제2 커패시터 전극(142)은 동일한 공정으로 형성될 수 있다.
층간 절연층(113), 제2 커패시터 전극(142), 제1 소스 전극(122) 및 제1 드레인 전극(123) 상에는 분리 절연층(160)이 배치될 수 있다. 분리 절연층(160)에는 제1 소스 전극(122) 및 제1 드레인 전극(123)의 적어도 일부를 노출시키기 위한 컨택홀이 형성될 수 있다. 분리 절연층(160)은 제2 박막 트랜지스터(130)와 제1 박막 트랜지스터(120) 사이에 배치되어 제2 박막 트랜지스터(130)와 제1 박막 트랜지스터(120)를 분리시킬 수 있다. 분리 절연층(160)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.
분리 절연층(160) 상에는 제2 박막 트랜지스터(130)의 제2 액티브층(131)이 배치될 수 있다. 제2 박막 트랜지스터(130)는 제2 액티브층(131), 제2 게이트 전극(134), 제2 소스 전극(132) 및 제2 구동 모드레인 전극(133)을 포함할 수 있다.
제2 액티브층(131)은 산화물 반도체로 이루어질 수 있다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이다. 이에 따라, 산화물 반도체 물질은 오프(off) 상태에서 전자가 밴드갭을 넘어가지 못하기 때문에 산화물 반도체 물질로 이루어진 제2 액티브층(131)은 오프-전류(off current)가 낮다. 따라서, 산화물 반도체로 이루어진 액티브층을 포함하는 제2 박막 트랜지스터(130)는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 트랜지스터에 적합할 수 있으나, 이에 제한되지는 않는다. 즉, 표시 장치의 특성에 따라 산화물 반도체 물질로 이루어진 트랜지스터가 구동 트랜지스터로 적용될 수도 있다. 한편, 제2 액티브층(131)이 금속 산화물, 예를 들어 IGZO(Indium-Gallium-Zinc-Oxide), IZO(Indium-Zinc-Oxide) 또는 IGO(Indium-Gallium-Oxide) 등으로 이루어질 수 있다.
제2 액티브층(131) 상에는 제2 게이트 절연층(114)이 배치될 수 있다. 제2 게이트 절연층(114)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.
제2 게이트 절연층(114) 상에는 제2 게이트 전극(134)이 배치될 수 있다. 제2 게이트 전극(134)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 제2 게이트 전극(134)은 제2 액티브층(131) 및 제2 게이트 절연층(114)과 중첩되도록 패터닝될 수 있다.
분리 절연층(160), 제2 액티브층(131), 제2 게이트 전극(134) 상에는 보호층(115)이 배치될 수 있다. 보호층(115)에는 제1 박막 트랜지스터(120)의 제1 드레인 전극(123) 및 제2 박막 트랜지스터(130)의 제2 액티브층(131)을 노출시키기 위한 컨택홀이 형성될 수 있다. 보호층(115)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.
보호층(115) 상에는 연결 전극(170), 제2 소스 전극(132), 제2 구동 모드레인 전극(133) 및 제3 커패시터 전극(143)이 배치될 수 있다. 연결 전극(170)은 분리 절연층(160) 및 보호층(115)에 형성된 컨택홀을 통하여 제1 드레인 전극(123)과 전기적으로 연결될 수 있으나, 이에 제한되지 않는다. 예를 들면, 연결 전극(170)은 분리 절연층(160) 및 보호층(115)에 형성된 컨택홀을 통하여 제1 소스 전극(122)과 전기적으로 연결될 수도 있다. 제3 커패시터 전극(143)은 분리 절연층(160) 및 보호층(115)에 형성된 컨택홀을 통하여 제2 커패시터 전극(142)과 전기적으로 연결될 수 있다. 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 구동 모드레인 전극(133)은 보호층(115)에 형성된 컨택홀을 통해 제2 액티브층(131)과 연결될 수 있다. 제3 커패시터 전극(143), 연결 전극(170), 제2 소스 전극(132) 및 제2 구동 모드레인 전극(133)은 동일한 공정에서 형성될 수 있다.
제2 소스 전극(132), 제2 구동 모드레인 전극(133), 연결 전극(170), 제3 커패시터 전극(143) 및 보호층(115) 상에는 평탄화층(116)이 배치될 수 있다. 평탄화층(116)은 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(130) 및 스토리지 커패시터(140)의 상부를 평탄화하기 위한 유기물질로 이루어질 수 있다. 평탄화층(116)에는 제2 구동 모드레인 전극(133)을 노출시키기 위한 컨택홀이 형성될 수 있다.
평탄화층(116) 상에는 유기 발광 소자의 애노드 전극(150)이 배치될 수 있다. 애노드 전극(150)은 평탄화층(116)에 형성된 컨택홀을 통하여 제2 구동 모드레인 전극(133)과 전기적으로 연결될 수 있다. 애노드 전극(150)은 평탄화층(116)에 형성된 컨택홀을 통하여 제2 박막 트랜지스터(130)와 전기적으로 연결될 수 있다. 본 발명의 일 실시예에 따른 표시 장치(1000)는 상부 발광(Top Emission) 방식의 표시 장치를 실시예로 설명하고 있으나, 하부 발광(Bottom Emission) 방식의 표시 장치인 경우 평탄화층(116) 상에 캐소드 전극이 배치될 수 있다.
애노드 전극(150) 및 뱅크층(117) 상에는, 도시하지는 않았으나, 유기 발광층이 배치되고, 유기 발광층 상에는 캐소드 전극이 배치되며, 캐소드 전극 상에는 수분 침투를 억제하는 봉지부가 더 배치될 수 있다.
이와 같이 본 발명의 일 실시예에 따른 표시 장치(1000)는 산화물 반도체 물질로 액티브층이 이루어진 산화물 반도체 트랜지스터가 사용될 수 있다.
한편, 표시 장치의 소비 전력을 감소시키기 위한 하나의 방법으로 구동 주파수를 가변하면서 구동하는 방법이 있다. 예를 들어, 주파수 가변 구동 방법은 계조의 변화가 상대적으로 큰 영상은 특정 구동 주파수, 예를 들어, 60Hz로 구동하고, 계조의 변화가 상대적으로 작은 영상은 특정 구동 주파수보다 낮은 주파수, 예를 들어, 1Hz로 표시 장치를 구동하는 방식을 일컫는다. 이와 같이 표시 장치의 소비 전력 감소를 위해 특정 구동 주파수보다 낮은 주파수로 구동하는 것을 배리어블 리프레쉬 레이트(Variable Refresh Rate: VRR) 구동 모드(이하 '저속 구동 모드'라 함.)라 한다. 보다 구체적으로, 저속 구동 모드는 1초 동안 60개의 프레임(frame)보다 적은 개수의 프레임을 출력하도록 표시 장치(1000)를 구동하는 것을 의미한다. 예를 들어, 저속 구동 모드는 1초 동안 1 프레임만을 출력하도록 구동되는 모드를 의미할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 저속 구동 모드를 설명하기 위한 스캔 신호의 파형도이다.
도 3을 참조하기 전에, 본 발명의 일 실시예에 따른 표시 장치(1000)의 표시 패널(100)은 영상이 표시되는 제1 구동 모드와 전원은 인가되되 외부에서 시인하기로 영상이 표시되지 않고 블랙 상태인 제2 구동 모드를 포함하여 구동될 수 있다. 제1 구동 모드는 특정 구동 주파수로 구동하는 노멀 구동 모드와 소비 전력 감소를 위해 특정 구동 주파수보다 낮은 주파수로 구동하는 저속 구동 모드를 포함할 수 있다.
도 3을 참조하면, 저속 구동 모드는 단위 시간 동안 수평 홀딩 구간(Ph)을 길게 제어하고, 리프레시 구간(Pr)을 짧게 제어할 수 있다. 여기서, 수평 홀딩 구간(Ph)이란, 유기 발광 소자들 각각에 연결된 m개의 데이터 라인(DL1, …, DLm)들을 통해 데이터 전압(Vdata)이 공급되지 않고 기준 전압(Vref)이 인가되더라도 유기 발광 소자들이 발광하는 기간이다. 리프레시 구간(Pr)은 수평 홀딩 구간(Ph) 동안 유기 발광 소자가 발광할 수 있도록 유기 발광 소자에 초기화 전압(VINI)을 인가하는 초기화 기간, 유기 발광 소자의 구동 TFT의 문턱 전압(Vth)을 샘플링 또는 센싱하는 샘플링 기간 및 유기 발광 소자에 연결된 커패시터에 데이터 전압(Vdata)을 저장하는 프로그래밍 기간을 포함한다.
예를 들어, 저속 구동 모드에서 1초 시간 중 리프레시 구간(Pr)을 16.6밀리초(이하, msec) 동안 유지하고, 수평 홀딩 구간(Ph)을 983.4msec 동안 유지할 수 있다.
도 3을 참조하면, 게이트 신호는 리프레시 구간(Pr) 동안 n개의 게이트 라인(GL1, …, GLn) 각각에 순차적으로 시프트 되어 화소(P)에 공급된다. 구체적으로, 게이트 신호는 제1 게이트 라인(GL1)부터 제n 게이트 라인(GLn)까지 리프레시 구간(Pr) 동안 순차적으로 쉬프트(shift)되어 공급된다.
이에 따라, 리프레시 구간(Pr)에서 샘플링하고 프로그래밍한 데이터 전압에 의해 수평 홀딩 구간(Ph) 동안 발광한다.
이와 같은 저속 구동 모드를 포함하여 구동되는 본 발명의 일 실시예에 따른 표시 장치의 화소 회로에 대해 보다 상세히 살펴보면 다음 도 4와 같다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 화소 회로를 나타내는 회로도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000)의 화소 회로는 제1 내지 제6 트랜지스터(T1~T6), 유기 발광 소자(OD) 및 스토리지 커패시터(Cst)를 포함한다.
제1 트랜지스터(T1)는 해당 행의 제2 게이트 라인에 인가된 제2 스캔 신호(SCAN2)에 응답하여 턴-온되고, 이에 따라 데이터 라인(DATA)을 통해 제공된 데이터 전압(Vdata)이 제2 트랜지스터(T2)에 인가될 수 있다. 이러한 제1 트랜지스터(T1)는 스위칭 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 드레인은 데이터 라인(DATA)에 연결되고, 게이트는 제2 게이트 라인에 연결되며, 소스는 제2 트랜지스터(T2)의 소스, 즉, 제2 노드(N2)에 연결된다.
제2 트랜지스터(T2)는 게이트-소스 간 전압(Vgs)에 의해 유기 발광 소자(OD)에 인가되는 발광 전류를 제어한다. 이러한 제2 트랜지스터(T2)는 구동 트랜지스터일 수 있다. 제2 트랜지스터(T2)의 게이트는 제1 노드(N1)에 연결되고, 드레인은 제3 노드(N3)에 연결된다.
제3 트랜지스터(T3)는 제2 트랜지스터(T2)의 게이트 및 드레인 사이, 즉, 제1 노드(N1)와 제3 노드(N3) 사이에 연결된다. 이와 같이 제3 트랜지스터(T3)는 제1 노드(N1)와 제3 노드(N3) 사이에 다이오드 연결(diode connection)됨으로써 제2 트랜지스터(T2)의 문턱 전압(Vth)을 샘플링할 수 있다.
제4 트랜지스터(T4)는 제n 발광 제어 라인(n은 2 이상의 자연수)을 통해 인가된 제n 발광 제어 신호(EM[n], n은 2 이상의 자연수)에 응답하여 고전위 전압(VDDEL)과 제2 트랜지스터(T2) 간의 전류 경로를 제어한다. 제4 트랜지스터(T4)의 게이트는 제n 발광 제어 라인에 연결되고, 드레인은 고전위 전압(VDDEL)에 연결되며, 소스는 제2 트랜지스터(T2)의 드레인, 즉, 제3 노드(N3)에 연결된다.
제5 트랜지스터(T5)는 제n-1 발광 제어 라인을 통해 인가된 제n-1 발광 제어 신호(EM[n-1])에 응답하여 유기 발광 소자(OD)와 제2 트랜지스터(T2) 간의 전류 경로를 제어한다. 이러한 제5 트랜지스터(T5)의 게이트는 제n-1 발광 제어 라인에 연결되고, 소스는 유기 발광 소자(OD)의 애노드, 즉, 제5 노드(N5)에 연결되며, 드레인은 제2 트랜지스터(T2)의 소스, 즉 제2 노드(N2)에 연결된다.
유기 발광 소자(OD)는 제2 트랜지스터(T2)로부터 공급되는 발광 전류에 의해 발광한다. 이러한 유기 발광 소자(OD)의 애노드는 제5 노드(N5)에 연결되고, 캐소드는 저전위 전압(VSSEL)에 연결된다.
제6 트랜지스터(T6)는 해당 행의 제1 게이트 라인을 통해 인가된 제1 스캔 신호(SCAN1)에 응답하여 턴-온되고, 이에 따라 초기화 전압(VINI)이 제4 노드(N4) 및 제5 노드(N5)에 인가될 수 있다. 이러한 제6 트랜지스터(T6)의 게이트는 제1 게이트 라인에 연결되고, 드레인은 초기화 전압(VINI)에 연결되며, 소스는 제4 노드(N4) 및 제5 노드(N5)에 연결된다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 제4 노드(N4) 사이에 접속된다. 스토리지 커패시터(Cst)는 제2 트랜지스터(T2)의 게이트 전압과 문턱 전압(Vth)을 다음 리프레쉬 프레임까지 저장하여 유지하게 된다.
이와 같이 구성된 본 발명의 일 실시예에 따른 표시 장치(1000)의 화소 회로는 공정 편차 등의 이유로 화소마다 구동 트랜지스터인 제2 트랜지스터(T2)의 문턱 전압(Vth)의 특성 차이가 발생하고 고전위 전압(VDDEL)의 전압 강하가 발생하여 유기 발광 소자(OD)를 구동하는 전류량이 달라짐으로써 화소들 간에 문턱 전압의 편차가 발생할 수 있다. 이와 같은 화소들 간 문턱 전압 편차를 보상하기 위해 본 발명의 일 실시예에 따른 표시 장치(1000)의 화소 회로는 제3 트랜지스터(T3)를 산화물 반도체 물질로 이루어진 트랜지스터로 구성함으로써 제2 트랜지스터(T2) 문턱 전압(Vth)을 샘플링하여 문턱 전압의 편차를 보상하도록 하였다. 이러한 제3 트랜지스터(T3)는 보상 트랜지스터일 수 있다.
그러나, 제3 트랜지스터(T3)는 저속 구동 모드에서 홀딩 시간(Ph)이 길어짐에 따라 산화물 반도체 물질로 이루어진 제3 트랜지스터(T3)의 문턱 전압 특성이 네거티브(Negative)로 쉬프트(shift)되는 현상이 나타나게 된다. 즉, 제3 트랜지스터(T3)에 홀딩 구간(Ph)동안 게이트 전극에 네거티브 극성의 턴-오프 전압이 인가됨에 따라 시간이 경과함에 따라 산화물 반도체 물질의 특성상 제3 트랜지스터(T3)의 문턱 전압 특성이 감소하는 측으로 쉬프트된다. 이에 따라, 표시 장치(1000)의 휘도가 감소되고 영상에 얼룩 및 암점이 발생되는 문제가 발생할 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(1000)는 홀딩 기간(Ph)에 제3 트랜지스터(T3)의 문턱 전압 특성이 네거티브로 쉬프트된 현상을 보상하기 위해 표시 패널(100)을 사용하지 않는 환경, 즉 제2 구동 모드일 때 제3 트랜지스터(T3)의 문턱 전압 특성이 포지티브(Positive) 특성으로 쉬프트되도록 보상하는 방법을 제안하고자 한다.
도 5는 본 발명의 일 실시예에 따른 표시 장치가 제2 구동 모드일 때 인가되는 신호를 나타내는 파형도이다. 도 6은 도 5의 신호가 인가된 경우 도 4의 화소 회로의 신호 흐름을 나타낸 회로도이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000)가 제2 구동 모드에 접어든 것으로 판단되면, 타이밍 컨트롤러(400)는 초기화 라인을 통해 초기화 전압을 0V 인가하고, 제1 게이트 라인을 통해 턴-온된 제1 스캔 신호(SCAN1)를 인가한다.
이와 같이 턴-온된 제1 스캔 신호(SCAN1)가 인가되면 제6 트랜지스터(T6)은 턴-온되고 산화물 반도체 물질로 이루어진 제3 트랜지스터(T3)에, 도 6에 도시된 바와 같이, 포지티브 바이어스(positive bias)가 인가될 수 있다. 이때, 제1 스캔 신호(SCAN1)가 턴온되는 시간은 저속 구동 모드 시 동작한 프레임 수를 카운팅한 값에 대응하는 시간일 수 있다.
이에 따라, 본 발명의 일 실시예에 따른 표시 장치(1000)는 제2 구동 모드에 접어들면 제1 스캔 신호(SCAN1)를 턴온하고, 초기화 전압을 0V인가함으로써 저속 구동 모드 시 홀딩 구간(Ph)이 길어짐에 따라 제3 트랜지스터(T3)의 문턱 전압이 네거티브 극성으로 쉬프트된 것을 포지티브 극성으로 보상할 수 있다.
이와 같이 본 발명의 일 실시예에 따른 표시 장치(1000)의 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압 보상 방법을 살펴보면 다음 도 7과 같다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 문턱 전압을 보상하는 방법을 나타낸 순서도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000의 타이밍 컨트롤러(400)는 외부로부터 영상 데이터(RGB) 및 동기 신호(SYNC)들이 입력되면 영상을 표시하기 위한 제1 구동 모드로 표시 패널(100)을 구동시킨다(S710).
이후, 저속 구동 모드에 접어든 것으로 판단되면(S720), 저속 구동 모드 시 동작한 프레임(frame) 수를 카운트(Count)한다(S730). 한편, 저속 구동 모드에 접어든 것으로 판단되지 않으면 제1 구동 모드로 표시 패널(100)을 구동시킨다. 또한, 도시하지 않았으나, 저속 구동 모드에 접어들지 않은 것으로 판단되는 경우 제2 구동 모드에 접어들었는지 판단할 수 있다.
이후, 제2 구동 모드에 접어들었는지 판단한다(S740). 판단 결과, 제2 구동 모드에 접어든 것으로 판단되면 문턱 전압 보상 신호를 인가한다(S750). 이때, 문턱 전압 보상 신호는 산화물 반도체 물질로 이루어진 트랜지스터에 포지티브 극성이 인가되도록 하는 턴-온된 제1 스캔 신호(SCAN1) 및 초기화 전압이 0V를 유지하도록 하는 제어 신호를 포함할 수 있다.
이후, 문턱 전압 보상 신호가 인가된 시간이 저속 구동 모드 시 카운트된 프레임 수를 상쇄한 시간과 동일한지 판단한다(S760). 판단 결과, 문턱 전압 보상 신호가 인가된 시간이 저속 구동 모드 시 카운트된 프레임 수를 상쇄한 시간과 동일하다고 판단되면 문턱 전압 보상 신호를 인가하지 않고 문턱 전압 보상을 완료한다(S770). 이때, 본 발명의 일 실시예에 따른 표시 장치(1000)를 포함하는 기기의 배터리가 완전히 충전된 경우에는 저속 구동 모드 시 카운트된 프레임 수에 상쇄한 시간만큼 문턱 전압 보상 신호가 인가될 수 있으나, 기기의 배터리가 완전히 충전되지 않은 경우 저속 구동 모드 시 카운트된 프레임 수에 상쇄한 시간만큼 문턱 전압 보상 신호가 인가되지 않을 수 있다. 이러한 경우 배터리 소모에 영향을 주지 않는 범위에서 일정 비율만큼 보상이 진행되도록 제어할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 표시 장치(1000)는 화소 회로를 구성하는 산화물 반도체 물질로 이루어진 트랜지스터가 저속 구동 모드 시 홀딩 구간이 길어짐으로 인해 네거티브 극성으로 쉬프트된 것을 제2 구동 모드 시에 보상하도록 구성된다. 기존의 제2 구동 모드는 전원은 인가되되 사용자에 의해 표시 장치(1000)가 사용되지 않은 상태이기 때문에 모든 신호가 턴-오프 또는 인가되지 않은 상태이다. 그러나, 본 발명의 일 실시예에 따른 표시 장치(1000)는 제2 구동 모드 시 산화물 반도체 물질로 이루어진 트랜지스터에 포지티브 극성을 인가해줌으로써 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압 특성 변화를 최소화하면서 배터리에 소모에 큰 영항을 주지 않으면서 문턱 전압 보상이 이루어질 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시 장치의 휘도 변화를 나타낸 예시도이다. 도 9a 및 도 9b는 본 발명의 일 실시예에 따른 표시 장치의 효과를 설명하기 위한 예시도이다.
일반적으로 저속 구동 모드 시에는 홀딩 구간(Ph)이 길어짐으로 인해 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압 특성이 네거티브 극성으로 쉬프트되고 이로 인해, 도 8a에 도시된 바와 같이, 표시 장치의 휘도가 저하된다. 이와 같이 표시 장치의 휘도가 저하되면, 도 9a에 도시된 바와 같이, 암점 및 얼룩이 형성되어 표시 장치의 영상 품질이 저하된다.
이에 본 발명의 일 실시예에 따른 표시 장치(1000)는 영상이 표시되지 않는 제2 구동 모드 시에 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압 특성이 포지티브 극성으로 쉬프트되도록 초기화 전압이 인가되는 초기화 라인과 연결된 트랜지스터 및 산화물 반도체 물질로 이루어진 트랜지스터의 게이트에 인가되는 스캔 신호가 턴-온되도록 한다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치(1000)는, 저속 구동 모드 시에 홀딩 구간(Ph)이 길어지더라도 저속 구동 모드 시 프레임 수에 상쇄한 시간만큼 문턱 전압이 이루어지도록 함으로써, 도 8b에 도시된 바와 같이, 표시 장치(1000)의 휘도 변화가 최소화될 수 있다. 이로 인해, 본 발명의 일 실시예에 따른 표시 장치(1000)는, 도 9b에 도시된 바와 같이, 암점 및 얼룩이 형성되지 않은 영상을 제공할 수 있다.
본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소가 배치되고, 상기 복수의 화소에 의해 영상이 표시되는 제 1 구동 모드 및 영상이 표시되지 않는 제2 구동 모드로 동작하는 표시 패널 및 표시 패널이 상기 제2 구동 모드에 접어든 것으로 판단되면 문턱 전압 보상 신호를 생성하여 상기 표시 패널에 인가되도록 제어하는 타이밍 컨트롤러를 포함할 수 있다.
본 발명의 다른 특징에 따르면, 복수의 화소 각각에 배치되는 화소 회로는 산화물 반도체 물질로 이루어진 트랜지스터를 포함할 수 있다.
본 발명의 또다른 특징에 따르면, 문턱 전압 보상 신호는 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압 특성이 포지티브 극성으로 쉬프트되도록 하는 신호일 수 있다.
본 발명의 또다른 특징에 따르면, 문턱 전압 보상 신호는 제2 구동 모드 시 턴-온된 스캔 신호인 제1 문턱 전압 보상 신호 및 제2 구동 모드 시 초기화 전압이 0V 유지되도록 하는 제어 신호인 제2 문턱 전압 보상 신호를 포함할 수 있다.
본 발명의 또다른 특징에 따르면, 제1 구동 모드는 특정 구동 주파수로 상기 표시 패널이 구동하는 노멀(normal) 구동 모드 및 특정 구동 주파수보다 낮은 구동 주파수로 상기 표시 패널이 구동하는 저속 구동 모드를 포함할 수 있다.
본 발명의 또다른 특징에 따르면, 문턱 전압 보상 신호는 저속 구동 모드 시 프레임 수를 카운트(count)한 값을 상쇄한 시간만큼 인가될 수 있다.
본 발명의 또다른 특징에 따르면, 복수의 화소 각각에 배치되는 화소 회로는 저온 실리콘 물질로 이루어진 트랜지스터 및 발광 소자를 더 포함할 수 있다.
본 발명의 또다른 특징에 따르면, 발광 소자는 유기 발광 소자일 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 스위칭 트랜지스터, 구동 트랜지스터 및 상기 구동 트랜지스터의 게이트와 드레인 사이에 연결된 보상 트랜지스터를 포함하여 이루어진 복수의 화소가 배열되는 표시 패널, 보상 트랜지스터에 제1 문턱 전압 보상 신호를 인가하는 게이트 구동부, 보상 트랜지스터에 제2 문턱 전압 보상 신호를 인가하는 데이터 구동부 및 표시 패널이 영상을 표시하지 않는 구동 모드 시에 제1 문턱 전압 보상 신호 및 상기 제2 문턱 전압 보상 신호를 생성하여 상기 게이트 구동부 및 데이터 구동부 각각에 전달하는 타이밍 컨트롤러를 포함할 수 있다.
본 발명의 다른 특징에 따르면, 제1 문턱 전압 보상 신호 및 제2 문턱 전압 보상 신호는 보상 트랜지스터에 포지티브 바이어스(positive bias)가 인가되도록 하는 신호일 수 있다.
본 발명의 또다른 특징에 따르면, 표시 패널이 영상을 표시하지 않는 구동 모드는 표시 패널에 전원은 인가되되 데이터 신호가 인가되지 않는 구동 모드일 수 있다.
본 발명의 또다른 특징에 따르면, 제1 문턱 전압 보상 신호는 구동 트랜지스터의 게이트에 인가되는 턴-온된 스캔 신호이고, 제2 문턱 전압 보상 신호는 초기화 전압이 0V 유지되도록 하는 제어 신호일 수 있다.
본 발명의 또다른 특징에 따르면, 제1 문턱 전압 보상 신호와 제2 문턱 전압 보상 신호는 표시 패널이 일반적으로 구동하는 특정 구동 주파수보다 낮은 구동 주파수로 구동된 시간동안 카운트된 프레임 수를 상쇄한 시간만큼 상기 보상 트랜지스터에 인가될 수 있다.
본 발명의 또다른 특징에 따르면, 보상 트랜지스터는 산화물 반도체 물질로 이루어질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1000: 표시장치
100: 표시 패널
200: 게이트 구동부
300: 데이터 구동부
400: 타이밍 컨트롤러

Claims (14)

  1. 복수의 화소가 배치되고, 상기 복수의 화소에 의해 영상이 표시되는 제 1 구동 모드 및 영상이 표시되지 않는 제2 구동 모드로 동작하는 표시 패널; 및
    상기 표시 패널이 상기 제2 구동 모드에 접어든 것으로 판단되면 문턱 전압 보상 신호를 생성하여 상기 표시 패널에 인가되도록 제어하는 타이밍 컨트롤러;를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 화소 각각에 배치되는 화소 회로는 산화물 반도체 물질로 이루어진 트랜지스터를 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 문턱 전압 보상 신호는 상기 산화물 반도체 물질로 이루어진 트랜지스터의 문턱 전압 특성이 포지티브 극성으로 쉬프트되도록 하는 신호인, 표시 장치.
  4. 제3항에 있어서,
    상기 문턱 전압 보상 신호는 상기 제2 구동 모드 시 턴-온된 스캔 신호인 제1 문턱 전압 보상 신호 및 상기 제2 구동 모드 시 초기화 전압이 0V 유지되도록 하는 제어 신호인 제2 문턱 전압 보상 신호를 포함하는, 표시 장치.
  5. 제3항에 있어서,
    상기 제1 구동 모드는 특정 구동 주파수로 상기 표시 패널이 구동하는 노멀(normal) 구동 모드 및 상기 특정 구동 주파수보다 낮은 구동 주파수로 상기 표시 패널이 구동하는 저속 구동 모드를 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 문턱 전압 보상 신호는 상기 저속 구동 모드 시 프레임 수를 카운트(count)한 값을 상쇄한 시간만큼 인가되는, 표시 장치.
  7. 제2항에 있어서,
    상기 복수의 화소 각각에 배치되는 화소 회로는 저온 폴리 실리콘 물질로 이루어진 트랜지스터 및 발광 소자를 더 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 발광 소자는 유기 발광 소자인, 표시 장치.
  9. 스위칭 트랜지스터, 구동 트랜지스터 및 상기 구동 트랜지스터의 게이트와 드레인 사이에 연결된 보상 트랜지스터를 포함하여 이루어진 복수의 화소가 배열되는 표시 패널;
    상기 보상 트랜지스터에 제1 문턱 전압 보상 신호를 인가하는 게이트 구동부;
    상기 보상 트랜지스터에 제2 문턱 전압 보상 신호를 인가하는 데이터 구동부; 및
    상기 표시 패널이 영상을 표시하지 않는 구동 모드 시에 상기 제1 문턱 전압 보상 신호 및 상기 제2 문턱 전압 보상 신호를 생성하여 상기 게이트 구동부 및 상기 데이터 구동부 각각에 전달하는 타이밍 컨트롤러;를 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 제1 문턱 전압 보상 신호 및 상기 제2 문턱 전압 보상 신호는 상기 보상 트랜지스터에 포지티브 바이어스(positive bias)가 인가되도록 하는 신호인, 표시 장치.
  11. 제10항에 있어서,
    상기 표시 패널이 영상을 표시하지 않는 구동 모드는 상기 표시 패널에 전원은 인가되되 데이터 신호가 인가되지 않는 구동 모드인, 표시 장치.
  12. 제10항에 있어서,
    상기 제1 문턱 전압 보상 신호는 상기 구동 트랜지스터의 게이트에 인가되는 턴-온된 스캔 신호이고, 상기 제2 문턱 전압 보상 신호는 초기화 전압이 0V 유지되도록 하는 제어 신호인, 표시 장치.
  13. 제12항에 있어서,
    상기 제1 문턱 전압 보상 신호와 상기 제2 문턱 전압 보상 신호는 상기 표시 패널이 일반적으로 구동하는 특정 구동 주파수보다 낮은 구동 주파수로 구동된 시간동안 카운트된 프레임 수를 상쇄한 시간만큼 상기 보상 트랜지스터에 인가되는, 표시 장치.
  14. 제9항에 있어서,
    상기 보상 트랜지스터는 산화물 반도체 물질로 이루어진, 표시 장치.
KR1020180148496A 2018-11-27 2018-11-27 표시 장치 KR102616670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180148496A KR102616670B1 (ko) 2018-11-27 2018-11-27 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180148496A KR102616670B1 (ko) 2018-11-27 2018-11-27 표시 장치

Publications (2)

Publication Number Publication Date
KR20200062742A true KR20200062742A (ko) 2020-06-04
KR102616670B1 KR102616670B1 (ko) 2023-12-20

Family

ID=71080769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180148496A KR102616670B1 (ko) 2018-11-27 2018-11-27 표시 장치

Country Status (1)

Country Link
KR (1) KR102616670B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114648948A (zh) * 2020-12-21 2022-06-21 乐金显示有限公司 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035109A (ko) * 2013-09-27 2015-04-06 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20160007759A (ko) * 2014-06-27 2016-01-21 엘지디스플레이 주식회사 구동 소자의 열화를 보상할 수 있는 유기발광 표시장치
KR20180003387A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 유기발광 표시장치 및 그의 구동 방법
KR20180064619A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035109A (ko) * 2013-09-27 2015-04-06 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20160007759A (ko) * 2014-06-27 2016-01-21 엘지디스플레이 주식회사 구동 소자의 열화를 보상할 수 있는 유기발광 표시장치
KR20180003387A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 유기발광 표시장치 및 그의 구동 방법
KR20180064619A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114648948A (zh) * 2020-12-21 2022-06-21 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
KR102616670B1 (ko) 2023-12-20

Similar Documents

Publication Publication Date Title
CN112863435B (zh) 具有像素驱动电路的电致发光显示面板
KR102570832B1 (ko) Oled 표시 장치 및 그의 구동 방법
KR102566551B1 (ko) 표시장치 및 그의 구동방법
US11127350B2 (en) Pixel circuit, active matrix organic light emitting diode display panel, display apparatus, and method of compensating threshold voltage of driving transistor
EP3367373B1 (en) Pixel and organic light emitting display device having the pixel
KR20230104084A (ko) 유기발광 표시장치 및 그의 구동 방법
US9159265B2 (en) Pixel, display device including the same, and driving method thereof
US20060007072A1 (en) Display device and driving method thereof
US20150154914A1 (en) Organic light emitting diode (oled) pixel, display device including the same and driving method thereof
KR102631675B1 (ko) 표시 장치
KR102548223B1 (ko) 유기발광 표시장치 및 그의 구동 방법
KR101676223B1 (ko) 유기발광 표시장치
JP2010008521A (ja) 表示装置
US20070195019A1 (en) Image display apparatus
KR102586974B1 (ko) 표시 장치
CN108010485B (zh) 有机发光二极管显示装置及驱动其的方法
KR20170122432A (ko) Oled 표시 장치 및 그의 구동 방법
KR20190040849A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102431625B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102457500B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102616670B1 (ko) 표시 장치
KR102470085B1 (ko) 유기 발광 표시 장치
KR102328441B1 (ko) 유기 발광 표시 장치
JP4049191B2 (ja) 画像表示装置
JP4049190B2 (ja) 画像表示装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant