KR20200061928A - Semiconductor device and method of sawing the same - Google Patents

Semiconductor device and method of sawing the same Download PDF

Info

Publication number
KR20200061928A
KR20200061928A KR1020180147783A KR20180147783A KR20200061928A KR 20200061928 A KR20200061928 A KR 20200061928A KR 1020180147783 A KR1020180147783 A KR 1020180147783A KR 20180147783 A KR20180147783 A KR 20180147783A KR 20200061928 A KR20200061928 A KR 20200061928A
Authority
KR
South Korea
Prior art keywords
scribe lane
semiconductor
semiconductor substrate
semiconductor device
semiconductor chips
Prior art date
Application number
KR1020180147783A
Other languages
Korean (ko)
Inventor
심현수
김윤성
김윤희
배병문
윤준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180147783A priority Critical patent/KR20200061928A/en
Publication of KR20200061928A publication Critical patent/KR20200061928A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

The present invention relates to a semiconductor device and a sawing method thereof. The semiconductor device can include a semiconductor substrate and a plurality of semiconductor chips. The semiconductor substrate can have a collision prevention groove formed along a scribe lane. The semiconductor chips are formed on an upper surface of the semiconductor substrate, and can be spaced apart from each other by the collision prevention groove. Therefore, during a grinding process after a sawing process, it is possible to prevent the corner parts of the semiconductor chips from colliding with each other. As a result, it is possible to fundamentally prevent cracks from occurring in the semiconductor chips.

Description

반도체 장치 및 그의 소잉 방법{SEMICONDUCTOR DEVICE AND METHOD OF SAWING THE SAME}SEMICONDUCTOR DEVICE AND METHOD OF SAWING THE SAME

본 발명은 반도체 장치 및 그의 소잉 방법에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 칩들 사이에 위치한 스크라이브 레인들을 갖는 반도체 장치, 및 이러한 반도체 장치를 스크라이브 레인을 따라 소잉하는 방법에 관한 것이다.The present invention relates to a semiconductor device and a sawing method thereof. More specifically, the present invention relates to a semiconductor device having scribe lanes located between semiconductor chips, and a method for sawing such a semiconductor device along a scribe lane.

일반적으로, 반도체 기판에 형성된 복수개의 반도체 칩들은 스크라이브 레인으로 구획될 수 있다. 반도체 기판이 스크라이브 레인을 따라 절단되어, 반도체 칩들이 반도체 기판으로부터 분리될 수 있다.In general, a plurality of semiconductor chips formed on a semiconductor substrate may be divided into scribe lanes. The semiconductor substrate is cut along the scribe lane, so that the semiconductor chips can be separated from the semiconductor substrate.

관련 기술들에 따르면, 반도체 기판을 다이 어태치 필름에 부착한 이후, 레이저를 스크라이브 레인으로 조사하여, 스크라이브 레인에 절단선을 형성할 수 있다. 반도체 칩들의 하부면을 그라인딩 공정을 통해서 부분적으로 제거하여, 반도체 칩들의 두께를 줄일 수 있다.According to related technologies, after attaching the semiconductor substrate to the die attach film, the laser may be irradiated with a scribe lane to form a cutting line in the scribe lane. The thickness of the semiconductor chips can be reduced by partially removing the lower surfaces of the semiconductor chips through a grinding process.

이러한 그라인딩 공정에 의해서 다이 어태치 필름에 부착된 반도체 칩들은 유동될 수 있다. 유동된 반도체 칩들, 특히 반도체 칩들의 모서리 부위들이 서로 충돌하여, 반도체 칩들에 크랙이 발생될 수 있다.The semiconductor chips attached to the die attach film may be flowed by the grinding process. The flow of the semiconductor chips, in particular, the corner portions of the semiconductor chips collide with each other, and cracks may be generated in the semiconductor chips.

본 발명은 그라인딩 공정 중에 반도체 칩들 간의 충돌을 방지할 수 있는 반도체 장치를 반도체 장치를 제공한다.The present invention provides a semiconductor device that can prevent a collision between semiconductor chips during a grinding process.

또한, 본 발명은 상기된 반도체 장치를 소잉하는 방법도 제공한다.Further, the present invention also provides a method for sawing the above-described semiconductor device.

본 발명의 일 견지에 따른 반도체 장치는 반도체 기판 및 복수개의 반도체 칩들을 포함할 수 있다. 상기 반도체 기판은 스크라이브 레인을 따라 형성된 충돌 방지홈을 가질 수 있다. 상기 반도체 칩들은 상기 반도체 기판의 상부면에 형성되어, 상기 충돌 방지홈에 의해 서로 이격될 수 있다.A semiconductor device according to one aspect of the present invention may include a semiconductor substrate and a plurality of semiconductor chips. The semiconductor substrate may have an anti-collision groove formed along the scribe lane. The semiconductor chips are formed on the upper surface of the semiconductor substrate, and may be spaced apart from each other by the collision prevention groove.

본 발명의 다른 견지에 따른 반도체 장치의 소잉 방법에 따르면, 반도체 칩들이 형성된 반도체 기판의 스크라이브 레인에 충돌 방지홈을 형성할 수 있다. 상기 스크라이브 레인을 따라 절단선을 형성할 수 있다.According to the sawing method of a semiconductor device according to another aspect of the present invention, an anti-collision groove may be formed in a scribe lane of a semiconductor substrate on which semiconductor chips are formed. A cutting line may be formed along the scribe lane.

상기된 본 발명에 따르면, 충돌 방지홈이 스크라이브 레인을 따라 형성되어 반도체 칩들이 충돌 방지홈에 의해 서로 이격되어 있을 수 있다. 따라서, 소잉 공정 이후 그라인딩 공정 중에, 반도체 칩들의 모서리 부위들이 서로 충돌하는 것을 방지할 수 있다. 결과적으로, 크랙이 반도체 칩들에 발생되는 것은 근원적으로 방지할 수 있다.According to the present invention described above, the anti-collision grooves are formed along the scribe lane, and the semiconductor chips may be spaced apart from each other by the anti-collision grooves. Therefore, during the grinding process after the sawing process, it is possible to prevent the corner portions of the semiconductor chips from colliding with each other. Consequently, it is possible to fundamentally prevent cracks from occurring in the semiconductor chips.

도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 평면도이다.
도 2는 도 1의 II-II'선을 따라 나타낸 단면도이다.
도 3 내지 도 6은 도 1에 도시된 반도체 장치를 소잉하는 방법을 순차적으로 나타낸 단면도들이다.1 is a plan view illustrating a semiconductor device according to an exemplary embodiment of the present invention.
2 is a cross-sectional view taken along line II-II' of FIG. 1.
3 to 6 are cross-sectional views sequentially illustrating a method of sawing the semiconductor device shown in FIG. 1.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

반도체 장치Semiconductor device

도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 평면도이고, 도 2는 도 1의 II-II'선을 따라 나타낸 단면도이다.1 is a plan view illustrating a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II' of FIG. 1.

도 1 및 도 2를 참조하면, 본 실시예에 따른 반도체 장치는 반도체 기판(110) 및 복수개의 반도체 칩(120)들을 포함할 수 있다.1 and 2, the semiconductor device according to the present exemplary embodiment may include a semiconductor substrate 110 and a plurality of semiconductor chips 120.

반도체 칩(120)들은 반도체 기판(110)의 상부면에 배치될 수 있다. 반도체 칩(120)들은 반도체 기판(110)의 스크라이브 레인(112)들에 의해 구획될 수 있다. 본 실시예에서, 스크라이브 레인(112)은 십자형 구조를 가질 수 있다.The semiconductor chips 120 may be disposed on the upper surface of the semiconductor substrate 110. The semiconductor chips 120 may be divided by scribe lanes 112 of the semiconductor substrate 110. In this embodiment, the scribe lane 112 may have a cross-shaped structure.

충돌 방지홈(114)이 스크라이브 레인(112)을 따라 형성될 수 있다. 충돌 방지홈(114)은 반도체 칩(120)들을 서로 이격시켜서, 후술하는 소잉 공정과 그라인딩 공정 중에 반도체 칩(120)들의 모서리들이 서로 충돌하는 것을 방지하는 기능을 가질 수 있다. 스크라이브 레인(112)이 십자형 구조를 가지므로, 충돌 방지홈(114)도 대략 십자형 구조를 가질 수 있다.The collision prevention groove 114 may be formed along the scribe lane 112. The collision prevention groove 114 may have a function of separating the semiconductor chips 120 from each other, thereby preventing edges of the semiconductor chips 120 from colliding with each other during a sawing process and a grinding process, which will be described later. Since the scribe lane 112 has a cross-shaped structure, the anti-collision groove 114 may also have a substantially cross-shaped structure.

본 실시예에서, 충돌 방지홈(114)은 스크라이브 레인(112)의 상부면에 형성될 수 있다. 충돌 방지홈(114)은 반도체 기판(110)의 하부면까지는 연장되지 않을 수 있다. 따라서, 충돌 방지홈(114)의 깊이는 반도체 칩(120)의 상부면으로부터 반도체 기판(110)의 하부면까지의 길이보다는 짧을 수 있다. 또한, 충돌 방지홈(114)은 동일한 폭을 가질 수 있다. 충돌 방지홈(114)의 폭은 스크라이브 레인(112)의 폭과 실질적으로 동일할 수도 있다.In this embodiment, the collision prevention groove 114 may be formed on the upper surface of the scribe lane 112. The collision prevention groove 114 may not extend to the lower surface of the semiconductor substrate 110. Therefore, the depth of the collision prevention groove 114 may be shorter than the length from the upper surface of the semiconductor chip 120 to the lower surface of the semiconductor substrate 110. In addition, the collision prevention groove 114 may have the same width. The width of the collision prevention groove 114 may be substantially the same as the width of the scribe lane 112.

반도체 장치의 소잉 방법Method for sawing semiconductor devices

도 3 내지 도 6은 도 1에 도시된 반도체 장치를 소잉하는 방법을 순차적으로 나타낸 단면도들이다. 3 to 6 are cross-sectional views sequentially illustrating a method of sawing the semiconductor device shown in FIG. 1.

도 3을 참조하면, 다이 어태치 필름(130)을 반도체 기판(110)의 상부면에 부착할 수 있다.Referring to FIG. 3, the die attach film 130 may be attached to the upper surface of the semiconductor substrate 110.

도 4를 참조하면, 레이저 조사기(140)를 반도체 기판(110)의 하부에 배치시킬 수 있다. 레이저 조사기(140)는 스크라이브 레인(112)의 하부면으로 레이저를 조사할 수 있다.Referring to FIG. 4, the laser irradiator 140 may be disposed under the semiconductor substrate 110. The laser irradiator 140 may irradiate the laser to the lower surface of the scribe lane 112.

도 5를 참조하면, 레이저의 조사에 의해서 스크라이브 레인(112)에 절단선(CL)이 형성될 수 있다. 절단선(CL)은 스크라이브 레인(112)을 따라 전파될 수 있다.Referring to FIG. 5, a cut line CL may be formed in the scribe lane 112 by laser irradiation. The cut line CL may propagate along the scribe lane 112.

다른 실시예로서, 블레이드를 이용해서 스크라이브 레인(112)에 절단선(CL)을 형성할 수도 있다. 또한, 식각 공정을 통해서 스크라이브 레인(112)에 절단선(CL)을 형성할 수도 있다.As another embodiment, a cutting line CL may be formed in the scribe lane 112 using a blade. In addition, a cutting line CL may be formed on the scribe lane 112 through an etching process.

도 6을 참조하면, 반도체 기판(110)의 하부면을 그라인딩 공정을 통해서 부분적으로 제거하여, 반도체 기판(110)의 두께를 줄일 수 있다. 이러한 그라인딩 공정에 의해서 절단선(CL)의 전파가 촉진되어, 반도체 칩(120)들은 스크라이브 레인(112)을 따라 완전히 분리될 수 있다.Referring to FIG. 6, a thickness of the semiconductor substrate 110 may be reduced by partially removing the lower surface of the semiconductor substrate 110 through a grinding process. Propagation of the cutting line CL is promoted by the grinding process, and the semiconductor chips 120 may be completely separated along the scribe lane 112.

이러한 그라인딩 공정 중에, 다이 어태치 필름(130)에 부착된 반도체 칩(120)들은 유동될 수 있다. 반도체 칩(120)들이 절단된 스크라이브 레인(112)으로 진입하여, 반도체 칩(120)들의 모서리들이 서로 충돌할 수 있다.During this grinding process, the semiconductor chips 120 attached to the die attach film 130 may flow. The semiconductor chips 120 may enter the scribe lane 112 where the edges of the semiconductor chips 120 collide with each other.

그러나, 본 실시예에 따르면, 스크라이브 레인(112)에 형성된 충돌 방지홈(114)이 반도체 칩(120)들을 서로 이격시키고 있으므로, 유동되는 반도체 칩(120)들의 모서리들이 서로 충돌하는 것이 방지될 수 있다.However, according to the present embodiment, since the collision prevention grooves 114 formed in the scribe lane 112 are spaced apart from the semiconductor chips 120, edges of the flowing semiconductor chips 120 may be prevented from colliding with each other. have.

상기된 본 실시예들에 따르면, 충돌 방지홈이 스크라이브 레인을 따라 형성되어 반도체 칩들이 충돌 방지홈에 의해 서로 이격되어 있을 수 있다. 따라서, 소잉 공정 이후 그라인딩 공정 중에, 반도체 칩들의 모서리 부위들이 서로 충돌하는 것을 방지할 수 있다. 결과적으로, 크랙이 반도체 칩들에 발생되는 것은 근원적으로 방지할 수 있다.According to the above-described embodiments, anti-collision grooves may be formed along the scribe lane, and semiconductor chips may be spaced apart from each other by the anti-collision grooves. Therefore, during the grinding process after the sawing process, it is possible to prevent the corner portions of the semiconductor chips from colliding with each other. Consequently, it is possible to fundamentally prevent cracks from occurring in the semiconductor chips.

상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to preferred embodiments of the present invention, those skilled in the art variously modify and change the present invention without departing from the spirit of the present invention as set forth in the claims below. You can understand that you can.

110 ; 반도체 기판 112 ; 스크라이브 레인
114 ; 충돌 방지홈 120 ; 반도체 칩
130 ; 다이 어태치 필름 140 ; 레이저 조사기110; Semiconductor substrate 112; Scribe lane
114; Anti-collision groove 120; Semiconductor chip
130; Die attach film 140; Laser irradiator

Claims (10)

스크라이브 레인을 따라 충돌 방지홈이 형성된 반도체 기판; 및
상기 반도체 기판의 상부면에 형성되고, 상기 충돌 방지홈에 의해 서로 이격된 복수개의 반도체 칩들을 포함하는 반도체 장치.A semiconductor substrate having anti-collision grooves formed along the scribe lane; And
A semiconductor device formed on an upper surface of the semiconductor substrate and including a plurality of semiconductor chips spaced apart from each other by the collision preventing groove. 제 1 항에 있어서, 상기 충돌 방지홈은 상기 스크라이브 레인의 상부면에 형성된 반도체 장치.The semiconductor device of claim 1, wherein the collision prevention groove is formed on an upper surface of the scribe lane. 제 2 항에 있어서, 상기 충돌 방지홈은 상기 반도체 칩들의 상부면으로부터 상기 반도체 기판의 하부면까지의 길이보다 짧은 깊이를 갖는 반도체 장치.The semiconductor device of claim 2, wherein the collision prevention groove has a depth shorter than a length from an upper surface of the semiconductor chips to a lower surface of the semiconductor substrate. 제 1 항에 있어서, 상기 충돌 방지홈은 동일한 폭을 갖는 반도체 장치.The semiconductor device of claim 1, wherein the collision prevention grooves have the same width. 반도체 칩들이 형성된 반도체 기판의 스크라이브 레인에 충돌 방지홈을 형성하고; 그리고
상기 스크라이브 레인을 따라 절단선을 형성하는 것을 포함하는 반도체 장치의 소잉 방법.Forming an anti-collision groove in a scribe lane of a semiconductor substrate on which semiconductor chips are formed; And
A sawing method for a semiconductor device comprising forming a cutting line along the scribe lane. 제 5 항에 있어서, 상기 절단선을 상기 스크라이브 레인을 따라 형성하는 것은 상기 스크라이브 레인을 블레이드로 절단하는 것을 포함하는 반도체 장치의 소잉 방법.6. The method of claim 5, wherein forming the cut line along the scribe lane includes cutting the scribe lane with a blade. 제 5 항에 있어서, 상기 절단선을 상기 스크라이브 레인을 따라 형성하는 것은 상기 스크라이브 레인으로 레이저를 조사하는 것을 포함하는 반도체 장치의 소잉 방법.The sawing method of a semiconductor device according to claim 5, wherein forming the cut line along the scribe lane includes irradiating a laser with the scribe lane. 제 5 항에 있어서, 상기 절단선을 상기 스크라이브 레인을 따라 형성하는 것은 상기 스크라이브 레인을 식각하는 것을 포함하는 반도체 장치의 소잉 방법.The method of claim 5, wherein forming the cut line along the scribe lane includes etching the scribe lane. 제 5 항에 있어서, 상기 반도체 기판의 하부면을 부분적으로 제거하는 것을 더 포함하는 반도체 기판의 소잉 방법.The sawing method of claim 5, further comprising partially removing the lower surface of the semiconductor substrate. 제 9 항에 있어서, 상기 반도체 기판의 하부면을 부분적으로 제거하는 것은 상기 반도체 기판의 하부면을 그라인딩 공정을 통해서 제거하는 것을 포함하는 반도체 기판의 소잉 방법.10. The method of claim 9, wherein partially removing the lower surface of the semiconductor substrate includes removing the lower surface of the semiconductor substrate through a grinding process.
KR1020180147783A 2018-11-26 2018-11-26 Semiconductor device and method of sawing the same KR20200061928A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180147783A KR20200061928A (en) 2018-11-26 2018-11-26 Semiconductor device and method of sawing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180147783A KR20200061928A (en) 2018-11-26 2018-11-26 Semiconductor device and method of sawing the same

Publications (1)

Publication Number Publication Date
KR20200061928A true KR20200061928A (en) 2020-06-03

Family

ID=71087852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180147783A KR20200061928A (en) 2018-11-26 2018-11-26 Semiconductor device and method of sawing the same

Country Status (1)

Country Link
KR (1) KR20200061928A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021108228A1 (en) 2020-05-22 2021-11-25 Samsung Electronics Co., Ltd. Light emitting device and headlight for a vehicle with the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021108228A1 (en) 2020-05-22 2021-11-25 Samsung Electronics Co., Ltd. Light emitting device and headlight for a vehicle with the same

Similar Documents

Publication Publication Date Title
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
US8624157B2 (en) Ultrashort laser pulse wafer scribing
JP2005019667A (en) Method for dividing semiconductor wafer by utilizing laser beam
JP2004343008A (en) Workpiece dividing method utilizing laser beam
KR102429205B1 (en) Wafer processing method
TWI622092B (en) Method of manufacturing chips
CN108067746B (en) Method for processing substrate
JP2005064230A (en) Dividing method of plate-shaped article
CN105047612A (en) Wafer processing method
US9018080B2 (en) Wafer processing method
KR20150119350A (en) Semiconductor device and semiconductor device manufacturing method
KR20200061928A (en) Semiconductor device and method of sawing the same
JP2006073690A (en) Dividing method of wafer
KR20150130835A (en) Laser processing method for cutting semiconductor with metal layer and laser processing apparatus
SG10201708957PA (en) Device chip package manufacturing method
KR102445075B1 (en) Laser machining method for wafer
KR20220023019A (en) Semiconductor substrate and method of sawing a semiconductor substrate
KR102282264B1 (en) Wafer processing method
JP2005072174A (en) Separation method of workpiece formed by substrate and laminate stacked on its front surface
JP6257979B2 (en) Wafer dividing method
JP6808280B2 (en) Wafer processing method
KR102568537B1 (en) Passivation structure, semiconductor device including the same, and method of sawing a semiconductor substrate including the same
JP6091182B2 (en) Method for dividing optical device wafer
KR102668028B1 (en) Method for processing workpiece
KR101207459B1 (en) Method for Wafer Dicing and Drilling through electric field Etching after Local crack formation using Laser Beam

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application