KR20200059573A - Hybrid semi-conductor and fabricating method of the same - Google Patents
Hybrid semi-conductor and fabricating method of the same Download PDFInfo
- Publication number
- KR20200059573A KR20200059573A KR1020180144462A KR20180144462A KR20200059573A KR 20200059573 A KR20200059573 A KR 20200059573A KR 1020180144462 A KR1020180144462 A KR 1020180144462A KR 20180144462 A KR20180144462 A KR 20180144462A KR 20200059573 A KR20200059573 A KR 20200059573A
- Authority
- KR
- South Korea
- Prior art keywords
- precursor
- metal
- type material
- sno
- conductive layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000002243 precursor Substances 0.000 claims abstract description 183
- 239000002184 metal Substances 0.000 claims abstract description 142
- 229910052751 metal Inorganic materials 0.000 claims abstract description 142
- 239000000463 material Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000012713 reactive precursor Substances 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims description 81
- 238000004519 manufacturing process Methods 0.000 claims description 46
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 42
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 30
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000010409 thin film Substances 0.000 description 111
- 230000008569 process Effects 0.000 description 17
- 238000010926 purge Methods 0.000 description 15
- 239000004020 conductor Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000001747 exhibiting effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000376 reactant Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XRIBIDPMFSLGFS-UHFFFAOYSA-N 2-(dimethylamino)-2-methylpropan-1-ol Chemical compound CN(C)C(C)(C)CO XRIBIDPMFSLGFS-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 2
- 238000002361 inverse photoelectron spectroscopy Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000004402 ultra-violet photoelectron spectroscopy Methods 0.000 description 2
- BWVDLEBGYKTXOF-UHFFFAOYSA-N CN(C)[Sn]OC(C)(C)C Chemical compound CN(C)[Sn]OC(C)(C)C BWVDLEBGYKTXOF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ISKQADXMHQSTHK-UHFFFAOYSA-N [4-(aminomethyl)phenyl]methanamine Chemical compound NCC1=CC=C(CN)C=C1 ISKQADXMHQSTHK-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- WLNIUEYAQZRJFS-UHFFFAOYSA-N bis[bis(trimethylsilyl)amino]tin Chemical compound C[Si](C)(C)N([Si](C)(C)C)[Sn]N([Si](C)(C)C)[Si](C)(C)C WLNIUEYAQZRJFS-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 하이브리드 반도체 소자 및 그 제조방법에 관한 것으로서, 보다 구체적으로, 금속 전구체가 서로 다른 반응 전구체와 반응되어 형성된 제1 도전층 및 제2 도전층을 포함하는 하이브리드 반도체 소자 및 그 제조방법에 관련된 것이다.The present invention relates to a hybrid semiconductor device and a method for manufacturing the same, and more specifically, to a hybrid semiconductor device including a first conductive layer and a second conductive layer formed by reacting metal precursors with different reaction precursors and a method for manufacturing the same will be.
PN 접합(PN junction)이란 p형 반도체와 n형 반도체를 접합하여 만든 것으로, 한쪽 방향으로는 쉽게 전자를 통과시키지만 다른 방향으로는 통과시키지 않는 특성, 즉 정류 작용을 가지고 있다. 이러한 PN 접합을 이용한 PN 접합 다이오드는 전원 장치에서 교류 전류를 직류 전류로 바꾸는 정류기, 라디오의 고주파에서 신호를 꺼내는 검파, 전류의 on/off를 제어하는 스위치 작용 등 매우 광범위하게 사용되고 있다. A PN junction is made by joining a p-type semiconductor and an n-type semiconductor, and has a property of easily passing electrons in one direction but not in the other direction, that is, rectifying action. The PN junction diode using the PN junction has been widely used, such as a rectifier that converts an AC current into a DC current in a power supply device, a detection that extracts a signal from a radio frequency, and a switch function to control on / off of the current.
예를 들어, 이러한 PN접합 기술이 사용된 기술로서, 대한민국 특허 등록 번호 10-1660795(출원번호: 10-2015-0150952, 출원인: 주식회사 페타룩스)에는 지지 기판, 상기 지지 기판 상에 형성되어, P형 반도체층으로 동작하는 카퍼클로라이드(CuCl) 박막층, 상기 카퍼클로라이드 박막층 상부의 일부 영역에 형성되어, N형 반도체층으로 동작하는 투명 전극층, 상기 투명 전극층에 의해 커버되지 않은, 상기 카퍼클로라이드 박막층 상부에 형성된 제1 전극, 및 상기 투명 전극층 상부에 형성된 제2 전극, 을 포함하는 PN 접합 소자가 개시되어 있다. 이 밖에도 PN 접합 반도체와 관련된 다양한 기술들이 지속적으로 연구 및 개발되고 있다. For example, as a technique in which such a PN joining technique is used, a support substrate is formed on a support substrate, the support substrate is provided in the Republic of Korea Patent Registration No. A copper chloride (CuCl) thin film layer operating as a type semiconductor layer, a transparent electrode layer formed as a part of the upper portion of the copper chloride thin film layer and operating as an N-type semiconductor layer, not covered by the transparent electrode layer, over the copper chloride thin film layer Disclosed is a PN junction element comprising a first electrode formed and a second electrode formed on the transparent electrode layer. In addition, various technologies related to PN junction semiconductors are continuously researched and developed.
본 발명이 해결하고자 하는 일 기술적 과제는, 동일한 전구체를 이용하여 서로 다른 도전형 특성을 모두 나타내는 하이브리드 반도체 소자 및 그 제조방법을 제공하는 데 있다. One technical problem to be solved by the present invention is to provide a hybrid semiconductor device that exhibits all different conductivity type characteristics using the same precursor and a method of manufacturing the same.
본 발명이 해결하고자 하는 다른 기술적 과제는, 공정 과정이 간소화된 하이브리드 반도체 소자 및 그 제조방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a hybrid semiconductor device having a simplified process and a manufacturing method thereof.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 다양한 디스플레이 및 반도체 제작 공정에 적용이 가능한 하이브리드 반도체 소자 및 그 제조방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a hybrid semiconductor device applicable to various display and semiconductor manufacturing processes and a method of manufacturing the same.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.The technical problem to be solved by the present invention is not limited to the above.
상술된 기술적 과제들을 해결하기 위해 본 발명은 하이브리드 반도체 소자의 제조방법을 제공한다. In order to solve the above technical problems, the present invention provides a method of manufacturing a hybrid semiconductor device.
일 실시 예에 따르면, 상기 하이브리드 반도체 소자의 제조방법은 기판 상에, 금속 전구체 및 제1 반응 전구체를 제공하여, 상기 금속 전구체와 상기 제1 반응 전구체가 반응되어 형성된 제1 도전형 물질을 포함하는 제1 도전층을 형성하는 단계, 및 상기 제1 도전층 상에, 상기 금속 전구체 및 제2 반응 전구체를 제공하여, 상기 금속 전구체와 상기 제2 반응 전구체가 반응되어 형성된 제2 도전형 물질을 포함하는 제2 도전층을 형성하는 단계를 포함할 수 있다. According to one embodiment, a method of manufacturing the hybrid semiconductor device includes a first conductive type material formed by reacting the metal precursor and the first reaction precursor by providing a metal precursor and a first reaction precursor on a substrate Forming a first conductive layer, and providing a metal precursor and a second reactive precursor on the first conductive layer to include a second conductive type material formed by reacting the metal precursor and the second reactive precursor And forming a second conductive layer.
일 실시 예에 따르면, 상기 제2 도전층을 형성하는 단계는, 상기 금속 전구체의 금속이 상기 제2 반응 전구체의 -OH기와 결합된 제1 중간체 형성단계, 상기 제1 중간체의 금속이 새로운 상기 제2 반응 전구체의 -OH기와 다시 결합된 제2 중간체 형성단계, 및 상기 제2 중간체가 새로운 상기 금속 전구체의 금속과 결합된 상기 제2 도전형 물질을 형성하는 단계를 포함할 수 있다. According to one embodiment, the forming of the second conductive layer may include forming a first intermediate in which a metal of the metal precursor is combined with a -OH group of the second reaction precursor, and wherein the metal of the first intermediate is new. 2 may include forming a second intermediate that is re-coupled with the -OH group of the reaction precursor, and forming the second conductive type material in which the second intermediate is combined with the metal of the new metal precursor.
일 실시 예에 따르면, 상기 제2 중간체는, 상기 제1 중간체의 금속이, 새로운 상기 제2 반응 전구체의 -OH기와 결합하여, 상기 제1 중간체로부터 분리된 것을 포함할 수 있다. According to an embodiment, the second intermediate may include a metal of the first intermediate, separated from the first intermediate by combining with a -OH group of the new second reaction precursor.
일 실시 예에 따르면, 상기 제2 도전형 물질은, 새로운 상기 금속 전구체의 금속이, 상기 제2 중간체와 결합하여, 새로운 상기 금속 전구체로부터 분리된 것을 포함할 수 있다. According to an embodiment, the second conductivity-type material may include a metal of the new metal precursor, separated from the new metal precursor by combining with the second intermediate.
일 실시 예에 따르면, 상기 제1 중간체 형성 단계, 상기 제2 중간체 형성 단계, 및 상기 제2 도전형 물질 형성단계는 순차적으로 수행되는 것을 포함할 수 있다. According to an embodiment, the first intermediate forming step, the second intermediate forming step, and the second conductive material forming step may include sequentially performed.
일 실시 예에 따르면, 상기 금속 전구체에 포함된 금속은, 2개의 질소(N)와 결합되고, 하나의 비공유 전자쌍을 갖는 것을 포함할 수 있다. According to one embodiment, the metal contained in the metal precursor may be combined with two nitrogen (N), and may have one unshared electron pair.
일 실시 예에 따르면, 상기 금속과 결합된 질소의 산화수(oxidation number)는 -1이고, 상기 금속의 산화수는 +2 이며, 상기 금속의 배위수(coordination number)는 2인 것을 포함할 수 있다. According to an embodiment, the oxidation number of the nitrogen associated with the metal (oxidation number) is -1, the oxidation number of the metal is +2, and the coordination number of the metal may include 2.
일 실시 예에 따르면, 상기 금속 전구체는, 주석(Sn)을 포함할 수 있다. According to one embodiment, the metal precursor may include tin (Sn).
일 실시 예에 따르면, 상기 제1 도전형 물질은, 상기 금속 전구체 및 상기 제1 반응 전구체의 한 번의 반응(one step)으로 형성되는 것을 포함할 수 있다. According to an embodiment, the first conductivity type material may include being formed by one step of the metal precursor and the first reaction precursor.
일 실시 예에 따르면, 상기 제1 반응 전구체는 오존(O3)을 포함하고, 상기 제2 반응 전구체는 물(H2O)을 포함할 수 있다. According to one embodiment, the first reaction precursor may include ozone (O 3 ), and the second reaction precursor may include water (H 2 O).
일 실시 예에 따르면, 상기 제1 도전형 물질은 SnO2를 포함하고, 상기 제2 도전형 물질은 SnO를 포함할 수 있다. According to an embodiment, the first conductivity type material may include SnO 2 , and the second conductivity type material may include SnO.
상술된 기술적 과제들을 해결하기 위해 본 발명은 하이브리드 반도체 소자를 제공한다. In order to solve the above technical problems, the present invention provides a hybrid semiconductor device.
일 실시 예에 따르면, 상기 하이브리드 반도체 소자는 기판, 상기 기판 상에 배치되고, 금속 전구체 및 제1 반응 전구체가 반응되어 형성된 제1 도전형 물질을 포함하는 제1 도전층, 및 상기 제1 도전층 상에 배치되고, 상기 금속 전구체 및 제2 반응 전구체가 반응되어 형성된 제2 도전형 물질을 포함하는 제2 도전층을 포함하되, 상기 제2 도전층은 상기 제1 도전형 물질을 포함하지 않고, 상기 제2 도전형 물질만으로 구성되는 것을 포함할 수 있다. According to one embodiment, the hybrid semiconductor device is a first conductive layer including a first conductive type material formed on a substrate, the substrate, and a metal precursor and a first reaction precursor reacted, and the first conductive layer A second conductive layer disposed on the second conductive layer and including a second conductive type material formed by reacting the metal precursor and the second reactive precursor, wherein the second conductive layer does not include the first conductive type material, It may include that consisting of only the second conductive type material.
일 실시 예에 따르면, 상기 금속 전구체는, 주석(Sn)을 포함하고 상기 제1 반응 전구체는 오존(O3)을 포함하고, 상기 제2 반응 전구체는 물(H2O)을 포함하며, 상기 제1 도전형 물질을 SnO2를 포함하고, 상기 제2 도전형 물질은 SnO를 포함할 수 있다.According to an embodiment, the metal precursor includes tin (Sn), the first reaction precursor includes ozone (O 3 ), and the second reaction precursor includes water (H 2 O), and the The first conductivity type material may include SnO 2 , and the second conductivity type material may include SnO.
본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조방법은, 상기 기판 상에 금속 전구체 및 제1 반응 전구체를 제공하여, 상기 금속 전구체와 상기 제1 반응 전구체가 반응되어 형성된 제1 도전형 물질을 포함하는 제1 도전층을 형성하는 단계, 및 상기 제1 도전층 상에, 상기 금속 전구체 및 제2 반응 전구체를 제공하여, 상기 금속 전구체와 상기 제2 반응 전구체가 반응되어 형성된 제2 도전형 물질을 포함하는 제2 도전층을 형성하는 단계를 포함할 수 있다. 이에 따라, 동일한 금속 전구체로부터 반응 전구체를 다르게 사용하는 간단한 공정으로, 서로 다른 도전형 특성을 모두 갖는 하이비브리드 반도체 소자를 제조하는 방법이 제공될 수 있다.A method of manufacturing a hybrid semiconductor device according to an embodiment of the present invention includes a first conductive type material formed by reacting the metal precursor and the first reaction precursor by providing a metal precursor and a first reaction precursor on the substrate Forming a first conductive layer, and providing the metal precursor and the second reactive precursor on the first conductive layer, thereby forming a second conductive type material formed by reacting the metal precursor and the second reactive precursor. And forming a second conductive layer. Accordingly, as a simple process of using a reaction precursor differently from the same metal precursor, a method of manufacturing a hybrid semiconductor device having all different conductivity type characteristics may be provided.
도 1은 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 방법을 설명하는 순서도이다.
도 2는 본 명의 실시 예에 따른 하이브리드 반도체 소자 중 제1 도전층을 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정에 사용되는 금속 전구체의 화학구조식이다.
도 4는 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정 중 제1 도전층이 형성되는 공정을 구체적으로 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정 중 제1 도전형 물질의 생성 과정을 구체적으로 나타내는 화학반응식이다.
도 6은 본 명의 실시 예에 따른 하이브리드 반도체 소자 중 제2 도전층을 나타내는 도면이다.
도 7은 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정 중 제2 도전층이 형성되는 공정을 구체적으로 나타내는 도면이다.
도 8은 본 발명의 실시 예에 따른 제2 도전층 형성 단계 중 물질 반응 단계를 설명하는 순서도이다.
도 9는 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정 중 제2 도전형 물질의 생성 과정을 구체적으로 나타내는 화학반응식이다.
도 10은 본 발명의 실시 예에 따른 하이브리드 반도체 소자를 나타내는 도면이다.
도 11 내지 도 14는 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 성장 특성을 나타내는 그래프이다.
도 15 및 도 16은 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 결정성을 나타내는 그래프이다.
도 17 내지 도 19는 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 광학적 특성을 나타내는 그래프이다.
도 20 및 도 21은 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 XPS 분석을 나타내는 그래프이다.
도 22내지 도 24는 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 N-P 특성을 나타내는 나타내는 그래프이다.
도 25는 본 발명의 실시 예에 따른 PN 접합 다이오드의 전기적 특성을 나타내는 그래프이다. 1 is a flowchart illustrating a method of manufacturing a hybrid semiconductor device according to an embodiment of the present invention.
2 is a view showing a first conductive layer of a hybrid semiconductor device according to an embodiment of the present invention.
3 is a chemical structural formula of a metal precursor used in a manufacturing process of a hybrid semiconductor device according to an embodiment of the present invention.
4 is a view specifically showing a process in which a first conductive layer is formed in a manufacturing process of a hybrid semiconductor device according to an embodiment of the present invention.
5 is a chemical reaction formula specifically showing a process of generating a first conductive type material in a manufacturing process of a hybrid semiconductor device according to an embodiment of the present invention.
6 is a view showing a second conductive layer of the hybrid semiconductor device according to the embodiment of the present invention.
7 is a view specifically showing a process in which a second conductive layer is formed in a manufacturing process of a hybrid semiconductor device according to an embodiment of the present invention.
8 is a flowchart illustrating a material reaction step of the second conductive layer forming step according to an embodiment of the present invention.
9 is a chemical reaction formula specifically showing a process of generating a second conductive type material during a manufacturing process of a hybrid semiconductor device according to an embodiment of the present invention.
10 is a view showing a hybrid semiconductor device according to an embodiment of the present invention.
11 to 14 are graphs showing growth characteristics of first and second semiconductor thin films according to an embodiment of the present invention.
15 and 16 are graphs showing crystallinity of first and second semiconductor thin films according to an embodiment of the present invention.
17 to 19 are graphs showing optical properties of first and second semiconductor thin films according to an embodiment of the present invention.
20 and 21 are graphs showing XPS analysis of first and second semiconductor thin films according to an embodiment of the present invention.
22 to 24 are graphs showing NP characteristics of first and second semiconductor thin films according to an embodiment of the present invention.
25 is a graph showing electrical characteristics of a PN junction diode according to an embodiment of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed contents are thorough and complete and that the spirit of the present invention is sufficiently conveyed to those skilled in the art.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In the present specification, when a component is referred to as being on another component, it means that it may be formed directly on another component, or a third component may be interposed between them. In addition, in the drawings, the thickness of the films and regions are exaggerated for effective description of the technical content.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.In addition, in various embodiments of the present specification, terms such as first, second, and third are used to describe various components, but these components should not be limited by these terms. These terms are only used to distinguish one component from another component. Therefore, what is referred to as the first component in one embodiment may be referred to as the second component in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiment. In addition, in this specification, 'and / or' is used to mean including at least one of the components listed before and after.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.In the specification, a singular expression includes a plural expression unless the context clearly indicates otherwise. Also, terms such as “include” or “have” are intended to indicate the presence of features, numbers, steps, elements, or combinations thereof described in the specification, and one or more other features, numbers, steps, or configurations. It should not be understood as excluding the possibility of the presence or addition of elements or combinations thereof. In addition, in this specification, "connecting" is used in a sense to include both indirectly connecting a plurality of components, and directly connecting.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In addition, in the following description of the present invention, when it is determined that detailed descriptions of related known functions or configurations may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted.
도 1은 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 방법을 설명하는 순서도이고, 도 2는 본 명의 실시 예에 따른 하이브리드 반도체 소자 중 제1 도전층을 나타내는 도면이고, 도 3은 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정에 사용되는 금속 전구체의 화학구조식이고, 도 4는 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정 중 제1 도전층이 형성되는 공정을 구체적으로 나타내는 도면이고, 도 5는 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정 중 제1 도전형 물질의 생성 과정을 구체적으로 나타내는 화학반응식이다. 1 is a flowchart illustrating a method of manufacturing a hybrid semiconductor device according to an embodiment of the present invention, FIG. 2 is a view showing a first conductive layer of the hybrid semiconductor device according to an embodiment of the present invention, and FIG. 3 is a view of the present invention The chemical structural formula of the metal precursor used in the manufacturing process of the hybrid semiconductor device according to the embodiment, Figure 4 is a view specifically showing a process in which the first conductive layer is formed in the manufacturing process of the hybrid semiconductor device according to an embodiment of the present invention And, Figure 5 is a chemical reaction formula specifically showing the process of generating the first conductive type material during the manufacturing process of the hybrid semiconductor device according to an embodiment of the present invention.
도 1 및 도 2를 참조하면, 기판(100) 상에 금속 전구체 및 제1 반응 전구체가 제공되어 제1 도전층(110)이 형성될 수 있다(S100). 예를 들어, 상기 기판(100)은 Si, SiO2, quartz 등을 포함할 수 있다. 상기 기판(100) 상에 상기 금속 전구체 및 상기 제1 반응 전구체가 제공되는 경우, 상기 금속 전구체 및 상기 제1 반응 전구체가 반응될 수 있다. 이에 따라, 상기 제1 도전층(110)이 형성될 수 있다. 일 실시 예에 따르면, 상기 금속 전구체는 주석(Sn)을 포함할 수 있다. 상기 제1 반응 전구체는 오존(O3)을 포함할 수 있다. 상기 금속 전구체의 화학구조가 도 3을 참조하여 보다 구체적으로 설명된다. Referring to FIGS. 1 and 2, a metal precursor and a first reaction precursor are provided on the
도 3을 참조하면, 상기 금속 전구체는, 상기 금속 전구체에 포함된 금속이 2개의 질소(N)와 결합되고, 1쌍의 비공유 전자쌍을 가질 수 있다. 또한, 상기 금속 전구체는, 상기 금속과 결합된 질소(N)의 산화수(oxidation number)가 -1이고, 상기 금속의 산화수는 +2일 수 있다. 또한, 상기 금속의 배위수(coordination number)는 2일 수 있다. 즉, 상기 금속 전구체는, 2배위 2가 화합물일 수 있다. 예를 들어, 상기 금속 전구체는, N,N'-tert-butyl-1,1-dimethylethylenediamine stannylene (II)일 수 있다. Referring to FIG. 3, in the metal precursor, a metal contained in the metal precursor is combined with two nitrogens (N), and may have a pair of unshared electron pairs. Further, in the metal precursor, the oxidation number of nitrogen (N) combined with the metal may be -1, and the oxidation number of the metal may be +2. In addition, the coordination number of the metal may be 2. That is, the metal precursor may be a bi-coordinate divalent compound. For example, the metal precursor may be N, N'-tert-butyl-1,1-dimethylethylenediamine stannylene (II).
도 4를 참조하면, 상기 제1 도전층(110)을 형성하는 단계는, 상기 기판(100) 상에 상기 금속 전구체를 제공하는 단계(S10), 상기 금속 전구체가 제공된 상기 기판(100)을 퍼지(purge)하는 단계(S12), 상기 기판 상에 상기 제1 반응 전구체를 제공하는 단계(S14), 및 상기 제1 반응 전구체가 제공된 상기 기판(100)을 퍼지하는 단계(S16)를 포함할 수 있다. 구체적으로, 상기 금속 전구체를 제공하는 단계는, 상기 금속 전구체를 pulse 형태로 제공하는 방법으로 수행될 수 있다. 상기 제1 반응 전구체를 제공하는 단계는 1초의 시간 동안 수행될 수 있다. 상기 금속 전구체가 제공된 상기 기판(100)을 퍼지하는 단계, 및 상기 제1 반응 전구체가 제공된 상기 기판(100)을 퍼지하는 단계는 질소(N2) 가스 분위기에서 10초의 시간 동안 수행될 수 있다. Referring to FIG. 4, forming the first
일 실시 예에 따르면, 상기 금속 전구체와 상기 제1 반응 전구체가 반응되어 제1 도전형 물질을 형성할 수 있다. 상기 제1 도전층(110)은 상기 제1 도전형 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 물질은 SnO2일 수 있다. 또한, 상기 제1 도전형 물질은 N형 특성을 나타낼 수 있다. 즉, 상기 기판(100) 상에 주석(Sn) 전구체와 오존(O3) 반응체를 ALD(atomic layer deposition) 공정을 통하여 제공하는 경우 SnO2 박막이 형성되고, 형성된 SnO2 박막은 N 형 특성을 나타낼 수 있다. 이하, 상기 제1 도전형 물질의 형성 과정이 도 5를 참조하여 보다 구체적으로 설명된다. According to one embodiment, the metal precursor and the first reaction precursor may be reacted to form a first conductivity type material. The first
도 5를 참조하면, 상기 금속 전구체(10) 및 상기 상기 제1 반응 전구체(20)가 반응되는 경우, 상기 제1 반응 전구체(20)의 산소(O) 원자 두개가 상기 금속 전구체(10)의 상기 금속에 결합되고, 산소(O) 원자 두개와 결합된 상기 금속은 상기 금속 전구체(10)로부터 분리되어, 상기 제1 도전형 물질(M1)이 형성될 수 있다. 보다 구체적으로, 상기 제1 반응 전구체(20)의 산소(O) 원자 두개가 상기 금속 전구체(10)의 상기 금속에 결합되는 경우, 결합 에너지(Ebind)는 -1.57 eV를 나타낼 수 있다. 또한, 산소(O) 원자 두개와 결합된 상기 금속이 상기 금속 전구체(10)로부터 분리되는 경우, 분리 에너지(Edes)는 -0.47 eV를 나타낼 수 있다. Referring to FIG. 5, when the
일 실시 예에 따르면, 상기 제1 반응 전구체(20)의 산소(O) 원자 두개가 상기 금속 전구체(10)의 상기 금속에 결합되고, 산소(O) 원자 두개와 결합된 상기 금속이 상기 금속 전구체(10)로부터 분리되는 반응은 하나의 단계로 수행될 수 있다. 즉, 상기 금속 전구체(10) 및 상기 제1 반응 전구체(20)의 한 번의 반응(one step)으로 상기 제1 도전형 물질(M1)이 형성될 수 있다. According to an embodiment, two oxygen (O) atoms of the
도 6은 본 명의 실시 예에 따른 하이브리드 반도체 소자 중 제2 도전층을 나타내는 도면이고, 도 7은 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정 중 제2 도전층이 형성되는 공정을 구체적으로 나타내는 도면이다. 6 is a view showing a second conductive layer of the hybrid semiconductor device according to an embodiment of the present invention, and FIG. 7 specifically illustrates a process in which the second conductive layer is formed during the manufacturing process of the hybrid semiconductor device according to the embodiment of the present invention. It is a figure to show.
도 1 및 도 6을 참조하면, 상기 제1 도전층(110) 상에 상기 금속 전구체 및 제2 반응 전구체가 제공되어 제2 도전층(120)이 형성될 수 있다(S200). 상기 제1 도전층(110) 상에 상기 금속 전구체 및 상기 제2 반응 전구체가 제공되는 경우, 상기 금속 전구체 및 상기 제2 반응 전구체가 반응될 수 있다. 이에 따라, 상기 제2 도전층(120)이 형성될 수 있다. 예를 들어, 상기 제2 반응 전구체는 물(H2O)를 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 도전층(110) 및 상기 제2 도전층(120)은 In-Situ 공정으로 형성될 수 있다. 1 and 6, the metal precursor and the second reaction precursor are provided on the first
도 7을 참조하면, 상기 제2 도전층(120)을 형성하는 단계는, 상기 제1 도전층(110) 상에 상기 금속 전구체를 제공하는 단계(S20), 상기 금속 전구체가 제공된 상기 제1 도전층(110)을 퍼지(purge)하는 단계(S22), 상기 제1 도전층(110) 상에 상기 제2 반응 전구체를 제공하는 단계(S24), 및 상기 제2 반응 전구체가 제공된 상기 제1 도전층(110)을 퍼지하는 단계(S26)를 포함할 수 있다. 구체적으로, 상기 금속 전구체를 제공하는 단계는, 상기 금속 전구체를 pulse 형태로 제공하는 방법으로 수행될 수 있다. 상기 제2 반응 전구체를 제공하는 단계는 0.3초의 시간 동안 수행될 수 있다. 상기 금속 전구체가 제공된 상기 제1 도전층(110)을 퍼지하는 단계, 및 상기 제2 반응 전구체가 제공된 상기 제1 도전층(110)을 퍼지하는 단계는 질소(N2) 가스 분위기에서 10초의 시간 동안 수행될 수 있다. Referring to FIG. 7, the step of forming the second
상술된 바와 같이 상기 제2 반응 전구체를 제공하는 단계(0.3초)는, 도 4를 참조하여 설명된 상기 제1 반응 전구체를 제공하는 단계(1초)보다 짧은 시간 수행될 수 있다. 즉, 물(H2O)이 제공되는 시간은, 오존(O3)이 제공되는 시간보다 짧을 수 있다. 구체적으로, 물(H2O)의 증기압이 오존(O3)의 증기압과 비교하여 더 높음에 따라, 물(H2O)이 제공되는 시간이 오존(O3)이 제공되는 시간보다 짧음에도 불구하고, 후술되는 제2 도전형 물질이 용이하게 형성될 수 있다. As described above, the step of providing the second reaction precursor (0.3 seconds) may be performed in a shorter time than the step of providing the first reaction precursor (1 second) described with reference to FIG. 4. That is, the time when water (H 2 O) is provided may be shorter than the time when ozone (O 3 ) is provided. Specifically, as the vapor pressure of water (H 2 O) is higher than the vapor pressure of ozone (O 3 ), even though the time for providing water (H 2 O) is shorter than the time for providing ozone (O 3 ) Nevertheless, the second conductivity type material described below can be easily formed.
일 실시 예에 따르면, 상기 금속 전구체와 상기 제2 반응 전구체가 반응되어 제2 도전형 물질을 형성할 수 있다. 상기 제2 도전층(120)은 상기 제2 도전형 물질을 포함할 수 있다. 예를 들어, 상기 제2 도전형 물질은 SnO일 수 있다. 또한, 상기 제2 도전형 물질은 P 형 특성을 나타낼 수 있다. 즉, 상기 제1 도전층(110) 상에 주석(Sn) 전구체와 물(H2O) 반응체를 ALD 공정을 통하여 제공하는 경우 SnO 박막이 형성되고, 형성된 SnO 박막은 P 형 특성을 나타낼 수 있다. 이하, 상기 제2 도전형 물질의 형성 과정이 도 8 및 도 9를 참조하여 보다 구체적으로 설명된다. According to one embodiment, the metal precursor and the second reaction precursor may be reacted to form a second conductivity type material. The second
도 8은 본 발명의 실시 예에 따른 제2 도전층 형성 단계 중 물질 반응 단계를 설명하는 순서도이고, 도 9는 본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조 공정 중 제2 도전형 물질의 생성 과정을 구체적으로 나타내는 화학반응식이다. 8 is a flowchart illustrating a material reaction step in the step of forming a second conductive layer according to an embodiment of the present invention, and FIG. 9 is a generation of a second conductive type material during a manufacturing process of a hybrid semiconductor device according to an embodiment of the present invention It is a chemical reaction formula specifically showing the process.
도 8 및 도 9를 참조하면, 상기 금속 전구체(10a)의 금속(Sn1)이 상기 제2 반응 전구체(30a)와 반응되어, 제1 중간체(50)가 형성될 수 있다(S210). 구체적으로, 상기 제1 중간체(50)는 상기 금속 전구체(10a)의 금속(Sn1)이 상기 제2 반응 전구체(30a)의 -OH기와 결합되어 형성될 수 있다. 이 경우, 상기 금속 전구체(10a)의 금속(Sn1) 및 상기 제2 반응 전구체(30a)의 -OH기의 결합 에너지(Ebind)는 -0.99 eV를 나타낼 수 있다. 8 and 9, the metal Sn 1 of the
상기 제1 중간체(50)는 새로운 상기 제2 반응 전구체(30b)와 반응되어, 제2 중간체(60)를 형성할 수 있다(S220). 구체적으로, 상기 제2 중간체(60)는, 상기 제1 중간체(50)의 금속(Sn1)이 새로운 상기 제2 반응 전구체(30b)의 -OH기와 다시 결합되어 형성될 수 있다. 이 경우, 상기 제2 중간체(60) 및 상기 제1 중간체(50) 사이의 에너지 차이(△E)는 -0.12 eV를 나타낼 수 있다. The first intermediate 50 may react with the new
일 실시 예에 따르면, 상기 제1 중간체(50) 형성단계(S210)에서 상기 금속 전구체(10a)의 금속(Sn1)과 결합되는 상기 제2 반응 전구체(30a)는, 상기 제2 중간체(60) 형성단계(S220)에서 상기 제1 중간체(50)의 금속(Sn1)과 결합되는 새로운 상기 제2 반응 전구체(30b)와 서로 다를 수 있다. 즉, 상기 금속 전구체(10a)는 복수의 상기 제2 반응 전구체 중 일 전구체와 반응하여 상기 제1 중간체(50)를 형성한 후, 상기 제1 중간체(50)와 복수의 상기 제2 반응 전구체 중 타 전구체가 반응하여 상기 제2 중간체(60)를 형성할 수 있다. According to one embodiment, in the forming of the first intermediate 50 (S210), the
또한, 상기 제2 중간체(60) 형성단계(S220)에서, 상기 제1 중간체(50)의 금속(Sn1)은 상기 제1 중간체(50)로부터 분리될 수 있다. 즉, 상기 제2 중간체(60)는 상기 제1 중간체(50)로부터 분리된 금속(Sn1)과 새로운 상기 제2 반응 전구체(30b)의 -OH기가 결합되어 형성될 수 있다. 이에 따라 형성된 상기 제2 중간체(60)는 Sn(OH)2일 수 있다. In addition, in the forming of the second intermediate 60 (S220), the metal Sn 1 of the first intermediate 50 may be separated from the first intermediate 50. That is, the second intermediate 60 may be formed by combining the metal (Sn 1 ) separated from the first intermediate 50 and the -OH group of the new
상기 제2 중간체(60)는 새로운 상기 금속 전구체(10b)와 결합되어 제2 도전형 물질(M2)을 형성할 수 있다(S230). 구체적으로, 상기 제2 도전형 물질(M2)은 상기 제2 중간체(60)가 새로운 상기 금속 전구체(10b)의 금속(Sn2)과 결합되어 형성될 수 있다. 이 경우, 상기 제2 도전형 물질(M2) 및 상기 제2 중간체(60) 사이의 에너지 차이(△E)는 -0.37 eV를 나타낼 수 있다. The second intermediate 60 may be combined with the
일 실시 예에 따르면, 상기 제2 도전형 물질(M2)을 형성하는 단계(S230)에서 상기 제2 중간체(60)와 결합되는 새로운 상기 금속 전구체(10b)는, 상기 제1 중간체(50) 형성단계(S210)에서 상기 제2 반응 전구체(30a)와 결합되는 상기 금속 전구체(10a)와 서로 다를 수 있다. 즉, 복수의 상기 금속 전구체 중 서로 다른 금속 전구체가 상기 제2 반응 전구체(30a) 및 상기 제2 중간체(60)와 각각 결합되어, 상기 제1 전구체(50) 및 상기 제2 도전형 물질(M2)이 형성될 수 있다. According to one embodiment, in the step (S230) of forming the second conductivity type material (M 2 ), the new metal precursor (10b) combined with the second intermediate (60), the first intermediate (50) In the forming step S210, the
또한, 상기 제2 도전형 물질(M2) 형성단계(S230)에서, 상기 금속 전구체(10b)의 금속(Sn2)은 새로운 상기 금속 전구체(10b)로부터 분리될 수 있다. 즉, 상기 제2 도전형 물질(M2)은 새로운 상기 금속 전구체(10b)로부터 분리된 상기 금속(Sn2)과 상기 제2 중간체(60)가 결합되어 형성될 수 있다. 예를 들어, 상기 제2 도전형 물질(M2)은 2(SnO)일 수 있다. In addition, in the formation of the second conductive type material M 2 (S230), the metal Sn 2 of the
일 실시 예에 따르면, 상기 제1 중간체(50) 형성단계(S210), 상기 제2 중간체(60) 형성단계(S230), 및 상기 제2 도전형 물질(M2) 형성단계(S230)는 순차적으로 수행될 수 있다. 또한, 상기 상기 제1 중간체(50) 형성단계(S210), 상기 제2 중간체(60) 형성단계(S230), 및 상기 제2 도전형 물질(M2) 형성단계(S230)는 각각 수행될 수 있다. 즉, 상기 제2 도전형 물질(M2)은 세 번의 반응(three step)을 통하여 형성될 수 있다. According to one embodiment, the first intermediate 50 forming step (S210), the second intermediate 60 forming step (S230), and the second conductive material (M 2 ) forming step (S230) is sequentially Can be performed with In addition, the first intermediate 50 forming step (S210), the second intermediate 60 forming step (S230), and the second conductive material (M 2 ) forming step (S230) may be performed, respectively. have. That is, the second conductive material M 2 may be formed through three steps.
일 실시 예에 따르면, 상기 제2 도전층(120)은 상기 제1 도전형 물질(M1)을 포함하지 않고, 상기 제2 도전형 물질(M2) 만으로 구성될 수 있다. 즉, 상기 제2 도전층(120)은 P형 특성을 나타내는 SnO 만으로 구성될 수 있다. According to an embodiment, the second
이와 달리, dimethylamino-2-methyl-2-propoxy-tin(II)과 같이 4배위 2가 화합물을 금속 전구체로 사용하고, 물(H2O)을 반응 전구체로 사용하여 SnO 박막을 제조하는 종래의 기술의 경우, 실질적으로는 박막 내에 SnO 및 SnO2를 모두 포함할 수 있다. 즉, 4 배위 2가 화합물을 포함하는 금속 전구체 및 물이 반응 되는 경우 P형 특성을 나타내는 SnO 및 N형 특성을 나타내는 SnO2가 모두 생성될 수 있다. 다만, SnO의 비율이 SnO2의 비율보다 현저히 높음에 따라, 형성된 박막은 SnO의 특성인 P형 특성을 나타낼 수 있다. On the other hand, the conventional method of manufacturing a SnO thin film using a 4 coordination divalent compound as a metal precursor and water (H 2 O) as a reaction precursor, such as dimethylamino-2-methyl-2-propoxy-tin (II) In the case of technology, substantially all of SnO and SnO 2 may be included in the thin film. That is, when the metal precursor containing the 4 coordination divalent compound and water react, both SnO exhibiting P-type properties and SnO 2 exhibiting N-type properties may be generated. However, as the proportion of SnO is significantly higher than that of SnO 2 , the formed thin film may exhibit P-type properties, which are properties of SnO.
하지만, 상기 실시 예에 따른 제2 도전층(120)은 상술된 바와 같이 2배위 2가 화합물을 금속 전구체로 사용하고, 물(H2O)을 반응 전구체로 사용함에 따라, N형 특성을 나타내는 SnO2를 포함하지 않고, P형 특성을 나타내는 SnO 만으로 구성될 수 있다. 이에 따라, 종래의 기술과 비교하여 P형 특성이 현저히 높게 나타나는 박막이 제공될 수 있다. However, the second
도 10은 본 발명의 실시 예에 따른 하이브리드 반도체 소자를 나타내는 도면이다. 10 is a view showing a hybrid semiconductor device according to an embodiment of the present invention.
도 10을 참조하면, 상기 제2 도전층(120) 상에 전극(200)이 형성될 수 있다. 이에 따라, 상기 실시 예에 따른 하이브리드 반도체 소자가 제조될 수 있다. 즉, 상기 실시 예에 따른 하이브리드 반도체 소자는, 상기 기판(100), 상기 기판(100) 상에 배치되고 상기 제1 도전형 물질을 포함하는 상기 제1 도전층(110), 상기 제1 도전층(110) 상에 배치되고 상기 제2 도전형 물질을 포함하는 상기 제2 도전층(120), 및 상기 제2 도전층(120) 상에 배치되는 상기 전극(200)을 포함할 수 있다. 일 실시 예에 따르면, 상기 하이브리드 반도체 소자는 PN접합 다이오드(diode)일 수 있다.Referring to FIG. 10, an
본 발명의 실시 예에 따른 하이브리드 반도체 소자의 제조방법은, 상기 기판(100) 상에 상기 금속 전구체 및 상기 제1 반응 전구체를 제공하여, 상기 금속 전구체와 상기 제1 반응 전구체가 반응되어 형성된 상기 제1 도전형 물질을 포함하는 상기 제1 도전층(110)을 형성하는 단계, 및 상기 제1 도전층(110) 상에, 상기 금속 전구체 및 상기 제2 반응 전구체를 제공하여, 상기 금속 전구체와 상기 제2 반응 전구체가 반응되어 형성된 상기 제2 도전형 물질을 포함하는 상기 제2 도전층(120)을 형성하는 단계를 포함할 수 있다. 이에 따라, 동일한 금속 전구체로부터 반응 전구체를 다르게 사용하는 간단한 공정으로, 서로 다른 도전형 특성을 모두 갖는 하이비브리드 반도체 소자를 제조하는 방법이 제공될 수 있다.The method of manufacturing a hybrid semiconductor device according to an embodiment of the present invention provides the metal precursor and the first reaction precursor on the
이상, 본 발명의 실시 예에 따른 하이브리드 반도체 소자 및 그 제조방법이 설명되었다. 이하, 본 발명의 실시 예에 따른 하이브리드 반도체 소자 및 그 제조방법에 따른 상기 제1 도전층 및 제2 도전층의 특성을 확인하기 위하여, 상기 제1 도전층 및 제2 도전층과 동일한 제1 반도체 박막 및 제2 반도체 박막을 제조한 후, 이에 대한 구체적인 실험 예 및 특성 평가 결과가 설명된다. In the above, a hybrid semiconductor device and a manufacturing method according to an embodiment of the present invention have been described. Hereinafter, in order to confirm the characteristics of the first conductive layer and the second conductive layer according to the hybrid semiconductor device according to an embodiment of the present invention and a method of manufacturing the same, the first semiconductor identical to the first conductive layer and the second conductive layer After manufacturing the thin film and the second semiconductor thin film, specific experimental examples and property evaluation results will be described.
실시 예에 따른 제1 반도체 박막 제조Preparation of the first semiconductor thin film according to the embodiment
Si 기판이 준비된다. 상기 기판 상에 금속 전구체 제공단계-퍼지(purge) 단계-오존(O3) 제공단계-퍼지 단계를 수행하여, 상기 실시 예에 따른 제1 반도체 박막인 SnO2 박막을 제조하였다. 상기 금속 전구체는 2배위 2가 화합물인 N,N'-tert-butyl-1,1-dimethylethylenediamine stannylene (II)을 사용하였다. The Si substrate is prepared. On the substrate, a metal precursor providing step-purge step-ozone (O 3 ) providing step-purging step was performed to prepare a first semiconductor thin film SnO 2 thin film according to the embodiment. As the metal precursor, a 2nd coordination divalent compound, N, N'-tert-butyl-1,1-dimethylethylenediamine stannylene (II), was used.
또한, 상기 제1 반도체 박막의 제조공정은 300 mtorr의 압력 및 60~250℃의 온도를 갖는 챔버 내에서 수행되었다. 또한, 상기 오존(O3) 제공단계는 1초 동안 수행되었고, 각 퍼지 단계는 50 sccm 질소(N2) 가스 분위기에서 10초의 시간 동안 수행되었다. In addition, the manufacturing process of the first semiconductor thin film was performed in a chamber having a pressure of 300 mtorr and a temperature of 60 to 250 ° C. In addition, the ozone (O 3 ) provision step was performed for 1 second, and each purge step was performed for 10 seconds in a 50 sccm nitrogen (N 2 ) gas atmosphere.
실시 예에 따른 제2 반도체 박막 제조Preparation of the second semiconductor thin film according to the embodiment
Si 기판이 준비된다. 상기 기판 상에 금속 전구체 제공단계-퍼지(purge) 단계-물(H2O) 제공단계-퍼지 단계를 수행하여, 상기 실시 예에 따른 제2 반도체 박막인 SnO 박막을 제조하였다. 상기 금속 전구체는 2배위 2가 화합물인 N,N'-tert-butyl-1,1-dimethylethylenediamine stannylene (II)을 사용하였다. The Si substrate is prepared. On the substrate, a metal precursor providing step-purging step-water (H 2 O) providing step-purging step was performed to prepare a second semiconductor thin film SnO thin film according to the embodiment. As the metal precursor, a 2nd coordination divalent compound, N, N'-tert-butyl-1,1-dimethylethylenediamine stannylene (II), was used.
또한, 상기 제1 반도체 박막의 제조공정은 300 mtorr의 압력 및 60~250℃의 온도를 갖는 챔버 내에서 수행되었다. 또한, 상기 물(H2O) 제공단계는 0.3초 동안 수행되었고, 각 퍼지 단계는 50 sccm 질소(N2) 가스 분위기에서 10초의 시간 동안 수행되었다. In addition, the manufacturing process of the first semiconductor thin film was performed in a chamber having a pressure of 300 mtorr and a temperature of 60 to 250 ° C. In addition, the water (H 2 O) providing step was performed for 0.3 seconds, each purge step was performed for a time of 10 seconds in a 50 sccm nitrogen (N 2 ) gas atmosphere.
이 밖에도, ALD 공정을 통하여 SnO 박막 및 SnO2 박막을 제조하는 종래의 기술들이 아래 <표 1>을 통하여 정리된다. In addition, conventional techniques for manufacturing the SnO thin film and the SnO2 thin film through the ALD process are summarized through <Table 1> below.
도 11 내지 도 14는 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 성장 특성을 나타내는 그래프이다. 도 11을 참조하면, 상기 실시 예에 따른 제1 반도체 박막(Ozone) 및 제2 반도체 박막(Water)의 제조공정 중 제공되는 금속 전구체의 양(precursor dose, nmol/cm2)을 제어하고, 제어된 금속 전구체의 양에 따라 제1 및 제2 반도체 박막의 성장률(Growth rate, 
도 11에서 확인할 수 있듯이 상기 실시 예에 따른 제1 반도체 박막(Ozone)의 경우 0.13 nmol/cm2의 금속 전구체가 제공되었을 때 성장률이 현저히 상승하고, 이후에는 실질적으로 일정한 성장률을 나타내는 것을 확인할 수 있었다. 또한, 상기 실시 예에 따른 제2 반도체 박막(Water)의 경우, 제공되는 금속 전구체의 함량 제어가, 박막의 성장에 큰 영향이 없는 것을 확인할 수 있었다. As can be seen in FIG. 11, in the case of the first semiconductor thin film (Ozone) according to the embodiment, when the metal precursor of 0.13 nmol / cm 2 was provided, the growth rate was significantly increased, and after that, it was confirmed that it exhibits a substantially constant growth rate. . In addition, in the case of the second semiconductor thin film (Water) according to the embodiment, it was confirmed that the control of the content of the metal precursor provided has no significant effect on the growth of the thin film.
도 12를 참조하면, 상기 실시 예에 따른 제1 반도체 박막(Ozone) 및 제2 반도체 박막(Water)의 제조공정 중 반응 전구체(Ozone, Water)의 제공 시간(Reactant pulse time, s)을 제어하고, 제어된 시간에 따라 제1 및 제2 반도체 박막의 성장률(Growth rate, 
도 12에서 확인할 수 있듯이, 상기 실시 예에 따른 제1 반도체 박막(Ozone)의 경우 실질적으로 일정한 성장률을 유지하기 위해, 오존(Ozone)을 제공하는 시간이 1초 이상의 시간이 필요한 것을 확인할 수 있었다. 반면, 상기 실시 예에 따른 제2 반도체 박막(Water)의 경우 실질적으로 일정한 성장률을 유지하기 위해, 물(Water)을 제공하는 시간이 0.1 초 이상의 시간이 필요한 것을 확인할 수 있었다. 도 12에서 나타난 바와 같이, 반응 전구체로서 오존과 물을 제공하는 시간이 서로 다른 것은, 물의 증기압이 오존의 증기압보다 더 높기 때문인 것으로 판단된다. 또한, 도 11 및 도 12에서 확인할 수 있듯이 제1 및 제2 박막 모두 ALD 특성(saturation growth behavior)을 나타내는 것을 확인할 수 있었다. As can be seen in FIG. 12, in order to maintain a substantially constant growth rate in the case of the first semiconductor thin film (Ozone) according to the above embodiment, it was confirmed that the time for providing ozone (Ozone) requires at least 1 second. On the other hand, in the case of the second semiconductor thin film (Water) according to the above embodiment, in order to maintain a substantially constant growth rate, it was confirmed that the time for providing water (Water) requires a time of 0.1 seconds or more. As shown in FIG. 12, it is determined that the time for providing ozone and water as the reaction precursor is different because the vapor pressure of water is higher than that of ozone. Also, as can be seen in FIGS. 11 and 12, it was confirmed that both the first and second thin films exhibit ALD characteristics (saturation growth behavior).
도 13을 참조하면, 상기 실시 예에 따른 제2 반도체 박막(Water)의 제조공정 중 성장 온도(Growth temperature, ℃)를 제어하고, 제어된 성장 온도에 따른 제1 반도체 박막의 성장률(Growth rate, 
도 14를 참조하면, 상기 실시 예에 따른 제1 반도체 박막(Ozone)의 제조공정 중 성장 온도(Growth temperature, ℃)를 제어하고, 제어된 성장 온도에 따른 제1 반도체 박막의 성장률(Growth rate, 
또한, 도 13 및 도 14에서 알 수 있듯이, 제1 반도체 박막(Ozone)의 성장률이 제2 반도체 박막(Water)의 성장률보다 높게 나타나는 것을 확인할 수 있었다. 이는, 오존(Ozone)과 SnO2 박막 사이의 결합력이 물(H2O)과 SnO 박막 사이의 결합력 보다 높기 때문인 것으로 판단된다. 13 and 14, it was confirmed that the growth rate of the first semiconductor thin film (Ozone) is higher than that of the second semiconductor thin film (Water). This is considered to be because the bonding force between ozone (Ozone) and SnO 2 thin film is higher than that between water (H 2 O) and SnO thin film.
도 15 및 도 16은 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 결정성을 나타내는 그래프이다. 15 and 16 are graphs showing crystallinity of first and second semiconductor thin films according to an embodiment of the present invention.
도 15를 참조하면, 상기 실시 예에 따른 제2 반도체 박막(SnO)의 제조공정 중 성장 온도를 60℃, 80℃, 및 100℃로 제어하고, 성장 온도에 따라 제조된 제2 반도체 박막(SnO)을 XRD분석하여, 2theta(degree)에 대한 Intensity(a.u)를 나타내었다. 15, during the manufacturing process of the second semiconductor thin film (SnO) according to the embodiment, the growth temperature is controlled to 60 ° C, 80 ° C, and 100 ° C, and the second semiconductor thin film (SnO) manufactured according to the growth temperature ) By XRD analysis, the intensity (au) for 2theta (degree) was indicated.
도 15에서 확인할 수 있듯이, 60℃ 및 80℃의 온도에서 성장된 제2 반도체 박막(SnO)은 비정질(amorphous) 특성을 나타내지만, 100℃의 온도에서 성장된 제2 반도체 박막(SnO)은 결정화가 진행되어 tetragonal SnO 구조를 나타내는 것을 확인할 수 있었다. 15, the second semiconductor thin film (SnO) grown at a temperature of 60 ° C. and 80 ° C. exhibits amorphous properties, but the second semiconductor thin film (SnO) grown at a temperature of 100 ° C. crystallizes. It was confirmed that the progress showed a tetragonal SnO structure.
도 16을 참조하면, 상기 실시 예에 따른 제1 반도체 박막(SnO2)의 제조공정 중 성장 온도를 60℃, 80℃, 100℃, 및 250℃로 제어하고, 성장 온도에 따라 제조된 제1 반도체 박막(SnO2)을 XRD분석하여, 2theta(degree)에 대한 Intensity(a.u)를 나타내었다. Referring to FIG. 16, during the manufacturing process of the first semiconductor thin film (SnO 2 ) according to the embodiment, the growth temperature is controlled to 60 ° C., 80 ° C., 100 ° C., and 250 ° C. XRD analysis of the semiconductor thin film (SnO 2 ) showed the intensity (au) for 2theta (degree).
도 16에서 확인할 수 있듯이, 60℃, 80℃, 및 100℃의 온도에서 성장된 제1 반도체 박막(SnO2)은 비정질(amorphous) 특성을 나타내지만, 250℃의 온도에서 성장된 제1 반도체 박막(SnO2)은 결정화가 진행되어 tetragonal SnO2 구조를 나타내는 것을 확인할 수 있었다. 16, the first semiconductor thin film (SnO 2 ) grown at a temperature of 60 ° C., 80 ° C., and 100 ° C. exhibits amorphous properties, but a first semiconductor thin film grown at a temperature of 250 ° C. It was confirmed that (SnO 2 ) crystallization progressed to show a tetragonal SnO 2 structure.
도 17 내지 도 19는 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 광학적 특성을 나타내는 그래프이다. 17 to 19 are graphs showing optical properties of first and second semiconductor thin films according to an embodiment of the present invention.
도 17을 참조하면, 60℃, 80℃, 및 100℃의 온도에서 성장된 상기 실시 예에 따른 제2 반도체 박막(SnO) 광학적 band gap을 나타내었다. 도 17에서 확인할 수 있듯이, 상기 실시 예에 따른 제2 반도체 박막(SnO)은 2.29 eV-2.31 eV의 Indirect Band gap을 나타내는 것을 확인할 수 있었다. Referring to FIG. 17, a second semiconductor thin film (SnO) optical band gap according to the above embodiment was grown at a temperature of 60 ° C, 80 ° C, and 100 ° C. As can be seen in FIG. 17, it was confirmed that the second semiconductor thin film (SnO) according to the embodiment exhibits an Indirect Band gap of 2.29 eV-2.31 eV.
도 18을 참조하면, 60℃, 80℃, 및 100℃의 온도에서 성장된 상기 실시 예에 따른 제1 반도체 박막(SnO2) 광학적 band gap을 나타내었다. 도 18에서 확인할 수 있듯이, 상기 실시 예에 따른 제1 반도체 박막(SnO2)은 3.97 eV-4.07 eV의 Direct Band gap을 나타내는 것을 확인할 수 있었다. Referring to FIG. 18, a first semiconductor thin film (SnO 2 ) optical band gap according to the above embodiment was grown at a temperature of 60 ° C., 80 ° C., and 100 ° C. As can be seen in FIG. 18, it was confirmed that the first semiconductor thin film (SnO 2 ) according to the embodiment exhibits a Direct Band gap of 3.97 eV-4.07 eV.
도 19를 참조하면, 상기 실시 예에 따른 제1 반도체 박막(SnO2) 및 제2 반도체 박막(SnO)의 파장(Wavelength, nm)에 따른 투과도(transmittance, %)를 나타내었다. 성장 온도는 100℃로 제어되었다. 도 19에서 확인할 수 있듯이, 제1 반도체 박막(SnO2)은 제2 반도체 박막(SnO)과 비교하여 투과도가 높게 나타나는 것을 확인할 수 있었다. Referring to FIG. 19, transmittance (%) according to wavelengths (wavelength, nm) of the first semiconductor thin film SnO 2 and the second semiconductor thin film SnO according to the embodiment is illustrated. The growth temperature was controlled at 100 ° C. As can be seen in FIG. 19, it was confirmed that the first semiconductor thin film (SnO 2 ) exhibits higher transmittance than the second semiconductor thin film (SnO).
즉, 도 17 내지 도 19에서 알 수 있듯이, 상기 실시 예에 따른 제1 반도체 박막(SnO2) 및 제2 반도체 박막(SnO)은 현저하게 다른 광학적 특성을 나타내는 것을 알 수 있다. That is, as can be seen in FIGS. 17 to 19, it can be seen that the first semiconductor thin film SnO 2 and the second semiconductor thin film SnO according to the above embodiment exhibit significantly different optical properties.
도 20 및 도 21은 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 XPS 분석을 나타내는 그래프이다. 20 and 21 are graphs showing XPS analysis of first and second semiconductor thin films according to an embodiment of the present invention.
도 20을 참조하면, 60℃, 80℃, 및 100℃의 온도에서 성장된 제1 반도체 박막(SnO2) 및 제2 반도체 박막(SnO)을 XPS 분석하여 Binding energy(eV)에 따른 Intensity(a.u)를 나타내었다. 도 20에서 확인할 수 있듯이, 상기 제1 반도체 박막(SnO2) 및 제2 반도체 박막(SnO) 모두 Sn 3d 피크(peak)를 나타내었다. 또한, 상기 제1 반도체 박막(SnO2) 및 제2 반도체 박막(SnO)의 Sn 3d 피크 위치로 보아, Sn4 +가 Sn2 +와 비교하여 산소와 강한 이온 결합 에너지를 갖는 것으로 예측된다. Referring to FIG. 20, the first semiconductor thin film (SnO 2 ) and the second semiconductor thin film (SnO) grown at a temperature of 60 ° C., 80 ° C., and 100 ° C. are subjected to XPS analysis to intensity (au) according to binding energy (eV). ). 20, both the first semiconductor thin film (SnO 2 ) and the second semiconductor thin film (SnO) exhibited a Sn 3d peak. In addition, in view of the Sn 3d peak positions of the first semiconductor thin film SnO 2 and the second semiconductor thin film SnO, Sn 4 + is predicted to have strong ionic bonding energy with oxygen compared to Sn 2 + .
도 21의 (a) 및 (b)를 참조하면, 100℃의 온도에서 성장된 제2 반도체 박막(SnO) 및 제1 반도체 박막(SnO2)을 XPS 분석하여 Binding energy(eV)에 따른 Intensity(a.u)를 나타내었다. 도 21의 (a) 및 (b)에서 확인할 수 있듯이, 상기 제2 반도체 박막(SnO)은 주로Sn2 +로 구성되며 8%의 Sn4 +를 포함하지만, 상기 제1 반도체 박막(SnO2)은 약간의 Sn2 +가 발견되는 것을 확인할 수 있었다. 이 밖에도 도 21의 XPS 분석을 통한 제1 및 제2 반도체 박막의 성장 온도에 따른 O/Sn ratio가 아래 <표 2>를 통하여 정리된다. Referring to (a) and (b) of FIG. 21, the second semiconductor thin film (SnO) and the first semiconductor thin film (SnO 2 ) grown at a temperature of 100 ° C. are analyzed by XPS and the intensity according to Binding energy (eV) ( au). As can be seen from (a) and (b) of FIG. 21, the second semiconductor thin film (SnO) is mainly composed of Sn 2 + and includes 8% of Sn 4 + , but the first semiconductor thin film (SnO 2) is it was confirmed that some Sn 2 + found. In addition, the O / Sn ratio according to the growth temperature of the first and second semiconductor thin films through XPS analysis of FIG. 21 is summarized through <Table 2> below.
도 22내지 도 24는 본 발명의 실시 예에 따른 제1 및 제2 반도체 박막의 N-P 특성을 나타내는 나타내는 그래프이다. 22 to 24 are graphs showing N-P characteristics of first and second semiconductor thin films according to an embodiment of the present invention.
도 22의 (a) 및 (b)를 참조하면, 상기 제2 반도체 박막(SnO) 및 제1 반도체 박막(SnO2) 각각의 UPS(Ultraviolet photoemission spectroscopy)를 측정하여 work function을 나타내었다. 제1 및 제2 반도체의 성장 온도는 100℃로 제어하였다.22 (a) and (b), the second semiconductor thin film (SnO) and the first semiconductor thin film (SnO 2 ) of each UPS (Ultraviolet photoemission spectroscopy) was measured to show the work function. The growth temperatures of the first and second semiconductors were controlled at 100 ° C.
도 22의 (a) 및 (b)에서 확인할 수 있듯이, 상기 제2 반도체 박막(SnO)은 4.32 eV의 work function을 나타내고, 상기 제1 반도체 박막(SnO2)은 4.03 eV의 work function을 나타내는 것을 확인할 수 있었다. 22 (a) and (b), it can be seen that the second semiconductor thin film (SnO) represents a work function of 4.32 eV, and the first semiconductor thin film (SnO2) represents a work function of 4.03 eV. Could.
도 23의 (a) 및 (b)를 참조하면, 상기 제2 반도체 박막(SnO) 및 제1 반도체 박막(SnO2) 각각의 IPES(Inverse photoemission spectroscopy)를 측정하여 conduction band edge를 나타내었다. 제1 및 제2 반도체의 성장 온도는 100℃로 제어하였다.Referring to FIGS. 23A and 23B, conduction band edges are shown by measuring inverse photoemission spectroscopy (IPES) of each of the second semiconductor thin film (SnO) and the first semiconductor thin film (SnO 2 ). The growth temperatures of the first and second semiconductors were controlled at 100 ° C.
도 23의 (a) 및 (b)에서 확인할 수 있듯이, 상기 제2 반도체 박막(SnO)은 -2.01 eV의 conduction band를 나타내고, 상기 제1 반도체 박막(SnO2)은 -1.75 eV의 conduction band를 나타내는 것을 확인할 수 있었다. 23 (a) and 23 (b), the second semiconductor thin film (SnO) represents a conduction band of -2.01 eV, and the first semiconductor thin film (SnO 2 ) represents a conduction band of -1.75 eV. It was confirmed that it showed.
도 24의 (a) 및 (b)를 참조하면, 도 22 및 도 23의 데이터를 기반으로 상기 제2 반도체 박막(SnO) 및 제1 반도체 박막(SnO2) 각각의 energy level diagram을 나타내었다. Referring to (a) and (b) of FIG. 24, energy level diagrams of each of the second semiconductor thin film (SnO) and the first semiconductor thin film (SnO 2 ) are shown based on the data of FIGS. 22 and 23.
도 24의 (a) 및 (b)에서 확인할 수 있듯이, 상기 제2 반도체 박막(SnO)은 P형 특성을 나타내고, 상기 제1 반도체 박막(SnO2)은 N 형 특성을 나타내는 것을 확인할 수 있었다. 또한, 제1 및 제2 반도체 박막 사이의 Schottky barrier height가 0.29 eV 이하로 나타나는 것을 확인할 수 있었다. 이에 따라, 상기 제1 및 제2 반도체 박막이 PN 접합을 형성할 수 있음을 알 수 있다. As shown in FIGS. 24A and 24B, it was confirmed that the second semiconductor thin film (SnO) exhibited P-type characteristics and the first semiconductor thin film (SnO 2 ) exhibited N-type characteristics. In addition, it was confirmed that the Schottky barrier height between the first and second semiconductor thin films was 0.29 eV or less. Accordingly, it can be seen that the first and second semiconductor thin films can form a PN junction.
실시 예에 따른 According to the embodiment PN접합PN junction 다이오드 제조 Diode manufacturing
Glass 상에 200 nm의 두께를 갖는 ITO가 증착된 기판이 준비된다. 상기 기판 상에 상기 실시 예에 따른 제1 반도체 박막(SnO2)을 50 nm의 두께로 증착하고, 제1 반도체 박막(SnO2) 상에 상기 실시 예에 따른 제2 반도체 박막(SnO)을 50 nm의 두께로 증착하였다. 이후, 제2 반도체 박막 상에 100 nm 두꼐의 Ni 전극을 증착하여 실시 예에 따른 PN 접합 다이오드를 제조하였다. 제1 및 제2 반도체 박막의 성장 온도는 100℃로 제어하였다. A substrate on which ITO having a thickness of 200 nm is deposited on glass is prepared. The first semiconductor thin film (SnO 2 ) according to the embodiment is deposited on the substrate to a thickness of 50 nm, and the second semiconductor thin film (SnO) according to the embodiment is deposited on the first semiconductor thin film (SnO 2 ) 50 It was deposited to a thickness of nm. Thereafter, a 100 nm thick Ni electrode was deposited on the second semiconductor thin film to prepare a PN junction diode according to the embodiment. The growth temperatures of the first and second semiconductor thin films were controlled at 100 ° C.
도 25는 본 발명의 실시 예에 따른 PN 접합 다이오드의 전기적 특성을 나타내는 그래프이다. 25 is a graph showing electrical characteristics of a PN junction diode according to an embodiment of the present invention.
도 25를 참조하면, 상기 실시 예에 따른 PN 접합 다이오드에 인가되는 전압(Applied voltage, V)에 따른 전류(Drain current, μA)를 측정하여 나타내었다. 도 25에서 확인할 수 있듯이, 상기 실시 예에 따른 PN 접합 다이오드는, 인가되는 전압이 증가함에 따라, 전류가 증가하는 것을 확인할 수 있었다. Referring to FIG. 25, a drain current (μA) according to a voltage (Applied voltage, V) applied to the PN junction diode according to the embodiment is measured and illustrated. As can be seen in Figure 25, the PN junction diode according to the embodiment, it was confirmed that the current increases as the applied voltage increases.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.As described above, the present invention has been described in detail using preferred embodiments, but the scope of the present invention is not limited to specific embodiments, and should be interpreted by the appended claims. In addition, those skilled in the art should understand that many modifications and variations are possible without departing from the scope of the present invention.
10: 금속 전구체
20: 제1 반응 전구체
30a, b: 제2 반응 전구체
50: 제1 중간체
60: 제2 중간체
M1: 제1 도전형 물질
M2: 제2 도전형 물질
100: 기판
110: 제1 전도층
120: 제2 전도층
200: 전극10: metal precursor
20: first reaction precursor
30a, b: second reaction precursor
50: first intermediate
60: second intermediate
M 1 : first conductivity type material
M 2 : Second conductivity type material
100: substrate
110: first conductive layer
120: second conductive layer
200: electrode
Claims (13)
상기 제1 도전층 상에, 상기 금속 전구체 및 제2 반응 전구체를 제공하여, 상기 금속 전구체와 상기 제2 반응 전구체가 반응되어 형성된 제2 도전형 물질을 포함하는 제2 도전층을 형성하는 단계를 포함하는 하이브리드 반도체 소자의 제조 방법.
Providing a metal precursor and a first reaction precursor on a substrate to form a first conductive layer comprising a first conductive type material formed by reacting the metal precursor and the first reaction precursor; And
Forming a second conductive layer including the second conductive type material formed by reacting the metal precursor and the second reactive precursor by providing the metal precursor and the second reactive precursor on the first conductive layer; Method for manufacturing a hybrid semiconductor device comprising.
상기 제2 도전층을 형성하는 단계는,
상기 금속 전구체의 금속이 상기 제2 반응 전구체의 -OH기와 결합된 제1 중간체 형성단계;
상기 제1 중간체의 금속이 새로운 상기 제2 반응 전구체의 -OH기와 다시 결합된 제2 중간체 형성단계; 및
상기 제2 중간체가 새로운 상기 금속 전구체의 금속과 결합된 상기 제2 도전형 물질을 형성하는 단계를 포함하는 하이브리드 반도체 소자의 제조 방법.
According to claim 1,
Forming the second conductive layer,
Forming a first intermediate in which the metal of the metal precursor is combined with the -OH group of the second reaction precursor;
A second intermediate forming step in which the metal of the first intermediate is again combined with the -OH group of the new second reaction precursor; And
And forming the second conductivity-type material in which the second intermediate is combined with a metal of the new metal precursor.
상기 제2 중간체는, 상기 제1 중간체의 금속이, 새로운 상기 제2 반응 전구체의 -OH기와 결합하여, 상기 제1 중간체로부터 분리된 것을 포함하는 하이브리드 반도체 소자의 제조 방법.
According to claim 2,
The second intermediate is a method of manufacturing a hybrid semiconductor device comprising a metal of the first intermediate, separated from the first intermediate, by combining with a -OH group of the new second reaction precursor.
상기 제2 도전형 물질은, 새로운 상기 금속 전구체의 금속이, 상기 제2 중간체와 결합하여, 새로운 상기 금속 전구체로부터 분리된 것을 포함하는 하이브리드 반도체 소자의 제조 방법.
According to claim 2,
The second conductivity-type material, a method of manufacturing a hybrid semiconductor device comprising the metal of the new metal precursor is separated from the new metal precursor by combining with the second intermediate.
상기 제1 중간체 형성 단계, 상기 제2 중간체 형성 단계, 및 상기 제2 도전형 물질 형성단계는 순차적으로 수행되는 것을 포함하는 하이브리드 반도체 소자의 제조방법.
According to claim 2,
The first intermediate forming step, the second intermediate forming step, and the second conductive type material forming step comprises a method of manufacturing a hybrid semiconductor device comprising a sequentially performed.
상기 금속 전구체에 포함된 금속은, 2개의 질소(N)와 결합되고, 하나의 비공유 전자쌍을 갖는 것을 포함하는 하이브리드 반도체 소자의 제조방법.
According to claim 1,
The metal contained in the metal precursor, a method of manufacturing a hybrid semiconductor device comprising a combination of two nitrogen (N), and having one unshared electron pair.
상기 금속과 결합된 질소의 산화수(oxidation number)는 -1이고, 상기 금속의 산화수는 +2 이며, 상기 금속의 배위수(coordination number)는 2인 것을 포함하는 하이브리드 반도체 소자의 제조방법.
The method of claim 6,
A method of manufacturing a hybrid semiconductor device comprising: the oxidation number of nitrogen combined with the metal is −1, the oxidation number of the metal is +2, and the coordination number of the metal is 2.
상기 금속 전구체는, 주석(Sn)을 포함하는 하이브리드 반도체 소자의 제조방법.
According to claim 1,
The metal precursor, a method of manufacturing a hybrid semiconductor device containing tin (Sn).
상기 제1 도전형 물질은, 상기 금속 전구체 및 상기 제1 반응 전구체의 한 번의 반응(one step)으로 형성되는 것을 포함하는 하이브리드 반도체 소자의 제조방법.
According to claim 1,
The first conductive type material, the method of manufacturing a hybrid semiconductor device comprising the metal precursor and the first reaction precursor is formed in one step (one step).
상기 제1 반응 전구체는 오존(O3)을 포함하고, 상기 제2 반응 전구체는 물(H2O)을 포함하는 하이브리드 반도체 소자의 제조방법.
According to claim 1,
The first reaction precursor comprises ozone (O 3 ), and the second reaction precursor comprises water (H 2 O).
상기 제1 도전형 물질은 SnO2를 포함하고, 상기 제2 도전형 물질은 SnO를 포함하는 하이브리드 반도체 소자의 제조방법.
According to claim 1,
The first conductive type material includes SnO 2 , and the second conductive type material includes SnO.
상기 기판 상에 배치되고, 금속 전구체 및 제1 반응 전구체가 반응되어 형성된 제1 도전형 물질을 포함하는 제1 도전층; 및
상기 제1 도전층 상에 배치되고, 상기 금속 전구체 및 제2 반응 전구체가 반응되어 형성된 제2 도전형 물질을 포함하는 제2 도전층을 포함하되,
상기 제2 도전층은 상기 제1 도전형 물질을 포함하지 않고, 상기 제2 도전형 물질만으로 구성되는 것을 포함하는 하이브리드 반도체 소자.
Board;
A first conductive layer disposed on the substrate and including a first conductive type material formed by reacting a metal precursor and a first reaction precursor; And
The second conductive layer is disposed on the first conductive layer, and includes a second conductive type material formed by reacting the metal precursor and the second reactive precursor,
The second conductive layer does not include the first conductive type material, and includes a hybrid semiconductor device comprising only the second conductive type material.
상기 금속 전구체는, 주석(Sn)을 포함하고 상기 제1 반응 전구체는 오존(O3)을 포함하고, 상기 제2 반응 전구체는 물(H2O)을 포함하며,
상기 제1 도전형 물질을 SnO2를 포함하고, 상기 제2 도전형 물질은 SnO를 포함하는 하이브리드 반도체 소자.
The method of claim 12,
The metal precursor includes tin (Sn), the first reaction precursor includes ozone (O 3 ), and the second reaction precursor includes water (H 2 O),
The first conductivity type material includes SnO 2 , and the second conductivity type material includes SnO.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180144462A KR102202706B1 (en) | 2018-11-21 | 2018-11-21 | Hybrid semi-conductor and fabricating method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180144462A KR102202706B1 (en) | 2018-11-21 | 2018-11-21 | Hybrid semi-conductor and fabricating method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200059573A true KR20200059573A (en) | 2020-05-29 |
| KR102202706B1 KR102202706B1 (en) | 2021-01-13 |
Family
ID=70912273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180144462A KR102202706B1 (en) | 2018-11-21 | 2018-11-21 | Hybrid semi-conductor and fabricating method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102202706B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101610623B1 (en) * | 2014-07-08 | 2016-04-08 | 한국화학연구원 | Fabrication and method of deposition p-type Tin oxide thin film and Method of fabricating transistor |
| KR101660795B1 (en) | 2015-10-29 | 2016-09-29 | 주식회사 페타룩스 | Pn junction device and electronic apparatus using the same |
-
2018
- 2018-11-21 KR KR1020180144462A patent/KR102202706B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101610623B1 (en) * | 2014-07-08 | 2016-04-08 | 한국화학연구원 | Fabrication and method of deposition p-type Tin oxide thin film and Method of fabricating transistor |
| KR101660795B1 (en) | 2015-10-29 | 2016-09-29 | 주식회사 페타룩스 | Pn junction device and electronic apparatus using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102202706B1 (en) | 2021-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mattinen et al. | Atomic layer deposition of emerging 2D semiconductors, HfS2 and ZrS2, for optoelectronics | |
| KR102430540B1 (en) | Synthesis and use of precursors for ald of molybdenum or tungsten containing thin films | |
| US7498230B2 (en) | Magnesium-doped zinc oxide structures and methods | |
| TWI413705B (en) | Atomic layer deposited barium strontium titanium oxide films | |
| US7214325B2 (en) | Method of fabricating ohmic contact on n-type gallium nitride (GaN) of room temperature by plasma surface treatment | |
| US8283744B2 (en) | Molybdenum-doped indium oxide structures and methods | |
| KR20180070615A (en) | Photoactive devices and materials | |
| Kim et al. | Thermal atomic layer deposition of device-quality SiO2 thin films under 100° C using an aminodisilane precursor | |
| US20220018017A1 (en) | Method for manufacturing molybdenum-containing thin film and molybdenum-containing thin film manufactured thereby | |
| US20160056038A1 (en) | Constructions Comprising Rutile-Type Titanium Oxide; And Methods of Forming And Utilizing Rutile-Type Titanium Oxide | |
| US8525166B2 (en) | Zinc-tin oxide thin-film transistors | |
| TW202208394A (en) | Compound and vapor deposition reactant | |
| Coutancier et al. | ALD of ZnO: Ti: growth mechanism and application as an efficient transparent conductive oxide in silicon nanowire solar cells | |
| US12002870B2 (en) | Method of manufacturing a transistor | |
| Chua et al. | Atomic layer deposition of energy band tunable tin germanium oxide electron transport layer for the SnS-based solar cells with 400 mV open-circuit voltage | |
| JPS6043819A (en) | Method for vapor-phase reaction | |
| KR20170046802A (en) | Improving metal contacts to group iv semiconductors by inserting interfacial atomic monolayers | |
| JP2003115607A (en) | Semiconductor device including ohmic contact and method of fabricating the same | |
| Lee et al. | Performance enhancement of MgZnO ultraviolet photodetectors using ultrathin Al2O3 inserted layer | |
| Kakiuchi et al. | Controllability of structural and electrical properties of silicon films grown in atmospheric-pressure very high-frequency plasma | |
| Singh et al. | Two-step process using MOCVD and thermal oxidation to obtain pure-phase Cu2O thin films transistors | |
| KR102202706B1 (en) | Hybrid semi-conductor and fabricating method of the same | |
| US20050277296A1 (en) | Method to reduce impurity elements during semiconductor film deposition | |
| Ebrahimzadeh et al. | Properties and modification of native oxides of InP (100) | |
| GB2599173A (en) | A method of manufacturing a transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |