KR20200040738A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20200040738A
KR20200040738A KR1020200044174A KR20200044174A KR20200040738A KR 20200040738 A KR20200040738 A KR 20200040738A KR 1020200044174 A KR1020200044174 A KR 1020200044174A KR 20200044174 A KR20200044174 A KR 20200044174A KR 20200040738 A KR20200040738 A KR 20200040738A
Authority
KR
South Korea
Prior art keywords
layer
electrode
disposed
ceramic body
electronic component
Prior art date
Application number
KR1020200044174A
Other languages
English (en)
Other versions
KR102473420B1 (ko
Inventor
김범수
이종호
이장열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180106636A external-priority patent/KR102101933B1/ko
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200044174A priority Critical patent/KR102473420B1/ko
Publication of KR20200040738A publication Critical patent/KR20200040738A/ko
Application granted granted Critical
Publication of KR102473420B1 publication Critical patent/KR102473420B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 내부전극과 전기적으로 연결되는 외부전극을 포함하며, 상기 외부전극은 상기 내부전극과 전기적으로 연결되는 전극층 및 상기 전극층 상에 배치된 도금층을 포함하며, 상기 전극층 및 도금층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되고, 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 전극층의 전체 폭(BW)의 1/2 되는 지점(0.5BW)을 중심으로, ± 0.2BW 범위 내 영역에서 상기 전극층 및 도금층 각각의 접선의 기울기가 서로 반대가 되는 지점이 적어도 1개 이상 배치된 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품{Multi-layered ceramic electronic componentthe}
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품의 제조방법에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 세라믹 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.
적층 세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근 전기, 전자기기 산업의 고성능화 및 경박단소화에 따라 전자부품에 있어서도 소형, 고성능 및 초고용량화가 요구되고 있다.
특히, 적층 세라믹 커패시터의 고용량화 및 소형화에 따라 단위 부피당 정전 용량을 극대화 시키는 기술이 필요하다.
따라서, 내부전극의 경우 면적은 최대로 구현하면서 부피를 최소화하여 적층수 증가를 통한 고용량을 구현하여야 한다.
그러나, 적층 세라믹 커패시터의 고용량화 및 소형화에 따라 신뢰성 특히, 내습 신뢰성 확보가 큰 이슈가 되고 있다.
일본공개특허공보 2012-199597
본 발명은 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 적층 세라믹 전자부품의 제조방법에 관한 것이다.
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치되되, 상기 내부전극과 전기적으로 연결되는 외부전극을 포함하며, 상기 외부전극은 상기 내부전극과 전기적으로 연결되는 전극층 및 상기 전극층 상에 배치된 도금층을 포함하며, 상기 전극층 및 도금층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되고, 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 전극층의 전체 폭(BW)의 1/2 되는 지점(0.5BW)을 중심으로, ± 0.2BW 범위 내 영역에서 상기 전극층 및 도금층 각각의 접선의 기울기가 서로 반대가 되는 지점이 적어도 1개 이상 배치된 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태에 따르면 외부전극을 다중 도포함으로써, 세라믹 바디의 모서리부에 배치된 외부전극이 끊김이 없으며, 세라믹 바디의 상면 및 하면에 배치된 전극층과 도금층의 일정 영역에 접선의 기울기가 서로 반대가 되는 지점이 배치됨으로써, 내습 특성을 개선할 수 있어 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 도 1의 I-I' 단면도이다.
도 4는 도 3의 E 영역 확대도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 발명의 일 실시형태는 세라믹 전자부품에 관한 것으로, 세라믹 재료를 사용하는 전자부품은 커패시터, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등이 있다. 하기에서는 세라믹 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 바디를 나타낸 모식도이다.
도 3은 도 1의 I-I' 단면도이다.
도 4는 도 3의 E 영역 확대도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 세라믹 바디(110), 상기 세라믹 바디 내부에 형성된 내부전극(121, 122), 상기 세라믹 바디(110)의 외측에 형성되는 외부 전극(131, 132)을 포함할 수 있다.
본 발명의 일 실시 형태에서, 적층 세라믹 커패시터의 '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의될 수 있다. 상기 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
상기 세라믹 바디(110)의 형상에 특별히 제한은 없지만, 본 발명의 일 실시형태에 따르면 육면체 형상을 가질 수 있다.
상기 세라믹 바디(110)는 제1 방향으로 대향하는 제1 면(S1) 및 제2 면(S2), 상기 제1 면(S1) 및 제2 면(S2)과 연결되고, 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4), 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함할 수 있다.
상기 제1 면(S1) 및 제2 면(S2)은 제1 방향인 세라믹 바디(110)의 두께 방향으로 마주보는 면으로, 상기 제3 면(S3) 및 제4 면(S4)은 제2 방향인 길이 방향으로 마주보는 면으로 정의될 수 있으며, 상기 제5 면(S5) 및 제6 면(S6)은 제3 방향인 폭 방향으로 마주보는 면으로 정의될 수 있다.
상기 세라믹 바디(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 바디의 제3 면(S3) 또는 제4 면(S4)으로 일단이 노출된다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다.
제1 내부전극(121)의 일단은 제3 면(S3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 면(S4)으로 노출될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제4 면(S4) 또는 제3 면(S3)으로부터 일정 간격을 두고 형성된다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
상기 세라믹 바디의 제3 면(S3) 및 제4 면(S4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
상기 일 내부전극(121, 122)의 두께는 특별히 제한되는 것은 아니나, 예를 들면, 0.4 ㎛ 이하일 수 있다.
본 발명의 일 실시형태에 따르면 내부전극이 형성된 유전체층은 200층 이상 적층될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)는 복수 개의 유전체층(111)이 적층되어 형성될 수 있다.
상기 세라믹 바디(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 분말을 포함하는 세라믹 그린시트의 소결에 의하여 형성될 수 있다.
상기 세라믹 분말은 당업계에서 일반적으로 사용되는 것이면 특별히 제한되지 않는다.
이에 제한되는 것은 아니나, 예를 들면 BaTiO3계 세라믹 분말을 포함할 수 있다.
상기 BaTiO3계 세라믹 분말은 이에 제한되는 것은 아니며, 예를 들면, BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등이 있다.
또한, 상기 세라믹 그린시트는 상기 세라믹 분말과 함께 전이금속, 희토류 원소, Mg, Al 등을 포함할 수 있다.
상기 일 유전체층(111)의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 적절히 변경될 수 있다.
이에 제한되는 것은 아니나, 예를 들면 소결 후 인접하는 2개의 내부 전극층 사이에 형성된 유전체층(111)의 두께는 0.4 ㎛ 이하 일 수 있다.
본 발명의 일 실시형태에서, 상기 유전체층(111)의 두께는 평균 두께를 의미할 수 있다.
상기 유전체층(111)의 평균 두께는 도 2와 같이 세라믹 바디(110)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 도 2와 같이 세라믹 바디(110)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 내부전극(121, 122)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
이러한 세라믹 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브부(A)와, 상하 마진부로서 액티브부(A)의 상하부에 각각 형성된 상부 커버부(C1) 및 하부 커버부(C2)로 구성될 수 있다.
상기 액티브부(A)는 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(C1) 및 하부 커버부(C2)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
즉, 상기 상부 커버부(C1) 및 하부 커버부(C2)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
상기 상부 커버부(C1) 및 하부 커버부(C2)는 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(A)의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(C1) 및 하부 커버부(C2)는 각각 20 μm 이하의 두께를 가질 수 있으나, 반드시 이에 제한되는 것은 아니다.
최근 전기, 전자기기 산업의 고성능화 및 경박단소화에 따라 전자부품에 있어서도 소형, 고성능 및 초고용량화가 요구되고 있으며, 이로 인하여 상기와 같이 세라믹 바디 내부에 배치되는 상부 및 하부 커버부의 두께도 얇아지는 추세이다.
본 발명의 일 실시형태와 같이, 상기 상부 커버부(C1) 및 하부 커버부(C2)는 각각 20 μm 이하의 두께를 가질 경우 커버부의 두께가 얇아 외부의 습기 및 도금액 침투가 용이하고 이로 인하여 내습 신뢰성 불량 가능성이 높아질 수 있다.
특히, 세라믹 바디(110)의 모서리부에 외부전극이 미도포된 영역이 생길 수 있으며, 이 경우 외부의 습기 및 도금액이 침투할 가능성이 높아진다.
상기 문제를 개선하기 위하여, 본 발명의 일 실시형태에 따르면, 외부전극을 다중 도포함으로써, 세라믹 바디의 모서리부에 배치된 외부전극이 끊김이 없으며, 세라믹 바디의 상면 및 하면에 배치된 전극층과 도금층의 일정 영역에 접선의 기울기가 서로 반대가 되는 지점을 배치함으로써 내습 신뢰성을 개선할 수 있다.
즉, 본 발명의 일 실시형태에서는 초소형 고용량 적층 세라믹 커패시터에 있어서, 상기 상부 커버부(C1) 및 하부 커버부(C2)는 각각 20 μm 이하의 얇은 두께를 가질 경우 내습 신뢰성을 개선하기 위하여 외부전극을 다중 도포하는 것을 특징으로 한다.
따라서, 상부 커버부(C1) 및 하부 커버부(C2)의 두께가 각각 20 μm를 초과하는 종래의 적층 세라믹 커패시터에 있어서는 본 발명의 일 실시형태와 같이, 외부전극을 다중 도포함으로써, 세라믹 바디의 상면 및 하면에 배치된 전극층과 도금층의 일정 영역에 접선의 기울기가 서로 반대가 되는 지점을 배치하지 않더라도 내습 신뢰성이 크게 문제되지 않는다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 제1 내부전극(121)과 전기적으로 연결된 제1 외부전극(131) 및 상기 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극(132)을 포함할 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(132)은 상기 제1 외부전극(131)과 다른 전위에 연결될 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 상기 세라믹 바디(110)의 제2 방향인 길이 방향 제3 면(S3) 및 제4 면(S4)에 각각 배치되되, 상기 세라믹 바디(110)의 제1 방향인 두께 방향 제1 면(S1) 및 제2 면(S2)으로 연장 배치될 수 있다.
*상기 외부전극(131, 132)은 상기 세라믹 바디(111)의 외측에 배치되되, 상기 내부전극(121, 122)과 전기적으로 연결되는 전극층(131a, 131b, 132a, 132b)과 상기 전극층(131a, 131b, 132a, 132b) 상에 배치된 도금층(131c, 131d, 132c, 132d)을 포함한다.
상기 외부전극(131, 132)은 상기 세라믹 바디(111)의 일측 및 타측에 각각 배치된 제1 외부전극(131)과 제2 외부전극(132)을 포함한다.
상기 전극층(131a, 131b, 132a, 132b)은 도전성 금속 및 글라스를 포함할 수 있다.
상기 전극층(131a, 131b, 132a, 132b)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 전극층(131a, 131b, 132a, 132b)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
즉, 상기 전극층(131a, 131b, 132a, 132b)은 도전성 금속을 포함하는 페이스트의 소성에 의해 형성되는 소성형 전극일 수 있다.
상기 전극층(131a, 131b, 132a, 132b)이 포함하는 도전성 금속은 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 도통함으로써, 전기적 특성을 구현한다.
전극층(131a, 131b, 132a, 132b)이 포함하는 글라스는 상기 도전성 금속과 함께 외부의 습기를 차단하는 실링재의 역할을 수행한다.
상기 제1 외부전극(131)은 상기 세라믹 바디(110)의 제2 방향인 길이(L) 방향의 일면에 배치되되, 상기 제1 내부전극(121)과 전기적으로 연결된 제1 전극층(131a, 131b) 및 상기 제1 전극층(131a, 131b) 상에 배치된 제1 도금층(131c, 131d)을 포함한다.
또한, 상기 제2 외부전극(132)은 상기 세라믹 바디(110)의 제2 방향인 길이(L) 방향의 타면에 배치되되, 상기 제2 내부전극(122)과 전기적으로 연결된 제2 전극층(132a, 132b) 및 상기 제2 전극층(132a, 132b) 상에 배치된 제2 도금층(132c, 132d)을 포함한다.
상기 전극층(131a, 131b, 132a, 132b)은 상기 세라믹 바디(110)의 길이(L) 방향 양 측면에 배치되며, 상기 세라믹 바디(110)의 상부면과 하부면인 제1 면(S1)과 제2 면(S2)의 일부까지 연장 배치될 수 있다.
또한, 상기 전극층(131a, 131b, 132a, 132b)의 상부에 도금층(131b, 131c, 132b, 132c)이 배치될 수 있다.
상기 전극층(131a, 131b, 132a, 132b)은 제 1 및 제 2 내부전극(121, 122)과 동일한 도전성 금속으로 형성될 수 있으나, 이에 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등의 단독 또는 이들의 합금일 수 있다.
상기 전극층(131a, 131b, 132a, 132b)은 상기 세라믹 바디(110)의 제2 방향으로 대향하는 제3 면(S3) 및 제4 면(S4)에 각각 배치되되, 상기 내부전극(121, 122)과 전기적으로 연결되는 제1층(131a, 132a)과 제1층 상에 상기 제1층보다 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 폭이 더 작은 제2층(131b, 132b)을 포함할 수 있다.
상기 제2층(131b, 132b)은 상기 세라믹 바디(110)의 모서리부를 덮도록 배치될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)의 모서리부를 상기 전극층인 제1층(131a, 132a)과 제2층(131b, 132b)이 덮도록 배치되기 때문에 다중 도포에 의하여 세라믹 바디(110)의 모서리부로 침투할 수 있는 외부의 습기 및 도금액을 막아 내습 신뢰성을 개선할 수 있다.
상기 도금층(131c, 131d, 132c, 132d)은 이에 제한되는 것은 아니나, 니켈 도금층(131c, 132c)과 그 상부에 배치된 주석 도금층(131d,132d) 일 수 있다.
상기 도금층(131c, 131d, 132c, 132d)은 상기 제1층(131a, 132a)의 단부까지 덮도록 배치될 수 있다.
즉, 상기 도금층(131c, 131d, 132c, 132d)은 제1층(131a, 132a)보다 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 폭이 더 작은 제2층(131b, 132b)을 덮도록 배치됨은 물론, 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 제1층(131a, 132a)의 단부까지 덮도록 배치될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 전극층(131a, 131b, 132a, 132b) 및 도금층(131c, 131d, 132c, 132d)은 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)으로 연장하여 배치되고, 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 전극층의 전체 폭(BW)의 1/2 되는 지점(0.5BW)을 중심으로, ± 0.2BW 범위 내 영역에서 상기 전극층(131a, 131b, 132a, 132b) 및 도금층(131c, 131d, 132c, 132d) 각각의 접선의 기울기가 서로 반대가 되는 지점(IP)이 적어도 1개 이상 배치된다.
상기 세라믹 바디의 제1 면 및 제2 면에 배치된 전극층의 전체 폭(BW)은 제1층(131a, 132a)의 폭이다.
즉, 상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 전극층 중 제1층(131a, 132a)의 전체 폭(BW)의 1/2 되는 지점(0.5BW)을 중심으로, ± 0.2BW 범위 내 영역에서 상기 전극층(131a, 131b, 132a, 132b) 및 도금층(131c, 131d, 132c, 132d) 각각의 접선의 기울기가 서로 반대가 되는 지점(IP)이 적어도 1개 이상 배치됨으로써, 세라믹 바디(110)의 모서리부에 배치된 외부전극이 끊김이 없으며, 내습 특성을 개선할 수 있어 신뢰성을 향상시킬 수 있다.
상기 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 전극층 중 제1층(131a, 132a)의 전체 폭(BW)의 1/2 되는 지점(0.5BW)을 중심으로, ± 0.2BW 범위 내 영역은 도 4에 도시된 바와 같이 제1층(131a, 132a)의 전체 폭(BW)의 40%를 차지하는 영역으로서, 0.4BW로 표시될 수 있다.
상기 전극층(131a, 131b, 132a, 132b) 및 도금층(131c, 131d, 132c, 132d) 각각의 접선의 기울기가 서로 반대가 되는 지점(IP)은 제1층(131a, 132a)의 전체 폭(BW)의 1/2 되는 지점(0.5BW)을 중심으로, ± 0.2BW 범위 내 영역에서 2개 이상 존재할 수도 있다.
특히, 소성 후 유전체층(111)의 두께가 0.4 ㎛ 이하이고, 제1 및 제2 내부전극(121, 122)의 두께가 0.4 ㎛ 이하인 박막의 유전체층 및 내부전극이 적용되는 제품에 있어서는 내습 신뢰성 저하가 문제될 수 있다.
따라서, 유전체층(111)의 두께가 0.4 ㎛ 이하이고, 제1 및 제2 내부전극(121, 122)의 두께가 0.4 ㎛ 이하인 경우, 본 발명의 일 실시형태와 같이 상기 세라믹 바디(110)의 모서리부에 외부 전극을 다중 도포하고, 상기 전극층(131a, 131b, 132a, 132b) 및 도금층(131c, 131d, 132c, 132d) 각각의 접선의 기울기가 서로 반대가 되는 지점(IP)은 제1층(131a, 132a)의 전체 폭(BW)의 1/2 되는 지점(0.5BW)을 중심으로, ± 0.2BW 범위 내 영역에서 1개 이상 존재하도록 제어하여야만 내습 신뢰성 저하를 막을 수 있다.
다만, 상기 박막의 의미가 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께가 0.4 ㎛ 이하인 것을 의미하는 것은 아니며, 종래의 제품보다 얇은 두께의 유전체층과 내부전극을 포함하는 개념으로 이해될 수 있다.
본 발명의 일 실시형태에서, 전극층(131a, 131b, 132a, 132b) 및 도금층(131c, 131d, 132c, 132d) 각각의 접선의 기울기가 서로 반대가 되는 지점(IP)은 접선의 기울기가 음에서 양으로 변하는 지점일 수 있다.
즉, 도 4에 도시된 바와 같이, 전극층(131a, 131b, 132a, 132b) 및 도금층(131c, 131d, 132c, 132d) 각각의 접선의 기울기가 서로 반대가 되는 지점(IP)으로부터 이전 영역에서는 접선의 기울기(S1)가 음의 값을 가질 수 있으며, 상기 지점(IP)을 통과한 이후에는 접선의 기울기(S2)가 양의 값을 가질 수 있다.
본 발명의 일 실시형태에서는, 세라믹 바디(110)의 제1 면(S1) 및 제2 면(S2)에 배치된 전극층 중 제1층(131a, 132a)의 전체 폭(BW)의 1/2 되는 지점(0.5BW)을 중심으로, ± 0.2BW 범위 내 영역에서 상기 전극층(131a, 131b, 132a, 132b) 및 도금층(131c, 131d, 132c, 132d) 각각은 접선의 기울기가 음에서 양으로 서로 반대가 되는 지점(IP)이 적어도 1개 이상 배치된다.
이로 인하여, 적층 세라믹 전자부품의 내습 신뢰성이 향상될 수 있다.
이하, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
본 발명의 일 실시예에 따라, 복수의 세라믹 그린시트가 마련될 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다. 상기 세라믹 그린시트는 이후 소결되어 도 2에 도시된 바와 같이 일 유전체층(111)을 형성할 수 있다.
상기 세라믹 그린시트의 두께는 0.6 ㎛ 이하일 수 있으며, 이로 인하여 소성 후 유전체층의 두께는 0.4 ㎛ 이하일 수 있다.
다음으로, 상기 세라믹 그린시트 상에 내부전극용 도전성 페이스트를 도포하여 내부전극 패턴을 형성할 수 있다. 상기 내부전극 패턴은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다
상기 내부전극용 도전성 페이스트는 도전성 금속과 첨가제를 포함하며, 상기 첨가제는 비금속 및 금속 산화물 중 어느 하나 이상일 수 있다.
상기 도전성 금속은 니켈을 포함할 수 있다. 상기 첨가제는 금속 산화물로서 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.
상기 내부전극 패턴의 두께는 0.5 ㎛ 이하일 수 있으며, 이로 인하여 소성 후 내부전극의 두께는 0.4 ㎛ 이하일 수 있다.
이후, 상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하고, 적층 방향으로부터 가압하여, 압착시킬 수 있다. 이에 따라 내부전극 패턴이 형성된 세라믹 적층체를 제조할 수 있다.
다음으로, 세라믹 적층체를 1개의 커패시터에 대응하는 영역마다 절단하여 칩화할 수 있다.
이때, 내부전극 패턴의 일단이 측면을 통하여 교대로 노출되도록 절단할 수 있다.
이 후, 칩화한 적층체를 소성하여 세라믹 바디를 제조할 수 있다.
상기 소성 공정은 환원 분위기에서 수행될 수 있다. 또한, 소성 공정은 승온 속도를 조절하여 수행될 수 있으며, 이에 제한되는 것은 아니나, 상기 승온 속도는 700℃ 이하에서 30℃/60s 내지 50℃/60s일 수 있다.
다음으로, 세라믹 바디의 측면을 덮으며, 세라믹 바디의 측면으로 노출된 내부전극과 전기적으로 연결되도록 외부전극을 형성할 수 있다. 이후, 외부 전극의 표면에 니켈, 주석 등의 도금층을 형성할 수 있다.
구체적으로, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 다음과 같은 방법에 따라 마련하였다.
티탄산바륨 분말, 유기 용매로서 에탄올, 바인더로서 폴리비닐부티랄을 혼합하고, 이를 볼 밀링하여 세라믹 슬러리를 제조하고, 이를 이용하여 세라믹 그린 시트를 제조하였다.
세라믹 그린 시트 상에 니켈을 함유하는 내부 전극용 도전성 페이스트를 인쇄하여 내부 전극을 형성하고, 이를 적층한 그린 적층체를 85℃에서 1,000kgf/㎠의 압력으로 등압 압축 성형(isostatic pressing) 하였다.
압착된 그린 적층체를 절단하여 그린 칩을 만들고, 절단된 그린 칩을 대기 분위기 하에서 230℃에서 60시간 유지하는 탈바인더 공정을 거친 후, 그린 칩을 1000℃에서 소결하여 소결 칩을 제조하였다. 소결은 환원 분위기 하에서 실시하여 내부 전극의 산화를 방지하였으며, 환원 분위기는 Ni/NiO 평형 산소 분압보다 낮은 10-11~10-10 atm이 되도록 하였다.
소결 칩의 외부에 구리 분말 및 글래스 분말을 포함하는 외부 전극용 페이스트를 이용하여 전극층을 형성하였으며, 전극층 상에는 전기 도금을 통하여 니켈 도금층 및 주석 도금층을 형성하였다.
상기 전극층은 소결 칩의 외부에 구리 분말 및 글래스 분말을 포함하는 외부 전극용 페이스트를 이용하여 제1층을 형성하되, 상기 제1층 상에 제1층 보다 세라믹 바디의 길이 방향으로 그 폭이 더 좁은 제2층을 제1층과 유사한 구리 분말 및 글래스 분말을 포함하는 외부 전극용 페이스트를 이용하여 형성하였다.
상기 전극층이 제1층 및 제2층으로 이중 도포함으로써, 상기 세라믹 바디의 모서리부에 이중으로 소성 전극층을 형성할 수 있어, 세라믹 바디의 모서리부에 외부전극이 미도포되는 문제를 개선하며, 이로 인하여 내습 신뢰성을 향상시킬 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 바디 111: 유전체층
121, 122: 내부전극층 131, 132: 외부전극

Claims (9)

  1. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하며, 제1 방향으로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면과 연결되고, 제2 방향으로 대향하는 제3 면 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고, 제3 방향으로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 및
    상기 세라믹 바디의 외측에 배치되되, 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며,
    상기 외부전극은 상기 내부전극과 전기적으로 연결되는 전극층 및 상기 전극층 상에 배치된 도금층을 포함하며, 상기 전극층 및 도금층은 상기 세라믹 바디의 제1 면 및 제2 면으로 연장하여 배치되고,
    상기 전극층 및 도금층 각각의 접선의 기울기가 서로 반대가 되는 지점이 적어도 1개 이상 배치된 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 전극층 및 도금층 각각의 접선의 기울기가 서로 반대가 되는 지점은 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 전극층의 전체 폭(BW)의 1/2 되는 지점(0.5BW)을 중심으로, ± 0.2BW 범위 내 영역에서 적어도 1개 이상 배치된 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 전극층은 상기 세라믹 바디의 제2 방향으로 대향하는 제3 면 및 제4 면에 배치되되, 상기 내부전극과 전기적으로 연결되는 제1층과 제1층 상에 상기 제1층보다 상기 세라믹 바디의 제1 면 및 제2 면에 배치된 폭이 더 작은 제2층을 포함하는 적층 세라믹 전자부품.
  4. 제3항에 있어서,
    상기 세라믹 바디의 제1 면 및 제2 면에 배치된 전극층의 전체 폭(BW)은 제1층의 폭인 적층 세라믹 전자부품.
  5. 제3항에 있어서,
    상기 도금층은 상기 제1층의 단부까지 덮도록 배치된 적층 세라믹 전자부품.
  6. 제3항에 있어서,
    상기 제2층은 상기 세라믹 바디의 모서리부를 덮도록 배치된 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 유전체층의 두께는 0.4 ㎛ 이하이고, 상기 내부전극의 두께는 0.4 ㎛ 이하인 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하고,
    상기 커버부의 두께는 20 ㎛ 이하를 만족하는 적층 세라믹 전자부품.
  9. 제1항에 있어서,
    상기 전극층 및 도금층 각각의 접선의 기울기가 서로 반대가 되는 지점은 접선의 기울기가 음에서 양으로 변하는 지점인 적층 세라믹 전자부품.
KR1020200044174A 2018-09-06 2020-04-10 적층 세라믹 전자부품 KR102473420B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200044174A KR102473420B1 (ko) 2018-09-06 2020-04-10 적층 세라믹 전자부품

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180106636A KR102101933B1 (ko) 2018-09-06 2018-09-06 적층 세라믹 전자부품
KR1020200044174A KR102473420B1 (ko) 2018-09-06 2020-04-10 적층 세라믹 전자부품

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180106636A Division KR102101933B1 (ko) 2018-09-06 2018-09-06 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20200040738A true KR20200040738A (ko) 2020-04-20
KR102473420B1 KR102473420B1 (ko) 2022-12-02

Family

ID=84413134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200044174A KR102473420B1 (ko) 2018-09-06 2020-04-10 적층 세라믹 전자부품

Country Status (1)

Country Link
KR (1) KR102473420B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343262A (ja) * 1992-06-08 1993-12-24 Tdk Corp 高周波用多層薄膜電子部品
JP2012199597A (ja) 2008-07-29 2012-10-18 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5217584B2 (ja) * 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5930045B2 (ja) * 2012-08-09 2016-06-08 株式会社村田製作所 セラミック電子部品
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343262A (ja) * 1992-06-08 1993-12-24 Tdk Corp 高周波用多層薄膜電子部品
JP5217584B2 (ja) * 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP2012199597A (ja) 2008-07-29 2012-10-18 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5930045B2 (ja) * 2012-08-09 2016-06-08 株式会社村田製作所 セラミック電子部品
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법

Also Published As

Publication number Publication date
KR102473420B1 (ko) 2022-12-02

Similar Documents

Publication Publication Date Title
KR102101933B1 (ko) 적층 세라믹 전자부품
KR102437803B1 (ko) 적층 세라믹 전자부품
US11302477B2 (en) Multilayer ceramic electronic component
KR20190116146A (ko) 적층 세라믹 전자부품 및 그 제조방법
CN112289583B (zh) 多层陶瓷电子组件及其制造方法
KR102191252B1 (ko) 적층 세라믹 전자부품
KR102473420B1 (ko) 적층 세라믹 전자부품
KR20220096546A (ko) 적층형 전자 부품
KR102473419B1 (ko) 적층 세라믹 전자부품
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
KR20180004690A (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant