KR20200040321A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20200040321A
KR20200040321A KR1020180119513A KR20180119513A KR20200040321A KR 20200040321 A KR20200040321 A KR 20200040321A KR 1020180119513 A KR1020180119513 A KR 1020180119513A KR 20180119513 A KR20180119513 A KR 20180119513A KR 20200040321 A KR20200040321 A KR 20200040321A
Authority
KR
South Korea
Prior art keywords
electrode
stem
pixel
data line
gate
Prior art date
Application number
KR1020180119513A
Other languages
Korean (ko)
Inventor
배광수
방정석
오민정
조영제
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180119513A priority Critical patent/KR20200040321A/en
Priority to PCT/KR2018/016407 priority patent/WO2020075916A1/en
Publication of KR20200040321A publication Critical patent/KR20200040321A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

A liquid crystal display device is provided. The liquid crystal display device comprises: a first sub-pixel electrode including a first stem electrode part extending in a first direction, a second stem electrode part extending in a second direction crossing the first direction, and a plurality of first branch electrode parts extending from the first stem electrode part or the second stem electrode part; and first and second data lines disposed to be spaced apart from each other, and having a portion extending in the second direction by respectively overlapping the first sub-pixel electrode, wherein any one of the first and second data lines overlaps the second stem electrode part.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}Liquid crystal display device {LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.The importance of the display device is increasing with the development of multimedia. In response to this, various types of display devices such as a liquid crystal display (LCD) and an organic light emitting display (OLED) have been used.

표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.Among the display devices, the liquid crystal display device is one of the most widely used flat panel display devices, and is composed of two substrates having an electric field generating electrode such as a pixel electrode and a common electrode, and a liquid crystal layer interposed therebetween, and generating an electric field. By applying a voltage to the electrode, an electric field is generated in the liquid crystal layer, through which the alignment of the liquid crystal molecules of the liquid crystal layer is determined, and the polarization of the incident light is controlled to display an image.

본 발명이 해결하고자 하는 과제는, 고해상도 구동을 수행할 수 있으면서도 개구율 손실이 적은 액정 표시 장치를 제공한다.SUMMARY OF THE INVENTION The problem to be solved by the present invention is to provide a liquid crystal display device capable of performing high-resolution driving and having low aperture ratio loss.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the technical problems mentioned above, and other technical problems that are not mentioned will be clearly understood by those skilled in the art from the following description.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 방향으로 연장되는 제1 줄기전극부, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 줄기전극부, 및 상기 제1 줄기전극부 또는 상기 제2 줄기전극부로부터 연장되는 복수의 제1 가지전극부를 포함하는 제1 서브 화소 전극, 및 서로 이격되어 배치되고, 각각 상기 제1 서브 화소 전극과 중첩하여 상기 제2 방향으로 연장되는 부분을 포함하는 제1 데이터선 및 제2 데이터선을 포함하되, 상기 제1 데이터선과 상기 제2 데이터선 중 어느 하나는 상기 제2 줄기전극부와 중첩한다.A liquid crystal display device according to an exemplary embodiment of the present invention for solving the above problems may include a first stem electrode part extending in a first direction, a second stem electrode part extending in a second direction intersecting the first direction, And a first sub-pixel electrode including a plurality of first branch electrode portions extending from the first stem electrode portion or the second stem electrode portion, and being spaced apart from each other, and overlapping the first sub-pixel electrode, respectively. A first data line and a second data line including a portion extending in a second direction are included, but one of the first data line and the second data line overlaps the second stem electrode part.

상기 제1 데이터선은 상기 제1 서브 화소 전극의 상기 제2 줄기전극부와 비중첩하고, 상기 제2 데이터선은 상기 제1 서브 화소 전극의 상기 제2 줄기전극부와 중첩하고, 상기 제1 데이터선은 상기 제1 서브 화소 전극의 상기 복수의 제1 가지전극부와 부분적으로 중첩할 수 있다.The first data line is non-overlapping with the second stem electrode portion of the first sub-pixel electrode, and the second data line overlaps the second stem electrode portion of the first sub-pixel electrode, and the first The data line may partially overlap the plurality of first branch electrode portions of the first sub-pixel electrode.

상기 제1 방향과 상기 제2 방향은 수직으로 교차하고, 상기 복수의 제1 가지전극부는 상기 제1 방향 및 상기 제2 방향과 상이한 방향으로 연장될 수 있다.The first direction and the second direction intersect vertically, and the plurality of first branch electrode parts may extend in directions different from the first direction and the second direction.

상기 제1 서브 화소 전극은 상기 제2 줄기전극부를 기준으로 일 측에 위치하는 제1 영역과 타 측에 위치하는 제2 영역으로 분할되되, 상기 제1 영역의 상기 제1 방향의 폭과 상기 제2 영역의 상기 제1 방향의 폭은 상이할 수 있다.The first sub-pixel electrode is divided into a first region located on one side and a second region located on the other side based on the second stem electrode portion, and the width and the width of the first direction of the first region The width of the two regions in the first direction may be different.

상기 제1 서브 화소 전극은, 상기 제1 줄기전극부의 상기 제1 방향 일 단에 연결되며, 상기 제2 방향으로 연장되는 제1 엣지줄기전극부, 및 상기 제1 줄기전극부의 상기 제1 방향 타 단에 연결되며, 상기 제2 방향으로 연장되는 제2 엣지줄기전극부를 더 포함할 수 있다.The first sub-pixel electrode is connected to one end in the first direction of the first stem electrode part, and includes a first edge stem electrode part extending in the second direction, and the first direction of the first stem electrode part. A second edge stem electrode part connected to the end and extending in the second direction may be further included.

상기 제1 서브 화소 전극은, 상기 제1 엣지줄기전극부와 상기 제1 줄기전극부를 연결하는 제1 엣지연결부, 및 상기 제2 엣지줄기전극부와 상기 제1 줄기전극부를 연결하는 제2 엣지연결부를 더 포함할 수 있다.The first sub-pixel electrode includes a first edge connecting portion connecting the first edge stem electrode portion and the first stem electrode portion, and a second edge connecting portion connecting the second edge stem electrode portion and the first stem electrode portion. It may further include.

상기 제1 방향으로 연장되는 제1 게이트선을 포함하되, 상기 제1 게이트선은 상기 제1 서브 화소 전극과 중첩되지 않을 수 있다.A first gate line extending in the first direction may be included, but the first gate line may not overlap the first sub-pixel electrode.

상기 액정 표시 장치는, 제1 게이트 전극, 제1 소스 전극, 및 제1 드레인 전극을 포함하는 제1 스위칭 소자를 더 포함하되, 상기 제1 게이트 전극은 상기 제1 게이트선에 전기적으로 연결되고, 상기 제1 소스 전극은 상기 제1 데이터선에 전기적으로 연결되고, 상기 제1 드레인 전극은 상기 제1 서브 화소 전극에 전기적으로 연결될 수 있다.The liquid crystal display device further includes a first switching element including a first gate electrode, a first source electrode, and a first drain electrode, wherein the first gate electrode is electrically connected to the first gate line, The first source electrode may be electrically connected to the first data line, and the first drain electrode may be electrically connected to the first sub-pixel electrode.

상기 액정 표시 장치는, 상기 제1 데이터선과 상기 제1 소스 전극을 연결하는 데이터 연결부를 더 포함할 수 있다.The liquid crystal display device may further include a data connection unit connecting the first data line and the first source electrode.

상기 제2 데이터선은 상기 제1 스위칭 소자에 연결되지 않을 수 있다.The second data line may not be connected to the first switching element.

상기 액정 표시 장치는, 상기 제1 방향으로 연장되고, 상기 제1 게이트선과 상기 제2 방향으로 이격되어 배치된 제1 스토리지선을 더 포함하되, 상기 제1 스토리지선은 상기 제1 서브 화소 전극과 중첩되는 부분을 포함할 수 있다.The liquid crystal display device further includes a first storage line extending in the first direction and spaced apart from the first gate line in the second direction, wherein the first storage line is formed with the first sub-pixel electrode. It may include overlapping parts.

상기 액정 표시 장치는, 상기 제2 방향으로 연장되고, 상기 복수의 제1 가지전극부의 일 측 외측에 배치되는 제1 게이트 블랙 매트릭스, 및 상기 제2 방향으로 연장되고, 상기 복수의 제1 가지전극부의 타 측 외측에 배치되는 제2 게이트 블랙 매트릭스를 더 포함할 수 있다.The liquid crystal display device may include a first gate black matrix extending in the second direction and disposed outside one side of the plurality of first branch electrode parts, and extending in the second direction, and comprising the plurality of first branch electrodes. A second gate black matrix disposed outside the other side of the negative portion may be further included.

상기 제1 게이트 블랙 매트릭스, 상기 제2 게이트 블랙 매트릭스 및 상기 제1 스토리지선은 동일 층에 배치되되, 서로 이격되어 배치될 수 있다.The first gate black matrix, the second gate black matrix, and the first storage line may be disposed on the same layer, but may be spaced apart from each other.

상기 액정 표시 장치는, 상기 제1 방향으로 연장되는 제3 줄기전극부, 상기 제2 방향으로 연장되는 제4 줄기전극부, 및 상기 제3 줄기전극부와 또는 상기 제4 줄기전극부로부터 연장되는 복수의 제2 가지전극부를 포함하는 제2 서브 화소 전극, 및 상기 제1 서브 화소 전극과 상기 제2 서브 화소 전극을 전기적으로 연결하는 전극 연결부를 더 포함하되, 상기 제1 서브 화소 전극, 상기 전극 연결부 및 상기 제2 서브 화소 전극은 상기 제2 방향을 따라 차례로 배치될 수 있다.The liquid crystal display device may include a third stem electrode part extending in the first direction, a fourth stem electrode part extending in the second direction, and the third stem electrode part or the fourth stem electrode part. A second sub-pixel electrode including a plurality of second branch electrode parts, and an electrode connection part electrically connecting the first sub-pixel electrode and the second sub-pixel electrode further include the first sub-pixel electrode and the electrode. The connection unit and the second sub-pixel electrode may be sequentially arranged along the second direction.

상기 제1 데이터선 및 상기 제2 데이터선은 상기 제2 서브 화소 전극과 중첩되는 부분을 포함하고, 상기 제2 데이터선은 상기 제2 줄기전극부 및 상기 제4 줄기전극부와 중첩되는 부분을 포함할 수 있다.The first data line and the second data line include a portion overlapping the second sub-pixel electrode, and the second data line overlaps the second stem electrode portion and the fourth stem electrode portion. It can contain.

상기 제1 데이터선 및 상기 제2 데이터선은 상기 제2 서브 화소 전극과 중첩되는 부분을 포함하고, 상기 제1 데이터선은 상기 제4 줄기전극부와 중첩되는 부분을 포함하고, 상기 제2 데이터선은 상기 제2 줄기전극부와 중첩되는 부분을 포함할 수 있다.The first data line and the second data line include a portion overlapping the second sub-pixel electrode, and the first data line includes a portion overlapping the fourth stem electrode portion, and the second data The line may include a portion overlapping the second stem electrode portion.

상기 제1 데이터선은 상기 제1 가지전극부의 단부와 중첩되는 부분을 포함하고, 상기 제2 데이터선은 상기 제2 줄기전극부와 중첩되는 부분을 포함할 수 있다.The first data line may include a portion overlapping an end portion of the first branch electrode portion, and the second data line may include a portion overlapping the second stem electrode portion.

상기 복수의 제1 가지전극부는 제1 전극폭을 갖는 전극, 및 상기 제1 전극폭과 다른 제2 전극폭을 갖는 전극을 포함할 수 있다.The plurality of first branch electrode parts may include an electrode having a first electrode width and an electrode having a second electrode width different from the first electrode width.

상기 복수의 제1 가지전극부는 서로 나란하게 배열된 가지 사이의 피치가 동일할 수 있다.The plurality of first branch electrode parts may have the same pitch between the branches arranged side by side with each other.

상기 제1 전극폭은 2.4μm 내지 2.8μm이고, 상기 제2 전극폭은 3.2μm 내지 3.6μm일 수 있다.The first electrode width may be 2.4 μm to 2.8 μm, and the second electrode width may be 3.2 μm to 3.6 μm.

상기 복수의 제1 가지전극부는 상기 제1 줄기전극부와 이루는 각도(예각)가 제1 각도을 갖는 전극, 및 상기 제1 각도와 다른 제2 각도를 갖는 전극을 포함할 수 있다.The plurality of first branch electrode parts may include an electrode having an angle (acute angle) formed with the first stem electrode part having a first angle, and an electrode having a second angle different from the first angle.

상기 제1 각도는 38° 내지 40°일 수 있다.The first angle may be 38 ° to 40 °.

상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 베이스 기판, 상기 베이스 기판 상에 배치되며, 제1 방향으로 연장되고, 서로 이격되어 배치되는 제1 게이트선 및 제2 게이트선, 상기 제1 게이트선 및 상기 제2 게이트선과 절연 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 서로 이격되어 배치되는 제1 데이터선 및 제2 데이터선, 상기 제1 게이트선 및 상기 제1 데이터선과 연결되는 제1 스위칭 소자, 상기 제2 게이트선 및 상기 제2 데이터선과 연결되는 제2 스위칭 소자, 상기 제1 스위칭 소자와 연결되는 제1 화소 전극, 및 상기 제2 스위칭 소자와 연결되는 제2 화소 전극을 포함하되, 상기 제1 게이트선 및 상기 제2 게이트선은 전기적으로 연결되고, 상기 제1 데이터선 및 상기 제2 데이터선은 상기 제1 화소 전극 및 상기 제2 화소 전극을 가로지르고, 상기 제1 화소 전극은 상기 제2 방향으로 연장되는 제1 줄기전극부를 포함하고, 상기 제2 화소 전극은 상기 제2 방향으로 연장되는 제2 줄기전극부를 포함하고, 상기 제1 데이터선은 상기 제1 줄기전극부 및 제2 줄기전극부 중 적어도 하나와 중첩하는 부분을 포함한다.A liquid crystal display according to another embodiment of the present invention for solving the above problems is a base substrate, a first gate line and a second gate disposed on the base substrate, extending in a first direction, and spaced apart from each other Lines, the first data line and the second data line that are insulated from the first gate line and the second gate line, extend in a second direction intersecting the first direction, and are spaced apart from each other, and the first gate A first switching element connected to the line and the first data line, a second switching element connected to the second gate line and the second data line, a first pixel electrode connected to the first switching element, and the second switching And a second pixel electrode connected to the device, wherein the first gate line and the second gate line are electrically connected, and the first data line and the second data line are the first pixel electrode and Crossing the second pixel electrode, the first pixel electrode includes a first stem electrode portion extending in the second direction, and the second pixel electrode includes a second stem electrode portion extending in the second direction. , The first data line includes a portion overlapping at least one of the first stem electrode portion and the second stem electrode portion.

상기 제1 데이터선은 상기 제2 줄기전극부와 중첩하는 부분을 포함하고, 상기 제2 데이터선은 상기 제1 줄기전극부와 중첩하는 부분을 포함할 수 있다.The first data line may include a portion overlapping the second stem electrode portion, and the second data line may include a portion overlapping the first stem electrode portion.

상기 액정 표시 장치는, 상기 제1 화소 전극 및 상기 제2 화소 전극과 중첩하는 컬러 필터를 더 포함하되, 상기 컬러 필터는 하나의 색상일 수 있다.The liquid crystal display device further includes a color filter overlapping the first pixel electrode and the second pixel electrode, and the color filter may be one color.

상기 제1 화소 전극 및 상기 제2 화소 전극은 상기 제2 방향을 따라 배열될 수 있다.The first pixel electrode and the second pixel electrode may be arranged along the second direction.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.

본 발명의 실시예들에 의하면, 액정 표시 장치는 고해상도 구동을 수행할 수 있으면서도 개구율 감소를 최소화시킬 수 있다.According to embodiments of the present invention, the liquid crystal display device can perform high resolution driving while minimizing the aperture ratio reduction.

또한, 액정 표시 장치는 투과율 및 시인성이 향상될 수 있다.In addition, the liquid crystal display device may improve transmittance and visibility.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the present specification.

도 1은 일 실시예에 따른 액정 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 도 1에 도시한 제1 내지 제4 화소부의 등가 회로도이다.
도 3은 도 1에 도시한 제1 내지 제4 화소부를 나타낸 레이아웃도이다.
도 4는 도 3에 도시한 제1 화소부를 보다 상세히 나타낸 도면이다.
도 5는 도 4에 도시한 제1 화소부에 포함되는 게이트 도전체를 나타낸 도면이다.
도 6은 도 4에 도시한 제1 화소부에 포함되는 데이터 도전체를 나타낸 도면이다.
도 7은 도 4에 도시한 제1 화소부에 포함된 투명 도전체를 나타낸 도면이다.
도 8은 도 4의 I1-I1’선을 따라 자른 단면도이다.
도 9는 도 4의 I2-I2’선을 따라 자른 단면도이다.
도 10은 도 4의 I3-I3’선을 따라 자른 단면도이다.
도 11은 도 3의 I4-I4’선을 따라 자른 단면도이다.
도 12는 도 4에 도시한 제1 화소 전극의 도메인 영역을 나타낸 도면이다.
도 13은 도 4에 도시한 제1 화소 전극 내에서 복수의 액정 분자의 기울어지는 방향을 도시한 개략도이다.
도 14는 본 발명의 다른 실시예에 따른 액정 표시 장치의 제1 화소부를 나타낸 레이아웃도이다.
도 15는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 화소부를 나타낸 레이아웃도이다.
도 16은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 화소부를 나타낸 레이아웃도이다.
도 17은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 화소부를 나타낸 레이아웃도이다.
도 18은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 내지 제4 화소부를 나타낸 레이아웃도이다.
도 19는 도 18에 도시한 제1 화소부를 보다 상세히 나타낸 도면이다.
도 20은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 내지 제4 화소부를 나타낸 레이아웃도이다.
도 21은 도 20에 도시한 제1 화소부를 보다 상세히 나타낸 도면이다.
도 22는 도 20에 도시한 제1 화소부에 포함되는 게이트 도전체를 나타낸 도면이다.
도 23은 도 20에 도시한 제1 화소부에 포함되는 데이터 도전체를 나타낸 도면이다.
도 24는 도 20에 도시한 제1 화소부에 포함된 투명 도전체를 나타낸 도면이다.
1 is a block diagram schematically illustrating a liquid crystal display according to an exemplary embodiment.
2 is an equivalent circuit diagram of first to fourth pixel units illustrated in FIG. 1.
3 is a layout diagram illustrating first to fourth pixel units illustrated in FIG. 1.
FIG. 4 is a diagram illustrating the first pixel unit illustrated in FIG. 3 in more detail.
5 is a diagram illustrating a gate conductor included in the first pixel unit illustrated in FIG. 4.
FIG. 6 is a diagram illustrating a data conductor included in the first pixel unit illustrated in FIG. 4.
7 is a view illustrating a transparent conductor included in the first pixel unit illustrated in FIG. 4.
8 is a cross-sectional view taken along line I1-I1 'of FIG. 4.
9 is a cross-sectional view taken along line I2-I2 'of FIG. 4.
10 is a cross-sectional view taken along line I3-I3 'of FIG. 4.
11 is a cross-sectional view taken along line I4-I4 'of FIG. 3.
12 is a diagram illustrating a domain region of the first pixel electrode illustrated in FIG. 4.
13 is a schematic diagram illustrating an inclined direction of a plurality of liquid crystal molecules in the first pixel electrode illustrated in FIG. 4.
14 is a layout view illustrating a first pixel portion of a liquid crystal display according to another exemplary embodiment of the present invention.
15 is a layout view illustrating a first pixel portion of a liquid crystal display according to another exemplary embodiment of the present invention.
16 is a layout view illustrating a first pixel portion of a liquid crystal display according to another exemplary embodiment of the present invention.
17 is a layout view illustrating a first pixel portion of a liquid crystal display according to another exemplary embodiment of the present invention.
18 is a layout view illustrating first to fourth pixel portions of a liquid crystal display according to another exemplary embodiment of the present invention.
FIG. 19 is a view illustrating the first pixel unit illustrated in FIG. 18 in more detail.
20 is a layout view illustrating first to fourth pixel portions of a liquid crystal display according to another exemplary embodiment of the present invention.
FIG. 21 is a view illustrating the first pixel unit illustrated in FIG. 20 in more detail.
22 is a diagram illustrating a gate conductor included in the first pixel portion illustrated in FIG. 20.
23 is a diagram illustrating a data conductor included in the first pixel unit illustrated in FIG. 20.
24 is a view illustrating a transparent conductor included in the first pixel unit illustrated in FIG. 20.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and methods for achieving them will be clarified with reference to embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only the present embodiments allow the disclosure of the present invention to be complete, and the ordinary knowledge in the technical field to which the present invention pertains. It is provided to fully inform the holder of the scope of the invention, and the invention is only defined by the scope of the claims.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.Elements or layers referred to as "on" or "on" of another device or layer are not only directly above the other device or layer, but also when intervening another layer or other device in the middle. All inclusive. On the other hand, when a device is referred to as “directly on” or “directly above”, it indicates that no other device or layer is interposed therebetween.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.Although the first, second, etc. are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are only used to distinguish one component from another component. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical spirit of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. Also, the terms “include” or “have” are intended to indicate that a feature, number, step, action, component, part, or combination thereof described in the specification exists, one or more other features or numbers, The existence or addition possibilities of steps, actions, components, parts or combinations thereof are not excluded in advance.

명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다. 이하, 도면을 참조하여 실시예들에 대하여 설명한다.The same reference numerals are used for the same or similar parts throughout the specification. Hereinafter, embodiments will be described with reference to the drawings.

도 1은 일 실시예에 따른 액정 표시 장치를 개략적으로 나타낸 블록도이다.1 is a block diagram schematically illustrating a liquid crystal display according to an exemplary embodiment.

도 1을 참조하면, 액정 표시 장치(1)는 표시부(11), 게이트 구동부(12), 데이터 구동부(13) 및 타이밍 제어부(14)를 포함한다.Referring to FIG. 1, the liquid crystal display device 1 includes a display unit 11, a gate driving unit 12, a data driving unit 13, and a timing control unit 14.

표시부(11)는 화상을 표시하는 영역으로 정의된다. 표시부(11)는 제1 내지 제4 화소부(PX1 내지 PX4)를 포함하는 복수의 화소부가 배치될 수 있다. 복수의 화소부 각각은 제1 내지 제n 게이트선(GL1 내지 GLn, n은 2 이상의 자연수) 중 하나와, 제1 내지 제m 데이터선(DL1 내지 DLm, m은 2 이상의 자연수) 중 하나와 각각 전기적으로 연결될 수 있다. The display unit 11 is defined as an area displaying an image. The display unit 11 may include a plurality of pixel units including first to fourth pixel units PX1 to PX4. Each of the plurality of pixel units is one of the first to n-th gate lines (GL1 to GLn, n is a natural number of 2 or more), and one of the first to m-th data lines (DL1 to DLm, m is a natural number of 2 or more), respectively. It can be electrically connected.

여기서, 제1 내지 제n 게이트선(GL1 내지 GLn)은 제1 방향(dr1)으로 연장될 수 있다. 또한, 제1 내지 제m 데이터선(DL1 내지 DLm)은 제2 방향(dr2)으로 연장될 수 있다. 본 명세서에서, 설명의 편의상 도면상 가로방향을 제1 방향(dr1)으로 정의하고, 제1 방향(dr1)과 교차하는 방향을 제2 방향(dr2)으로 정의하기로 한다. 즉, 제2 방향(dr2)은 도면상 세로방향을 나타낼 수 있다. 다만, 실시예는 언급한 방향에 한정되지 않고, 제1 방향(dr1)과 제2 방향(dr2)은 상호 교차하는 상대적인 방향을 지칭하는 것으로 이해되어야 한다. 또한, 제1 방향(dr1) 일 측이라 함은 제1 방향(dr1)으로 연장하는 직선 중 가상의 점을 기준으로 도면상 우측 방향을 지칭하는 것이고, 제1 방향(dr1) 타 측이라 함은 도면상 좌측 방향을 지칭하는 것으로 이해될 수 있다. 제2 방향(dr2) 일 측이라 함은 제2 방향(dr2)으로 연장하는 직선 중 가상의 점을 기준으로 도면상 상측 방향을 지칭하는 것이고, 제2 방향(dr2) 타 측이라 함은 도면상 하측 방향을 지칭하는 것으로 이해될 수 있다. Here, the first to n-th gate lines GL1 to GLn may extend in the first direction dr1. Also, the first to m-th data lines DL1 to DLm may extend in the second direction dr2. In the present specification, for convenience of description, a horizontal direction in the drawing is defined as a first direction dr1, and a direction intersecting the first direction dr1 is defined as a second direction dr2. That is, the second direction dr2 may indicate a vertical direction in the drawing. However, the embodiment is not limited to the aforementioned directions, and it should be understood that the first direction dr1 and the second direction dr2 refer to relative directions intersecting each other. In addition, one side of the first direction dr1 refers to a right direction in the drawing based on an imaginary point among straight lines extending in the first direction dr1, and the other side of the first direction dr1 is It can be understood to refer to the left direction in the drawing. The second direction dr2 refers to an upper direction in the drawing based on an imaginary point among straight lines extending in the second direction dr2, and the second direction dr2 refers to the other side It can be understood to refer to the downward direction.

한편, 제1 내지 제n 게이트선(GL1 내지 GLn) 중 인접한 두 개의 게이트선은 서로 직접 연결될 수 있다. 예를 들어, 제1 게이트선(GL1)은 제2 게이트선(GL2)과 직접 연결되고 제3 게이트선과 제4 게이트선이 직접 연결되지만, 제2 게이트선(GL2)과 제3 게이트선은 직접 연결되지 않을 수 있다. 일 실시예에서, 인접한 두 개의 게이트선은 표시부(11) 밖에서 직접 연결될 수 있으나, 이에 제한되는 것은 아니다. 이에 대해서는 도 2를 참조하여 보다 상세히 설명하기로 한다.Meanwhile, two adjacent gate lines among the first to n-th gate lines GL1 to GLn may be directly connected to each other. For example, the first gate line GL1 is directly connected to the second gate line GL2 and the third gate line and the fourth gate line are directly connected, but the second gate line GL2 and the third gate line are directly connected. It may not be connected. In one embodiment, two adjacent gate lines may be directly connected outside the display unit 11, but are not limited thereto. This will be described in more detail with reference to FIG. 2.

게이트 구동부(12)는 타이밍 제어부(14)로부터 제공받은 제1 제어 신호(CONT1)를 기초로, 제1 내지 제n 게이트 신호(G1 내지 Gn)를 생성할 수 있다. 게이트 구동부(12)는 생성된 제1 내지 제n 게이트 신호(G1 내지 Gn)를 제1 내지 제n 게이트선(GL1 내지 GLn)을 통해 표시부(11)에 배치되는 복수의 화소부에 제공할 수 있다. 게이트 구동부(12)는 일 실시예로 복수의 스위칭 소자를 통해 형성될 수도 있으며, 다른 실시예로 집적 회로일 수도 있다.The gate driver 12 may generate first to nth gate signals G1 to Gn based on the first control signal CONT1 provided from the timing controller 14. The gate driver 12 may provide the generated first to nth gate signals G1 to Gn to a plurality of pixel units disposed on the display unit 11 through the first to nth gate lines GL1 to GLn. have. The gate driver 12 may be formed through a plurality of switching elements in one embodiment, or may be an integrated circuit in another embodiment.

데이터 구동부(13)는 타이밍 제어부(14)로부터 제2 제어 신호(CONT2) 및 영상 데이터(DATA)를 제공받을 수 있다. 데이터 구동부(13)는 제2 제어 신호(CONT2) 및 영상 데이터(DATA)를 기초로, 제1 내지 제m 데이터 신호(D1 내지 Dm)를 생성할 수 있다. 데이터 구동부(13)는 생성된 제1 내지 제m 데이터 신호(D1 내지 Dm)를 제1 내지 제m 데이터선(DL1 내지 DLm)을 통해 표시부(11)에 배치되는 복수의 화소부에 제공할 수 있다. 데이터 구동부(13)는 일 실시예로 쉬프트 레지스터(shift register), 래치(latch) 및 디지털-아날로그 변환부 등을 포함할 수 있다. The data driver 13 may receive the second control signal CONT2 and image data DATA from the timing controller 14. The data driver 13 may generate the first to m-th data signals D1 to Dm based on the second control signal CONT2 and the image data DATA. The data driver 13 may provide the generated first to mth data signals D1 to Dm to a plurality of pixel units disposed on the display unit 11 through the first to mth data lines DL1 to DLm. have. The data driver 13 may include, for example, a shift register, a latch, and a digital-analog converter.

타이밍 제어부(14)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)를 입력받을 수 있다. 타이밍 제어부(14)는 영상 신호(RGB) 및 제어 신호(CS)를 표시부(11)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 생성할 수 있다. 일 실시예로, 타이밍 제어부(14)는 설정된 주파수(예를 들어, 30Hz 내지 120Hz) 구동 방식에 적합한 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 생성할 수 있다.The timing controller 14 may receive an image signal RGB and a control signal CS from the outside. The timing control unit 14 processes the image signal RGB and the control signal CS to be suitable for the operating conditions of the display unit 11, so that the image data DATA, the first control signal CONT1, and the second control signal ( CONT2). In one embodiment, the timing controller 14 may generate a first control signal CONT1 and a second control signal CONT2 suitable for a set frequency (eg, 30 Hz to 120 Hz) driving method.

영상 신호(RGB)는 표시부(11)에 제공될 복수의 계조 데이터를 포함할 수 있다. 또한, 제어 신호(CS)는 일 실시예로, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호 등을 포함할 수 있다. 수평 동기 신호는 표시부(11)의 한 선을 표시하는데 걸리는 시간을 나타낸다. 수직 동기 신호는 한 프레임(frame)의 영상을 표시하는데 걸리는 시간을 나타낸다. 메인 클럭 신호는 타이밍 제어부(14)가 게이트 구동부(12) 및 데이터 구동부(13) 각각과 동기되어, 각종 신호 생성을 위한 기준이 되는 신호이다. The image signal RGB may include a plurality of gradation data to be provided to the display unit 11. Also, the control signal CS may include a horizontal synchronization signal, a vertical synchronization signal, and a main clock signal, in one embodiment. The horizontal synchronization signal indicates the time taken to display one line of the display unit 11. The vertical synchronization signal represents a time taken to display an image of one frame. The main clock signal is a signal that the timing control unit 14 is synchronized with each of the gate driver 12 and the data driver 13 and serves as a reference for generating various signals.

이하, 표시부(11)에 배치되는 복수의 화소부에 대해, 제1 내지 제4 화소부(PX1 내지 PX4)를 기준으로 보다 상세히 설명하기로 한다. Hereinafter, a plurality of pixel units arranged on the display unit 11 will be described in more detail with reference to the first to fourth pixel units PX1 to PX4.

도 2는 도 1에 도시한 제1 내지 제4 화소부의 등가 회로도이다. 도 3은 도 1에 도시한 제1 내지 제4 화소부를 나타낸 레이아웃도이다. 도 4는 도 3에 도시한 제1 화소부를 보다 상세히 나타낸 도면이다.2 is an equivalent circuit diagram of first to fourth pixel units illustrated in FIG. 1. 3 is a layout diagram illustrating first to fourth pixel units illustrated in FIG. 1. FIG. 4 is a diagram illustrating the first pixel unit illustrated in FIG. 3 in more detail.

도 2 내지 도 4를 참조하면, 제1 화소부(PX1) 및 제2 화소부(PX2)는 제2 방향(dr2)을 따라 인접하게 배치될 수 있다. 또한, 제3 화소부(PX3) 및 제4 화소부(PX4)도 제2 방향(dr2)을 따라 인접하게 배치될 수 있다. 제1 화소부(PX1) 및 제3 화소부(PX3)는 제1 방향(dr1)을 따라 인접하게 배치될 수 있다. 또한, 제2 화소부(PX2) 및 제4 화소부(PX4)도 제1 방향(dr2)을 따라 인접하게 배치될 수 있다.2 to 4, the first pixel part PX1 and the second pixel part PX2 may be disposed adjacently along the second direction dr2. In addition, the third pixel part PX3 and the fourth pixel part PX4 may also be disposed adjacently along the second direction dr2. The first pixel part PX1 and the third pixel part PX3 may be disposed adjacently along the first direction dr1. In addition, the second pixel portion PX2 and the fourth pixel portion PX4 may also be disposed adjacently along the first direction dr2.

제1 내지 제4 화소부(PX1 내지 PX4)는 서로 다른 데이터선, 즉, 제1 내지 제4 데이터선(DL1 내지 DL4) 각각으로부터 서로 다른 데이터 신호(D1 내지 D4)를 제공받을 수 있다. The first to fourth pixel units PX1 to PX4 may receive different data signals D1 to D4 from different data lines, that is, each of the first to fourth data lines DL1 to DL4.

액정 표시 장치(1)는 제1 화소부(PX1)와 제3 화소부(PX3)를 포함하며, 제1 방향(dr1)으로 연장되는 제1 화소행, 및 제1 화소행과 제2 방향(dr2)으로 인접하며 배치되고, 제2 화소부(PX2)와 제4 화소부(PX4)를 포함하며, 제1 방향(dr1)으로 연장되는 제2 화소행을 포함할 수 있다. 한편, 서로 동일한 행에 배치되는 화소부 간에는 서로 동일한 게이트선으로부터 게이트 신호를 제공받을 수 있다. 예를 들어, 제1 화소행은 제1 게이트선(GL1)으로부터 제1 게이트 신호(G1)를 제공받을 수 있으며, 제2 화소행은 제2 게이트선(GL2)으로부터 제2 게이트 신호(G2)를 제공받을 수 있다.The liquid crystal display device 1 includes a first pixel portion PX1 and a third pixel portion PX3, the first pixel row extending in the first direction dr1, and the first pixel row and the second direction ( dr2), the second pixel portion PX2 and the fourth pixel portion PX4, and a second pixel row extending in the first direction dr1. On the other hand, gate signals may be provided from the same gate line to each other between the pixel units disposed in the same row. For example, the first pixel row may receive the first gate signal G1 from the first gate line GL1, and the second pixel row may receive the second gate signal G2 from the second gate line GL2. Can be provided.

여기서, 제1 게이트선(GL1) 및 제2 게이트선(GL2)은 제1 노드(N1)를 통해 서로 직접 및/또는 전기적으로 연결된다. 즉, 제1 게이트선(GL1)으로부터 제공되는 제1 게이트 신호(G1) 및 제2 게이트선(GL2)으로부터 제공되는 제2 게이트 신호(G2)는 서로 동일한 신호일 수 있다. 제1 노드(N1)의 위치는 특별히 제한되지 않으며, 일 실시예로 표시부(11) 외측(즉, 화상이 표시되지 않는 비표시 영역)에 배치될 수 있다. 한편, 제1 게이트선(GL1) 및 제2 게이트선(GL2)이 제1 노드(N1)에서만 연결되는 것은 아니다. 즉, 제1 게이트선(GL1) 및 제2 게이트선(GL2)이 서로 연결되는 노드의 개수는 복수일 수도 있다.Here, the first gate line GL1 and the second gate line GL2 are directly and / or electrically connected to each other through the first node N1. That is, the first gate signal G1 provided from the first gate line GL1 and the second gate signal G2 provided from the second gate line GL2 may be the same signal. The position of the first node N1 is not particularly limited, and may be arranged outside the display unit 11 (that is, a non-display area in which an image is not displayed) in one embodiment. Meanwhile, the first gate line GL1 and the second gate line GL2 are not connected only to the first node N1. That is, the number of nodes to which the first gate line GL1 and the second gate line GL2 are connected to each other may be plural.

제1 내지 제4 화소부(PX1 내지 PX4)는 각각 스위칭 소자(TR1 내지 TR4), 화소 전극(PE1 내지 PE4), 액정 커패시터(Clc1 내지 Clc4) 및 스토리지 커패시터(Cst1 내지 Cst4)를 포함할 수 있다. 이에 대해서는 제1 화소부(PX1)를 기준으로 보다 상세히 설명하기로 한다.The first to fourth pixel units PX1 to PX4 may include switching elements TR1 to TR4, pixel electrodes PE1 to PE4, liquid crystal capacitors Clc1 to Clc4, and storage capacitors Cst1 to Cst4, respectively. . This will be described in more detail with reference to the first pixel portion PX1.

제1 화소부(PX1)는 제1 스위칭 소자(TR1), 제1 화소 전극(PE1), 제1 액정 커패시터(Clc1) 및 제1 스토리지 커패시터(Cst1)를 포함할 수 있다.The first pixel unit PX1 may include a first switching element TR1, a first pixel electrode PE1, a first liquid crystal capacitor Clc1, and a first storage capacitor Cst1.

제1 스위칭 소자(TR1)는 일 실시예로 입력 전극, 출력 전극 및 제어 전극을 갖는 박막 트랜지스터일 수 있다. 이하, 입력 전극을 소스 전극, 출력 전극을 드레인 전극, 제어 전극을 게이트 전극으로 표현하기로 한다.The first switching element TR1 may be a thin film transistor having an input electrode, an output electrode, and a control electrode in one embodiment. Hereinafter, the input electrode will be expressed as a source electrode, an output electrode as a drain electrode, and a control electrode as a gate electrode.

제1 스위칭 소자(TR1)는 제1 게이트선(GL1)과 전기적으로 연결되는 제1 게이트 전극(GE1), 제1 데이터선(DL1)과 전기적으로 연결되는 제1 소스 전극(SE1) 및 제1 화소 전극(PE1)과 전기적으로 연결되는 제1 드레인 전극(DE1)을 포함할 수 있다. 여기서, 제1 스위칭 소자(TR1)의 제1 드레인 전극(DE1)은 제1 컨택홀(CNT1)을 통해 제1 화소 전극(PE1)과 전기적으로 연결될 수 있다. 제1 컨택홀(CNT)은 일 실시예에서, 제1 데이터선(DL1)과 제2 데이터선(DL2)으로부터 등거리에 위치할 수 있다. 제1 스위칭 소자(TR1)는 제1 게이트선(GL1)으로부터 제공받은 제1 게이트 신호(G1)를 기초로 스위칭 동작을 수행하여, 제1 데이터선(DL1)으로부터 제공받은 제1 데이터 신호(D1)를 제1 화소 전극(PE1)에 제공할 수 있다. The first switching element TR1 includes a first gate electrode GE1 electrically connected to the first gate line GL1, a first source electrode SE1 electrically connected to the first data line DL1, and the first switching element TR1. A first drain electrode DE1 electrically connected to the pixel electrode PE1 may be included. Here, the first drain electrode DE1 of the first switching element TR1 may be electrically connected to the first pixel electrode PE1 through the first contact hole CNT1. The first contact hole CNT may be located at an equidistant distance from the first data line DL1 and the second data line DL2 in one embodiment. The first switching element TR1 performs a switching operation based on the first gate signal G1 received from the first gate line GL1, and thus the first data signal D1 received from the first data line DL1. ) May be provided to the first pixel electrode PE1.

제1 액정 커패시터(Clc1)는 제1 화소 전극(PE1)과 공통 전압(Vcom)이 제공되는 공통 전극(도 8의 'CE' 참조) 사이에서 형성된다. 제1 스토리지 커패시터(Cst1)는 제1 화소 전극(PE1)과 스토리지 전압(Vcst)이 제공되는 제1 스토리지선(SL1) 사이에서 형성될 수 있고, 또한, 제1 화소 전극(PE1)과 제2 스토리지 패턴(RL2) 사이에서 형성된다. 제1 화소 전극(PE1)의 형상 및 다른 구성과의 관계에 대해서는 후술하기로 한다.The first liquid crystal capacitor Clc1 is formed between the first pixel electrode PE1 and the common electrode (refer to 'CE' in FIG. 8) provided with the common voltage Vcom. The first storage capacitor Cst1 may be formed between the first pixel electrode PE1 and the first storage line SL1 to which the storage voltage Vcst is provided, and also, the first pixel electrode PE1 and the second. It is formed between the storage patterns RL2. The shape of the first pixel electrode PE1 and the relationship with other configurations will be described later.

이하, 제1 화소부(PX1) 및 제2 화소부(PX2)를 기준으로, 본 발명의 일 실시예에 따른 액정 표시 장치(1)의 구동에 대해 설명하기로 한다.Hereinafter, driving of the liquid crystal display 1 according to an exemplary embodiment of the present invention will be described with reference to the first pixel portion PX1 and the second pixel portion PX2.

제1 스위칭 소자(TR1)는 제1 게이트 신호(G1)를 기초로 스위칭 동작을 수행한다. 또한, 제2 스위칭 소자(TR2)는 제2 게이트 신호(G2)를 기초로 스위칭 동작을 수행한다. 다만, 전술한 바와 같이, 제1 게이트선(GL1) 및 제2 게이트선(GL2)은 서로 연결된다. 즉, 제1 게이트 신호(G1) 및 제2 게이트 신호(G2)는 실질적으로 동일한 신호이다.The first switching element TR1 performs a switching operation based on the first gate signal G1. Also, the second switching element TR2 performs a switching operation based on the second gate signal G2. However, as described above, the first gate line GL1 and the second gate line GL2 are connected to each other. That is, the first gate signal G1 and the second gate signal G2 are substantially the same signal.

이에 따라, 제1 스위칭 소자(TR1) 및 제2 스위칭 소자(TR2)가 서로 동일한 스위칭 동작을 수행하게 된다. 다만, 제1 스위칭 소자(TR1)는 제1 데이터선(DL1)과 전기적으로 연결되는 반면, 제2 스위칭 소자(TR2)는 제2 데이터선(DL2)과 전기적으로 연결되므로, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 각각에는 서로 다른 데이터 신호가 제공될 수 있다. 즉, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)은 동시에 서로 다른 데이터 신호를 제공받을 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 액정 표시 장치(1)는 고주파수 구동이 요구되는 고해상도 제품에도 적용이 가능하다.Accordingly, the first switching element TR1 and the second switching element TR2 perform the same switching operation. However, the first switching element TR1 is electrically connected to the first data line DL1, while the second switching element TR2 is electrically connected to the second data line DL2, so that the first pixel electrode ( Different data signals may be provided to each of the PE1) and the second pixel electrode PE2. That is, the first pixel electrode PE1 and the second pixel electrode PE2 may be provided with different data signals at the same time. Through this, the liquid crystal display device 1 according to an embodiment of the present invention can be applied to a high-resolution product that requires high-frequency driving.

다음으로, 도 3 내지 도 11을 참조하여, 본 발명의 일 실시예에 따른 액정 표시 장치(1)의 구성들의 배치 관계에 대해 설명하기로 한다. 설명의 편의를 위해, 제1 화소부(PX1)를 기준으로 설명하기로 한다. 제1 화소부(PX1)에 대한 설명이 제2 내지 제4 화소부(PX2 내지 PX4)에 적용될 수 있음은 자명하다.Next, with reference to FIGS. 3 to 11, the arrangement relationship between the components of the liquid crystal display device 1 according to an exemplary embodiment will be described. For convenience of description, description will be made based on the first pixel portion PX1. It is obvious that the description of the first pixel portion PX1 can be applied to the second to fourth pixel portions PX2 to PX4.

도 5는 도 4에 도시한 제1 화소부에 포함되는 게이트 도전체를 나타낸 도면이다. 도 6은 도 4에 도시한 제1 화소부에 포함되는 데이터 도전체를 나타낸 도면이다. 도 7은 도 4에 도시한 제1 화소부에 포함된 투명 도전체를 나타낸 도면이다. 도 8은 도 4의 I1-I1’선을 따라 자른 단면도이다. 도 9는 도 4의 I2-I2’선을 따라 자른 단면도이다. 도 10은 도 4의 I3-I3’선을 따라 자른 단면도이다. 도 11은 도 3의 I4-I4’선을 따라 자른 단면도이다.5 is a diagram illustrating a gate conductor included in the first pixel unit illustrated in FIG. 4. FIG. 6 is a diagram illustrating a data conductor included in the first pixel unit illustrated in FIG. 4. 7 is a view illustrating a transparent conductor included in the first pixel unit illustrated in FIG. 4. 8 is a cross-sectional view taken along line I1-I1 'of FIG. 4. 9 is a cross-sectional view taken along line I2-I2 'of FIG. 4. 10 is a cross-sectional view taken along line I3-I3 'of FIG. 4. 11 is a cross-sectional view taken along line I4-I4 'of FIG. 3.

제1 표시판(200)은 제2 표시판(300)과 서로 마주보도록 배치된다. 액정층(400)은 제1 표시판(200) 및 제2 표시판(300) 사이에 개재된다. 액정층(400)은 복수의 액정 분자(411a 내지 411h)를 포함할 수 있다. 제1 표시판(200)은 일 실시예로 제2 표시판(300)과 실링(sealing)을 통해 합착될 수 있다.The first display panel 200 is disposed to face the second display panel 300. The liquid crystal layer 400 is interposed between the first display panel 200 and the second display panel 300. The liquid crystal layer 400 may include a plurality of liquid crystal molecules 411a to 411h. The first display panel 200 may be bonded to the second display panel 300 through sealing in one embodiment.

제1 표시판(200)에 대해 설명하기로 한다. The first display panel 200 will be described.

베이스 기판(210)은 일 실시예로 투명 절연 기판일 수 있다. 여기서 투명 절연 기판은 유리 재료, 석영 재료 또는 투광성 플라스틱 재료를 포함할 수 있다. 다른 실시예로, 베이스 기판(210)은 플렉서블(flexible) 기판이거나, 복수의 필름 등이 적층된 형상일 수도 있다.The base substrate 210 may be a transparent insulating substrate in one embodiment. Here, the transparent insulating substrate may include a glass material, a quartz material, or a translucent plastic material. In another embodiment, the base substrate 210 may be a flexible substrate, or may have a shape in which a plurality of films or the like are stacked.

게이트 도전체(GW)는 베이스 기판(210) 상에 배치될 수 있다. 게이트 도전체(GW)는 제1 게이트선(GL1)을 포함하는 복수의 게이트선, 제1 게이트 전극(GE1)을 포함하는 복수의 게이트 전극, 및 제1 스토리지선을 포함하는 복수의 스토리지 선을 포함할 수 있다. 또한, 게이트 도전체(GW)는 일 실시예에서, 제1 리페어선(RPL1)을 포함하는 복수의 리페어선 및 제1 내지 제4 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)를 포함하는 복수의 게이트 블랙 매트릭스를 더 포함할 수도 있지만, 이에 제한되는 것은 아니다.The gate conductor GW may be disposed on the base substrate 210. The gate conductor GW includes a plurality of gate lines including the first gate line GL1, a plurality of gate electrodes including the first gate electrode GE1, and a plurality of storage lines including the first storage line. It can contain. In addition, the gate conductor GW includes, in one embodiment, a plurality of repair lines including the first repair line RLP1 and a plurality of first to fourth gate black matrices GB11, GB12, GB21, and GB22. The gate may further include a black matrix, but is not limited thereto.

제1 게이트선(GL1)은 제1 방향(dr1)을 따라 연장되되, 게이트 전극(GE1)과 직접 연결된다. 제1 리페어선(RPL1)은 제1 방향(dr1)을 따라 연장되며, 제1 게이트선(GL1)과 이격되어 배치될 수 있다. 제1 리페어선(RPL1)은 제1 게이트선(GL1)과 전기적으로 연결될 수 있다. 일 실시예로, 제1 리페어선(RPL1)은 제1 게이트 전극(GE1) 및 상기 제1 게이트 전극(GE1)과 동일 행에 배치되는 게이트 전극과 직접 연결됨으로써, 제1 게이트선(GL1)과 전기적으로 연결될 수 있다. 제1 리페어선(RPL1)도 제1 게이트선(GL1)과 동일한 게이트 신호를 제공받을 수 있다. 이에 따라, 제1 게이트선(GL1)이 단선되는 경우에도, 제1 스위칭 소자(TR1)는 정상적으로 스위칭 동작을 수행할 수 있다. 한편, 다른 실시예에서, 제1 리페어선(RPL1)은 생략될 수도 있다. 또한, 제1 리페어선(RPL1)과 제1 게이트선(GL1)의 위치가 서로 변경될 수도 있다.The first gate line GL1 extends along the first direction dr1 and is directly connected to the gate electrode GE1. The first repair line RPL1 may extend along the first direction dr1 and be spaced apart from the first gate line GL1. The first repair line RLP1 may be electrically connected to the first gate line GL1. In one embodiment, the first repair line RLP1 is directly connected to the first gate electrode GE1 and the gate electrode disposed in the same row as the first gate electrode GE1, thereby forming the first repair line GL1. It can be electrically connected. The first repair line RLP1 may also be provided with the same gate signal as the first gate line GL1. Accordingly, even when the first gate line GL1 is disconnected, the first switching element TR1 may perform the switching operation normally. Meanwhile, in another embodiment, the first repair line RLP1 may be omitted. Also, positions of the first repair line RPL1 and the first gate line GL1 may be changed.

제1 화소부(PX1)는 제1 스토리지선(SL1)을 포함할 수 있다. 제1 스토리지선(SL1)은 제1 게이트선(GL1)을 포함하는 복수의 게이트선과 동일 층에 배치될 수 있다. 제1 스토리지선(SL1)은 일 실시예로, 대체로 제1 방향(dr1)으로 연장되며, 제1 게이트선(GL1) 및 제1 리페어선(RPL1)과 이격되도록 배치될 수 있다. 제1 화소 전극(PE1)의 일부는 제1 스토리지선(SL1)과 중첩되도록 배치될 수 있다. 본 명세서에서 “중첩된다”라고 표현하면, 다른 정의가 없는 한 두 구성이 액정 표시 장치(1)의 두께 방향(도 8에서 베이스 기판의 표면에 수직한 방향)으로 중첩(overlap)되는 것을 의미한다.The first pixel unit PX1 may include a first storage line SL1. The first storage line SL1 may be disposed on the same layer as a plurality of gate lines including the first gate line GL1. The first storage line SL1 is, in one embodiment, generally extended in the first direction dr1 and spaced apart from the first gate line GL1 and the first repair line RLP1. A portion of the first pixel electrode PE1 may be disposed to overlap the first storage line SL1. In this specification, the expression “overlapping” means that the two configurations overlap in the thickness direction (direction perpendicular to the surface of the base substrate in FIG. 8) of the liquid crystal display device 1 unless otherwise defined. .

제1 스토리지선(SL1)은 일 실시예로, 제2 방향(dr2)으로 돌출된 제1 스토리지 전극(RLE1)을 포함할 수 있다. 제1 스토리지 전극(RLE1)은 후술되는 제1 컨택홀(CNT1)에 중첩되도록 배치될 수 있다. 즉, 제1 스토리지 전극(RLE1)은 제1 드레인 전극 연장부(DEP1) 및 제1 화소 전극(PE1)의 일부와 중첩될 수 있다.The first storage line SL1 may include a first storage electrode RLE1 protruding in the second direction dr2 in one embodiment. The first storage electrode RLE1 may be disposed to overlap the first contact hole CNT1, which will be described later. That is, the first storage electrode RLE1 may overlap the first drain electrode extension part DEP1 and a portion of the first pixel electrode PE1.

제1 화소 전극(PE1) 및 제1 스토리지 전극(RLE1)을 포함한 제1 스토리지선(SL1)이 중첩됨에 따라, 전술한 제1 스토리지 커패시터(Cst1)가 형성될 수 있다.As the first storage line SL1 including the first pixel electrode PE1 and the first storage electrode RLE1 overlaps, the first storage capacitor Cst1 described above may be formed.

제1 화소부(PX1)는 일 실시예에서, 복수의 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)를 포함할 수 있다. 복수의 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)는 제1 게이트선(GL1)을 포함하는 복수의 게이트선과 동일 층에 배치될 수 있다. 복수의 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)는 제1 화소 전극(PE1)의 일 측 테두리 외측 및/또는 타 측 테두리 외측에 배치될 수 있다. 각 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)는 제1 화소부의 테두리 외측 일부뿐만 아니라, 제2 방향(dr2)으로 연장되어 제2 방향(dr2)으로 인접하는 제2 화소부(PX2)의 일부의 테두리 외측 일부에도 배치될 수 있다. 각 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)의 배치관계는 후술하기로 한다.The first pixel portion PX1 may include a plurality of gate black matrices GB11, GB12, GB21, and GB22 in one embodiment. The plurality of gate black matrices GB11, GB12, GB21, and GB22 may be disposed on the same layer as the plurality of gate lines including the first gate line GL1. The plurality of gate black matrices GB11, GB12, GB21, and GB22 may be disposed outside one side edge and / or outside the other side edge of the first pixel electrode PE1. Each of the gate black matrices GB11, GB12, GB21, and GB22 is not only a part outside the border of the first pixel portion, but also extends in the second direction dr2 and adjoins in the second direction dr2. It may also be arranged on a part of the outer part of the rim. The arrangement relationship of each gate black matrix (GB11, GB12, GB21, GB22) will be described later.

복수의 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)는 포지티브 타입의 감광성 물질을 포함할 수 있다. 복수의 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)는 베이스 기판 하부(예를 들어, 백라이트 유닛)로부터 발생된 빛을 차광할 수 있다. 일부 실시예에서, 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)는 생략될 수도 있다.The plurality of gate black matrices GB11, GB12, GB21, and GB22 may include a positive type photosensitive material. The plurality of gate black matrices GB11, GB12, GB21, and GB22 may block light generated from a lower portion of the base substrate (eg, a backlight unit). In some embodiments, the gate black matrix (GB11, GB12, GB21, GB22) may be omitted.

게이트 도전체(GW)는 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다. 게이트 도전체(GW)에 포함되는 제1 게이트선(GL1)을 포함하는 복수의 게이트선, 제1 게이트 전극(GE1)을 포함하는 복수의 게이트 전극, 스토리지 패턴(RL), 제1 리페어선(RPL1)을 포함하는 복수의 리페어선 및 복수의 게이트 블랙 매트릭스는 서로 동일한 마스크 공정을 통해 동시에 형성될 수 있다.The gate conductor (GW) is made of aluminum (Al), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tungsten (W), molybdenum tungsten (MoW), or molitanium (MoTi), It may be formed of a single film selected from conductive metals containing copper / molitanium (Cu / MoTi), a double film composed of at least two, or a triple film composed of three. A plurality of gate lines including the first gate line GL1 included in the gate conductor GW, a plurality of gate electrodes including the first gate electrode GE1, a storage pattern RL, and a first repair line ( The plurality of repair lines including RPL1) and the plurality of gate black matrices may be simultaneously formed through the same mask process.

게이트 절연층(221)은 게이트 도전체(GW) 상에 배치될 수 있다. 게이트 절연층(221)은 일 실시예로 질화 규소 또는 산화 규소 등으로 형성될 수 있다. 게이트 절연층(221)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중 막 구조를 가질 수도 있다.The gate insulating layer 221 may be disposed on the gate conductor GW. The gate insulating layer 221 may be formed of silicon nitride or silicon oxide, for example. The gate insulating layer 221 may have a multi-film structure including at least two insulating layers having different physical properties.

데이터 도전체(DW)는 게이트 절연층(221) 상에 배치될 수 있다. 데이터 도전체(DW)는 제1 데이터선(DL1)을 포함하는 복수의 데이터선, 제1 소스 전극(SE1)을 포함하는 복수의 소스 전극, 제1 드레인 전극(DE1)을 포함하는 복수의 드레인 전극 및 제1 반도체 패턴(SM1)을 갖는 반도체층을 포함할 수 있다.The data conductor DW may be disposed on the gate insulating layer 221. The data conductor DW includes a plurality of data lines including the first data line DL1, a plurality of source electrodes including the first source electrode SE1, and a plurality of drains including the first drain electrode DE1. A semiconductor layer having an electrode and a first semiconductor pattern SM1 may be included.

반도체층은 게이트 절연층(221) 상에 배치될 수 있다. 반도체층은 일 실시예로, 비정질 규소, 다결정 규소 등으로 형성될 수도 있다. 다른 실시예로, 반도체층은 산화물 반도체를 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 반도체층은 IGZO(In-Ga-Zinc-Oxide), ZnO, ZnO2, CdO, SrO, SrO2, CaO, CaO2, MgO, MgO2, InO, In2O2, GaO, Ga2O, Ga2O3, SnO, SnO2, GeO, GeO2, PbO, Pb2O3, Pb3O4, TiO, TiO2, Ti2O3, 및 Ti3O5을 포함한 산화물 반도체 중에서 선택되는 하나로 형성될 수 있다. The semiconductor layer may be disposed on the gate insulating layer 221. The semiconductor layer may be formed of amorphous silicon, polycrystalline silicon, or the like in one embodiment. In another embodiment, the semiconductor layer may include an oxide semiconductor. When the semiconductor layer includes an oxide semiconductor, the semiconductor layer is IGZO (In-Ga-Zinc-Oxide), ZnO, ZnO2, CdO, SrO, SrO2, CaO, CaO2, MgO, MgO2, InO, In2O2, GaO, Ga2O, It may be formed of one selected from oxide semiconductors including Ga2O3, SnO, SnO2, GeO, GeO2, PbO, Pb2O3, Pb3O4, TiO, TiO2, Ti2O3, and Ti3O5.

상기 반도체층 중 제1 반도체 패턴(SM1)은 제1 스위칭 소자(TR1)의 채널 영역을 형성할 수 있다.The first semiconductor pattern SM1 among the semiconductor layers may form a channel region of the first switching element TR1.

도시되진 않았지만, 데이터 도전체(DW)는 저항성 접촉층을 더 포함할 수 있다. 저항성 접촉층은 반도체층의 상부에 배치될 수 있다. 저항성 접촉층은 인(phosphorus)과 같은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 다만, 저항성 접촉층은 반도체층이 산화물 반도체로 이루어지는 경우라면, 생략될 수 있다.Although not shown, the data conductor DW may further include a resistive contact layer. The resistive contact layer may be disposed on the semiconductor layer. The resistive contact layer may be made of a material such as n + hydrogenated amorphous silicon in which n-type impurities such as phosphorus are doped at a high concentration, or may be made of silicide. However, the resistive contact layer may be omitted if the semiconductor layer is made of an oxide semiconductor.

제1 데이터선(DL1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 게이트 절연층(221) 및 상술한 저항성 접촉층 상에 배치될 수 있다. 제1 소스 전극(SE1)은 제1 데이터선(DL1)으로부터 분지되어 적어도 일부가 제1 게이트 전극(GE1)과 중첩될 수 있다. 제1 소스 전극(SE1)은 제1 데이터 연결부(DP1)를 통해 제1 데이터선(DL1)에 연결될 수 있다. 제1 드레인 전극(DE1)은 제1 게이트 전극(GE1)과 중첩되되, 제1 소스 전극(SE1)과 소정의 거리 이격되어 배치될 수 있다. 한편, 제1 드레인 전극(DE1)은 제1 드레인 전극 연장부(DEP1)를 더 포함할 수 있다. 제1 드레인 전극 연장부(DEP1)는 제1 스토리지 전극(RLE1) 및 제1 컨택홀(CNT1)과 중첩될 수 있다.The first data line DL1, the first source electrode SE1, and the first drain electrode DE1 may be disposed on the gate insulating layer 221 and the above-described resistive contact layer. The first source electrode SE1 is branched from the first data line DL1, and at least a portion of the first source electrode SE1 may overlap the first gate electrode GE1. The first source electrode SE1 may be connected to the first data line DL1 through the first data connection part DP1. The first drain electrode DE1 is overlapped with the first gate electrode GE1, and may be disposed at a predetermined distance from the first source electrode SE1. Meanwhile, the first drain electrode DE1 may further include a first drain electrode extension DEP1. The first drain electrode extension part DEP1 may overlap the first storage electrode RLE1 and the first contact hole CNT1.

도면에서 제1 소스 전극(SE1)의 모양이 'U'자 형상이며, 제1 드레인 전극(DE1)이 제1 소스 전극(SE1)에 의해 둘러싸인 것으로 도시하였으나, 이에 제한되는 것은 아니다. 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제1 반도체 패턴(SM1) 및 제1 게이트 전극(GE1)은 전술한 제1 스위칭 소자(TR1)를 형성한다.Although the shape of the first source electrode SE1 is' U'-shaped in the drawing, the first drain electrode DE1 is illustrated as being surrounded by the first source electrode SE1, but is not limited thereto. The first source electrode SE1, the first drain electrode DE1, the first semiconductor pattern SM1 and the first gate electrode GE1 form the first switching element TR1 described above.

제1 데이터선(DL1)은 제1 드레인 전극 연장부(DEP1)와의 쇼트(short)를 방지하기 위해, 제1 구부러진 영역(BP1) 및 제2 구부러진 영역(BP2)을 포함할 수 있다. 또한, 제2 데이터선(DL2)은 제1 드레인 전극 연장부(DEP1)와의 쇼트를 방지하기 위해, 제3 구부러진 영역(BP3) 및 제4 구부러진 영역(BP4)을 포함할 수 있다. 제1 데이터선(DL1) 및 제2 데이터선(DL2)은 제1 화소 전극(PE1)과 중첩되는 영역에서 대체로 제2 방향(dr2)으로 연장되며, 제1 화소 전극(PE1)과 중첩되지 않는 영역에서 대체로 제2 방향(dr2)으로 연장되며, 상기 두 영역 사이에 제2 방향(dr2)과 대체로 다른 방향으로 연장되는 구부러진 영역(BP1 내지 BP4)을 포함할 수 있다. 예를 들어, 제1 데이터선(DL1)은 제1 구부러진 영역(BP1)과 제2 구부러진 영역(BP2) 사이에서 제2 방향(dr2)으로 연장될 수 있고, 제2 데이터선(DL2)은 제3 구부러진 영역(BP1)과 제4 구부러진 영역(BP2) 사이에서 제2 방향(dr2)으로 연장될 수 있다.The first data line DL1 may include a first bent region BP1 and a second bent region BP2 to prevent a short with the first drain electrode extension DEP1. Also, the second data line DL2 may include a third bent region BP3 and a fourth bent region BP4 in order to prevent shorting with the first drain electrode extension DEP1. The first data line DL1 and the second data line DL2 extend in a second direction dr2 in a region overlapping with the first pixel electrode PE1, and do not overlap the first pixel electrode PE1. The region may include curved regions BP1 to BP4 extending in a second direction dr2 and extending between the two regions in a second direction dr2 and a substantially different direction. For example, the first data line DL1 may extend in the second direction dr2 between the first bent area BP1 and the second bent area BP2, and the second data line DL2 may be 3 may extend in the second direction dr2 between the bent region BP1 and the fourth bent region BP2.

제1 내지 제4 구부러진 영역(BP1 내지 BP4)은 일 실시예에서, 제1 화소 전극(PE1)과 중첩되는 위치에 배치될 수 있다. 예를 들어, 제1 데이터선(DL1)의 제1 구부러진 영역(BP1)과 제2 데이터선(DL2)의 제3 구부러진 영역(BP3)은 제1 화소 전극(PE1)의 제1 영역(PER1)과 중첩되는 위치에 배치될 수 있고, 제1 데이터선(DL1)의 제2 구부러진 영역(BP2)과 제2 데이터선(DL2)의 제4 구부러진 영역(BP4)은 제1 화소 전극(PE1)의 제2 영역(PER2)과 중첩되는 위치에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 구부러진 영역(BP1 내지 BP4)이 생략되거나 또는 제1 영역(PER1) 및 제2 영역(PER2) 이외의 영역에서 제1 화소 전극(PE1)과 중첩되지 않도록 배치될 수도 있다. 제1 데이터선(DL1)과 제2 데이터선(DL2) 사이의 간격은 제1 화소 전극(PE1)과 중첩하는 영역에서보다 제1 화소 전극(PE1)과 중첩하지 않는 영역에서 더 넓을 수 있다. 제1 드레인 전극 연장부(DEP1)부터 제1 데이터선(DL1)까지의 간격과 제1 드레인 전극 연장부(DEP1)부터 제2 데이터선(DL2)까지의 간격은 동일할 수 있다.The first to fourth curved regions BP1 to BP4 may be disposed at positions overlapping the first pixel electrode PE1 in one embodiment. For example, the first curved area BP1 of the first data line DL1 and the third curved area BP3 of the second data line DL2 are the first area PER1 of the first pixel electrode PE1. The second curved region BP2 of the first data line DL1 and the fourth curved region BP4 of the second data line DL2 may be disposed at positions overlapping with the first pixel electrode PE1. It may be disposed at a position overlapping the second region PER2. However, the present invention is not limited thereto, and the curved regions BP1 to BP4 may be omitted or disposed so as not to overlap the first pixel electrode PE1 in regions other than the first region PER1 and the second region PER2. have. The distance between the first data line DL1 and the second data line DL2 may be wider in an area not overlapping the first pixel electrode PE1 than in an area overlapping the first pixel electrode PE1. The interval from the first drain electrode extension DEP1 to the first data line DL1 and the interval from the first drain electrode extension DEP1 to the second data line DL2 may be the same.

데이터 도전체(DW)는 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다. 다만 이에 제한되는 것은 아니며, 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 데이터 도전체(DW)는 일 실시예로 동일한 마스크 공정을 통해 동시에 형성될 수 있다.The data conductors (DW) are aluminum (Al), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tungsten (W), molybdenum tungsten (MoW), and molitanium (MoTi), It may be formed of a single film selected from conductive metals containing copper / molitanium (Cu / MoTi), a double film composed of at least two, or a triple film composed of three. However, it is not limited thereto, and may be made of various metals or conductors. In one embodiment, the data conductor DW may be simultaneously formed through the same mask process.

제1 패시베이션막(223)은 데이터 도전체(DW) 상에 배치될 수 있다. 제1 패시베이션막(223)은 제1 드레인 전극 연장부(DEP1)의 적어도 일부를 노출시키는 개구부를 포함한다. 제1 패시베이션막(223)은 일 실시예로 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다. 제1 패시베이션막(223)은 후술하는 유기 절연막(260)의 안료가 제1 반도체 패턴(SM1)으로 유입되는 것을 방지할 수 있다.The first passivation layer 223 may be disposed on the data conductor DW. The first passivation layer 223 includes an opening exposing at least a portion of the first drain electrode extension portion DEP1. The first passivation film 223 may be formed of an inorganic insulating material such as silicon nitride and silicon oxide in one embodiment. The first passivation layer 223 may prevent the pigment of the organic insulating layer 260 to be described later from flowing into the first semiconductor pattern SM1.

컬러 필터(230a, 230b, 230c)는 제1 패시베이션막(223) 상에 배치될 수 있다. 컬러 필터(230a, 230b, 230c)는 제1 패시베이션막(223)의 개구부와 중첩되며, 제1 드레인 전극 연장부(DEP1)의 적어도 일부를 노출시키는 개구부를 포함한다. The color filters 230a, 230b, and 230c may be disposed on the first passivation film 223. The color filters 230a, 230b, and 230c overlap with an opening of the first passivation layer 223 and include an opening exposing at least a portion of the first drain electrode extension DEP1.

컬러 필터(230a, 230b, 230c)를 통과한 광은 적색(red), 녹색(green) 및 청색(blue)의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 다만, 상기 컬러 필터(230a, 230b, 230c)를 통과한 광의 표시 색이 기본색으로 제한되는 것은 아니며, 청록색(cyan), 자홍색(magenta), 옐로(yellow) 및 화이트(white) 계열의 색 중 어느 하나를 표시할 수도 있다. 일 실시예로, 컬러 필터(230a, 230b, 230c)는 제1 방향(dr1)으로 인접하는 화소부마다 서로 다른 색을 표시하는 물질로 형성될 수 있고, 제2 방향(dr2)으로 인접하는 화소부는 같은 색을 표시하는 물질로 형성될 수 있다. 예를 들어, 제2 방향(dr2)으로 인접한 제1 화소부(PX1)와 제2 화소부(PX2)에는 적색, 녹색 및 청색 중 하나의 컬러 필터가 형성될 수 있다. 그리고, 제1 화소부(PX1) 및 제2 화소부(PX2)와 제1 방향(dr1)으로 인접한 제3 화소부(PX3)와 제4 화소부(PX4)는 제1 화소부(PX1)와 제2 화소부(PX2)에서 선택된 색상을 제외한 나머지 색상의 중 하나의 컬러 필터가 형성될 수 있다. 다만, 이에 제한되는 것은 아니고, 다른 실시예에서 방향에 관계 없이 인접하는 화소부마다 서로 다른 색을 표시하는 물질로 형성될 수도 있다. 도 8 내지 도 11에서는 컬러 필터(230a, 230b, 230c)가 제1 표시판(200)에 배치되는 것으로 도시하였으나, 이와는 달리 제2 표시판(300)에 배치될 수도 있다. Light passing through the color filters 230a, 230b, and 230c may display one of primary colors such as three primary colors of red, green, and blue. However, the display color of the light passing through the color filters 230a, 230b, and 230c is not limited to the basic color, and among the colors of cyan, magenta, yellow, and white series Either one can be displayed. In one embodiment, the color filters 230a, 230b, and 230c may be formed of a material that displays different colors for each pixel portion adjacent in the first direction dr1, and pixels adjacent in the second direction dr2. The part may be formed of a material displaying the same color. For example, one color filter of red, green, and blue may be formed in the first pixel portion PX1 and the second pixel portion PX2 adjacent in the second direction dr2. In addition, the third pixel part PX3 and the fourth pixel part PX4 adjacent to the first pixel part PX1 and the second pixel part PX2 in the first direction dr1 are the first pixel part PX1. A color filter of one of colors other than the color selected by the second pixel unit PX2 may be formed. However, the present invention is not limited thereto, and may be formed of a material that displays different colors for each adjacent pixel part regardless of the direction in another embodiment. In FIGS. 8 to 11, color filters 230a, 230b, and 230c are illustrated as being disposed on the first display panel 200. Alternatively, the color filters may be disposed on the second display panel 300.

제2 패시베이션막(250)은 컬러 필터(230a, 230b, 230c) 상에 배치될 수 있다. 제2 패시베이션막(250)은 일 실시예로 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다. 제2 패시베이션막(250)은 생략될 수도 있다.The second passivation layer 250 may be disposed on the color filters 230a, 230b, and 230c. The second passivation film 250 may be formed of an inorganic insulating material such as silicon nitride and silicon oxide in one embodiment. The second passivation layer 250 may be omitted.

도시되진 않았지만, 컬러 필터(230a, 230b, 230c)와 제2 패시베이션막(250) 사이에, 유기 절연막이 배치될 수도 있다. 이 경우, 유기 절연막은 제1 패시베이션막(223)의 개구부와 중첩되며, 제1 드레인 전극 연장부(DEP1)의 적어도 일부를 노출시키는 개구부를 포함할 수 있다. 유기 절연막은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 유기 물질을 포함할 수 있다. 유기 절연막은 생략될 수도 있다.Although not shown, an organic insulating layer may be disposed between the color filters 230a, 230b, and 230c and the second passivation layer 250. In this case, the organic insulating layer overlaps the opening of the first passivation layer 223 and may include an opening exposing at least a portion of the first drain electrode extension DEP1. The organic insulating film has excellent planarization characteristics and may include an organic material having photosensitivity. The organic insulating film may be omitted.

제1 패시베이션막(223)의 개구부, 컬러 필터(230a, 230b, 230c)의 개구부, 상술한 유기 절연막의 개구부 및 제2 패시베이션막(250)의 개구부는 제1 컨택홀(CNT1)을 형성할 수 있다.The opening of the first passivation film 223, the opening of the color filters 230a, 230b, and 230c, the opening of the above-described organic insulating film and the opening of the second passivation film 250 may form the first contact hole CNT1. have.

투명 도전체(TE)는 제2 패시베이션막(250) 상에 배치될 수 있다. 투명 도전체(TE)는 투명 도전 물질을 포함할 수 있다. 여기서, 투명 도전 물질은 다결정, 단결정 또는 비정질의 ITO(Indium Tin Oxide)를 포함할 수 있다. 투명 도전체(TE)는 제1 화소 전극(PE1)을 포함하는 복수의 화소 전극을 포함할 수 있다.The transparent conductor TE may be disposed on the second passivation film 250. The transparent conductor (TE) may include a transparent conductive material. Here, the transparent conductive material may include polycrystalline, single crystal, or amorphous Indium Tin Oxide (ITO). The transparent conductor TE may include a plurality of pixel electrodes including the first pixel electrode PE1.

제1 화소 전극(PE1)은 제1 컨택홀(CNT1)을 통해 노출된 제1 드레인 전극 연장부(DEP1)와 직접 접촉될 수 있다. 또한, 제1 화소 전극(PE1)은 공통 전극(CE)과 중첩된다. 이에 따라, 제1 액정 커패시터(Clc1, 도 2 참조)는 서로 중첩되는 제1 화소 전극(PE1)과 공통 전극(CE) 사이에서 형성될 수 있다.The first pixel electrode PE1 may directly contact the first drain electrode extension DEP1 exposed through the first contact hole CNT1. Also, the first pixel electrode PE1 overlaps the common electrode CE. Accordingly, the first liquid crystal capacitor Clc1 (see FIG. 2) may be formed between the first pixel electrode PE1 and the common electrode CE overlapping each other.

이하, 제1 화소 전극(PE1)의 형상에 대해 보다 상세히 설명하기로 한다.Hereinafter, the shape of the first pixel electrode PE1 will be described in more detail.

제1 화소 전극(PE1)은 제1 서브 화소 전극(PE11), 제2 서브 화소 전극(PE12) 및 각 서브 화소 전극(PE11, PE12)을 연결하는 전극 연결부(PE13)를 포함한다. 제1 서브 화소 전극(PE11)은 전극 연결부(PE13)를 기준으로 제2 방향(dr2) 일 측에 배치된 제1 화소 전극(PE1)의 일부이고, 제2 서브 화소 전극(PE12)은 전극 연결부(PE13)를 기준으로 제2 방향(dr2) 타 측에 배치된 제1 화소 전극(PE1)의 일부일 수 있다. 제1 서브 화소 전극(PE11) 배치된 영역을 제1 영역(PER1)이라 정의하고, 제2 서브 화소 전극(PE12)이 배치된 영역을 제2 영역(PER2)이라 정의하고, 전극 연결부(PE13)가 배치된 영역을 제3 영역(PER3)이라 정의한다면, 제1 영역(PER1), 제3 영역(PER3), 제2 영역(PER2)은 차례로 제2 방향(dr2)을 따라 배치될 수 있다. 제1 서브 화소 전극(PE11)과 제2 서브 화소 전극(PE12)은 전극 연결부(PE13)를 통해 전기적으로 연결될 수 있다.The first pixel electrode PE1 includes a first sub-pixel electrode PE11, a second sub-pixel electrode PE12, and an electrode connection portion PE13 connecting each sub-pixel electrode PE11, PE12. The first sub-pixel electrode PE11 is a part of the first pixel electrode PE1 disposed on one side of the second direction dr2 based on the electrode connection part PE13, and the second sub-pixel electrode PE12 is an electrode connection part It may be a part of the first pixel electrode PE1 disposed on the other side of the second direction dr2 based on the PE13. The region in which the first sub-pixel electrode PE11 is disposed is defined as a first region PER1, the region in which the second sub-pixel electrode PE12 is disposed is defined as a second region PER2, and the electrode connection portion PE13 is disposed. If the area in which is disposed is defined as the third area PER3, the first area PER1, the third area PER3, and the second area PER2 may be sequentially arranged along the second direction dr2. The first sub-pixel electrode PE11 and the second sub-pixel electrode PE12 may be electrically connected through the electrode connection part PE13.

각 서브 화소 전극(PE11, PE12)은 복수의 줄기전극부(PE11a, PE11b, PE12a, PE12b), 줄기전극부(PE11a, PE11b, PE12a, PE12b)로부터 연장된 가지전극부(PE11c, PE12c)를 포함한다. 줄기전극부(PE11a, PE11b, PE12a, PE12b)는 세로줄기전극부(PE11b, PE12b) 및 가로줄기전극부(PE11a, PE12a)를 포함할 수 있다. 설명의 편의를 위해, 도면상 제1 방향(dr1)으로 연장된 줄기전극부를 가로줄기전극부(PE11a, PE12a), 도면상 제2 방향(dr2)으로 연장된 줄기전극부를 세로줄기전극부(PE11b, PE12b)로 표현하며, 가로줄기전극부(PE11a, PE12a)와 세로줄기전극부(PE11b, PE12b)는 서로 상호 교차하는 상대적인 방향으로 연장되는 줄기전극부를 지칭함이 자명할 것이다. 각 서브 화소 전극(PE11, PE12)은 일 실시예에서 가로줄기전극부(PE11a, PE12a)와 엣지연결부(C11, C12, C13, C14)를 통해 연결된 엣지줄기전극부(EB11, EB12, EB13, EB14)를 더 포함할 수 있고, 이에 대한 설명은 후술된다. Each sub-pixel electrode PE11, PE12 includes a plurality of stem electrode parts PE11a, PE11b, PE12a, PE12b, and branch electrode parts PE11c, PE12c extending from the stem electrode parts PE11a, PE11b, PE12a, PE12b. do. The stem electrode parts PE11a, PE11b, PE12a, and PE12b may include vertical stem electrode parts PE11b and PE12b and horizontal stem electrode parts PE11a and PE12a. For convenience of description, the stem electrode part extending in the first direction (dr1) in the drawing is the horizontal stem electrode part (PE11a, PE12a), the stem electrode part extending in the second direction (dr2) in the drawing is the vertical stem electrode part (PE11b) , PE12b), and it will be apparent that the horizontal stem electrode parts PE11a and PE12a and the vertical stem electrode parts PE11b and PE12b refer to stem electrode parts extending in a relative direction crossing each other. Each of the sub-pixel electrodes PE11 and PE12 is an edge stem electrode part EB11, EB12, EB13, EB14 connected through the horizontal stem electrode parts PE11a, PE12a and the edge connecting parts C11, C12, C13, C14 in one embodiment. ) May be further included, and a description thereof will be described later.

제1 서브 화소 전극(PE11)은 제1 가로줄기전극부(PE11a), 제1 세로줄기전극부(PE11b) 및 제1 가지전극부(PE11c)를 포함할 수 있다. 제1 가로줄기전극부(PE11a)는 제1 방향(dr1)으로 연장될 수 있다. 제1 세로줄기전극부(PE11b)는 제2 방향(dr2)으로 연장되되, 제1 가로줄기전극부(PE11a)와 접할 수 있다. 제1 가지전극부(PE11c)는 제1 가로줄기전극부(PE11a) 및/또는 제1 세로줄기전극부(PE11b)로부터 제1 방향(dr1) 및 제2 방향(dr2)과 다른 방향으로 연장되는 복수의 가지 전극을 포함할 수 있다.The first sub-pixel electrode PE11 may include a first horizontal stem electrode portion PE11a, a first vertical stem electrode portion PE11b, and a first branch electrode portion PE11c. The first horizontal stem electrode part PE11a may extend in the first direction dr1. The first vertical stem electrode portion PE11b extends in the second direction dr2 and may contact the first horizontal stem electrode portion PE11a. The first branch electrode part PE11c extends from the first horizontal stem electrode part PE11a and / or the first vertical stem electrode part PE11b in a direction different from the first direction dr1 and the second direction dr2. It may include a plurality of branch electrodes.

일 실시예에서, 제1 가로줄기전극부(PE11a)는 제1 세로줄기전극부(PE11b)를 등분하며 교차하도록 제1 세로줄기전극부(PE11b)와 접할 수 있다. 한편, 제1 세로줄기전극부(PE11b)는 제1 가로줄기전극부(PE11a)를 등분하지 않을 수 있다. 예를 들어, 제1 가로줄기전극부(PE11a)는 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측으로 연장된 길이보다 제1 방향(dr1) 타 측으로 연장된 길이가 길 수 있다.In one embodiment, the first horizontal stem electrode portion PE11a may be in contact with the first vertical stem electrode portion PE11b so as to divide and cross the first vertical stem electrode portion PE11b. Meanwhile, the first vertical stem electrode portion PE11b may not equally divide the first horizontal stem electrode portion PE11a. For example, the first transverse stem electrode portion PE11a has a length that extends to the other side of the first direction dr1 from a length that extends to one side of the first direction dr1 based on the first vertical stem electrode portion PE11b. Can be long

제1 서브 화소 전극(PE11)은 제2 방향(dr2)으로 연장되며, 제1 세로줄기전극부(PE11b)와 제1 방향(dr1)으로 이격되어 배치된 적어도 하나의 엣지줄기전극부(EB11, EB12)를 더 포함할 수 있다. 일 실시예에서, 제1 서브 화소 전극(PE11)은 제1 가로줄기전극부(PE11a)의 일 단에 제1 엣지연결부(C11)를 통해 연결된 제1 엣지줄기전극부(EB11) 및 제1 가로줄기전극부(PE11a)의 타 단에 제2 엣지연결부(C12)를 통해 연결된 제2 엣지줄기전극부(EB12)를 포함할 수 있다. The first sub-pixel electrode PE11 extends in the second direction dr2, and at least one edge stem electrode part EB11 is disposed spaced apart from the first vertical stem electrode part PE11b and the first direction dr1. EB12). In one embodiment, the first sub-pixel electrode PE11 has a first edge stem electrode part EB11 and a first horizontal stem electrode part EB11 connected to one end of the first horizontal stem electrode part PE11a through a first edge connection part C11. A second edge stem electrode portion EB12 connected to the other end of the stem electrode portion PE11a through the second edge connection portion C12 may be included.

제2 서브 화소 전극(PE12)은 제2 가로줄기전극부(PE12a), 제2 세로줄기전극부(PE12b) 및 제2 가지전극부(PE12c)를 포함할 수 있다. 제2 가로줄기전극부(PE12a)는 제1 방향(dr1)으로 연장될 수 있다. 제2 세로줄기전극부(PE12b)는 제2 방향(dr2)으로 연장되되, 제2 가로줄기전극부(PE12a)와 접할 수 있다. 제2 가지전극부(PE12c)는 제2 가로줄기전극부(PE12a) 및/또는 제2 세로줄기전극부(PE12b)로부터 연장되는 복수의 가지 전극을 포함할 수 있다.The second sub-pixel electrode PE12 may include a second horizontal stem electrode portion PE12a, a second vertical stem electrode portion PE12b, and a second branch electrode portion PE12c. The second horizontal stem electrode part PE12a may extend in the first direction dr1. The second vertical stem electrode part PE12b extends in the second direction dr2 and may contact the second horizontal stem electrode part PE12a. The second branch electrode part PE12c may include a plurality of branch electrodes extending from the second horizontal stem electrode part PE12a and / or the second vertical stem electrode part PE12b.

일 실시예에서, 제2 가로줄기전극부(PE12a)는 제2 세로줄기전극부(PE12b)를 등분하며 교차하도록 제2 세로줄기전극부(PE12b)와 접할 수 있다. 한편, 제2 세로줄기전극부(PE12b)는 제2 가로줄기전극부(PE12a)를 등분하지 않을 수 있다. 예를 들어, 제1 서브 화소 전극(PE11)에서와 달리, 제2 가로줄기전극부(PE12a)는 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 타 측으로 연장된 길이보다 제1 방향(dr1) 일 측으로 연장된 길이가 길 수 있다.In one embodiment, the second horizontal stem electrode portion PE12a may be in contact with the second vertical stem electrode portion PE12b so as to divide and cross the second vertical stem electrode portion PE12b. Meanwhile, the second vertical stem electrode part PE12b may not equally divide the second horizontal stem electrode part PE12a. For example, unlike in the first sub-pixel electrode PE11, the second horizontal stem electrode portion PE12a is longer than the length extending in the other direction of the first direction dr1 based on the second vertical stem electrode portion PE12b. The length extended in one side of the first direction dr1 may be long.

제2 서브 화소 전극(PE11)은 제2 방향(dr2)으로 연장되며, 제2 세로줄기전극부(PE11b)와 제1 방향(dr1)으로 이격되어 배치된 적어도 하나의 엣지줄기전극부(EB13, EB14)를 더 포함할 수 있다. 일 실시예에서, 제2 서브 화소 전극(PE11)은 제2 가로줄기전극부(PE11a)의 일 단에 제3 엣지연결부(C21)를 통해 연결된 제3 엣지줄기전극부(EB13) 및 제2 가로줄기전극부(PE11a)의 타 단에 제4 엣지연결부(C22)를 통해 연결된 제4 엣지줄기전극부(EB14)를 포함할 수 있다. The second sub-pixel electrode PE11 extends in the second direction dr2, and at least one edge stem electrode part EB13 is spaced apart from the second vertical stem electrode part PE11b and the first direction dr1. EB14). In one embodiment, the second sub-pixel electrode PE11 is connected to one end of the second horizontal stem electrode part PE11a through a third edge connecting part C21, and a third edge stem electrode part EB13 and a second horizontal A fourth edge stem electrode portion EB14 connected to the other end of the stem electrode portion PE11a through the fourth edge connection portion C22 may be included.

상술한 각 엣지줄기전극부(EB11, EB12, EB13, EB14)는 서로 직접 연결되지 않을 수 있으나, 이에 제한되는 것은 아니다. 각 엣지줄기전극부(EB11, EB12)는 다른 실시예에서, 생략될 수도 있다. 제1 엣지줄기전극부(EB11)와 제3 엣지줄기전극부(EB13), 제2 엣지줄기전극부(EB12)와 제4 엣지줄기전극부(EB14)가 연결된 형태일 수도 있다.Each of the above-described edge stem electrode parts EB11, EB12, EB13, and EB14 may not be directly connected to each other, but is not limited thereto. Each of the edge stem electrode portions EB11 and EB12 may be omitted in other embodiments. The first edge stem electrode part EB11 and the third edge stem electrode part EB13, the second edge stem electrode part EB12 and the fourth edge stem electrode part EB14 may be connected.

각 엣지줄기전극부(EB11, EB12, EB13, EB14)는 제1 방향(dr1)으로 인접하는 화소 전극 간의 경계에서 발생될 수 있는 액정 배향 간섭을 줄일 수 있다.Each of the edge stem electrode portions EB11, EB12, EB13, and EB14 may reduce liquid crystal alignment interference that may occur at the boundary between adjacent pixel electrodes in the first direction dr1.

각 가로줄기전극부(PE11a, PE12a)와 각 세로줄기전극부(PE11b, PE12b)의 두께는 다를 수 있다. 각 가로줄기전극부(PE11a, PE12a)의 두께는 일 실시예에서 5μm 내지 7μm일 수 있고, 각 세로줄기전극부(PE11b, PE12b)의 두께는 일 실시예에서 3μm 내지 5μm일 수 있다. 이 때, 각 엣지줄기전극부(EB11, EB12, EB13, EB14)의 두께는 일 실시예에서 2μm 내지 3μm일 수 있다. 다만, 이에 제한되지 않고, 각 가로줄기전극부(PE11a, PE12a)와 각 세로줄기전극부(PE11b, PE12b)의 두께는 다른 범위의 두께를 지닐 수도 있으며, 서로 같은 두께로 형성될 수도 있다.The thickness of each of the horizontal stem electrode parts PE11a and PE12a and each of the vertical stem electrode parts PE11b and PE12b may be different. The thickness of each of the horizontal stem electrode parts PE11a and PE12a may be 5 μm to 7 μm in one embodiment, and the thickness of each of the vertical stem electrode parts PE11b and PE12b may be 3 μm to 5 μm in one embodiment. At this time, the thickness of each edge stem electrode portion (EB11, EB12, EB13, EB14) may be 2 μm to 3 μm in one embodiment. However, the present invention is not limited thereto, and the thickness of each of the horizontal stem electrode parts PE11a and PE12a and each of the vertical stem electrode parts PE11b and PE12b may have a different range of thickness, or may be formed to have the same thickness.

제1 서브 화소 전극(PE11)의 일부 전극이 연장되어 제1 서브 연결 전극(PE13)에 연결될 수 있다. 예를 들어, 제1 가지전극부(PE11c)의 일부 전극이 제2 방향(dr2) 타 측으로 연장되어 제1 서브 연결 전극(PE13)에 연결될 수 있다.Some electrodes of the first sub-pixel electrode PE11 may be extended to be connected to the first sub-connection electrode PE13. For example, some electrodes of the first branch electrode part PE11c may extend to the other side of the second direction dr2 and be connected to the first sub connection electrode PE13.

제2 서브 화소 전극(PE12)의 일부 전극이 연장되어 제1 서브 연결 전극(PE13)에 연결될 수 있다. 예를 들어, 제2 가지전극부(PE12c)의 일부 전극이 제2 방향(dr2) 일 측으로 연장되어 제1 서브 연결 전극(PE13)에 연결될 수 있다.Some electrodes of the second sub pixel electrode PE12 may be extended to be connected to the first sub connection electrode PE13. For example, some of the electrodes of the second branch electrode part PE12c may extend to one side of the second direction dr2 to be connected to the first sub connection electrode PE13.

제1 서브 연결 전극(PE13)은 제1 전극 연결부를 포함할 수 있으며, 제1 전극 연결부는 후술되는 제1 컨택홀을 통해 제1 드레인 전극 연장부와 접할 수 있다.The first sub connection electrode PE13 may include a first electrode connection portion, and the first electrode connection portion may contact the first drain electrode extension portion through a first contact hole, which will be described later.

제1 내지 제3 영역(PER1 내지 PER3)에서의 제1 화소 전극(PE1)의 형상에 대해 자세하게 설명한다.The shape of the first pixel electrode PE1 in the first to third regions PER1 to PER3 will be described in detail.

제1 영역(PER1)은 제1 화소 전극(PE1)의 제1 가로줄기전극부(PE11a), 제1 세로줄기전극부(PE11b) 및 제1 가지전극부(PE11c)에 의해 정의되는 영역일 수 있으며, 일 실시예에서, 제1 엣지줄기전극부(EB11) 및 제2 엣지줄기전극부(EB12)를 더 포함하는 영역일 수 있다. 즉, 제1 영역(PER1)은 제1 서브 화소 전극(PE11)이 배치된 영역으로 정의될 수 있다.The first area PER1 may be an area defined by the first horizontal stem electrode part PE11a, the first vertical stem electrode part PE11b, and the first branch electrode part PE11c of the first pixel electrode PE1. In one embodiment, the region may further include a first edge stem electrode portion EB11 and a second edge stem electrode portion EB12. That is, the first region PER1 may be defined as a region in which the first sub-pixel electrode PE11 is disposed.

제2 영역(PER1)은 제1 화소 전극(PE1)의 제2 가로줄기전극부(PE11a), 제2 세로줄기전극부(PE11b) 및 제2 가지전극부(PE11c)에 의해 정의되는 영역일 수 있으며, 일 실시예에서, 제3 엣지줄기전극부(EB13) 및 제4 엣지줄기전극부(EB14)를 더 포함하는 영역일 수 있다. 즉, 제1 영역(PER1)은 제1 서브 화소 전극(PE11)이 배치된 영역으로 정의될 수 있다. 제2 영역(PER2)은 제1 영역(PER1)에 비해 다소 제2 화소부(PX2)와 가까운 영역일 수 있다. The second area PER1 may be an area defined by the second horizontal stem electrode part PE11a, the second vertical stem electrode part PE11b, and the second branch electrode part PE11c of the first pixel electrode PE1. In one embodiment, it may be a region further including a third edge stem electrode portion EB13 and a fourth edge stem electrode portion EB14. That is, the first region PER1 may be defined as a region in which the first sub-pixel electrode PE11 is disposed. The second area PER2 may be an area slightly closer to the second pixel part PX2 than the first area PER1.

제1 영역(PER1)과 제2 영역(PER2)은 제2 방향(dr2)으로 거의 정확히 중첩될 수 있다. 다만, 제1 세로줄기전극부(PE11b)와 제2 세로줄기전극부(PE12b)는 제2 방향(dr2)으로 중첩되지 않을 수 있다. 즉, 제1 세로줄기전극부(PE11b)를 포함하며 제2 방향(dr2)으로 연장되는 가상의 동일 직선상에 제2 세로줄기전극부(PE12b)가 포함되지 않을 수 있다. 상술한 것과 같이, 제1 세로줄기전극부(PE11b)는 제1 영역(PER1)의 제2 방향(dr2)으로 연장되는 가상의 중심선으로부터 제1 방향(dr1) 일 측으로 치우쳐 배치될 수 있고, 제2 세로줄기전극부(PE12b)는 제2 영역(PER2)의 제2 방향(dr2)으로 연장되는 가상의 중심선으로부터 제1 방향(dr1) 타 측으로 치우쳐 배치될 수 있다.The first region PER1 and the second region PER2 may overlap almost exactly in the second direction dr2. However, the first vertical stem electrode part PE11b and the second vertical stem electrode part PE12b may not overlap in the second direction dr2. That is, the second vertical stem electrode portion PE12b may not be included on the virtual straight line that includes the first vertical stem electrode portion PE11b and extends in the second direction dr2. As described above, the first vertical stem electrode part PE11b may be disposed to be biased toward one side of the first direction dr1 from an imaginary center line extending in the second direction dr2 of the first area PER1. The vertical stem electrode part PE12b may be disposed to be biased toward the other side of the first direction dr1 from an imaginary center line extending in the second direction dr2 of the second area PER2.

이하, 제1 화소 전극(PE1)의 복수의 가지전극부(PE11c, PE12c)에 대해 설명하기로 한다.Hereinafter, the plurality of branch electrode portions PE11c and PE12c of the first pixel electrode PE1 will be described.

제1 서브 화소 전극(PE11)은 제1 세로줄기전극부(PE11b)로부터 연장되거나 제1 가로줄기전극부(PE11a)로부터 연장되는 복수의 제1 가지전극부(PE11c)를 포함할 수 있다.The first sub-pixel electrode PE11 may include a plurality of first branch electrode portions PE11c extending from the first vertical stem electrode portion PE11b or extending from the first horizontal stem electrode portion PE11a.

복수의 제1 가지전극부(PE11c)는 제1 방향(dr1)과 제2 방향(dr2)과 경사지는 방향으로 연장될 수 있다. 복수의 제1 가지전극부(PE11c)는 제1 세로줄기전극부(PE11b)의 일 측 및 타 측으로부터 대체로 제1 방향(dr1)을 따라 경사지며 연장되는 적어도 하나 이상의 가지 전극 및 제1 가로줄기전극부(PE11a)의 일 측 및 타 측으로부터 대체로 제2 방향(dr2)을 따라 경사지며 연장되는 적어도 하나 이상의 가지 전극을 포함할 수 있다. The plurality of first branch electrode parts PE11c may extend in a direction inclined with respect to the first direction dr1 and the second direction dr2. The plurality of first branch electrode portions PE11c include at least one branch electrode and a first horizontal stem extending inclined along a first direction dr1 from one side and the other side of the first vertical stem electrode portion PE11b. It may include at least one branch electrode extending from one side and the other side of the electrode portion PE11a inclined along the second direction dr2.

자세하게 설명하면, 복수의 제1 가지전극부(PE11c)는 제1 세로줄기전극부(PE11b)와 제1 가로줄기전극부(PE11a)가 교차하는 점으로부터 멀어지는 방향으로 연장되는 형상일 수 있다. 제1 가지전극부(PE11c) 중 제1 가로줄기전극부(PE11a)를 기준으로 제2 방향(dr2) 일 측으로 연장되는 가지 전극들과 제1 가로줄기전극부(PE11a)를 기준으로 제2 방향(dr2) 타 측으로 연장되는 가지들은 제1 가로줄기전극부(PE11a)를 기준으로 대칭된 형상일 수 있다. 즉, 제1 가로줄기전극부(PE11a)를 기준으로 대응되는 두 가지 전극의 길이는 대체로 동일할 수 있다. 한편, 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측에 배치된 복수의 가지 전극과, 제1 방향(dr1) 타 측에 배치된 복수의 가지 전극의 길이는 다를 수 있다. 일 실시예에서, 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측에 배치된 복수의 가지 전극의 평균 길이는, 제1 방향(dr1) 타 측에 배치된 복수의 가지 전극의 평균 길이보다 더 짧을 수 있다. 다만, 제1 가지전극부(PE11c) 상술한 형상에 제한되지 않는다. 예를 들어, 다른 실시예에서, 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1)으로 대응되는 양 측의 복수 가지 전극의 길이는 같도록 형성되고, 제1 가로줄기전극부(PE11a)를 기준으로 제2 방향(dr2)으로 대응되는 양 측의 복수 가지 전극의 길이는 다르도록 형성될 수도 있다.In detail, the plurality of first branch electrode parts PE11c may have a shape extending in a direction away from a point at which the first vertical stem electrode part PE11b and the first horizontal stem electrode part PE11a intersect. Of the first branch electrode part PE11c, branch electrodes extending in one direction in the second direction dr2 based on the first horizontal stem electrode part PE11a and the second direction based on the first horizontal stem electrode part PE11a (dr2) Branches extending to the other side may have a symmetrical shape based on the first horizontal stem electrode portion PE11a. That is, the lengths of the two electrodes corresponding to the first horizontal stem electrode part PE11a may be substantially the same. Meanwhile, the lengths of the plurality of branch electrodes arranged on one side of the first direction dr1 and the plurality of branch electrodes arranged on the other side of the first direction dr1 are different based on the first vertical stem electrode part PE11b. You can. In one embodiment, the average length of the plurality of branch electrodes disposed on one side of the first direction dr1 based on the first vertical stem electrode portion PE11b is the plurality of electrodes disposed on the other side of the first direction dr1. It may be shorter than the average length of the branch electrode. However, the first branch electrode part PE11c is not limited to the above-described shape. For example, in another embodiment, the lengths of the plurality of electrodes on both sides corresponding to the first direction dr1 based on the first vertical stem electrode part PE11b are formed to be the same, and the first horizontal stem electrode part The lengths of the plurality of electrodes on both sides corresponding to the second direction dr2 based on the PE11a may be formed to be different.

마찬가지로, 제2 서브 화소 전극(PE12)은 제2 세로줄기전극부(PE12b)로부터 연장되거나 제2 가로줄기전극부(PE12a)로부터 연장되는 복수의 제2 가지전극부(PE12c)를 포함할 수 있다.Similarly, the second sub-pixel electrode PE12 may include a plurality of second branch electrode portions PE12c extending from the second vertical stem electrode portion PE12b or extending from the second horizontal stem electrode portion PE12a. .

복수의 제2 가지전극부(PE12c)는 제2 세로줄기전극부(PE12b)의 일 측 및 타 측으로부터 대체로 제1 방향(dr1)을 따라 연장되는 적어도 하나 이상의 가지 전극 및 제2 가로줄기전극부(PE12a)의 일 측 및 타 측으로부터 대체로 제2 방향(dr2)을 따라 연장되는 적어도 하나 이상의 가지 전극을 포함할 수 있다. The plurality of second branch electrode portions PE12c may include at least one branch electrode and a second horizontal stem electrode portion extending substantially in a first direction dr1 from one side and the other side of the second vertical stem electrode portion PE12b. At least one branch electrode extending from one side and the other side of the PE12a generally along the second direction dr2 may be included.

복수의 제2 가지전극부(PE12c)는 제2 세로줄기전극부(PE12b)와 제2 가로줄기전극부(PE12a)가 교차하는 점으로부터 멀어지는 방향으로 연장되는 형상일 수 있다. 제2 가지전극부(PE12c) 중 제2 가로줄기전극부(PE12a)를 기준으로 제2 방향(dr2) 일 측으로 연장되는 가지 전극들과 제2 가로줄기전극부(PE12a)를 기준으로 제2 방향(dr2) 타 측으로 연장되는 가지들은 제2 가로줄기전극부(PE12a)를 기준으로 대칭된 형상일 수 있다. 즉, 제2 가로줄기전극부(PE12a)를 기준으로 대응되는 두 가지 전극의 길이는 대체로 동일할 수 있다. 한편, 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 일 측에 배치된 복수의 가지 전극과, 제1 방향(dr1) 타 측에 배치된 복수의 가지 전극의 길이는 다를 수 있다. 일 실시예에서, 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 일 측에 배치된 복수의 가지 전극의 평균 길이는, 제1 방향(dr1) 타 측에 배치된 복수의 가지 전극의 평균 길이보다 더 길 수 있다. 다만, 제2 가지전극부(PE12c) 상술한 형상에 제한되지 않는다. 예를 들어, 다른 실시예에서, 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1)으로 대응되는 양 측의 복수 가지 전극의 길이는 같도록 형성되고, 제2 가로줄기전극부(PE12a)를 기준으로 제2 방향(dr2)으로 대응되는 양 측의 복수 가지 전극의 길이는 다르도록 형성될 수도 있다.The plurality of second branch electrode parts PE12c may have a shape extending in a direction away from a point at which the second vertical stem electrode part PE12b and the second horizontal stem electrode part PE12a intersect. Of the second branch electrode part PE12c, branch electrodes extending in one direction in the second direction dr2 based on the second horizontal stem electrode part PE12a and the second direction based on the second horizontal stem electrode part PE12a (dr2) Branches extending to the other side may have a symmetrical shape based on the second horizontal stem electrode portion PE12a. That is, the lengths of the two electrodes corresponding to the second horizontal stem electrode part PE12a may be substantially the same. Meanwhile, the lengths of the plurality of branch electrodes arranged on one side of the first direction dr1 and the plurality of branch electrodes arranged on the other side of the first direction dr1 are different based on the second vertical stem electrode part PE12b. You can. In one embodiment, the average length of the plurality of branch electrodes disposed on one side of the first direction dr1 based on the second vertical stem electrode portion PE12b is the plurality of electrodes disposed on the other side of the first direction dr1. It may be longer than the average length of the branch electrode. However, the second branch electrode part PE12c is not limited to the above-described shape. For example, in another embodiment, the lengths of the plurality of electrodes on both sides corresponding to the first direction dr1 based on the second vertical stem electrode part PE12b are formed to be the same, and the second horizontal stem electrode part The lengths of the plurality of electrodes on both sides corresponding to the second direction dr2 based on the PE12a may be formed to be different.

제3 영역(PER3)은 제1 영역(PER1)과 제2 영역(PER2) 사이의 영역으로서, 제1 서브 화소 전극(PE11)과 제2 서브 화소 전극(PE12)을 연결하는 제1 서브 연결 전극(PE13)이 배치된 영역으로 정의될 수 있다. 제1 서브 연결 전극(PE13)은 제1 서브 화소 전극(PE11)과 제2 서브 화소 전극(PE12)을 연결한다.The third area PER3 is an area between the first area PER1 and the second area PER2, and the first sub connection electrode connecting the first sub pixel electrode PE11 and the second sub pixel electrode PE12. It may be defined as an area where PE13 is disposed. The first sub-connection electrode PE13 connects the first sub-pixel electrode PE11 and the second sub-pixel electrode PE12.

제1 서브 연결 전극(PE13)은 일 실시예로, 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 타 측의 제1 가지전극부(PE11c) 일부로부터 제2 방향(dr2)으로 연장되어 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 타 측의 제2 가지전극부(PE12c) 일부에 연결되는 제1 전극 연결부(PE13a), 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측의 제1 가지전극부(PE11c) 일부로부터 제2 방향(dr2)으로 연장되어 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 일 측의 제2 가지전극부(PE12c) 일부에 연결되는 제2 전극 연결부(PE13b), 및 제1 드레인 전극 연장부(DEP1)에 연결되는 제3 전극 연결부(PE13c)를 포함할 수 있다. 제3 전극 연결부(PE13c)는 제1 전극 연결부(PE13a) 및 제2 전극 연결부(PE13b)를 연결할 수 있다.The first sub connection electrode PE13 is an embodiment, and the second direction dr2 from a part of the first branch electrode part PE11c on the other side of the first direction dr1 based on the first vertical stem electrode part PE11b. The first electrode connecting portion (PE13a), the first vertical stem electrode extending in the second vertical stem electrode portion (PE12b) is connected to a portion of the second branch electrode portion (PE12c) of the other side in the first direction (dr1) based on A first direction based on the second vertical stem electrode part PE12b extending from a part of the first branch electrode part PE11c on one side of the first direction dr1 based on the part PE11b to the second direction dr2 (dr1) may include a second electrode connection portion PE13b connected to a portion of the second branch electrode portion PE12c on one side, and a third electrode connection portion PE13c connected to the first drain electrode extension portion DEP1. have. The third electrode connection portion PE13c may connect the first electrode connection portion PE13a and the second electrode connection portion PE13b.

다음으로, 투명 도전체(PE), 게이트 도전체(GW) 및 데이터 도전체(DW)의 배치관계에 대해 설명한다.Next, the arrangement relationship of the transparent conductor PE, the gate conductor GW, and the data conductor DW will be described.

평면상, 제1 스토리지선(SL1)은 제1 방향(dr1)으로 연장되며, 제1 게이트선(GL1) 및 제1 리페어선(RPL1)과 이격되도록 배치될 수 있다. 또한, 일 실시예에서, 제1 스토리지선(SL1)은 제1 화소 전극(PE1)을 가로지르도록 배치될 수 있다. 이 때, 제1 스토리지선(SL1)은 제1 가지전극부(PE11c)의 테두리를 따라 연장될 수 있으며, 이는 제1 영역(PER1)과 제3 영역(PER3)의 경계를 따라 연장되는 것일 수 있다. 즉, 제1 스토리지선(SL1)은 제1 세로줄기전극부(PE11b) 및 제1 가지전극부(PE11c) 일부와 중첩될 수 있다.On a plane, the first storage line SL1 extends in the first direction dr1 and may be arranged to be spaced apart from the first gate line GL1 and the first repair line RLP1. Also, in one embodiment, the first storage line SL1 may be disposed to cross the first pixel electrode PE1. In this case, the first storage line SL1 may extend along the border of the first branch electrode part PE11c, which may extend along the boundary between the first area PER1 and the third area PER3. have. That is, the first storage line SL1 may overlap the first vertical stem electrode part PE11b and the first branch electrode part PE11c.

제1 게이트 블랙 매트릭스(GB11)는 제1 엣지줄기전극부(EB11)와 중첩될 수 있다. 제2 게이트 블랙 매트릭스(GB12)는 제2 엣지줄기전극부(EB12)와 중첩될 수 있다. 제3 게이트 블랙 매트릭스(GB21)는 제3 엣지줄기전극부(EB13)와 중첩될 수 있다. 제4 게이트 블랙 매트릭스(GB22)는 제4 엣지줄기전극부(EB14)와 중첩될 수 있다.The first gate black matrix GB11 may overlap the first edge stem electrode portion EB11. The second gate black matrix GB12 may overlap the second edge stem electrode portion EB12. The third gate black matrix GB21 may overlap the third edge stem electrode portion EB13. The fourth gate black matrix GB22 may overlap the fourth edge stem electrode portion EB14.

제1 게이트선(GL1)은 제1 방향(dr1)으로 연장되며, 제3 영역(PER3)을 가로지를 수 있다. 즉, 제1 게이트선(GL1)은 제1 서브 화소 전극(PE11)과 중첩되지 않을 수 있지만, 제1 서브 연결 전극(PE13)을 가로지르는 부분을 포함할 수 있다.The first gate line GL1 extends in the first direction dr1 and may cross the third area PER3. That is, the first gate line GL1 may not overlap with the first sub-pixel electrode PE11, but may include a portion crossing the first sub-connection electrode PE13.

제1 데이터선(DL1)및 제2 데이터선(DL2)은 대체로 제2 방향으로(dr2)연장되며, 제1 게이트선(GL1), 제1 리페어선(RPL1), 제1 스토리지선(SL1) 및 제1 화소 전극(PE1)을 가로지를 수 있다. The first data line DL1 and the second data line DL2 extend in a second direction (dr2), and include a first gate line GL1, a first repair line RLP1, and a first storage line SL1. And crossing the first pixel electrode PE1.

제1 데이터선(DL1)은 제1 영역(PER1)에서 제2 방향(dr2)으로 연장되며, 일 실시예로, 제1 세로줄기전극부(PE11b)와 중첩되지 않고, 제1 세로줄기전극부(PE11b)의 제1 방향(dr1) 타 측으로 이격되어 배치될 수 있다. 제1 데이터선(DL1)은 제2 영역(PER2)에서 제2 방향(dr2)으로 연장되며, 일 실시예로, 제2 세로줄기전극부(PE11b)와 중첩되는 부분을 포함할 수 있다.The first data line DL1 extends in the second direction dr2 in the first area PER1, and in one embodiment, does not overlap the first vertical stem electrode part PE11b, and the first vertical stem electrode part The first direction dr1 of the PE11b may be spaced apart from the other side. The first data line DL1 extends in the second direction dr2 in the second region PER2, and in one embodiment, may include a portion overlapping the second vertical stem electrode part PE11b.

제2 데이터선(DL2)은 제1 영역(PER1)에서 제2 방향(dr2)으로 연장되며, 일 실시예로, 제1 세로줄기전극부(PE11b)와 중첩되는 부분을 포함할 수 있다. 제1 데이터선(DL2)은 제2 영역(PER2)에서 제2 세로줄기전극부(PE12b)와 중첩되지 않고, 제2 세로줄기전극부(PE12b)의 제1 방향(dr1) 일 측으로 이격되어 배치될 수 있다.The second data line DL2 extends in the second direction dr2 in the first region PER1, and in one embodiment, may include a portion overlapping with the first vertical stem electrode part PE11b. The first data line DL2 is not overlapped with the second vertical stem electrode portion PE12b in the second region PER2, but is spaced apart in one direction in the first direction dr1 of the second vertical stem electrode portion PE12b. Can be.

각 데이터선(DL1, DL2)의 폭은 각 세로줄기전극부(PE11b, PE12b)의 폭보다 작을 수 있다. 일 실시예로, 각 데이터선(DL1, DL2)의 폭은 4μm내지 6μm일 수 있다. 각 데이터선(DL1, DL2)의 폭이 각 세로줄기전극부(PE11b, PE12b)의 폭보다 작도록 형성함으로써, 광 차폐 효과를 증가시킬 수 있다.The width of each data line DL1 and DL2 may be smaller than the width of each vertical stem electrode portion PE11b or PE12b. In one embodiment, the width of each data line DL1, DL2 may be 4 μm to 6 μm. By forming the data lines DL1 and DL2 smaller than the widths of the vertical stem electrode portions PE11b and PE12b, the light shielding effect can be increased.

제1 데이터선(DL1)은 제3 영역(PER3)에서 제2 방향(dr2)으로 연장되며, 제1 방향(dr1) 일 측으로 돌출되도록 형성된 제1 데이터 연결부(DP1)를 통해 제1 소스 전극(SE1)과 연결될 수 있다. 즉, 제1 데이터선(DL1)은 제1 스위칭 소자(TR1)에 연결되어 제1 게이트 전극(GE1)에 제1 데이터 신호(D1)를 제공할 수 있다. 제1 데이터 연결부(DP1)는 제1 소스 전극(SE1)은 평면상 제1 리페어선(RPL1)과 제1 게이트선(GL1) 사이에 형성되도록 배치될 수 있다. 제1 데이터 연결부(DP1)의 일부는 제1 게이트 전극(GE1)과 중첩될 수 있다.The first data line DL1 extends in the second direction dr2 in the third area PER3, and the first source electrode through the first data connection DP1 formed to protrude in one direction in the first direction dr1. SE1). That is, the first data line DL1 is connected to the first switching element TR1 to provide the first data signal D1 to the first gate electrode GE1. The first data connection part DP1 may be disposed such that the first source electrode SE1 is formed between the first repair line RPL1 and the first gate line GL1 in a plane. A portion of the first data connection part DP1 may overlap the first gate electrode GE1.

제2 데이터선(DL2)은 제3 영역(PER3)에서 제1 스위칭 소자(TR1)에 연결되지 않을 수 있다. 즉, 제2 데이터선(DL2)은 제1 스위칭 소자(TR1)에 제2 데이터 신호(D2)를 제공하지 않는다. 다만, 제2 데이터선(DL2)은 계속 제2 방향(dr2)으로 연장되어 제2 스위칭 소자(TR2)에 연결되어 제2 게이트 전극(GE2)에 제2 데이터 신호(D2)를 제공할 수 있다. 이 경우, 제1 데이터선(DL1)은 제2 스위칭 소자(TR2)에 연결되지 않을 수 있다.The second data line DL2 may not be connected to the first switching element TR1 in the third area PER3. That is, the second data line DL2 does not provide the second data signal D2 to the first switching element TR1. However, the second data line DL2 may continue to extend in the second direction dr2 to be connected to the second switching element TR2 to provide the second data signal D2 to the second gate electrode GE2. . In this case, the first data line DL1 may not be connected to the second switching element TR2.

제3 영역(PER3)에서, 제1 드레인 전극(DE1) 및 제1 컨택홀(CNT1)은 제1 데이터선(DL1)과의 거리와 제2 데이터선(DL2)과의 거리가 동일하도록 형성될 수 있다.In the third region PER3, the first drain electrode DE1 and the first contact hole CNT1 are formed to have the same distance from the first data line DL1 and the second data line DL2. You can.

각 데이터선(DL1, DL2)가 세로줄기전극부(PE11b, PE12b)와 중첩되도록 배치시킴으로써, 액정 표시 장치(1)의 개구율을 증가시킬 수 있다. 즉, 액정 표시 장치(1)의 광 투과율 및 시인성이 향상될 수 있다.By arranging the data lines DL1 and DL2 so as to overlap the vertical stem electrode portions PE11b and PE12b, the aperture ratio of the liquid crystal display device 1 can be increased. That is, light transmittance and visibility of the liquid crystal display device 1 can be improved.

다시 도 3 내지 도 11을 참조하면, 제1 배향막(도면 미도시)은 투명 도전체(TE) 상에 배치될 수 있다. 제1 배향막은 액정층(400) 내의 복수의 액정 분자의 초기 배향을 유도할 수 있다. 제1 배향막은 일 실시예로 주쇄의 반복 단위 내에 이미드기를 갖는 고분자 유기 재료를 포함하여 이루어질 수 있다.Referring to FIGS. 3 to 11 again, the first alignment layer (not shown) may be disposed on the transparent conductor TE. The first alignment layer may induce initial alignment of a plurality of liquid crystal molecules in the liquid crystal layer 400. The first alignment layer may be formed of a polymer organic material having an imide group in a repeating unit of the main chain in one embodiment.

다음으로, 제2 표시판(300)에 대해 설명하기로 한다.Next, the second display panel 300 will be described.

제2 기판(310)은 베이스 기판(210)과 대향되도록 배치된다. 제2 기판(310)은 투명한 유리 또는 플라스틱 등으로 형성될 수 있으며, 일 실시예로 베이스 기판(210)과 동일한 재질로 형성될 수 있다. The second substrate 310 is disposed to face the base substrate 210. The second substrate 310 may be formed of transparent glass or plastic, and in one embodiment, may be formed of the same material as the base substrate 210.

블랙 매트릭스(320)는 제2 기판(310) 상에 배치될 수 있다. 블랙 매트릭스(320)는 제3 영역(PER3)과 중첩될 수 있다. 블랙 매트릭스(320)는 상기 제3 영역(PER3)으로 광이 투과되는 것을 차단할 수 있다. 블랙 매트릭스(320)의 재료는 광을 차단할 수 있는 경우라면 특별히 제한되지 않는다. 블랙 매트릭스(320)는 일 실시예로, 감광성 조성물, 유기물 또는 금속성 물질 등으로 형성될 수 있다. 감광성 조성물은 일 실시예로, 바인더 수지, 중합성 모노머, 중합성 올리고머, 안료, 분산제 등을 포함할 수 있다. 금속성 물질은 크롬 등을 포함할 수 있다.The black matrix 320 may be disposed on the second substrate 310. The black matrix 320 may overlap the third area PER3. The black matrix 320 may block light from being transmitted to the third area PER3. The material of the black matrix 320 is not particularly limited as long as it can block light. The black matrix 320 may be formed of a photosensitive composition, an organic material, or a metallic material, in one embodiment. The photosensitive composition may include, for example, a binder resin, a polymerizable monomer, a polymerizable oligomer, a pigment, and a dispersant. The metallic material may include chromium or the like.

평탄화층(330)은 블랙 매트릭스(320) 상에 배치될 수 있다. 평탄화층(330)은 공통 전극(CE)에 대해 평탄성을 제공할 수 있다. 평탄화층(330)의 재료는 특별히 제한되지 않으며, 일 실시예로 유기 물질 또는 무기 물질을 포함할 수 있다.The planarization layer 330 may be disposed on the black matrix 320. The planarization layer 330 may provide flatness to the common electrode CE. The material of the planarization layer 330 is not particularly limited, and may include an organic material or an inorganic material in one embodiment.

공통 전극(CE)은 평탄화층(330) 상에 배치될 수 있다. 공통 전극(CE)은 적어도 일부가 제1 화소 전극(PE1)과 중첩될 수 있다. 공통 전극(CE)은 일 실시예로 통판 형태로 형성될 수 있다. 다만, 이에 제한되는 것은 아니며, 공통 전극(CE)은 복수의 슬릿부를 포함할 수도 있다. 공통 전극(CE)은 일 실시예로 ITO 및 IZO 등의 투명 도전 물질이나, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다.The common electrode CE may be disposed on the planarization layer 330. At least a portion of the common electrode CE may overlap the first pixel electrode PE1. The common electrode CE may be formed in a plate shape in one embodiment. However, the present invention is not limited thereto, and the common electrode CE may include a plurality of slits. The common electrode CE may be formed of a transparent conductive material such as ITO and IZO, or a reflective metal such as aluminum, silver, chromium, or an alloy thereof.

도면에는 도시하지 않았으나, 공통 전극(CE) 상에는 제2 배향막이 배치될 수 있다. 제2 배향막은 액정층(400) 내의 복수의 액정 분자의 초기 배향을 유도할 수 있다. 제2 배향막은 일 실시예로 제1 배향막과 동일한 재료로 형성될 수 있다.Although not illustrated in the drawing, a second alignment layer may be disposed on the common electrode CE. The second alignment layer may induce initial alignment of a plurality of liquid crystal molecules in the liquid crystal layer 400. The second alignment layer may be formed of the same material as the first alignment layer in one embodiment.

이어서 액정층(400)에 대하여 설명하기로 한다.Next, the liquid crystal layer 400 will be described.

액정층(400)은 복수의 액정 분자(411a 내지 411h)를 포함한다. 복수의 액정 분자(411a 내지 411h)는 일 실시예로, 음의 유전율 이방성을 가지고 초기 배향 상태에서 수직 배향될 수 있다. 복수의 액정 분자(411a 내지 411h)는 초기 배향 상태에서 소정의 선 경사(pretilt) 각도를 가질 수도 있다. 복수의 액정 분자(411a 내지 411h)의 초기 배향은 전술한 제1 및 제2 배향막에 의해 유도될 수 있다. 복수의 액정 분자(411a 내지 411h)는 제1 표시판(200)과 제2 표시판(300) 사이에 전계가 형성되면, 특정 방향으로 기울어지거나 또는 회전함으로써 액정층을 투과하는 광의 편광 상태를 변화시킬 수 있다.The liquid crystal layer 400 includes a plurality of liquid crystal molecules 411a to 411h. The liquid crystal molecules 411a to 411h may be vertically aligned in an initial alignment state with negative dielectric anisotropy in one embodiment. The plurality of liquid crystal molecules 411a to 411h may have a predetermined line pretilt angle in an initial alignment state. The initial alignment of the plurality of liquid crystal molecules 411a to 411h may be induced by the first and second alignment layers described above. When an electric field is formed between the first display panel 200 and the second display panel 300, the plurality of liquid crystal molecules 411a to 411h may change a polarization state of light passing through the liquid crystal layer by tilting or rotating in a specific direction. have.

이하, 도 12 및 도 13을 참조하여 제1 화소 전극(PE1)의 도메인 영역 및 액정 제어에 대해 보다 상세히 설명하기로 한다. 한편, 도 13에 도시된 액정 분자(411a 내지 411h)의 경우, 진한 부분(tail)이 액정 분자의 꼬리 부분, 하얀 부분(head)이 액정 분자의 머리 부분에 해당된다.Hereinafter, the domain region and liquid crystal control of the first pixel electrode PE1 will be described in more detail with reference to FIGS. 12 and 13. On the other hand, in the case of the liquid crystal molecules 411a to 411h shown in FIG. 13, a dark tail corresponds to a tail portion of the liquid crystal molecule and a white head corresponds to a head portion of the liquid crystal molecule.

도 12는 도 4에 도시한 제1 화소 전극의 도메인 영역을 나타낸 도면이다. 도 13은 도 4에 도시한 제1 화소 전극 내에서 복수의 액정 분자의 기울어지는 방향을 도시한 개략도이다.12 is a diagram illustrating a domain region of the first pixel electrode illustrated in FIG. 4. 13 is a schematic diagram illustrating an inclined direction of a plurality of liquid crystal molecules in the first pixel electrode illustrated in FIG. 4.

도 12 및 도 13를 참조하면, 제1 화소 전극(PE1)은 일 실시예로, 제1 내지 제8 도메인 영역(DM1 내지 DM8)을 포함할 수 있다. 각 도메인 영역(DM1 내지 DM8)은 각 서브 화소 전극(PE11 내지 PE12)의 세로줄기전극부와 가로줄기전극부에 의해 정의될 수 있다. 이하, 각의 도메인 영역(DM1 내지 DM8)에 관하여 설명한다.12 and 13, the first pixel electrode PE1 may include first to eighth domain regions DM1 to DM8 as an embodiment. Each domain region DM1 to DM8 may be defined by a vertical stem electrode portion and a horizontal stem electrode portion of each sub-pixel electrode PE11 to PE12. Hereinafter, each domain area DM1 to DM8 will be described.

제1 도메인 영역(DM1)은 제1 영역(PER1)에서 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 타 측으로 연장되는 영역과 제1 가로줄기전극부(PE11a)를 기준으로 제2 방향(dr2) 일 측으로 연장되는 영역이 중첩되는 영역에 포함된 제1 가지전극부(PE11c)에 의해 정의될 수 있다. The first domain region DM1 is based on the region extending to the other side of the first direction dr1 based on the first vertical stem electrode portion PE11b in the first region PER1 and the first horizontal stem electrode portion PE11a. As an example, the region extending in one side of the second direction dr2 may be defined by the first branch electrode part PE11c included in the overlapping region.

제2 도메인 영역(DM2)은 제1 영역(PER1)에서 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 타 측으로 연장되는 영역과 제1 가로줄기전극부(PE11a)를 기준으로 제2 방향(dr2) 타 측으로 연장되는 영역이 중첩되는 영역에 포함된 제1 가지전극부(PE11c)에 의해 정의될 수 있다. The second domain region DM2 is based on the region extending to the other side of the first direction dr1 based on the first vertical stem electrode portion PE11b and the first horizontal stem electrode portion PE11a in the first region PER1. In the second direction (dr2) may be defined by the first branch electrode portion PE11c included in the region where the region extending to the other side overlaps.

제3 도메인 영역(DM3)은 제1 영역(PER1)에서 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측으로 연장되는 영역과 제1 가로줄기전극부(PE11a)를 기준으로 제2 방향(dr2) 일 측으로 연장되는 영역이 중첩되는 영역에 포함된 제1 가지전극부(PE11c)에 의해 정의될 수 있다. The third domain region DM3 is based on the region extending in one direction in the first direction dr1 based on the first vertical stem electrode portion PE11b in the first region PER1 and the first horizontal stem electrode portion PE11a. As an example, the region extending in one side of the second direction dr2 may be defined by the first branch electrode part PE11c included in the overlapping region.

제4 도메인 영역(DM4)은 제1 영역(PER1)에서 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측으로 연장되는 영역과 제1 가로줄기전극부(PE11a)를 기준으로 제2 방향(dr2) 타 측으로 연장되는 영역이 중첩되는 영역에 포함된 제1 가지전극부(PE11c)에 의해 정의될 수 있다. The fourth domain area DM4 is based on the first horizontal stem electrode part PE11a and the area extending in one direction in the first direction dr1 based on the first vertical stem electrode part PE11b in the first area PER1. In the second direction (dr2) may be defined by the first branch electrode portion PE11c included in the region where the region extending to the other side overlaps.

제5 도메인 영역(DM5)은 제2 영역(PER2)에서 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 타 측으로 연장되는 영역과 제2 가로줄기전극부(PE12a)를 기준으로 제2 방향(dr2) 일 측으로 연장되는 영역이 중첩되는 영역에 포함된 제2 가지전극부(PE12c)에 의해 정의될 수 있다. The fifth domain region DM5 is based on the region extending to the other side of the first direction dr1 based on the second vertical stem electrode portion PE12b in the second region PER2 and the second horizontal stem electrode portion PE12a. As an example, the region extending in one side of the second direction dr2 may be defined by the second branch electrode part PE12c included in the overlapping region.

제6 도메인 영역(DM6)은 제2 영역(PER2)에서 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 타 측으로 연장되는 영역과 제2 가로줄기전극부(PE12a)를 기준으로 제2 방향(dr2) 타 측으로 연장되는 영역이 중첩되는 영역에 포함된 제2 가지전극부(PE12c)에 의해 정의될 수 있다. The sixth domain region DM6 is based on the region extending to the other side of the first direction dr1 based on the second vertical stem electrode portion PE12b in the second region PER2 and the second horizontal stem electrode portion PE12a. In the second direction (dr2) may be defined by the second branch electrode portion PE12c included in the region where the region extending to the other side overlaps.

제7 도메인 영역(DM7)은 제2 영역(PER2)에서 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 일 측으로 연장되는 영역과 제2 가로줄기전극부(PE12a)를 기준으로 제2 방향(dr2) 일 측으로 연장되는 영역이 중첩되는 영역에 포함된 제2 가지전극부(PE12c)에 의해 정의될 수 있다. The seventh domain region DM7 is based on the region extending in one direction in the first direction dr1 based on the second vertical stem electrode portion PE12b in the second region PER2 and the second horizontal stem electrode portion PE12a. As an example, the region extending in one side of the second direction dr2 may be defined by the second branch electrode part PE12c included in the overlapping region.

제8 도메인 영역(DM8)은 제2 영역(PER2)에서 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 일 측으로 연장되는 영역과 제2 가로줄기전극부(PE12a)를 기준으로 제2 방향(dr2) 타 측으로 연장되는 영역이 중첩되는 영역에 포함된 제2 가지전극부(PE12c)에 의해 정의될 수 있다. The eighth domain region DM8 is based on the second horizontal stem electrode portion PE12a and the region extending in one direction in the first direction dr1 based on the second vertical stem electrode portion PE12b in the second region PER2. In the second direction (dr2) may be defined by the second branch electrode portion PE12c included in the region where the region extending to the other side overlaps.

일 실시예로, 제1 도메인 영역(DM1), 제2 도메인 영역(DM2), 제7 도메인 영역(DM7) 및 제8 도메인 영역(DM8)은 각각 실질적으로 동일한 면적을 가질 수 있다. 제3 내지 제6 도메인 영역(DM3 내지 DM6)은 각각 실질적으로 동일한 면적을 가질 수 있다. 또한, 제1 도메인 영역(DM1), 제2 도메인 영역(DM2), 제7 도메인 영역(DM7) 및 제8 도메인 영역(DM8) 제3 내지 제6 도메인 영역(DM3 내지 DM6)과 비교하여, 더 넓은 면적을 가질 수 있다. 이 때, 제1 내지 제4 도메인 영역(DM1 내지 DM4)의 면적의 합은 제5 내지 제8 도메인 영역(DM5 내지 DM8)의 면적의 합과 서로 동일할 수 있다.In an embodiment, the first domain area DM1, the second domain area DM2, the seventh domain area DM7 and the eighth domain area DM8 may each have substantially the same area. The third to sixth domain regions DM3 to DM6 may each have substantially the same area. In addition, compared to the first domain region DM1, the second domain region DM2, the seventh domain region DM7 and the eighth domain region DM8, the third to sixth domain regions DM3 to DM6 are more It can have a large area. At this time, the sum of the areas of the first to fourth domain regions DM1 to DM4 may be equal to the sum of the areas of the fifth to eighth domain regions DM5 to DM8.

전계가 형성되는 경우에, 각 도메인 영역(DM1 내지 DM8)에서의 액정 분자(411a 내지 411h)가 기울어지는 방향에 대해 설명하기로 한다. 액정 분자(411a 내지 411h)가 기울어지는 방향 제어는 방위각(azimuthal) 제어로도 표현될 수 있다.When the electric field is formed, the direction in which the liquid crystal molecules 411a to 411h in each domain region DM1 to DM8 are inclined will be described. The direction control in which the liquid crystal molecules 411a to 411h are inclined may also be expressed as azimuthal control.

제1 내지 제4 도메인 영역(DM1 내지 DM4)에 배치되는 복수의 액정 분자는 전계가 형성되는 경우, 일 실시예에서, 제1 세로줄기전극부(PE11b)와 제1 가로줄기전극부(PE11a)에 의해 형성된 교차점을 향하여 기울어지도록 제어될 수 있다. 다시 말해, 복수의 액정 분자(411a 내지 411d)는 제1 내지 제4 도메인 영역(DM1 내지 DM4)에 서 제1 가지전극부(PE11c)가 연장되는 방향의 반대 방향을 항하여 기울어지도록 제어될 수 있다. When an electric field is formed in a plurality of liquid crystal molecules disposed in the first to fourth domain regions DM1 to DM4, in one embodiment, the first vertical stem electrode part PE11b and the first horizontal stem electrode part PE11a It can be controlled to tilt towards the intersection formed by. In other words, the plurality of liquid crystal molecules 411a to 411d may be controlled to be inclined in the opposite direction to the direction in which the first branch electrode part PE11c extends in the first to fourth domain regions DM1 to DM4. have.

제1 도메인 영역(DM1)에 배치되는 복수의 액정 분자(411a)는 제1 가로줄기전극부(PE11a)를 기준으로 제2 도메인 영역(DM2)에 배치되는 복수의 액정 분자(411b)와 대칭되는 방향으로 기울어지도록 제어될 수 있다. 즉, 제2 도메인 영역(DM2)과 제3 도메인 영역(DM3)에 배치되는 각 액정 분자들(411b, 411c), 제3 도메인 영역(DM3)과 제4 도메인 영역(DM4)에 배치되는 각 액정 분자들(411c, 411d) 및 제4 도메인 영역(DM4)과 제1 도메인 영역(DM1)에 배치되는 각 액정 분자들(411d, 411a)은 서로 대칭되는 방향으로 기울어지도록 제어될 수 있다.The plurality of liquid crystal molecules 411a disposed in the first domain region DM1 is symmetrical to the plurality of liquid crystal molecules 411b disposed in the second domain region DM2 based on the first horizontal stem electrode portion PE11a. It can be controlled to tilt in the direction. That is, each of the liquid crystal molecules 411b and 411c disposed in the second domain region DM2 and the third domain region DM3, and each liquid crystal disposed in the third domain region DM3 and the fourth domain region DM4. The molecules 411c and 411d and the liquid crystal molecules 411d and 411a disposed in the fourth domain region DM4 and the first domain region DM1 may be controlled to be inclined in symmetrical directions with each other.

제5 내지 제8 도메인 영역(DM5 내지 DM8)에 배치되는 복수의 액정 분자(411e 내지 411h)는 일 실시예에서, 제1 내지 재4 도메인 영역(DM1 내지 DM4)에서와 마찬가지로 제2 세로줄기전극부(PE12b)와 제2 가로줄기전극부(PE12a)에 의해 형성된 교차점을 향하여 기울어지도록 제어될 수 있다. 다시 말해, 복수의 액정 분자(411e 내지 411h)는 제5 내지 제8 도메인 영역(DM5 내지 DM8) 각각에서 제2 가지전극부(PE12c)가 연장되는 방향의 반대 방향을 항하여 기울어지도록 제어될 수 있다. The plurality of liquid crystal molecules 411e to 411h disposed in the fifth to eighth domain regions DM5 to DM8 are the second vertical stem electrode as in the first to fourth domain regions DM1 to DM4 in one embodiment. It may be controlled to incline toward an intersection formed by the portion PE12b and the second horizontal stem electrode portion PE12a. In other words, the plurality of liquid crystal molecules 411e to 411h may be controlled to be inclined in the opposite direction to the direction in which the second branch electrode part PE12c extends in each of the fifth to eighth domain regions DM5 to DM8. have.

결과적으로, 제1 내지 제8 도메인 영역(DM1 내지 DM8)에 배치되는 복수의 액정 분자들(411a 내지 411h)은 여러 방향으로 기울어지도록 제어되면서도, 각 방향으로 기울어지는 액정 분자들의 분포(411a 내지 411h)는 모두 동일할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 액정 표시 장치(1)는 텍스쳐(texture) 현상을 방지할 수 있으며, 균일한 측면 시인성을 가질 수 있다.As a result, the plurality of liquid crystal molecules 411a to 411h disposed in the first to eighth domain regions DM1 to DM8 are controlled to be inclined in various directions, while the distribution of liquid crystal molecules inclined in each direction (411a to 411h) ) Can all be the same. Accordingly, the liquid crystal display device 1 according to an exemplary embodiment of the present invention can prevent a texture phenomenon and have uniform side visibility.

한편, 제1 화소 전극(PE1) 및 제3 화소 전극(PE3) 사이에 배치되는 복수의 액정 분자들은 각 화소 전극의 가지전극부에 의해 기울어지는 방향이 제어될 수 있다. 한편, 각 화소 전극의 가지전극부는 서로 대칭되는 방향으로 연장되므로, 복수의 액정 분자도 상대적으로 가까운 가지전극부 방향으로 기울어지도록 제어될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 액정 표시 장치(1)는 제1 화소 전극(PE1)과 제3 화소 전극(PE3) 사이 영역에 존재하는 액정 분자의 제어를 위한 별도의 트렌치(trench)를 유기 절연막에 형성하지 않더라도, 액정 분자들의 기울어지는 방향을 제어할 수 있다. 또한, 제1 화소 전극(PE1) 및 제3 화소 전극(PE3) 사이에 제2 엣지줄기전극부(EB12)가 형성되어 있어, 각 화소 전극(PE1, PE3)의 가지전극부에 의해 기울어지는 방향을 제어하는데 도움될 수 있다. 또한, 별도의 트렌치(trench)를 유기 절연막에 형성하지 않으므로, 액정 표시 장치(1)는 부르징(brusing) 개선 효과가 증가할 수 있다.On the other hand, a plurality of liquid crystal molecules disposed between the first pixel electrode PE1 and the third pixel electrode PE3 may be controlled in a direction inclined by the branch electrode portion of each pixel electrode. On the other hand, since the branch electrode portions of each pixel electrode extend in a direction symmetric to each other, a plurality of liquid crystal molecules can also be controlled to be inclined in a relatively close branch electrode portion direction. Accordingly, the liquid crystal display device 1 according to an exemplary embodiment of the present invention is a separate trench for controlling liquid crystal molecules existing in a region between the first pixel electrode PE1 and the third pixel electrode PE3. Even if not formed on the organic insulating film, it is possible to control the inclined direction of the liquid crystal molecules. In addition, the second edge stem electrode portion EB12 is formed between the first pixel electrode PE1 and the third pixel electrode PE3, and thus is inclined by the branch electrode portions of each pixel electrode PE1, PE3. It can help control. In addition, since a separate trench is not formed in the organic insulating layer, the liquid crystal display device 1 may have an improved bulging effect.

다음으로, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대해 설명하기로 한다. 다만, 도 1 내지 도 13에서 설명한 내용과 중복되는 설명은 생략하기로 하며, 도 1 내지 도 13에서 설명한 구성과 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.Next, a liquid crystal display device according to another embodiment of the present invention will be described. However, a description overlapping with the contents described in FIGS. 1 to 13 will be omitted, and the same reference numerals will be used for the same components as those described in FIGS. 1 to 13.

도 14는 본 발명의 다른 실시예에 따른 액정 표시 장치의 제1 화소부를 나타낸 레이아웃도이다. 14 is a layout view illustrating a first pixel portion of a liquid crystal display according to another exemplary embodiment of the present invention.

도 14를 참조하면, 본 실시예는 도 4의 실시예 대비, 각 가지전극부가 다른 전극 폭을 가지는 가지를 포함하는 점에서 그 차이가 있다.Referring to FIG. 14, this embodiment differs from the embodiment of FIG. 4 in that each branch electrode part includes branches having different electrode widths.

제1 가지전극부(PE11c) 및 제2 가지전극부(PE12c)는 각각 서로 다른 전극폭을 가진 가지 전극을 적어도 2개이상 포함할 수 있다. 일 실시예에서, 제1 가지전극부(PE11c)는 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 타 측 부분에 배치된 가지는 제1 전극폭(WPE1)을 가질 수 있고, 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측 부분에 배치된 가지는 제1 전극폭(WPE1) 보다 더 큰 제2 전극폭(WPE2)을 가질 수 있다. 다만, 이에 제한되는 것은 아니고 제1 전극폭(WPE1)이 제2 전극폭(WPE2)보다 클 수도 있다.The first branch electrode part PE11c and the second branch electrode part PE12c may each include at least two branch electrodes having different electrode widths. In one embodiment, the first branch electrode part PE11c may have a first electrode width WPE1 having branches disposed on the other side of the first direction dr1 based on the first vertical stem electrode part PE11b. , Branches disposed on one side portion of the first direction dr1 based on the first vertical stem electrode portion PE11b may have a second electrode width WPE2 greater than the first electrode width WPE1. However, the present invention is not limited thereto, and the first electrode width WPE1 may be greater than the second electrode width WPE2.

먼저, 제1 가지전극부(PE11c)에서 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 타 측 부분에 배치된 가지에 대하여 설명한다.First, the branches arranged on the other side portion of the first direction dr1 based on the first vertical stem electrode part PE11b in the first branch electrode part PE11c will be described.

제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 타 측 부분에 배치된 가지는 일 실시예로, 2.4μm 내지 2.8μm의 제1 전극폭(WPE1)을 가질 수 있다. 인접하는 가지사이의 간격인 제1 간격폭(WS1)은 3.2μm 내지 3.6μm일 수 있다. 즉, 인접하는 전극간 피치는 약 6μm일 수 있다. 상기 가지와 제1 가로줄기전극부(PE11a) 사이의 각도인 제1 각도(θ1)는 약 38° 내지 약 40°를 유지할 수 있다. 본 명세서에서, 각도는 예각을 의미한다.As an example, the branch disposed at the other side of the first direction dr1 based on the first vertical stem electrode portion PE11b may have a first electrode width WPE1 of 2.4 μm to 2.8 μm. The first gap width WS1, which is an interval between adjacent branches, may be 3.2 μm to 3.6 μm. That is, the pitch between adjacent electrodes may be about 6 μm. The first angle θ1, which is an angle between the branch and the first horizontal stem electrode part PE11a, may be maintained at about 38 ° to about 40 °. In this specification, an angle means an acute angle.

다음으로, 제1 가지전극부(PE11c)에서 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측 부분에 배치된 가지에 대하여 설명한다.Next, the branches arranged in one portion of the first direction dr1 based on the first vertical stem electrode part PE11b in the first branch electrode part PE11c will be described.

제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측 부분에 배치된 가지는 일 실시예로, 3.2μm 내지 3.6μm의 제2 전극폭(WPE2)을 가질 수 있다. 인접하는 가지사이의 간격인 제2 간격폭(WS2)은 2.4μm 내지 2.8μm일 수 있다. 즉, 마찬가지로 인접하는 전극간 피치는 약 6μm일 수 있다. 다시 말하면, 제1 가지전극부(PE11c)에서 동일 방향으로 연장하는 인접한 가지의 피치는 일정할 수 있다. 상기 가지와 제1 가로줄기전극부(PE11a) 사이의 각도인 제2 각도(θ2)는 약 45°를 유지할 수 있다.The branch disposed on one side portion of the first direction dr1 based on the first vertical stem electrode portion PE11b is an embodiment, and may have a second electrode width WPE2 of 3.2 μm to 3.6 μm. The second gap width WS2, which is an interval between adjacent branches, may be 2.4 μm to 2.8 μm. That is, similarly, the pitch between adjacent electrodes may be about 6 μm. In other words, the pitch of adjacent branches extending in the same direction from the first branch electrode portion PE11c may be constant. The second angle θ2, which is an angle between the branch and the first horizontal stem electrode part PE11a, may maintain about 45 °.

상술한 것과 같이 제1 가지전극부(PE11c)는 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측 및 타 측에 형성된 각각의 전극폭와 인접한 가지의 간격폭의 비율(즉, 전극폭/간격폭(width/space), 이하 W/S)이 다를 수 있다. 제1 가지전극부(PE11c)는 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 일 측의 W/S가 제1 세로줄기전극부(PE11b)를 기준으로 제1 방향(dr1) 타 측의 W/S보다 클 수 있다. W/S가 큰 가지 전극을 포함하는 영역은 W/S가 작은 가지 전극을 포함하는 영역보다 저계조 전압(low-level voltage)영역 일 수 있다. 액정 표시 장치는 일 화소부 내, 폭을 달리하는 가지 전극을 배치시켜 고계조 전압(high-level voltage)영역 및 저계조 전압(low-level voltage)영역을 모두 포함하도록 할 수 있다. 이로써, 본 실시예의 액정 표시 장치는 투과율이 향상되고, 시인성이 향상될 수 있다.As described above, the first branch electrode portion PE11c is the ratio of the width of each electrode width formed on one side and the other side of the first direction dr1 and the adjacent branch, based on the first vertical stem electrode portion PE11b ( That is, the electrode width / space width (hereinafter, W / S) may be different. In the first branch electrode part PE11c, W / S on one side of the first direction dr1 based on the first vertical stem electrode part PE11b is based on the first vertical stem electrode part PE11b. dr1) It may be larger than W / S of the other side. The region including the branch electrode having a large W / S may be a lower-level voltage region than the region containing the branch electrode having a small W / S. The liquid crystal display device may include a high-level voltage region and a low-level voltage region by arranging branch electrodes having different widths in one pixel portion. As a result, the transmittance of the liquid crystal display of this embodiment can be improved, and visibility can be improved.

또한, 상대적으로 저계조 전압을 이루는 영역의 전극이 가로줄기전극부를 기준으로 45° 미만의 각도를 갖도록 함으로써, 프린지 영역에서 액정 제어를 보다 용이하게 할 수 있고, 지연 증가율을 감소시킬 수 있다. 다만, 고계조 전압을 이루는 영역의 전극에서 투명 전극 비율의 감소로 투과율이 향상될 수 있다.In addition, by making the electrode of the region forming a relatively low gradation voltage have an angle of less than 45 ° relative to the horizontal stem electrode portion, it is possible to more easily control the liquid crystal in the fringe region and reduce the delay increase rate. However, the transmittance may be improved by reducing the ratio of the transparent electrode in the electrode in the region forming the high gradation voltage.

제2 가지전극부(PE12c)는 일 실시예에서, 제2 세로줄기전극부(PE12b)를 기준으로 제1 방향(dr1) 일 측에 배치된 가지가 제1 방향(dr1) 타 측에 배치된 가지에 비해 더 작은 W/S를 가지도록 형성시킬 수 있다.In the second branch electrode part PE12c, in one embodiment, branches arranged on one side of the first direction dr1 based on the second vertical stem electrode part PE12b are disposed on the other side of the first direction dr1. It can be formed to have a smaller W / S than the branch.

다만, 가지전극부의 형태은 상술한 형태에 제한되지 않는다. 다른 실시예에서, 가지의 W/S가 각 세로줄기전극부에 의해 구분되는 것에 한정되지 않고, 가로줄기전극부에 의해 구분될 수도 있고, 제1 가지전극부(PE11c)는 제1 세로가지전극부를 기준으로 제1 방향(dr1) 타 측 방향에 배치된 가지가 제1 방향(dr1) 일 측 방향에 배치된 가지보다 W/S가 더 클 수도 있다.However, the shape of the branch electrode portion is not limited to the above-described shape. In another embodiment, the W / S of the branch is not limited to being divided by each vertical stem electrode portion, and may be divided by the horizontal stem electrode portion, and the first branch electrode portion PE11c is the first vertical branch electrode. The branch disposed in the other direction of the first direction dr1 based on the negative may have a larger W / S than the branch disposed in one direction of the first direction dr1.

도 15는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 화소부를 나타낸 레이아웃도이다.15 is a layout view illustrating a first pixel portion of a liquid crystal display according to another exemplary embodiment of the present invention.

도 15를 참조하면, 본 실시예는 도 4의 실시예 대비, 엣지줄기전극부의 일부가 생략된 점에서 그 차이가 있다. 자세하게는, 본 실시예는 제1 엣지줄기전극부(도 4의 'EB11') 및 제4 엣지줄기전극부(도 4의 'EB14')가 생략된 형태이다.15, the present embodiment differs from the embodiment of FIG. 4 in that a part of the edge stem electrode portion is omitted. In detail, in the present embodiment, the first edge stem electrode portion ('EB11' in FIG. 4) and the fourth edge stem electrode portion ('EB14' in FIG. 4) are omitted.

각 서브 화소 전극(PE11, PE12)은 각 가로줄기전극부(PE11a, PE12a)에 연결된 하나의 엣지줄기전극부(EB12, EB13)를 포함할 수 있다. 예를 들어, 제1 서브 화소 전극(PE11)은 제1 가로줄기전극부(PE11a)의 제1 방향(dr1) 일 단에 연결된 제2 엣지줄기전극부(EB12) 만을 포함하고, 제2 서브 화소 전극(PE12)은 제2 가로줄기전극부 PE12a)의 제1 방향(dr1) 타 단에 연결된 제3 엣지줄기전극부(EB13) 만을 포함할 수 있다.Each of the sub-pixel electrodes PE11 and PE12 may include one edge stem electrode portion EB12 and EB13 connected to each of the horizontal stem electrode portions PE11a and PE12a. For example, the first sub-pixel electrode PE11 includes only the second edge stem electrode portion EB12 connected to one end of the first horizontal dr1 of the first horizontal stem electrode portion PE11a, and the second sub-pixel. The electrode PE12 may include only the third edge stem electrode part EB13 connected to the other end of the first direction dr1 of the second horizontal stem electrode part PE12a.

각 서브 화소 전극(PE11, PE12)가 하나의 엣지줄기전극부(EB12, EB13)만을 포함하더라도, 제1 방향(dr1)으로 인접한 화소부 사이에 엣지줄기전극부(EB12, EB13)가 배치되므로, 인접한 화소부 사이의 액정 배향 간섭을 줄일 수 있다.Although each sub-pixel electrode PE11 and PE12 includes only one edge stem electrode portion EB12 and EB13, since the edge stem electrode portions EB12 and EB13 are disposed between adjacent pixel portions in the first direction dr1, It is possible to reduce the interference of liquid crystal alignment between adjacent pixel portions.

도 16은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 화소부를 나타낸 레이아웃도이다.16 is a layout view illustrating a first pixel portion of a liquid crystal display according to another exemplary embodiment of the present invention.

도 16을 참조하면, 본 실시예는 도 4의 실시예 대비, 엣지줄기전극부가 생략된 점에서 그 차이가 있다.Referring to FIG. 16, this embodiment differs from the embodiment of FIG. 4 in that the edge stem electrode portion is omitted.

각 서브 화소 전극(PE11, PE12)은 각 가로줄기전극부(PE11a, PE12a)의 제1 방향(dr1) 일 단 및 타 단에 연결된 엣지줄기전극부를 포함하지 않을 수 있다. 명확히 도시하진 않았지만, 각 가지전극부(PE11c, PE12c) 및 가로줄기전극부(PE11a, PE12a)는 게이트 블랙 매트릭스(GB11, GB12, GB21, GB22)와 중첩되는 부분을 포함할 수도 있다.Each of the sub-pixel electrodes PE11 and PE12 may not include an edge stem electrode part connected to one end and the other end of the first direction dr1 of each of the horizontal stem electrode parts PE11a and PE12a. Although not clearly illustrated, the branch electrode portions PE11c and PE12c and the horizontal stem electrode portions PE11a and PE12a may include portions overlapping with the gate black matrixes GB11, GB12, GB21, and GB22.

도 17은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 화소부를 나타낸 레이아웃도이다.17 is a layout view illustrating a first pixel portion of a liquid crystal display according to another exemplary embodiment of the present invention.

도 17을 참조하면, 본 실시예는 도 4의 실시예 대비, 각 데이터 라인(DL1_1, DL2_1)이 각 가지전극부(PE11c, PE12c)의 제1 방향(dr1) 테두리를 따라 연장되는 부분을 포함하는 점에서 그 차이가 있다.Referring to FIG. 17, this embodiment includes a portion in which each data line DL1_1 and DL2_1 extends along a border of a first direction dr1 of each branch electrode part PE11c or PE12c, compared to the embodiment of FIG. 4. There is a difference in that.

자세하게 설명하면, 제1 데이터 라인(DL1_1)은 제1 영역(PER1)에서 제2 방향(dr2)으로 연장되되, 제1 가지전극부(PE11c)의 제1 방향(dr1) 타 측 테두리를 따라 배치될 수 있다. 이 때, 제1 데이터 라인(DL1_1)은 제1 영역(PER1)에서 제1 가지전극부(PE11c)의 끝 단과 일부 중첩되는 부분을 포함할 수 있다.In detail, the first data line DL1_1 extends in the second direction dr2 in the first area PER1, but is disposed along the other side edge of the first direction dr1 of the first branch electrode part PE11c. Can be. In this case, the first data line DL1_1 may include a portion partially overlapping the end of the first branch electrode part PE11c in the first area PER1.

제1 데이터 라인(DL1_1)은 일 실시예에서, 제1 영역(PER1)과 제3 영역(PER3)에서 구부러진 영역 없이 제2 방향(dr2)으로 연장될 수 있지만, 이에 제한되는 것은 아니다.The first data line DL1_1 may be extended in the second direction dr2 without the curved areas in the first area PER1 and the third area PER3, but is not limited thereto.

제1 데이터 라인(DL1_1)은 제2 영역(PER2)에서 제2 방향(dr2)으로 연장되되, 제2 세로줄기전극부(PE12b)와 중첩되는 부분을 포함할 수 있다. 제1 데이터 라인(DL1_1)은 제2 영역(PER2)과 제3 영역(PER3)의 경계 부근에서 구부러진 영역을 포함할 수 있다.The first data line DL1_1 may include a portion extending in the second direction dr2 from the second region PER2 and overlapping the second vertical stem electrode portion PE12b. The first data line DL1_1 may include a curved area near the boundary between the second area PER2 and the third area PER3.

제2 데이터 라인(DL2_1)은 제1 영역(PER1)에서 제2 방향(dr2)으로 연장되되, PE11a와 중첩되는 부분을 포함할 수 있다. 제2 데이터 라인(DL2_1)은 제3 영역(PER3)에서 제2 방향으로 연장될 수 있다. 제2 데이터 라인(DL2_1)은 제1 영역(PER1)과 제3 영역(PER3)의 경계 부근에서 구부러진 영역을 포함할 수 있다.The second data line DL2_1 may include a portion extending from the first region PER1 in the second direction dr2 and overlapping with PE11a. The second data line DL2_1 may extend in the second direction from the third area PER3. The second data line DL2_1 may include a curved area near the boundary between the first area PER1 and the third area PER3.

제2 데이터 라인(DL2_1)은 제2 영역(PER2)에서 제2 방향(dr2)으로 연장되되, 제2 가지전극부(PE12c)의 제1 방향(dr1) 일 측 테두리를 따라 배치될 수 있다. 이 때, 제2 데이터 라인(DL2_1)은 제2 영역(PER2)에서 제2 가지전극부(PE12c)의 끝 단과 일부 중첩되는 부분을 포함할 수 있다.The second data line DL2_1 extends in the second direction dr2 in the second region PER2, and may be disposed along one side edge of the first branch dr1 of the second branch electrode part PE12c. In this case, the second data line DL2_1 may include a portion partially overlapping the end of the second branch electrode part PE12c in the second area PER2.

각 데이터 라인(DL1_1, DL2_1)이 각 가지전극부(PE11c, PE12c)의 제1 방향(dr1) 테두리를 따라 연장되는 부분을 포함하도록 함으로써, 액정 표시 장치의 개구율이 증가될 수 있다.By opening the data lines DL1_1 and DL2_1 to include portions extending along the borders of the first direction dr1 of the branch electrode portions PE11c and PE12c, the aperture ratio of the liquid crystal display may be increased.

도 18은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 내지 제4 화소부를 나타낸 레이아웃도이다. 도 19는 도 18에 도시한 제1 화소부를 보다 상세히 나타낸 도면이다.18 is a layout view illustrating first to fourth pixel portions of a liquid crystal display according to another exemplary embodiment of the present invention. FIG. 19 is a view illustrating the first pixel unit illustrated in FIG. 18 in more detail.

도 18 및 도 19를 참조하면, 본 실시예의 액정 표시 장치(2)는 도 3 및 도 4의 실시예 대비, 각 서브 화소 전극(예를 들어, PE11, PE12_1)의 각 세로줄기전극부(예를 들어, PE11b, PE12b_1)가 제2 방향(dr2)으로 연장되는 가상의 동일 직선상에 배치된 점에서 그 차이가 있다. 설명의 편의를 위해 제1 화소부(PX1_5)를 기준으로 설명한다.Referring to FIGS. 18 and 19, the liquid crystal display device 2 of this embodiment has a vertical stem electrode part (eg, PE11, PE12_1) of each sub-pixel electrode, for example, compared to the embodiments of FIGS. 3 and 4 (eg, For example, the difference is that PE11b and PE12b_1 are arranged on a virtual, identical straight line extending in the second direction dr2. For convenience of description, description is made based on the first pixel portion PX1_5.

제1 세로줄기전극부(PE11b)와 제2 세로줄기전극부(PE12b)는 제2 방향(dr2)으로 중첩될 수 있다. 일 실시예에서, 제1 세로줄기전극부(PE11b)와 제2 세로줄기전극부(PE12b)는 제1 영역(PER1) 및 제2 영역(PER2)의 제2 방향(dr2)으로 연장되는 가상의 중심선으로부터 제1 방향(dr1) 일 측으로 치우쳐 배치될 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 세로줄기전극부(PE11b)와 제2 세로줄기전극부(PE12b)는 제1 영역(PER1) 및 제2 영역(PER2)의 제2 방향(dr2)으로 연장되는 가상의 중심선으로부터 제1 방향(dr1) 타 측으로 치우쳐 배치될 수 있다.The first vertical stem electrode part PE11b and the second vertical stem electrode part PE12b may overlap in the second direction dr2. In one embodiment, the first vertical stem electrode portion PE11b and the second vertical stem electrode portion PE12b are virtually extending in the second direction dr2 of the first region PER1 and the second region PER2. The center line may be disposed to be biased toward one side in the first direction dr1. However, the present invention is not limited thereto, and the first vertical stem electrode portion PE11b and the second vertical stem electrode portion PE12b extend in the second direction dr2 of the first region PER1 and the second region PER2. It may be disposed to be biased toward the other side of the first direction dr1 from the imaginary center line.

일 실시예에서, 제1 데이터선(DL1)은 제1 방향(dr1)으로 연장하며, 제1 화소부(PX1_5) 및 제2 화소부(PX2_5)를 포함하는 제1 화소열의 어느 세로줄기전극부와 중첩되는 부분이 없을 수 있고, 제2 데이터선(DL2)은 제1 방향(dr1)으로 연장하며, 제1 화소부(PX1) 및 제2 화소부(PX2)를 포함하는 제1 화소열의 모든 세로줄기전극부와 중첩되는 부분을 포함할 수 있다.In one embodiment, the first data line DL1 extends in the first direction dr1, and any vertical stem electrode part of the first pixel column including the first pixel part PX1_5 and the second pixel part PX2_5. The second data line DL2 extends in the first direction dr1 and may include all of the first pixel columns including the first pixel part PX1 and the second pixel part PX2. It may include a portion overlapping the vertical stem electrode portion.

도 20은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제1 내지 제4 화소부를 나타낸 레이아웃도이다. 도 21은 도 20에 도시한 제1 화소부를 보다 상세히 나타낸 도면이다. 도 22는 도 20에 도시한 제1 화소부에 포함되는 게이트 도전체를 나타낸 도면이다. 도 23은 도 20에 도시한 제1 화소부에 포함되는 데이터 도전체를 나타낸 도면이다. 도 24는 도 20에 도시한 제1 화소부에 포함된 투명 도전체를 나타낸 도면이다.20 is a layout view illustrating first to fourth pixel portions of a liquid crystal display according to another exemplary embodiment of the present invention. FIG. 21 is a view illustrating the first pixel unit illustrated in FIG. 20 in more detail. 22 is a diagram illustrating a gate conductor included in the first pixel portion illustrated in FIG. 20. 23 is a diagram illustrating a data conductor included in the first pixel unit illustrated in FIG. 20. 24 is a view illustrating a transparent conductor included in the first pixel unit illustrated in FIG. 20.

도 20 내지 도 24를 참조하면, 본 실시예의 액정 표시 장치(3)는 도 3 내지 도 7의 실시예 대비, 각 게이트선(GL1, GL2)이 각 화소 전극(PE1, PE2)을 가로지르지 않는 점, 즉, 각 게이트선(GL1, GL2)이 각 화소 전극(PE1, PE2)과 중첩되지 않는 점 및 차폐 전극(예를 들어, SC1)을 포함하는 점에서 그 차이가 있다. 자세하게 설명하면, 도 4의 실시예에서 제1 화소부(PX1)에서 제1 화소 전극(PE1) 사이로 제1 게이트선(GL1)이 지나가는 것과 달리, 본 실시의 제1 화소부(PX1_6)는 제1 화소 전극(PE1)과 제1 게이트선(GL1)이 실질적으로 중첩되지 않을 수 있다.20 to 24, in the liquid crystal display device 3 of this embodiment, the gate lines GL1 and GL2 do not cross each pixel electrode PE1 and PE2, compared to the embodiments of FIGS. 3 to 7. The difference is that the gate lines GL1 and GL2 do not overlap each pixel electrode PE1 and PE2 and that the shielding electrode (eg, SC1) is included. In detail, unlike the first gate line GL1 passing between the first pixel electrode PE1 in the first pixel portion PX1 in the embodiment of FIG. 4, the first pixel portion PX1_6 in this embodiment is the first The one pixel electrode PE1 and the first gate line GL1 may not substantially overlap.

먼저, 게이트 도전체(GW_1), 데이터 도전체(DW_1) 및 투명 도전체(TE_1) 의 배치관계에 대해 설명한다. 설명의 편의를 위해, 제1 화소부(PX1_6)에 대해 예시적으로 설명한다.First, the arrangement relationship of the gate conductor GW_1, the data conductor DW_1, and the transparent conductor TE_1 will be described. For convenience of description, the first pixel unit PX1_6 will be exemplarily described.

게이트 도전체(GW_1)는 제1 게이트선(GL1), 제1 게이트 전극(GE1), 제1 리페어선(RPL1) 및 제1 스토리지선(SL1)을 포함할 수 있다. 게이트 도전체(GW)는 일 실시예에서, 제1 화소 전극(PE1)의 제1 방향(dr1) 일 측 및 타 측을 둘러싸는 게이트 블랙 매트릭스(GB11_1, GB12_1)를 더 포함할 수 있다. 제1 스토리지 패턴은 각각 이격되어 배치되는 제1 스토리지선(SL1), 제1 게이트 블랙 매트릭스(GB11_1) 및 제2 게이트 블랙 매트릭스(GB12_1)를 포함할 수 있다.The gate conductor GW_1 may include a first gate line GL1, a first gate electrode GE1, a first repair line RLP1, and a first storage line SL1. The gate conductor GW may further include gate black matrices GB11_1 and GB12_1 surrounding one side and the other side of the first direction dr1 of the first pixel electrode PE1. The first storage pattern may include a first storage line SL1, a first gate black matrix GB11_1 and a second gate black matrix GB12_1, which are spaced apart from each other.

게이트 블랙 매트릭스(GB11_1, GB12_1)는 제2 방향(dr2)으로 연장되는 형상을 갖되, 제1 화소 전극(PE1)의 제1 방향(dr1) 타 측에 배치되는 제1 게이트 블랙 매트릭스(GB11_1) 및 제1 화소 전극(PE1) 제1 방향(dr1) 일 측에 배치되는 제2 게이트 블랙 매트릭스(GB12_1)를 포함할 수 있다. 일 실시예로, 배치되는 제1 게이트 블랙 매트릭스(GB11_1) 및 제2 게이트 블랙 매트릭스(GB12_1)는 플로팅 상태일 수 있다. 예를 들어, 제1 게이트 블랙 매트릭스(GB11_1) 및 제2 게이트 블랙 매트릭스(GB12_1)는 제1 스토리지선(SL1)과 연결되지 않고 이격되어 있을 수 있다. 여기서 제1 스토리지선(SL1)은 제1 화소 전극(PE1)의 제2 방향(dr2) 타 측에 배치될 수 있다. 각 게이트 블랙 매트릭스(GB11_1, GB12_1)는 광 차단 기능을 할 수 있다.The gate black matrices GB11_1 and GB12_1 have a shape extending in the second direction dr2, but the first gate black matrix GB11_1 disposed on the other side of the first direction dr1 of the first pixel electrode PE1 and The first gate electrode PE1 may include a second gate black matrix GB12_1 disposed on one side of the first direction dr1. In an embodiment, the first gate black matrix GB11_1 and the second gate black matrix GB12_1 that are disposed may be floating. For example, the first gate black matrix GB11_1 and the second gate black matrix GB12_1 may be spaced apart without being connected to the first storage line SL1. Here, the first storage line SL1 may be disposed on the other side of the second direction dr2 of the first pixel electrode PE1. Each gate black matrix (GB11_1, GB12_1) may function as a light blocking function.

제1 게이트선(GL1), 제1 리페어선(RPL1) 및 제1 스토리지선(SL1)은 제1 방향(dr1)으로 연장되며, 각각 제2 방향(dr2)으로 이격되어 배치될 수 있다. 한편, 제1 게이트선(GL1), 제1 리페어선(RPL1) 및 제1 스토리지선(SL1)은 제2 방향(dr2)으로 인접하는 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이에 배치될 수 있다.The first gate line GL1, the first repair line RLP1, and the first storage line SL1 may extend in the first direction dr1, and may be spaced apart from each other in the second direction dr2. Meanwhile, the first gate line GL1, the first repair line RLP1, and the first storage line SL1 are adjacent to the first pixel electrode PE1 and the second pixel electrode PE2 in the second direction dr2. Can be placed between.

제1 화소 전극(PE1)은 제2 방향(dr2)으로 배치되는 제1 서브 화소 전극(PE11) 및 제2 서브 화소 전극(PE12)을 포함할 수 있다. The first pixel electrode PE1 may include a first sub pixel electrode PE11 and a second sub pixel electrode PE12 arranged in the second direction dr2.

제1 서브 화소 전극(PE11) 및 제2 서브 화소 전극(PE12)은 도 3 내지 도 7의 실시예와 같이, 각각 가로줄기전극부(PE11a, PE12a), 세로줄기전극부(PE12a, PE12a), 엣지줄기전극부(EB11, EB12, EB13, EB14)를 포함할 수 있다. 한편, 일 실시예에서, 제1 서브 화소 전극(PE11)의 제1 세로줄기전극부(PE11b)의 일 단으로부터 연장된 제4 전극 연결부(PE13d)는 제2 서브 화소 전극(PE12)의 제2 가지전극부(PE12c)에 연장될 수 있다. 이처럼, 제1 서브 화소 전극(PE11) 및 제2 서브 화소 전극(PE12)은 서로 직접 전기적으로 연결될 수 있다. 다만, 제1 서브 화소 전극(PE11) 및 제2 서브 화소 전극(PE12)이 서로 연결되는 형상은 상술한 형상에 제한되지 않고, 다양할 수 있다. 일 실시예에서, 제2 데이터 라인(DL2_2)은 제4 전극 연결부(PE13d)와 중첩하는 부분을 포함할 수 있다.The first sub-pixel electrode PE11 and the second sub-pixel electrode PE12 are the horizontal stem electrode portions PE11a and PE12a, and the vertical stem electrode portions PE12a and PE12a, respectively, as in the embodiments of FIGS. 3 to 7. Edge stem electrode parts EB11, EB12, EB13, and EB14 may be included. Meanwhile, in one embodiment, the fourth electrode connecting portion PE13d extending from one end of the first vertical stem electrode portion PE11b of the first sub pixel electrode PE11 is the second of the second sub pixel electrode PE12. It may extend to the branch electrode portion PE12c. As such, the first sub-pixel electrode PE11 and the second sub-pixel electrode PE12 may be directly and electrically connected to each other. However, a shape in which the first sub-pixel electrode PE11 and the second sub-pixel electrode PE12 are connected to each other is not limited to the above-described shape, and may be various. In one embodiment, the second data line DL2_2 may include a portion overlapping the fourth electrode connection part PE13d.

제2 서브 화소 전극(PE12)의 제2 가지전극부(PE12c)로부터 연장된 제5 전극 연결부(PE13e)는 제3 전극 연결부(PE13c)에 연결될 수 있다. 여기서, 제3 전극 연결부(PE13c)는 제1 컨태홀(CNT1)을 통해 제1 드레인 전극 연장부(DEP1)에 연결될 수 있다.The fifth electrode connection part PE13e extending from the second branch electrode part PE12c of the second sub-pixel electrode PE12 may be connected to the third electrode connection part PE13c. Here, the third electrode connection part PE13c may be connected to the first drain electrode extension part DEP1 through the first contact hole CNT1.

한편, 제1 엣지줄기전극부(EB11) 및 제3 엣지줄기전극부(EB13)는 일 실시예에서, 모두 제1 게이트 블랙 매트릭스(GB11_1)와 중첩될 수 있다. 마찬가지로, 제2 엣지줄기전극부(EB13) 및 제4 엣지줄기전극부(EB14)는 모두 제2 게이트 블랙 매트릭스(GB12_1)와 중첩될 수 있다.Meanwhile, the first edge stem electrode part EB11 and the third edge stem electrode part EB13 may be overlapped with the first gate black matrix GB11_1 in one embodiment. Likewise, the second edge stem electrode part EB13 and the fourth edge stem electrode part EB14 may both overlap the second gate black matrix GB12_1.

투명 도전체(TE_1)는 차폐 전극(SC1)을 더 포함할 수 있다. 차폐 전극(SC1)은 제2 방향(dr2)으로 연장되되, 제1 화소부(PX1_6)의 제1 방향(dr1) 타 측 테두리를 따라 배치되는 제1 차폐 전극(SC1a), 제2 방향(dr2)으로 연장되되, 제1 화소부(PX1_6)의 제1 방향(dr1) 일 측 테두리를 따라 배치되는 제2 차폐 전극(SC1b), 및 제1 차폐 전극(SC1a)과 제2 차폐 전극(SC1b)을 연결하는 제3 차폐 전극(SC1c)을 포함할 수 있다. The transparent conductor TE_1 may further include a shielding electrode SC1. The shielding electrode SC1 extends in the second direction dr2, and the first shielding electrode SC1a and the second direction dr2 are disposed along the other side edge of the first direction dr1 of the first pixel portion PX1_6. ), The second shielding electrode SC1b and the first shielding electrode SC1a and the second shielding electrode SC1b disposed along one side edge of the first direction dr1 of the first pixel unit PX1_6. It may include a third shielding electrode (SC1c) for connecting.

제1 차폐 전극(SC1a)은 제1 게이트 블랙 매트릭스(GB11_1)와 중첩되는 부분을 포함할 수 있다. 제1 차폐 전극(SC1a)은 제1 엣지줄기전극부(EB11) 및 제3 엣지줄기전극부(EB13)의 외측(즉, 제1 방향(dr1) 타 측)에 배치될 수 있다. The first shielding electrode SC1a may include a portion overlapping the first gate black matrix GB11_1. The first shielding electrode SC1a may be disposed outside the first edge stem electrode part EB11 and the third edge stem electrode part EB13 (ie, the other side of the first direction dr1).

제2 차폐 전극(SC1b)은 제2 게이트 블랙 매트릭스(GB12_1)와 중첩되는 부분을 포함할 수 있다. 제2 차폐 전극(SC1b)은 제2 엣지줄기전극부(EB12) 및 제4 엣지줄기전극부(EB14)의 외측(즉, 제1 방향(dr1) 일 측)에 배치될 수 있다. 한편, 제2 차폐 전극(SC1b)은 제1 화소부(PX1_6)와 제3 화소부(PX3_6)의 인접하는 엣지줄기전극부 사이 및 제2 화소부(PX2_6)와 제4 화소부(PX4_6)의 인접하는 엣지줄기전극부 사이에 배치될 수 있다.The second shielding electrode SC1b may include a portion overlapping the second gate black matrix GB12_1. The second shielding electrode SC1b may be disposed outside the second edge stem electrode part EB12 and the fourth edge stem electrode part EB14 (ie, one side of the first direction dr1). Meanwhile, the second shielding electrode SC1b is between the adjacent edge stem electrode portions of the first pixel portion PX1_6 and the third pixel portion PX3_6 and the second pixel portion PX2_6 and the fourth pixel portion PX4_6. It may be disposed between the adjacent edge stem electrode portion.

제3 차폐 전극(SC1c)은 일 실시예로, 대체로 제1 방향(dr1)으로 연장되되, 제1 차폐 전극(SC1a)과 제2 차폐 전극(SC1b)을 연결할 수 있다. 제3 차폐 전극(SC1c)은 제1 스위칭 소자(TR1)와의 쇼트를 방지하기 위해 제1 스위칭 소자(TR1)를 우회하는 형상일 수 있다. 제3 차폐 전극(SC1c)은 제2 방향(dr2)으로 연장되며, 제1 방향(dr1)으로 인접한 차폐 전극(SC1)을 모두 연결할 수 있다.The third shielding electrode SC1c is an embodiment, and generally extends in the first direction dr1, and may connect the first shielding electrode SC1a and the second shielding electrode SC1b. The third shielding electrode SC1c may have a shape that bypasses the first switching element TR1 to prevent shorting with the first switching element TR1. The third shielding electrode SC1c extends in the second direction dr2 and may connect all of the adjacent shielding electrodes SC1 in the first direction dr1.

차폐 전극(SC1)에는 상기 공통 전극(CE)과 동일한 레벨의 전압이 인가되며, 이에 따라, 차폐 전극(SC1)과 상기 공통 전극(CE) 사이에는 전계가 형성되지 않는다. 상기 차폐 전극(SC1)이 제공되지 않는 기존의 액정 표시 장치에서는 화소의 가장자리에 해당하는 영역에 위치한 액정 분자들, 즉, 상기 데이터 라인 부근의 액정 분자들은, 화소 전극과 공통 전극 사이에 프린지 전계가 약하기 때문에 오배열의 가능성이 높았으며, 그 결과 빛샘 현상이 발생하였다. 그러나, 본 발명의 일 실시예에 따르면, 상기 화소의 가장자리에 해당하는 영역에 위치한 액정 분자들은 상기 공통 전극(CE)과, 각 화소 전극들(LPE, UPE) 사이의 프린지 전계가 약하더라도 차폐 전극(SC1)이 형성된 영역에 전계가 형성되지 않기 때문에, 해당 영역에 위치한 액정 분자들의 오배열이 방지된다. 그 결과, 빛샘 현상이 감소하며, 상기 빛샘 현상을 방지하기 위해 형성하는 블랙 매트릭스(도 8의 '320')의 면적을 감소시킬 수 있으므로 액정 표시 장치의 개구율이 증가할 수 있다.A voltage having the same level as the common electrode CE is applied to the shielding electrode SC1, and accordingly, an electric field is not formed between the shielding electrode SC1 and the common electrode CE. In a conventional liquid crystal display device in which the shielding electrode SC1 is not provided, liquid crystal molecules located in an area corresponding to an edge of a pixel, that is, liquid crystal molecules near the data line, have a fringe electric field between the pixel electrode and the common electrode. Because of the weakness, the possibility of misalignment was high, and as a result, light leakage occurred. However, according to an embodiment of the present invention, the liquid crystal molecules located in the region corresponding to the edge of the pixel are shielded electrodes even though the fringe electric field between the common electrode CE and each pixel electrode LPE, UPE is weak. Since an electric field is not formed in the region where (SC1) is formed, misalignment of liquid crystal molecules positioned in the region is prevented. As a result, the light leakage phenomenon is reduced, and since the area of the black matrix ('320' in FIG. 8) formed to prevent the light leakage phenomenon can be reduced, the aperture ratio of the liquid crystal display may be increased.

이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments of the present invention have been mainly described above, but this is merely an example and does not limit the present invention, and a person having ordinary knowledge in the field to which the present invention belongs does not depart from the essential characteristics of the embodiments of the present invention. It will be appreciated that various modifications and applications not illustrated above are possible. For example, each component specifically shown in the embodiments of the present invention can be implemented by modification. And differences related to these modifications and applications should be construed as being included in the scope of the invention defined in the appended claims.

11: 표시부
12: 게이트 구동부
13: 데이터 구동부
14: 타이밍 제어부
210: 베이스 기판
221: 게이트 절연층
310: 제2 기판
330: 평탄화층
400: 액정층
DL1 내지 DL4: 제1 내지 제4 데이터선
GL1, GL2: 제1 게이트선, 제2 게이트선
RPL1, RPL2: 제1 리페어선, 제2 리페어선
SL1, SL2: 제1 스토리선, 제2 스토리지선
TR1, TR2, TR3, TR4: 제1 내지 제4 스위칭 소자
PE1 내지 PE4: 제1 내지 제4 화소 전극
PE11: 제1 서브 화소 전극
PE12: 제2 서브 화소 전극
GB11, GB12: 제1 게이트 블랙 매트릭스, 제2 게이트 블랙 매트릭스
PX1 내지 PX4: 제1 내지 제4 화소부
DM1 내지 DM8: 제1 내지 제8 도메인 영역
CE: 공통 전극
320: 블랙 매트릭스
11: display
12: gate driver
13: data driver
14: timing control
210: base substrate
221: gate insulating layer
310: second substrate
330: planarization layer
400: liquid crystal layer
DL1 to DL4: first to fourth data lines
GL1, GL2: first gate line, second gate line
RPL1, RPL2: 1st repair wire, 2nd repair wire
SL1, SL2: first story line, second storage line
TR1, TR2, TR3, TR4: first to fourth switching elements
PE1 to PE4: first to fourth pixel electrodes
PE11: first sub-pixel electrode
PE12: second sub-pixel electrode
GB11, GB12: 1st gate black matrix, 2nd gate black matrix
PX1 to PX4: first to fourth pixel units
DM1 to DM8: first to eighth domain regions
CE: common electrode
320: black matrix

Claims (26)

제1 방향으로 연장되는 제1 줄기전극부, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 줄기전극부, 및 상기 제1 줄기전극부 또는 상기 제2 줄기전극부로부터 연장되는 복수의 제1 가지전극부를 포함하는 제1 서브 화소 전극; 및
서로 이격되어 배치되고, 각각 상기 제1 서브 화소 전극과 중첩하여 상기 제2 방향으로 연장되는 부분을 포함하는 제1 데이터선 및 제2 데이터선을 포함하되,
상기 제1 데이터선과 상기 제2 데이터선 중 어느 하나는 상기 제2 줄기전극부와 중첩하는 액정 표시 장치.
A first stem electrode portion extending in a first direction, a second stem electrode portion extending in a second direction intersecting the first direction, and a plurality of first stem electrode portions or a plurality of extending portions from the second stem electrode portion A first sub-pixel electrode including a first branch electrode portion; And
And a first data line and a second data line that are spaced apart from each other and each overlap a portion of the first sub-pixel electrode and include a portion extending in the second direction.
Any one of the first data line and the second data line overlaps with the second stem electrode portion.
제1 항에 있어서,
상기 제1 데이터선은 상기 제1 서브 화소 전극의 상기 제2 줄기전극부와 비중첩하고,
상기 제2 데이터선은 상기 제1 서브 화소 전극의 상기 제2 줄기전극부와 중첩하고,
상기 제1 데이터선은 상기 제1 서브 화소 전극의 상기 복수의 제1 가지전극부와 부분적으로 중첩하는 액정 표시 장치.
According to claim 1,
The first data line is non-overlapping with the second stem electrode portion of the first sub-pixel electrode,
The second data line overlaps the second stem electrode portion of the first sub-pixel electrode,
The first data line partially overlaps the plurality of first branch electrode portions of the first sub-pixel electrode.
제1 항에 있어서,
상기 제1 방향과 상기 제2 방향은 수직으로 교차하고,
상기 복수의 제1 가지전극부는 상기 제1 방향 및 상기 제2 방향과 상이한 방향으로 연장되는 액정 표시 장치.
According to claim 1,
The first direction and the second direction intersect vertically,
The plurality of first branch electrode units extend in a direction different from the first direction and the second direction.
제1 항에 있어서,
상기 제1 서브 화소 전극은 상기 제2 줄기전극부를 기준으로 일 측에 위치하는 제1 영역과 타 측에 위치하는 제2 영역으로 분할되되,
상기 제1 영역의 상기 제1 방향의 폭과 상기 제2 영역의 상기 제1 방향의 폭은 상이한 액정 표시 장치.
According to claim 1,
The first sub-pixel electrode is divided into a first region on one side and a second region on the other side based on the second stem electrode portion,
A liquid crystal display device having a width in the first direction of the first region and a width in the first direction of the second region.
제1 항에 있어서,
상기 제1 서브 화소 전극은,
상기 제1 줄기전극부의 상기 제1 방향 일 단에 연결되며, 상기 제2 방향으로 연장되는 제1 엣지줄기전극부; 및
상기 제1 줄기전극부의 상기 제1 방향 타 단에 연결되며, 상기 제2 방향으로 연장되는 제2 엣지줄기전극부를 더 포함하는 액정 표시 장치.
According to claim 1,
The first sub-pixel electrode,
A first edge stem electrode portion connected to one end of the first stem electrode portion and extending in the second direction; And
And a second edge stem electrode portion connected to the other end of the first stem electrode portion and extending in the second direction.
제5 항에 있어서,
상기 제1 서브 화소 전극은,
상기 제1 엣지줄기전극부와 상기 제1 줄기전극부를 연결하는 제1 엣지연결부; 및
상기 제2 엣지줄기전극부와 상기 제1 줄기전극부를 연결하는 제2 엣지연결부를 더 포함하는 액정 표시 장치.
The method of claim 5,
The first sub-pixel electrode,
A first edge connecting portion connecting the first edge stem electrode portion and the first stem electrode portion; And
And a second edge connecting portion connecting the second edge stem electrode portion and the first stem electrode portion.
제1 항에 있어서,
상기 제1 방향으로 연장되는 제1 게이트선을 포함하되,
상기 제1 게이트선은 상기 제1 서브 화소 전극과 중첩되지 않는 액정 표시 장치.
According to claim 1,
And a first gate line extending in the first direction,
The first gate line does not overlap the first sub-pixel electrode.
제7 항에 있어서,
제1 게이트 전극, 제1 소스 전극, 및 제1 드레인 전극을 포함하는 제1 스위칭 소자를 더 포함하되,
상기 제1 게이트 전극은 상기 제1 게이트선에 전기적으로 연결되고,
상기 제1 소스 전극은 상기 제1 데이터선에 전기적으로 연결되고,
상기 제1 드레인 전극은 상기 제1 서브 화소 전극에 전기적으로 연결되는 액정 표시 장치.
The method of claim 7,
A first switching element further comprising a first gate electrode, a first source electrode, and a first drain electrode,
The first gate electrode is electrically connected to the first gate line,
The first source electrode is electrically connected to the first data line,
The first drain electrode is a liquid crystal display device that is electrically connected to the first sub-pixel electrode.
제8 항에 있어서,
상기 제1 데이터선과 상기 제1 소스 전극을 연결하는 데이터 연결부를 더 포함하는 액정 표시 장치.
The method of claim 8,
And a data connection part connecting the first data line and the first source electrode.
제8 항에 있어서,
상기 제2 데이터선은 상기 제1 스위칭 소자에 연결되지 않는 액정 표시 장치.
The method of claim 8,
The second data line is not connected to the first switching element, the liquid crystal display device.
제7 항에 있어서,
상기 제1 방향으로 연장되고, 상기 제1 게이트선과 상기 제2 방향으로 이격되어 배치된 제1 스토리지선을 더 포함하되,
상기 제1 스토리지선은 상기 제1 서브 화소 전극과 중첩되는 부분을 포함하는 액정 표시 장치.
The method of claim 7,
A first storage line extending in the first direction and spaced apart from the first gate line and the second direction is further included.
The first storage line includes a portion overlapping the first sub-pixel electrode.
제11 항에 있어서,
상기 제2 방향으로 연장되고, 상기 복수의 제1 가지전극부의 일 측 외측에 배치되는 제1 게이트 블랙 매트릭스; 및
상기 제2 방향으로 연장되고, 상기 복수의 제1 가지전극부의 타 측 외측에 배치되는 제2 게이트 블랙 매트릭스를 더 포함하는 액정 표시 장치.
The method of claim 11,
A first gate black matrix extending in the second direction and disposed outside one side of the plurality of first branch electrode parts; And
And a second gate black matrix extending in the second direction and disposed outside the other side of the plurality of first branch electrode parts.
제12 항에 있어서,
상기 제1 게이트 블랙 매트릭스, 상기 제2 게이트 블랙 매트릭스 및 상기 제1 스토리지선은 동일 층에 배치되되, 서로 이격되어 배치되는 액정 표시 장치.
The method of claim 12,
The first gate black matrix, the second gate black matrix, and the first storage line are disposed on the same layer and are spaced apart from each other.
제1 항에 있어서,
상기 제1 방향으로 연장되는 제3 줄기전극부, 상기 제2 방향으로 연장되는 제4 줄기전극부, 및 상기 제3 줄기전극부와 또는 상기 제4 줄기전극부로부터 연장되는 복수의 제2 가지전극부를 포함하는 제2 서브 화소 전극; 및
상기 제1 서브 화소 전극과 상기 제2 서브 화소 전극을 전기적으로 연결하는 전극 연결부를 더 포함하되,
상기 제1 서브 화소 전극, 상기 전극 연결부 및 상기 제2 서브 화소 전극은 상기 제2 방향을 따라 차례로 배치되는 액정 표시 장치.
According to claim 1,
A third stem electrode portion extending in the first direction, a fourth stem electrode portion extending in the second direction, and a plurality of second branch electrodes extending from the third stem electrode portion or the fourth stem electrode portion A second sub-pixel electrode including a portion; And
Further comprising an electrode connection for electrically connecting the first sub-pixel electrode and the second sub-pixel electrode,
The first sub-pixel electrode, the electrode connection part, and the second sub-pixel electrode are sequentially arranged along the second direction.
제14 항에 있어서,
상기 제1 데이터선 및 상기 제2 데이터선은 상기 제2 서브 화소 전극과 중첩되는 부분을 포함하고,
상기 제2 데이터선은 상기 제2 줄기전극부 및 상기 제4 줄기전극부와 중첩되는 부분을 포함하는 액정 표시 장치.
The method of claim 14,
The first data line and the second data line include a portion overlapping the second sub-pixel electrode,
The second data line includes a portion overlapping the second stem electrode portion and the fourth stem electrode portion.
제14 항에 있어서,
상기 제1 데이터선 및 상기 제2 데이터선은 상기 제2 서브 화소 전극과 중첩되는 부분을 포함하고,
상기 제1 데이터선은 상기 제4 줄기전극부와 중첩되는 부분을 포함하고,
상기 제2 데이터선은 상기 제2 줄기전극부와 중첩되는 부분을 포함하는 액정 표시 장치.
The method of claim 14,
The first data line and the second data line include a portion overlapping the second sub-pixel electrode,
The first data line includes a portion overlapping the fourth stem electrode portion,
The second data line includes a portion overlapping the second stem electrode part.
제1 항에 있어서,
상기 제1 데이터선은 상기 제1 가지전극부의 단부와 중첩되는 부분을 포함하고,
상기 제2 데이터선은 상기 제2 줄기전극부와 중첩되는 부분을 포함하는 액정 표시 장치.
According to claim 1,
The first data line includes a portion overlapping an end portion of the first branch electrode portion,
The second data line includes a portion overlapping the second stem electrode part.
제1 항에 있어서,
상기 복수의 제1 가지전극부는 제1 전극폭을 갖는 전극, 및 상기 제1 전극폭과 다른 제2 전극폭을 갖는 전극을 포함하는 액정 표시 장치.
According to claim 1,
The plurality of first branch electrode portions include an electrode having a first electrode width, and an electrode having a second electrode width different from the first electrode width.
제18 항에 있어서,
상기 복수의 제1 가지전극부는 서로 나란하게 배열된 가지 사이의 피치가 동일한 액정 표시 장치.
The method of claim 18,
The plurality of first branch electrode portions have the same pitch between the branches arranged side by side with each other.
제18 항에 있어서,
상기 제1 전극폭은 2.4μm 내지 2.8μm이고, 상기 제2 전극폭은 3.2μm 내지 3.6μm인 액정 표시 장치.
The method of claim 18,
The first electrode width is 2.4 μm to 2.8 μm, and the second electrode width is 3.2 μm to 3.6 μm.
제18 항에 있어서,
상기 복수의 제1 가지전극부는 상기 제1 줄기전극부와 이루는 각도(예각)가 제1 각도을 갖는 전극, 및 상기 제1 각도와 다른 제2 각도를 갖는 전극을 포함하는 액정 표시 장치.
The method of claim 18,
The plurality of first branch electrode portions include an electrode having an angle (acute angle) formed with the first stem electrode portion having a first angle, and an electrode having a second angle different from the first angle.
제21 항에 있어서,
상기 제1 각도는 38° 내지 40°인 액정 표시 장치.
The method of claim 21,
The first angle is a liquid crystal display device of 38 ° to 40 °.
베이스 기판;
상기 베이스 기판 상에 배치되며, 제1 방향으로 연장되고, 서로 이격되어 배치되는 제1 게이트선 및 제2 게이트선;
상기 제1 게이트선 및 상기 제2 게이트선과 절연 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 서로 이격되어 배치되는 제1 데이터선 및 제2 데이터선;
상기 제1 게이트선 및 상기 제1 데이터선과 연결되는 제1 스위칭 소자;
상기 제2 게이트선 및 상기 제2 데이터선과 연결되는 제2 스위칭 소자;
상기 제1 스위칭 소자와 연결되는 제1 화소 전극; 및
상기 제2 스위칭 소자와 연결되는 제2 화소 전극을 포함하되,
상기 제1 게이트선 및 상기 제2 게이트선은 전기적으로 연결되고,
상기 제1 데이터선 및 상기 제2 데이터선은 상기 제1 화소 전극 및 상기 제2 화소 전극을 가로지르고,
상기 제1 화소 전극은 상기 제2 방향으로 연장되는 제1 줄기전극부를 포함하고,
상기 제2 화소 전극은 상기 제2 방향으로 연장되는 제2 줄기전극부를 포함하고,
상기 제1 데이터선은 상기 제1 줄기전극부 및 제2 줄기전극부 중 적어도 하나와 중첩하는 부분을 포함하는 액정 표시 장치.
Base substrate;
A first gate line and a second gate line disposed on the base substrate, extending in a first direction, and spaced apart from each other;
A first data line and a second data line disposed insulated from the first gate line and the second gate line, extending in a second direction crossing the first direction, and spaced apart from each other;
A first switching element connected to the first gate line and the first data line;
A second switching element connected to the second gate line and the second data line;
A first pixel electrode connected to the first switching element; And
A second pixel electrode connected to the second switching element,
The first gate line and the second gate line are electrically connected,
The first data line and the second data line cross the first pixel electrode and the second pixel electrode,
The first pixel electrode includes a first stem electrode portion extending in the second direction,
The second pixel electrode includes a second stem electrode portion extending in the second direction,
The first data line includes a portion overlapping at least one of the first stem electrode portion and the second stem electrode portion.
제23 항에 있어서,
상기 제1 데이터선은 상기 제2 줄기전극부와 중첩하는 부분을 포함하고, 상기 제2 데이터선은 상기 제1 줄기전극부와 중첩하는 부분을 포함하는 액정 표시 장치.
The method of claim 23,
The first data line includes a portion overlapping the second stem electrode portion, and the second data line includes a portion overlapping the first stem electrode portion.
제24 항에 있어서,
상기 제1 화소 전극 및 상기 제2 화소 전극과 중첩하는 컬러 필터를 더 포함하되,
상기 컬러 필터는 하나의 색상인 액정 표시 장치.
The method of claim 24,
Further comprising a color filter overlapping the first pixel electrode and the second pixel electrode,
The color filter is one color liquid crystal display.
제23 항에 있어서,
상기 제1 화소 전극 및 상기 제2 화소 전극은 상기 제2 방향을 따라 배열되는 액정 표시 장치.
The method of claim 23,
The first pixel electrode and the second pixel electrode are arranged along the second direction.
KR1020180119513A 2018-10-08 2018-10-08 Liquid crystal display device KR20200040321A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180119513A KR20200040321A (en) 2018-10-08 2018-10-08 Liquid crystal display device
PCT/KR2018/016407 WO2020075916A1 (en) 2018-10-08 2018-12-21 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180119513A KR20200040321A (en) 2018-10-08 2018-10-08 Liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20200040321A true KR20200040321A (en) 2020-04-20

Family

ID=70165019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180119513A KR20200040321A (en) 2018-10-08 2018-10-08 Liquid crystal display device

Country Status (2)

Country Link
KR (1) KR20200040321A (en)
WO (1) WO2020075916A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716883B2 (en) 2020-09-25 2023-08-01 Samsung Display Co., Ltd. Light emitting diode display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115268154A (en) * 2021-04-29 2022-11-01 北京京东方显示技术有限公司 Array substrate and display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101290168B1 (en) * 2006-06-30 2013-07-30 엘지디스플레이 주식회사 Transflective liquid crystal display device
KR102130110B1 (en) * 2013-10-21 2020-07-06 삼성디스플레이 주식회사 Display panel and method of manufacturing the same
KR102438493B1 (en) * 2015-06-26 2022-08-31 삼성디스플레이 주식회사 Liquid crystal display device
JP2017173721A (en) * 2016-03-25 2017-09-28 パナソニック液晶ディスプレイ株式会社 Display device
KR102525409B1 (en) * 2016-06-13 2023-04-24 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716883B2 (en) 2020-09-25 2023-08-01 Samsung Display Co., Ltd. Light emitting diode display device

Also Published As

Publication number Publication date
WO2020075916A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
KR101153942B1 (en) Liquid crystal display
KR20190115141A (en) Liquid crystal display device
CN109709726B (en) Liquid crystal display device having a light shielding layer
KR102602169B1 (en) Display device
US9971212B2 (en) Array substrate, liquid crystal display panel, and liquid crystal display
KR20070027347A (en) Liquid crystal display
JP2017167403A (en) Display device
KR20080101582A (en) Liquid crystal display device
KR20170048635A (en) Liquid crystal display device and manufacturing method thereof
KR20200042047A (en) Liquid crystal display device
KR102525409B1 (en) Liquid crystal display device
JP7037268B2 (en) Display device
KR20200040321A (en) Liquid crystal display device
KR102497664B1 (en) Liquid crystal display device
KR20080102798A (en) Liquid crystal display device
KR20200007108A (en) Liquid crystal display device
KR102579893B1 (en) Display device
KR20170080861A (en) Liquid display device and method for manufacturing the same
US11347097B2 (en) Display device
KR20080098882A (en) Liquid crystal display
US11353762B2 (en) Display device
KR20200004481A (en) Liquid crystal display device
US20210349364A1 (en) Display device
KR102511886B1 (en) Liquid crystal display device
CN113835275A (en) Display device and repairing method thereof