KR20200026664A - 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치의 제조방법 Download PDF

Info

Publication number
KR20200026664A
KR20200026664A KR1020190040410A KR20190040410A KR20200026664A KR 20200026664 A KR20200026664 A KR 20200026664A KR 1020190040410 A KR1020190040410 A KR 1020190040410A KR 20190040410 A KR20190040410 A KR 20190040410A KR 20200026664 A KR20200026664 A KR 20200026664A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
layer
emitting device
electrode
Prior art date
Application number
KR1020190040410A
Other languages
English (en)
Other versions
KR102639607B1 (ko
Inventor
김정섭
문성현
장영학
김명수
김용대
전지나
정연홍
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020190040410A priority Critical patent/KR102639607B1/ko
Publication of KR20200026664A publication Critical patent/KR20200026664A/ko
Application granted granted Critical
Publication of KR102639607B1 publication Critical patent/KR102639607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 성장기판 상에 언도프드 반도체층, 제2도전형 반도체층, 활성층 및 제1도전형 반도체층을 순차적으로 성장시키는 단계, 상기 성장기판의 제1영역을 식각하여 복수의 반도체 발광소자들을 형성하는 아이솔레이션 단계, 상기 제2도전형 반도체층의 일부를 식각하여 기공을 형성하는 전해연마(Electro Polishing) 단계, 상기 성장기판의 제1영역을 제외한 제2영역의 적어도 일부를 깊이방향으로 식각하여 제거하는 식각 단계 및 상기 성장기판을 다른 기판에 압착시켜 복수의 반도체 발광소자를 상기 다른 기판으로 전사 단계를 포함하고, 상기 제2영역은 상기 제1영역의 테두리에 형성되고, 상기 식각 단계는 적어도 상기 제2반도체층의 일부까지 식각되는 것을 특징으로 하는 디스플레이 장치의 제조방법을 제공한다.

Description

반도체 발광소자를 이용한 디스플레이 장치의 제조방법{METHOD FOR MANUFACTURING DISPLAY DEVICE USING SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 디스플레이 장치의 제조 방법에 관한 것으로 특히, 반도체 발광소자를 이용한 디스플레이 장치의 제조 방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광소자를 이용하여 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다.
디스플레이 장치가 진보됨에 따라 대면적 디스플레이 패널의 수요가 증가하고 있다. 이에, 성장기판 상에 형성된 복수의 반도체 발광소자를 배선기판 상에 전사하는 것으로 디스플레이 패널을 형성할 수 있다. 이때 복수의 반도체 발광소자의 전사는 성장기판보다 넓은 배선기판 상에 전사되는 것으로 배선기판에 복수회 성장기판 상의 반도체 발광소자의 전사가 이루어질 수 있다.
상기 복수의 반도체 발광소자가 배선기판 상에 전사될 때 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 성장기판에서 반도체 발광소자가 분리될 수 있다. 하지만 전술된 전사 방법은 열 또는 화학약품에 의하여 반도체 발광소자가 손상될 수 있다. 또한, 높은 설비 비용으로 공정비용이 높아지므로 제조단가가 상승되는 단점이 있다.
이에, 본 발명에서는 대면적 디스플레이 패널을 제조할 때, 성장기판보다 넓은 배선기판 상에 성장기판에 형성된 반도체 발광소자의 전사가 복수회 이루어지는 디스플레이 장치를 제시한다. 상세하게, 성장기판 상의 반도체 발광소자의 손상없이 분리되어 배선기판에 전사하면서 기존에 배선기판 상에 전사된 반도체 발광소자의 손상을 방지하는 대면적의 디스플레이 장치를 형성할 수 있는 제조방법에 대하여 제시한다.
본 발명의 일 목적은 성장기판에서 반도체 발광소자를 분리하는 과정에서 열 또는 화학약품에 의한 반도체 발광소자의 손상을 방지하고, 제조원가를 절감할 수 있는 디스플레이 장치를 제공하기 위한 것이다.
본 발명의 다른 일 목적은 성장기판에서 반도체 발광소자를 분리하여 대면적의 배선기판에 복수회에 걸친 전사하는 과정에서 배선기판 상에 우선적으로 전사된 반도체 발광소자의 손상을 방지하는 디스플레이 장치의 제조방법을 제공하기 위한 것이다.
본 발명은 성장기판 상에 언도프드 반도체층, 제2도전형 반도체층, 활성층 및 제1도전형 반도체층을 순차적으로 성장시키는 단계, 상기 성장기판의 제1영역을 식각하여 복수의 반도체 발광소자들을 형성하는 아이솔레이션 단계, 상기 제2도전형 반도체층의 일부를 식각하여 기공을 형성하는 전해연마(Electro Polishing) 단계, 상기 성장기판의 제1영역을 제외한 제2영역의 적어도 일부를 깊이방향으로 식각하여 제거하는 식각 단계 및 상기 성장기판을 다른 기판에 압착시켜 복수의 반도체 발광소자를 상기 다른 기판으로 전사 단계를 포함하고, 상기 제2영역은 상기 제1영역의 테두리에 형성되고, 상기 식각 단계는 적어도 상기 제2반도체층의 일부까지 식각되는 것을 특징으로 하는 디스플레이 장치의 제조방법을 제공한다.
일 실시 예에 있어서, 상기 제2도전형 반도체층은, 복수의 레이어로 형성되고, 상기 복수의 레이어는 상기 전해연마 단계에서 적어도 일부가 식각되어 기공이 형성되는 제1레이어, 상기 제1레이어 상에 형성되고, 상기 제1레이어보다 도핑 농도가 높은 제2레이어 및 상기 제2레이어 상에 형성되고 상기 제2레이어보다 도핑 농도가 낮은 제3레이어를 포함할 수 있다.
일 실시 예에 있어서, 상기 전사 단계에서 상기 제1 및 제3레이어가 서로 분리되어 상기 반도체 발광소자가 상기 다른 기판으로 전사될 수 있다.
일 실시 예에 있어서, 상기 제1영역은 직사각형이고, 상기 식각 단계에서 상기 제1영역의 모서리 중 서로 인접한 두개의 모서리에 접하는 제2영역의 일부분이 제거될 수 있다.
일 실시 예에 있어서, 상기 식각 단계 전 상기 반도체 발광소자들의 어레이를 보호하도록 보호층을 형성하는 단계를 더 포함할 수 있다.
일 실시 예에 있어서, 상기 보호층은 상기 전사 단계에 앞서 제거될 수 있다.
일 실시 예에 있어서, 상기 전사 단계는 상기 성장기판을 일방향으로 이동시키며, 상기 성장기판을 상기 다른 기판에 반복적으로 압착시킴으로써 수행되고, 상기 성장기판을 상기 다른 기판에 압착시킬 때, 상기 다른 기판에 기 전사된 반도체 발광소자의 일부는 상기 성장기판의 제2영역과 오버랩 될 수 있다.
일 실시 예에 있어서, 상기 아이솔레이션 단계와 상기 식각 단계는 함께 수행되고, 상기 아이솔레이션 단계와 상기 식각 단계가 수행된 후, 상기 전해연마(Electro Polishing) 단계가 수행될 수 있다.
본 발명에 따른 디스플레이의 제조방법에서는 기계적 리프트 오프 단계에서 상기 다공성층이 물리적인 힘에 의하여 절단되어 상기 반도체 발광소자가 상기 성장기판에서 분리되며 상기 배선기판 상에 합착되므로 성장기판에서 반도체 발광소자를 분리하는 과정에서 열 또는 화학약품에 의한 반도체 발광소자의 손상을 방지하고, 제조원가를 절감할 수 있다는 효과가 있다.
또한, 본 발명에 따른 디스플레이의 제조방법에서는 반도체 발광소자들의 직사각형으로 형성된 어레이 외곽의 모서리 중 적어도 서로 인접한 두개의 모서리에 접하는 제2영역의 제2도전형 반도체층의 일부를 제거하고 대면적의 배선기판 상에 복수회에 걸친 전사를 수행하여 반도체 발광소자를 합착하므로 배선기판 상에 우선적으로 전사된 반도체 발광소자의 손상이 방지할 수 있다는 효과가 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 새로운 구조의 디스플레이 장치의 본 발명의 다른 실시예를 설명하기 위한, 도 1의 A부분 확대도이다.
도 11은 도 10의 E-E를 따라 취한 단면도이다.
도 12는 도 10의 라인 F-F를 따라 취한 단면도이다.
도 13은 도 11의 플립 칩 타입 반도체 발광소자를 나타내는 사시도이다.
도 14는 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 실시예를 나타내는 사시도이다.
도 15는 도 14의 수직형 반도체 발광소자를 나타내는 사시도이다.
도 16a 내지 도 16g는 도 10 및 도 14의 디스플레이 장치의 제조하기 위한 반도체 발광소자가 형성된 성장기판의 제조방법을 나타낸 개념도이다.
도 17a 내지 도 17f는 도 16a 내지 도 16g과 다른 방법으로 도 10 및 도 14의 디스플레이 장치의 제조하기 위한 반도체 발광소자가 형성된 성장기판의 제조방법을 나타낸 개념도이다.
도 18a는 디스플레이 장치의 제조하기 위한 반도체 발광소자가 형성된 성장기판의 개념도이다.
도 18b는 도 18a의 G-G를 따라 취한 단면도이다.
도 19a 내지 도 19c는 디스플레이 장치의 제조하기 위한 반도체 발광소자의 전사 단계의 개념도이다.
도 20은 도 10 및 도 14의 디스플레이 장치의 제조하기 위한 반도체 발광소자가 형성된 성장기판의 다른 실시예의 개념도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 또한, 명세서에서 설명되는 디스플레이 장치는 전술된 다양한 제품에 적용될 수 있을 뿐만 아니라, 백라이트 유닛(back light unit)과 같은 광원장치 부품으로 사용될 수 있으며 이는 제품에 제한되지 아니한다. 즉, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광소자는 플립 칩 타입(flip chip type)의 발광소자가 될 수 있다.
예를 들어, 상기 반도체 발광소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광소자(150)가 압입되며, 이를 통하여 반도체 발광소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광소자(150)와 보조전극(170) 사이 및 반도체 발광소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광소자(150)는 발광소자 어레이(array)를 구성하며, 발광소자 어레이에는 형광체층(180)이 형성된다.
발광소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광소자들을 포함할 수 있다. 각각의 반도체 발광소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광소자들을 이용할 수 있다. 또한, 상기 반도체 발광소자들은 예컨대 질화물 반도체 발광소자일 수 있다. 반도체 발광소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광소자고이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광소자로 구현될 수 있다.
이 경우, 반도체 발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광소자(150)가 위치된 제2기판(112)을 상기 반도체 발광소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광소자(150)를 성장시키는 성장기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광소자들(150)를 외부로 노출시킨다. 필요에 따라, 반도체 발광소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광소자고이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광소자들(250) 사이에 위치하고, 반도체 발광소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광소자(250)를 격리시키기 위하여 수직형 반도체 발광소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광소자를 이용한 디스플레이 장치가 진보됨에 따라 대면적 디스플레이 패널의 수요가 증가하고 있다. 전술된 것과 같이 성장기판 상에 형성된 복수의 반도체 발광소자를 배선기판 상에 전사하여 대면적 디스플레이 패널을 형성할 수 있다. 이때 복수의 반도체 발광소자의 전사는 다수에 걸쳐 성장기판 보다 넓은 배선기판 상에 전사될 수 있다.
이에, 성장기판보다 넓은 배선기판 상에 성장기판에 제조되어진 반도체 발광소자의 전사가 복수회 수행되어 대면적 디스플레이 장치가 형성될 수 있다. 이때, 전사 방법은 열 또는 화학약품에 의하여 발생할 수 있는 성장기판 상의 반도체 발광소자의 손상을 배제하여 배선기판에 전사되면서 분리될 수 있는 제조방법에 대하여 설명한다. 나아가, 본 발명의 제조방법에 따르면 반도체 발광 소자의 전사시에 배선기판 상에 기 전사된 반도체 발광소자의 손상을 방지하며 추가로 반도체 발광소자를 전사가 이루어지며 대면적 디스플레이 장치를 형성할 수 있다.
도 10은 새로운 구조의 디스플레이 장치의 본 발명의 다른 실시예를 설명하기 위한, 도 1의 A부분 확대도이다. 도 11은 도 10의 E-E를 따라 취한 단면도이고, 도 12는 도 10의 라인 F-F를 따라 취한 단면도이다. 도 13은 도 11의 플립 칩 타입 반도체 발광소자를 나타내는 사시도이다.
도 10과 도 11 및 도 12의 도시에 의하면, 반도체 발광소자를 이용한 디스플레이 장치(1000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광소자를 이용한 디스플레이 장치(1000) 또는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광소자에도 적용 가능하다.
디스플레이 장치(1000)는 기판(1010), 제1전극(1020), 절연부재(1030), 제2전극(1040) 및 복수의 반도체 발광소자(1050)를 포함한다. 여기에서, 제1전극(1020) 및 제2전극(1040)은 기판(1010)에서 돌출되고 각각 복수의 전극 라인들을 포함할 수 있다. 덧붙여 배선기판(1010')은 기판(1010), 절연층(1060), 보조전극(1070, 1070'), 전극홀(1071) 제1전극(1020) 및 제2전극(1040)을 포함할 있다.
기판(1010)은 제1전극(1020)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 또한, 경우에 상기 기판(1010)은 절연성은 있으나, 플렉서블이 아닌 재질로 형성될 수 있다. 또한, 상기 기판(1010)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
도시에 의하면, 절연층(1060)은 제1전극(1020)이 위치한 기판(1010) 상에 배치될 수 있으며, 상기 절연층(1060)에는 보조전극(1070 및)이 위치할 수 있다. 이 경우에, 상기 기판(1010)에 절연층(1060)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(1060)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성 있는 재질로, 상기 기판(1010)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
제1전극(1020)은 기판(1010) 상에 돌출되어, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(1020)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
보조전극(1070)은 제1전극(1020)과 반도체 발광소자(1050)를 전기적으로 연결하는 전극으로서, 절연층(1060) 상에 위치하고, 제1전극(1020)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(1070)은 닷(dot) 형태이며, 절연층(1060)을 관통하는 전극홀(1071)에 의하여 제1전극(1020)과 전기적으로 연결될 수 있다. 상기 전극홀(1071)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(1060)의 일면에는 반도체 발광소자(1050)들을 감싸는 절연부재(1030)으로 충전될 수 있다. 일 실시예에서, 절연부재(1030)는 고분자 소재로 폴리디메틸실록산(Polydimethylsiloxane, PDMS) 또는 폴리메틸페닐실록산(polymethylphenylsiloxane, PMPS)을 포함할 수 있으며, 반도체 발광소자(1050)를 감싸며, 절연성을 가지는 다양한 소재를 포함할 수 있다. 반도체 발광소자(1050)들의 제1도전형 전극(1156) 및 제2도전형 전극(1152)은 각각 제1전극(1020) 및 제2전극(1040)에 대응되어 전기적으로 결합될 수 있다.
상세하게, 제1전극(1020)은 돌출된 금속층(1020a) 및 접착층(1020b)을 포함할 수 있다. 접착층(1020b)에 압력 또는 열을 가하여 제1도전형 전극(1156)과 금속층(1020a)이 서로 전기적으로 결합된다.
또한, 제1전극(1020)과 제1도전형 전극(1056)의 결합과 유사하게 제2전극(1040)과 제2도전형 전극(1052)의 결합이 형성될 수 있다. 제2전극(1040)은 돌출된 금속층(1040a) 및 접착층(1020b)을 포함할 수 있다. 접착층(1040b)에 압력 또는 열을 가하여 제2도전형 전극(1152)과 금속층(1040a)이 서로 전기적으로 결합시킬 수 있다.
배선기판(1010')의 제1전극(1020) 및 제2전극(1040) 상에 반도체 발광소자(1050)가 전기적으로 결합되는 것은 후술되는 디스플레이 장치의 제조방법 중 반도체 발광소자(1050)들의 어레이를 배선기판(1010')에 압착시키는 압착 단계 및 후술될 성장기판에서 반도체 발광소자(1050)들의 어레이를 기계적 리프트 오프(mechanical lift-off)로 분리하는 단계를 수행하는 것으로 형성될 수 있다.
본 도면들을 참조하면, 제1전극(1020) 및 제2전극(1040)의 접착층(1020b, 1040b)에 의하여 반도체 발광소자(1050)와 제1전극(1020) 및 제2전극(1040)의 전기적 결합을 형성하나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 반도체 발광소자의 전극은 전술된 전도성 접착층 등에 의하여 전기적으로 결합되는 것도 가능하다. 이 경우에는 본 예시에서의 접착층(1020b, 1040b)은 배제될 수 있다.
다시 도면을 참조하면, 제2전극(1040)은 보조전극(1070)과 이격하여 절연층(1060)에 위치한다. 구체적으로, 상기 절연층(1060)에는 제1전극(1020)의 길이 방향과 교차하는 방향으로 배치되고, 상기 반도체 발광소자(1050)와 전기적으로 연결된 복수의 제2전극(1040)이 위치한다. 즉, 상기 절연부재(1030)는 보조전극(1070) 및 제2전극(1040)이 위치하는 절연층(1060) 상에 배치된다.
절연층(1060)에 보조전극(1070)과 제2전극(1040)이 위치된 상태에서 절연부재(1030)를 형성한 후에, 반도체 발광소자(1050)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광소자(1050)는 제1전극(1020) 및 제2전극(1040)과 전기적으로 연결된다.
나아가, 디스플레이 장치(1000)는, 복수의 반도체 발광소자(1050)의 일면에 형성되는 형광체층(1080)을 더 구비할 수 있다. 예를 들어, 반도체 발광소자(1050)는 청색(B) 광을 발광하는 청색 반도체 발광소자이고, 형광체층(1080)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(1080)은 개별 화소를 구성하는 적색 형광체(1081) 또는 녹색 형광체(1082)가 될 수 있다. 즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광소자(1051a) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(1081)가 적층 될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광소자(1051b) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(1082)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자(1051c)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
보다 구체적으로, 제1전극(1020)의 각 라인을 따라 하나의 색상의 형광체가 적층 될 수 있다. 따라서, 제1전극(1020)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(1040)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광소자(1050)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)을 발광하는 단위 화소를 구현할 수 있다.
한편, 반도체 발광소자(1050)는 형광체를 가지지 않고, 질화 갈륨(GaN)을 주로 하여, 인듐(In), 알루미늄(Al)과 같은 불순물이 함께 첨가되어 밴드갭(band gap)이 조절될 수 있다. 이에, 밴드갭이 조절된 반도체층을 통하여 청색을 비롯한 다양한 빛을 발광 반도체 발광소자가 구현될 수 있다.
다시 도면을 참조하면, 형광체층(1080)의 대비비(Contrast) 향상을 위하여 디스플레이 장치는 각각의 형광체들의 사이에 배치되는 블랙 매트릭스(1091)를 더 포함할 수 있다. 상기 블랙 매트릭스(1091)는 형광체 도트 사이에 갭을 만들고, 흑색 물질이 상기 갭을 채우는 형태로 형성될 수 있다. 이를 통하여 블랙 매트릭스(1091)는 외광반사를 흡수함과 동시에 명암의 대조를 향상시킬 수 있다. 이러한 블랙 매트릭스(1091)는, 형광체층(1080)이 적층된 방향인 제1전극(1020)을 따라 각각의 형광체층들의 사이에 위치한다. 이 경우에, 청색 반도체 발광소자(1051)에 해당하는 위치에는 형광체층이 형성되지 않으나, 블랙 매트릭스(1091)는 상기 형광체층이 없는 공간을 사이에 두고(또는 청색 반도체 발광소자(1051c)를 사이에 두고) 양측에 각각 형성될 수 있다.
도시와 같이, 복수의 반도체 발광소자(1050)는 제1전극(1020)에 구비되는 복수의 전극 라인들과 나란한 방향으로 복수의 열들을 형성할 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 복수의 반도체 발광소자(1050)는 제2전극(1040)을 따라 복수의 열들을 형성할 수 있다.
본 예시의 반도체 발광소자(1050)를 살펴보면, 다공성 재질로 형성된 레이어가 반도체 발광소자(1050)에 배치되어, 반도체 발광소자(1050) 측면으로 방출되는 빛을 최소화되고, 반도체 발광소자의 표면으로 빛이 방출되도록 형성되므로 반도체 발광소자의 발광 효율이 증대될 수 있다.
도 13을 참조하면, 디스플레이 장치(1000)의 반도체 발광소자(1050)는 제1도전형 전극(1156) 및 제2도전형 전극(1152), 제1도전형 전극(1156)이 배치되는 제1도전형 반도체층(1155), 제1도전형 반도체층(1155)과 오버랩되며, 상기 제2도전형 전극(1152)이 배치되는 제2도전형 반도체층(1153) 및 제1도전형 반도체층(1155)과 제2도전형 반도체층(1153) 사이에 배치되는 활성층(1154)을 포함한다.
보다 구체적으로, 상기 제1도전형 전극(1156) 및 제1도전형 반도체층(1155)은 각각 p형 전극 및 p형 반도체층이 될 수 있으며, 상기 제2도전형 전극(1152) 및 제2도전형 반도체층(1153)은 각각 n형 전극 및 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
제1도전형 전극(1156)은 제1도전형 반도체층(1155)의 일면에 형성되며, 활성층(1154)은 제1도전형 반도체층(1155)의 타면과 제2도전형 반도체층(1153)의 일면의 사이에 형성되고, 제2도전형 전극(1152)은 제2도전형 반도체층(1153)의 일면에 형성된다. 이 경우에, 제2도전형 전극(1152)은 제2도전형 반도체층(1153)에서 제1도전형 반도체층(1155)에 의하여 덮이지 않는 일면에 배치될 수 있다.
또한, 반도체 발광소자(1050)는 제1도전형 반도체층(1155)과 제2도전형 반도체층(1153)의 외면들을 덮도록 형성되는 패시베이션층(1157)을 포함한다. 예를 들어, 패시베이션층(1157)은 제1도전형 반도체층(1155)과 제2도전형 반도체층(1153)의 측면들과 하면들을 감싸도록 형성될 수 있다.
상세하게, 패시베이션층(1157)은 상기 반도체 발광소자의 측면을 감싸서, 반도체 발광소자(1050) 특성의 안정화를 기하도록 이루어지며, 절연 재질로 형성될 수 있다.
한편, 제2도전형 반도체층(1153)은 전해연마(Electro Polishing)가 가능한 다공성 재질을 포함하고, 복수의 도핑층으로 형성될 수 있다. 상세하게, 상기 도핑층은 반도체 발광소자(1050)의 외각에 배치되는 제1도핑층(1153a)과 활성층과 인접하게 배치되는 제2도핑층(1153b)를 포함할 수 있다. 활성층과 인접한 제2도핑층(1153b)의 도핑 농도는 약 1e18/cm3의 농도범위일 수 있다. 나아가, 제1도핑층(1153a)는 제2도핑층(1153b)보다 도핑 농도가 높을 수 있다.
일 실시예에 있어서, 상기 도판트은 실리콘(Si)일 수 있다. 제1도핑층(1153a)은 n형으로 도핑된 질화 갈륨(GaN)일 수 있고, 그 농도는 약 1e18/cm3의 농도로 도핑될 수 있다. 한편, 제2도핑층(1153b)은 n형으로 도핑된 질화 갈륨(GaN)일 수 있고, 그 농도는 1e18/cm3 이상의 농도로 도핑될 수 있다.
나아가, 제1도핑층(1153a)의 표면(1158)에는 제1영역(1158a) 및 제1영역(1158a)으로 에워쌓인 제2영역(1158b)이 구비된다. 제1레이어(1153a)의 표면(1158)은 거칠기가 상이한 제1영역(1158a)과 제2영역(1158b)을 포함한다. 상세하게, 제2영역(1158b)은 제1영역(1158a)보다 표면 거칠기가 크고, 제2영역(1158b)에는 복수의 돌기(1159)들이 배치된다.
돌기(1159)는 제2도전형 반도체로 형성될 수 있으며, 제1도핑층(1153a)보다 도핑 농도가 더 높게 형성된다. 돌기(1159)에 포함된 도판트는 실리콘(Si)일 수 있다. 이에, 돌기(1159)는 n형으로 도핑된 질화 갈륨(GaN)일 수 있고, 그 농도는 약 1e19/cm3의 이상의 농도로 도핑될 수 있다.
따라서, 제1도핑층(1153a)의 도핑 농도는 약 1e18/cm3의 농도범위 이상이면서, 약 1e19/cm3의 이상의 농도로 범위 이하일 수 있다.
다시 돌기(1159)에 대하여 설명하면, 돌기(1159)는 내부에 기공이 형성된 다공성 구조물 일 수 있다. 또한, 돌기(1159)들의 상부면은 평평한 절단면으로 형성될 수 있다. 덧붙여 돌기(1159)들 중 일부는 원기둥 형태일 수 있다. 나아가, 돌기(1159)들 중 다른 일부는 원뿔 형태를 가질 수 있으며 돌기(1159)들은 서로 다른 높이를 포함할 수 있다.
도 14는 본 발명의 반도체 발광소자(2050)를 이용한 디스플레이 장치(2000)의 다른 실시예를 나타내는 사시도이며, 도 15는 도 14의 수직형 반도체 발광소자(2050)를 나타내는 사시도이다. 또한, 이하 설명되는 다른 실시 예의 디스플레이 장치(2000)에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
수직형 반도체 발광소자(2050)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다. 한편, 제2도전형 전극(2152)은 제2도전형 반도체층(2153)의 일부를 제거하고 형성할 수 있다. 하지만, 다른 실시예에서는 제2도전형 반도체층(2153) 상에 바로 제2도전형 전극(2152)을 형성하는 것도 가능할 수 있다.
도 16a 내지 도 16g는 도 10 및 도 14의 디스플레이 장치를 제조하기 위한 반도체 발광소자가 형성된 성장기판(10)의 제조방법을 나타낸 개념도이다.
도 16a에서는 성장기판(W)을 준비한다. 구체적으로, 성장기판(W)은 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
도 16b에서는 성장기판(W) 상에 언도프드(undoped) 반도체층(L1) 및 제2도전형 반도체층(L2)을 순차적으로 형성한다. 언도프드 반도체층(L1) 및 제2도전형 반도체층(L2)의 형성은 그 형성 방법에 제한되지 아니하나, 일 실시예에서 에피택셜 성장(Epitaxial growth)으로 형성될 수 있다. 언도프드 반도체층(L1)의 두께는 3 μm 미만의 두께로 형성될 수 있으며, 도핑되지 않은 질화 갈륨(GaN)일 수 있다.
나아가, 제2도전형 반도체층(L2)은 복수의 레이어로 형성될 수 있다. 상기 복수의 레이어는 제1레이어(1160), 제2레이어(1159') 및 제3레이어(1153')를 포함할 수 있다. 언도프드 반도체층(L1) 상에 제1레이어(1160), 제2레이어(1159') 및 제3레이어(1153')가 순차적으로 적층될 수 있다.
제1레이어(1160)는 후술되는 전해연마 단계에서 적어도 일부가 식각되어 기공이 형성될 수 있다. 제1레이어(1160)의 두께는 약 1 내지 3 μm의 두께로 형성될 수 있으며, n형으로 도핑된 있고, 그 농도는 약 5e18/cm3의 범위의 농도로 도핑될 수 있다. 또한, 제1레이어(1160)는 도시와 같이 복수의 레이어(1161, 1162)를 포함할 수도 있다.
제2레이어(1159')는 제1레이어(1160) 상에 형성된다. 나아가, 제2레이어(1159')는 제1레이어(1160)보다 불순물 농도가 높고 후술될 전해연마 단계에서 제1레이어(1160)보다 빠르게 식각될 수 있다. 제2레이어(1159')의 n형으로 도핑된 질화 갈륨(GaN)일 수 있고, 그 농도는 약 1e19/cm3의 이상의 농도로 도핑될 수 있다. 한편, 제2레이어(1159') 상에 적층되는 제3레이어(1153')의 두께는 약 0.5 내지 3 μm의 두께로 형성될 수 있다. 제3레이어(1153')는 제2레이어(1159')보다 도핑 농도가 낮게 형성될 수 있다.
도 16c에서는 제1도전형 반도체층(1155') 및 활성층(1154')을 성장시키는 단계, 아이솔레이션 단계를 수행하여 반도체 발광소자(1050')들의 어레이가 형성된 성장기판(10-1)을 형성할 수 있다.
상세하게, 제2도전형 반도체층(L2) 상의 일부영역에 활성층(1154') 및 제1도전형 반도체층(1155')을 순차적으로 형성한다. 다시 말해, 제2도전형 반도체층(L2) 상에 활성층(1154') 및 제1도전형 반도체층(1155')을 순차적으로 형성된 영역을 제1영역으로 명명할 수 있다.
한편, 활성층(1154') 및 제1도전형 반도체층(1155')이 형성되지 않은 성장기판(W)의 테두리부는 제2영역이라 명명할 수 있다. 즉, 상기 제2영역은 상기 제1영역의 외곽에 배치될 수 있다. 또한, 제2영역은 활성층(1154') 및 제1도전형 반도체층(1155')이 배제되고 언도프드 반도체층(L1) 및 제2도전형 반도체층(L2)이 형성된 영역일 수 있다.
나아가, 상기 제1영역은 아이솔레이션 단계를 수행되어, 반도체 발광소자(1050')들의 어레이가 형성될 수 있다. 즉. 제1영역은 식각되어 상기 반도체 발광소자들의 어레이는 직사각형으로 형성될 수 있다. 다시말해, 상기 아이솔레이션 단계에서 상기 제1영역의 제1도전형 반도체층(1155'), 활성층(1154') 및 제2도전형 반도체층(L2)의 일부영역이 깊이방향으로 제거되어 반도체 발광소자(1050')들의 어레이가 형성될 수 있다.
덧붙여, 성장기판(10-1)을 형성하기 위하여 상기 아이솔레이션 단계에 부가적으로 제1도전형 전극(1156) 및 패시베이션층(1157, 1157')의 형성이 수행될 수 있다.
또한, 성장기판(10-1)의 테두리에는 금속층(M)을 형성할 수 있다. 금속층(M)은 후술되는 전해연마 단계에서 제2도전형 반도체층(L2)의 일부가 식각 가능하도록 전압 또는 전류를 인가할 수 있도록 형성될 수 있다.
도 16d에서는 제2도전형 반도체층(L2)에 전압 또는 전류를 인가하여 제2도전형 반도체층(L2)의 일부가 식각되는 전해연마(Electro Polishing) 단계가 수행될 수 있다. 이때, 불순물 농도가 가장 높은 제2레이어(1159')가 가장 빠른 속도로 식각되어 다공성층(1159")을 형성할 수 있다. 상기 전해연마 단계는 성장기판(10-1)을 지지대에 거치하고, 혼합용액에 성장기판(10-1)을 노출시켜 전압 또는 전류를 인가하는 것으로 수행될 수 있다. 실시예에서 상기 혼합용액은 옥살산을 포함하는 용액일 수 있다.
도 16e를 참조하면, 전해연마 단계를 수행하여 반도체 발광소자(1050)이 형성된 성장기판(10-2)을 제조할 수 있다. 전해연마 단계를 통하여 형성된 다공성층(1159")은 도 19a 내지 19c의 설명에서 후술되는 반도체 발광소자들의 어레이를 분리하는 기계적 리프트 오프(mechanical lift-off) 단계에서 절단될 수 있다.
도 16f를 참조하면, 식각 단계가 수행하여 성장기판(10-3)을 형성할 수 있다. 상기 식각 단계에서는 반도체 발광소자(1050)들의 직사각형으로 형성된 어레이 외곽의 모서리 중 적어도 서로 인접한 두개의 모서리에 접하는 일부영역(A)이 깊이방향으로 제거될 수 있다.
상세하게, 상기 식각 단계에서는 반도체 발광소자(1050)들의 어레이 외곽의 모서리 중 서로 인접한 두개의 모서리에 접하는 상기 제2영역의 제2도전형 반도체층(L2)의 일부영역(A)의 제2도전형 반도체층(L2)의 적어도 일부가 제거될 수 있다. 상기 제2영역의 제2도전형 반도체층(L2)의 적어도 일부영역(A)의 제거는 반도체 발광소자(1050)들의 어레이를 보호하기 위하여 보호층(1170)을 형성한 다음, 수단에 한정되지 아니한 식각법을 통하여 수행될 수 있다.
상세하게, 상기 식각 단계에서 반도체 발광소자(1050)들의 직사각형으로 형성된 어레이 외곽의 모서리 중 적어도 서로 인접한 두개의 모서리가 식각되고 남은 상기 제2영역인 일부영역(A)의 성장기판(W)의 상부면에서부터 높이는 H1일 수 있다.
성장기판(W)를 상부면에서 반도체 발광소자(1050)가 형성된 높이가 H2이고, 반도체 발광소자(1050)의 높이가 H3라고 가정할 때, 상기 H1은 상기 H2 및 H3으로 설명될 수 있다. 상세하게 상기 H1은 하기의 수학식 1과 같이 형성될 수 있다.
[수학식 1]
H1≤H2-H3
이에, 상기 식각 단계에서 제거되는 어레이 외곽의 모서리 중 적어도 서로 인접한 두개의 모서리에 접하는 제2영역보다 상기 반도체 발광소자(1050)들이 돌출되도록 형성될 수 있다. 나아가, 상기 식각 단계에서 식각이 수행되는 일부영역(A)의 제2도전형 반도체층(L2)이 모두 제거되어 성장기판(W)이 드러나는 예 또한 가능하다.
도 16g를 참조하면, 식각 단계가 수행된 다음 반도체 발광소자(1050)들의 어레이를 보호하는 보호층(1170)이 제거되어 디스플레이 장치를 제조하기 위한 반도체 발광소자가 형성된 성장기판(10)이 제조될 수 있다.
도 17a 내지 도 17f는 도 16a 내지 도 16g과 다른 방법으로 도 10 및 도 14의 디스플레이 장치의 제조하기 위한 반도체 발광소자가 형성된 성장기판의 제조방법을 나타낸 개념도이다.
도 17a 내지 도 17c에 도시된 반도체 발광소자(1050')들의 어레이가 형성된 성장기판(10-1)을 형성하는 것은 전술된 도 16a 내지 16c의 설명으로 대신할 수 있다. 다만, 상기 제1영역에 직사각형으로 형성되는 반도체 발광소자(1050')들의 어레이를 형성하는 아이솔레이션 단계를 제1식각 단계로 구분하여 수행할 수 있다. 이는 후술되는 도 17d의 상기 제2영역의 제2도전형 반도체층의 일부영역을 제거하는 제2식각 단계와 구분하기 위함이다.
도 17d를 참조하면, 제2식각 단계가 수행될 수 있다. 상기 제2식각 단계에서는 반도체 발광소자(1050)들의 어레이 외곽의 모서리 중 서로 인접한 두개의 모서리에 접하는 상기 제2영역의 제2도전형 반도체층(L2)의 일부영역(A)이 식각된다. 상기 제2식각 단계는 수단에 한정되지 아니한 식각법을 통하여 수행될 수 있다. 이에, 성장기판(10-4)이 형성될 수 있다.
상세하게, 상기 제2식각 단계에서 반도체 발광소자(1050)들의 직사각형으로 형성된 어레이 외곽의 모서리 중 적어도 서로 인접한 두개의 모서리가 식각되고 남은 상기 제2영역인 일부영역(A)의 성장기판(W)의 상부면에서부터 높이는 H1일 수 있다.
이에 후술되는 전해연마 단계를 수행한 다음, 성장기판(W)를 상부면에서 반도체 발광소자(1050)가 형성된 높이가 H2이고, 반도체 발광소자(1050)의 높이가 H3라고 가정할 때, 상기 H1은 상기 H2 및 H3으로 설명될 수 있다. 상세하게 상기 H1은 상기의 수학식 1과 같이 형성될 수 있다.
이에, 상기 제2식각 단계에서 식각되는 어레이 외곽의 모서리 중 적어도 서로 인접한 두개의 모서리에 접하는 제2영역보다 상기 반도체 발광소자(1050)들이 돌출되도록 형성될 수 있다.
도 17c 및 도 17d의 도시와 같이 상기 제1식각 단계 및 상기 제2식각 단계가 순차적으로 수행될 수 있으나, 다른 실시예에서는 상기 제1식각 단계 및 상기 제2식각 단계가 동시에 수행될 수도 있다.
도 17e를 참조하면, 전해연마 단계를 수행하여 디스플레이 장치를 제조하기 위한 반도체 발광소자(1050)가 형성된 성장기판(10)을 제조할 수 있다. 상기 전해연마 단계는 성장기판(10-4)을 지지대에 거치하고, 혼합용액에 성장기판(10-4)을 노출시켜 전압 또는 전류를 인가하는 것으로 수행될 수 있다. 실시예에서 상기 혼합용액은 옥살산을 포함하는 용액일 수 있다.
전해연마 단계를 통하여 형성된 다공성층(1159")은 도 19a 내지 19c의 설명에서 후술되는 반도체 발광소자들의 어레이를 분리하는 기계적 리프트 오프(mechanical lift-off) 단계에서 절단될 수 있다.
도 18a는 디스플레이 장치의 제조하기 위한 반도체 발광소자가 형성된 성장기판(10)의 개념도이고, 도 18b는 도 18a의 G-G를 따라 취한 단면도이다.
도 18a 및 도 18b를 참조하면, 성장기판(10)의 내부에는 직사각형으로 반도체 발광소자(1050)들의 어레이가 형성된다. 또한, 직사각형의 어레이 외곽의 모서리 중 적어도 서로 인접한 두개의 모서리에 접하는 일부영역(A)의 일부가 식각된다. 일부영역(A)의 식각은 전술된 설명에 따른다.
전술된 것과 같이 일부영역(A)은 성장기판(W)의 상부면에서부터 높이가 H1으로 형성되므로 대면적의 배선기판 상에 복수회에 걸친 전사를 수행할 때, 배선기판 상에 우선적으로 전사된 반도체 발광소자와 오버랩되는 영역에 일부영역(A)을 배치하여 압착하는 것으로 우선적으로 전사된 반도체 발광소자의 손상이 방지할 수 있다는 효과가 있다.
다시 말해, 대면적의 배선기판 상에 상기 반도체 발광소자들의 어레이가 형성된 성장기판(10)을 배선기판에 압착시키는 압착 단계 및 성장기판(10)에서 상기 반도체 발광소자들의 어레이를 기계적 리프트 오프(mechanical lift-off)로 분리하는 단계에서 기존에 우선적으로 전사된 반도체 발광소자와 일부영역(A)가 오버랩되어 전사가 수행된다. 이는 후술되는 도 19a 내지 도 19c에서 설명될 수 있다.
도 19a 내지 도 19c는 디스플레이 장치의 제조하기 위한 반도체 발광소자의 전사 단계의 개념도이다.
도 19a 내지 도 19c를 참조하면, 상기 전사 단계는, 상기 반도체 발광소자들의 어레이가 형성된 성장기판(10)을 배선기판(1010')으로 압착시키는 압착 단계 및 성장기판(10)에서 상기 반도체 발광소자들의 어레이를 분리하는 기계적 리프트 오프(mechanical lift-off) 단계를 포함할 수 있다.
도 19a를 참조하면, 성장기판(10)을 도시된 화살표 방향으로 배선기판(1010')에 압착시키는 압착 단계를 수행하고, 이후에 물리적인 힘에 의하여 배선기판(1010')에 합착된 반도체 발광소자를 성장기판(10)에서 분리하는 기계적 리프트 오프 단계가 수행될 수 있다.
상기 압착 단계에서 배선기판(1010')과 상기 반도체 발광소자 사이에 접착부재를 더 포함하여 압착이 수행될 수 있다. 또한, 상기 압착 단계에서는 도시된 화살표방향으로 열 및 압력이 가해지면 배선기판(1010')과 상기 반도체 발광소자 사이의 압착이 수행될 수 있다. 필요에 따라서 상기 압착 단계 이전에 산소(O2), 아르곤(Ar) 또는 질소(N2)를 이용한 플라즈마 처리 후에 열 및 압력으로 상기 반도체 발광소자의 압착이 수행될 수 있다.
상기 압착 단계 이후에는 전술된 다공성층이 물리적인 힘에 의하여 절단되어 성장기판(10)에서 반도체 발광소자가 분리될 수 있다. 본 발명의 반도체 발광소자의 전사 단계는 상기 반도체 발광소자가 전사될 때, 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 성장기판에서 반도체 발광소자가 분리되는 것과는 달리 열 또는 화학약품에 의한 반도체 발광소자의 손상이 배제될 수 있다.
나아가, 도시와 같이 상기 압착 단계 및 기계적 리프트 단계는 우선적으로 전사된 반도체 발광소자와 성장기판(10)은 서로 오버랩되어 수행된다. 즉, 기전사된 반도체 발광소자의 상부에 성장기판(10)이 접촉이 배제될 수 있다. 상세하게, 배선기판(1010')에 성장기판(10)을 오버랩되게 포개는 것은 기존에 우선적으로 전사된 반도체 발광소자의 상부에 일부영역(A)이 포개지게 배치되어 기전사된 반도체 발광소자의 손상을 방지할 수 있다.
덧붙여, 상기 배선기판(1010') 상에 상기 성장기판(10)을 포개어 상기 반도체 발광소자를 전사할 때는 별도의 얼라인 마크(align mark)가 활용될 수 있다. 일 실시예에서, 상기 얼라인 마크는 반도체 발광소자의 어레이가 형성된 외곽영역인 전술된 제2영역에 형성될 수 있다. 나아가, 상기 얼라인 마크는 상기 제2도전형 반도체층을 패턴 식각하여 형성하거나, 별도의 금속 또는 불투명한 소재를 증착하여 가시적으로 구분되도록 형성될 수 있다.
도 19b를 참조하면, 전술된 도 19a에서 반도체 발광소자의 전사가 수행된 다음 도시된 x축 방향으로 성장기판(10)을 이동하여 다시 상기 압착 단계 및 기계적 리프트 단계가 수행된다.
이때에도 배선기판(1010')에 성장기판(10)을 오버랩되게 포개는 것은 기존에 우선적으로 전사된 반도체 발광소자의 상부에 일부영역(A)이 포개지게 배치되어 기전사된 반도체 발광소자의 손상을 방지할 수 있다.
도 19c를 참조하면, 전술된 도 19b에서 반도체 발광소자의 전사가 수행된 다음 도시된 y축 방향으로 성장기판(10)을 이동하여 다시 상기 압착 단계 및 기계적 리프트 단계가 수행된다.
마찬가지로, 배선기판(1010')에 성장기판(10)을 오버랩되게 포개는 것은 기존에 우선적으로 전사된 반도체 발광소자의 상부에 일부영역(A)이 포개지게 배치되어 기전사된 반도체 발광소자의 손상을 방지할 수 있다.
즉, 도 19a 내지 도 19c를 참조하면, 반도체 발광소자(1050)들의 직사각형으로 형성된 어레이 외곽의 모서리 중 적어도 서로 인접한 두개의 모서리가 식각되고 남은 상기 제2영역인 일부영역(A)에 우선적으로 전사된 반도체 발광소자가 오버랩되게 배선기판(1010') 및 성장기판(10)을 포개어 반도체 발광소자의 전사단계가 수행된다.
도 20은 도 10 및 도 14의 디스플레이 장치의 제조하기 위한 반도체 발광소자가 형성된 성장기판의 다른 실시예의 개념도이다.
도 20의 (a) 및 (b)를 참조하면, 성장기판(10-A, 10-B)의 테두리에는 전술된 금속층(M)과 상이한 형성을 가지는 금속층(Ma, Mb)을 형성할 수 있다. 이에, 전술된 식각 단계에서 식각이 수행된 일부영역(Aa, Ab)이 형성될 수 있다.
즉, 상기 금속층의 형성은 전술된 전해연마 단계에서 상기 제2레이어의 균일한 식각을 유도하기 위하여 다양하게 변형될 수 있다.
이상에서 설명한 반도체 발광소자를 이용한 디스플레이 장치는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (8)

  1. 성장기판 상에 언도프드 반도체층, 제2도전형 반도체층, 활성층 및 제1도전형 반도체층을 순차적으로 성장시키는 단계;
    상기 성장기판의 제1영역을 식각하여 복수의 반도체 발광소자들을 형성하는 아이솔레이션 단계;
    상기 제2도전형 반도체층의 일부를 식각하여 기공을 형성하는 전해연마(Electro Polishing) 단계;
    상기 성장기판의 제1영역을 제외한 제2영역의 적어도 일부를 깊이방향으로 식각하여 제거하는 식각 단계; 및
    상기 성장기판을 다른 기판에 압착시켜 복수의 반도체 발광소자를 상기 다른 기판으로 전사 단계를 포함하고,
    상기 제2영역은 상기 제1영역의 테두리에 형성되고,
    상기 식각 단계는 적어도 상기 제2반도체층의 일부까지 식각되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  2. 제1항에 있어서,
    상기 제2도전형 반도체층은, 복수의 레이어로 형성되고,
    상기 복수의 레이어는,
    제1레이어;
    상기 제1레이어 상에 형성되고, 상기 제1레이어보다 도핑 농도가 높은 제2레이어; 및
    상기 제2레이어 상에 형성되고 상기 제2레이어보다 도핑 농도가 낮은 제3레이어를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  3. 제2항에 있어서,
    상기 전사 단계에서,
    상기 제1 및 제3레이어가 서로 분리되어 상기 반도체 발광소자가 상기 다른 기판으로 전사되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  4. 제1항에 있어서,
    상기 제1영역은 직사각형이고,
    상기 식각 단계에서,
    상기 제1영역의 모서리 중 서로 인접한 두개의 모서리에 접하는 제2영역의 일부분이 제거되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  5. 제4항에 있어서,
    상기 식각 단계 전 상기 반도체 발광소자들의 어레이를 보호하도록 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  6. 제5항에 있어서,
    상기 보호층은 상기 전사 단계에 앞서 제거되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  7. 제1항에 있어서,
    상기 전사 단계는 상기 성장기판을 일방향으로 이동시키며, 상기 성장기판을 상기 다른 기판에 반복적으로 압착시킴으로써 수행되고,
    상기 성장기판을 상기 다른 기판에 압착시킬 때, 상기 다른 기판에 기 전사된 반도체 발광소자의 일부는 상기 성장기판의 제2영역과 오버랩되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  8. 제1항에 있어서,
    상기 아이솔레이션 단계와 상기 식각 단계는 함께 수행되고,
    상기 아이솔레이션 단계와 상기 식각 단계가 수행된 후, 상기 전해연마(Electro Polishing) 단계가 수행되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
KR1020190040410A 2019-04-05 2019-04-05 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 KR102639607B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190040410A KR102639607B1 (ko) 2019-04-05 2019-04-05 반도체 발광소자를 이용한 디스플레이 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190040410A KR102639607B1 (ko) 2019-04-05 2019-04-05 반도체 발광소자를 이용한 디스플레이 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20200026664A true KR20200026664A (ko) 2020-03-11
KR102639607B1 KR102639607B1 (ko) 2024-02-23

Family

ID=69810067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190040410A KR102639607B1 (ko) 2019-04-05 2019-04-05 반도체 발광소자를 이용한 디스플레이 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR102639607B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001782B1 (ko) * 2010-10-13 2010-12-15 전남대학교산학협력단 반도체소자를 기판으로부터 분리하는 방법
KR20190083566A (ko) * 2018-01-04 2019-07-12 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001782B1 (ko) * 2010-10-13 2010-12-15 전남대학교산학협력단 반도체소자를 기판으로부터 분리하는 방법
KR20190083566A (ko) * 2018-01-04 2019-07-12 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
KR102639607B1 (ko) 2024-02-23

Similar Documents

Publication Publication Date Title
CN110024484B (zh) 使用半导体发光器件的显示装置及其制造方法
KR102413330B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
EP2981952B1 (en) Display device using semiconductor light emitting device
EP3061082B1 (en) Display device using semiconductor light emitting device
EP3164894B1 (en) Display device using a plurality of semiconductor light emitting devices
KR20190105537A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR101968527B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190121274A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190113695A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20170048066A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20180130845A (ko) 반도체 발광소자를 이용한 디스플레이 장치
EP3836216B1 (en) Display device using semiconductor light-emitting diodes
KR102110871B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20190126261A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102557154B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200026677A (ko) 마이크로 엘이디를 이용한 디스플레이 장치
KR20230002650A (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
KR20200006952A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200019501A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20200006843A (ko) 반도체 발광소자를 이용한 디스플레이 장치
EP4068367A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
KR102639607B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR20200026773A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20230275181A1 (en) Transfer substrate used for manufacturing display device, display device, and method for manufacturing display device
KR102546499B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
G15R Request for early publication
E701 Decision to grant or registration of patent right
GRNT Written decision to grant