KR20200023920A - A printed circuit board comprising a plurality of terminals for measuring the capacitance of an insulating layer disposed between a plurality of wiring layers, Antenna module and Electronic device having the same - Google Patents

A printed circuit board comprising a plurality of terminals for measuring the capacitance of an insulating layer disposed between a plurality of wiring layers, Antenna module and Electronic device having the same Download PDF

Info

Publication number
KR20200023920A
KR20200023920A KR1020180100428A KR20180100428A KR20200023920A KR 20200023920 A KR20200023920 A KR 20200023920A KR 1020180100428 A KR1020180100428 A KR 1020180100428A KR 20180100428 A KR20180100428 A KR 20180100428A KR 20200023920 A KR20200023920 A KR 20200023920A
Authority
KR
South Korea
Prior art keywords
layer
conductive region
wiring
terminal
printed circuit
Prior art date
Application number
KR1020180100428A
Other languages
Korean (ko)
Inventor
이경호
김현철
홍은석
이영선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180100428A priority Critical patent/KR20200023920A/en
Priority to PCT/KR2019/010952 priority patent/WO2020045965A1/en
Publication of KR20200023920A publication Critical patent/KR20200023920A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24Supports; Mounting means by structural association with other equipment or articles with receiving set
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/36Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections

Abstract

Disclosed is a printed circuit board capable of easily determining incorrect or duplicated stacking of an insulating layer. The printed circuit board comprises: a first wiring layer including a plurality of first wirings and a first conductive region insulated from the plurality of first wirings; a second wiring layer including a plurality of second wirings and a second conductive region disposed to face the first conductive region while being insulated from the plurality of second wirings, and disposed below the first wiring layer; a first insulating layer disposed between the first wiring layer and the second wiring layer; a first terminal electrically extending from the first conductive region; and a second terminal electrically extending from the second conductive region. The first terminal and the second terminal can be formed to be able to measure the capacitance between the first conductive region and the second conductive region in relation to the properties of the first insulating layer.

Description

복수의 배선층들 사이에 배치된 절연층의 정전 용량을 측정하기 위한 복수의 단자들을 포함하는 인쇄 회로 기판, 이를 포함하는 안테나 모듈 및 전자 장치 {A printed circuit board comprising a plurality of terminals for measuring the capacitance of an insulating layer disposed between a plurality of wiring layers, Antenna module and Electronic device having the same}A printed circuit board comprising a plurality of terminals for measuring the capacitance of an insulating layer disposed between a plurality of wiring layers, an antenna module and an electronic device comprising the same an insulating layer disposed between a multiple of wiring layers, Antenna module and Electronic device having the same}

본 발명은 복수의 배선층들 사이에 배치된 절연층의 정전 용량을 측정하기 위한 복수의 단자들을 포함하는 인쇄 회로 기판, 이를 포함하는 안테나 모듈 및 전자 장치에 관한 것이다.The present invention relates to a printed circuit board including a plurality of terminals for measuring capacitance of an insulating layer disposed between a plurality of wiring layers, an antenna module including the same, and an electronic device.

인쇄 회로 기판은 복수의 층이 적층되어 형성될 수 있으며, 배선을 포함하는 배선층들과 배선층들 사이에 배치되는 절연층을 포함할 수 있다. 배선층 사이에는 절연층이 소정의 개수 또는 소정의 두께로 배치되어 지정된 성능, 예를 들어 유전율을 만족시키도록 구성될 수 있다. The printed circuit board may be formed by stacking a plurality of layers, and include a wiring layer including wiring and an insulating layer disposed between the wiring layers. Between the wiring layers, an insulating layer may be arranged in a predetermined number or in a predetermined thickness so as to satisfy a specified performance, for example, a dielectric constant.

인쇄 회로 기판을 이루는 복수의 층들 중 일부가 누락되거나 중복 적층되는 경우 불량이 발생할 수 있다. 이와 같은 불량 유무를 판단하기 위해, 제조된 인쇄 회로 기판 중 일부를 표본 추출하여 적층 불량 검사를 수행할 수 있다. 적층 불량 검사는 전체 인쇄 회로 기판의 물리적으로 높이를 측정함으로써, 수행될 수 있다. 이 경우, 각 층의 제조 공정에서 발생하는 편차와 측정시 발생하는 편차에 의해 불량 판단이 어려운 문제가 있다. 또한, 적층 불량이 누적되는 경우, 어느 층에서 불량이 발생했는지 판단할 수 없는 문제가 있다.Defects may occur when some of the plurality of layers constituting the printed circuit board are missing or overlapped. In order to determine the presence or absence of such defects, some of the manufactured printed circuit boards may be sampled to perform stacking failure inspection. Lamination failure inspection can be performed by physically measuring the height of the entire printed circuit board. In this case, there is a problem that it is difficult to determine the failure due to the deviation occurring in the manufacturing process of each layer and the deviation occurring during measurement. In addition, when stacking faults accumulate, there is a problem in which layer cannot determine which fault has occurred.

일 실시 예에서, 제조 공정상 발생하는 편차, 또는 불량 검사시 발생하는 측정 편차에 영향 받지 않는 적층 불량 검사가 가능한 인쇄 회로 기판을 제공하고자 한다. In one embodiment, it is to provide a printed circuit board capable of stacking failure inspection that is not affected by the deviation occurring in the manufacturing process, or the measurement deviation generated during the defect inspection.

다양한 실시 예에 따르면, 인쇄 회로 기판(printed circuit board)은, 복수의 제1 배선들 및, 상기 복수의 제1 배선들과 절연된 제1 도전성 영역을 포함하는 제1 배선층; 복수의 제2 배선들, 및 상기 복수의 제2 배선들과 절연된 상태로 상기 제 1 도전성 영역에 대면하여 배치된 제2 도전성 영역을 포함하고, 상기 제1 배선층 아래에 배치된 제2 배선층; 상기 제1 배선층과 상기 제2 배선층 사이에 배치된 제1 절연층; 상기 제1 도전성 영역으로부터 전기적으로 연장되어 형성된 제1 단자; 및 상기 제2 도전성 영역으로부터 전기적으로 연장되는 형성된 제2 단자;를 포함하고, 상기 제 1 단자 및 상기 제 2 단자는, 상기 제1 절연층의 속성과 관련하여, 상기 제1 도전성 영역 및 상기 제2 도전성 영역 사이의 정전 용량(capacitance)을 측정할 수 있도록 형성될 수 있다.According to various embodiments of the present disclosure, a printed circuit board may include a first wiring layer including a plurality of first wires and a first conductive region insulated from the plurality of first wires; A second wiring layer including a plurality of second wirings, and a second conductive region disposed to face the first conductive region in an insulated state from the plurality of second wirings, the second wiring layer disposed below the first wiring layer; A first insulating layer disposed between the first wiring layer and the second wiring layer; A first terminal electrically extending from the first conductive region; And a second terminal formed to extend electrically from the second conductive region, wherein the first terminal and the second terminal are related to the first conductive region and the first terminal in relation to the property of the first insulating layer. It can be formed to measure the capacitance between the two conductive regions.

다양한 실시 예에 따르면, 전자 장치는 상기 전자 장치의 제1 면을 형성하는 제1 커버, 상기 전자 장치의 상기 제1 면과 대면하는 제2 면을 형성하는 제2 커버, 및 상기 전자 장치의 상기 제1 면과 제2 면 사이의 제3 면을 형성하는 측면 부재를 포함하는 하우징 구조물; 상기 제1 커버 및 상기 제2 커버 사이에 배치되는 디스플레이; 및 상기 디스플레이와 상기 제2 커버 사이에 배치되는 인쇄 회로 기판 (printed circuit board);을 포함하고, 상기 인쇄 회로 기판(printed circuit board)은, 적어도 하나의 전기 소자가 실장되는 실장 영역; 상기 실장 영역의 외측에 형성되는 검사 영역; 및 상기 실장 영역 및 상기 검사 영역에 포함되는 복수의 층을 포함하는 층 구조;를 포함하고, 상기 층 구조는, 상기 실장 영역에 형성되는 제1 배선과, 상기 검사 영역에 형성되며 상기 제1 배선과 절연되는 제1 도전성 영역을 포함하는 제1 배선층; 상기 실장 영역에 형성되는 제2 배선과, 상기 검사 영역에 형성되며 상기 제2 배선과 절연되고 상기 제1 도전성 영역과 대응되는 제2 도전성 영역을 포함하는 제2 배선층; 및 상기 제1 배선층과 상기 제2 배선층 사이에 배치되는 절연층;을 포함하고, 상기 층 구조에는 상기 제1 도전성 영역으로부터 상기 검사 영역의 표면까지 연장되는 제1 비아, 및 상기 제2 도전성 영역으로부터 상기 검사 영역의 표면까지 연장되는 제2 비아가 형성될 수 있다. According to various embodiments of the present disclosure, an electronic device may include a first cover forming a first surface of the electronic device, a second cover forming a second surface facing the first surface of the electronic device, and the electronic device. A housing structure comprising side members defining a third surface between the first and second surfaces; A display disposed between the first cover and the second cover; And a printed circuit board disposed between the display and the second cover, wherein the printed circuit board includes: a mounting region in which at least one electric element is mounted; An inspection area formed outside the mounting area; And a layer structure including a plurality of layers included in the mounting region and the inspection region, wherein the layer structure includes a first wiring formed in the mounting region and the first wiring formed in the inspection region. A first wiring layer including a first conductive region insulated from the first wiring layer; A second wiring layer formed in the mounting region and a second wiring layer formed in the inspection region and insulated from the second wiring and corresponding to the first conductive region; And an insulating layer disposed between the first wiring layer and the second wiring layer, wherein the layer structure includes a first via extending from the first conductive region to the surface of the inspection region, and from the second conductive region. A second via may extend to the surface of the inspection area.

다양한 실시 예에 따르면, 안테나 모듈은 상기 안테나 모듈의 제1 면을 형성하는 제1 표면층; 상기 안테나 모듈의 제2 면을 형성하는 제2 표면층; 상기 제1 표면층과 상기 제2 표면층 사이에 배치된 제1 절연층; 상기 제1 표면층과 상기 절연층 사이에 배치되고 제1 방사 패치를 포함하는 제1 방사층; 상기 제2 표면층과 상기 절연층 사이에 배치되고 제2 방사 패치를 포함하는 제2 방사층; 상기 제1 방사 패치 및 상기 제2 방사 패치 중 적어도 하나를 급전시키기 위한 통신 회로; 및 상기 제1 방사 패치 및 상기 제2 방사 패치 중 적어도 하나와 상기 통신 회로를 전기적으로 연결하도록, 상기 제1 절연층, 상기 제1 방사층, 상기 제2 방사층, 및 제2 표면층 중 적어도 일부를 관통하는 급전 배선;을 포함하고, 상기 제1 방사층 및 상기 제2 방사층은 각각 상기 제1 방사 패치 및 상기 제2 방사 패치와 절연되며 서로 마주보는 제1 도전성 영역 및 제2 도전성 영역을 포함하고, 상기 제1 도전성 영역으로부터 상기 안테나 모듈의 제1 면까지 연장되는 제1 비아, 및 상기 제2 도전성 영역으로부터 안테나 모듈의 제1 면까지 연장되는 제2 비아가 형성될 수 있다.According to various embodiments of the present disclosure, an antenna module may include: a first surface layer forming a first surface of the antenna module; A second surface layer forming a second surface of the antenna module; A first insulating layer disposed between the first surface layer and the second surface layer; A first radiation layer disposed between the first surface layer and the insulation layer and including a first radiation patch; A second radiation layer disposed between the second surface layer and the insulation layer and including a second radiation patch; Communication circuitry for feeding at least one of the first radiation patch and the second radiation patch; And at least a portion of the first insulating layer, the first radiation layer, the second radiation layer, and the second surface layer to electrically connect the communication circuit with at least one of the first radiation patch and the second radiation patch. A power supply wiring penetrating through the first radiation layer and the second radiation layer, wherein the first radiation layer and the second radiation layer are respectively insulated from the first radiation patch and the second radiation patch and face each other. And a first via extending from the first conductive region to the first surface of the antenna module, and a second via extending from the second conductive region to the first surface of the antenna module.

일 실시 예에 따른 인쇄 회로 기판은, 각 층 사이의 정전 용량에 기반하여, 제조 공정상 발생하는 편차나 불량 검사 시에 발생하는 측정 편차에 영향을 받지 않고, 적층 불량 검사가 가능하다.The printed circuit board according to an exemplary embodiment may be capable of stacking failure inspection without being affected by the variation occurring in the manufacturing process or the measurement variation occurring during the defect inspection based on the capacitance between the layers.

일 실시 예에 따른 인쇄 회로 기판을 이용하면, 완성품의 전수에 대한 적층 불량 검사가 쉽게 수행될 수 있다. 일 실시 예에 따른 인쇄 회로 기판은 완성품 중 일부에 대한 표본 검사가 수행되는 기존의 인쇄 회로 기판에 비해 높은 신뢰성을 가질 수 있다.Using the printed circuit board according to an embodiment, the stacking failure inspection for the entire product can be easily performed. The printed circuit board according to an embodiment may have higher reliability than the conventional printed circuit board on which a sample inspection of a part of the finished product is performed.

이외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.In addition, various effects may be provided that are directly or indirectly identified through this document.

도 1은 일 실시 예에 따른 인쇄 회로 기판의 평면도이다.
도 2는 도 1에 도시된 인쇄 회로 기판의 A-A' 단면도이다.
도 3은 도 1에 도시된 인쇄 회로 기판의 A-A' 단면의 다른 예이다.
도 4는 다른 실시 예에 따른 안테나 모듈이다.
도 5는 도 4에 도시된 안테나 모듈의 A-A'단면도이다.
도 6은 다양한 실시 예에서, 하나 이상의 서브 인쇄 회로 기판을 포함하는 인쇄 회로 기판의 평면도이다.
도 7은 일 실시예에 따른 모바일 전자 장치의 전면의 사시도이다.
도 8는, 도 7의 전자 장치의 후면의 사시도이다.
도 9은, 도 7의 전자 장치의 전개 사시도이다.
도 10은 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
1 is a plan view of a printed circuit board according to an exemplary embodiment.
FIG. 2 is a cross-sectional view taken along line AA ′ of the printed circuit board of FIG. 1.
3 is another example of an AA ′ cross section of the printed circuit board shown in FIG. 1.
4 is an antenna module according to another embodiment.
5 is a cross-sectional view taken along line AA ′ of the antenna module shown in FIG. 4.
6 is a top view of a printed circuit board including one or more sub printed circuit boards in various embodiments.
7 is a perspective view of a front side of a mobile electronic device according to one embodiment.
8 is a perspective view of a rear surface of the electronic device of FIG. 7.
9 is an exploded perspective view of the electronic device of FIG. 7.
10 is a block diagram of an electronic device in a network environment according to various embodiments of the present disclosure.

이하, 본 개시의 실시 예들이 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 개시를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 예를 들어, 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소 될 수 있다. 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 직교좌표계가 사용되는데, x축 방향은 전자 장치의 가로 방향을 의미하고, y축은 전자 장치의 세로 방향을 의미하며, z축은 전자 장치의 두께 방향을 의미할 수 있다. 다만, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.Hereinafter, embodiments of the present disclosure will be described with reference to the accompanying drawings. However, this is not intended to limit the present disclosure to specific embodiments, but should be understood to cover various modifications, equivalents, and / or alternatives to the embodiments of the present disclosure. For example, components may be exaggerated or reduced in size in the drawings for convenience of description. Since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to the illustrated. In addition, a Cartesian coordinate system is used, where the x-axis refers to the horizontal direction of the electronic device, the y-axis refers to the vertical direction of the electronic device, and the z-axis may mean the thickness direction of the electronic device. However, the x-axis, y-axis, and z-axis are not limited to three axes on the Cartesian coordinate system, and may be interpreted in a broad sense including the same. For example, the x, y, and z axes may be orthogonal to one another, but may refer to different directions that are not orthogonal to each other. In connection with the description of the drawings, similar reference numerals may be used for similar components.

본 문서에서, "가진다," "가질 수 있다,”"포함한다," 또는 “포함할 수 있다” 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.In this document, expressions such as "have," "may have," "include," or "may include" include the presence of such features (e.g., numerical, functional, operational, or component such as components). Does not exclude the presence of additional features.

본 문서에서, “A 또는 B,”“A 또는/및 B 중 적어도 하나,”또는 "A 또는/및 B 중 하나 또는 그 이상" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들어, “A 또는 B,“ A 및 B 중 적어도 하나,”또는 “ A 또는 B 중 적어도 하나”는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.In this document, expressions such as “A or B,” “at least one of A or / and B,” or “one or more of A or / and B” may include all possible combinations of items listed together. . For example, “A or B,” at least one of A and B, ”or“ at least one of A or B, ”includes (1) at least one A, (2) includes at least one B, or (3) may refer to both cases including at least one A and at least one B.

본 개시의 실시 예들에서 사용된 “제 1,”“제 2,”“첫째,”또는“둘째,”등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 해당 구성요소들을 한정하지 않는다. 상기 표현들은 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다. 예를 들어, 제1사용자 기기와 제2사용자 기기는, 순서 또는 중요도와 무관하게, 서로 다른 사용자 기기를 나타낼 수 있다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 바꾸어 명명될 수 있다.Expressions such as "first," "second," "first," or "second," and the like, used in the embodiments of the present disclosure may modify various components regardless of the order and / or importance, It does not limit the components. The above expressions may be used to distinguish one component from another. For example, the first user device and the second user device may represent different user devices regardless of the order or importance. For example, without departing from the scope of the present disclosure, the first component may be called a second component, and similarly, the second component may be renamed to the first component.

어떤 구성요소(예: 제 1 구성요소)가 다른 구성요소(예: 제 2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어 ((operatively or communicatively) coupled with/to)" 있다거나, "접속되어 (connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예:제 3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소 (예: 제 1 구성요소)가 다른 구성요소 (예: 제 2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다. One component (such as a first component) is "(operatively or communicatively) coupled with / to" to another component (such as a second component), or When referred to as "connected to," it is to be understood that any component may be directly connected to the other component or may be connected via another component (eg, a third component). On the other hand, when a component (e.g., a first component) is said to be "directly connected" or "directly connected" to another component (e.g., a second component), the component and the It may be understood that no other component (eg, a third component) exists between the other components.

본 문서에서 사용된 표현 "~하도록 구성된 (또는 설정된)(configured to)"은 상황에 따라, 예를 들어, "~에 적합한 (suitable for)," "하는 능력을 가지는 (having the capacity to)," "하도록 설계된 (designed to)," "하도록 변경된 (adapted to)," "~하도록 만들어진 (made to)," 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성 (또는 설정)된"은 하드웨어적으로 "특별히 설계된(specifically designed to) 것만 반드시 의미하지 않을 수 있다. 대신, 어떤 상황에서는, "~하도록 구성된 장치" 라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는"것을 의미할 수 있다. 예를 들어, 문구 A, B, 및 C를 수행하도록 구성(또는 설정)된 중앙처리장치"는 해당 동작을 수행하기 위한 전용 중앙처리장치(예: 임베디드 중앙처리장치), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 중앙처리장치(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다. The expression "configured to" used in this document is, for example, "having the capacity to," "suitable for," It may be used interchangeably with "designed to," "adapted to," "made to," or "capable of." The term "configured to" does not necessarily mean only "specifically designed to" in hardware. Instead, in some situations, the expression "device configured to" means that the device is It may mean “to do” with other devices or components, for example, a central processing unit configured (or set up) to perform the phrases A, B, and C. A dedicated central processing unit (e.g. an embedded central processing unit) or a generic-purpose processor (e.g. a CPU or application processor) capable of performing the operations by executing one or more software programs stored in a memory device. May mean.

본 문서에서 사용된 용어들은 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 다른 실시 예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 개시의 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 일반적으로 사용되는 사전에 정의된 용어들은 관련 기술의 문맥 상 가지는 의미와 동일 또는 유사한 의미를 가지는 것으로 해석될 수 있으며, 본 문서에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 문서에서 정의된 용어일지라도 본 개시의 실시 예들을 배제하도록 해석될 수 없다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the scope of other embodiments. Singular expressions may include plural expressions unless the context clearly indicates otherwise. All terms used herein, including technical or scientific terms, may have the same meaning as commonly understood by one of ordinary skill in the art. Generally defined terms used in the context of the related art may be interpreted as having the same or similar meaning as the meaning in the context of the related art and shall not be interpreted as ideal or excessively formal meanings unless clearly defined in this document. . In some cases, even if terms are defined in the specification, they may not be interpreted to exclude embodiments of the present disclosure.

도 1은 일 실시 예에 따른 인쇄 회로 기판의 평면도이다.1 is a plan view of a printed circuit board according to an exemplary embodiment.

일 실시 예에서, 인쇄 회로 기판(100)은 하나 이상의 전기 소자(1011)와 상기 전기 소자(1011)를 전기적으로 연결하는 배선(미도시)을 포함하는 실장 영역(101), 및 복수의 개구(1021)가 형성되는 검사 영역(102)을 포함할 수 있다. 검사 영역(102)은 인쇄 회로 기판(100)과 관련된 검사가 수행될 수 있는 영역이며 이에 대해서는 도 2 이하에서 설명한다. In one embodiment, the printed circuit board 100 includes a mounting area 101 including one or more electrical elements 1011 and wires (not shown) that electrically connect the electrical elements 1011, and a plurality of openings ( 1021 may include an inspection region 102 formed therein. The inspection area 102 is an area in which inspection related to the printed circuit board 100 may be performed, which will be described below with reference to FIG. 2.

일 실시 예에서, 실장 영역(101)은 인쇄 회로 기판(100)을 포함하는 전자 장치의 다양한 가능을 수행하는 하나 이상의 모듈이 실장될 수 있다. 실장 영역에 실장되는 하나 이상의 전기 소자(1011) 중 적어도 일부는 인쇄 회로 기판(100)의 표면에 노출될 수 있다.In one embodiment, the mounting area 101 may be mounted with one or more modules that perform various possibilities of the electronic device including the printed circuit board 100. At least some of the one or more electrical elements 1011 mounted in the mounting area may be exposed on the surface of the printed circuit board 100.

도 1을 참조하면, 검사 영역(102)은 실장 영역(101)에 실장된 하나 이상의 전기 소자(1011)와 이격된 영역에 형성될 수 있다. 다양한 실시 예에서, 검사 영역(102)은 인쇄 회로 기판(100)의 가장자리의 적어도 일부에 형성될 수 있다. 도 1에 도시된 바와 같이, 전기 소자(1011)가 형성되지 않은 영역은 검사 영역(102)으로 활용될 수 있다. 검사 영역(102)에 형성된 복수의 개구(1021)의 개수는 인쇄 회로 기판(100)을 이루는 적층된 층의 개수와 관련될 수 있다. Referring to FIG. 1, the inspection region 102 may be formed in an area spaced from one or more electrical elements 1011 mounted in the mounting region 101. In various embodiments, the inspection area 102 may be formed at at least a portion of the edge of the printed circuit board 100. As shown in FIG. 1, an area in which the electric element 1011 is not formed may be utilized as the inspection area 102. The number of the plurality of openings 1021 formed in the inspection area 102 may be related to the number of stacked layers constituting the printed circuit board 100.

도 2는 도 1에 도시된 인쇄 회로 기판의 A-A’ 단면도이다. 여기서 인쇄 회로 기판은 도 6의 서브 인쇄 회로 기판으로 참조될 수 있다. FIG. 2 is a cross-sectional view taken along line AA ′ of the printed circuit board of FIG. 1. The printed circuit board may be referred to as the sub printed circuit board of FIG. 6.

도 2를 참조하면, 인쇄 회로 기판(200)(예: 도 1의 인쇄 회로 기판(100))은 하나 이상의 전기 소자(2011)(예: 도 1의 하나 이상의 전기 소자(1011))가 실장되는 실장 영역(201)(예: 도 1의 실장 영역(101))과, 실장 영역(201)에 인접한 검사 영역(202)(예: 도 1 의 검사 영역(102)), 및 실장 영역(201)과 검사 영역(202)에 포함되는 복수의 층 구조(211, 212, 220, 230)를 포함할 수 있다. 도시된 실시 예에서, 실장 영역(201)에는 하나 이상의 전기 소자(2011)가 실장된 것으로 도시되나 반드시 이에 한정되지 않으며, 하나 이상의 전기 소자(2011)가 생략될 수 있다. 일례로, 어떤 실시 예에서는 적층 검사 수행을 위해 전기 소자가 아직 실장 되지 않은 인쇄 회로 기판이 제공될 수 있다.Referring to FIG. 2, a printed circuit board 200 (eg, the printed circuit board 100 of FIG. 1) may include one or more electrical elements 2011 (eg, one or more electrical elements 1011 of FIG. 1) mounted thereon. Mounting area 201 (eg, mounting area 101 of FIG. 1), inspection area 202 adjacent to mounting area 201 (eg, inspection area 102 of FIG. 1), and mounting area 201 And the plurality of layer structures 211, 212, 220, and 230 included in the inspection area 202. In the illustrated embodiment, one or more electrical elements 2011 are shown mounted on the mounting area 201, but the present disclosure is not limited thereto, and one or more electrical elements 2011 may be omitted. As an example, in some embodiments, a printed circuit board on which an electrical device is not yet mounted may be provided to perform a lamination inspection.

일 실시 예에서, 복수의 층 구조(211, 212, 220, 230)는 제1 면을 형성하는 제1 표면층(211), 제2 면을 형성하는 제2 표면층(212), 상기 제1 표면층(211)과 제2 표면층(212) 사이에 배치되는 복수의 배선층(220), 및 복수의 배선층(220) 사이에 형성되는 절연층(230)을 포함할 수 있다. In an embodiment, the plurality of layer structures 211, 212, 220, and 230 may include a first surface layer 211 forming a first surface, a second surface layer 212 forming a second surface, and the first surface layer ( It may include a plurality of wiring layers 220 disposed between the second surface layer 211 and the second surface layer 212, and an insulating layer 230 formed between the plurality of wiring layers 220.

도 2를 참조하면, 제1 표면층(211) 및 제2 표면층(212)은 절연성으로 이루어질 수 있다. 검사 영역(202)에 포함되는 제1 표면층(211)에는 하나 이상의 단자(241, 242, 243, 244)가 형성될 수 있다. 실장 영역(201)에 포함되는 제1 표면층(211)에는 하나 이상의 전기 소자(2011)가 배치될 수 있다. 하나 이상의 전기 소자(2011)는 인쇄 회로 기판(200)의 제1 면으로 노출될 수 있다.Referring to FIG. 2, the first surface layer 211 and the second surface layer 212 may be insulative. One or more terminals 241, 242, 243, and 244 may be formed in the first surface layer 211 included in the inspection region 202. One or more electrical elements 2011 may be disposed on the first surface layer 211 included in the mounting region 201. One or more electrical elements 2011 may be exposed to the first side of the printed circuit board 200.

도 2를 참조하면, 복수의 배선층(220)들 각각은 적어도 일부가 도전성으로 이루어질 수 있다. 실장 영역(201)에 포함되는 복수의 배선층(220)은 실장 영역(201)에 실장된 하나 이상의 전기 소자(2011)를 전기적으로 연결하기 위한 배선들(미도시)을 포함할 수 있다. 검사 영역(202)에 포함되는 복수의 배선층(220)은 제1 표면층(211)에 형성된 단자들 각각과 연결되는 비아들, 및 상기 비아들 각각과 연결되는 도전성 영역들을 포함할 수 있다.Referring to FIG. 2, at least a portion of each of the plurality of wiring layers 220 may be conductive. The plurality of wiring layers 220 included in the mounting region 201 may include wirings (not shown) for electrically connecting one or more electrical elements 2011 mounted in the mounting region 201. The plurality of wiring layers 220 included in the test area 202 may include vias connected to each of the terminals formed in the first surface layer 211, and conductive areas connected to each of the vias.

어떤 실시 예에서, 제1 표면층(211)과 제2 표면층(212)은 복수의 절연층(230)들에 포함될 수 있으며, 이러한 실시 예에서 복수의 배선층(220)들 각각은 복수의 절연층(230)들 사이에 배치될 수 있다. In some embodiments, the first surface layer 211 and the second surface layer 212 may be included in the plurality of insulating layers 230, and in this embodiment, each of the plurality of wiring layers 220 may be a plurality of insulating layers ( 230 may be disposed between.

이하, 도 2를 참조하여, 검사 영역(202)을 중심으로 일 실시 예에서 복수의 층 구조를 이루는 각 층을 상세히 설명한다. Hereinafter, with reference to FIG. 2, each layer constituting a plurality of layer structures in one embodiment with reference to the inspection area 202 will be described in detail.

도 2를 참조하면, 복수의 배선층(220)들은 제1 표면층(211) 아래에 배치되는 제1 배선층(221)과, 제1 배선층(221)으로부터 아래 방향으로 순차적으로 배치되는 제2 배선층(222) 및 제3 배선층(223)을 포함할 수 있다. 제1 표면층(211)에는 제1 단자(241), 제2 단자(242), 제3 단자(243), 및 제4 단자(244)가 형성될 수 있다. 복수의 비아들 각각은 제1 표면층(211)에 형성된 어느 하나의 단자로부터 어느 하나의 배선층(220)까지 연장될 수 있으며, 제1 표면층(211)으로부터 어느 하나의 배선층(220) 사이에 형성된 하나 이상의 층을 관통할 수 있다. Referring to FIG. 2, the plurality of wiring layers 220 may include a first wiring layer 221 disposed under the first surface layer 211 and a second wiring layer 222 sequentially disposed downward from the first wiring layer 221. ) And the third wiring layer 223. A first terminal 241, a second terminal 242, a third terminal 243, and a fourth terminal 244 may be formed in the first surface layer 211. Each of the plurality of vias may extend from any one terminal formed in the first surface layer 211 to any one wiring layer 220, and one formed between any one wiring layer 220 from the first surface layer 211. It can penetrate more layers.

일 실시 예에서, 제1 배선층(221)에는 제1 도전성 영역(2211)이 형성될 수 있고, 제1 도전성 영역(2211)은 제1 표면층(211)에 형성된 제1 단자(241)와 비아를 통해 전기적으로 연결될 수 있다. 제1 도전성 영역(2211)은 실장 영역(201)에 배치된 하나 이상의 전기 소자(2011), 및 실장 영역(201)에 포함된 복수의 배선들(미도시)과 절연될 수 있다. 또한, 제1 도전성 영역(2211)은 제1 배선층(221)을 관통하는 다른 비아들과 전기적으로 절연될 수 있다. 다시 말해, 제1 도전성 영역(2211)은 제1 배선층(221)에서 전기적으로 고립된(isolated) 영역일 수 있다.In an example embodiment, a first conductive region 2211 may be formed in the first wiring layer 221, and the first conductive region 2211 may form a first terminal 241 and a via formed in the first surface layer 211. It can be electrically connected via. The first conductive region 2211 may be insulated from one or more electrical elements 2011 disposed in the mounting region 201 and a plurality of wirings (not shown) included in the mounting region 201. In addition, the first conductive region 2211 may be electrically insulated from other vias passing through the first wiring layer 221. In other words, the first conductive region 2211 may be an electrically isolated region of the first wiring layer 221.

일 실시 예에서, 제2 배선층(222)에는 제2-1 도전성 영역(2221) 및 제2-2 도전성 영역(2222)이 형성될 수 있다. 제2-1 도전성 영역(2221)은 제1 도전성 영역(2211)과 마주보도록 형성될 수 있다. 제2-1 도전성 영역(2221)은 제2 단자(242)와 비아를 통해 전기적으로 연결될 수 있다. 제2-2 도전성 영역(2222)은 제3 단자(243)와 비아를 통해 전기적으로 연결될 수 있다. 제2-1 도전성 영역(2221) 및 제2-2 도전성 영역(2222) 각각은 실장 영역(201)에 배치된 하나 이상의 전기 소자(2011), 및 실장 영역(201)에 포함된 복수의 배선들(미도시)과 절연될 수 있다. 또한, 제2-1 도전성 영역(2221) 및 제2-2 도전성 영역(2222) 각각은 제2 배선층(222)을 관통하는 다른 비아들과 전기적으로 절연될 수 있다. 다시 말해, 제2-1 도전성 영역(2221) 및 제2-2 도전성 영역(2222) 각각은 제2 배선층(222)에서 전기적으로 고립된(isolated) 영역일 수 있다.In an example embodiment, the 2-1 conductive region 2221 and the 2-2 conductive region 2222 may be formed in the second wiring layer 222. The second-first conductive region 2221 may be formed to face the first conductive region 2211. The second-first conductive region 2221 may be electrically connected to the second terminal 242 through the via. The second-second conductive region 2222 may be electrically connected to the third terminal 243 through the via. Each of the 2-1 conductive region 2221 and the 2-2 conductive region 2222 may include one or more electrical elements 2011 disposed in the mounting region 201, and a plurality of wirings included in the mounting region 201. It may be insulated from (not shown). In addition, each of the 2-1 conductive region 2221 and the 2-2 conductive region 2222 may be electrically insulated from other vias passing through the second wiring layer 222. In other words, each of the 2-1 conductive region 2221 and the 2-2 conductive region 2222 may be an electrically isolated region of the second wiring layer 222.

일 실시 예에서, 제3 배선층(223)에는 제3 도전성 영역(2231)이 형성될 수 있고, 제3 도전성 영역(2231)은 제4 단자(244)와 비아를 통해 전기적으로 연결될 수 있다. 제3 도전성 영역(2231)은 실장 영역(201)에 배치된 하나 이상의 전기 소자(2011), 및 실장 영역(201)에 포함된 복수의 배선들(미도시)과 절연될 수 있다. 제3 도전성 영역(2231)은 제3 배선층(223)에서 전기적으로 고립된(isolated) 영역일 수 있다.In an embodiment, a third conductive region 2231 may be formed in the third wiring layer 223, and the third conductive region 2231 may be electrically connected to the fourth terminal 244 through the via. The third conductive region 2231 may be insulated from one or more electrical elements 2011 disposed in the mounting region 201 and a plurality of wirings (not shown) included in the mounting region 201. The third conductive region 2231 may be an area that is electrically isolated from the third wiring layer 223.

도 2을 참조하면, 복수의 절연층(230)들은 제1 배선층(221)과 제2 배선층(222) 사이에 배치되는 제1 절연층(231), 제2 배선층(222)과 제3 배선층(223) 사이에 배치되는 제2 절연층(232)을 포함할 수 있다. 제1 도전성 영역(2211)과 제2-1 도전성 영역(2221) 사이에는 제1 절연층(231)이 형성될 수 있으며, 제2-2 도전성 영역(2222)과 제3 도전성 영역(2231) 사이에는 제2 절연층(232)이 형성될 수 있다. Referring to FIG. 2, the plurality of insulating layers 230 may include a first insulating layer 231, a second wiring layer 222, and a third wiring layer disposed between the first wiring layer 221 and the second wiring layer 222. It may include a second insulating layer 232 disposed between the 223. A first insulating layer 231 may be formed between the first conductive region 2211 and the 2-1 conductive region 2221, and between the second-2 conductive region 2222 and the third conductive region 2231. The second insulating layer 232 may be formed thereon.

다양한 실시 예에서, 제1 도전성 영역(2211)과 제2-1 도전성 영역(2221) 사이에는 전위차가 형성될 수 있다. 일례로, 제1 도전성 영역(2211)과 연결되는 제1 단자(241), 및 제2-1 도전성 영역(2221)과 연결되는 제2 단자(242)에 소정의 전위차가 형성될 수 있다. 일례로, 제1 단자(241) 및 제2 단자(242) 중 어느 하나는 그라운드 영역과 연결되어 접지될 수 있고, 다른 하나는 소정의 전압이 걸릴 수 있다. In various embodiments, a potential difference may be formed between the first conductive region 2211 and the 2-1 conductive region 2221. For example, a predetermined potential difference may be formed in the first terminal 241 connected to the first conductive region 2211 and the second terminal 242 connected to the 2-1 first conductive region 2221. For example, any one of the first terminal 241 and the second terminal 242 may be connected to the ground area and grounded, and the other may take a predetermined voltage.

이에 따라, 제1 도전성 영역(2211)과 제2-1 도전성 영역(2221) 각각에는 서로 반대 극성을 가지는 전하가 형성될 수 있다. 이 때, 전하량은 일정한 전위차를 기준으로 정전 용량에 실질적으로 비례할 수 있다. 이 때, 상기 정전 용량은 제1 도전성 영역(2211) 및 제2-1 도전성 영역(2221)의 넓이에 실질적으로 비례하고, 제1 도전성 영역(2211) 및 제2-1 도전성 영역(2221) 사이의 거리에 실질적으로 반비례할 수 있다. Accordingly, charges having opposite polarities may be formed in each of the first conductive region 2211 and the second-first conductive region 2221. In this case, the amount of charge may be substantially proportional to the capacitance based on a constant potential difference. In this case, the capacitance is substantially proportional to the width of the first conductive region 2211 and the 2-1 conductive region 2221, and is between the first conductive region 2211 and the 2-1 conductive region 2221. It can be substantially inversely proportional to the distance of.

따라서, 제1 도전성 영역(2211) 및 제2-1 도전성 영역(2221)의 정전 용량을 측정함으로써, 제1 도전성 영역(2211) 및 제2-1 도전성 영역(2221) 사이에 배치된 제1 절연층(231)의 두께를 도출할 수 있다. 도출된 제1 절연층(231)의 두께를 통해 제1 배선층(221)과 제2 배선층(222) 사이에 배치되는 제1 절연층(231)의 오적층(예: 중복 적층)여부를 판단할 수 있다.Thus, by measuring the capacitance of the first conductive region 2211 and the 2-1 conductive region 2221, the first insulation disposed between the first conductive region 2211 and the 2-1 conductive region 2221. The thickness of layer 231 can be derived. Based on the derived thickness of the first insulating layer 231, it may be determined whether the first insulating layer 231 disposed between the first wiring layer 221 and the second wiring layer 222 is incorrectly stacked (eg, overlapping). Can be.

마찬가지로, 제2 배선층(222)과 제3 배선층(223) 사이에 배치된 제2 절연층(232)의 오적층 여부를 판단하기 위해, 제2-2 도전성 영역(2222) 및 제3 도전성 영역(2231) 사이에 소정의 전위차를 형성하고 정전 용량을 측정할 수 있다.Similarly, in order to determine whether or not the second insulating layer 232 disposed between the second wiring layer 222 and the third wiring layer 223 is incorrectly stacked, the second conductive region 2222 and the third conductive region ( A predetermined potential difference can be formed between the 2231 and the capacitance can be measured.

일 실시 예에 따른 인쇄 회로 기판(200)은, 복수의 배선층(220)들 각각에 형성된 도전성 영역과 이에 이웃하는 다른 배선층(220)에 형성된 대응 도전성 영역을 포함하는 검사 영역(202)을 포함하고, 도전성 영역 및 대응 도전성 영역 사이의 정전 용량을 측정함으로써, 배선층(220)들 사이에 배치된 절연층(230)의 오적층 여부를 쉽고 정확하게 판단할 수 있다.The printed circuit board 200 according to an exemplary embodiment includes an inspection region 202 including conductive regions formed in each of the plurality of wiring layers 220 and corresponding conductive regions formed in another wiring layer 220 adjacent thereto. By measuring the capacitance between the conductive region and the corresponding conductive region, it is possible to easily and accurately determine whether the insulating layer 230 disposed between the wiring layers 220 is incorrectly stacked.

어떤 실시 예에서, 검사 영역(202)은 복수의 배선층(220)들, 및 복수의 배선층(220)들 사이에 배치된 절연층(230)을 포함할 수 있다. 어느 하나의 배선층(예: 제1 배선층(221))에는 도전성 영역(예: 제1 도전성 영역(2211))이 형성되고, 상기 하나의 배선층(예: 제1 배선층(221))과 이웃하는 다른 배선층(예: 제2 배선층(222))에는 상기 도전성 영역(예: 제1 도전성 영역(2211))과 마주보는 대응 도전성 영역(예: 제2-1 도전성 영역(2221))이 형성될 수 있다. 상기 도전성 영역(예: 제1 도전성 영역(2211))은 인쇄 회로 기판(200)의 표면에 형성된 대응 단자(예: 제1 단자(241))와 비아를 통해 전기적으로 연결되고, 상기 대응 도전성 영역(예: 제2-1 도전성 영역(2221))은 인쇄 회로 기판(200)의 표면에 형성된 단자(예: 제2 단자(242))와 비아를 통해 전기적으로 연결될 수 있다. 이 때, 단자(예: 제1 단자(241)) 및 대응 단자(예: 제2 단자(242))에 소정의 전위차가 형성됨으로써, 도전성 영역(예: 제1 도전성 영역(2211))과 대응 도전성 영역(예: 제2-1 도전성 영역(2221)) 사이에 형성되는 정전 용량이 측정될 수 있다. 상기 측정된 정전 용량을 통해, 어느 하나의 배선층(예: 제1 배선층(221))과 이에 이웃하는 다른 배선층(예: 제2 배선층(222)) 사이에 적층된 절연층(예: 제1 절연층(231))의 오적층 여부를 판단할 수 있다. In some embodiments, the inspection region 202 may include a plurality of wiring layers 220 and an insulating layer 230 disposed between the plurality of wiring layers 220. A conductive region (eg, the first conductive region 2211) is formed in one wiring layer (eg, the first wiring layer 221), and the other adjacent to the one wiring layer (eg, the first wiring layer 221) is formed. In the wiring layer (eg, the second wiring layer 222), a corresponding conductive region (eg, the second-first conductive region 2221) facing the conductive region (eg, the first conductive region 2211) may be formed. . The conductive region (eg, the first conductive region 2211) is electrically connected to a corresponding terminal (eg, the first terminal 241) formed on the surface of the printed circuit board 200 through a via, and the corresponding conductive region. The second conductive region 2221 may be electrically connected to a terminal (eg, the second terminal 242) formed on the surface of the printed circuit board 200 through a via. At this time, a predetermined potential difference is formed in the terminal (eg, the first terminal 241) and the corresponding terminal (eg, the second terminal 242) to correspond to the conductive region (eg, the first conductive region 2211). The capacitance formed between the conductive regions (eg, the 2-1 conductive regions 2221) may be measured. Through the measured capacitance, an insulating layer (eg, first insulation) stacked between any one wiring layer (eg, the first wiring layer 221) and another wiring layer (eg, the second wiring layer 222) adjacent thereto. It may be determined whether the layer 231 is incorrectly stacked.

도 3은 도 1에 도시된 인쇄 회로 기판의 A-A’ 단면의 다른 예이다.3 is another example of an A-A 'cross section of the printed circuit board shown in FIG.

일 실시 예에서, 도 3을 참조하면, 인쇄 회로 기판(300)(예: 도 1의 인쇄 회로 기판(100) 또는 도 2의 인쇄 회로 기판(200))은 검사 영역(302)(예: 도 1의 검사 영역(102) 또는 도 2의 검사 영역(202)), 실장 영역(301)(예: 도 1의 실장 영역(101) 또는 도 2의 실장 영역(201)), 공통 그라운드 영역(303), 및 각 영역(301, 302, 303)에 포함되는 복수의 층을 포함할 수 있다. 복수의 층은 복수의 배선층(320)(예: 도 2의 복수의 배선층(220))들과 배선층(320)들 사이에 배치되는 절연층(330)(예: 도 2의 절연층(230))을 포함할 수 있다. 도시된 실시 예에서, 실장 영역(301)에는 하나 이상의 전기 소자(3011)가 실장된 것으로 도시되나 반드시 이에 한정되지 않으며, 하나 이상의 전기 소자(3011)가 생략될 수 있다. 일례로, 어떤 실시 예에서는 적층 검사 수행을 위해 전기 소자가 아직 실장 되지 않은 인쇄 회로 기판이 제공될 수 있다.In one embodiment, referring to FIG. 3, the printed circuit board 300 (eg, the printed circuit board 100 of FIG. 1 or the printed circuit board 200 of FIG. 2) may include an inspection area 302 (eg, FIG. Inspection area 102 of FIG. 1 or inspection area 202 of FIG. 2, mounting area 301 (eg, mounting area 101 of FIG. 1 or mounting area 201 of FIG. 2), and common ground area 303. ), And a plurality of layers included in each of the regions 301, 302, and 303. The plurality of layers may include an insulating layer 330 (eg, the insulating layer 230 of FIG. 2) disposed between the plurality of wiring layers 320 (eg, the plurality of wiring layers 220 of FIG. 2) and the wiring layers 320. ) May be included. In the illustrated embodiment, one or more electrical elements 3011 are shown mounted in the mounting region 301, but the present disclosure is not limited thereto, and one or more electrical elements 3011 may be omitted. As an example, in some embodiments, a printed circuit board on which an electrical device is not yet mounted may be provided to perform a lamination inspection.

일 실시 예에서, 실장 영역(301)에는 하나 이상의 전기 소자(3011)(예: 도 1의 하나 이상의 전기 소자(1011) 또는 도 2의 하나 이상의 전기 소자(2011))가 배치될 수 있다. 일 실시 예에서, 공통 그라운드 영역(303)은 상기 하나 이상의 전기 소자(3011) 중 적어도 일부와 전기적으로 연결될 수 있다. 공통 그라운드 영역(303)은 공통 그라운드 영역(303)에 포함된 배선층(320) 및 절연층(330)의 적어도 일부를 관통하며 제1 표면층(311)에 형성되는 제4 단자(344)를 포함할 수 있다. 제4 단자(344)는 각 배선층(320)에 포함된 배선(3012), 및/또는 그라운드 영역(3221, 3231, 3241)과 전기적으로 연결될 수 있다. In one embodiment, one or more electrical elements 3011 (eg, one or more electrical elements 1011 of FIG. 1 or one or more electrical elements 2011 of FIG. 2) may be disposed in the mounting region 301. In one embodiment, the common ground region 303 may be electrically connected to at least some of the one or more electrical elements 3011. The common ground region 303 may include a fourth layer 344 formed in the first surface layer 311 through at least a portion of the wiring layer 320 and the insulating layer 330 included in the common ground region 303. Can be. The fourth terminal 344 may be electrically connected to the wiring 3012 included in each wiring layer 320, and / or the ground regions 3221, 3231, and 3241.

일 실시 예에서, 검사 영역(302)에 포함되는 제1 배선층(321)에는 제1 도전성 영역(3211)을 포함할 수 있다. 제1 도전성 영역(3211)은 제1 표면층에 형성된 제1 단자(341)와 비아를 통해 전기적으로 연결될 수 있다. 제1 도전성 영역(3211)은 앞서 도 2에서 설명한 바와 같이, 실장 영역(301)에 포함된 배선들 및 제1 배선층(321)을 관통하는 다른 비아들과 절연되는 전기적으로 고립된 영역일 수 있다.In an embodiment, the first wiring layer 321 included in the inspection region 302 may include a first conductive region 3211. The first conductive region 3211 may be electrically connected to the first terminal 341 formed on the first surface layer through the via. As described above with reference to FIG. 2, the first conductive region 3211 may be an electrically isolated region insulated from the wirings included in the mounting region 301 and other vias penetrating through the first wiring layer 321. .

도 3를 참조하면, 검사 영역에 포함되는 제2 배선층(322)에는 제2 도전성 영역(3222) 및 제1 도전성 영역(3211)과 마주보는 제1 그라운드 영역(3221)을 포함할 수 있다. 제2 도전성 영역(3222)은 인쇄 회로 기판(300)의 제1 표면층(311)에 형성된 제2 단자(342)와 비아를 통해 전기적으로 연결될 수 있다. 제2 도전성 영역(3222)은 앞서 도 2에서 설명한 바와 같이 실장 영역(301)에 포함된 배선들, 제2 배선층(322)을 관통하는 다른 비아들, 및 제1 그라운드 영역(3221)과 전기적으로 절연되는 전기적으로 고립된 영역일 수 있다. 한편, 제1 그라운드 영역(3221)은 인쇄 회로 기판(300)의 공통 그라운드 영역(303)과 전기적으로 연결될 수 있다. 공통 그라운드 영역(303)은 실장 영역(301)에 배치된 하나 이상의 전기 소자(3011)가 접지되는 영역일 수 있다.Referring to FIG. 3, the second wiring layer 322 included in the inspection region may include a second conductive region 3222 and a first ground region 3221 facing the first conductive region 3211. The second conductive region 3222 may be electrically connected to the second terminal 342 formed on the first surface layer 311 of the printed circuit board 300 through the via. As described above with reference to FIG. 2, the second conductive region 3222 is electrically connected to the wirings included in the mounting region 301, other vias penetrating through the second wiring layer 322, and the first ground region 3221. It may be an electrically isolated area that is insulated. Meanwhile, the first ground area 3221 may be electrically connected to the common ground area 303 of the printed circuit board 300. The common ground area 303 may be an area in which one or more electrical elements 3011 disposed in the mounting area 301 are grounded.

도 3를 참조하면, 검사 영역에 포함되는 제3 배선층(323)에는 제3 도전성 영역(3232), 및 제2 도전성 영역(3222)과 마주보는 제2 그라운드 영역(3231)을 포함할 수 있다. 제3 도전성 영역(3232)은 인쇄 회로 기판(300)의 제1 표면층(311)에 형성된 제3 단자(343)와 비아를 통해 전기적으로 연결될 수 있다. 제3 도전성 영역(3232)은 앞서 도 2에서 설명한 바와 같이 실장 영역(301)에 포함된 배선들, 및 제2 그라운드 영역(3231)과 전기적으로 절연되는 전기적으로 고립된 영역일 수 있다. 한편, 제2 그라운드 영역(3231)은 인쇄 회로 기판(300)의 공통 그라운드 영역(303)과 전기적으로 연결될 수 있다. 공통 그라운드 영역(303)은 실장 영역(301)에 배치된 하나 이상의 전기 소자(3011)가 접지되는 영역일 수 있다.Referring to FIG. 3, the third wiring layer 323 included in the inspection region may include a third conductive region 3322 and a second ground region 3321 facing the second conductive region 3222. The third conductive region 3322 may be electrically connected to the third terminal 343 formed on the first surface layer 311 of the printed circuit board 300 through the via. As described above with reference to FIG. 2, the third conductive region 3332 may be wirings included in the mounting region 301 and an electrically isolated region electrically insulated from the second ground region 3231. Meanwhile, the second ground area 3231 may be electrically connected to the common ground area 303 of the printed circuit board 300. The common ground area 303 may be an area in which one or more electrical elements 3011 disposed in the mounting area 301 are grounded.

도시된 실시 예에서, 단자들(341, 342, 343, 344)은 제1 표면층(311)에 형성된 것으로 도시되나, 반드시 이에 한정될 것은 아니며, 어떤 실시 예에서는 단자들(341, 342, 343, 344)이 생략되고 단자들(341, 342, 343, 344)과 연결된 비아들이 제1 표면층(211)까지 관통하여 제1 표면층(211)으로 노출될 수 있다.In the illustrated embodiment, the terminals 341, 342, 343, 344 are shown as being formed in the first surface layer 311, but are not necessarily limited thereto, and in some embodiments, the terminals 341, 342, 343, 344 may be omitted and vias connected to the terminals 341, 342, 343, and 344 may penetrate through the first surface layer 211 and be exposed to the first surface layer 211.

도 3를 참조하면, 제4 배선층(324)에는 제3 도전성 영역(3232)과 마주보는 제3 그라운드 영역(3241)을 포함할 수 있다. 제3 그라운드 영역(3241)은 인쇄 회로 기판(300)의 공통 그라운드 영역(303)과 전기적으로 연결될 수 있다. 공통 그라운드 영역(303)은 실장 영역(301)에 배치된 하나 이상의 전기 소자(3011)가 접지되는 영역일 수 있다.Referring to FIG. 3, the fourth wiring layer 324 may include a third ground region 3321 facing the third conductive region 3322. The third ground area 3241 may be electrically connected to the common ground area 303 of the printed circuit board 300. The common ground area 303 may be an area in which one or more electrical elements 3011 disposed in the mounting area 301 are grounded.

다시 말해, 제1 그라운드 영역(3221), 제2 그라운드 영역(3231), 및 제3 그라운드 영역(3241)은 하나 이상의 전기 소자가 접지되는 공통 그라운드 영역(304)과 전기적으로 연결될 수 있다.In other words, the first ground area 3221, the second ground area 3231, and the third ground area 3241 may be electrically connected to the common ground area 304 where one or more electrical devices are grounded.

일 실시 예에서, 제1 도전성 영역(3211)과 제1 그라운드 영역(3221) 사이에는 제1 절연층(331)이 배치될 수 있다. 제1 절연층(331)의 두께는 제1 배선층(321)과 제2 배선층(322) 사이에 적층되는 절연층(330)의 개수와 관련될 수 있다. 제1 도전성 영역(3211)에는 소정의 전압이 인가될 수 있다. 제1 도전성 영역(3211)과 제1 그라운드 영역(3221)이 형성하는 정전 용량은 제1 도전성 영역(3211)과 제1 그라운드 영역(3221)의 넓이가 일정할 때, 두 영역 사이의 거리에 실질적으로 반비례할 수 있다. 따라서, 측정된 정전 용량을 통해 제1 절연층(331)의 중복 적층 여부가 판단될 수 있다.In an embodiment, the first insulating layer 331 may be disposed between the first conductive region 3211 and the first ground region 3221. The thickness of the first insulating layer 331 may be related to the number of insulating layers 330 stacked between the first wiring layer 321 and the second wiring layer 322. A predetermined voltage may be applied to the first conductive region 3211. The capacitance formed by the first conductive region 3211 and the first ground region 3221 is substantially equal to the distance between the two regions when the area of the first conductive region 3211 and the first ground region 3221 is constant. Can be inversely proportional. Therefore, it may be determined whether the first insulating layer 331 is overlapped based on the measured capacitance.

일 실시 예에서, 제2 도전성 영역(3222)과 제2 그라운드 영역(3231) 사이에는 제2 절연층(332)이 배치될 수 있다. 제2 절연층(332)의 두께는 제2 배선층(322)과 제3 배선층(323) 사이에 적층되는 절연층(330)의 개수와 관련될 수 있다. 제2 도전성 영역(3222)에는 소정의 전압이 인가될 수 있다. 제2 도전성 영역(3222)과 제2 그라운드 영역(3231)이 형성하는 정전 용량은 제2 도전성 영역(3222)과 제2 그라운드 영역(3231)의 넓이가 일정할 때, 두 영역 사이의 거리에 실질적으로 반비례할 수 있다. 따라서, 측정된 정전 용량을 통해 제2 절연층(332)의 중복 적층 여부가 판단될 수 있다.In an embodiment, a second insulating layer 332 may be disposed between the second conductive region 3222 and the second ground region 3321. The thickness of the second insulating layer 332 may be related to the number of insulating layers 330 stacked between the second wiring layer 322 and the third wiring layer 323. A predetermined voltage may be applied to the second conductive region 3222. The capacitance formed by the second conductive region 3222 and the second ground region 3321 is substantially equal to the distance between the two regions when the area of the second conductive region 3222 and the second ground region 3321 is constant. Can be inversely proportional. Therefore, it may be determined whether the second insulating layer 332 is stacked on the basis of the measured capacitance.

일 실시 예에서, 제3 도전성 영역(3232)과 제3 그라운드 영역(3241) 사이에는 제3 절연층(333)이 배치될 수 있다. 제3 절연층(333)의 두께는 제3 배선층(323)과 제4 배선층(324) 사이에 적층되는 절연층(330)의 개수와 관련될 수 있다. 제3 도전성 영역(3232)에는 소정의 전압이 인가될 수 있다. 제3 도전성 영역(3232)과 제3 그라운드 영역(3241)이 형성하는 정전 용량은 제3 도전성 영역(3232)과 제3 그라운드 영역(3241)의 넓이가 일정할 때, 두 영역 사이의 거리에 실질적으로 반비례할 수 있다. 따라서, 측정된 정전 용량을 통해 제3 절연층(333)의 중복 적층 여부가 판단될 수 있다.In an embodiment, a third insulating layer 333 may be disposed between the third conductive region 3322 and the third ground region 3241. The thickness of the third insulating layer 333 may be related to the number of insulating layers 330 stacked between the third wiring layer 323 and the fourth wiring layer 324. A predetermined voltage may be applied to the third conductive region 3322. The capacitance formed by the third conductive region 3322 and the third ground region 3241 is substantially equal to the distance between the two regions when the area of the third conductive region 3322 and the third ground region 3321 is constant. Can be inversely proportional. Therefore, it may be determined whether the third insulating layer 333 is stacked on the basis of the measured capacitance.

도 4는 다른 실시 예에 따른 안테나 모듈이다.4 is an antenna module according to another embodiment.

도 4를 참조하면, 안테나 모듈(400)은 제1 RF 신호를 방사하는 하나 이상의 제1 안테나(410)(예: 패치 안테나), 제2 RF 신호를 방사하는 하나 이상의 제2 안테나(420)(예: 다이폴 안테나)를 포함하는 인쇄 회로 기판(401)을 포함할 수 있다. Referring to FIG. 4, the antenna module 400 may include one or more first antennas 410 (eg, patch antennas) for emitting a first RF signal, and one or more second antennas 420 (for radiating a second RF signal) ( For example, it may include a printed circuit board 401 including a dipole antenna.

다양한 실시 예에서, 상기 제1 안테나(410) 및 상기 제2 안테나(420)는 인쇄 회로 기판(401)에 포함된 복수의 층에 도전성 패턴으로 인쇄될 수 있다. 제1 안테나(410)는 복수의 층에 형성될 수 있으며, 복수의 제1 안테나(410)들 각각은 사이에 배치된 절연층(예: 도 2의 절연층(230) 또는 도 3의 절연층(330))에 의해 서로 절연될 수 있다. 한편, 제2 안테나(420)는 제1 안테나(410)와 절연될 수 있다. 제2 안테나(420)는 제1 안테나(410)와 다른 층에 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며 제1 안테나(410)와 절연되는 상태로 동일한 층에 형성될 수 있다.In various embodiments, the first antenna 410 and the second antenna 420 may be printed in a conductive pattern on a plurality of layers included in the printed circuit board 401. The first antenna 410 may be formed in a plurality of layers, and each of the plurality of first antennas 410 may be an insulating layer disposed between (eg, the insulating layer 230 of FIG. 2 or the insulating layer of FIG. 3). 330) may be insulated from each other. Meanwhile, the second antenna 420 may be insulated from the first antenna 410. The second antenna 420 may be formed on a different layer from the first antenna 410, but is not necessarily limited thereto and may be formed on the same layer in a state of being insulated from the first antenna 410.

상기 제1 안테나(410) 및 제2 안테나(420)는 5G(5th generation) 주파수 대역(예: 약 20GHz 내지 100GHz)의 신호를 통해 외부 전자 장치 또는 기지국과 통신할 수 있다. The first antenna 410 and the second antenna 420 may communicate with an external electronic device or a base station through a 5G generation frequency band (for example, about 20 GHz to 100 GHz).

도 4를 참조하면, 안테나 모듈(400)은 검사 영역(402)을 더 포함할 수 있다. 검사 영역(402)은 제1 안테나(410)의 주변부 또는 안테나 모듈(400)의 표면의 가장자리에 형성될 수 있으며, 검사 영역(402)에는 안테나 모듈(400)의 표면에 형성된 단자들(예: 도 2의 단자들(241, 242, 243, 244) 또는 도 3의 단자들(341, 342, 343, 344))을 포함할 수 있다.Referring to FIG. 4, the antenna module 400 may further include an inspection area 402. The inspection region 402 may be formed at the periphery of the first antenna 410 or at the edge of the surface of the antenna module 400, and the inspection region 402 may include terminals formed on the surface of the antenna module 400 (eg, Terminals 241, 242, 243 and 244 of FIG. 2 or terminals 341, 342, 343 and 344 of FIG. 3).

도 5는 도 4에 도시된 안테나 모듈의 A-A’단면도이다.FIG. 5 is a cross-sectional view taken along line A-A 'of the antenna module shown in FIG.

도 5을 참조하면, 안테나 모듈(500)(예: 도 4의 안테나 모듈(400))은 적어도 일부에 제1 안테나(예: 도 4의 제1 안테나(410))가 형성되는 방사 영역(501), 방사 영역(501) 주변부의 검사 영역(502)(예: 도 4의 검사 영역(402)), 및 방사 영역(501)과 검사 영역(502)에 포함되는 복수의 층 구조(520, 530)를 포함하는 인쇄 회로 기판(503)(예: 도 4의 인쇄 회로 기판(401))일 수 있다. Referring to FIG. 5, the antenna module 500 (eg, the antenna module 400 of FIG. 4) has a radiation region 501 in which a first antenna (eg, the first antenna 410 of FIG. 4) is formed at least in part. ), An inspection region 502 (eg, inspection region 402 of FIG. 4) around the radiation region 501, and a plurality of layer structures 520, 530 included in the radiation region 501 and the inspection region 502. ) May be a printed circuit board 503 (eg, the printed circuit board 401 of FIG. 4).

어떤 실시 예에서, 안테나 모듈(500)은 도 1 내지 도 3에 도시된 인쇄 회로 기판(100, 200, 300) 중 어느 하나를 포함할 수 있다.In some embodiments, the antenna module 500 may include any one of the printed circuit boards 100, 200, 300 shown in FIGS. 1 to 3.

다른 실시 예에서, 복수의 층 구조는 복수의 방사층(520)들 및 절연층(530)들을 포함할 수 있다. 여기서, 방사층(520)들은 도 2에 도시된 배선층(220)으로 참조될 수 있으며, 절연층(530)들은 도 2에 도시된 절연층(230)으로 참조될 수 있다.In another embodiment, the plurality of layer structures may include a plurality of emission layers 520 and insulating layers 530. Here, the emission layers 520 may be referred to as the wiring layer 220 illustrated in FIG. 2, and the insulation layers 530 may be referred to as the insulation layer 230 illustrated in FIG. 2.

안테나 모듈(500)의 제1 면을 형성하는 제1 표면층(511), 제1 표면층(511) 아래에 배치되는 제1 방사층(521), 제1 방사층(521) 아래에 배치되는 제2 방사층(522), 제2 방사층(522) 아래에 배치되는 제3 방사층(523), 및 제3 방사층(523) 아래에 배치되는 제4 방사층(524)을 포함할 수 있다. 복수의 층 구조는 제1 방사층(521)과 제2 방사층(522) 사이에 배치되는 제1 절연층(531), 제2 방사층(522)과 제3 방사층(523) 사이에 배치되는 제2 절연층(532), 및 제3 방사층(523)과 제4 방사층(524) 사이에 배치되는 제3 절연층(533)을 포함할 수 있다. 어떤 실시 예에서, 제1 표면층(511) 및 제2 표면층(512)은 절연층에 더 포함되고, 복수의 층 구조는 복수의 방사층(520)들이 절연층들(511, 512, 530) 사이에 배치될 수 있다.The first surface layer 511 forming the first surface of the antenna module 500, the first radiation layer 521 disposed under the first surface layer 511, and the second radiation layer 521 disposed under the first surface layer 511. The emission layer 522, a third emission layer 523 disposed under the second emission layer 522, and a fourth emission layer 524 disposed under the third emission layer 523 may be included. The plurality of layer structures are disposed between the first insulating layer 531, the second emitting layer 522, and the third emitting layer 523 disposed between the first emitting layer 521 and the second emitting layer 522. The second insulating layer 532, and the third insulating layer 533 disposed between the third and fourth radiating layers 523 and 524 may be included. In some embodiments, the first surface layer 511 and the second surface layer 512 are further included in an insulating layer, wherein the plurality of layer structures include a plurality of emission layers 520 between the insulating layers 511, 512, 530. Can be placed in.

다른 실시 예에서, 방사 영역(501)에 포함된 상기 방사층(520)들 중 적어도 하나는 통신 회로(550)와 전기적으로 연결되는 제1 방사 패치(570)를 포함할 수 있으며, 나머지는 제2 방사 패치(560)(예: 더미 패치)를 포함할 수 있다. 제2 방사 패치(560)는 제1 방사 패치(570)로부터 방사된 전파를 2차적으로 방사할 수 있다. 일례로, 제2 방사 패치(560)는 제1 방사 패치(570)에서 방사되는 신호의 주파수 대역(예: 제1 주파수 대역)을 이웃하는 주파수 대역(예: 제2 주파수 대역)으로 변경(shift)시키고 신호를 다시 방사할 수 있다. 이로써, 안테나 모듈(500)의 대역폭은 제1 주파수 대역 및 제2 주파수 대역을 포함하는 대역으로 증가할 수 있다. In another embodiment, at least one of the radiation layers 520 included in the radiation region 501 may include a first radiation patch 570 that is electrically connected to the communication circuit 550, and the rest of the radiation layers 520 may include a first radiation patch 570. And may include two spinning patches 560 (eg, dummy patches). The second radiation patch 560 can secondaryly radiate radio waves emitted from the first radiation patch 570. In one example, the second radiation patch 560 shifts the frequency band (eg, the first frequency band) of the signal emitted from the first radiation patch 570 to a neighboring frequency band (eg, the second frequency band). And emit the signal again. As a result, the bandwidth of the antenna module 500 may increase to a band including the first frequency band and the second frequency band.

다른 실시 예에서, 제1 방사 패치(570) 및 제2 방사 패치(560)는 전도성 소재(예: 구리)로 구현될 수 있다. 제2 방사 패치(560)는 하나 이상으로 이루어질 수 있으며, 제1 방사 패치(570)의 위 및/또는 아래에 배치될 수 있다. 제2 방사 패치(560)는 제1 방사 패치(570)의 적어도 일부와 대응되는 영역에 배치될 수 있다.In another embodiment, the first radiation patch 570 and the second radiation patch 560 may be implemented with a conductive material (eg, copper). The second spinning patch 560 can be made of one or more and can be disposed above and / or below the first spinning patch 570. The second radiation patch 560 may be disposed in an area corresponding to at least a portion of the first radiation patch 570.

도시된 실시 예에서, 제3 방사층(523)은 제1 방사 패치(570)를 포함할 수 있으며, 제1 방사층(521), 제2 방사층(522), 및 제4 방사층(524)은 제2 방사 패치(560)를 포함할 수 있다. 제1 방사 패치(570)는 안테나 모듈(500)의 제2 표면층(512)에 배치된 통신 회로(550)와 급전 회로를 통해 전기적으로 연결될 수 있다. 도 5를 참조하면, 제1 방사 패치(570)는 제3 방사층(523)에 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며 다른 방사층(520)들 중 적어도 하나에 형성될 수 있다.In the illustrated embodiment, the third emissive layer 523 can include a first emissive patch 570, the first emissive layer 521, the second emissive layer 522, and the fourth emissive layer 524. ) May include a second spinning patch 560. The first radiation patch 570 may be electrically connected to the communication circuit 550 disposed on the second surface layer 512 of the antenna module 500 through a power supply circuit. Referring to FIG. 5, the first radiation patch 570 may be formed in the third emission layer 523, but is not limited thereto and may be formed in at least one of the other emission layers 520.

다른 실시 예에서, 제1 안테나 및 제2 안테나는 급전 라인(552)을 통해 통신 회로(550)와 전기적으로 연결될 수 있다. 통신 회로(550)는 상기 급전 라인(552)에 전류를 인가하여 상기 급전 라인(552)으로부터 제1 안테나 및/또는 제2 안테나까지 형성되는 전기적 경로에 기초하여 지정된 주파수 대역(예: 약 28 GHz)의 신호를 송/수신할 수 있다.In another embodiment, the first antenna and the second antenna may be electrically connected to the communication circuit 550 through the feed line 552. The communication circuit 550 applies a current to the feed line 552 to designate a specified frequency band (eg, about 28 GHz) based on an electrical path formed from the feed line 552 to a first antenna and / or a second antenna. ) Signal can be sent / received.

다른 실시 예에서, 검사 영역(502)에 포함된 제1 방사층(521)에는 제1 도전성 영역(5211)이 형성될 수 있다. 제1 도전성 영역(5211)은 제1 표면층(511)에 형성된 제1 단자(541)와 비아를 통해 전기적으로 연결될 수 있다. 제1 도전성 영역(5211)은 방사 패치들(561, 562), 통신 회로(550), 급전 라인(552), 및 제1 방사층(521)을 관통하는 다른 비아들과 전기적으로 절연되는 고립된 영역일 수 있다.In another embodiment, a first conductive region 5211 may be formed in the first emission layer 521 included in the inspection region 502. The first conductive region 5211 may be electrically connected to the first terminal 541 formed in the first surface layer 511 through the via. The first conductive region 5211 is insulated from and electrically isolated from the radiation patches 561, 562, the communication circuit 550, the feed line 552, and other vias through the first emissive layer 521. It may be an area.

다른 실시 예에서, 검사 영역(502)에 포함된 제2 방사층(522)에는 제2-1 도전성 영역(5221) 및 제2-2 도전성 영역(5222)이 형성될 수 있다. 제2-1 도전성 영역(5221)은 제1 도전성 영역(5211)과 마주보도록 형성되고, 제2 단자(542)와 비아를 통해 전기적으로 연결될 수 있다. 제2-2 도전성 영역(5222)은 제2-1 도전성 영역(5221)과 절연되고, 제3 단자(543)와 비아를 통해 전기적으로 연결될 수 있다. 제2-1 도전성 영역(5221) 및 제2-2 도전성 영역(5222) 각각은 제2 방사층(522)을 관통하는 다른 단자들, 방사 패치들(561, 562), 및 급전 라인(552)과 절연되는 전기적으로 고립된 영역일 수 있다. In another embodiment, the 2-1 th conductive region 5221 and the 2-2 conductive region 5222 may be formed in the second emission layer 522 included in the inspection region 502. The second-first conductive region 5121 may be formed to face the first conductive region 5211, and may be electrically connected to the second terminal 542 through a via. The second-second conductive region 5222 may be insulated from the second-first conductive region 5221, and may be electrically connected to the third terminal 543 through the via. Each of the 2-1 conductive region 5221 and the 2-2 conductive region 5222 may have different terminals, radiation patches 561 and 562, and a feed line 552 passing through the second emission layer 522. It may be an electrically isolated area insulated from it.

다른 실시 예에서, 검사 영역(502)에 포함된 제3 방사층(523)에는 제3-1 도전성 영역(5231) 및 제3-2 도전성 영역(5232)이 형성될 수 있다. 제3-1 도전성 영역(5231)은 제2-2 도전성 영역(5222)과 마주보도록 형성되고, 제4 단자(544)와 비아를 통해 전기적으로 연결될 수 있다. 제3-2 도전성 영역(5232)은 제3-1 도전성 영역(5231)과 절연되고, 제5 단자(545)와 비아를 통해 전기적으로 연결될 수 있다. 제3-1 도전성 영역(5231) 및 제3-2 도전성 영역(5232) 각각은 제3 방사층(523)을 관통하는 다른 비아들, 방사 패치들(561, 562), 및 급전 라인(552)과 절연되는 전기적으로 고립된 영역일 수 있다. In another embodiment, a 3-1 conductive region 5231 and a 3-2 conductive region 5302 may be formed in the third emission layer 523 included in the inspection region 502. The 3-1 conductive region 5231 may be formed to face the 2-2 conductive region 5222 and may be electrically connected to the fourth terminal 544 through the via. The third-second conductive region 5302 may be insulated from the third-first conductive region 5231, and may be electrically connected to the fifth terminal 545 through the via. Each of the 3-1 conductive region 5231 and the 3-2 conductive region 5252 may be formed by the other vias, the radiation patches 561 and 562, and the feed line 552 passing through the third radiation layer 523. It may be an electrically isolated area insulated from it.

다른 실시 예에서, 검사 영역(502)에 포함된 제4 방사층(524)에는 제4 도전성 영역(5241)이 형성될 수 있다. 제4 도전성 영역(5241)은 제6 단자(546)와 비아를 통해 전기적으로 연결될 수 있다. 제4 도전성 영역(5241)은 방사 패치들(561, 562), 및 급전 라인(552)과 절연되는 전기적으로 고립된 영역일 수 있다. In another embodiment, a fourth conductive region 5231 may be formed in the fourth emission layer 524 included in the inspection region 502. The fourth conductive region 5231 may be electrically connected to the sixth terminal 546 through the via. The fourth conductive region 5231 can be an electrically isolated region insulated from the radiation patches 561, 562, and the feed line 552.

정리하면, 검사 영역(502)에 포함된 각 방사층(520)에 형성된 도전성 영역들 각각은 대응되는 비아를 제외하고 다른 구성 요소와 전기적으로 절연된 영역일 수 있다. 또한, 상기 비아들은 제1 표면층(511)에 형성된 각 단자들(541, 542, 543, 544, 545, 546)까지 연장될 수 있다.In summary, each of the conductive regions formed in each of the emission layers 520 included in the inspection region 502 may be a region electrically insulated from other components except for corresponding vias. In addition, the vias may extend to respective terminals 541, 542, 543, 544, 545, and 546 formed in the first surface layer 511.

도시된 실시 예에서, 각 단자들(541, 542, 543, 544, 545, 546)은 비아들을 통해 도전성 영역들(5211, 5221, 5222, 5231, 5232, 5241)과 연결되는 것으로 도시되나, 반드시 이에 한정될 것은 아니다. 일례로 제1 표면층(511)에 형성된 단자들(541, 542, 543, 544, 545, 546)이 생략되고 비아들이 제1 표면층(511)까지 관통하여 노출됨으로써 단자로 기능할 수 있다.In the illustrated embodiment, each terminal 541, 542, 543, 544, 545, 546 is shown as being connected to conductive regions 5211, 5221, 5222, 5231, 5232, 5241 through vias, but not necessarily. It is not limited to this. For example, the terminals 541, 542, 543, 544, 545, and 546 formed in the first surface layer 511 may be omitted, and the vias may be exposed through the first surface layer 511 to function as terminals.

다른 실시 예에서, 절연층(530)은 제1 방사층(521)과 제2 방사층(522) 사이에 배치되는 제1 절연층(531), 제2 방사층(522)과 제3 방사층(523) 사이에 배치되는 제2 절연층(532), 및 제3 방사층(523)과 제4 방사층(524) 사이에 배치되는 제3 절연층(533)을 포함할 수 있다. 검사 영역(502)에 포함된 각 절연층(530)에는 적어도 하나의 단자가 형성될 수 있다. In another embodiment, the insulating layer 530 may include a first insulating layer 531, a second emitting layer 522, and a third emitting layer disposed between the first emitting layer 521 and the second emitting layer 522. The second insulating layer 532 disposed between the 523 and the third insulating layer 533 disposed between the third emission layer 523 and the fourth emission layer 524 may be included. At least one terminal may be formed in each insulating layer 530 included in the inspection area 502.

다른 실시 예에서, 급전 라인(552)은 제1 방사 패치(570)와 통신 회로(550)를 전기적으로 연결할 수 있다. 급전 라인(552)은 적어도 하나의 절연층(530) 또는 방사층(520)을 관통할 수 있다. 급전 라인(552)의 적어도 일부는 비아를 통해 연장될 수 있다.In another embodiment, the feed line 552 may electrically connect the first radiation patch 570 and the communication circuit 550. The feed line 552 may pass through at least one insulating layer 530 or an emission layer 520. At least a portion of the feed line 552 may extend through the via.

다른 실시 예에서, 어느 하나의 도전성 영역, 및 이와 마주보는 다른 도전성 영역 사이에 형성되는 정전 용량은 그 사이에 배치되는 절연층(530)의 두께와 관련될 수 있다. 일례로, 정전 용량 C는, 도전성 영역의 넓이, 및 절연층(530)의 유전율에 실질적으로 비례하고, 도전성 영역 사이의 거리에 실질적으로 반비례 할 수 있다. 이를 위해, 안테나 모듈(500)의 표면에 형성된 단자들 중 일부에 소정의 전압을 인가할 수 있다. 절연층(530)의 유전율이 일정하고 도전성 영역의 넓이가 일정할 때, 상기 측정된 정전 용량을 통해, 도전성 영역 사이의 거리, 즉 방사층(520) 사이에 배치된 절연층(530)의 두께가 측정될 수 있으며, 이를 통해, 절연층(530)의 오적층(예: 중복 적층) 여부를 쉽게 판단할 수 있다. In other embodiments, the capacitance formed between one conductive region and another conductive region facing it may be related to the thickness of the insulating layer 530 disposed therebetween. For example, the capacitance C may be substantially proportional to the width of the conductive region and the dielectric constant of the insulating layer 530, and may be substantially inversely proportional to the distance between the conductive regions. To this end, a predetermined voltage may be applied to some of the terminals formed on the surface of the antenna module 500. When the dielectric constant of the insulating layer 530 is constant and the area of the conductive region is constant, through the measured capacitance, the distance between the conductive regions, that is, the thickness of the insulating layer 530 disposed between the emission layers 520. Can be measured, and through this, it can be easily determined whether the insulating layer 530 is stacked (eg, overlapping).

특히, 5G 안테나 모듈에 있어서, 방사 패치들(561, 562) 사이에 배치된 절연층(530)의 유전율에 따라 송수신 가능한 주파수 대역이 결정될 수 있다. 이 때, 절연층(530)이 중복 적층되는 경우 원하는 주파수 대역에서 동작할 수 없는 문제가 있다. 따라서, 다른 실시 예에 따른 안테나 모듈(500)은, 절연층(530)의 중복 적층 검사가 수행되는 검사 영역(502)을 포함할 수 있다.In particular, in the 5G antenna module, a frequency band that can be transmitted and received may be determined according to the dielectric constant of the insulating layer 530 disposed between the radiation patches 561 and 562. In this case, when the insulating layers 530 are stacked in a stack, there is a problem in that it cannot operate in a desired frequency band. Therefore, the antenna module 500 according to another exemplary embodiment may include an inspection region 502 in which an overlapping inspection of the insulating layer 530 is performed.

일례로, 제1 방사층(521)과 제2 방사층(522) 사이에 배치된 제1 절연층(531)의 중복 적층 여부는, 제1 단자(541)와 제2 단자(542)에 소정의 전압을 인가하고 서로 마주보는 제1 도전성 영역(5211)과 제2-1 도전성 영역(5221) 사이의 정전 용량을 측정함으로써 판단될 수 있다.For example, whether or not the first insulating layer 531 disposed between the first emission layer 521 and the second emission layer 522 is overlapped may be determined in the first terminal 541 and the second terminal 542. It can be determined by applying a voltage of and measuring the capacitance between the first conductive region 5211 and the 2-1 conductive region 5121 facing each other.

마찬가지로, 제2 방사층(522)과 제3 방사층(523) 사이에 배치된 제2 절연층(532)의 중복 적층 여부는, 제3 단자(543)와 제4 단자(544)에 소정의 전압을 인가하고 서로 마주보는 제2-2 도전성 영역(5222)과 제3-1 도전성 영역(5231) 사이의 정전 용량을 측정함으로써 판단될 수 있다.Similarly, whether or not the second insulating layer 532 disposed between the second radiation layer 522 and the third radiation layer 523 is overlapped is determined by the third terminal 543 and the fourth terminal 544. It may be determined by measuring a capacitance between the 2-2 conductive region 5222 and the 3-1 conductive region 5231 facing each other with a voltage applied thereto.

마찬가지로, 제3 방사층(523)과 제4 방사층(524) 사이에 배치된 제3 절연층(533)의 중복 적층 여부는, 제5 단자(545)와 제6 단자(546)에 소정의 전압을 인가하고 서로 마주보는 제3-2 도전성 영역(5232)과 제4 도전성 영역(5241) 사이의 정전 용량을 측정함으로써 판단될 수 있다.Similarly, whether or not the third insulating layer 533 disposed between the third radiation layer 523 and the fourth radiation layer 524 is overlapped is determined by the fifth terminal 545 and the sixth terminal 546. It may be determined by measuring a capacitance between the third conductive region 5252 and the fourth conductive region 5231 facing each other and applying a voltage.

다양한 실시 예에서, 제1 단자(541) 및 제2 단자(542) 중 어느 하나는 접지될 수 있고 다른 하나에는 소정의 전압이 인가될 수 있다. 제3 단자(543) 및 제4 단자(544) 중 어느 하나는 접지될 수 있고 다른 하나에는 소정의 전압이 인가될 수 있다. 제5 단자(545) 및 제6 단자(546) 중 어느 하나는 접지될 수 있고 다른 하나에는 소정의 전압이 인가될 수 있다.In various embodiments, either one of the first terminal 541 and the second terminal 542 may be grounded, and a predetermined voltage may be applied to the other. One of the third terminal 543 and the fourth terminal 544 may be grounded, and a predetermined voltage may be applied to the other. One of the fifth terminal 545 and the sixth terminal 546 may be grounded, and a predetermined voltage may be applied to the other.

도 6은 다양한 실시 예에서, 하나 이상의 서브 인쇄 회로 기판을 포함하는 인쇄 회로 기판의 평면도이다. 여기서 서브 인쇄 회로 기판(610)은, 도 1 내지 도 5의 인쇄 회로 기판(100, 200, 300, 401, 또는 503)으로 참조될 수 있다.6 is a top view of a printed circuit board including one or more sub printed circuit boards in various embodiments. Here, the sub printed circuit board 610 may be referred to as the printed circuit board 100, 200, 300, 401, or 503 of FIGS. 1 to 5.

도 6을 참조하면, 인쇄 회로 기판(600)은 인쇄 회로 기판(600)의 중심부에 형성되는 실장 영역(601)(예: 도 1 내지 도 3의 실장 영역(101, 201, 301))을 포함할 수 있다. 실장 영역(601)에는 하나 이상의 서브 인쇄 회로 기판(610)이 배치될 수 있다. 상기 하나 이상의 서브 인쇄 회로 기판(610)은 실장 영역(601)에서 배열될 수 있다. 상기 하나 이상의 서브 인쇄 회로 기판(610)은 모두 동일한 기판이거나, 또는 서로 다른 기판일 수 있다.Referring to FIG. 6, the printed circuit board 600 includes a mounting region 601 (for example, the mounting regions 101, 201, and 301 of FIGS. 1 to 3) formed at the center of the printed circuit board 600. can do. One or more sub-printed circuit boards 610 may be disposed in the mounting area 601. The one or more sub printed circuit boards 610 may be arranged in the mounting area 601. The one or more sub printed circuit boards 610 may all be the same substrate or different substrates.

도 6을 참조하면, 실장 영역(601)은 서브 인쇄 회로 기판(610) 각각을 둘러싸는 개구 영역(617) 및 개구 영역(617)을 가로지르는 하나 이상의 브릿지(618)를 더 포함할 수 있다. 브릿지(618)는 서브 인쇄 회로 기판(610)과 서브 인쇄 회로 기판(610) 주변부의 실장 영역(601)을 연결하며, 서브 인쇄 회로 기판(610)은 브릿지(618)에 의해 인쇄 회로 기판(600)에 지지될 수 있다. Referring to FIG. 6, the mounting area 601 may further include an opening area 617 surrounding each of the sub printed circuit boards 610 and one or more bridges 618 across the opening area 617. The bridge 618 connects the sub printed circuit board 610 and the mounting area 601 around the sub printed circuit board 610, and the sub printed circuit board 610 is connected to the printed circuit board 600 by the bridge 618. Can be supported).

상기 하나 이상의 브릿지(618)는 서브 인쇄 회로 기판(610)의 테두리를 따라 소정의 간격만큼 이격되어 형성될 수 있다. 서브 인쇄 회로 기판(610) 각각은 실장 영역(601)과 연결된 브릿지(618)가 절단됨으로써, 인쇄 회로 기판(600)으로부터 분리될 수 있다.The one or more bridges 618 may be formed to be spaced apart by a predetermined interval along the edge of the sub printed circuit board 610. Each of the sub printed circuit boards 610 may be separated from the printed circuit board 600 by cutting the bridge 618 connected to the mounting area 601.

다양한 실시 예에서, 검사 영역은 인쇄 회로 기판(600)의 실장 영역(601)의 주변부의 적어도 일부에 형성되는 제1 검사 영역(602), 및/또는 실장 영역(601)에 포함되는 하나 이상의 서브 인쇄 회로 기판(610) 각각의 주변부의 적어도 일부에 형성되는 제2 검사 영역(612)을 포함할 수 있다. 제2 검사 영역(612)은 하나 이상의 서브 인쇄 회로 기판(610) 각각에 대응될 수 있다. 도 6을 참조하면, 제1 검사 영역(602)은 서브 인쇄 회로 기판(610)이 배치되지 않은 영역에 형성될 수 있으며, 제2 검사 영역(612)은 하나 이상의 서브 인쇄 회로 기판(610)들 사이의 영역에 형성될 수 있다. 제1 검사 영역(602) 및 제2 검사 영역(612)의 위치는 도면에 도시된 위치로 한정되지 않으며, 인쇄 회로 기판(600) 또는 서브 인쇄 회로 기판(610)에 포함된 배선이나 전기 소자와 이격된 영역이라면, 검사 영역이 위치될 수 있다. 도시된 실시 예에서, 제1 검사 영역(602) 및 제2 검사 영역(612)는 각각 도 1 내지 도 3의 검사 영역(102, 202, 302)으로 참조될 수 있다.In various embodiments, the inspection region may include a first inspection region 602 formed in at least a portion of a periphery of the mounting region 601 of the printed circuit board 600, and / or one or more subs included in the mounting region 601. It may include a second inspection area 612 formed on at least a portion of each of the printed circuit board 610. The second inspection area 612 may correspond to each of the one or more sub printed circuit boards 610. Referring to FIG. 6, the first inspection area 602 may be formed in an area where the sub printed circuit board 610 is not disposed, and the second inspection area 612 may include one or more sub printed circuit boards 610. It can be formed in the area between. Positions of the first inspection region 602 and the second inspection region 612 are not limited to those shown in the drawings, and may include wiring or electrical elements included in the printed circuit board 600 or the sub-printed circuit board 610. If the area is spaced apart, the inspection area may be located. In the illustrated embodiment, the first inspection region 602 and the second inspection region 612 may be referred to as the inspection regions 102, 202, and 302 of FIGS. 1 to 3, respectively.

다양한 실시 예에서, 제1 검사 영역(602)은 인쇄 회로 기판(600) 전체와 관련된 검사가 수행되는 영역일 수 있다. 제1 검사 영역(602)을 통해, 인쇄 회로 기판(600) 전체의 오적층(예: 중복 적층) 여부 검사가 이루어질 수 있다. 구체적으로, 제1 검사 영역(602)은 인쇄 회로 기판(600)을 이루는 복수의 배선층(예: 도 2에 도시된 배선층(220))들 사이에 배치된 절연층(예: 도 2에 도시된 절연층(230))의 중복 적층 여부가 검사되는 영역일 수 있다. In various embodiments, the first inspection area 602 may be an area where an inspection related to the entire printed circuit board 600 is performed. Through the first inspection region 602, an inspection may be performed on whether the entire printed circuit board 600 is stacked incorrectly (eg, overlapping). Specifically, the first inspection area 602 is an insulating layer (eg, shown in FIG. 2) disposed between a plurality of wiring layers (eg, the wiring layer 220 shown in FIG. 2) constituting the printed circuit board 600. The insulating layer 230 may be a region to be inspected for overlapping the stacked layers.

한편, 제2 검사 영역(612)은 대응되는 서브 인쇄 회로 기판(610)과 관련된 검사가 수행되는 영역일 수 있다. 제2 검사 영역(612)를 통해, 서브 인쇄 회로 기판(610)의 오적층(예: 중복 적층) 여부 검사가 이루어질 수 있다. 구체적으로 제2 검사 영역(612)은 서브 인쇄 회로 기판(610)을 이루는 복수의 배선층(예: 도 2에 도시된 배선층(220))들 사이에 배치된 절연층(예: 도 2에 도시된 절연층(230))의 중복 적층 여부가 검사되는 영역일 수 있다.Meanwhile, the second inspection area 612 may be an area where an inspection related to the corresponding sub printed circuit board 610 is performed. Through the second inspection area 612, a test may be performed to check whether the sub-printed circuit board 610 is stacked (eg, overlapped). In detail, the second inspection region 612 may include an insulating layer (eg, illustrated in FIG. 2) disposed between a plurality of wiring layers (eg, the wiring layer 220 illustrated in FIG. 2) of the sub-printed circuit board 610. The insulating layer 230 may be a region to be inspected for overlapping the stacked layers.

다양한 실시 예에서, 전체 인쇄 회로 기판(600)과 서브 인쇄 회로 기판(610)을 이루는 복수의 층이 동일하다면, 인쇄 회로 기판(600)은 제1 검사 영역(602) 및 제2 검사 영역(612)을 선택적으로 포함할 수 있다. In various embodiments, if the plurality of layers forming the entire printed circuit board 600 and the sub printed circuit board 610 are the same, the printed circuit board 600 may include the first inspection region 602 and the second inspection region 612. ) May be optionally included.

도 6에 도시된 바와 같이, 제1 검사 영역(602) 및 제2 검사 영역(612) 각각의 표면에는 복수의 단자들이 형성될 수 있다. 여기서 복수의 단자들은 도 2 및 도 3에 도시된 단자들로 참조될 수 있다. 상기 복수의 단자들의 개수는 인쇄 회로 기판(600)을 이루는 적층된 층의 개수와 관련될 수 있다. 일례로, 인쇄 회로 기판(600)에 절연층이 배치될 수 있는 공간의 개수가 n개인 경우, 단자는 2n개가 형성될 수 있다. As illustrated in FIG. 6, a plurality of terminals may be formed on surfaces of each of the first inspection region 602 and the second inspection region 612. Herein, the plurality of terminals may be referred to as terminals illustrated in FIGS. 2 and 3. The number of the plurality of terminals may be related to the number of stacked layers of the printed circuit board 600. For example, when the number of spaces in which the insulating layer may be disposed on the printed circuit board 600 is n, 2n terminals may be formed.

도 7은 일 실시 예에 따른 모바일 전자 장치의 전면의 사시도이다. 도 8는 도 7의 전자 장치의 후면의 사시도이다. 도 9은 도 7의 전자 장치의 전개 사시도이다.7 is a perspective view of a front side of a mobile electronic device according to one embodiment. FIG. 8 is a perspective view of a rear side of the electronic device of FIG. 7. 9 is an exploded perspective view of the electronic device of FIG. 7.

도 7 및 도 8를 참조하면, 일 실시 예에 따른 전자 장치(700)는, 제1 면(또는 전면)(710A), 제2 면(또는 후면)(710B), 및 제1 면(710A) 및 제2 면(710B) 사이의 공간을 둘러싸는 측면(710C)을 포함하는 하우징(710)을 포함할 수 있다. 다른 실시 예(미도시)에서는, 하우징은, 도 7의 제1 면(710A), 제2 면(710B) 및 측면(710C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시 예에 따르면, 제1 면(710A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(702)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제2 면(710B)은 실질적으로 불투명한 후면 플레이트(711)에 의하여 형성될 수 있다. 상기 후면 플레이트(711)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(710C)은, 전면 플레이트(702) 및 후면 플레이트(711)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조 (또는 "측면 부재")(718)에 의하여 형성될 수 있다. 어떤 실시 예에서는, 후면 플레이트(711) 및 측면 베젤 구조(718)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.7 and 8, an electronic device 700 according to an embodiment may include a first side (or front side) 710A, a second side (or rear side) 710B, and a first side 710A. And a housing 710 including a side surface 710C surrounding a space between the second surface 710B. In another embodiment (not shown), the housing may refer to a structure forming some of the first surface 710A, the second surface 710B, and the side surface 710C of FIG. 7. According to one embodiment, the first side 710A may be formed by a front plate 702 (eg, a glass plate comprising various coating layers, or a polymer plate) that is at least partially substantially transparent. The second side 710B may be formed by the substantially opaque back plate 711. The back plate 711 is formed by, for example, coated or colored glass, ceramic, polymer, metal (eg, aluminum, stainless steel (STS), or magnesium), or a combination of at least two of the above materials. Can be. The side 710C is coupled to the front plate 702 and the back plate 711, and may be formed by a side bezel structure (or “side member”) 718 that includes metal and / or polymer. In some embodiments, back plate 711 and side bezel structure 718 may be integrally formed and include the same material (eg, a metal material such as aluminum).

도시된 실시 예에서는, 상기 전면 플레이트(702)는, 상기 제1 면(710A)으로부터 상기 후면 플레이트(711) 쪽으로 휘어져 심리스하게(seamless) 연장된 2개의 제1 영역(710D)들을, 상기 전면 플레이트(702)의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시 예(도 8 참조)에서, 상기 후면 플레이트(711)는, 상기 제2 면(710B)으로부터 상기 전면 플레이트(702) 쪽으로 휘어져 심리스하게 연장된 2개의 제2 영역(710E)들을 긴 엣지 양단에 포함할 수 있다. 어떤 실시 예에서는, 상기 전면 플레이트(702)(또는 상기 후면 플레이트(711))가 상기 제1 영역(710D)들(또는 상기 제2 영역(710E)들) 중 하나 만을 포함할 수 있다. 다른 실시 예에서는, 상기 제1 영역(710D)들 또는 제2 영역(710E)들 중 일부가 포함되지 않을 수 있다. 상기 실시 예들에서, 상기 전자 장치(700)의 측면에서 볼 때, 측면 베젤 구조(718)는, 상기와 같은 제1 영역(710D)들 또는 제2 영역(710E)들이 포함되지 않는 측면 쪽에서는 제1 두께(또는 폭)을 가지고, 상기 제1 영역(710D)들 또는 제2 영역(710E)들을 포함한 측면 쪽에서는 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다.In the illustrated embodiment, the front plate 702 includes two first regions 710D that are seamlessly extended from the first surface 710A toward the rear plate 711 and extend seamlessly. It may be included at both ends of the long edge (702). In the illustrated embodiment (see FIG. 8), the back plate 711 has a long edge between two second regions 710E extending seamlessly from the second face 710B toward the front plate 702. It can be included at both ends. In some embodiments, the front plate 702 (or the back plate 711) may include only one of the first regions 710D (or the second regions 710E). In another embodiment, some of the first regions 710D or the second regions 710E may not be included. In the above embodiments, when viewed from the side of the electronic device 700, the side bezel structure 718 may be formed on the side of the side in which the first regions 710D or the second regions 710E are not included. It may have a first thickness (or width) and have a second thickness thinner than the first thickness on the side surface including the first regions 710D or the second regions 710E.

일 실시 예에 따르면, 전자 장치(700)는, 디스플레이(701), 오디오 모듈(703, 707, 714), 센서 모듈(704, 716, 719), 카메라 모듈(705, 712, 713), 키 입력 장치(717), 발광 소자(706), 및 커넥터 홀(708, 709) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(700)는, 구성요소들 중 적어도 하나(예: 키 입력 장치(717), 또는 발광 소자(706))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다.According to an embodiment, the electronic device 700 may include a display 701, an audio module 703, 707, 714, a sensor module 704, 716, 719, a camera module 705, 712, 713, a key input. And at least one of the device 717, the light emitting element 706, and the connector holes 708, 709. According to an embodiment of the present disclosure, the electronic device 700 may omit at least one of the components (for example, the key input device 717 or the light emitting device 706) or further include other components.

디스플레이(701)는, 예를 들어, 전면 플레이트(702)의 상당 부분을 통하여 노출될 수 있다. 어떤 실시 예에서는, 상기 제1 면(710A), 및 상기 측면(710C)의 제1 영역(710D)들을 형성하는 전면 플레이트(702)를 통하여 상기 디스플레이(701)의 적어도 일부가 노출될 수 있다. 어떤 실시 예에서는, 디스플레이(701)의 모서리를 상기 전면 플레이트(702)의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이(701)가 노출되는 면적을 확장하기 위하여, 디스플레이(701)의 외곽과 전면 플레이트(702)의 외곽간의 간격이 대체로 동일하게 형성될 수 있다.Display 701 may be exposed through, for example, a substantial portion of front plate 702. In some embodiments, at least a portion of the display 701 may be exposed through the first surface 710A and the front plate 702 forming the first regions 710D of the side surface 710C. In some embodiments, an edge of the display 701 may be formed to be substantially the same as an adjacent outer shape of the front plate 702. In another embodiment (not shown), the distance between the outer side of the display 701 and the outer side of the front plate 702 may be formed to be substantially the same in order to expand the area where the display 701 is exposed.

다른 실시 예(미도시)에서는, 디스플레이(701)의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)을 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 오디오 모듈(714), 센서 모듈(704), 카메라 모듈(705), 및 발광 소자(706) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이(701)의 화면 표시 영역의 배면에, 오디오 모듈(714), 센서 모듈(704), 카메라 모듈(705), 지문 센서(716), 및 발광 소자(706) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이(701)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시 예에서는, 상기 센서 모듈(704, 719)의 적어도 일부, 및/또는 키 입력 장치(717)의 적어도 일부가, 상기 제1 영역(710D)들, 및/또는 상기 제2 영역(710E)들에 배치될 수 있다. In another embodiment (not shown), an audio module 714 and a sensor are formed in a portion of the screen display area of the display 701 and are aligned with the opening or the opening. It may include at least one of the module 704, the camera module 705, and the light emitting device 706. In another embodiment (not shown), an audio module 714, a sensor module 704, a camera module 705, a fingerprint sensor 716, and a light emitting element 706 are provided on the back of the screen display area of the display 701. It may include at least one of). In another embodiment (not shown), the display 701 is coupled or adjacent to a touch sensing circuit, a pressure sensor capable of measuring the intensity (pressure) of the touch, and / or a digitizer for detecting a magnetic field stylus pen. Can be arranged. In some embodiments, at least a portion of the sensor module 704, 719, and / or at least a portion of a key input device 717 may be configured such that the first regions 710D, and / or the second regions 710E. Can be placed in the field.

오디오 모듈(703, 707, 714)은, 마이크 홀(703) 및 스피커 홀(707, 714)을 포함할 수 있다. 마이크 홀(703)은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시 예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 스피커 홀(707, 714)은, 외부 스피커 홀(707) 및 통화용 리시버 홀(714)을 포함할 수 있다. 어떤 실시 예에서는 스피커 홀(707, 714)과 마이크 홀(703)이 하나의 홀로 구현 되거나, 스피커 홀(707, 714) 없이 스피커가 포함될 수 있다(예: 피에조 스피커). The audio module 703, 707, 714 may include a microphone hole 703 and a speaker hole 707, 714. In the microphone hole 703, a microphone for acquiring an external sound may be disposed therein, and in some embodiments, a plurality of microphones may be disposed to detect a direction of the sound. The speaker holes 707 and 714 may include an external speaker hole 707 and a receiver receiver hole 714 for a call. In some embodiments, the speaker holes 707 and 714 and the microphone hole 703 may be implemented as one hole, or a speaker may be included without the speaker holes 707 and 714 (eg, a piezo speaker).

센서 모듈(704, 716, 719)은, 전자 장치(700)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(704, 716, 719)은, 예를 들어, 하우징(710)의 제1 면(710A)에 배치된 제1 센서 모듈(704)(예: 근접 센서) 및/또는 제2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(710)의 제2 면(710B)에 배치된 제3 센서 모듈(719)(예: HRM 센서) 및/또는 제4 센서 모듈(716) (예: 지문 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(710)의 제1면(710A)(예: 디스플레이(701)뿐만 아니라 제2면(710B)에 배치될 수 있다. 전자 장치(700)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서(704) 중 적어도 하나를 더 포함할 수 있다.The sensor modules 704, 716, and 719 may generate an electrical signal or data value corresponding to an operating state inside the electronic device 700 or an external environment state. The sensor modules 704, 716, 719 may include, for example, a first sensor module 704 (eg, proximity sensor) and / or a second sensor module (eg, disposed on the first surface 710A of the housing 710). Not shown) (eg, fingerprint sensor), and / or third sensor module 719 (eg, HRM sensor) and / or fourth sensor module 716 disposed on the second side 710B of the housing 710. ) (Eg, fingerprint sensor). The fingerprint sensor may be disposed on the first surface 710A (eg, the display 701 as well as the second surface 710B) of the housing 710. The electronic device 700 may be a sensor module, for example, not shown. For example, at least one of a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a color sensor, an infrared (IR) sensor, a biometric sensor, a temperature sensor, a humidity sensor, or an illuminance sensor 704 may be used. It may include.

카메라 모듈(705, 712, 713)은, 전자 장치(700)의 제1 면(710A)에 배치된 제1 카메라 장치(705), 및 제2 면(710B)에 배치된 제2 카메라 장치(712), 및/또는 플래시(713)를 포함할 수 있다. 상기 카메라 장치들(705, 112)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(713)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시 예에서는, 2개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(700)의 한 면에 배치될 수 있다.The camera modules 705, 712, 713 include a first camera device 705 disposed on the first surface 710A of the electronic device 700, and a second camera device 712 disposed on the second surface 710B. ) And / or flash 713. The camera devices 705 and 112 may include one or a plurality of lenses, an image sensor, and / or an image signal processor. The flash 713 may include, for example, a light emitting diode or a xenon lamp. In some embodiments, two or more lenses (infrared cameras, wide angle and telephoto lenses) and image sensors may be disposed on one side of the electronic device 700.

키 입력 장치(717)는, 하우징(710)의 측면(710C)에 배치될 수 있다. 다른 실시 예에서는, 전자 장치(700)는 상기 언급된 키 입력 장치(717) 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(717)는 디스플레이(701) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시 예에서, 키 입력 장치는 하우징(710)의 제2면(710B)에 배치된 센서 모듈(716)을 포함할 수 있다.The key input device 717 may be disposed on the side surface 710C of the housing 710. In another embodiment, the electronic device 700 may not include some or all of the above mentioned key input devices 717 and the non-included key input devices 717 may include other soft keys or the like on the display 701. It may be implemented in the form. In some embodiments, the key input device may include a sensor module 716 disposed on the second surface 710B of the housing 710.

발광 소자(706)는, 예를 들어, 하우징(710)의 제1 면(710A)에 배치될 수 있다. 발광 소자(706)는, 예를 들어, 전자 장치(700)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시 예에서는, 발광 소자(706)는, 예를 들어, 카메라 모듈(705)의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자(706)는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.The light emitting element 706 may be disposed, for example, on the first surface 710A of the housing 710. The light emitting element 706 may provide, for example, state information of the electronic device 700 in the form of light. In another embodiment, the light emitting device 706 may provide, for example, a light source that is linked to the operation of the camera module 705. The light emitting element 706 may include, for example, an LED, an IR LED, and a xenon lamp.

커넥터 홀(708, 709)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제1 커넥터 홀(708), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제2 커넥터 홀(예를 들어, 이어폰 잭)(709)을 포함할 수 있다.The connector holes 708 and 709 may include a first connector hole 708 that may receive a connector (eg, a USB connector) for transmitting and receiving power and / or data with an external electronic device, and / or an external electronic device. And a second connector hole (eg, an earphone jack) 709 that can accommodate a connector for transmitting and receiving an audio signal.

도 9을 참조하면, 전자 장치(900)는, 측면 베젤 구조(910)(예: 측면 부재), 제1 지지부재(911)(예: 브라켓), 전면 플레이트(920)(예: 제1 커버), 디스플레이(930), 인쇄 회로 기판(940)(예: 도 1의 인쇄 회로 기판(100), 도 2의 인쇄 회로 기판(200), 또는 도 3의 인쇄 회로 기판(300)), 배터리(950), 제2 지지부재(960)(예: 리어 케이스), 안테나(970), 및 후면 플레이트(980)(예: 제2 커버)를 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(900)는, 구성요소들 중 적어도 하나(예: 제1 지지부재(911), 또는 제2 지지부재(960))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치(900)의 구성요소들 중 적어도 하나는, 도 7, 또는 도 8의 전자 장치(700)의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다. Referring to FIG. 9, the electronic device 900 may include a side bezel structure 910 (eg, side member), a first support member 911 (eg, bracket), and a front plate 920 (eg, first cover). ), Display 930, printed circuit board 940 (e.g., printed circuit board 100 of FIG. 1, printed circuit board 200 of FIG. 2, or printed circuit board 300 of FIG. 3), and battery ( 950, a second support member 960 (eg, a rear case), an antenna 970, and a back plate 980 (eg, a second cover). In some embodiments, the electronic device 900 may omit at least one of the components (eg, the first support member 911 or the second support member 960) or may further include other components. . At least one of the components of the electronic device 900 may be the same as or similar to at least one of the components of the electronic device 700 of FIG. 7 or 8, and overlapping descriptions thereof will be omitted below.

제1 지지부재(911)는, 전자 장치(900) 내부에 배치되어 측면 베젤 구조(910)와 연결될 수 있거나, 측면 베젤 구조(910)와 일체로 형성될 수 있다. 제1 지지부재(911)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제1 지지부재(911)는, 일면에 디스플레이(930)가 결합되고 타면에 인쇄 회로 기판(940)이 결합될 수 있다. 인쇄 회로 기판(940)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.The first support member 911 may be disposed inside the electronic device 900 to be connected to the side bezel structure 910 or may be integrally formed with the side bezel structure 910. The first support member 911 may be formed of, for example, a metal material and / or a non-metal (eg polymer) material. The first support member 911 may have a display 930 coupled to one surface and a printed circuit board 940 coupled to the other surface. The printed circuit board 940 may be equipped with a processor, a memory, and / or an interface. The processor may include, for example, one or more of a central processing unit, an application processor, a graphics processing unit, an image signal processor, a sensor hub processor, or a communication processor.

메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. The memory may include, for example, volatile memory or nonvolatile memory.

인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(900)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.The interface may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, and / or an audio interface. The interface may, for example, electrically or physically connect the electronic device 900 to an external electronic device, and may include a USB connector, an SD card / MMC connector, or an audio connector.

배터리(950)는 전자 장치(900)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(950)의 적어도 일부는, 예를 들어, 인쇄 회로 기판(940)과 실질적으로 동일 평면 상에 배치될 수 있다. 배터리(950)는 전자 장치(900) 내부에 일체로 배치될 수 있고, 전자 장치(900)와 탈부착 가능하게 배치될 수도 있다.The battery 950 is a device for supplying power to at least one component of the electronic device 900 and may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell. . At least a portion of the battery 950 may be disposed substantially coplanar with the printed circuit board 940, for example. The battery 950 may be integrally disposed in the electronic device 900, or may be detachably attached to the electronic device 900.

안테나(970)는, 후면 플레이트(980)와 배터리(950) 사이에 배치될 수 있다. 안테나(970)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(970)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 다른 실시 예에서는, 측면 베젤 구조(910) 및/또는 상기 제1 지지부재(911)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.The antenna 970 may be disposed between the back plate 980 and the battery 950. The antenna 970 may include, for example, a near field communication (NFC) antenna, a wireless charging antenna, and / or a magnetic secure transmission (MST) antenna. The antenna 970 may perform short-range communication with an external device or wirelessly transmit and receive power required for charging. In another embodiment, the antenna structure may be formed by a part or a combination of the side bezel structure 910 and / or the first support member 911.

다양한 실시 예에서, 리어 케이스에는 하나 이상의 안테나 모듈(예: 도 4의 안테나 모듈(400) 및 도 5의 안테나 모듈(600))이 배치될 수 있다. 이 때, 안테나 모듈은 3Ghz 내지 100Ghz의 고주파 대역의 RF 신호를 송수신할 수 있다. In various embodiments, one or more antenna modules (eg, the antenna module 400 of FIG. 4 and the antenna module 600 of FIG. 5) may be disposed in the rear case. At this time, the antenna module may transmit and receive the RF signal of the high frequency band of 3Ghz to 100Ghz.

다양한 실시 예에 따르면, 인쇄 회로 기판(printed circuit board)으로서, 복수의 제1 배선들 및, 상기 복수의 제1 배선들과 절연된 제1 도전성 영역을 포함하는 제1 배선층; 복수의 제2 배선들, 및 상기 복수의 제2 배선들과 절연된 상태로 상기 제 1 도전성 영역에 대면하여 배치된 제2 도전성 영역을 포함하고, 상기 제1 배선층 아래에 배치된 제2 배선층; 상기 제1 배선층과 상기 제2 배선층 사이에 배치된 제1 절연층; 상기 제1 도전성 영역으로부터 전기적으로 연장되어 형성된 제1 단자; 및 상기 제2 도전성 영역으로부터 전기적으로 연장되는 형성된 제2 단자;를 포함하고, 상기 제 1 단자 및 상기 제 2 단자는, 상기 제1 절연층의 속성과 관련하여, 상기 제1 도전성 영역 및 상기 제2 도전성 영역 사이의 정전 용량(capacitance)을 측정할 수 있도록 형성되는 인쇄 회로 기판이 제공될 수 있다. According to various embodiments of the present disclosure, a printed circuit board may include: a first wiring layer including a plurality of first wires and a first conductive region insulated from the plurality of first wires; A second wiring layer including a plurality of second wirings, and a second conductive region disposed to face the first conductive region in an insulated state from the plurality of second wirings, the second wiring layer disposed below the first wiring layer; A first insulating layer disposed between the first wiring layer and the second wiring layer; A first terminal electrically extending from the first conductive region; And a second terminal formed to extend electrically from the second conductive region, wherein the first terminal and the second terminal are related to the first conductive region and the first terminal in relation to the property of the first insulating layer. A printed circuit board may be provided that is formed to measure capacitance between two conductive regions.

다양한 실시 예에서, 상기 인쇄 회로 기판은 그라운드 층을 더 포함하고, 상기 제2 배선층은 상기 그라운드 층, 및 상기 제2 도전성 영역을 전기적으로 연결하는 그라운드 배선을 더 포함할 수 있다.According to various embodiments of the present disclosure, the printed circuit board may further include a ground layer, and the second wiring layer may further include a ground wiring electrically connecting the ground layer and the second conductive region.

다양한 실시 예에서, 제1 배선층 위에 배치되며 상기 인쇄 회로 기판의 제1 면을 형성하는 비전도성의 제1 표면층을 포함하고, 상기 제1 단자 및 상기 제2 단자는 상기 제1 표면층을 통해 노출될 수 있다.In various embodiments, a nonconductive first surface layer disposed over a first wiring layer and forming a first surface of the printed circuit board, wherein the first terminal and the second terminal are exposed through the first surface layer. Can be.

다양한 실시 예에서, 상기 제1 단자 또는 상기 제2 단자 중 어느 하나에는 지정된 전압이 인가되고, 다른 하나는 그라운드 영역과 전기적으로 연결될 수 있다.According to various embodiments of the present disclosure, a specified voltage may be applied to one of the first terminal and the second terminal, and the other may be electrically connected to the ground region.

다양한 실시 예에서, 상기 제2 도전성 영역은 상기 제1 도전성 영역보다 넓게 형성될 수 있다.In various embodiments, the second conductive region may be formed wider than the first conductive region.

다양한 실시 예에서, 인쇄 회로 기판은 상기 제1 배선층 위에 배치되며 상기 인쇄 회로 기판의 제1 면을 형성하는 비전도성의 제1 표면층; 복수의 제 3 배선들, 및 상기 복수의 제 3 배선들과 절연된 상태로 상기 제 2 도전성 영역에 대면하여 배치된 제3 도전성 영역을 포함하고, 상기 제2 배선층 아래에 배치되는 제3 배선층; 상기 제2 배선층과 상기 제3 배선층 사이에 배치된 제2 절연층; 및 상기 제3 도전성 영역으로부터 전기적으로 연장되어 형성된 제3 단자를 더 포함하고, 상기 제2 단자 및 상기 제3 단자는, 상기 제2 절연층의 속성과 관련하여, 상기 제2 도전성 영역 및 상기 제3 도전성 영역 사이의 정전 용량(capacitance)을 측정할 수 있도록 형성될 수 있다.In various embodiments, a printed circuit board may include a first nonconductive surface layer disposed over the first wiring layer and forming a first surface of the printed circuit board; A third wiring layer including a plurality of third wirings and a third conductive region disposed to face the second conductive region in an insulated state from the plurality of third wirings, and disposed under the second wiring layer; A second insulating layer disposed between the second wiring layer and the third wiring layer; And a third terminal formed to extend electrically from the third conductive region, wherein the second terminal and the third terminal are related to the second conductive region and the third terminal in relation to an attribute of the second insulating layer. It can be formed to measure the capacitance (capacitance) between the three conductive regions.

다양한 실시 예에서, 상기 인쇄 회로 기판은 상기 제1 배선 및/또는 상기 제2 배선에 전기적으로 연결되는 하나 이상의 전기 소자를 포함하는 실장 영역; 및 상기 실장 영역의 외측에 형성된 검사 영역;을 포함하고, 상기 검사 영역은 상기 제1 도전성 영역, 상기 제2 도전성 영역, 상기 제1 단자, 및 상기 제2 단자를 포함할 수 있다.According to various embodiments of the present disclosure, the printed circuit board may include a mounting area including one or more electrical elements electrically connected to the first wiring and / or the second wiring; And an inspection region formed outside the mounting region, wherein the inspection region may include the first conductive region, the second conductive region, the first terminal, and the second terminal.

다양한 실시 예에서, 상기 제2 배선층은 상기 하나 이상의 전기 소자가 접지되는 그라운드 배선을 더 포함하고, 상기 제2 도전성 영역은 상기 그라운드 배선에 접지될 수 있다.According to various embodiments of the present disclosure, the second wiring layer may further include a ground wire to which the one or more electrical elements are grounded, and the second conductive region may be grounded to the ground wire.

다양한 실시 예에서, 상기 제1 단자 또는 상기 제2 단자는 적어도 하나의 비아를 통해 상기 제1 배선층 또는 상기 제2 배선층과 전기적으로 연결될 수 있다.In various embodiments, the first terminal or the second terminal may be electrically connected to the first wiring layer or the second wiring layer through at least one via.

다양한 실시 예에 따르면, 전자 장치로서, 상기 전자 장치의 제1 면을 형성하는 제1 커버, 상기 전자 장치의 상기 제1 면과 대면하는 제2 면을 형성하는 제2 커버, 및 상기 전자 장치의 상기 제1 면과 제2 면 사이의 제3 면을 형성하는 측면 부재를 포함하는 하우징 구조물;상기 제1 커버 및 상기 제2 커버 사이에 배치되는 디스플레이; 및 상기 디스플레이와 상기 제2 커버 사이에 배치되는 인쇄 회로 기판 (printed circuit board);을 포함하고, 상기 인쇄 회로 기판(printed circuit board)은, 적어도 하나의 전기 소자가 실장되는 실장 영역; 상기 실장 영역의 외측에 형성되는 검사 영역; 및 상기 실장 영역 및 상기 검사 영역에 포함되는 복수의 층을 포함하는 층 구조;를 포함하고, 상기 층 구조는, 상기 실장 영역에 형성되는 제1 배선과, 상기 검사 영역에 형성되며 상기 제1 배선과 절연되는 제1 도전성 영역을 포함하는 제1 배선층; 상기 실장 영역에 형성되는 제2 배선과, 상기 검사 영역에 형성되며 상기 제2 배선과 절연되고 상기 제1 도전성 영역과 대응되는 제2 도전성 영역을 포함하는 제2 배선층; 및 상기 제1 배선층과 상기 제2 배선층 사이에 배치되는 절연층;을 포함하고, 상기 층 구조에는 상기 제1 도전성 영역으로부터 상기 검사 영역의 표면까지 연장되는 제1 비아, 및 상기 제2 도전성 영역으로부터 상기 검사 영역의 표면까지 연장되는 제2 비아가 형성되는 전자 장치가 제공될 수 있다.According to various embodiments of the present disclosure, an electronic device may include a first cover forming a first surface of the electronic device, a second cover forming a second surface facing the first surface of the electronic device, and an electronic device. A housing structure comprising a side member defining a third surface between the first and second surfaces; a display disposed between the first cover and the second cover; And a printed circuit board disposed between the display and the second cover, wherein the printed circuit board includes: a mounting region in which at least one electric element is mounted; An inspection area formed outside the mounting area; And a layer structure including a plurality of layers included in the mounting region and the inspection region, wherein the layer structure includes a first wiring formed in the mounting region and the first wiring formed in the inspection region. A first wiring layer including a first conductive region insulated from the first wiring layer; A second wiring layer formed in the mounting region and a second wiring layer formed in the inspection region and insulated from the second wiring and corresponding to the first conductive region; And an insulating layer disposed between the first wiring layer and the second wiring layer, wherein the layer structure includes a first via extending from the first conductive region to the surface of the inspection region, and from the second conductive region. An electronic device may be provided in which second vias extending to the surface of the test area are formed.

다양한 실시 예에서, 상기 층 구조는 상기 인쇄 회로 기판의 제1 면을 형성하는 표면 층을 포함하고, 상기 표면 층은 상기 제1 비아와 전기적으로 연결되는 제1 단자, 및 상기 제2 비아와 전기적으로 연결되는 제2 단자를 포함할 수 있다.In various embodiments, the layer structure includes a surface layer forming a first side of the printed circuit board, the surface layer being electrically connected to the first via and the first via and the second via. It may include a second terminal connected to.

다양한 실시 예에서, 상기 층 구조는 그라운드 층을 더 포함하고, 상기 제1 도전성 영역 및 상기 제2 도전성 영역 중 어느 하나는 상기 그라운드 층과 전기적으로 연결될 수 있다.According to various embodiments of the present disclosure, the layer structure may further include a ground layer, and one of the first conductive region and the second conductive region may be electrically connected to the ground layer.

다양한 실시 예에서, 상기 검사 영역은 상기 인쇄 회로 기판의 가장자리의 일부에 형성될 수 있다.In various embodiments, the inspection area may be formed at a portion of an edge of the printed circuit board.

다양한 실시 예에서, 상기 적어도 하나의 전기 소자는 상기 제1 배선 및/또는 상기 제2 배선과 전기적으로 연결될 수 있다. In various embodiments, the at least one electrical element may be electrically connected to the first wiring and / or the second wiring.

다양한 실시 예에 따르면, 안테나 모듈로서 상기 안테나 모듈의 제1 면을 형성하는 제1 표면층; 상기 안테나 모듈의 제2 면을 형성하는 제2 표면층; 상기 제1 표면층과 상기 제2 표면층 사이에 배치된 제1 절연층; 상기 제1 표면층과 상기 절연층 사이에 배치되고 제1 방사 패치를 포함하는 제1 방사층; 상기 제2 표면층과 상기 절연층 사이에 배치되고 제2 방사 패치를 포함하는 제2 방사층; 상기 제1 방사 패치 및 상기 제2 방사 패치 중 적어도 하나를 급전시키기 위한 통신 회로; 및 상기 제1 방사 패치 및 상기 제2 방사 패치 중 적어도 하나와 상기 통신 회로를 전기적으로 연결하도록, 상기 제1 절연층, 상기 제1 방사층, 상기 제2 방사층, 및 제2 표면층 중 적어도 일부를 관통하는 급전 배선;을 포함하고, 상기 제1 방사층 및 상기 제2 방사층은 각각 상기 제1 방사 패치 및 상기 제2 방사 패치와 절연되며 서로 마주보는 제1 도전성 영역 및 제2 도전성 영역을 포함하고, 상기 제1 도전성 영역으로부터 상기 안테나 모듈의 제1 면까지 연장되는 제1 비아, 및 상기 제2 도전성 영역으로부터 안테나 모듈의 제1 면까지 연장되는 제2 비아가 형성되는 안테나 모듈이 제공될 수 있다.According to various embodiments of the present disclosure, an antenna module may include: a first surface layer forming a first surface of the antenna module; A second surface layer forming a second surface of the antenna module; A first insulating layer disposed between the first surface layer and the second surface layer; A first radiation layer disposed between the first surface layer and the insulation layer and including a first radiation patch; A second radiation layer disposed between the second surface layer and the insulation layer and including a second radiation patch; Communication circuitry for feeding at least one of the first radiation patch and the second radiation patch; And at least a portion of the first insulating layer, the first radiation layer, the second radiation layer, and the second surface layer to electrically connect the communication circuit with at least one of the first radiation patch and the second radiation patch. A power supply wiring penetrating through the first radiation layer and the second radiation layer, wherein the first radiation layer and the second radiation layer are respectively insulated from the first radiation patch and the second radiation patch and face each other. An antenna module including a first via extending from the first conductive region to a first side of the antenna module and a second via extending from the second conductive region to a first side of the antenna module; Can be.

다양한 실시 예에서, 상기 제1 표면층에는 상기 제1 비아와 전기적으로 연결된 제1 단자, 및 상기 제2 비아와 전기적으로 연결된 제2 단자가 형성될 수 있다.According to various embodiments of the present disclosure, a first terminal electrically connected to the first via and a second terminal electrically connected to the second via may be formed in the first surface layer.

다양한 실시 예에서, 상기 통신 회로는 상기 제2 표면층에 배치될 수 있다.In various embodiments, the communication circuit may be disposed on the second surface layer.

다양한 실시 예에서, 상기 제1 방사층과 상기 제2 방사층 사이에 위치된 제1 절연층의 두께는 상기 제1 도전성 영역과 상기 제2 도전성 영역에 의해 형성되는 정전 용량과 실질적으로 반비례할 수 있다. In various embodiments, the thickness of the first insulating layer positioned between the first emission layer and the second emission layer may be substantially inversely proportional to the capacitance formed by the first conductive region and the second conductive region. have.

다양한 실시 예에서, 상기 제2 방사층과 상기 제2 표면층 사이에 배치되며 제3 방사 패치를 포함하는 제3 방사층, 및 상기 제3 방사층과 상기 제2 방사층 사이에 배치된 제2 절연층을 더 포함하고, 상기 제2 방사층 및 상기 제3 방사층은 각각 상기 제2 방사 패치 및 상기 제3 방사 패치와 절연되며 서로 마주보는 제3 도전성 영역 및 제4 도전성 영역을 포함하고, 상기 제3 도전성 영역으로부터 상기 안테나 모듈의 제1 면까지 연장되는 제3 비아, 및 상기 제4 도전성 영역으로부터 안테나 모듈의 제1 면까지 연장되는 제4 비아가 형성될 수 있다.In various embodiments, a third radiation layer disposed between the second radiation layer and the second surface layer and including a third radiation patch, and a second insulation disposed between the third radiation layer and the second radiation layer. Further comprising a layer, wherein the second radiation layer and the third radiation layer each comprise a third conductive region and a fourth conductive region insulated from and facing each other with the second radiation patch and the third radiation patch; Third vias extending from a third conductive region to the first surface of the antenna module and fourth vias extending from the fourth conductive region to the first surface of the antenna module may be formed.

다양한 실시 예에서, 상기 제1 표면층에는 상기 제3 비아와 전기적으로 연결된 제3 단자, 및 상기 제4 비아와 전기적으로 연결된 제4 단자가 형성될 수 있다.According to various embodiments of the present disclosure, a third terminal electrically connected to the third via and a fourth terminal electrically connected to the fourth via may be formed in the first surface layer.

도 10은, 다양한 실시 예들에 따른, 네트워크 환경(1000) 내의 전자 장치(1001)(예: 도 7의 전자 장치(700) 또는 도 9의 전자 장치(900))의 블럭도이다. 도 10을 참조하면, 네트워크 환경(1000)에서 전자 장치(1001)는 제1 네트워크(1098)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(1002)와 통신하거나, 또는 제2 네트워크(1099)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(1004) 또는 서버(1008)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(1001)는 서버(1008)를 통하여 전자 장치(1004)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(1001)는 프로세서(1020), 메모리(1030), 입력 장치(1050), 음향 출력 장치(1055), 표시 장치(1060), 오디오 모듈(1070), 센서 모듈(1076), 인터페이스(1077), 햅틱 모듈(1079), 카메라 모듈(1080), 전력 관리 모듈(1088), 배터리(1089), 통신 모듈(1090), 가입자 식별 모듈(1096), 또는 안테나 모듈(1097)(예: 도 4의 안테나 모듈(400) 및 도 5의 안테나 모듈(600))을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(1001)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(1060) 또는 카메라 모듈(1080))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(1076)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(1060)(예: 디스플레이)에 임베디드된 채 구현될 수 있다10 is a block diagram of an electronic device 1001 (eg, the electronic device 700 of FIG. 7 or the electronic device 900 of FIG. 9) in a network environment 1000, according to various embodiments. Referring to FIG. 10, in the network environment 1000, the electronic device 1001 communicates with the electronic device 1002 through a first network 1098 (eg, a short range wireless communication network) or the second network 1099. The electronic device may communicate with the electronic device 1004 or the server 1008 through a long range wireless communication network. According to an embodiment of the present disclosure, the electronic device 1001 may communicate with the electronic device 1004 through the server 1008. According to an embodiment of the present disclosure, the electronic device 1001 may include a processor 1020, a memory 1030, an input device 1050, an audio output device 1055, a display device 1060, an audio module 1070, and a sensor module. 1076, interface 1077, haptic module 1079, camera module 1080, power management module 1088, battery 1089, communication module 1090, subscriber identification module 1096, or antenna module 1097 (For example, the antenna module 400 of FIG. 4 and the antenna module 600 of FIG. 5). In some embodiments, at least one of the components (for example, the display device 1060 or the camera module 1080) may be omitted or one or more other components may be added to the electronic device 1001. In some embodiments, some of these components may be implemented in one integrated circuit. For example, the sensor module 1076 (eg, fingerprint sensor, iris sensor, or illuminance sensor) may be implemented embedded in the display device 1060 (eg, display).

프로세서(1020)는, 예를 들면, 소프트웨어(예: 프로그램(1040))를 실행하여 프로세서(1020)에 연결된 전자 장치(1001)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(1020)는 다른 구성요소(예: 센서 모듈(1076) 또는 통신 모듈(1090))로부터 수신된 명령 또는 데이터를 휘발성 메모리(1032)에 로드하고, 휘발성 메모리(1032)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(1034)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(1020)는 메인 프로세서(1021)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(1023)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(1023)은 메인 프로세서(1021)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(1023)는 메인 프로세서(1021)와 별개로, 또는 그 일부로서 구현될 수 있다.The processor 1020 may execute, for example, software (eg, a program 1040) to execute at least one other component (eg, hardware or software component) of the electronic device 1001 connected to the processor 1020. It can control and perform various data processing or operations. According to one embodiment, as at least part of the data processing or operation, the processor 1020 may receive instructions or data received from another component (eg, the sensor module 1076 or the communication module 1090) from the volatile memory 1032. Can be loaded into, processed in a command or data stored in the volatile memory 1032, and the resulting data stored in the non-volatile memory (1034). According to an embodiment, the processor 1020 may include a main processor 1021 (eg, a central processing unit or an application processor), and a coprocessor 1023 (eg, a graphics processing unit, an image signal processor) that may operate independently or together. , Sensor hub processor, or communication processor). Additionally or alternatively, the coprocessor 1023 may be configured to use lower power than the main processor 1021, or to be specialized for its designated function. The coprocessor 1023 may be implemented separately from or as part of the main processor 1021.

보조 프로세서(1023)는, 예를 들면, 메인 프로세서(1021)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(1021)를 대신하여, 또는 메인 프로세서(1021)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(1021)와 함께, 전자 장치(1001)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(1060), 센서 모듈(1076), 또는 통신 모듈(1090))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(1023)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(1080) 또는 통신 모듈(1090))의 일부로서 구현될 수 있다.  The coprocessor 1023 may be, for example, on behalf of the main processor 1021 while the main processor 1021 is in an inactive (eg, sleep) state, or the main processor 1021 is active (eg, executing an application). ), Along with the main processor 1021, at least one of the components of the electronic device 1001 (eg, display device 1060, sensor module 1076, or communication module 1090). Control at least some of the functions or states associated with the. According to one embodiment, the coprocessor 1023 (eg, an image signal processor or communication processor) may be implemented as part of other functionally related components (eg, camera module 1080 or communication module 1090). have.

메모리(1030)는, 전자 장치(1001)의 적어도 하나의 구성요소(예: 프로세서(1020) 또는 센서모듈(1076))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(1040)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(1030)는, 휘발성 메모리(1032) 또는 비휘발성 메모리(1034)를 포함할 수 있다. The memory 1030 may store various data used by at least one component (eg, the processor 1020 or the sensor module 1076) of the electronic device 1001. The data may include, for example, software (eg, program 1040) and input data or output data for instructions related thereto. The memory 1030 may include a volatile memory 1032 or a nonvolatile memory 1034.

프로그램(1040)은 메모리(1030)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(1042), 미들 웨어(1044) 또는 어플리케이션(1046)을 포함할 수 있다. The program 1040 may be stored as software in the memory 1030 and may include, for example, an operating system 1042, middleware 1044 or an application 1046.

입력 장치(1050)는, 전자 장치(1001)의 구성요소(예: 프로세서(1020))에 사용될 명령 또는 데이터를 전자 장치(1001)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(1050)은, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다. The input device 1050 may receive a command or data to be used for a component (for example, the processor 1020) of the electronic device 1001 from the outside (for example, a user) of the electronic device 1001. The input device 1050 may include, for example, a microphone, a mouse, or a keyboard.

음향 출력 장치(1055)는 음향 신호를 전자 장치(1001)의 외부로 출력할 수 있다. 음향 출력 장치(1055)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.The sound output device 1055 may output a sound signal to the outside of the electronic device 1001. The sound output device 1055 may include, for example, a speaker or a receiver. The speaker may be used for general purposes such as multimedia playback or recording playback, and the receiver may be used to receive an incoming call. According to one embodiment, the receiver may be implemented separately from or as part of a speaker.

표시 장치(1060)는 전자 장치(1001)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(1060)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 표시 장치(1060)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다. The display device 1060 may visually provide information to the outside (eg, a user) of the electronic device 1001. The display device 1060 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the device. According to an embodiment of the present disclosure, the display device 1060 may include a touch circuitry configured to sense a touch, or a sensor circuit (eg, a pressure sensor) set to measure the strength of a force generated by the touch. have.

오디오 모듈(1070)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(1070)은, 입력 장치(1050)를 통해 소리를 획득하거나, 음향 출력 장치(1055), 또는 전자 장치(1001)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(1002)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.The audio module 1070 may convert sound into an electrical signal or vice versa. According to an embodiment of the present disclosure, the audio module 1070 acquires sound through the input device 1050, or an external electronic device (eg, connected to the sound output device 1055 or the electronic device 1001 directly or wirelessly). Sound may be output through the electronic device 1002 (eg, a speaker or a headphone).

센서 모듈(1076)은 전자 장치(1001)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(1076)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. The sensor module 1076 detects an operating state (eg, power or temperature) or an external environmental state (eg, a user state) of the electronic device 1001 and generates an electrical signal or data value corresponding to the detected state. can do. According to an embodiment of the present disclosure, the sensor module 1076 may include, for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an infrared sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.

인터페이스(1077)는 전자 장치(1001)이 외부 전자 장치(예: 전자 장치(1002))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(1077)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.The interface 1077 may support one or more designated protocols that may be used for the electronic device 1001 to be directly or wirelessly connected to an external electronic device (for example, the electronic device 1002). According to an embodiment, the interface 1077 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.

연결 단자(1078)는, 그를 통해서 전자 장치(1001)가 외부 전자 장치(예: 전자 장치(1002))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(1078)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.The connection terminal 1078 may include a connector through which the electronic device 1001 may be physically connected to an external electronic device (eg, the electronic device 1002). According to an embodiment of the present disclosure, the connection terminal 1078 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).

햅틱 모듈(1079)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(1079)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.The haptic module 1079 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that can be perceived by the user through tactile or kinetic senses. According to one embodiment, the haptic module 1079 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.

카메라 모듈(1080)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(1080)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.The camera module 1080 may capture still images and videos. According to an embodiment, the camera module 1080 may include one or more lenses, image sensors, image signal processors, or flashes.

전력 관리 모듈(1088)은 전자 장치(1001)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.The power management module 1088 may manage power supplied to the electronic device 1001. According to an embodiment of the present disclosure, the power management module 388 may be implemented as at least a part of a power management integrated circuit (PMIC), for example.

배터리(1089)는 전자 장치(1001)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(1089)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.The battery 1089 may supply power to at least one component of the electronic device 1001. According to an embodiment, the battery 1089 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.

통신 모듈(1090)은 전자 장치(1001)와 외부 전자 장치(예: 전자 장치(1002), 전자 장치(1004), 또는 서버(1008))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(1090)은 프로세서(1020)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(1090)은 무선 통신 모듈(1092)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(1094)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(1098)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(1099)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(1092)은 가입자 식별 모듈(1096)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(1098) 또는 제2 네트워크(1099)와 같은 통신 네트워크 내에서 전자 장치(1001)를 확인 및 인증할 수 있다. The communication module 1090 may be a direct (eg wired) communication channel or wireless communication channel between the electronic device 1001 and an external electronic device (eg, the electronic device 1002, the electronic device 1004, or the server 1008). Establish and perform communication over established communication channels. The communication module 1090 operates independently of the processor 1020 (eg, an application processor) and may include one or more communication processors that support direct (eg, wired) or wireless communication. According to an embodiment, the communication module 1090 may be a wireless communication module 1092 (eg, a cellular communication module, a near field communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 1094 (eg, A local area network (LAN) communication module, or a power line communication module). The corresponding communication module of these communication modules may be a first network 1098 (e.g., a short-range communication network such as Bluetooth, WiFi direct, or an infrared data association (IrDA)) or a second network 1099 (e.g., a cellular network, the Internet, or Communicate with external electronic devices through a telecommunication network such as a computer network (eg, LAN or WAN). These various types of communication modules may be integrated into one component (eg, a single chip) or may be implemented by a plurality of components (eg, a plurality of chips) separate from each other. The wireless communication module 1092 may use subscriber information (e.g., international mobile subscriber identifier (IMSI)) stored in the subscriber identification module 1096 within a communication network such as the first network 1098 or the second network 1099. The electronic device 1001 may be checked and authenticated.

안테나 모듈(1097)(예: 도 4의 안테나 모듈(400) 및 도 5의 안테나 모듈(600))은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 안테나 모듈은, 일 실시 예에 따르면, 도전체 또는 도전성 패턴으로 형성될 수 있고, 어떤 실시 예에 따르면, 도전체 또는 도전성 패턴 이외에 추가적으로 다른 부품(예: RFIC)을 더 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(1097)은 하나 이상의 안테나들을 포함할 수 있고, 이로부터, 제1 네트워크(1098) 또는 제2 네트워크(1099)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(1090)에 의하여 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(1090)과 외부 전자 장치 간에 송신되거나 수신될 수 있다.The antenna module 1097 (eg, the antenna module 400 of FIG. 4 and the antenna module 600 of FIG. 5) may transmit or receive a signal or power to an external (eg, an external electronic device) or from the outside. According to an embodiment, the antenna module may be formed of a conductor or a conductive pattern, and in some embodiments, may further include another component (eg, an RFIC) in addition to the conductor or the conductive pattern. According to an embodiment, the antenna module 1097 may include one or more antennas, from which at least one suitable for a communication scheme used in a communication network, such as the first network 1098 or the second network 1099. May be selected by, for example, the communication module 1090. The signal or power may be transmitted or received between the communication module 1090 and the external electronic device through the selected at least one antenna.

상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.At least some of the components are connected to each other and connected to each other through a communication method (eg, a bus, a general purpose input and output (GPIO), a serial peripheral interface (SPI), or a mobile industry processor interface (MIPI)). For example, commands or data).

일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크(1099)에 연결된 서버(1008)를 통해서 전자 장치(1001)와 외부의 전자 장치(1004)간에 송신 또는 수신될 수 있다. 전자 장치(1002, 1004) 각각은 전자 장치(1001)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(1001)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(1002, 1004, or 1008) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(1001)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(1001)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(1001)로 전달할 수 있다. 전자 장치(1001)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다.. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. According to an embodiment of the present disclosure, the command or data may be transmitted or received between the electronic device 1001 and the external electronic device 1004 through the server 1008 connected to the second network 1099. Each of the electronic devices 1002 and 1004 may be a device that is the same as or different from the electronic device 1001. According to an embodiment of the present disclosure, all or part of operations executed in the electronic device 1001 may be executed in one or more external devices among the external electronic devices 1002, 1004, or 1008. For example, when the electronic device 1001 needs to perform a function or service automatically or in response to a request from a user or another device, the electronic device 1001 may instead execute the function or service by itself. In addition to or in addition, one or more external electronic devices may be requested to perform at least a part of the function or the service. One or more external electronic devices that receive the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit the result of the execution to the electronic device 1001. The electronic device 1001 may process the result as it is or additionally and provide it as at least part of a response to the request. For this purpose, for example, cloud computing, distributed computing, or client-server computing technology. This can be used.

본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.Electronic devices according to various embodiments of the present disclosure may be various types of devices. The electronic device may include, for example, a portable communication device (eg, a smartphone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device. Electronic devices according to embodiments of the present disclosure are not limited to the above-described devices.

본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나","A 또는 B 중 적어도 하나,""A, B 또는 C," "A, B 및 C 중 적어도 하나,"및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.Various embodiments of the present disclosure and terms used herein are not intended to limit the technical features described in the present disclosure to specific embodiments, and it should be understood to include various modifications, equivalents, or substitutes of the embodiments. In connection with the description of the drawings, similar reference numerals may be used for similar or related components. The singular form of the noun corresponding to the item may include one or more of the items, unless the context clearly indicates otherwise. In this document, "A or B", "at least one of A and B", "at least one of A or B," "A, B or C," "at least one of A, B and C," and "A Phrases such as “at least one of B, or C” may include any one of the items listed together in the corresponding one of the phrases, or any possible combination thereof. Terms such as "first", "second", or "first" or "second" may simply be used to distinguish a component from other corresponding components, and the components may be referred to other aspects (e.g. Order). Some (eg, first) component may be referred to as "coupled" or "connected" to another (eg, second) component, with or without the term "functionally" or "communicatively." When mentioned, it means that any component can be connected directly to the other component (eg, by wire), wirelessly, or via a third component.

본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다. As used herein, the term “module” may include a unit implemented in hardware, software, or firmware, and may be used interchangeably with terms such as logic, logic block, component, or circuit. The module may be an integral part or a minimum unit or part of the component, which performs one or more functions. For example, according to one embodiment, the module may be implemented in the form of an application-specific integrated circuit (ASIC).

본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(1001)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(1036) 또는 외장 메모리(1038))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(1040))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(1001))의 프로세서(예: 프로세서(1020))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.Various embodiments of the present disclosure may include one or more instructions stored in a storage medium (eg, internal memory 1036 or external memory 1038) that can be read by a machine (eg, electronic device 1001). It may be implemented as software (eg, program 1040) including the. For example, the processor (for example, the processor 1020) of the device (for example, the electronic device 1001) may call at least one of the one or more instructions stored from the storage medium and execute it. This enables the device to be operated to perform at least one function in accordance with the at least one command invoked. The one or more instructions may include code generated by a compiler or code executable by an interpreter. The device-readable storage medium may be provided in the form of a non-transitory storage medium. Here, 'non-transitory' means only that the storage medium is a tangible device and does not contain a signal (e.g. electromagnetic wave), which is the term used when the data is stored semi-permanently on the storage medium. It does not distinguish cases where it is temporarily stored.

일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.According to an embodiment of the present disclosure, a method according to various embodiments of the present disclosure may be included in a computer program product. The computer program product may be traded between the seller and the buyer as a product. The computer program product may be distributed in the form of a device-readable storage medium (e.g. compact disc read only memory (CD-ROM)), or through an application store (e.g. Play Store TM ) or two user devices ( Example: smartphones) can be distributed (eg downloaded or uploaded) directly or online. In the case of an online distribution, at least a portion of the computer program product may be stored at least temporarily or temporarily created on a device-readable storage medium such as a server of a manufacturer, a server of an application store, or a memory of a relay server.

다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.According to various embodiments, each component (eg, module or program) of the above-described components may include a singular or plural object. According to various embodiments of the present disclosure, one or more components or operations of the above-described corresponding components may be omitted, or one or more other components or operations may be added. Alternatively or additionally, a plurality of components (eg, a module or a program) may be integrated into one component. In this case, the integrated component may perform one or more functions of the component of each of the plurality of components the same as or similar to that performed by the corresponding component of the plurality of components before the integration. . According to various embodiments, operations performed by a module, program, or other component may be executed sequentially, in parallel, repeatedly, or heuristically, or one or more of the operations may be executed in a different order, or may be omitted. Or one or more other operations may be added.

Claims (20)

인쇄 회로 기판(printed circuit board)에 있어서,
복수의 제1 배선들 및, 상기 복수의 제1 배선들과 절연된 제1 도전성 영역을 포함하는 제1 배선층;
복수의 제2 배선들, 및 상기 복수의 제2 배선들과 절연된 상태로 상기 제 1 도전성 영역에 대면하여 배치된 제2 도전성 영역을 포함하고, 상기 제1 배선층 아래에 배치된 제2 배선층;
상기 제1 배선층과 상기 제2 배선층 사이에 배치된 제1 절연층;
상기 제1 도전성 영역으로부터 전기적으로 연장되어 형성된 제1 단자; 및
상기 제2 도전성 영역으로부터 전기적으로 연장되는 형성된 제2 단자;를 포함하고,
상기 제 1 단자 및 상기 제 2 단자는, 상기 제1 절연층의 속성과 관련하여, 상기 제1 도전성 영역 및 상기 제2 도전성 영역 사이의 정전 용량(capacitance)을 측정할 수 있도록 형성된 인쇄 회로 기판.
In a printed circuit board,
A first wiring layer including a plurality of first wirings and a first conductive region insulated from the plurality of first wirings;
A second wiring layer including a plurality of second wirings, and a second conductive region disposed to face the first conductive region in an insulated state from the plurality of second wirings, the second wiring layer disposed below the first wiring layer;
A first insulating layer disposed between the first wiring layer and the second wiring layer;
A first terminal electrically extending from the first conductive region; And
A second terminal formed to extend electrically from the second conductive region;
And the first terminal and the second terminal are configured to measure a capacitance between the first conductive region and the second conductive region in relation to the property of the first insulating layer.
청구항 1에 있어서,
상기 인쇄 회로 기판은 그라운드 층을 더 포함하고,
상기 제2 배선층은 상기 그라운드 층, 및 상기 제2 도전성 영역을 전기적으로 연결하는 그라운드 배선을 더 포함하는 인쇄 회로 기판.
The method according to claim 1,
The printed circuit board further comprises a ground layer,
The second wiring layer further includes a ground wiring electrically connecting the ground layer and the second conductive region.
청구항 1에 있어서,
제1 배선층 위에 배치되며 상기 인쇄 회로 기판의 제1 면을 형성하는 비전도성의 제1 표면층을 포함하고,
상기 제1 단자 및 상기 제2 단자는 상기 제1 표면층을 통해 노출된 인쇄 회로 기판.
The method according to claim 1,
A first nonconductive surface layer disposed over a first wiring layer and forming a first side of the printed circuit board,
The first terminal and the second terminal is a printed circuit board exposed through the first surface layer.
청구항 3에 있어서,
상기 제1 단자 또는 상기 제2 단자 중 어느 하나에는 지정된 전압이 인가되고, 다른 하나는 그라운드 영역과 전기적으로 연결되는 인쇄 회로 기판.
The method according to claim 3,
The printed circuit board of claim 1, wherein a specified voltage is applied to one of the first terminal and the second terminal, and the other is electrically connected to a ground region.
청구항 1에 있어서,
상기 제2 도전성 영역은 상기 제1 도전성 영역보다 넓게 형성되는 인쇄 회로 기판.
The method according to claim 1,
The second conductive region is formed wider than the first conductive region.
청구항 1에 있어서,
상기 제1 배선층 위에 배치되며 상기 인쇄 회로 기판의 제1 면을 형성하는 비전도성의 제1 표면층;
복수의 제 3 배선들, 및 상기 복수의 제 3 배선들과 절연된 상태로 상기 제 2 도전성 영역에 대면하여 배치된 제3 도전성 영역을 포함하고, 상기 제2 배선층 아래에 배치되는 제3 배선층;
상기 제2 배선층과 상기 제3 배선층 사이에 배치된 제2 절연층; 및
상기 제3 도전성 영역으로부터 전기적으로 연장되어 형성된 제3 단자를 더 포함하고,
상기 제2 단자 및 상기 제3 단자는, 상기 제2 절연층의 속성과 관련하여, 상기 제2 도전성 영역 및 상기 제3 도전성 영역 사이의 정전 용량(capacitance)을 측정할 수 있도록 형성된 인쇄 회로 기판.
The method according to claim 1,
A first nonconductive surface layer disposed on the first wiring layer and forming a first surface of the printed circuit board;
A third wiring layer including a plurality of third wirings and a third conductive region disposed to face the second conductive region in an insulated state from the plurality of third wirings, and disposed under the second wiring layer;
A second insulating layer disposed between the second wiring layer and the third wiring layer; And
A third terminal electrically extending from the third conductive region;
And the second terminal and the third terminal are configured to measure a capacitance between the second conductive region and the third conductive region in relation to the property of the second insulating layer.
청구항 1에 있어서,
상기 인쇄 회로 기판은 상기 제1 배선 및/또는 상기 제2 배선에 전기적으로 연결되는 하나 이상의 전기 소자를 포함하는 실장 영역; 및
상기 실장 영역의 외측에 형성된 검사 영역;을 포함하고,
상기 검사 영역은 상기 제1 도전성 영역, 상기 제2 도전성 영역, 상기 제1 단자, 및 상기 제2 단자를 포함하는 인쇄 회로 기판.
The method according to claim 1,
The printed circuit board may include: a mounting region including one or more electrical elements electrically connected to the first wiring and / or the second wiring; And
An inspection area formed outside the mounting area;
The inspection region includes the first conductive region, the second conductive region, the first terminal, and the second terminal.
청구항 7에 있어서,
상기 제2 배선층은 상기 하나 이상의 전기 소자가 접지되는 그라운드 배선을 더 포함하고,
상기 제2 도전성 영역은 상기 그라운드 배선에 접지되는 인쇄 회로 기판.
The method according to claim 7,
The second wiring layer further includes a ground wiring to which the at least one electrical element is grounded,
And the second conductive region is grounded to the ground wiring.
청구항 1에 있어서,
상기 제1 단자 또는 상기 제2 단자는 적어도 하나의 비아를 통해 상기 제1 배선층 또는 상기 제2 배선층과 전기적으로 연결된 인쇄 회로 기판.
The method according to claim 1,
The first terminal or the second terminal is electrically connected with the first wiring layer or the second wiring layer through at least one via.
전자 장치에 있어서,
상기 전자 장치의 제1 면을 형성하는 제1 커버, 상기 전자 장치의 상기 제1 면과 대면하는 제2 면을 형성하는 제2 커버, 및 상기 전자 장치의 상기 제1 면과 제2 면 사이의 제3 면을 형성하는 측면 부재를 포함하는 하우징 구조물;상기 제1 커버 및 상기 제2 커버 사이에 배치되는 디스플레이; 및
상기 디스플레이와 상기 제2 커버 사이에 배치되는 인쇄 회로 기판 (printed circuit board);을 포함하고,
상기 인쇄 회로 기판(printed circuit board)은,
적어도 하나의 전기 소자가 실장되는 실장 영역;
상기 실장 영역의 외측에 형성되는 검사 영역; 및
상기 실장 영역 및 상기 검사 영역에 포함되는 복수의 층을 포함하는 층 구조;를 포함하고,
상기 층 구조는,
상기 실장 영역에 형성되는 제1 배선과, 상기 검사 영역에 형성되며 상기 제1 배선과 절연되는 제1 도전성 영역을 포함하는 제1 배선층;
상기 실장 영역에 형성되는 제2 배선과, 상기 검사 영역에 형성되며 상기 제2 배선과 절연되고 상기 제1 도전성 영역과 대응되는 제2 도전성 영역을 포함하는 제2 배선층; 및
상기 제1 배선층과 상기 제2 배선층 사이에 배치되는 절연층;을 포함하고,
상기 층 구조에는 상기 제1 도전성 영역으로부터 상기 검사 영역의 표면까지 연장되는 제1 비아, 및 상기 제2 도전성 영역으로부터 상기 검사 영역의 표면까지 연장되는 제2 비아가 형성되는 전자 장치.
In an electronic device,
A first cover forming a first surface of the electronic device, a second cover forming a second surface facing the first surface of the electronic device, and between the first and second surfaces of the electronic device. A housing structure comprising a side member defining a third surface; a display disposed between the first cover and the second cover; And
And a printed circuit board disposed between the display and the second cover.
The printed circuit board (printed circuit board),
A mounting area in which at least one electric element is mounted;
An inspection area formed outside the mounting area; And
And a layer structure including a plurality of layers included in the mounting area and the inspection area.
The layer structure is,
A first wiring layer including a first wiring formed in the mounting region and a first conductive region formed in the inspection region and insulated from the first wiring;
A second wiring layer formed in the mounting region and a second wiring layer formed in the inspection region and insulated from the second wiring and corresponding to the first conductive region; And
And an insulating layer disposed between the first wiring layer and the second wiring layer,
The layer structure is formed with a first via extending from the first conductive region to the surface of the inspection region, and a second via extending from the second conductive region to the surface of the inspection region.
청구항 10에 있어서,
상기 층 구조는 상기 인쇄 회로 기판의 제1 면을 형성하는 표면 층을 포함하고,
상기 표면 층은 상기 제1 비아와 전기적으로 연결되는 제1 단자, 및 상기 제2 비아와 전기적으로 연결되는 제2 단자를 포함하는 전자 장치.
The method according to claim 10,
The layer structure includes a surface layer forming a first side of the printed circuit board,
The surface layer includes a first terminal in electrical connection with the first via and a second terminal in electrical connection with the second via.
청구항 10에 있어서,
상기 층 구조는 그라운드 층을 더 포함하고,
상기 제1 도전성 영역 및 상기 제2 도전성 영역 중 어느 하나는 상기 그라운드 층과 전기적으로 연결된 전자 장치.
The method according to claim 10,
The layer structure further comprises a ground layer,
Any one of the first conductive region and the second conductive region is electrically connected to the ground layer.
청구항 10에 있어서,
상기 검사 영역은 상기 인쇄 회로 기판의 가장자리의 일부에 형성되는 전자 장치.
The method according to claim 10,
And the inspection area is formed at a portion of an edge of the printed circuit board.
청구항 10에 있어서,
상기 적어도 하나의 전기 소자는 상기 제1 배선 및/또는 상기 제2 배선과 전기적으로 연결되는 전자 장치.
The method according to claim 10,
And the at least one electrical element is electrically connected to the first wiring and / or the second wiring.
안테나 모듈에 있어서,
상기 안테나 모듈의 제1 면을 형성하는 제1 표면층;
상기 안테나 모듈의 제2 면을 형성하는 제2 표면층;
상기 제1 표면층과 상기 제2 표면층 사이에 배치된 제1 절연층;
상기 제1 표면층과 상기 절연층 사이에 배치되고 제1 방사 패치를 포함하는 제1 방사층;
상기 제2 표면층과 상기 절연층 사이에 배치되고 제2 방사 패치를 포함하는 제2 방사층;
상기 제1 방사 패치 및 상기 제2 방사 패치 중 적어도 하나를 급전시키기 위한 통신 회로; 및
상기 제1 방사 패치 및 상기 제2 방사 패치 중 적어도 하나와 상기 통신 회로를 전기적으로 연결하도록, 상기 제1 절연층, 상기 제1 방사층, 상기 제2 방사층, 및 제2 표면층 중 적어도 일부를 관통하는 급전 배선;을 포함하고,
상기 제1 방사층 및 상기 제2 방사층은 각각 상기 제1 방사 패치 및 상기 제2 방사 패치와 절연되며 서로 마주보는 제1 도전성 영역 및 제2 도전성 영역을 포함하고,
상기 제1 도전성 영역으로부터 상기 안테나 모듈의 제1 면까지 연장되는 제1 비아, 및 상기 제2 도전성 영역으로부터 안테나 모듈의 제1 면까지 연장되는 제2 비아가 형성되는 안테나 모듈.
In the antenna module,
A first surface layer forming a first surface of the antenna module;
A second surface layer forming a second surface of the antenna module;
A first insulating layer disposed between the first surface layer and the second surface layer;
A first radiation layer disposed between the first surface layer and the insulation layer and including a first radiation patch;
A second radiation layer disposed between the second surface layer and the insulation layer and including a second radiation patch;
Communication circuitry for feeding at least one of the first radiation patch and the second radiation patch; And
At least a portion of the first insulating layer, the first radiation layer, the second radiation layer, and the second surface layer are electrically connected to at least one of the first radiation patch and the second radiation patch and the communication circuit. Feed through wiring; including,
The first radiation layer and the second radiation layer each include a first conductive region and a second conductive region insulated from and facing each other with the first radiation patch and the second radiation patch,
A first via extending from the first conductive region to the first surface of the antenna module, and a second via extending from the second conductive region to the first surface of the antenna module.
청구항 15에 있어서,
상기 제1 표면층에는 상기 제1 비아와 전기적으로 연결된 제1 단자, 및 상기 제2 비아와 전기적으로 연결된 제2 단자가 형성된 안테나 모듈.
The method according to claim 15,
And a first terminal electrically connected to the first via, and a second terminal electrically connected to the second via.
청구항 15에 있어서,
상기 통신 회로는 상기 제2 표면층에 배치되는 안테나 모듈.
The method according to claim 15,
The communication circuitry is disposed on the second surface layer.
청구항 15에 있어서,
상기 제1 방사층과 상기 제2 방사층 사이에 위치된 제1 절연층의 두께는 상기 제1 도전성 영역과 상기 제2 도전성 영역에 의해 형성되는 정전 용량과 실질적으로 반비례하는 안테나 모듈.
The method according to claim 15,
And a thickness of a first insulating layer positioned between the first radiating layer and the second radiating layer is substantially inversely proportional to the capacitance formed by the first conductive region and the second conductive region.
청구항 15에 있어서,
상기 제2 방사층과 상기 제2 표면층 사이에 배치되며 제3 방사 패치를 포함하는 제3 방사층, 및 상기 제3 방사층과 상기 제2 방사층 사이에 배치된 제2 절연층을 더 포함하고,
상기 제2 방사층 및 상기 제3 방사층은 각각 상기 제2 방사 패치 및 상기 제3 방사 패치와 절연되며 서로 마주보는 제3 도전성 영역 및 제4 도전성 영역을 포함하고,
상기 제3 도전성 영역으로부터 상기 안테나 모듈의 제1 면까지 연장되는 제3 비아, 및 상기 제4 도전성 영역으로부터 안테나 모듈의 제1 면까지 연장되는 제4 비아가 형성되는 안테나 모듈.
The method according to claim 15,
A third radiation layer disposed between the second radiation layer and the second surface layer and including a third radiation patch, and a second insulating layer disposed between the third radiation layer and the second radiation layer; ,
The second radiation layer and the third radiation layer each include a third conductive region and a fourth conductive region insulated from the second radiation patch and the third radiation patch and facing each other;
And a third via extending from the third conductive region to the first surface of the antenna module and a fourth via extending from the fourth conductive region to the first surface of the antenna module.
청구항 19에 있어서,
상기 제1 표면층에는 상기 제3 비아와 전기적으로 연결된 제3 단자, 및 상기 제4 비아와 전기적으로 연결된 제4 단자가 형성된 안테나 모듈.
The method according to claim 19,
And a third terminal electrically connected to the third via, and a fourth terminal electrically connected to the fourth via.
KR1020180100428A 2018-08-27 2018-08-27 A printed circuit board comprising a plurality of terminals for measuring the capacitance of an insulating layer disposed between a plurality of wiring layers, Antenna module and Electronic device having the same KR20200023920A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180100428A KR20200023920A (en) 2018-08-27 2018-08-27 A printed circuit board comprising a plurality of terminals for measuring the capacitance of an insulating layer disposed between a plurality of wiring layers, Antenna module and Electronic device having the same
PCT/KR2019/010952 WO2020045965A1 (en) 2018-08-27 2019-08-27 Printed circuit board comprising multiple terminals for measuring capacitance of insulating layer disposed between multiple wiring layers, and antenna module and electronic device comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180100428A KR20200023920A (en) 2018-08-27 2018-08-27 A printed circuit board comprising a plurality of terminals for measuring the capacitance of an insulating layer disposed between a plurality of wiring layers, Antenna module and Electronic device having the same

Publications (1)

Publication Number Publication Date
KR20200023920A true KR20200023920A (en) 2020-03-06

Family

ID=69644625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180100428A KR20200023920A (en) 2018-08-27 2018-08-27 A printed circuit board comprising a plurality of terminals for measuring the capacitance of an insulating layer disposed between a plurality of wiring layers, Antenna module and Electronic device having the same

Country Status (2)

Country Link
KR (1) KR20200023920A (en)
WO (1) WO2020045965A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019131813A1 (en) * 2019-11-25 2021-05-27 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Method for producing a printed circuit board comprising an electrical circuit for an electronic braking system for a vehicle

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251722B2 (en) * 1999-07-02 2009-04-08 日置電機株式会社 Circuit board inspection equipment
JP2001330631A (en) * 2000-05-24 2001-11-30 Hioki Ee Corp Circuit board inspecting method and device therefor
JP2005347354A (en) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd Circuit device and its manufacturing method
JP5064062B2 (en) * 2007-02-28 2012-10-31 株式会社日本マイクロニクス Inspection method for multilayer wiring boards
KR20120086942A (en) * 2011-01-27 2012-08-06 엘지이노텍 주식회사 Flexible printed circuit board and Method for detecting failure of flexible printed circuit board

Also Published As

Publication number Publication date
WO2020045965A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
KR102550209B1 (en) An electronic device comprising an interposer surrounding circuit elements disposed on a printed circuit board
KR102513750B1 (en) Printed circuit board including electro-conductive pattern and electric device including the printed circuit board
KR102561724B1 (en) Antenna Module and the Electronic Device including the Antenna Module
KR102372187B1 (en) Electronic device comprising antenna module comprising sensing electrode
KR20190141474A (en) Antenna including conductive pattern and electronic device including the same
US11019736B2 (en) Electronic device including flexible printed circuit board
KR20200061935A (en) Antenna and electronic device including the same
KR20200005950A (en) Electronic device including a flexible circuit board on which a plurality of ground wirings surrounding signal wirings
KR20200101234A (en) A plurality of antennas and electronic device including the same
KR102469571B1 (en) Electronic device including loop type antenna
KR20210012533A (en) Electronic device including a shielding sheet and a heat radiation member
US20200303808A1 (en) Antenna and electronic device comprising same
KR20210031303A (en) An electronic device having a connector mounted on a circuit
US20200413530A1 (en) Antenna device and electronic device comprising antenna device
KR20200126622A (en) Antenna radiator including a plurality of layers and electronic device including the same
KR20200044455A (en) electronic device including antenna apparatus using a photo-conductive material and method for controlling antenna
KR20200013374A (en) A connector including a support portion for supporting at least a portion of a conductive pin and an electronic device including the same
US11435789B2 (en) Electronic device having structure for connecting display and conductive support member through conductive adhesive member
KR20200023920A (en) A printed circuit board comprising a plurality of terminals for measuring the capacitance of an insulating layer disposed between a plurality of wiring layers, Antenna module and Electronic device having the same
KR20210011765A (en) Interposer and electronic device including the same
KR20200047050A (en) Electronic device and substrate connecting member comprising opening surrounding region where through wiring is formed and substrate having conductive member formed on the side of the opening
KR102574774B1 (en) Antenna and electronic device including the same
US11431830B2 (en) Circuit board including conductive structure for electrically connecting wires, and electronic device including same
KR20210054336A (en) Grip detecting method and electronic device supporting the same
KR20200136156A (en) Antenna module and electronic device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal