KR20200020327A

KR20200020327A - Substrate for display and display including the same

Info

Publication number: KR20200020327A
Application number: KR1020180095894A
Authority: KR
Inventors: 오재영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-08-17
Filing date: 2018-08-17
Publication date: 2020-02-26

Abstract

The present invention relates to a substrate for a display device having a storage capacitor which can be applied to high resolution and a display device comprising the same. The substrate for a display device according to the present invention comprises a storage capacitor vertically overlapping at least one transistor. Since storage electrodes of the storage capacitor are arranged to face each other in an opening, a capacity value of the storage capacitor can be ensured to a level required in a high resolution display device even if a length of the transistor and a size (length) of the storage capacitor are reduced.

Description

Substrate for display device and display device including the same {SUBSTRATE FOR DISPLAY AND DISPLAY INCLUDING THE SAME}

본 발명은 표시 장치용 기판과 그를 포함하는 표시 장치에 관한 것으로, 특히 고해상도 표시 장치에 적용될 수 있는 스토리지 커패시터를 가지는 표시 장치용 기판과 그를 포함하는 표시 장치에 관한 것이다.The present invention relates to a display device substrate and a display device including the same, and more particularly, to a display device substrate having a storage capacitor that can be applied to a high resolution display device and a display device including the same.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다.Video display devices that implement a variety of information on the screen are the core technologies of the information and communication era, and are developing in a direction that is thinner, lighter, more portable, and high-performance. Accordingly, a flat panel display that can reduce weight and volume, which is a disadvantage of a cathode ray tube (CRT), has been in the spotlight.

평판표시장치로는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device:ED) 등이 있다.Flat display devices include Liquid Crystal Display (LCD), Plasma Display Panel (PDP), Organic Light Emitting Display Device (OLED), and Electrophoretic Display (Electrophoretic Display). Device: ED).

이 평판 표시 장치는 매트릭스 형태로 배열된 다수의 서브 화소들을 통해 영상을 구현한다. 이러한 다수의 서브 화소들 각각은 적어도 하나의 트랜지스터 및 스토리지 커패시터로 이루어진 화소 구동 회로를 구비한다.The flat panel display implements an image through a plurality of sub pixels arranged in a matrix. Each of the plurality of sub pixels includes a pixel driving circuit including at least one transistor and a storage capacitor.

최근, 표시 장치의 해상도가 높아짐에 따라, 각 서브 화소의 크기가 작아져야 한다. 즉, 도 1에 도시된 바와 같이, 각 서브 화소의 불투명 영역에 배치되는 트랜지스터의 크기(길이) 및 스토리지 커패시터의 크기도 작아져야 한다. 그러나, 스토리지 커패시터는 각 서브 화소에 공급되는 전압 신호를 일정하게 유지하기 위해 일정 이상의 정전 용량을 가져야 한다. 따라서, 스토리지 커패시터의 크기를 줄이게 되면, 스토리지 커패시터의 용량값이 감소하게 되어 고해상도 표시 장치를 구현할 수 없다.In recent years, as the resolution of a display device increases, the size of each sub-pixel must decrease. That is, as shown in FIG. 1, the size (length) of the transistors disposed in the opaque regions of each sub-pixel and the size of the storage capacitor should also be reduced. However, the storage capacitor must have a predetermined capacitance or more in order to keep the voltage signal supplied to each sub pixel constant. Therefore, if the size of the storage capacitor is reduced, the capacity value of the storage capacitor is reduced, and thus a high resolution display device cannot be implemented.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 고해상도 표시 장치에 적용될 수 있는 스토리지 커패시터를 가지는 표시 장치용 기판과 그를 포함하는 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the present invention provides a display device substrate having a storage capacitor that can be applied to a high resolution display device and a display device including the same.

상기 목적을 달성하기 위하여, 본 발명에 따른 표시 장치용 기판은 기판 상에 배치되는 스토리지 커패시터와; 상기 스토리지 커패시터와 중첩되는 적어도 하나의 트랜지스터를 구비하며, 상기 스토리지 커패시터는 적어도 하나의 개구부를 가지는 제1 스토리지 절연막 상에 배치되는 제1 스토리지 전극과; 상기 제1 스토리지 전극과 제2 스토리지 절연막을 사이에 두고 중첩되는 제2 스토리지 전극을 구비한다.In order to achieve the above object, a display device substrate according to the present invention includes a storage capacitor disposed on the substrate; At least one transistor overlapping the storage capacitor, wherein the storage capacitor comprises: a first storage electrode disposed on a first storage insulating layer having at least one opening; A second storage electrode overlaps with the first storage electrode and the second storage insulating layer interposed therebetween.

또한, 상기 목적을 달성하기 위하여, 본 발명에 따른 표시 장치는 기판 상에 배치되는 스토리지 커패시터와; 상기 스토리지 커패시터와 중첩되는 적어도 하나의 트랜지스터와; 상기 트랜지스터와 접속되는 발광 소자를 구비하며, 상기 스토리지 커패시터는 적어도 하나의 개구부를 가지는 제1 스토리지 절연막 상에 배치되는 제1 스토리지 전극과; 상기 제1 스토리지 전극과 제2 스토리지 절연막을 사이에 두고 중첩되는 제2 스토리지 전극을 구비한다.In addition, in order to achieve the above object, a display device according to the present invention includes a storage capacitor disposed on a substrate; At least one transistor overlapping the storage capacitor; A first storage electrode having a light emitting element connected to the transistor, wherein the storage capacitor is disposed on a first storage insulating layer having at least one opening; A second storage electrode overlaps with the first storage electrode and the second storage insulating layer interposed therebetween.

본 발명에서는 스토리지 커패시터의 스토리지 전극들이 개구부 내에서 서로 마주보도록 배치된다. 이에 따라, 본 발명에서는 트랜지스터 및 스토리지 커패시터의 크기(길이)를 줄이더라도 스토리지 커패시터의 용량값을 고해상도 표시 장치에서 요구되는 수준으로 확보할 수 있다.In the present invention, the storage electrodes of the storage capacitor are disposed to face each other in the opening. Accordingly, in the present invention, even if the size (length) of the transistor and the storage capacitor is reduced, the capacitance value of the storage capacitor can be secured to a level required by the high resolution display device.

또한, 본 발명에서는 스토리지 커패시터를 트랜지스터와 중첩되게 트랜지스터 하부에 수직 배치함으로써 공정 제약을 최소화할 수 있어 고해상도 구현 및 수율이 향상된다.In addition, in the present invention, by placing the storage capacitor vertically below the transistor so as to overlap the transistor, process constraints can be minimized, thereby improving high resolution implementation and yield.

도 1은 종래 표시 장치의 해상도에 따른 트랜지스터의 길이 변화를 나타내는 도면이다.
도 2는 본 발명에 따른 표시 장치용 기판을 나타내는 단면도이다.
도 3은 본 발명에 따른 표시 장치용 기판을 포함하는 유기 발광 표시 장치를 나타내는 단면도이다.
도 4a 내지 도 4l은 도 3에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 다른 실시 예에 따른 표시 장치용 기판을 나타내는 단면도이다.
도 6은 본 발명의 다른 실시 예에 따른 표시 장치용 기판을 포함하는 유기 발광 표시 장치를 나타내는 단면도이다.
도 7은 도 3에 도시된 화소 구동 회로의 다른 실시 예를 나타내는 단면도이다.
도 8은 도 1에 도시된 개구부의 다른 실시 예를 나타내는 단면도이다.1 is a diagram illustrating a change in length of a transistor according to a resolution of a conventional display device.
2 is a cross-sectional view illustrating a substrate for a display device according to the present invention.
3 is a cross-sectional view illustrating an organic light emitting display device including the display device substrate according to the present invention.
4A to 4L are cross-sectional views illustrating a method of manufacturing the OLED display illustrated in FIG. 3.
5 is a cross-sectional view illustrating a substrate for a display device according to another exemplary embodiment.
6 is a cross-sectional view illustrating an organic light emitting diode display including a substrate for a display device according to another exemplary embodiment.
FIG. 7 is a cross-sectional view illustrating another example of the pixel driving circuit illustrated in FIG. 3.
8 is a cross-sectional view illustrating another embodiment of the opening illustrated in FIG. 1.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 표시 장치용 기판을 나타내는 단면도이다.2 is a cross-sectional view illustrating a substrate for a display device according to the present invention.

도 2에 도시된 표시 장치용 기판은 박막트랜지스터(100)와, 스토리지 커패시터(140)를 구비한다.The substrate for a display device illustrated in FIG. 2 includes a thin film transistor 100 and a storage capacitor 140.

박막트랜지스터(100)는 스토리지 커패시터(140) 상부에 배치된다. 이 박막트랜지스터(100)는 게이트 전극(106)과, 액티브층(104)과, 소스 전극(108)과, 드레인 전극(110)을 구비한다.The thin film transistor 100 is disposed above the storage capacitor 140. The thin film transistor 100 includes a gate electrode 106, an active layer 104, a source electrode 108, and a drain electrode 110.

게이트 전극(106)은 제2 게이트 절연막(114) 상에 형성되며, 제2 게이트 절연막(114)을 사이에 두고 액티브층(104)과 중첩될 수도 있다.The gate electrode 106 may be formed on the second gate insulating layer 114 and may overlap the active layer 104 with the second gate insulating layer 114 therebetween.

액티브층(104)은 제1 게이트 절연막(112) 상에 배치된다. 이 액티브층(104)은 제2 게이트 절연막(114)을 사이에 두고 게이트 전극(106)과 중첩되게 형성되어 소스 및 드레인 전극(108,110) 사이에 채널을 형성한다. 액티브층(104)은 Zn, Cd, Ga, In, Sn, Hf, Zr 중 선택된 적어도 하나 이상의 금속을 포함하는 산화물로 형성되거나, 비정질 또는 다결정 반도체층으로 형성된다. 이러한 액티브층(104)은 개구부(146a) 내에 배치되는 스토리지 커패시터(140)의 제1 및 제2 스토리지 전극(142,144)과 중첩되도록 형성된다. 이러한 제1 및 제2 스토리지전극(142,144)에 의해, 액티브층(104)으로 외부광이 입사되는 것을 차단함으로써 별도의 차광층이 불필요하다.The active layer 104 is disposed on the first gate insulating layer 112. The active layer 104 is formed to overlap the gate electrode 106 with the second gate insulating layer 114 therebetween to form a channel between the source and drain electrodes 108 and 110. The active layer 104 is formed of an oxide containing at least one metal selected from Zn, Cd, Ga, In, Sn, Hf, and Zr, or is formed of an amorphous or polycrystalline semiconductor layer. The active layer 104 is formed to overlap the first and second storage electrodes 142 and 144 of the storage capacitor 140 disposed in the opening 146a. The first and second storage electrodes 142 and 144 block external light from being incident on the active layer 104, so that a separate light shielding layer is unnecessary.

소스 및 드레인 전극(108,110)은 층간 절연막(116) 상에 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다. 소스 및 드레인 전극(108,110)은 액티브층(104)의 채널을 사이에 두고 서로 마주보도록 형성된다. 소스 전극(108)은 제2 게이트 절연막(114) 및 층간 절연막(116)을 관통하는 소스 컨택홀(124S)을 통해 노출된 액티브층(104)과 접속한다. 드레인 전극(110)은 제2 스토리지 절연막(148), 제1 게이트 절연막(112), 제2 게이트 절연막(114) 및 층간 절연막(116)을 관통하는 드레인 컨택홀(124D)을 통해 노출된 액티브층(104)의 측면 및 제1 스토리지 전극(142)의 상부면과 접속한다. The source and drain electrodes 108 and 110 are formed on the interlayer insulating film 116 of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and It may be a single layer or multiple layers made of any one of copper (Cu) or alloys thereof, but is not limited thereto. The source and drain electrodes 108 and 110 face each other with the channel of the active layer 104 interposed therebetween. The source electrode 108 is connected to the active layer 104 exposed through the source contact hole 124S penetrating through the second gate insulating layer 114 and the interlayer insulating layer 116. The drain electrode 110 is exposed through the drain contact hole 124D penetrating through the second storage insulating layer 148, the first gate insulating layer 112, the second gate insulating layer 114, and the interlayer insulating layer 116. It is connected to the side of the 104 and the upper surface of the first storage electrode 142.

스토리지 커패시터(140)는 박막트랜지스터(100) 하부에 배치되어 박막트랜지스터(100)와 수직 중첩된다. 이 스토리지 커패시터(140)는 제2 스토리지 절연막(148)을 사이에 두고 중첩되는 제1 및 제2 스토리지 전극(142,144)을 구비한다.The storage capacitor 140 is disposed below the thin film transistor 100 and vertically overlaps the thin film transistor 100. The storage capacitor 140 includes first and second storage electrodes 142 and 144 overlapping each other with a second storage insulating layer 148 therebetween.

제1 스토리지 전극(142)은 제1 개구부(146a)를 가지는 제1 스토리지 절연막(146) 상에 형성된다. 이 때, 제1 개구부(146a)는 깊이보다 폭이 작게 형성된다. 이에 따라, 제1 스토리지 절연막(146)의 제1 개구부(146a)와 대응되는 제2 스토리지 절연막(148)의 오목 영역에 형성되는 제2 스토리지 전극(144)의 매립이 용이해짐으로써 제2 스토리지 전극(144)의 상부면의 평탄화도 용이해진다.The first storage electrode 142 is formed on the first storage insulating layer 146 having the first opening 146a. At this time, the first opening 146a is formed to have a smaller width than the depth. As a result, the second storage electrode 144 formed in the concave region of the second storage insulating layer 148 corresponding to the first opening 146a of the first storage insulating layer 146 may be easily embedded, thereby allowing the second storage electrode to be embedded. The planarization of the upper surface of 144 also becomes easy.

이러한 제1 스토리지 전극(142)은 제1 스토리지 절연막(146)의 상부면 뿐만 아니라, 개구부(146a)에 의해 노출된 제1 스토리지 절연막(146)의 측면 및 버퍼층(102)의 상부면에도 형성된다. 이에 따라, 제1 스토리지 전극(142)은 오목부(142a)를 가지도록 형성되므로 제1 스토리지 전극(142)의 표면적을 넓힐 수 있다.The first storage electrode 142 is formed not only on the top surface of the first storage insulating layer 146 but also on the side surface of the first storage insulating layer 146 exposed by the opening 146a and the top surface of the buffer layer 102. . Accordingly, since the first storage electrode 142 is formed to have the concave portion 142a, the surface area of the first storage electrode 142 may be increased.

제2 스토리지 전극(144)은 제1 스토리지 전극(142)을 덮도록 배치되는 제2 스토리지 절연막(148) 상에 형성된다. 이 제2 스토리지 전극(144)은 제1 스토리지 전극(142)의 오목부(142a)와 결합되는 볼록부(144a)를 가지도록, 개구부(146a) 내에 배치되는 제2 스토리지 절연막(148)의 측면 및 상부면 상에 배치된다. 이러한 제2 스토리지 전극(144)은 개구부(146a)와 대응되는 제2 스토리지 절연막(148)의 오목부를 완전히 매립함으로써 평탄한 상부면을 가진다. 이에 따라, 제2 스토리지 전극(144)의 상부에 배치되는 다수의 박막층의 스텝 커버리지를 향상시킬 수 있다. 예를 들어, 액티브층(104) 및 게이트 전극(106)이 단차 없이 제2 스토리지 전극(144)의 상부에 배치되므로, 액티브층(104) 및 게이트 전극(106)의 스텝 커버리지를 향상시킬 수 있다.The second storage electrode 144 is formed on the second storage insulating layer 148 disposed to cover the first storage electrode 142. The second storage electrode 144 has a side surface of the second storage insulating layer 148 disposed in the opening 146a such that the second storage electrode 144 has a convex portion 144a engaged with the recess 142a of the first storage electrode 142. And an upper surface. The second storage electrode 144 has a flat upper surface by completely filling the recess of the second storage insulating layer 148 corresponding to the opening 146a. Accordingly, step coverage of the plurality of thin film layers disposed on the second storage electrode 144 may be improved. For example, since the active layer 104 and the gate electrode 106 are disposed on the second storage electrode 144 without a step, step coverage of the active layer 104 and the gate electrode 106 can be improved. .

이 때, 제2 스토리지 절연막(148)은 SiOx 또는 SiNx와 같은 무기 절연 물질로 형성된다. 예를 들어, 제2 스토리지 절연막(148)은 SiOx보다 유전율이 높은 SiNx로 형성되는 것이 바람직하다. 이에 따라, 제2 스토리지 전극(144)은 유전율이 높은 SiNx로 형성되는 제2 스토리지 절연막(148)을 사이에 두고 제1 스토리지 전극(142)과 중첩됨으로써 유전율에 비례하는 스토리지 커패시터(140)의 용량값은 증가하게 된다.In this case, the second storage insulating layer 148 is formed of an inorganic insulating material such as SiOx or SiNx. For example, the second storage insulating layer 148 may be formed of SiNx having a higher dielectric constant than SiOx. Accordingly, the second storage electrode 144 overlaps the first storage electrode 142 with the second storage insulating layer 148 formed of SiNx having a high dielectric constant therebetween, so that the capacity of the storage capacitor 140 is proportional to the dielectric constant. The value will increase.

이와 같이, 제1 및 제2 스토리지 전극(142,144)이 개구부(146a) 내에 배치됨으로써, 제1 및 제2 스토리지 전극(142,144) 각각의 상부면 및 측면이 서로 마주본다. 개구부(146a)에 의해 노출된 제1 스토리지 절연막(146)의 측면 상에 배치되는 제1 스토리지 전극(142)은 측면은 개구부(146a)와 대응되는 제2 스토리지 절연막(148)의 측면 상에 배치되는 제2 스토리지 전극(144)의 측면과 마주본다. 이에 따라, 제1 및 제2 스토리지 전극(142,144)의 중첩면적이 넓어지므로, 제1 및 제2 스토리지 전극(142,144)의 중첩면적에 비례하는 스토리지 커패시터(140)의 용량값을 종래보다 증가시킬 수 있다. 이에 따라, 스토리지 커패시터의 크기(길이)를 종래보다 줄이더라도 스토리지 커패시터(140)의 용량값은 고해상도 표시 장치에서 요구되는 수준으로 유지할 수 있다. 이와 같은 본 발명에 따른 표시 장치용 기판은 도 3에 도시된 유기 발광 표시 장치 또는 액정 표시 장치 등 박막트랜지스터가 필요한 표시 장치에 적용될 수 있다.As such, the first and second storage electrodes 142 and 144 may be disposed in the opening 146a so that the top and side surfaces of the first and second storage electrodes 142 and 144 face each other. The first storage electrode 142 disposed on the side surface of the first storage insulating layer 146 exposed by the opening 146a may be disposed on the side surface of the second storage insulating layer 148 corresponding to the opening 146a. Facing the side of the second storage electrode 144. Accordingly, since the overlap areas of the first and second storage electrodes 142 and 144 are widened, the capacitance value of the storage capacitor 140 proportional to the overlap areas of the first and second storage electrodes 142 and 144 can be increased. have. Accordingly, even if the size (length) of the storage capacitor is reduced, the capacity value of the storage capacitor 140 may be maintained at a level required by the high resolution display device. Such a substrate for a display device according to the present invention can be applied to a display device requiring a thin film transistor such as the organic light emitting diode display or the liquid crystal display shown in FIG.

도 3에 도시된 유기 발광 표시 장치는 박막트랜지스터(100)와 접속된 발광소자(130)와, 스토리지 커패시터(140)를 구비한다. 박막트랜지스터(100)는 각 발광소자(130)에 접속된 구동 트랜지스터로 이용된다. 스토리지 커패시터(140)는 박막트랜지스터(100) 하부에 배치되어 박막트랜지스터(100)와 수직 중첩된다. 이 스토리지 커패시터(140)는 제2 스토리지 절연막(148)을 사이에 두고 개구부(146a) 내에서 중첩되는 제1 및 제2 스토리지 전극(142,144)을 구비한다. 이 때, 제1 스토리지 전극(142)은 발광 소자(130)와 접속되는 구동 트랜지스터(100)와 접속된다.The organic light emitting diode display illustrated in FIG. 3 includes a light emitting device 130 connected to the thin film transistor 100 and a storage capacitor 140. The thin film transistor 100 is used as a driving transistor connected to each light emitting element 130. The storage capacitor 140 is disposed below the thin film transistor 100 and vertically overlaps the thin film transistor 100. The storage capacitor 140 includes first and second storage electrodes 142 and 144 that overlap each other in the opening 146a with the second storage insulating layer 148 therebetween. In this case, the first storage electrode 142 is connected to the driving transistor 100 connected to the light emitting element 130.

발광 소자(130)는 박막 트랜지스터(100)의 드레인 전극(110)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 적어도 하나의 발광 스택(134)과, 발광 스택(134) 위에 형성된 캐소드 전극(136)을 구비한다.The light emitting device 130 includes an anode electrode 132 connected to the drain electrode 110 of the thin film transistor 100, at least one light emitting stack 134 formed on the anode 132, and a light emitting stack 134. And a cathode electrode 136 formed on the substrate.

애노드 전극(132)은 평탄화층(128)을 관통하는 제2 화소 컨택홀(120)을 통해 노출된 화소 연결 전극(126)과 접속된다. 여기서, 화소 연결 전극(126)은 보호막(118)을 관통하는 제1 화소 컨택홀(122)을 통해 노출된 드레인 전극(110)과 접속된다. 이 애노드 전극(132)은 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성된다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수 값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어진다. 예를 들어, 애노드 전극(132)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성되거나, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로 형성된다. 이러한 애노드 전극(132)은 뱅크(138)에 의해 마련된 발광 영역에 배치된다.The anode electrode 132 is connected to the pixel connection electrode 126 exposed through the second pixel contact hole 120 penetrating the planarization layer 128. Here, the pixel connection electrode 126 is connected to the drain electrode 110 exposed through the first pixel contact hole 122 penetrating the passivation layer 118. The anode electrode 132 is formed in a multilayer structure including a transparent conductive film and an opaque conductive film with high reflection efficiency. The transparent conductive film is made of a material having a relatively large work function value such as indium tin oxide (ITO) or indium zinc oxide (IZO), and the opaque conductive film is Al, Ag, Cu, Pb, Mo, It consists of a single layer or multilayer structure containing Ti or an alloy thereof. For example, the anode electrode 132 has a structure in which a transparent conductive film, an opaque conductive film, and a transparent conductive film are sequentially stacked, or a transparent conductive film and an opaque conductive film are sequentially stacked. The anode electrode 132 is disposed in the light emitting region provided by the bank 138.

발광 스택(134)은 애노드 전극(132) 상에 정공 관련층, 유기 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 이외에도 발광 스택(134)은 전하 생성층을 사이에 두고 대향하는 제1 및 제2 발광 스택들을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 스택 중 어느 하나의 유기 발광층은 청색광을 생성하고, 제1 및 제2 발광 스택 중 나머지 하나의 유기 발광층은 노란색-녹색광을 생성함으로써 제1 및 제2 발광 스택을 통해 백색광이 생성된다. 이 발광스택(134)에서 생성된 백색광은 발광 스택(134) 상부에 위치하는 컬러 필터(도시하지 않음)에 입사되므로 컬러 영상을 구현할 수 있다. 이외에도 별도의 컬러 필터 없이 각 발광 스택(134)에서 각 서브 화소에 해당하는 컬러광을 생성하여 컬러 영상을 구현할 수도 있다. 즉, 적색(R) 서브 화소의 발광 스택(134)은 적색광을, 녹색(G) 서브 화소의 발광 스택(134)은 녹색광을, 청색(B) 서브 화소의 발광 스택(134)은 청색광을 생성할 수도 있다.The light emitting stack 134 is formed on the anode 132 by laminating a hole related layer, an organic light emitting layer, and an electron related layer in the reverse order. In addition, the light emitting stack 134 may include first and second light emitting stacks facing each other with the charge generation layer therebetween. In this case, the organic light emitting layer of any one of the first and second light emitting stacks generates blue light, and the other organic light emitting layer of the first and second light emitting stacks generates yellow-green light to produce the first and second light emitting stacks. White light is produced through this. Since the white light generated by the light emitting stack 134 is incident on a color filter (not shown) positioned on the light emitting stack 134, a color image may be realized. In addition, a color image may be implemented by generating color light corresponding to each sub-pixel in each light emitting stack 134 without a separate color filter. That is, the light emitting stack 134 of the red (R) subpixel generates red light, the light emitting stack 134 of the green (G) subpixel generates green light, and the light emitting stack 134 of the blue (B) subpixel generates blue light. You may.

뱅크(138)는 애노드 전극(132)을 노출시키도록 형성된다. 이러한 뱅크(138)는 인접한 서브 화소 간 광 간섭을 방지하도록 불투명 재질(예를 들어, 블랙)로 형성될 수도 있다. 이 경우, 뱅크(138)는 칼라 안료, 유기 블랙 및 카본 중 적어도 어느 하나로 이루어진 차광재질을 포함한다.The bank 138 is formed to expose the anode electrode 132. The bank 138 may be formed of an opaque material (eg, black) to prevent optical interference between adjacent sub pixels. In this case, the bank 138 includes a light blocking material made of at least one of color pigment, organic black, and carbon.

캐소드 전극(136)은 발광 스택(134)을 사이에 두고 애노드 전극(132)과 대향하도록 발광 스택(134)의 상부면 및 측면 상에 형성된다. 이러한 캐소드 전극(136)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 이루어진다.The cathode electrode 136 is formed on the top and side surfaces of the light emitting stack 134 to face the anode electrode 132 with the light emitting stack 134 interposed therebetween. The cathode electrode 136 is formed of a transparent conductive film such as indium tin oxide (ITO) or indium zinc oxide (IZO) when applied to a top emission type organic light emitting diode display.

도 4a 내지 도 4l은 도 3에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.4A through 4L are cross-sectional views illustrating a method of manufacturing the OLED display illustrated in FIG. 3.

도 4a를 참조하면, 기판(101) 상에 버퍼층(102)이 형성되고, 그 버퍼층(102) 상에 개구부(146a)를 가지는 제1 스토리지 절연막(146)이 형성된다.Referring to FIG. 4A, a buffer layer 102 is formed on a substrate 101, and a first storage insulating layer 146 having an opening 146a is formed on the buffer layer 102.

구체적으로, 기판(101) 상에 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 전면 증착됨으로써 단층 또는 다층 구조의 버퍼층(102)이 형성된다. 그런 다음, 버퍼층(102)이 형성된 기판(101) 상에 무기 또는 유기 절연 재질의 제1 스토리지 절연막이 형성된다. 그런 다음, 제1 스토리지 절연막(146)이 포토리소그래피 공정 및 식각 공정에 의해 패터닝됨으로써 개구부(146a)가 형성된다.Specifically, an inorganic insulating material such as SiOx or SiNx is deposited on the substrate 101 to form a buffer layer 102 having a single layer or a multilayer structure. Then, a first storage insulating layer of an inorganic or organic insulating material is formed on the substrate 101 on which the buffer layer 102 is formed. Then, the opening 146a is formed by patterning the first storage insulating layer 146 by a photolithography process and an etching process.

도 4b를 참조하면, 개구부(146a)를 가지는 제1 스토리지 절연막(146)이 형성된 기판(101) 상에 제1 스토리지 전극(142)이 형성된다.Referring to FIG. 4B, a first storage electrode 142 is formed on the substrate 101 on which the first storage insulating layer 146 having the opening 146a is formed.

구체적으로, 개구부(146a)를 가지는 제1 스토리지 절연막(146)이 형성된 기판(101) 상에 제1 도전층이 전면 증착된 후 포토리소그래피 공정 및 식각 공정을 통해 제1 도전층이 패터닝됨으로써 제1 스토리지 전극(142)이 형성된다. 이 때, 제1 스토리지 전극(142)은 추후 제2 스토리지 전극(144) 형성시 이용되는 열처리 온도를 견딜 수 있도록 내열성 및 전도성이 좋은 Ta 또는 Ti 등이 이용된다.Specifically, after the first conductive layer is entirely deposited on the substrate 101 on which the first storage insulating layer 146 having the opening 146a is formed, the first conductive layer is patterned through a photolithography process and an etching process to thereby form the first conductive layer. The storage electrode 142 is formed. At this time, the first storage electrode 142 may be made of Ta or Ti having good heat resistance and conductivity so as to withstand the heat treatment temperature used in forming the second storage electrode 144 later.

도 4c를 참조하면, 제1 스토리지 전극(142)이 형성된 기판(101) 상에 제2 스토리지 절연막(148)이 형성되고, 제2 스토리지 절연막(148) 상에 제2 스토리지 전극(144)이 형성된다.Referring to FIG. 4C, a second storage insulating layer 148 is formed on the substrate 101 on which the first storage electrode 142 is formed, and a second storage electrode 144 is formed on the second storage insulating layer 148. do.

구체적으로, 제1 스토리지 전극(142)이 형성된 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질이 전면 증착됨으로써 제2 스토리지 절연막(148)이 형성된다. 그런 다음, 제2 스토리지 절연막(148) 상에 제2 도전층이 전면 증착된 후, 제2 도전층이 열처리 공정을 통해 리플로우(Reflow)된다. 이에 따라, 제2 도전층은 제1 개구부(146a)와 대응되는 제2 스토리지 절연막(148)의 오목 영역으로 확산됨으로써 제2 스토리지 절연막(148)의 오목 영역을 완전히 매립한다. 그런 다음, 제2 도전층이 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 제2 스토리지 전극(144)이 형성된다. 이외에도, 제2 도전층이 전면 증착된 후, 포토리소그래피 공정 및 식각 공정을 통해 패터닝된 다음, 패터닝된 제2 도전층이 열처리 공정을 통해 리플로우(Reflow)될 수도 있다.Specifically, the second storage insulating layer 148 is formed by depositing an inorganic insulating material such as SiNx or SiOx on the substrate 101 on which the first storage electrode 142 is formed. Then, after the second conductive layer is entirely deposited on the second storage insulating layer 148, the second conductive layer is reflowed through a heat treatment process. Accordingly, the second conductive layer diffuses into the concave region of the second storage insulating layer 148 corresponding to the first opening 146a to completely fill the concave region of the second storage insulating layer 148. Then, the second conductive layer is patterned through a photolithography process and an etching process to form a second storage electrode 144. In addition, after the entire surface of the second conductive layer is deposited, patterned through a photolithography process and an etching process, the patterned second conductive layer may be reflowed through a heat treatment process.

이 때, 제2 스토리지 전극(144)은 리플로우(Reflow) 공정이 용이하도록 제1 스토리지 전극(142)보다 용융점이 낮은 금속, 예를 들어 Al 등으로 형성된다.In this case, the second storage electrode 144 is formed of a metal having a lower melting point than the first storage electrode 142, for example, Al, so as to facilitate a reflow process.

도 4d를 참조하면, 제2 스토리지 전극(144)이 형성된 기판(101) 상에 제1 게이트 절연막(112)이 형성되고, 제1 게이트 절연막(112) 상에 액티브층(104)이 형성된다.Referring to FIG. 4D, the first gate insulating layer 112 is formed on the substrate 101 on which the second storage electrode 144 is formed, and the active layer 104 is formed on the first gate insulating layer 112.

구체적으로, 제 제2 스토리지 전극(144)이 형성된 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질이 전면 증착됨으로써 제1 게이트 절연막(112)이 형성된다. 그런 다음, 제1 게이트 절연막(112) 상에 액티브층이 전면 증착된 후, 포토리소그래피 공정 및 식각 공정에 의해 패터닝된다.Specifically, the first gate insulating layer 112 is formed by depositing an inorganic insulating material such as SiNx or SiOx on the substrate 101 on which the second storage electrode 144 is formed. Thereafter, the active layer is deposited on the first gate insulating layer 112, and then patterned by a photolithography process and an etching process.

도 4e를 참조하면, 액티브층(104)이 형성된 기판(101) 상에 제2 게이트 절연막(114)이 형성되고, 제2 게이트 절연막(114) 상에 게이트 전극(106)이 형성된다.Referring to FIG. 4E, the second gate insulating layer 114 is formed on the substrate 101 on which the active layer 104 is formed, and the gate electrode 106 is formed on the second gate insulating layer 114.

구체적으로, 제1 스토리지 전극(142)이 형성된 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질이 전면 증착됨으로써 제2 게이트 절연막(114)이 형성된다. 그런 다음, 제2 게이트 절연막(114) 상에 제3 도전층이 전면 증착된 후 포토리소그래피 공정 및 식각 공정을 통해 제2 도전층이 패터닝됨으로써 게이트 전극(106)이 형성된다.In detail, an inorganic insulating material such as SiNx or SiOx is deposited on the substrate 101 on which the first storage electrode 142 is formed, thereby forming the second gate insulating layer 114. Thereafter, after the third conductive layer is entirely deposited on the second gate insulating layer 114, the gate electrode 106 is formed by patterning the second conductive layer through a photolithography process and an etching process.

도 4f를 참조하면, 게이트 전극(106)이 형성된 기판(101) 상에 소스 및 드레인 컨택홀(124S,124D)을 가지는 층간 절연막(116)이 형성된다.Referring to FIG. 4F, an interlayer insulating layer 116 having source and drain contact holes 124S and 124D is formed on the substrate 101 on which the gate electrode 106 is formed.

구체적으로, 게이트 전극(106)이 형성된 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질이 전면 증착됨으로써 층간 절연막(116)이 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 소스 및 드레인 컨택홀(124S,124D)이 형성된다.In detail, an inorganic insulating material such as SiNx or SiOx is deposited on the substrate 101 on which the gate electrode 106 is formed, so that the interlayer insulating layer 116 is patterned through a photolithography process and an etching process, thereby forming source and drain contact holes. 124S and 124D are formed.

도 4g를 참조하면, 소스 및 드레인 컨택홀(124S,124D)이 형성된 기판(101) 상에 소스 전극(108) 및 드레인 전극이 형성된다.Referring to FIG. 4G, the source electrode 108 and the drain electrode are formed on the substrate 101 on which the source and drain contact holes 124S and 124D are formed.

구체적으로, 소스 및 드레인 컨택홀(124S,124D)이 형성된 기판(101) 상에 제4 도전층이 전면 증착된 후, 포토리소그래피 공정 및 식각 공정을 통해 제4 도전층이 패터닝됨으로써 소스 전극(108) 및 드레인 전극(110)이 형성된다.Specifically, after the fourth conductive layer is entirely deposited on the substrate 101 on which the source and drain contact holes 124S and 124D are formed, the fourth conductive layer is patterned through a photolithography process and an etching process so that the source electrode 108 is formed. ) And the drain electrode 110 are formed.

도 4h를 참조하면, 소스 전극(108) 및 드레인 전극(110)이 형성된 기판(101) 상에 제1 화소 컨택홀(122)을 가지는 보호막(118)이 형성된다.Referring to FIG. 4H, the passivation layer 118 having the first pixel contact hole 122 is formed on the substrate 101 on which the source electrode 108 and the drain electrode 110 are formed.

구체적으로, 소스 전극(108) 및 드레인 전극(110)이 형성된 기판(101) 상에 증착 공정을 통해 보호막(118)이 형성된다. 여기서, 보호막(118)은 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 보호막(118)이 패터닝됨으로써 제1 화소 컨택홀(122)이 형성된다.In detail, the passivation layer 118 is formed on the substrate 101 on which the source electrode 108 and the drain electrode 110 are formed through a deposition process. Herein, an inorganic insulating material such as SiOx or SiNx is used for the protective film 118. Thereafter, the passivation layer 118 is patterned through a photolithography process and an etching process to form the first pixel contact hole 122.

도 4i를 참조하면, 제1 화소 컨택홀(122)을 가지는 보호막(118)이 형성된 기판(101) 상에 화소 연결 전극(126)이 형성된다.Referring to FIG. 4I, the pixel connection electrode 126 is formed on the substrate 101 on which the passivation layer 118 having the first pixel contact hole 122 is formed.

구체적으로, 제1 화소 컨택홀(122)을 가지는 보호막(118)이 형성된 기판(101) 상에 제5 도전층이 전면 증착된 후, 포토리소그래피 공정 및 식각 공정을 통해 제5 도전층이 패터닝됨으로써 화소 연결 전극(126)이 형성된다.Specifically, after the fifth conductive layer is entirely deposited on the substrate 101 on which the passivation layer 118 having the first pixel contact hole 122 is formed, the fifth conductive layer is patterned through a photolithography process and an etching process. The pixel connection electrode 126 is formed.

도 4j를 참조하면, 화소 연결 전극(126)이 형성된 기판(101) 상에 제2 화소 컨택홀(120)을 가지는 평탄화층(128)이 형성된다.Referring to FIG. 4J, the planarization layer 128 having the second pixel contact hole 120 is formed on the substrate 101 on which the pixel connection electrode 126 is formed.

구체적으로, 화소 연결 전극(126)이 형성된 기판(101) 상에 아크릴계 수지와 같은 유기 절연 물질이 전면 증착됨으로써 평탄화층(128)이 형성된다. 그런 다음, 토리소그래피 공정 및 식각 공정을 통해 평탄화층(128)이 패터닝됨으로써 제2 화소 컨택홀(120)이 형성된다.Specifically, the planarization layer 128 is formed by depositing an organic insulating material such as an acrylic resin on the substrate 101 on which the pixel connection electrode 126 is formed. Thereafter, the planarization layer 128 is patterned through a torography process and an etching process to form the second pixel contact hole 120.

도 4k를 참조하면, 제2 화소 컨택홀(120)을 가지는 평탄화층(128)이 형성된 기판(101) 상에 애노드 전극(132)이 형성된다.Referring to FIG. 4K, the anode electrode 132 is formed on the substrate 101 on which the planarization layer 128 having the second pixel contact hole 120 is formed.

구체적으로, 제2 화소 컨택홀(120)을 가지는 평탄화층(128)이 형성된 기판(101) 상에 제6 도전층이 전면 증착된다. 제6 도전층으로는 투명 도전막 및 불투명 도전막이 이용된다. 그런 다음, 포토리소그래피 공정과 식각 공정을 통해 제6 도전층이 패터닝됨으로써 애노드 전극(132)이 형성된다.In detail, the sixth conductive layer is entirely deposited on the substrate 101 on which the planarization layer 128 having the second pixel contact hole 120 is formed. As the sixth conductive layer, a transparent conductive film and an opaque conductive film are used. Thereafter, the sixth conductive layer is patterned through a photolithography process and an etching process to form the anode electrode 132.

도 4l을 참조하면, 애노드 전극(132)이 형성된 기판(101) 상에 뱅크(138), 유기 발광 스택(134) 및 캐소드 전극(136)이 순차적으로 형성된다.Referring to FIG. 4L, a bank 138, an organic light emitting stack 134, and a cathode electrode 136 are sequentially formed on the substrate 101 on which the anode electrode 132 is formed.

구체적으로, 애노드 전극(132)이 형성된 기판(101) 상에 뱅크용 감광막을 전면 도포한 다음, 그 뱅크용 감광막을 포토리소그래피 공정을 통해 패터닝함으로써 뱅크(138)가 형성된다. 그런 다음, 새도우마스크를 이용한 증착 공정을 통해 발광 스택(134) 및 캐소드 전극(136)이 순차적으로 형성된다.Specifically, the bank 138 is formed by applying a bank photosensitive film to the substrate 101 on which the anode electrode 132 is formed, and then patterning the bank photosensitive film through a photolithography process. Then, the light emitting stack 134 and the cathode electrode 136 are sequentially formed through a deposition process using a shadow mask.

도 5는 본 발명의 제2 실시 예에 따른 표시 장치용 기판을 나타내는 단면도이다.5 is a cross-sectional view illustrating a substrate for a display device according to a second exemplary embodiment of the present invention.

도 5에 도시된 표시 장치용 기판은 도 2에 도시된 표시 장치용 기판과 대비하여, 제1 게이트 절연막(112)의 상부면 전체가 평탄화되게 형성되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.The display device substrate illustrated in FIG. 5 has the same components as the display device substrate illustrated in FIG. 2 except that the entire upper surface of the first gate insulating layer 112 is flattened. Accordingly, detailed description of the same components will be omitted.

도 5에 도시된 제1 게이트 절연막(112)은 아크릴계 수지와 같은 유기 절연 물질로 형성된다. 이러한 제1 게이트 절연막(112)은 무기 절연 물질로 형성되는 제2 스토리지 절연막(148)보다 두껍게 형성되므로, 스토리지 커패시터(140)에 의해 발생된 단차를 제거하고 평탄한 상부면을 가지도록 형성된다. 이에 따라, 제1 게이트 절연막(112) 상에 배치되는 다수의 박막층의 스텝 커버리지를 향상시킬 수 있다. 예를 들어, 액티브층(104) 및 게이트 전극(106)이 단차 없이 제1 게이트 절연막(112) 상에 배치되므로, 액티브층(104) 및 게이트 전극(106)의 스텝 커버리지를 향상시킬 수 있다.The first gate insulating layer 112 illustrated in FIG. 5 is formed of an organic insulating material such as an acrylic resin. Since the first gate insulating layer 112 is formed to be thicker than the second storage insulating layer 148 formed of an inorganic insulating material, the first gate insulating layer 112 is formed to remove a step generated by the storage capacitor 140 and have a flat upper surface. Accordingly, the step coverage of the plurality of thin film layers disposed on the first gate insulating layer 112 can be improved. For example, since the active layer 104 and the gate electrode 106 are disposed on the first gate insulating layer 112 without a step, step coverage of the active layer 104 and the gate electrode 106 can be improved.

한편, 스토리지 커패시터(140)의 제2 스토리지 전극(144)은 도 5에 도시된 바와 같이 제1 스토리지 전극(142)의 제1 오목부(142a)와 대응되는 영역에서 제2 오목부(144b)를 가지도록 형성되거나, 도 2에 도시된 바와 같이 볼록부(144a)를 가지도록 형성될 수도 있다.Meanwhile, as illustrated in FIG. 5, the second storage electrode 144 of the storage capacitor 140 has a second recess 144b in an area corresponding to the first recess 142a of the first storage electrode 142. It may be formed to have, or may have a convex portion (144a) as shown in FIG.

또한, 도 2에 도시된 무기 절연 재질의 제1 게이트 절연막(112)보다 두께가 두꺼운 유기 절연 재질의 제1 게이트 절연막(112)에 의해 스토리지 커패시터(140)와, 박막트랜지스터(100) 간의 이격거리는 멀어진다. 이러한 제1 게이트 절연막(112)의 두께에 반비례하여, 스토리지 커패시터(140)에 포함된 도전층과, 박막트랜지스터(100)에 포함된 도전층 사이에 형성된 기생 커패시터의 용량값이 감소된다. 이에 따라, 스토리지 커패시터(140)에 포함된 도전층과, 박막트랜지스터(100)에 포함된 도전층 간의 신호 간섭을 최소화할 수 있다.In addition, the separation distance between the storage capacitor 140 and the thin film transistor 100 by the first gate insulating film 112 of the organic insulating material thicker than the first gate insulating film 112 of the inorganic insulating material shown in FIG. Away Inversely proportional to the thickness of the first gate insulating layer 112, the capacitance of the parasitic capacitor formed between the conductive layer included in the storage capacitor 140 and the conductive layer included in the thin film transistor 100 is reduced. Accordingly, signal interference between the conductive layer included in the storage capacitor 140 and the conductive layer included in the thin film transistor 100 can be minimized.

이러한 스토리지 커패시터(100)는 도 6에 도시된 유기 발광 표시 장치에 적용될 수 있다.The storage capacitor 100 may be applied to the OLED display illustrated in FIG. 6.

한편, 본 발명에 따른 유기 발광 표시 장치의 각 서브 화소의 화소 구동 회로는 도 7에 도시된 바와 같이 구동 트랜지스터(100)와 접속되는 스위칭 트랜지스터(150)를 더 구비한다.Meanwhile, the pixel driving circuit of each sub pixel of the organic light emitting diode display according to the present invention further includes a switching transistor 150 connected to the driving transistor 100 as illustrated in FIG. 7.

스위칭 트랜지스터(150)는 제2 게이트 전극(156), 제2 소스 전극(158), 제2 드레인 전극(160) 및 제2 액티브층(154)을 구비한다.The switching transistor 150 includes a second gate electrode 156, a second source electrode 158, a second drain electrode 160, and a second active layer 154.

제2 게이트 전극(106)은 제1 게이트 전극(106)과 동일 평면인 제2 게이트 절연막(114) 상에 제1 게이트 전극(106)과 동일 재질로 형성되며, 제2 게이트 절연막(114)을 사이에 두고 제2 액티브층(154)과 중첩될 수도 있다.The second gate electrode 106 is formed of the same material as the first gate electrode 106 on the second gate insulating layer 114 which is coplanar with the first gate electrode 106, and forms the second gate insulating layer 114. It may overlap with the second active layer 154 in between.

제2 액티브층(154)은 제1 액티브층(104)과 동일 평면인 제1 게이트 절연막(112) 상에 제1 액티브층(104)과 동일 재질로 형성된다. 이 제2 액티브층(154)은 제2 게이트 절연막(114)을 사이에 두고 게이트 전극(106)과 중첩되게 형성되어 제2 소스 및 제2 드레인 전극(158,160) 사이에 채널을 형성한다.The second active layer 154 is formed of the same material as the first active layer 104 on the first gate insulating layer 112 coplanar with the first active layer 104. The second active layer 154 is formed to overlap the gate electrode 106 with the second gate insulating layer 114 therebetween to form a channel between the second source and the second drain electrodes 158 and 160.

제2 소스 및 제2 드레인 전극(158,160)은 제1 소스 및 제1 드레인 전극(108,110)과 동일 재질로 동일 평면인 층간 절연막(116) 상에 형성된다. 제2 소스 및 제2 드레인 전극(158,160)은 제2 액티브층(154)의 채널을 사이에 두고 서로 마주보도록 형성된다.The second source and second drain electrodes 158 and 160 are formed on the interlayer insulating layer 116 coplanar with the same material as the first source and first drain electrodes 108 and 110. The second source and second drain electrodes 158 and 160 are formed to face each other with the channel of the second active layer 154 interposed therebetween.

제2 소스 전극(158)은 제2 게이트 절연막(114) 및 층간 절연막(116)을 관통하는 제2 소스 컨택홀(164S)을 통해 노출된 제2 액티브층(154)과 접속한다.The second source electrode 158 is connected to the second active layer 154 exposed through the second source contact hole 164S penetrating through the second gate insulating layer 114 and the interlayer insulating layer 116.

제2 드레인 전극(160)은 제2 스토리지 절연막(148), 제1 게이트 절연막(112), 제2 게이트 절연막(114) 및 층간 절연막(116)을 관통하는 제2 드레인 컨택홀(164D)을 통해 노출된 제2 액티브층(154)의 측면 및 제2 스토리지 전극(144)의 상부면과 접속한다.The second drain electrode 160 is formed through the second drain contact hole 164D passing through the second storage insulating layer 148, the first gate insulating layer 112, the second gate insulating layer 114, and the interlayer insulating layer 116. The exposed side surface of the second active layer 154 and the upper surface of the second storage electrode 144 are connected.

이와 같이, 스위칭 트랜지스터(150) 및 구동 트랜지스터(100) 중 적어도 어느 하나는 스토리지 커패시터(140)와 수직 중첩됨으로써, 각 서브 화소에서 스토리지 커패시터가 차지하는 면적이 별도로 필요하지 않으므로 고해상도 구현이 용이해진다.As described above, at least one of the switching transistor 150 and the driving transistor 100 is vertically overlapped with the storage capacitor 140, so that the area occupied by the storage capacitor in each sub-pixel is not required separately, thereby facilitating high resolution.

한편, 본 발명에서는 각 서브 화소 당 하나의 개구부(146a)를 가지는 구조를 예로 들어 설명하였지만, 이외에도 도 8에 도시된 바와 같이 각 서브 화소 당 다수개의 개구부(146a)를 구비할 수도 있다. 이 경우, 제1 스토리지 전극(142)의 제1 오목부(142a) 및 제2 스토리지 전극(144)의 제2 오목부(144b)(또는 볼록부(144a))가 각 서브 화소 당 다수개 구비된다. 이에 따라, 다수개의 개구부(146a)의 개수에 비례하여 제1 및 제2 스토리지 전극(142,144)의 중첩면적이 넓어지므로, 스토리지 커패시터(140)의 용량값을 증가시킬 수 있다. 이에 따라, 스토리지 커패시터(140)의 크기를 줄이더라도 스토리지 커패시터(140)는 고해상도 표시 장치에서 요구되는 용량값을 유지할 수 있다.Meanwhile, in the present invention, a structure having one opening 146a for each sub pixel has been described as an example. In addition, as illustrated in FIG. 8, a plurality of openings 146a may be provided for each sub pixel. In this case, the first concave portion 142a of the first storage electrode 142 and the second concave portion 144b (or the convex portion 144a) of the second storage electrode 144 are provided in each sub-pixel. do. As a result, the overlap area of the first and second storage electrodes 142 and 144 increases in proportion to the number of the openings 146a, thereby increasing the capacitance of the storage capacitor 140. Accordingly, even if the size of the storage capacitor 140 is reduced, the storage capacitor 140 can maintain the capacitance value required by the high resolution display device.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The above description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the technical spirit of the present invention. Therefore, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed by the claims below, and all techniques within the scope equivalent thereto will be construed as being included in the scope of the present invention.

100,150 : 박막트랜지스터 104,154 : 반도체층
106,156 : 게이트 전극 108,158 : 소스 전극
110, 160 : 드레인 전극 130 : 발광 소자
140 : 스토리지 커패시터 142 : 제1 스토리지 전극
144 : 스토리지 중간 전극 146,148 : 스토리지 절연막100,150 thin film transistor 104,154 semiconductor layer
106,156: gate electrode 108,158: source electrode
110 and 160: drain electrode 130: light emitting element
140: storage capacitor 142: first storage electrode
144: storage intermediate electrode 146, 148: storage insulating film

Claims

A storage capacitor disposed on the substrate;
At least one transistor overlapping the storage capacitor,
The storage capacitor
A first storage electrode on the first storage insulating layer having at least one opening;
And a second storage electrode overlapping the first storage electrode with the second storage insulating layer interposed therebetween.

The method of claim 1,
The second storage electrode is
A display device substrate having a flat upper surface by filling a concave region of the second storage insulating layer corresponding to the opening.

The method of claim 2,
And the first storage electrode is formed of a metal having a higher melting point than the second storage electrode.

The method of claim 1,
And a first gate insulating layer disposed between the second storage electrode and the transistor and having a flat upper surface.

The method of claim 1,
And the at least one opening overlapping the transistor.

The method of claim 1,
The first storage electrode disposed on the side surface of the first storage insulating layer exposed by the opening may have a side surface
A substrate for a display device facing the side of the second storage electrode on the side of the second storage insulating layer corresponding to the opening.

A storage capacitor disposed on the substrate;
At least one transistor overlapping the storage capacitor;
A light emitting element connected to the transistor;
The storage capacitor
A first storage electrode on the first storage insulating layer having at least one opening;
And a second storage electrode overlapping the first storage electrode with the second storage insulating layer interposed therebetween.

The method of claim 7, wherein
The second storage electrode is
A display device having a flat upper surface by filling the recessed region of the second storage insulating layer corresponding to the opening.

The method of claim 7, wherein
And a first gate insulating layer disposed between the second storage electrode and the transistor and having a flat upper surface.

The method of claim 7, wherein
The first storage electrode disposed on the side surface of the first storage insulating layer exposed by the opening may have a side surface
A display device facing a side of the second storage electrode disposed on a side of the second storage insulating layer corresponding to the opening.

The method of claim 7, wherein
The at least one transistor
A driving transistor connected with the light emitting element;
A switching transistor connected to the driving transistor,
The at least one opening
And a display device overlapping at least one of the driving transistor and the switching transistor.