KR20200019179A - 디스플레이 장치를 구동하는 시스템 및 방법 - Google Patents

디스플레이 장치를 구동하는 시스템 및 방법 Download PDF

Info

Publication number
KR20200019179A
KR20200019179A KR1020207000728A KR20207000728A KR20200019179A KR 20200019179 A KR20200019179 A KR 20200019179A KR 1020207000728 A KR1020207000728 A KR 1020207000728A KR 20207000728 A KR20207000728 A KR 20207000728A KR 20200019179 A KR20200019179 A KR 20200019179A
Authority
KR
South Korea
Prior art keywords
pulse
color sequence
display
pixel
color
Prior art date
Application number
KR1020207000728A
Other languages
English (en)
Inventor
케빈 엠. 퍼거슨
Original Assignee
컴파운드 포토닉스 유.에스. 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 컴파운드 포토닉스 유.에스. 코퍼레이션 filed Critical 컴파운드 포토닉스 유.에스. 코퍼레이션
Publication of KR20200019179A publication Critical patent/KR20200019179A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/02—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes by tracing or scanning a light beam on a screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명의 디스플레이 장치에서 감소된 지속성 및/또는 감소된 레이턴시를 달성하는 체커보딩 및 톱니화 시스템 및 방법을 개시한다. 동작에서, 프로세서는 디스플레이에서 이미지를 디스플레이하는 인스트럭션을 실행한다. 동작들은 펄스 폭 변조(PWM)에 의해 발생된 복수의 펄스들을 생성하는 PWM 방법을 사용하여 디스플레이의 픽셀 세트를 구동시키는 동작, PWM의 제1 펄스를 사용하여 미리 설정된 시간 기간 동안 제1 프레임과 관련된 제1 픽셀을 통전시키는 동작, 제1 픽셀이 통전되는 시간 기간 동안 제2 펄스를 톱니화시키는 동작을 포함한다.

Description

디스플레이 장치를 구동하는 시스템 및 방법
교차 참조
본 출원은 2017년 6월 22일 제출된, 미국 특허 출원 번호 제62/523,717호의 우선권을 주장한다.
본 발명은 디스플레이 장치에 관한 것이다. 보다 구체적으로, 본 발명은 디스플레이 장치를 구동하는 시스템 및 방법에 관한 것이다.
헤드 장착 디스플레이는 가상, 증강 및 혼합 현실 시스템의 경우와 같이 뷰어(viewer) 관점 좌표 시스템에 매핑된 오브젝트들을 표시하도록 한 이미지들을 렌더링 하는데 사용된다. 예를 들어, 이러한 시스템은 헤드의 모션이 블러링(blurring), 색 분리(color break-up)(어두운 배경에 대한 밝은 오브젝트들로부터 생긴 레드(red), 그린(green) 및 블루(blue) 레인보우 프린징과 같은), 입체 깊이 변조(stereoscopic depth modulation)(예컨대, 오브젝트가 뷰어로부터의 거리에 대해 불안정하게 보이는 경우) 및 관련 시공간 문제들과 같은 아티팩트(artifact)를 발생시키지 않도록 하는 것이 필요하다. 이러한 문제는 오브젝트가 뷰어의 각 눈의 망막에 적절하게 광을 통합시키지 않는 방법으로 디스플레이에 렌더링된 오브젝트에 의해 발생된다.
이미지에 나타날 수 있는 아티팩트의 예로는, 예를 들어, 블러링(blurring) 및 컬러 프린징(color fringing) 아티팩트를 포함할 수 있다. 블러링 아티팩트는, 예를 들어 뷰어의 헤드가 움직일 때 가상 현실 어플리케이션에 배치된 이미지의 일부 또는 전부가 흐릿해질 수 있다. 헤드 모션 동안, 고정된 가상 오브젝트들은 고정되어 보이도록 하기 위해 반대 방향으로 디스플레이를 움직여야 한다. 예를 들어, 뷰어가 헤드 모션 동안 가상 고정 오브젝트를 추적하는 경우, 가상 고정 오브젝트는 오브젝트를 추적하는 뷰어의 능력 내의 뷰어 망막들에 포커싱된다. 완벽한 시스템에서, 오브젝트는 시간이 지남에 따라 각 망막에 고정된다. 비디오 프레임 시간의 상당 부분 동안 이미지 디스플레이가 발생하면, 최첨단 시스템에 대한 일반적인 프레임 속도의 경우, 헤드가 움직이는 동안 이 시간 내내 가상 고정 오브젝트들은 여전히 디스플레이에 유지되며, 이에 따라 오브젝트들이 뷰어의 망막에 걸쳐 움직인다. 각 프레임 내에서 뷰어의 망막에 걸쳐 움직이는 오브젝트들은, 여러 프레임들에 걸쳐 반복적으로, 흐릿하게 인식된다(예를 들어, 시간이 지남에 따른 다양한 위치에서의 각 오브젝트의 적분).
예를 들어, 컬러 순차 이미징 시스템에서 렌더링되는 이미지들 내에서 컬러 프린징 아티팩트가 발생할 수 있다. 예를 들어, 단일 이미저(single imager)(예: 단일 장치)는 시간에 맞춰 개별적으로 레드, 그린 및 블루로 사용될 수 있다. 이는 컬러 순차 렌더링(color sequential rendering)으로 알려져 있다. 헤드 장착 어플리케이션에서, 헤드 모션으로 인해, 레드, 그린 및 블루 컬러 이미지들이 명목상 뷰어 망막에 다른 등록으로 렌더링된다. 따라서, 특히 화이트 및 블랙의 경계들을 따라, 이러한 개별 컬러들이 보일 수 있다. 따라서, 이미지 내 오브젝트의 지속(persistence)은 길고, 망막에 걸쳐 위치 오류를 갖는 오브젝트들의 중첩은 컬러 프린징 아티팩트로 이어질 수 있다.
실리콘 액정 표시(Liquid Crystal on Silicon; LCoS) 장치는 큰 액정 상승 및 하강 시간을 가져 짧은 지속성을 갖는 이미지들을 생성하는데 부족하다. 또한, LCoS 장치는 일반적으로 AR, VR, MR 어플리케이션용으로는 너무 느리며, 충분히 저비용의 높은 콘트라스트 장치가 필요하다. 속도 문제의 일부는 너무 큰 액정 상승 및 하강 시간과 관련이 있다. 속도 문제의 다른 일부는 장치의 전자 구동과, 모든 픽셀 전극들의 구동 전압이 1 볼트에서 다른 볼트로 변화하는데 걸리는 시간과 관련이 있다. 또한, 전통적으로 감소된 렌더링 시간 및 이미지 비트 깊이 간 트레이드-오프(trade-off)가 있다.
또한, 헤드 모션, 오브젝트 조작 또는 다른 뷰어 액션들 사이의 지연(lag)이 있고, 이러한 액션들에 대응되는 디스플레이 결과가 있는 경우, 지연은 현저해지고 일반적으로 바람직하지 못하다. 뷰어 및 다른 오브젝트들을 추적하고, 입체 또는 3차원(3-D) 홀로그램 디지털 비디오 데이터를 렌더링하고, 디스플레이로 비디오 데이터를 전송하는데 필요한 처리 때문에 지연이 발생할 수 있다. 대역폭과 프레임 속도가 비디오 데이터를 전송하기에 충분하지 않을 경우, 모션 아티팩트가 눈에 띌 수 있다. 시스템의 대역폭은 또한 비용과 시스템 고려사항들, 예를 들어, 테더링 시스템의 거대한 케이블 등으로 제한될 수 있다. 대역폭 문제는 디스플레이 장치 또는 시스템과 관련된 레이턴시(latency) 문제의 원인이 된다.
본 발명은, 예를 들어, 디스플레이 장치를 구동하고 감소된 레이턴시, 지속성 및/또는 대역폭을 달성하기 위한 이미지 데이터 처리, 체커보딩 및/또는 톱니형 시스템 및/또는 방법에 관한 것이다. 체커보딩 및/또는 톱니형 시스템 및/또는 방법은 짧은 지속성 및/또는 짧은 레이턴시를 필요로 하는 시스템, 예를 들어, 헤드-장착 디스플레이 시스템 및/또는 방법에서 사용될 수 있는 출력을 달성한다.
전술한 일반적인 설명 및 하기의 상세 설명은 예시적이고 설명적이며, 청구된 바와 같은 본 발명의 추가 설명을 제공하고자 하는 것으로 이해해야 한다.
본 발명의 추가 이해를 제공하기 위해 포함되고 본 명세서의 일부에 통합되어 구성되는 첨부 도면은 본 발명의 실시예를 도시하고, 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.
도 1a는 본 발명의 실시예의 블록도이다.
도 1a는 본 발명의 대안 실시예의 블록도이다.
도 2는 도 1a의 그래픽 처리 장치의 제어 시스템의 블록도이다.
도 3은 도 1a의 디지털 구동 장치의 제어 시스템의 블록도이다.
도 4는 도 2의 제어 시스템의 체커보드 순서를 도시하는 흐름도이다.
도 5는 2 프레임에 걸쳐 두 상보적 체커보드 패턴들 사이의 체커보드 처리 교류이다.
도 6은 체커보드 처리로 인한 컬러 서브-프레임들의 공간 및 시간 분리이다.
도 7은 컬러 번짐을 잡아내기 위해 도 6을 확대한 것이다.
도 8은 두 레벨에서의 컬러 번짐을 나타낸다.
도 9는 레드와 그린 사이에 번진 컬러를 도시한다.
도 10은 그린과 블루 사이의 컬러 번짐을 비교한다.
도 11은 짧은 지속성 컬러 순차 데이터 전달에 대한 타이밍도이다.
도 12는 도 2의 제어 시스템의 톱니화 순서를 도시하는 흐름도이다.
도 13은 짧은 지속성 구동에 사용된 톱니형 PWM을 위한 프로토타입 비트 시퀀스 매트릭스이다.
도 14는 도 13의 톱니형 PWM에 대한 변위를 도시하는 그래프이다.
도 15는 도 13의 톱니형 PWM에 대한 제2 변위를 도시하는 그래프이다.
도 16은 본 발명에 따른 톱니화 방법을 도시한다.
요구된 것처럼, 본 개시의 상세 실시예들이 여기에 도시된다. 개시된 실시예들은 단지 다양하고 예시적인 형태 및 그 조합으로 임베디드될 수 있는 예들일 뿐이다. 여기에 사용된 바와 같은, 예를 들어, 전형적이고, 예시적이고 유사한 용어들은 도면(illustration), 견본(specimen), 모델(model) 또는 패턴(pattern)으로서의 역할을 하는 실시예들을 광범위하게 지칭한다.
설명은 설명의 사상 내에서 광범위하게 고려되어야 한다. 예를 들어, 본 명세서에서 임의의 두 부분들 사이의 연결에 대한 참조는 서로 직접 또는 간접 연결되는 두 파트들을 포함하도록 의도된다. 다른 예로서, 하나 이상의 기능들과 관련하여, 본 명세서에 기재된 단일 컴포넌트는 하나 이상의 컴포넌트가 기능(들)을 대신 수행하는데 실시예들을 포괄하도록 해석되어야 한다. 그리고, 반대로 - 즉, 하나 이상의 기능들과 관련하여 본 명세서에 기술된 복수의 컴포넌트들은 단일 컴포넌트가 기능(들)을 수행하는 실시예들을 포괄하도록 해석되어야 한다.
일부 경우, 잘 알려진 컴포넌트, 시스템, 물질 또는 방법이 본 개시를 불명확하게 하는 것을 피하기 위해 상세하게 설명되지 않았다. 따라서, 본 명세서에 개시된 특정 구조 및 기능 세부사항들은 제한하는 것으로 해석되어서는 안되며, 단지 청구 범위에 대한 기초로서 그리고 본 개시를 사용하도록 당업자에게 교시하기 위한 대표적인 기초로 해석되어야 한다.
전술한 일반적인 설명 및 하기의 상세 설명은 예시적이고 설명적이며, 청구된 바와 같은 본 발명의 추가 설명을 제공하고자 하는 것으로 이해해야 한다. 본 기술은 특정 어플리케이션들에 대해 예시적인 실시예들과 함께 본 명세서에 설명되지만, 이 기술이 그에 제한되는 것으로 해석되어서는 안된다. 본 명세서에 제공된 교시들에 대한 액세스를 갖는 당업자들은 그 범위 내의 추가 수정, 적용 및 실시예와, 기술이 상당한 유용성을 갖는 추가 분야를 인식할 것이다.
본 발명은 이미지 데이터를 처리하고/하거나 디스플레이 장치를 구동하는 방법에 관한 것으로, 이는 감소된 레이턴시, 지속성 및/또는 대역폭을 달성하기 위한 체커보딩 방법 및/또는 톱니화 방법을 포함한다. 본 발명에 따른 체커보딩 및/또는 톱니화 방법은 시스템, 예를 들어, 짧은 지속성 및/또는 짧은 레이턴시를 필요로 하는 이미지 시스템이나 장치, 디스플레이 및 프로젝션 시스템에서 사용될 수 있는 출력을 달성한다(예를 들어, 헤드-장착 디스플레이 시스템 및/또는 방법).
본 발명의 실시예들은 먼저 예시 목적으로 증강 현실(AG) 및/또는 가상 현실(VR)과 관련하여 설명된다. 그러나, 본 발명의 실시예들은 다른 하이브리드, 혼합 현실(MR), 확장 현실(XR) 또는 다른 대안 현실 시스템, 장치 또는 방법에 적용될 수 있거나, 또는 다른 장치 또는 시스템(예를 들어, 다른 이미지 디스플레이 및/도는 프로젝션 시스템, 디스플레이 및/또는 이미지 디스플레이 방법, 및/또는 광 변조 장치, 시스템 및/또는 방법)에 사용될 수 있다.
체커보딩 및 톱니화, 예를 들어 구동 회로 처리를 수행하는 GPU의 사용은 프로그램 가능한 광학 장치들에 대한 광범위한 어플리케이션들에 대한 위상 변조 방법 외에, 어떠한 디스플레이 어플리케이션에도 적용될 수 있다.
본 발명의 방법은, 예를 들어, 주어진 시스템 대역폭으로 짧은 지속성, 낮은 레이턴시 및/또는 증가된 비트 깊이를 달성한다. 또한, 방법은 높은 시공간 주파수(예를 들어, 동시에 높은 공간적 및 높은 시간적 주파수)에서 인간의 시각적 인식 한계를 이용할 수 있다. 충분히 높은 프레임 속도 및 해상도 비디오의 경우 높은 시공간 주파수들을 제거하는 방법으로 비디오 콘텐트를 대부분 제거함으로써, 지각 무손실 압축이 달성되거나, 또는 예를 들어 체커보드 패턴을 포함하는 프로세스에 의해 실질적으로 달성된다. 다른 말로, 체커보드 패턴을 사용하는 것은 원시 데이터가 압축 데이터로부터 재구축되도록 한다.
본 발명의 실시예에서, 체커보딩 프로세스는 공간 광 변조기(예를 들어, 디스플레이, 마이크로디스플레이, 실리콘 액정(LCoS) 디스플레이 장치, 액정 디스플레이(LCD) 장치, 광방출소자(LED) 또는 유기 LED(OLED) 장치, 광학 처리 공간 광 변조기(OASLM) 장치, 및/또는 디지털 디스플레이 장치)를 위해 비디오를 비트 평면으로 변환하기 전에 발생한다.
이제 본 발명의 실시에 대해 상세치 참조될 것이며, 그 예는 첨부 도면에 도시된다.
전체 시스템- 도 1 내지 3
도 1은 본 발명에 따른 디스플레이 장치 및/또는 시스템이다. 본 발명에 따른 구동 시스템은 도 1 및 2에 도시되고 하기에 설명된 바와 같은 그래픽 처리 장치(110), 디지털 구동 장치(140) 및 광학 엔진(150)을 포함할 수 있다.
일 실시예서, 그래픽 처리 장치(110)는 생성기 및 블렌더(생성/블렌드) 모듈(generator and blender (gen/blend) module)(120)을 포함할 수 있다. 생성/블렌드 모듈(120)은 오브젝트를 생성 및/또는 블렌딩할 수 있다. 예를 들어, 혼합 현실 및 몰입 증강 현실 어플리케이션에서, 블렌더(120)는 이러한 생성된 오브젝트들과, 카메라를 통해 획득된 이미지 또는 다른 오브젝트들의 시각적 표현들을 블렌딩한다. 생성/블렌드(120)는, 예들 들어, 비디오 및/또는 이미지 데이터 출력을 생성한다. 본 발명의 실시예에서, 생성/블렌드 모듈(120)은 대안 현실 시스템, 장치 또는 방법, (예를 들어, AR, VR 및/또는 MR)에서 데이터, 예를 들어 비디오 및/또는 이미지 데이터 출력을 생성한다. 본 발명의 예시적인 실시예에서, 생성/블렌드 모듈(120)은 AR 이미지, 예를 들어, 헤드-장착 디스플레이(HMD) 시스템 입력, (예: RGB) 비디오 프레임들에서 AR 이미지들을 생성한다. 본 발명의 실시예에서, 생성/블렌드 모듈(120)은 이미지들(예: AR 이미지들)을 생성하는 구동 또는 시스템, 예를 들어 HMD 장치 또는 시스템으로 통합될 수 있다. 일부 경우, 생성된 이미지들은 카메라로부터의 이미지들과 블렌딩될 수 있다. 본 발명의 실시예들을 통합하는 대안 현실 시스템에서, GPU는 그래픽 처리를 수행하고/하거나 예를 들어 헤드 장착 디스플레이에 디스플레이하기 위한 프레임들을 생성한다.
본 발명의 실시예에서, 그래픽 처리 장치(110)는 프로세서(130)를 포함하거나, 그래픽 처리 장치(110) 내부 또는 외부의 프로세서(130)와 관련된다. 본 발명의 실시예는 디스플레이(예: 헤드 장착 디스플레이 시스템)에 렌더링되는 프레임들의 다운스트림에 구현될 수 있다. 본 발명의 실시예에서, GPU 프로세서(130)는 그래픽 처리 장치(110)의 소프트웨어 모듈을 실행시킬 수 있다. 예를 들어, 프로세서(130)는 디더 모듈(dither module)(133), 체크보드 모듈(checkboard module)(134) 및 커맨드 스터퍼(command stuffer)(136)와 같은 소프트웨어 모듈을 실행시킬 수 있다.
전술한 모듈들의 실행 시, 프로세서(130)는 저장소(예: 메모리)에 위치된 하나 이상의 룩업 테이블(LUT)에 저장된 데이터에 액세스할 수 있다. 예를 들어, 컬러 LUT(132) 및 비트 평면 LUT(135)는 그래픽 처리 장치(110)의 내부 메모리(210)에서 액세스된다. 당업자는 본 발명의 범위를 벗어나지 않고 더 많거나 적은 모듈이 프로세서(130)에 의해 실행될 수 있음을 인식하게 될 것이다.
본 발명의 실시예에서, 컬러 LUT(132)는 필요한 임의의 컬러 간 채널 유형 처리를 포함하여 컬러 보정에 사용될 수 있다. 예로서, 기본 레드, 그린 및 블루 컬러 좌표는 국제 전기 통신 연합(International Telecommunication Union Recommendation)(709)에 기반한 표준 RGB(sRGB)와 같이 원하는 표준과 다를 수 있다. 본 발명의 실시예에서, 컬러 LUT(132)는 디스플레이가 명목상 전력법 (감마) 출력 프로파일을 가지고 있는 경우 상당히 정확한 컬러 보정을 허용한다.
본 발명의 실시예에서, 본 발명에 따른 시공간 디더 모듈(133)은 기본 디스플레이 비트 깊이 이상으로 비트 깊이를 지각적으로 확장하는데 사용될 수 있다. 디더 모듈(133/210)은, 예를 들어, 고속 조명 "디더링(dithering)" 디지털 광 처리(DLP) 프로젝터를 이용하여 빠르게 이동하는 장면을 복구하는데 사용될 수 있다.
체커보드(134/400) 모듈은 본 발명에 따른 체커보딩 방법을 수행한다. 체커보딩의 개념은 도 5-10과 관련하여 아래에 더욱 상세히 설명된다. 5-10.
본 발명의 실시예에서, 비트 평면 LUT(135)는 (그래픽 처리 장치(110) 내부 또는 외부에 있을 수 있는) 그래픽 처리 장치(110)의 메모리(210)로부터 액세스되고, 프로세서(130)는 각 픽셀의 디지털 레벨 값과 시간이 주어진(즉, 공간 광 변조기, 예를 들어, LCoS 장치(156)의 모든 출력 이진 픽셀 전극 로직의 순간 상태) 비트 평면 LUT(135)에 액세스한다. 본 발명의 실시예에서, 프로세서(130)는 비트 평면을 생성하는 모듈(예: 비트 평면 LUT들(135))을 실행시킬 수 있다.
디지털 구동 장치(140)는 그래픽 처리 장치(예를 들어, 프로세서(260))로부터 데이터(예를 들어, 커맨드(136, 138))를 수신하고, 광학 엔진(150)으로 이미지 데이터를 통신하기 전에 수신된 데이터를 배열(예를 들어, 압축)한다. 디지털 구동 장치(140)는 (장치 내부 도는 외부에 있을 있고/있거나 다른 장치와 공유될 수 있는) 메모리(310/110)를 포함할 수 있다. 메모리(310)는, 데이터베이스(330) 및 I/O 장치 드라이버(350)를 포함하여, 소프트웨어 및 데이터의 여러 카테고리들을 포함할 수 있다.
데이터베이스(330)는, 프로세서(360) 또는 프로세서(130)에 의해 실행 시, 장치(140)에 의해 수신되는 데이터를 분석 및/또는 처리하는 다양한 프로그램, 예를 들어, 커맨드 파서 모듈(command parser module)(144)를 포함할 수 있다.
저장 장치 또는 데이터베이스(330)는 정적 및 동적 데이터(예를 들어, 비트 평면 메모리(142), 커맨드 파서(144), 광 제어 소스(146) 등)를 나타내고, I/O 장치 드라이버(350) 및/또는 예를 들어 메모리(310)에 상주할 수 있는 다른 소프트웨어 프로그램에 의해 사용될 수 있다.
본 발명의 실시예에서, 비트 회전 모듈(500)에 의한 비트 회전 및 프로세스는 그래픽 처리 장치(110) 외부에서 발생한다. 실시예에서, 비트 평면은 GPU(130)에서 LCoS 드라이버(예를 들어, Nova/P4D)의 집적 회로(IC) 칩으로 전송되고, LCos 드라이버 IC는 (로컬 비트 캐시 메모리를 통해) 비트 평면을 입력으로 하는 LUT를 포함한다. GPU(130)에 위치된 LUT는 LCoS 구동 IC에 직접 최종 비트 평면을 전송할 수 있다.
본 발명의 실시예에서, 비트 회전 모듈에 의한 비트 회전 및 프로세스는 그래픽 처리 장치(110) 외부에서 발생한다. 본 발명의 실시예에서, 비트 회전 모듈/프로세스(500)는 프로세서에 의해 특정 비트 수, 예를 들어 최상위 비트(most significant bit; MSB)를 추출하는 것을 포함할 수 있다. 결과적인 비트 평면은 비트 평면의 입력으로 사용되고/되거나 비트 평면(또는 로직 평면이라고도 함) LUT(135)에 저장된다. 일부 실시예들에서, LUT(135)는 LCoS 구동 장치(140)에 있을 수 있고, 비트 평면 입력은 예를 들어 GPU(130) 또는 장치 프로세서(260)에 의해 액세스될 수 있으며, 감소된 메모리 요구사항 외에 LCoS 구동 장치(140)의 대역폭 요구사항의 상당한 감소를 초래할 수 있다.
본 발명의 실시예에서, 커맨드 스터퍼(137)는 종단 사용자에 의해 보이지 않는 영역에서의 비디오 경로에 커맨드를 삽입한다. 본 발명의 실시예에서, 이러한 커맨드는, 예를 들어, 레이저(들), 구동 전압(예컨대, LCoS의 Vcom(공통 전극) 및 Vpix(픽셀 전극) 전압), 예를 들어, 광원 제어 모듈(146) 및 Vcom 제어 모듈(148)을 통한 직접 또는 간접 전압들과 같은 광원(들)(152)을 제어한다. 본 발명의 실시예에서, 모듈(146 및 148)은 하드웨어 및/또는 소프트웨어로 구현될 수 있다. 이러한 커맨트 업스트림을 통해 제어를 이동시킴으로써, 예를 들어, 프로세서, 예를 들어 프로세서(260)를 갖는 그래픽 프로세서 장치(110)에서, 소프트웨어 제어에 따라, 공간 광 변조기(156)(예를 들어, 디스플레이 또는 LCoS 장치)에 대한 실시간 업데이트가 발생할 수 있다. 이는 온도, 조명, 주변 조건, (예를 들어 동적 조리개 유형의 동적 콘트라스트 증가를 위한) 비디오 평균 화상 레벨, (최대 밝기 대 최대 충실도 등과 같은) 디스플레이 모드에서의 급격한 변화량의 완화와 같은 새로운 능력들에 대한 공간 광 변조기(156)의 동적 제어를 가능하게 한다.
디지털 구동 장치(140)는, 예를 들어, 컴퓨팅 시스템, 헤드 장착 장치, 및/또는 장치를 위한 다른 디스플레이(예컨대, LCoS, LED)의 컴포넌트일 수 있다. 본 발명의 실시예에서, GPU로부터의 비트 평면 커맨드(136) 및 스터퍼 커맨드(138)는 각 HW(예컨대, 레이저, DAC 등)에 중계되고, 비트 평면 커맨드에 의해 지정된 시간에 비트 평면을 LCoS로 전송한다.
본 발명의 실시예에서, 장치 프로세서(140)는 비트 평면 메모리(142)를 포함하고, 여기서 비트 평면 LUT로부터의 커맨드(136)로부터 수신된 비트 평면은, 예를 들어 커맨드 파서(144)에 의해 비트 평면 메모리(142)에서 버퍼링되는 각 비트 평면 커맨드에 의해 지정된 적절한 시간에 디지털 구동 장치(140) 및/또는 공간 광 변조기(156)(예컨대, 디스플레이 및/또는 LCoS 장치)로 전송되기 전에 버퍼링된다.
본 발명의 실시예에서, 비트 평면 LUT(135)는 그래픽 처리 장치(110)(도 1a)에 위치될 수 있다. 다른 실시예에서, 비트 평면 LUT(135)는 디지털 구동 장치(140)(도 1b)에 상주할 수 있다. 본 발명의 실시예에서, 본 발명에 따른 그래픽 처리 장치 장치(110)는 하나 이상의 비트 평면을 생성 또는 비트 평면 LUT로 출력하는 비트 회전 모듈(500)을 포함할 수 있다. 본 발명의 실시예에서, 비트 회전 모듈(500)은 구동 장치(140)에 포함될 수 있다. 본 발명의 실시예에서, 비트 회전 모듈(500)은, 예를 들어, 데이터 스트림(예컨대, 비디오 데이터, 수정된 생성/블렌드 데이터 및/또는 수정되지 않은 생성/블렌드 데이터)로부터 비트를 회전시킨다. 본 발명의 실시예에서, 생성/블렌드 데이터, 예를 들어, 생성/블렌드 모듈(120)로부터 출력된 생성/블렌드 데이터는 예를 들어 컬러 LUT 데이터(132), 디더 모듈(133) 및/또는 체커보드 모듈(134)에 의해 수정될 수 있다.
본 발명의 실시예에서, 디지털 구동 장치(140)는 또한 커맨드 파서(command parser)(144)를 포함한다. 커맨드 파서(144)는 커맨드 스터퍼(137)로부터 수신된 커맨드를 분석한다.
본 발명의 실시예에서, 광원 제어(146)는 DAC들, 디지털 이네이블 또는 디스에이블 제어 등을 통해 아날로그 전류들을 제어함으로써 레이저 또는 LED들과 같은 광원(들)(152)을 제어한다.
본 발명의 실시예에서, Vcom + Vpix 제어(148)는 LCoS의 Vcom(공통 전극) 및 Vpix(픽셀 전극) 전압을 제어한다.
본 발명의 실시예에서, 광학 엔진(150)은 헤드 장착 디스플레이를 완전하게 만드는데 필요한 디스플레이 장치 및 모든 다른 광학 장치를 포함한다. 본 발명의 실시예에서, 이는 광학계(154), 예를 들어, 렌즈, 편광자 등과 광원(152)을 포함할 수 있다.
도 2-3 및 상술한 설명은 본 개시의 일부 실시예들의 다양한 양태들이 구현될 수 있는 적합한 환경에 대한 간략하고 일반적인 설명을 제공하기 위한 것이다. 상기 설명은 컴퓨터 판독 가능 인스트럭션들을 지칭하지만, 본 개시의 실시예들은 컴퓨터 판독 가능 인스트럭션들 외에 또는 대신에 다른 프로그램 모듈들을 조합하여 구현되고/하거나 하드웨어와 소프트웨어의 조합으로 구현될 수도 있다.
용어 "어플리케이션" 또는 그 변형은 루틴, 프로그램 모듈, 프로그램, 컴포넌트, 데이터 구조, 알고리즘 등을 포함하도록 본 명세서에서 확장하여 사용된다. 어플리케이션들은 단일 프로세서 또는 다중 프로세서 시스템, 미니컴퓨터, 메인프레임 컴퓨터, 개인용 컴퓨터, 핸드-헬드 컴퓨팅 장치, 마이크로프로세서-기반, 프로그램 가능 소비자 전자기기, 그 조합 등을 포함하여 다양한 시스템 구성으로 구현될 수 있다.
본 발명의 실시예에서, 그래픽 처리 장치(110)는 그래픽 처리 유닛(GPU)(130)을 포함한다. 그래픽 처리 장치(110)는 개별 장치 일 수 있거나, 또는 CPU 다이(예를 들어, 그래픽 처리 유닛이 통합되는 장치와 관련된 CPU 다이)에 임베디드될 수 있다. 그래픽 처리 장치(110)는 이미지 처리를 수행하는 로직(예를 들어, 소프트웨어)을 실행한다.
그래픽 처리 장치(110)는 도 2에 도시된 제어 처리 장치를 포함한다. 제어 처리 장치는 메모리(210)를 포함할 수 있다. 메모리(210)는 어플리케이션(220), 데이터베이스(230), 운영 시스템(OS)(240) 및 I/O 장치 드라이버(250)를 포함하여 여러 소프트웨어 및 데이터의 카테고리들을 포함할 수 있다.
당업자가 알 수 있는 바와 같이, OS(240)는 데이터 처리 시스템과 함께 사용하기 위한 임의의 운영 시스템일 수 있다. OS(204)는 공지된 기술에 따라 스케줄링, 입력-출력 제어, 파일 및 데이터 관리, 메모리 관리 및 통신 제어 및 관련 서비스 모두를 제공한다. I/O 장치 드라이버(250)는 장치들과 특정 메모리 컴포넌트들과 통신하기 위해 어플리케이션(220)에 의해 OS(240)를 통해 액세스되는 다양한 루틴들을 포함할 수 있다.
어플리케이션(220)은 메모리에 및/또는 펌웨어에 실행 가능 인스트럭션들로 저장될 수 있으며, 프로세서(260)에 의해 실행될 수 있다.
프로세서(260)는 단일 기계 또는 복수의 기계들에서 분배 프로세서 또는 병렬 프로세서를 포함할 수 있는 다중 프로세서일 수 있을 것이다. 프로세서(260)는 가상 처리 환경을 지원하는데 사용될 수 있다. 프로세서(260)는 마이크로컨트롤러, 마이크로프로세서, 어플리케이션 특정 집적 회로(ASIC), 프로그램 가능 로직 컨트롤러(PLC), 복합 프로그램 가능 로직 장치(CPLD), 필드 PGA를 포함하는 프로그램 가능 게이트 어레이(PGA) 등일 수 있다. 본 명세서에서 동작, 행동, 태스크, 기능, 단계 등을 수행하기 위한 코드 또는 인스트럭션들을 실행하는 프로세서에 대한 참조는 상기 동작들을 직접 수행하고/하거나 상기 동작들을 수행하기 위한 다른 장치 또는 컴포넌트을 용이하게 하거나, 지시하거나 돕는 프로세서(260)를 포함할 수 있을 것이다.
본 발명의 실시예들에 사용된 프로세서들은 인텔 사에 의해 제조된 Celeron, Core 또는Pentium 프로세서와 같은 상용화 프로세서, 썬 마이크로시스템즈에 의해 제조된 SPARC 프로세서, AMD 사에 의해 제조된 Athlon, Sempron, Phenom 또는 Opteron, 다른 상용화 프로세서 및/또는 또는 이용하게 하거나 이용하게 될 다른 프로세서들을 포함할 수 있다.
프로세서의 일부 실시예는 멀티-코어 프로세서로 지칭되는 것을 포함할 수 있고/있거나 단일 또는 멀티-코어 구성에서 병렬 처리 기술을 사용하도록 할 수 있다. 예를 들어, 멀티-코어 아키텍처는 일반적으로 두 개의 프로세서 "실행 코어들(execution cores)"을 포함한다. 본 실시예에서, 각 실행 코어는 복수의 스레드들(threads)의 병렬 실행을 가능하게 하는 독립 프로세서 매트로 수행할 수 있다. 추가로, 관련 기술의 당업자는 프로세서가 일반적으로 32 또는 64 비트 아키텍처 또는 현재 공지되어 있거나 미래에 개발될 수 있는 다른 아키텍처 구성들로 구성될 수 있을 이해할 것이다. 프로세서는 일반적으로 운영 시스템을 실행하며, 이 운영 시스템은, 예를 들어, 마이크로소프트 사로부터의 윈도우 유형 운영 시스템; 애플 컴퓨터 사로부터의 Mac OS X 운영 시스템; 많은 판매자들로부터 이용 가능한 유닉스 또는 리눅스 유형 운영 시스템 또는 오픈 소스로 지칭되는 것들; 다른 또는 미래 운영 시스템/또는 그 일부 조합일 수 있다. 운영 시스템은 잘 알려진 방식으로 펌웨어 및 하드웨어와 인터페이싱하고, 다양한 프로그래밍 언어으로 씌여질 수 있는 다양한 컴퓨터 프로그램들의 기능들을 조정하고 실행하는데 있어 프로세서를 용이하게 한다.
어플리케이션(220)은 프로세서(260)에 의해 실행 시 장치(110)에 의해 수신된 데이터를 처리하는 아래에 설명된 체커보드 시퀀스(400)(도 4)와 같은 다양한 프로그램을 포함한다.
어플리케이션(220)은, 예를 들어, I/O 데이어 포트(270)을 통해 수신된 데이터를 따라 데이터베이스(230)에 저장된 데이터에 적용될 수 있다. 데이터베이스(230)는 어플리케이션(220), OS(240), I/O 장치 드라이버들(250) 및 메모리(210)에 존재할 수 있는 다른 소프트웨어 프로그램들에 의해 사용된 정적 및 동적 데이터(예를 들어, 컬러 LUT(132), 비트 평면 LUT들(135))을 나타낸다.
메모리(210)는 프로세서(260) 근처에 있는 것으로 도시되었으나, 이는 메모리(210)의 적어도 일부가 원격 액세스된 저장 시스템, 예를 들어, 통신 네트워크 상의 서버, 원격 하드 디스크 드라이브, 제거 가능 저장 매체, 그 조합 등일 수 있음이 이해되어야 한다. 따라서, 임의의 데이터, 어플리케이션 및/또는 소프트웨어는 메모리(210) 내에 저장되고/되거나, 예를 들어 로컬 영역 네트워크(LAN), 도시 영역 네트워크( MAN) 또는 광대역 네트워크(WAN)를 포함하는 다른 데이터 처리 시스템(미도시)으로 네트워크 결합을 통해 액세스될 수 있다. 당업자들은 본 발명의 실시예에서, 다중 저장 장치 및/또는 다중 처리 장치 대신, 하나의 저장 장치 및/또는 하나의 처리 장치를 이용할 수 있다.
상기에 상술한 바와 같이, 모듈 및 소프트웨어 어플리케이션(220)은 프로세서(260)에 의해 실행되는 로직을 포함할 수 있다. 이 개시에 내내 사용된 바와 같은, 프로세서의 동작에 영향을 주도록 적용도리 수 있는 "로직(Logic)"은 인스트럭션 신호 및/또는 데이터의 형태를 갖는 임의의 정보를 지칭한다. 소프트웨어는 이러한 로직의 한 예이다. 프로세서의 예로는 컴퓨터 프로세서(처리 유닛), 마이크로프로세서, 디지털 신호 프로세서, 컨트롤러 및 마이크로컨트롤러 등이 있다. 로직은, 예를 들어, RAM(random access memory), ROM(read-only memories), EPROMS/EEPROMS(erasable/electrically erasable programmable read-only memories), 플래시 메모리 등을 포함하는 메모리 또는 저장소(210)와 같은 비-일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 판독 가능 인스트럭션들로부터 형성될 수 있다. 로직은 또한 디지털 및/또는 아날로그 하드웨어 회로, 예를 들어, 논리적 AND, OR, XOR, NAND, NOR 및 기타 논리적 동작들을 포함할 수 있다. 로직은 소프트웨어와 하드웨어의 조합으로 형성될 수 있다. 네트워크 상에서, 로직은 서버 또는 복합 서버에 프로그램될 수 있다. 특정 로직 유닛은 네트워크상의 단일 로직 위치에 제한되지 않는다.
메모리(210)는 원하는 정보를 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다양한 주지의 또는 미래 메모리 저장 장치를 포함할 수 있다. 컴퓨터 판독 가능 저장 매체는 컴퓨터 판독 가능 인스트럭션들, 데이터 구조들, 프로그램 모듈들 또는 다른 정보와 같은 정보의 저장을 위한 어떠한 방법 또는 기술로 구현된 비-일시적 휘발성 및 비-휘발성의, 제거 가능 및 비-제거 가능 매체를 포함할 수 있다. 예들은 임의의 공통 이용 가능한 RAM(random access memory), ROM(read-only memory), EEPROM(electronically erasable programmable read-only memory), DVD(digital versatile disks), 레지던트 하드 디스크 또는 테이프와 같은 자기 매체, 읽기 및 쓰기 컴팩트 디스크와 같은 광학 매체, 및/또는 다른 메모리 저장 장치를 포함한다. 메모리 저장 장치들은, 컴팩트 디스크 장치, 테이프 드라이브, 제거 가능 하드 디스크 드라이브, USB 또는 플래시 드라이브 또는 디스켓 드라이브를 포함하여, 다양한 주지의 또는 미래 장치의 어느 것도 포함할 수 있다. 이러한 유형의 메모리 저장 장치들은 일반적으로, 각각 컴팩트 디스크, 자기 테이프, 제거 가능 하드 디스크, USB 또는 플래시 드라이브 또는 플로피 디스쳇과 같은, 프로그램 저장 매체로부터 읽고 프로그램 저장 메체에 기록한다. 이러한 프로그램 저장 매체 또는 현재 사용중이거나 추후에 개발될 수 있는 다른 것들 중 어느 것도 컴퓨터 프로그램 제품으로 고려될 수 있다. 알 수 있듯이, 이러한 프로그램 저장 매체는 일반적으로 컴퓨터 소프트웨어 프로그램 및/또는 데이터를 저장한다. 컴퓨터 제어 로직으로도 불리는, 컴퓨터 소프트웨어 프로그램은 일반적으로 시스템 메모리 및/또는 메모리 저장 장치와 함께 사용된 프로그램 저장 장치에 저장된다.
일부 실시예들에서, 컴퓨터 프로그램 제품은 거기에 저장된 제어 로직(프로그램 코드를 포함하는 컴퓨터 소프트웨어 프로그램)을 갖는 컴퓨터 사용 가능 매체를 포함하여 설명된다. 제어 로직은, 프로세서에 의해 실행 시, 프로세서가 본 명세서에 설명된 기능들을 수행하게 한다. 다른 실시예들에서, 일부 기능들은 예를 들어, 하드웨어 상태 머신을 사용하여 주로 하드웨어로 구현된다. 본 명세서에 기술된 기능들을 수행하기 위한 하드웨어 상태 머신의 구현은 상응하는 기술 분야의 당업자에게 자명할 것이다. 입력-출력 컨트롤러는 사람 또는 기계인지, 로걸 또는 원격인지에 대해, 사용자로부터 정보를 받아 처리하기 위한 다양한 주지의 장치들 중 어느 것이라도 포함할 수 있을 것이다. 이러한 장치들은, 예를 들어, 무선 카드, 네트워크 인터페이스 카드, 사운드 카드 또는 임의의 다양한 주지의 입력 장치들을 위한 다른 유형의 컨트롤러들을 포함한다. 출력 컨트롤러는 사람 또는 기계인지, 로걸 또는 원격인지에 대해, 사용자에게 정보를 제시하기 위한 임의의 다양한 주지의 디스플레이 장치들을 위한 컨트롤러들을 포함할 수 있을 것이다. 현재 설명된 실시예에서, 컴퓨터 기능 소자들은 시스템 버스를 통해 각 다른 소자와 통신한다. 컴퓨터의 일부 실시예들은 네트워크 또는 다른 유형의 운격 통신들을 사용하여 일부 기능 소자들과 통신할 수 있다.
관련 기술 분야의 당업자에게 명백한 바와 같이, 기기 제어 및/또는 데이터 처리 어플리케이션은 소프트웨어로 구현되는 경우 시스템 메모리 및/또는 메모리 저장 장치에 로드되어 실행될 수 있다. 기기 제어 및/또는 데이터 처리 어플리케이션의 전부 또는 일부는 또한 메모리 저장 디바이스의 판독 전용 메모리 또는 유사 장치에 존재할 수 있으며, 이러한 장치들은 기기 제어 및/또는 데이터 처리 어플리케이션이 먼저 입력-출력 컨트롤러를 통해 로드될 필요가 없다. 관련 기술 분야의 당업자는 기기 제어 및/또는 데이터 처리 어플리케이션 또는 그 일부가, 실행에 유리한 것으로서, 프로세서에 의해 공지된 방식으로 시스템 메모리, 또는 캐시 메모리, 또는 둘 다에 로딩될 수 있음이 이해될 것이다. 또한, 컴퓨터는 시스템 메모리에 저장된 하나 이상의 라이브러리 파일들, 실험 데이터 파일들 및 인터넷 클라이언트를 포함할 수 있다. 예를 들어, 실험 데이터는, 검출된 신호값 또는 합성(SBS) 경험이나 프로세스에 의한 하나 이상의 시퀀싱과 관련된 다른 값과 같은, 하나 이상의 실험 또는 분석 자료와 관련된 데이터를 포함할 수 있을 것이다. 추가로, 인터넷 클라이언트는 네트워크를 이용한 다른 컴퓨터 상의 원격 서비스에 액세스하는 것을 가능하게 하는 어플리케이션을 포함할 수 있으며, 예를 들어, "웹 브라우저들"로 지칭되는 것을 포함할 수 있다. 현재 예에서, 일부 공통 사용 웹 브라우저들은 마이크로소프트의 Microsoft Internet Explorer, 모질라 사의 Mozilla Firefox, 애플 컴퓨터의 사파리, 구글의 크롬, 또는 현재 당업계에 알려져 있거나 미래에 개발될 다른 유형의 웹 브라우저를 포함한다.
또한, 동일하거나 다른 실시예들에서, 인터넷 클라이언트는 생물학적 어플리케이션을 위한 데이터 처리 어플리케이션과 같은 네트워크를 통해 원격 정보에 액세스 할 수 있는 특화된 소프트웨어 어플리케이션을 포함하거나 그 구성요소일 수 있다. 컴퓨터 또는 프로세서는 네트워크의 일부일 수 있다. 네트워크는 당업자들에게 잘 알려진 많은 다양한 유형의 네트워크들 중 하나 이상을 포함할 수 있다. 예를 들어, 통신하기에 적합한 통상 TCT/IP 프로토콜로 지칭되는 것을 사용할 수 있는 네트워크는 로컬 또는 광역 네트워크일 수 있다. 네트워크는 일반적으로 인터넷이라고 하는 상호 연결된 컴퓨터 네트워크의 전세계 시스템을 포함한 네트워크를 포함하거나, 다양한 인트라넷 아키텍처를 포함할 수 있는 네트워크를 포함할 수도 있다. 관련 기술 분야의 당업자들은 또한 네트워크 환경에서 일부 사용자들은 하드웨어 및/또는 소프트웨어 시스템으로 및 으로부터 정보 트래픽을 제허하기 위해 일반적으로 "방화벽(firewalls)"(때때로 패킷, 필터 도는 보더 보호 장치로도 불림)으로 불리는 것을 사용하는 것을 선호할 수 있다. 예를 들어, 방화벽은 하드웨어 또는 소프트웨어 구성요소들 또는 그들의 일부 조합을 포함할 수 있으며, 일반적으로 예를 들어 네트워크 관리자 등과 같은 사용자에 의해 배치된 보안 정책을 시행하도록 설계된다.
II. 체커보딩 프로세스 - 도 4-11
도 4는 체커보드 시퀀스(400)를 수행하기 위한 방법들을 도시하는 흐름도이다. 본 발명에 따른 이 체커보딩 방법에서, 두 프레임에 걸쳐 패턴이 변화한다. 구체적으로, 시퀀스(400)는 디지털 장치 드라이브(140)로부터 이미지 데이터(단계 405)를 수신하는 그래픽 처리 장치 프로세서(260)에 의해 체커보드 패턴을 생성할 수 있다. 프로세서(260)는 수신된 이미지 데이터가 짝수 프레임 또는 홀수 프레임에 해당하는지를 결정(단계 410)하고, 하나 이상의 짝수 프레임 시퀀스(420) 및/또는 홀스 프레임 시퀀스(440)를 실행한다. 구체적으로, 짝수 프레임 시퀀스(420)에서, 짝수 픽셀은 짝수 라인으로부터 삭제(단계 425)되고 홀수 픽셀은 홀수 랑인으로부터 삭제(단계 4300되며, 홀수 프레임 시퀀스(440)에서 짝수 픽셀이 홀수 라인으로부터 삭제(단계 445)되고, 홀수 픽셀이 짝수 라인으로부터 삭제(단계 450)된다. 이미지 데이터가 처리되면, 프로세서(260)는 디스플레이를 위해 처리된 이미지 데이터를 다시 디지털 구동 장치(140)로 제공(단계 455)한다.
일부 실시예들에서, 픽셀 삭제는 코딩 내에서 1을 0으로 교체함으로써 달성된다. 일부 실시예들에서, 픽셀 삭제는 선택된 픽셀 데이터를 스킵하거나 모두 전송하지 않음으로써 달성될 수 있다.
방법의 단계가 반드시 특정한 순서로 제시되는 것은 아니며, 이들 도면 전반을 포함하여 대안적인 순서로 일부 또는 모든 단계의 수행이 가능하고 고려된다는 것을 이해해야한다.
단계는 설명 및 도시를 쉽게 하기 위해 설명된 순서로 제시되었다. 단계는 첨부된 청구항들이 범위를 벗어나지 않고 추가, 생략 및/또는 동시에 수행될 수 있다. 또한, 도시된 방밥 또는 서브 방법은 언제든 종료될 수 있음을 이해해야 한다.
특정 실시예에서, 이 프로세스의 일부 또는 전부, 및/또는 실질적으로 동일한 단계들이 프로세서, 예를 들어 컴퓨터 실행 가능 인스트럭션들을 실행하고, 하나 이상의 해당 알고리즘, 및 원격 서버 및 차량을 포함하여 상기에 설명된 임의의 컴퓨터 판독 가능 메모리와 같은 컴퓨터 판독 가능 매체에 저장 또는 포함된 관련 지원 데이터에 대응되는, 컴퓨터 프로세서에 의해 수행된다.
도 5는 두 프레임들에 걸쳐 두 개의 상보적 체커보드 패턴들 사이에서 교대하는 체커보드 프로세싱의 예이다. 각 픽셀은 그린과 마젠타(magenta)(즉, 레드와 블루) 사이에서 교대한다. 도 5의 상위 좌측 이미지는 예시적인 처리 이미지이다. 프로세싱을 도시하기 위해, 이는 스틸 이미지이므로, 각 프레임은 체커보드 프로세싱 전에 동일하다. 도 5의 중간 상단 및 중간 하단 이미지들은 특정 시점에서 제1 프레임 및 제2 프레임에서 처리된 스틸 이미지의 일부로 확대한 것이다. 도 5의 우측 상단 및 우측 하단 이미지들은 후속 시점에서 처리된 이미지의 동일 부분이다. 도시된 바와 같이, 동그라미로 표시된 픽셀들은 제1 프레임에서 후속 프레임으로 컬러가 변경되었다.
본 발명의 실시예에서, 예를 들어, 컬러 서브 프레임들 사이의 시간은 줄이는 반면, 예를 들어, 루미넌스 증가, 루미넌스 시공간 오류 감소, 및/또는 컬러 채널들 사이의 누화(cross-talk) 감소를 위해, 각각 3개의 컬러 채널들로부터 취한 두 데이터 그룹들이 체커보드 패턴에 대해 이상(out-of-phase)이 만들어진다. 예를 들어, 그린 컬러 채널 대 레드 및 블루(마젠타)는 도 5에 도시된 바와 같다.
본 발명의 실시예에서, 본 발명에 따른 체커보딩 방법은 두 프레임들 또는 서브 프레임들 사이의 인접 픽셀들 중 하나를 교대로 턴 오프시킴으로써 필요로 하는 대역폭 및/또는 전송 레이턴시를 줄인다. 본 발명에 따른 체커보딩 방법은, 예를 들어, 루미넌스를 증가시키고, 컬러 채널들 간 누화를 감소시키고, 및/또는 프레임들(예를 들어, 프레임들, 서브 프레임들 및/또는 컬러 서브 프레임들) 사이의 시간을 줄이기 위해 컬러 채널들(예를 들어, 서브 프레임들) 사이의 위상을 오프셋시킨다.
체커보드 패턴 데이메이션(decimation)을 사용하면 대역폭이 감소되어 임의의 관련 데이터 전송 레이턴시도 감소된다. 예를 들어, 전송 레이턴시는 체커보드를 사용하지 않는 전송 레이턴시와 비교할 때 30% 내지 50% 사이로 감소될 수 있다.
추가로, 체커보딩은 그린 컬러 채널과 {레드, 블루} 컬러 채널 쌍 사이에 시공간적으로 교번하는 것을 포함하며, 결과적으로 각 컬러 서브 프레임들이 도 6에 도시된 바와 같은 공간 및 시간 분리 둘 다에 의해 더 잘 분리된다.
도 6은 체커보드 처리로 인한 컬러 서브 프레임들의 공간 및 시간 분리에 대한 예시적인 도면이다. 도 6의 상단 좌측 이미지는 도 5에서의 픽셀 이미지들의 뷰(view)보다 더 확대한 것이다. 도 6에서 중간 상단 및 중간 하단 이미지들은 레드 및 블루 서브 프레임들에 대한 구동 전압 및 LC 응답(중간 상단 이미지)과 그린 서브 플레임들에 대한 구동 전압 및 LC 응답(중간 하단 이미지)의 오실로스코프 파형을 도시한다. 오실로스코프 트레이스(trace)는 (WOB 관련 누화를 제외하고) 서브 프레임 펄스들의 이론적 공간 및 시간 분리를 보여주기 위해, CW 레이저, 예를 들어 각각 마젠타(중간 상단 이미지에서의 레드 및 블루) 및 그린(중간 하단 이미지) 비디오 입력들에 의한 조명을 사용하여 캡쳐된다. 도 6의 우측 상단 및 우측 하단 이미지는, 조명에 대한 각 파장 레이저 펄스에 의한 것을 제외하고는, 추가 분리를 나타내는 중간과 동일한 구동 전압 및 LC 응답의 오실로스코프 파형들을 도시한다.
개시된 체커보딩 프로세스는 컬러 번짐을 완화시킨다(즉, 하나의 컬러 펄스의 하락의 종료가 다음 컬러 펄스의 상승의 초기 상태를 증가시킨다). 예를 들어, 3 개의 컬러 시퀀스(레드, 그린, 블루)가 있는 경우, 제1 컬러(레드) 및 제3 컬러(블루)는 체커보딩된 제2 컬러(그린)의 블랙 부분에 의해 시공간적으로 서로 분리된다.
도 7은 도 6의 프레임들로부터의 컬러 번짐(color bleed)을 도시한다. 도시된 바와 같이, 레드가 그린으로 번지고(상단 우측), 그린이 블루로 번진다(하단 우측).
도 8은 테일 번짐에서 체커보딩의 이점을 도시한다. 테일 번짐(tail bleed)은 "0" 데이터 점이 있는 라인으로 나타나며, 정규화된 번짐은 "+" 데이터 점이 있는 라인으로 나타나며, 총 번짐은 "x" 데이터 점이 있는 라인으로 나타난다. 예를 들어, 16 X 16 체커보딩 프로세스를 이용하여, 총 번짐은 9% 내지 12% 사이로 유지될 수 있다.
현재 서브 프레임 펄스를 침범하는 이전 서브 프레임 펄스의 테일은 이전 서브 프레임 입력 컬러(예를 들어, (예: 레드)를 최대화하고 현재 서브 프레임의 입력 컬러(예를 들어, 그린)를 최소화하여 측정되므로, 그린으로의 레드 테일 번짐은 레드 입력을 사용하여 측정된다.
총 번짐은 이전 서브 프레임으로부터의 테일의 중첩보다 크다: 이전 서브 프레임의 테일은 상승 곡선의 가파른 부분에서 현재 서브 프레임 펄스에 "헤드 스타트(head start)"를 제공하므로, 현재 서브 프레임보다 더 높은 레벨에 대해 출력 오류가 증가된다. 다시 말해, 이전 레드 펄스는 현재 그린 펄스가 선형 중첩(linear superposition)으로 인한 것보다 훨씬 더 밝아지게 만든다.
도 9는 루미넌스(x-축) 대 디지털 비디오 레벨(y축)의 결과로서 그린에서 레드의 컬러 번짐 정규화를 도시한다. 체커보딩 없는 데이터는 "x" 데이터 점이 있는 라인으로 표현되고, 1X1 체커보딩을 이용한 데이터는 "0" 데이터 점이 있는 라인으로 표현된다. 도시된 바와 같이, 초기 컬러 서브 프레임 펄스(레드)로부터 제2 컬러 서브 프레임 펄스(그린)으로 정규화된 컬러 번짐은 체커보딩을 이용하지 않는 것보다 체커보딩을 이용하는 것이 실질적으로 더 낮다. 이는 LCoS 컬러 서브 프레임 펄스 및 각 레이저 펄스가 더 시간에 맞춰 이동하도록 하면서 컬러 번짐의 허용 가능 양을 유지하도록 한다.
도 10은 루미넌스(x-축) 대 디지털 비디오 레벨(y축)의 결과로서 블루에서 그린의 컬러 번짐 정규화를 도시한다. 체커보딩 없는 데이터는 "x" 데이터 점이 있는 라인으로 표현되고, 체커보딩을 이용한 데이터는 "0" 데이터 점이 있는 라인으로 표현된다. 도 9에 도시된 그린에서 레드의 정규화와 유사하게, 블루에서 그린에 대한 체커보딩을 이용한 정규화는 체커보딩을 이용하지 않는 것보다 실질적으로 낮다.
도 11은 예를 들어 필드 프로그램 가능 게이트 어레이 (a field programmable gate array; FPGA) 기반 시스템 또는 ASIC (drive application-specific integrated circuit)와 같은 기능적 등가물을 이용하는 체커 보드의 적용에 대응하는 예시적인 타이밍도이다. 도 7의 타이밍도는 짧은 지속성으로 나타나는 컬러 순차 데이터 전송 및 조명에 대한 예시적인 도면이다.
기본 예로서, 이미지를 생성하기 위해, (1) 데이터가 (예를 들어 메모리에서 캐시로) 판독되어야 하고, (2) 비트 평명이 LCoS로 전송되어야 하며, 지정된 컬러의 조명(예를 들어, 디스플레이 광)이 디스플레이에서 발생한다. 예를 들어, 세 개의 시퀀스(예를 들어, 레드, 그린, 블루)가 디스플레이되는 경우, 아래 표 1에 도시된 바와 같이 지속성을 감소시키기 위해 오버랩이 발생한다.
T0 T1 T2 T3 T4 T5 T6
레드
시퀀스		 레드
판독		 레드
전송		 레드
점등
그린
시퀀스		 그린
판독		 그린
전송		 그린
점등
블루
시퀀스		 블루
판독		 블루
전송		 블루
점등
디스플레이의 지속 계산은 제1 컬러가 조명되는 시점(T2)부터 마지막 컬러가 조명되는 위치(T6)까지 결정되기 시작한다. 구체적으로, 지속은 T2 내지 T6 사이의 시간이다. 예를 들어, 체커보딩을 사용하는 지속 시간은 2.1ms일 수 있다.
체커보드 패턴 디시메이션 방법 및/또는 시스템을 사용하면, 각 전압 구동 (및/또는 다른 원인들)의 차이로 인접 픽셀 전극들 사이에 감쇠가 발생할 수 있다. 감쇠는 감쇠가 디스플레이 장치 및/또는 시스템(예를 들어, LCoS 장치 및/또는 시스템)의 그레이 스케일 프로파일을 변화시키기 때문에, 이미지 품질에 바람직하지 않을 수 있다. 이러한 감쇠는 구동을 (예를 들어, 감마법 전달 함수를 소등하기 위한 타겟 디지털 코드로) 교정함으로써 보상될 수 있다. 일단 교정되면, 본 발명에 따른 방법 및 시스템에 따라, 각 픽셀은, 이들이 소정의 픽셀 및 컬러 서브 프레임에 대해 항상 제로(0)이고 이러한 감쇠를 이미 보상했으므로, 상하좌우로 인접한 픽셀들로부터 프린지 전계 효과의 콘텐트 의존성(content dependence)에 영향을 받지 않는다. 그러나, 대각선을 따르는 인접 픽셀들은 콘텐트(content)에 따라 여전히 변화하여 프린지 전계 효과가 완전히 제거되지 않을 수 있다. 본 발명에 따른 시스템 및 방법을 포함하여 획득한 측정치로부터, 프린지 전계 효과 콘텐트 의존성은 체커보딩을 사용하지 않고 렌더링된 비디오와 비교하여 약 50% 내지 75%로 감소되었다. 체커보딩은 디스플레이 광학계가 광의 로컬 마이크로 렌즈 (회절) 편차를 야기하는 체커보드 패턴으로 인해 회절된 광을 캡쳐하지 않는 경우 추가 감쇠를 야기할 수 있다. 체커보딩된 그레이 스케일 프로파일 응답의 교정은 일반적으로 최악의 경우의 프린지 전계, 다크 라인 및/또는 회절 광 기반 감쇠를 보상하므로, 이러한 바람직하지 않은 응답들을 최대한 감소시킨다.
본 발명에 따란 체커보딩 방법 및/또는 시스템을 사용함으로써 프린지 전계 효과의 이러한 완화는 소정의 수의 비트 평면에 대한 증가된 비트 깊이를 위한 본 발명에 따른 펄스 톱니화 방법, 장치 및/또는 시스템의 사용을 가능하게 함으로써 대역폭의 추가 감쇠를 가능하게 한다.
III. 톱니형 펄스 폭 변조 - 도 12-16
본 발명의 실시예들에서, 이미저로 전송된 소정 수의 비트 평면을 위해 더 많은 그레이 레벨을 인코딩함으로써 소정의 디스플레이 시스템 비트 깊이를 위한 대역폭 감소 또는 추가 대역폭 감소 톱니화 방법이 사용된다.
종래 펄스 폭 변조(PWM) 방법에서, 임의의 소정 픽셀의 경우, 비트 평면의 시퀀스는 그레이 레벨 증가에 따른 실행 길이 증가에 의해 모든 비트가 1로 된 다음, 최대 레벨에 대응되는 나머지 시간 윈도우의 경우 0의 비트로 되는 시퀀스로 이어진다. 일반적으로, PWM에서 픽셀은 (예를 들어 프레임에서 일련의 1에 대응하여) 고정된 시간의 양 동안 턴 온될 것이고, (예를 들어, 프레임에서 특정 0의 양에 대응하여) 고정된 시간의 양 동안 턴 오프될 것이다.
도 16은 본 발명에 따른 톱니화 방법을 도시한다. 톱니화 방법에서, 예를 들어 고정된 시간의 양 또는 간격 동안 픽셀을 턴 온하여 그대로 두는 대신에, 픽셀이 대신 토글되며(즉, 턴 온 및 오프되거나 온 및 오프 상태 사이에서 전환됨), 여기서 오프 상태는 액정 물질의 (같거나 같지 않을 수 있는) 상승 또는 하강 시간보다 짧은 시간 동안 오프된다. 본 발명에 따른 톱니화 방법에서, 예를 들어 고정된 시간의 양 또는 간격 동안 픽셀을 턴 오프하고 오프 상태로 두는 대신, 동일한 시간의 설정 또는 고정 기간 또는 간격 동안 토글되며(즉, 턴 오프 및 턴 온되거나, 온 및 오프 상태 사이에서 전환되며), 여기서 온 상태는 액정 물질의 (같거나 같지 않을 수 있는) 상승 또는 하강 시간 보다 더 짧은 시간 동안 온 된다. 본 발명에 따른 톱니화 방법은 고정된 시간 간격 동안 그레이 스케일 레벨(예를 들어, 온 및 오프 상태에 대응되거나, 픽셀 상태의 토글링으로 인한 레벨)의 수를 증가시킨다. 본 발명의 실시예에서, (예를 들어, 공간 광 변조기(156)에 의해 렌더링 될 수 있는 각 레벨에 대한) 하나 이상의 톱니형 PWM 및/또는 비-톱니형 PWM 시퀀스는 비트 평면 LUT(135)에 저장될 수 있다.
본 발명에 따른 톱니화 방법은 상승 시간 및 하강 시간에 대한 짧은 시간의 양 동안 PWM에서 펄스를 턴 오프하는 것을 포함한다. 예를 들어, PWM이 대략 400-500 밀리세컨드(ms)의 상승 시간을 갖는 경우, 톱니화는 대략 30-120ms 동안 PWM의 펄스를 턴 오프할 수 있다.
도 12는 톱니화 시퀀스(1200)를 수행하기 위한 방법들을 도시하는 흐름도이다. 톱니화 시퀀스(1200)는 선택적으로 하나 이상의 레벨을 PWM 구동 방법에 할당(단계 1205)하는 것을 포함한다. 예를 들어, 본 발명에 따른 톱니화 방법은 1의 실행 길이 내에 0을 삽입하여 소정의 PWM 펄스의 작은 일부분들을 제거함으로써, 중간 비트 평면에서 소정의 레벨에 대한 펄스를 턴 오프시킬 수 있다. PWM 펄스들로부터 이러한 부분들(예를 들어, 노치들)의 제거는 펄스들을 톱니 모양으로 만든다. 본 발명의 실시예에서, 본 발명에 따른 톱니화 방법은, 추가로 또는 대안으로, 0의 실행 길이 내에서 1을 삽입함으로써 소정의 PWM 펄스의 작은 일부부들을 제거하고, 이로써 중간 비트 평면에서 소정의 레벨에 대해 펄스를 턴 온시킨다.
일단 PWM 펄스가 톱니화되면, 톱니화 시퀀스(500)는 SPWM을 이용한 톱니화 방법을 사용할 때 출력 레벨들을 교정한다. 구체적으로, SPWM 레벨에 대한 최적의 비트 시퀀스를 결정하려면, PWM 기반 레벨의 설정이 주어지고 톱니형 PWM을 갖는 각각의 각 레벨에 대한 구동 시퀀스를 결정한다. 체커보딩 방법에 따라 톱니화 방법을 사용하는 것은 SPWM에 의해 야기된 임의의 아티팩트를 감소키시는 추가 이점을 갖는다. 출력 레벨을 교정하는 것은 도 14-15와 관련하여 아래에 더욱 자세히 설명된다.
일부 실시예들에서, 이러한 펄스 및 노치가 오버랩되어 톱니형 펄스 폭 변조(SPWM)를 생성한다. 본 발명에 따른 예시적인 SPWM이 도 13에 도시된다.
도 13은 짧은 지속성 구동에 사용된 SPWM에 대한 비트 시퀀스 매트릭스를 도시한다.
도 13의 상단 좌측에 도시된 매트릭스는 그레이 레벨 당 하나의 컬럼의 비트 시퀀스들로 구성된다. 이 시퀀스는 액정 이온 드리프트 및 플레이팅을 방지하기 위해 도시를 위한 제1 펄스와 DC 밸런스를 위한 제2 펄스인, 프레임 당 두 개의 반복 펄스를 갖는다. 비트 평면은 제1 컬럼에서 지정된 시간에 이미저의 픽셀 전극들로 전송된다.
도 13의 하단 좌측에 도시된 디지털 파형은 예시적인 그레이 레벨에 대한 매트릭스 내에서 동그라미로 표시된 예시적인 비트 시퀀스(예를 들어, 매트릭스 내에서 동그라미로 표시된 레벨 51)에 대응된다.
도 13의 우측에의 플롯은 정규화된 반사율의 단위로 결과적인 LCoS 출력 톱니형 펄스의 시뮬레이션의 중첩된 플롯을 도시한다. 블루와 레드 트레이스는, 둘 다 64 중 51의 예시적인 레벨의 경우, 드라이브 전체에서 DC 전압(+ 및 -Vcom을 통해)을 밸런싱하는데 필요한 두 펄스의 제1 및 제2 펄스를 보여준다. 블루 트레이스는 양의 Vcom의 경우 연속파(continuous wave; CW) 조명에 의해 조명되는 경우처럼 전체 LCoS 펄스를 보여준다. 레드 트레이스의 경우에도 마찬가지지만, 음의 Vcom의 경우 DC 밸런스를 복구하기 위한 것이다. “톱니형” 펄스의 상단 부근의 노치는 매트릭스에서 동그라미로 표시된 레벨 51에 대해 컬럼에서 1의 실행 길이 내에서 로우의 두 개의 0에 해당한다는 점에 유의해야 한다. 이러한 톱니형 펄스에 겹쳐진 부분은 하강 부분 동안 이러한 펄스의 조명된 일부이다. 각 펄스 조명은 컬러 독립을 위해(컬러 번짐을 줄이기 위해) 레드, 그린 및 블루 펄스를 정상적으로 분리하는데 사용된다.
도14-15는 SPWM을 이용한 톱니화 방법을 사용 시 출력 레벨을 교정하기 위한 두 단계 프로세서를 도시한다. 구체적으로, (1) PWM 기반 레벨 세트가 주어지면 SPWM 레벨에 대한 최적 비트 시퀀스를 결정하는 단계(도 14, PWM을 사용할 레벨의 선택을 암시적으로 요구함) 및 (2) 톱니형 PWM을 갖는 각 레벨에 대해 구동 시퀀스를 결정하는 단계.
톱니화 방법(도 14)에서 구동 시퀀스를 결정하기 위해, 알고리즘은 비트 평면의 수에 대응되는 PWM 기반 레벨의 특정 서브셋을 선택한다.
도 14의 좌측에 있는 차트는 PWM 레벨이 비트 평면 시간을 결정하는 것을 예시한다 (단계 1215). 디지털 레벨(x-축)에 대해 도시된 바와 같이, PWM 계산 기준(“0” 데이터 점이 있는 데이터 라인으로 도시됨) 및 PWM 계산 측정 라인(“+” 데이터 점이 있는 라인으로 도시됨)의 정규화된 광 출력 레벨 (y-축) 은 서로를 추적한다.
도 14의 우측에 있는 차트는 기준, 타겟 출력 레벨(“0”)과 비교된 전위 SPWM 출력 레벨을 도시한다. 이상적으로, 각 “0”의 경우, 동일한 수직 좌표에 해당 “+”가 있다. 예를 들어, 8비트 평면은 256 레벨(2의 8승 전력)에 대응된다. 서브셋의 각 레벨은 종래 PWM을 사용하여 구동되며, 각 비트 평면을 생성하고, PWM 구동을 위한 비트 평면 타이밍을 교정한다. 도시된 바와 같이, 타겟 레벨(“0” 데이터 점으로 표현됨) 및 전위 SPWM 레벨(“x” 데이터 점으로 표현됨).
톱니화 방법(도 15)에서 구동 시퀀스를 결정하기 위해, 알고리즘은 톱니형 PWM 출력 레벨에 대한 구동 시퀀스를 결정한다(단계 1220). 구체적으로, 남아있는 그레이 레벨은 PWM에 대한 비트 시퀀스에서 1을 0으로 교체함으로써 형성된 최상의 비트 패턴을 시뮬레이션(또는 결정)한다. 도 15의 좌측은 대응되는 비트 평면 전위 레벨을 도시하고, 도 15의 우측은 결정된 레벨을 도시하며, 여기서 SPWM 초기 기준은 “0” 데이터 점이 있는 데이터 라인으로 도시되고, SPWM 초기 측정(또는 시뮬레이션) 라인은 “+” 데이터 점이 있는 라인으로 도시된다. 레벨은 SPWM으로 지정된 각 출력 레벨에 대한 결정되고, SPWM 시퀀스의 앙상블로부터 평가된 가장 근접하게 매칭된 각 출력 레벨이 선택된다(단계 1225).
체커보딩 및/또는 톱니화를 사용하면 AR/VR/MR 어플리케이션에 대한 도달할 수 없는 요구사항들을 충족시키기에 충분한 중요한 요소에 의해 감소된 지속성 및 감소된 레이턴시 둘 다를 달성한다. 예를 들어, 체커보딩 및/또는 톱니화를 사용하면 종래 PWM 기술과 비교할 때 15-50%로 레이턴시를 감소시킬 것이다.
일부 실시예들에서, 체커보딩 및/또는 톱니화는 이미지(예컨대, AR, VR, MR 이미지)를 생성하는 이미징 시스템에(예컨대, 이미저 및/또는 디스플레이를 포함하는 시스템 또는 장치에) 사용된다. 본 발명의 실시예에서, 본 발명에 따른 체커보딩 및/또는 방법 및/또는 본 발명에 따른 톱니화 시스템 및/또는 방법은 AR, VR 및/또는 MR 시스템, 장치 및/또는 방법에 대해 저 비용 및 개선된 품질의 디스플레이 시스템을 가능하게 한다. 실시예에서, 체커보딩 및/또는 톱니화는 비디오 소스와 디스플레이 사이의 대역폭을 감소시킨다.
예시적인 예로서, 하기의 표 2와 상응하는 기술은 펄스 폭 변조(PWM) 구동 방법에 의해 가장 잘 표현될 수 있다. 하기 표 2는 종래 PWM 구동 방법과 본 발명의 SPWM, 특히 조명된 톱니형 펄스 폭 변조(ISPWM) 임펄스 조명된 톱니형 PWM(ISPWM)의 특성을 비교한다.
파라미터 PWM ISPWM w/ 체커 ISPWM 다이렉트
지속시간 (ms) ~8 2.1 2.1
레이턴시(정규화된 PWM) 1.0 0.15 0.3
프레임 속도 (Hz, 3개의 컬러 서브 프레임) >= 90 w/ GPU >= 90 w/ GPU >= 90 w/ GPU
상대적 다크 라인 에러 1 ~1 (est. <=1 w/ GPU 디더 모드) ~3 (est. <=1 w/ GPU 디더 모드)
상대적 컬러 프린지 1 ~0.25 (~2.1/8.3) ~0.25 (~2.1/8.3)
상대적 컬러 번짐 1 ~1.3 (est. <=1 w/ GPU 컬러 LUT) ~2 (est. <=1 w/ GPU 컬러 LUT)
비트 깊이(3 개의 컬러 비트) 12-15 네이티브, 24 w/디더링 12 네이티브, 12-18 w/GPU 24 w/디더링 12 네이티브, 12-18 w/GPU 24 w 디더링
대락적인 상대 효율 (밝기) 8ms/(프레임 기간): (90-120Hz): ~.72-1 ~.07-.22 (90Hz-333Hz)
이 감소의 대부분은 2ms/8ms에 기인한다는 점에 주의한다.		 ~.18-.66 (90Hz-333Hz)
이 감소의 대부분은 2ms/8ms에 기인한다는 점에 주의한다.
콘트라스트, 순차 ~3000:1, no DA
> 5000:1 est. w/ DA		 ~1000:1, no DA
>?5000:1 est. w/ DA		 ~3000:1, no DA
> 5000:1 est. w/ DA
상대적 온도 감도(% 에러/도 C, MLC-2081) 1 0-50 도 C의 경우 ~4

32-40 도 C의 경우 ~10		 40-50 도 C의 경우 ~4

32-40 도 C의 경우 ~10
요구된HMD LCoS BW/픽셀 1 ~1/23 ~1/22
IV. 선택된 기술의 특징
본 기술의 이점, 장점, 동기 및 결과의 일부뿐만 아니라 전부가 상기에 시술되고, 이들 중 일부뿐만 아니라 전부가 이 섹션에서 설명된다.
체커보딩 및/또는 톱니화는 AR, VR 및 MR 어플리케이션에서 블러링 아티팩트를 개선 및/또는 제거하는데 사용된다. 달성된 짧은 렌더링 시간은 프레임 속도, 다이렉트 뷰 스테레오 스코픽 및 옴니-뷰(“홀로그림”) 디스플레이와 같은 이러한 것에 필요한 정보 속도를 증가시킬 수 있다.
아티팩트를 블러링하는 것에 대한 개선은 PWM 내의 펄스를 더 짧아지게 하여 레이턴시/BW 감소 레이턴시, 지속성 및/또는 대역폭을 감소시킨다. 구체적으로, 그레이 레벨은 톱니형 PWM(SPWM)을 사용하는 적은 비트 평면에 사용된다.
SPWM으로부터, 다크 라인 완화를 포함하는 프린지 전계 효과의 현저성(noticeability)을 감소시킨다. 체커보딩은 공간 구배(spatial gradient)로 인한 감쇠(attenuation)를 최대화하지만, 정상 출력 레벨 프로파일 교정은 이 감소를 직접 완화시시키므로 다크 라인들은 잘 보이지 않는다. 추가로, 구동 전압 선택(Vcom 및 Vpix)을 통한 전자 프리 틸트(electronic pre-tilt)는 일반적으로 WOB 및 다크 라인 효과를 감소시킨다. 구동 파형 상관성(Drive waveform correlation)은 인접 순간 저잔압의 차이를 줄여 이러한 유형의 바람직하지 않은 아티팩트도 감소시킨다.
LCoS 펄스 및 각 레이저 펄스는 컬러 번짐을 증가시키지 않고 더 시간에 맞춰 이동된다. 체커보딩은 제1 및 제3 컬러가 제2 컬로로부터 시공간적으로 분리되므로 컬러 번짐을 완화시킨다. 추가로 컬러 수정 LUT들은 결과적인 컬러 범위 내에서 컬러 번짐을 완화시키는데 사용된다.
구동 장치 및/또는 프로세스의 비트 회전이든 비트 평면 LUT 업스트림이든 또는 둘 다를 그래픽 처리 방법 또는 프로세서 또는 장치로 이동시키므로, 구동 장치와 관련된 구동 프로세스에 프레임 버퍼들이 필요하지 않다. 대신에, 더 작은 비트 평면 FIFO 또는 아마도 컬러 서브셋 메모리와 같은 이미지 데이터의 서브셋만이 LCoS 처리 칩에 상주한다. 이는 업스트림 프로세서와 LCoS 처리 칩 사이의 필요 대역폭을 줄이고, LCoS 처리 칩의 필요 메모리를 줄이며, 이에 따라 더 낮은 해당 레이턴시 디스플레이 시스템으로 이어진다.
특정 실시예들이 본 명세서에 도시 및 설명되었지만, 당업자들은 동일한 목적을 달성하기 위해 계산된 다양한 대안 및/또는 상응하는 실시예들 또는 구현예들이 범위를 벗어나지 않고 도시 및 설명된 실시예들로 대체될 수 있음을 알 수 있을 것이다. 당업자들은 실시예들이 매우 다양한 방법들로 구현될 수 있음을 쉽게 이해할 수 있을 것이다. 이 출원은 본 명세서에 개시된 실시에들의 어떻한 적응 또는 변형도 포괄하도록 의도된다. 따라서, 실시예들은 그의 청구 범위 및 그 등가물에 의해서만 제한되도록 의도된다. 본 발명의 사상 또는 범위를 벗어나지 않고 본 발명에서 다양한 수정 및 변형이 이루어질 수 있음은 당업자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구 범위 및 그 등가물의 범위 내에 있는 한 본 발명의 수정 및 변형을 포괄하는 것으로 의도된다.
본 개시의 다양한 실시예들이 본 명세서에 개시된다. 개시된 실시예들은 단지 다양하고 예시적인 형태 및 그 조합으로 임베디드될 수 있는 예들일 뿐이다. 여기에 사용된 바와 같은, 예를 들어, "예시적"이고 유사한 용어들은 도면, 견본, 모델 또는 패턴으로서의 역할을 하는 실시예들을 광범위하게 지칭한다.
도면은 반드시 스케일링해야 하는 것은 아니며, 특정 컴포넌트들의 세부 사항을 보여주기 위해 일부 특징들이 과장되거나 최소화될 수 있다. 일부 경우, 잘 알려진 컴포넌트, 시스템, 물질 또는 방법이 본 개시를 불명확하게 하는 것을 피하기 위해 상세하게 설명되지 않았다. 따라서, 본 명세서에 개시된 특정 구조 및 기능 세부사항들은 제한하는 것으로 해석되어서는 안되며, 단지 청구 범위에 대한 기초로서 그리고 당업자에게 교시하기 위한 대표적인 기초로 해석되어야 한다.
상술한 실시예들은 단지 본 개시의 원래의 명확한 이해를 위해 설명되는 구현예들의 예시적인 도면들일 뿐이다. 청구 범위의 범주를 벗어나지 않으면서 상술한 실시예들에 대한 변형, 수정 및 조합이 이루어질 수 있다. 모든 이러한 변형, 수정 및 조합은 본 개시의 범위 및 하기의 청구 범위에 의해 본 명세서에 포함된다.

Claims (20)

  1. 프로세서에 의해 실행 시, 상기 프로세서가, 디스플레이에 이미지를 디스플레이하기 위한 동작들을 수행하도록 하는 인스트럭션들을 포함하는 컴퓨터 판독 가능 저장 장치에 있어서, 상기 동작은,
    펄스 폭 변조(PWM)에 의해 발생된 복수의 펄스들을 생성하는 PWM 방법을 이용하여 상기 디스플레이의 픽셀 세트를 구동시키는 동작;
    상기 PWM의 제1 펄스를 사용하여, 미리 설정된 시간 기간 동안 제1 프레임과 관련된 제1 픽셀을 통전시키는 동작;
    상기 제1 픽셀이 통전되는 상기 시간 기간 동안 제2 펄스를 톱니화시키는 동작을 포함하는, 컴퓨터 판독 가능 저장 장치.
  2. 제1항에 있어서, 상기 동작은,
    상기 디스플레이의 드라이버와 통신하기 위한 이미지 데이터 패키지를 생성하는 동작으로서, 상기 이미지 데이터 패키지는 상기 픽셀 세트에 의해 형성된 비트 어레이를 갖는 비트 평면을 포함하는, 상기 생성하는 동작; 및
    상기 디스플레이에 상기 이미지를 제시하기 위해 상기 이미지 데이터 패키지를 상기 디스플레이의 상기 드라이버와 통신하는 동작을 더 포함하는, 컴퓨터 판독 가능 저장 장치.
  3. 제1항에 있어서, 상기 제1 펄스는 상기 제1 프레임에서 상기 제1 펄스의 조명에 대응되고, 상기 제2 펄스는 상기 제2 픽셀 내의 전류 및/또는 전압 밸런스에 대응됨으로써 상기 제1 픽셀 내에서 이온 드리프트를 감소시키거나 제거하는, 컴퓨터 판독 가능 저장 장치.
  4. 제1항에 있어서, 상기 제2 펄스를 톱니화시키는 동작은 상기 디스플레이에서 사용자에 의해 지각되는 레이턴시를 감소시키는, 컴퓨터 판독 가능 저장 장치.
  5. 제1항에 있어서, 상기 제2 펄스를 톱니화시키는 동작은 상기 디스플레이의 사용자에 의해 지각되는 지속성을 감소시키는, 컴퓨터 판독 가능 저장 장치.
  6. 제1항에 있어서, 상기 제1 픽셀은 제1 컬러 시퀀스와 관련되고, 상기 제2 픽셀은 제2 컬러 시퀀스와 관련되는, 컴퓨터 판독 가능 저장 장치.
  7. 제6항에 있어서, 상기 제1 컬러 시퀀스는 레드 시퀀스 및 블루 시퀀스를 포함하고, 상기 제2 컬러 시퀀스는 그린 시퀀스를 포함하는, 컴퓨터 판독 가능 저장 장치.
  8. 제7항에 있어서, 상기 제2 펄스를 톱니화시키는 동작은 상기 제1 프레임의 상기 제1 컬러 시퀀스가 상기 제2 프레임의 상기 제1 컬러 시퀀스로의 컬러 번짐을 감소시키는, 컴퓨터 판독 가능 저장 장치.
  9. 제7항에 있어서,
    상기 제1 컬러 시퀀스는 제1 미리 설정된 시간 기간에 걸쳐 실행되고;
    상기 제2 컬러 시퀀스는 제2 미리 설정된 시간 기간에 걸쳐 실행되고; 및
    상기 제2 컬러 시퀀스의 실행은 상기 제1 컬러 시퀀스의 실행을 종료하기 전에 시작함으로써, 상기 제1 컬러 시퀀스와 상기 제2 컬러 시퀀스의 실행 시 오버랩을 발생시키는, 컴퓨터 판독 가능 저장 장치.
  10. 디스플레이에 이미지를 디스플레이하는 시스템에 있어서,
    프로세서; 및
    프로세서에 의해 실행 시, 상기 프로세서가,
    펄스 폭 변조(PWM)에 의해 발생된 복수의 펄스들을 생성하는 PWM 방법을 이용하여 상기 디스플레이의 픽셀 세트를 구동시키는 동작;
    상기 PWM의 제1 펄스를 사용하여, 미리 설정된 시간 기간 동안 제1 프레임과 관련된 제1 픽셀을 통전시키는 동작;
    상기 제1 픽셀이 통전되는 상기 시간 기간 동안 제2 펄스를 톱니화시키는 동작을 수행하도록 하는 인스트럭션들을 포함하는 컴퓨터 판독 가능한 저장 장치를 포함하는, 시스템.
  11. 제10항에 있어서, 상기 제1 펄스는 상기 제1 프레임에서 상기 제1 펄스의 조명에 대응되고, 상기 제2 펄스는 상기 제2 픽셀 내의 전류 밸런스에 대응됨으로써 상기 제1 및 제2 픽셀들 내에서 이온 드리프트를 감소시키거나 제거하는, 시스템.
  12. 제10항에 있어서, 상기 제2 펄스를 톱니화시키는 동작은 상기 디스플레이에서 사용자에 의해 지각되는 레이턴시를 감소키는, 시스템.
  13. 제10항에 있어서, 상기 제2 펄스를 톱니화시키는 동작은 상기 디스플레이의 사용자에 의해 지각되는 지속성을 감소시키는, 시스템.
  14. 제10항에 있어서, 상기 제1 픽셀은 제1 컬러 시퀀스와 관련되고, 상기 제2 픽셀은 제2 컬러 시퀀스와 관련되는, 시스템.
  15. 제14항에 있어서, 상기 제1 컬러 시퀀스는 레드 시퀀스 및 블루 시퀀스를 포함하고, 상기 제2 컬러 시퀀스는 그린 시퀀스를 포함하는, 시스템.
  16. 제15항에 있어서, 상기 제2 펄스를 톱니화시키는 동작은 상기 제1 프레임의 상기 제1 컬러 시퀀스가 상기 제2 프레임의 상기 제1 컬러 시퀀스로의 컬러 번짐을 감소시키는, 시스템.
  17. 제15항에 있어서,
    상기 제1 컬러 시퀀스는 제1 미리 설정된 시간 기간에 걸쳐 실행되고;
    상기 제2 컬러 시퀀스는 제2 미리 설정된 시간 기간에 걸쳐 실행되고; 및
    상기 제2 컬러 시퀀스의 실행은 상기 제1 컬러 시퀀스의 실행을 종료하기 전에 시작함으로써, 상기 제1 컬러 시퀀스와 상기 제2 컬러 시퀀스의 실행 시 오버랩을 발생시키는, 시스템.
  18. 디스플레이에 이미지를 디스플레이하는 방법에 있어서,
    펄스 폭 변조(PWM)에 의해 발생된 복수의 펄스들을 생성하는 PWM 방법을 이용하여 상기 디스플레이의 픽셀 세트를 구동시키는 동작;
    상기 PWM의 제1 펄스를 사용하여, 미리 설정된 시간 기간 동안 제1 프레임과 관련된 제1 픽셀을 통전시키는 동작;
    상기 미리 설정된 시간 기간 동안 상기 제1 프레임과 관련된 제2 픽셀의 전력을 유지시키는 동작;
    상기 제1 픽셀이 통전되는 상기 시간 기간 동안 제2 펄스를 톱니화시키는 동작을 포함하는, 방법.
  19. 제18항에 있어서, 상기 제2 펄스를 톱니화시키는 동작은 상기 디스플레이에서 사용자에 의해 지각되는 레이턴시를 감소시키고, 상기 디스플레이의 사용자에 의해 지각되는 지속성을 감소시키는, 방법.
  20. 제18항에 있어서,
    상기 제1 픽셀은 제1 컬러 시퀀스와 관련되고;
    상기 제2 픽셀은 제2 컬러 시퀀스와 관련되고, 상기 제1 컬러 시퀀스는 제1 미리 설정된 시간 기간에 걸쳐 실행되고;
    상기 제2 컬러 시퀀스는 제2 미리 설정된 시간 기간에 걸쳐 실행되고; 및
    상기 제2 컬러 시퀀스의 실행은 상기 제1 컬러 시퀀스의 실행을 종료하기 전에 시작함으로써, 상기 제1 컬러 시퀀스와 상기 제2 컬러 시퀀스의 실행 시 오버랩을 발생시키는, 방법.
KR1020207000728A 2017-06-22 2018-06-22 디스플레이 장치를 구동하는 시스템 및 방법 KR20200019179A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762523717P 2017-06-22 2017-06-22
US62/523,717 2017-06-22
PCT/US2018/039172 WO2018237366A1 (en) 2017-06-22 2018-06-22 SYSTEM AND METHODS FOR CONTROLLING A DISPLAY DEVICE

Publications (1)

Publication Number Publication Date
KR20200019179A true KR20200019179A (ko) 2020-02-21

Family

ID=64737317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207000728A KR20200019179A (ko) 2017-06-22 2018-06-22 디스플레이 장치를 구동하는 시스템 및 방법

Country Status (6)

Country Link
US (1) US20200226989A1 (ko)
EP (1) EP3590110A1 (ko)
JP (1) JP2020525813A (ko)
KR (1) KR20200019179A (ko)
CN (1) CN110520921B (ko)
WO (1) WO2018237366A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11727858B2 (en) * 2018-12-10 2023-08-15 Auroratech Company Display driver IC (DDIC) backplane for scanning microLED array
CN112466259B (zh) * 2020-12-24 2021-11-23 深圳市鼎阳科技股份有限公司 一种示波器的灰度补偿方法和装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046716A (en) * 1996-12-19 2000-04-04 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
JP3840746B2 (ja) * 1997-07-02 2006-11-01 ソニー株式会社 画像表示装置及び画像表示方法
KR20010050623A (ko) * 1999-10-04 2001-06-15 모리시타 요이찌 고계조도 표시기술
WO2002051124A2 (en) * 2000-12-19 2002-06-27 Pulsent Corporation Deblurring and re-blurring image segments
JP4166692B2 (ja) * 2001-07-30 2008-10-15 忠雄 杉田 ノイズリダクション装置およびキャリア再生装置
JP2003295814A (ja) * 2002-03-29 2003-10-15 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法
WO2006107720A1 (en) * 2005-04-01 2006-10-12 Spudnik, Inc. Display systems and devices having screens with optical fluorescent materials
KR101126402B1 (ko) * 2005-06-13 2012-03-28 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
US7233117B2 (en) * 2005-08-09 2007-06-19 O2Micro International Limited Inverter controller with feed-forward compensation
US20070086090A1 (en) * 2005-10-13 2007-04-19 Wintek Corporation Image display device and optical element for forming stereoscopic image used in the same
EP2653915B1 (en) * 2006-06-02 2020-01-01 Compound Photonics Limited An optically addressed gray scale electric charge-accumulating spatial light modulator and a method of optically writing to it
EP2515208A3 (en) * 2006-06-02 2013-01-16 Compound Photonics Limited Pulse width driving method using multiple pulse
TWI348142B (en) * 2006-12-29 2011-09-01 Wintek Corp Field sequential liquid crystal display and dricing method thereof
KR20100096139A (ko) * 2007-11-08 2010-09-01 코닌클리케 필립스 일렉트로닉스 엔.브이. 디스플레이의 픽셀 구동
US8254467B2 (en) * 2008-10-30 2012-08-28 Sensio Technologies Inc. Method and system for scaling compressed image frames
US20100165078A1 (en) * 2008-12-30 2010-07-01 Sensio Technologies Inc. Image compression using checkerboard mosaic for luminance and chrominance color space images
US20100177129A1 (en) * 2009-01-12 2010-07-15 Fredlund John R Artifact reduction in optical scanning displays
CN102137268B (zh) * 2011-04-08 2013-01-30 清华大学 立体视频的行交错和棋盘格的渲染方法及装置
US9230296B2 (en) * 2012-02-28 2016-01-05 Texas Instruments Incorporated Spatial and temporal pulse width modulation method for image display
US9743064B2 (en) * 2012-09-11 2017-08-22 The Directv Group, Inc. System and method for distributing high-quality 3D video in a 2D format
US10074299B2 (en) * 2015-07-28 2018-09-11 Microsoft Technology Licensing, Llc Pulse width modulation for a head-mounted display device display illumination system
US9640108B2 (en) * 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system

Also Published As

Publication number Publication date
CN110520921A (zh) 2019-11-29
JP2020525813A (ja) 2020-08-27
WO2018237366A1 (en) 2018-12-27
EP3590110A4 (en) 2020-01-08
CN110520921B (zh) 2023-08-25
EP3590110A1 (en) 2020-01-08
US20200226989A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
CN108538260B (zh) 图像显示处理方法及装置、显示装置及存储介质
KR101237825B1 (ko) 이미지 구성 기반 비디오 디스플레이 시스템
CN109064979B (zh) 图像显示处理方法及装置、显示装置及存储介质
JP5529548B2 (ja) 複数の変調器ディスプレイシステムおよび関連する方法
US8405691B2 (en) Field sequential color encoding for displays
US11186476B2 (en) Systems and methods for controlling dual modulation displays
US20030132901A1 (en) Field sequential color display device
EP2424258A2 (en) System for and method for evaluating crosstalk of stereoscopic image display
JP7203758B2 (ja) 画像を形成するべく光を投影する画像投影システム及び画像投影方法
JP2011090079A (ja) 表示装置、表示方法およびコンピュータプログラム
Jindal et al. Perceptual model for adaptive local shading and refresh rate
Denes et al. Temporal Resolution Multiplexing: Exploiting the limitations of spatio-temporal vision for more efficient VR rendering
JP2023537898A (ja) ディスプレイの不均一性の補正
KR20200019179A (ko) 디스플레이 장치를 구동하는 시스템 및 방법
TWI376677B (en) Flat display and method for driving the same
US8963824B2 (en) Back light unit for stereoscopic display
KR101712203B1 (ko) 데이터 변조방법과 이를 이용한 입체영상 표시장치
JP5945559B2 (ja) 複数の変調器ディスプレイおよび関連する方法
Meyer et al. Modeling and Implementation
CN117789659A (zh) 一种led背光的全阵列调光方法、装置、设备及介质
CN117918031A (zh) 一种色分离抑制显示的方法及场序显示设备
CN117528040A (zh) 投影设备及其投影图像的显示方法