KR20200013924A - 표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명의 일 실시예에 따른 표시장치는 표시부 및 비표시부를 포함하며, 표시부에 복수의 홈이 배치된 플렉서블 기판과, 플렉서블 기판의 복수의 홈 내에 각각 형성된 적어도 둘 이상의 박막트랜지스터 및 박막트랜지스터에 연결된 제1 전극과, 제1 전극 상에 위치한 발광층과, 및 발광층 상에 위치하며 표시부에 위치하는 제2 전극을 포함한다.

Description

표시장치 및 그 제조방법{Display Device And Method For Manufacturing Of The Same}

본 발명은 표시장치 및 그 제조방법에 관한 것으로, 보다 자세하게는 스트레스 인가 시 소자의 접착 특성과 기계적 신뢰성을 향상시킬 수 있는 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.

이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플렉서블 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다.

최근에는 자유롭게 구부려지거나 휘어질 수 있는 플렉서블 표시장치가 개발되고 있다. 플렉서블 표시장치는 탄성력 있는 투명한 기판 표면에 박막트랜지스터와 유기발광 다이오드를 형성하고 있다. 그러나 플렉서블 표시장치가 구부려지거나 휘어지면 기판 표면에 형성된 박막트랜지스터와 유기발광 다이오드의 각 층에 스트레스가 가해져 층들 간의 접착이 떨어지거나 손상되는 등의 문제가 있다.

본 발명은 플렉서블 기판의 홈 내에 박막트랜지스터와 제1 전극을 형성하여, 소자의 접착 특성과 기계적 신뢰성을 향상시킬 수 있는 표시장치 및 그 제조방법을 제공한다.

상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 표시부 및 비표시부를 포함하며, 표시부에 복수의 홈이 배치된 플렉서블 기판과, 플렉서블 기판의 복수의 홈 내에 각각 형성된 적어도 둘 이상의 박막트랜지스터 및 박막트랜지스터에 연결된 제1 전극과, 제1 전극 상에 위치한 발광층과, 및 발광층 상에 위치하며 표시부에 위치하는 제2 전극을 포함한다.

일 실시예에 따르면, 제1 전극의 표면과 플렉서블 기판의 홈 외부의 표면은 동일선 상에 위치한다.

일 실시예에 따르면, 플렉서블 기판의 제1 절연막 상에 위치하는 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극 상에 위치하는 제2 절연막, 제2 절연막 상에 위치하는 게이트 전극, 게이트 전극 상에 위치하는 게이트 절연막, 및 게이트 절연막 상에 위치하며, 상기 소스 전극 및 드레인 전극과 연결된 반도체층을 포함한다.

일 실시예에 따르면, 제1 전극과 드레인 전극은 연결 전극을 통해 연결된다.

일 실시예에 따르면, 제2 전극 상에 위치하는 인캡층을 더 포함하며, 인캡층은 UV 레진층, 실리콘 산화막, 발수 코팅층 및 지문 방지층 중 적어도 하나를 포함한다.

일 실시예에 따르면, 플렉서블 기판의 복수의 홈들은 각각이 하나의 서브픽셀에 1 대 1로 대응한다.

일 실시예에 따르면, 서브픽셀들은 적어도 적색을 방출하는 서브픽셀, 녹색을 방출하는 서브픽셀 및 청색을 방출하는 서브픽셀을 포함한다.

일 실시예에 따르면, 서브픽셀들은 백색을 방출하는 서브픽셀을 더 포함한다.

일 실시예에 따르면, 박막트랜지스터는 적어도 스위칭 박막트랜지스터 및 구동 박막트랜지스터를 포함하며, 인접한 홈들 간의 스위칭 박막트랜지스터의 게이트 전극은 게이트 라인을 통해 연결되고, 게이트 라인은 홈과 홈 사이의 플렉서블 기판의 표면에 박혀있는 형상으로 형성된다.

일 실시예에 따르면, 인접한 홈들 간의 스위칭 박막트랜지스터의 소스 전극 또는 드레인 전극은 데이터 라인을 통해 연결되고, 데이터 라인은 홈과 홈 사이의 플렉서블 기판의 표면에 박혀있는 형상으로 형성되며, 상기 게이트 라인과 절연된다.

일 실시예에 따르면, 인접한 홈들 간의 구동 박막트랜지스터의 소스 전극 또는 드레인 전극은 전원라인을 통해 연결되고, 전원라인은 홈과 홈 사이의 플렉서블 기판의 표면에 박혀있는 형상으로 형성되며, 게이트 라인과 절연된다.

일 실시예에 따르면, 게이트 라인, 데이터 라인 및 전원 라인은 곡선으로 이루어진다.

일 실시예에 따르면, 플렉서블 기판은 투명한 탄성 수지로 이루어진다.

일 실시예에 따르면, 플렉서블 기판의 홈의 바닥에는 연필경도 4H 이상의 지지층이 위치한다.

또한, 본 발명의 일 실시예에 따른 표시장치의 제조방법은 캐리어 기판 상에 희생층을 형성하는 단계, 희생층 상에 제1 전극을 형성하는 단계, 제1 전극 상에 제1 전극과 연결된 박막트랜지스터를 형성하는 단계, 제1 전극 및 박막트랜지스터가 형성된 희생층 상에 수지를 도포하여 플렉서블 기판을 형성하되, 플렉서블 기판이 제1 전극과 박막트랜지스터를 감싸도록 형성하는 단계, 플렉서블 기판으로부터 희생층을 통해 캐리어 기판을 분리하는 단계, 제1 전극 상에 발광층을 형성하는 단계, 및 발광층 상에 제2 전극을 형성하는 단계를 포함한다.

일 실시예에 따르면, 플렉서블 기판은 제1 전극과 박막트랜지스터를 감싸는 복수의 홈을 포함한다.

일 실시예에 따르면, 발광층을 형성하기 전에, 제1 전극을 노출시키는 뱅크층을 형성하는 단계를 더 포함한다.

일 실시예에 따르면, 제2 전극 상에 인캡층을 형성하는 단계를 더 포함한다.

본 발명의 실시예에 따른 표시장치는 플렉서블 기판의 홈 내에 각 서브픽셀의 박막트랜지스터와 제1 전극을 형성함으로써, 표시장치가 휘어지거나 구부려질 때 박막트랜지스터와 유기발광 다이오드 등의 소자에 가해지는 스트레스를 현저하게 감소시킬 수 있는 이점이 있다. 따라서, 박막트랜지스터와 유기발광 다이오드 등의 소자와 플렉서블 기판과의 접착 특성을 향상시키고 기계적 신뢰성을 개선할 수 있는 이점이 있다.

도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 서브픽셀의 개략적인 회로 구성도.
도 3은 서브픽셀의 상세 회로 구성 예시도.
도 4는 유기발광표시장치를 나타낸 평면도.
도 5는 본 발명의 실시예에 따른 유기발광표시장치를 나타낸 평면도.
도 6은 도 5의 I-I'에 따라 절취한 단면도.
도 7은 본 발명의 실시예에 따른 전원 라인의 연결관계를 나타낸 단면 사시도.
도 8은 본 발명의 실시예에 따른 서브픽셀들의 일부를 나타낸 평면도.
도 9a 내지 도 9f는 본 발명의 실시예에 따른 표시장치의 제조방법을 공정별로 나타낸 단면도.
도 10a는 비교예에 따른 각 층의 적층 구조를 나타낸 단면도이고, 도 10b는 비교예에 따라 제조된 플렉서블 기판의 사시도 및 스트레스가 가해지는 정도를 나타내는 도면이며, 도 10c는 비교예에 따라 제조된 플렉서블 기판의 표면으로부터 하부로 갈수록 가해지는 스트레스를 나타낸 그래프.
도 11a는 실험예에 따른 각 층의 적층 구조를 나타낸 단면도이고, 도 11b는 실험예에 따라 제조된 플렉서블 기판의 사시도 및 스트레스가 가해지는 정도를 나타내는 도면이며, 도 11c는 실험예에 따라 제조된 플렉서블 기판의 표면으로부터 하부로 갈수록 가해지는 스트레스를 나타낸 그래프.

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

본 발명에 따른 표시장치는 플렉서블 기판에 표시소자가 형성된 표시장치이다. 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용 가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 유기막층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 유기막층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다.

도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 서브픽셀의 개략적인 회로 구성도이며, 도 3은 서브픽셀의 상세 회로 구성 예시도이고, 도 4는 유기발광표시장치를 나타낸 평면도이다.

도 1에 도시된 바와 같이, 유기발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 표시 패널(150)이 포함된다.

영상 처리부(110)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.

타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.

데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.

스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력한다. 스캔 구동부(140)는 게이트 라인들(GL1 ~ GLm)을 통해 스캔 신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.

표시 패널(150)은 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터 신호(DATA) 및 스캔 신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브픽셀들(SP)을 포함한다.

서브픽셀들(SP)은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함하거나 백색 서브픽셀, 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함한다. 서브픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.

도 2에 도시된 바와 같이, 하나의 서브픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.

스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)을 통해 공급된 스캔신호에 응답하여 데이터 라인(DL)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 전원 라인(EVDD)(고전위전압)과 캐소드 전원 라인(EVSS)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.

보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.

도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱 라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소스 전극과 유기발광다이오드(OLED)의 애노드 전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(DR)의 센싱 노드에 공급하거나 구동 트랜지스터(DR)의 센싱 노드 또는 센싱 라인(VREF)의 전압 또는 전류를 센싱할 수 있도록 동작한다.

스위칭 트랜지스터(SW)는 데이터 라인(DL)에 소스 전극 또는 드레인 전극이 연결되고, 구동 트랜지스터(DR)의 게이트 전극에 소스 전극 또는 드레인 전극 중 나머지 하나가 연결된다. 구동 트랜지스터(DR)는 전원 라인(EVDD)에 소스 전극 또는 드레인 전극이 연결되고 유기발광다이오드(OLED)의 애노드인 제1 전극에 소스 전극 또는 드레인 전극 중 나머지 하나가 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트 전극에 하부 전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 상부 전극이 연결된다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)의 소스 또는 드레인 전극 중 나머지 하나에 제1 전극이 연결되고 제2 전원 라인(EVSS)에 캐소드 전극인 제2 전극이 연결된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)에 소스 전극 또는 드레인 전극이 연결되고 센싱 노드인 유기발광다이오드(OLED)의 제1 전극 및 구동 트랜지스터(DR)의 소스 또는 드레인 전극 중 나머지 하나에 소스 전극 또는 드레인 전극 중 나머지 하나가 연결된다.

센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)에 게이트 전극이 연결되고, 센싱 트랜지스터(ST)는 제2 게이트 라인(GL2)에 게이트 전극이 연결될 수 있다. 이 경우, 제1 게이트 라인(GL1)에는 스캔 신호(Scan)가 전달되고 제2 게이트 라인(GL2)에는 센싱 신호(Sense)가 전달된다. 다른 예로, 스위칭 트랜지스터(SW)의 게이트 전극에 연결된 제1 게이트 라인(GL1)과 센싱 트랜지스터(ST)의 게이트 전극에 연결된 제2 게이트 라인(GL2)은 공통으로 공유하도록 연결될 수 있다.

센싱 라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브픽셀의 센싱 노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱 라인(VREF)을 통한 센싱 동작과 데이터 신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.

이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.

광차단층(LS)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(DR)의 채널영역 하부뿐만 아니라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 채널영역 하부에도 배치될 수 있다. 광차단층(LS)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(LS)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다. 그러므로 광차단층(LS)은 차광 특성을 갖도록 복층(이종 금속의 복층)의 금속층으로 선택된다.

기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.

도 4를 참조하면, 유기발광표시장치는 플렉서블 기판(FSUB), 표시부(AA), 비표시부(NA), 표시부(AA)의 양측에 배치된 GIP 구동부(GIP) 및 플렉서블 기판(FSUB)의 하측에 배치된 패드부(PD)를 포함한다. 표시부(AA)는 복수의 서브픽셀(SP)이 배치되어, R, G, B 또는 R, G, B, W를 발광하여 풀컬러를 구현한다. 표시부(AA) 이외의 비표시부(NA)에는 GIP 구동부(GIP)가 배치되어 표시부(AA)에 게이트 구동신호를 인가한다. 패드부(PD)는 표시부(AA)의 일측 예를 들어 하측에 배치되고, 패드부(DP)에 칩온필름(COF)들이 부착된다. 표시부(AA)로부터 연결된 복수의 신호선들(미도시)에 칩온필름(COF)을 통해 인가되는 데이터 신호 및 전원이 인가된다.

이하, 전술한 본 발명의 실시예들에 따른 유기발광표시장치를 구체적으로 설명하면 다음과 같다.

<실시예>

도 5는 본 발명의 실시예에 따른 유기발광표시장치를 나타낸 평면도이고, 도 6은 도 5의 I-I'에 따라 절취한 단면도이며, 도 7은 본 발명의 실시예에 따른 전원 라인의 연결관계를 나타낸 단면 사시도이고, 도 8은 본 발명의 실시예에 따른 서브픽셀들의 일부를 나타낸 평면도이다.

본 발명의 실시예에 따른 유기발광표시장치는 복수의 서브픽셀들이 배치되어 적색(R), 백색(W), 녹색(G), 청색(B)의 광을 발광하여 풀 컬러(full color)를 구현한다. 또한, 복수의 서브픽셀들은 시안, 마젠타, 옐로우 화소로도 구비될 수 있으며 공지된 화소 구성이라면 모두 적용가능하다. 또한, 복수의 서브픽셀들은 적색(R), 백색(W), 녹색(G) 및 청색(B)이 하나의 행에 순서대로 배열되는 스트라이프 방식을 도시하였지만, 펜타일(pentile) 방식으로도 배열될 수 있다.

본 실시예에서는 적색, 백색, 녹색 및 청색 중 2개의 서브픽셀을 예로 설명하기로 한다. 또한, 하기에서는 2T1C의 서브픽셀 구조를 대표적으로 도시하여 설명하기로 한다.

도 5를 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 플렉서블 기판(미도시) 상에 제1 게이트 라인(GL1), 제1 게이트 라인(GL1)과 교차하는 데이터 라인(DL) 및 전원 라인(EVDD)이 배치되어 서브픽셀(SP)들이 구획된다. 본 발명의 서브픽셀(SP)은 제1 게이트 라인(GL1), 데이터 라인(DL) 및 전원 라인(EVDD)의 교차로 구획된 내부 영역을 의미한다. 도면에는 서브픽셀(SP)들의 아래 부분에 게이트 라인이 배치되지 않은 것으로 도시되었으나, 인접한 화소의 게이트 라인이 존재하기 때문에 서브픽셀(SP)들이 정의될 수 있다.

본 발명의 각 서브픽셀(SP)들에는 스위칭 박막트랜지스터(SW), 구동 박막트랜지스터(DR) 및 캐패시터(Cst)가 배치되고, 구동 박막트랜지스터(Dr)가 연결된 유기발광 다이오드(미도시)가 배치된다. 스위칭 박막트랜지스터(SW)는 화소를 선택하는 기능을 한다. 스위칭 박막트랜지스터(SW)는 반도체층(121), 제1 게이트 라인(GL1)으로부터 분기된 게이트 전극(123), 데이터 라인(DL)으로부터 분기된 소스 전극(124), 그리고 드레인 전극(126)을 포함한다. 캐패시터(Cst)는 스위칭 박막트랜지스터(SW)의 드레인 전극(126)과 연결된 캐패시터 하부전극(127)과 전원 라인(EVDD)에 연결된 캐패시터 상부전극(128)을 포함한다. 구동 박막트랜지스터(DR)는 스위칭 박막트랜지스터(SW)에 의해 선택된 화소의 제1 전극(ANO)을 구동하는 역할을 한다. 구동 박막트랜지스터(DR)는 반도체층(260), 캐패시터 하부전극(127)에 연결된 게이트 전극(280), 전원 라인(EVDD)으로부터 분기된 소스 전극(300a) 및 드레인 전극(300b)을 포함한다. 유기발광 다이오드(미도시)는 구동 박막트랜지스터(DR)의 드레인 전극(134)에 연결된 제1 전극(ANO), 제1 전극(ANO) 상에 형성된 발광층을 포함하는 발광층(미도시) 및 제2 전극(미도시)을 포함한다.

이하, 도 5의 절취선 I-I'로 자른 단면도인 도 6을 참조하여 설명하기로 한다.

도 6을 참조하면, 본 발명의 실시예에 따른 유기발광표시장치(100)는 플렉서블 기판(FSUB) 상에 적어도 2개의 서브픽셀들이 위치한다. 적색 서브픽셀(RSP)과 백색 서브픽셀(WSP)들이 위치한다. 적색 서브픽셀(RSP)과 백색 서브픽셀(WSP)들 각각에는 구동 박막트랜지스터(DR)와 구동 박막트랜지스터(DR)에 연결된 유기발광 다이오드(OLED)가 위치한다.

보다 자세하게, 플렉서블 기판(FSUB)은 유연하면서 자유자재로 구부려지거나 휘어질 수 있는 특성을 가져 플렉서블 표시장치의 유연함을 부여한다. 플렉서블 기판(FSUB)은 투명하면서 탄성력이 있는 재료(elastomeric material)로 예를 들어 우레탄계, 에틸렌계, 스티렌계, 실록산계, 고무 등의 수지를 사용할 수 있다. 바람직하게 플렉서블 기판(FSUB)은 PDMS(polydimethylsiloxane)로 이루어질 수 있다.

플렉서블 기판(FSUB)은 표시부(미도시, 도 4의 AA)에 형성된 복수의 홈(GRO)을 포함한다. 복수의 홈(GRO)은 각각이 하나의 서브픽셀에 대응된다. 즉, 하나의 홈(GRO)은 하나의 서브픽셀로서 1 대 1로 대응하여 형성된다. 본 실시예에서는 홈(GRO)의 형상을 사각형으로 도시하였지만, 육각형, 팔각형 등 서브픽셀의 모양에 대응하는 형상을 가질 수 있다. 또한, 본 실시예에서는 하나의 홈(GRO)이 하나의 서브픽셀에 1 대 1로 대응하는 것으로 도시하고 설명하지만, 하나의 홈(GRO)이 적어도 2개 이상의 서브 픽셀에 대응하여 형성될 수도 있다.

전술한 복수의 홈(GRO)의 내부에는 적어도 둘 이상의 박막트랜지스터와 유기발광 다이오드의 제1 전극이 형성될 수 있다. 구체적으로, 플렉서블 기판(FSUB)의 홈(GRO) 내에는 지지층(320)이 배치된다. 지지층(320)은 플렉서블 기판(FSUB)이 유연하게 움직일 때 가해지는 스트레스로부터 박막트랜지스터나 유기발광 다이오드를 지지하여 보호하는 역할을 한다. 지지층(320)은 리지드(rigid)한 특성을 가진 재료로 연필경도 4H 이상의 재료로 이루어질 수 있다. 예를 들어, 지지층(320)은 아크릴계열의 네가티브 포토레지스트일 수 있다.

지지층(320) 상에 광차단층(LS)이 위치한다. 광차단층(LS)은 상부에 배치된 박막트랜지스터의 반도체층에 광이 침투하여 누설전류가 발생하는 것을 방지하는 역할을 한다. 광차단층(LS)은 광을 차단할 수 있는 흑색의 재료로 이루어질 수 있으며 예를 들어, 카본 블랙, 크롬 등으로 이루어질 수 있다. 광차단층(LS)은 광차단층(LS)이 먼저 제조되고 지지층(320)이 제조된 후 플렉서블 기판(FSUB)이 반전되었기 때문에, 제조 공정 상 지지층(320) 내에 삽입된 형상으로 이루어진다.

광차단층(LS) 상에 제1 절연막(310)이 위치한다. 제1 절연막(310)은 광차단층(LS)을 절연하고 상부의 박막트랜지스터로 인한 단차를 제거하기 위한 역할을 한다. 제1 절연막(310)은 평탄하게 형성될 수 있는 유기재료로 이루어지며, 예를 들어 포토아크릴(PAC), 폴리이미드 등으로 이루어질 수 있다.

제1 절연막(310) 상에 박막트랜지스터의 소스 전극(300a)과 드레인 전극(300b)이 위치한다. 소스 전극(300a) 및 드레인 전극(300b)은 단일층 또는 다중층으로 이루어질 수 있으며, 소스 전극(300a) 및 드레인 전극(300b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(300a) 및 드레인 전극(300b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 소스 전극(300a) 및 드레인 전극(300b)도 제조 공정 상 제1 절연막(310) 내에 일부 삽입된 형상으로 이루어진다.

소스 전극(300a) 및 드레인 전극(300b) 상에 제2 절연막(290)이 위치한다. 제2 절연막(290)은 상부의 게이트 전극을 절연시키고, 소스 전극(300a) 및 드레인 전극(300b)을 절연시키는 역할을 한다. 제2 절연막(290)은 무기물 또는 유기물로 이루어질 수 있다. 예를 들어, 제2 절연막(290)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 무기물로 이루어거나, 포토아크릴(PAC), 폴리이미드(PI) 등의 유기물로 이루어질 수 있다.

제2 절연막(290) 내에 게이트 전극(280)이 위치한다. 게이트 전극(280)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(280)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(280)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다. 게이트 전극(280)도 제조 공정 상 제2 절연막(290) 내에 삽입된 형상으로 이루어진다. 이는 게이트 전극(280)이 먼저 형성되고 제2 절연막(290)이 형성된 후 플렉서블 기판(FSUB)이 반전되었기 때문이다.

게이트 전극(280) 상에 게이트 절연막(270)이 위치한다. 게이트 절연막(270)은 게이트 전극(280)을 절연시키기 위한 것으로, 게이트 전극(280)과 동일한 크기로 이루어진다. 게이트 절연막(270)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.

게이트 절연막(270) 상에 반도체층(260)이 위치한다. 반도체층(260)은 실리콘 반도체 또는 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 반도체층(260)은 불순물이 도핑되어 소스 영역과 드레인 영역을 포함하고 이들 사이에 채널 영역을 포함한다. 제2 절연막(290) 내에는 복수의 콘택홀들(305)이 형성되어, 이를 통해 소스 전극(300a)과 드레인 전극(300b)이 반도체층(260)에 각각 연결된다. 따라서, 게이트 전극(280), 반도체층(260), 소스 전극(300a) 및 드레인 전극(300b)을 포함하는 구동 박막트랜지스터(DR)가 구성된다. 구동 박막트랜지스터(DR)는 예를 들어, 탑-게이트 구조의 박막트랜지스터가 상하 반전된 형상으로 이루어질 수 있다. 이는 후술하는 제조 공정 상의 구조적인 특징으로 나타난다. 그러나 본 발명은 이에 한정되지 않으며, 바텀 게이트 구조 등 공지된 박막트랜지스터의 구조가 상하 반전된 형상으로도 이루어질 수 있다.

반도체층(260)과 이격된 제2 절연막(290) 상에 연결전극(CON)이 위치한다. 연결전극(CON)은 드레인 전극(300b)을 상부의 유기발광 다이오드(OLED)의 제1 전극(ANO)에 연결하기 위한 것이다. 연결전극(CON)은 제2 절연막(290)에 형성된 콘택홀(305)을 통해 드레인 전극(300b)과 연결된다.

제2 절연막(290) 상에 제3 절연막(240)이 위치한다. 제3 절연막(240)은 하부의 박막트랜지스터를 보호하고 상부의 제1 전극(ANO)을 절연시키는 역할을 한다. 제3 절연막(240)은 무기물 또는 유기물로 이루어질 수 있다. 예를 들어, 제3 절연막(240)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 무기물로 이루어거나, 포토아크릴(PAC), 폴리이미드(PI) 등의 유기물로 이루어질 수 있다.

제3 절연막(240) 상에 유기발광 다이오드(OLED)의 제1 전극(ANO)이 위치한다. 제1 전극(ANO)은 애노드일 수 있으며, 투명도전물질 예를 들어 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등으로 이루어진다. 제1 전극(ANO)은 제3 절연막(240)에 형성된 비아홀(245)을 통해 하부의 연결전극(CON)과 연결된다. 따라서, 제1 전극(ANO)은 구동 박막트랜지스터(DR)의 드레인 전극(300b)과 연결된다. 여기서, 유기발광표시장치가 상부로 광을 방출하는 전면발광 타입인 경우 제1 전극(ANO)은 반사층을 더 포함하여, ITO/반사층의 2층 구조 또는 ITO/반사층/ITO의 3층 구조로 이루어질 수 있다. 반대로, 유기발광표시장치가 제1 전극(ANO) 방향의 하부로 광을 방출하는 배면발광 타입인 경우 제1 전극(ANO)은 투명도전물질로만 이루어질 수 있다.

한편, 구동 박막트랜지스터(DR)의 소스 전극(300a)과 연결된 전원 라인(EVDD)은 제2 절연막(290)과 제3 절연막(240)의 측면을 따라 형성되되, 서브픽셀 사이 즉 홈(GRO)과 홈(GRO) 사이의 플렉서블 기판(FSUB) 표면 상에 형성된다. 도 7에 도시된 바와 같이, 전원 라인(EVDD)은 제1 절연막(310)과 제2 절연막(290)의 계면에서 측면으로 돌출되어 제2 절연막(290)과 제3 절연막(240)의 측면을 따라 형성된다. 따라서, 전원 라인(EVDD)은 플렉서블 기판(FSUB)의 표면 상으로 연장되어 형성될 수 있다. 이때, 전원 라인(EVDD)은 플렉서블 기판(FSUB) 표면에 박혀있는 형상으로 형성된다.

도시하지 않았지만 마찬가지로, 스위칭 박막트랜지스터의 게이트 전극에 연결된 제1 게이트 라인은 제3 절연막(240)의 측면을 따라 형성되되 서브픽셀 사이 즉 홈(GRO)과 홈(GRO) 사이의 플렉서블 기판(FSUB) 표면에 형성된다. 이때, 제1 게이트 라인은 플렉서블 기판(FSUB) 표면에 박혀있는 형상으로 형성된다.

또한, 스위칭 박막트랜지스터의 소스 전극에 연결된 데이터 라인(DL)은 제2 절연막(290)과 제3 절연막(240)의 측면을 따라 형성되되, 서브픽셀 사이 즉 홈(GRO)과 홈(GRO) 사이의 플렉서블 기판(FSUB) 표면 상에 형성된다. 일례로 도 6에 도시된 것처럼, 제1 게이트 라인(GL1)과 전원 라인(EVDD) 그리고, 제1 게이트 라인(GL1)과 데이터 라인(DL)이 교차하는 영역은 패시베이션막(PAS)이 사이에 형성되어, 이들 사이를 절연시킨다. 이때, 데이터 라인(DL)은 플렉서블 기판(FSUB) 표면에 박혀 있는 형상으로 형성된다.

이렇게 형성된 제1 게이트 라인(GL1), 데이터 라인(DL), 전원 라인(EVDD)은 도 8에 도시된 바와 같이, 구불구불한 곡선으로 이루어져 표시장치가 자유자재로 구부러져도 쉽게 단락되거나 손상되는 것을 방지할 수 있다.

또한, 제1 게이트 라인(GL1), 데이터 라인(DL), 전원 라인(EVDD) 등의 배선은 전술한 재료 외에 액체 금속(liquid metal)을 적용할 수 있다. 액체 금속은 지르코늄(Zirconium)에 티타늄(Titanium), 니켈(Nickel), 구리(Cooper) 등을 섞어 만든 합금 신소재로, 특히, 고온에서 플라스틱처럼 자유로운 모양으로 성형하고 강도가 우수한 특징이 있다. 따라서, 본 발명에서는 제1 게이트 라인(GL1), 데이터 라인(DL), 전원 라인(EVDD) 등의 배선에 액체 금속을 적용하여, 표시장치가 구부러지거나 휘어질 때 플렉서블 기판에서 자유롭게 변형이 가능하다.

제1 전극(ANO)은 플렉서블 기판(FSUB)의 홈(GRO) 내에 박혀 있는 형상으로 위치한다. 일 실시예에 따르면, 제1 전극(ANO)의 표면과 플렉서블 기판(FSUB)의 홈(GRO) 외부의 표면은 동일선 상에 위치한다. 즉, 플렉서블 기판(FSUB)의 표면과 제1 전극(ANO)의 표면이 일직선 상에 배치된다. 따라서, 제1 전극(ANO) 및 제1 전극(ANO) 하부의 박막트랜지스터는 플렉서블 기판(FSUB)의 홈(GRO) 내에 박혀 있는 형상으로 배치된다.

플렉서블 기판(FSUB) 상에 뱅크층(BNK)이 위치하여 각 서브픽셀들을 구획한다. 뱅크층(BNK)은 각 서브픽셀들을 구획하되 제1 게이트 라인(GL1), 전원 라인(EVDD) 및 데이터 라인(DL)이 유기발광 다이오드(OLED)의 제2 전극과 연결되는 것을 방지한다. 뱅크층(BNK)은 표시부 전체에 형성되기 때문에 플렉서블 기판(FSUB)과 동일한 재료로 이루어져 표시장치의 유연한 특성을 유지한다. 뱅크층(BNK)은 제1 전극(ANO)을 노출하는 개구부(BNKO)가 구비된다.

뱅크층(BNK)의 개구부(BNKO)에 의해 노출된 각 서브픽셀의 제1 전극(ANO) 상에 발광층(EML)이 위치한다. 발광층(EML)은 전자와 정공이 결합하여 발광하는 층으로, 발광층(EML)과 제1 전극(ANO) 사이에 정공주입층 또는 정공수송층을 포함할 수 있으며, 발광층(EML) 상에 전자수송층 또는 전자주입층을 포함할 수 있다. 발광층(EML)이 형성된 플렉서블 기판(FSUB)의 표시부 상에 제2 전극(CAT)이 위치한다. 제2 전극(CAT)은 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 본 발명의 유기발광표시장치가 제2 전극(CAT) 방향으로 광이 방출되는 전면발광 타입인 경우 제2 전극(CAT)은 광이 투과될 수 있을 정도로 얇은 두께로 이루어진다. 반면, 본 발명의 유기발광표시장치가 제1 전극(ANO) 방향으로 광이 방출되는 배면발광 타입인 경우 제2 전극(CAT)은 광이 반사될 수 있을 정도로 두꺼운 두께로 이루어진다. 따라서, 제1 전극(ANO), 발광층(EML) 및 제2 전극(CAT)을 포함하는 유기발광 다이오드(OLED)가 구성된다.

한편, 유기발광 다이오드(OLED)를 포함하는 플렉서블 기판(FSUB)은 인캡층(360)을 통해 밀봉될 수 있다. 인캡층(360)은 UV 레진층(362), 실리콘 산화막(364), 발수 코팅층(366) 및 지문 방지층(368) 중 적어도 하나를 포함할 수 있다. 본 실시예에서는 상기 4개의 층이 모두 포함된 구조를 도시하였으나, 이에 한정되지 않는다.

전술한 바와 같이, 본 발명의 실시예에 따른 표시장치는 플렉서블 기판의 홈 내에 각 서브픽셀의 박막트랜지스터와 제1 전극을 박혀있는 형상으로 형성함으로써, 표시장치를 자유롭게 구부리거나 휘어지게 해도 소자의 접착 특성과 기계적 신뢰성을 향상시킬 수 있다.

이하, 전술한 본 발명의 실시예에 따른 표시장치의 제조방법에 대해 설명하면 다음과 같다.

도 9a 내지 도 9f는 본 발명의 실시예에 따른 표시장치의 제조방법을 공정별로 나타낸 단면도이다.

도 9a를 참조하면, 캐리어 기판(200) 상에 희생층(210)을 형성한다. 캐리어 기판(200)은 제조 공정 중에 상부의 소자들을 지지하는 역할을 하는 것으로 예를 들어 유리 기판일 수 있다. 희생층(210)은 희생층(210) 상에 형성된 소자들로부터 분리되어 캐리어 기판(200)을 분리하는 역할을 한다. 희생층(210)은 비정질 실리콘과 같은 재료로 형성될 수 있다.

이어, 희생층(210) 상에 유기발광 다이오드의 제1 전극(ANO)을 각각 패터닝하여 형성한다. 제1 전극(ANO) 상에 제3 절연막(240)을 형성한다. 이때, 제3 절연막(240)은 희생층(210) 전면에 형성되지 않고 각각 서브픽셀 크기로 패터닝하여 형성한다. 그리고 제1 전극(ANO)의 일부를 노출하는 비아홀(245)을 동시에 형성한다.

다음, 도 9b를 참조하면, 제3 절연막(240) 상에 도전성 재료 예를 들어 금속을 적층하고 패터닝하여 제3 절연막(240)의 비아홀(245)을 통해 제1 전극(ANO)에 연결되는 연결전극(CON)을 형성한다. 그리고, 연결전극(CON)과 이격된 영역에 실리콘 반도체 또는 산화물 반도체를 적층하고 패터닝하여 반도체층(260)을 형성한다. 반도체층(260) 상에 실리콘 산화물 또는 실리콘 질화물을 적층하고 게이트 전극 물질을 적층한 후, 이들을 일괄 패터닝하여 게이트 절연막(270) 및 게이트 전극(280)을 형성한다. 이때, 제1 게이트 라인(GL1)이 동시에 형성된다. 그 후 제1 게이트 라인(GL1)만을 절연시키기 위한 패시베이션막(PAS)을 형성한다. 패시베이션막(PAS)은 희생층(210) 전면에 형성되지 않고 제1 게이트 라인(GL1)만을 덮도록 패터닝된다.

이어, 도 9c를 참조하면, 게이트 전극(280)이 형성된 희생층(210) 상에 제2 절연막(290)을 형성한다. 이때, 제3 절연막(240)과 마찬가지로 제2 절연막(290)은 희생층(210) 전면에 형성되지 않고 각각 서브픽셀 크기로 패터닝하여 형성한다. 그리고, 반도체층(260)과 연결전극(CON)을 노출하는 콘택홀들(305)을 동시에 형성한다.

다음, 소스 전극 물질을 적층한 후 이들을 패터닝하여 소스 전극(300a), 드레인 전극(300b), 데이터 라인(DL) 및 전원 라인(EVDD)을 형성한다. 소스 전극(300a)과 드레인 전극(300b)은 콘택홀들(305)을 통해 반도체층(260)에 각각 연결된다. 또한, 드레인 전극(300b)은 연결전극(CON)에 연결된다. 이때, 소스 전극(300a)으로부터 연장된 전원 라인(EVDD) 및 데이터 라인(DL)은 제2 및 제3 절연막(240, 290)의 측면을 타고 희생층(210) 상으로 연장되어 형성된다.

이어, 소스 전극(300a), 드레인 전극(300b)이 형성된 희생층(210) 상에 제1 절연막(310)을 형성한다. 이때, 제3 절연막(240)과 마찬가지로 제1 절연막(310)은 희생층(210) 전면에 형성되지 않고 각각 서브픽셀 크기로 패터닝하여 형성한다.

다음, 도 9d를 참조하면, 제1 절연막(310) 상에 광차단층(LS)을 형성한다. 광차단층(LS)은 반도체층(260)과 대응되는 영역에 패터닝하여 형성한다. 광차단층(LS)을 포함하는 희생층(210) 상에 지지층(320)을 형성한다. 지지층(320)은 리지드한 특성을 가진 재료로 형성하여, 내부의 소자에 스트레스가 가해지는 것을 감소시켜준다.

이어, 희생층(210) 전면 상에 투명하면서 탄성력이 있는 재료를 코팅하여 플렉서블 기판(FSUB)을 형성한다. 플렉서블 기판(FSUB)은 각 서브픽셀들을 모두 덮으며 형성되어, 서브픽셀들 각각을 감싸게 된다. 그리고 레이저를 조사하여 희생층(210)과 함께 캐리어 기판(200)을 분리시킨다.

다음, 도 9e를 참조하면, 플렉서블 기판(FSUB)을 반전시킨 후, 플렉서블 기판(FSUB)과 동일한 재료를 코팅하고 패터닝하여 각 서브픽셀을 구획하는 뱅크층(BNK)을 형성한다. 동시에 각 서브픽셀에 형성된 제1 전극(ANO)을 노출시키는 개구부(BNKO)를 형성한다.

다음, 도 9f를 참조하면, 제1 전극(ANO) 상에 발광층(EML)을 증착하고, 발광층(EML) 상에 제2 전극(CAT)을 적층하여 유기발광 다이오드(OLED)를 형성한다. 이후, 유기발광 다이오드(OLED)가 형성된 플렉서블 기판(FSUB) 상에 인캡층(360)을 코팅하여 형성함으로써, 본 발명의 실시예에 따른 표시장치를 완성한다.

이하, 본 발명의 실시예에 따른 표시장치의 비교예와 실험예를 비교하여 설명하기로 한다.

<비교예>

표시장치를 구성하는 층들을 하기 표 1에 나타나는 재료와 두께로 적층하여 비교예에 따른 플렉서블 기판을 제조하였다. 도 10a는 비교예에 따른 각 층의 적층 구조를 나타낸 단면도이고, 도 10b는 비교예에 따라 제조된 플렉서블 기판의 사시도 및 스트레스가 가해지는 정도를 나타내는 도면이며, 도 10c는 비교예에 따라 제조된 플렉서블 기판의 표면으로부터 하부로 갈수록 가해지는 스트레스를 나타낸 그래프이다.

층의 재료	두께(㎛)
Poly imide	40
SiO2	0.4
Cu	0.45
SiO2	0.4
IGZO	0.03
SiO2	0.15
Cu	0.4
SiO2	0.6
Cu	0.6
SiO2	0.35
MoTi	0.1
ITO	0.02

<실험예>

표시장치를 구성하는 층들을 하기 표 2에 나타나는 재료와 두께로 적층하여 비교예에 따른 플렉서블 기판을 제조하였다. 도 11a는 실험예에 따른 각 층의 적층 구조를 나타낸 단면도이고, 도 11b는 실험예에 따라 제조된 플렉서블 기판의 사시도 및 스트레스가 가해지는 정도를 나타내는 도면이며, 도 11c는 실험예에 따라 제조된 플렉서블 기판의 표면으로부터 하부로 갈수록 가해지는 스트레스를 나타낸 그래프이다.

층의 재료	두께(㎛)
PDMS	40
PR	4
SiO2	0.4
Cu	0.45
SiO2	0.4
IGZO	0.03
SiO2	0.15
Cu	0.4
SiO2	0.6
Cu	0.6
SiO2	0.35
MoTi	0.1
ITO	0.02

도 10c와 도 11c를 참조하면, 비교예에 따라 제조된 플렉서블 기판의 스트레스 값은 대략 4.0E+7(Pa) 정도로 나타나나, 실험예에 따라 제조된 플렉서블 기판의 스트레스 값은 대략 2.0E+5(Pa) 정도로 나타나 약 100배 정도의 스트레스 값 차이를 나타내었다.

이로써, 본 발명의 실시예에 따라 플렉서블 기판의 홈 내에 박막트랜지스터와 제1 전극을 박혀있는 형상으로 형성한 표시장치는 표시장치가 휘어지거나 구부려질 때 박막트랜지스터와 유기발광 다이오드 등의 소자에 가해지는 스트레스를 현저하게 감소시킬 수 있음을 확인할 수 있었다.

상기와 같이, 본 발명의 실시예에 따른 표시장치는 플렉서블 기판의 홈 내에 각 서브픽셀의 박막트랜지스터와 제1 전극을 박혀 있는 형상으로 형성함으로써, 표시장치가 휘어지거나 구부려질 때 박막트랜지스터와 유기발광 다이오드 등의 소자에 가해지는 스트레스를 현저하게 감소시킬 수 있는 이점이 있다. 따라서, 박막트랜지스터와 유기발광 다이오드 등의 소자와 플렉서블 기판과의 접착 특성을 향상시키고 기계적 신뢰성을 개선할 수 있는 이점이 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

FSUB : 플렉서블 기판 GRO : 홈
CON : 연결전극 ANO : 제1 전극
EML : 발광층 CAT : 제2 전극
OLED : 유기발광 다이오드 BNK : 뱅크층
GL1 : 제1 게이트 라인 DL : 데이터 라인
EVDD : 전원 라인 LS : 광차단층
260 : 반도체층 280 : 게이트 전극
300a : 소스 전극 300b : 드레인 전극
360 : 인캡층

Claims (18)

1. 표시부 및 비표시부를 포함하며, 상기 표시부에 복수의 홈이 배치된 플렉서블 기판;
   상기 플렉서블 기판의 상기 복수의 홈 내에 각각 형성된 적어도 둘 이상의 박막트랜지스터 및 상기 박막트랜지스터에 연결된 제1 전극;
   상기 제1 전극 상에 위치한 발광층; 및
   상기 발광층 상에 위치하며 상기 표시부에 위치하는 제2 전극을 포함하는 표시장치.
2. 제1 항에 있어서,
   상기 제1 전극의 표면과 상기 플렉서블 기판의 홈 외부의 표면은 동일선 상에 위치하는 표시장치.
3. 제2 항에 있어서,
   상기 플렉서블 기판의 제1 절연막 상에 위치하는 소스 전극 및 드레인 전극;
   상기 소스 전극 및 드레인 전극 상에 위치하는 제2 절연막;
   상기 제2 절연막 상에 위치하는 게이트 전극;
   상기 게이트 전극 상에 위치하는 게이트 절연막; 및
   상기 게이트 절연막 상에 위치하며, 상기 소스 전극 및 드레인 전극과 연결된 반도체층;을 포함하는 표시장치.
4. 제3 항에 있어서,
   상기 제1 전극과 상기 드레인 전극은 연결 전극을 통해 연결된 표시장치.
5. 제1 항에 있어서,
   상기 제2 전극 상에 위치하는 인캡층을 더 포함하며,
   상기 인캡층은 UV 레진층, 실리콘 산화막, 발수 코팅층 및 지문 방지층 중 적어도 하나를 포함하는 표시장치.
6. 제1 항에 있어서,
   상기 플렉서블 기판의 복수의 홈들은 각각이 하나의 서브픽셀에 1 대 1로 대응하는 표시장치.
7. 제6 항에 있어서,
   상기 서브픽셀들은 적어도 적색을 방출하는 서브픽셀, 녹색을 방출하는 서브픽셀 및 청색을 방출하는 서브픽셀을 포함하는 표시장치.
8. 제7 항에 있어서,
   상기 서브픽셀들은 백색을 방출하는 서브픽셀을 더 포함하는 표시장치.
9. 제3 항에 있어서,
   상기 박막트랜지스터는 적어도 스위칭 박막트랜지스터 및 구동 박막트랜지스터를 포함하며,
   상기 인접한 홈들 간의 상기 스위칭 박막트랜지스터의 게이트 전극은 게이트 라인을 통해 연결되고,
   상기 게이트 라인은 상기 홈과 홈 사이의 플렉서블 기판의 표면에 박혀있는 형상으로 형성된 표시장치.
10. 제9 항에 있어서,
    상기 인접한 홈들 간의 상기 스위칭 박막트랜지스터의 소스 전극 또는 드레인 전극은 데이터 라인을 통해 연결되고,
    상기 데이터 라인은 상기 홈과 홈 사이의 플렉서블 기판의 표면에 박혀있는 형상으로 형성되며, 상기 게이트 라인과 절연되는 표시장치.
11. 제10 항에 있어서,
    상기 인접한 홈들 간의 상기 구동 박막트랜지스터의 소스 전극 또는 드레인 전극은 전원라인을 통해 연결되고,
    상기 전원라인은 상기 홈과 홈 사이의 플렉서블 기판의 표면에 박혀있는 형상으로 형성되며, 상기 게이트 라인과 절연되는 표시장치.
12. 제11 항에 있어서,
    상기 게이트 라인, 상기 데이터 라인 및 상기 전원 라인은 곡선으로 이루어진 표시장치.
13. 제1 항에 있어서,
    상기 플렉서블 기판은 투명한 탄성 수지로 이루어진 표시장치.
14. 제1 항에 있어서,
    상기 플렉서블 기판의 홈의 바닥에는 연필경도 4H 이상의 지지층이 위치하는 표시장치.
15. 캐리어 기판 상에 희생층을 형성하는 단계;
    상기 희생층 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 상기 제1 전극과 연결된 박막트랜지스터를 형성하는 단계;
    상기 제1 전극 및 상기 박막트랜지스터가 형성된 상기 희생층 상에 수지를 도포하여 플렉서블 기판을 형성하되, 상기 플렉서블 기판이 상기 제1 전극과 상기 박막트랜지스터를 감싸도록 형성하는 단계;
    상기 플렉서블 기판으로부터 상기 희생층을 통해 상기 캐리어 기판을 분리하는 단계;
    상기 제1 전극 상에 발광층을 형성하는 단계; 및
    상기 발광층 상에 제2 전극을 형성하는 단계를 포함하는 표시장치의 제조방법.
16. 제15 항에 있어서,
    상기 플렉서블 기판은 상기 제1 전극과 상기 박막트랜지스터를 감싸는 복수의 홈을 포함하는 표시장치의 제조방법.
17. 제16 항에 있어서,
    상기 발광층을 형성하기 전에, 상기 제1 전극을 노출시키는 뱅크층을 형성하는 단계를 더 포함하는 표시장치의 제조방법.
18. 제17 항에 있어서,
    상기 제2 전극 상에 인캡층을 형성하는 단계를 더 포함하는 표시장치의 제조방법.

Images