KR20200010531A - Multilayered capacitor - Google Patents
Multilayered capacitor Download PDFInfo
- Publication number
- KR20200010531A KR20200010531A KR1020200006574A KR20200006574A KR20200010531A KR 20200010531 A KR20200010531 A KR 20200010531A KR 1020200006574 A KR1020200006574 A KR 1020200006574A KR 20200006574 A KR20200006574 A KR 20200006574A KR 20200010531 A KR20200010531 A KR 20200010531A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor body
- disposed
- capacitor
- electrodes
- exposed
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005534 acoustic noise Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/015—Special provisions for self-healing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
본 발명은 적층형 커패시터에 관한 것이다.The present invention relates to a multilayer capacitor.
적층형 커패시터는 소형이고 고용량이 보장되며 실장이 용이한 특징을 가지고 있어서, 액정 표시 장치(LCD: Liquid Crystal Display)와 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트 폰 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 한다.Multilayer capacitors are compact, have high capacity, and are easy to mount, and are suitable for imaging devices, such as liquid crystal displays (LCDs) and plasma display panels (PDPs), computers, smart phones, It is mounted on circuit boards of various electronic products such as mobile phones to charge or discharge electricity.
이러한 적층형 커패시터는 커패시터 바디의 양 단부에 도전성 물질을 도포하여 외부 전극을 형성한다.Such a multilayer capacitor forms an external electrode by applying a conductive material to both ends of the capacitor body.
이때, 상기 외부 전극은 상기 커패시터 바디의 코너 부분에 형성된 두께가 적층체의 중앙부에 형성된 두께에 비해 얇게 형성될 수 있다.In this case, the external electrode may have a thickness formed at a corner portion of the capacitor body thinner than a thickness formed at a central portion of the laminate.
따라서, 상기 커패시터 바디의 코너 부분을 통해 습기, 이온 및 도전성 이물질 등이 내부 전극의 노출되는 면으로 침투하여 적층형 커패시터의 절연 저항 열화 및 신뢰성 저하 등의 문제를 야기할 수 있다.Therefore, moisture, ions, conductive foreign matters, etc. may penetrate into the exposed surface of the internal electrode through the corner portion of the capacitor body, causing problems such as deterioration of insulation resistance and reliability of the multilayer capacitor.
본 발명의 목적은 내습 신뢰성을 향상시킨 적층형 커패시터를 제공하는데 있다.An object of the present invention is to provide a multilayer capacitor with improved moisture resistance.
본 발명의 일 측면은, 복수의 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하는 액티브 영역과 상기 액티브 영역의 상하 면에 배치되는 상하 커버를 포함하고, 서로 대향하는 제1 및 제2 면, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하며, 상기 제1 및 제2 내부 전극의 일단이 제3 및 제4 면을 통해 각각 노출되는 커패시터 바디; 상기 커패시터 바디의 제3 및 제4 면에 각각 배치되어 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 접속부와, 상기 제1 및 제2 접속부에서 상기 커패시터 바디의 제1, 제2, 제5 및 제6 면의 일부까지 각각 연장되는 제1 및 제2 밴드부를 각각 포함하는 제1 및 제2 외부 전극; 및 상기 상하 커버에 유전체층을 사이에 두고 배치되고, 상기 커패시터 바디의 코너를 통해 노출되는 복수의 더미 전극; 을 포함하고, 상기 더미 전극 중 일부는 상기 커패시터 바디의 상하 면과 상기 제1 및 제2 밴드부 사이에 배치되는 적층형 커패시터를 제공한다.An aspect of the present invention includes an active region including a plurality of dielectric layers and a plurality of first and second internal electrodes disposed alternately with the dielectric layer interposed therebetween, and a top and bottom covers disposed on upper and lower surfaces of the active region, Connected to the first and second faces, the first and the second faces facing each other, connected to the third and fourth faces, the first and the second faces facing each other, connected to and facing the third and the fourth faces. A capacitor body including fifth and sixth surfaces, wherein one end of the first and second internal electrodes is exposed through third and fourth surfaces, respectively; First and second connections disposed on third and fourth surfaces of the capacitor body, respectively, and connected to the first and second internal electrodes, respectively; first and second connections of the capacitor body at the first and second connections. First and second external electrodes comprising first and second band portions respectively extending to portions of the second, fifth and sixth surfaces; A plurality of dummy electrodes disposed on the upper and lower covers with a dielectric layer interposed therebetween and exposed through corners of the capacitor body; And a portion of the dummy electrode is provided between the upper and lower surfaces of the capacitor body and the first and second band portions.
본 발명의 일 실시 예에서, 하나의 유전체층에 배치된 복수의 더미 전극은 서로 이격될 수 있다.In one embodiment of the present invention, the plurality of dummy electrodes disposed in one dielectric layer may be spaced apart from each other.
본 발명의 일 실시 예에서, 상기 더미 전극은 상기 커패시터 바디의 제3 또는 제4 면을 통해 노출될 수 있다.In one embodiment of the present invention, the dummy electrode may be exposed through the third or fourth surface of the capacitor body.
본 발명의 일 실시 예에서, 상기 더미 전극은 상기 커패시터 바디의 제5 또는 제6 면을 통해 노출될 수 있다.In one embodiment of the present invention, the dummy electrode may be exposed through the fifth or sixth surface of the capacitor body.
본 발명의 일 실시 예에서, 상기 더미 전극은 상기 커패시터 바디의 각 코너를 통해 노출되고, 서로 이격되게 배치될 수 있다.In one embodiment of the present invention, the dummy electrode is exposed through each corner of the capacitor body, it may be disposed spaced apart from each other.
본 발명의 일 실시 예에서, 상기 더미 전극은 하나의 유전체층의 4개의 코너에 각 하나씩 배치될 수 있다.In one embodiment of the present invention, the dummy electrode may be disposed at each of four corners of one dielectric layer.
본 발명의 일 실시 예에서, 상기 더미 전극은 상기 유전체층의 제3 면 전체 또는 제4 면 전체를 통해 노출될 수 있다.In one embodiment of the present invention, the dummy electrode may be exposed through the entire third surface or the entire fourth surface of the dielectric layer.
본 발명의 일 실시 예에서, 상기 적층형 커패시터는 상기 커패시터 바디의 제5 및 제6 면에 배치되는 절연층을 더 포함할 수 있다.In an embodiment of the present disclosure, the multilayer capacitor may further include an insulating layer disposed on fifth and sixth surfaces of the capacitor body.
본 발명의 일 실시 형태에 따르면, 커패시터 바디의 코너 부분에 복수의 더미 전극이 유전체층의 적층 방향을 따라 배치됨으로써, 커패시터 바디에서 내습성이 취약한 코너 부분으로 침투하는 습기를 차단하여 적층형 커패시터의 내습 신뢰성을 향상시킬 수 있다.According to one embodiment of the present invention, a plurality of dummy electrodes are arranged along the stacking direction of the dielectric layer at the corner portion of the capacitor body, thereby preventing moisture from penetrating into the corner portion having poor moisture resistance in the capacitor body, thereby ensuring moisture resistance reliability of the multilayer capacitor. Can improve.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 사시도이다.
도 2는 도 1의 I-I'선 단면도이다.
도 3(a) 내지도 3(d)는 도 1의 커패시터 바디에 포함되는 제1 및 제2 내부 전극과 더미 전극을 각각 나타낸 평면도이다.
도 4는 도 1에서 외부 전극을 제거하고 나타낸 사시도이다.
도 5는 본 발명의 다른 실시 형태에 따른 적층형 커패시터에서 외부 전극을 제거하고 나타낸 사시도이다.
도 6(a) 및 도 6(b)는 도 5의 커패시터 바디에 포함되는 더미 전극을 나타낸 평면도이다.1 is a perspective view of a multilayer capacitor according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.
3A to 3D are plan views illustrating first and second internal electrodes and dummy electrodes included in the capacitor body of FIG. 1, respectively.
4 is a perspective view illustrating the external electrode removed from FIG. 1.
5 is a perspective view illustrating an external electrode removed from a stacked capacitor according to another exemplary embodiment of the present invention.
6A and 6B are plan views illustrating dummy electrodes included in the capacitor body of FIG. 5.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.Moreover, embodiment of this invention is provided in order to demonstrate this invention more completely to those with average knowledge in the technical field.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.Shapes and sizes of elements in the drawings may be exaggerated for clarity.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.In addition, the component with the same function within the range of the same idea shown by the figure of each embodiment is demonstrated using the same reference numeral.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.In addition, "including" a certain component throughout the specification means that it may further include other components, except to exclude other components unless specifically stated otherwise.
이하, 본 발명의 실시 형태를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 형태에서, Z 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.Hereinafter, when the direction of the
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 사시도이고, 도 2는 도 1의 I-I'선 단면도이고, 도 3(a) 내지도 3(d)는 도 1의 커패시터 바디에 포함되는 제1 및 제2 내부 전극과 더미 전극을 각각 나타낸 평면도이고, 도 4는 도 1에서 외부 전극을 제거하고 나타낸 사시도이다.1 is a perspective view of a multilayer capacitor according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1, and FIGS. 3A to 3D are included in the capacitor body of FIG. 1. FIG. 4 is a plan view illustrating the first and second internal electrodes and the dummy electrode, respectively, and FIG. 4 is a perspective view showing the external electrode removed from FIG. 1.
도 1 내지 도 4를 참조하면, 본 실시 형태에 따른 적층형 커패시터(100)는 커패시터 바디(110), 제1 및 제2 외부 전극(131, 132) 및 복수의 더미 전극(123a, 123b, 124a, 124b, 125a, 125b, 126a, 126b)을 포함한다.1 to 4, the
커패시터 바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 이때 커패시터 바디(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서 서로 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.The
이때, 커패시터 바디(110)는 대체로 육면체 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 커패시터 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태의 도면에 도시된 것으로 한정되는 것은 아니다.At this time, the
본 실시 형태에서는 설명의 편의를 위해, 커패시터 바디(110)의 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 서로 대향하는 X방향의 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면과 연결되고 서로 대향하는 Y방향의 양면을 제5 및 제6 면(5, 6)으로 정의한다. 또한, 본 실시 형태에서, 제1 면(1)은 실장 방향의 면이 될 수 있다.In the present embodiment, for convenience of description, both surfaces facing each other in the Z direction of the
유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 세라믹 분말 등을 포함할 수 있으나, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.The
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.In addition, a ceramic additive, an organic solvent, a plasticizer, a binder, a dispersant, and the like may be further added to the
상기 세라믹 첨가제는, 예를 들어 전이 금속 산화물 또는 전이 금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.As the ceramic additive, for example, transition metal oxide or transition metal carbide, rare earth element, magnesium (Mg), aluminum (Al), or the like may be used.
이러한 커패시터 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 영역과, 상하 마진부로서 상기 액티브 영역의 상하부에 각각 형성되는 상부 및 하부 커버(112, 113)로 구성될 수 있다.The
상기 액티브 영역은 유전체층(111)을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극(121, 122)을 포함하고, 제1 및 제2 내부 전극(121, 122)은 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 일단이 각각 노출될 수 있다.The active region includes a plurality of first and second
상부 및 하부 커버(112, 113)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.The upper and
또한, 상부 및 하부 커버(112, 113)는 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브 영역의 상하 면에 각각 Z방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.In addition, the upper and
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성하고, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.The first and second
상기 도전성 금속은 예를 들어 은(Ag), 팔라듐(Pd), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 또는 이들의 합금 등으로 이루어진 것을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.For example, the conductive metal may be formed of one of silver (Ag), palladium (Pd), platinum (Pt), nickel (Ni), copper (Cu), or an alloy thereof, and the like, and the present invention is limited thereto. It doesn't happen.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.In addition, the printing method of the conductive paste may be used a screen printing method or a gravure printing method, the present invention is not limited thereto.
또한, 제1 및 제2 내부 전극(121, 122)은 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 부분을 통해 제1 및 제2 외부 전극(131, 132)과 각각 접속되어 전기적으로 연결될 수 있다.In addition, the first and second
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.Therefore, when voltage is applied to the first and second
이때, 적층형 커패시터(100)의 정전 용량은 액티브 영역에서 Z방향을 따라 서로 오버랩 되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.At this time, the capacitance of the
제1 및 제2 외부 전극(131, 132)은 서로 다른 극성의 전압이 제공되며, 제1 및 제2 내부 전극(121, 122)의 노출되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.The first and second
이러한 제1 및 제2 외부 전극(131, 132)의 표면에는 필요시 도금층이 형성될 수 있다.Plating layers may be formed on the surfaces of the first and second
예컨대, 제1 및 제2 외부 전극(131, 132)은 제1 및 제2 도전층과, 상기 제1 및 제2 도전층 상에 형성되는 제1 및 제2 니켈(Ni) 도금층과, 상기 제1 및 제2 도금층 상에 형성되는 제1 및 제2 주석(Sn) 도금층을 각각 포함할 수 있다.For example, the first and second
제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함할 수 있다.The first
제1 접속부(131a)는 커패시터 바디(110)의 제3 면(3)에 형성되어 제1 내부 전극(121)과 접속되는 부분이고, 제1 밴드부(131b)는 제1 접속부(131a)에서 커패시터 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 부분이다.The first connecting
제2 외부 전극(132)은 제2 접속부(132a)와 제2 밴드부(132b)를 포함할 수 있다.The second
제2 접속부(132a)는 커패시터 바디(110)의 제4 면(4)에 형성되어 제2 내부 전극(122)과 접속되는 부분이고, 제2 밴드부(132b)는 제2 접속부(132a)에서 커패시터 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 부분이다.The second connecting
상측의 더미 전극(123a, 123b, 124a, 124b)은 상부 커버(112)에 유전체층을 사이에 두고 Z방향으로 복수 개가 배치되고, 하나의 유전체층에서 커패시터 바디(110)의 4개의 코너를 통해 노출된다.A plurality of
이에 커패시터 바디(110)의 상측 코너 부분으로 침투하는 습기를 차단하여 적층형 커패시터(100)의 내습 신뢰성을 향상시킬 수 있다.Accordingly, moisture permeation into the upper corner portion of the
즉, 상측의 더미 전극(123a, 123b, 124a, 124b)이 커패시터 바디(110)의 제3 또는 제4 면(3, 4)과 제5 또는 제6 면(5, 6)을 통해 노출되고, 이에 상측의 더미 전극(123a, 123b, 124a, 124b)은 제1 및 제2 밴드부(131a, 132a)의 상단 부분과 접촉된다.That is, the
본 실시 형태에서는, 4개의 상측 더미 전극(123a, 124b, 124a, 124b)이 하나의 유전체층의 4개의 코너에 각 하나씩 배치되고, 각각의 상측 더미 전극(123a, 124b, 124a, 124b)은 X방향과 Y방향으로 서로 이격되는 형태가 된다.In the present embodiment, four
또한, 상부 커버(113) 중에서 최상단에 형성되는 유전체층에도 그 상면에 더미 전극(123a, 123b, 124a, 124b)이 배치된다.In addition,
따라서, 최상단에 배치된 상측 더미 전극(123a, 123b, 124a, 124b)은 커패시터 바디(110)의 제2 면(2)과 상측의 제1 및 제2 밴드부(131b, 132b)의 저면 사이에 위치한다.Therefore, the
이러한 상측 더미 전극(123a, 124b, 124a, 124b)은 커패시터 바디(110)의 제3 또는 제4 면(3, 4)을 통해 각각 노출되어 제1 또는 제2 접속부(131a, 132a)의 상단 부분과 접속된다.The
따라서, 커패시터 바디(110)의 상단 모서리가 위치한 Z방향의 상측 부분에서 제1 및 제2 외부 전극(131, 132)의 고착 강도를 향상시킬 수 있다.Therefore, the adhesion strength of the first and second
하측의 더미 전극(125a, 125b, 126a, 126b)은 하부 커버(113)에 유전체층을 사이에 두고 Z방향으로 복수 개가 배치되고, 하나의 유전체층에서 커패시터 바디(110)의 4개의 코너를 통해 노출된다.A plurality of
이에 커패시터 바디(110)의 하측 코너 부분으로 침투하는 습기를 차단하여 적층형 커패시터(100)의 내습 신뢰성을 향상시킬 수 있다.Accordingly, moisture permeation of the
즉, 하측의 더미 전극(125a, 125b, 126a, 126b)이 커패시터 바디(110)의 제3 또는 제4 면(3, 4)과 제5 또는 제6 면(5, 6)을 통해 노출되고, 이에 하측의 더미 전극(125a, 125b, 126a, 126b)은 제1 및 제2 밴드부(131a, 132a)의 상단 부분과 접촉된다.That is, the
본 실시 형태에서, 4개의 하측 더미 전극(125a, 125b, 126a, 126b)이 하나의 유전체층의 4개의 코너에 각 하나씩 배치되고, 각각의 하측 더미 전극(125a, 125b, 126a, 126b)은 X방향과 Y방향으로 서로 이격되는 형태가 된다.In the present embodiment, four
또한, 하부 커버(113) 중에서 최하단에 형성되는 유전체층은 그 저면에도 하측 더미 전극(125a, 125b, 126a, 126b)이 배치된다.In addition,
따라서, 최하단에 배치된 하측 더미 전극(125a, 125b, 126a, 126b)은 커패시터 바디(110)의 제1 면(2)과 하측의 제1 및 제2 밴드부(131b, 132b)의 상면 사이에 위치한다.Accordingly, the
이러한 하측 더미 전극(125a, 125b, 126a, 126b)은 커패시터 바디(110)의 제3 또는 제4 면(3, 4)을 통해 각각 노출되어 제1 또는 제2 접속부(131a, 132a)의 하단 부분과 접속된다.The
따라서, 커패시터 바디(110)의 하단 모서리가 위치한 Z방향의 하측 부분에서 제1 및 제2 외부 전극(131, 132)의 고착 강도를 향상시킬 수 있다.Therefore, the bonding strength of the first and second
그리고, 커패시터 바디(110)의 제5 및 제6 면(5, 6)에는 절연층(141, 142)이 각각 배치될 수 있다.The insulating
이러한 절연층(141, 142)은 복수의 더미 전극(123a, 123b, 124a, 124b, 125a, 125b, 126a, 126b)에서 커패시터 바디(110)의 제5 및 제6 면(5, 6)을 통해 노출되는 부분을 커버할 수 있다.The insulating
이에, 커패시터 바디(110)에서 Y방향의 마진부를 더 확보하여 적층형 커패시터(100)의 내습 신뢰성을 더 향상시킬 수 있다.Therefore, the margin of the Y direction in the
종래의 적층형 커패시터에서 커패시터 바디의 엣지(Edge)는 습기, 이온 및 도전성 이물질 등의 침투가 용이한 부분으로 내습 신뢰성이 취약하다.In the conventional multilayer capacitor, the edge of the capacitor body is a part that easily penetrates moisture, ions, conductive foreign matters, and the like, and has poor moisture resistance reliability.
이러한 문제를 방지하기 위해, 내부 전극은 유전체층의 둘레를 따라 소정의 마진부가 구비된 구조로 인쇄되며, 이에 상기 마진부와 내부 전극이 형성된 영역 간의 단차가 발생할 수 있다.In order to prevent this problem, the internal electrode is printed with a structure having a predetermined margin along the periphery of the dielectric layer, which may cause a step between the margin and the region where the internal electrode is formed.
커패시터 바디는 내부 전극이 인쇄된 복수의 시트를 적층한 후 압착하여 마련하게 되는데, 단차가 있는 마진부를 수축하는데 한계가 있고, 이에 상기 단차에 의해 적층된 유전체층 중에서 일부가 서로 박리되는 디라미네이션(delamination)이 발생할 수 있다.The capacitor body is prepared by stacking a plurality of sheets printed with internal electrodes and then compressing them, and there is a limit in shrinking a margin part having a step, whereby some of the laminated dielectric layers are separated from each other by the step. ) May occur.
따라서, 이러한 디라미네이션을 통해 앞서 설명한 습기, 이온 및 도전성 이물질 등이 내부 전극의 노출되는 면으로 침투하는 현상이 심화될 수 있고, 이러한 현상은 특히 시트의 적층 수가 많은 초고용량의 제품에서 더욱 심화될 수 있다.Therefore, through the delamination, the phenomenon of penetration of moisture, ions, conductive foreign matters, and the like described above into the exposed surface of the internal electrode may be intensified, and this phenomenon may be particularly exacerbated in an ultra high capacity product having a large number of sheets stacked. Can be.
그러나, 본 실시 형태의 적층형 커패시터는, 복수의 더미 전극이 커패시터 바디(110)의 상하 커버에 유전체층의 적층 방향을 따라 적층되며, 복수의 더미 전극은 유전체층의 코너 부분에 배치되어 있기 때문에, 커패시터 바디(110)의 코너 부분으로 침투하는 습기를 차단하여 내습 신뢰성을 향상시키면서, 커패시터 바디 마련시 단차 발생을 억제하여 디라미네이션의 발생을 저감시킬 수 있고 이에 적층형 커패시터의 내습 신뢰성을 더 향상시킬 수 있다.However, in the stacked capacitor of the present embodiment, the plurality of dummy electrodes are stacked on the upper and lower covers of the
절연층(141, 142)은 커패시터 바디(110)의 제5 및 제6 면(5, 6)에 각각 배치되어 적층형 커패시터(100)를 기판에 실장할 때 솔더 필렛의 형성 높이를 억제하여 어쿠스틱 노이즈를 개선하는 역할을 할 수 있다.The insulating
이러한 절연층(141, 142)은 에폭시 또는 세라믹 등을 커패시터 바디(110)의 제5 및 제6 면(5, 6)에 각각 도포하여 형성할 수 있다.The insulating
도 5는 본 발명의 다른 실시 형태에 따른 적층형 커패시터에서 외부 전극을 제거하고 나타낸 사시도이고, 도 6(a) 및 도 6(b)는 도 5의 커패시터 바디에 포함되는 더미 전극을 나타낸 평면도이다. 여기서, 내부 전극과 외부 전극의 구조는 앞서 설명한 일 실시 형태와 동일하므로 이에 대한 상세한 설명은 중복을 피하기 위하여 생략한다.5 is a perspective view illustrating an external electrode removed from a stacked capacitor according to another exemplary embodiment of the present invention, and FIGS. 6A and 6B are plan views illustrating dummy electrodes included in the capacitor body of FIG. 5. Here, since the structure of the internal electrode and the external electrode is the same as the embodiment described above, a detailed description thereof will be omitted to avoid duplication.
도 5 및 도 6을 참조하면, 더미 전극(127, 128, 129, 130)이 유전체층의 제3 면 전체 또는 제4 면 전체를 통해 노출될 수 있다.5 and 6,
이에 커패시터 바디(110)의 상하 측의 양 단면을 통해 침투하는 습기를 더 효과적으로 차단하여 적층형 커패시터(100)의 내습 신뢰성을 더 향상시킬 수 있다.Accordingly, moisture permeation through the upper and lower end surfaces of the
또한, 더미 전극과 제1 및 제2 외부 전극(131, 132) 간의 접촉 면적을 확장하여 커패시터 바디(110)의 상하단 부분에서 제1 및 제2 외부 전극(131, 132)의 고착 강도를 향상시킬 수 있다.In addition, the contact area between the dummy electrode and the first and second
이상에서 본 발명의 실시 형태들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations can be made without departing from the technical matters of the present invention described in the claims. It will be apparent to those of ordinary skill in the art.
100: 적층형 커패시터
110: 커패시터 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
123a, 123b, 124a, 124b, 125a, 125b, 126a, 126b, 127, 128, 129, 130: 더미 전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 및 제2 접속부
131b, 132b: 제1 및 제2 밴드부
141, 142: 절연층100: Stacked Capacitors
110: capacitor body
111: dielectric layer
121, 122: first and second internal electrodes
123a, 123b, 124a, 124b, 125a, 125b, 126a, 126b, 127, 128, 129, 130: dummy electrode
131 and 132: first and second external electrodes
131a and 132a: first and second connections
131b and 132b: first and second band portions
141, 142: insulation layer
Claims (4)
상기 커패시터 바디의 제3 및 제4 면에 각각 배치되어 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 접속부와, 상기 제1 및 제2 접속부에서 상기 커패시터 바디의 제1, 제2, 제5 및 제6 면의 일부까지 각각 연장되는 제1 및 제2 밴드부를 각각 포함하는 제1 및 제2 외부 전극; 및
상기 상하 커버에 유전체층을 사이에 두고 배치되고, 상기 커패시터 바디의 코너를 통해 노출되는 복수의 더미 전극; 을 포함하고,
상기 더미 전극 중 일부는 상기 커패시터 바디의 상하 면과 상기 제1 및 제2 밴드부 사이에 배치되고,
하나의 유전체층에 유전체층의 4개의 코너를 통해 각각 노출되도록 4개의 더미 전극이 배치되고, 4개의 더미 전극은 서로 이격되고 상기 제1 및 제2 내부 전극과도 이격되는 적층형 커패시터.
An active region including a plurality of dielectric layers and a plurality of first and second internal electrodes alternately disposed with the dielectric layer interposed therebetween, and upper and lower covers disposed on upper and lower surfaces of the active region, and opposed to each other; Third and fourth faces connected to the second face, the first and the second face, and facing each other, and fifth and sixth faces connected to the third and the fourth face and facing each other, A capacitor body including one end of the first and second internal electrodes exposed through third and fourth surfaces, respectively;
First and second connections disposed on third and fourth surfaces of the capacitor body, respectively, and connected to the first and second internal electrodes, respectively; first and second connections of the capacitor body at the first and second connections. First and second external electrodes comprising first and second band portions respectively extending to portions of the second, fifth and sixth surfaces; And
A plurality of dummy electrodes disposed on the upper and lower covers with dielectric layers interposed therebetween and exposed through corners of the capacitor body; Including,
Some of the dummy electrodes are disposed between upper and lower surfaces of the capacitor body and the first and second band portions,
Four dummy electrodes are disposed in one dielectric layer so as to be exposed through four corners of the dielectric layer, and the four dummy electrodes are spaced apart from each other and also spaced apart from the first and second internal electrodes.
상기 더미 전극이 상기 커패시터 바디의 제3 또는 제4 면을 통해 노출되는 적층형 커패시터.
The method of claim 1,
Stacked capacitor exposed through the third or fourth side of the capacitor body.
상기 더미 전극이 상기 커패시터 바디의 제5 또는 제6 면을 통해 노출되는 적층형 커패시터.
The method of claim 1,
Stacked capacitor exposed through the fifth or sixth surface of the capacitor body.
상기 커패시터 바디의 제5 및 제6 면에 배치되는 절연층을 더 포함하는 적층형 커패시터.The method of claim 1,
The multilayer capacitor further comprises an insulating layer disposed on the fifth and sixth surfaces of the capacitor body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200006574A KR102214305B1 (en) | 2020-01-17 | 2020-01-17 | Multilayered capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200006574A KR102214305B1 (en) | 2020-01-17 | 2020-01-17 | Multilayered capacitor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180084000 Division | 2018-07-19 | 2018-07-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200010531A true KR20200010531A (en) | 2020-01-30 |
KR102214305B1 KR102214305B1 (en) | 2021-02-09 |
Family
ID=69322140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200006574A KR102214305B1 (en) | 2020-01-17 | 2020-01-17 | Multilayered capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102214305B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102682733B1 (en) * | 2021-12-16 | 2024-07-08 | 주식회사 아모텍 | Ceramic capacitor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036003A (en) * | 2005-07-28 | 2007-02-08 | Kyocera Corp | Laminated capacitor |
JP2016021437A (en) | 2014-07-11 | 2016-02-04 | 太陽誘電株式会社 | Multilayer capacitor and method for manufacturing the same |
KR20170065919A (en) * | 2015-12-04 | 2017-06-14 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
KR20170135664A (en) | 2016-05-31 | 2017-12-08 | 다이요 유덴 가부시키가이샤 | Multilayer ceramic capacitor |
KR20180073083A (en) * | 2016-12-22 | 2018-07-02 | 삼성전기주식회사 | Capacitor Component |
-
2020
- 2020-01-17 KR KR1020200006574A patent/KR102214305B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036003A (en) * | 2005-07-28 | 2007-02-08 | Kyocera Corp | Laminated capacitor |
JP2016021437A (en) | 2014-07-11 | 2016-02-04 | 太陽誘電株式会社 | Multilayer capacitor and method for manufacturing the same |
KR20170065919A (en) * | 2015-12-04 | 2017-06-14 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
KR20170135664A (en) | 2016-05-31 | 2017-12-08 | 다이요 유덴 가부시키가이샤 | Multilayer ceramic capacitor |
KR20180073083A (en) * | 2016-12-22 | 2018-07-02 | 삼성전기주식회사 | Capacitor Component |
Also Published As
Publication number | Publication date |
---|---|
KR102214305B1 (en) | 2021-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101867982B1 (en) | Capacitor and board having the same mounted thereon | |
KR102620535B1 (en) | Multi-layered capacitor and board having the same mounted thereon | |
KR101548813B1 (en) | Multi-layered ceramic capacitor | |
KR20230093188A (en) | Multi-layered capacitor, board having the same mounted thereon and manufacturing method for the same | |
KR102319596B1 (en) | Multilayered capacitor and board having the same mounted thereon | |
KR102004776B1 (en) | Multi-layered ceramic electronic parts and board having the same mounted thereon | |
KR102076150B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
JP2014165489A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
CN108417391B (en) | Capacitor assembly | |
KR20180012629A (en) | Multi-layered capacitor and board having the same mounted thereon | |
JP2016149531A (en) | Multilayer ceramic electronic component and mount board thereof | |
KR102059443B1 (en) | Multilayered capacitor and board having the same mounted thereon | |
KR102122927B1 (en) | Multilayered capacitor | |
KR20190121148A (en) | Multilayered capacitor | |
US9362054B2 (en) | Multilayer ceramic capacitor | |
US10057988B2 (en) | Multilayer capacitor and board having the same | |
KR102386974B1 (en) | Capacitor and board having the same mounted thereon | |
CN109427481B (en) | Multilayer capacitor and board having the same | |
CN110739154B (en) | Multilayer capacitor | |
KR102214305B1 (en) | Multilayered capacitor | |
KR20160035493A (en) | Multi layered ceramic capacitor and board having the same mounted thereon | |
KR20190116171A (en) | Mutilayered electronic component | |
KR101462785B1 (en) | Multi-layered ceramic electronic component and method of manufacturing the same | |
KR20180033710A (en) | Multi-layered capacitor and board having the same mounted thereon | |
KR102391579B1 (en) | Multilayered capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |