KR20190128255A - Damascene template for directed assembly and transfer of nanoelements - Google Patents

Damascene template for directed assembly and transfer of nanoelements Download PDF

Info

Publication number
KR20190128255A
KR20190128255A KR1020197032907A KR20197032907A KR20190128255A KR 20190128255 A KR20190128255 A KR 20190128255A KR 1020197032907 A KR1020197032907 A KR 1020197032907A KR 20197032907 A KR20197032907 A KR 20197032907A KR 20190128255 A KR20190128255 A KR 20190128255A
Authority
KR
South Korea
Prior art keywords
nanoelements
patterned
assembly
transcription
damascene template
Prior art date
Application number
KR1020197032907A
Other languages
Korean (ko)
Other versions
KR102129399B1 (en
Inventor
아흐메드 버스나이나
한철 조
시바스브라마니안 소무
준 후앙
Original Assignee
노스이스턴 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스이스턴 유니버시티 filed Critical 노스이스턴 유니버시티
Publication of KR20190128255A publication Critical patent/KR20190128255A/en
Application granted granted Critical
Publication of KR102129399B1 publication Critical patent/KR102129399B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0004Apparatus specially adapted for the manufacture or treatment of nanostructural devices or systems or methods for manufacturing the same
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00Electrophoretic coating characterised by the process
    • C25D13/02Electrophoretic coating characterised by the process with inorganic material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04Polysiloxanes
    • C09D183/06Polysiloxanes containing silicon bound to oxygen-containing groups
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J1/00Adhesives based on inorganic constituents
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00Electrophoretic coating characterised by the process
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0042Assembling discrete nanostructures into nanostructural devices
    • C09J2201/622
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/30Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/882Assembling of separate components, e.g. by attaching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Micromachines (AREA)

Abstract

다마신 템플레이트들은, 기판에 걸쳐 연장되는 하부 전도성 층 상에 배치된, 이차원으로 패터닝된 상승된 금속 피처들을 갖는다. 템플레이트들은 전체적으로 포토그래피하게 평편하고, 패터닝된 전도성 피처들은, 나노스케일 회로들 및 센서들로의 나노엘리먼트들의 어셈블리를 위해 마이크론-스케일 및 나노미터-스케일 패턴들을 구축한다. 템플레이트들은, 화학적 기계적 연마와 함께, 마이크로제작 기술들을 이용하여 제조된다. 이들 템플레이트들은, 전기영동을 포함한 다양한 직접 어셈블리 기술들과 호환 가능하고, 연속적인 동작 주기로 나노엘리먼트들의 본질적으로 100% 효율적인 어셈블리 및 전사를 제공한다. 템플레이트들은, 최소 손상으로 또는 손상 없이, 패터닝된 나노엘리먼트들의 전사를 위해 수천 번 반복적으로 사용될 수 있고, 전사 프로세스는 주기들 사이에 중간 프로세스들을 포함하지 않는다. 사용되는 어셈블리 및 전사 프로세스들은 상온 및 실내 압력에서 수행되고, 따라서 저비용 고속 디바이스 생산을 처리할 수 있다.The damascene templates have two-dimensionally patterned raised metal features disposed on a lower conductive layer extending across the substrate. The templates are photographically flat throughout, and the patterned conductive features build micron-scale and nanometer-scale patterns for the assembly of nanoelements into nanoscale circuits and sensors. Templates are made using microfabrication techniques, along with chemical mechanical polishing. These templates are compatible with a variety of direct assembly techniques, including electrophoresis, and provide essentially 100% efficient assembly and transfer of nanoelements in continuous operation cycles. Templates can be used repeatedly thousands of times for the transfer of patterned nanoelements, with minimal or no damage, and the transfer process does not include intermediate processes between cycles. The assembly and transfer processes used are performed at room temperature and at room pressure, thus handling low cost, high speed device production.

Description

나노엘리먼트들의 직접 어셈블리 및 전사를 위한 다마신 템플레이트{DAMASCENE TEMPLATE FOR DIRECTED ASSEMBLY AND TRANSFER OF NANOELEMENTS}DAMASCENE TEMPLATE FOR DIRECTED ASSEMBLY AND TRANSFER OF NANOELEMENTS

본 출원은, 2011년 11월 9일자로 출원되고 발명의 명칭이 "Damascene Template for Directed Assembly and Transfer of Nanoelements"인 미국 가출원 번호 제 61/557,594호를 우선권으로 주장하며, 그 전체는 이로써 인용에 의해 통합된다.This application claims priority to US Provisional Application No. 61 / 557,594, filed November 9, 2011, entitled "Damascene Template for Directed Assembly and Transfer of Nanoelements," which is hereby incorporated by reference in its entirety. Are integrated.

본 발명은 미국국립과학재단으로부터 보조금 번호 EEC-0832785 및 보조금 번호 0425826으로부터의 재정 지원으로 개발되었다. 미국 정보는 본 발명에 특정 권리들을 갖는다.The present invention was developed with financial support from Grant No. EEC-0832785 and Grant No. 0425826 from the National Science Foundation. US information has certain rights in the present invention.

정밀한 정렬 및 배향을 이용한 템플레이트 상에 나노엘리먼트들의 어셈블리 ― 그 뒤에, 나노엘리먼트들의 수용 기판으로의 전사가 이어짐 ― 는, 나노스케일 디바이스들의 대규모 생산을 가속화할 것으로 예상된다. 그러나, 최소 열화로, 높은-스루풋 직접 어셈블리 및 전사를 위한 고도로 다용도의 그리고 재사용할 수 있는 템플레이트들의 부재가 어떠한 진행도 저해해 왔다.The assembly of nanoelements on the template using precise alignment and orientation, followed by the transfer of nanoelements to the receiving substrate, is expected to accelerate the large scale production of nanoscale devices. However, with minimal degradation, the absence of highly versatile and reusable templates for high-throughput direct assembly and transfer has hampered any progress.

상향식 또는 하향식 프로세스들을 통해 제작된 다양한 템플레이트들이, 원하는 아키텍처들을 달성하기 위해 나노엘리먼트들을 어셈블링하는데 사용되었다 [1-3]. 템플레이트-가이드된 유체성 어셈블리 프로세스는 다양한 나노엘리먼트들을 처리할 수 있고, 높은 어셈블리 밀도, 수율 및 균일성을 초래할 수 있다 [4-6]. 그러나, 어셈블리 프로세스는 매우 느리고, 따라서 스케일러블하지 않다. 다른 한편으로, 전기영동 어셈블리는, 짧은 시간 기간에 넓은 영역들(웨이퍼 스케일)에 걸쳐 전도성 표면 상에 표면 전하를 갖는 나노재료들을 어셈블링하는 것을 포함한다 [7-10]. 나노엘리먼트들이 상호연결된 마이크로스케일 및 나노스케일 피처들을 통해 전기영동에 의해 포토그래피하게 패터닝된 전극 상에서 어셈블링될 때, 전극의 다양한 구역들에서의 전위 강하의 차이들로 인해, 어셈블리는 균일하지 않다. 이전에, 이러한 장애는, 소위 "트렌치 템플레이트들"을 사용함으로써 회피되었고, 여기서 어셈블리를 원하는 위치들로 가이드하는 균일한 전도 층 위에, 리소그래피컬하게-정의된 폴리머 패턴이 놓여 있다. 이들 트렌치 템플레이트들에 어셈블링된 나노엘리먼트들이 수용 기판으로 전사될 필요가 있을 때마다, 폴리머가 제거되어야 하고, 이로써 템플레이트의 사용이 단일 어셈블리 및 전사 주기로 제한된다 [11].Various templates fabricated through bottom-up or top-down processes have been used to assemble nanoelements to achieve the desired architectures [1-3]. The template-guided fluid assembly process can handle a variety of nanoelements and can result in high assembly density, yield and uniformity [4-6]. However, the assembly process is very slow and therefore not scalable. On the other hand, electrophoretic assembly involves assembling nanomaterials having surface charges on a conductive surface over large areas (wafer scale) in a short time period [7-10]. When nanoelements are assembled on an electrode that is photographically patterned by electrophoresis through interconnected microscale and nanoscale features, the assembly is not uniform due to differences in potential drop in various regions of the electrode. Previously, this obstacle was avoided by using so-called "trench templates", in which a lithographically-defined polymer pattern lies on a uniform conductive layer that guides the assembly to the desired locations. Whenever nanoelements assembled in these trench templates need to be transferred to a receiving substrate, the polymer must be removed, thereby limiting the use of the template to a single assembly and transfer cycle [11].

각자의 이차원 순서를 유지하면서, 어셈블링된 나노엘리먼트들을 하나의 기판으로부터 다른 기판으로 전사하는 것은, 상이한 재료들과 나노엘리먼트들 사이의 상호작용 에너지에 관한 심층 지식을 요구하는 상당히 다루기 어려운 프로세스이다. 연성 기판들 상으로의 정렬된 나노엘리먼트 전사의 성공적인 달성은, 박막 트랜지스터들, 가스 센서들, 및 바이오센서들과 같은 다양한 타입들의 새로운 디바이스들의 생산을 가능케 할 것이다 [12-14]. 템플레이트 희생 층(예컨대, SiO2 층)을 이용한 나노엘리먼트들의 전사가 연성 기판뿐만 아니라 경성 기판 상으로의 전사를 위한 것으로 그리고 높은 전사 효율성을 갖는 것으로 증명되었더라도, 그러한 템플레이트들은 재사용될 수 없다 [15]. 나노엘리먼트들을 수용 기판들에 전사하기 위한 Revalpha 열 테이프 및 PDMS와 같은 중간 희생 필름들이 또한 탐구되었지만, 이들은 부가적인 단계들을 도입시키고, 따라서 더 높은 생산 비용들을 유도하는 복잡한 제작 프로세스를 초래한다 [16-17].Transferring assembled nanoelements from one substrate to another, while maintaining their respective two-dimensional order, is a fairly difficult process that requires an in-depth knowledge of the interaction energy between different materials and nanoelements. Successful achievement of aligned nanoelement transfer onto flexible substrates will enable the production of various types of new devices such as thin film transistors, gas sensors, and biosensors [12-14]. Although the transfer of nanoelements using a template sacrificial layer (eg, SiO 2 layer) has been demonstrated for transfer onto rigid substrates as well as flexible substrates and has proven to have high transfer efficiency, such templates cannot be reused [15] . Intermediate sacrificial films such as Revalpha thermal tape and PDMS for transferring nanoelements to receiving substrates have also been explored, but they introduce additional steps and thus lead to a complex fabrication process leading to higher production costs. 17].

본 발명은, 고도로 재사용할 수 있는, 포토그래피하게 평편한 다마신 템플레이트들, 그리고 전기영동을 이용하여 다마신 템플레이트들 상으로 어셈블링된 나노엘리먼트들을 위한 방법들을 제공한다. 또한, 본 발명은, "전사 프린팅" 방법을 이용하여, 다마신 템플레이트들로부터 연성 기판들 상으로, 어셈블링된 나노엘리먼트들을 전사하기 위한 방법들을 제공한다. 전사 프린팅 방법은, 중간 필름에 대한 필요 없이, 단일 칩 상의 마이크로스케일 및 나노스케일 구조물들의 결합들을 포함한 마이크로스케일 및 나노스케일 구조물들을 제작하는데 사용될 수 있다 [18-19].The present invention provides highly reusable, photographically flat damascene templates, and methods for nanoelements assembled onto damascene templates using electrophoresis. The present invention also provides methods for transferring assembled nanoelements from damascene templates onto flexible substrates using a “transcription printing” method. Transfer printing methods can be used to fabricate microscale and nanoscale structures, including combinations of microscale and nanoscale structures on a single chip, without the need for intermediate films [18-19].

발명자들은, 화학적 기계적 연마(CMP)와 함께 마이크로제작 기술들을 이용하여, 서브마이크론 피처들을 갖는, 포토그래피하게 평편한 다마신 템플레이트들을 설계 및 제작했다. 이들 템플레이트들은, 단일-벽 탄소 나노튜브들 및 나노입자들과 같은 상이한 나노엘리먼트들에 대해 본질적으로 100% 어셈블리 및 전사 수율로, 전기영동을 포함한 다양한 직접 어셈블리 기술들과 호환 가능하도록 설계된다. 이들 템플레이트들은, 최소 손상으로 또는 손상 없이, 전사를 위해 수천 번 반복적으로 사용될 수 있고, 전사 프로세스는 주기들 사이에 중간 프로세스들을 포함하지 않는다. 사용되는 어셈블리 및 전사 프로세스들은 상온 및 실내 압력에서 수행되고, 따라서 저비용 고속 디바이스 생산을 처리할 수 있다.The inventors have designed and fabricated photographically flat damascene templates with submicron features using microfabrication techniques in combination with chemical mechanical polishing (CMP). These templates are designed to be compatible with a variety of direct assembly techniques including electrophoresis, with essentially 100% assembly and transfer yield for different nanoelements such as single-walled carbon nanotubes and nanoparticles. These templates can be used thousands of times repeatedly for transfer, with or without minimal damage, and the transfer process does not include intermediate processes between cycles. The assembly and transfer processes used are performed at room temperature and at room pressure, thus handling low cost, high speed device production.

본 발명의 일 양상은, 패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트이다. 템플레이트는 실질상 평면 기판, 제1 절연 층, 선택적 접착 층, 전도성 금속 층, 제2 절연 층, 및 선택적 소수성 코팅부를 포함한다. 제1 절연 층은 기판의 표면 상에 배치된다. 접착 층은, 존재한다면, 기판의 반대 편에, 제1 절연 층의 표면 상에 배치된다. 전도성 금속 층은 제1 절연 층의 반대 편에, 접착 층의 표면 상에 배치되거나, 또는 접착 층이 없다면, 기판의 반대 편에, 제1 절연 층의 표면 상에 배치된다. 제2 절연 층은 접착 층의 반대 편에, 또는 접착 층이 없다면 제1 절연 층의 반대 편에, 전도성 금속 층의 표면 상에 배치된다. 소수성 코팅부는 전도성 금속 층의 반대 편에, 제2 절연 층의 노출된 표면들 상에 선별적으로 배치되고; 소수성 코팅부는 전도성 금속 층의 노출된 표면들에 없다. 전도성 금속 층은 기판의 적어도 하나의 구역에 걸쳐, 또는 몇몇 실시예들에서 전체 기판에 걸쳐 연속적이다. 전도성 금속 층의 상기 구역 내에서, 전도성 금속 층은 제2 절연 층을 인터럽팅하는 이차원 마이크로스케일 또는 나노스케일 패턴의 상승된 피처들을 가져, 제2 절연 층이 상승된 피처들 사이의 공간들을 실질상 채우게 된다. 상승된 피처들의 노출된 표면들 및 제2 절연 층의 노출된 표면들은, 화학적 기계적 연마 프로시저에 의한 평탄화로 인해, 본질적으로 동일평면이다.One aspect of the invention is a damascene template for electrophoretic assembly and transcription of patterned nanoelements. The template substantially comprises a planar substrate, a first insulating layer, an optional adhesive layer, a conductive metal layer, a second insulating layer, and an optional hydrophobic coating. The first insulating layer is disposed on the surface of the substrate. The adhesive layer, if present, is disposed on the surface of the first insulating layer opposite the substrate. The conductive metal layer is disposed on the surface of the first insulating layer, on the opposite side of the first insulating layer, or on the surface of the first insulating layer, on the opposite side of the substrate, if there is no adhesive layer. The second insulating layer is disposed on the surface of the conductive metal layer on the opposite side of the adhesive layer, or on the opposite side of the first insulating layer if there is no adhesive layer. The hydrophobic coating is selectively disposed on the exposed surfaces of the second insulating layer, opposite the conductive metal layer; The hydrophobic coating is not on the exposed surfaces of the conductive metal layer. The conductive metal layer is continuous over at least one area of the substrate, or in some embodiments over the entire substrate. Within this region of the conductive metal layer, the conductive metal layer has raised features in a two-dimensional microscale or nanoscale pattern that interrupts the second insulating layer, substantially reducing the spaces between the raised features of the second insulating layer. Filled up. The exposed surfaces of the raised features and the exposed surfaces of the second insulating layer are essentially coplanar due to planarization by the chemical mechanical polishing procedure.

본 발명의 다른 양상은, 나노임프린팅에 의한 패터닝된 나노엘리먼트들의 전사를 위한 나노엘리먼트 전사 시스템이다. 상기 시스템은 위에서 설명된 다마신 템플레이트, 그리고 상기 복수의 나노엘리먼트들의 수용을 위한 연성 폴리머 기판을 포함한다. 몇몇 실시예들에서, 상기 시스템은 또한, 주위 온도를 초과하는 선택된 온도에서, 다마신 템플레이트와 연성 폴리머 기판 사이에 압력을 가하기 위한 열적 조절된 임프린트 디바이스를 포함한다.Another aspect of the invention is a nanoelement transcription system for the transfer of patterned nanoelements by nanoimprinting. The system includes the damascene template described above, and a flexible polymer substrate for accommodating the plurality of nanoelements. In some embodiments, the system also includes a thermally controlled imprint device for applying pressure between the damascene template and the flexible polymer substrate at a selected temperature above ambient temperature.

본 발명의 또 다른 양상은 위에서 설명된 다마신 템플레이트를 제조하는 방법이다. 상기 방법은 다음의 단계들을 포함한다:Another aspect of the invention is a method of making the damascene template described above. The method includes the following steps:

(a) 실질상 평면 기판을 제공하는 단계;(a) providing a substantially planar substrate;

(b) 상기 기판의 표면 상에 제1 절연 층을 증착시키는 단계;(b) depositing a first insulating layer on the surface of the substrate;

(c) 선택적으로, 상기 제1 절연 층 상에 접착 층을 증착시키는 단계;(c) optionally, depositing an adhesive layer on said first insulating layer;

(d) 상기 접착 층 상에, 또는 상기 접착 층이 없다면 상기 제1 절연 층 상에 전도성 금속 층을 증착시키는 단계;(d) depositing a conductive metal layer on the adhesive layer or on the first insulating layer if the adhesive layer is absent;

(e) 상기 전도성 금속 층 상에 리소그래피 레지스트 층을 증착시키는 단계;(e) depositing a lithographic resist layer on the conductive metal layer;

(f) 상기 레지스트 층에 이차원 패턴의 보이드들을 생성하기 위해 리소그래피를 수행하는 단계 ― 이로써, 상기 전도성 금속 층의 표면이 보이드들에서 노출됨 ―;(f) performing lithography to produce voids in the resist layer in a two-dimensional pattern, whereby the surface of the conductive metal layer is exposed at the voids;

(g) 상기 전도성 금속 층의 노출된 표면을 에칭하는 단계;(g) etching the exposed surface of the conductive metal layer;

(h) 상기 레지스트 층을 제거하여, 상기 전도성 금속 층의 전체 표면이 노출되어 남겨지는 단계 ― 여기서, 상기 전도성 금속 층은 이차원 패턴의 상승된 피처들을 포함함 ―;(h) removing the resist layer, leaving the entire surface of the conductive metal layer exposed, wherein the conductive metal layer includes raised features in a two-dimensional pattern;

(i) 상기 상승된 피처들을 포함한 상기 전도성 금속 층을 덮기 위해 절연 재료를 증착시키는 단계;(i) depositing an insulating material to cover the conductive metal layer including the raised features;

(j) 화학적 기계적 연마 방법에 의해, 상기 절연 재료와, 상기 상승된 피처들의 일부분을 제거하는 단계 ― 이로써, 상기 상승된 피처들 및 절연 재료가 평탄화되어, 이차원 패턴의 상승된 피처들이 노출된 표면들을 갖게 남겨지고, 상기 노출된 표면들은 서로 그리고 상기 절연 재료의 노출된 표면들과 동일평면임 ―; 및(j) removing the insulating material and a portion of the raised features by a chemical mechanical polishing method, whereby the raised features and insulating material are planarized to expose the raised features of the two-dimensional pattern Left exposed, the exposed surfaces being coplanar with each other and with the exposed surfaces of the insulating material; And

(k) 선택적으로, 알킬 실란의 소수성 코팅부를 이용하여 상기 절연 재료의 노출된 표면들을 선별적으로 실란화하는 단계.(k) optionally silanically exposing the exposed surfaces of the insulating material using a hydrophobic coating of alkyl silanes.

몇몇 실시예들에서, 상기 방법은 다음의 단계를 더 포함한다:In some embodiments, the method further comprises the following steps:

(l) 상기 절연 층 상에서 상기 소수성 코팅부를 실질상 제거하는 것 없이, 상기 전도성 금속 층의 상승된 피처들의 노출된 표면들을 화학적으로 세정하는 단계.(l) chemically cleaning the exposed surfaces of the raised features of the conductive metal layer without substantially removing the hydrophobic coating on the insulating layer.

본 발명의 여전히 다른 양상은 다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 형성하는 방법이다. 상기 방법은 다음의 단계들을 포함한다:Yet another aspect of the present invention is a method of forming a patterned assembly of nanoelements on a damascene template. The method includes the following steps:

(a) 위에서 설명된 다마신 템플레이트를 제공하는 단계;(a) providing a damascene template as described above;

(b) 상기 다마신 템플레이트를 나노엘리먼트들의 액체 서스펜션에 담그는 단계;(b) dipping the damascene template into the liquid suspension of nanoelements;

(c) 상기 액체 서스펜션에서, 상기 다마신 템플레이트의 전도성 금속 층과 카운터 전극 사이에 전압을 인가하는 단계 ― 이로써, 상기 서스펜션으로부터의 나노엘리먼트들이 상기 다마신 템플레이트의 상기 전도성 금속 층의 상승된 피처들의 노출된 표면들 상으로 선별적으로 어셈블링되고, 상기 다마신 템플레이트의 제2 절연 층의 노출된 표면들 상으로 어셈블링되지 않음 ―;(c) in the liquid suspension, applying a voltage between the conductive metal layer of the damascene template and the counter electrode, such that nanoelements from the suspension are formed of raised features of the conductive metal layer of the damascene template. Selectively assembled onto exposed surfaces and not assembled onto exposed surfaces of the second insulating layer of the damascene template;

(d) 단계 (c)에서와 같은 전압을 계속 인가하면서, 상기 액체 서스펜션으로부터 상기 다마신 템플레이트, 및 나노엘리먼트들의 어셈블리를 인출하는 단계; 및(d) withdrawing the damascene template and the assembly of nanoelements from the liquid suspension while continuing to apply the same voltage as in step (c); And

(e) 상기 다마신 템플레이트를 건조시키는 단계.(e) drying the damascene template.

본 발명의 다른 양상은 나노엘리먼트들의 이차원 패터닝된 어셈블리를 연성 폴리머 기판 상으로 전사하는 방법이다. 상기 방법은 다음의 단계들을 포함한다:Another aspect of the invention is a method of transferring a two-dimensional patterned assembly of nanoelements onto a flexible polymer substrate. The method includes the following steps:

(a) 위에서 설명된 방법에 의해 제조된 것과 같은 다마신 템플레이트 상에 나노엘리먼트들의 패터닝된 어셈블리, 및 연성 폴리머 기판을 제공하는 단계;(a) providing a patterned assembly of nanoelements on a damascene template, such as produced by the method described above, and a flexible polymer substrate;

(b) 나노엘리먼트들의 상기 패터닝된 어셈블리를 상기 연성 폴리머 기판과 접촉시키고 압력을 가하는 단계 ― 이로써, 나노엘리먼트들의 상기 패터닝된 어셈블리가 연성의 패터닝된 기판 상으로 전사됨 ―. 몇몇 실시예들에서, 단계 (b)는 연성 폴리머 기판의 유리 전이 온도를 초과하는 온도에서 수행된다.(b) contacting and applying the patterned assembly of nanoelements to the flexible polymer substrate, whereby the patterned assembly of nanoelements is transferred onto a flexible patterned substrate. In some embodiments, step (b) is performed at a temperature above the glass transition temperature of the flexible polymer substrate.

본 발명의 여전히 다른 양상은, 나노엘리먼트들의 이차원 패터닝된 어셈블리를 연성 폴리머 기판 상으로 어셈블링 및 전사하는 방법이다. 상기 방법은 다음의 단계들을 포함한다:Yet another aspect of the present invention is a method of assembling and transferring a two-dimensional patterned assembly of nanoelements onto a flexible polymer substrate. The method includes the following steps:

(a) 위에서 설명된 나노엘리먼트 전사 시스템과, 나노엘리먼트들의 액체 서스펜션을 제공하는 단계; (a) providing a nanoelement transfer system as described above and a liquid suspension of nanoelements;

(b) 다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 산출하기 위해, 위에서 설명된 방법에 따라 상기 액체 서스펜션으로부터 상기 다마신 템플레이트 상으로 나노엘리먼트들의 전기영동 어셈블리를 수행하는 단계; 및(b) performing electrophoretic assembly of nanoelements from the liquid suspension onto the damascene template according to the method described above, to yield a patterned assembly of nanoelements on a damascene template; And

(c) 나노엘리먼트들의 상기 패터닝된 어셈블리를 상기 연성 폴리머 기판과 접촉시키고 압력을 가하는 단계 ― 이로써, 나노엘리먼트들의 상기 패터닝된 어셈블리가 연성의 패터닝된 기판 상으로 전사됨 ―. 몇몇 실시예들에서, 접촉 단계는 연성 폴리머 기판의 유리 전이 온도를 초과하는 온도에서 수행된다.(c) contacting and applying the patterned assembly of nanoelements to the flexible polymer substrate, whereby the patterned assembly of nanoelements is transferred onto a flexible patterned substrate. In some embodiments, the contacting step is performed at a temperature above the glass transition temperature of the flexible polymer substrate.

도 1(a)은 다마신 템플레이트 제작 프로세스의 개략도를 나타낸다. 레지스트가 Au/Si 기판 상으로 스핀(spin)되었고, 나노리소그래피가 사용되어, 패턴들이 정의되었다. 패터닝된 Au가 부분적으로 에칭되었고, 플라즈마-강화 화학적 기상 증착(PECVD) 산화물(SiO2)이 Au 표면 상에 증착되었다. Au 상승된 피처들의 상단 표면들이 드러날 때까지, 화학적 기계적 연마(CMP) 프로세스에 의해 과도한 SiO2가 제거되었다. 삽도는, 금속 전극(상승된 금속 피처들)이 SiO2의 높이와 동일한 높이에 있음을 나타내는, 인공적으로 채색된 단면 SEM(scanning electron microscopy) 마이크로그래프를 나타낸다. 도 1(b)은 삽도들과 같이 고-해상도 SEM 이미지들을 갖는 3인치 다마신 템플레이트의 광학 이미지를 나타낸다. 도 1(c)은 디싱 양의 함수로서 2.5V 및 pH 10.8에서 시뮬레이팅된 전기장 강도 결과들을 나타낸다. SiO2 표면 근처의 전기장 강도가 Au 전극의 전기장 강도와 동일한 크기 정도를 갖지만, 디싱 양이 증가함에 따라 전극의 에지로부터 중심으로 전기장의 비-균일성이 증가한다. 아래 쪽에 있는 삽도 도면들은, 25㎚ 디싱 양에서 전기장 강도 윤곽들의 평면도 및 단면도이다. 상기 윤곽들은, 전극 에지들 상에 더 높은 전기장 강도가 생성됨을 표시한다. 도 1(d)은 본 발명의 다마신 템플레이트의 실시예의 단면도의 개략적인 표현을 나타낸다. 나타난 구조물들은: 기판(10), 제1 절연 층(15), 접착 층(20), 전도성 금속 층(30) ― 상승된 피처들(40), 제2 절연 층(50), 및 소수성 코팅부(60)를 가짐 ― 이다.
도 2는 다마신 템플레이트들을 이용한 어셈블리 및 전사 프로세스의 개략도이다. 다마신 템플레이트의 절연(SiO2) 표면은 OTS(octadecyltrichlorosilane)의 소수성 SAM(self-assembled monolayer)으로 선별적으로 코팅된다. 전기영동을 이용하여, 나노엘리먼트들이 다마신 템플레이트의 전극들 상에 어셈블링되고, 그런 다음 이들은, 프린팅 전사 방법을 이용하여, 연성 기판에 전사된다. 전사 이후, 템플레이트는 다음 차례의 어셈블리 및 전사 주기를 위해 준비된다.
도 3(a)은 다마신 템플레이트 상에 어셈블링된 실리카 입자들의 위에서 본 SEM 마이크로그래프를 나타낸다. 어셈블리 동안 인가된 전압은 2V였고, 인출 속도는 1㎜/분이었다. 100㎚ 실리카 입자들은 금 전극(도 1(b)에 도시됨)의 에지 상에만 어셈블링되었다. 도 3(b)은 2.5V 및 5㎜/분의 인출 속도에서의 어셈블리에 대한 통상적인 고-밀도 100㎚ 실리카 나노입자 어셈블리 결과의 SEM 마이크로그래프이다. 인출에서의 증가에도 불구하고, 나노입자들의 어셈블리는 균일했다. 도 3(c)은, 100㎚ 실리카 나노입자들에 대해서와 동일한 조건들을 이용하여, 고밀도로 금 전극 표면 상에 어셈블링된 50㎚ PSL 입자들을 나타낸다. 도 3(d)은 다마신 템플레이트의 다용성을 증명하는, 복합적 2D 패턴들 상에 어셈블링된 100㎚ 형광 실리카 입자들을 나타낸다. 삽도 도면은 어셈블링된 실리카 입자들의 형광 현미경 이미지이다. 도 3(e)은, 인출 속도가 5㎜/분에서 유지되면서, 2.5V의 인가된 전압에서 달성된, 고도로 밀집되고 조직화된 SWNT(single-walled carbon nanotube) 어셈블리의 SEM 이미지를 나타낸다. 도 3(f)은 균일성을 나타내는, 대규모로 어셈블링된 SWNT들의 SEM 마이크로그래프를 나타낸다.
도 4(a)는 전사 이후 다마신 템플레이트의 SEM 마이크로그래프들을 나타내고, 도 4(b)는 전사된 SWNT들을 갖는 전사 기판을 나타낸다. 도 4(c)는 PEN 필름 상에 금속 전극들을 갖는, 고도로 조직화된 SWNT 어레이들의 광학 마이크로그래프를 나타낸다. 삽도 도면들은, 두 개의 금속 전극들을 갖는 전사된 SWNT의 AFM 이미지들 및 SEM 마이크로그래프이다. AFM(atomic force microscopy) 프로파일은, 전사 기판 상에 생성된 오목부(indentation)들이 없음을 나타낸다. 도 4(d)는 다양한 채널 길이 및 고정 채널 폭(2.4㎛)에 대한 I-V 특성들을 나타낸다. 도 4(e)는 PEN 기판의 굽힘 반경의 함수로서 SWNT 채널(2.4㎛ 폭과 30㎛ 길이)의 저항의 변화를 나타낸다.
도 5(a)는 전기영동 어셈블리를 위해 사용된 통상적인 템플레이트의 개략도를 나타낸다. 이 템플레이트에서는, 나노와이어 전극들이 마이크론 스케일 전극에 연결되고, 차례로 상기 마이크론 스케일 전극은 대형 금속 패드에 연결되며, 상기 대형 금속 패드를 통해 전위가 인가된다. 도 5(b)에는 다마신 템플레이트의 개략이 도시되고, 여기서 마이크론 스케일 전극 및 나노미터 스케일 전극 둘 다는 절연 층 밑에 금속 시트에 연결된다. 대응하는 대등한 저항기 회로들이 도면들 둘 다에서 도시되고, 여기서 Rm이 마이크론 스케일 전극으로 인해 도입된 저항이고, Rn이 나노스케일 전극으로 인해 도입된 저항인 반면에, Rs는 용액으로 인해 도입된 저항이다. 도 5(c)에는, 도 5(a)에 도시된 구성에 대해 획득된 통상적인 나노입자 어셈블리 결과의 SEM 마이크로그래프들이 도시된다. 나노입자들은 마이크론 스케일 전극들 상에만 어셈블링되었고, 상기 마이크론 스케일 전극들에 연결된 나노스케일 전극들 상에는 어셈블링되지 않았다.
도 6(a)은 절연 표면으로부터 돌출되는 전극의 다양한 두께에 대한 전기장 시뮬레이션 결과들을 나타낸다. 전극 돌출 높이가 증가함에 따라, 전극의 너비에 걸친 전기장 강도의 비-균일성이 급격하게 증가하여, 전극에 걸쳐 일관성 없는 어셈블리가 초래된다. 도 6(b)에는, 도 5(a)에 도시된 통상적인 템플레이트에 대한 전기장 윤곽이 도시된다. 전극의 두께와 무관하게, 전기장 강도의 비-균일성이 여전히 존재한다.
도 7(a)은 금속 전극들이 약 40㎚만큼 절연 표면 위로 돌출된 다마신 템플레이트의 AFM 및 SEM 이미지들을 나타낸다. 도 7(b)은 전사 이후 연성 PEN 기판의 AFM 형태를 나타낸다. 템플레이트의 것들과 유사한 오목한 구조물들이 PEN 기판 상에 나타나고; 오목한 구조물들은 약 40㎚ 깊이이다.
도 8은 어셈블리 이후 다마신 템플레이트들의 위에서 본 SEM 마이크로그래프들을 나타낸다. 도시된 다마신 템플레이트들은 OTS SAM 층으로 처리되지 않았다. 도 8(a)은 나노입자 어셈블리를 나타내고, 도 8(b)은 SWNT 어셈블리를 나타낸다. 나노엘리먼트들은 특정하게 금속 전극 상으로 어셈블링되지 않았지만, 절연체 상에서 또한 발견되었다.
도 9는, 피라나 용액을 이용한 처리 이전 및 이후, OTS SAM 코팅된 금속성 및 절연 표면들의 접촉각 측정들을 나타낸다. 도 9(a) 및 도 9(b)는 각각, 피라나 용액 처리 이전 및 이후의 OTS SAM-코팅된 SiO2 표면(제2 절연 층)에 대응한다. 접촉각이 동일하게 유지되어, OTS SAM 층이 변하지 않고 유지되었다는 사실이 구축되었다. 도 9(c) 및 도 9(d)는 각각, 피라나 용액 처리 이전 및 이후의 OTS SAM-코팅된 금 표면을 나타낸다. 평편한 웨이퍼 ― 상기 웨이퍼 상으로 150㎚ 두께 금 층이 스퍼터링됨 ― 가, 패터닝된 기판 대신에, 이들 측정들을 위해 사용되었다. 피라나 처리 이후, 접촉각은 급격하게 감소되었고, 이는, OTS SAM 층이 제거되었음을 표시한다.
도 10은, 다양한 인가된 전위들에 대해, SWNT 어셈블리 이후 다마신 템플레이트의 위에서 본 SEM 마이크로그래프들을 나타낸다: 도 10(a) 1.5V; 도 10(b) 2V; 도 10(c) 2.5V, 그리고 도 10(d) 3V. 어셈블리 파라미터들의 나머지는 일정하게 유지되었다. 이미지들로부터 알 수 있는 바와 같이, 금속 전극 상의 어셈블리 효율성은 인가된 전기장의 함수로서 증가하고, 임계 값을 초과하여, SWNT들이 절연체를 포함한 모든 곳에서 어셈블링되기 시작한다.
도 11은, 다양한 인출 속도들에 대해, SWNT 어셈블리 이후 다마신 템플레이트의 위에서 본 SEM 마이크로그래프들을 나타낸다: 도 11(a) 3㎜/분; 도 11(b) 5㎜/분; 도 11(c) 10㎜/분, 그리고 도 11(d) 15㎜/분. 어셈블리 파라미터들의 나머지는 일정하게 유지되었다. 이미지들로부터 알 수 있는 바와 같이, 인출 속도가 증가함에 따라 금속 전극 상의 어셈블리의 효율성은 감소하고, 이는 인출 동안 SWNT들에 작용하는 제거 모멘트의 효과를 표시한다.
도 12는 어셈블리 및 전사 주기들의 개수의 함수로서 OTS SAM 코팅된 SiO2 표면의 접촉각 측정의 플롯을 나타낸다. 다수의 어셈블리 및 전사 주기들의 마모를 견딜 때 다마신 템플레이트의 견고함을 표시하는 선형 핏(fit)의 기울기는 ~ -0.18이다.
도 13은, 전사 동안 다양한 온도들에 대해, SWNT들의 전사 이후 다마신 템플레이트의 위에서 본 SEM 마이크로그래프들을 나타낸다: 도 13(a) 135℃; 도 13(b) 150℃; 그리고 도 13(c) 160℃. 전사 프로세스 파라미터들의 나머지는 일정하게 유지되었다. 이미지들로부터 알 수 있는 바와 같이, 온도가 증가함에 따라 전사 효율성(전사 이후 금속 전극 상에 SWNT들의 부재)이 증가하고, ~ 100% 전사는 연성 기판(PEN) ― 상기 SWNT들이 상기 연성 기판(PEN) 상으로 전사됨 ― 의 Tg(155℃)보다 더 높은 프로세스 온도들에서 달성된다.
도 14는 다양한 굽힘 반경들의 함수로서 측정된 저항의 플롯을 나타낸다. 삽도는, 원하는 굽힘 반경에서 전기 특징들을 측정하는데 사용된 실험 셋업의 광학 이미지들을 나타낸다.
1 (a) shows a schematic diagram of a damascene template fabrication process. The resist was spun onto an Au / Si substrate and nanolithography was used to define the patterns. Patterned Au was partially etched and plasma-enhanced chemical vapor deposition (PECVD) oxide (SiO 2 ) was deposited on the Au surface. Excess SiO 2 was removed by a chemical mechanical polishing (CMP) process until the top surfaces of the Au raised features were revealed. Inset shows an artificially colored, cross-sectional scanning electron microscopy (SEM) micrograph showing that the metal electrode (elevated metal features) is at the same height as the SiO 2 height. 1 (b) shows an optical image of a 3 inch damascene template with high-resolution SEM images as insets. 1 (c) shows the electric field strength results simulated at 2.5V and pH 10.8 as a function of dishing amount. The electric field strength near the SiO 2 surface has about the same magnitude as the electric field strength of the Au electrode, but as the amount of dishing increases, the non-uniformity of the electric field increases from the edge of the electrode to the center. The inset figures at the bottom are plan and cross-sectional views of electric field strength contours at 25 nm dishing amount. The contours indicate that higher electric field strength is produced on the electrode edges. 1 (d) shows a schematic representation of a cross-sectional view of an embodiment of the damascene template of the present invention. The structures shown are: substrate 10, first insulating layer 15, adhesive layer 20, conductive metal layer 30-raised features 40, second insulating layer 50, and hydrophobic coatings. Has (60).
2 is a schematic of an assembly and transfer process using damascene templates. The insulating (SiO 2 ) surface of the damascene template is selectively coated with a hydrophobic self-assembled monolayer (SAT) of octadecyltrichlorosilane (OTS). Using electrophoresis, the nanoelements are assembled on the electrodes of the damascene template, and then they are transferred to the flexible substrate using a printing transfer method. After the transfer, the template is prepared for the next assembly and transfer cycle.
3 (a) shows a SEM micrograph viewed from above of silica particles assembled on a damascene template. The voltage applied during assembly was 2V and the withdrawal speed was 1 mm / minute. 100 nm silica particles were assembled only on the edge of the gold electrode (shown in FIG. 1 (b)). FIG. 3 (b) is an SEM micrograph of the results of a typical high-density 100 nm silica nanoparticle assembly for assembly at a draw rate of 2.5 V and 5 mm / min. Despite the increase in withdrawal, the assembly of nanoparticles was uniform. 3 (c) shows 50 nm PSL particles assembled on the gold electrode surface at high density, using the same conditions as for the 100 nm silica nanoparticles. 3 (d) shows 100 nm fluorescent silica particles assembled on composite 2D patterns, demonstrating the versatility of the damascene template. Inset is a fluorescence microscopic image of the assembled silica particles. FIG. 3 (e) shows an SEM image of a highly dense and organized single-walled carbon nanotube (SWNT) assembly achieved at an applied voltage of 2.5V while the draw rate is maintained at 5 mm / min. 3 (f) shows SEM micrographs of large scale assembled SWNTs showing uniformity.
4 (a) shows SEM micrographs of the damascene template after transfer and FIG. 4 (b) shows the transfer substrate with the transferred SWNTs. FIG. 4C shows an optical micrograph of highly organized SWNT arrays with metal electrodes on a PEN film. Inset figures are AFM images and SEM micrographs of transferred SWNTs with two metal electrodes. AFM (atomic force microscopy) profile indicates that there are no indentations created on the transfer substrate. 4 (d) shows IV characteristics for various channel lengths and fixed channel widths (2.4 μm). 4 (e) shows the change in resistance of the SWNT channel (2.4 μm wide and 30 μm long) as a function of the bending radius of the PEN substrate.
5 (a) shows a schematic of a conventional template used for the electrophoretic assembly. In this template, nanowire electrodes are connected to a micron scale electrode, which in turn is connected to a large metal pad, and a potential is applied through the large metal pad. A schematic of a damascene template is shown in FIG. 5 (b), where both micron scale electrodes and nanometer scale electrodes are connected to a metal sheet under an insulating layer. Corresponding equivalent resistor circuits are shown in both figures, where Rm is the resistance introduced due to the micron scale electrode and Rn is the resistance introduced due to the nanoscale electrode, while Rs is the resistance introduced due to the solution to be. In Fig. 5 (c), SEM micrographs of conventional nanoparticle assembly results obtained for the configuration shown in Fig. 5 (a) are shown. Nanoparticles were assembled only on micron scale electrodes and not on nanoscale electrodes connected to the micron scale electrodes.
6 (a) shows the electric field simulation results for various thicknesses of the electrode protruding from the insulating surface. As the electrode protrusion height increases, the non-uniformity of the electric field strength over the width of the electrode increases dramatically, resulting in inconsistent assembly across the electrode. In Fig. 6 (b), the electric field contour for the conventional template shown in Fig. 5 (a) is shown. Regardless of the thickness of the electrode, there is still a non-uniformity of electric field strength.
FIG. 7 (a) shows AFM and SEM images of damascene templates with metal electrodes protruding over the insulating surface by about 40 nm. 7 (b) shows the AFM morphology of the flexible PEN substrate after transfer. Concave structures similar to those of the template appear on the PEN substrate; The concave structures are about 40 nm deep.
8 shows SEM micrographs from above of damascene templates after assembly. The damascene templates shown were not treated with the OTS SAM layer. FIG. 8 (a) shows the nanoparticle assembly and FIG. 8 (b) shows the SWNT assembly. Nanoelements were not specifically assembled onto metal electrodes, but were also found on insulators.
9 shows contact angle measurements of OTS SAM coated metallic and insulating surfaces before and after treatment with a Pirana solution. 9 (a) and 9 (b) correspond to OTS SAM-coated SiO 2 surfaces (second insulating layer) before and after pyrana solution treatment, respectively. The contact angle remained the same, establishing the fact that the OTS SAM layer remained unchanged. 9 (c) and 9 (d) show the OTS SAM-coated gold surface before and after pyrana solution treatment, respectively. A flat wafer, with a 150 nm thick layer of gold sputtered onto the wafer, was used for these measurements, instead of the patterned substrate. After the piranha treatment, the contact angle drastically decreased, indicating that the OTS SAM layer was removed.
FIG. 10 shows SEM micrographs seen from above of the damascene template after SWNT assembly, for various applied potentials: FIG. 10 (a) 1.5V; 10 (b) 2V; Fig. 10 (c) 2.5V and Fig. 10 (d) 3V. The rest of the assembly parameters remained constant. As can be seen from the images, the assembly efficiency on the metal electrode increases as a function of the applied electric field, and above the threshold, the SWNTs begin to assemble everywhere including the insulator.
FIG. 11 shows the SEM micrographs seen from above of the damascene template after SWNT assembly, for various withdrawal rates: FIG. 11 (a) 3 mm / min; (B) 5 mm / min; (C) 10 mm / min, and FIG. 11 (d) 15 mm / min. The rest of the assembly parameters remained constant. As can be seen from the images, as the withdrawal speed increases, the efficiency of the assembly on the metal electrode decreases, indicating the effect of the removal moment acting on the SWNTs during withdrawal.
12 shows a plot of contact angle measurements of OTS SAM coated SiO 2 surfaces as a function of the number of assembly and transfer cycles. The slope of the linear fit, which indicates the firmness of the damascene template when withstanding the wear of multiple assemblies and transfer cycles, is ˜−0.18.
FIG. 13 shows the SEM micrographs seen from above of the damascene template after the transfer of SWNTs for various temperatures during transfer: FIG. 13 (a) 135 ° C .; 13 (b) 150 ° C .; And (c) 160 ° C. The rest of the transcription process parameters remained constant. As can be seen from the images, the transfer efficiency (absence of SWNTs on the metal electrode after the transfer) increases with increasing temperature, and ~ 100% transfer results in a flexible substrate (PEN) —the SWNTs are the flexible substrate (PEN). ) Is achieved at process temperatures higher than the Tg (155 ° C.).
14 shows a plot of resistance measured as a function of various bending radii. Inset shows the optical images of the experimental setup used to measure electrical characteristics at the desired bending radius.

본 발명은 나노엘리먼트들의 어셈블리 및 전사를 위한 포토그래피하게 평편한 다마신 템플레이트들을 제작하기 위한 방법들을 제공한다. 나노입자들 및 탄소 나노튜브들과 같은 나노엘리먼트들의 패터닝된 어셈블리들이 다마신 템플레이트 상에 생성될 수 있고, 리셉터 기판 상의 원하는 위치들에 전사될 수 있어, 패터닝된 나노엘리먼트들의 고밀도 및 우수한 균일성이 나온다. 연성 기판 상으로 어셈블링된 SWNT들 또는 다른 나노엘리먼트들의 전사는, 어떠한 중간 단계들도 없이 그리고 희생 필름들에 대한 필요 없이 수행될 수 있다. 본 발명의 다마신 템플레이트들은 재사용할 수 있고, 고속 어셈블리 및 전사 프로세스에서 사용될 수 있다. 부가하여, 본 발명의 다마신 템플레이트들은 다양한 타입들의 나노엘리먼트들과 호환 가능하다. 본 발명의 제품들 및 방법들은 연성 디바이스들, 예컨대 전기적 및 광학 디바이스들, 예컨대 디스플레이 디바이스들 및 스트레인 게이지들, 뿐만 아니라 바이오센서들 및 화학적 센서들의 고속 제조시 급격한 진보들을 제공할 수 있다.The present invention provides methods for fabricating photographically flat damascene templates for assembly and transfer of nanoelements. Patterned assemblies of nanoelements, such as nanoparticles and carbon nanotubes, can be created on damascene templates and transferred to desired locations on the receptor substrate, so that high density and good uniformity of the patterned nanoelements can be achieved. Comes out. Transfer of assembled SWNTs or other nanoelements onto a flexible substrate can be performed without any intermediate steps and without the need for sacrificial films. The damascene templates of the present invention are reusable and can be used in high speed assembly and transfer processes. In addition, the damascene templates of the present invention are compatible with various types of nanoelements. The products and methods of the present invention can provide rapid advances in high speed manufacturing of flexible devices such as electrical and optical devices such as display devices and strain gauges, as well as biosensors and chemical sensors.

다마신 템플레이트 제작 프로세스의 개략적인 예시가 도 1(a)에서 도시된다. 처음에, 금속성 층(예컨대, Au 또는 W)이 전기 절연 기판 상에 증착되고, 리소그래피가 수행되어, 나노엘리먼트 어셈블리를 위한 원하는 패턴이 생성된다. 후속하여, 금속성 층의 부분적 에칭이 수행되어, 마이크로미터 및/또는 나노미터 스케일의 치수들을 갖는 상승된 피처들이 형성된다. 상승된 피처들은 금속성 전도성 층의 나머지의 평면 위로 돌출된다. 절연 재료(예컨대, SiO2 또는 SiN4)의 두꺼운 층이 이들 패터닝된 구조물들 상에 블랭킷 증착된다. 그런 다음, 화학적 기계적 연마(CMP) 프로세스가 수행되어, 절연 재료가 본질적으로 상승된 금속 피처들의 상단 표면들과 동일평면이 될 때까지, 그리고 상승된 금속 피처들의 상단 표면들이 기판에 걸쳐 또는 기판의 일부분에 걸쳐 서로 동일평면이 될 때까지, 절연 재료가 제거된다.A schematic illustration of the damascene template fabrication process is shown in FIG. 1 (a). Initially, a metallic layer (eg Au or W) is deposited on the electrically insulating substrate and lithography is performed to produce the desired pattern for the nanoelement assembly. Subsequently, partial etching of the metallic layer is performed to form raised features with dimensions on the micrometer and / or nanometer scales. The raised features protrude above the rest of the plane of the metallic conductive layer. A thick layer of insulating material (eg, SiO 2 or SiN 4 ) is blanket deposited on these patterned structures. Then, a chemical mechanical polishing (CMP) process is performed, until the insulating material is essentially coplanar with the top surfaces of the raised metal features, and the top surfaces of the raised metal features are over or over the substrate. The insulating material is removed until it is coplanar with each other over the portion.

따라서, 결과적 다마신 템플레이트는 절연체(제2 절연 층) 밑에 전도성 필름에 의해 연결된 나노/마이크로 피처들을 갖고, 이는, 전체 기판, 또는 기판의 원하는 구역 상의 마이크로/나노 구조물들 전부가 전기영동 어셈블리 동안 동일한 전위를 갖는 것을 가능케 한다. 바람직한 재료들은, 금속성 층의 경우 금이고, 절연 층의 경우 PECVD-증착된 실리콘 이산화물이다.Thus, the resulting damascene template has nano / micro features connected by a conductive film under the insulator (second insulating layer), such that the entire substrate, or all of the micro / nano structures on the desired area of the substrate, are the same during the electrophoretic assembly. It is possible to have a potential. Preferred materials are gold for metallic layers and PECVD-deposited silicon dioxide for insulating layers.

도 1(d)은 본 발명의 다마신 템플레이트 실시예의 단면도를 나타낸다. 기판(10)은 실리콘 또는 폴리머와 같은 전기 절연 재료의 베이스 층이다. 기판은 본질적으로, 적어도 하나의 표면 상에서 평면이거나, 또는 전체적으로 평면이고, 몇몇 실시예들에서 실질상 경성이지만, 다른 실시예들에서 연성이고 원하는 형상에 일치하도록 굽혀질 수 있다. 기판은 특정 애플리케이션에 요구되는 임의의 사이즈 또는 형상을 가질 수 있지만, 일반적으로 약 1㎛ 내지 약 10㎛, 또는 약 100㎛ 또는 그 미만, 또는 약 1000㎛ 또는 그 미만의 두께를 갖고, 약 0.005㎟ 또는 그 초과, 최대 수 ㎠의 표면적을 평면 표면 상에 갖는다. 기판은, 실리콘, 실리콘 이산화물, 에폭시들 및 액정 폴리머들을 포함한 유기 폴리머들, 또는 SU-8과 같은 포토레지스트 재료를 포함하는 전기 절연 재료들로부터 제작될 수 있다. 제1 절연 층(15)은, 기판의 표면 상에 형성되도록 증착 또는 유도되는 절연 재료(예컨대, SiO2, SiN4, 또는 폴리머)의 층이고, 상기 표면 상에 전도성 층이 증착될 것이고, 나노엘리먼트들이 어셈블링될 것이다. 제1 절연 층의 두께는 예컨대, 약 10㎚ 내지 약 10㎛, 약 20㎚ 내지 약 1㎛, 또는 약 30㎚ 내지 약 500㎚, 또는 약 5㎚ 내지 약 500㎚, 또는 약 40㎚ 내지 약 250㎚, 또는 약 50㎚ 내지 약 100㎚의 범위에 있다. 제1 절연 층은 일반적으로 구조가 평면이고, 전체 기판 층 또는 기판 층의 일부분에 걸쳐 연장된다. 제1 접착 층은 전기영동 어셈블리 동안 전도성 층으로부터 기판으로의 누전을 막는다. 접착 층(20)은 제1 절연 층 상에 증착되는 선택 층이다. 접착 층은 제1 절연 층에의 전도성 층의 개선된 접착성을 제공하고, 그래서 전기영동 어셈블리 동안 전압이 전도성 층에 인가될 때 전도성 층은 제자리에 유지된다. 접착 층을 위한 적절한 재료들은 크롬, 티타늄, 티타늄 이산화물, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐, 그리고 이들의 결합들을 포함한다. 접착 층의 두께는 예컨대 약 3㎚ 내지 약 50㎚일 수 있다. 전도성 층(30)은 접착 층(존재한다면) 또는 제1 절연 층(접착 층이 없는 실시예들에서) 상에 증착된 전도성 금속 층이다. 전도성 층을 위한 적절한 재료들은, 금, 은, 텅스텐, 알루미늄, 티타늄 루테늄, 구리, 및 이들의 결합들 또는 합금들과 같은 금속들을 포함한다. 전도층 성은 두 개의 일부분들: (ⅰ) 평면 베이스 층(약 50㎚ 내지 약 100㎛의 두께), 그리고 (ⅱ) 상기 베이스 층의 평면 위로 연장되고(예컨대, 높이가 약 10㎚ 내지 약 10㎛), 전도성 층의 베이스 층을 통해 서로 전기적 연속성을 갖는 복수의 상승된 피처들(40)을 갖는다. 제2 절연 층(50)은 처음에, 상승된 피처들을 포함한 전체 전도성 층에 걸쳐 증착되고, 그런 다음 화학적 기계적 연마에 의해 평탄화되어, 상승된 피처들 및 제2 절연 층의 상부의 노출된 표면들이 동일평면이 되게 한다. 제2 절연 층의 두께는 예컨대 약 10㎚ 내지 약 10㎛일 수 있고, 일반적으로 상승된 금속 피처들의 높이와 대략 동일하다. 몇몇 실시예들에서, 제2 절연 층 및 상승된 피처들의 두께는 +/- 1㎛, 100㎚, 10㎚, 또는 심지어 5㎚ 또는 2㎚ 내에서 동일하다. 제2 절연 층은 상승된 피처들 사이의 공간들을 채우고, 전기영동 어셈블리 동안 나노엘리먼트들의 어셈블리를 막는 그러한 구역들에 전기 절연을 제공한다. 제2 절연 층을 위한 적절한 재료들은, SiO2, SiN4, Al2O3, 유기 폴리머들, 및 이들의 결합들을 포함한다. 절연된 구역들에서 나노엘리먼트 어셈블리를 추가로 막기 위하여, 그러한 구역들은 바람직하게 소수성 코팅부(60)로 코팅된다. 소수성 코팅부는 바람직하게, 알킬 실란(상기 재료가 제2 절연 층에서 사용된다면, SiO2에 공유결합으로 본딩됨)의 SAM(self-assembled monolayer)이다. 실란은 예컨대, octadecyltrichlorosilane일 수 있거나, 또는 길이가 약 8-24개 탄소들의 알킬 체인을 갖는 유사 실란일 수 있다. 두께가 1개 분자를 또한 초과할 수 있더라도, 소수성 코팅부의 바람직한 두께는 1개 분자이다. 소수성 코팅부의 목적은, 제2 절연 층의 노출된 표면 상에 나노엘리먼트들의 어셈블리를 막는 것이고; 이와 같이, 상기 소수성 코팅부는, 제2 절연 층의 노출된 표면이 소수성이 되게 하고, 제2 절연 층에 선별적으로 본딩되고 바람직하게 전도 층의 노출된 표면 ― 여기서 나노엘리먼트들이 어셈블링될 것임 ― 에는 본딩되지 않는 것만이 필요하다. 소수성 코팅부는, 90°내지 110°, 바람직하게 약 100°의 접촉각을 갖는다. 대조적으로, 노출된 금속 전도성 층 표면은 15°내지 21°, 바람직하게 약 18°의 접촉각을 갖는다.Figure 1 (d) shows a cross-sectional view of a damascene template embodiment of the present invention. Substrate 10 is a base layer of an electrically insulating material such as silicon or polymer. The substrate is essentially planar, or generally planar, on at least one surface, and in some embodiments is substantially rigid, but in other embodiments may be flexible and bent to conform to the desired shape. The substrate may have any size or shape desired for a particular application, but generally has a thickness of about 1 μm to about 10 μm, or about 100 μm or less, or about 1000 μm or less, and about 0.005 mm 2 Or more, having a surface area of up to several cm 2 on the planar surface. The substrate can be made from organic insulating materials including silicon, silicon dioxide, epoxys and organic polymers including liquid crystal polymers, or photoresist material such as SU-8. The first insulating layer 15 is a layer of insulating material (eg, SiO 2 , SiN 4 , or polymer) that is deposited or induced to form on the surface of the substrate, and a conductive layer will be deposited on the surface and the nano The elements will be assembled. The thickness of the first insulating layer is, for example, about 10 nm to about 10 μm, about 20 nm to about 1 μm, or about 30 nm to about 500 nm, or about 5 nm to about 500 nm, or about 40 nm to about 250 Nm, or about 50 nm to about 100 nm. The first insulating layer is generally planar in structure and extends over the entire substrate layer or a portion of the substrate layer. The first adhesive layer prevents short circuits from the conductive layer to the substrate during the electrophoretic assembly. The adhesive layer 20 is an optional layer deposited on the first insulating layer. The adhesive layer provides improved adhesion of the conductive layer to the first insulating layer, so that the conductive layer remains in place when voltage is applied to the conductive layer during the electrophoretic assembly. Suitable materials for the adhesive layer include chromium, titanium, titanium dioxide, titanium nitride, tantalum, tantalum nitride, tungsten, and combinations thereof. The thickness of the adhesive layer can be, for example, about 3 nm to about 50 nm. Conductive layer 30 is a conductive metal layer deposited on an adhesive layer (if present) or on a first insulating layer (in embodiments without adhesive layer). Suitable materials for the conductive layer include metals such as gold, silver, tungsten, aluminum, titanium ruthenium, copper, and combinations or alloys thereof. The conductive layer properties are of two parts: (i) a planar base layer (thickness of about 50 nm to about 100 μm), and (ii) extending above the plane of the base layer (eg, from about 10 nm to about 10 μm in height). ), A plurality of raised features 40 having electrical continuity with each other through the base layer of the conductive layer. The second insulating layer 50 is initially deposited over the entire conductive layer, including raised features, and then planarized by chemical mechanical polishing, so that the exposed surfaces of the raised features and the top of the second insulating layer Make it coplanar. The thickness of the second insulating layer can be, for example, about 10 nm to about 10 μm, and is generally approximately equal to the height of the raised metal features. In some embodiments, the thickness of the second insulating layer and the raised features is the same within +/− 1 μm, 100 nm, 10 nm, or even 5 nm or 2 nm. The second insulating layer fills the spaces between the raised features and provides electrical insulation to those areas that block the assembly of nanoelements during the electrophoretic assembly. Suitable materials for the second insulating layer include SiO 2 , SiN 4 , Al 2 O 3 , organic polymers, and combinations thereof. In order to further block the nanoelement assembly in the insulated zones, such zones are preferably coated with a hydrophobic coating 60. The hydrophobic coating is preferably a self-assembled monolayer (SAM) of alkyl silane (covalently bonded to SiO 2 if the material is used in the second insulating layer). The silane may be, for example, octadecyltrichlorosilane, or may be a similar silane having an alkyl chain of about 8-24 carbons in length. Although the thickness may also exceed one molecule, the preferred thickness of the hydrophobic coating is one molecule. The purpose of the hydrophobic coating is to prevent the assembly of nanoelements on the exposed surface of the second insulating layer; As such, the hydrophobic coating makes the exposed surface of the second insulating layer hydrophobic, selectively bonds to the second insulating layer and preferably exposes the exposed surface of the conductive layer, wherein the nanoelements will be assembled. Need only be unbonded. The hydrophobic coating has a contact angle of 90 ° to 110 °, preferably about 100 °. In contrast, the exposed metal conductive layer surface has a contact angle of 15 ° to 21 °, preferably about 18 °.

본 발명의 다마신 템플레이트를 제조하기 위한 제작 기술들은 당업자에게 알려져 있다. 마이크로패터닝 및 나노패터닝과 같은 그러한 기술들은 e-빔 리소그래피, 포토리소그래피, 및 나노-임프린트 리소그래피에 의해 수행될 수 있다. 금속들의 증착은 스퍼터링, 화학적 기상 증착, 또는 물리적 기상 증착에 의해 수행될 수 있다. 폴리머들 및 레지스트들의 증착은 스핀 코팅에 의해 수행될 수 있다. 제2 절연 층으로서 SiO2는, 플라즈마 강화 화학적 기상 증착(PECVD)에 의해 증착될 수 있다. 제2 절연 층 및 금속 전도성 층의 에칭은 이온 밀링(ion milling), ICP(ion-coupled plasma) 및 RIE(reactive ion etching)에 의해 이루어질 수 있다. 금속 전도성 층의 상승된 피처들의 이차원 패턴, 그리고 대응하게, 어셈블링된 나노엘리먼트들의 패턴은, 직선이거나, 곡선이거나, 또는 교차하는 선형 피처들뿐만 아니라 원형들, 삼각형들, 직사각형들, 또는 도트들과 같은 기하학적 형상들을 포함하는, 리소그래픽 기술들을 이용하여 구축될 수 있는 임의의 패턴일 수 있다. 상승된 피처들은 약 10㎚ 내지 약 100㎛의 범위의 폭, 그리고 약 10㎚ 내지 수 ㎝(예컨대, 웨이퍼의 전체 지름)의 길이를 가질 수 있다.Fabrication techniques for making the damascene template of the present invention are known to those skilled in the art. Such techniques such as micropatterning and nanopatterning can be performed by e-beam lithography, photolithography, and nano-imprint lithography. Deposition of metals may be performed by sputtering, chemical vapor deposition, or physical vapor deposition. Deposition of polymers and resists can be performed by spin coating. SiO 2 as the second insulating layer may be deposited by plasma enhanced chemical vapor deposition (PECVD). The etching of the second insulating layer and the metal conductive layer may be accomplished by ion milling, ion-coupled plasma (ICP) and reactive ion etching (RIE). The two-dimensional pattern of raised features of the metal conductive layer, and correspondingly, the pattern of assembled nanoelements, may be circles, triangles, rectangles, or dots as well as straight, curved, or intersecting linear features. It can be any pattern that can be built using lithographic techniques, including geometric shapes such as. The raised features may have a width in the range of about 10 nm to about 100 μm and a length of about 10 nm to several centimeters (eg, the entire diameter of the wafer).

다마신 템플레이트 포토그래피는 어셈블리 및 전사 프로세스들의 효율성 및 수율에 상당한 영향을 끼친다. 이상적으로, 최소 변동을 갖고 그리고 균일한 어셈블리(도 6을 보라)를 용이하게 하는, 전극들의 에지로부터 중심으로 균일한 전기장을 제공하는 평편한 포토그래피가 사용된다. 도 1(c)은 금속과 절연체 사이의 다양한 레벨 차이들(디싱 양)에 대한 시뮬레이팅된 전기장 강도들의 플롯을 나타낸다. 디싱 양이 증가함에 따라, 전극들의 에지로부터 중심으로 전기장의 비-균일성이 또한 증가함이 명백하다. 부가하여, 평편하지 않은 포토그래피는 균일하지 않은 전사를 초래할 수 있어, 전사 기판 표면 상에 오목부들이 생성된다(도 7을 보라). 평편한 포토그래피를 달성하기 위해, CMP 프로세스의 엔드 포인트 검출이 정밀할 필요가 있다 [20]. 예컨대, 연관된 재료 제거율에 기초하여 CMP에 요구되는 시간 기간을 결정함으로써, 충분히 정밀한 제어가 달성될 수 있다. 평편한 포토그래피를 초래하는 CMP 이후 다마신 템플레이트의 평면도 및 단면도가 도 1(a)에 도시된다. 삽도들로서 도시된 고해상도 SEM 이미지들과 함께, 3인치 다마신 템플레이트의 광학 이미지가 도 1(b)에 도시된다.Damasin template photography has a significant impact on the efficiency and yield of assembly and transfer processes. Ideally, flat photography is used that provides a uniform electric field centered from the edge of the electrodes, with minimal variation and facilitating a uniform assembly (see FIG. 6). 1 (c) shows a plot of simulated electric field intensities for various level differences (discing amount) between metal and insulator. As the amount of dishing increases, it is evident that the non-uniformity of the electric field from the edge of the electrodes also increases. In addition, non-flat photography can result in non-uniform transfer, resulting in recesses on the transfer substrate surface (see FIG. 7). In order to achieve flat photography, the endpoint detection of the CMP process needs to be precise [20]. For example, by determining the time period required for the CMP based on the associated material removal rate, sufficiently precise control can be achieved. A plan view and a cross-sectional view of the damascene template after CMP resulting in flat photography is shown in FIG. 1 (a). Along with the high resolution SEM images shown as insets, an optical image of a 3 inch damascene template is shown in FIG. 1 (b).

도 1(c)로부터, 절연체 및 전극에 가까운 전기장 강도들이 동일한 크기 정도를 가짐이 명백하다. 부가하여, 피라나 용액(H2SO4 및 H2O2의 혼합물을 포함한 용액)을 이용한 세정과 같은 임의의 유기 오염 제거 프로세스는 금속의 표면 에너지 및 절연체의 표면 에너지를 증가시킬 수 있다. 전기영동 어셈블리 프로세스 동안, 높은 표면 에너지를 갖는 SiO2와 접합된 SiO2 표면 근처의 실질상 전기장은, 심지어 원해지지 않는 SiO2 표면 상으로 나노엘리먼트 어셈블리를 초래할 수 있다(도 8을 보라).From Fig. 1 (c) it is clear that the electric field strengths close to the insulator and the electrode have about the same magnitude. In addition, any organic decontamination process, such as cleaning with a piranha solution (solution comprising a mixture of H 2 SO 4 and H 2 O 2 ), can increase the surface energy of the metal and the surface energy of the insulator. During the electrophoretic assembly process, the substantial electric field near the SiO 2 surface bonded with SiO 2 with high surface energy can result in nanoelement assembly onto the even unwanted SiO 2 surface (see FIG. 8).

특정하게 금 전극 표면 상에 나노엘리먼트들을 어셈블링하기 위해, SiO2 표면 근처의 전기장 강도 및 그 표면 에너지가 감소되어야 한다. 더 낮은 전압의 인가를 통해 전기장 강도를 감소시키는 것은, 금 전극 상에 나노엘리먼트들의 어셈블리에 심하게 영향을 끼치는, 금 표면 근처의 전기장을 또한 감소시킬 것이다. 대안적으로, 전극의 전기장에 영향을 끼치는 것 없이 SiO2의 표면 에너지가 감소된다면, 어셈블리는 특정하게 금 전극들 상에서 달성될 수 있다. SiO2 표면의 표면 에너지를 상당히 감소시키기 위해, SAM(self-assembled monolayer)들이 사용될 수 있다. SiO2 제2 절연 층의 노출된 표면들을 코팅하기 위해 SAM을 준비하기 위한 바람직한 재료는 OTS(octadecyltrichlorosilane)이고; OTS는, 상승된 금 피처들의 표면 에너지에 영향을 끼치는 것 없이, SiO2 층의 표면 에너지를 수정하기 위해 사용될 수 있다. 본질적으로 OTS로 구성된 SAM의 적용은, SiO2의 접촉각을 10° 미만의 초기 값으로부터 100°으로 증가시켰다. SiO2 표면 상의 OTS SAM 층을 방해하는 것 없이, 금으로부터 물리적으로 부착된 OTS SAM 층을 선별적으로 제거하기 위해, 후 처리 프로세스가 개발되었다(도 9를 보라).In particular, in order to assemble the nanoelements on the gold electrode surface, the electric field strength and its surface energy near the SiO 2 surface must be reduced. Reducing the electric field strength through the application of a lower voltage will also reduce the electric field near the gold surface, which severely affects the assembly of nanoelements on the gold electrode. Alternatively, the assembly can be achieved specifically on gold electrodes if the surface energy of SiO 2 is reduced without affecting the electric field of the electrode. To significantly reduce the surface energy of the SiO 2 surface, self-assembled monolayers (SAMs) can be used. A preferred material for preparing SAM for coating the exposed surfaces of the SiO 2 second insulating layer is octadecyltrichlorosilane (OTS); OTS can be used to modify the surface energy of the SiO 2 layer without affecting the surface energy of raised gold features. Application of a SAM consisting essentially of OTS increased the contact angle of SiO 2 from an initial value of less than 10 ° to 100 °. A post treatment process was developed to selectively remove the physically attached OTS SAM layer from gold without disturbing the OTS SAM layer on the SiO 2 surface (see FIG. 9).

도 2는 본 발명의 다마신 템플레이트를 이용한 어셈블리 및 전사 프로세스의 예시를 나타낸다. 나노엘리먼트들의 직접 어셈블리를 달성하기 위해 전기영동이 사용되는 동시에, 어셈블링된 나노엘리먼트들을 연성 기판의 표면 상으로 전사하기 위해 전사 프린팅 방법이 사용된다. 표면-수정된 템플레이트가, 균일하게 분산된 나노엘리먼트들을 포함한 서스펜션 안에 담긴다. 용액의 특징들(예컨대, 수용성 서스펜션의 pH)은 나노엘리먼트들이 전하(네거티브 또는 포지티브)를 갖도록 조정된다. DC 전압이 다마신 템플레이트(나노엘리먼트들 상의 전하에 반대 극성을 가짐)와, 카운터 전극으로서 동작하는 기본적인 금 템플레이트(다마신 템플레이트의 극성과 반대의 극성을 가짐) 사이에 인가된다. 예컨대, 알칼리 pH는 나노엘리먼트들이 네거티브로 하전되도록 할 수 있고, 다마신 템플레이트는 포지티브로 하전될 수 있으며, 카운터 전극은 네거티브로 하전될 수 있다. 전압은 짧은 기간 동안, 통상적으로 1분 미만으로(예컨대, 20초 시간 기간 동안) 인가된다. 하전된 나노엘리먼트들은 전극 표면 상에 선별적으로 어셈블링되고, 절연체 상에는 어셈블링되지 않는다. 여전히 인가되고 있는 전위를 이용하여, 어셈블리 이후, 템플레이트 및 카운터 전극은 일정 속도로 서스펜션으로부터 인출된다. 인출 동안 전위가 인가되게 하는 것이 중요한데, 그 이유는 전위가 인가되지 않는다면 어셈블링된 나노입자들에 대한 유체역학적 드래그가 상기 어셈블링된 나노입자들을 제거할 만큼 충분히 강력하기 때문이다 [21]. 나노입자들 어셈블리에 대한 통상적인 어셈블리 결과들이 도 3(b)-도 3(d)에서 도시된다.2 shows an example of an assembly and transfer process using the damascene template of the present invention. Electrophoresis is used to achieve direct assembly of the nanoelements, while a transfer printing method is used to transfer the assembled nanoelements onto the surface of the flexible substrate. The surface-modified template is enclosed in a suspension containing evenly distributed nanoelements. The characteristics of the solution (eg the pH of the water soluble suspension) are adjusted so that the nanoelements have a charge (negative or positive). A DC voltage is applied between the damascene template (having the opposite polarity to the charge on the nanoelements) and the basic gold template acting as the counter electrode (having the opposite polarity to that of the damascene template). For example, the alkaline pH may cause the nanoelements to be negatively charged, the damascene template may be positively charged, and the counter electrode may be negatively charged. The voltage is applied for a short period of time, typically less than one minute (eg, for a 20 second time period). Charged nanoelements are selectively assembled on the electrode surface and are not assembled on the insulator. With the potential still applied, after assembly, the template and counter electrode are withdrawn from the suspension at a constant rate. It is important to allow dislocations to be applied during withdrawal because, if no dislocations are applied, the hydrodynamic drag on the assembled nanoparticles is strong enough to remove the assembled nanoparticles [21]. Typical assembly results for nanoparticle assembly are shown in FIGS. 3 (b)-3 (d).

나노엘리먼트들 상에 전하가 주어진 경우, 템플레이트와 카운터 전극 사이에 인가된 전압은 나노엘리먼트들의 어셈블리 효율성을 상당히 지배한다(도 10을 보라). 저전압들의 경우, 전극 에지들에서의 전기장 강도가 나노엘리먼트들을 끌어들이고 어셈블링할 만큼 충분히 강력한 반면에, 중심에서는 그렇지 않으며 따라서 어셈블리가 발생하지 않는다. 또한, 인출 속도가 어셈블리 효율성에 영향을 끼친다(도 11을 보라). 도 3(a)에 도시된 바와 같이, 2V의 전위가 인가된 경우, 100㎚ 실리카 나노입자들(NH4OH의 부가에 의해 조정된 pH 10.8의 탈이온화된 물에서 부유됨)은 금 와이어들의 에지들 상에만 어셈블링되었다. 이들 조건들 하에서, 극도로 낮은 인출 속도(1㎜/분)가 사용될 수 있고, 그래서 입자들에 대한 동적 드래그 힘은 사소하다. 이는, 도 1(c)에 도시된 3D 유한 볼륨 모델링 소프트웨어(Flow 3D)에 의해 시뮬레이팅된 전기장 윤곽들에 의해 확인된다.Given the charge on the nanoelements, the voltage applied between the template and the counter electrode dominates the assembly efficiency of the nanoelements (see FIG. 10). For low voltages, the electric field strength at the electrode edges is strong enough to attract and assemble nanoelements, while not at the center and thus no assembly occurs. Also, the withdrawal speed affects assembly efficiency (see FIG. 11). As shown in FIG. 3 (a), when a potential of 2 V was applied, 100 nm silica nanoparticles (suspended in deionized water at pH 10.8 adjusted by the addition of NH 4 OH) were separated from the gold wires. Assembled only on the edges. Under these conditions, an extremely low draw rate (1 mm / min) can be used, so the dynamic drag force on the particles is minor. This is confirmed by the electric field contours simulated by the 3D finite volume modeling software (Flow 3D) shown in FIG.

도 3(b)에 도시된 바와 같이, 인가된 전위가 2.5V까지 증가되었을 때, 심지어 5㎜/분 인출 속도에서도, 100㎚ 실리카 입자들은 다마신 템플레이트에서 전극들에 걸친 구역들 전부에서 어셈블링되었다. (ⅰ) 실리카 나노입자들을 복합적 이차원 패턴들 상으로(도 3(d)), (ⅱ) 50㎚ PSL(polystyrene-latex) 입자들(도 3(c)), 그리고 (ⅲ) SWNT(도 3(e), 도 3(f))의 고도로 조직화된 밀도의 어셈블리들을 어셈블링함으로써, 어셈블리 프로세스의 효능 및 재료 호환성이 증명되었다. 많은 애플리케이션들에 대해, 랜덤 네트워크들 대신에, 고도로 정렬된 SWNT들이 바람직한데, 그 이유는 정렬된 SWNT들이 삼투 전사 경로들을 막고, 더 많은 표면적 중첩으로 인해 튜브들 사이에 최소 접합 저항을 초래하기 때문이다 [22-24]. 어셈블링된 SWNT들의 정렬은, 템플레이트 인출의 방향 및 속도에 따라 좌우된다. 증가된 어셈블리 프로세스 시간과 상반되게, 더 낮은 인출 속도가 더 우수한 정렬을 유도한다.As shown in FIG. 3 (b), when the applied potential is increased to 2.5 V, even at 5 mm / min pull out rate, 100 nm silica particles assemble in all of the regions across the electrodes in the damascene template. It became. (Iii) silica nanoparticles onto complex two-dimensional patterns (FIG. 3 (d)), (ii) 50 nm polystyrene-latex (PSL) particles (FIG. 3 (c)), and (iii) SWNT (FIG. 3). (e) By assembling the highly organized densities of the assembly of Figure 3 (f), the efficacy and material compatibility of the assembly process was demonstrated. For many applications, instead of random networks, highly ordered SWNTs are desirable because the ordered SWNTs block osmotic transfer paths and result in minimal junction resistance between tubes due to more surface area overlap. [22-24]. The alignment of the assembled SWNTs depends on the direction and speed of template withdrawal. Contrary to the increased assembly process time, lower draw rates lead to better alignment.

나노엘리먼트들을 어셈블링하기 위한 다마신 템플레이트들은 나노스케일 및 마이크론 스케일 기하구조들 둘 다를 포함할 수 있고, 전기영동을 사용하여, 직접 어셈블리를 유도할 수 있다. 즉, 나노스케일 및 마이크론 스케일 전극들이 절연체 상에서 패터닝될 수 있어, 나노스케일 금속 전극들은 마이크론 스케일 상대들에 연결되고, 그런 다음 상기 마이크론 스케일 상대들은 (도 5(a)에 도시된 바와 같은) 대형 금속 패드에 연결된다. 이전의 템플레이트 설계들을 이용한 어셈블리 동안, 전위가 대형 패드에 인가될 때, 나노스케일 피처들의 증가된 저항성으로 인해 나노와이어들의 길이에 걸쳐 커다란 전위 강하가 존재한다. 이러한 전위 강하는 어셈블리 결과들에 대해 상당한 영향을 끼치고, 템플레이트의 다양한 일부분들 상에 균일하지 않은 어셈블리를 산출할 수 있다. 통상적인 결과가 도 5(c)에 도시되며, 여기서 나노입자 어셈블리는 마이크론 스케일 전극들 상에서만 발생하고, 상기 마이크론 스케일 전극들에 연결된 나노스케일 전극들 상에서는 발생하지 않는다. 그러나, 본 발명의 다마신 템플레이트들을 이용하여, 나노스케일 및 마이크론 스케일 전극들 전부가 절연체 밑에 금속 시트에 연결되기 때문에(도 5(b)), 나노엘리먼트 어셈블리 동안 전위가 금속 시트에 인가될 때 마이크론 스케일 전극과 나노스케일 전극 사이에 전기 전위의 무시할만한 변동이 존재한다. 종래의 템플레이트뿐만 아니라 상기 다마신 템플레이트 둘 다에 대해 대등한 저항기 회로들이 도시된다.The damascene templates for assembling nanoelements can include both nanoscale and micron scale geometries and can use electrophoresis to induce direct assembly. That is, nanoscale and micron scale electrodes can be patterned on an insulator such that the nanoscale metal electrodes are connected to micron scale counterparts, and then the micron scale counterparts are large metal (as shown in FIG. 5 (a)). Is connected to the pad. During assembly using previous template designs, when a potential is applied to a large pad, there is a large potential drop across the length of the nanowires due to the increased resistance of the nanoscale features. This potential drop can have a significant impact on assembly results and can result in non-uniform assembly on various portions of the template. A typical result is shown in FIG. 5 (c) where the nanoparticle assembly occurs only on micron scale electrodes and not on nanoscale electrodes connected to the micron scale electrodes. However, using the damascene templates of the present invention, because all of the nanoscale and micron scale electrodes are connected to the metal sheet under the insulator (FIG. 5 (b)), when the potential is applied to the metal sheet during the nanoelement assembly, the micron There is a negligible variation in electrical potential between the scale electrode and the nanoscale electrode. Comparable resistor circuits are shown for both the conventional template as well as the damascene template.

다양한 템플레이트 치수들에 대해 전기장 윤곽들을 시뮬레이팅하기 위해 Flow Science, Inc.으로부터의 Flow 3D 소프트웨어(v.10)가 사용되었다. 입력 파라미터들은: (ⅰ) 인가된 전압 2.5V, (ⅱ) 전도율, (ⅲ) pH 10.8, (ⅳ) 절연체 두께 150㎚, (ⅴ) 절연체 및 용액에 대한 유전상수들(각각, 4 및 80), 및 (ⅵ) 1 마이크론 미만의 거리 및 1 마이크론 초과의 거리 각각에 대한 메쉬 사이즈 5㎚ 및 100㎚였다. 유효 전기장 윤곽들이 표면으로부터 25㎚의 거리에서 생성되었다. 도 6(a)에는, 다마신 템플레이트들의 다양한 평편하지 않은 포토그래피들에 대한 전기장 시뮬레이션 결과들이 도시된다. 포토그래피들이 평편해짐에 따라, 금속 전극에 걸친 전기장 강도의 비-균일성이 감소한다. 도 6(b)에는 종래의 템플레이트에 대한 시뮬레이팅된 결과가 도시되고, 여기서 나노스케일 전극은 밑에 금속 전극에 연결되지 않는다. 형태 및 포토그래피 변동으로 인해, 전극에 걸친 전기장의 비-균일성이 매우 뚜렷하고, 이는 전극의 에지들에서만 어셈블리를 유도할 수 있다.Flow 3D software (v.10) from Flow Science, Inc. was used to simulate electric field contours for various template dimensions. The input parameters are: (i) applied voltage 2.5V, (ii) conductivity, (iii) pH 10.8, (iii) insulator thickness 150 nm, (iii) dielectric constants for insulator and solution (4 and 80, respectively) And (iii) mesh sizes 5 nm and 100 nm for distances less than 1 micron and distances greater than 1 micron, respectively. Effective field contours were generated at a distance of 25 nm from the surface. In FIG. 6 (a), the electric field simulation results for various non-flat photography of damascene templates are shown. As the photos flatten, the non-uniformity of the electric field strength across the metal electrode decreases. 6 (b) shows simulated results for a conventional template, where the nanoscale electrode is not connected to the underlying metal electrode. Due to morphology and photography variations, the non-uniformity of the electric field across the electrode is very pronounced, which can lead to assembly only at the edges of the electrode.

그런 다음, 어셈블링된 나노엘리먼트들은, 나노임프린트 툴을 이용하여, 연성 폴리머 기판들(예컨대, PEN, PC) 상으로 전사되었다. 전사 프린팅 프로세스의 전사 효율성은, 대상 (나노엘리먼트들)/템플레이트(ST)와 나노엘리먼트/수용자(SR) 사이의 차분 접착력에 의해 주로 결정된다. 나노엘리먼트와 템플레이트 사이의 접착력, 즉 FST가 나노엘리먼트와 수용자 사이의 접착력, 즉 FSR보다 더 작으면, 나노엘리먼트들은 수용 표면 상으로 전사될 것이다. 그 반대라면, 나노엘리먼트들은 전사 프로세스 이후 템플레이트 표면 상에 머무를 것이다 [18]. 전사 동안, SiO2 층 상의 OTS SAM 소수성 코팅부는, 다마신 템플레이트가 전사 동안 연성 기판으로부터 분리될 때 마찰방지(anti-stiction) 층의 부가적인 역할을 한다. 이러한 전사 프로세스는 OTS 층에 크게 영향을 끼치지 않으며, 따라서 SiO2의 표면 에너지에 크게 영향을 끼치지 않고, 이는, 수백 주기들 동안의 부가적인 표면 수정 없이, 어셈블리-전사 주기 동안 다마신 템플레이트가 재사용되는 것을 가능케 한다(도 12를 보라). 또한, 스트라이핑, 패터닝, 또는 희생 층 제거/증착과 같은 부가적인 프로세스들이 필요하지 않다.The assembled nanoelements were then transferred onto flexible polymer substrates (eg, PEN, PC) using a nanoimprint tool. The transfer efficiency of the transfer printing process is mainly determined by the differential adhesion between the subject (nanoelements) / template (ST) and the nanoelement / receptor (SR). If the adhesion between the nanoelement and the template, i.e., FST, is smaller than the adhesion between the nanoelement and the receiver, i.e., FSR, the nanoelements will be transferred onto the receiving surface. On the contrary, the nanoelements will stay on the template surface after the transfer process [18]. During the transfer, the OTS SAM hydrophobic coating on the SiO 2 layer plays an additional role of the anti-stiction layer when the damascene template is separated from the flexible substrate during the transfer. This transfer process does not significantly affect the OTS layer, and thus does not significantly affect the surface energy of SiO 2 , which means that the damascene template can be removed during the assembly-transfer cycle without additional surface modification for hundreds of cycles. Enable to be reused (see Figure 12). In addition, no additional processes such as striping, patterning, or sacrificial layer removal / deposition are needed.

일반적으로, 제2 절연 층을 코팅하는데 사용된 폴리머 필름들의 접촉각은 ~ 70°이고, 이는 소수성이고 그에 따라 낮은 표면 에너지에 매우 가깝다. 어셈블링된 나노엘리먼트들과 폴리머 필름 사이의 접착(FST)을 개선시키기 위하여, 전사 프린팅 프로세스가 수행되기 이전, 유도성으로 커플링된 플라즈마섬(plasmatherm)에서 산소 플라즈마를 이용하여, 폴리머 필름이 전처리되었다. 이러한 프로시저는 폴리머 표면 상에 수산화 그룹(hydroxide group)들의 생성을 초래하여, 이로써 폴리머 필름의 표면 에너지가 증가한다 [25][26]. 표면 처리 이후, 폴리머 필름의 접촉각은 5°미만인 것으로 발견되었다. 본 발명의 전사 프린팅 프로세스 동안, 약 160℃의 프로세스 온도가 유지되었고, 동시에 170 psi의 압력이 사용되었다. 이러한 온도는 폴리머 필름의 유리 전이 온도보다 살짝 더 높고(PET의 경우 155℃, PC의 경우 150℃), 어셈블링된 나노엘리먼트들을 에워쌀 것이 요구되며, 그래서 전체 전사가 달성될 수 있다 [19](도 13을 보라). 이들 전사된 SWNT들의 전기적 특징들을 측정하기 위해, 금속 전극들은 표준 마이크로제작 프로세스들에 의해 제작되었다. 도 4(c)는 채널 길이의 함수로서 PEN 필름 상에 전사된 SWNT들(2.4㎛ 채널 폭)의 Ⅰ-Ⅴ 측정을 나타낸다. 측정된 저항은, 2㎛ 및 17㎛ 채널 길이들에 대해, 각각, 3.2㏀ 및 12.2 ㏀였다. 도 4(d)는 굽힘 상태에서 어셈블링된 SWNT 구조물의 강건성을 나타낸다. 저항은, 초기 값의 굽힘 반경과 비교할 때 13%의 최대 변화로, 굽힘 반경의 함수로서 선형으로 증가한다(도 14를 보라).In general, the contact angle of the polymer films used to coat the second insulating layer is ˜70 °, which is hydrophobic and thus very close to low surface energy. In order to improve the adhesion (FST) between the assembled nanoelements and the polymer film, the polymer film is pretreated using an oxygen plasma in an inductively coupled plasma island before the transfer printing process is performed. It became. This procedure results in the formation of hydroxide groups on the polymer surface, thereby increasing the surface energy of the polymer film [25] [26]. After surface treatment, the contact angle of the polymer film was found to be less than 5 °. During the transfer printing process of the present invention, a process temperature of about 160 ° C. was maintained and at the same time a pressure of 170 psi was used. This temperature is slightly higher than the glass transition temperature of the polymer film (155 ° C for PET, 150 ° C for PC), and is required to enclose the assembled nanoelements, so that full transfer can be achieved [19]. (See Figure 13). To measure the electrical characteristics of these transferred SWNTs, metal electrodes were fabricated by standard microfabrication processes. 4 (c) shows I-V measurements of SWNTs (2.4 μm channel width) transferred on PEN film as a function of channel length. The measured resistances were 3.2 kPa and 12.2 kPa, for the 2 μm and 17 μm channel lengths, respectively. 4 (d) shows the robustness of the assembled SWNT structure in the bent state. The resistance increases linearly as a function of the bending radius, with a maximum change of 13% compared to the bending radius of the initial value (see FIG. 14).

연성 기판 상으로의, 평편하지 않은 포토그래피(즉, 상승된 금속 피처들을 가짐)를 갖는 템플레이트를 이용한, 어셈블링된 나노엘리먼트들의 전사 동안, 전사는 전체가 아니라 부분적일 것으로 예상될 수 있다. 다른 가능한 결과는, 연성 기판 상에 임프린팅된 구조물들(템플레이트의 레플리카)의 생성이다. 많은 경우들에서, 이는 원하는 결과가 아닌데, 그 이유는 후속 프로세싱(금속 증착, 에칭 등등)이 균일하지 않은 특성들을 갖는 디바이스들을 산출할 수 있기 때문이다. 평편하지 않은 포토그래피 다마신 템플레이트를 이용한 그러한 관찰 결과가 도 7에 도시된다.During the transfer of assembled nanoelements, using a template with non-flat photography (ie, having raised metal features) onto a flexible substrate, the transfer can be expected to be partial rather than whole. Another possible result is the generation of structures (replica of the template) imprinted on the flexible substrate. In many cases, this is not the desired result because subsequent processing (metal deposition, etching, etc.) can yield devices with non-uniform properties. Such observations using non-flat photography damascene templates are shown in FIG. 7.

제2 절연 층의 노출된 표면들 상에 OTS SAM 층 없이 전기영동 어셈블리가 수행되었을 때, 나노엘리먼트들은 절연체 구역뿐만 아니라 전도체 구역(전극)을 포함한 모든 곳에서 어셈블링되었다. OTS SAM 층 없이, 절연체 및 전극의 표면 에너지들이 도 8(a)에 도시된 바와 같이 대략 동일하다. 전위가 절연체 밑에 금속 시트에 인가될 때, 절연체 양단의 전위 강하는 나노엘리먼트 어셈블리를 막기에 불충분하고, 따라서 절연체 상에 나노엘리먼트들이 어셈블링되어, 어셈블리 결과의 선택성이 감소된다. OTS SAM 층 없이 나노입자 및 SWNT 어셈블리에 대한 통상적인 결과가 도 8(b)에 도시된다.When electrophoretic assembly was performed without the OTS SAM layer on the exposed surfaces of the second insulating layer, the nanoelements were assembled everywhere, including the conductor zone (electrode) as well as the insulator zone. Without the OTS SAM layer, the surface energies of the insulator and the electrode are approximately the same as shown in Figure 8 (a). When a potential is applied to the metal sheet under the insulator, the potential drop across the insulator is insufficient to prevent the nanoelement assembly, thus the nanoelements are assembled on the insulator, thereby reducing the selectivity of the assembly result. Typical results for the nanoparticle and SWNT assembly without the OTS SAM layer are shown in FIG. 8 (b).

습식 화학적 방법을 이용하여, OTS SAM 층이 다마신 템플레이트에 적용된다. 이 프로세스 동안, OTS SAM 층은 또한 금속 전극들 상에 형성될 수 있고, OTS SAM 층은 나노엘리먼트들이 금속 전극들 상에 어셈블링되는 것을 막을 수 있다. 금속 전극으로부터 OTS SAM 층을 선별적으로 제거하기 위하여, "피라나 용액"을 이용한 화학적 처리가 다마신 템플레이트 상에 수행되었다. 피라나 처리는 금속 전극들 상에 존재했던 OTS SAM만을 제거했고, 절연체 상의 일분자층은 영향받지 않게 두었다. 이는, 다마신 템플레이트 상의 OTS SAM 층 증착 뒤에, 피라나 처리 이전 및 이후 도 9에 도시된 바와 같은 접촉각 측정들을 통해 검증되었다.Using wet chemical methods, an OTS SAM layer is applied to the damascene template. During this process, an OTS SAM layer can also be formed on the metal electrodes, and the OTS SAM layer can prevent nanoelements from being assembled on the metal electrodes. In order to selectively remove the OTS SAM layer from the metal electrode, chemical treatment with a "pyrana solution" was performed on the damascene template. Pirana treatment only removed the OTS SAM that was on the metal electrodes, leaving the monolayer on the insulator unaffected. This was verified through contact angle measurements as shown in FIG. 9 after OTS SAM layer deposition on the damascene template, before and after the pyranha treatment.

어셈블리를 위해 사용된 SWNT들은, 각자의 정화 프로세스로 인해, 말단 카르복실산 그룹(carboxylic acid group)들을 갖는다. 탈이온화된 물에서 부유될 때, 이들 카르복실산 그룹들은, 충분히 높은 pH에서, SWNT들에 네거티브 전하를 전한다. 인가된 전위로 인한 나노엘리먼트들 상의 전기영동 힘은 나노엘리먼트들 상의 전하 및 전기장 강도에 직접적으로 비례한다. 인가된 전압이 증가될 때, 전기영동 힘이 비례적으로 증가하여, 증가된 양의 나노엘리먼트들이 금속 전극들 상에 어셈블링되는 것이 초래된다. 도 9는 SWNT 어셈블리에 대한 전압의 상당한 영향을 명확하게 나타낸다. 이들 결과들로부터, 전극들 상에 SWNT들의 어셈블리가 1.5V와 2V 사이에서 시작했음을 알 수 있다. 인가된 전위의 임계 값을 초과하는 경우, SiO2에 의해 도입된 장벽이 손상(fail)되고, 도 10에 도시된 바와 같이 나노엘리먼트들은 절연체 표면들 상에 어셈블링될 수 있다.SWNTs used for assembly have terminal carboxylic acid groups due to their purification process. When suspended in deionized water, these carboxylic acid groups carry a negative charge on the SWNTs at a sufficiently high pH. The electrophoretic force on the nanoelements due to the applied potential is directly proportional to the charge and electric field strength on the nanoelements. As the applied voltage is increased, the electrophoretic force increases proportionally, resulting in increased amounts of nanoelements assembled on the metal electrodes. 9 clearly shows the significant effect of voltage on the SWNT assembly. From these results, it can be seen that the assembly of SWNTs on the electrodes started between 1.5V and 2V. If the threshold value of the applied potential is exceeded, the barrier introduced by SiO 2 is broken and nanoelements can be assembled on the insulator surfaces as shown in FIG. 10.

어셈블리 이후 서스펜션으로부터 각자의 인출 동안, 어셈블링된 나노엘리먼트들에 가해지는 모세관력은 다마신 템플레이트 상에서 금속 전극들에의 나노엘리먼트들의 접착에 결정적 역할을 한다. 더 높은 인출 속도들에 대해, 모세관력으로 인해 나노엘리먼트들에 가해지는 제거 모멘트는 더 클 것이고, 나노엘리먼트들의 제거가 초래된다. 주어진 타입의 나노엘리먼트 및 인가된 전위에 대해, 인출 속도는 조정될 필요가 있고, 도 11에 예시된 바와 같이 특징지어질 수 있다. 인가된 전위를 유지함으로써, 접착력이 추가로 개선될 수 있다. 본 명세서에 도시된 이들 실험 결과들 전부에서, 템플레이트 인출 프로세스 동안, 전위는 유지되었다.During each withdrawal from the suspension after assembly, the capillary forces exerted on the assembled nanoelements play a decisive role in the adhesion of the nanoelements to the metal electrodes on the damascene template. For higher withdrawal rates, the removal moment applied to the nanoelements due to capillary force will be greater, resulting in removal of the nanoelements. For a given type of nanoelement and applied potential, the withdrawal speed needs to be adjusted and can be characterized as illustrated in FIG. By maintaining the applied potential, the adhesion can be further improved. In all of these experimental results shown herein, the potential was maintained during the template withdrawal process.

OTS SAM 층이 절연체 표면들 상에서 열화된다면, 여러 어셈블리 및 전사 주기들 이후 다마신 템플레이트들을 이용한 어셈블리 및 전사 프로세스의 실패가 예상될 것이다. 절연체 상의 OTS SAM이 열화된다면, 나노엘리먼트들이 절연체 상에 어셈블링될 수 있어, 낮은 수율이 초래된다. 다마신 템플레이트들의 다용성 및 강건성을 테스팅하기 위해, 각각의 어셈블리 및 전사 주기 이후 절연체 표면의 접촉각이 측정되었고, 그것이 도 12에 플롯팅된다. OTS SAM 층이 후속 어셈블리 및 전사 주기들에서 동일한 속도로 열화된다는 가정에 기초한 이들 결과들의 외삽은, 접촉각이 140개 주기들 이후 70°의 값에 도달할 것인 반면에 접촉각이 약 250개 주기들에서 50°의 값에 도달할 것이라는 추정을 유도한다. 또한, 금속 전극의 접촉각은 주기들의 개수의 함수로서 증가할 것이고, 궁극적으로 포화될 것이다. 포화 접촉각이 50°의 값이라고 가정되면, OTS SAM 층의 단일 코트에 대한 생애 주기는 약 250개 주기들일 것이다. OTS SAM 층이 열화되었다면, OTS SAM 층의 다른 층이 템플레이트에 부가될 수 있고, 상기 OTS SAM 층의 다른 층이 어셈블리 및 전사를 위해 다시 재사용될 수 있다.If the OTS SAM layer degrades on insulator surfaces, failure of the assembly and transfer process using damascene templates after several assembly and transfer cycles will be expected. If the OTS SAM on the insulator deteriorates, nanoelements can be assembled on the insulator, resulting in low yield. To test the versatility and robustness of damascene templates, the contact angle of the insulator surface after each assembly and transfer cycle was measured and it is plotted in FIG. 12. Extrapolation of these results based on the assumption that the OTS SAM layer degrades at the same rate in subsequent assembly and transfer cycles, the contact angle will reach a value of 70 ° after 140 cycles, while the contact angle is about 250 cycles. Induce an estimate that will reach a value of 50 ° at. In addition, the contact angle of the metal electrode will increase as a function of the number of periods and will eventually saturate. Assuming a saturation contact angle is a value of 50 °, the life cycle for a single coat of the OTS SAM layer will be about 250 cycles. If the OTS SAM layer has degraded, another layer of the OTS SAM layer can be added to the template and the other layer of the OTS SAM layer can be reused again for assembly and transfer.

전사 프로세스 동안 기판들에 적용되는 온도는 전사 효율성에 대해 중요한 영향을 끼친다. 전사 프로세스 온도는 바람직하게, 수용 기판을 형성하는 폴리머의 유리 전이 온도의 것에 가깝다. 이는, 도 13에서 증명된다. 도면으로부터, 프로세스 온도가 PEN의 경우(155℃) Tg를 초과하여 상승될 때, 어셈블링된 나노엘리먼트들이 완전히 전사되어, 본질적으로 100% 전사 수율이 달성됨이 명확하다.The temperature applied to the substrates during the transfer process has a significant impact on the transfer efficiency. The transfer process temperature is preferably close to that of the glass transition temperature of the polymer forming the receiving substrate. This is demonstrated in FIG. 13. From the figure, it is clear that when the process temperature rises above Tg in the case of PEN (155 ° C.), the assembled nanoelements are transferred completely, essentially achieving 100% transfer yield.

전사된 나노엘리먼트들을 갖는 연성 수용 기판은 굽힘 테스트를 겪는다. 도 14의 삽도에 도시된 것들과 같은 원통형 객체들이 굽힘 테스트를 위해 사용되었다. 전사된 SWNT들 및 증착된 전극들을 갖는 PEN 필름이 원통형 객체의 둘레에 테이핑되었고, 굽혀진 상태에서 저항 측정들이 취해졌다. 결과들은 도 14에 도시된다.Flexible receiving substrates with transferred nanoelements undergo a bending test. Cylindrical objects such as those shown in the inset of FIG. 14 were used for the bending test. A PEN film with transferred SWNTs and deposited electrodes was taped around the cylindrical object and resistance measurements were taken while bent. The results are shown in FIG.

본 명세서에 사용된 바와 같이, "본질적으로 ~로 구성된"은, 청구항의 기본적이고 신규한 특징들에 중대하게 영향을 끼치지 않는 재료들 또는 단계들을 배제시키지 않는다. 특히 컴포지션의 컴포넌트들의 설명에서 또는 디바이스의 엘리먼트들의 설명에서, 용어 "포함하는"의 본 명세서에서의 임의의 언급은 "본질적으로 ~로 구성된" 또는 "~로 구성된"과 교환될 수 있다.As used herein, "consisting essentially of" does not exclude materials or steps that do not significantly affect the basic and novel features of the claims. In particular in the description of the components of the composition or in the description of the elements of the device, any reference herein to the term "comprising" may be exchanged for "consisting essentially of" or "consisting of".

본 발명이 특정한 바람직한 실시예들과 함께 설명되었지만, 당업자는, 전술된 명세서를 읽은 이후, 본 명세서에 전개된 컴포지션들 및 방법들에 다양한 변경들, 등가물들의 치환들, 및 다른 개조들을 수행할 수 있을 것이다.Although the present invention has been described in conjunction with certain preferred embodiments, those skilled in the art, after reading the foregoing specification, may make various changes, substitutions in equivalents, and other modifications to the compositions and methods disclosed herein. There will be.

인용문헌들Cited References

[1] T. Kraus, L. Malaquin, H. Schmid, W. Riess, N. D. Spencer, H. Wolf, Nature nanotechnology 2007, 2, 570. [1] T. Kraus, L. Malaquin, H. Schmid, W. Riess, N. D. Spencer, H. Wolf, Nature nanotechnology 2007, 2, 570.

[2] C. Yilmaz, T. H. Kim, S. Somu, A. A. Busnaina, Nanotechnology, IEEE Transactions on 2010, 9, 653. [2] C. Yilmaz, T. H. Kim, S. Somu, A. A. Busnaina, Nanotechnology, IEEE Transactions on 2010, 9, 653.

[3] R. Krupke, F. Hennrich, H. Weber, M. Kappes, H. Lohneysen, Nano letters 2003, 3, 1019. [3] R. Krupke, F. Hennrich, H. Weber, M. Kappes, H. Lohneysen, Nano letters 2003, 3, 1019.

[4] P. Maury, M. Escalante, D. N. Reinhoudt, J. Huskens, Advanced Materials 2005, 17, 2718. [4] P. Maury, M. Escalante, D. N. Reinhoudt, J. Huskens, Advanced Materials 2005, 17, 2718.

[5] Y. Xia, Y. Yin, Y. Lu, J. McLellan, Advanced Functional Materials 2003, 13, 907. [5] Y. Xia, Y. Yin, Y. Lu, J. McLellan, Advanced Functional Materials 2003, 13, 907.

[6] L. Jaber-Ansari, M. G. Hahm, S. Somu, Y. E. Sanz, A. Busnaina, Y. J. Jung, Journal of the American Chemical Society 2008, 131, 804. [6] L. Jaber-Ansari, M. G. Hahm, S. Somu, Y. E. Sanz, A. Busnaina, Y. J. Jung, Journal of the American Chemical Society 2008, 131, 804.

[7] X. Xiong, P. Makaram, A. Busnaina, K. Bakhtari, S. Somu, N. McGruer, J. Park, Applied physics letters 2006, 89, 193108. [7] X. Xiong, P. Makaram, A. Busnaina, K. Bakhtari, S. Somu, N. McGruer, J. Park, Applied physics letters 2006, 89, 193108.

[8] R. C. Bailey, K. J. Stevenson, J. T. Hupp, Advanced Materials 2000, 12, 1930. [8] R. C. Bailey, K. J. Stevenson, J. T. Hupp, Advanced Materials 2000, 12, 1930.

[9] Q. Zhang, T. Xu, D. Butterfield, M. J. Misner, Du Yoel Ryu, T. Emrick, T. P. Russell, Nano letters 2005, 5, 357. [9] Q. Zhang, T. Xu, D. Butterfield, M. J. Misner, Du Yoel Ryu, T. Emrick, T. P. Russell, Nano letters 2005, 5, 357.

[10] E. Kumacheva, R. K. Golding, M. Allard, E. H. Sargent, Advanced Materials 2002, 14, 221. [10] E. Kumacheva, R. K. Golding, M. Allard, E. H. Sargent, Advanced Materials 2002, 14, 221.

[11] B. Li, H. Y. Jung, H. Wang, Y. L. Kim, T. Kim, M. G. Hahm, A. Busnaina, M. Upmanyu, Y. J. Jung, Advanced Functional Materials 2011, 21, 1810. [11] B. Li, H. Y. Jung, H. Wang, Y. L. Kim, T. Kim, M. G. Hahm, A. Busnaina, M. Upmanyu, Y. J. Jung, Advanced Functional Materials 2011, 21, 1810.

[12] J. H. Ahn, H. S. Kim, K. J. Lee, S. Jeon, S. J. Kang, Y. Sun, R. G. Nuzzo, J. A. Rogers, science 2006, 314, 1754. [12] J. H. Ahn, H. S. Kim, K. J. Lee, S. Jeon, S. J. Kang, Y. Sun, R. G. Nuzzo, J. A. Rogers, science 2006, 314, 1754.

[13] Y. Sun, H. H. Wang, Advanced Materials 2007, 19, 2818. [13] Y. Sun, H. H. Wang, Advanced Materials 2007, 19, 2818.

[14] D. Lee, T. Cui, Biosensors and Bioelectronics 2010, 25, 2259. [14] D. Lee, T. Cui, Biosensors and Bioelectronics 2010, 25, 2259.

[15] B. Li, M. G. Hahm, Y. L. Kim, H. Y. Jung, S. Kar, Y. J. Jung, ACS nano 2011, 5, 4826. [15] B. Li, M. G. Hahm, Y. L. Kim, H. Y. Jung, S. Kar, Y. J. Jung, ACS nano 2011, 5, 4826.

[16] M. A. Meitl, Z. T. Zhu, V. Kumar, K. J. Lee, X. Feng, Y. Y. Huang, I. Adesida, R. G. Nuzzo, J. A. Rogers, Nature Materials 2005, 5, 33. [16] M. A. Meitl, Z. T. Zhu, V. Kumar, K. J. Lee, X. Feng, Y. Y. Huang, I. Adesida, R. G. Nuzzo, J. A. Rogers, Nature Materials 2005, 5, 33.

[17] F. N. Ishikawa, H. Chang, K. Ryu, P. Chen, A. Badmaev, L. Gomez De Arco, G. Shen, C. Zhou, ACS nano 2008, 3, 73. [17] F. N. Ishikawa, H. Chang, K. Ryu, P. Chen, A. Badmaev, L. Gomez De Arco, G. Shen, C. Zhou, ACS nano 2008, 3, 73.

[18] D. Hines, V. Ballarotto, E. Williams, Y. Shao, S. Solin, Journal of applied physics 2007, 101, 024503. [18] D. Hines, V. Ballarotto, E. Williams, Y. Shao, S. Solin, Journal of applied physics 2007, 101, 024503.

[19] T. Tsai, C. Lee, N. Tai, W. Tuan, Applied physics letters 2009, 95, 013107. [19] T. Tsai, C. Lee, N. Tai, W. Tuan, Applied physics letters 2009, 95, 013107.

[20] T. Bibby, K. Holland, Journal of electronic materials 1998, 27, 1073. [20] T. Bibby, K. Holland, Journal of electronic materials 1998, 27, 1073.

[21] S. Siavoshi, C. Yilmaz, S. Somu, T. Musacchio, J. R. Upponi, V. P. Torchilin, A. Busnaina, Langmuir 2011, 27, 7301 . [21] S. Siavoshi, C. Yilmaz, S. Somu, T. Musacchio, J. R. Upponi, V. P. Torchilin, A. Busnaina, Langmuir 2011, 27, 7301.

[22] E. Artukovic, M. Kaempgen, D. Hecht, S. Roth, G. Gruner, Nano letters 2005, 5, 757. [22] E. Artukovic, M. Kaempgen, D. Hecht, S. Roth, G. Gruner, Nano letters 2005, 5, 757.

[23] L. Hu, D. Hecht, G. Gruner, Nano letters 2004, 4, 2513. [23] L. Hu, D. Hecht, G. Gruner, Nano letters 2004, 4, 2513.

[24] M. Fuhrer, J. Nygard, L. Shih, M. Forero, Y. G. Yoon, H. J. Choi, J. Ihm, S. G. Louie, A. Zettl, P. L. McEuen, science 2000, 288, 494. [24] M. Fuhrer, J. Nygard, L. Shih, M. Forero, Y. G. Yoon, H. J. Choi, J. Ihm, S. G. Louie, A. Zettl, P. L. McEuen, science 2000, 288, 494.

[25] N. Inagaki, Plasma surface modification and plasma polymerization, CRC, 1996. [25] N. Inagaki, Plasma surface modification and plasma polymerization, CRC, 1996.

[26] E. Liston, L. Martinu, M. Wertheimer, Journal of adhesion science and technology 1993, 7, 1091. [26] E. Liston, L. Martinu, M. Wertheimer, Journal of adhesion science and technology 1993, 7, 1091.

Claims (46)

패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트로서,
실질상 평면 기판;
상기 기판의 표면 상에 배치된 제1 절연 층;
상기 기판의 반대 편에, 상기 제1 절연 층의 표면 상에 배치된 선택적 접착 층;
상기 제1 절연 층의 반대 편에, 상기 접착 층의 표면 상에 배치되거나, 또는 상기 접착 층이 없다면, 상기 기판의 반대 편에, 상기 제1 절연 층의 표면 상에 배치된 전도성 금속 층;
상기 접착 층의 반대 편에, 또는 상기 접착 층이 없다면 상기 제1 절연 층의 반대 편에, 상기 전도성 금속 층의 표면 상에 배치된 제2 절연 층; 및
상기 전도성 금속 층의 반대 편에, 상기 제2 절연 층의 노출된 표면들 상에 선별적으로 배치된 소수성 코팅부
를 포함하고,
상기 전도성 금속 층은 상기 기판의 적어도 하나의 구역에 걸쳐 연속적이고, 상기 구역 내에서, 상기 전도성 금속 층은 상기 제2 절연 층을 인터럽팅하는 이차원 마이크로스케일 또는 나노스케일 패턴의 상승된 피처들을 갖고; 상기 제2 절연 층이 상기 상승된 피처들 사이의 공간들을 실질상 채우고; 상기 상승된 피처들의 노출된 표면들 및 상기 제2 절연 층의 노출된 표면들은 본질적으로 동일평면인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
As a damascene template for electrophoretic assembly and transcription of patterned nanoelements,
A substantially planar substrate;
A first insulating layer disposed on a surface of the substrate;
An opposing adhesive layer disposed on the surface of the first insulating layer opposite the substrate;
A conductive metal layer disposed on the surface of the first insulating layer opposite the first insulating layer, or on the surface of the first insulating layer opposite the substrate, if the adhesive layer is absent;
A second insulating layer disposed on the surface of the conductive metal layer opposite the adhesive layer or opposite the first insulating layer if the adhesive layer is absent; And
A hydrophobic coating selectively disposed on exposed surfaces of the second insulating layer, opposite the conductive metal layer
Including,
The conductive metal layer is continuous over at least one zone of the substrate, and within the zone, the conductive metal layer has raised features of a two-dimensional microscale or nanoscale pattern that interrupts the second insulating layer; The second insulating layer substantially fills the spaces between the raised features; The exposed surfaces of the raised features and the exposed surfaces of the second insulating layer are essentially coplanar,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 기판은 실리콘 또는 폴리머를 포함하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
Wherein the substrate comprises silicon or a polymer,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 기판 두께는 1㎛ 내지 10㎛인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The substrate thickness is 1 μm to 10 μm,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 제1 절연 층은 실리콘 이산화물, SiN4 또는 폴리머를 포함하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
Wherein the first insulating layer comprises silicon dioxide, SiN 4 or a polymer,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 제1 절연 층 두께는 5㎚ 내지 500㎚인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The first insulating layer thickness is 5 nm to 500 nm,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 접착 층은 크롬, 티타늄, 티타늄 이산화물, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐, 그리고 이들의 결합들로 구성된 그룹으로부터 선택된 재료를 포함하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The adhesive layer comprises a material selected from the group consisting of chromium, titanium, titanium dioxide, titanium nitride, tantalum, tantalum nitride, tungsten, and combinations thereof
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 접착 층 두께는 3㎚ 내지 50㎚인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The adhesive layer thickness is 3 nm to 50 nm,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 전도성 금속 층은, 금, 은, 텅스텐, 알루미늄, 티타늄, 루테늄, 구리, 또는 이들의 결합들을 포함하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The conductive metal layer comprises gold, silver, tungsten, aluminum, titanium, ruthenium, copper, or combinations thereof
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 제2 절연 층은, SiO2, SiN4, Al2O3, 유기 폴리머, 및 이들의 결합들로 구성된 그룹으로부터 선택된 재료를 포함하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
Wherein the second insulating layer comprises a material selected from the group consisting of SiO 2 , SiN 4 , Al 2 O 3 , an organic polymer, and combinations thereof
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 제2 절연 층은 10㎚ 내지 10㎛의 두께를 갖는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The second insulating layer has a thickness of 10 nm to 10 μm,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 전도성 금속 층은 50㎚ 내지 100㎛의 두께를 갖는 평면 일부분을 포함하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The conductive metal layer comprises a planar portion having a thickness of 50 nm to 100 μm,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 소수성 코팅부는 실란 코팅부인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The hydrophobic coating is a silane coating,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 소수성 코팅부는 알킬 실란 분자들의 일분자층을 포함하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
Wherein said hydrophobic coating comprises a monolayer of alkyl silane molecules,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 소수성 코팅부는 OTS(octadecyltrichlorosilane)를 포함하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The hydrophobic coating comprises an octadecyltrichlorosilane (OTS),
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 소수성 코팅부의 접촉각은 90°내지 110°인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The contact angle of the hydrophobic coating is 90 ° to 110 °,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 소수성 코팅부의 접촉각은 약 100°인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The contact angle of the hydrophobic coating is about 100 °,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
노출된 상승된 피처 표면들의 접촉각은 15°내지 21°인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The contact angle of exposed raised feature surfaces is between 15 ° and 21 °,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
노출된 상승된 피처 표면들의 접촉각은 약 18°인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The contact angle of the exposed raised feature surfaces is about 18 °,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 상승된 피처들의 높이는 상기 제2 절연 층의 두께와 본질적으로 동일한,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The heights of the raised features are essentially the same as the thickness of the second insulating layer,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 상승된 피처들은 실질상 선형 피처들을 포함하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The raised features include substantially linear features,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
선형 피처들은 직선이거나, 곡선이거나, 교차하거나, 또는 원형, 삼각형, 또는 직사각형을 형성하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
Linear features may be straight, curved, intersecting, or forming a circle, triangle, or rectangle,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 상승된 피처들은 폭이 10㎚ 내지 100㎛인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The raised features are 10 nm to 100 μm wide,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 상승된 피처들은 길이가 10㎚ 내지 10㎝인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The raised features are 10 nm to 10 cm in length,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
하나의 구역의 상기 상승된 피처들은 상기 전도성 금속 층을 통해 서로 전기 접촉하는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The raised features in one zone are in electrical contact with each other via the conductive metal layer,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상승된 피처들의 상기 노출된 표면들에는 상기 소수성 코팅부가 본질적으로 없는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The exposed surfaces of raised features are essentially free of the hydrophobic coating,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 템플레이트는 연성인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
The template is soft,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 1 항에 있어서,
상기 상승된 피처들의 노출된 표면들에 비-공유결합으로 부착된 복수의 나노엘리먼트들을 더 포함하고, 상기 제2 절연 층의 노출된 표면들에는 부착된 나노엘리먼트들이 본질적으로 없는,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 1,
Further comprising a plurality of nanoelements non-covalently attached to the exposed surfaces of the raised features, wherein the exposed surfaces of the second insulating layer are essentially free of attached nanoelements,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 27 항에 있어서,
상기 나노엘리먼트들은 나노입자들, 단일-벽 탄소 나노튜브들, 멀티-벽 탄소 나노튜브들, 나노와이어들, 나노섬유들, 펜타센 분자들, 풀러렌 분자들, 또는 폴리머들인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 27,
The nanoelements are nanoparticles, single-walled carbon nanotubes, multi-walled carbon nanotubes, nanowires, nanofibers, pentacene molecules, fullerene molecules, or polymers,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
제 27 항에 있어서,
상기 나노엘리먼트들은 전도성이거나, 반-전도성이거나, 또는 절연성인,
패터닝된 나노엘리먼트들의 전기영동 어셈블리 및 전사를 위한 다마신 템플레이트.
The method of claim 27,
Wherein the nanoelements are conductive, semi-conductive, or insulating,
A damascene template for electrophoretic assembly and transcription of patterned nanoelements.
나노임프린팅에 의한 패터닝된 나노엘리먼트들의 전사를 위한 나노엘리먼트 전사 시스템으로서,
제 27 항의 다마신 템플레이트, 그리고 상기 복수의 나노엘리먼트들의 수용을 위한 연성 폴리머 기판을 포함하는,
나노임프린팅에 의한 패터닝된 나노엘리먼트들의 전사를 위한 나노엘리먼트 전사 시스템.
A nanoelement transfer system for the transfer of patterned nanoelements by nanoimprinting,
28. The damascene template of claim 27 and a flexible polymer substrate for receiving the plurality of nanoelements.
Nanoelement transcription system for transcription of patterned nanoelements by nanoimprinting.
제 30 항에 있어서,
상기 연성 폴리머 기판은 PEN(polyethylene naphthalate), PC(polycarbonate), 폴리스티렌(polystyrene), PET(polyethylene terephthalate), 폴리이미드(polyimide), 또는 이들의 결합을 포함하는,
나노임프린팅에 의한 패터닝된 나노엘리먼트들의 전사를 위한 나노엘리먼트 전사 시스템.
The method of claim 30,
The flexible polymer substrate may include polyethylene naphthalate (PEN), polycarbonate (PC), polystyrene, polyethylene terephthalate (PET), polyimide, or a combination thereof.
Nanoelement transcription system for transcription of patterned nanoelements by nanoimprinting.
제 30 항에 있어서,
주위 온도를 초과하는 선택된 온도에서, 상기 다마신 템플레이트와 상기 연성 폴리머 기판 사이에 압력을 가하기 위한 열적 조절된 임프린트 디바이스
를 더 포함하는,
나노임프린팅에 의한 패터닝된 나노엘리먼트들의 전사를 위한 나노엘리먼트 전사 시스템.
The method of claim 30,
Thermally controlled imprint device for applying pressure between the damascene template and the flexible polymer substrate at a selected temperature above ambient temperature
Further comprising,
Nanoelement transcription system for transcription of patterned nanoelements by nanoimprinting.
제 30 항에 있어서,
임프린트 디바이스는 상기 연성 폴리머 기판의 유리 전이 온도보다 더 높은 온도에서 동작할 수 있는,
나노임프린팅에 의한 패터닝된 나노엘리먼트들의 전사를 위한 나노엘리먼트 전사 시스템.
The method of claim 30,
The imprint device can operate at a temperature higher than the glass transition temperature of the flexible polymer substrate,
Nanoelement transcription system for transcription of patterned nanoelements by nanoimprinting.
제 30 항에 있어서,
임프린트 디바이스는 적어도 160℃의 온도에서 그리고 상기 다마신 템플레이트와 상기 연성 폴리머 기판 사이에 적어도 170psi의 압력을 가할 수 있는,
나노임프린팅에 의한 패터닝된 나노엘리먼트들의 전사를 위한 나노엘리먼트 전사 시스템.
The method of claim 30,
The imprint device can apply a pressure of at least 170 psi at a temperature of at least 160 ° C. and between the damascene template and the flexible polymer substrate.
Nanoelement transcription system for transcription of patterned nanoelements by nanoimprinting.
제 30 항에 있어서,
연성 폴리머 필름은 약 5°미만의 접촉각을 갖고, 상기 다마신 템플레이트 상의 상승된 피처들의 노출된 표면들은 약 18°의 접촉각을 갖는,
나노임프린팅에 의한 패터닝된 나노엘리먼트들의 전사를 위한 나노엘리먼트 전사 시스템.
The method of claim 30,
The flexible polymer film has a contact angle of less than about 5 ° and the exposed surfaces of the raised features on the damascene template have a contact angle of about 18 °.
Nanoelement transcription system for transcription of patterned nanoelements by nanoimprinting.
제 30 항에 있어서,
연성 폴리머 필름은 산소 플라즈마로 처리되어, 상기 연성 폴리머 필름이 덜 소수성이 되게 되는,
나노임프린팅에 의한 패터닝된 나노엘리먼트들의 전사를 위한 나노엘리먼트 전사 시스템.
The method of claim 30,
The flexible polymer film is treated with an oxygen plasma such that the flexible polymer film becomes less hydrophobic,
Nanoelement transcription system for transcription of patterned nanoelements by nanoimprinting.
제 1 항의 다마신 템플레이트를 제조하는 방법으로서,
(a) 실질상 평면 기판을 제공하는 단계;
(b) 상기 기판의 표면 상에 제1 절연 층을 증착시키는 단계;
(c) 선택적으로, 상기 제1 절연 층 상에 접착 층을 증착시키는 단계;
(d) 상기 접착 층 상에, 또는 상기 접착 층이 없다면 상기 제1 절연 층 상에 전도성 금속 층을 증착시키는 단계;
(e) 상기 전도성 금속 층 상에 리소그래피 레지스트 층을 증착시키는 단계;
(f) 상기 레지스트 층에 이차원 패턴의 보이드들을 생성하기 위해 리소그래피를 수행하는 단계 ― 이로써, 상기 전도성 금속 층의 표면이 보이드들에서 노출됨 ―;
(g) 상기 전도성 금속 층의 노출된 표면을 에칭하는 단계;
(h) 상기 레지스트 층을 제거하여, 상기 전도성 금속 층의 전체 표면이 노출되어 남겨지는 단계 ― 여기서, 상기 전도성 금속 층은 이차원 패턴의 상승된 피처들을 포함함 ―;
(i) 상기 상승된 피처들을 포함한 상기 전도성 금속 층을 덮기 위해 절연 재료를 증착시키는 단계;
(j) 화학적 기계적 연마 방법에 의해, 상기 절연 재료와, 상기 상승된 피처들의 일부분을 제거하는 단계 ― 이로써, 상기 상승된 피처들 및 절연 재료가 평탄화되어, 이차원 패턴의 상승된 피처들이 노출된 표면들을 갖게 남겨지고, 상기 노출된 표면들은 서로 그리고 상기 절연 재료의 노출된 표면들과 동일평면임 ―; 및
(k) 알킬 실란의 소수성 코팅부를 이용하여 상기 절연 재료의 노출된 표면들을 선별적으로 실란화하는 단계
를 포함하는,
제 1 항의 다마신 템플레이트를 제조하는 방법.
A method for producing the damascene template of claim 1,
(a) providing a substantially planar substrate;
(b) depositing a first insulating layer on the surface of the substrate;
(c) optionally, depositing an adhesive layer on said first insulating layer;
(d) depositing a conductive metal layer on the adhesive layer or on the first insulating layer if the adhesive layer is absent;
(e) depositing a lithographic resist layer on the conductive metal layer;
(f) performing lithography to produce voids in the resist layer in a two-dimensional pattern, whereby the surface of the conductive metal layer is exposed at the voids;
(g) etching the exposed surface of the conductive metal layer;
(h) removing the resist layer, leaving the entire surface of the conductive metal layer exposed, wherein the conductive metal layer includes raised features in a two-dimensional pattern;
(i) depositing an insulating material to cover the conductive metal layer including the raised features;
(j) removing the insulating material and a portion of the raised features by a chemical mechanical polishing method, whereby the raised features and insulating material are planarized to expose the raised features of the two-dimensional pattern Left exposed, the exposed surfaces being coplanar with each other and with the exposed surfaces of the insulating material; And
(k) selectively silanizing exposed surfaces of the insulating material using a hydrophobic coating of alkyl silanes
Including,
A method of making the damascene template of claim 1.
제 37 항에 있어서,
(l) 상기 절연 층 상에서 상기 소수성 코팅부를 실질상 제거하는 것 없이, 상기 전도성 금속 층의 상기 상승된 피처들의 노출된 표면들을 화학적으로 세정하는 단계
를 더 포함하는,
제 1 항의 다마신 템플레이트를 제조하는 방법.
The method of claim 37,
(l) chemically cleaning the exposed surfaces of the raised features of the conductive metal layer without substantially removing the hydrophobic coating on the insulating layer
Further comprising,
A method of making the damascene template of claim 1.
다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 형성하는 방법으로서,
(a) 제 1 항의 다마신 템플레이트를 제공하는 단계;
(b) 상기 다마신 템플레이트를 나노엘리먼트들의 액체 서스펜션에 담그는 단계;
(c) 상기 액체 서스펜션에서, 상기 다마신 템플레이트의 전도성 금속 층과 카운터 전극 사이에 전압을 인가하는 단계 ― 이로써, 상기 서스펜션으로부터의 나노엘리먼트들이 상기 다마신 템플레이트의 상기 전도성 금속 층의 상승된 피처들의 노출된 표면들 상으로 선별적으로 어셈블링되고, 상기 다마신 템플레이트의 제2 절연 층의 노출된 표면들 상으로 어셈블링되지 않음 ―;
(d) 단계 (c)에서와 같은 전압을 계속 인가하면서, 상기 액체 서스펜션으로부터 상기 다마신 템플레이트, 및 나노엘리먼트들의 어셈블리를 인출하는 단계; 및
(e) 상기 다마신 템플레이트를 건조시키는 단계
를 포함하는,
다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 형성하는 방법.
A method of forming a patterned assembly of nanoelements on a damascene template,
(a) providing the damascene template of claim 1;
(b) dipping the damascene template into the liquid suspension of nanoelements;
(c) in the liquid suspension, applying a voltage between the conductive metal layer of the damascene template and the counter electrode, such that nanoelements from the suspension are formed of raised features of the conductive metal layer of the damascene template. Selectively assembled onto exposed surfaces and not assembled onto exposed surfaces of the second insulating layer of the damascene template;
(d) withdrawing the damascene template and the assembly of nanoelements from the liquid suspension while continuing to apply the same voltage as in step (c); And
(e) drying the damascene template
Including,
A method of forming a patterned assembly of nanoelements on a damascene template.
제 39 항에 있어서,
단계 (c) 및 단계 (d) 동안, 상기 다마신 템플레이트의 상기 전도성 금속 층은 포지티브이고, 상기 카운터 전극은 네거티브이고, 상기 액체 서스펜션의 pH는 상기 나노엘리먼트들이 네거티브 전하를 갖도록 조정되는,
다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 형성하는 방법.
The method of claim 39,
During steps (c) and (d), the conductive metal layer of the damascene template is positive, the counter electrode is negative, and the pH of the liquid suspension is adjusted so that the nanoelements have a negative charge.
A method of forming a patterned assembly of nanoelements on a damascene template.
제 39 항에 있어서,
단계 (c) 및 단계 (d) 동안, 상기 다마신 템플레이트의 상기 전도성 금속 층은 네거티브이고, 상기 카운터 전극은 포지티브이고, 상기 액체 서스펜션의 pH는 상기 나노엘리먼트들이 포지티브 전하를 갖도록 조정되는,
다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 형성하는 방법.
The method of claim 39,
During steps (c) and (d), the conductive metal layer of the damascene template is negative, the counter electrode is positive, and the pH of the liquid suspension is adjusted such that the nanoelements have a positive charge.
A method of forming a patterned assembly of nanoelements on a damascene template.
제 39 항에 있어서,
단계 (c) 및 단계 (d)에서 인가된 전압은 상기 다마신 템플레이트의 상기 전도성 금속 층의 상기 상승된 피처들의 본질적으로 전체 노출된 표면에 걸쳐 어셈블리를 제공하기에 충분히 높은,
다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 형성하는 방법.
The method of claim 39,
The voltage applied in steps (c) and (d) is high enough to provide an assembly over essentially the entire exposed surface of the raised features of the conductive metal layer of the damascene template,
A method of forming a patterned assembly of nanoelements on a damascene template.
제 39 항에 있어서,
단계 (d)에서 상기 다마신 템플레이트를 인출하는 속도는 인출 프로세스를 통해 상기 다마신 템플레이트의 상기 전도성 금속 층의 상기 상승된 피처들의 표면 상에 나노엘리먼트들의 패터닝된 어셈블리를 유지시키기에 충분히 느린,
다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 형성하는 방법.
The method of claim 39,
The rate of withdrawing the damascene template in step (d) is slow enough to maintain a patterned assembly of nanoelements on the surface of the raised features of the conductive metal layer of the damascene template through a withdrawal process.
A method of forming a patterned assembly of nanoelements on a damascene template.
제 39 항에 있어서,
단계 (c) 및 단계 (d)에서의 전압은 1.5V 내지 7V의 범위에 있고, 단계 (d)에서의 인출 속도는 1㎜/분 내지 15㎜/분의 범위에 있는,
다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 형성하는 방법.
The method of claim 39,
The voltage in steps (c) and (d) is in the range of 1.5 V to 7 V, and the withdrawal speed in step (d) is in the range of 1 mm / min to 15 mm / min,
A method of forming a patterned assembly of nanoelements on a damascene template.
나노엘리먼트들의 이차원 패터닝된 어셈블리를 연성 폴리머 기판 상으로 어셈블링 및 전사하는 방법으로서,
(a) 제 30 항의 나노엘리먼트 전사 시스템과, 나노엘리먼트들의 액체 서스펜션을 제공하는 단계;
(b) 다마신 템플레이트 상에서 나노엘리먼트들의 패터닝된 어셈블리를 산출하기 위해, 제 39 항의 방법에 따라 상기 액체 서스펜션으로부터 나노엘리먼트들의 전기영동 어셈블리를 수행하는 단계;
(c) 나노엘리먼트들의 상기 패터닝된 어셈블리를 상기 연성 폴리머 기판과 접촉시키고 압력을 가하는 단계 ― 이로써, 나노엘리먼트들의 상기 패터닝된 어셈블리가 연성의 패터닝된 기판 상으로 전사됨 ―
를 포함하고,
상기 단계 (c)는 상기 연성 폴리머 기판의 유리 전이 온도를 초과하는 온도에서 수행되는,
나노엘리먼트들의 이차원 패터닝된 어셈블리를 연성 폴리머 기판 상으로 어셈블링 및 전사하는 방법.
A method of assembling and transferring a two-dimensional patterned assembly of nanoelements onto a flexible polymer substrate,
(a) providing a nanoelement transfer system of claim 30 and a liquid suspension of nanoelements;
(b) performing electrophoretic assembly of nanoelements from the liquid suspension according to the method of claim 39 to yield a patterned assembly of nanoelements on a damascene template;
(c) contacting and applying the patterned assembly of nanoelements to the flexible polymer substrate, whereby the patterned assembly of nanoelements is transferred onto a flexible patterned substrate.
Including,
Step (c) is carried out at a temperature above the glass transition temperature of the flexible polymer substrate,
A method of assembling and transferring a two-dimensional patterned assembly of nanoelements onto a flexible polymer substrate.
나노엘리먼트들의 이차원 패터닝된 어셈블리를 연성 폴리머 기판 상으로 전사하는 방법으로서,
(a) 다마신 템플레이트 상에 나노엘리먼트들의 이차원 패터닝된 어셈블리, 및 연성 폴리머 기판을 제공하는 단계;
(b) 나노엘리먼트들의 상기 패터닝된 어셈블리를 상기 연성 폴리머 기판과 접촉시키고 압력을 가하는 단계 ― 이로써, 나노엘리먼트들의 상기 패터닝된 어셈블리가 연성의 패터닝된 기판 상으로 전사됨 ―
를 포함하고,
상기 접촉은 상기 연성 폴리머 기판의 유리 전이 온도를 초과하는 온도에서 수행되는,
나노엘리먼트들의 이차원 패터닝된 어셈블리를 연성 폴리머 기판 상으로 전사하는 방법.
A method of transferring a two-dimensional patterned assembly of nanoelements onto a flexible polymer substrate,
(a) providing a two-dimensional patterned assembly of nanoelements on a damascene template, and a flexible polymer substrate;
(b) contacting and applying the patterned assembly of nanoelements to the flexible polymer substrate, whereby the patterned assembly of nanoelements is transferred onto a flexible patterned substrate.
Including,
The contacting is carried out at a temperature above the glass transition temperature of the flexible polymer substrate,
A method of transferring a two-dimensional patterned assembly of nanoelements onto a flexible polymer substrate.
KR1020197032907A 2011-11-08 2012-11-08 Damascene template for directed assembly and transfer of nanoelements KR102129399B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161556904P 2011-11-08 2011-11-08
US61/556,904 2011-11-08
US201161557594P 2011-11-09 2011-11-09
US61/557,594 2011-11-09
PCT/US2012/064176 WO2013070931A1 (en) 2011-11-08 2012-11-08 Damascene template for directed assembly and transfer of nanoelements

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147015589A Division KR102043920B1 (en) 2011-11-08 2012-11-08 Damascene template for directed assembly and transfer of nanoelements

Publications (2)

Publication Number Publication Date
KR20190128255A true KR20190128255A (en) 2019-11-15
KR102129399B1 KR102129399B1 (en) 2020-07-02

Family

ID=48290550

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147015589A KR102043920B1 (en) 2011-11-08 2012-11-08 Damascene template for directed assembly and transfer of nanoelements
KR1020197032907A KR102129399B1 (en) 2011-11-08 2012-11-08 Damascene template for directed assembly and transfer of nanoelements

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020147015589A KR102043920B1 (en) 2011-11-08 2012-11-08 Damascene template for directed assembly and transfer of nanoelements

Country Status (6)

Country Link
US (3) US9365946B2 (en)
EP (1) EP2777068B1 (en)
JP (1) JP6126108B2 (en)
KR (2) KR102043920B1 (en)
CN (1) CN104040694B (en)
WO (1) WO2013070931A1 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043920B1 (en) * 2011-11-08 2019-11-12 노스이스턴 유니버시티 Damascene template for directed assembly and transfer of nanoelements
CN103512923B (en) * 2013-09-24 2016-04-13 西安交通大学 Based on the hydrogen gas sensor manufacture method of self-assembly cross hatch structure
EP3135631B1 (en) * 2015-08-24 2024-04-10 Graphenea Semiconductor S.L.U. Method for transferring graphene
US10418235B2 (en) * 2015-09-17 2019-09-17 Milara Incorporated Systems and methods for forming electronic devices from nanomaterials
US11156914B2 (en) 2017-02-10 2021-10-26 Northeastern University Damascene template for nanoelement printing fabricated without chemomechanical planarization
CN107202538B (en) * 2017-06-21 2019-05-07 吉林大学 A kind of controllable manufacturing method of crackle strain-type biomimetic sensor
CN107352506A (en) * 2017-07-13 2017-11-17 武汉科技大学城市学院 A kind of method for realizing metal nano material transfer
US11049900B2 (en) 2018-08-30 2021-06-29 Analog Devices, Inc. Monolithically integrated nanoemitter light source assembly
CN111233344B (en) * 2018-11-29 2022-01-07 比亚迪股份有限公司 Decorative glass and preparation method and application thereof
CN109866416B (en) * 2019-03-12 2021-03-30 上海幂方电子科技有限公司 Full-digital nano additive manufacturing system and working method thereof
CN110305581B (en) * 2019-06-28 2021-12-10 蚌埠金实科技有限公司 Organic silicon impregnating varnish and preparation method and application thereof
US11430735B2 (en) 2020-02-14 2022-08-30 International Business Machines Corporation Barrier removal for conductor in top via integration scheme
US11276611B2 (en) 2020-03-17 2022-03-15 International Business Machines Corporation Top via on subtractively etched conductive line
US11756800B2 (en) 2020-03-31 2023-09-12 Rashid Mavliev Methods and systems of forming metal interconnect layers using engineered templates
US11343904B1 (en) * 2020-06-08 2022-05-24 United States Of America As Represented By The Administrator Of Nasa Multi-functional nanomaterial sensor platform
KR102398151B1 (en) 2020-09-07 2022-05-16 주식회사 포스코 A method of preparing utlra high strength hot-rolled steel sheet having excellent ductility and utlra high strength hot-rolled steel sheet using the same
KR20230056822A (en) 2021-10-20 2023-04-28 주식회사 포스코 Ultra-high strength steel sheet having excellent ductility and mathod of manufacturing the same
KR20230087773A (en) 2021-12-10 2023-06-19 주식회사 포스코 Steel sheet having excellent strength and ductility, and manufacturing method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10122324A1 (en) * 2001-05-08 2002-11-14 Philips Corp Intellectual Pty Flexible integrated monolithic circuit
US8703501B2 (en) * 2005-06-07 2014-04-22 Northeastern University Directed assembly of a conducting polymer
US20100215909A1 (en) * 2005-09-15 2010-08-26 Macdonald Susan S Photomask for the Fabrication of a Dual Damascene Structure and Method for Forming the Same
US9388047B2 (en) * 2005-12-01 2016-07-12 Northeastern University Directed assembly of carbon nanotubes and nanoparticles using nanotemplates
JP5414011B2 (en) * 2006-05-23 2014-02-12 国立大学法人京都大学 MICROSTRUCTURE, PATTERN MEDIUM, AND METHOD FOR PRODUCING THEM
US8308886B2 (en) * 2006-07-17 2012-11-13 E I Du Pont De Nemours And Company Donor elements and processes for thermal transfer of nanoparticle layers
JP4977508B2 (en) * 2007-03-26 2012-07-18 アイメック Method for processing damaged porous dielectric
WO2009075720A2 (en) * 2007-11-21 2009-06-18 Northeastern University Patterned nanosubstrates made by directed self assembly of amphiphilic molecules
US7998864B2 (en) * 2008-01-29 2011-08-16 International Business Machines Corporation Noble metal cap for interconnect structures
KR100984182B1 (en) * 2008-04-14 2010-09-28 삼성전자주식회사 Non-volatile memory device, and method of fabricating the same
US9343665B2 (en) * 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8784673B2 (en) * 2008-11-14 2014-07-22 Northeastern University Highly organized single-walled carbon nanotube networks and method of making using template guided fluidic assembly
JP5281386B2 (en) * 2008-12-22 2013-09-04 株式会社日立製作所 Polymer thin film, patterned medium, and production method thereof
EP2483919B1 (en) * 2009-10-01 2021-04-28 Northeastern University Method for fabricating nanoscale interconnects
CN102142362B (en) * 2010-02-02 2012-10-10 中国科学院上海微系统与信息技术研究所 Method for photoetching by using electrophoretic deposition pattern of metallic compound
US8475869B2 (en) * 2010-04-02 2013-07-02 Rhodia Operations Selective nanoparticle assembly systems and methods
EP2647035B1 (en) * 2010-11-29 2018-08-01 Northeastern University High rate electric field driven nanoelement assembly on an insulated surface
KR102043920B1 (en) * 2011-11-08 2019-11-12 노스이스턴 유니버시티 Damascene template for directed assembly and transfer of nanoelements

Also Published As

Publication number Publication date
US20140318967A1 (en) 2014-10-30
KR20140097332A (en) 2014-08-06
KR102129399B1 (en) 2020-07-02
US10208394B2 (en) 2019-02-19
CN104040694B (en) 2018-04-06
KR102043920B1 (en) 2019-11-12
EP2777068A4 (en) 2015-04-08
EP2777068A1 (en) 2014-09-17
WO2013070931A1 (en) 2013-05-16
US20170009365A1 (en) 2017-01-12
US9365946B2 (en) 2016-06-14
JP2015506088A (en) 2015-02-26
EP2777068B1 (en) 2017-01-11
US20190161883A1 (en) 2019-05-30
JP6126108B2 (en) 2017-05-10
US10815582B2 (en) 2020-10-27
CN104040694A (en) 2014-09-10

Similar Documents

Publication Publication Date Title
KR102043920B1 (en) Damascene template for directed assembly and transfer of nanoelements
Lu et al. Nanolithography of single-layer graphene oxide films by atomic force microscopy
US7713753B2 (en) Dual-level self-assembled patterning method and apparatus fabricated using the method
US20050191419A1 (en) Fabrication of nanostructures
Cho et al. High‐Rate Nanoscale Offset Printing Process Using Directed Assembly and Transfer of Nanomaterials
US20070110639A1 (en) System and method for positioning and synthesizing of nanostructures
US11081335B2 (en) Methods for forming electronic devices from nanomaterials
JP7026120B2 (en) Damaching template for nanoelement printing made without chemical mechanical flattening
Gao et al. Template-assisted patterning of nanoscale self-assembled monolayer arrays on surfaces
Yang et al. Selective deposition of the silver nano-particles using patterned the hydrophobic self-assembled monolayer patterns and zero-residual nano-imprint lithography
KR100590632B1 (en) Patterning of nano material using dielectrophoresis
KR100563855B1 (en) Nano-patterned structure
KR101029995B1 (en) Highly Integrated Method of 1-D or 2-D Conductive Nanowires Using Charged Materials and Conductive Integrated Nanowires
US20070212808A1 (en) Method of selective removal of organophosphonic acid molecules from their self-assembled monolayer on Si substrates
Cho Development of high-rate nano-scale offset printing technology for electric and bio applications
Shenhar et al. Self-assembly and self-organization
Jeong Development of Directed-Assembly Based Printing Process for Electronics, Sensing, and Material Application
Shenhar et al. 2.1. THE ADVANTAGES OF SELF-ASSEMBLY
Makaram Directed assembly techniques for nano-manufacturing of scalable single walled carbon nanotube based devices
Seo Development of high-rate SWNTs assembly for large-scale SWNTs-based functional device applications

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right