KR20190126547A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR20190126547A
KR20190126547A KR1020180050569A KR20180050569A KR20190126547A KR 20190126547 A KR20190126547 A KR 20190126547A KR 1020180050569 A KR1020180050569 A KR 1020180050569A KR 20180050569 A KR20180050569 A KR 20180050569A KR 20190126547 A KR20190126547 A KR 20190126547A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
emitting device
encapsulant
layer
Prior art date
Application number
KR1020180050569A
Other languages
Korean (ko)
Other versions
KR102121409B1 (en
Inventor
김경민
김봉환
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020180050569A priority Critical patent/KR102121409B1/en
Priority to US16/285,471 priority patent/US20190267526A1/en
Priority to CN201910140687.1A priority patent/CN110197864B/en
Priority to US16/285,446 priority patent/US20190267525A1/en
Priority to CN201910140688.6A priority patent/CN110197867A/en
Publication of KR20190126547A publication Critical patent/KR20190126547A/en
Application granted granted Critical
Publication of KR102121409B1 publication Critical patent/KR102121409B1/en
Priority to US17/870,475 priority patent/US11824148B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin

Abstract

The present invention relates to a semiconductor light emitting element which comprises: a semiconductor light emitting element chip having a plurality of semiconductor layers including an active layer generating UV rays by recombination of an electron and a positive pole and an electrode electrically connected to the plurality of semiconductor layers; an encapsulment formed to cover the semiconductor light emitting element chip; and an external substrate having a base and a conductive layer electrically connected with the electrode of the semiconductor light emitting chip. A planar surface of the external substrate in contact with a lower surface of the encapsulment is smaller than a planar surface of the external substrate not in contact with the lower surface of the encapsulment.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Semiconductor Light Emitting Device {SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 광 추출 효율을 향상시킨 반도체에 관한 것이다.The present disclosure relates to a semiconductor light emitting device as a whole, and more particularly to a semiconductor having improved light extraction efficiency.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). This section provides background information related to the present disclosure which is not necessarily prior art.

도 1은 종래의 반도체 발광소자 칩의 일 예를 보여주는 도면이다.1 is a view showing an example of a conventional semiconductor light emitting device chip.

반도체 발광소자 칩은 성장기판(610; 예: 사파이어 기판), 성장기판(610) 위에, 버퍼층(620), 제1 도전성을 가지는 제1 반도체층(630; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(640; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(650; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(660)과, 본딩 패드로 역할하는 전극(670)이 형성되어 있고, 식각되어 노출된 제1 반도체층(630) 위에 본딩 패드로 역할하는 전극(680: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장기판(610) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 본 명세서에서 반도체 발광소자 칩 또는 반도체 발광소자가 전기적으로 연결되는 외부는 PCB(Printed Circuit Board), 서브마운트, TFT(Thin Film Transistor) 등을 의미한다.The semiconductor light emitting device chip may include a growth substrate 610 (eg, a sapphire substrate), a growth layer 610, a buffer layer 620, a first semiconductor layer 630 having a first conductivity (eg, an n-type GaN layer), and electrons. An active layer 640 (eg, INGaN / (In) GaN MQWs) that generates light through recombination of holes, and a second semiconductor layer 650 (eg, p-type GaN layer) having a second conductivity different from the first conductivity are sequentially And a translucent conductive film 660 for spreading current and an electrode 670 serving as a bonding pad, and serving as a bonding pad on the etched and exposed first semiconductor layer 630. An electrode 680, for example, a Cr / Ni / Au laminated metal pad, is formed. The semiconductor light emitting device of the form as shown in FIG. 1 is particularly called a lateral chip. Here, when the growth substrate 610 side is electrically connected to the outside becomes a mounting surface. In the present specification, an externally connected semiconductor light emitting device chip or semiconductor light emitting device means a printed circuit board (PCB), a submount, a thin film transistor (TFT), or the like.

도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.2 is a view showing another example of the semiconductor light emitting device chip disclosed in US Patent No. 7,262,436. For convenience of description, reference numerals have been changed.

반도체 발광소자 칩은 성장기판(610), 성장기판(610) 위에, 제1 도전성을 가지는 제1 반도체층(630), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(640), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(650)이 순차로 증착되어 있으며, 그 위에 성장기판(610) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(690, 691, 692)이 형성되어 있다. 제1 전극막(690)은 Ag 반사막, 제2 전극막(691)은 Ni 확산 방지막, 제3 전극막(692)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(630) 위에 본딩 패드로 기능하는 전극(680)이 형성되어 있다. 여기서, 전극막(692) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립 칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(630) 위에 형성된 전극(680)이 제2 반도체층 위에 형성된 전극막(690, 691, 692)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(610)으로부터의 높이일 수 있다.The semiconductor light emitting device chip includes a growth substrate 610 and a growth substrate 610, a first semiconductor layer 630 having a first conductivity, an active layer 640 that generates light through recombination of electrons and holes, and a first conductivity. A second semiconductor layer 650 having a second conductivity different from that of the second semiconductor layer 650 is sequentially deposited, and three electrode layers 690, 691, and 692 are formed thereon to reflect light toward the growth substrate 610. have. The first electrode film 690 may be an Ag reflecting film, the second electrode film 691 may be a Ni diffusion barrier film, and the third electrode film 692 may be an Au bonding layer. An electrode 680, which functions as a bonding pad, is formed on the etched and exposed first semiconductor layer 630. Here, when the electrode film 692 side is electrically connected to the outside, it becomes a mounting surface. A semiconductor light emitting device chip of the same type as that of FIG. 2 is particularly referred to as a flip chip. In the flip chip illustrated in FIG. 2, the electrode 680 formed on the first semiconductor layer 630 is lower than the electrode films 690, 691, and 692 formed on the second semiconductor layer, but may be formed at the same height. You can also do that. The height reference may be the height from the growth substrate 610.

도 3은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.3 is a view showing an example of a conventional semiconductor light emitting device.

반도체 발광소자(700)는 리드 프레임(710, 720), 몰드(730), 그리고 캐비티(740) 내에 수직형 반도체 발광소자 칩(750; Vertical Type Light Emitting Chip)이 구비되어 있고, 캐비티(740)는 파장 변환재(160)를 함유하는 봉지재(770)로 채워져 있다. 수직형 반도체 발광소자 칩(750)의 하면이 리드 프레임(710)에 전기적으로 직접 연결되고, 상면이 와이어(780)에 의해 리드 프레임(720)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자 칩(750)에서 나온 광의 일부가 파장 변환재(760)를 여기 시켜 다른 색의 광을 만들어 두 개의 서로 다른 광이 혼합되어 백색광을 만들 수 있다. 예를 들어 반도체 발광소자 칩(750)은 청색광을 만들고 파장 변환재(760)에 여기 되어 만들어진 광은 황색광이며, 청색광과 황색광이 혼합되어 백색광을 만들 수 있다. 도 3은 수직형 반도체 발광소자 칩(750)을 사용한 반도체 발광소자를 보여주고 있지만, 도 1 및 도 2에 도시된 반도체 발광소자 칩을 사용하여 도 3과 같은 형태의 반도체 발광소자를 제조할 수도 있다.The semiconductor light emitting device 700 includes a vertical semiconductor light emitting chip 750 in the lead frames 710 and 720, the mold 730, and the cavity 740, and the cavity 740. Is filled with an encapsulant 770 containing the wavelength converting member 160. A lower surface of the vertical semiconductor light emitting device chip 750 is electrically connected directly to the lead frame 710, and an upper surface thereof is electrically connected to the lead frame 720 by a wire 780. A portion of the light emitted from the vertical semiconductor light emitting device chip 750 may excite the wavelength converting material 760 to produce light of different colors, and two different lights may be mixed to form white light. For example, the semiconductor light emitting device chip 750 may generate blue light, and light generated by being excited by the wavelength converting material 760 may be yellow light, and blue light and yellow light may be mixed to produce white light. 3 illustrates a semiconductor light emitting device using the vertical semiconductor light emitting device chip 750, but a semiconductor light emitting device having a shape similar to that of FIG. 3 may be manufactured using the semiconductor light emitting device chips illustrated in FIGS. 1 and 2. have.

도 3에 기재된 타입의 반도체 발광소자를 일반적으로 패키지(Package) 타입(Type)의 반도체 발광소자라고 하며 반도체 발광소자 칩 크기의 반도체 발광소자를 CSP(Chip Scale Package) 타입의 반도체 발광소자라 한다. CSP 타입의 반도체 발광소자와 관련된 것은 한국 공개특허공보 제2014-0127457호에 기재되어 있다. 최근에는 반도체 발광소자의 크기가 소형화되는 경향에 따라 CSP 타입의 반도체 발광소자에 대한 개발이 활발히 이루어지고 있다.A semiconductor light emitting device of the type described in FIG. 3 is generally called a semiconductor light emitting device of a package type, and a semiconductor light emitting device having a semiconductor light emitting device chip size is called a semiconductor light emitting device of a chip scale package (CSP) type. Related to the CSP type semiconductor light emitting device is disclosed in Korean Patent Laid-Open No. 2014-0127457. Recently, as the size of semiconductor light emitting devices is reduced, development of CSP type semiconductor light emitting devices has been actively performed.

이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the section titled 'Details of the Invention.'

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all, provided that this is a summary of the disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 자외선을 생성하는 활성층을 포함하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 구비하는 반도체 발광소자 칩; 반도체 발광소자 칩을 감싸도록 형성되는 봉지재; 그리고, 베이스, 반도체 발광소자 칩의 전극과 전기적으로 연결되는 도전층을 구비하는 외부 기판;을 포함하며, 봉지재의 하면과 접하는 외부 기판의 평면적이 봉지재의 하면과 접하지 않는 외부 기판의 평면적보다 작은 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, in a semiconductor light emitting device, a plurality of semiconductor layers including an active layer that generates ultraviolet light by recombination of electrons and holes, and a plurality of semiconductor layers A semiconductor light emitting device chip having an electrode electrically connected to the semiconductor light emitting device chip; An encapsulant formed to surround the semiconductor light emitting device chip; And an outer substrate having a base and a conductive layer electrically connected to the electrodes of the semiconductor light emitting device chip, wherein the plane of the outer substrate in contact with the lower surface of the encapsulant is smaller than the plane of the outer substrate not in contact with the lower surface of the encapsulant. A semiconductor light emitting device is provided.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This is described later in the section titled 'Details of the Invention.'

도 1은 종래의 반도체 발광소자 칩의 일 예를 보여주는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 보여주는 도면,
도 3은 종래의 반도체 발광소자의 일 예를 보여주는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면,
도 5 내지 10은 본 개시에 다른 반도체 발광소자에 있어서 봉지재의 지름 크기와 관련된 특징을 보여주는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 장점을 설명하기 위해 일반적인 반도체 발광소자를 보여주는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 보여주는 도면,
도 13은 본 개시에 따른 예비 봉지재의 일 예를 보여주는 도면,
도 14 내지 도 15는 본 개시에 따른 자외선에 대한 투과율이 80% 이상인 투광성 열가소성 수지로 이루어진 예비 봉지재의 제조 방법의 일 예를 보여주는 도면,
도 16은 종래의 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지를 직접 이용하여 봉지재를 형성하는 경우의 문제점을 보여주는 도면,
도 17은 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 일 예를 보여주는 도면,
도 18은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 일 예를 보여주는 도면,
도 19는 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면,
도 20은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면.
1 is a view showing an example of a conventional semiconductor light emitting device chip;
2 is a view showing another example of the semiconductor light emitting device chip shown in US Patent No. 7,262,436;
3 is a view showing an example of a conventional semiconductor light emitting device;
4 illustrates an example of a semiconductor light emitting device according to the present disclosure;
5 to 10 is a view showing a feature related to the diameter size of the encapsulant in the semiconductor light emitting device according to the present disclosure,
11 is a view showing a general semiconductor light emitting device to explain the advantages of the semiconductor light emitting device according to the present disclosure;
12 illustrates an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure;
13 is a view showing an example of a preliminary encapsulant according to the present disclosure;
14 to 15 are views showing an example of a method of manufacturing a pre-sealing material made of a transparent thermoplastic resin having a transmittance of 80% or more with respect to ultraviolet rays according to the present disclosure,
16 is a view showing a problem in the case of forming an encapsulant using a liquid transparent light-transmitting thermoplastic resin having a transmittance of 80% or more to the conventional ultraviolet ray,
17 is a view showing another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure;
18 illustrates another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure;
19 illustrates another example of a semiconductor light emitting device according to the present disclosure;
20 is a view showing another example of a semiconductor light emitting device according to the present disclosure.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.The present disclosure will now be described in detail with reference to the accompanying drawing (s). In addition, in the present specification, direction indications such as up / down, up / down, etc. are based on the drawings.

도 4는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면으로서, 도 4(a)는 AA'를 따라 자른 단면도이고, 도 4(b)는 평면도이다.4 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure. FIG. 4A is a cross-sectional view taken along line AA ′, and FIG. 4B is a plan view thereof.

반도체 발광소자(1)는 반도체 발광소자 칩(10), 봉지재(12) 및 외부 기판(14)을 포함한다.The semiconductor light emitting device 1 includes a semiconductor light emitting device chip 10, an encapsulant 12, and an external substrate 14.

반도체 발광소자 칩(10)은 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(101)을 포함하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극(102)을 구비한다. 이와 같은 반도체 발광소자 칩(10)은 플립 칩(flip chip)이 바람직하며, 전극(102)은 봉지재(12)로부터 노출되어 있다. 본 실시예에서 반도체 발광소자 칩(10)을 플립 칩으로 예시하였지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다. 활성층(101)은 명확히 표시하기 위하여 과장되게 표현하였다. The semiconductor light emitting device chip 10 includes a plurality of semiconductor layers including an active layer 101 that generates light by recombination of electrons and holes, and an electrode 102 electrically connected to the plurality of semiconductor layers. The semiconductor light emitting device chip 10 is preferably a flip chip, and the electrode 102 is exposed from the encapsulant 12. Although the semiconductor light emitting device chip 10 is illustrated as a flip chip in this embodiment, the lateral chip and the vertical chip are not excluded. The active layer 101 is exaggerated for clarity.

봉지재(12)는 반도체 발광소자 칩(10)을 감싸도록 외부 기판(14) 위에 형성된다. 봉지재(12)의 재료는 투광성 열가소성 수지로 이루어진다. 봉지재(12)는 하면의 지름이 최대 4mm을 갖도록 형성될 수 있다. 투광성 열가소성 수지는 자외선(예 : 파장대가 100nm 내지 400nm 인 빛)에 대한 투과율이 80% 이상인 투광성 열가소성 수지가 바람직하다. 더 나아가 바람직하게는 투광성 열가소성 수지는 자외선에 대한 투과율이 90% 이상인 투광성 열가소성 수지가 좋다.The encapsulant 12 is formed on the outer substrate 14 to surround the semiconductor light emitting device chip 10. The material of the sealing material 12 consists of a translucent thermoplastic resin. The encapsulant 12 may be formed to have a diameter of the lower surface of 4 mm at most. The translucent thermoplastic resin is preferably a translucent thermoplastic resin having a transmittance of 80% or more with respect to ultraviolet rays (for example, light having a wavelength band of 100 nm to 400 nm). Further preferably, the transparent thermoplastic resin is preferably a transparent thermoplastic resin having a transmittance of 90% or more against ultraviolet rays.

본 실시예에서 반도체 발광소자 칩(10)은 자외선을 방출할 수 있다. 바람직하게는 UV-C 파장대인 200nm 내지 280nm 인 자외선을 방출한다. 따라서, 반도체 발광소자 칩(10)에서 생성된 빛이 자외선에 대한 투과율이 80% 이상인 투광성 열가소성 수지로 이루어진 봉지재(12)가 렌즈로 역할하여 배광(light distribution)이 원활하게 이루어져 광 추출 효율(extraction efficiency)이 향상될 수 있다.In this embodiment, the semiconductor light emitting device chip 10 may emit ultraviolet light. Preferably it emits ultraviolet light in the range of 200nm to 280nm UV-C wavelength band. Therefore, the encapsulant 12 made of a light-transmitting thermoplastic resin having a light transmittance of 80% or more with respect to ultraviolet rays acts as a lens to smoothly distribute light (light distribution). extraction efficiency can be improved.

또한, 자외선에 대한 투과율이 80% 이상인 투광성 열가소성 수지는 자외선에 오래 노출된 후에도 손상이 낮은 열가소성 수지가 바람직하다.In addition, the translucent thermoplastic resin having a transmittance of 80% or more to ultraviolet rays is preferably a thermoplastic resin having low damage even after long exposure to ultraviolet rays.

외부 기판(14)은 반도체 발광소자 칩(10)이 실장되는 영역을 제공하는 기판이면 제한되지 않는다. 외부 기판(14)은 반도체 발광소자를 형성하기 위한 기판일 수 있고, 예컨대, 리드 전극들을 포함하는 기판, 인쇄회로기판, 금속 플레이트 기판 등을 포함할 수 있다.The external substrate 14 is not limited as long as it provides a region on which the semiconductor light emitting device chip 10 is mounted. The external substrate 14 may be a substrate for forming a semiconductor light emitting device, and may include, for example, a substrate including lead electrodes, a printed circuit board, a metal plate substrate, and the like.

이와 같은 외부 기판(14)은 베이스(141), 도전층(142, 145), 방지층(143) 및 반사층(144)을 포함할 수 있다.The external substrate 14 may include a base 141, conductive layers 142 and 145, a protective layer 143, and a reflective layer 144.

베이스(141)는 절연성 물질을 포함할 수 있고, 또한, 열전도율이 높은 물질을 포함할 수 있다. 예를 들어, 고열전도성 폴리머 물질 및/또는 세라믹 물질을 포함할 수 있다. 특히, 베이스(141)는 AlN 세라믹으로 이루어질 수 있다. 따라서, 발광 장치 구동 시, 반도체 발광소자 칩(10)에서 발생하는 열이 베이스(141)를 통해 효과적으로 외부로 방출될 수 있다. The base 141 may include an insulating material and may also include a material having high thermal conductivity. For example, it may comprise a high thermal conductivity polymer material and / or a ceramic material. In particular, the base 141 may be made of AlN ceramic. Therefore, when the light emitting device is driven, heat generated from the semiconductor light emitting device chip 10 may be effectively discharged to the outside through the base 141.

도전층(142, 145)은 베이스(141)의 상면 및 하면에 형성되며, 상면에 형성된 도전층(142)이 반도체 발광소자 칩(10)의 전극(102)과 전기적으로 연결된다. 상면에 형성된 도전층(142)과 하면에 형성된 도전층(145)은 전기적으로 연결되며 하면에 형성된 도전층(145)을 통해 반도체 발광소자(1)는 외부와 전기적으로 연결된다. 예를 들어 도시된 것과 같이 베이스(141)를 관통하여 베이스(141) 상면에 형성된 도전층(142)과 베이스(141) 하면에 형성된 도전층(145)이 전기적으로 연결될 수 있다. 도전층(142, 145)은 전기적 도전성 물질을 포함할 수 있고, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Ag, Au, Cu 등과 같은 금속을 포함할 수 있다. 또한 도전층(142, 145)은 단층으로 형성될 수도 있으며 복수의 층으로 형성될 수 도 있다. 여기서, 반도체 발광소자 칩(10)의 전극(102)은 외부 기판(14)의 도전층(142)과 전기적으로 연결되기 위해 외부 기판(14)측으로 향하도록 배치되는 것이 바람직하다. The conductive layers 142 and 145 are formed on the upper and lower surfaces of the base 141, and the conductive layers 142 formed on the upper surface are electrically connected to the electrodes 102 of the semiconductor light emitting device chip 10. The conductive layer 142 formed on the upper surface and the conductive layer 145 formed on the lower surface are electrically connected, and the semiconductor light emitting device 1 is electrically connected to the outside through the conductive layer 145 formed on the lower surface. For example, as illustrated, the conductive layer 142 formed on the upper surface of the base 141 and the conductive layer 145 formed on the lower surface of the base 141 may be electrically connected to each other through the base 141. The conductive layers 142 and 145 may include an electrically conductive material, and may include, for example, metals such as Ni, Pt, Pd, Rh, W, Ti, Al, Ag, Au, Cu, and the like. In addition, the conductive layers 142 and 145 may be formed as a single layer or may be formed as a plurality of layers. Here, the electrode 102 of the semiconductor light emitting device chip 10 may be disposed to face the outer substrate 14 in order to be electrically connected to the conductive layer 142 of the outer substrate 14.

방지층(143)은 도전층(142)과 일정 간격 떨어져 베이스(141)의 상면에 위치한다. 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Ag, Au, Cu 등과 같은 금속으로 형성될 수 있다. 방지층(143)이 금속으로 형성된 경우 도전층(142)과 떨어져 위치함으로써, 도전층(142)과의 접촉이 방지되어 쇼트 위험성이 낮아질 수 있다.The prevention layer 143 is disposed on the upper surface of the base 141 at a predetermined distance from the conductive layer 142. For example, it may be formed of a metal such as Ni, Pt, Pd, Rh, W, Ti, Al, Ag, Au, Cu, or the like. When the barrier layer 143 is formed of a metal, the barrier layer 143 may be separated from the conductive layer 142 to prevent contact with the conductive layer 142, thereby reducing a short risk.

방지층(143)은 봉지재(12) 형성시 봉지재(12)가 방지층(143)을 넘어서 형성되지 않도록 하는 경계턱 즉, 댐(dam)의 역할로 이용될 수 있으며, 방지층(143)은 생략될 수 있다. 방지층(143)은 반도체 발광소자 칩(10)을 보호하는 봉지재(12)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다.The prevention layer 143 may be used as a boundary jaw, that is, a dam, to prevent the encapsulant 12 from being formed beyond the prevention layer 143 when the encapsulant 12 is formed, and the prevention layer 143 is omitted. Can be. The prevention layer 143 is preferably a hard material to some extent so as to maintain the shape of the encapsulant 12 protecting the semiconductor light emitting device chip 10, and is preferably selected as an effective material for preventing cracks and cracks.

이와 달리, 방지층(143)은 반도체 발광소자 칩(10)으로부터 나오는 빛을 봉지재(12)로 반사할 수 있는 유색의 반사 물질로 형성될 수 있지만 이에 한정되는 것은 아니다.In contrast, the prevention layer 143 may be formed of a colored reflective material capable of reflecting light emitted from the semiconductor light emitting device chip 10 to the encapsulant 12, but is not limited thereto.

더욱이, 방지층(143)이 실리콘 재질과 다른 물질(예 : 금속 물질)로 이루어질 수 있다. 특히 금속 물질로 방지층(143)이 이루어진 때 외부 기판(14) 및 봉지재(12)와의 접착력이 증가되어 신뢰성이 향상될 수 있다. 게다가 금속 물질인 도전층(142)을 형성할 때 동시에 형성할 수 있음으로써, 제조 공정을 단축시켜 제조 공정 시간 및 제조 비용을 감소시킬 수 있다.In addition, the protection layer 143 may be made of a material different from the silicon material (eg, a metal material). In particular, when the prevention layer 143 is made of a metal material, the adhesion between the external substrate 14 and the encapsulant 12 may be increased, thereby improving reliability. In addition, since the conductive layer 142, which is a metal material, may be formed at the same time, the manufacturing process may be shortened to reduce manufacturing process time and manufacturing cost.

방지층(143)은 댐 역할로 이용되지만 봉지재(12)를 형성하는 투광성 열가소성 수지가 흘러나가는 것을 벽처럼 막는 것이 아니라 봉지재(12) 형성시 방지층(143)의 상면과 봉지재(12) 하면 사이에 발생하는 표면 장력에 의해 봉지재(12)가 방지층(143)을 넘어서 형성되지 않도록 하기 때문에 봉지재(12)가 방지층(143)의 상면 전체 또는 일부분만을 덮도록 형성될 수 있다. 바람직하게는 방지층(143)의 상면(1431)과 측면이 만나는 모서리 중 반사층(144) 방향의 방지층(143) 외측면(1432)과 방지층(143) 상면(1431)이 만나는 모서리 부분에서 봉지재(12)와 방지층(143)의 상면(1432) 사이에 발생하는 표면 장력 효과가 극대화되기 때문에 봉지재(12)가 방지층(143)의 상면(1431) 전체를 덮는 것이 좋다. 특히 방지층(143)의 상면(1431)과 외측면(1432)이 이루는 각도(1433)가 수직일 때 봉지재(12)와 방지층(143)의 상면(1431) 사이에 발생하는 표면 장력 효과가 극대화된다. 또한 방지층(143)은 봉지재(12)가 흘러나가는 것을 방지하기 위해서 방지층(143)은 틈이 없는 폐회로 형태로 형성하는 것이 바람직하다. 또한 방지층(143)이 금속 물질로 형성된 경우에 열가소성 수지로 형성된 봉지재(12)와의 사이에 발생하는 표면 장력이 극대화되어 봉지재(12)가 렌즈 형상으로 더 잘 형성될 수 있다. 다만 방지층(143)이 금속 물질로 형성되며, 동시에 폐회로 형태를 형성하는 경우 쇼트 방지를 위해 베이스(141)는 절연성 물질로 형성되는 것이 바람직하다. 이해를 돕기 위해 방지층(143)의 상면(1431)과 외측면(1432)을 확대하여 원 안에 도시하였다. 다만 이때, 방지층(143) 내측면(1434)은 봉지재(12)에 의해 덮이고, 방지층(143) 외측면(1432)은 봉지재(12)에 의해 덮이지 않을 수 있다. 본 개시에서 봉지재(12) 하면의 지름 크기는 중요하며 이유는 도 5에서 설명한다. 따라서 봉지재(12) 하면의 지름 크기를 제어하는 방지층(143)은 중요한 구성요소이다. 또한 본 개시는 방지층(143)이 벽처럼 막는 것을 배제하지는 않는다.The prevention layer 143 serves as a dam, but does not prevent the translucent thermoplastic resin forming the encapsulation material 12 from flowing out like a wall, but instead forms an upper surface of the prevention layer 143 and the lower surface of the encapsulation material 12 when the encapsulant 12 is formed. Since the encapsulant 12 is not formed beyond the protective layer 143 by the surface tension generated therebetween, the encapsulant 12 may be formed so as to cover the whole or part of the upper surface of the protective layer 143. Preferably, an encapsulant is formed at an edge portion where the top surface 1431 and the side surface of the prevention layer 143 meet the outer surface 1432 of the prevention layer 143 in the direction of the reflective layer 144 and the top surface 1431 of the prevention layer 143. It is preferable that the encapsulant 12 covers the entire upper surface 1431 of the prevention layer 143 because the surface tension effect generated between the 12 and the upper surface 1432 of the prevention layer 143 is maximized. In particular, when the angle 1433 formed between the upper surface 1431 and the outer surface 1432 of the prevention layer 143 is vertical, the surface tension effect generated between the encapsulant 12 and the upper surface 1431 of the prevention layer 143 is maximized. do. In addition, in order to prevent the encapsulant 12 from flowing out, the prevention layer 143 is preferably formed in a closed loop without a gap. In addition, when the barrier layer 143 is formed of a metal material, the surface tension generated between the encapsulant 12 formed of the thermoplastic resin is maximized, so that the encapsulant 12 may be better formed in a lens shape. However, when the prevention layer 143 is formed of a metal material and simultaneously forms a closed circuit shape, the base 141 is preferably formed of an insulating material to prevent a short. For better understanding, the upper surface 1431 and the outer surface 1432 of the prevention layer 143 are enlarged and illustrated in a circle. However, at this time, the inner surface 1434 of the prevention layer 143 may be covered by the encapsulant 12, and the outer surface 1432 of the prevention layer 143 may not be covered by the encapsulant 12. In the present disclosure, the diameter size of the lower surface of the encapsulant 12 is important and the reason will be described in FIG. 5. Therefore, the prevention layer 143 which controls the diameter size of the lower surface of the encapsulant 12 is an important component. In addition, the present disclosure does not exclude the blocking layer 143 from blocking like a wall.

방지층(143)의 높이(H1)는 반도체 발광소자 칩(10)의 높이보다 낮게 형성되고, 도전층(142)의 높이(H2)와 동일하게 형성되는 것이 바람직하지만, 이에 한정되는 것은 아니다. 예를 들어, 방지층(143)의 높이(H1)는 도전층(142)의 높이(H2)보다 작거나 크게 형성될 수 있다. 방지층(143)의 높이가 도전층(142)의 높이와 같거나 작은 경우에는 반도체 발광소자(1)에서 나오는 빛의 지향각이 방지층(143)의 높이가 도전층(142)의 높이보다 큰 경우보다 넓어질 수 있다.The height H1 of the prevention layer 143 is preferably lower than the height of the semiconductor light emitting device chip 10 and is formed to be the same as the height H2 of the conductive layer 142, but is not limited thereto. For example, the height H1 of the prevention layer 143 may be smaller or larger than the height H2 of the conductive layer 142. When the height of the prevention layer 143 is less than or equal to the height of the conductive layer 142 When the directing angle of the light emitted from the semiconductor light emitting device 1 is greater than the height of the conductive layer 142 It can be wider.

방지층(143)의 폭(D1)은 도전층(142)의 폭(D2)의 폭보다 작게 그리고 방지층(143)과 도전층(142)이 떨어진 폭(D3)보다 작게 형성되는 것이 바람직하다. 이에 한정되지 않고, 방지층(143)의 폭(D1)은 방지층(143)과 도전층(142)이 떨어진 폭(D3)보다 크게 또는 동일하게 형성될 수 있다.The width D1 of the prevention layer 143 is preferably smaller than the width D2 of the conductive layer 142 and smaller than the width D3 of the prevention layer 143 and the conductive layer 142. The width D1 of the prevention layer 143 may be greater than or equal to the width D3 in which the prevention layer 143 and the conductive layer 142 are separated from each other.

반사층(144)은 베이스(141)의 상면에 형성되며, 반사 물질로 형성될 수 있다. 예를 들어, Al, Ag, Au 등과 같은 금속 물질로 이루어질 수 있다. 도전층(142), 방지층(143) 및 반사층(144)을 모두 동일한 물질(예 : Au)로 형성하는 경우 세 층을 한 번에 형성할 수 있어서 제조공정이 단순화될 수 있다. 베이스(141) 위에 금속 물질로 된 층을 형성하는 방법은 증착이나 도금 등의 방법을 사용할 수 있다. 다만 도전층(142) 내부에는 부분적으로 Al을 형성하는 것이 바람직하다. 여기서, 반사층(144)은 반사층(144)과 봉지재(12) 사이의 열팽창계수 차이를 극복하기 위해 또는 반도체 발광소자 칩(10)과 반사층(144)간의 쇼트(Short) 문제를 방지하기 위하여 반도체 발광소자 칩(10)과 방지층(143)으로부터 소정 구간 떨어져 위치한다.The reflective layer 144 is formed on the upper surface of the base 141 and may be formed of a reflective material. For example, it may be made of a metal material such as Al, Ag, Au, and the like. When the conductive layer 142, the barrier layer 143, and the reflective layer 144 are all formed of the same material (eg, Au), three layers may be formed at a time, thereby simplifying the manufacturing process. As a method of forming a layer of a metal material on the base 141, a method such as deposition or plating may be used. However, it is preferable to form Al partially in the conductive layer 142. Here, the reflective layer 144 is a semiconductor in order to overcome the thermal expansion coefficient difference between the reflective layer 144 and the encapsulant 12 or to prevent a short problem between the semiconductor light emitting device chip 10 and the reflective layer 144. The light emitting device chip 10 and the prevention layer 143 are spaced apart from each other.

반사층(144)은 외부 기판(14)을 향하는 반도체 발광소자 칩(10)에서 나온 광을 반사하여 외부 기판(14) 상측으로 나가도록 하여 광 추출 효율을 향상시킬 수 있다. 특히 반도체 발광소자 칩(10)에서 나온 광이 자외선인 경우 반사 효율이 높은 Al 으로 반사층(144)을 형성하는 것이 바람직하다.The reflective layer 144 may improve light extraction efficiency by reflecting light from the semiconductor light emitting device chip 10 toward the external substrate 14 to be directed toward the upper side of the external substrate 14. In particular, when the light emitted from the semiconductor light emitting device chip 10 is ultraviolet light, it is preferable to form the reflective layer 144 with Al having high reflection efficiency.

또한 반사층(144)은 도전층(142)과 방지층(143) 사이에 형성되거나(도 18 참조), 도전층(142)과 방지층(143) 사이에만 형성되거나(도 19 참조), 반사층(144)이 형성되지 않을 수도 있다(도 20 참조).Also, the reflective layer 144 is formed between the conductive layer 142 and the prevention layer 143 (see FIG. 18), is formed only between the conductive layer 142 and the prevention layer 143 (see FIG. 19), or the reflective layer 144. May not be formed (see FIG. 20).

한편, 외부 기판(14)은 베이스(141)의 하면에 위치하는 방열 패드(미도시)를 더 포함할 수 있다. 상기 방열 패드는 외부 기판(14)의 열을 더욱 용이하게 외부로 방출시키는 역할을 한다.Meanwhile, the external substrate 14 may further include a heat radiation pad (not shown) disposed on the bottom surface of the base 141. The heat dissipation pad serves to more easily dissipate heat from the outer substrate 14 to the outside.

도 5 내지 도 10은 본 개시에 따른 반도체 발광소자에 있어서 봉지재 하면 지름의 크기와 관련된 특징을 보여주는 도면이다.5 to 10 is a view showing the characteristics related to the size of the lower surface of the encapsulant in the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(1)에서 봉지재(12)의 평면적 크기는 폐회로 형태의 방지층(143)으로 둘러싸인 부분의 평면적 크기와 같거나 작을 수 있다. 도 4에서 기재한 것처럼 봉지재(12)와 방지층(143) 사이의 표면 장력이 가장 큰 경우는 봉지재(12)의 하면이 방지층(143)의 상면 전체를 덮은 경우이기 때문에 봉지재(12)의 평면적 크기는 방지층(143)으로 둘러싸인 부분의 평면적 크기와 같은 것이 바람직하다. 예를 들어 봉지재(12)의 평면과 방지층(143)으로 둘러싸인 부분의 평면이 도 4와 같이 원형인 경우 봉지재(12)의 하면의 지름(1431)과 방지층(143)의 지름(1431)은 같은 크기를 갖는다. 도 5는 실험을 통해 출원인이 발견한 것으로 자외선을 발광하는 반도체 발광소자 칩을 감싸는 봉지재(12)의 하면 지름 크기가 줄어들수록 △Po 값이 증가하는 것을 보여준다. 이것은 봉지재(12)의 하면 지름 크기가 줄어들수록 봉지재(12) 내부에서 반사에 의해 손실되는 빛의 양이 줄어들어 △Po 값이 증가하는 것이다. 봉지재(12)의 내부에 위치하며 반도체 발광소자 칩(10)에서 나오는 빛을 반사하는 것은 반도체 발광소자 칩(10), 도전층(143) 및 방지층(143)이다. 즉 반도체 발광소자 칩(10)에서 나오는 빛이 봉지재(12)의 내부에서 반사되는 면은 반도체 발광소자 칩(10)의 상면과 측면, 도전층(142) 및 방지층(143)의 상면 및 도전층(143)과 방지층(143) 사이에 노출된 베이스(141)의 상면이 될 수 있으며 이러한 다양한 면과의 반사에 의해 봉지재(12)의 내부에서 빛이 손실된다. 종래의 자외선 이외의 빛(예 : 청색광)을 발광하는 경우에는 봉지재의 내부에서 발생하는 빛의 손실이 큰 문제가 되지 않았다. 봉지재 내부에 자외선 이외의 빛에 대해 반사효율이 높은 반사 물질을 사용하여 반사면을 형성할 수 있었기 때문이다. 그러나 파장이 짧은 자외선의 경우 반사효율이 높은 반사 물질이 다양하지 않고 더 나아가 도전층(143)의 경우 자외선에 대한 반사효율이 낮은 물질(예 : Au)을 사용해야 되는 경우가 있어 자외선을 발광하는 반도체 발광소자에 있어서는 봉지재 내부에서 반사에 의한 빛 손실이 큰 문제가 되고 있다. 특히 자외선 중에서도 파장이 가장 짧은 UV-C 대역의 파장을 갖는 자외선을 발광하는 반도체 발광소자에 있어서 봉지재 내부에서 반사에 의한 빛 손실이 더 큰 문제가 된다. 출원인은 봉지재(12)의 하면 지름이 일정 크기 이상으로 작아지면 봉지재 내부에 형성된 반사면이 자외선에 대해 낮은 반사율을 갖는 물질로 이루어진 경우에도 높은 반사율을 갖는 물질로 반사면이 형성된 경우와 비교했을 때 △Po 값의 차이가 작은 것을 발견하였다. 특히 봉지재(12)의 하면 지름이 작아져도 △Po의 값의 차이가 5% 근처에서 큰 변화가 없는 것을 발견하였다. 도 5 내지 도 10을 통해 이를 자세히 설명하고자 한다.The planar size of the encapsulant 12 in the semiconductor light emitting device 1 may be equal to or smaller than the planar size of a portion surrounded by the closed layer prevention layer 143. As shown in FIG. 4, when the surface tension between the encapsulant 12 and the barrier layer 143 is greatest, the lower surface of the encapsulant 12 covers the entire upper surface of the barrier layer 143. The planar size of is preferably equal to the planar size of the portion surrounded by the barrier layer 143. For example, when the plane of the encapsulant 12 and the plane surrounded by the barrier layer 143 are circular as shown in FIG. 4, the diameter 1431 of the lower surface of the encapsulant 12 and the diameter 1431 of the barrier layer 143 are shown. Have the same size. FIG. 5 shows that the applicant found through the experiment that the lower surface diameter of the encapsulant 12 surrounding the semiconductor light emitting device chip emitting ultraviolet light increases as the value of ΔPo increases. This means that as the diameter of the lower surface of the encapsulant 12 decreases, the amount of light lost by reflection in the encapsulant 12 decreases, so that the value of ΔPo increases. The semiconductor light emitting device chip 10, the conductive layer 143, and the prevention layer 143 are located inside the encapsulant 12 and reflect light emitted from the semiconductor light emitting device chip 10. That is, the surface from which the light emitted from the semiconductor light emitting device chip 10 is reflected inside the encapsulant 12 may be formed on the top and side surfaces of the semiconductor light emitting device chip 10, and the top and conductive surfaces of the conductive layer 142 and the prevention layer 143. It may be an upper surface of the base 141 exposed between the layer 143 and the prevention layer 143, and light is lost inside the encapsulant 12 by reflection with these various surfaces. In the case of emitting light other than the conventional ultraviolet light (for example, blue light), the loss of light generated inside the encapsulant is not a big problem. This is because a reflective surface can be formed by using a reflective material having a high reflection efficiency with respect to light other than ultraviolet rays inside the encapsulant. However, in the case of ultraviolet light having a short wavelength, a reflective material having high reflection efficiency does not vary, and furthermore, in the case of the conductive layer 143, a material having low reflection efficiency with respect to ultraviolet light (eg, Au) may be used. In the light emitting device, light loss due to reflection inside the encapsulant is a big problem. In particular, in the semiconductor light emitting device that emits ultraviolet rays having the wavelength of the UV-C band having the shortest wavelength among the ultraviolet rays, the light loss due to reflection in the encapsulant becomes a greater problem. Applicant compared with the case where the reflecting surface is formed of a material having a high reflectance when the diameter of the lower surface of the encapsulation material 12 becomes smaller than a predetermined size even when the reflecting surface formed inside the encapsulating material is made of a material having a low reflectance against ultraviolet rays. When the difference was found, the difference in ΔPo value was found to be small. In particular, it was found that even if the lower surface diameter of the encapsulant 12 is small, the difference in the value of ΔPo does not change significantly around 5%. This will be described in detail with reference to FIGS. 5 to 10.

△Po(광증가율)는 렌즈 형상의 봉지재(12)가 형성되지 않은 경우의 반도체 발광소자의 광량을 Po1라 하고 렌즈 형상의 봉지재(12)가 형성된 반도체 발광소자의 광량을 Po2 할 때 Po2/Po1의 값을 의미한다. 예를 들어 △Po가 150%라면 렌즈 형상의 봉지재를 사용하지 않은 경우와 비교했을 때 광량이 50% 증가했다는 것을 의미한다. 즉 렌즈 형상의 봉지재(12)가 형성된 경우 반도체 발광소자의 광량이 증가한다. 특히 렌즈 형상이 반구 형상일 때 광량이 크게 증가할 수 있다. 제1 그래프(15)는 반사층(144), 도전층(142) 및 방지층(143)이 자외선에 대한 반사율이 90% 이상인 물질(예 : Al )로 형성된 경우이며, 제2 그래프(16)는 반사층(144), 도전층(142) 및 방지층(143)이 자외선에 대한 반사율이 40% 이하인 물질(예 : Au )로 형성된 경우이다. 제1 그래프(15) 및 제2 그래프(16)는 렌즈 형상의 봉지재(12)의 내부에서 발생하는 반사에 의한 자외선 손실이 봉지재(12)의 하면 지름이 작아질수록 작아져서 △Po 값이 점차 증가하는 것을 보여준다. 특히 자외선에 대한 반사율이 90% 이상인 물질이 사용된 제1 그래프(15)가 동일한 봉지재(12)의 하면 지름을 가질 때 자외선에 대한 반사율이 40% 이하인 물질이 사용된 제2 그래프(16)보다 더 큰 △Po 값을 보여준다. 다만 봉지재(12)의 하면 지름이 작아질수록 제1 그래프(15)와 제2 그래프(16) 사이의 차이가 작아진다. 예를 들어 봉지재의 하면 지름이 3.4mm인 경우(151, 161), 제1 그래프(15)와 제2 그래프(16) 사이의 차이가 13% 이었지만 봉지재의 하면 지름이 2.1mm인 경우(152, 162), 제1 그래프(15)와 제2 그래프(16) 사이의 차이가 5% 가 되었다. 즉 봉지재 하면 지름이 작아질수록 봉지재(12) 내부에 형성된 방지층(143) 및 도전층(142)을 형성하는 물질의 자외선에 대한 반사율이 봉지재 내부에서 발생하는 반사에 의한 빛 손실에 점점 더 작은 영향을 미쳐서 봉지재 하면 지름이 일정한 크기 이하로 작아지는 경우 봉지재 내부에 형성된 반사면이 자외선에 대해 낮은 반사율을 갖는 경우에도 높은 반사율을 갖는 물질로 반사면이 형성된 경우와 거의 차이가 없어지는 것을 발명자가 발견하였다. 다만 봉지재 하면 지름이 작아질수록 △Po 값의 차이가 지속적으로 작아지지 않으며 △Po 값의 차이가 5% 이하부터는 △Po 값의 차이가 점선(153, 163)과 같이 거의 일정하게 유지되는 특징을 보여주었다.ΔPo (light growth rate) is Po1 when the light amount of the semiconductor light emitting element when the lens-shaped encapsulant 12 is not formed and Po2 when the light amount of the semiconductor light emitting element on which the lens-shaped encapsulant 12 is formed is Po2. The value of / Po1. For example, when ΔPo is 150%, it means that the amount of light has increased by 50% compared with the case where no lens-shaped encapsulant is used. That is, when the lens-shaped encapsulant 12 is formed, the amount of light of the semiconductor light emitting device is increased. In particular, when the lens shape is hemispherical, the amount of light can be greatly increased. The first graph 15 is a case in which the reflective layer 144, the conductive layer 142, and the barrier layer 143 are formed of a material (eg, Al) having a 90% or more reflectance to ultraviolet rays, and the second graph 16 is a reflective layer. The conductive layer 142 and the barrier layer 143 are formed of a material (eg, Au) having a reflectance of 40% or less against ultraviolet rays. In the first graph 15 and the second graph 16, the UV loss due to reflection occurring inside the lens-shaped encapsulant 12 decreases as the diameter of the lower surface of the encapsulant 12 decreases, so that the ΔPo value. This shows a gradual increase. In particular, when the first graph 15 using a material having a reflectance of ultraviolet rays of 90% or more has the lower surface diameter of the same encapsulant 12, the second graph 16 using a material having a reflectance of ultraviolet light of 40% or less is used. Show larger ΔPo values. However, as the diameter of the lower surface of the encapsulant 12 decreases, the difference between the first graph 15 and the second graph 16 decreases. For example, when the lower surface diameter of the encapsulant is 3.4 mm (151, 161), the difference between the first graph 15 and the second graph 16 was 13%, but the lower surface diameter of the encapsulant was 2.1 mm (152, 162), the difference between the first graph 15 and the second graph 16 became 5%. That is, as the diameter of the encapsulant decreases, the reflectance of the material forming the protective layer 143 and the conductive layer 142 formed in the encapsulant 12 to the ultraviolet rays is gradually increased due to the light loss due to the reflection generated inside the encapsulant. When the encapsulant has a smaller effect and the diameter becomes smaller than a certain size, even if the reflecting surface formed inside the encapsulating material has a low reflectance against ultraviolet rays, it is almost no difference from the case where the reflecting surface is formed of a material having a high reflectance. The inventors found that However, the smaller the diameter, the smaller the difference in ΔPo value is, and the difference in ΔPo value remains almost constant as the dotted line (153, 163) from 5% or less. Showed.

일반적으로 반도체 발광소자에서 광증가율이 높은 것이 바람직하기 때문에 봉지재 내부에 형성된 자외선 반사면(예 : 도전층, 방지층 등)에는 자외선에 대한 반사율이 높은 물질(예 : 90% 이상인 Al)을 사용하는 것이 예상된다. 그러나 자외선에 대한 반사율이 90% 이상인 물질, 예를 들어 Al으로 도전층(142) 및 방지층(143)을 형성한 경우 특히 도전층(142)이 복수의 층으로 형성될 때 Al으로 이루어진 부분이 도전층(142)의 상부인 경우 자외선을 잘 반사하지만 반도체 발광소자 칩(10)의 전극과 솔더링 또는 유테틱 본딩과 같은 방법으로 접합하여 전기적으로 연결될 때 반도체 발광소자 칩(10)의 전극(102)이 도전층(142)의 Al으로 이루어진 부분과 잘 접합되지 않는 문제가 발생하였다. 이에 본 실시예에서는 반도체 발광소자 칩(10)의 전극(102)이 도전층(142)에 잘 접합될 수 있는 물질인 금(Au)을 사용하여 도전층(142)을 형성하였다. 그러나 금(Au)은 자외선에 대한 반사율이 40% 이하인 물질로 △Po 값이 낮은 문제가 있었다. In general, since it is desirable to have a high light growth rate in a semiconductor light emitting device, a material having a high reflectance against ultraviolet rays (for example, Al having 90% or more) is used for an ultraviolet reflecting surface (for example, a conductive layer or a protective layer) formed inside the encapsulant. It is expected. However, when the conductive layer 142 and the prevention layer 143 are formed of a material having a reflectance of about 90% or more with UV, for example, Al, a portion made of Al is conductive when the conductive layer 142 is formed of a plurality of layers. The upper portion of the layer 142 reflects ultraviolet rays well, but when the electrodes 102 of the semiconductor light emitting chip 10 are electrically connected by bonding to the electrodes of the semiconductor light emitting chip 10 by a method such as soldering or eutectic bonding, the electrodes 102 of the semiconductor light emitting chip 10 A problem arises in that the conductive layer 142 was hardly bonded to a portion made of Al. Accordingly, in the present exemplary embodiment, the conductive layer 142 is formed using gold (Au), which is a material to which the electrode 102 of the semiconductor light emitting device chip 10 may be well bonded to the conductive layer 142. However, gold (Au) has a problem that the ΔPo value is low because the material has a reflectance of 40% or less.

출원인은 본 개시에서 발견한 것을 기초로 자외선에 대한 반사율이 90% 미만으로 낮지만 반도체 발광소자 칩(10)의 전극과 잘 접합되는 물질로 도전층(142)을 형성하면서, 자외선에 대한 반사율이 90% 이상인 물질로 도전층(142)을 형성한 경우와 같은 정도의 △Po 값을 갖도록 봉지재(12)의 하면 지름의 크기를 한정하였다. 바람직하게는 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 자외선에 대한 반사율이 40% 이하인 물질을 사용한 경우의 △Po 값의 차이가 5% 이내가 되는 크기 이내로 봉지재(12)의 하면 지름의 크기가 형성되도록 하였다. 예를 들어 도 5 그래프를 얻기 위해 사용한 반도체 발광소자의 크기를 보여주는 도 6 및 도 7을 보면 봉지재 하면 지름 크기가 2.1mm 일 때 △Po 값이 차이가 5% 이내가 되었다. 도 6 및 도 7에 사용된 반도체 발광소자 칩의 크기는 1.125mm*1.125mm*0.15mm 이며, 도 6은 도전층(142), 반사층(144) 및 방지층(143)에 Au를 사용한 경우이며, 도 7은 도전층(142), 반사층(144) 및 방지층(143)에 Al을 사용한 경우이다. 방지층(143)의 폭은 0.1mm 이다. 또한 반도체 발광소자의 평면적 크기는 외부 기판(14)의 평면적 크기이며 이것은 반도체 발광소자가 적용되는 분야에 따라 일정한 크기가 요구된다. 예를 들어 도 6 및 도 7에 기재된 반도체 발광소자를 보면 외부 기판(14)의 평면적 크기가 6mm*6mm로 일정하게 유지되지만 본 개시에 따라 봉지재(12) 하면의 크기가 작아지기 때문에 △Po 값의 차이가 5% 이내가 되는 경우 봉지재 하면과 접하는 외부 기판의 평면적이 봉지재 하면과 접하지 않는 외부 기판의 평면적보다 작게 될 수 있다. 즉 도 8(a) 및 도 8(b)를 비교해보면 외부 기판(14)의 평면적 크기가 3.5mm*3.5mm인 자외선을 발광하는 반도체 발광소자에서 도 8(a)에 도시된 반도체 발광소자는 종래의 반도체 발광소자로 봉지재(12) 하면과 접하는 외부 기판(14)의 평면적이 봉지재(12) 하면과 접하지 않는 외부 기판(14)의 평면적보다 큰 것을 보여준다. 종래에는 렌즈 형상의 봉지재가 클수록 광량이 커진다고 알려져 있었기 때문이다. 그러나 본 개시에 따른 반도체 발광소자를 보여주는 도 8(b)는 봉지재(12) 하면과 접하는 외부 기판(14)의 평면적이 봉지재(12) 하면과 접하지 않는 외부 기판(14)의 평면적보다 작은 것을 보여준다. 본 개시에서 출원인이 발견한 것에 따르면 반도체 발광소자가 자외선을 발광하는 경우에는 렌즈 형상의 봉지재 하면의 지름이 작을수록 광량이 커지기 때문이다. 특히 본 개시에 따른 반도체 발광소자에서 외부 기판(14)의 평면적이 3.5mm*3.5mm인 도 9(a)와 외부 기판(14)의 평면적이 6mm*6mm인 도 9(b)를 비교해보면 외부 기판(14)의 평면적이 클 때 봉지재(12)의 하면과 접하는 외부 기판(14)의 평면적과 봉지재(12)의 하면과 접하지 않는 외부 기판의 평면적 차이가 더 커진 것을 알 수 있다.Applicant, based on what is found in the present disclosure, reflectance of ultraviolet light is less than 90%, but the conductive layer 142 is formed of a material that is well bonded with the electrode of the semiconductor light emitting device chip 10, The size of the lower surface diameter of the encapsulant 12 was limited to have a ΔPo value similar to that of the case in which the conductive layer 142 was formed of 90% or more of the material. Preferably, the diameter of the lower surface of the encapsulant 12 is within a size such that a difference between the values of ΔPo in the case of using a material having a reflectance to ultraviolet rays of 90% or more and a material having a reflectance to ultraviolet rays of 40% or less is within 5%. The size of was to be formed. For example, referring to FIGS. 6 and 7 illustrating the size of the semiconductor light emitting device used to obtain the graph of FIG. 5, when the encapsulant has a diameter of 2.1 mm, the difference ΔPo is within 5%. The size of the semiconductor light emitting device chip used in FIGS. 6 and 7 is 1.125mm * 1.125mm * 0.15mm, and FIG. 6 is a case where Au is used for the conductive layer 142, the reflective layer 144, and the prevention layer 143. 7 illustrates the case where Al is used for the conductive layer 142, the reflective layer 144, and the prevention layer 143. The width of the prevention layer 143 is 0.1 mm. In addition, the planar size of the semiconductor light emitting device is a planar size of the external substrate 14, which requires a certain size depending on the application of the semiconductor light emitting device. For example, in the semiconductor light emitting device of FIGS. 6 and 7, the planar size of the outer substrate 14 is kept constant at 6 mm * 6 mm, but according to the present disclosure, since the size of the bottom surface of the encapsulant 12 is smaller, ΔPo When the difference is less than 5%, the planar area of the outer substrate in contact with the lower surface of the encapsulant may be smaller than the planar area of the outer substrate not in contact with the lower surface of the encapsulant. That is, in comparison with FIGS. 8A and 8B, the semiconductor light emitting device illustrated in FIG. 8A is a semiconductor light emitting device that emits ultraviolet rays having a plane size of 3.5 mm * 3.5 mm. The conventional semiconductor light emitting device shows that the planar area of the outer substrate 14 in contact with the bottom surface of the encapsulant 12 is larger than the planar area of the outer substrate 14 not in contact with the lower surface of the encapsulant 12. It is because the quantity of light became known conventionally that the larger the lens-shaped sealing material is. However, FIG. 8B illustrates a semiconductor light emitting device according to the present disclosure, in which the plane of the outer substrate 14 in contact with the bottom surface of the encapsulant 12 is greater than the plane of the outer substrate 14 not in contact with the bottom surface of the encapsulant 12. Show small things According to the findings of the applicant in the present disclosure, when the semiconductor light emitting device emits ultraviolet rays, the smaller the diameter of the lower surface of the lens-shaped encapsulant is, the larger the amount of light is. In particular, the semiconductor light emitting device according to the present disclosure compares FIG. 9 (a) having a planar area of 3.5 mm * 3.5 mm with an external substrate 14 and FIG. 9 (b) having a plane area of 6 mm * 6 mm of the outer substrate 14. When the planar area of the substrate 14 is large, it can be seen that the planar difference between the planar surface of the outer substrate 14 in contact with the lower surface of the encapsulant 12 and the outer substrate not in contact with the lower surface of the encapsulant 12 is greater.

또한 봉지재 내부에서 반사에 의한 빛 손실에 가장 큰 영향을 미치는 부분은 도전층(142)이다. 방지층(143)은 폭이 0.1mm 이내로 자외선에 노출된 부분이 크지 않으며 반도체 발광소자 칩(10)은 플립 칩 구조로 자외선을 반사하는 반사층을 포함하여 자외선에 대한 반사효율이 높은 구조로 형성될 수 있기 때문이다. 다만 도전층(142)의 일부는 반도체 발광소자 칩(10)으로 덮여 있어 자외선에 노출되지 않는 부분이 있다. 따라서 도전층(142) 중 반도체 발광소자 칩(10)으로 덮여 있지 않고 노출된 부분이 봉지재(12) 내부에서 반사에 의한 빛 손실에 큰 영향을 준다. 반도체 발광소자 칩(10)의 평면적 크기는 반도체 발광소자 칩(10)의 종류에 따라 다양하게 변할 수 있다. 일반적으로 반도체 발광소자 칩(10)의 평면적 크기에 따라 대면적 칩과 소면적 칩으로 구분하고 있다. 대면적 칩은 반도체 발광소자 칩(10)의 평면적 크기가 0.8mm2 이상 1.5mm2 이하인 경우를 말하며 소면적 칩은 반도체 발광소자 칩(10)의 평면적 크기가 0.06mm2 이상 0.3mm2 이하인 경우를 말한다. 도 10은 다양한 반도체 발광소자 칩(10)의 종류에 따라 도전층(142)에 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 자외선에 대한 반사율이 40% 이하인 물질을 사용한 경우의 △Po 값의 차이가 5% 이내가 되는 도전층(142)의 전체 면적과 노출된 도전층(142)의 면적의 크기를 보여준다. 예를 들어 대면적 칩의 하나인 반도체 발광소자 칩(10)의 면적이 1.1532mm2 인 경우 도전층(142)의 전체면적이 2.0998mm2이고 노출된 도전층(142) 면적이 0.9466mm2 이하일 때 도전층(142)에 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 자외선에 대한 반사율이 40% 이하인 물질을 사용한 경우의 △Po 값의 차이가 5% 이내인 것을 보여준다. 또한 소면적 칩의 하나인 반도체 발광소자 칩(10)의 면적이 0.105mm2 인 경우 도전층(142)의 전체면적이 0.7054mm2이고 노출된 도전층(142) 면적이 0.6004mm2 이하일 때 도전층(142)에 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 자외선에 대한 반사율이 40% 이하인 물질을 사용한 경우의 △Po 값의 차이가 5% 이내인 것을 보여준다. 또한 도 10을 보면 대면적 칩을 사용한 경우 도전층(142)의 전체면적과 노출된 도전층(142) 면적비가 35% 이상 45% 이하인 경우에 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 자외선에 대한 반사율이 40% 이하인 물질을 사용한 경우의 △Po 값의 차이가 5% 이내인 것을 보여준다. 반면에 소면적 칩을 사용한 경우 도전층(142)의 전체면적과 노출된 도전층(142) 면적비가 70% 이상 85% 이하인 경우에 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 자외선에 대한 반사율이 40% 이하인 물질을 사용한 경우의 △Po 값의 차이가 5% 이내인 것을 보여준다. 본 개시에서 최초로 발견한 실험 결과를 사용하여 반도체 발광소자 칩의 평면적 크기 및 도전층(142)의 전체면적과 노출된 도전층(142) 면적비를 고려하여 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 자외선에 대한 반사율이 40% 이하인 물질을 사용한 경우의 △Po 값의 차이가 5% 이내가 되도록 도전층 전체 면적을 특정할 수 있으며, 도전층의 전체 면적에 따라 도전층을 덮는 봉지재 하면의 지름도 특정할 수 있다. 다만 실험 결과를 보면 대면적 칩 및 소면적 칩의 종류에 상관없이 노출된 도전층(142)의 평면적 크기는 0.45mm2 이상 1.0mm2 이하인 것이 바람직하다. In addition, the portion of the encapsulant having the greatest influence on light loss due to reflection is the conductive layer 142. The prevention layer 143 has a width less than 0.1 mm, and a portion exposed to ultraviolet light is not large, and the semiconductor light emitting device chip 10 may be formed in a structure having high reflection efficiency against ultraviolet light, including a reflective layer reflecting ultraviolet light with a flip chip structure. Because there is. However, a part of the conductive layer 142 is covered with the semiconductor light emitting device chip 10, and thus there is a part not exposed to ultraviolet rays. Therefore, the exposed portion of the conductive layer 142 that is not covered with the semiconductor light emitting device chip 10 greatly affects the light loss due to reflection in the encapsulant 12. The planar size of the semiconductor light emitting device chip 10 may vary according to the type of the semiconductor light emitting device chip 10. In general, a large area chip and a small area chip are classified according to the planar size of the semiconductor light emitting device chip 10. Large-area chips when the planar size of the semiconductor light-emitting element chip 10 in plan size refers to or less than 0.8mm 2 1.5mm 2 small area chip is a semiconductor light emitting device chip 10 is 0.06mm or less of at least 0.3mm 2 2 Say. 10 is a value of ΔPo in the case of using a material having a reflectance with respect to ultraviolet rays of 90% or more and a material having a reflectance with ultraviolet rays of 40% or less for the conductive layer 142 according to various types of semiconductor light emitting device chips 10. The total area of the conductive layer 142 and the size of the exposed conductive layer 142 are shown to be within 5%. For example, when the area of the semiconductor light emitting device chip 10, which is one of the large area chips, is 1.1532 mm 2 , the total area of the conductive layer 142 is 2.0998 mm 2 and the area of the exposed conductive layer 142 is 0.9466 mm 2 or less. The difference between the ΔPo values between the conductive layer 142 and the ultraviolet ray having a reflectance of more than 90% and the ultraviolet ray having a reflectance of 40% or less is within 5%. In addition, when the area of the semiconductor light emitting device chip 10, which is one of the small area chips, is 0.105 mm 2 , the conductive area 142 has a total area of 0.7054 mm 2 and the exposed conductive layer 142 has an area of 0.6004 mm 2 or less. It is shown that the difference between the ΔPo values within the layer 142 using a material having a reflectance of UV of 90% or more and a material having a reflectance of UV of 40% or less is within 5%. In addition, referring to FIG. 10, when a large area chip is used, when a total area of the conductive layer 142 and an area ratio of the exposed conductive layer 142 are 35% or more and 45% or less, a material having a 90% or more reflectance to ultraviolet rays is used. It is shown that the difference of ΔPo value within 5% when using a material having a reflectance of 40% or less to ultraviolet rays is used. On the other hand, when a small area chip is used, when the total area of the conductive layer 142 and the area ratio of the exposed conductive layer 142 are greater than or equal to 70% and less than or equal to 85%, a material having a reflectance of greater than or equal to 90% is used. It is shown that the difference in ΔPo value within 5% when using a material having a reflectance of 40% or less. Using the experimental results first discovered in the present disclosure, considering the planar size of the semiconductor light emitting device chip, the total area of the conductive layer 142 and the area ratio of the exposed conductive layer 142, a material having a reflectance to ultraviolet rays of 90% or more is used. The total area of the conductive layer can be specified so that the difference in ΔPo value within 5% or less in the case of using a material having a reflectance of 40% or less to ultraviolet rays can be specified. The diameter of can also be specified. However, looking at the results of the two-dimensional size of the conductive layer 142 is exposed, regardless of the types of large-area chips and small area chip is preferably at least 0.45mm 2 1.0mm 2 or less.

본 개시에서 규정한 것 이외의 평면적 크기를 갖는 반도체 발광소자 칩이 사용되는 경우 반도체 발광소자 칩의 평면적 크기에 따라 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 자외선에 대한 반사율이 40% 이하인 물질을 사용한 경우의 △Po 값의 차이가 5% 이내가 되는 범위를 만족하는 도전층(142)의 전체면적과 노출된 도전층(142) 면적비 또는 노출된 도전층(142)의 평면적 크기가 본 개시에서 규정한 크기를 벗어날 수도 있지만 도전층(142)에 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 자외선에 대한 반사율이 40% 이하인 물질을 사용한 경우의 △Po 값의 차이가 5% 이내가 되는 범위에 해당하는 경우 본 개시의 범위에 포함될 수 있다. When a semiconductor light emitting device chip having a planar size other than that specified in the present disclosure is used, a material having a reflectance of about 90% or more according to the planar size of the semiconductor light emitting device chip and having a reflectance of about 40% or less When the material is used, the total area of the conductive layer 142 and the area ratio of the exposed conductive layer 142 or the planar size of the exposed conductive layer 142 are satisfied. Although it may be beyond the size defined in the disclosure, the difference between the ΔPo values within the conductive layer 142 using a material having a reflectance of UV of 90% or more and a material having a reflectance of UV of 40% or less is within 5%. If it corresponds to the range to be included in the scope of the present disclosure.

도 5 내지 도 10에 기재된 실험 결과를 얻은 실험 방법은 유사 또는 동등 성능의 반도체 발광소자 칩을 각각의 반도체 발광소자에 본딩을 한다, 이때 본딩은 솔더링 또는 유태틱 본팅 중 하나이다. 이후 1차 광 측정을 진행하여 Po1의 값을 얻는다. 광 측정의 경우 Instrument systems社의 Spectrometer CAS-140CT와 적분구 ISP-250을 이용하여 측정 하였다. 이후 봉지재를 이용하여 렌즈형태를 구현한다. 이후 2차 광 측정을 진행하여 Po2의 값을 얻는다. 조건의 경우 1차 광 측정과 동일 조건으로 한다. 이후 1, 2차 광 특성을 상대 비교하였다.The experimental method obtained the experimental results described in FIGS. 5 to 10 bonds a semiconductor light emitting device chip of similar or equivalent performance to each semiconductor light emitting device, wherein the bonding is either soldering or Jewish bonding. After that, the first optical measurement is performed to obtain a value of Po1. In the case of optical measurement, the measurement was carried out using Spectrometer CAS-140CT and integrating sphere ISP-250 of Instrument Systems. Since the encapsulation material is implemented to form a lens. The secondary light measurement is then performed to obtain the value of Po2. The conditions are the same as those for the primary light measurement. After that, the primary and secondary optical characteristics were compared.

또한 봉지재(12)를 도전층(142) 위에 형성시키는 것이 봉지재(12)의 하면 지름을 최소로 할 수 있지만, 도 4를 보면 도전층(142)은 쇼트를 방지하기 위해서 도전층(142) 사이에 개방된 부분(1421)이 있다. 개방된 부분(1421)에 절연물질이 충진될 수도 있지만 절연물질이 충진된 경우에도 봉지재(12)는 개방된 부분(1421) 때문에 봉지재(12)의 하면과 도전층(142)의 상면 사이에 발생하는 표면 장력만으로는 봉지재(12)가 도전층(142) 상면에만 형성되지 않고 도전층(142)을 벗어나서 형성되어 렌즈 형상의 봉지재(12)를 도전층(142) 상면에만 한정되게 형성하는데 바람직하지 않다. 이에 도전층(142)으로부터 200um 이내의 간격 내에 개방된 구간이 없이 폐회로 형태의 방지층(143)을 베이스(141) 상면으로부터 돌출되게 형성하였다. 특히 도전층(142)과 방지층(143) 사이에 반사층이 없기 때문에 홈(1422)이 형성되어 방지층(143)이 봉지재(12)가 형성될 때 벽과 같은 댐 기능을 할 수도 있지만 본 실시예에서는 방지층(143)의 높이가 도전층(142)의 높이와 동일하거나 작게 형성되어 벽과 같은 댐 기능을 하기에는 방지층(143)의 높이가 낮다. 그러나 도 4에 기재된 것처럼 방지층(143)의 상면과 봉지재(12)의 하면 사이에 발생하는 표면장력을 이용하여 봉지재(12)가 방지층(143)을 넘어서 형성되지 않도록 하는 댐 역할은 충분히 할 수 있다. 도 4에서 방지층(143)의 폐회로 형태가 원형이지만 사각형 등 필요에 따라 변형될 수 있다. 또한 본 실시예에서는 봉지재 하면과 접하는 도전층 및 방지층을 형성하는 물질로 Au을 예시로 하였지만 Au 이외에 자외선에 대한 반사율이 낮으며 반도체 발광소자 칩과의 솔더링 또는 유테틱 본딩과 같은 방법으로 접합할 때 접합력이 좋은 금속 물질(예 : Ag)도 사용할 수 있다. 또한 본 실시예에서 자외선에 대한 반사율이 40%로 낮은 물질은 본 개시의 바람직한 일 예이며 반도체 발광소자가 자외선을 발광할 때도 높은 △Po 값을 가질 수 있도록 하는 자외선 반사율이 높은 물질(예 : 자외선 반사율이 90% 이상인 Al 등) 이외의 물질(예 : 자외선 반사율이 90% 미만)은 본 개시의 범위에 포함될 수 있다. In addition, although forming the encapsulant 12 on the conductive layer 142 can minimize the diameter of the lower surface of the encapsulant 12, the conductive layer 142 is a conductive layer 142 in order to prevent a short There is an open portion 1421. Insulating material may be filled in the open portion 1421, but even when the insulating material is filled, the encapsulant 12 may be disposed between the lower surface of the encapsulant 12 and the upper surface of the conductive layer 142 because of the open portion 1421. The encapsulant 12 is not formed only on the upper surface of the conductive layer 142 but is formed out of the conductive layer 142 only by the surface tension generated in the upper surface. Thus, the encapsulant 12 having a lens shape is formed only on the upper surface of the conductive layer 142. Not desirable to Accordingly, the prevention layer 143 in the form of a closed loop was formed to protrude from the upper surface of the base 141 without an open section within a gap within 200 μm from the conductive layer 142. In particular, since there is no reflective layer between the conductive layer 142 and the prevention layer 143, the groove 1422 is formed so that the prevention layer 143 may function as a dam when the encapsulant 12 is formed, but this embodiment In this case, the height of the barrier layer 143 is the same as or smaller than the height of the conductive layer 142, so that the height of the barrier layer 143 is low to function as a dam. However, as shown in FIG. 4, the dam role which prevents the encapsulant 12 from being formed beyond the barrier layer 143 by using the surface tension generated between the upper surface of the barrier layer 143 and the lower surface of the barrier material 12 should be sufficient. Can be. In FIG. 4, the closed circuit of the protection layer 143 has a circular shape, but may be modified as necessary. In addition, in the present embodiment, Au is used as a material for forming the conductive layer and the prevention layer in contact with the lower surface of the encapsulant. However, in addition to Au, the material has a low reflectance against ultraviolet rays and can be bonded by a method such as soldering or eutectic bonding with a semiconductor light emitting device chip. Metallic materials (eg Ag) with good bonding strength can also be used. In addition, in the present embodiment, a material having a low reflectance of 40% to UV is a preferable example of the present disclosure, and a material having a high UV reflectance such that a semiconductor light emitting device may have a high ΔPo value even when emitting a UV light (eg, ultraviolet light). Materials other than Al, such as Al having a reflectance of 90% or more, (eg, UV reflectance of less than 90%) may be included in the scope of the present disclosure.

도 11은 본 개시에 따른 반도체 발광소자의 장점을 설명하기 위해 일반적인 반도체 발광소자를 보여주는 도면이다.11 is a view showing a general semiconductor light emitting device to explain the advantages of the semiconductor light emitting device according to the present disclosure.

도 11(a)를 참고하면 반도체 발광소자에 있어서, 기 성형된 렌즈(L)가 반도체 발광소자 칩(10a) 위에 부착될 수 있다.Referring to FIG. 11A, in the semiconductor light emitting device, a preformed lens L may be attached onto the semiconductor light emitting device chip 10a.

하지만, 본 개시는 투광성 열가소성 수지로 이루어진 봉지재(12)를 이용하여 렌즈 형상을 구현함으로써, 별도의 렌즈를 구비하지 않아 반도체 발광소자를 더욱 소형화할 수 있다. 더 나아가 방지층(143)을 사용하여 봉지재(12)의 크기를 효율적으로 제어할 수 있다. 그러나 투광성 열가소성 수지 중 자외선에 대한 투과율이 80% 이상인 투광성 열가소성 수지의 경우 액상에서 경화되어 고형화될 때 솔벤트가 대부분 휘발되어 부피가 90% 이상 줄어들기 때문에 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지를 이용하여 렌즈 형상의 봉지재(12)를 구현하기 어려웠다. 본 개시에서는 이러한 문제를 해결하여 자외선에 대한 투과율이 80% 이상인 투광성 열가소성 수지로 형성된 렌즈 형상의 봉지재(12)를 구현하였다. 더 나아가 자외선에 대한 투과율이 80% 이상인 투광성 열가소성 수지를 사용하여 렌즈 형상의 봉지재(12)를 구현함으로써 반도체 발광소자 칩(10)을 감싸고 있으면서 외부 기판(14)과 접하는 봉지재(12) 하면 부분을 제외하고는 전면이 외부로 노출된 봉지재(12)가 가능하게 되어 반도체 반도체 발광소자 칩(10)에서 나와 봉지재(12)를 통과한 자외선이 외부 기판(14) 방향을 제외하고 전 방향으로 직접 나갈 수 있도록 하였다. 또한 종래의 액상에서 경화될 때 부피 변화가 작아 렌즈 형성이 가능한 투광성 열가소성 수지(예 : PMMA(Poly Methyl Methacrylate), PC(Poly Cabonate) 등)를 사용하여 렌즈를 형성할 수 있지만 반도체 발광소자 칩(10)에서 나오는 빛이 자외선인 경우 투과율이 낮고 열화가 잘되어 사용할 수 없었기 때문에 반도체 발광소자 칩(10)에서 나오는 빛이 자외선인 경우에 종래에는 투광성 열가소성 수지가 아닌 유리, 사파이어 또는 석영과 같은 재질로 형성된 렌즈를 사용하였지만 본 개시에서는 이러한 문제를 해결하기 위해 자외선에 대한 투과율이 80% 이상이며 열화가 잘되지 않는 투광성 열가소성 수지를 사용하여 렌즈 형상의 봉지재(12)를 형성한 것이다.However, the present disclosure implements a lens shape by using the encapsulant 12 made of a light-transmitting thermoplastic resin, and thus may not further include a separate lens, thereby further miniaturizing the semiconductor light emitting device. Furthermore, the size of the encapsulant 12 can be efficiently controlled using the prevention layer 143. However, in the case of the translucent thermoplastic resin having a transmittance of 80% or more of the translucent thermoplastic resin, most of the solvent is volatilized and the volume is reduced by 90% or more when cured and solidified in the liquid phase. It was difficult to implement a lens-shaped encapsulant 12 using a resin. In the present disclosure, the lens-shaped encapsulant 12 formed of a light-transmitting thermoplastic resin having a transmittance of 80% or more with respect to ultraviolet rays is solved. Furthermore, when the encapsulant 12 encapsulating the semiconductor light emitting device chip 10 while being in contact with the external substrate 14 by implementing the lens-shaped encapsulant 12 using a transparent thermoplastic resin having a transmittance of 80% or more against ultraviolet rays, Except for the portion, the encapsulant 12 having the front surface exposed to the outside becomes possible, and thus, the ultraviolet light emitted from the semiconductor semiconductor light emitting device chip 10 and passing through the encapsulant 12 is removed except for the direction of the external substrate 14. It was possible to go directly in the direction. In addition, the lens may be formed using a light-transmitting thermoplastic resin (eg, polymethyl methacrylate (PMMA), poly cabonate (PCMA), etc.) capable of forming a lens due to a small volume change when cured in a conventional liquid phase. 10) When the light emitted from the ultraviolet light is low transmittance and could not be used because it is deteriorated well when the light emitted from the semiconductor light emitting device chip (10) is conventionally a material such as glass, sapphire or quartz, not a transparent thermoplastic resin In order to solve this problem, in the present disclosure, a lens-shaped encapsulant 12 is formed by using a transparent thermoplastic resin having a transmittance of 80% or more and not deteriorating well.

그리고, 렌즈의 굴절률에 따라 광 추출 효율은 차이를 가지게 되므로, 공기와 접촉하는 최외각 매질의 굴절률과 공기와 굴절률의 차이를 최소로 해주어야 한다. 예를 들어, 도 11(b)를 참고하면 렌즈(L)와 반도체 발광소자 칩(10b) 사이는 빈 공간(A)이고, 렌즈(L)가 1.8의 굴절률을 갖는 사파이어(Sapphire) 또는 1.54의 굴절률을 갖는 석영(quartz)으로 이루어지는 경우, 반도체 발광소자 칩(10b)으로부터 공기로의 굴절률 변화는 1(A) - 1.54(L) 또는 1.8(L) - 1(공기) 순으로 변화하기 때문에 굴절률 변화가 순차적으로 이루어지지 않아 광 손실이 발생할 수 있다.In addition, since the light extraction efficiency is different according to the refractive index of the lens, the difference between the refractive index of the outermost medium in contact with the air and the air and the refractive index should be minimized. For example, referring to FIG. 11B, a sapphire or 1.54 having a refractive index of 1.8 is an empty space A between the lens L and the semiconductor light emitting device chip 10b, and the lens L has a refractive index of 1.8. In the case of quartz having a refractive index, the refractive index change from the semiconductor light emitting device chip 10b to air changes in the order of 1 (A)-1.54 (L) or 1.8 (L)-1 (air). Changes are not made sequentially and light loss may occur.

하지만, 본 개시에서는 공간이 없이 봉지재(12)가 반도체 발광소자 칩(10)과 접촉하여 감싸고 있어서 투광성 열가소성 수지의 굴절율을 1.3으로 보았을 때, 반도체 발광소자 칩(10)으로부터 공기로의 굴절률 변화는 1.3(12) - 1(공기)로 굴절률 변화가 순차적으로 이루어지기 때문에 광 손실이 발생하지 않는다. 따라서, 굴절률이 큰 매질에서 굴절률이 작은 매질로 광이 입사할 때 계면에서 발생되는 전반사 현상을 효과적으로 방지하여 광 추출 효율을 더욱 개선할 수 있다.However, in the present disclosure, when the encapsulant 12 is wrapped in contact with the semiconductor light emitting device chip 10 without a space and the refractive index of the transparent thermoplastic resin is 1.3, the refractive index change from the semiconductor light emitting device chip 10 to air is changed. Is 1.3 (12)-1 (air), so that no light loss occurs because the refractive index changes sequentially. Accordingly, the light extraction efficiency may be further improved by effectively preventing total reflection occurring at the interface when light enters the medium having a high refractive index from the medium having a small refractive index.

이와 같은 자외선에 대한 투과율이 80% 이상이며 액상에서 경화될 때 부피 변화가 큰 투광성 열가소성 수지로 이루어지는 봉지재(12)를 형성하는 방법은 도 12 내지 도 15를 이용하여 후술한다. 이때, 봉지재(12)의 형상은 반구형의 볼록한 렌즈 형상을 가질 수 있으며, 이에 한정하는 것은 아니다. 예를 들어, 봉지재(12)는 오목한 렌즈 형상, 상면이 평면인 렌즈 형상, 요철의 렌즈 형상, 원뿔의 렌즈 형상 또는 기하학 구조의 렌즈 형상으로 형성될 수 있으며, 렌즈 형상에 등에 따라 배광 특성이 변형되며, 효율 및 배광 특성의 요구에 맞게 변형이 가능하다.Such a method of forming the encapsulant 12 made of a translucent thermoplastic resin having a transmittance to ultraviolet rays of 80% or more and a large volume change when cured in a liquid phase will be described later with reference to FIGS. 12 to 15. At this time, the shape of the encapsulant 12 may have a hemispherical convex lens shape, but is not limited thereto. For example, the encapsulant 12 may be formed in a concave lens shape, a flat lens shape, a concave-convex lens shape, a conical lens shape or a geometrical lens shape. It can be modified to meet the requirements of efficiency and light distribution characteristics.

도 12는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 보여주는 도면이다.12 is a diagram illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.

반도체 발광소자의 제조 방법에 있어서, 도 12(a)에 도시된 바와 같이 먼저, 외부 기판(24)을 준비한 후 외부 기판(24)의 도전층(242)과 반도체 발광소자 칩(20)의 복수의 전극(202)이 서로 맞대응 되도록 반도체 발광소자 칩(20)을 외부 기판(24) 위에 놓는다. 이에 따라, 외부 기판(24)의 도전층(242)과 반도체 발광소자 칩(20)의 복수의 전극(202)이 서로 전기적으로 연결된다. 외부 기판을 준비하는 것은 베이스에 도전층, 방지층 및 반사층을 형성하는 것을 의미한다. In the method of manufacturing a semiconductor light emitting device, as shown in FIG. 12A, first, an external substrate 24 is prepared, and then a plurality of conductive layers 242 and semiconductor light emitting device chips 20 of the external substrate 24 are prepared. The semiconductor light emitting device chip 20 is placed on the outer substrate 24 so that the electrodes 202 of the electrodes 202 correspond to each other. Accordingly, the conductive layer 242 of the external substrate 24 and the plurality of electrodes 202 of the semiconductor light emitting device chip 20 are electrically connected to each other. Preparing an external substrate means forming a conductive layer, a barrier layer and a reflective layer on the base.

여기서, 외부 기판(24) 위에 형성된 도전층(242), 방지층(243) 및 반사층(244)의 형상, 패턴, 또는 경계 등을 인식하여 소자가 놓일 위치 및 각도를 보정하는 소자 이송 장치(21)를 사용하여, 반도체 발광소자 칩(20)을 외부 기판(24) 위에 놓는다.Here, the element transfer device 21 for recognizing the shape, pattern, or boundary of the conductive layer 242, the prevention layer 243, and the reflective layer 244 formed on the outer substrate 24 to correct the position and angle at which the element is placed. Using, the semiconductor light emitting device chip 20 is placed on the outer substrate 24.

다음으로, 도 12(b)에 도시된 바와 같이 반도체 발광소자 칩(20)을 감싸도록 자외선에 대한 투과율이 80% 이상인 투광성 열가소성 수지로 이루어진 고형의 예비 봉지재(4)를 놓는다. 이때, 예비 봉지재(4)는 소자 이송 장치(21)를 이용하여 외부 기판(24) 및 반도체 발광소자 칩(20) 위에 배치된다. 여기서, 예비 봉지재(4)는 반도체 발광소자 칩(20)으로부터 소정 간격으로 이격되도록 배치될 수 있다다.Next, as shown in FIG. 12B, a solid preliminary encapsulant 4 made of a translucent thermoplastic resin having a transmittance of 80% or more with respect to ultraviolet rays is disposed to surround the semiconductor light emitting device chip 20. In this case, the preliminary encapsulant 4 is disposed on the external substrate 24 and the semiconductor light emitting device chip 20 using the element transfer device 21. Here, the preliminary encapsulant 4 may be disposed to be spaced apart from the semiconductor light emitting device chip 20 at predetermined intervals.

예비 봉지재(4)는 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지가 경화되어 고형으로 형성될 수 있다. 예를 들어, 액상의 투광성 열가소성 수지가 경화되어 부피가 약 90% 이상 줄어든 고형의 예비 봉지재(4)를 형성할 수 있다. 구체적으로, 예비 봉지재(4)는 도 13에 도시하였다.The preliminary encapsulant 4 may be formed into a solid by curing a liquid-transmissive thermoplastic resin having a transmittance of 80% or more to ultraviolet rays. For example, the liquid transparent thermoplastic resin may be cured to form a solid preliminary encapsulant 4 having a volume reduced by about 90% or more. Specifically, the preliminary encapsulant 4 is shown in FIG.

반도체 발광소자 칩(20)을 감싸도록 예비 봉지재(4)가 배치되기 때문에 본체부(41)의 홈(43)의 폭은 반도체 발광소자 칩(20)의 폭보다 크게 형성되고, 지지부(42)의 높이는 반도체 발광소자 칩(20)의 높이보다 크게 형성되는 것이 바람직하다. 예비 봉지재(4)를 제조하는 방법에 대해서는 도 14 내지 15에서 설명한다.Since the preliminary encapsulant 4 is disposed to surround the semiconductor light emitting device chip 20, the width of the groove 43 of the main body part 41 is greater than the width of the semiconductor light emitting device chip 20, and the support part 42 is provided. ) Is preferably greater than the height of the semiconductor light emitting device chip 20. The method of manufacturing the preliminary sealing material 4 is demonstrated in FIGS. 14-15.

다음으로, 도 12(c)에 도시된 바와 같이, 예비 봉지재(4)를 열경화하여 반도체 발광소자 칩(20)을 감싸는 반구 형상의 봉지재(22)를 형성한다. 이때, 봉지재(22)의 형상은 반구형의 볼록한 렌즈 형상을 가질 수 있으며, 이에 한정하는 것은 아니다.Next, as shown in FIG. 12 (c), the preliminary encapsulant 4 is thermoset to form a hemispherical encapsulant 22 surrounding the semiconductor light emitting device chip 20. In this case, the shape of the encapsulant 22 may have a hemispherical convex lens shape, but is not limited thereto.

봉지재(22)를 형성하기 위해 예비 봉지재(4)를 열경화하는 경우, 예비 봉지재(4)가 봉지재(22)로 될 때 부피가 크게 변화되지 않는다. 도 14 및 도 15에 도시된 바와 같이, 예비 봉지재(4)는 이미 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지(50)의 부피가 90% 이상 줄어들어 형성된 것이므로, 예비 봉지재(4)가 봉지재(22)로 될 때 부피 변화율은 2% 이하일 수 있다. 예비 봉지재(4)가 열경화하여 봉지재(22)를 형성할 때 부피 변화율이 2% 이하이기 때문에 봉지재(22)의 렌즈 형상을 반구형의 볼록한 렌즈 형상 이외에 다양한 렌즈 형상으로 구현할 수 있는 것이다. 즉 예비 봉지재(4)를 녹여 액상으로 만든 후 원하는 렌즈(예 : 볼록한 렌즈 형상, 오목한 렌즈 형상, 원뿔의 렌즈 형상 등)형상으로 만들어 경화하여도 부피 변화가 작기 때문에 원하는 렌즈 형상을 쉽게 제작할 수 있다.In the case where the preliminary encapsulant 4 is thermoset to form the encapsulant 22, the volume does not change significantly when the preliminary encapsulant 4 becomes the encapsulant 22. As shown in FIGS. 14 and 15, the preliminary encapsulant 4 is formed by reducing the volume of the liquid translucent thermoplastic resin 50 having a transmittance of 80% or more to ultraviolet rays by 90% or more. ) Is the encapsulant 22 may have a volume change rate of 2% or less. When the preliminary encapsulant 4 is thermoset to form the encapsulant 22, the volume change rate is 2% or less, so that the lens shape of the encapsulant 22 may be implemented in various lens shapes in addition to the hemispherical convex lens shape. . That is, even if the preliminary encapsulant 4 is melted into a liquid phase and then made into a desired lens shape (for example, a convex lens shape, a concave lens shape and a conical lens shape), the desired lens shape can be easily produced because the volume change is small. have.

예비 봉지재(4)가 열경화될 때, 외부 기판(24)의 방지층(243)과의 표면 장력에 의해 봉지재(22)가 방지층(243)을 넘어서 형성되지 않는다. 이때, 방지층(243)은 외부 기판(24)의 도전층(242) 형성시 동시에 형성될 수 있지만, 이에 한정하지 않고 별도의 공정을 통해 형성될 수도 있다. 방지층(243)과 도전층(242)이 동시에 형성되는 경우, 제조 공정을 단축시켜 제조 공정 시간 및 제조 비용을 감소시킬 수 있다.When the preliminary encapsulant 4 is thermally cured, the encapsulant 22 is not formed beyond the encapsulation layer 243 by the surface tension with the preventive layer 243 of the outer substrate 24. In this case, the prevention layer 243 may be formed at the same time when the conductive layer 242 of the external substrate 24 is formed, but may be formed through a separate process without being limited thereto. When the prevention layer 243 and the conductive layer 242 are formed at the same time, the manufacturing process can be shortened to reduce the manufacturing process time and manufacturing cost.

예비 봉지재(4)를 열경화하기 위한 열처리 및/또는 건조는 고온에서 경화되는 것이 바람직하다. 예를 들어, 200℃ 내지 300℃의 온도에서 대략 4시간 내지 6시간 동안 수행될 수 있다. 상술한 열처리 및/또는 건조 온도 및 시간은 고형의 수지층(4)이 경화되어 균일한 상면을 가지며, 반도체 발광소자 칩(20) 및 외부 기판(24)과 안정적인 결합이 이루어질 수 있도록 한정된 것이나, 이에 한정되는 것은 아니다. 고온에서 경화하는 경우 기포가 발생할 수 있으나, 기포 발생은 진공 오븐을 사용하여 제거할 수 있다.The heat treatment and / or drying for thermosetting the preliminary encapsulant 4 is preferably cured at high temperature. For example, it may be performed for about 4 hours to 6 hours at a temperature of 200 ℃ to 300 ℃. The above-described heat treatment and / or drying temperature and time is limited so that the solid resin layer 4 is cured to have a uniform top surface, and stable bonding with the semiconductor light emitting device chip 20 and the external substrate 24 may be achieved. It is not limited to this. Bubbles may occur when curing at high temperatures, but bubble generation may be removed using a vacuum oven.

다음으로, 도 12(d)에 도시된 바와 같이 절단선(26)을 따라 절단하여 개별 반도체 발광소자(2)를 형성한다.Next, as shown in FIG. 12 (d), the individual semiconductor light emitting devices 2 are formed by cutting along the cutting lines 26.

도 13은 본 개시에 따른 예비 봉지재의 일 예를 보여주는 도면이다.13 is a view showing an example of a preliminary encapsulant according to the present disclosure.

예비 봉지재(4)는 홈(43)을 구비하는 본체부(41), 본체부(41)의 일측면과 연결되는 지지부(42)를 포함한다.The preliminary encapsulant 4 includes a main body portion 41 having a groove 43, and a support portion 42 connected to one side surface of the main body portion 41.

도 14 내지 도 15는 본 개시에 따른 자외선에 대한 투과율이 80% 이상인 투광성 열가소성 수지로 이루어진 예비 봉지재의 제조 방법의 일 예를 보여주는 도면이다.14 to 15 are views showing an example of a method of manufacturing a preliminary encapsulant made of a transparent thermoplastic resin having a transmittance of 80% or more with respect to ultraviolet rays according to the present disclosure.

예비 봉지재(4)는 도 14 및 도 15를 참고하면 수축 및 열압축 방식에 의해 형성된다.The preliminary encapsulant 4 is formed by a shrinkage and thermal compression method with reference to FIGS. 14 and 15.

구체적으로, 도 14(a)에 도시된 바와 같이, 제1 베이스층(30) 위에 포토레지스트층(31, photoresistor layer)을 형성한다. 포토레지스트층(31)은 포토레지스트 페이스트(paste)를 스크린 인쇄법(screen printing) 등을 이용하여 형성될 수 있다.Specifically, as shown in FIG. 14A, a photoresist layer 31 is formed on the first base layer 30. The photoresist layer 31 may be formed using a screen printing method or the like with a photoresist paste.

다음으로, 도 14(b)에 도시된 바와 같이, 소정의 패턴을 가지는 마스크(32)를 포토레지스터층(31) 위에 배치시킨 후, 자외선을 조사하여 노광(exposure) 공정을 수행한다. 마스크(32)는 제1 영역(33)이 노출된 패턴을 갖는다.Next, as shown in FIG. 14B, a mask 32 having a predetermined pattern is disposed on the photoresist layer 31 and then exposed to ultraviolet rays to perform an exposure process. The mask 32 has a pattern in which the first region 33 is exposed.

자외선을 포토레지스터층(31)에 조사하면, 마스크(32)에 의해 자외선에 노출된 제1 영역(33)의 포토레지스터층(31)보다 단단하게 과경화되고, 마스크(32)에 의해 자외선에 노출되지 않는 제2 영역(34)의 포토레지스터층(31)은 과경화되지 않는다.When the ultraviolet rays are irradiated onto the photoresist layer 31, they are hardened more hardly than the photoresist layer 31 of the first region 33 exposed to the ultraviolet rays by the mask 32, and are exposed to the ultraviolet rays by the mask 32. The photoresist layer 31 of the second region 34 that is not exposed is not hardened.

다음으로, 도 14(c)에 도시된 바와 같이 현상(develpoment)을 통해 제1 영역(33)에서 광경화된 포토레지스터층(31)을 제외한 제2 영역(34)에 형성된 포토레지스터층(31)을 제거하는 식각 공정을 수행한다. 예를 들어, 식각 공정은 습식 식각을 통해 이루어질 수 있는데, 예를 들어 불산, 질산, 아세트산, 황산, 염산 중 적어도 하나를 포함하는 무기산 기반의 현상 용액에 시편을 담궈 현상을 하면 노광되지 않은 부분 즉, 제2 영역(34)에 포토레지스터층(31)이 제거되어 제2 영역(34)은 제1 베이스층(30)을 노출하고, 제2 영역(34)을 제외한 제1 영역(33)에는 포토레지스터층(31)이 잔존한다.Next, as shown in FIG. 14C, the photoresist layer 31 formed in the second region 34 except for the photoresist layer 31 photocured in the first region 33 through development. Etch process to remove). For example, the etching process may be performed by wet etching. For example, when the specimen is immersed in an inorganic acid-based developing solution containing at least one of hydrofluoric acid, nitric acid, acetic acid, sulfuric acid, and hydrochloric acid, the unetched portion may be The photoresist layer 31 is removed from the second region 34 so that the second region 34 exposes the first base layer 30 and the first region 33 except for the second region 34. The photoresist layer 31 remains.

다음으로, 도 14(d)에 도시된 바와 같이 식각공정에 의해 제1 베이스층이 노출된 제2 영역(34)에 금속층(35)을 형성한다. 제1 영역(33)에는 금속층(35)이 형성되지 않는다.Next, as illustrated in FIG. 14D, the metal layer 35 is formed in the second region 34 where the first base layer is exposed by the etching process. The metal layer 35 is not formed in the first region 33.

금속층(35)은 포토레지스터층(31)의 높이보다 높게 형성될 수 있지만, 이와 달리 작게 또는 동일한 높이로 형성될 수도 있다. 금속층(35)은 Au, Al, Ag 등과 같은 금속 물질로 이루어질 수 있으며, 전자빔 증착 등의 물리적 기상 증착법(PECVD) 또는 화학적 기상 증착법(CVD) 등의 증착 공정을 통해 형성되는 것이 바람직하지만, 이에 한정되지 않는다.The metal layer 35 may be formed higher than the height of the photoresist layer 31. Alternatively, the metal layer 35 may be formed smaller or the same height. The metal layer 35 may be made of a metal material such as Au, Al, Ag, and the like, and may be formed through a deposition process such as physical vapor deposition (PECVD) or chemical vapor deposition (CVD), such as electron beam deposition, but is not limited thereto. It doesn't work.

다음으로, 도 14(e)에 도시된 바와 같이 리프트 오프(lift off) 공정을 수행하여 제1 영역(33)에 위치하는 포토레지스터층(31)을 제거하여 제1 베이스층(30) 위에 제2 영역(34)에만 형성된 금속층(35)만 위치한다. 금속층(35)은 도 14(f)에 도시한 것처럼 더미(Dummy) 반도체 발광소자 칩(36)과의 솔더링 접착을 할 때 접착력을 향상시키기 위한 것이다.Next, as shown in FIG. 14E, the photoresist layer 31 positioned in the first region 33 is removed by performing a lift off process to remove the photoresist layer 31 located on the first base layer 30. Only the metal layer 35 formed only in the second region 34 is positioned. The metal layer 35 is for improving the adhesive force when soldering and bonding the dummy semiconductor light emitting device chip 36 as shown in FIG. 14 (f).

리프트 오프 공정을 통해 희석불산(DHF, Dilute HF) 또는 HNO3와 같은 산 용액을 사용하여 제1 영역(33)에 위치하는 포토레지스터층(31)을 제거할 수 있다.Through the lift off process, an acid solution such as dilute hydrofluoric acid (DHF, Dilute HF) or HNO 3 may be used to remove the photoresist layer 31 positioned in the first region 33.

다음으로, 도 14(f)에 도시된 바와 같이, 금속층(35) 위에 더미(Dummy) 반도체 발광소자 칩(36)을 배치시킨다. 금속층(35)과 더미 반도체 발광소자 칩(36)은 외력에 의해 가압되어 서로 접착되거나 접착 물질(A)을 이용하여 서로 접착할 수 있다. 예를 들어, 접착 물질(A)은 도전성 페이스트, 절연성 페이스트, 폴리머 접착제, AuSn 솔더 등 다양하게 선택가능하며, 특별히 제한되지는 않는다.Next, as shown in FIG. 14F, a dummy semiconductor light emitting device chip 36 is disposed on the metal layer 35. The metal layer 35 and the dummy semiconductor light emitting device chip 36 may be pressed by an external force to adhere to each other, or may be bonded to each other using an adhesive material (A). For example, the adhesive material (A) can be variously selected from conductive pastes, insulating pastes, polymer adhesives, AuSn solders, and the like, and is not particularly limited.

본 실시예에서는 더미 반도체 발광소자 칩(36)의 크기는 도 4에 도시된 반도체 발광소자 칩(10) 보다 크게 형성되도록 도시하였지만, 이와 달리 동일하거나 작게 형성될 수 있다.Although the size of the dummy semiconductor light emitting device chip 36 is larger than that of the semiconductor light emitting device chip 10 shown in FIG. 4, the dummy semiconductor light emitting device chip 36 may be the same or smaller.

다음으로, 도 14(g)에 도시된 바와 같이, 제1 베이스층(30) 위에 일체로 형성된 더미 반도체 발광소자 칩(36) 및 금속층(35)을 제2 베이스층(37) 위에 배치된 예비 봉지재용 기판(40)과 대응되도록 배치한다. 더미 반도체 발광소자 칩(36)의 상면이 예비 봉지재용 기판(40)의 상면과 마주하도록 배치된다.Next, as shown in FIG. 14G, the dummy semiconductor light emitting device chip 36 and the metal layer 35, which are integrally formed on the first base layer 30, are disposed on the second base layer 37. It arrange | positioned so that it may correspond with the board | substrate 40 for sealing materials. The top surface of the dummy semiconductor light emitting device chip 36 faces the top surface of the substrate 40 for preliminary encapsulant.

이때, 제2 베이스층(37)은 약 200℃의 고온이 유지되는 핫 플레이트(hot plate)인 것이 바람직하다. 이에 따라, 제2 베이스층(37) 위에 배치된 예비 봉지재용 기판(40)은 플렉시블한 상태이다.At this time, the second base layer 37 is preferably a hot plate (hot plate) is maintained at a high temperature of about 200 ℃. As a result, the preliminary encapsulant substrate 40 disposed on the second base layer 37 is in a flexible state.

예비 봉지재용 기판(40)은 상면 및 하면이 평탄한 면의 형상으로 형성되며, 자외선에 대한 투과율이 80% 이상인 투광성 열가소성 수지로 이루어진다. 구체적으로, 15(a)를 참고하면 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지(50)를 제1 이송부(51)를 이용하여 고정틀(52)에 주입한다.The substrate 40 for the preliminary encapsulant is formed in the shape of a flat top and bottom surfaces, and is made of a light-transmitting thermoplastic resin having a transmittance of 80% or more against ultraviolet rays. Specifically, referring to 15 (a), the liquid-transmissive thermoplastic resin 50 having a transmittance of 80% or more to ultraviolet rays is injected into the fixing frame 52 by using the first transfer part 51.

고정틀(52)은 리지드(rigid)한 금속 판 또는 비금속 판일 수 있으며 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지(50)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하다. 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다.The fixing frame 52 may be a rigid metal plate or a non-metal plate, and a material that is hard to some extent is preferable so as to maintain the shape of the liquid transparent thermoplastic resin 50 having a transmittance of 80% or more. For example, Al, Cu, Ag, Cu-Al alloys, Cu-Ag alloys, Cu-Au alloys, SUS (stainless steel) and the like can be used, and plated plates can of course also be used.

다음, 도 15(b)를 참고하면, 열경화하여 고형으로 이루어진 예비 봉지재용 기판(40)을 형성한다. 예비 봉지재용 기판(40)은 열경화 공정에 의해 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지(50)의 부피가 50% 이상 바람직하게는 90% 이상 줄어들어 형성될 수 있다. 즉, 액상의 투광성 열가소성 수지(50)에서 솔벤트를 휘발시켜 고형화하는 열경화 공정으로 솔벤트가 휘발되면서 부피가 크게 줄어들기 때문이다. Next, referring to FIG. 15 (b), the substrate 40 for preliminary encapsulant formed of a solid by heat curing is formed. The substrate 40 for the preliminary encapsulant may be formed by reducing the volume of the liquid transparent thermoplastic resin 50 having a transmittance of 80% or more to ultraviolet rays by 50% or more and preferably 90% or more by a thermosetting process. That is, the solvent is volatilized in the liquid light-transmitting thermoplastic resin 50 to solidify the solvent is volatilized because the volume is greatly reduced.

이때, 액상의 투광성 열가소성 수지(50)를 경화하기 위한 열경화 공정은 예를 들어, 200℃ 내지 300℃의 온도에서 대략 15시간 내지 20시간 동안 수행될 수 있다. 바람직하게는 250℃의 온도에서 18시간 동안 열경화가 이루어진다. 상술한 열경화 공정에 따른 온도 및 시간은 액상의 투광성 열가소성 수지(50)가 동시에 경화되어 균일하고 평탄한 상면을 가지며, 반도체 발광소자 칩(20)과 안정적인 결합이 이루어질 수 있도록 한정된 것이나, 이에 한정되는 것은 아니다.At this time, the thermosetting process for curing the liquid transparent thermoplastic resin 50 may be performed for about 15 to 20 hours at a temperature of 200 ℃ to 300 ℃, for example. Preferably, the thermal curing is carried out for 18 hours at a temperature of 250 ℃. The temperature and time according to the above-mentioned thermosetting process are limited so that the liquid-transmissive thermoplastic resin 50 may be cured at the same time to have a uniform and flat top surface, and to be stably coupled with the semiconductor light emitting device chip 20. It is not.

다음, 도 15(c)를 참고하면, 예비 봉지재용 기판(40)의 상면 및 하면이 평탄한 모양을 갖도록 고정틀(52)에서 예비 봉지재용 기판(40)을 분리하여 절단선(53)을 따라 절단하여 개별 예비 봉지재용 기판(40)을 형성한다.Next, referring to FIG. 15 (c), the substrate 40 for the preliminary encapsulant is separated from the fixing frame 52 and cut along the cutting line 53 such that the upper and lower surfaces of the substrate for the preliminary encapsulant 40 have a flat shape. Thus, the substrate 40 for the individual preliminary encapsulant is formed.

다음으로, 도 14(h)에 도시된 바와 같이 열압축 공정을 수행하여 더미 반도체 발광소자 칩(36)에 의해 예비 봉지재용 기판(40)을 압축한다. 앞서 살펴본 바와 같이, 예비 봉지재용 기판(40)은 고온을 유지하는 제2 베이스층(37)에 의해 플렉시블한 상태이므로, 열압축 공정을 수행하는 경우 더미 반도체 발광소자 칩(36)에 의해 압축된다.Next, as shown in FIG. 14H, the preliminary encapsulant substrate 40 is compressed by the dummy semiconductor light emitting device chip 36 by performing a thermal compression process. As described above, since the preliminary encapsulant substrate 40 is flexible by the second base layer 37 which maintains a high temperature, the preliminary encapsulant substrate 40 is compressed by the dummy semiconductor light emitting device chip 36 when the thermal compression process is performed. .

다음으로, 도 14(i)에 도시된 바와 같이, 더미 반도체 발광소자 칩(36)의 형상에 따른 복수의 홈(38)을 갖는 고형의 예비 봉지재(4)를 형성한다. 복수의 홈(38)의 깊이는 더미 반도체 발광소자 칩(36)의 높이와 동일하게 형성되는 것이 바람직하지만, 더미 반도체 발광소자 칩(36)의 높이보다 크게 또는 작게 형성될 수 있다.Next, as shown in FIG. 14I, a solid preliminary encapsulant 4 having a plurality of grooves 38 in accordance with the shape of the dummy semiconductor light emitting device chip 36 is formed. The depths of the plurality of grooves 38 are preferably formed to be the same as the height of the dummy semiconductor light emitting device chip 36, but may be formed larger or smaller than the height of the dummy semiconductor light emitting device chip 36.

다음으로, 도 14(j)에 도시된 바와 같이, 예비 봉지재(4)가 각각의 홈(38)을 갖도록 절단선(39)을 따라 절단한다.Next, as shown in FIG. 14 (j), the preliminary encapsulant 4 is cut along the cutting line 39 so as to have each groove 38.

도 16은 종래의 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지를 직접 이용하여 봉지재를 형성하는 경우의 문제점을 보여주는 도면이다.16 is a view showing a problem in the case of forming an encapsulant using a liquid transparent light-transmitting thermoplastic resin having a transmittance of 80% or more of the conventional ultraviolet.

자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지를 이용하여 직접 봉지재를 형성하는 경우, 액상의 투광성 열가소성 수지를 경화하기 위해 열경화할 때 도포된 액상의 투광성 열가소성 수지의 부피가 약 90% 이상 줄어들기 때문에 원하는 형상의 봉지재를 형성하려면 반복적으로 액상의 투광성 열가소성 수지의 도포 및 열경화 공정을 수행해야만 한다.When the encapsulant is directly formed using a liquid translucent thermoplastic resin having a transmittance of 80% or more to ultraviolet rays, the volume of the liquid translucent thermoplastic resin applied when thermosetting to cure the liquid translucent thermoplastic resin is about 90%. Since the abnormality is reduced, in order to form an encapsulant having a desired shape, it is necessary to repeatedly apply a liquid-transmissive thermoplastic resin and a thermosetting process.

반복적인 액상의 투광성 열가소성 수지의 도포 및 열경화 공정에 의해 제조 공정 시간 및 제조 비용이 증가될 수 있다.The manufacturing process time and manufacturing cost can be increased by the application and thermosetting process of the repetitive liquid translucent thermoplastic resin.

예를 들어, 도 16(a)를 참고하면 반복적인 액상의 투광성 열가소성 수지의 도포 및 열경화 공정에 의해 봉지재(222a)가 방지층(243a)을 넘어서 형성될 수 있다. 이에 따라, 봉지재(222a)가 반구형의 볼록한 렌즈 형상으로 형성되지 못해 배광이 원활하게 이루어지지 않아 광추출 효율이 감소하여 신뢰성이 감소될 수 있다. 더욱이, 봉지재(222a)가 방지층(243a)을 넘어서 형성되는 경우 봉지재(222a)가 반사층(244a)을 덮도록 형성될 수 있어 반사층(244a)의 반사효율이 떨어져 광추출 효율이 감소할 수 있다.For example, referring to FIG. 16 (a), the encapsulant 222a may be formed beyond the barrier layer 243a by a repetitive coating and thermosetting process of a liquid transparent light-transmitting thermoplastic resin. Accordingly, since the encapsulant 222a is not formed in a hemispherical convex lens shape, light distribution is not smoothly performed, and light extraction efficiency may be reduced, thereby reducing reliability. In addition, when the encapsulant 222a is formed beyond the prevention layer 243a, the encapsulant 222a may be formed to cover the reflective layer 244a so that the reflection efficiency of the reflective layer 244a may be reduced, thereby reducing light extraction efficiency. have.

그리고, 도 16(b)를 참고하면 반복적인 액상의 투광성 열가소성 수지의 도포 및 열경화 공정에 의해 봉지재(22b) 내에 기포(B, Bubble)가 발생할 수 있다. 즉 봉지재(22b)를 반구형의 볼록한 렌즈 형상으로 형성하기 위해 도포 및 열경화 공정이 반복됨으로써, 경화된 봉지재(22b)가 반복적으로 경화됨으로써, 도포되는 액상의 투광성 열가소성 수지와 경화된 봉지재(22b)의 표면에서 또는 경화된 봉지재(22b) 내부에서 기포(B)가 발생할 수 있다. 봉지재(22b) 내부에 기포(B)가 발생함으로써, 봉지재(22b)가 균일하게 형성되지 못해 반도체 발광소자 칩(20b)으로부터 발생하는 빛이 원활하게 확산되지 못해 신뢰성이 감소될 수 있다.In addition, referring to FIG. 16B, bubbles B and bubbles may be generated in the encapsulant 22b by repeatedly applying the liquid-transmissive thermoplastic resin and thermosetting. That is, the coating and thermosetting processes are repeated to form the encapsulant 22b into a hemispherical convex lens shape, and the cured encapsulant 22b is cured repeatedly, thereby applying a liquid-transparent thermoplastic resin and a cured encapsulant. Bubbles B may occur at the surface of 22b or inside the cured encapsulant 22b. Since the bubble B is generated inside the encapsulation material 22b, the encapsulation material 22b may not be uniformly formed, and light generated from the semiconductor light emitting device chip 20b may not be diffused smoothly, thereby reducing reliability.

도 17은 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 일 예를 보여주는 도면이다.17 illustrates another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.

도 12(b) 공정 이전에, 즉 반도체 발광소자 칩(20)을 감싸도록 예비 봉지재(4)를 놓기 전에, 도 17(a)를 참고하면, 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지를 도포하여 액상의 수지층(60)을 형성한다. 이때, 자외선에 대한 투과율이 80% 이상인 액상의 투광성 열가소성 수지는 도 15(a)에 도시된 제1 이송부(51)와 동일한 기능을 수행하는 제2 이송부(61)를 통해 반도체 발광소자 칩(62)을 감싸도록 도포한다.Before the process of FIG. 12 (b), that is, before placing the preliminary encapsulant 4 to surround the semiconductor light emitting device chip 20, referring to FIG. 17 (a), a liquid-transmissive light having a transmittance of 80% or more against ultraviolet rays The thermoplastic resin is applied to form a liquid resin layer 60. At this time, the liquid-transmissive thermoplastic resin having a transmittance of 80% or more to ultraviolet rays is the semiconductor light emitting device chip 62 through the second transfer part 61 performing the same function as the first transfer part 51 shown in FIG. ) To cover.

다음, 도 17(b)를 참고하면, 액상의 수지층(60)을 열경화하여 봉지재층(63)을 형성한다. 봉지재층(63)은 열경화 공정에 의해 솔벤트가 휘발되어 액상의 수지층(60)의 부피보다 50% 이상 바람직하게는 90% 이상 부피가 줄어들어 형성될 수 있다. 본 개시에서, 봉지재층(63)은 약 10um 두께로 형성되는 것이 바람직하다.Next, referring to FIG. 17B, the encapsulant layer 63 is formed by thermosetting the liquid resin layer 60. The encapsulant layer 63 may be formed by volatilizing a solvent by a thermosetting process to reduce the volume by 50% or more, preferably 90% or more, than the volume of the liquid resin layer 60. In the present disclosure, the encapsulant layer 63 is preferably formed to a thickness of about 10um.

다음, 도 17(c)를 참고하면, 봉지재층(63) 위에 예비 봉지재(64)를 놓아 봉지재(22)를 형성한다. 이때, 봉지재층(63)과 예비 봉지재(64)는 동일한 물질로 이루어짐으로써, 봉지재(22)를 형성하기 위해 열경화 공정을 수행할 때 봉지재층(63)은 예비 봉지재(64)에 용융된다. 봉지재층(63)을 형성한 후 예비 봉지재(64)를 사용하는 것이 봉지재층(63)을 사용하지 않고 예비 봉지재(64)를 사용한 경우보다 적은 경화 시간에도 빠르게 렌즈 형태를 만들 수 있다. 또한 반도체 발광소자 칩의 전극 사이에 봉지재층(63)이 잘 채워짐에 따라 외부 기판과 반도체 발광소자 칩 사이의 밀착력 향상에 도움을 준다.Next, referring to FIG. 17 (c), the preliminary encapsulant 64 is placed on the encapsulant layer 63 to form the encapsulant 22. At this time, the encapsulant layer 63 and the preliminary encapsulant 64 are made of the same material, so that the encapsulant layer 63 is formed on the preliminary encapsulant 64 when the thermosetting process is performed to form the encapsulant 22. Melts. Using the preliminary encapsulant 64 after forming the encapsulant layer 63 may form the lens faster even with less curing time than using the preliminary encapsulant 64 without using the encapsulant layer 63. In addition, as the encapsulant layer 63 is well filled between the electrodes of the semiconductor light emitting device chip, it helps to improve the adhesion between the external substrate and the semiconductor light emitting device chip.

예비 봉지재(64)를 이용하여 봉지재(22)를 형성하는 방법은 도 12(b)에 기재된 반도체 발광소자의 제조 방법과 실질적으로 동일하다. 자외선에 대한 투과율이 80% 이상이며 자외선에 의한 열화가 잘 일어나지 않은 투광성의 열가소성 수지에는 Dupont社의 Teflon Af 제품군이 있다.The method of forming the encapsulant 22 using the preliminary encapsulant 64 is substantially the same as the method of manufacturing the semiconductor light emitting device shown in FIG. Dupont's Teflon Af family is a translucent thermoplastic that has a transmittance of 80% or more and is less susceptible to UV degradation.

도 18은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 일 예를 보여주는 도면이다. 18 is a view illustrating still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.

반도체 발광소자의 제조 방법에 있어서, 도 18(a)에 도시된 바와 같이 먼저, 상면의 일부분이 노출된 외부 기판(74)을 준비한다. 외부 기판(74)은 베이스(741), 도전층(742), 절연층(743) 및 방지층(745)을 포함한다. 이때, 방지층(745)과 도전층(742)은 동시에 형성될 수 있지만, 별도의 공정을 통해 형성될 수도 있다. 이때, 절연층(743)은 생략될 수 있다. 방지층(745)의 경우 베이스(741)를 관통하는 홈을 Laser로 가공한 뒤 스퍼터(Sputter)를 이용하여 Seed 금속을 증착한다. 이후 Dry photoreist film을 사용하여 패턴을 형성 후 도금을 통하여 도전층(742)을 형성하게 된다. 도금을 통하여 도전층(742)을 형성할 때 방지층(745)을 동시에 형성할 수 있다.In the method of manufacturing a semiconductor light emitting device, as shown in FIG. 18A, first, an external substrate 74 having a portion of an upper surface exposed is prepared. The outer substrate 74 includes a base 741, a conductive layer 742, an insulating layer 743, and a protective layer 745. In this case, the prevention layer 745 and the conductive layer 742 may be formed at the same time, but may be formed through a separate process. In this case, the insulating layer 743 may be omitted. In the case of the prevention layer 745, a groove penetrating the base 741 is processed with a laser, and then a seed metal is deposited using a sputter. Thereafter, the conductive layer 742 is formed by plating after forming a pattern using a dry photoreist film. When forming the conductive layer 742 through plating, the prevention layer 745 may be simultaneously formed.

외부 기판(74)은 베이스(741) 위에 복수의 도전층(742)과 복수의 도전층(742) 사이에 절연층(743)이 형성되고, 방지층(745)을 중심으로 베이스(741)의 상면이 노출된다. 이때, 반사층(744)이 형성될 영역에 대응하는 부분의 베이스(741)가 노출된다. The outer substrate 74 has an insulating layer 743 formed between the plurality of conductive layers 742 and the plurality of conductive layers 742 on the base 741, and the upper surface of the base 741 around the prevention layer 745. Is exposed. At this time, the base 741 of the portion corresponding to the region where the reflective layer 744 is to be formed is exposed.

다음으로, 도 18(b)에 도시된 바와 같이, 노출된 베이스(741) 위에 반사 물질을 이용하여 반사층(744)을 형성한다. 반사층(744)은 봉지재(72)의 하면에 대응하여 형성되는 제1 반사층(7440)과 방지층(745)에 의해 일정 간격으로 떨어져 위치하며 봉지재(72)에 의해 덮이지 않는 제2 반사층(7441)을 포함한다. Next, as shown in FIG. 18B, the reflective layer 744 is formed on the exposed base 741 using a reflective material. The reflective layer 744 is spaced apart from each other by the first reflective layer 7440 and the prevention layer 745 formed corresponding to the lower surface of the encapsulant 72 and is not covered by the encapsulant 72. 7441).

제1 반사층(7440) 및 제2 반사층(7441)은 동일한 물질로 동시에 형성될 수 있지만, 이에 한정되는 것은 아니다.The first reflective layer 7440 and the second reflective layer 7501 may be simultaneously formed of the same material, but are not limited thereto.

예를 들어, 반도체 발광소자 칩(70)의 측면에 위치하는 제1 반사층(7440)은 반도체 발광소자 칩(70)이 자외선(UV, ultraviolet)을 방출하는 경우, 자외선에 의한 변색이 방지되면서 높은 반사도를 유지하며 절연성을 갖는 화이트 실리콘(White Silicon)으로 이루어지고, 제1 반사층(7440) 및 반도체 발광소자 칩(70)으로부터 소정 간격 떨어져 위치함으로써, 제1 반사층(7440)보다 자외선에 영향을 덜 받는 제2 반사층(7441)은 은(Ag) 또는 알루미늄의 금속 물질로 이루어질 수도 있다.For example, when the semiconductor light emitting device chip 70 emits ultraviolet rays (UV), the first reflective layer 7440 positioned on the side surface of the semiconductor light emitting device chip 70 may be discolored by ultraviolet rays. It is made of white silicon that maintains reflectivity and is insulative, and is located at a predetermined distance from the first reflective layer 7440 and the semiconductor light emitting device chip 70, thereby less affecting ultraviolet rays than the first reflective layer 7440. The second reflective layer 7501 may be made of silver (Ag) or a metal material of aluminum.

다음으로, 도 18(c)에 도시된 바와 같이, 반도체 발광소자 칩(70)의 전극(702)이 외부 기판(74)의 도전층(742)과 전기적으로 연결되도록 외부 기판(74) 위에 실장한다. 본 예에서, 반도체 발광소자 칩(70)으로는 플립 칩(flip chip)이 적합하지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다.Next, as shown in FIG. 18C, the electrode 702 of the semiconductor light emitting device chip 70 is mounted on the outer substrate 74 so as to be electrically connected to the conductive layer 742 of the outer substrate 74. do. In this example, a flip chip is suitable as the semiconductor light emitting device chip 70, but it does not exclude a lateral chip or a vertical chip.

다음으로, 도 18(d)에 도시된 바와 같이, 반도체 발광소자 칩(70)을 감싸도록 봉지재(72)를 형성한다. 이때, 봉지재(72)의 형상은 반구형의 볼록한 렌즈 형상을 가질 수 있으며, 이에 한정하는 것은 아니다.Next, as shown in FIG. 18D, an encapsulant 72 is formed to surround the semiconductor light emitting device chip 70. In this case, the shape of the encapsulant 72 may have a hemispherical convex lens shape, but is not limited thereto.

봉지재(72) 형성시 봉지재(72)와 방지층(745) 사이의 표면 장력에 의해 봉지재(72)가 방지층(745)을 넘어서 형성되지 않는다.When the encapsulant 72 is formed, the encapsulant 72 is not formed beyond the encapsulation layer 745 due to the surface tension between the encapsulant 72 and the barrier layer 745.

반도체 발광소자 칩(70)과 외부 기판(74)이 봉지재(72)에 의해 일체로 결합되도록 봉지재(72)를 경화한다. 봉지재(72)를 경화하기 위한 열처리 및/또는 건조는 102℃ 내지 170℃의 온도에서 대략 1시간 내지 5시간 동안 수행될 수 있다. 상술한 열처리 및/또는 건조 온도 및 시간은 봉지재(72)가 균일한 표면과 두께 그리고 봉지재(72) 내부에 기포가 형성되지 않도록 하며, 반도체 발광소자 칩(70) 및 외부 기판(74)과 안정적인 결합이 이루어질 수 있도록 한정된 것이나 형성될 수 있도록 한정된 것이나, 이에 한정되는 것은 아니다. 또한 봉지재(72)가 경화과정에서 부피 변화가 큰 물질로 형성되는 경우에는 도 12에 기재된 예비 봉지재를 사용하여 봉지재(72)를 형성할 수 있다. 본 개시에 따른 반도체 발광소자의 제조 방법의 순서는 당업자가 용이하게 변경할 수 있는 범위에서는 본 개시의 범위에 포함될 수 있다.The encapsulant 72 is cured so that the semiconductor light emitting device chip 70 and the external substrate 74 are integrally coupled by the encapsulant 72. Heat treatment and / or drying to cure the encapsulant 72 may be performed at a temperature of 102 ° C. to 170 ° C. for about 1 hour to 5 hours. The above-described heat treatment and / or drying temperature and time prevents the encapsulant 72 from having a uniform surface and thickness, and prevents bubbles from forming in the encapsulant 72, and the semiconductor light emitting device chip 70 and the external substrate 74. It is limited to be able to be formed with a stable bond or limited, but is not limited thereto. In addition, when the encapsulant 72 is formed of a material having a large volume change during the curing process, the encapsulant 72 may be formed using the preliminary encapsulant illustrated in FIG. 12. The order of the manufacturing method of the semiconductor light emitting device according to the present disclosure may be included in the scope of the present disclosure in the range that can be easily changed by those skilled in the art.

도 19는 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면이다.19 is a view illustrating another example of a semiconductor light emitting device according to the present disclosure.

반도체 발광소자(8)는 반사층(844)이 제2 반사층이 없이 제1 반사층(844)만 있는 것을 제외하고, 도 4에 기재된 반도체 발광소자(1)와 실질적으로 동일하다. The semiconductor light emitting device 8 is substantially the same as the semiconductor light emitting device 1 described in FIG. 4 except that the reflective layer 844 has only the first reflective layer 844 without the second reflective layer.

도 20은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면이다.20 illustrates another example of a semiconductor light emitting device according to the present disclosure.

반도체 발광소자(9)는 반사층이 없는 것을 제외하고, 도 4에 기재된 반도체 발광소자(1)와 실질적으로 동일하다. The semiconductor light emitting element 9 is substantially the same as the semiconductor light emitting element 1 described in FIG. 4 except that there is no reflective layer.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Hereinafter, various embodiments of the present disclosure will be described.

(1) 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 자외선을 생성하는 활성층을 포함하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 구비하는 반도체 발광소자 칩; 반도체 발광소자 칩을 감싸도록 형성되는 봉지재; 그리고, 베이스, 반도체 발광소자 칩의 전극과 전기적으로 연결되는 도전층을 구비하는 외부 기판;을 포함하며, 봉지재의 하면과 접하는 외부 기판의 평면적이 봉지재의 하면과 접하지 않는 외부 기판의 평면적보다 작은 반도체 발광소자.(1) A semiconductor light emitting device comprising: a semiconductor light emitting device chip comprising a plurality of semiconductor layers including an active layer for generating ultraviolet rays by recombination of electrons and holes, and electrodes electrically connected to the plurality of semiconductor layers; An encapsulant formed to surround the semiconductor light emitting device chip; And an outer substrate having a base and a conductive layer electrically connected to the electrodes of the semiconductor light emitting device chip, wherein the plane of the outer substrate in contact with the lower surface of the encapsulant is smaller than the plane of the outer substrate not in contact with the lower surface of the encapsulant. Semiconductor light emitting device.

(2) 봉지내 내부에 위치하며 자외선을 반사하는 도전층의 일면이 자외선 반사율이 90% 미만인 물질로 형성된 반도체 발광소자.(2) A semiconductor light emitting device, wherein the surface of the conductive layer that is located inside the bag and reflects ultraviolet rays is formed of a material having an ultraviolet reflectance of less than 90%.

(3) 봉지내 내부에 위치하며 자외선을 반사하는 도전층의 일면이 자외선 반사율이 40% 이하인 물질로 형성된 반도체 발광소자.(3) A semiconductor light emitting device, wherein the surface of the conductive layer that is located inside the bag and reflects ultraviolet rays is formed of a material having an ultraviolet reflectance of 40% or less.

(4) 봉지내 내부에 위치하며 자외선을 반사하는 도전층의 일면이 Au로 형성된 반도체 발광소자.(4) A semiconductor light emitting element, which is formed inside Au and has one surface of a conductive layer that reflects ultraviolet rays.

(5) 외부 기판은 도전층과 일정거리 떨어져서 폐회로 형태로 형성된 방지층을 포함하며, 봉지재의 하면이 방지층의 상면과 접하는 반도체 발광소자.(5) The external substrate includes a prevention layer formed in a closed circuit form at a predetermined distance away from the conductive layer, and the lower surface of the encapsulant contacts the upper surface of the prevention layer.

(6) 봉지내 내부에 위치하며 자외선을 반사하는 방지층의 일면이 자외선 반사율이 40% 이하인 물질로 형성된 반도체 발광소자.(6) A semiconductor light emitting element, which is located inside the bag and is formed of a material having one surface of an anti-reflective layer that reflects ultraviolet rays with an ultraviolet reflectance of 40% or less.

(7) 봉지내 내부에 위치하며 자외선을 반사하는 도전층 일면 및 방지층 일면이 동일한 금속 물질로 형성되는 반도체 발광소자.(7) A semiconductor light emitting device, which is formed inside a bag and is formed of the same metal material on one surface of the conductive layer and the prevention layer that reflects ultraviolet rays.

(8) 봉지재는 자외선에 대한 투과율이 80% 이상인 열가소성 수지로 형성된 반도체 발광소자.(8) The encapsulant is a semiconductor light emitting element formed of a thermoplastic resin having a transmittance of 80% or more against ultraviolet rays.

(9) 열가소성 수지는 액상에서 고형화되는 열경화 공정에서 부피가 90% 이상 줄어드는 반도체 발광소자.(9) A semiconductor light emitting device in which a thermoplastic resin has a volume of 90% or more in a thermosetting step of solidifying in a liquid phase.

(10) 봉지재는 반원의 렌즈 형상인 반도체 발광소자.(10) The encapsulant is a semiconductor light emitting element having a semicircular lens shape.

(11) 반도체 발광소자 칩은 플립 칩이며, 플립 칩은 UV-C 를 발광하며, 봉지재는 자외선 투과율이 80% 이상인 열가소성 수지로 형성된 렌즈 형상이며, 도전층의 상부는 UV-C에 대한 반사율이 90% 미만인 물질로 형성되며, 반도체 발광소자 칩의 전극은 도전층의 상부와 전기적으로 결합된 반도체 발광소자.(11) The semiconductor light emitting device chip is a flip chip, the flip chip emits UV-C, the encapsulant has a lens shape formed of a thermoplastic resin having an ultraviolet transmittance of 80% or more, and the upper part of the conductive layer has a reflectance to UV-C. The semiconductor light emitting device is formed of less than 90% of the material, the electrode of the semiconductor light emitting chip is electrically coupled with the upper portion of the conductive layer.

본 개시에 의하면, 자외선 추출 효율이 높으면서 반도체 발광소자 칩과 도전층 사이의 접합력이 높은 반도체 발광소자를 얻을 수 있다.According to the present disclosure, a semiconductor light emitting device having a high ultraviolet extraction efficiency and a high bonding force between the semiconductor light emitting device chip and the conductive layer can be obtained.

본 개시에 의하면, 반도체 발광소자 칩이 실장되는 외부기판의 상면에 형성되는 반사층에 있어서, 반사층을 알루미늄(Al) 또는 화이트 실리콘(White Silicon)으로 형성함으로써, 은(Ag)으로 이루어질 때보다 반도체 발광소자 칩(10)에서 방출되는 자외선에 의해 변색이 방지되면서 높은 반사도를 유지하기 때문에 신뢰성이 향상되는 반도체 발광소자를 얻을 수 있다.According to the present disclosure, in the reflective layer formed on the upper surface of the external substrate on which the semiconductor light emitting device chip is mounted, the reflective layer is formed of aluminum (Al) or white silicon, so that semiconductor light emission is more than that of silver (Ag). Since discoloration is prevented by ultraviolet rays emitted from the device chip 10 and high reflectivity is maintained, a semiconductor light emitting device having improved reliability can be obtained.

본 개시에 의하면, 봉지재 경화시 외부 기판 위에 방지층에 의해 봉지재가 방지층을 넘어서 형성되지 않도록 하는 반도체 발광소자를 얻을 수 있다.According to the present disclosure, it is possible to obtain a semiconductor light emitting device which prevents the encapsulant from being formed over the antiblocking layer by the prevention layer on the external substrate during encapsulation curing.

본 개시에 의하면 봉지재 내부에 위치하며 자외선을 반사하는 외부 기판의 반사면(예 : 도전층 및 방지층의 상면)을 자외선에 대한 반사율이 90% 이하인 물질로 형성한 경우에도 봉지재의 지름 크기를 조절하여 △Po 값이 50% 이상인 반도체 발광소자를 얻을 수 있다. 더 나아가 봉지재 내부에 위치하며 자외선을 반사하는 외부 기판의 반사면(예 : 도전층 및 방지층의 상면)을 자외선에 대한 반사율이 90% 이하인 물질로 형성된 경우에도 자외선에 대한 반사율이 90% 이상인 물질을 사용한 경우와 비교했을 때 △Po 값의 차이가 5% 이내인 반도체 발광소자를 얻을 수 있다. According to the present disclosure, the diameter of the encapsulant is controlled even when the reflective surface of the external substrate (eg, the upper surface of the conductive layer and the prevention layer) which is located inside the encapsulant and is formed of a material having a reflectance of 90% or less against ultraviolet rays. Thus, a semiconductor light emitting device having a ΔPo value of 50% or more can be obtained. Furthermore, even when the reflective surface of the external substrate (eg, the upper surface of the conductive layer and the prevention layer) that is located inside the encapsulant and is formed of a material having a reflectivity of UV of 90% or less, the material having a reflectance of UV of 90% or more When compared with the case of using the semiconductor light emitting device having a difference of ΔPo value within 5% can be obtained.

본 개시는 파장이 짧은 자외선을 발광하는 반도체 발광소자에 있어서, 봉지재 내부에 위치하며 자외선을 반사하는 반사면은 반사 측면에서는 자외선에 대한 반사율이 높은 물질(예 : Al)을 사용하는 것이 좋지만, 자외선에 대한 반사율이 높은 물질 중에는 반도체 발광소자 칩의 전극과 솔더링 또는 유테틱 본딩과 같은 방법으로 접합할 때 접합력이 떨어지는 문제가 있었다. 반대로 반도체 발광소자 칩의 전극과 솔더링 또는 유테틱 본딩과 같은 방법으로 접합할 때 접합력이 좋은 물질 중에는 자외선에 대한 반사율이 낮은 문제가 있었다. 출원인은 자외선에 대한 반사율이 떨어지지만 반도체 발광소자 칩의 전극과 솔더링 또는 유테틱 본딩과 같은 방법으로 접합할 때 접합력이 좋은 물질을 사용해도 자외선에 대한 반사율이 높은 물질을 사용한 것과 유사한 광출력 효율을 얻을 수 있는 방법으로 봉지재 하면의 지름 크기를 작게하는 것을 발견하였다. 더 나아가 봉지재 하면의 지름 크기를 조절하기 위해 방지층 구조를 추가하였다. 더 나아가 봉지재 하면의 지름 크기를 조절하여 원하는 형상의 렌즈를 얻기 위해서 열가소성 수지를 사용할 때, 열가소성 수지 중 자외선에 대한 열화가 잘 일어나지 않는 열가소성 수지는 봉지재 형성시 부피 변화가 커서 바람직하지 않았는데 예비봉지재를 사용하여 부피 변화가 크지만 자외선에 대한 열화가 잘 일어나지 않는 열가소성 수지를 사용할 수 있도록 하였다. In the present disclosure, in a semiconductor light emitting device that emits ultraviolet light having a short wavelength, it is preferable to use a material (eg, Al) having a high reflectance with respect to the ultraviolet ray in terms of reflection on the reflection surface positioned inside the encapsulant and reflecting the ultraviolet ray. Among the materials having high reflectance to ultraviolet rays, there is a problem that the bonding strength is poor when bonding the electrode of the semiconductor light emitting device chip by a method such as soldering or eutectic bonding. On the contrary, when the electrode is bonded to the semiconductor light emitting device chip by a method such as soldering or eutectic bonding, there is a problem in that a material having a good bonding strength has a low reflectance against ultraviolet rays. Applicants have similar light output efficiencies to those using high-reflective materials, even though materials with good bonding strength are used when bonding the electrodes of semiconductor light-emitting chips with soldering or eutectic bonding, in spite of their low reflectance to UV light. It was found that the diameter size of the lower surface of the encapsulant was reduced in such a way that it could be obtained. Furthermore, a barrier layer structure was added to adjust the diameter of the bottom surface of the encapsulant. Furthermore, when the thermoplastic resin is used to obtain a lens having a desired shape by adjusting the diameter of the lower surface of the encapsulant, the thermoplastic resin, which does not easily deteriorate to ultraviolet rays, of the thermoplastic resin is not preferable due to the large volume change in forming the encapsulant. The encapsulant was used to allow the use of a thermoplastic resin having a large volume change but little degradation to ultraviolet rays.

반도체 발광소자 : 1, 8, 9, 700
반도체 발광소자 칩 : 10, 10a, 20, 62, 70, 750
봉지재 : 12, 22, 72, 770
외부 기판 : 14, 24, 74
방지층 : 145, 243, 745
반사층 : 144, 244, 744, 844
Semiconductor light emitting device: 1, 8, 9, 700
Semiconductor light emitting chip: 10, 10a, 20, 62, 70, 750
Encapsulant: 12, 22, 72, 770
Outer substrate: 14, 24, 74
Protective layer: 145, 243, 745
Reflective layer: 144, 244, 744, 844

Claims (11)

반도체 발광소자에 있어서,
전자와 정공의 재결합에 의해 자외선을 생성하는 활성층을 포함하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 구비하는 반도체 발광소자 칩;
반도체 발광소자 칩을 감싸도록 형성되는 봉지재; 그리고,
베이스, 반도체 발광소자 칩의 전극과 전기적으로 연결되는 도전층을 구비하는 외부 기판;을 포함하며,
봉지재의 하면과 접하는 외부 기판의 평면적이 봉지재의 하면과 접하지 않는 외부 기판의 평면적보다 작은 반도체 발광소자.
In a semiconductor light emitting device,
A semiconductor light emitting device chip comprising a plurality of semiconductor layers including an active layer for generating ultraviolet rays by recombination of electrons and holes, and electrodes electrically connected to the plurality of semiconductor layers;
An encapsulant formed to surround the semiconductor light emitting device chip; And,
And an outer substrate including a base and a conductive layer electrically connected to electrodes of the semiconductor light emitting device chip.
A semiconductor light emitting element in which the plane of the outer substrate in contact with the lower surface of the encapsulation material is smaller than the plane of the outer substrate not in contact with the lower surface of the encapsulant.
제1항에 있어서,
봉지내 내부에 위치하며 자외선을 반사하는 도전층의 일면이 자외선 반사율이 90% 미만인 물질로 형성된 반도체 발광소자.
The method of claim 1,
A semiconductor light emitting device, which is formed inside a bag and has one surface of a conductive layer that reflects ultraviolet rays, is formed of a material having an ultraviolet reflectance of less than 90%.
제2항에 있어서,
봉지내 내부에 위치하며 자외선을 반사하는 도전층의 일면이 자외선 반사율이 40% 이하인 물질로 형성된 반도체 발광소자.
The method of claim 2,
A semiconductor light emitting device, wherein the light emitting device is formed of a material having an ultraviolet reflectance of 40% or less on one surface of a conductive layer that reflects ultraviolet rays.
제3항에 있어서,
봉지내 내부에 위치하며 자외선을 반사하는 도전층의 일면이 Au로 형성된 반도체 발광소자.
The method of claim 3,
A semiconductor light emitting device, which is formed inside an encapsulation layer and has one surface of a conductive layer that reflects ultraviolet rays.
제1항에 있어서,
외부 기판은 도전층과 일정거리 떨어져서 폐회로 형태로 형성된 방지층을 포함하며,
봉지재의 하면이 방지층의 상면과 접하는 반도체 발광소자.
The method of claim 1,
The outer substrate includes a prevention layer formed in a closed circuit at a predetermined distance away from the conductive layer,
A semiconductor light emitting element in which the lower surface of the encapsulant contacts the upper surface of the prevention layer.
제5항에 있어서,
봉지내 내부에 위치하며 자외선을 반사하는 방지층의 일면이 자외선 반사율이 40% 이하인 물질로 형성된 반도체 발광소자.
The method of claim 5,
A semiconductor light emitting device, which is disposed inside a bag and is formed of a material having an ultraviolet reflectance of 40% or less on one surface of the anti-reflective layer.
제6항에 있어서,
봉지내 내부에 위치하며 자외선을 반사하는 도전층 일면 및 방지층 일면이 동일한 금속 물질로 형성되는 반도체 발광소자.
The method of claim 6,
A semiconductor light emitting device, which is disposed inside the encapsulation and has one surface of a conductive layer that reflects ultraviolet rays and one surface of a prevention layer formed of the same metal material.
제1항에 있어서,
봉지재는 자외선에 대한 투과율이 80% 이상인 열가소성 수지로 형성된 반도체 발광소자.
The method of claim 1,
The encapsulant is a semiconductor light emitting device formed of a thermoplastic resin having a transmittance of 80% or more against ultraviolet rays.
제8항에 있어서,
열가소성 수지는 액상에서 고형화되는 열경화 공정에서 부피가 90% 이상 줄어드는 반도체 발광소자.
The method of claim 8,
Thermoplastic resin is a semiconductor light emitting device that the volume is reduced by more than 90% in the thermosetting process is solidified in the liquid phase.
제1항에 있어서,
봉지재는 반원의 렌즈 형상인 반도체 발광소자.
The method of claim 1,
The encapsulant has a semicircular lens shape.
제1항에 있어서,
반도체 발광소자 칩은 플립 칩이며,
플립 칩은 UV-C 를 발광하며,
봉지재는 자외선 투과율이 80% 이상인 열가소성 수지로 형성된 렌즈 형상이며,
도전층의 상부는 UV-C에 대한 반사율이 90% 미만인 물질로 형성되며,
반도체 발광소자 칩의 전극은 도전층의 상부와 전기적으로 결합된 반도체 발광소자.
The method of claim 1,
The semiconductor light emitting device chip is a flip chip,
Flip chips emit UV-C,
The encapsulant has a lens shape formed of a thermoplastic resin having an ultraviolet transmittance of 80% or more.
The top of the conductive layer is formed of a material having a reflectance of less than 90% for UV-C,
The electrode of the semiconductor light emitting device chip is a semiconductor light emitting device electrically coupled with the upper portion of the conductive layer.
KR1020180050569A 2018-02-26 2018-05-02 Semiconductor light emitting device KR102121409B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180050569A KR102121409B1 (en) 2018-05-02 2018-05-02 Semiconductor light emitting device
US16/285,471 US20190267526A1 (en) 2018-02-26 2019-02-26 Semiconductor Light Emitting Devices And Method Of Manufacturing The Same
CN201910140687.1A CN110197864B (en) 2018-02-26 2019-02-26 Semiconductor light emitting device and method of manufacturing the same
US16/285,446 US20190267525A1 (en) 2018-02-26 2019-02-26 Semiconductor Light Emitting Devices And Method Of Manufacturing The Same
CN201910140688.6A CN110197867A (en) 2018-02-26 2019-02-26 Light emitting semiconductor device and its manufacturing method
US17/870,475 US11824148B2 (en) 2018-02-26 2022-07-21 Semiconductor light emitting devices and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180050569A KR102121409B1 (en) 2018-05-02 2018-05-02 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20190126547A true KR20190126547A (en) 2019-11-12
KR102121409B1 KR102121409B1 (en) 2020-06-10

Family

ID=68577527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180050569A KR102121409B1 (en) 2018-02-26 2018-05-02 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR102121409B1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050116373A (en) * 2003-03-10 2005-12-12 도요다 고세이 가부시키가이샤 Solid element device and method for manufacture thereof
JP2008071955A (en) * 2006-09-14 2008-03-27 Nichia Chem Ind Ltd Light-emitting device
KR20100123763A (en) * 2008-03-26 2010-11-24 파나소닉 전공 주식회사 Light emitting device
KR20140079588A (en) * 2012-12-17 2014-06-27 한국광기술원 Led package with improved thermal conductivity and method for manufacturing the same
KR20140102563A (en) * 2013-02-14 2014-08-22 삼성전자주식회사 Light-emitting device packages
KR20150133779A (en) * 2013-03-15 2015-11-30 다우 코닝 코포레이션 A method for making an optical assembly comprising depositing a solid silicone-containing hot melt composition in powder form and forming an encapsulant thereof
JP2016072524A (en) * 2014-09-30 2016-05-09 日亜化学工業株式会社 Light emitting device and manufacturing method of the same
KR20160146367A (en) * 2015-06-12 2016-12-21 서울바이오시스 주식회사 Light emitting device comprising uv light emitting diode

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050116373A (en) * 2003-03-10 2005-12-12 도요다 고세이 가부시키가이샤 Solid element device and method for manufacture thereof
JP2008071955A (en) * 2006-09-14 2008-03-27 Nichia Chem Ind Ltd Light-emitting device
KR20100123763A (en) * 2008-03-26 2010-11-24 파나소닉 전공 주식회사 Light emitting device
KR20140079588A (en) * 2012-12-17 2014-06-27 한국광기술원 Led package with improved thermal conductivity and method for manufacturing the same
KR20140102563A (en) * 2013-02-14 2014-08-22 삼성전자주식회사 Light-emitting device packages
KR20150133779A (en) * 2013-03-15 2015-11-30 다우 코닝 코포레이션 A method for making an optical assembly comprising depositing a solid silicone-containing hot melt composition in powder form and forming an encapsulant thereof
JP2016072524A (en) * 2014-09-30 2016-05-09 日亜化学工業株式会社 Light emitting device and manufacturing method of the same
KR20160146367A (en) * 2015-06-12 2016-12-21 서울바이오시스 주식회사 Light emitting device comprising uv light emitting diode

Also Published As

Publication number Publication date
KR102121409B1 (en) 2020-06-10

Similar Documents

Publication Publication Date Title
CN110197864B (en) Semiconductor light emitting device and method of manufacturing the same
JP5526232B2 (en) Light emitting diode with molded reflective sidewall coating
US9601670B2 (en) Method to form primary optic with variable shapes and/or geometries without a substrate
US8310023B2 (en) Light emitting diode package and fabrication method thereof
CN102549783B (en) reflective substrate for LED
KR20170036113A (en) Led with remote phosphor layer and reflective submount
US9548434B2 (en) Wafer level packaging of electronic device
US8487328B2 (en) Light emitting device
US11329203B2 (en) Light emitting device including covering member and optical member
KR101476771B1 (en) Semiconductor device structure and method of manufacutruing the same
KR101960432B1 (en) Semiconductor light emitting device
KR102064540B1 (en) Semiconductor light emitting device
KR102022463B1 (en) Semiconductor light emitting device and method of manufacturing the same
CN104966777A (en) Semiconductor light-emitting device and method of manufacturing the same
KR102121409B1 (en) Semiconductor light emitting device
KR102111642B1 (en) Semiconductor light emitting device
KR102051478B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR102022460B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR102017730B1 (en) Method of manufacturing preformed sealant for semiconductor light emitting device
KR102089496B1 (en) Semiconductor light emitting structure and method ofmanufacturing the same
KR20120012677A (en) Light emitting device package and fabricating method thereof
JP7252820B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR101997806B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101946239B1 (en) Semiconductor light emitting structure and method ofmanufacturing the same
US20210265545A1 (en) Optoelectronic Component and Method for Producing an Optoelectronic Component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant