KR20190110737A - 하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자 - Google Patents

하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자 Download PDF

Info

Publication number
KR20190110737A
KR20190110737A KR1020180032549A KR20180032549A KR20190110737A KR 20190110737 A KR20190110737 A KR 20190110737A KR 1020180032549 A KR1020180032549 A KR 1020180032549A KR 20180032549 A KR20180032549 A KR 20180032549A KR 20190110737 A KR20190110737 A KR 20190110737A
Authority
KR
South Korea
Prior art keywords
synaptic
signals
input
blocks
logic device
Prior art date
Application number
KR1020180032549A
Other languages
English (en)
Inventor
김성현
이상헌
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180032549A priority Critical patent/KR20190110737A/ko
Priority to US16/186,933 priority patent/US11210582B2/en
Priority to CN201811632011.6A priority patent/CN110298439B/zh
Publication of KR20190110737A publication Critical patent/KR20190110737A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

다수의 시냅스 블록들이 하나의 로직 회로를 공유하는 뉴로모픽 소자가 설명된다. 본 발명의 일 실시예에 의한 뉴로모픽 소자는 입력 디바이스; 다수의 시냅스 블록들을 갖는 시냅스 디바이스; 로직 디바이스; 및 출력 디바이스를 포함할 수 있다. 상기 다수의 시냅스 블록들은 상기 로직 디바이스를 공유할 수 있다.

Description

하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자{Neuromorphic Device Having a Plurality of Synapse Blocks Sharing a Common Logic Device}
본 발명은 하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자에 관한 것이다.
최근 인간의 뇌를 모방한 뉴로모픽 기술이 주목 받고 있다. 뉴로모픽 기술은 다수의 프리-시냅스 뉴런들, 다수의 포스트-시냅스 뉴런들, 및 다수의 시냅스들을 포함한다. 뉴로모픽 기술에 이용되는 뉴로모픽 소자는 학습된 상태에 따라 다양한 레벨, 크기, 또는 시간에 따른 펄스 또는 스파이크를 출력한다.
본 발명이 해결하고자 하는 과제는 하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자를 가진 전자 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의한 뉴로모픽 소자는 입력 디바이스; 다수의 시냅스 블록들을 갖는 시냅스 디바이스; 로직 디바이스; 및 출력 디바이스를 포함할 수 있다. 상기 다수의 시냅스 블록들은 상기 로직 디바이스를 공유할 수 있다.
본 발명의 일 실시예에 의한 뉴로모픽 소자는 다수의 시냅스 블록들을 갖는 시냅스 디바이스; 및 상기 다수의 시냅스 블록들과 공통적으로 연결된 로직 디바이스를 포함할 수 있다. 상기 로직 디바이스는 상기 다수의 시냅스 블록들로부터 시냅스 신호들을 수신하여 상기 다수의 시냅스 블록들로 재입력되기 위한 재입력 신호들을 제공할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상에 의하면 본 발명의 다양한 실시예들에 의한 뉴로모픽 소자들은 다수의 시냅스 블록들 및 상기 다수의 시냅스 블록들이 공유하는 하나의 공통 로직 디바이스를 포함할 수 있다. 즉, 다수 개의 시냅스 블록들이 하나의 로직 회로를 공유할 수 있다. 따라서, 다수 개의 시냅스 블록들이 각각 독립적으로 다수의 로직 디바이스들 또는 로직 회로들을 가질 때와 비교하여, 회로가 간단해지고 칩의 유효 면적이 줄어든다.
따라서, 본 발명의 기술적 사상에 의하면, 뉴로모픽 소자가 작아질 수 있고, 생산성이 향상될 수 있다.
기타 언급되지 않은 본 발명의 다양한 실시예들에 의한 효과들은 본문 내에서 언급될 것이다.
도 1은 본 발명의 일 실시예에 의한 뉴로모픽 소자를 개념적으로 도시한 블록 다이아그램이다.
도 2는 도 1의 상기 뉴로모픽 소자의 상기 시냅스 디바이스를 개념적으로 도시한 블록 다이어그램이다.
도 3은 도 1의 상기 뉴로모픽 소자의 상기 로직 디바이스를 개념적으로 도시한 블록 다이어그램이다.
도 4는 본 발명의 일 실시예에 의한 뉴로모픽 소자를 개념적으로 도시한 블록 다이아그램이다.
도 5는 도 4의 블록 셀렉터, 시냅스 디바이스, 및 데이터 컬렉터를 도시한 블록 다이아그램이다.
도 6은 도 4의 로직 디바이스를 도시한 블록 다이아그램이다.
도 7은 본 발명의 일 실시예에 의한 뉴로모픽 소자의 블록 다이아그램이다.
도 8은 도 7의 상기 뉴로모픽 소자의 상기 시냅스 디바이스의 블록 다이아그램이다.
도 9는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 블록 다이아그램이다.
도 10은 도 9의 상기 뉴로모픽 소자의 상기 시냅스 디바이스의 블록 다이아그램이다.
도 11은 도 9의 상기 뉴로모픽 소자의 상기 로직 디바이스의 블록 다이아그램이다.
도 12는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 블록 다이아그램이다.
도 13은 도 12의 상기 뉴로모픽 소자의 상기 시냅스 디바이스의 블록 다이아그램이다.
도 14는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 블록 다이아그램이다.
도 15는 본 발명의 일 실시예에 따른 패턴 인식 시스템을 개념적으로 도시한 다이아그램이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 본 발명의 일 실시예에 의한 뉴로모픽 소자를 개념적으로 도시한 블록 다이아그램이다. 도 1을 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자는 입력 디바이스(10), 시냅스 디바이스(30), 로직 디바이스(50), 및 출력 디바이스(70)를 포함할 수 있다.
상기 입력 디바이스(10)는 상기 시냅스 디바이스(30)에 제1 입력 신호(SI_1)를 제공할 수 있다. 상기 제1 입력 신호(SI_1)는 상기 시냅스 디바이스(30) 내에 기록되기 위한 데이터 패턴 또는 상기 시냅스 디바이스(30)를 동작시키기 위한 커맨드 신호들을 포함할 수 있다. 예를 들어, 상기 입력 디바이스(10)는 카메라(camera), 스캐너(scanner), 바-코드 리더(bar-code reader), QR 코드 리더(quick response code reader), 광학적 마크 판독기(OMR, optical mark reader), 광학적 문자 판독기(OCR, optical character reader), 마이크로폰(microphone), 키보드, 마우스, 트랙 볼, 터치 스크린, 터치 펜, 라이트 펜, 조이스틱, 또는 기타 데이터 인식 장치를 포함할 수 있다. 본 발명의 다른 실시예에서, 상기 입력 디바이스(10)는 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)을 포함할 수 있다.
상기 시냅스 디바이스(30)는 상기 입력 디바이스(10) 및/또는 상기 로직 디바이스(50)로부터 입력 신호들(SI_1 - SI_N)을 수신하여 시냅스 동작을 수행할 수 있다. 예를 들어, 상기 시냅스 디바이스(30)는 수신된 입력 신호들(SI_1 - SI_N)을 시냅스 가중치들로 변환하여 시냅스들 내에 저장하거나 또는 시냅스들 내에 저장된 시냅스 가중치들에 해당하는 시냅스 신호들(SS_1 - SS_N)을 출력할 수 있다.
상기 로직 디바이스(50)는 상기 시냅스 디바이스(30)로부터 시냅스 신호들(SS_1 - SS_N)을 수신하여 다양한 회로적 처리를 할 수 있고, 및 상기 시냅스 디바이스(30)로 입력 신호들(SI_2 - SI_N)를 제공할 수 있고, 또는 상기 시냅스 신호들(SS_1 - SS_N)을 처리한 출력 신호(P_out)를 상기 출력 디바이스(70)로 제공할 수 있다. 예를 들어, 상기 로직 디바이스(50)는 양자화 (quantization) 동작, 반-양자화 동작 (de-quantization) 동작, 컨버팅 (converting) 동작, 카운팅 (counting) 동작, 저장 (storage) 동작, 래칭 (latching) 동작, 비교 (comparing) 동작, 멀티-플렉싱 (multiplexing) 동작, 디멀티-플렉싱 (de-multiplexing) 동작 및/또는 기타 다양한 전기 회로적 동작을 수행할 수 있다.
상기 출력 디바이스(70)는 상기 로직 디바이스(50)로부터 제공된 상기 출력 신호(P_out)를 받아 시각적, 청각적, 또는 전기적으로 출력할 수 있다. 예를 들어, 상기 출력 디바이스(70)는 디스플레이 모니터, 영상 프로젝터, 프린터, 스피커 폰, 플로터, 천공기, 전기적 디지털 데이터를 출력하기 위한 통신 포트, 또는 기타 시각적 또는 청각적 표시 장치를 포함할 수 있다.
도 2는 도 1의 상기 뉴로모픽 소자의 상기 시냅스 디바이스(30)를 개념적으로 도시한 블록 다이어그램이다. 도 2를 참조하면, 상기 시냅스 디바이스(30)는 다수 개의 시냅스 블록들(31_1 - 31_N)을 포함할 수 있다. 예를 들어, 상기 시냅스 디바이스(30)는 각각, 독립적으로 동작할 수 있는 제1 내지 제N 시냅스 블록들(31_1 - 31_N)을 포함할 수 있다. 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)은 각각, 제1 내지 제N 프리-시냅틱 뉴런들(32_1 - 32_N), 제1 내지 제N 시냅스 어레이들(33_1 - 33_N), 및 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)을 포함할 수 있다.
상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)은 각각, 제1 내지 제N 입력 신호들(SI_1 - SI_N)을 수신할 수 있다. 상기 제1 내지 제N 입력 신호들(SI_1 - SI_N)은 상기 제1 내지 제N 시냅스 어레이(33_1 - 33_N) 내에 기록되기 위한 데이터 패턴들 또는 상기 제1 내지 제N 시냅스 어레이들(33_1 - 33_N) 내에 저장된 시냅스 가중치들을 출력시키기 위한 펄스 신호들일 수 있다. 예를 들어, 상기 제1 입력 신호(SI_1)는 도 1의 상기 입력 디바이스(10)로부터 입력될 수 있고, 및 상기 제2 내지 제N 입력 신호들(SI_2 - SI_N)은 각각, 상기 출력 디바이스(50)로부터 입력될 수 있다.
상기 제1 내지 제N 프리-시냅틱 뉴런들(32_1 - 32_N)은 각각, 상기 제1 내지 제N 입력 신호들(SI_1 - SI_N)에 따라 펄스 신호들을 상기 제1 내지 제N 시냅스 어레이들(33_1 - 33_N)로 전송할 수 있다. 상기 펄스들은 데이터 신호들 및/또는 명령 신호들을 포함할 수 있다.
상기 제1 내지 제N 시냅스 어레이들(33_1 - 33_N)은 각각, 로우 방향으로 연장하는 다수 개의 로우 라인들, 컬럼 방향으로 연장하는 다수 개의 컬럼 라인들, 및 상기 로우 라인들과 상기 컬럼 라인들 사이의 교차 영역들 내에 매트릭스 형태로 배치된 시냅스 셀들을 포함할 수 있다. 상기 시냅스 셀들은 가변 저항성 소자를 포함할 수 있다. 상기 제1 내지 제N 시냅스 어레이들(33_1 - 33_N)은 각각, 상기 제1 내지 제N 프리-시냅틱 뉴런들(32_1 - 32_N)로부터 상기 펄스 신호들을 수신하여 상기 시냅스 셀들 내 시냅스 가중치들을 업데이트 하거나 또는 상기 시냅스 셀들 내의 상기 시냅스 가중치들을 상기 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)로 제공할 수 있다.
상기 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)은 각각, 상기 제1 내지 제N 시냅스 어레이들(33_1 - 33_N)로부터 제공된 전기적 신호들을 처리한 시냅스 신호들(SS_1 - SS_N)을 상기 로직 디바이스(50)로 제공할 수 있다.
상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)은 동시에 활성화될 수도 있다. 예를 들어, 처리해야 할 데이터가 클 경우, 다수의 시냅스 블록들을 동시에 활성화시켜 병렬적으로 데이터를 처리할 수 있다. 또는, 처리해야 할 데이터가 연속적으로 입력된 경우, 하나의 시냅스 블록에서 제1 데이터를 처리하는 동안, 다른 시냅스 블록에서는 제2 데이터를 처리할 수도 있다. 이 경우, 로직 디바이스(50)에서 제1 내지 제N 입력 신호들(SI_1 - SI_N) 및 제1 내지 제N 시냅스 신호들(SS_1 - SS_N)을 선택적으로 입/출력시킬 수 있다.
도 3은 도 1의 상기 뉴로모픽 소자의 상기 로직 디바이스(50)를 개념적으로 도시한 블록 다이어그램이다. 도 3을 참조하면, 상기 로직 디바이스(50)는 입력 버퍼(51), ADC(analog-digital converting) 모듈(52), 스토리지 유닛(53), 스위치 유닛(54), DAC(digital-analog converting) 모듈(55), 재입력 버퍼(56), 및 출력 버퍼(57)를 포함할 수 있다.
상기 입력 버퍼(51)는 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)로부터 전송된 상기 시냅스 신호들(SS_1 - SS_N)을 일시적으로 저장하거나 또는 래치할 수 있다. 본 발명의 다른 실시예에서, 상기 입력 버퍼(51)는 멀티플렉서(multiplexer)를 포함할 수 있다. 예를 들어, 상기 입력 버퍼(51)는 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)로부터 수신된 상기 시냅스 신호들(SS_1 - SS_N)을 상기 ADC 모듈(52)로 제공할 수 있다.
상기 ADC 모듈(52)은 상기 시냅스 신호들(SS_1 - SS_N) 또는 상기 입력 버퍼(51)에 의해 처리된 전기적 신호를 양자화(quantize)시킬 수 있다. 예를 들어, 상기 ADC 모듈(52)은 아날로그-디지털 컨버터를 포함할 수 있다.
상기 스토리지 유닛(53)은 상기 ADC 모듈(52)에 의해 양자화된 전기적 데이터 신호들을 일시적으로 저장하거나 또는 래치할 수 있다. 예를 들어, 상기 스토리지 유닛(53)은 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), ReRAM (Resistive Random Access Memory), MRAM (Magneto-resistive Random Access Memory), PCRAM (Phase Changeable Random Access Memory), 또는 기타 다양한 메모리 소자를 포함할 수 있다.
상기 스위치 유닛(54)은 상기 스토리지 유닛(53) 내에 일시적으로 저장된 상기 스토리지 데이터를 상기 시냅스 디바이스(30) 또는 상기 출력 디바이스(50) 중 선택된 하나로 제공할 수 있다. 예를 들어, 상기 스토리지 유닛(53) 내에 일시적으로 저장된 상기 스토리지 데이터가 상기 제2 내지 제N 시냅스 블록들(31_2 - 32_N) 중 하나로 재입력되어야 할 경우, 상기 스위치 유닛(54)은 상기 스토리지 데이터를 상기 DAC 모듈(55)로 제공할 수 있다. 또는, 상기 스토리지 유닛(53) 내에 일시적으로 저장된 상기 스토리지 데이터가 상기 출력 디바이스(50)로 출력되어야 할 경우, 상기 스위치 유닛(54)은 상기 스토리지 데이터를 상기 출력 버퍼(57)로 제공할 수 있다. 상기 스위치 유닛(54)의 동작은 스위칭 컨트롤러의 명령 신호에 따라 수행될 수 있다. 상기 스위칭 컨트롤러는 상기 스토리지 유닛(53) 내에 일시적으로 저장된 상기 스토리지 데이터를 더 처리할 필요가 있는지에 따라 상기 명령 신호를 상기 스위치 유닛(54)으로 제공할 수 있다. 예를 들어, 상기 스토리지 데이터를 압축하거나, 확장하거나, 또는 추가적으로 프로세싱이 필요한 경우 상기 스토리지 데이터는 상기 DAC 모듈(55)로 제공될 수 있다. 상기 스위칭 컨트롤러는 마이크로 프로세서 또는 중앙 처리 장치의 컨트롤을 받을 수 있다.
상기 DAC 모듈(55)은 상기 스토리지 데이터를 반-양자화하여 상기 재입력 버퍼(56)로 제공할 수 있다. 예를 들어, 상기 DAC 모듈(55)는 디지털-아날로그 컨버터를 포함할 수 있다. 상기 스토리지 데이터가 입력될 상기 제2 내지 상기 제N 시냅스 블록들(31_2 - 31_N) 중 한 블록의 어드레스가 상기 스위치 유닛(54), 상기 DAC 모듈(55), 또는 상기 재입력 버퍼(56) 중 어느 하나로 제공될 수 있다.
상기 재입력 버퍼(56)는 상기 DAC 모듈(55)로부터 수신된 데이터 신호를 일시적으로 저장하거나 래치할 수 있다. 상기 재입력 버퍼(56)는 상기 DAC 모듈(55)로부터 수신된 상기 전기적 신호들을 상기 시냅스 디바이스(30)로 제공할 수 있다. 예를 들어, 상기 재입력 버퍼(56)는 상기 반-양자화된 스토리지 신호를 상기 시냅스 디바이스(30)의 상기 제2 내지 제N 시냅스 블록들(31_2 - 31_N) 중 하나로 입력 신호(SI_2 - SI_N)로 제공할 수 있다. 따라서, 상기 재입력 버퍼(56)는 상기 제2 내지 제N 시냅스 블록들(31_2 - 31_N) 중 하나를 선택하기 위한 블록 셀렉터 또는 블록 셀렉팅 회로를 포함할 수 있다. 본 발명의 다른 실시예에서, 상기 재입력 버퍼(56)는 디-멀티플렉서(de-multiplexer)를 포함할 수 있다.
상기 출력 버퍼(57)는 상기 스위치 유닛(54)의 판단에 따라 상기 스토리지 유닛(53)으로부터 수신된 상기 스토리지 데이터를 비교, 래치, 또는 증폭하여 상기 출력 디바이스(70)로 제공할 수 있다. 예를 들어, 상기 출력 버퍼(57)는 WTA (Winner Takes All) 모듈 같은 비교기(comparator)를 포함할 수 있다. 즉, 상기 출력 버퍼(57)는 상기 스토리지 데이터로부터 인식된 최종적인 데이터 패턴을 상기 출력 디바이스(70)로 제공할 수 있다.
도 4는 본 발명의 일 실시예에 의한 뉴로모픽 소자를 개념적으로 도시한 블록 다이아그램이다. 도 4를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자는 입력 디바이스(10), 블록 셀렉터(20), 시냅스 디바이스(30), 데이터 컬렉터(40), 로직 디바이스(50), 및 출력 디바이스(70)를 포함할 수 있다. 상기 입력 디바이스(10)는 상기 시냅스 디바이스(30)에 직접적으로 제1 입력 신호(SI_1)를 제공할 수 있다. 상기 출력 디바이스(70)는 도 1을 참조하여 이해될 수 있을 것이다.
상기 블록 셀렉터(20)는 상기 시냅스 디바이스(30) 내의 상기 제2 내지 제N 시냅스 블록들(31_2 - 31_N) 중 하나를 선택하여 상기 입력 디바이스(10) 또는 상기 로직 디바이스(50)로부터 수신된 입력 신호들(SI_2 - SI_N)을 제공할 수 있다. 상기 블록 셀렉터(20)는 디-멀티 플렉서 및/또는 도 3의 상기 재입력 버퍼(56)를 포함할 수 있다.
상기 데이터 컬렉터(40)는 상기 시냅스 디바이스(30)의 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)로부터 수신된 시냅스 신호들(SS_1 - SS_N)을 상기 로직 디바이스(50)로 제공할 수 있다. 상기 데이터 컬렉터(40)는 멀티플렉서 및/또는 도 3의 입력 버퍼(51)를 포함할 수 있다.
도 5는 도 4의 상기 입력 디바이스(10), 상기 블록 셀렉터(20), 상기 시냅스 디바이스(30), 및 상기 데이터 컬렉터(40)를 도시한 블록 다이아그램이다. 도 5를 참조하면, 상기 시냅스 디바이스(30)는 제1 내지 제N 시냅스 블록들(31_1 - 31_N)를 포함할 수 있다.
상기 블록 셀렉터(20)는 상기 로직 디바이스(50)로부터 수신한 입력 신호들(SI_2 - SI_N)을 각각, 상기 제2 내지 제N 시냅스 블록들(31_2 - 31_N)의 제1 내지 제N 프리-시냅틱 뉴런들(32_2 - 32_N)로 독립적 및 배타적으로 분배할 수 있다. 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)의 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)로부터 시냅스 신호들(SS_1 - SS_N)이 독립적으로 상기 데이터 컬렉터(40)로 제공될 수 있다. 상기 데이터 컬렉터(40)는 수신된 상기 시냅스 신호들(SS_1 - SS_N)을 상기 로직 디바이스(50)로 제공할 수 있다.
도 2를 더 참조하여, 상기 시냅스 디바이스(30) 내의 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)은 동시에 활성화될 수 있다. 이 경우, 상기 블록 셀렉터(20)는 제2 내지 제N 입력 신호들(SI_2 - SI_N)을 시간 차를 갖고 상기 시냅스 디바이스(30) 내의 상기 제2 내지 제N 시냅스 블록들(31_2 - 31_N)로 각각 독립적으로 제공할 수 있다. 또한, 상기 데이터 컬렉터(40)는 제1 내지 제N 시냅스 신호들(SS_1 - SS_N)을 선택적으로 수신하여 상기 로직 디바이스(50)로 제공할 수 있다.
도 6은 도 4의 상기 로직 디바이스(50)를 도시한 블록 다이아그램이다. 도 6을 참조하면, 상기 로직 디바이스(50)는 ADC(analog-digital converting) 모듈(52), 스토리지 유닛(53), 스위치 유닛(54), DAC(digital-analog converting) 모듈(55), 및 출력 버퍼(57)를 포함할 수 있다. 도 3의 로직 디바이스(50)와 비교하여, 상기 입력 버퍼(51) 및 상기 재입력 버퍼(56)를 포함하지 않을 수 있다. 도 3의 상기 입력 버퍼(51)의 기능 또는 회로는 상기 도 4 및 도 5의 상기 데이터 컬렉터(40)에 포함될 수 있다. 예를 들어, 상기 데이터 컬렉터(40)는 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)로부터 수신된 시냅스 신호들(SS_1 - SS_N)을 일시적으로 저장 또는 래치하여 상기 ADC 모듈(52)로 제공할 수 있다. 상기 ADC 모듈(52), 상기 스토리지 유닛(53), 및 상기 스위치 유닛(54)은 도 3을 참조하면 이해될 수 있을 것이다. 도 3의 상기 재입력 버퍼(56)의 기능 또는 회로도 도 4 및 도 5의 상기 블록 셀렉터(20)에 포함될 수 있다. 본 도면에서, 예를 들어, 상기 DAC 모듈(55)로부터 수신된 데이터 신호를 일시적으로 저장하거나 래치하여 상기 블록 셀렉터(20)로 제공할 수 있다.
도 7은 본 발명의 일 실시예에 의한 뉴로모픽 소자의 블록 다이아그램이다. 도 7을 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자는 입력 디바이스(10), 시냅스 디바이스(30), 로직 디바이스(50), 및 출력 디바이스(70)를 포함할 수 있다. 상기 입력 디바이스(10) 및 상기 출력 디바이스(70)는 도 1을 참조하면 이해될 수 있을 것이다. 상기 시냅스 디바이스(30)는 도 8을 참조하여 상세히 설명될 것이다.
도 8은 도 7의 상기 뉴로모픽 소자의 상기 시냅스 디바이스(30)의 블록 다이아그램이다. 도 8을 참조하면, 상기 시냅스 디바이스(30)는 공통 프리-시냅틱 버퍼(35), 제1 내지 제N 시냅스 블록들(31_1 - 31_N), 및 공통 포스트-시냅틱 버퍼(36)를 포함할 수 있다.
상기 공통 프리-시냅틱 버퍼(35)는 도 4 및 5의 상기 블록 셀렉터(20) 및 도 2 및 5의 상기 제1 내지 제N 프리-시냅틱 뉴런들(32_1 - 32_N)을 포함할 수 있다. 상기 공통 포스트-시냅틱 버퍼(36)는 도 4 및 5의 상기 데이터 컬렉터(40) 및 도 2 및 5의 상기 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)을 포함할 수 있다. 즉, 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)은 각각, 상기 제1 내지 제N 프리-시냅틱 뉴런들(32_1 - 32_N) 및 상기 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)을 포함하지 않고, 및 제1 내지 제N 시냅스 어레이들(33_1 - 33_N)을 포함할 수 있다.
상기 입력 디바이스(10) 및/또는 상기 로직 디바이스(50)로부터 입력되는 입력 신호들(SI_1 - SI_N)은 상기 공통 프리-시냅틱 버퍼(35)로 제공될 수 있고, 및 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N) 또는 상기 제1 내지 제N 시냅스 어레이들(33_1 - 33_N)로부터 출력되는 시냅스 신호들(SS_1 - SS_N)은 상기 공통 포스트-시냅틱 버퍼(36)을 통하여 상기 로직 디바이스(50)로 제공될 수 있다.
도 9는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 블록 다이아그램이다. 도 9를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자는 입력 디바이스(10), 블록 셀렉터(20), 시냅스 디바이스(30), 로직 디바이스(50), 및 출력 디바이스(70)를 포함할 수 있다. 상기 입력 디바이스(10) 및 상기 출력 디바이스(70)는 도 1을 참조하면 이해될 수 있을 것이고, 및 상기 블록 셀렉터(20)는 상기 도 4 및 5를 참조하면 이해될 수 있을 것이다. 본 실시예에 의한 뉴로모픽 소자의 시냅스 디바이스(30)는 도 10을 참조하여 상세히 설명될 것이다.
도 10은 도 9의 상기 뉴로모픽 소자의 상기 시냅스 디바이스(30)의 블록 다이아그램이다. 도 10을 참조하면, 상기 시냅스 디바이스(30)는 제1 내지 제N 시냅스 블록들(31_1 - 31_N) 및 공통 포스트-시냅틱 버퍼(36)을 포함할 수 있다. 상기 공통 포스트-시냅틱 버퍼(36)는 도 4 및 5의 상기 데이터 셀렉터(40) 및 도 2 및 5의 상기 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)을 포함할 수 있다. 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)은 각각, 상기 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)을 포함하지 않고, 및 상기 제1 내지 제N 프리-시냅틱 뉴런들(32_1 - 32_N) 및 제1 내지 제N 시냅스 어레이들(33_1 - 33_N)을 포함할 수 있다. 상기 제1 내지 제N 시냅스 어레이들(33_1 - 33_N)로부터 출력되는 상기 시냅스 신호들(SS_1 - SS_N)은 상기 로직 디바이스(50)로 제공될 수 있다.
도 11은 도 9의 상기 뉴로모픽 소자의 상기 로직 디바이스(50)의 블록 다이아그램이다. 도 11을 참조하면, 상기 로직 디바이스(50)는 ADC(analog-digital converting) 모듈(52), 스토리지 유닛(53), 스위치 유닛(54), DAC(digital-analog converting) 모듈(55), 재입력 버퍼(56), 및 출력 버퍼(57)를 포함할 수 있다. 도 3의 로직 디바이스(50)와 비교하여, 상기 입력 버퍼(51)를 포함하지 않을 수 있다. 도 3의 상기 입력 버퍼(51)의 기능 또는 회로는 도 10의 상기 공통 포스트-시냅틱 버퍼(36)에 포함될 수 있다. 예를 들어, 공통 포스트-시냅틱 버퍼(36)는 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)로부터 수신된 시냅스 신호들(SS_1 - SS_N)을 일시적으로 저장 또는 래치하여 상기 ADC 모듈(52)로 제공할 수 있다. 기타 설명되지 않은 구성 요소들은 도 3을 참조하면 이해될 수 있을 것이다.
도 12는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 블록 다이아그램이다. 도 12를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자는 입력 디바이스(10), 시냅스 디바이스(30), 데이터 컬렉터(40), 로직 디바이스(50), 및 출력 디바이스(70)를 포함할 수 있다. 상기 디바이스(10) 및 상기 출력 디바이스(70)는 도 1을 참조하면 이해될 수 있을 것 이고, 및 상기 데이터 컬렉터(40)는 상기 도 4 및 5를 참조하면 이해될 수 있을 것이다. 상기 시냅스 디바이스(30)는 공통 프리-시냅틱 버퍼(35)를 포함할 수 있고, 및 공통 포스트-시냅틱 버퍼(36)를 포함하지 않을 수 있다.
도 13은 도 12의 상기 뉴로모픽 소자의 상기 시냅스 디바이스(30)의 블록 다이아그램이다. 도 13을 참조하면, 상기 시냅스 디바이스(30)는 공통 프리-시냅틱 버퍼(35) 및 제1 내지 제N 시냅스 블록들(31_1 - 31_N)을 포함할 수 있다. 상기 공통 프리-시냅틱 버퍼(35)는 도 4 및 5의 상기 블록 셀렉터(20) 및 도 2 및 5의 상기 제1 내지 제N 프리-시냅틱 뉴런들(32_1 - 32_N)을 포함할 수 있다. 상기 공통 프리-시냅틱 버퍼(35)는 제1 내지 제N 입력 신호들(SI_1 - SI_N)을 수신하여 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)으로 분배 및 제공할 수 있다. 상기 제1 내지 제N 시냅스 블록들(31_1 - 31_N)은 각각, 상기 제1 내지 제N 프리-시냅틱 뉴런들(32_1 - 32_N)을 포함하지 않고, 및 제1 내지 제N 시냅스 어레이들(33_1 - 33_N) 및 상기 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)을 포함할 수 있다. 상기 제1 내지 제N 포스트-시냅틱 뉴런들(34_1 - 34_N)로부터 출력되는 상기 시냅스 신호들(SS_1 - SS_N)은 상기 데이터 컬렉터(40)로 제공될 수 있다.
도 14는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 블록 다이아그램이다. 도 14를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자는 입력 디바이스(10), 블록 셀렉터(20), 시냅스 디바이스(30), 데이터 컬렉터(40), 로직 디바이스(50), 및 출력 디바이스(70)를 포함할 수 있다. 상기 입력 디바이스(10)의 초기 입력 신호(SI_0)는 블록 셀렉터(20)로 입력될 수 있다. 즉, 상기 블록 셀렉터(20)는 상기 초기 입력 신호(SI_0) 및 상기 재입력 신호들(SI_1 - SS_N)을 수신하여 상기 시냅스 디바이스(30)로 제공할 수 있다. 상기 시냅스 디바이스(30)는 상기 블록 셀렉터(20)로부터 제공되는 입력 신호들(SI_1 - SI_N)을 각각 수신하기 위한 제1 내지 제N 시냅스 블록들(31_1 - 31_N)을 포함할 수 있다.
도 15는 본 발명의 일 실시예에 따른 패턴 인식 시스템(900)을 개념적으로 도시한 다이아그램이다. 예를 들어, 패턴 인식 시스템(900)은 음성 인식 시스템(speech recognition system), 영상 인식 시스템(imaging recognition system), 코드 인식 시스템(code recognition system), 신호 인식 시스템(signal recognition system), 또는 기타 다양한 패턴들을 인식하기 위한 시스템들 중 하나일 수 있다.
도 15를 참조하면, 본 발명의 일 실시예에 따른 패턴 인식 시스템(900)은 중앙 처리 유닛(910), 메모리 유닛(920), 통신 제어 유닛(930), 네트워크(940), 출력 유닛(950), 입력 유닛(960), 아날로그-디지털 변환기(970), 뉴로모픽 유닛(980), 및/또는 버스(990)를 포함할 수 있다. 중앙 처리 유닛(910)은 뉴로모픽 유닛(980)의 학습을 위하여 다양한 신호를 생성 및 전달하고, 및 뉴로모픽 유닛(980)으로부터의 출력에 따라 음성, 영상 등과 같은 패턴을 인식하기 위한 다양한 처리 및 기능을 수행할 수 있다.
중앙 처리 유닛(910)은 메모리 유닛(920), 통신 제어 유닛(930), 출력 유닛(950), 아날로그-디지털 변환기(970) 및 뉴로모픽 유닛(980)과 버스(990)을 통하여 연결될 수 있다.
메모리 유닛(920)은 패턴 인식 시스템(900)에서 저장이 요구되는 다양한 정보를 저장할 수 있다. 메모리 유닛(920)은 디램(DRAM) 또는 에스램(SRAM) 같은 휘발성 메모리 소자, 피램(PRAM), 엠램(MRAM), 알이램(ReRAM), 또는 낸드 플래시 메모리(NAND flash memory) 같은 비휘발성 메모리, 또는 하드 디스크 드라이브(HDD) 또는 솔리드 스테이트 드라이브(SSD) 같은 다양한 기억 유닛들 중 적어도 하나를 포함할 수 있다.
통신 제어 유닛(930)은 인식된 음성, 영상 등의 데이터를 네트워크(940)를 통하여 다른 시스템의 통신 제어 유닛으로 전송하거나 및/또는 수신할 수 있다.
출력 유닛(950)은 인식된 음성, 영상 등의 데이터를 다양한 방식으로 출력할 수 있다. 예컨대, 출력 유닛(950)은 스피커, 프린터, 모니터, 디스플레이 패널, 빔 프로젝터, 홀로그래머, 또는 기타 다양한 출력 장치를 포함할 수 있다.
입력 유닛(960)은 마이크로폰, 카메라, 스캐너, 터치 패드, 키보드, 마우스, 마우스 펜, 또는 다양한 센서들 중 적어도 하나를 포함할 수 있다.
아날로그-디지털 변환기(970)는 입력 장치(960)로부터 입력된 아날로그 데이터를 디지털 데이터로 변환할 수 있다.
뉴로모픽 유닛(980)은 아날로그-디지털 변환기(970)로부터 출력된 데이터를 이용하여 학습(learning), 인식(recognition) 등을 수행할 수 있고, 인식된 패턴에 대응하는 데이터를 출력할 수 있다. 뉴로모픽 유닛(980)은 본 발명의 기술적 사상의 다양한 실시예들에 의한 뉴로모픽 소자들 중 적어도 하나를 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 입력 디바이스 20: 블록 셀렉터
30: 시냅스 디바이스 31: 시냅스 블록
32: 프리-시냅틱 뉴런 33: 시냅스 어레이
34: 포스트-시냅틱 뉴런 35: 공통 프리-시냅틱 버퍼
36: 공통 포스트-시냅틱 버퍼 40: 데이터 컬렉터
50: 로직 디바이스 51: 입력 버퍼
52: ADC 모듈 53: 스토리지 유닛
54: 스위치 유닛 55: DAC 모듈
56: 재입력 버퍼 57: 출력 버퍼
70: 출력 디바이스
SI_1 - SI_N: 입력 신호
SS_1 - SS_N: 시냅스 신호
P_out: 출력 신호

Claims (20)

  1. 입력 디바이스;
    다수의 시냅스 블록들을 갖는 시냅스 디바이스;
    로직 디바이스; 및
    출력 디바이스를 포함하고,
    상기 다수의 시냅스 블록들은 상기 로직 디바이스를 공유하는 뉴로모픽 소자.
  2. 제1항에 있어서,
    상기 각 시냅스 블록들은 프리-시냅틱 뉴런, 시냅스 어레이, 및 포스트-시냅틱 뉴런을 포함하는 뉴로모픽 소자.
  3. 제2항에 있어서,
    상기 프리-시냅틱 뉴런은 상기 입력 디바이스 또는 상기 로직 디바이스로부터 입력 신호를 수신하는 뉴로모픽 소자.
  4. 제2항에 있어서,
    상기 포스트-시냅틱 뉴런은 상기 로직 디바이스로 시냅스 신호를 제공하는 뉴로모픽 소자.
  5. 제1항에 있어서,
    상기 로직 디바이스는 상기 시냅스 디바이스로부터 시냅스 신호들을 수신하고, 및
    상기 로직 디바이스는 상기 시냅스 신호들을 처리하여 상기 출력 디바이스로 출력 신호를 제공하거나, 상기 시냅스 디바이스로 입력 신호를 제공하는 뉴로모픽 소자.
  6. 제5항에 있어서,
    상기 로직 디바이스는:
    상기 시냅스 디바이스로부터 시냅스 신호들을 수신하는 입력 버퍼;
    상기 입력 버퍼로부터 수신된 상기 시냅스 신호들을 양자화하는 제1 모듈;
    상기 제1 모듈로부터 전기적 신호들을 수신하여 일시적으로 저장하는 스토리지 유닛; 및
    상기 스토리지 유닛 내에 저장된 상기 전기적 신호들을 상기 출력 디바이스로 제공할 지를 판단하는 스위치 유닛을 포함하는 뉴로모픽 소자.
  7. 제6항에 있어서,
    상기 로직 디바이스는 상기 스토리지 유닛으로부터 전기적 신호를 받아 래치하고 상기 출력 디바이스로 전달하는 출력 버퍼를 더 포함하는 뉴로모픽 소자.
  8. 제6항에 있어서,
    상기 로직 디바이스는:
    상기 시냅스 디바이스로부터 시냅스 신호들을 수신하는 입력 버퍼;
    상기 입력 버퍼로부터 수신된 상기 시냅스 신호들을 양자화하는 제1 모듈;
    상기 제1 모듈로부터 전기적 신호들을 수신하여 일시적으로 저장하는 스토리지 유닛;
    상기 스토리지 유닛 내에 저장된 상기 전기적 신호들을 상기 시냅스 디바이스로 제공할 지를 판단하는 스위치 유닛;
    상기 스토리지 유닛 내에 저장된 상기 전기적 신호들을 반-양자화하는 제2 모듈; 및
    상기 제2 모듈로부터 전기적 신호를 수신하여 상기 시냅스 디바이스로 제공하기 위한 재입력 버퍼를 포함하는 뉴로모픽 소자.
  9. 제1항에 있어서,
    상기 로직 디바이스로부터 전기적 신호를 받아 상기 시냅스 디바이스의 상기 시냅스 블록들 중 하나를 선택하여 제공하기 위한 블록 셀렉터를 더 포함하는 뉴로모픽 소자.
  10. 제1항에 있어서,
    상기 시냅스 디바이스로부터 전기적 신호를 받아 상기 로직 디바이스로 제공하기 위한 데이터 컬렉터를 더 포함하는 뉴로모픽 소자.
  11. 제1항에 있어서,
    상기 입력 디바이스 또는 상기 로직 디바이스로부터 전기적 신호들을 수신하여 상기 시냅스 디바이스의 상기 다수의 시냅스 블록들 중 하나를 선택하여 제공하기 위한 공통 프리-시냅틱 뉴런을 더 포함하는 뉴로모픽 소자.
  12. 제1항에 있어서,
    상기 시냅스 디바이스의 상기 다수의 시냅스 블록들로부터 전기적 신호들을 수신하여 상기 로직 디바이스로 제공하기 위한 공통 포스트-시냅틱 뉴런을 더 포함하는 뉴로모픽 소자.
  13. 다수의 시냅스 블록들을 갖는 시냅스 디바이스; 및
    상기 다수의 시냅스 블록들과 공통적으로 연결된 로직 디바이스를 포함하고,
    상기 로직 디바이스는 상기 다수의 시냅스 블록들로부터 시냅스 신호들을 수신하여 상기 다수의 시냅스 블록들로 재입력되기 위한 재입력 신호들을 제공하는 뉴로모픽 소자.
  14. 제13항에 있어서,
    상기 로직 디바이스는:
    상기 시냅스 신호들을 수신하여 양자화시키는 제1 모듈;
    상기 양자화된 시냅스 신호들을 일시적으로 저장하는 스토리지 유닛;
    상기 양자화된 시냅스 신호들을 상기 시냅스 디바이스로 재입력할지를 판단하는 스위치 유닛;
    상기 스위치 유닛의 판단에 따라 상기 스토리지 유닛에 저장된 상기 양자화된 시냅스 신호들을 반-양자화시키는 제2 모듈; 및
    상기 반-양자화된 신호들을 상기 시냅스 디바이스로 제공하는 재입력 버퍼를 포함하는 뉴로모픽 소자.
  15. 제14항에 있어서,
    상기 재입력 신호들을 상기 다수의 시냅스 블록들 중 하나를 선택하여 제공하기 위한 블록 셀렉터를 더 포함하는 뉴로모픽 소자.
  16. 제14항에 있어서,
    상기 다수의 시냅스 블록들로부터 상기 시냅스 신호들을 수신하여 상기 로직 디바이스로 제공하기 위한 데이터 컬렉터를 더 포함하는 뉴로모픽 소자.
  17. 제14항에 있어서,
    상기 제1 모듈은 아날로그-디지털 컨버터를 포함하고, 및
    상기 제2 모듈은 디지털-아날로그 컨버터를 포함하는 뉴로모픽 소자.
  18. 제13항에 있어서,
    상기 시냅스 디바이스는 상기 로직 디바이스로부터 상기 재입력 신호들을 수신하여 상기 다수의 시냅스 블록들 중 하나를 선택하여 제공하기 위한 공통 프리-시냅틱 뉴런을 포함하는 뉴로모픽 소자.
  19. 제13항에 있어서,
    상기 시냅스 디바이스는 상기 다수의 시냅스 블록들로부터 상기 시냅스 신호들을 수신하여 상기 로직 디바이스로 제공하기 위한 공통 포스트-시냅틱 뉴런을 포함하는 뉴로모픽 소자.
  20. 제13항에 있어서,
    상기 시냅스 디바이스로 입력 신호를 제공하는 입력 디바이스;
    상기 로직 디바이스로부터 상기 재입력 신호들을 수신하여 상기 시냅스 디바이스로 제공하는 블록 셀렉터;
    상기 시냅스 디바이스로부터 상기 시냅스 신호들을 수신하여 상기 로직 디바이스로 제공하는 데이터 컬렉터; 및
    상기 로직 디바이스로부터 출력 신호를 제공받는 출력 디바이스를 더 포함하는 뉴로모픽 소자.
KR1020180032549A 2018-03-21 2018-03-21 하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자 KR20190110737A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180032549A KR20190110737A (ko) 2018-03-21 2018-03-21 하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자
US16/186,933 US11210582B2 (en) 2018-03-21 2018-11-12 Neuromorphic device having a plurality of synapse blocks sharing a common logic element
CN201811632011.6A CN110298439B (zh) 2018-03-21 2018-12-29 具有共享公共逻辑元件的多个突触块的神经形态设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180032549A KR20190110737A (ko) 2018-03-21 2018-03-21 하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자

Publications (1)

Publication Number Publication Date
KR20190110737A true KR20190110737A (ko) 2019-10-01

Family

ID=67985294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180032549A KR20190110737A (ko) 2018-03-21 2018-03-21 하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자

Country Status (3)

Country Link
US (1) US11210582B2 (ko)
KR (1) KR20190110737A (ko)
CN (1) CN110298439B (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159020B2 (en) 2012-09-14 2015-10-13 International Business Machines Corporation Multiplexing physical neurons to optimize power and area
US9373058B2 (en) * 2014-05-29 2016-06-21 International Business Machines Corporation Scene understanding using a neurosynaptic system
US9990580B2 (en) * 2015-03-13 2018-06-05 International Business Machines Corporation Neuromorphic synapses
US10169701B2 (en) * 2015-05-26 2019-01-01 International Business Machines Corporation Neuron peripheral circuits for neuromorphic synaptic memory array based on neuron models
US20180189646A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Apparatus and method for configuring fan-in and fan-out connections in a neuromorphic processor

Also Published As

Publication number Publication date
US20190294958A1 (en) 2019-09-26
CN110298439B (zh) 2024-07-09
CN110298439A (zh) 2019-10-01
US11210582B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
JP7228320B2 (ja) ニューロモーフィック・チップ、ニューロモーフィック・システム、ニューロモーフィック・チップ内のシナプス重みを更新するための方法およびコンピュータ・プログラム
US11157803B2 (en) Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other
US20200042572A1 (en) Systems and methods for efficient matrix multiplication
US11443172B2 (en) Synapse array of neuromorphic device including synapses having ferro-electric field effect transistors and operation method of the same
US20120136913A1 (en) System and method for cognitive processing for data fusion
JP6865819B2 (ja) メモリ・セル構造、メモリ・セル・システム、およびメモリ・セル構造を製造するための方法
US11227211B2 (en) Neuromorphic device including a synapse having a plurality of synapse cells
KR20190007642A (ko) 다수의 시냅스 블록들을 갖는 뉴로모픽 소자
US11335400B2 (en) Computing-in-memory chip and memory cell array structure
US11210581B2 (en) Synapse and a synapse array
KR102409859B1 (ko) 신경망들을 위한 가중된 입력들을 생성하도록 구성된 메모리 셀들
KR20210143614A (ko) 뉴럴 네트워크를 구현하는 뉴로모픽 장치 및 그 동작 방법
KR20190110737A (ko) 하나의 공통 로직 디바이스를 공유하는 다수의 시냅스 블록들을 가진 뉴로모픽 소자
KR20180095978A (ko) 병렬 연결된 가변 저항기 및 트랜지스터를 가진 시냅스를 포함하는 뉴로모픽 소자
US20180287056A1 (en) Synapse and synapse array
KR20170117861A (ko) 뉴럴 네트워크 시스템
US20170300810A1 (en) Neural network system
US11106971B2 (en) Neuromorphic device and a synapse network including a post-synaptic neuron having a subtracting circuit
KR102671259B1 (ko) 인버팅 회로들을 가진 시냅스 어레이를 포함하는 뉴로모픽 소자
AU2020399273B2 (en) Capacitive processing unit
KR20170080425A (ko) 적분기들, 증폭기들, 또는 샘플링 소자들 중 적어도 하나를 가진 포스트-시냅틱 뉴런들을 포함하는 뉴로모픽 소자들
Kranzdorf et al. A polarization based optical connectionist machine
RU2092896C1 (ru) Коммутационная среда
Bidari Handwritten digit recognition using neural network integrated chips