KR20190107271A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20190107271A
KR20190107271A KR1020190026475A KR20190026475A KR20190107271A KR 20190107271 A KR20190107271 A KR 20190107271A KR 1020190026475 A KR1020190026475 A KR 1020190026475A KR 20190026475 A KR20190026475 A KR 20190026475A KR 20190107271 A KR20190107271 A KR 20190107271A
Authority
KR
South Korea
Prior art keywords
dam
layer
voltage line
area
display area
Prior art date
Application number
KR1020190026475A
Other languages
English (en)
Inventor
김광민
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US16/296,700 priority Critical patent/US10734459B2/en
Priority to CN201910178368.XA priority patent/CN110246979A/zh
Publication of KR20190107271A publication Critical patent/KR20190107271A/ko
Priority to US16/931,130 priority patent/US11133362B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H01L27/3297
    • H01L51/5203
    • H01L51/5237
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 및 상기 주변영역 내에 위치하는 패드영역을 포함하는 기판, 상기 주변영역에 위치하고, 상기 디스플레이영역의 일측과 상기 패드영역 사이에 배치된 제1 전압선, 상기 디스플레이영역의 나머지 영역들을 에워싸는 제2 전압선, 및 상기 디스플레이영역과 상기 패드영역 사이에 위치하고, 상기 제1 전압선 및 상기 제2 전압선보다 낮은 층에 배치된 아일랜드 댐을 포함하고, 상기 제1 전압선은 상기 일측과 대응하는 제1 메인 전압선과, 상기 제1 메인 전압선으로부터 돌출되고 상기 패드영역을 향해 연장된 제1 연결부를 포함하고, 상기 제2 전압선은 상기 나머지 영역들과 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선의 단부로부터 돌출되고 상기 패드영역을 향해 연장된 제2 연결부를 포함하며, 상기 아일랜드 댐은 상기 제1 메인 전압선과 나란하게 연장된 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 평판 디스플레이 장치들이 연구 및 개발되고 있다. 이중, 유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 구비한 유기 발광 소자를 포함하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exiton)이 여기 상태(exited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시 장치인 유기 발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목 받고 있다. 다만, 유기 발광 소자는 외부의 수분이나 산소 등에 의해 열화 되는 특성을 가지므로, 외부의 수분이나 산소 등이 유기 발광 소자로 침투하는 것을 차단할 필요가 있다.
본 발명의 실시예들은, 외부로부터의 수분이나 산소 등의 침투를 막기 위한 기능이 강화된 디스플레이 장치를 제공한다.
본 발명의 일 측면에 따른 디스플레이 장치는, 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 및 상기 주변영역 내에 위치하는 패드영역을 포함하는 기판; 상기 주변영역에 위치하고, 상기 디스플레이영역의 일측과 상기 패드영역 사이에 배치된 제1 전압선; 상기 디스플레이영역의 나머지 영역들을 에워싸는 제2 전압선; 및 상기 디스플레이영역과 상기 패드영역 사이에 위치하고, 상기 제1 전압선 및 상기 제2 전압선보다 낮은 층에 배치된 아일랜드 댐;을 포함하고, 상기 제1 전압선은 상기 일측과 대응하는 제1 메인 전압선과, 상기 제1 메인 전압선으로부터 돌출되고 상기 패드영역을 향해 연장된 제1 연결부를 포함하고, 상기 제2 전압선은 상기 나머지 영역들과 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선의 단부로부터 돌출되고 상기 패드영역을 향해 연장된 제2 연결부를 포함하며, 상기 아일랜드 댐은 상기 제1 메인 전압선과 나란하게 연장될 수 있다.
본 실시예에 있어서, 상기 아일랜드 댐은 상기 제1 연결부 및 상기 제2 연결부 사이에 위치하고, 상기 아일랜드 댐의 양 단부는 상기 제1 연결부 및 상기 제2 연결부와 각각 중첩할 수 있다.
본 실시예에 있어서, 상기 기판은, 상기 디스플레이 영역과 상기 패드 영역 사이에 벤딩 영역을 더 포함하고, 상기 기판 상에 적층된 무기절연층은, 상기 벤딩 영역과 대응하는 위치에 상기 무기절연층의 일부가 제거된 홈을 포함하고, 상기 홈에는 유기물층이 위치하며, 상기 아일랜드 댐은 상기 유기물층과 동일한 재질을 포함할 수 있다.
본 실시예에 있어서, 상기 디스플레이영역 내에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 표시소자 및 상기 박막 트랜지스터와 상기 표시소자 사이의 평탄화 절연층을 더 구비하고, 상기 주변영역에는, 상기 평탄화 절연층과 이격되고 상기 디스플레이 영역을 에워싸는 제1 댐 및 제2 댐이 배치되며, 상기 아일랜드 댐은 상기 제1댐 및 상기 제2댐 중 적어도 어느 하나와 중첩할 수 있다.
본 실시예에 있어서, 상기 아일랜드 댐은 상기 제1댐 및 상기 제2댐 보다 낮은 층에 위치하고, 상기 아일랜드 댐과 중첩한 상기 제1댐 및 상기 제2댐 중 적어도 어느 하나는 상기 아이랜드 댐과 중첩한 위치에서 부분적으로 높이가 증가할 수 있다.
본 실시예에 있어서, 상기 디스플레이영역 내에 위치하는 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 접속된 표시소자, 및 상기 표시소자를 밀봉하는 봉지층을 더 포함하고, 상기 아일랜드 댐과 상기 봉지층 사이에는 무기 보호층이 더 위치할 수 있다.
본 실시예에 있어서, 상기 봉지층은 순차적으로 적층된 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함하고, 상기 제1무기봉지층은 상기 아일랜드 댐과 중첩한 위치에서 상기 무기 보호층과 집적 접할 수 있다.
본 실시예에 있어서, 상기 디스플레이영역은 상기 박막트랜지스터에 데이터 신호를 제공하는 데이터선을 더 포함하고, 상기 무기 보호층은, 상기 데이터선을 커버할 수 있다.
본 실시예에 있어서, 상기 박막 트랜지스터와 상기 표시소자 사이의 평탄화 절연층, 및 상기 평탄화 절연층과 이격되고 상기 디스플레이 영역을 에워싸는 제1 댐을 더 포함하고, 상기 평탄화 절연층과 상기 제1 댐 사이에서 상기 무기 보호층은 상기 제1 연결부 및 상기 제2 연결부를 커버할 수 있다.
본 실시예에 있어서, 상기 디스플레이영역 내에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 표시소자 및 상기 박막 트랜지스터와 상기 표시소자 사이의 평탄화 절연층을 더 구비하고, 상기 주변영역에는, 상기 평탄화 절연층과 이격되고 상기 디스플레이 영역을 에워싸는 제1 댐과, 상기 제1 댐의 내측에 위치하고 상기 디스플레이 영역을 에워싸는 제2 댐이 배치되며, 상기 아일랜드 댐은 상기 디스플레이영역과 상기 제2 댐 사이에 위치할 수 있다.
본 발명의 다른 측면에 따른 디스플레이 장치는, 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 상기 주변영역 내에 위치하는 패드영역, 및 상기 디스플레이영역과 상기 패드영역 사이의 벤딩영역을 포함하는 기판; 상기 디스플레이영역 내에 위치하는 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 접속된 표시소자, 상기 박막트랜지스터에 데이터 신호를 제공하는 데이터선 및 상기 데이터선을 커버하는 무기보호층; 상기 주변영역에 위치하고 상기 표시소자로 구동전원을 공급하는 제1 전압선과 제2 전압선; 상기 디스플레이영역과 상기 패드영역 사이에 위치한 아일랜드 댐; 및 상기 표시소자를 밀봉하는 봉지층;을 포함하고, 상기 기판 상에 적층된 무기절연층은, 상기 벤딩 영역과 대응하는 위치에 상기 무기절연층의 일부가 제거된 홈을 포함하고, 상기 홈에는 유기물층이 위치하며, 상기 아일랜드 댐은 상기 유기물층과 동일한 재질을 포함하고, 상기 아일랜드 댐과 상기 봉지층 사이에 상기 무기보호층이 위치할 수 있다.
본 실시예에 있어서, 상기 제1 전압선은 상기 디스플레이영역의 일측과 상기 패드영역 사이에 위치한 제1 메인 전압선과, 상기 제1 메인 전압선으로부터 돌출되고 상기 패드영역을 향해 연장된 제1 연결부를 포함하고, 상기 제2 전압선은 상기 디스플레이영역의 다른 영역들과 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선의 단부로부터 돌출되고 상기 패드영역을 향해 연장된 제2 연결부를 포함하며, 상기 아일랜드 댐은 상기 제1 전압선 및 상기 제2 전압선보다 낮은 층에 배치되고, 상기 아일랜드 댐은 상기 제1 메인 전압선과 나란하게 연장되어 상기 제1 연결부 및 상기 제2 연결부와 동시에 중첩할 수 있다.
본 실시예에 있어서, 상기 아일랜드 댐은 상기 제1 연결부 및 상기 제2 연결부 사이에 위치하고, 상기 아일랜드 댐의 양 단부는 상기 제1 연결부 및 상기 제2 연결부와 각각 중첩할 수 있다.
본 실시예에 있어서, 상기 무기절연층은 상기 제1 연결부, 상기 제2 연결부, 및 상기 제1 연결부와 상기 제2 연결부 사이에서 노출된 상기 아일랜드 댐을 커버할 수 있다.
본 실시예에 있어서, 상기 박막 트랜지스터와 상기 표시소자 사이의 평탄화 절연층을 더 구비하고, 상기 주변영역에는, 상기 평탄화 절연층과 이격되고 상기 디스플레이 영역을 에워싸는 제1 댐과, 상기 제1 댐의 내측에 위치하고 상기 디스플레이 영역을 에워싸는 제2 댐이 배치될 수 있다.
본 실시예에 있어서, 상기 아일랜드 댐은 상기 디스플레이영역과 상기 제2 댐 사이에 위치할 수 있다.
본 실시예에 있어서, 상기 아일랜드 댐은 상기 제1댐 및 상기 제2댐 중 적어도 어느 하나와 중첩할 수 있다.
본 실시예에 있어서, 상기 아일랜드 댐은 상기 제1댐 및 상기 제2댐 보다 낮은 층에 위치할 수 있다.
본 실시예에 있어서, 상기 봉지층은 순차적으로 적층된 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함하고, 상기 제1무기봉지층은 상기 아일랜드 댐과 중첩한 위치에서 상기 무기 보호층과 집적 접할 수 있다.
본 실시예에 있어서, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 유기봉지층의 외측으로 서로 접하고, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 제1댐의 외측까지 연장될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 유기 봉지층의 에지 테일의 형성을 방지함으로써, 외부로부터 수분이나 산소가 디스플레이 장치의 내부로 침투하는 것을 차단할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 3은 도 1의 A 부분을 개략적으로 도시한 평면도이다.
도 4는 도 3의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.
도 5는 도 3의 B부분의 일 예를 개략적으로 도시한 평면도이다.
도 6은 도 5의 III-III'단면의 일 예를 개략적으로 도시한 단면도이다.
도 7은 도 5의 IV-IV'단면의 일 예를 개략적으로 도시한 단면도이다.
도 8 내지 도 11은 도 3의 B부분의 다른 예들을 각각 개략적으로 도시한 평면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도, 도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도, 도 3은 도 1의 A 부분을 개략적으로 도시한 평면도, 그리고 도 4는 도 3의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.
본 발명의 일 실시예에 따른 디스플레이 장치(10)는 복수 개의 화소들이 위치하는 디스플레이영역(DA)과, 이 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 기판(100)이 그러한 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다. 주변영역(PA)은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함하고, 전압선들(210, 220)이 위치할 수 있다.
또한, 도 1은 디스플레이 장치(10)의 제조 과정 중의 기판(100) 등의 모습을 나타낸 평면도로 이해될 수도 있다. 최종적인 디스플레이 장치(10)나 디스플레이 장치(10)를 포함하는 스마트폰 등의 전자장치에 있어서는, 사용자에 의해 인식되는 주변영역(PA)의 면적을 최소화하기 위해, 기판(100) 등의 일부가 벤딩될 수 있다.
예컨대 도 3에 도시하는 바와 같이, 주변영역(PA)이 벤딩영역(BA)을 포함하여, 벤딩영역(BA)이 패드영역(PADA)과 디스플레이영역(DA) 사이에 위치하도록 할 수 있다. 이 경우 벤딩영역(BA)에서 기판(100)이 벤딩되도록 하여, 패드영역(PADA)의 적어도 일부가 디스플레이영역(DA)과 중첩하여 위치하도록 할 수 있다. 물론 패드영역(PADA)이 디스플레이영역(DA)을 가리는 것이 아니라 패드영역(PADA)이 디스플레이영역(DA)의 뒤쪽에 위치하도록, 벤딩방향이 설정된다. 이에 따라 사용자는 디스플레이영역(DA)이 디스플레이 장치(10)의 대부분을 차지하는 것으로 인식하게 된다.
이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide,PPS), 폴리아릴레이트(polyallylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
디스플레이영역(DA)에 위치하는 화소는 표시소자를 포함할 수 있다. 표시소자는 일 예로 유기발광소자(300)일 수 있으나, 이에 한정되는 것은 아니다. 디스플레이영역(DA)은 박막 트랜지스터(T1, T2), 유기발광소자(300), 박막 트랜지스터(T1, T2)와 유기발광소자(300) 사이의 평탄화 절연층(141, 142)등을 포함할 수 있다. 이하에서는 도 2를 참조하여 화소 구조를 자세하게 설명한다.
유기발광소자(300)는 제1 및 제2박막트랜지스터(T1, T2), 및 스토리지 커패시터(Cst)와 전기적으로 연결될 수 있다. 제1박막트랜지스터(T1)는 제1반도체층(Act1), 및 제1게이트전극(G1)을 포함하고, 제2박막트랜지스터(T2)는 제2반도체층(Act2), 및 제2게이트전극(G2)을 포함한다.
제1반도체층(Act1) 및 제2반도체층(Act2)은 비정질실리콘, 다결정실리콘, 산화물 반도체 또는 유기반도체물질을 포함할 수 있다. 제1반도체층(Act1)은 채널영역(C1)과, 채널영역(C1)의 양 옆에 배치된 소스영역(S1) 및 드레인영역(D1)을 구비하며, 제2반도체층(Act2)은 채널영역(C2)과, 채널영역(C2)의 양 옆에 배치된 소스영역(S2) 및 드레인영역(D2)을 구비할 수 있다.
제1 및 제2반도체층(Act1, Act2)의 소스영역(S1, S2) 및 드레인영역(D1, D2)은 각각 제1 및 제2박막트랜지스터(T1, T2)의 소스전극 및 드레인전극으로 이해될 수 있다.
제1게이트전극(G1) 및 제2게이트전극(G2)은 게이트절연층(120)을 사이에 두고 각각 제1반도체층(Act1)의 채널영역(C1) 및 제2반도체층(Act2)의 채널영역(C2)과 중첩되어 배치될 수 있다. 제1 및 제2게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다.
한편, 도 2에는 제1 게이트전극(G1)과 제2 게이트전극(G2)이 동일한 층 상에 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 게이트전극(G1)과 제2 게이트전극(G2)은 서로 다른 층 상에 배치될 수 있다. 또한, 도 2에는 제1 및 제2게이트전극(G1, G2)가 제1 및 제2반도체층(Act1, Act2) 상에 배치된 탑 게이트 타입(top gate type)으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 및 제2게이트전극(G1, G2)은 제1 및 제2반도체층(Act1, Act2)의 아래에 배치된 바텀 게이트 타입(bottom gate type)일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1스토리지 축전판(CE1) 및 제2스토리지 축전판(CE2)을 포함할 수 있다. 제1 및 제2스토리지 축전판(CE1, CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 저저항 도전 물질을 포함할 수 있다.
스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩할 수 있으며, 제1박막트랜지스터(T1)는 구동 박막트랜지스터일 수 있다. 도 2에는 스토리지 커패시터(Cst)가 제1박막트랜지스터(T1)와 중첩하도록 배치되어, 제1스토리지 축전판(CE1)이 제1박막트랜지스터(T1)의 제1게이트전극(G1)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 스토리지 커패시터(Cst)은 제1박막트랜지스터(T1)와 중첩하지 않도록 배치될 수 있다.
기판(100)과 제1 및 제2박막트랜지스터(T1, T2) 사이에는 버퍼층(110)이 배치될 수 있다. 버퍼층(110)은 무기 절연물을 포함할 수 있다. 예컨대, 버퍼층(110)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2게이트전극(G1, G2)과 제1 및 제2반도체층(Act1, Act2) 사이에는 게이트절연층(120)이 배치될 수 있다. 게이트절연층(120)은 무기 절연물을 포함할 수 있다. 예컨대, 게이트절연층(120)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2박막트랜지스터(T1, T2)는 중간 절연층(interlayer insulating layer, 130)으로 커버될 수 있다. 도 2에는 중간 절연층(130)이 제1 및 제2중간 절연층(131, 132)을 포함하는 것으로 도시되어 있다. 제1중간 절연층(131)은 제1 및 제2박막트랜지스터(T1, T2)의 바로 위, 및/또는 제1스토리지 축전판(CE1)의 바로 위에 배치될 수 있다. 제2중간 절연층(132)은 제2스토리지 축전판(CE2) 상에 배치될 수 있다. 제1 및 제2중간 절연층(131, 132)은 각각 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 제1중간 절연층(131)은 질화실리콘(SiNx)의 단일막일 수 있고, 제2중간 절연층(132)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 다층막일 수 있다.
데이터선(DL)은 중간 절연층(130) 상에 배치될 수 있다. 데이터선(DL)은 스위칭 박막트랜지스터(미도시)와 전기적으로 연결되어 데이터신호를 제공할 수 있다. 데이터선(DL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 데이터선(DL)은 Ti/Al/Ti의 3층막일 수 있다.
데이터선(DL)은 무기 보호층(PVX)으로 커버될 수 있다. 무기 보호층(PVX)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 단일막 또는 다층막일 수 있다. 도시되지는 않았으나, 무기 보호층(PVX)은 주변영역(PA)에서 노출된 일부 배선들을 커버하여 보호할 수 있다. 기판(100)의 일부 영역(예컨대 주변영역(PA)의 일부)에는 데이터선(DL)과 동일한 공정에서 함께 형성된 배선들이 노출될 수 있다. 배선들의 노출된 부분은 후술할 화소전극(310)의 패터닝시 사용되는 에천트에 의해 손상될 수 있는데, 본 실시예에서와 같이 무기 보호층(PVX)이 데이터선(DL) 및 데이터선(DL)과 함께 형성된 배선들의 적어도 일부를 커버하므로 배선들이 화소전극(310)의 패터닝 공정에서 손상되는 것을 방지할 수 있다.
구동 전압선(PL)은 데이터선(DL)과 서로 다른 층에 배치될 수 있다. 본 명세서에서 "A와 B가 다른 층에 배치된다"고 함은, A와 B 사이에 적어도 하나의 절연층이 개재되어 A와 B중 하나는 적어도 하나의 절연층의 아래에 배치되고 다른 하나는 적어도 하나의 절연층의 위에 배치되는 경우를 나타낸다. 구동 전압선(PL)과 데이터선(DL) 사이에는 제1평탄화 절연층(141)이 배치될 수 있다.
구동 전압선(PL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 구동 전압선(PL)은 Ti/Al/Ti의 3층막일 수 있다. 도 2에는 구동 전압선(PL)이 제1평탄화 절연층(141) 상에만 배치된 구성을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 구동 전압선(PL)은 제1평탄화 절연층(141)에 형성된 관통홀(미도시)을 통해 데이터선(DL)과 함께 형성된 하부 추가 전압선(미도시)에 접속되어 저항을 감소시킬 수 있다.
제2평탄화 절연층(142)은 구동 전압선(PL)을 커버할 수 있다. 제1 및 제2평탄화 절연층(141, 142)은 유기물을 포함할 수 있다. 유기물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제2평탄화 절연층(142) 상에는, 화소전극(310), 대향전극(330), 및 화소전극(310)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 위치할 수 있다.
화소전극(310) 상에는 화소정의막(150)이 배치될 수 있다. 화소정의막(150)은 각 화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(150)은 화소전극(310)의 가장자리와 대향전극(330) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
화소전극(310)은 제1 및 제2연결메탈(CM1, CM2)을 통해 화소회로, 예컨대 제1 및 제2박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)를 포함하는 화소회로와 전기적으로 연결될 수 있다.
중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(320)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(320)은 복수 개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수 개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
한편, 본 실시예에 있어서 중간층(320), 예컨대 발광층(EML)은 양자점(Quantum Dot) 물질을 포함할 수 있다. 양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; AgInS, CuInS, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다.
대향전극(330)은 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자(300)들을 커버하도록 일체(一體)로 형성될 수 있다.
대향전극(330) 상부에는 봉지층(400)이 위치한다. 봉지층(400)은 외부로부터의 수분이나 산소 등으로부터 유기발광소자를 보호하는 역할을 한다. 이를 위해 봉지층(400)은 유기발광소자(300)가 위치하는 디스플레이영역(DA)은 물론 디스플레이영역(DA) 외측의 주변영역(PA)에까지 연장된 형상을 갖는다. 이러한 봉지층(400)은 도 2에 도시된 것과 같이 다층구조를 가질 수 있다. 구체적으로, 봉지층(400)은 순차적으로 적층된 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330) 상에 형성되며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성될 수 있다.
유기봉지층(420)은 제1무기봉지층(410) 상에 위치하고 충분한 두께를 가져, 유기봉지층(420)의 상면은 실질적으로 평탄할 수 있다. 이러한 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 제1무기봉지층(410)과 제2무기봉지층(430)은 유기봉지층(420) 보다 큰 면적을 가지며, 유기봉지층(420) 외측으로 서로 접할 수 있다. 즉, 제1무기봉지층(410)과 제2무기봉지층(430)에 의해 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
주변영역(PA)에는 유기발광소자(300)로 구동전원을 공급하는 제1 전압선(210)과 제2 전압선(220)이 위치할 수 있으며, 벤딩영역(BA)이 설정될 수 있다.
일 예로, 제1 전압선(210)은 제1 전원전압(ELVDD)선일 수 있으며, 제2 전압선(220)은 제2 전원전압(ELVSS)선일 수 있다. 제2 전압선(220)은 직접 또는 다른 배선을 경유하여 대향전극(330)과 연결될 수 있다.
제1 전압선(210)은 디스플레이영역(DA)의 일측과 패드영역(PADA) 사이에 배치될 수 있다. 제1 전압선(210)은 디스플레이영역(DA)의 일측에 대응하도록 배치된 제1 메인 전압선(212)과 제1 연결부(214)를 포함할 수 있다. 예를 들어, 표시부(DA)가 장방형인 경우, 제1 메인 전압선(212)은 디스플레이영역(DA)의 어느 하나의 변과 대응하도록 배치될 수 있다. 제1 메인 전압선(212)은 어느 하나의 변과 나란하고, 어느 하나의 변 이상의 길이를 가질 수 있다. 제1 메인 전압선(212)과 대응하는 어느 하나의 변은 패드영역(PADA)과 인접한 변일 수 있다.
제1 연결부(214)는 제1 메인 전압선(212)으로부터 돌출되고 제1 방향을 따라 연장될 수 있다. 여기서 제1 방향은 디스플레이영역(DA)으로부터 패드영역(PDAD)을 향하는 방향으로, 제1 연결부(214)는 패드부(미도시)와 연결될 수 있다.
제2 전압선(220)은 디스플레이영역(DA)의 나머지 영역들을 에워쌀 수 있다. 제2 전압선(220)은 제1 메인 전압선(212)의 양단부들과 디스플레이영역(DA)의 나머지 영역들과 대응하는 제2 메인 전압선(222)과 제2 메인 전압선(222)의 단부로부터 제1 방향을 따라 돌출되어 제1 방향으로 연장된 제2 연결부(224)를 포함할 수 있다. 제1 연결부(214)는 패드부(미도시)와 연결될 수 있다.
벤딩영역(BA)은 디스플레이영역(PA)과 패드영역(PADA) 사이에 위치하며, 기판(100) 상의 버퍼층(110), 게이트절연층(120) 및 중간 절연층(130)의 일부가 제거된 영역이다. 이하에서는 버퍼층(110), 게이트절연층(120) 및 중간 절연층(130)을 무기절연층(IL)이라 통칭한다. 즉, 기판(100) 상에 적층된 무기절연층(IL)은 벤딩영역(BA)과 대응하는 위치에 홈을 포함하는 것으로 이해될 수 있다. 벤딩영역(BA)에서 무기절연층(IL)의 일부를 제거함으로써, 벤딩영역(BA)에서의 벤딩을 용이하게 하고, 벤딩시 무기절연층(IL)에 크랙 등이 발생하는 것을 방지할 수 있다.
한편, 무기절연층(IL)이 제거된 영역에는 유기물층(160)이 충진될 수 있다.
유기물층(160)은 벤딩영역(BA)을 중심으로 벤딩영역(BA)에 인접한 비벤딩영역까지 연장될 수 있다. 유기물층(160)은 무기절연층(IL)이 제거된 벤딩영역(BA)의 단차를 보상할 뿐 아니라, 벤딩에 의해 발생하는 응력을 흡수할 수 있다. 따라서, 패드영역(PADA)에 위치하는 패드부(미도시)로부터 전기적 신호를 디스플레이영역(DA)으로 전달하기 위하여 벤딩영역(BA) 상에 위치하는 각종 연결 배선에 벤딩시 발생하는 응력이 집중되는 것을 효과적으로 최소화할 수 있다.
이와 같은 유기물층(160)은 아크릴, 메타아크릴(metacrylic), 폴리에스터, 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 및 헥사메틸디실록산 중 적어도 어느 하나의 재료를 포함할 수 있다.
도 5는 도 3의 B부분의 일 예를 개략적으로 도시한 평면도이고, 도 6은 도 5의 III-III'단면의 일 예를 개략적으로 도시한 단면도이며, 도 7은 도 5의 IV-IV'단면의 일 예를 개략적으로 도시한 단면도이다.
먼저, 도 5를 참조하면, 주변영역(도 1의 PA)에서는 제2 평탄화 절연층(142)의 일부가 제거된다. 제2 평탄화 절연층(142)의 제거시에는 제2 평탄화 절연층(142)의 하부에 위치하는 제1 평탄화 절연층(도 2의 141)도 함께 제거가 된다. 따라서, 이하에서 제2 평탄화 절연층(142)을 설명하는 경우, 이는 제1 평탄화 절연층(도 2의 141)에도 함께 적용되는 것으로 이해하여야 한다.
제2 평탄화 절연층(142)이 제거된 영역은 디스플레이영역(DA)을 에워싸며, 이에 따라 외부로부터 수분이 유기 물질로 이루어진 제2 평탄화 절연층(142) 및 제1 평탄화 절연층(도 2의 141)을 통해서 디스플레이영역(DA) 내로 침투하는 것을 방지할 수 있다.
제2 평탄화 절연층(142)이 제거된 영역에서 적어도 제1 연결부(214)와 제2 연결부(224)가 노출될 수 있으나, 제1 연결부(214)와 제2 연결부(224) 상에는 무기 보호층(PVX)이 형성되므로, 제1 연결부(214)와 제2 연결부(224)가 화소전극(도 2의 310)의 패터닝 공정 과정에서 손상되는 것이 방지될 수 있다.
한편, 봉지층(도 2의 400)의 형성할 때, 구체적으로 유기봉지층(420)을 형성할 때, 유기봉지층(420) 형성용 물질이 사전 설정된 영역 내에 도포되도록 한정하는 것이 필요하다. 이를 위해 도 5에 도시된 것과 같이 제1댐(610)이 주변영역(도 1의 PA)에 위치하도록 할 수 있다. 제1댐(610)은 제2 평탄화 절연층(142)으로부터 이격되도록 주변영역(도 1의 PA)에 위치한다.
제1댐(610)은 다층구조를 가질 수 있다. 일 예로, 제1댐(610)은 도 7에 도시된 바와 같이, 제1층(611), 제2층(613) 및 제3층(615)이 적층된 구조를 가질 수 있다. 제1층(611)은 제2 평탄화 절연층(142)을 형성할 시 동일 물질로 동시에 형성될 수 있고, 제2층(613)은 화소정의막(150)을 형성할 시 동일 물질로 동시에 형성할 수 있다. 제3층(615)은 제2층(613)과 동일 물질로 제2층(613) 상에 추가로 형성할 수 있다.
제1댐(610)은 제조과정에서 유기발광소자(도 2의 300)의 중간층(도 2의 320)이나 대향전극(도 2의 330)을 형성할 시 사용되는 마스크들을 지지하는 역할을 하며, 이 과정에서 그 전에 형성된 구성요소들이 마스크에 컨택하여 손상되는 것을 방지할 수 있다. 또한, 제1댐(610)은 제1무기봉지층(410) 상의 유기봉지층(420)의 형성시 유기봉지층(420) 형성용 물질이 기판(100) 가장자리 방향으로 이동하지 않도록 할 수 있다.
한편, 제1무기봉지층(410)과 제2무기봉지층(430)은 도 7에 도시된 것처럼 제1댐(610)을 덮어 제1댐(610) 외측까지 연장되어, 외부의 수분 및 산소의 침투를 더욱 효과적으로 방지할 수 있다.
제1댐(610) 내측에는 제2댐(620)이 더 형성될 수 있다. 제2댐(620)은 제1댐(610)의 제2층(613)과 동일 물질로 동시에 형성될 수 있는 하층(623)과, 하층(623) 상에 위치하며 제1댐(610)의 제3층(615)과 동일 물질로 동시에 형성될 수 있는 상층(625)을 포함할 수 함으로써, 제1댐(610)보다 낮은 높이를 가질 수 있다.
이와 같은 제1댐(610)과 제2댐(620)은 디스플레이영역(도 1의 PA)을 에워쌈으로써, 유기봉지층(420) 형성용 물질이 기판(100)의 가장자리 쪽으로 확산되는 것을 차단함으로써, 유기봉지층(420)의 에지테일이 형성되는 것을 예방할 수 있다.
다만, 제2 평탄화 절연층(142)이 제거된 영역에서 단차가 급격하게 변화함에 따라 액상의 유기물과 같은 유기봉지층(420) 형성용 물질의 도포시, 제2 평탄화 절연층(142)이 제거된 영역에서 유기봉지층(420) 형성용 물질의 리플로우가 더 우세하게 발생할 수 있다. 또한, 최근 주변영역(도 1의 PA)의 면적을 최소화함에 따라, 제1댐(610)과 제2댐(620) 간의 간격이 점차 줄어들면서 유기봉지층(420) 형성용 물질의 흐름을 제한하는데 어려움이 있을 수 있다. 특히, 유기봉지층(420) 형성용 물질은 제1댐(610)과 제2댐(620)이 형성된 방향보다는 제1 연결부(214)와 제2 연결부(224)의 측면을 따라 패드영역(도 1의 PADA)을 향하는 방향으로 훨씬 빨리 퍼져나가기 때문에, 유기봉지층(420)의 에지테일의 형성을 방지하기 위하여 유기봉지층(420) 형성용 물질이 패드영역(도 1의 PADA) 방향으로 확산되는 것을 저지할 필요가 있다.
이를 위해, 제1 메인 전압선(212)과 나란하게 연장된 아일랜드 댐(162)을 추가로 형성할 수 있다. 아일랜드 댐(162)은 유기봉지층(420) 형성용 물질의 흐름이 강하게 나타나는 영역에 부분적으로 형성될 수 있다. 즉, 아일랜드 댐(162)은 디스플레이영역(도1의 DA)과 패드영역(도1의 PADA) 사이에 위치할 수 있다. 구체적으로 아일랜드 댐(162)은 제1 연결부(214) 및 제2 연결부(224)와 동시에 중첩하도록 위치할 수 있다. 아일랜드 댐(162)은 제1 연결부(214)와 제2 연결부(224)가 연장된 방향과 수직한 방향으로 연장되고, 아일랜드 댐(162)의 양 단부는 각각 제1 연결부(214) 및 제2 연결부(224)와 중첩할 수 있다.
한편, 아일랜드 댐(162)은 상술한 유기물층(도 4의 160)과 동일한 재질을 포함할 수 있다. 즉, 아일랜드 댐(162)은 유기물층(도 4의 160)과 동일한 재질로 동시에 형성될 수 있다. 따라서, 아일랜드 댐(162)은 제1 연결부(214) 및 제2 연결부(224) 보다 낮은 층에 위치하며, 제1 연결부(214) 및 제2 연결부(224) 사이의 상면은 무기 보호층(PVX)에 의해 커버될 수 있다.
이와 같이 유기봉지층(420) 형성용 물질의 흐름이 강하게 나타나는 영역에 아일랜드 댐(162)이 형성되면, 유기봉지층(420) 형성용 물질의 흐름에 저항이 발생하게 되므로, 유기봉지층(420) 형성용 물질의 도포시, 유기봉지층(420) 형성용 물질이 제1 댐(610)을 넘어 기판(100)의 가장자리까지 확산되는 것을 효과적으로 방지할 수 있다.
한편, 아일랜드 댐(162) 상에는 무기 보호층(PVX)이 형성되므로, 아일랜드 댐(162)은 제1무기봉지층(410)과 직접 접하지 않는다. 즉, 제1무기봉지층(410)은 아일랜드 댐(162)과 중첩한 위치에서 무기 보호층(PVX)과 집적 접하므로, 유기물인 아일랜드 댐(162)과의 접촉에 의한 제1무기봉지층(410)의 접합력이 저하되지 않는다. 따라서, 아일랜드 댐(162)은 다양한 위치에 형성될 수 있다. 일 예로, 도 5에서는 아일랜드 댐(162)이 제2 댐(620)의 내측에 위치하는 것을 예시하고 있으나, 이에 한정되는 것은 아니며, 다양한 위치에 복수 개 형성될 수도 있다.
도 8 내지 도 11은 도 3의 B부분의 다른 예들을 각각 개략적으로 도시한 평면도들이다. 이하에서는 설명의 편의상 도 5 내지 도 7에서 설명한 바와 동일한 내용에 대하여서는 구체적인 설명을 생략하기로 한다.
도 8은 아일랜드 댐(162B)이 제1 댐(610)과 제2 댐(620) 사이에 위치하는 예를 도시하고 있다. 아일랜드 댐(162B)은 유기봉지층(도 2의 420) 형성용 물질의 흐름에 저항을 제공하기 위한 것으로, 제1 댐(610)과 제2 댐(620) 사이에 아일랜드 댐(162B)이 위치하더라도 유기봉지층(도 2의 420) 형성용 물질의 리플로우 제어 효과를 가질 수 있다. 아일랜드 댐(162B)은 도 7에서 설명한 아일랜드 댐(162)과 동시에 형성될 수도 있다.
또한, 도 9에 도시된 바와 같이 아일랜드 댐(162C)은 제1 댐(610)의 외측에 위치할 수도 있다. 이처럼 아일랜드 댐(162C)이 제1 댐(610)의 외측에 위치하더라도 유기봉지층(도 2의 420) 형성용 물질의 리플로우 제어 효과를 가지며, 아일랜드 댐(162C)은 제1무기봉지층(도 2의 410)과 직접 접하지 않으므로, 제1무기봉지층(410)의 접합력의 저하 문제는 발생하지 않는다. 한편, 아일랜드 댐(162C)은 도 8의 아일랜드 댐(162B) 및/또는 도 7에서 설명한 아일랜드 댐(162)과 동시에 형성될 수도 있다.
도 10은 아일랜드 댐(162D)이 제2 댐(620)과 중첩하는 위치에 형성된 예를 도시한다. 아일랜드 댐(162D)이 제2 댐(620)과 중첩하면, 아일랜드 댐(162D)과 중첩한 영역에서 제2 댐(620)의 높이가 부분적으로 높아질 수 있고, 이에 의해 유기봉지층(도 2의 420) 형성용 물질의 리플로우를 더욱 효과적으로 방지할 수 있다. 다만, 이에 한정되는 것은 아니며, 아일랜드 댐(162D)은 제1 댐(610)과 중첩할 수도 있다. 다른 예로 도 11에 도시하는 바와 같이 아일랜드 댐(162E)이 제1 댐(610) 및 제2 댐(620)과 동시에 중첩하도록 형성될 수도 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (24)

  1. 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 및 상기 주변영역 내에 위치하는 패드영역을 포함하는 기판;
    상기 주변영역에 위치하고, 상기 디스플레이영역의 일측과 상기 패드영역 사이에 배치된 제1 전압선;
    상기 디스플레이영역의 나머지 영역들을 에워싸는 제2 전압선; 및
    상기 디스플레이영역과 상기 패드영역 사이에 위치하고, 상기 제1 전압선 및 상기 제2 전압선보다 낮은 층에 배치된 아일랜드 댐;을 포함하고,
    상기 제1 전압선은 상기 일측과 대응하는 제1 메인 전압선과, 상기 제1 메인 전압선으로부터 돌출되고 상기 패드영역을 향해 연장된 제1 연결부를 포함하고,
    상기 제2 전압선은 상기 나머지 영역들과 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선의 단부로부터 돌출되고 상기 패드영역을 향해 연장된 제2 연결부를 포함하며,
    상기 아일랜드 댐은 상기 제1 메인 전압선과 나란하게 연장된 디스플레이 장치.
  2. 제1항에 있어서,
    상기 아일랜드 댐은 상기 제1 연결부 및 상기 제2 연결부 사이에 위치하고, 상기 아일랜드 댐의 양 단부는 상기 제1 연결부 및 상기 제2 연결부와 각각 중첩하는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 기판은, 상기 디스플레이 영역과 상기 패드 영역 사이에 벤딩 영역을 더 포함하고,
    상기 기판 상에 적층된 무기절연층은, 상기 벤딩 영역과 대응하는 위치에 상기 무기절연층의 일부가 제거된 홈을 포함하고, 상기 홈에는 유기물층이 위치하며,
    상기 아일랜드 댐은 상기 유기물층과 동일한 재질을 포함하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 디스플레이영역 내에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 표시소자 및 상기 박막 트랜지스터와 상기 표시소자 사이의 평탄화 절연층을 더 구비하고,
    상기 주변영역에는, 상기 평탄화 절연층과 이격되고 상기 디스플레이 영역을 에워싸는 제1 댐 및 제2 댐이 배치되며,
    상기 아일랜드 댐은 상기 제1댐 및 상기 제2댐 중 적어도 어느 하나와 중첩하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 아일랜드 댐은 상기 제1댐 및 상기 제2댐 보다 낮은 층에 위치하고, 상기 아일랜드 댐과 중첩한 상기 제1댐 및 상기 제2댐 중 적어도 어느 하나는 상기 아이랜드 댐과 중첩한 위치에서 부분적으로 높이가 증가하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 디스플레이영역 내에 위치하는 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 접속된 표시소자, 및 상기 표시소자를 밀봉하는 봉지층을 더 포함하고,
    상기 아일랜드 댐과 상기 봉지층 사이에는 무기 보호층이 더 위치하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 봉지층은 순차적으로 적층된 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함하고,
    상기 제1무기봉지층은 상기 아일랜드 댐과 중첩한 위치에서 상기 무기 보호층과 집적 접하는 디스플레이 장치.
  8. 제6항에 있어서,
    상기 디스플레이영역은 상기 박막트랜지스터에 데이터 신호를 제공하는 데이터선을 더 포함하고,
    상기 무기 보호층은, 상기 데이터선을 커버하는 디스플레이 장치.
  9. 제6항에 있어서,
    상기 박막 트랜지스터와 상기 표시소자 사이의 평탄화 절연층, 및 상기 평탄화 절연층과 이격되고 상기 디스플레이 영역을 에워싸는 제1 댐을 더 포함하고,
    상기 평탄화 절연층과 상기 제1 댐 사이에서 상기 무기 보호층은 상기 제1 연결부 및 상기 제2 연결부를 커버하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 디스플레이영역 내에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 표시소자 및 상기 박막 트랜지스터와 상기 표시소자 사이의 평탄화 절연층을 더 구비하고,
    상기 주변영역에는, 상기 평탄화 절연층과 이격되고 상기 디스플레이 영역을 에워싸는 제1 댐과, 상기 제1 댐의 내측에 위치하고 상기 디스플레이 영역을 에워싸는 제2 댐이 배치되며,
    상기 아일랜드 댐은 상기 디스플레이영역과 상기 제2 댐 사이에 위치하는 디스플레이 장치.
  11. 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 상기 주변영역 내에 위치하는 패드영역, 및 상기 디스플레이영역과 상기 패드영역 사이의 벤딩영역을 포함하는 기판;
    상기 디스플레이영역 내에 위치하는 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 접속된 표시소자, 상기 박막트랜지스터에 데이터 신호를 제공하는 데이터선 및 상기 데이터선을 커버하는 무기보호층;
    상기 주변영역에 위치하고 상기 표시소자로 구동전원을 공급하는 제1 전압선과 제2 전압선;
    상기 디스플레이영역과 상기 패드영역 사이에 위치한 아일랜드 댐; 및
    상기 표시소자를 밀봉하는 봉지층;을 포함하고,
    상기 기판 상에 적층된 무기절연층은, 상기 벤딩 영역과 대응하는 위치에 상기 무기절연층의 일부가 제거된 홈을 포함하고, 상기 홈에는 유기물층이 위치하며,
    상기 아일랜드 댐은 상기 유기물층과 동일한 재질을 포함하고, 상기 아일랜드 댐과 상기 봉지층 사이에 상기 무기보호층이 위치하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1 전압선은 상기 디스플레이영역의 일측과 상기 패드영역 사이에 위치한 제1 메인 전압선과, 상기 제1 메인 전압선으로부터 돌출되고 상기 패드영역을 향해 연장된 제1 연결부를 포함하고,
    상기 제2 전압선은 상기 디스플레이영역의 다른 영역들과 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선의 단부로부터 돌출되고 상기 패드영역을 향해 연장된 제2 연결부를 포함하며,
    상기 아일랜드 댐은 제1 전압선 및 상기 제2 전압선보다 낮은 층에 배치되고, 상기 아일랜드 댐은 상기 제1 메인 전압선과 나란하게 연장되어 상기 제1 연결부 및 상기 제2 연결부와 동시에 중첩하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 아일랜드 댐은 상기 제1 연결부 및 상기 제2 연결부 사이에 위치하고,
    상기 아일랜드 댐의 양 단부는 상기 제1 연결부 및 상기 제2 연결부와 각각 중첩하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 무기절연층은 상기 제1 연결부, 상기 제2 연결부, 및 상기 제1 연결부와 상기 제2 연결부 사이에서 노출된 상기 아일랜드 댐을 커버하는 디스플레이 장치.
  15. 제12항에 있어서,
    상기 박막 트랜지스터와 상기 표시소자 사이의 평탄화 절연층을 더 구비하고,
    상기 주변영역에는, 상기 평탄화 절연층과 이격되고 상기 디스플레이 영역을 에워싸는 제1 댐과, 상기 제1 댐의 내측에 위치하고 상기 디스플레이 영역을 에워싸는 제2 댐이 배치된 디스플레이 장치.
  16. 제15항에 있어서,
    상기 아일랜드 댐은 상기 디스플레이영역과 상기 제2 댐 사이에 위치하는 디스플레이 장치.
  17. 제15항에 있어서,
    상기 아일랜드 댐은 상기 제1댐 및 상기 제2댐 중 적어도 어느 하나와 중첩하는 디스플레이 장치.
  18. 제15항에 있어서,
    상기 아일랜드 댐은 상기 제1댐 및 상기 제2댐 보다 낮은 층에 위치하는 디스플레이 장치.
  19. 제15항에 있어서,
    상기 봉지층은 순차적으로 적층된 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함하고,
    상기 제1무기봉지층은 상기 아일랜드 댐과 중첩한 위치에서 상기 무기 보호층과 집적 접하는 디스플레이 장치.
  20. 제19항에 있어서,
    상상기 제1무기봉지층과 상기 제2무기봉지층은 상기 유기봉지층의 외측으로 서로 접하고, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 제1댐의 외측까지 연장된 디스플레이 장치.
  21. 제1항에 있어서,
    상기 디스플레이영역 내에 위치하는 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 접속된 표시소자를 더 포함하고,
    상기 표시소자는 화소전극, 상기 화소전극과 대향하여 배치된 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되며 발광층을 구비하는 중간층을 더 포함하고,
    상기 발광층은 양자점 물질을 포함하는, 디스플레이 장치.
  22. 제21항에 있어서,
    상기 양자점 물질은 코어 및 상기 코어를 감싸는 쉘을 포함하고, 상기 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택된 물질을 포함하는, 디스플레이 장치.
  23. 제11항에 있어서,
    상기 표시소자는 화소전극, 상기 화소전극과 대향하여 배치된 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되며 발광층을 구비하는 중간층을 더 포함하고,
    상기 발광층은 양자점 물질을 포함하는, 디스플레이 장치.
  24. 제23항에 있어서,
    상기 양자점 물질은 코어 및 상기 코어를 감싸는 쉘을 포함하고, 상기 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택된 물질을 포함하는, 디스플레이 장치.
KR1020190026475A 2018-03-08 2019-03-07 디스플레이 장치 KR20190107271A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/296,700 US10734459B2 (en) 2018-03-08 2019-03-08 Display device
CN201910178368.XA CN110246979A (zh) 2018-03-08 2019-03-08 显示装置
US16/931,130 US11133362B2 (en) 2018-03-08 2020-07-16 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180027701 2018-03-08
KR1020180027701 2018-03-08

Publications (1)

Publication Number Publication Date
KR20190107271A true KR20190107271A (ko) 2019-09-19

Family

ID=68067710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190026475A KR20190107271A (ko) 2018-03-08 2019-03-07 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20190107271A (ko)

Similar Documents

Publication Publication Date Title
US11770960B2 (en) Color filter unit and display apparatus including the same
US11133362B2 (en) Display device
CN111697034A (zh) 显示装置
US11778885B2 (en) Display apparatus comprising dummy color filter and dummy color conversion pattern
US11482588B2 (en) Display device having a floating conductive layer
US20230029657A1 (en) Display apparatus and method of manufacturing the same
US11785822B2 (en) Display apparatus including concave portion
KR20220109548A (ko) 디스플레이 장치 및 그 제조방법
US11302771B2 (en) Display device including pad arranged in peripheral area
US20210328172A1 (en) Display apparatus and method of manufacturing the same
KR20190107271A (ko) 디스플레이 장치
KR20220060021A (ko) 디스플레이 장치
KR20220065975A (ko) 디스플레이 장치
CN110246979A (zh) 显示装置
US11899872B2 (en) Display apparatus
CN220402273U (zh) 显示设备
US20230200106A1 (en) Display device and manufacturing method thereof
US20230403898A1 (en) Display apparatus
CN219644494U (zh) 显示装置
CN218039211U (zh) 显示设备
US20240244878A1 (en) Display apparatus and method of manufacturing the same
KR20230064007A (ko) 표시 장치 및 표시 장치의 제조방법
KR20230161017A (ko) 표시 장치
KR20230104456A (ko) 표시 장치
KR20230030122A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal