KR20190104178A - 트랜잭션 실행 동안 보호된 스토리지 이벤트 처리 - Google Patents
트랜잭션 실행 동안 보호된 스토리지 이벤트 처리 Download PDFInfo
- Publication number
- KR20190104178A KR20190104178A KR1020197022373A KR20197022373A KR20190104178A KR 20190104178 A KR20190104178 A KR 20190104178A KR 1020197022373 A KR1020197022373 A KR 1020197022373A KR 20197022373 A KR20197022373 A KR 20197022373A KR 20190104178 A KR20190104178 A KR 20190104178A
- Authority
- KR
- South Korea
- Prior art keywords
- protected storage
- transaction
- storage event
- protected
- processing
- Prior art date
Links
- 238000012545 processing Methods 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 42
- 238000004590 computer program Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 3
- 238000006073 displacement reaction Methods 0.000 description 28
- 208000007345 glycogen storage disease Diseases 0.000 description 14
- 230000006870 function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 8
- 230000001419 dependent effect Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000013519 translation Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3824—Operand accessing
- G06F9/3834—Maintaining memory consistency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/466—Transaction processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/466—Transaction processing
- G06F9/467—Transactional memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/526—Mutual exclusion algorithms
- G06F9/528—Mutual exclusion algorithms by using speculative mechanisms
Abstract
트랜잭션 실행 동안 보호된 스토리지 이벤트 처리
보호된 스토리지 퍼실리티는 보호될 또는 프로텍트 될 어드레스들의 범위를 표시하는 경계를 설정한다. 프로그램이 상기 경계에 의해서 정의된 보호된 구역 내의 어드레스에 액세스하려고 시도할 때, 보호된 스토리지 이벤트가 발생한다. 이 퍼실리티를 사용하면, 스토리지 재생을 포함하는, 컴퓨팅 환경에서 특정 작업들의 수행을 용이하게 할 수 있다.
보호된 스토리지 퍼실리티는 보호될 또는 프로텍트 될 어드레스들의 범위를 표시하는 경계를 설정한다. 프로그램이 상기 경계에 의해서 정의된 보호된 구역 내의 어드레스에 액세스하려고 시도할 때, 보호된 스토리지 이벤트가 발생한다. 이 퍼실리티를 사용하면, 스토리지 재생을 포함하는, 컴퓨팅 환경에서 특정 작업들의 수행을 용이하게 할 수 있다.
Description
[0001] 본 발명의 하나 또는 그 이상의 실시 예들은, 일반적으로, 컴퓨팅 환경 내에서의 처리에 관한 것으로, 특히 그러한 처리를 개선하는 것에 관한 것이다.
[0002] 예를 들어, Java 및 Python과 같은, 많은 현대 프로그래밍 언어들은, 데이터 객체가 더 이상 필요하지 않을 때 메모리를 추적하거나 또는 나중에 해제 할 필요 없이, 애플리케이션 프로그램이 그 것을 단순히 참조만 함으로써 데이터 객체를 인스턴스화 (instantiate )할 수 있게 해준다.
[0003] 활성 데이터 객체들(Active data objects) (즉, 애플리케이션 프로그램에 의해서 사용중인 것들)과 비활성 데이터 객체들(inactive data objects) (즉, 애플리케이션 프로그램에 의해서 더 이상 필요하지 않은 것들)은 언어의 메모리 힙(heap)에 서로 혼합되어 메모리 공간을 조각나게 할 수 있다. 일반적으로 스토리지 재생 또는 쓰레기 수집이라고 알려진 프로세스는 비활성 오브젝트들을 메모리 힙에서 제거 할뿐만 아니라 활성 메모리 오브젝트들을 더 콤팩트 한 메모리 블록들로 통합함에 의해서 재배치 한다. 이것은 자유 메모리가 애플리케이션 프로그램들이 나중에 사용할 수 있는 더 큰 연속 블록들로 결합될 수 있게 해준다.
[0004] 활성 데이터 객체들을 재배치 할 때의 어려움은 단지 그들이 활성이라는 점이고, 다른 중앙 처리 장치들이 동시에 참조 할 수 있다는 점, 게다가 그들 중 하나가 스토리지 재생을 수행할 수 있다는 점이다. 따라서 스토리지 재생을 수행 하기 위해서는, 스토리지 재생이 진행되는 동안 메모리를 참조할 수 있는 모든 애플리케이션 프로세스들의 실행은 중단된다. 필요한 메모리 재배치들의 수에 따라, 이 것은 애플리케이션들에 용인 할 수 없는 지연들을 발생 시킬 수 있다.
[0005] 컴퓨팅 환경에서 처리를 용이하게 하기 위한 컴퓨터 프로그램 제품의 제공을 통해, 종래 기술의 단점들이 극복되고 부가적인 장점들이 제공된다. 상기 컴퓨터 프로그램 제품은 처리 회로에 의해 판독 가능하고, 방법을 수행하기 위해 명령들을 저장하는 스토리지 매체를 포함한다. 상기 방법은, 예를 들어, 보호된 스토리지 이벤트에 기초하여 트랜잭션의 중단을 검출하는 단계; 및 상기 보호된 스토리지 이벤트에 기초하여 상기 트랜잭션의 중단을 검출하는 것에 기초하여 상기 보호된 스토리지 이벤트를 처리하는 단계를 포함한다. 이 것은 트랜잭션 처리 동안 컴퓨팅 환경 내의 처리를 용이하게 하고, 이에 의해서 성능을 개선한다.
[0006] 일 실시 예에서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 트랜잭션을 처리하는 단계로 복귀하기 위해 리턴 어드레스를 결정하는 단계를 포함한다. 상기 리턴 어드레스를 결정하는 단계는, 예를 들어, 트랜잭션의 유형을 결정하는 단계 및 상기 트랜잭션의 유형에 기초하여 상기 리턴 어드레스를 제공하는 단계를 포함한다. 또한, 일 예에서, 상기 트랜잭션의 유형을 결정하는 단계는 상기 트랜잭션이 비 억제된 트랜잭션(a nonconstrained transaction)임을 결정하고, 상기 리턴 어드레스를 제공하는 단계는 트랜잭션 시작 명령 다음에 오는 명령의 어드레스(an address of an instruction following a transaction begin instruction)를 제공한다.
[0007] 더 나아가, 일 예에서, 상기 트랜잭션의 유형을 결정하는 단계는 상기 트랜잭션이 억제된 트랜잭션(a constrained transaction)임을 결정하고, 상기 리턴 어드레스를 제공하는 단계는 트랜잭션 시작 억제된 명령의 어드레스(an address of a transaction begin constrained instruction)를 제공한다.
[0008] 일 실시 예에서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 보호된 스토리지 이벤트에 관련된 데이터를 파라미터 리스트(a parameter list)에 배치하는 단계를 포함한다. 상기 데이터는, 예를 들어: 트랜잭션 실행 동안 형성된 오퍼랜드 어드레스; 상기 트랜잭션을 중단하는 것에 후속하여 상기 오퍼랜드 어드레스에 의해서 지정된 스토리지 위치의 내용들로부터 형성된 중간 결과(an intermediate result); 상기 보호된 스토리지 이벤트가 인지되었을 때 트랜잭션 실행 모드에 있었는지의 표시; 상기 보호된 스토리지 이벤트가 인지되었을 때 억제된 트랜잭션 실행 모드에 있었는지의 표시; 및 상기 보호된 스토리지 이벤트를 발생시키는 상기 트랜잭션의 명령의 표시; 로 구성되는 그룹으로부터 선택되는 하나 또는 그 이상의 데이터를 포함한다.
[0009] 또한, 일 실시 예에서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 보호된 스토리지 이벤트가 여전히 존재하는지를 결정하는 단계; 및 상기 보호된 스토리지 이벤트가 여전히 존재한다고 결정하는 것에 기초하여 상기 보호된 스토리지 이벤트의 처리를 계속하는 단계를 포함한다. 상기 보호된 스토리지 이벤트가 여전히 존재하는지를 결정하는 단계는, 예를 들어, 상기 보호된 스토리지 이벤트를 발생시키는 명령의 선택된 오퍼랜드를 재 페치 하는 단계(refetching); 및 상기 보호된 스토리지 이벤트가 여전히 존재하는지를 결정하기 위해 상기 선택된 오퍼랜드를 사용하는 단계를 포함한다.
[0010] 일 예에서, 상기 보호된 스토리지 이벤트를 처리하는 단계는, 상기 보호된 스토리지 이벤트가 더 이상 존재하지 않는다고 결정하는 것에 기초하여, 상기 보호된 스토리지 이벤트를 계속하는 대신에 트랜잭션 중단 제어 레지스터를 로드 하는 단계를 포함한다.
[0011] 본 발명의 하나 또는 그 이상의 실시 예들에 관한 방법들 및 시스템들이 여기서 또한 설명되고 청구된다. 또한, 본 발명의 하나 또는 그 이상의 실시 예들에 관한 서비스들이 여기서 또한 설명되고 청구될 수 있다.
[0012] 추가적인 특징들 및 장점들은 본 명세서에 기술 된 기술들을 통해 실현된다. 다른 실시 예들도 본 명세서에 상세히 설명되고 청구된 실시 예들의 일부로서 고려된다.
[0013] 본 발명의 하나 또는 그 이상의 실시 예들이 본 명세서에 특별하게 설명되고 청구범위의 청구항들에서 예들로서 명확하게 청구된다. 본 발명의 하나 또는 그 이상의 실시 예들의 전술한 목적, 특징들 및 장점들은 첨부 된 도면들과 함께 설명하는 다음의 상세한 설명으로부터 명백하다.
도 1a는 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 컴퓨팅 환경의 일 예를 도시한다;
도 1b는 본 발명의 한 실시 예에 따라, 도1a의 프로세서의 더 상세한 내용들을 도시한다;
도 2a는, 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 컴퓨팅 환경의 다른 예를 도시한다;
도 2b는 도 2a의 메모리의 더 상세한 내용들을 도시한다;
도 3은 본 발명의 한 실시 예에 따라, 보호된 스토리지 지정 레지스터의 일 예를 도시한다;
도 4는 본 발명의 한 실시 예에 따라, 보호된 스토리지 특성, 보호된 스토리지 원점 및 보호된 스토리지 섹션 크기 사이의 관계의 일 예를 도시한다;
도 5는, 본 발명의 한 실시 예에 따라, 보호된 스토리지 섹션 마스크 레지스터의 일 예를 도시한다;
도 6a는, 본 발명의 한 실시 예에 따라, 보호된 스토리지 이벤트 파라미터 리스트 어드레스 레지스터의 일 예를 도시한다;
도 6b는, 본 발명의 한 실시 예에 따라, 보호된 스토리지 이벤트 파라미터 리스트 의 일 예를 도시한다;
도 7은, 본 발명의 한 실시 예에 따라, 보호된 스토리지 제어 블록의 일 예를 도시한다;
도 8은, 본 발명의 한 실시 예에 따라, 보호된 로드 명령(a Load Guarded instruction)의 일 예를 도시한다;
도 9는, 본 발명의 한 실시 예에 따라, 보호된 로드 논리 및 시프트 명령(a Load Logical And Shift Guarded instruction)의 일 예를 도시한다;
도 10은, 본 발명의 한 실시 예에 따라, 보호된 스토리지 제어들 로드 명령(a Load Guarded Storage Controls instruction)의 일 예를 도시한다;
도 11은, 본 발명의 한 실시 예에 따라, 보호된 스토리지 제어들 저장 명령(a Store Guarded Storage Controls instruction)의 일 예를 도시한다;
도 12는, 본 발명의 한 실시 예에 따라, 보호된 스토리지 이벤트의 검출의 일 예를 도시한다;
도 13a는, 본 발명의 한 실시 예에 따라, 확장된 머신 체크 세이브 영역의 포맷(a format of a machine check extended save area)의 일 예를 도시한다;
도 13b는, 본 발명의 한 실시 예에 따라, 확장된 머신 체크 세이브 영역 지정 레지스터(a machine check extended save area designation register)의 일 예를 도시한다;
도 13c는, 본 발명의 한 실시 예에 따라, 신호 프로세서 파라미터 레지스터(a signal processor parameter register)의 일 예를 도시한다;
도 14a-14b는, 본 발명의 한 실시 예에 따라, 컴퓨팅 환경에서 처리를 용이하게 하는 것과 관련되는 실시 예들 중 하나를 도시한다.
도 1a는 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 컴퓨팅 환경의 일 예를 도시한다;
도 1b는 본 발명의 한 실시 예에 따라, 도1a의 프로세서의 더 상세한 내용들을 도시한다;
도 2a는, 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 컴퓨팅 환경의 다른 예를 도시한다;
도 2b는 도 2a의 메모리의 더 상세한 내용들을 도시한다;
도 3은 본 발명의 한 실시 예에 따라, 보호된 스토리지 지정 레지스터의 일 예를 도시한다;
도 4는 본 발명의 한 실시 예에 따라, 보호된 스토리지 특성, 보호된 스토리지 원점 및 보호된 스토리지 섹션 크기 사이의 관계의 일 예를 도시한다;
도 5는, 본 발명의 한 실시 예에 따라, 보호된 스토리지 섹션 마스크 레지스터의 일 예를 도시한다;
도 6a는, 본 발명의 한 실시 예에 따라, 보호된 스토리지 이벤트 파라미터 리스트 어드레스 레지스터의 일 예를 도시한다;
도 6b는, 본 발명의 한 실시 예에 따라, 보호된 스토리지 이벤트 파라미터 리스트 의 일 예를 도시한다;
도 7은, 본 발명의 한 실시 예에 따라, 보호된 스토리지 제어 블록의 일 예를 도시한다;
도 8은, 본 발명의 한 실시 예에 따라, 보호된 로드 명령(a Load Guarded instruction)의 일 예를 도시한다;
도 9는, 본 발명의 한 실시 예에 따라, 보호된 로드 논리 및 시프트 명령(a Load Logical And Shift Guarded instruction)의 일 예를 도시한다;
도 10은, 본 발명의 한 실시 예에 따라, 보호된 스토리지 제어들 로드 명령(a Load Guarded Storage Controls instruction)의 일 예를 도시한다;
도 11은, 본 발명의 한 실시 예에 따라, 보호된 스토리지 제어들 저장 명령(a Store Guarded Storage Controls instruction)의 일 예를 도시한다;
도 12는, 본 발명의 한 실시 예에 따라, 보호된 스토리지 이벤트의 검출의 일 예를 도시한다;
도 13a는, 본 발명의 한 실시 예에 따라, 확장된 머신 체크 세이브 영역의 포맷(a format of a machine check extended save area)의 일 예를 도시한다;
도 13b는, 본 발명의 한 실시 예에 따라, 확장된 머신 체크 세이브 영역 지정 레지스터(a machine check extended save area designation register)의 일 예를 도시한다;
도 13c는, 본 발명의 한 실시 예에 따라, 신호 프로세서 파라미터 레지스터(a signal processor parameter register)의 일 예를 도시한다;
도 14a-14b는, 본 발명의 한 실시 예에 따라, 컴퓨팅 환경에서 처리를 용이하게 하는 것과 관련되는 실시 예들 중 하나를 도시한다.
[0014] 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 스토리지 재생(storage reclamation )을 포함하나, 이에 한정하지 않는, 컴퓨팅 환경 내에서 특정 작업들의 수행을 용이하게 하는 능력이 제공된다. 이러한 능력은, 보호된 스토리지 퍼실리티(a guarded storage facility)라 하며, 스토리지 재생이 수행 될 어드레스 범위와 같은, 보호되거나 프로텍트 되는(guarded or protected) 어드레스들의 범위를 표시하는 경계(a boundary)를 설정한다. 프로그램이 상기 경계에 의해서 정의되는 보호된 섹션의 어드레스에 액세스 하려고 하면, 보호된 스토리지 이벤트가 발생하고, 이에 의해서 상기 경계 내의 어드레스들을 보호 한다. 이 퍼실리티를 사용하면 컴퓨팅 환경 내에서의 처리가 용이하게 되고 성능을 향상시킨다. 예를 들어, 이 퍼실리티를 사용하면 컴퓨팅 환경 내 하나 또는 그 이상의 중앙 처리 장치들(CPU들)에서 실행하는 애플리케이션들이 상기 컴퓨팅 환경 내 다른 CPU상에서 스토리지 재생을 진행하고 있는 동안 실행하는 것을 계속하게 할 수 있다. 애플리케이션들은 상기 경계에 의해서 프로텍트 되지 않는 어드레스들에 계속해서 액세스 할 수 있다.
[0015] 본 발명의 하나 또는 그 이상의 실시 예들은 다음 중 하나 또는 그 이상을, 예로서, 제공한다: 애플리케이션들이 보호된 스토리지 퍼실리티의 동작에 영향을 주는 제어들을 세트하고 검사할 수 있게 한다; 보호된 스토리지 이벤트가 검출될 때 프로세서 속성들을 식별하는 능력을 제공한다; 가변 량에 의해서 시프트 되고 보호된 스토리지 검출에 사용되는 데이터(예: 압축된 포인터)를 로드 한다; 보호된 스토리지 이벤트 및 그 효과들 때문에 중단되는 트랜잭션의 중단을 처리하는 것을 포함하는, 트랜잭션 실행 동안 보호된 스토리지 이벤트 처리를 제공한다.
[0016] 본 발명의 하나 또는 그 이상의 실시 예들을 구현하고 사용하는 컴퓨팅 환경의 일 실시 예가 도 1a를 참조하여 기술된다. 한 예에서, 컴퓨팅 환경은, 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션에 의해 공급되는, z/아키텍처에 기초한다. z/아키텍처의 한 실시 예는, 2015년 3월 발표된 IBM 공보 No. SA22-7832-10의 "z/아키텍처 작동 원리"에 기술되어 있고, 이는 전체로서 참조로 본 명세서에 포함된다. Z/ARCHITECTURE는 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션의 등록 상표이다.
[0017] 또 다른 예에서, 컴퓨팅 환경은 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션에 의해 공급되는 파우어 아키텍처(Power Architecture)를 기반으로 할 수 있다. 파우어 아키텍처의 한 실시 예는 2015 년 4 월 9 일 발표된 인터내셔널 비즈니스 머신즈 코포레이션"Power ISA ™ Version 2.07B "에 설명되어 있고, 이는 전체로서 본 명세서에서 참조로 포함된다. POWER ARCHITECTURE 는 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션의 등록 상표이다.
[0018] 컴퓨팅 환경은 또한 Intel x86 아키텍처를 포함하되, 이에 국한되지 않는 다른 아키텍처를 기반으로 할 수도 있다. 다른 예들도 또한 있다.
[0019] 도 1a에 도시 된 바와 같이, 컴퓨팅 환경(100)은, 예를 들어, 범용 컴퓨팅 장치의 형태로, 도시된 컴퓨터 시스템(102)를 포함한다. 컴퓨터 시스템(102)는 하나 또는 그 이상의 프로세서들 또는 처리 장치들(104)(예를 들어, 중앙 처리 장치들(CPU들)), 메모리 (106)(예로서, 주 메모리 또는 스토리지라 함), 및, 하나 또는 그 이상의 버스들 및/또는 다른 연결들(110)을 통해 서로 결합된, 하나 또는 그 이상의 입력/출력(I/O) 인터페이스들(108)을 포함 할 수 있지만, 이에 한정되는 것은 아니다.
[0020] 버스(110)는, 메모리 버스 또는 메모리 제어기, 주변 장치 버스(a peripheral bus), 가속 그래픽 포트(an accelerated graphics port), 및 다양한 종류의 버스 아키텍처들 중 어느 하나를 사용하는 프로세서 또는 로컬 버스를 포함하는, 여러 유형의 버스 구조들 중 하나 또는 그 이상을 나타낸다. 예를 들어, 이러한 아키텍처들에는 ISA(Industry Standard Architecture) 버스, MCA(Micro Channel Architecture) 버스, EISA(Enhanced ISA) 버스, VESA(Video Electronics Standards Association) 로컬 버스, 및 PCI (Peripheral Component Interconnect) 버스가 포함되지만, 이에 한정되는 것은 아니다.
[0021] 메모리 (106)는, 예를 들어, 프로세서들 (104)의 로컬 캐시들(122)에 결합 될 수 있는, 공유 캐시와 같은 캐시(120)를 포함 할 수 있다. 또한, 메모리 (106)는 하나 또는 그 이상의 프로그램들 또는 애플리케이션들 (130), 운영 체제 (132), 및 하나 또는 그 이상의 컴퓨터 판독 가능 프로그램 명령들(134)을 포함 할 수 있다. 컴퓨터 판독 가능 프로그램 명령들(134)은 본 발명의 실시 예들의 기능들을 수행하도록 구성 될 수 있다.
[0022] 컴퓨터 시스템(102)는 또한, 예를 들어 I/O 인터페이스(108)를 통해, 하나 또는 그 이상의 외부 I/O 장치들(140), 하나 또는 그 이상의 네트워크 인터페이스들(142), 및/또는 하나 또는 그 이상의 데이터 저장 장치들(144)과 통신 할 수 있다. 외부 장치들의 예에는 사용자 단말기, 테이프 드라이브, 포인팅 디바이스, 디스플레이 등이 포함된다. 네트워크 인터페이스(142)는 컴퓨터 시스템(102)이 근거리 통신망(LAN), 일반 광역 네트워크(WAN), 및/또는 공용 네트워크 (예: 인터넷)와 같은, 다른 컴퓨팅 장치들 또는 시스템들과의 통신을 제공하는, 하나 또는 그 이상의 네트워크와 통신할 수 있도록 해준다.
[0023] 데이터 저장 장치(144)(예를 들어, 디스크)는 하나 또는 그 이상의 프로그램들(146), 하나 또는 그 이상의 컴퓨터 판독 가능 프로그램 명령들(148) 및/또는 데이터 등을 저장할 수 있다. 컴퓨터 판독 가능 프로그램 명령들은 본 발명의 실시 예들의 기능들을 수행하도록 구성 될 수 있다.
[0024] 컴퓨터 시스템(102)는 착탈식/비착탈식, 휘발성/비휘발성 컴퓨터 시스템 스토리지 매체를 포함할 수 있거나 그러한 것에 결합될 수 있다. 예를 들어, 컴퓨터 시스템(102)는 비착탈식, 비휘발성 자기 매체(일반적으로 "하드 드라이브"로 지칭 됨), 착탈식, 비휘발성 자기 디스크(예를 들어, "플로피 디스크")로부터의 판독 및 그 자기 디스크에의 기록을 위한 자기 디스크 드라이브, 및, CD-ROM, DVD-ROM 또는 다른 광 매체와 같은, 착탈식, 비휘발성 광 디스크로부터의 판독 또는 그 광 디스크에의 기록을 위한 광 디스크 드라이브를 포함하거나 그러한 것에 결합될 수 있다. 다른 하드웨어 및/또는 소프트웨어 컴포넨트들이 컴퓨터 시스템(102)과 함께 사용될 수 있음을 이해해야 한다. 이들의 예에는 마이크로 코드, 퍼실리티 드라이버들, 리던던트 처리 퍼실리티들, 외장형 디스크 드라이브 어레이들, RAID 시스템들, 테이프 드라이브들 및 데이터 아카이브 스토리지 시스템들 등이 포함되지만 이에 한정되지는 않는다.
[0025] 컴퓨터 시스템(102)은 다수의 다른 범용 또는 특수 목적 컴퓨팅 시스템 환경들 또는 구성들과 동작 가능할 수 있다. 컴퓨터 시스템(102)과 함께 사용하기에 적합 할 수 있는 잘 알려진 컴퓨팅 시스템들, 환경들 및/또는 구성들의 예로는 퍼스널 컴퓨터(PC) 시스템들, 서버 컴퓨터 시스템들, 씬(thin) 클라이언트들, 씩(thick) 클라이언트들, 핸드 헬드 또는 랩탑 장치들, 멀티프로세서 시스템들, 마이크로프로세서-기반 시스템들, 셋톱 박스들, 프로그램 가능 가전 제품들, 네트워크 PC들, 미니 컴퓨터 시스템들, 메인 프레임 컴퓨터 시스템들 및, 상기 시스템들 또는 장치들 중 어느 하나를 포함하는 분산 형 클라우드 컴퓨팅 환경 등을 포함하지만 이에 한정되는 것은 아니다.
[0026] 프로세서(104)의 일 예에 관한 더 상세한 설명은 도 1b를 참조하여 기술된다. 프로세서(104)는 명령 들을 실행하는데 사용되는 복수의 기능 컴포넌트들을 포함한다. 이들 기능 컴포넌트들은, 예를 들어, 실행될 명령을 페치하기 위한 명령 페치 컴포넌트(150); 상기 페치 된 명령들을 디코드 하고 상기 디코드 된 명령들의 오퍼랜드들을 획득하기 위한 명령 디코드 장치(152); 상기 디코드 된 명령들을 실행하기 위한 명령 실행 컴포넌트들(154); 필요한 경우 명령 실행을 위해 메모리에 액세스하는 메모리 액세스 컴포넌트(156); 및 실행 된 명령들의 결과들을 제공하기 위한 라이트 백 컴포넌트(160)를 포함한다. 이들 컴포넌트들 중 하나 또는 그 이상은 본 발명의 일 실시 예에 따라, 보호된 스토리지 퍼실리티의 하나 또는 그 이상의 명령들(one or more instructions 166 of the guarded storage facility)(166)을 실행하는데 사용될 수 있고, 이에 관해서는 후술한다.
[0027] 프로세서(104)는 또한, 일 실시 예에서, 하나 또는 그 이상의 기능 컴포넌트들에 의해 사용될 하나 또는 그 이상의 레지스터들(170)을 포함한다.
[0028] 본 발명의 하나 또는 그 이상의 실시 예들을 구현하고 사용하는 컴퓨팅 환경의 다른 실시 예가 도 2a를 참조하여 설명된다. 이 예에서, 컴퓨팅 환경(200)은, 예컨대, 네이티브 중앙 처리 장치(CPU)(202), 메모리(204), 및, 예를 들어, 하나 또는 그 이상의 버스들(208) 및/또는 다른 접속들을 통해, 서로 연결된 하나 또는 그 이상의 입출력 장치들 및/또는 인터페이스들(206)을 포함한다. 예로서, 컴퓨팅 환경(200)은 미국, 뉴욕주 아몽크에 있는 인터내셔널 비즈니스 머신즈 코포레이션이 공급하는 PowerPC 프로세서 또는 pSeries 서버; 및/또는 인터내셔널 비즈니스 머신즈 코포레이션, 또는 기타 회사들이 공급하는 아키텍처들에 기초하는 기타 머신들을 포함할 수 있다.
[0029] 네이티브 중앙 처리 장치(202)는, 환경 내에서 처리 중에 사용되는 하나 또는 그 이상의 일반 레지스터들 및/또는 하나 또는 그 이상의 특수 목적 레지스터들과 같은 하나 또는 그 이상의 네이티브 레지스터들(210)을 포함한다. 이들 레지스터들은 특정 시점에서 환경 상태를 나타내는 정보를 포함한다.
[0030] 더 나아가서, 네이티브 중앙 처리 장치(202)는 메모리(204)에 저장된 명령들 및 코드를 실행한다. 하나의 특정 예에서, 상기 중앙 처리 장치는 메모리 (204)에 저장된 에뮬레이터 코드(212)를 실행한다. 이 코드는 한 아키텍처에서 구성된 컴퓨팅 환경이 다른 아키텍처를 에뮬레이트 할 수 있게 해 준다. 예를 들어, 에뮬레이터 코드(212)는 z/아키텍처가 아닌 아키텍처들에 기초한 머신들, 예를 들어 PowerPC 프로세서들, pSeries 서버들, 또는 다른 서버들 또는 프로세서들이 z/아키텍처를 에뮬레이트 하여 z/아키텍처에 기초하여 개발된 소프트웨어 및 명령들을 실행할 수 있게 해 준다.
[0031] 에뮬레이터 코드(212)에 관한 더 상세한 설명은 도 2b 를 참조하여 기술된다. 메모리(204)에 저장된 게스트 명령들(250)은 네이티브 CPU(202)의 아키텍쳐가 아닌 아키텍쳐에서 실행되도록 개발 된 소프트웨어 명령들(예를 들어, 머신 명령들에 관련되는)을 포함한다. 예를 들어, 게스트 명령들(250)은 z/아키텍처 프로세서 상에서 실행하도록 설계되었지만, 예를 들어 인텔 프로세서일 수 있는, 네이티브 CPU(202)상에서 에뮬레이트 될 수 있다. 한 예에서, 에뮬레이터 코드(212)는 메모리(204)로부터 하나 또는 그 이상의 게스트 명령들 (250)을 획득하고 획득 된 명령들에 대한 로컬 버퍼링을 선택적으로 제공하기 위한 명령 페치 루틴(252)을 포함한다. 또한, 획득 된 게스트 명령의 유형을 결정하고 상기 게스트 명령을 하나 또는 그 이상의 대응하는 네이티브 명령들 (256)로 변환하기 위한 명령 변환 루틴(254)을 포함한다. 이 변환은, 예를 들어, 상기 게스트 명령에 의해 수행 될 기능을 식별하는 것과 그 기능을 수행하기 위한 네이티브 명령(들)을 선택하는 것을 포함한다.
[0032] 또한, 에뮬레이터(212)는 네이티브 명령들이 실행되도록 하는 에뮬레이션 제어 루틴(260)을 포함한다. 에뮬레이션 제어 루틴(260)은 네이티브 CPU(202)로 하여금 하나 또는 그 이상의 이전에 획득 된 게스트 명령들을 에뮬레이트하는 네이티브 명령들의 루틴을 실행하게 하고, 그러한 실행의 종료 시에, 다음 게스트 명령 또는 일 군의 게스트 명령들을 획득하는 것을 에뮬레이트 하기 위해 상기 명령 페치 루틴에 제어를 복귀(return)하게 할 수 있다. 네이티브 명령들(256)의 실행은 메모리(204)로부터 레지스터로 데이터를 로드 하는 단계; 레지스터로부터 데이터를 메모리에 다시 저장하는 단계; 또는 상기 변환 루틴에 의해 결정되는 어떤 유형의 산술 또는 논리 연산을 수행하는 단계를 포함 할 수 있다.
[0033] 각 루틴은, 예를 들어, 소프트웨어로 구현되고, 상기 소프트웨어는 메모리에 저장되며, 네이티브 중앙 처리 장치(202)에 의해 실행된다. 다른 예에서, 하나 또는 그 이상의 루틴들 또는 연산들은 펌웨어, 하드웨어, 소프트웨어 또는 이들의 조합으로 구현된다. 에뮬레이트 된 프로세서의 레지스터들은 상기 네이티브 CPU의 레지스터들(210)을 사용하여 또는 메모리(204) 내의 위치들을 사용하여 에뮬레이트 될 수 있다. 실시 예들에서, 게스트 명령들(250), 네이티브 명령들 (256) 및 에뮬레이터 코드(212)는 동일한 메모리 내에 상주 하거나 또는 다른 메모리 장치들 사이에서 분산 될 수 있다.
[0034] 본 명세서에서 사용 된 바와 같이, 펌웨어는, 예를 들어, 프로세서의 마이크로 코드 및/또는 밀리 코드를 포함한다. 펌웨어는, 예를 들어, 하드웨어 레벨 명령들(the hardware-level instructions) 및/또는 상위 레벨 머신 코드의 구현에 사용 되는 데이터 구조들(data structures used in implementation of higher level machine code)를 포함한다. 일 실시 예에서, 펌웨어는, 예를 들어, 소유권 있는 코드(proprietary code)를 포함하며, 이 소유권 있는 코드는 통상적으로 마이크로 코드로 전달되며, 하부의 하드웨어(the underlying hardware)에 특정된 신뢰 소프트웨어 또는 마이크로 코드를 포함하고 시스템 하드웨어에 대한 운영 체제 액세스를 제어한다.
[0035] 획득되고, 변환되고 실행되는 게스트 명령 (250)은, 예를 들어, 보호된 스토리지 퍼실리티의 명령이고, 다수의 이러한 명령이 여기서 기술된다. 상기 명령은, 하나의 아키텍처(예: z/Architecture)를 가지고 있고, 메모리에서 페치 되어, 다른 아키텍처 (예: PowerPC, pSeries, Intel 등)의 네이티브 명령들 (256)의 시퀀스로 변환되어 표현된다. 그런 다음 이들 네이티브 명령들은 실행된다.
[0036] 보호된 스토리지 퍼실리티의 일 실시 예에 관련된 세부 사항들이 아래에서 설명된다. 상기 보호된 스토리지 퍼실리티는 프로그램이 다수의 보호된 스토리지 섹션들(예: 0 에서 64)을 포함 하는 논리 스토리지의 영역(an area of logical storage)을 지정할 수 있는 메커니즘을 제공하며 , 예를 들어, 스토리지 재생 기술들을 구현하는 다양한 프로그래밍 언어들에 의해서 사용될 수 있다. 상기 퍼실리티는, 예를 들어, 다음과 같은 다수의 명령들을 포함할 수 있으며, 이에 관해서는 아래에서 추가로 설명한다: 보호된 로드(LGG)명령(a Load Guarded (LGG) instruction); 보호된 논리 및 시프트 로드(LLGFSG)명령(a Load Logical and Shift Guarded (LLGFSG) instruction); 보호된 스토리지 제어들 로드(LGSC) 명령(a Load Guarded Storage Controls (LGSC) instruction); 및 보호된 스토리지 제어들 저장(STGSC)명령(a Store Guarded Storage Controls (STGSC) instruction).
[0037] 보호된 로드(LGG)명령 또는 보호된 논리 및 시프트 로드(LLGFSG)명령의 선택된 오퍼랜드, 예를 들어, 제2 오퍼랜드가 보호된 스토리지 영역의 보호된 섹션을 지정하지 않을 때는, 상기 명령은 자신의 정의된 로드 연산(load operation)을 수행한다. 그러나 상기 명령의 제2오퍼랜드가 보호된 스토리지 영역의 보호된 섹션을 지정할 때는, 상기 이벤트의 원인의 표시들과 함께 제어는 보호된 스토리지 이벤트 핸들러로 분기한다. 보호된 로드 명령 또는 보호된 논리 및 시프트 로드 명령은 보호된 스토리지 이벤트를 생성 할 수 있지만, 보호된 스토리지 범위에 액세스하는 다른 명령들은 상기 퍼실리티에 의해서 영향을 받지 않고 그러한 이벤트를 생성하지 않는다. 보호된 스토리지 퍼실리티의 명령들에 관한 세부 사항들은, 상기 퍼실리티에 의해 사용되는 다양한 레지스터들의 설명에 후속하여, 이하에서 추가적으로 설명된다.
[0038] 일 실시 예에서, 보호 스토리지 퍼실리티는 제어 레지스터, 예를 들어, 제어 레지스터2 의 한 비트에 의해서, 그리고 다음의3개의 레지스터들에 의해서 제어된다: 보호된 스토리지 지정 레지스터(GSD); 보호된 스토리지 섹션 마스크 (GSSM) 레지스터; 및 보호된 스토리지 이벤트 파라미트 리스트 어드레스(GSEPLA) 레지스터. 이들 3개의 레지스터들의 내용들은 보호된 스토리지 제어들 로드 명령 및 보호된 스토리지 제어들 저장 명령에 의해서, 각각, 로드 되고 검사될 수 있다. 제어 레지스터2뿐만 아니라, 이들 레지스터들의 각각의 세부 사항들은 이하에서 설명된다. 이 설명에서, 특정 값들은 특정 비트들 또는 바이트들에 대해서 설명된다. 이들 값들 및/또는 특정 비트들 및/또는 바이트들은 단지 예일 뿐이다. 다른 값들, 비트들 및/또는 바이트들이 사용될 수 있다.
[0039] 일 실시 예에서, 보호된 스토리지 퍼실리티가 설치 될 때, 선택된 비트, 예를 들면, 제어 레지스터2의 비트59는 보호된 스토리지 인에이블먼트(GSE) 제어이다. 비트59가 0 일 때, LGSC(Load Guarded Storage Controls) 명령 및 STGSC(Store Guarded Storage Control) 명령의 실행을 시도하면, 예외 조건, 예를 들어, 특별 연산 예외의 인지를 초래한다. 그러나, 보호된 스토리지 인에이블먼트 제어(the guarded storage enablement control)가 1일 때, 상기 보호된 스토리지 퍼실리티는 인에이블 되었다(enabled )고 하며, LGSC 명령 및 STGSC 명령의 실행 시도가, 아래에 설명되는 다른 제한들이 적용되는 조건 하에서, 허용된다.
[0040] 일 실시 예에서, LGG명령 및 LLGFSG명령은 보호된 스토리지 인에이블먼트 제어의 대상이 아니다. 그러나, 보호된 스토리지 이벤트는, 일 예에서, 보호된 스토리지 인에이블먼트 제어가 1일때에만 인지 될 수 있다. 다시 말하면, 일 예에서, 선택된 퍼실리티 표시(예를 들어, 퍼실리티 표시133)가, 예를 들어, 1일 때 (보호된 스토리지 퍼실리티가 구성에 설치되어 있음을 표시한다), 프로그램은 LGG명령 및 LLGFSG명령을, 보호된 스토리지 인에이블먼트 제어에 관계없이, 사용할 수 있다. 그러나 보호된 스토리지 이벤트들은 보호된 스토리지 제어를 먼저 로드 하지 않으면 인지 되지 않는다. 따라서, 제어 프로그램(예를 들어, 운영 체제)은, 보호된 스토리지 제어들을 로드 하는, LGSC명령을 성공적으로 실행 하기 위해 보호된 스토리지 인에이블먼트 제어를 1로 세트 한다. 보호된 스토리지 퍼실리티의 완전한 능력들(the full capabilities of the facility )이 이용 가능한지를 결정하기 위해 (퍼실리티 비트 133이 아니라) 보호된 스토리지 퍼실리티 인에이블먼트의 표시(GSE)를 제공한 운영체제를 프로그램이 검사한다.
[0041] 전술 한 바와 같이, 보호된 스토리지 퍼실리티 인에이블먼트 제어, 예를 들어, 제어 레지스터 2의 비트 59 에 더하여, 상기 보호된 스토리지 퍼실리티는 복수의 레지스터들을 사용하는데, 이들은 보호된 스토리지 지정 (GSD) 레지스터를 포함하며, GSD 레지스터는, 예를 들어, 보호된 스토리지 영역의 속성들을 정의하는 64-비트 레지스터이다.
[0042] 보호된 스토리지 지정 레지스터(GSD)의 일 실시 예가 도 3을 참조하여 설명된다. 보호된 스토리지 지정 레지스터(300)은, 일 예에서, 다음 필드들을 포함한다.
[0043] 보호된 스토리지 원점(Guarded Storage Origin: GSO)(302): 이 필드는 보호된 스토리지 프로텍션이 적용되었을 스토리지 블록의 어드레스를 지정한다. 보호된 스토리지 영역의 위치는 GSD 레지스터의 최좌측 비트들에 의해서 명시된다. 일 실시 예에서, 상기 최좌측 비트들의 수는 상기 레지스터의 비트58-63의 보호된 스토리지 특성(GSC) 값에 의해서 결정된다. 비트 위치(64 - GSC)부터 63까지 오른쪽에 이진 0들로 채워진, GSD 레지스터의 비트 위치 0에서(63 - GSC)까지는 보호된 스토리지 영역의 최좌측 바이트의 64-비트 논리 어드레스를 형성한다. 다른 실시 예들은 보호된 스토리지 영역의 원점을 지정하는 다른 메커니즘을 사용할 수 있다.
[0044] 일 실시 예에서, GSC가 25보다 클 때, 비트 위치(64-GSC)에서 38까지는 유보되고 0들을 포함한다; 그렇지 않으면, 보호된 스토리지 이벤트 검출의 결과들은 예측할 수 없다. 일 실시 예에서, GSD 레지스터의 비트위치 39-52 및 56-57은 유보되고 0들을 포함한다; 그렇지 않으면, 프로그램이 향후에 호환 가능하게 작동하지 않을 수 있다. 다른 실시 예들은, GSO의 크기에 대한 대응하는 변화들로서, 다른 범위의 GSC 값을 허용 할 수 있다.
[0045] 보호된 로드 시프트 (Guarded Load Shift: GLS)(304): 일 실시 예에서, 보호된 스토리지 지정 레지스터의 비트53-55는 3-비트 부호 없는 정수를 포함하는데, 이는 LLGFSG명령의 중간 결과(the intermediate result)의 형성에 사용된다. 유효한 GLS 값들은, 일 실시 예에서, 0-4이다; 값들 5-7은 유보되어 있으며 예측할 수 없는 시프트 양을 초래할 수 있다.
[0046] 다른 실시 예들은 GLS 값들의 더 넓은 범위를 제공 할 수 있으며, 이들은 객체들(objects)을 하프 워드들, 워드들, 더블워드들, 쿼드워드들(quadwords), 등과 같은, 다양한 경계들에 정렬될 수 있게 해준다.
[0047] 보호된 스토리지 특성 (Guarded Storage Characteristic: GSC)(306): 일 실시 예에서, 보호된 스토리지 지정 레지스터의 비트 위치58-63은 6- 비트의 부호 없는 2 진 정수가 포함되는데, 이는 2의 거듭 제곱(power)으로 취급된다. 유효한 GSC 값들은, 예를 들어, 25-56이다; 값들 0-24 및 57-63은 유보되고 예측할 수 없는 보호된 스토리지 이벤트 검출을 초래할 수 있다. 한 예에서, GSC는 다음을 지정한다:
[0048] 
보호된 스토리지 원점의 정렬(The alignment of the guarded storage origin). 25의GSC 값은 32 M-바이트 정렬을 표시하고, 26의 값은 64 M-바이트 정렬을 표시한다.
[0049] 
보호된 스토리지 섹션 크기(The guarded storage section size). 25의GSC 값은 512K-바이트 섹션들(sections)을 표시하고, 26의 값은 1M-바이트 섹션들을 표시한다. 다른 실시 예들은, 보호된 스토리지 원점 및 보호된 스토리지 섹션 크기의 지정에 대한 대응하는 변화들과 함께, GSC를 지정하는 다른 메커니즘을 허용 할 수 있다.
[0050] 보호된 스토리지 특성, 보호된 스토리지 원점, 및 보호된 스토리지 섹션 크기 사이의 관계가 도 4에 도시된다. 도 4에서, G는 기가 바이트 (230) 이고; GSC는 보호된 스토리지 특성이며; GSD는 보호된 스토리지 지정이고; GSO는 보호된 스토리지 원점이며; M은 메가 바이트 (220) 이고; P는 페타 바이트 (250) 이며; 그리고 T는 테라 바이트 (240) 이다.
[0051] 보호된 스토리지 지정 레지스터에 더하여, 상기 보호된 스토리지 퍼실리티는 보호된 스토리지 섹션 마스크 레지스터(a guarded storage section mask register)를 포함하고, 이 것의 한 실시 예가 도 5를 참조하여 기술된다. 일 예에서, 보호된 스토리지 섹션 마스크(GSSM) 레지스터(500)는 64-비트 레지스터이고, 각 비트(502)는 보호된 스토리지 영역 내 64 보호된 스토리지 섹션들 중 중 하나에 대응한다. 예를 들어, 상기 레지스터의 비트 0은 최좌측 섹션에 대응하고, 비트 63은 최우측 섹션에 대응한다. 후술하는 바와 같이, 섹션 보호 비트(a section guard bit)라 부르는, 각 비트는 LGG(Load Guarded)명령 및 LLGFSG(Load Logical And Shift Guarded )명령에 의한 보호된 스토리지 영역의 각 섹션에 대한 액세스를 제어한다.
[0052] GSSM 레지스터의 모든64 비트들이 0일 때, 보호된 스토리지 이벤트는 인지되지 않는다. 다른 실시 예들에서, GSSM 레지스터(500)는 다른 수의 보호된 섹션들에 대응하는 다른 수의 비트들을 가질 수 있고, 및/또는 하나의 비트가 하나 이상의 보호된 섹션을 나타내기 위해 사용될 수 있다. 다양한 변형이 가능하다.
[0053] 상기 보호된 스토리지 퍼실리티의 제 3 레지스터는 보호된 스토리지 이벤트 파라미터 리스트 어드레스(GSEPLA) 레지스터이며, 그 예가 도 6a에 도시되어 있다. 도시된 바와 같이, 보호된 스토리지 이벤트 파라미터 리스트 어드레스 레지스터(600)은, 예를 들어, 64-비트 어드레스(602)를 포함하고, 이는, 보호된 스토리지 이벤트가 인지될 때, 보호된 스토리지 이벤트 파라미터 리스트 (GSEPL)를 찾아내기 위해(locate) 사용된다. 일 실시 예에서, CPU가 액세스 레지스터 모드에 있지 않을 때, GSEPLA는 논리 어드레스이고; CPU가 액세스 레지스터 모드에 있을 때, GSEPLA는 1차 가상 어드레스이다(a primary virtual address).
[0054] 보호된 스토리지 이벤트가 인지될 때, GSEPL은, CPU의 현재 어드레싱 모드에 관계없이, GSEPLA의 64 비트들을 사용하여 액세스된다. GSEPL은, CPU가 액세스 레지스터 모드에 있을 때, 1차 어드레스 공간을 사용하여 GSEPL이 액세스된다는 것을 제외하고는, 현재 변환 모드를 사용하여 액세스된다.
[0055] 일 예에서, 보호된 스토리지 이벤트가 인지될 때, 다양한 정보가 GSEPL에 배치되고, 제어는 GSE 핸들러로 전달된다. GSEPL을 사용하면, 상기 핸들러 루틴은 객체의 재배치에 영향을 줄 수 있고, 따라서 그것의 포인터를 조정할 수 있다.
[0056] 보호된 스토리지 이벤트 파라미터 리스트의 일 예가 도 6b를 참조하여 설명된다. 보호된 스토리지 이벤트 핸들러 어드레스를 제외하고, 보호된 스토리지 이벤트 파라미터 리스트의 필드들은 보호된 스토리지 이벤트가 검출 될 때 상기 보호된 스토리지 이벤트 파라미터 리스트에 저장된다.
[0057] 도6b를 참조하면, 일 예에서, 보호된 스토리지 이벤트 파라미터 리스트(610)의 내용들은 다음을 포함한다:
[0058] 유보됨: GSEPL 의 바이트 0 및 4-7 은 유보되고, 일 예에서, 보호된 스토리지 이벤트가 인지될 때 0으로 세트 된다.
[0059] 보호된 스토리지 이벤트 어드레싱 모드(GSEAM)(612): GSEPL 바이트 1은 보호된 스토리지 이벤트가 인지되었을 때, 다음과 같은, CPU의 어드레싱 모드의 표시를 포함한다:
[0060] 유보됨: GSEAM 의 비트 0-5는 유보되고 0들로 저장된다.
[0061] 확장된 어드레싱 모드(E)(614): GSEAM의 비트 6은 확장된 어드레싱 모드 비트, 예를 들어, 프로그램 상태 워드의 비트31을 포함한다. 상기 프로그램 상태 워드는 상태 레지스터 및 프로그램 카운터의 기능들을 수행하는 제어 레지스터이다. 상기 프로그램 상태 워드는 적절한 프로그램 실행을 위해 사용되는 정보를 포함하며, 이는 조건 코드, 명령 어드레스 및, 여기에서 설명하는, 기타 정보를 포함하되, 이에 국한하지는 않는다.
[0062] 기본 어드레싱 모드(B)(616): GSEAM의 비트 7 은 기본 어드레싱 모드 비트, 예를 들어, 프로그램 상태 워드의 비트32를 포함한다.
[0063]비트6 및 7은, 예를 들어, 보호된 스토리지 이벤트가 인지되었을 때에(즉, 일 실시 예에서, 비트31및32가, 후술하는, 트랜잭션 중단 PSW에 의해서 대체되기 전에) PSW의 비트31 및 32로 세트 된다.
[0064] 보호된 스토리지 이벤트 원인 표시들(GSECI)(620): GSEPL의 바이트 2는 보호된 스토리지 이벤트 원인 표시들(the guarded storage event cause indications )을 포함한다. GSECI는, 일 예에서, 다음과 같이 인코드 된다:
[0065] 트랜잭션 실행 모드 표시(TX)(622): GSECI의 비트0이 0이면, CPU 는 보호된 스토리지 이벤트가 인지되었을 때 트랜잭션 실행 모드에 있지 않았다. GSECI의 비트 0이 1 이면, CPU 는 보호된 스토리지 이벤트가 인지되었을 때 트랜잭션 실행 모드에 있었다.
[0066] CPU는 비 트랜잭션 실행 모드(nontransactional execution mode) 또는 트랜잭션 실행 모드에 있을 수 있고, 만일 트랜잭션 실행 모드에 있다면, CPU는 억제된 트랜잭션 실행 모드(constrained transactional execution mode) 또는 비 억제된 트랜잭션 실행 모드(nonconstrained transactional execution mode)에 있을 수 있다. CPU는 트랜잭션 시작 명령에 의해서 트랜잭션 실행 모드에 들어가고 트랜잭션 종료 명령 또는 상기 명령의 중단에 의해 트랜잭션 실행 모드를 떠난다. 상기 트랜잭션 시작 명령은 비 억제된 트랜잭션 실행 모드의 트랜잭션 시작(TBEGIN)명령 또는 억제된 트랜잭션 실행 모드의 억제된 트랜잭션 시작(TBEGINC)명령일 수 있다. 트랜잭션 시작 명령이 억제된 트랜잭션 실행 모드를 가질 때, CPU는 억제된 트랜잭션 실행 모드에 들어가고, 이는 다수의 제한들에 종속된다(예를 들어, 일반 명령들의 서브 세트가 이용 가능하고; 제한된 수의 명령들이 실행될 수 있으며; 제한된 수의 스토리지 오퍼랜드 위치들이 액세스될 수 있고; 및/또는 트랜잭션이 단일의 네스팅 수준으로 제한된다). 비 억제된 트랜잭션 실행 모드(간단히 트랜잭션 실행 모드라고 함)에서, 억제된 트랜잭션 실행 모드의 제한들은 적용되지 않는다.
[0067] 일 실시 예에서, 네스팅 깊이가 초기에 0일 때(트랜잭션들은 네스트 될 수 있다) TBEGIN 명령의 실행 중에, 트랜잭션 중단 프로그램 상태 워드(PSW)는 현재 프로그램 상태 워드(PSW)의 내용들로 세트 되고, 트랜잭션 중단 PSW의 명령 어드레스는 다음 순차 명령 (즉, 가장 바깥 TBEGIN 다음에 오는 명령)을 지정한다. 네스팅 깊이가 초기에 0일 때, TBEGINC 명령의 실행 중에, 트랜잭션 중단 PSW는, 트랜잭션 중단 PSW의 명령 어드레스는 (TBEGINC 다음에 오는 다음 순차 명령이 아니라) TBEGINC 명령을 지정하는 것을 제외하고, 현재 PSW의 내용들로 세트 된다.
[0068] 트랜잭션이 중단되는 경우, 다양한 상태 정보는 트랜잭션 진단 블록 (TDB)에 저장 될 수 있다.
[0069] 억제된 트랜잭션 실행 모드 표시(CX)(624): GSECI의 비트1이 0일 때, CPU는 보호된 스토리지 이벤트가 인지 될 때 억제된 트랜잭션 실행 모드에 있지 않았다. GSECI의 비트1이 1일 때, CPU는 보호된 스토리지 이벤트가 인지 될 때 억제된 트랜잭션 실행 모드에 있었다. GSECI의 비트1은 비트 0이 1 일 때 의미가 있다.
[0070] 유보됨: GSECI의 비트 2-6 은 유보되고, 그리고, 일 예에서, 보호된 스토리지 이벤트가 인지될 때 0으로 세트 된다.
[0071] 명령 원인(Instruction Cause)(IN)(626): GSECI 비트 7은 보호된 스토리지 이벤트를 발생시키는 명령을 표시한다. 비트 7이 0 일 때, 상기 이벤트는 LGG(Load Guarded)명령의 실행에 의해서 발생되었다. 비트 7이 1 일 때, 상기 이벤트는 LLGFSG(Load Logical And Shift Guarded) 명령의 실행에 의해서 발생되었다. 다른 원인들이 한 비트 이상을 사용하여 유사하게 표시될 수 있다.
[0072] 보호된 스토리지 이벤트 액세스 정보(GSAPI)(630): GSEPL의 바이트 3은, 예로서, 다음의 CPU 속성들을 설명하는 정보를 포함 한다:
[0073] 유보됨: GSEAI의 비트 0이 유보되고, 보호된 스토리지 이벤트가 인지될 때 0으로 세트 된다.
[0074] DAT 모드(T)(632): GSEAI 비트 1은 현재 동적 어드레스 변환(DAT) 모드(즉, 상기 T 비트는 PSW 비트 5의 사본임)를 표시한다.
[0075] 어드레스 공간 표시(AS)(634): GSEAI 의 비트 2-3은 현재 어드레스 공간 제어들(즉, 상기AS 필드는 PSW의 비트 16-17 사본임)을 표시한다. 상기AS 필드는 DAT가 인에이블 될 때(즉, 상기 T 비트가 1 일 때) 의미를 갖는다; 그렇지 않으면 상기AS 필드는 예측 불가능하다.
[0076] 액세스 레지스터 번호(AR)(636): CPU가 액세스-레지스터 모드에 있을 때, GSEAI의 비트4-7은 상기 이벤트를 발생시키는 LGG 명령 또는 LLGFSG 명령에 의해 사용되는 액세스 레지스터 번호를 표시한다(즉, 상기 AR 필드는 LGG 명령 또는 LLGFSG 명령의 B2 필드의 사본이다). CPU가 액세스 레지스터 모드에 있지 않을 때, 상기 AR 필드는 예측 불가능하다.
[0077] 보호된 스토리지 이벤트 핸들러 어드레스(GSEHA)(640): GSEPL의 바이트8-15는 보호 스토리지 이벤트 핸들러 어드레스를 포함한다. 상기 GSEHA 필드의 내용들은 분기 어드레스로 간주되는데, 이는 프로그램 상태 워드 (PSW)의 현재 어드레싱 모드에 종속된다. 보호된 스토리지 이벤트가 인지될 때, 상기 GSEHA 필드는 분기 어드레스를 형성하고, 이는 LGG 명령 또는 LLGFSG 명령의 실행을 완료하기 위해 사용된다.
[0078] 상기 PSW의 명령 어드레스는 상기 GESHA 내용들에 의해서 대체된다.
[0079] 상기 보호된 스토리지 이벤트 핸들러 어드레스는 LGSC(Load Guarded Storage Controls) 명령의 실행 중에 프로그램에 의해서 명시된다.
[0080] 보호된 스토리지 이벤트는 프로그램 이벤트 레코딩(PER) 성공적인 분기 이벤트(a program event recording (PER) successful branching event)로 간주된다. 만일 PER이, 예를 들어, PSW에서 인에이블 되고, PER 분기어드레스 제어가, 예를 들어, 제어 레지스터 9에서 1이면, 상기 GSEHA는, 예를 들어, 제어 레지스터들 10 및 11과 비교되는 값이다.
[0081] 보호된 스토리지 이벤트 명령 어드레스(GSEIA)(650): GSEPL의 바이트16-23은 보호된 스토리지 이벤트 명령 어드레스를 포함한다. 보호된 스토리지 이벤트가 인지 될 때, 이벤트를 발생시키는 상기 명령의 어드레스는 GSEIA 필드에 저장된다. GSEIA에 배치 된 어드레스는, 예를 들어, LGG명령 또는 LLGFSG명령의 어드레스, 또는 타겟이 LGG명령 또는 LLGFSG명령인 실행-유형 명령(the execute-type instruction )의 어드레스 중 어느 하나이다.
[0082] GSEIA 필드의 저장은 상기 이벤트가 검출 될 때 현재 어드레싱 모드에 종속된다. 24-비트 어드레싱 모드에서, GSEIA의 비트 0-39는 0들로 세트 된다. 31-비트 어드레싱 모드에서, GSEIA의 비트 0-32는 0들로 세트 된다.
[0083]보호된 스토리지 이벤트 오퍼랜드 어드레스(GSEOA)(660): GSEPL의 바이트 24-31은 보호된 스토리지 이벤트 오퍼랜드 어드레스를 포함한다. 보호된 스토리지 이벤트가 인지될 때, 상기 이벤트를 발생시키는 LGG명령 또는 LLGFSG명령의 제2 오퍼랜드 어드레스가 GSEOA 필드에 저장된다.
[0084] 상기이벤트가 검출 될 때 GSEOA 필드를 저장하는 것은 현재 어드레싱 모드에 종속된다. 24-비트 어드레싱 모드에서, GSEOA의 비트 0-39는 0들로 세트 된다. 31-비트 어드레싱 모드에서, GSEOA의 비트 0-32는 0들로 세트 된다.
[0085] 만일 트랜잭션 실행이 보호된 스토리지 이벤트의 인지로 인해 중단 되면, 상기GSEOA 필드는 트랜잭션 실행 동안에 형성된 오퍼랜드 어드레스를 포함한다. 트랜잭션 실행 중에 변경된 하나 또는 그 이상의 일반 레지스터들을 사용하여 상기 오퍼랜드 어드레스가 형성되었더라도, 그리고 트랜잭션 실행이 중단되었을 때 상기 레지스터(들)가 복원되었는지에 상관없이, 이것은 참(true)이다
[0086] 보호된 스토리지 이벤트 중간 결과(GSEIR)(670): GSEPL의 바이트32-39는 보호된 스토리지 이벤트 중간 결과(the guarded storage event intermediate result)를 포함한다. 보호된 스토리지 이벤트가 인지될 때, LGG명령 또는 LLGFSG 명령에 의해 형성된 상기 중간 결과는 GSEIR 필드에 저장된다.
[0087] 만일 트랜잭션 실행이 보호된 스토리지 이벤트의 인지로 인해 중단 되면, 상기GSEIR 필드는 CPU가 트랜잭션 실행 모드를 떠난 후(예를 들어, 트랜잭션이 중단 된 후) 상기 제2 오퍼랜드 위치로부터 형성된 중간 결과를 포함한다.
[0088] 보호된 스토리지 이벤트 리턴 어드레스(GSERA)(680): GSEPL의 바이트 40-47은 보호된 스토리지 이벤트 리턴 어드레스(the guarded storage event return address)를 포함한다.
[0089] CPU가 트랜잭션 실행 모드에 있는 동안 보호된 스토리지 이벤트가 인지될 때, 트랜잭션 중단 PSW 명령 어드레스는 상기 GSERA에 배치된다. 억제된 트랜잭션 실행 모드에서, 상기 명령 어드레스(즉, 상기GSERA)는 TBEGINC 명령을 지정한다. 비 억제된 트랜잭션 실행 모드에서, 상기 명령 어드레스(즉, 상기GSERA)는 TBEGIN 명령의 다음에 오는 명령을 지정한다.
[0090] CPU가 트랜잭션 실행 모드에 있지 않는 동안 보호된 스토리지 이벤트가 인지될 때, 상기 GSERA의 내용들은 상기 GSEIA와 동일하다.
[0091]LGG명령 또는 LLGFSG명령의 실행 중에, 상기 GSEPL는 만일 보호된 스토리지 이벤트가 인지된다면 액세스된다. 보호된 스토리지 이벤트가 인지될 때 다수의 액세스들이 상기 GSEPL의 모든 필드에 대해서 이루어질 수 있다.
[0092] 보호된 스토리지 이벤트 처리 동안 상기 GSEPL에 대한 액세스는 부작용 액세스들(side effect accesses )로 간주된다. 저장 유형 접근 예외들(Store type access exceptions)은 상기 GSEHA 필드 및 유보된 필드들을 포함하는 상기 GSEPL의 모든 바이트에 대해 인지된다. 만일 상기GSEPL에 액세스하는 동안 어드레싱 이외의(other than addressing) 액세스 예외가 인지되면, 부작용 액세스 표시(a side effect access indication)인, 예를 들어, 실제 위치168-175에서의, 변환 예외 식별의 비트 54는 1로 세트 되고, 상기 보호된 스토리지 이벤트를 발생시키는 LG명령 또는 LLSG 명령은 무효가 된다.
[0093] DAT가 온(on)일 때, CPU가 액세스 레지스터 모드에 있을 때를 제외하고, 현재 어드레스 공간 제어(ASC)모드를 사용하여 상기 GSEPL은 액세스된다; 액세스 레지스터 모드에서, 상기 GSEPL은 1차 어드레스 공간에 액세스된다.
[0094] 상기 3개의 보호된 스토리지 레지스터들은 LGSC(Load Guarded Storage Controls)명령 및 SGSC(Store Guarded Storage Controls)명령의 수단에 의해서, 각각, 세트 되고 검사 될 수 있다. 이들 명령들 각각에 대한 스토리지 오퍼랜드는, 예를 들어, 32-바이트의 보호된 스토리지 제어 블록(GSCB)이고, 상기 보호된 스토리지 레지스터들의 내용들은, 도 7에 도시 된 바와 같이, 상기 블록의 마지막 3개의 8-바이트 필드들을 점유한다.
[0095]일 예에서, 도시된 바와 같이, 보호된 스토리지 제어 블록 (GSCB)(700)은 보호된 스토리지 지정 레지스터의 내용들(702), 보호된 스토리지 구역 마스크 레지스터의 내용들(704), 및 GSE 파라미터 리스트 어드레스 레지스터의 내용들(706)을 포함한다.
[0096] 상기 GSCB가 더블 워드 경계에 정렬 될 때, 3개의 정의된 필드들 각각에 대한 CPU 액세스는 블록 동시(block concurrent)이다.
[0097] 일 예에서, LGSC명령을 위해, 상기 GSCB의 유보된 비트 위치들은 0들을 포함한다; 그렇지 않으면 프로그램이 향후 호환 가능하게 작동하지 않을 수 있다.
[0098]SGSC명령을 위해, 0이 아닌 값들로 로드 되는 유보된 비트 위치들은 0들로 저장되거나 저장되지 않을 수 있고, 상기 GSD 레지스터의 GLS 및 GSC 필드들의 유보된 값들은 모델 종속 값들(model dependent values)로 정정되거나(corrected) 정정되지 않을 수 있다.
[0099] 다른 실시 예에서, 상기 GSEPL에 기재된 값들 중 하나 또는 그 이상은, 대신에, 추가의 레지스터들에 보존될 수도, 상기 GSCB에 포함될 수도, 그리고 LGSC 명령 및 SGSC명령에 의해서 로드 되고 저장될 수도 있다. 다른 예들도 또한 존재한다.
[00100] 하나의 실시 예에서, 예상되는 사용은 보호된 스토리지 제어들의 설정과 보호된 스토리지 이벤트의 인지 사이에서 프로그램이 ASC(Adress Space Control) 모드를 전환하지 않는 것이다. 만일 프로그램이 ASC 모드를 전환하면, 일 예에서, 상기 GSEPL은 그 것이 설정된 공간 및 보호된 스토리지 이벤트가 인지된 공간 모두에서의 공동 어드레스들로 매핑 된다. 만일 보호된 스토리지 이벤트가 액세스 레지스터 모드에서 인지된다면, 보호된 스토리지 이벤트 핸들러 프로그램(the guarded storage event handler program)은 보호된 스토리지 오퍼랜드를 액세스 하기 위한 적절한 ALET(access list entry token)을 결정하기 위해 상기 GSEAI 필드를 조사 할 필요가 있을 수 있다.
[00101]또한, 보호된 스토리지 이벤트 때문에 비 억제된(nonconstrained) 트랜잭션이 중단될 때, 트랜잭션 중단 PSW로부터 어드레싱 모드는 유효하게 된다. 보호된 스토리지 이벤트 발생 당시 유효했던 어드레싱 모드는 GSE 파라미터 리스트의 GSEAM 필드를 검사함으로써 결정될 수 있다.
[00102] 상기 어드레싱 모드는, 일 실시 예에서, 억제된 트랜잭션에 의해서 변경될 수 없다; 따라서, 일 실시 예에서, 만일 보호된 스토리지 이벤트 때문에 억제된(constrained) 트랜잭션이 중단 된다면, 상기 어드레싱 모드는 상기TBEGINC 명령이 실행되었을 때와 반드시 동일해야 한다.
[00103] 예를 들어, LGG(Load Guarded), LLGFSG(Load Logical and Shift Guarded), LGSC(Load Guarded Storage Controls) 및SGSC(Store Guarded Storage Controls)를 포함하는, 상기 보호된 스토리지 퍼실리티의 명령들의 각각에 관한 더 상세한 사항들은 아래에서 설명된다. 각각의 명령은 하드웨어/소프트웨어 인터페이스에서 단일의 아키텍처 된 머신 명령일 수 있다. 또한, 각각의 명령은 복수의 필드들을 포함 할 수 있다. 일 실시 예에서, 명령의 필드들은 서로 별개이고 서로 독립적이다. 그러나, 다른 실시 예에서, 둘 이상의 필드들이 결합 될 수 있다. 또한, 명령의 필드와 관련된 첨자 번호는 필드가 적용되는 오퍼랜드를 나타낸다. 예를 들어, 첨자 1을 갖는 임의의 필드는 제 1 오퍼랜드와 연관되고, 첨자 2를 갖는 임의의 필드는 제 2 오퍼랜드와 연관되는 등이다.
[00104] LGG(Load Guarded) 명령의 일 예가 도 8을 참조하여 설명된다. LGG 명령(800)은, 예를 들어, 보호된 로드 연산을 지정하기 위해 연산 코드 (opcode) 필드들(802a, 802b); 레지스터 필드(R1)(804); 인덱스 필드(X2)(806); 베이스 필드(B2)(808); 및 제1 변위(DL2)필드(810a) 및 제2변위(DH2) 필드(810b)를 포함하는 변위 필드를 포함한다. 상기 제2 변위 필드 및 상기 제 1 변위 필드의 내용들은 연결되어(concatenated), 일 예에서, 20-비트 부호 있는 이진 정수로서 취급되는, 변위를 제공한다.
[00105] X2(806) 및 B2(808) 필드들이 레지스터0이 아닌 일반 레지스터를 지정할 때, 각각의 레지스터들의 내용들은 상기 변위에 더해져서 제2 오퍼랜드를 포함하는 스토리지의 어드레스를 제공한다. 제2 오퍼랜드는, 예를 들어, 스토리지의 더블 워드이다. 일 예에서, 스펙 예외(a specification exception)가 인지되고, 만일 상기 제 2 오퍼랜드 어드레스가 더블 워드 경계가 아니면 상기 연산은 금지된다(suppressed).
[00106] LGG명령의 연산에서, 64-비트의 중간 결과가, 다음과 같이, 형성된다:
[00107] 예로서, 24- 비트 어드레싱 모드에서, 중간 결과는 제2 오퍼랜드의 비트40-63과 40의 이진 0들의 연결로부터 형성된다. 31-비트 어드레싱 모드에서, 중간 결과는 제2 오퍼랜드의 비트 33-63과 33의 이진 0들의 연결로부터 형성된다. 64-비트 어드레스 지정 모드에서, 중간 결과는 전체 제2 오퍼랜드 로부터 형성된다.
[00108] 보호된 스토리지 퍼실리티가 인에이블 될 때, 상기 중간 결과는, 예를 들어, 보호 기억 이벤트 검출에 사용된다. 만일 보호된 스토리지 이벤트가 인지 되면, 일반 레지스터 R1은 수정되지 않고, 상기 명령은 완료되며, 이에 관해서 후술한다.
[00109] 보호된 스토리지 퍼실리티가 인에이블 되지 않거나, 또는 상기 퍼실리티가 인에이블 되지만 보호된 스토리지 이벤트가 인지되지 않을 때는, 64-비트의 중간 결과가 일반 레지스터 R1 에 배치되고, 상기 명령은 완료된다.
[00110] 보호된 스토리지 이벤트가 인지 될 때 상기 보호된 스토리지 이벤트 파라미터 리스트(GSEPL)가 액세스 된다. 저장 유형의 액세스들(Store type accesses )이 전체 GSEPL에 적용된다. 조건 코드는 변경되지 않는다.
[00111] 전술한 바와 같이, LGG명령에 더하여, 상기 보호된 스토리지 퍼실리티는, 본 발명의 실시 예에 따라, LLGFSG명령을 포함한다. 상기 LLGFSG명령은 단일의 명령(예를 들어, 단일의 아키텍처 된 하드웨어 명령)이고, 이는 스토리지로부터 데이터를 로드 하여, 시프트 된 값을 획득하기 위하여 시프트 량만큼 상기 데이터를 시프트 하고, 상기 시프트 된 값을 사용하여 중간 결과를 획득하며, 그리고 상기 중간 결과를 사용하여 보호된 스토리지 검출을 수행한다.
[00112] 하나의 특정 예에서, 상기 데이터는 32-비트의 값이고, 이는 보호된 스토리지 지정 레지스터에 명시된 다수의 비트 위치들만큼 좌측으로 시프트 되어, 예를 들어, 64-비트의 중간 값을 형성한다. 상기 64-비트 값은 어드레싱 모드를 위해 조정된다; 즉, 24-비트 어드레싱 모드에서, 비트 0-39는 0들로 세트 되고; 31-비트 어드레싱 모드에서, 비트 0-32는 0들로 세트 되며; 그리고 64-비트 어드레싱 모드에서는, 상기 값은 변경되지 않는다. 상기 중간 값의 선택된 비트들은(GSD 레지스터의) 보호된 스토리지 원점과 비교되고, 그리고 상기 중간 값의 다른 선택된 비트들은 상기 보호된 스토리지 섹션 마스크(GSSM) 레지스터의 비트를 인덱스 하기 위해 사용된다. 만일 상기 비교가 동일이고 상기 인덱스 된 GSSM 비트가 1이면, 보호된 스토리지 이벤트가 검출된다. 그렇지 않으면, 상기 명령은 단순히 상기 중간 값을 레지스터에 로드 하기만 한다.
[00113] LLGFSG(Load Logical and Shift Guarded) 명령의 일 예를 도 9를 참조하여 설명한다. LLGFSG 명령(900)은, 예를 들어, LLGFSG 연산을 지정하기 위한 오피코드 필드들(902a, 902b); 레지스터 필드(R1)(904); 인덱스 필드(X2) (906); 베이스 필드(B2)(908); 및 제1 변위(DL2)필드(910a) 및 제2변위(DH2) 필드(910b)를 포함하는 변위 필드를 포함한다. 상기 제2 변위 필드 및 상기 제 1 변위 필드의 내용들은 연결되어(concatenated), 일 예에서, 20-비트 부호 있는 이진 정수로서 취급되는, 변위를 제공한다.
[00114] X2(906) 및 B2(908) 필드들이 레지스터0이 아닌 일반 레지스터를 지정할 때, 각각의 레지스터들의 내용들은 상기 변위에 더해져서 제2 오퍼랜드를 포함하는 스토리지의 어드레스를 제공한다. 제2 오퍼랜드는, 예를 들어, 스토리지의 워드이다. 일 예에서, 스펙 예외(a specification exception)가 인지되고, 만일 상기 제 2 오퍼랜드 어드레스가 워드 경계가 아니면 상기 연산은 금지된다(suppressed).
[00115] LLGFSG명령의 연산에서, 64-비트의 중간 결과가, 다음과 같이, 형성된다:
[00116] 보호된 스토리지 퍼실리티가 인에이블 될 때(예를 들어, 제어 레지스터 2의 비트59에 의해서), 상기 중간 결과는 보호된 로드 시프트 값(the guarded load shift value)(GLS, 보호된 스토리지 지정 레지스터의 비트 53-55에서)을 사용하여 형성된다. 보호된 스토리지 퍼실리티가 인에이블 되지 않을 때, 상기 GLS값은 0이 되는 것으로 가정된다.
[00117] 예로서, 24-비트 어드레싱 모드에서, 중간 결과는 40의 이진 0들, 제2 오퍼랜드의 비트(8+GLS)에서 31까지, 그리고 GLS 이진 0들(즉, GLS와 동일한 수의 0들)의 연결로부터 형성된다. 31-비트 어드레싱 모드에서, 중간 결과는 33의 이진 0들, 제2 오퍼랜드의 비트(1+GLS)에서 31까지 그리고 GLS 이진 0들의 연결로부터 형성된다. 64-비트 어드레스 지정 모드에서, 중간 결과는 (32-GLS) 이진 0들, 전체 32-비트 제2 오퍼랜드, 그리고 GLS 이진 0들의 연결로부터 형성된다.
[00118] 보호된 스토리지 퍼실리티가 인에이블 될 때, 상기 중간 결과는, 예를 들어, 보호 기억 이벤트 검출에 사용된다. 만일 보호된 스토리지 이벤트가 인지 되면, 일반 레지스터 R1은 수정되지 않고, 상기 명령은 완료되며, 이에 관해서 후술한다
[00119] 보호된 스토리지 퍼실리티가 인에이블 되지 않거나, 또는 상기 퍼실리티가 인에이블 되지만 보호된 스토리지 이벤트가 인지되지 않을 때는, 64-비트의 중간 결과가 일반 레지스터 R1 에 배치되고, 상기 명령은 완료된다.
[00110] 보호된 스토리지 이벤트가 인지 될 때 상기 보호된 스토리지 이벤트 파라미터 리스트(GSEPL)가 액세스 된다. 저장 유형의 액세스들(Store type accesses )이 전체 GSEPL에 적용된다. 조건 코드는 변경되지 않는다.
[00121] LGG명령 또는 LLGFSG명령의 실행으로, 다음의 프로그램 예외들이 있을 수 있다: 액세스 (페치, 제2 오퍼랜드; 보호된 스토리지 이벤트가 인지될 때, 페치 및 저장, GSEPL 필드); 연산 (보호된 스토리지 퍼실리티가 설치되지 않음); 및 스펙(specification).
[00122] LGG명령 또는 LLGFSG명령의 각각에 대한 실행 우선 순위는 다음과 같다:
[00123]1.-7-. 일반 케이스에 대한 프로그램-인터럽션 조건들의 우선 순위와 동일한 우선 순위를 갖는 예외들.
[00124] 8. 스토리지의 제2 오퍼랜드에 대한 액세스 예외들.
[00125] 9. 보호된 스토리지 이벤트가 인지되지 않은 완료.
[00126] 10. 보호된 스토리지 이벤트 파라미터 리스트에 대한 부작용 액세스 예외들.
[00127] 11. 보호된 스토리지 이벤트가 인지되는 완료.
[00128] LLGFSG(Load Logical And Shift Guarded )명령은 때때로 압축된 포인터들 (compressed pointers)이라 하는 것을 로드 할 때 유용할 수 있다. 상기 압축된 포인터들에서 포인터 어드레스의 최우측 비트들의 일부는 스토리지에 결여되어 (absent) 있어서 0들이라고 가정된다. 예를 들어, 다양한 언어들, 예를 들어 Java는 인테그럴 스토리지 경계들 상(즉, 2의 거듭제곱인 경계들 상)의 자신의 애플리케이션들에 대해서 데이터 객체들을 할당할 수 있다. 예를 들어, 객체들은 워드(4-바이트), 더블워드(8-바이트), 또는 쿼드워드(16-바이트) 경계 상에 할당 될 수 있다. 하나의 객체가 그러한 경계 상에 할당될 때, 상기 객체 어드레스의 최우측 비트 중 일부는 0이다. 프로그래밍 효율을 위해, 그러한 객체들에 대한 포인터를 32 비트 포인터를 사용하여 표시하는 것이 유리하지만, 이렇게 하면, 64 비트 어드레싱 모드에서 실행 중일지라도, 어드레스 가능 범위가 4기가 바이트로 (또는, 31 비트 어드레스를 사용하는, z/Architecture의 경우, 어드레스 가능 범위는 2 기가 바이트로) 제한된다.
[00129] 그러한 객체(인테그럴 경계 상에 정렬된)의 최우측 비트 중 일부가 0이라는 것은 알려져 있기 때문에, 이들 비트들은 예상된 0비트들의 수만큼 오른쪽으로 상기 포인터를 시프트 함으로써 상기 포인터의 인-메모리 표시(an in-memory representation of the pointer )로부터 생략 될 수 있다. 이것은 대응하는 수의 최좌측 비트들이 스토리지 내의 상기 포인터에 더해질 수 있게 하여, 상기 포인터가 시프트 되지 않은 버전을 사용하여 가능한 것보다 더 큰 양의 메모리를 어드레스 할 수 있게 해준다. 예를 들어, 만일 상기 포인터들이 더블 워드를 표시하는 것으로 알려졌다면, 상기 포인터를 3 비트만큼 오른쪽으로 시프트 함으로써, 32-비트 포인터가 최대 32 기가 바이트의 메모리까지 어드레스 할 수 있다(대조적으로 시프트 되지 않은 포인터를 사용하면 4 기가 바이트가 어드레스 될 수 있다). 또한, 상기 포인터가 CPU의 메모리 서브 시스템에 의해 사용 되기 위해 로드 될 때는, 왼쪽으로 3 비트 시프트 되어 35-비트 포인터를 형성한다.
[00130] 프로그래밍 모델이 동일 포맷을 갖는 압축된 포인터들을 사용한다고(즉, 상기 압축된 포인터들은 모두 동일 비트 수만큼 오른쪽으로 시프트 된다고) 가정하면, 로드-및-시프트 연산을 수행하는 명령은 시프트 량을 지정하는 오퍼랜드를 가질 필요가 없다. 오히려, 이 것은 드물게(예를 들어, 태스크가 디스페치 될 때) 로드 되는 상대적으로 정적인 값(a relatively static value)이 될 수 있다. 일 실시 예에서, 압축 포인터들이 시프트 되는 비트들의 수는 보호된 스토리지 지정(GSD) 레지스터의 보호된 로드 시프트(GLS) 필드에 명시된다. 다른 실시 예에서, 상기 시프트 양은 상기 명령의 오퍼랜드에 명시 될 수 있다. 다른 변형들도 또한 가능하다.
[00131] 보호된 스토리지 퍼실리티가 구성에 설치 될 때, LGG(Load Guarded) 명령 및 LLGFSG(Load Logical And Shift Guarded) 명령은 보호된 스토리지 인에이블먼트 제어(예를 들어, 제어 레지스터 2의 비트59)의 내용들에 관계없이 실행될 수 있다. 그러나 (a) GSE 제어가 1이고, (b) 보호된 스토리지 섹션 마스크가 0이 아닐 때, LGG 또는 LLGFSG 를 실행 한 결과로서 보호된 스토리지 이벤트가 인지 될 수 있다. 상기 보호 스토리지 섹션 마스크는 GSE 제어가 1이 아니면 로드 되지 않는다.
[00132] 보호된 스토리지 섹션 마스크 (GSSM)의 모든 64 비트들이 0일 때 보호된 스토리지 이벤트는 인지되지 않는다. 프로그램은 (a)보호된 스토리지 제어들을 로드 하지 않아서, GSSM이 자신의 리세트 상태의 0들을 포함하거나, 또는 (b) GSSM에 0들을 로드 함으로써 보호된 스토리지 이벤트가 인지되지 않도록 할 수 있다.
[00133] LGSC(Load Guarded Storage Controls) 명령의 일 예가 도 10을 참조하여 설명된다. LGSC 명령은 CPU에 대해 보호된 스토리지 이벤트의 연산을 제어하는 파라미터들을 제공하고, 보호된 스토리지 이벤트의 발생시 CPU의 상태를 설명하는 정보를 프로그램에 제공한다.
[00134] 도 10을 참조하면, LGSC(Load Guarded Storage Controls) 명령(1000)은 보호된 스토리지 제어들 로드 연산(a load guarded storage controls operation) 을 지정하기 위해 연산 코드(opcode) 필드들(1002a,1002b); 레지스터 필드(R1) (1004); 인덱스 필드(X2)(1006); 베이스 필드(B2)(1008); 및 제1 변위(DL2)필드 (1010a) 및 제2변위(DH2) 필드(1010b)를 포함하는 변위 필드를 포함한다. 상기 제2 변위 필드 및 상기 제 1 변위 필드의 내용들은 연결되어(concatenated), 일 예에서, 20-비트 부호 있는 이진 정수로서 취급되는, 변위를 제공한다.
[00135] X2(1006) 및 B2(1008) 필드들이 레지스터0이 아닌 일반 레지스터를 지정할 때, 각각의 레지스터들의 내용들은 상기 변위에 더해져서 제2 오퍼랜드를 포함하는 스토리지의 어드레스를 제공한다.
[00136] 연산에서, 상기 제2 오퍼랜드 어드레스에서의 보호된 스토리지 제어 블록 (GSCB)의 내용들은 3개의 보호된 스토리지 레지스터들로 로드 된다. 상기 보호된 스토리지 제어 블록(GSCB)의 포맷은 도 7 에 도시된다. 상기 명령의 R1 필드는 유보되고 0을 포함해야 한다; 그렇지 않으면 프로그램이 향후 호환 가능하게 작동하지 않을 수 있다.
[00137] 액세스 예외들은 상기 GSCB의 모든 32 바이트들에 대해서 인지 된다.
[00138] 만일 로드 되는 상기 GSD레지스터의 GLS 또는 GSC 필드들 중 하나가 무효 값들(invalid values)을 포함한다면, 또는 만일 상기 레지스터의 유보된 비트 위치들이 0들을 포함하지 않는다면, 결과들은 예측 불가능하다(unpredictable). 만일 상기 제2 오퍼랜드가 (a)무효의 GLS 또는 GSC 값들, 또는 (b)상기 유보된 비트 위치들에 0이 아닌 값들을 포함한다면, CPU가 상기 무효 또는 0이 아닌 값들을 정정된 값들(corrected values)로 대체하는지는 모델 종속적(model dependent )이다. 또한, 그러한 정정된 값들이 SGSC(the Store Guarded Storage Controls) 명령에 의해서 후속적으로 저장되는지는 예측 불가능하다.
[00139] 보호된 스토리지 인에이블먼트 제어, 예를 들어, 제어 레지스터2의 비트59가 0일 때 특별 연산 예외(special operation exception )가 인지되고, 상기 연산은 금지된다.
[00140] 상기 조건 코드는 변경 없이 유지되고, 다음의 프로그램 예외들이 있을 수 있다: 액세스(페치, 제2 오퍼랜드; 연산(만일 보호된 스토리지 퍼실리티가 설치되어 있지 않다면); 특별 연산; 및 트랜잭션 제한.
[00141] 만일 상기 GSD 레지스터의 GSC 필드가 무효 값을 포함한다면, 보호된 스토리지 이벤트가 발생하지 않거나 또는 오류가 있는 보호된 스토리지 이벤트가 검출 될 수 있다.
[00142] 만일 상기 GSD 레지스터의 GLS 필드가 무효 값을 포함한다면, LLGFSG(Load Logical and Shift Guarded) 명령에 의해 사용되는 중간 결과가, 예측할 수 없는 수의 비트들에 의해서 시프트 된, 예측할 수 없는 범위의 제2 오퍼랜드의 비트들로부터 형성될 수 있다.
[00143] SGSC(Store Guarded Storage Controls )명령의 일 예가 도 11을 참조하여 설명된다. SGSC 명령(1100)은, 예를 들어, 보호된 스토리지 제어들 저장 연산을 지정하기 위해 연산 코드(opcode) 필드들(1102a, 1102b); 레지스터 필드(R1)(1104); 인덱스 필드(X2)(1106); 베이스 필드(B2)(1108); 및 제1 변위(DL2)필드(1110a) 및 제2변위(DH2) 필드(1110b)를 포함하는 변위 필드를 포함한다. 상기 제2변위 필드 및 상기 제 1 변위 필드의 내용들은 연결되어(concatenated), 일 예에서, 20-비트 부호 있는 이진 정수로서 취급되는, 변위를 제공한다.
[00144] X2(1106) 및 B2(1108) 필드들이 레지스터0이 아닌 일반 레지스터를 지정할 때, 각각의 레지스터들의 내용들은 상기 변위에 더해져서 제2 오퍼랜드를 포함하는 스토리지에 어드레스를 제공한다.
[00145] 연산에서, 상기 3개의 보호된 스토리지 레지스터들의 내용들은 상기 제2 오퍼랜드 위치에 저장된다. 상기 제2 오퍼랜드는, 도7에서 도시한 바와 같이, 보호된 스토리지 제어 블록 (GSCB)의 포맷을 갖는다. 일 실시 예에서, 0들이 상기 (GSCB)의 제1의 8 바이트들(the first eight bytes)에 저장된다.
[00146] 액세스 예외들이 상기 GSCB의 모든 32 바이트들에 대해서 인지된다.
[00147] 상기 명령의 R1 필드는 유보되고 0을 포함한다; 그렇지 않으면 프로그램이 향후 호환 가능하게 작동하지 않을 수 있다.
[00148] 특별 예외가 인지되고, 만일 보호된 스토리지 인에이블먼트 제어, 예를 들어, 제어레지스터2의 비트59가 0이면, 상기 명령은 금지된다.
[00149] 상기 조건 코드는 변경 없이 유지되고, 다음의 프로그램 예외들이 있을 수 있다: 액세스(저장, 제2 오퍼랜드; 연산(만일 보호된 스토리지 퍼실리티가 설치되어 있지 않다면); 특별 연산; 및 트랜잭션 제한.
[00150] 상기 명령들의 각각에 대해서, 다양한 필드들과 레지스터들이 설명되었지만, 본 발명의 하나 또는 그 이상의 실시 예들은 다른, 추가적인 또는 더 적은 필드들 도는 레지스터들, 또는 다른 크기의 필드들 또는 레지스터들, 등을 사용할 수 있다. 많은 변형들이 가능하다. 예를 들어, 묵시적 레지스터들이 상기 명령의 명시적으로 명시된 레지스터들 또는 필드 대신 사용될 수 있다. 다시, 다른 변형들도 또한 가능하다.
[00151] 전술한 명령들 및/또는 레지스터들의 하나 또는 그 이상이 보호된 스토리지 이벤트 검출하기 위해 사용되는 보호된 스토리지 이벤트 검출에 채용될 수 있다. 도 12에 도시 된 바와 같이, 일 실시 예에서, 보호된 스토리지 이벤트 검출(1200)은, 예를 들어, 보호된 스토리지 오퍼랜드 콤퍼랜드(GSOC)(1204); 및 보호된 스토리지 마스크 인덱스(GSMX)(1206)을 포함하는, LGG(Load Guarded) 명령 또는 LLGFSG (Load Logical And Shift Guarded)명령의 중간 결과(1202) 로부터 형성된, 예를 들어, 2개의 값들을 사용한다.
[00152] 상기 보호된 스토리지 오퍼랜드 콤퍼랜드(GSOC)(1204)는 LGG(Load Guarded) 명령 또는 LLGFSG (Load Logical And Shift Guarded)명령의 중간 결과로부터 형성된다. 예를 들어 상기 GSOC는 상기 중간 결과의 비트 위치0에서(63 - GSC)까지, 포괄적으로, 포함한다(여기서, GSC는, 예를 들어, 보호된 스토리지 지정 레지스터의 비트 위치 58-63에서, 보호된 스토리지 특성이다).
[00153] 상기 GSOC는, 또한 보호된 스토리지 특성(1216)을 포함하는, GSD 레지스터(1214)의 대응하는 비트 위치들에서 보호된 스토리지 원점(1212)(GSO)과 비교된다(1210). 상기 GSOC가 상기 GSO와 동일할 때, 보호된 스토리지 이벤트는 인지되지 않고, LGG(Load Guarded) 명령 또는 LLGFSG (Load Logical And Shift Guarded)명령의 실행은 상기 중간 결과를 일반 레지스터 R1에 배치함으로써 완료된다.
[00154] 상기GSOC가 상기 GSO와 동일 할 때(1220), 상기 GSOC의 오른쪽에 있는 중간 결과의 6 비트들은 보호된 스토리지 마스크 인덱스 (GSMX)라 불리는 부호 없는 이진 정수를 형성한다. 상기 GSMX에 대응하는 보호된 스토리지 섹션 마스크 (GSSM) 레지스터(1226)의 섹션 보호 비트 (section guard bit: G)(1224)가 검사된다(1222). 만일 상기 섹션 보호 비트가 0이면, 보호된 스토리지 이벤트는 인지되지 않고, LGG(Load Guarded) 명령 또는 LLGFSG(Load Logical And Shift Guarded)명령의 실행은 상기 중간 결과를 일반 레지스터 R1에 배치함으로써 완료된다. 그러나, 만일 상기 섹션보호 비트가 1이면, 보호된 스토리지 이벤트가 인지된다(1228).
[00155](a)보호된 경우 스토리지 퍼실리티가 인에이블 되지 않거나(예를 들어, 제어 레지스터 2의 비트59 에 의해서), 또는 (b)보호된 스토리지 섹션 마스크 (GSSM) 레지스터의 모든 비트 위치들이, 예를 들어, 0 을 포함할 때 보호된 스토리지 이벤트 검출은 수행되지 않는다.
[00156] 일 실시 예에서, 보호된 스토리지 제어들은 머신 체크(a machine check)에서 또는 어드레스 연산에서의 신호 프로세서(SIGP) 저장 추가 상태(a signal processor (SIGP) store additional status )에서 캡처(capture) 될 수 있다. 예를 들어, CPU에서 머신 체크가 발생할 때, CPU의 아키텍처 된 레지스터 컨텍스트(the architected register context )는 스토리지에 기록된다. 상기 아키텍처 된 레지스터 컨텍스트는 실제 저장소의 하위 2블록들(the lower two blocks)에 할당된 스토리지 위치들에(즉, 프리픽스 영역에) 저장된다. 상기 아키텍처 된 레지스터 컨텍스트는 다음을 포함한다: 프로그램 상태 워드(PSW), 부동 소수점 제어 레지스터, 클럭 비교기, CPU 타이머, TOD (Time-Of-Day) 프로그래머블 레지스터, 브레이킹 이벤트 어드레스 레지스터 및 프리픽스 레지스터. 또한, 본 발명의 일 실시 예에 따라, 보호된 스토리지 레지스터들을 포함하는, 추가적인 정보를 세이브하기 위해 상기 프리픽스 영역으로부터 인접하지 않은(discontiguous) 확장된 머신 체크 세이브 영역(MCESA)을 포함하도록 상기 아키텍처는 확장되었다.
[00157] 도 13a에 도시 된 바와 같이, 일 예에서, 확장된 머신 체크 세이브 영역(a machine check extended save area)(1300)은 세이브되는 정보를 표시하는 내용(1304)을 포함한다. 일 예에서, 상기 내용의 오프셋들이 (1302)에 도시되고, 저장되는 확장된 세이브 영역의 양은 (1306)에 도시된 길이 특성(length characteristic: LC)에 기초한다.
[00158] 일 예에서, 내용(1304)는 보호된 스토리지 레지스터들의 내용들을 포함하고, 이들은 보호 스토리지 지정 레지스터의 내용들(1306), 보호된 스토리지 섹션 마스크 레지스터의 내용들(1308), 및 보호된 스토리지 이벤트 파라미터 리스트 레지스터의 내용들(1310)을 포함한다. 일 예에서, 상기 보호된 스토리지 레지스터들은 보호된 스토리지 제어 블록의 포맷과 동일한 포맷으로 저장된다.
[00159] 확장된 머신 체크 세이브 영역의 위치들 1024-1055의 내용들의 유효성은, 예를 들어, 보호된 스토리지 레지스터의 유효성 비트, 예를 들어, 실제 위치들 232-239에 저장된, 예를 들어, 머신 체크 인터럽션 코드(MCIC)의 비트36에 의해서 표시된다. 1일 때, 그 것은 이들 위치들의 내용들이 인터럽션 시점에서 상기 보호된 스토리지 레지스터들의 정확한 상태를 반영함을 표시한다.
[00160] 상기 확장된 머신 체크 세이브 영역은 확장된 머신 체크 세이브 영역 지정(MCESAD)에 의해서 지정되고, 이에 관한 예가 도13b에 도시된다. 확장된 머신 체크 세이브 영역 지정(1350)은, 예를 들어, 확장된 머신 체크 세이브 영역의 원점을 표시하기 위해 사용되는 확장된 머신 체크 세이브 영역 원점 (MCESAO)(1352)과, 상기 MCESA의 크기 및 정렬을 나타내는 길이 특성(LC) (1354)을 포함한다.
[00161] 하나의 예에서, 상기 길이 특성은 2의 거듭제곱(power)이고, 상기 길이 특성의 효과들은, 예를 들어, 다음을 포함한다:
[00162] 보호된 스토리지 퍼실리티가 설치되어 있지 않을 때, 또는 상기 퍼실리티가 설치되어 있지만, 상기LC 필드는 0일 때, 상기 확장된 머신 체크 세이브 영역의 크기는 1,024바이트인 것으로 가정되는데; 이 것은 상기 보호된 스토리지 퍼실리티를 알지 못하는 구형 소프트웨어에 대해서 호환 가능한 동작을 가능하게 한다.
[00163] 보호된 스토리지 퍼실리티가 설치되어 있고 상기 LC 필드가, 예를 들어, 1에서 9까지 모든 값일 때, 오류가 있음이 가정되고, 전체 MCESAO는 마치 0들을 포함한 것으로(즉, MCESA는 저장되지 않은 것으로) 취급된다.
[00164] 보호된 스토리지 퍼실리티가 설치되어 있고 상기 LC 필드가, 예를 들어, 10보다 크거나 또는 같은 값을 포함할 때, MCESA의 크기와 정렬은 2LC 바이트이다. 이 경우, 상기 MCESAD의 비트 0 에서 63-LC까지는 확장된 머신 체크 세이브 영역 원점(MCESAO)을 형성한다. 상기 MCESAO는, 오른쪽 첨부된 LC 비트의 0들과 함께, 상기 확장된 머신 체크 세이브 영역 의64-비트 어드레스를 형성한다.
[00165] 확장된 머신 체크 세이브 영역과 유사하게, 보호된 스토리지 퍼실리티가 설치되어 있을 때, 예를 들어, CPU의 선택된 레지스터들의 내용들을 캡쳐 하기 위해 사용되는, 신호 프로세서(SIGP)명령의 파라미터 레지스터는 추가의 상태 정보를 포함하기 위해 확장된다. 도 13c에 도시 된 바와 같이, 어드레스 순서에서 추가적인 상태 저장(the store additional status)을 위한 SIGP 파라미터 레지스터(1380)는 추가적인 상태 영역의 원점을 표시하기 위해 사용되는 추가적인 상태 영역 원점(1382)과, 상기 추가적인 상태 영역의 크기와 정렬을 나타내는 길이 특성(LC)(1384)를 포함한다.
[00166] 일 예에서, 보호된 스토리지 퍼실리티가 설치되어 있을 때, 만일 유보된 LC 값이 명시되거나, 또는 만일 파라미터 레지스터 내의 모든 유보된 비트 위치가 0이 아니라면, 상기 SIGP 지시는 어드레스된 CPU에 의해서 수용되지 않으며, 무효의 파라미터 비트 (예를 들어, 비트55)는 상기 SIGP명령의 R1 필드에 의해서 지정된 상태 레지스터에 표시되고, 상기 명령은 조건 코드 1을 세트 함에 의해서 완료된다.
[00167] 보호된 스토리지 이벤트와 관련된 처리에 관한 더 자세한 사항들은 아래에서 기술된다. 상기 처리의 일부는 프로세서의 실행 모드에 따라 결정된다. 예를 들어, 프로세서는 비 트랜잭션 실행 모드 또는 트랜잭션 실행 모드에 있을 수 있다. 또한, 만일 트랜잭션 모드에 있는 경우에 또한, 프로세서는 비 억제된 트랜잭션 모드 또는 억제된 트랜잭션 모드에 있을 수 있고, 처리는 트랜잭션 모드에 따라 달라질 수 있다. 특정 세부 사항은 z/Architecture를 참조하여 설명된다; 그러나, 하나 또는 그 이상의 실시 예들이 다른 아키텍처들에도 적용될 수 있다. z/Architecture는 한 가지 예일뿐이다.
[00168] CPU가 트랜잭션 실행 모드에 있는 동안 보호된 스토리지 이벤트가 인지될 때, 다음의 일들이 발생한다:
[00169] 1. 트랜잭션은, 예를 들어, 중단 코드19에 의해 중단된다. 만일 트랜잭션 진단 블록(TDB) 어드레스가 유효하지 않거나, 또는 만일 TDB 어드레스가 유효하고 액세스 가능하다면, 조건 코드 2가, 예를 들어, 트랜잭션 중단 PSW에 세트 된다. 만일 TDB 어드레스는 유효하지만, TDB가 액세스 가능하지 않다면, 조건 코드 1이, 예를 들어, 트랜잭션 중단 PSW에 세트 된다.
[00170] 2. 모델에 따라, LGG(Load Guarded )명령 또는 LLGFSG(Load Logical Guarded And Shift) 명령의 제2 오퍼랜드는 보호된 스토리지 이벤트 조건이 여전히 존재 하는지를 결정하기 위해 재 페치(refetch)될 수 있다.
[00171] 
제2 오퍼랜드가 재 패치 되고 보호된 스토리지소 이벤트 조건이 더 이상 존재 하지 않을 때, 정상적인 트랜잭션 중단 처리는 트랜잭션 중단 PSW를 로드 함으로써 완료된다. 보호된 스토리지 이벤트 처리는 이 경우 발생하지 않는다.
[00172] 
제2 오퍼랜드가 재 페치 되지 않을 때, 또는 제2 오퍼랜드가 재 페치 되고 보호된 스토리지 이벤트 조건이 지속될 때, 보호된 스토리지 이벤트 처리가, 여기서 설명하는 바와 같이, 발생한다(트랜잭션 중단 PSW를 로드 하는 대신에); 즉, 보호된 스토리지 퍼실리티가 없으면, 트랜잭션 실행이 중단 될 때, 제어는 트랜잭션 중단 PSW에 의해서 지정된 명령으로 전달된다. 비 억제된 트랜잭션의 경우, 이것은 트랜잭션 실행을 시작한 가장 바깥 쪽 TBEGIN 명령 다음에 오는 명령이다. 일반적으로, 이 것은 제어를 트랜잭션 중단 핸들러로 전송하고 상기 트랜잭션 중단 핸들러가 프로그램 조건들을 변경하여 트랜잭션 실행에서 후속의 시도를 성공적이 되게 한다. 억제된 트랜잭션의 경우, 트랜잭션 중단 PSW 는 TBEGINC 명령을 지정한다. 따라서 트랜잭션은 중단 핸들러로부터의 간섭 없이 재개된다. 트랜잭션 실행 중에 GSE가 인지될 때, 트랜잭션은 중단된다. GSE를 해결하지 않고 트랜잭션을 재개하는 것은 생산적이지 않다. 따라서 제어는 트랜잭션 중단 후 GSE 핸들러로 전달되고, GSE 핸들러는 상기 이벤트를, 여기서 설명한대로, 관리한다.
[00173] 이 경우에, TX 비트는 GSECI 필드에 세트 되고, 만일 CPU가 억제된 트랜잭션 실행 모드에 있다면, CX 비트도 또한 세트 된다.
[00174] 보호된 스토리지 이벤트가 발생할 때, GSE 명령 어드레스(GSEIA)는 상기 이벤트를 발생 시킨 LGG명령 또는 LLGFSG 명령의 어드레스를 포함한다. 일반적으로, 프로그램은 GSE를 해결 한 후 이 어드레스로 다시 분기하여, 상기 이벤트를 처음 일으킨 객체를 액세스하는 것을 계속하여 시도 할 수 있다. 그러나, 트랜잭션 실행(TX) 모드에서, 트랜잭션은 보호된 스토리지 이벤트에 의해서 중단되고, GSE 로 인도하는 트랜잭션의 다른 명령들이 중단될 것이므로, LGG/LLGFSG 명령으로 다시 분기하는 것은 부적절하다. 따라서, 본 발명의 일 실시 예에 따라, GSE로 인한 중단에 기초하여, 처리는, 예를 들어, 다음을 포함한다: GSE 를 해결하기 위해 트랜잭션 중단 후 GSE 핸들러로 분기하는 단계; GSE 핸들러에 CPU가 트랜잭션 모드에 있다는 표시를 제공하는 단계; 및 GSE 핸들러가 트랜잭션을 재개할 수 있도록, GSE를 발생시키는 트랜잭션을 시작한 TBEGIN/TBEGINC 명령의 어드레스를 제공하는 단계.
[00175] 보호된 스토리지 이벤트가 인지 되었을 때 CPU가 트랜잭션 실행 모드에 있었는지에 관계없이, 보호된 스토리지 이벤트 파라미터 리스트 어드레스(GSEPLA) 레지스터는 보호된 스토리지 이벤트 파라미터 리스트 (GSEPL)를 찾아내기 위해 사용된다. 상기GSEPLA 레지스터의 내용은 64-비트 어드레스이고, 상기 어드레스의 64-비트는 현재 어드레싱 모드에 관계없이 사용 된다. 상기 GSEPL은, CPU가 액세스 레지스터 모드에 있을 때, 상기 GSEPL이 1차 어드레스 공간을 사용하여 액세스 된다는 것을 제외하고는, 현재 변환 모드를 사용하여 액세스된다.
[00176] 만일 상기 GSEPL을 액세스 할 때 액세스 예외가 인지된다면, 처리는 다음과 같다:
[00177] 
프로그램 인터럽션이 발생한다.
[00178] 
만일 CPU가 트랜잭션 실행 모드에 있지 않다면, 프로그램의 구 PSW(the program old PSW)의 명령 어드레스는 다음과 같이 세트 된다:
[00179] - 만일 예외 조건이 무효(nullification )가 되면, 상기 명령 어드레스는 보호된 스토리지 이벤트를 발생시키는 명령 (즉, LGG 또는 LLGFSG의 어드레스, 또는 LGG 또는 LLGFSG가 타겟 인 실행-유형 명령의 어드레스)을 가리킨다.
[00180] - 만일 예외 조건으로 인해 금지 또는 종료가 발생하면, 상기 명령 어드레스는 보호된 스토리지 이벤트를 발생시키는 명령 다음에 오는 다음 순차 명령을 가리킨다.
[00181] 만일 CPU가 트랜잭션 실행 모드에 있었다면, 트랜잭션 중단 PSW는 프로그램 구 PSW(the program old PSW)에 배치된다.
[00182] 
어드레싱을 제외한 모든 액세스-예외 조건들에 대해서, 부작용 액세스 표시, 예를 들어, 실제 위치들 168-175에서의 변환 예외 식별(TEID)의 비트54는, 1로 세트 된다. (상기 TEID는 어드레싱 예외들을 위해 저장되지 않는다.)
[00183] 
상기 GSEPL이 액세스 가능하지 않을 때 나머지 보호된 스토리지 이벤트 처리는, 아래에서 설명하는 바와 같이, 발생하지 않는다.
[00184] 만일 상기 GSEPL이 액세스 가능하지 않다면, 다음의 액션들이 상기 GSEPL의 필드들을 사용하여 수행된다:
[00185] 
상기 GSEPL의 바이트 0과 4-7은 0들로 세트 된다.
[00186] 
어드레싱 모드의 표시는, 다음과 같이, 보호된 스토리지 이벤트 어드레싱 모드 (GSEAM, GSEPL의 바이트 1)에 배치된다:
[00187] - 상기GSEAM의 비트 0-5는 0들로 세트 된다.
[00188] - 상기 GSEAM의 비트 6 및 7은 보호된 스토리지 이벤트가 인지 될 때 PSW의 비트 31 및 32로 세트 된다.
[00189] 
상기 이벤트의 원인의 표시는, 다음과 같이, 보호된 스토리지 이벤트 원인 표시 필드(GSECI, GSEPL의 바이트 2)에 배치 된다
[00190] - 만일 보호된 스토리지 이벤트가 인지 되었을 때 CPU가 트랜잭션 실행 모드에 있었다면, 상기 GSECI의 비트 0은 1로 세트 된다; 그렇지 않으면, 바이트 2의 비트 0이 0으로 세트 된다.
[00191] - 만일 보호된 스토리지 이벤트가 인지 될 때 CPU가 억제된 트랜잭션 실행 모드에 있었다면, 상기 GSECI의 비트 1은 1로 세트 된다; 그렇지 않으면, 상기 GSECI의 비트 1은 0으로 세트 된다.
[00192] - 상기 GSECI의 비트 2-6은 0들로 세트 된다.
[00193] - 상기 GSECI의 비트 7은 보호된 스토리지 이벤트를 발생시키는 명령을 지정하도록 세트 된다. 예로서, 0의 값은 상기 이벤트가 LGG 명령에 의해서 발생하였음을 의미한다; 1의 값은 상기 이벤트가 LLGFSG 명령에 의해서 발생하였음을 의미한다.
[00194] 
PSW DAT, 어드레싱 모드, 및 어드레스 공간 제어들의 표시는, 다음과 같이, 보호된 스토리지 이벤트 액세스 표시 필드(GSEAI, GSEPL의 바이트 3)에 배치 된다.
[00195] - 상기 GSEAI의 비트 0은 유보되고 0으로 세트 된다.
[00196] - 현재 변환 모드인, PSW의 비트 5는 상기 GSEAI의 비트 1에 배치 된다.
[00197] - 만일DAT가 온(on)이면, PSW의 비트 16-17은 상기 GSEAI의 비트 2-3에 배치 된다. 만일 DAT가 오프(off)이면, 상기GSEAI의 비트 2-3은 예측 불가능 하다.
[00198] - 만일CPU가 액세스 레지스터(AR) 모드에 있다면, 상기 이벤트를 발생시키는 LGG 명령 또는 LLGFSG 명령의 B2필드에 대응하는 액세스-레지스터 번호는 상기 GSEAI의 비트 4-7에 배치된다. 만일CPU가 AR 모드에 있지 않다면, 상기GSEAI의 4-7 비트는 예측 불가능 하다.
[00199] 
PSW의 명령 어드레스는 보호된 스토리지 이벤트 핸들러 어드레스 필드 (GSEHA, GSEPL의 바이트 8-15)의 내용들에 의해서 대체 된다. 상기GSEHA 필드는 분기 어드레스로 간주된다. 현재 어드레싱 모드는 변하지 않는다.
[00200] 
보호된 스토리지 이벤트를 발생시키는 명령의 어드레스는 보호된 스토리지 이벤트 명령 어드레스 필드(GSEIA, GSEPL의 바이트 16-23)에 배치된다. 상기GSEIA에 배치된 어드레스는, 예로서, LGG명령 또는 LLGFSG 명령의 어드레스이거나, 또는 LGG 또는 LLGFSG의 타겟인 실행-유형 명령의 어드레스이다. 상기GSEIA는 또한 브레이킹 이벤트 어드레스 레지스터(the breaking event address register)에 배치된다.
[00201] 
LGG 명령 또는 LLGFSG 명령의 제2 오퍼랜드 어드레스는 보호된 스토리지 이벤트 오퍼랜드 어드레스(GSEOA, GSEPL의 바이트 24-31)에 배치된다. 만일 보호된 스토리지 이벤트의 인지로 인해 트랜잭션 실행이 중단되었다면, 상기 GSEOA 필드는 트랜잭션 실행 중에 형성된 오퍼랜드 어드레스를 포함한다.
[00202] 
LGG명령 또는 LLGFSG 명령의 중간 결과는 보호된 스토리지 이벤트 중간 결과 필드(GSEIR, GSEPL의 32-39 바이트)에 배치된다. 만일 보호된 스토리지 이벤트의 인지로 인해 트랜잭션 실행이 중단된다면, 상기GSEIR 필드는 보호된 스토리지 오퍼랜드 어드레스 (GSEOA) 필드를 사용하여 형성된다. 그러나, 만일 트랜잭션 실행 중에 보호된 스토리지 이벤트가 인지 되었다면, 상기 GSEIR이 트랜잭션으로 페치 된 값을 포함하는지 또는 트랜잭션이 중단 된 후에 페치 된 값을 포함하는지는 모델 종속적(model dependent)이다.
[00203] 
GSE 중간 어드레스(즉, LGG 또는 LLGFSG에 의해서 로드 되는 포인터)는 트랜잭션이 중단 된 후에 형성된다. 일 실시 예에서, 만일LGG/LLGFSG의 오퍼랜드 가 트랜잭션 동안 트랜잭션으로 변경되었더라도, 상기 GSEIA는 이들 변경들을 보여주지 않을 것이다.
[00204] 
만일 보호된 스토리지 이벤트가 인지 되었을 때 CPU가 트랜잭션 실행 모드에 있었다면, 트랜잭션 중단 PSW의 명령 어드레스는 보호된 스토리지 이벤트 리턴 어드레스 필드(GSERA, GSEPL의 바이트40-47)에 배치된다. 만일 CPU가 억제된 트랜잭션 실행 모드에 있었다면, 상기 GSERA는 TBEGINC(억제된 트랜잭션 시작) 명령을 지정한다. 만일 CPU가 비 억제된 트랜잭션 실행 모드에 있었다면, 상기 GSERA는 TBEGIN(트랜잭션 시작) 명령 다음에 오는 명령을 지정한다. GSE 처리 후에, 상기 핸들러는 이 어드레스로 분기하여 트랜잭션을 다시 시도 할 수 있다.
[00205] 만일CPU가 보호된 스토리지 이벤트가 인지될 때 트랜잭션 실행 모드에 있지 않았다면, 상기GSERA 필드의 내용은 상기GSEIA 필드의 내용과 동일 하다.
[00206] 끝으로, 상기 LGG 명령 또는 LLGFSG 명령은 일반 레지스터 R1을 변경함이 없이 완료되는 것으로 간주된다.
[00207] 본 명세서에서 기술하는 바와 같이, 스토리지 재생 또는 쓰레기 수집(storage reclamation or garbage collection)으로 알려진, 스토리지 합체 기술(a storage coalescing technique)을 구현하는 프로그래밍 언어들은 보호된 스토리지 퍼실리티로부터 유익을 얻을 수 있다. 그러한 프로그래밍 모델에서, 프로그램 객체에 대한 참조는 먼저 상기 객체로 포인터를 로드 함으로써 수행된다. LGG(Load Guarded) 명령 및 LLFGSG(Load Logical Guarded And Shift) 명령은 하나의 수단을 제공하고, 이 수단에 의해서 프로그램이 객체로 포인터를 로드 할 수 있으며 상기 포인터가 사용 가능한지를 결정할 수 있다. 만일 GSE(guarded storage event)가 인지 되지 않으면, 상기 포인터는 상기 객체를 참조하기 위해 사용될 수 있다. 그러나 만일GSE가 인지될 때, 현재 포인터는 재구성되는 스토리지 위치를 지정하는 것을 표시할 수 있고, 이 경우에 상기 객체는 다른 곳에 재배치 되었을 수 있다. 그 다음 GSE핸들러 루틴은 상기 객체의 새로운 위치를 지정하기 위해 상기 포인터를 수정하고, 그 다음 상기 GSEIA에 의해서 지정된 위치로 분기하여 정상적인 프로그램 실행을 재개 할 수 있다.
[00208] CPU가 트랜잭션 실행 모드에 있을 때 인지되는 GSE에 응답하여, 프로그램의 GSE 핸들러는 상기 이벤트를 발생시킨 조건을 정정하기 위해 시도할 수 있고(즉, LGG 또는 LLGFSG의 오퍼랜드를 갱신함), 그 다음에 상기 GSERA 의해 지정된 위치로 분기하여 트랜잭션을 재실행 할 수 있다. 만일 비 억제된 트랜잭션 실행이 중단되었다면, 프로그램은 상기 이벤트를 발생시키는 조건이 정정되었는지 또는 아닌지, 각각에 따라, 상기 GSERA로 분기하기 전에 조건 코드를 2 또는 3으로 세트 한다. 만일 억제된 트랜잭션 실행이 중단되었다면, 프로그램은 상기 이벤트를 발생시키는 조건이 정정되었지 않은 한 상기 GSERA에 의해서 지정된 위치로 분기 하지는 않는다; 그렇지 않으면, 프로그램 루프(a program loop)가 초래될 수 있다.
[00209] 보호된 스토리지 이벤트 중간 결과(GSEIR) 필드의 내용들을 신뢰할만하게 하기 위해, 트랜잭션 실행 모드에서 실행하는 프로그램은 만일 동일 트랜잭션에서 후속으로 실행되는 LGG명령의 제2 오퍼랜드 위치를 수정한다면 비 트랜잭션 저장 명령(a Nontransactional Store instruction)(비 트랜잭션 저장 액세스를 수행하는)을 사용할 수 있다.
[00210] PSW 명령 어드레스를 변경하는 다른 명령들에 유사하게, 만일 PSW명령 어드레스(GSEHA 필드로부터 로드 되는)가 보호된 스토리지 이벤트 다음에 오는 홀수(odd)이면 스펙 예외가 인지된다.
[00211] GSE 처리 중에, 보호된 스토리지 이벤트 파라미터 리스트(GSEPL)를 갱신하려고 할 때, CPU는 액세스 예외를 인지 할 수 있다. 그러한 액세스 예외는, 예를 들어, 상기 GSEPL이 운영 체제에 의해서 일시적으로 보조 스토리지로 페이지 아웃 (page out)되기 때문에 완전히 무해 할 수 있다. 운영 체제가 상기 예외를 치유한다고 가정하면, 인터럽트 된 프로그램의 실행을 재개하기 위해 프로그램 구PSW(the program old PSW)를 로드 할 수 있다.
[00212] 만일 GSEPL을 액세스 할 때 액세스 예외가 인지 되고, CPU가 트랜잭션 실행 모드에 있지 않다면, 프로그램 구 PSW 의 명령 어드레스는, 일 예에서, 다음과 같이 세트 될 수 있다:
[00213] 
만일 상기 예외가 무효화 되었다면, 상기 명령 어드레스는, 예로서, GSE를 발생시켰던 LGG 또는 LLGFSG 명령(또는 오퍼랜드가 LGG 또는 LLGFSG였던 실행-유형 명령)을 가리킬 것이다.
[00214] 
만일 상기 예외가 금지 또는 종료를 발생시켰다면, 상기 명령 어드레스는 예외들을 금지하거나 또는 종료 하기 위해 GSE를 발생시킨 명령 다음에 오는 다음 순차 명령을 가리킬 것이다.
[00215] 만일 상기 GSEPL을 액세스하고 있을 때 액세스 예외가 인지되고, CPU가 비 억제된 트랜잭션 실행 모드에 있었다면, 프로그램 구 PSW는 가장 바깥의 TBEGIN 다음에 오는 명령을 지정할 것이다; 만일CPU 가 억제된 트랜잭션 실행 모드에 있었다면, 프로그램 구 PSW는 TBEGINC 명령을 지정할 것이다.
[00216] 만일 CPU가 비 억제된 트랜잭션 실행 모드에 있었고 TDB(트랜잭션 진단 블록)이 저장되었다면, 중단 코드(abort code) 19는 트랜잭션 실행이 GSE때문에 중단되었음을 표시한다. 그러나, 트랜잭션 중단-핸들러 루틴(a transaction abort-handler routine)은 중단 코드 19가 상기 GSE 핸들러 루틴이 상기GSE의 원인을 정정했음을 반드시 표시한다고 가정할 수 없다(상기 GSEPL을 액세스하고 있을 때 가능한 액세스-예외 조건 때문에). 이 시나리오에서, 중단-핸들러 루틴(an abort-handler routine)은 트랜잭션을 여러번 다시 실행하여 하나 또는 그 이상의 변환 예외들에 대한 운영 체제 해결(operating system resolution)을 가능하게 하고 상기 GSE 핸들러가 GSE의 원인을 정정할 수 있도록 해준다.
[00217] 컴퓨팅 환경 내에서 처리를 용이하게 하는데 사용되는, 보호된 스토리지 퍼실리티의 동작을 조절하는 제어들을 로드하고 저장하는 명령들을 포함하여, 보호된 스토리지 퍼실리티에 관하여 위에서 설명하였다. 본 발명의 하나 또는 그 이상의 실시 예들은 컴퓨터 기술에 불가분하게 결합되어 있으며, 컴퓨터 내에서의 처리를 용이하게 하여, 그 성능을 향상시킨다.
[00218] 컴퓨팅 환경에서의 처리를 용이하게 하는 것과 관련된 본 발명의 실시 예들 중 일 실시 예를 도 14a-14b를 참조하여 설명한다. 도 14a를 참조하면, 일 예에서, 보호된 스토리지 이벤트에 기초하여 트랜잭션의 중단이 검출되고(1400), 상기 보호된 스토리지 이벤트에 기초하고 상기 트랜잭션의 중단을 검출하는 것에 기초하여, 상기 보호된 스토리지 이벤트가 처리된다(1402). 상기 보호된 스토리지 이벤트를 처리하는 단계는, 예를 들어, 상기 트랜잭션을 처리하는 단계로 복귀하기 위해 리턴 어드레스를 결정하는 단계를 포함한다 (1404). 상기 리턴 어드레스를 결정하는 단계는, 일 예에서, 트랜잭션 유형을 결정하는 단계와 상기 트랜잭션 유형에 기초하여 상기 리턴 어드레스를 제공하는 단계를 포함한다 (1406).
[00219] 일 예에서, 상기 트랜잭션의 유형을 결정 하는 단계는 상기 트랜잭션이 비 억제된 트랜잭션임을 결정하고, 상기 리턴 어드레스를 제공하는 단계는 트랜잭션 시작 명령 다음에 오는 명령의 어드레스를 제공한다(1408). 추가의 예에서, 상기 트랜잭션의 유형을 결정하는 단계는 상기 트랜잭션이 억제된 트랜잭션임을 결정하고 상기 리턴 어드레스를 제공하는 단계는 트랜잭션 시작 억제된 명령의 어드레스를 제공한다 (1410).
[00220] 하나의 실시 예에서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 보호된 스토리지 이벤트 관련 데이터를 파라미터 리스트에 배치하는 단계를 포함한다(1420). 상기 데이터는, 예를 들어, 다음으로 구성되는 그룹으로부터 선택되는 하나 또는 그 이상의 데이터를 포함한다: 트랜잭션 실행 중에 형성되는 오퍼랜드 어드레스; 상기 트랜잭션을 중단하는 것에 후속하여 상기 오퍼랜드 어드레스에 의해서 지정된 스토리지 위치의 내용들로부터 형성되는 중간 결과; 상기 보호된 스토리지 이벤트가 인지되었을 때 트랜잭션 실행 모드에 있었는지의 표시; 상기 보호된 스토리지 이벤트가 인지되었을 때 억제된 트랜잭션 실행 모드에 있었는지의 표시; 및 상기 보호된 스토리지 이벤트를 발생시키는 상기 트랜잭션의 명령의 표시(1422).
[00221] 또한, 일 실시 예에서, 도 14b를 참조하면, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 보호된 스토리지 이벤트가 여전히 존재 하는지를 결정하는 단계(1430)와, 상기 보호된 스토리지 이벤트가 여전히 존재한다고 결정하는 것에 기초하여 상기 보호된 스토리지 이벤트의 처리를 계속하는 단계(1432)를 포함한다. 상기 보호된 스토리지 이벤트가 여전히 존재하는지를 결정하는 단계는, 예를 들어, 상기 보호된 스토리지 이벤트를 발생시키는 명령의 선택된 오퍼랜드를 재 페치 하는 단계(1434), 및 보호된 스토리지 이벤트가 여전히 존재 하는지를 결정하기 위해 상기 선택된 오퍼랜드를 사용하는 단계 (1436)를 포함한다.
[00222] 더 나아가, 일 실시 예에서, 상기 보호된 스토리지 이벤트를 처리하는 단계는, 상기 보호된 스토리지 이벤트가 더 이상 존재하지 않는다고 결정하는 것에 기초하여, 상기 보호된 스토리지 이벤트의 처리를 계속하는 대신에 트랜잭션 중단 제어 레지스터를 로드 하는 단계를 포함한다(1440).
[00223] 많은 변형들이 가능하다.
[00224] 본 발명은 시스템, 방법, 및/또는 통합의 모든 가능한 기술적 세부 수준에서 컴퓨터 프로그램 제품이 될 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독 가능 스토리지 매체를 포함할 수 있으며, 이 매체 상에 프로세서가 본 발명의 실시 예들을 수행하도록 하는 컴퓨터 판독 가능 프로그램 명령들을 갖는다.
[00225] 상기 컴퓨터 판독 가능 스토리지 매체는 명령 실행 장치에 의해 사용될 명령들을 유지 및 저장할 수 있는 유형의(tangible) 장치일 수 있다. 상기 컴퓨터 판독 가능 스토리지 매체는, 예를 들면, 전자 스토리지, 자기 스토리지, 광 스토리지, 전자기 스토리지, 반도체 스토리지, 또는 전술한 것들의 모든 적절한 조합일 수 있으며, 그러나 이에 한정되지는 않는다. 컴퓨터 판독 가능 스토리지 매체의 더 구체적인 예들의 비포괄적인 목록에는 다음이 포함될 수 있다: 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 소거 및 프로그램가능 판독-전용 메모리(EPROM 또는 플래시 메모리), 정적 랜덤 액세스 메모리(SRAM), 휴대용 컴팩트 디스크 판독-전용 메모리(CD-ROM), 디지털 다용도 디스크(DVD), 메모리 스틱, 플로피 디스크, 천공-카드들 또는 명령들이 기록된 홈에 있는 융기된 구조들 같이 기계적으로 인코드 된 장치, 및 전술한 것들의 모든 적절한 조합. 본 명세서에서 사용될 때, 컴퓨터 판독 가능 스토리지 매체는 무선 전파들이나 다른 자유롭게 전파되는 전자기파들, 도파 관이나 기타 전송 매체(예를 들어, 광섬유 케이블을 통해 전달되는 광 펄스들)를 통해 전파되는 전자기파들, 또는 선(wire)을 통해 전송되는 전기 신호들 같이 그 자체로 일시적인(transitory) 신호들로 해석되지는 않는다.
[00226] 본 명세서에 기술되는 컴퓨터 판독 가능 명령들은, 예를 들어, 인터넷, 근거리 통신망, 광역 통신망 및/또는 무선 네트워크 등의 통신망(네트워크)을 통해 컴퓨터 판독 가능 스토리지 매체로부터 각각 컴퓨팅/처리 디바이스들로 또는 외부 저장 장치로부터 외부 컴퓨터로 다운로드 될 수 있다. 상기 통신망은 구리 전송 케이블들, 광 전송 섬유들, 무선 전송, 라우터들, 방화벽들, 스위치들, 게이트웨이 컴퓨터들 및/또는 엣지 서버들을 포함할 수 있다. 각 컴퓨팅/처리 장치 내 네트워크 어댑터 카드 또는 네트워크 인터페이스는 상기 통신망으로부터 컴퓨터 판독 가능 프로그램 명령들을 수신하고 그 컴퓨터 판독 가능 프로그램 명령들을 각각의 컴퓨팅/처리 장치 내의 컴퓨터 판독 가능 스토리지 매체에 저장하기 위해 전송한다.
[00227] 본 발명의 연산들을 실행하기 위한 컴퓨터 판독 가능 프로그램 명령들은 Smalltalk, C++ 또는 그와 유사 언어 등의 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어 또는 그와 유사한 언어 등의 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성된(written) 어셈블러 명령들, 명령-세트-아키텍처(ISA) 명령들, 머신 명령들, 머신 종속 명령들, 마이크로 코드, 펌웨어 명령들, 상태-셋팅 데이터, 집적회로를 위한 구성 데이터, 또는 소스 코드나 목적 코드일 수 있다. 상기 컴퓨터 판독 가능 프로그램 명령들은 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형(stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 위에서 마지막의 경우에, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수도 있다. 일부 실시 예들에서, 예를 들어 프로그램 가능 로직 회로, 필드-프로그램 가능 게이트 어레이들(FPGA), 또는 프로그램 가능 로직 어레이들(PLA)을 포함한 전자 회로는 본 발명의 실시 예들을 수행하기 위해 전자 회로를 맞춤화하도록 상기 컴퓨터 판독 가능 프로그램 명령들의 상태 정보를 활용하여 상기 컴퓨터 판독 가능 프로그램 명령들을 실행할 수 있다.---
[00228] 본 명세서에서 본 발명의 실시 예들에 따른 방법들, 장치들(시스템들), 및 컴퓨터 프로그램 제품들의 순서 예시도들 및/또는 블록도들을 참조하여 본 발명의 실시 예들이 기술된다. 순서 예시도들 및/또는 블록도들의 각 블록과 순서 예시도들 및/또는 블록도들 내 블록들의 조합들은 컴퓨터 판독 가능 프로그램 명령들에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다.
[00229] 이들 컴퓨터 판독 가능 프로그램 명령들은 범용 컴퓨터, 특수목적용 컴퓨터, 또는 기타 프로그램가능 데이터 처리 장치의 프로세서에 제공되어 머신(machine)을 생성하고, 그렇게 하여 그 명령들이 상기 컴퓨터 또는 기타 프로그램가능 데이터 처리 장치의 프로세서를 통해서 실행되어, 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 수단을 생성할 수 있다. 이들 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터 판독 가능 스토리지 매체에 저장될 수 있으며, 컴퓨터, 프로그램가능 데이터 처리 장치 및/또는 기타 장치들에 지시하여 명령들이 저장된 상기 컴퓨터 판독 가능 스토리지 매체가 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능/동작의 특징들을 구현하는 명령들을 포함하는 제조품(an article of manufacture)을 포함하도록 특정한 방식으로 기능하게 할 수 있다.
[00230] 상기 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 장치, 또는 다른 디바이스에 로드 되어, 상기 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스에서 일련의 동작 단계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터, 기타 프로그램가능 장치, 또는 다른 장치 상에서 실행되는 명령들이 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현할 수 있다.
[00231] 도면들 내 순서도 및 블록도들은 본 발명의 여러 실시 예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능(functionality), 및 동작(operation)을 예시한다. 이와 관련하여, 상기 순서도 또는 블록도들 내 각 블록은 상기 명시된 논리적 기능(들)을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령들을 포함한 모듈, 세그먼트 또는 명령들의 일부분을 나타낼 수 있다. 일부 다른 구현들에서, 상기 블록에 언급되는 기능들은 도면들에 언급된 순서와 다르게 일어날 수도 있다. 예를 들면, 연속으로 도시된 두 개의 블록들은 실제로는 사실상 동시에 실행될 수도 있고, 또는 이 두 블록들은 때때로 관련된 기능에 따라서는 역순으로 실행될 수도 있다. 블록도들 및/또는 순서 예시도의 각 블록, 및 블록도들 및/또는 순서 예시도 내 블록들의 조합들은 특수목적용 하드웨어 및 컴퓨터 명령들의 명시된 기능들 또는 동작들, 또는 이들의 조합들을 수행하는 특수목적용 하드웨어-기반 시스템들에 의해 구현될 수 있다는 것에 또한 주목해야 한다.
[00232] 전술한 것에 추가하여, 본 발명의 하나 또는 그 이상의 실시 예들은 고객 환경들의 관리를 공급하는 서비스 제공자에 의해 제공, 공급, 배치, 관리, 서비스 등이 될 수 있다. 예를 들면, 서비스 제공자는 하나 또는 그 이상의 고객들을 위해 본 발명의 하나 또는 그 이상의 실시 예들을 수행하는 컴퓨터 코드 및/또는 컴퓨터 인프라스트럭처의 제작, 유지, 지원 등을 할 수 있다. 그 대가로, 서비스 제공자는, 예를 들어, 가입제(subscription) 및/또는 수수료 약정에 따라 고객으로부터 대금을 수령할 수 있다. 추가적으로 또는 선택적으로, 서비스 제공자는 하나 또는 그 이상의 제3자들에게 광고 콘텐츠를 판매하고 대금을 수령할 수 있다.
[00233] 한 예에서, 본 발명의 하나 또는 그 이상의 실시 예들을 수행하기 위해 하나의 애플리케이션이 배치될 수 있다. 한 예로서, 하나의 애플리케이션의 배치는 본 발명의 하나 또는 그 이상의 실시 예들을 수행하기 위해 동작 가능한 컴퓨터 인프라스트럭처를 제공하는 것을 포함할 수 있다.
[00234] 추가의 예로서, 컴퓨터 판독 가능 코드를 컴퓨팅 시스템으로 통합하는 것을 포함하는 컴퓨팅 인프라스트럭처가 배치될 수 있으며, 그 컴퓨팅 시스템에서 상기 코드는 상기 컴퓨팅 시스템과 결합하여 본 발명의 하나 또는 그 이상의 실시 예들을 수행할 수 있다.
[00235] 추가 예로서, 컴퓨터 판독 가능 코드를 컴퓨터 시스템으로 통합시키는 것을 포함하는 컴퓨팅 인프라스트럭처를 통합하기 위한 프로세스가 제공될 수 있다. 상기 컴퓨터 시스템은 컴퓨터 판독 가능 매체를 포함하고, 상기 컴퓨터 시스템에서 상기 컴퓨터 매체는 본 발명의 하나 또는 그 이상의 실시 예들을 포함한다. 상기 코드는 상기 컴퓨터 시스템과 결합하여 본 발명의 하나 또는 그 이상의 실시 예들을 수행할 수 있다.
[00236] 위에서 다양한 실시 예들이 기술되었지만, 이들은 단지 예시들일 뿐이다. 예를 들면, 다른 아키텍처들의 컴퓨팅 환경들이 본 발명의 하나 또는 그 이상의 실시 예들을 포함하고 사용하는 데 사용될 수 있다. 또한, 다른(different) 명령들, 명령 포맷들, 명령 필드들 및/또는 명령 값들이 사용될 수 있다. 많은 변형들이 가능하다.
[00237] 또한, 다른 유형의 컴퓨팅 환경들도 유익을 얻을 수 있고 사용될 수 있다. 예로서, 프로그램 코드를 스토리지 및/또는 실행하기에 적합한 데이터 처리 시스템이 사용될 수 있으며, 이 시스템은 시스템 버스를 통해서 메모리 엘리먼트들에 직접적으로 또는 간접적으로 결합된 적어도 두 개의 프로세서를 포함한다. 상기 메모리 엘리먼트들은, 예를 들어 프로그램 코드의 실제 실행 동안 사용되는 로컬 메모리, 대용량 스토리지(bulk storage), 및 코드가 실행 동안에 대용량 스토리지로부터 검색되어야 하는 횟수를 줄이기 위해 적어도 일부 프로그램 코드의 임시 스토리지(temporary storage)을 제공하는 캐시 메모리를 포함한다.
[00238] 입력/출력 또는 I/O 장치들(키보드, 디스플레이, 포인팅 장치, DASD, 테이프, CD, DVD, 썸 드라이브 및 기타 메모리 매체 등을 포함하나 이에 한정되지는 않음)은 직접 또는 중개(intervening) I/O 제어기들을 통해서 상기 시스템에 결합될 수 있다. 네트워크 어댑터 또한 상기 시스템에 결합되어 상기 데이터 처리 시스템이 중개하는 사설 또는 공공 네트워크를 통해서 기타 데이터 처리 시스템 또는 원격 포인터 또는 스토리지 장치에 결합되는 것을 가능하게 한다. 모뎀, 케이블 모뎀, 및 이더넷 카드는 이용 가능한 유형의 네트워크 어댑터들의 단지 일부 예이다.
[00239] 본 명세서에서 사용된 용어들은 단지 본 발명의 특정 실시 예들을 기술할 목적으로 사용된 것이지 한정하려는 의도로 사용된 것은 아니다. 본 명세서에서 사용할 때, 단수 형태는 그 컨텍스트에서 그렇지 않은 것으로 명확히 명시되어 있지 않으면, 복수 형태도 또한 포함할 의도로 기술된 것이다. 또한, "포함한다" 및/또는 "포함하는" 이라는 말들은 본 명세서에서 사용될 때, 언급되는 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하는 것은 아니라는 것을 이해할 수 있을 것이다.
[00240] 이하의 청구항들에서, 대응하는 구조들(structures), 재료들(materials), 동작들(acts), 및 모든 수단의 등가물들 또는 단계 플러스 기능 엘리먼트들은, 만일 있다면, 구체적으로 청구되는 다른 청구된 엘리먼트들과 함께 그 기능을 수행하기 위한 구조, 재료, 또는 동작을 포함할 의도가 있다. 본 발명의 하나 또는 그 이상의 실시 예들에 대한 설명은 예시와 설명의 목적으로 제공되는 것이며, 개시되는 형태로 빠짐없이 총 망라하거나 한정하려는 의도가 있는 것은 아니다. 이 기술 분야에서 통상의 지식을 가진 자라면 많은 수정들 및 변형들이 있을 수 있다는 것을 알 수 있다. 본 발명의 실시 예는 여러 특징들 및 실제 응용을 가장 잘 설명하기 위해 그리고 고려되는 구체적인 용도에 적합하게 여러 수정들을 갖는 다양한 실시 예들을 이 기술 분야에서 통상의 지식을 가진 자들이 이해할 수 있도록 하기 위해, 선택되고 기술되었다.
Claims (20)
- 컴퓨팅 환경에서 처리를 용이하게 하기 위한 컴퓨터 프로그램 제품에 있어서, 상기 컴퓨터 프로그램 제품은:
처리 회로에 의해 판독 가능하고, 방법을 수행하기 위해 명령들을 저장하는 컴퓨터 판독 가능 스토리지 매체를 포함하고, 상기 방법은:
보호된 스토리지 이벤트(a guarded storage event)에 기초하여 트랜잭션의 중단(abort of a transaction)을 검출하는 단계(detecting); 및
상기 보호된 스토리지 이벤트에 기초하여 상기 트랜잭션의 중단을 검출하는 것에 기초하여 상기 보호된 스토리지 이벤트를 처리하는 단계(processing)를 포함하는
컴퓨터 프로그램 제품. - 제 1 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 트랜잭션을 처리하는 단계로 복귀하기 위해 리턴 어드레스(a return address)를 결정하는 단계(determining)를 포함하는
컴퓨터 프로그램 제품. - 제 2 항에 있어서, 상기 리턴 어드레스를 결정하는 단계는 트랜잭션의 유형(a type of transaction)을 결정하는 단계 및 상기 트랜잭션의 유형에 기초하여 상기 리턴 어드레스를 제공하는 단계(providing)를 포함하는
컴퓨터 프로그램 제품. - 제 3 항에 있어서, 상기 트랜잭션의 유형을 결정하는 단계는 상기 트랜잭션이 비 억제 트랜잭션(a nonconstrained transaction)임을 결정하고, 상기 리턴 어드레스를 제공하는 단계는 트랜잭션 시작 명령(a transaction begin instruction) 다음에 오는 명령의 어드레스를 제공하는
컴퓨터 프로그램 제품. - 제 3 항에 있어서, 상기 트랜잭션의 유형을 결정하는 단계는 상기 트랜잭션이 억제된 트랜잭션(a constrained transaction)임을 결정하고, 상기 리턴 어드레스를 제공하는 단계는 트랜잭션 시작 억제된 명령(a transaction begin constrained instruction)의 어드레스를 제공하는
컴퓨터 프로그램 제품. - 청구항 6
제 1 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 보호된 스토리지 이벤트에 관련된 데이터를 파라미터 리스트(a parameter list)에 배치하는 단계(placing)를 포함하는
컴퓨터 프로그램 제품. - 제 6 항에 있어서, 상기 데이터는: 트랜잭션 실행 동안 형성된 오퍼랜드 어드레스(an operand address); 상기 트랜잭션을 중단하는 것에 후속하여 상기 오퍼랜드 어드레스에 의해서 지정된 스토리지 위치의 내용들(contents of a storage location)로부터 형성된 중간 결과(an intermediate result); 상기 보호된 스토리지 이벤트가 인지되었을(recognized) 때 트랜잭션 실행 모드에 있었는지의 표시(an indication); 상기 보호된 스토리지 이벤트가 인지되었을 때 억제된 트랜잭션 실행 모드에 있었는지의 표시; 및 상기 보호된 스토리지 이벤트를 발생시키는(causing) 상기 트랜잭션의 명령의 표시;로 구성되는 그룹으로부터 선택되는 하나 또는 그 이상의 데이터를 포함하는
컴퓨터 프로그램 제품. - 제 1 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는:
상기 보호된 스토리지 이벤트가 여전히 존재하는지를 결정하는 단계; 및
상기 보호된 스토리지 이벤트가 여전히 존재한다고 결정하는 것에 기초하여 상기 보호된 스토리지 이벤트의 처리를 계속하는 단계(continuing)를 포함하는
컴퓨터 프로그램 제품. - 제 8 항에 있어서, 상기 보호된 스토리지 이벤트가 여전히 존재하는지를 결정하는 단계는:
상기 보호된 스토리지 이벤트를 발생시키는 명령의 선택된 오퍼랜드(a selected operand)를 재 페치 하는 단계(refetching); 및
상기 보호된 스토리지 이벤트가 여전히 존재하는지를 결정하기 위해 상기 선택된 오퍼랜드를 사용하는 단계(using)를 포함하는
컴퓨터 프로그램 제품. - 제 8 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는, 상기 보호된 스토리지 이벤트가 더 이상 존재하지 않는다고 결정하는 것에 기초하여, 상기 보호된 스토리지 이벤트를 처리하는 것을 계속하는 대신에(in lieu) 트랜잭션 중단 제어 레지스터(a transaction abort control register )를 로드 하는 단계(loading)를 포함하는
컴퓨터 프로그램 제품. - 컴퓨팅 환경 내에서 처리를 용이하게 하기 위한 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템은:
메모리; 및
상기 메모리와 통신하는 프로세서를 포함하고, 상기 컴퓨터 시스템은 방법을 수행하도록 구성되며, 상기 방법은:
보호된 스토리지 이벤트에 기초하여 트랜잭션의 중단을 검출하는 단계; 및
상기 보호된 스토리지 이벤트에 기초하여 상기 트랜잭션의 중단을 검출하는 것에 기초하여 상기 보호된 스토리지 이벤트를 처리하는 단계를 포함하는
컴퓨터 시스템. - 제 11 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 트랜잭션을 처리하는 단계로 복귀하기 위해 리턴 어드레스를 결정하는 단계를 포함하고, 상기 리턴 어드레스를 결정하는 단계는 트랜잭션의 유형을 결정하는 단계 및 상기 트랜잭션의 유형에 기초하여 상기 리턴 어드레스를 제공하는 단계를 포함하는
컴퓨터 시스템. - 제 11 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 보호된 스토리지 이벤트에 관련된 데이터를 파라미터 리스트에 배치하는 단계를 포함하는
컴퓨터 시스템. - 제 13 항에 있어서, 상기 데이터는: 트랜잭션 실행 동안 형성된 오퍼랜드 어드레스; 상기 트랜잭션을 중단하는 것에 후속하여 상기 오퍼랜드 어드레스에 의해서 지정된 스토리지 위치의 내용들로부터 형성된 중간 결과; 상기 보호된 스토리지 이벤트가 인지되었을 때 트랜잭션 실행 모드에 있었는지의 표시; 상기 보호된 스토리지 이벤트가 인지되었을 때 억제된 트랜잭션 실행 모드에 있었는지의 표시; 및 상기 보호된 스토리지 이벤트를 발생시키는 상기 트랜잭션의 명령의 표시;로 구성되는 그룹으로부터 선택되는 하나 또는 그 이상의 데이터를 포함하는
컴퓨터 시스템. - 제 11 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는:
상기 보호된 스토리지 이벤트가 여전히 존재하는지를 결정하는 단계; 및
상기 보호된 스토리지 이벤트가 여전히 존재한다고 결정하는 것에 기초하여 상기 보호된 스토리지 이벤트의 처리를 계속하는 단계를 포함하는
컴퓨터 시스템. - 컴퓨팅 환경에서 처리를 용이하게 하기 위한 컴퓨터-구현 방법에 있어서, 상기 컴퓨터-구현 방법은:
보호된 스토리지 이벤트에 기초하여 트랜잭션의 중단을 검출하는 단계; 및
상기 보호된 스토리지 이벤트에 기초하여 상기 트랜잭션의 중단을 검출하는 것에 기초하여 상기 보호된 스토리지 이벤트를, 적어도 하나의 프로세서에 의해서, 처리하는 단계를 포함하는
컴퓨터-구현 방법. - 청구항 17
제 16 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 트랜잭션을 처리하는 단계로 복귀하기 위해 리턴 어드레스를 결정하는 단계를 포함하고, 상기 리턴 어드레스를 결정하는 단계는 트랜잭션의 유형을 결정하는 단계 및 상기 트랜잭션의 유형에 기초하여 상기 리턴 어드레스를 제공하는 단계를 포함하는
컴퓨터-구현 방법. - 제 16 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는 상기 보호된 스토리지 이벤트에 관련된 데이터를 파라미터 리스트에 배치하는 단계를 포함하는
컴퓨터-구현 방법. - 제 18 항에 있어서, 상기 데이터는: 트랜잭션 실행 동안 형성된 오퍼랜드 어드레스; 상기 트랜잭션을 중단하는 것에 후속하여 상기 오퍼랜드 어드레스에 의해서 지정된 스토리지 위치의 내용들로부터 형성된 중간 결과; 상기 보호된 스토리지 이벤트가 인지되었을 때 트랜잭션 실행 모드에 있었는지의 표시; 상기 보호된 스토리지 이벤트가 인지되었을 때 억제된 트랜잭션 실행 모드에 있었는지의 표시; 및 상기 보호된 스토리지 이벤트를 발생시키는 상기 트랜잭션의 명령의 표시; 로 구성되는 그룹으로부터 선택되는 하나 또는 그 이상의 데이터를 포함하는
컴퓨터-구현 방법. - 제 16 항에 있어서, 상기 보호된 스토리지 이벤트를 처리하는 단계는:
상기 보호된 스토리지 이벤트가 여전히 존재하는지를 결정하는 단계; 및
상기 보호된 스토리지 이벤트가 여전히 존재한다고 결정하는 것에 기초하여 상기 보호된 스토리지 이벤트의 처리를 계속하는 단계를 포함하는
컴퓨터-구현 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/409,643 US10579377B2 (en) | 2017-01-19 | 2017-01-19 | Guarded storage event handling during transactional execution |
| US15/409,643 | 2017-01-19 | ||
| PCT/EP2017/078211 WO2018133961A1 (en) | 2017-01-19 | 2017-11-03 | Guarded storage event handling during transactional execution |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190104178A true KR20190104178A (ko) | 2019-09-06 |
| KR102202147B1 KR102202147B1 (ko) | 2021-01-13 |
Family
ID=60702587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197022373A KR102202147B1 (ko) | 2017-01-19 | 2017-11-03 | 트랜잭션 실행 동안 보호된 스토리지 이벤트 처리 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US10579377B2 (ko) |
| EP (1) | EP3571579A1 (ko) |
| JP (1) | JP6995124B2 (ko) |
| KR (1) | KR102202147B1 (ko) |
| CN (1) | CN110199258B (ko) |
| RU (1) | RU2728849C1 (ko) |
| TW (1) | TWI670649B (ko) |
| WO (1) | WO2018133961A1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10496292B2 (en) | 2017-01-19 | 2019-12-03 | International Business Machines Corporation | Saving/restoring guarded storage controls in a virtualized environment |
| US10725685B2 (en) | 2017-01-19 | 2020-07-28 | International Business Machines Corporation | Load logical and shift guarded instruction |
| US10496311B2 (en) | 2017-01-19 | 2019-12-03 | International Business Machines Corporation | Run-time instrumentation of guarded storage event processing |
| US10579377B2 (en) | 2017-01-19 | 2020-03-03 | International Business Machines Corporation | Guarded storage event handling during transactional execution |
| US10732858B2 (en) * | 2017-01-19 | 2020-08-04 | International Business Machines Corporation | Loading and storing controls regulating the operation of a guarded storage facility |
| US10452288B2 (en) | 2017-01-19 | 2019-10-22 | International Business Machines Corporation | Identifying processor attributes based on detecting a guarded storage event |
| GB2563010B (en) * | 2017-05-25 | 2019-12-25 | Advanced Risc Mach Ltd | An apparatus and method for managing a capability domain |
| US11714676B2 (en) * | 2020-01-03 | 2023-08-01 | International Business Machines Corporation | Software-directed value profiling with hardware-based guarded storage facility |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110044884A (ko) * | 2008-07-28 | 2011-05-02 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 가상화가능한 진보된 동기화 기능 |
| KR20150004829A (ko) * | 2012-06-15 | 2015-01-13 | 인터내셔널 비지네스 머신즈 코포레이션 | 비트랜잭션 저장 명령 |
| US20160357570A1 (en) * | 2012-06-15 | 2016-12-08 | International Business Machines Corporation | Restricted instructions in transactional execution |
Family Cites Families (91)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL134954C (ko) | 1964-10-07 | |||
| US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
| US5574936A (en) | 1992-01-02 | 1996-11-12 | Amdahl Corporation | Access control mechanism controlling access to and logical purging of access register translation lookaside buffer (ALB) in a computer system |
| US5644752A (en) | 1994-06-29 | 1997-07-01 | Exponential Technology, Inc. | Combined store queue for a master-slave cache system |
| US6317872B1 (en) | 1997-07-11 | 2001-11-13 | Rockwell Collins, Inc. | Real time processor optimized for executing JAVA programs |
| DE19836347C2 (de) | 1998-08-11 | 2001-11-15 | Ericsson Telefon Ab L M | Fehlertolerantes Computersystem |
| US20040158695A1 (en) | 1999-05-03 | 2004-08-12 | Laurent Ugen | Method and apparatus for handling transfer of guarded instructions in a computer system |
| JP3552627B2 (ja) | 2000-02-04 | 2004-08-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スタック保護システム、コンピュータシステム、コンパイラ、スタック保護方法および記憶媒体 |
| US7197585B2 (en) | 2002-09-30 | 2007-03-27 | International Business Machines Corporation | Method and apparatus for managing the execution of a broadcast instruction on a guest processor |
| US7043505B1 (en) | 2003-01-28 | 2006-05-09 | Unisys Corporation | Method variation for collecting stability data from proprietary systems |
| US7287140B1 (en) | 2003-07-28 | 2007-10-23 | Massachusetts Institute Of Technology | System and technique for fine-grained computer memory protection |
| US7330981B2 (en) | 2004-04-23 | 2008-02-12 | Microsoft Corporation | File locker and mechanisms for providing and using same |
| US7240176B2 (en) | 2004-05-01 | 2007-07-03 | Intel Corporation | Apparatus and methods for placing a managed heap |
| US8452938B1 (en) | 2004-12-30 | 2013-05-28 | Azul Systems, Inc. | Garbage collection with memory quick release |
| US7212440B2 (en) | 2004-12-30 | 2007-05-01 | Sandisk Corporation | On-chip data grouping and alignment |
| US7555506B2 (en) | 2005-04-05 | 2009-06-30 | Microsoft Corporation | Partial deserialization of complex type objects |
| US20070005935A1 (en) | 2005-06-30 | 2007-01-04 | Khosravi Hormuzd M | Method and apparatus for securing and validating paged memory system |
| US20070011441A1 (en) | 2005-07-08 | 2007-01-11 | International Business Machines Corporation | Method and system for data-driven runtime alignment operation |
| US7395407B2 (en) | 2005-10-14 | 2008-07-01 | International Business Machines Corporation | Mechanisms and methods for using data access patterns |
| US7747565B2 (en) | 2005-12-07 | 2010-06-29 | Microsoft Corporation | Garbage collector support for transactional memory |
| US8095802B2 (en) | 2006-09-12 | 2012-01-10 | International Business Machines Corporation | System and method for securely saving a program context to a shared memory |
| US8019940B2 (en) | 2006-12-06 | 2011-09-13 | Fusion-Io, Inc. | Apparatus, system, and method for a front-end, distributed raid |
| CN103473181B (zh) | 2007-01-26 | 2017-06-13 | 英特尔公司 | 分级式不可变内容可寻址存储器处理器 |
| US8364910B2 (en) | 2007-03-08 | 2013-01-29 | Daniel Shawcross Wilkerson | Hard object: hardware protection for software objects |
| US9095802B2 (en) | 2007-05-10 | 2015-08-04 | The Baker Company | Biosafety cabinets with air filters accessible through the work chamber |
| US8078827B2 (en) | 2007-07-05 | 2011-12-13 | International Business Machines Corporation | Method and apparatus for caching of page translations for virtual machines |
| US8327084B2 (en) | 2007-08-30 | 2012-12-04 | International Business Machines Corporation | Method and apparatus to trigger synchronization and validation actions upon memory access |
| US8819676B2 (en) | 2007-10-30 | 2014-08-26 | Vmware, Inc. | Transparent memory-mapped emulation of I/O calls |
| WO2009073787A1 (en) | 2007-12-05 | 2009-06-11 | Sandbridge Technologies, Inc. | Method and instruction set including register shifts and rotates for data processing |
| US8041923B2 (en) | 2008-01-11 | 2011-10-18 | International Business Machines Corporation | Load page table entry address instruction execution based on an address translation format control field |
| US8176279B2 (en) | 2008-02-25 | 2012-05-08 | International Business Machines Corporation | Managing use of storage by multiple pageable guests of a computing environment |
| US8086811B2 (en) | 2008-02-25 | 2011-12-27 | International Business Machines Corporation | Optimizations of a perform frame management function issued by pageable guests |
| US8578483B2 (en) | 2008-07-31 | 2013-11-05 | Carnegie Mellon University | Systems and methods for preventing unauthorized modification of an operating system |
| DE112009005006T5 (de) * | 2009-06-26 | 2013-01-10 | Intel Corporation | Optimierungen für ein ungebundenes transaktionales Speichersystem (UTM) |
| US8250331B2 (en) | 2009-06-26 | 2012-08-21 | Microsoft Corporation | Operating system virtual memory management for hardware transactional memory |
| US8402218B2 (en) | 2009-12-15 | 2013-03-19 | Microsoft Corporation | Efficient garbage collection and exception handling in a hardware accelerated transactional memory system |
| KR101639672B1 (ko) | 2010-01-05 | 2016-07-15 | 삼성전자주식회사 | 무한 트랜잭션 메모리 시스템 및 그 동작 방법 |
| KR20110102734A (ko) | 2010-03-11 | 2011-09-19 | 삼성전자주식회사 | 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치 |
| TWI574155B (zh) | 2010-03-29 | 2017-03-11 | 威盛電子股份有限公司 | 資料預取方法、電腦程式產品以及微處理器 |
| US9195623B2 (en) * | 2010-06-23 | 2015-11-24 | International Business Machines Corporation | Multiple address spaces per adapter with address translation |
| GB2482710A (en) | 2010-08-12 | 2012-02-15 | Advanced Risc Mach Ltd | Enabling stack access alignment checking independently of other memory access alignment checking |
| WO2012053284A1 (ja) | 2010-10-20 | 2012-04-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | オブジェクトへのアクセスを検出する方法、並びにそのコンピュータ及びコンピュータ・プログラム |
| KR101724590B1 (ko) | 2011-01-31 | 2017-04-11 | 삼성전자주식회사 | 멀티 프로세서 시스템에서의 메모리 보호 장치 및 방법 |
| JP2013033412A (ja) | 2011-08-03 | 2013-02-14 | Internatl Business Mach Corp <Ibm> | メモリ管理方法、プログラム及びシステム |
| US9823928B2 (en) | 2011-09-30 | 2017-11-21 | Qualcomm Incorporated | FIFO load instruction |
| CN104011663B (zh) | 2011-12-22 | 2018-01-26 | 英特尔公司 | 掩码寄存器上的广播操作 |
| US9419976B2 (en) * | 2011-12-22 | 2016-08-16 | Intel Corporation | Method and apparatus to using storage devices to implement digital rights management protection |
| WO2013101191A1 (en) | 2011-12-30 | 2013-07-04 | Intel Corporation | Virtual machine control structure shadowing |
| US9483268B2 (en) | 2012-03-16 | 2016-11-01 | International Business Machines Corporation | Hardware based run-time instrumentation facility for managed run-times |
| US9280447B2 (en) | 2012-03-16 | 2016-03-08 | International Business Machines Corporation | Modifying run-time-instrumentation controls from a lesser-privileged state |
| US9442824B2 (en) | 2012-03-16 | 2016-09-13 | International Business Machines Corporation | Transformation of a program-event-recording event into a run-time instrumentation event |
| US8583920B1 (en) | 2012-04-25 | 2013-11-12 | Citrix Systems, Inc. | Secure administration of virtual machines |
| US9740549B2 (en) * | 2012-06-15 | 2017-08-22 | International Business Machines Corporation | Facilitating transaction completion subsequent to repeated aborts of the transaction |
| US9336046B2 (en) * | 2012-06-15 | 2016-05-10 | International Business Machines Corporation | Transaction abort processing |
| US9311101B2 (en) | 2012-06-15 | 2016-04-12 | International Business Machines Corporation | Intra-instructional transaction abort handling |
| US9262320B2 (en) | 2012-06-15 | 2016-02-16 | International Business Machines Corporation | Tracking transactional execution footprint |
| US8880959B2 (en) * | 2012-06-15 | 2014-11-04 | International Business Machines Corporation | Transaction diagnostic block |
| US8682877B2 (en) * | 2012-06-15 | 2014-03-25 | International Business Machines Corporation | Constrained transaction execution |
| US20130339656A1 (en) | 2012-06-15 | 2013-12-19 | International Business Machines Corporation | Compare and Replace DAT Table Entry |
| US9348642B2 (en) * | 2012-06-15 | 2016-05-24 | International Business Machines Corporation | Transaction begin/end instructions |
| US9424896B2 (en) | 2012-06-22 | 2016-08-23 | Nxp B.V. | Method and system for fast initialization of a memory unit |
| US9430166B2 (en) * | 2012-08-10 | 2016-08-30 | International Business Machines Corporation | Interaction of transactional storage accesses with other atomic semantics |
| TWI609263B (zh) | 2013-08-16 | 2017-12-21 | 司固科技公司 | 可變大小快閃轉變層 |
| CN104468150A (zh) | 2013-09-12 | 2015-03-25 | 阿里巴巴集团控股有限公司 | 一种虚拟主机实现故障迁移的方法及虚拟主机业务装置 |
| US9329890B2 (en) | 2013-09-26 | 2016-05-03 | Globalfoundries Inc. | Managing high-coherence-miss cache lines in multi-processor computing environments |
| US20150113240A1 (en) | 2013-10-17 | 2015-04-23 | International Business Machines Corporation | Restricting access to sensitive data in system memory dumps |
| CN105723348B (zh) * | 2013-12-17 | 2019-02-15 | 英特尔公司 | 使用事务性存储器检测未授权存储器修改及访问 |
| US20150178078A1 (en) | 2013-12-21 | 2015-06-25 | H. Peter Anvin | Instructions and logic to provide base register swap status verification functionality |
| US9454370B2 (en) * | 2014-03-14 | 2016-09-27 | International Business Machines Corporation | Conditional transaction end instruction |
| US9582295B2 (en) | 2014-03-18 | 2017-02-28 | International Business Machines Corporation | Architectural mode configuration |
| US9772867B2 (en) | 2014-03-27 | 2017-09-26 | International Business Machines Corporation | Control area for managing multiple threads in a computer |
| US20150278123A1 (en) | 2014-03-28 | 2015-10-01 | Alex Nayshtut | Low-overhead detection of unauthorized memory modification using transactional memory |
| US9483295B2 (en) | 2014-03-31 | 2016-11-01 | International Business Machines Corporation | Transparent dynamic code optimization |
| US10114752B2 (en) * | 2014-06-27 | 2018-10-30 | International Business Machines Corporation | Detecting cache conflicts by utilizing logical address comparisons in a transactional memory |
| US9760496B2 (en) | 2014-07-21 | 2017-09-12 | Via Alliance Semiconductor Co., Ltd. | Simultaneous invalidation of all address translation cache entries associated with an X86 process context identifier |
| US9749448B2 (en) | 2014-11-25 | 2017-08-29 | Intel Corporation | Header parity error handling |
| US20160299712A1 (en) | 2015-04-07 | 2016-10-13 | Microsoft Technology Licensing, Llc | Virtual Machines Backed by Host Virtual Memory |
| US9665373B2 (en) | 2015-06-26 | 2017-05-30 | Intel Corporation | Protecting confidential data with transactional processing in execute-only memory |
| US10176093B2 (en) | 2015-06-30 | 2019-01-08 | International Business Machines Corporation | Pauseless location and object handle based garbage collection |
| US9734053B2 (en) | 2015-06-30 | 2017-08-15 | International Business Machines Corporation | Garbage collection handler to update object pointers |
| US9734052B2 (en) | 2015-06-30 | 2017-08-15 | International Business Machines Corporation | Multi-section garbage collection |
| US10223257B2 (en) | 2015-07-27 | 2019-03-05 | International Business Machines Corporation | Multi-section garbage collection |
| US10083113B2 (en) | 2015-07-27 | 2018-09-25 | International Business Machines Corporation | Scheme for determining data object usage in a memory region |
| US9747204B2 (en) | 2015-12-17 | 2017-08-29 | International Business Machines Corporation | Multi-section garbage collection system including shared performance monitor register |
| US9747203B2 (en) | 2015-12-18 | 2017-08-29 | International Business Machines Corporation | Multi-section garbage collection system including multi-use source register |
| US10452288B2 (en) | 2017-01-19 | 2019-10-22 | International Business Machines Corporation | Identifying processor attributes based on detecting a guarded storage event |
| US10579377B2 (en) | 2017-01-19 | 2020-03-03 | International Business Machines Corporation | Guarded storage event handling during transactional execution |
| US10732858B2 (en) | 2017-01-19 | 2020-08-04 | International Business Machines Corporation | Loading and storing controls regulating the operation of a guarded storage facility |
| US10725685B2 (en) | 2017-01-19 | 2020-07-28 | International Business Machines Corporation | Load logical and shift guarded instruction |
| US10496292B2 (en) | 2017-01-19 | 2019-12-03 | International Business Machines Corporation | Saving/restoring guarded storage controls in a virtualized environment |
| US10496311B2 (en) | 2017-01-19 | 2019-12-03 | International Business Machines Corporation | Run-time instrumentation of guarded storage event processing |
-
2017
- 2017-01-19 US US15/409,643 patent/US10579377B2/en active Active
- 2017-11-03 CN CN201780083865.0A patent/CN110199258B/zh active Active
- 2017-11-03 KR KR1020197022373A patent/KR102202147B1/ko active IP Right Grant
- 2017-11-03 EP EP17816447.1A patent/EP3571579A1/en not_active Ceased
- 2017-11-03 WO PCT/EP2017/078211 patent/WO2018133961A1/en unknown
- 2017-11-03 RU RU2019103003A patent/RU2728849C1/ru active
- 2017-11-03 JP JP2019537364A patent/JP6995124B2/ja active Active
-
2018
- 2018-01-09 TW TW107100744A patent/TWI670649B/zh active
-
2019
- 2019-06-28 US US16/457,172 patent/US10929130B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110044884A (ko) * | 2008-07-28 | 2011-05-02 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 가상화가능한 진보된 동기화 기능 |
| KR20150004829A (ko) * | 2012-06-15 | 2015-01-13 | 인터내셔널 비지네스 머신즈 코포레이션 | 비트랜잭션 저장 명령 |
| US20160357570A1 (en) * | 2012-06-15 | 2016-12-08 | International Business Machines Corporation | Restricted instructions in transactional execution |
Non-Patent Citations (1)
| Title |
|---|
| Christian Jacobi 외 2명. Transactional Memory Architecture and Implementation for IBM System Z. 2012년 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6995124B2 (ja) | 2022-01-14 |
| CN110199258A (zh) | 2019-09-03 |
| KR102202147B1 (ko) | 2021-01-13 |
| US10929130B2 (en) | 2021-02-23 |
| JP2020507152A (ja) | 2020-03-05 |
| US10579377B2 (en) | 2020-03-03 |
| RU2728849C1 (ru) | 2020-07-31 |
| EP3571579A1 (en) | 2019-11-27 |
| TWI670649B (zh) | 2019-09-01 |
| US20190317768A1 (en) | 2019-10-17 |
| WO2018133961A1 (en) | 2018-07-26 |
| TW201830237A (zh) | 2018-08-16 |
| US20180203697A1 (en) | 2018-07-19 |
| CN110199258B (zh) | 2023-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102202147B1 (ko) | 트랜잭션 실행 동안 보호된 스토리지 이벤트 처리 | |
| KR102296994B1 (ko) | 보호된 로드 논리 및 시프트 명령 | |
| US11010066B2 (en) | Identifying processor attributes based on detecting a guarded storage event | |
| KR102313022B1 (ko) | 보호된 스토리지 퍼실리티의 연산을 제어하는 제어들의 로드 및 저장 | |
| AU2018209079B2 (en) | Run-time instrumentation of guarded storage event processing | |
| AU2018209084B2 (en) | Saving/restoring guarded storage controls in a virtualized environment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |