KR20190086324A - 배터리 보호 장치 - Google Patents

배터리 보호 장치 Download PDF

Info

Publication number
KR20190086324A
KR20190086324A KR1020180004709A KR20180004709A KR20190086324A KR 20190086324 A KR20190086324 A KR 20190086324A KR 1020180004709 A KR1020180004709 A KR 1020180004709A KR 20180004709 A KR20180004709 A KR 20180004709A KR 20190086324 A KR20190086324 A KR 20190086324A
Authority
KR
South Korea
Prior art keywords
hole
mosfet
pcb
terminal
via hole
Prior art date
Application number
KR1020180004709A
Other languages
English (en)
Other versions
KR102073311B1 (ko
Inventor
박화선
장병우
이정호
Original Assignee
(주)크린피아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)크린피아 filed Critical (주)크린피아
Priority to KR1020180004709A priority Critical patent/KR102073311B1/ko
Publication of KR20190086324A publication Critical patent/KR20190086324A/ko
Application granted granted Critical
Publication of KR102073311B1 publication Critical patent/KR102073311B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Battery Mounting, Suspending (AREA)
  • Connection Of Batteries Or Terminals (AREA)
  • Secondary Cells (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

본 개시는 배터리 보호 장치에 관한 것이다. 배터리 보호 장치는 인쇄 회로 기판 (PCB) 내부에 전계 효과 트랜지스터 (FET) 칩을 위치시키고, FET 칩의 상/하측으로 절연막과 도전막을 순차적으로 적층하고, FET 칩에 구비된 적어도 하나의 단자와 수직이 되도록 절연막과 도전막을 관통하는 제1 비아 홀을 형성하고, 제1 비아 홀은 절연막과 도전막이 적층된 구조물의 상측에서 보았을 때 도넛 형태를 가지며, 도넛 형태의 제1 비아 홀의 내측 원 기둥은 절연체로 채우고, 도넛 형태의 제1 비아 홀의 외측 링 기둥은 도전체로 채우며, 도넛 형태의 제1 비아 홀의 상측에는 적어도 하나의 단자가 형성되며, 절연막, 도전막 및 상기 FET 칩의 내부를 관통하는 제2 비아 홀이 형성되고, 제2 비아 홀은 원 기둥 형태를 가지며, 원 기둥 형태의 제2 비아 홀의 외측은 도전체로 채워지고, 원기둥 형태의 제2 비아 홀의 상측 및 하측에는 적어도 하나의 단자가 형성되며, 제1 비아 홀의 적어도 하나의 단자와 제2 비아 홀의 적어도 하나의 단자는 전기적으로 서로 연결되는 것을 특징으로 한다.

Description

배터리 보호 장치{APPARATUS FOR PROTECTING BATTERY}
본 개시는 배터리를 보호하는 장치에 관한 것이다.
리튬이온전지, 리튬폴리머전지 등과 같은 배터리는 휴대폰, 노트북, 캠코더 등과 같은 휴대용 전자기기의 주요 파워 소스로서 널리 사용되고 있다. 휴대용 전자기기의 배터리를 생산하기 위해서는 배터리 셀뿐만 아니라 배터리 보호회로(PCM: Protection Circuit Module)도 필수적으로 필요하다. PCM은 충전 시 온도 상승에 따른 폭발 위험성, 과충전 및 과방전을 보호하는 역할을 하고 있다. PCM은 인쇄 회로 기판 (PCB: printed circuit board), MOSFET(metal oxide semiconductor field effect transistor), 보호 IC(integrated circuit)(130), 복수의 저항 및 복수의 캐패시터 등의 소자들을 포함한다. 배터리 보호회로 내에 구성된 PCB와 수동소자, 능동 소자들간의 저항(Resistor) 및 잡음(Noise) 등 전기적 특성을 향상시켜 고속 및 급속충전을 구현 할 수 있다.
본 개시는 배터리 보호 회로 내의 저항을 낮추는 배터리 보호 장치를 제공한다.
본 개시는 배터리 보호 회로 내에서 저항을 낮추기 위해 능동 소자인 MOSFET와 PCB의 회로 연결방법 및 전극 모양을 제공한다.
본 개시의 일 실시예에 따른 배터리 보호 회로 장치는 인쇄 회로 기판 (PCB) 내부에 전계 효과 트랜지스터 (FET) 칩을 위치시키고, FET 칩의 상/하측으로 절연막과 도전막을 순차적으로 적층하고, FET 칩에 구비된 적어도 하나의 단자와 수직이 되도록 절연막과 도전막을 관통하는 제1 비아 홀을 형성하고, 제1 비아 홀은 절연막과 도전막이 적층된 구조물의 상측에서 보았을 때 도넛 형태를 가지며, 도넛 형태의 제1 비아 홀의 내측 원 기둥은 절연체로 채우고, 도넛 형태의 제1 비아 홀의 외측 링 기둥은 도전체로 채우며, 도넛 형태의 제1 비아 홀의 상측에는 적어도 하나의 단자가 형성되며, 절연막, 도전막 및 상기 FET 칩의 내부를 관통하는 제2 비아 홀이 형성되고, 제2 비아 홀은 원 기둥 형태를 가지며, 원 기둥 형태의 제2 비아 홀의 외측은 도전체로 채워지고, 원기둥 형태의 제2 비아 홀의 상측 및 하측에는 적어도 하나의 단자가 형성되며, 제1 비아 홀의 적어도 하나의 단자와 제2 비아 홀의 적어도 하나의 단자는 전기적으로 서로 연결되는 것을 특징으로 한다.
본 개시의 특정한 바람직한 실시예들의 상기에서 설명한 바와 같은 또한 다른 측면들과, 특징들 및 이득들은 첨부 도면들과 함께 처리되는 하기의 설명으로부터 보다 명백하게 될 것이다.
도 1a는 배터리 보호 회로 내의 PCB와 MOSFET의 와이어 본딩 연결 구조를 도시한 단면도이다.
도 1b는 배터리 보호 회로 내의 에폭시 몰딩된 모듈에서 PCB와 MOSFET의 연결 구조를 도시한 측면도이다.
도 2a는 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 PCB 내에 내장된 MOSFET의 연결 구조를 도시한 단면도이다.
도 2b는 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 MOSFET의 연결 구조를 도시한 측면도이다.
도 3a은 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 MOSFET 소스 전극과의 점 접촉 연결 구조를 도시한 측면도이다.
도 3b는 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 MOSFET의 점 접촉 연결 구조를 도시한 단면도이다.
도 4a는 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 MOSFET의 제1 면 접촉 연결 구조를 도시한 단면도이다.
도 4b는 본 개시의 실시예에 따른 비아 홀을 이용한 PCB와 MOSFET의 제2 면 접촉 연결 구조를 도시한 단면도이다.
도 5a와 도 5b는 제안된 다양한 실시 예에 따른 배터리 보호 칩의 생산 공정을 도시한 도면이다.
도 6a와 도 6b는 제안된 다양한 실시 예에 따른 배터리 보호 칩에서 기판에 삽입된 특정 부품의 단자를 상기 기판 상의 다른 단자에 전기적으로 연결하기 위한 구조를 형성하는 예를 도시한 도면이다.
상기 도면들을 통해, 유사 참조 번호들은 동일한 혹은 유사한 엘리먼트들과, 특징들 및 구조들을 도시하기 위해 사용된다는 것에 유의해야만 한다.
이하, 본 개시의 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
실시예들을 설명함에 있어서 본 개시의 실시예들이 속하는 기술 분야에 익히 알려져 있고 본 개시의 실시예들과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 개시의 실시예들의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
본 개시의 실시예들에 의한 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 개시의 실시예들은 이하에서 개시되는 것들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 개시의 실시예들은 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 개시의 청구하고자 하는 바는 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
도 1a는 배터리 보호 회로 내의 PCB(printed circuit board)와 MOSFET(metal oxide semiconductor field effect transistor)의 와이어 본딩 연결 구조를 도시한 단면도이다.
도 1a를 참조하면, 배터리 보호 회로(100)는 외부 충전용 전원으로부터 전력을 공급받아 충전되고 단말과 같은 전자 기기에 연결되어 전력을 공급함으로써 방전된다.
배터리 보호 회로(100)는 PCB(110)와 MOSFET(120), 보호 IC(integrated circuit)(130), 복수의 저항 및 복수의 캐패시터를 구비하는 수동 소자들(140), PTC(positive temperature coefficient element) 소자(150) 및 배터리 충전용 전원 또는 전자기기에 연결되기 위한 외부 연결 단자들(RF, P-, CF, P+)(160)을 포함한다.
MOSFET(120)과 보호 IC(130)는 에폭시 몰딩(epoxy molding)된 패키지 형태일 수 있다. 에폭시 몰딩된 패키지 또는 모듈은 PCB와 솔더링(Soldering)으로 연결된다. 그리고 에폭시 몰딩된 모듈내의 MOSFET(120)와 BPIC(battery protection IC)는 서로간에 와이어 본딩(Wire bonding)으로 연결되고, 또한 MOSFET는 PCB(110)와 와이어 본딩으로도 연결된다.
도 1b는 배터리 보호 회로내의 에폭시 몰딩된 모듈에서 PCB와 MOSFET의 연결 구조를 도시한 평면도이다.
도 1b를 참조하면, 배터리 보호 회로(100)에 포함된 에폭시 몰딩된 모듈내에서 PCB(110)와 MOSFET(120)는 전기적 연결을 위하여 와이어(170)로 본딩된다. 여기서, PCB(110)는 내부 단자 B-(180) 및 외부 단자 P-(190)와 연결될 수 있다. 또한, MOSFET(120)은 두 개의 MOSFET으로 구성된 듀얼 MOSFET일 수 있다.
PCB(110)와 MOSFET(120)를 와이어 본딩 연결 시 회로 연결 저항을 낮추기 위해 와이어 본딩 수를 많게는 8개 이상까지 연결될 수 있다. MOSFET의 자체가 가지고 있는 드레인(Drain)-소스(Source)에 흐르는 전류 값에 대응하는 저항 값을 Rdson이라 한다. MOSFET와 PCB를 와이어 본딩으로 회로 연결 시 저항 값을 낮추기 위해 여러 개의 와이어 본딩 작업을 한다. 저항 값이 높아질 경우, 충전 및 방전 시간에 대한 전기적 특성 효율이 나빠지는 현상이 발생할 수 있다. 또한 고 전류를 발생하였을 경우 그에 맞는 Rdson 저항의 효율적인 회로연결이 필수적이다. 또한 에폭시 몰딩된 모듈은 고열이 발생하였을 경우 열 방출 구조가 되어있지 않아 신뢰성에 큰 문제가 발생할 수 있다. 따라서, 배터리 보호회로의 최적 성능 유지 및 안정성 향상을 위해 배터리 내에서 발생하는 저항을 낮추고, 열을 방출하여 배터리를 보호할 수 있는 방법이 필요하다.
도 2a는 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 PCB 내에 내장된 MOSFET의 연결 구조를 도시한 단면도이다.
도 2a를 참조하면, 배터리 보호 회로(200)는 PCB(210), MOSFET(220), 저항과 캐패시터를 포함하는 수동 소자들(230)들 및 MOSFET(220)과 수동소자들(230)을 피복하는 절연막(240)을 포함한다. 여기서, MOSFET(220)는 소스(source)(220-1), 게이트(gate)(220-2) 및 드레인(Drain)(220-3)으로 구성된다.
소스(source)(220-1) 및 게이트(gate)(220-2)는 PCB(210)와 비아 전극(250)으로 연결된다. 비아 전극(250)은 절연막(240)을 관통하여 소스(source)(220-1) 및 게이트(gate)(220-2)와 PCB(210)를 연결한다. 또한, 드레인(220-3)은 PCB의 반대면에 절연막(240)을 관통하여 비아 전극을 형성하고 PCB에 연결된다. 연결된 드레인 (220-3)은 비아 전극을 여러 개 형성하여 연결할 수 있다. 또한, 연결된 드레인 (220-3)은 비아 전극의 크기를 수백 마이크로 또는 밀리미터까지 확장하여 연결할 수 있다. 비아 전극은 MOSFET에서 발생하는 열을 PCB를 통하여 방출함으로써 배터리 보호 회로의 방열 역할을 할 수 있다. 또한 PCB 안에 형성된 Cu 전극 회로를 통해서도 3차원적으로 방열 기능을 더할 수 있다. 이 때, 비아 전극(250)은 소스(source)(220-1), 게이트(gate)(220-2) 및 PCB(210)와 동일한 물질로 도금될 수 있다. 예를 들어, 비아 전극(250)은 구리, 알루미늄, 도전성 페이스트 등과 같은 도전체로 도금될 수 있다.
도 2b는 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 MOSFET의 연결 구조를 도시한 측면도이다.
도 2b를 참조하면, 배터리 보호 회로(200)에 포함된 PCB(210) 및 MOSFET(220)의 소스(220-1)와 게이트(220-2)는 비아 전극(250)으로 연결된다. 또한, PCB(210) 와 MOSFET(220)의 드레인(220-3)은 비아 전극(250)으로 연결된다. 여기서, PCB(210)는 내부 단자 B-(270) 및 외부 단자 P-(260)와 연결될 수 있다. 또한, MOSFET(220)은 두 개의 MOSFET으로 구성된 듀얼 MOSFET일 수 있다.
소스(220-1) 및 게이트(220-2)가 PCB(210)와 비아 전극(250)으로 연결되고, 비아 전극(250)이 소스(220-1), 게이트(220-2) 및 PCB(210)와 동일한 물질로 도금됨으로써, 360도 열전도 구조로 MOSFET(220)의 열을 효과적으로 방출할 수 있다. 또한, 드레인(220-3)이 PCB(210)와 비아 전극(250)으로 연결되고, 비아 전극(250)이 드레인(220-3) 및 PCB(210)와 동일한 물질로 도금됨으로써, 360도 열전도 구조로 MOSFET(220)의 열을 효과적으로 방출할 수 있다. 따라서, 배터리 보호 회로(200)는 기존 에폭시 몰딩된 모듈의 배터리 보호 회로보다 낮은 Rdson 저항값을 이용할 수 있어 우수한 전기적 특성을 효율적으로 활용할 수 있다. 예를 들어 기존 보다 높은 MOSFET(220)의 Rdson 저항값을 이용해도 전기적 성능은 같은 효과를 이용할 수 있다. 또한, MOSFET(220)에서 발생하는 열을 낮춤으로써 5A 이상의 고속 및 급속 충전 시 전기적 특성이 향상된 기능을 가능하며, 기존 전류 사양에 따른 MOSFET(220)을 선택하여 사용할 수 있으므로 배터리 제조에 있어 가격 경쟁력이 우수하다. 또한, 크기가 밀리미터인 단면 및 평면상 큰 비아 전극(250)을 사용함으로써 PCB(210)의 내부에 MOSFET 를 내장하여, 전기적 특성이 우수한 배터리 보호 회로를 구현 할 수 있다. 내장된 MOSFET(220)는 3차원적으로 배터리 보호회로인 PCB의 내부의 공간을 확보할 수 있으며, 외부에 있던 MOSFET를 PCB내부에 내장하였을 경우, 외부 빈공간 즉 PCB(210)의 외부에 또 다른 기능을 할 수 있는 IC를 추가할 수 있다. 또한 MOSFET(220)을 PCB(210) 내부에 내장하여 배터리 보호 회로의 부피를 줄일 수 있다. 따라서, 상기 배터리 보호 회로(200)는 공간활용 장점이 있어 온도센서, 게이지 센서, 보청기, 소형 첨단 의료용, 마이크로 프로젝터, 카메라폰, 웨어러블 센서(wearable sensor), 모터 등에 적용 가능하다.
예를 들어, 와이어 본딩 연결 구조로 구현된 에폭시 몰딩 구조의 모듈 내의 비아 구성과 비아 전극 연결 구조로 구현된 배터리 내의 구성 차이는 표 1과 같다. 이 때, 와이어 본딩 연결 구조로 구현된 배터리 보호 회로와 비아 전극 연결 구조로 구현된 배터리 보호 회로는 동일한 성능을 가지는 MOSFET을 포함하여, 동일한 전력을 생성할 수 있다. 또한, 비아 전극 연결 구조의 비아 전극은 MOSFET 소스 전극과 PCB와 동일한 물질로 도금되어 있다.
구분 와이어 본딩 연결 구조 MOSFET 소스 비아 전극 연결 구조


연결 길이와 저항값

1mΩ @1mm		 0.5mΩ @0.05mm
(단, 비아 두께 : 0.05mm
비아 평면 폭/길이
: 500um/1mm)

PCB와 MOSFET 연결 회로 갯수
10EA
1EA

저항
20mΩ (10mΩ x DUAL MOSFET 2EA)
2mΩ (1mΩ x DUAL MOSFET 2EA)
표 1은 와이어 본딩 연결 구조와 MOSFET 소스 비아 전극 연결 구조의 구성에 대한 비교에 관한 것이다.
와이어 본딩 연결 구조로 MOSFET과 PCB를 연결하는 경우, 와이어의 길이가 1mm이며, PCB와 MOSFET 연결 회로 갯수는 10개를 포함한다. 또한, Dual MOSFET의 2개의 소스에서 각각 10mΩ이 발생하여 MOSFET에서 발생하는 총 저항은 20mΩ이다.
비아 전극 연결 구조로 MOSFET과 PCB를 연결하는 경우, 비아 전극의 길이는 0.5mm이며, PCB와 MOSFET 연결 회로 갯수는 10개를 포함한다. 또한, 하나의 MOSFET의 2개의 소스에서 각각 1mΩ이 발생하여 전체 DAUL MOSFET에서 발생하는 총 저항은 2mΩ이다. 기존구조보다 10배 이하의 저항값을 구현할 수 있어 Rdson 저항값을 낮출 수 있고, 전기적 특성을 향상 시킬 수 있다.
따라서, 비아 전극 연결 구조로 MOSFET의 소스 전극과 PCB를 연결하는 경우는 저항이 큰 MOSFET을 사용해도 와이어 본딩 연결 구조로 MOSFET과 PCB를 연결하는 경우와 같이 동일한 효과를 낼 수 있다.
도 3a은 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 MOSFET 소스 전극과의 점 접촉 연결 구조를 도시한 측면도이다.
배터리 보호 회로(300)에 포함된 PCB(310) 및 소스(320-1)와 게이트(320-2), 드레인 (320-3)은 다수의 비아 전극(330)으로 연결된다. 이 때, PCB(310) 및 소스(320-1)와 게이트(320-2), 도면에 개시되지 않았지만 소스와 게이트의 반대편(하단)에 구성된 드레인(320-3)의 연결은 다수의 점 접촉 연결 구조로 구현될 수 있다. 이 때 PCB(310) 및 소스(320-1) 연결은 다수의 점 접촉 연결 구조로 구현될 수 있다. 또한, PCB(310) 및 드레인의 연결은 다수의 점 접촉 연결 구조로 구현될 수 있다.
도 3b는 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 MOSFET의 점 접촉 연결 구조를 도시한 단면도이다.
배터리(300)에 포함된 PCB(310) 및 소스(320-1)와 게이트(320-2)는 다수의 비아 전극(330)으로 연결된다. 따라서, 하나의 소스, 하나의 게이트 및 드레인 (320-3), 하나의 PCB에 다수의 비아 전극이 접촉된다. 이때 PCB(310) 및 소스(320-1) 연결은 다수의 점 접촉 연결 구조로 구현될 수 있다
도 4a는 본 개시의 실시예에 따른 비아 전극을 이용한 PCB와 MOSFET의 제1 면 접촉 연결 구조를 도시한 단면도이다.
도 4a를 참조하면, 배터리 보호 회로(400)는 제1 MOSFET(410) 및 제2 MOSFET(420)를 포함한다. 이 때, 제1 MOSFET(410)의 소스(410-1) 및 제2 MOSFET(420)의 소스(420-1)는 가로, 세로 크기가 수 각각 1mm이상의 넓은 면적을 갖는 비아 전극(430, 440) 각각을 통해 PCB와 연결된다. 이 때, 비아 전극(430, 440)은 사각형의 형태를 나타낸다.
따라서, 배터리 보호 회로(400)는 가로, 세로 크기가 수 mm의 넓은 면적을 갖는 비아 전극(430, 440)을 통해 PCB와 MOSFET의 면 접촉 연결 구조를 갖는다.
또한, 제1 MOSFET(410)의 게이트(410-2) 및 제2 MOSFET(420)의 게이트(420-2)는 비아 전극(430, 440) 각각을 통해 PCB와 연결된다.
도 4b는 본 개시의 실시예에 따른 비아 홀을 이용한 PCB와 MOSFET의 제2 면 접촉 연결 구조를 도시한 단면도이다.
도 4b를 참조하면, 제1 MOSFET(410)의 소스(410-1) 및 제2 MOSFET(420)의 소스(420-1)는 가로, 세로 크기가 각각 수 1mm의 넓은 면적을 갖는 비아 홀(430, 440) 각각을 통해 PCB와 연결된다. 이 때, 비아 홀(430, 440)은 가운데가 빈 타원 형태 즉, 도넛 형태의 비아 전극을 의미한다. 비아 홀의 내측 원 기둥은 절연체로 채워지며, 비아 홀의 외측 링 기둥은 도전체로 채워진다.
이상에서 설명한 본 개시에 따르면 사각형 형태, 가운데가 빈 타원 형태, 가운데가 빈 사각형 형태로 비아 전극을 구현함으로써, MOSFET의 자체 가지고 있는 전극 패드를 사이즈가 큰 비아 전극과 평면상 넓은 면적을 구현함으로써 회로 저항값을 낮출 수 있어, 드레인-소스 전류상의 Rdson 저항값을 획기적으로 낮출 수 있다. 그로 인해, 본 발명의 배터리 보호 회로는 전기적 특성을 향상시킬 수 있어, 충전 시간을 효율적으로 개선할 수 있고, 내장된 MOSFET에서 발생하는 열을 외부로 방출할 수 있는 최적의 구조를 가질 수 있다. 또한, 본 발명의 배터리 보호 회로는 IC를 추가하여 기능을 추가할 수 있고, 경박 단소한 배터리 보호 회로를 구현할 수 있다.
도 5a와 도 5b는 제안된 다양한 실시 예에 따른 배터리 보호 칩의 생산 공정을 도시한 도면이다.
도 5a와 도 5b를 참조하면, 절연체(710)의 상측과 하측 각각에 전극에 상응한 도전막(720, 730)을 적층한다 (a). 상기 도전막(720, 730)은, 예를 들면, 구리 (cu) 성분이 될 수 있다. 상기 절연체(710)의 상측 및 하측 각각에 적층된 도전막(720, 730) 상에서의 노광 현상에 따른 에칭을 통해 소정 패턴의 회로(720-1, 720-2, 730-1, 730-2)를 구성할 수 있다 (b).
상기 소정 패턴의 회로(720-1, 720-2, 730-1, 730-2)가 구성된 기판은 부품 내장을 위한 공간 확보를 위해, 홈이 형성될 수 있다 (c). 상기 기판에 형성된 홈에는 특정 부품(740)이 내장될 수 있다. 상기 기판에 형성된 홈에 내장되는 특정 부품(740)은, 예를 들어, 듀얼 FET가 될 수 있다.
상기 특정 부품(740)이 내장된 기판의 상/하측에는 절연 물질 (예컨대 PPG)(750) 및 도전 물질 (예컨대 Gu)(760, 770)이 적층될 수 있다 (d). 상기 절연 물질 (예컨대 PPG)(750) 및 도전 물질 (예컨대 Gu)(760, 770)이 적층된 모듈의 상측 및 하측의 특정 위치 (기판에 내장된 특정 부품(740)의 단자의 위치가 될 수 있다)에서 Co2 레이저, UV 레이저 등을 이용한 타공 기법을 사용하여 홀을 형성할 수 있다 (e). 따라서 상기 홀을 통해 특정 부품(740)에 구비된 단자들이 외부로 도출될 수 있다.
그 후 상기 특정 부품(740)의 단자들과 상기 모듈의 외부에 적층된 도전 물질(760-1, 760-2, 760-3, 770-1, 770-2, 770-3)을 연결하기 위한 공정이 이루어질 수 있다. 하나의 실시 예로써, 상기 특정 위치에 홀이 형성된 모듈의 표면 (상측 및 하측 표면)을 소정 물질(780-1, 780-2)에 의해 코딩하고, 그 위에 도전 물질(790-1, 790-2)을 적층할 수 있다 (f). 이로 인해, 상기 특정 부품(740)의 단자는 외부와의 전류 흐름 경로를 가질 수 있게 된다.
상기 도전 물질(790-1, 790-2)이 최종 적층된 모듈은 최종 패턴에 의해 회로가 구성될 수 있다. 즉, 외부와의 연결을 위한 단자들(a, b, c, d, e, f, g)을 형성할 수 있다 (g).
한편 상기 특정 부품이 듀얼 FET인 경우, 상기 최종 패턴은 앞에서 상세히 설명된 바와 같이 넓은 표면적을 갖도록 하는 형태를 가질 수 있다. 일 예로 도넛 형태, 직사각형 형태 등이 될 수 있다.
도 6a와 도 6b는 제안된 다양한 실시 예에 따른 배터리 보호 칩에서 기판에 삽입된 특정 부품의 단자를 상기 기판 상의 다른 단자에 전기적으로 연결하기 위한 구조를 형성하는 예를 도시한 도면이다.
도 6a와 도 6b를 참조하면, (a) 내지 (c)는 도 7에서의 (a) 내지 (d)와 동일함에 따라 구체적인 설명은 생략한다.
특정 부품(840)이 내장된 기판(810-1, 810-2)의 상/하측에 절연 물질 (예컨대 PPG)(850) 및 도전 물질 (예컨대 Gu)(860, 870)이 적층된 모듈의 상측 및 하측의 특정 위치 (기판에 내장된 특정 부품(840)의 단자의 위치 및 기판에 설치된 회로 상의 단자의 위치가 될 수 있다)에서 Co2 레이저, UV 레이저 등을 이용한 타공 기법을 사용하여 홀을 형성할 수 있다 (e). 따라서 상기 홀을 통해 특정 부품(840)에 구비된 단자들이 외부로 도출될 수 있다. 또한 기판에 설치된 회로 상의 단자들과 상기 기판(810-1)의 상/하측에 적층된 절연 물질 (850) 및 도전 물질(860-1)을 상하 방향으로 관통하는 홀(h)이 형성될 수 있다. 이때, 상기 홀(h)은 상기 특정 부품이 가지는 단자와의 체결을 원하는 기판 상의 단자와의 연결이 가능하도록 형성되어야 할 것이다.
상술한 바에 따라 상기 모듈의 상/하측을 관통하는 홀(h)을 형성한 후, 표면을 소정 물질(880-1, 880-2)에 의해 코딩하고, 그 위에 도전 물질(890-1, 890-2)을 적층할 수 있다 (f). 이로 인해, 상기 모듈의 상/하측을 관통하는 홀(h)의 내측 면에 도전 물질에 의해 전류가 흐를 수 있는 구조를 갖게 될 것이다. 따라서, 상기 관통 홀의 상측과 하측에 도전 물질을 사용한 단자(a, e)를 형성하고, 상기 형성된 단자(a, e)를 상기 특정 부품(840)의 단자를 외부로 연장한 단자(b, c, e)와 체결시킬 수 있다. 이로 인해, 배터리 보호 칩에서 기판에 삽입된 특정 부품(840)의 단자는 상기 기판 상의 다른 단자에 전기적으로 연결되게 된다.
한편 도 6a 및 6b에서는 특정 부품(840)의 삽입으로 분리될 수 있는 기판 중 좌측 기판 상의 단자를 외부로 연결하는 구성을 도시하였으나, 동일한 절차를 통해 우측 기판 상의 단자를 외부로 연결하는 구성을 형성하는 것이 가능함은 물론이다.
본 명세서와 도면에 개시된 본 개시의 실시 예들은 기술 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 개시의 청구하고자 하는 범위를 한정하고자 하는 것은 아니다. 또한 앞서 설명된 본 개시에 따른 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시에 따른 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.

Claims (3)

  1. 배터리 보호 회로 장치에 있어서,
    인쇄 회로 기판 (PCB) 내부에 전계 효과 트랜지스터 (FET) 칩을 위치시키고,
    상기 FET 칩의 상/하측으로 절연막과 도전막을 순차적으로 적층하고,
    상기 FET 칩에 구비된 적어도 하나의 단자와 수직이 되도록 상기 절연막과 상기 도전막을 관통하는 제1 비아 홀을 형성하고,
    상기 제1 비아 홀은 상기 절연막과 상기 도전막이 적층된 구조물의 상측에서 보았을 때 도넛 형태를 가지며,
    상기 도넛 형태의 제1 비아 홀의 내측 원 기둥은 절연체로 채우고,
    상기 도넛 형태의 제1 비아 홀의 외측 링 기둥은 도전체로 채우며,
    상기 도넛 형태의 제1 비아 홀의 상측에는 적어도 하나의 단자가 형성되며,
    상기 절연막, 상기 도전막 및 상기 FET 칩의 내부를 관통하는 제2 비아 홀이 형성되고,
    상기 제2 비아 홀은 원 기둥 형태를 가지며,
    상기 원 기둥 형태의 제2 비아 홀의 외측은 상기 도전체로 채워지고,
    상기 원기둥 형태의 제2 비아 홀의 상측 및 하측에는 적어도 하나의 단자가 형성되며,
    상기 제1 비아 홀의 적어도 하나의 단자와 상기 제2 비아 홀의 적어도 하나의 단자는 전기적으로 서로 연결되는 것을 특징으로 하는 배터리 보호 회로 장치.
  2. 제1항에 있어서,
    상기 도전체는 구리인 것을 특징으로 하는 배터리 보호회로 장치.
  3. 제1항에 있어서,
    상기 제1 비아 홀 및 상기 제2 비아홀은 평면상 폭과 길이가 1 mm 이상인 면적 형태인 것을 특징으로 하는 배터리 보호 회로 장치.
KR1020180004709A 2018-01-12 2018-01-12 배터리 보호 장치 KR102073311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180004709A KR102073311B1 (ko) 2018-01-12 2018-01-12 배터리 보호 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180004709A KR102073311B1 (ko) 2018-01-12 2018-01-12 배터리 보호 장치

Publications (2)

Publication Number Publication Date
KR20190086324A true KR20190086324A (ko) 2019-07-22
KR102073311B1 KR102073311B1 (ko) 2020-02-05

Family

ID=67468947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180004709A KR102073311B1 (ko) 2018-01-12 2018-01-12 배터리 보호 장치

Country Status (1)

Country Link
KR (1) KR102073311B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006187185A (ja) * 2004-12-01 2006-07-13 Ricoh Co Ltd 二次電池の保護回路モジュール及びそれを用いた電池パック
JP2010198769A (ja) * 2009-02-23 2010-09-09 Sanyo Electric Co Ltd パック電池
KR20130142532A (ko) * 2012-06-19 2013-12-30 삼성에스디아이 주식회사 보호회로모듈 및 이를 구비하는 배터리 팩
KR101763070B1 (ko) * 2016-05-10 2017-07-31 성균관대학교산학협력단 배터리 보호회로 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006187185A (ja) * 2004-12-01 2006-07-13 Ricoh Co Ltd 二次電池の保護回路モジュール及びそれを用いた電池パック
JP2010198769A (ja) * 2009-02-23 2010-09-09 Sanyo Electric Co Ltd パック電池
KR20130142532A (ko) * 2012-06-19 2013-12-30 삼성에스디아이 주식회사 보호회로모듈 및 이를 구비하는 배터리 팩
KR101763070B1 (ko) * 2016-05-10 2017-07-31 성균관대학교산학협력단 배터리 보호회로 장치

Also Published As

Publication number Publication date
KR102073311B1 (ko) 2020-02-05

Similar Documents

Publication Publication Date Title
CN103887273B (zh) 半导体模块
US8441117B2 (en) Semiconductor device
US10096562B2 (en) Power module package
US10193193B2 (en) Structure of battery protection circuit module package coupled with holder, and battery pack having same
EP2169757B1 (en) Protection circuit module and secondary battery including the protection circuit module
US20140029201A1 (en) Power package module and manufacturing method thereof
US20070228509A1 (en) Semiconductor device and memory card using the same
US9466542B2 (en) Semiconductor device
US8797756B2 (en) Integrated overmolded interconnect tab for surface-mounted circuits
DE102015105575B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
US9585260B2 (en) Electronic component module and manufacturing method thereof
US11257765B2 (en) Chip package structure including connecting posts and chip package method
US20150091176A1 (en) Electronic Component, Arrangement and Method
US20190229027A1 (en) Circuit module
US7745244B2 (en) Pin substrate and package
CN105047834A (zh) 一种二次电池负极封口体
CN104900819B (zh) 具有封装型芯片散热结构的二次电化学电池封口体及电池
KR102073311B1 (ko) 배터리 보호 장치
US20160126414A1 (en) Chip Substrate and Chip Package Module
US9633923B2 (en) Electronic device module and manufacturing method thereof
US10251256B2 (en) Heat dissipating structure
US20200267840A1 (en) Switching device and electronic device
JP2009104888A (ja) 保護モジュール
US20210335681A1 (en) Ceramic stacked semiconductor package having improved anti-humidity and reliability and method of packaging ceramic stacked semiconductor
KR20110080491A (ko) 반도체 칩 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant