KR20190084850A - 순람 연산 인공지능 가속기를 위한 고대역폭 메모리 실리콘 광학 관통 실리콘 비아 구조 - Google Patents

순람 연산 인공지능 가속기를 위한 고대역폭 메모리 실리콘 광학 관통 실리콘 비아 구조 Download PDF

Info

Publication number
KR20190084850A
KR20190084850A KR1020180108592A KR20180108592A KR20190084850A KR 20190084850 A KR20190084850 A KR 20190084850A KR 1020180108592 A KR1020180108592 A KR 1020180108592A KR 20180108592 A KR20180108592 A KR 20180108592A KR 20190084850 A KR20190084850 A KR 20190084850A
Authority
KR
South Korea
Prior art keywords
data
memory
optical
circuit die
die
Prior art date
Application number
KR1020180108592A
Other languages
English (en)
Other versions
KR102650911B1 (ko
Inventor
펑 궈
크리슈나 말라디
홍종 정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20190084850A publication Critical patent/KR20190084850A/ko
Application granted granted Critical
Publication of KR102650911B1 publication Critical patent/KR102650911B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/011—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  in optical waveguides, not otherwise provided for in this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0071—Provisions for the electrical-optical layer interface
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H01L2225/06534—Optical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0073—Provisions for forwarding or routing, e.g. lookup tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0079—Operation or maintenance aspects
    • H04Q2011/0081—Fault tolerance; Redundancy; Recovery; Reconfigurability

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Memory System (AREA)

Abstract

일반적인 일 측면에 따르면, 장치는 제1 데이터를 제2 데이터로 변환하는 순람표를 저장하도록 구성되는 메모리 회로 다이를 포함할 수 있다. 상기 장치는 또한 상기 제2 데이터를 수신하도록 구성되는 조합 논리 회로들을 포함하는 논리 회로 다이를 포함할 수 있다. 상기 장치는 상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에 연결되고 그리고 상기 제2 데이터를 상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에서 전송하도록 구성되는 광학 비아를 더 포함할 수 있다.

Description

순람 연산 인공지능 가속기를 위한 고대역폭 메모리 실리콘 광학 관통 실리콘 비아 구조{HIGH BANDWIDTH MEMORY SILICON PHOTONIC THROUGH SILICON VIA ARCHITECTURE FOR LOOKUP COMPUTING ARTIFICIAL INTELLEGENCE ACCELERATOR}
본 설명은 연산 기술에 관한 것으로, 더 상세하게는 순람 연산 인공지능(AI) 가속기를 위한 고대역폭 메모리(HBM) 실리콘 광학 관통 실리콘 비아(TSV) 구조에 관한 것이다.
고대역폭 메모리(HBM)는 3차원 적층된 동적 랜덤 액세스 메모리(DRAM)를 위한 고성능 RAM 인터페이스이다. 이는 고성능 그래픽 가속기들 및 네트워크 장치들과 함께 사용될 수 있다. 고대역폭 메모리는 2013년 10월에 합동 전자 장치 엔지니어링 협회(JEDEC)에서 산업 표준으로 채용되었다. 제2세대, HBM2는 2016년 1월에 JEDEC에 의해 수용되었다.
HBM은 통상적인 시스템 또는 그래픽 메모리들보다 실질적으로 더 작은 폼 팩터에서 더 적은 전력을 사용하며 더 높은 대역폭을 달성한다. 이는 메모리 제어기를 갖는 선택적인 베이스 다이를 포함하며 관통 실리콘 비아들(TSV) 및 마이크로 범프들에 의해 서로 연결되는 DRAM 다이들을 여덟 개까지 적층함으로써 달성된다. HBM2는 패키지 당 256GB/s의 메모리 대역폭에 도달할 수 있다.
HBM은 메모리에 중심적이고 그리고 연산이 무거운 신경망 또는 다른 인공지능(AI) 훈련에 사용될 수 있다. 이는 훈련 데이터 세트 사이즈의 증가, 모델 파라미터들의 증가, 그리고 프로세싱의 중간 결과들의 증가 때문이다.
본 기재의 목적은 순람 연산 인공지능 가속기를 위한 고대역폭 메모리 실리콘 광학 관통 실리콘 비아 구조를 구현하기 위하여, 향상된 연산 능력을 구비한 장치 및 멀티 칩 모듈을 제공하는 데에 있다.
일반적인 일 측면에 따르면, 장치는 제1 데이터를 제2 데이터로 변환하는 순람표를 저장하도록 구성되는 메모리 회로 다이를 포함할 수 있다. 상기 장치는 또한 상기 제2 데이터를 수신하도록 구성되는 조합 논리 회로들을 포함하는 논리 회로 다이를 포함할 수 있다. 상기 장치는 상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에 연결되고 그리고 상기 제2 데이터를 상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에서 전송하도록 구성되는 광학 비아를 더 포함할 수 있다.
일반적인 다른 하나의 측면에 따르면, 장치는 재구성 가능한 논리 회로를 저장하도록 구성되는 제1 회로 다이를 포함할 수 있다. 상기 장치는 고정된 논리 회로들을 포함하는 제2 회로 다이를 포함할 수 있다. 상기 장치는 상기 제1 회로 다이 및 상기 제2 회로 다이 사이에 연결되고 그리고 상기 제1 다이 및 상기 제2 다이 사이에서 데이터를 전송하도록 구성되는 광학 링크를 더 포함할 수 있다. 상기 장치는 상기 고정된 논리 회로들에 의해 데이터를 처리하는 것을 시작하고, 부분적으로 처리된 데이터를 상기 광학 링크를 거쳐 상기 제1 회로 다이로 전송하고, 그리고 상기 재구성 가능한 논리 회로에 의해 상기 데이터의 처리를 지속하도록 구성된다.
일반적인 다른 하나의 측면에 따르면, 멀티 칩 모듈(MCM)은 광학 신호를 생성하도록 구성되는 광원을 포함할 수 있다. 상기 멀티 칩 모듈은 고정된 논리 회로를 포함하고 그리고 데이터를 광학적 방식으로 메모리 회로 다이에 전송하도록 구성되는 논리 회로 다이를 포함할 수 있다. 상기 멀티 칩 모듈은 상기 광원을 상기 논리 회로 다이와 결합하도록 구성되는 인터포저 계층을 포함할 수 있다. 상기 멀티 칩 모듈은 상기 데이터를 수신하는 순람표를 저장하도록 구성되는 상기 메모리 회로 다이를 포함할 수 있다. 상기 멀티 칩 모듈은 상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에 연결되고 그리고 상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에서 상기 데이터를 전송하도록 구성되는 광학 비아를 포함할 수 있다.
하나 또는 그보다 많은 구현들의 상세들은 첨부된 도면들 및 아래의 상세한 설명에서 정해진다. 다른 특성들은 상세한 설명 및 도면들, 그리고 청구항들로부터 명백해질 것이다.
연산 기술을 위한 시스템 그리고/또는 방법, 더 상세하게는 도면들 중 적어도 하나와 연계되어 실질적으로 보여지는 그리고/또는 기술되는 바와 같이, 순람 연산 인공지능(AI) 가속기를 위한 고대역폭 메모리(HBM) 실리콘 광학 관통 실리콘 비아(TSV) 구조가 청구항들에서 더 완전하게 정해진다.
본 기재에 따르면, 순람 연산 인공지능 가속기를 위한 고대역폭 메모리 실리콘 광학 관통 실리콘 비아 구조를 구현하기 위한 향상된 연산 능력을 구비한 장치 및 멀티 칩 모듈이 제공된다.
도 1은 기술된 주제에 따른 시스템의 예시적인 실시 예의 블록도이다.
도 2는 기술된 주제에 따른 시스템의 예시적인 실시 예의 블록도이다.
도 3은 기술된 주제에 따른 시스템의 예시적인 실시 예의 블록도이다.
도 4a는 기술된 주제에 따른 시스템의 예시적인 실시 예의 블록도이다.
도 4b는 기술된 주제에 따른 시스템의 예시적인 실시 예의 블록도이다.
도 4c는 기술된 주제에 따른 시스템의 예시적인 실시 예의 블록도이다.
도 5는 기술된 주제의 원리들에 따라 형성된 장치들을 포함할 수 있는 정보 처리 시스템의 개념적 블록도이다.
다양한 도면들에서 유사한 참조 기호들은 유사한 요소들을 가리킨다.
다양한 예시적인 실시 예들이 이하에서 일부 예시적인 실시 예들이 도시된 첨부의 도면들을 참조하여 더 완전히 설명될 것이다. 그러나 여기에 기재된 주제는 다수의 상이한 형태들로 구현될 수 있고, 여기에 제시된 예시적인 실시 예들로 한정되는 것으로 이해되지 않아야 한다. 대신, 이러한 예시적인 실시 예들은 본 기재가 빈틈없고 완전해 지도록, 그리고 여기에 기재된 주세의 범위를 이 분야에 숙련된 자들에게 완전히 전달할 수 있도록 제공된다. 도면들에서, 사이즈들, 그리고 계층들 및 영역들의 상대적인 사이즈들은 명확성을 위해 강조될 수 있다.
하나의 요소 또는 계층이 다른 하나의 요소 또는 계층의 위에 있거나, 연결되거나 또는 결합된 것으로 나타내어질 때, 이는 다른 요소 또는 계층에 직접 위에 있거나, 연결되거나 또는 결합될 수 있으며, 또는 끼어드는 요소들 또는 계층들이 존재할 수 있다. 반대로, 하나의 요소가 다른 하나의 요소 또는 계층의 직접 위에 있거나 직접 연결되거나 또는 직접 결합되는 것으로 나타내어질 때, 끼어드는 요소들 또는 계층들은 존재하지 않는다. 전체적으로 유사한 번호는 유사한 요소들을 나타낸다. 여기에서 사용되는 바와 같이, "그리고/또는"의 용어는 연관되어 나열된 항목들 중 임의의 것 또는 하나 또는 그보다 많은 것들의 모든 조합들을 포함한다.
제1, 제2, 제3 등의 용어들이 다양한 요소들, 구성 요소들, 영역들, 계층들 그리고/또는 섹션들을 기술하는 데에 사용될 수 있지만, 이러한 요소들, 구성 요소들, 영역들, 계층들, 그리고/또는 섹션들은 이러한 용어들에 의해 한정되지 않아야 함이 이해될 것이다. 이러한 용어들은 하나의 요소, 구성 요소, 영역, 계층 또는 섹션을 다른 하나의 요소, 구성 요소, 영역, 계층 또는 섹션으로부터 구분하기 위해서만 사용된다. 따라서, 아래에서 논의되는 제1 요소, 구성 요소, 영역, 계층 또는 섹션은 여기에 기재된 주제의 가르침들로부터 멀어지지 않으면서 제2 요소, 구성 요소, 영역, 계층 또는 섹션으로 명명될 수 있다.
"아래", "밑에", "낮은", "높은", "위에" 등과 같은 공간적으로 상대적인 용어들은 도면들에 도시되는 바와 같이 하나의 요소 또는 특성의 다른 요소(들) 또는 특성(들)에 대한 관계를 더 용이하게 설명하기 위해 여기에서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면들에 도시된 방향에 더하여 사용 중 또는 동작 중인 장치의 다른 방향들을 포함함을 의도함이 이해될 것이다. 예를 들어, 도면들의 장치가 뒤집어지면, 다른 요소들 또는 특성들의 "아래" 또는 "밑"인 것으로 설명된 요소들은 다른 요소들 또는 특성들의 "위"로 지향될 수 있다. 따라서, 모범적인 용어 "아래"는 위 및 아래의 방향 모두를 포함할 수 있다. 장치가 다르게 지향될 수 있고(90도 회전되거나 다른 방향들로), 여기에서 사용되는 공간적으로 상대적인 설명들은 그에 따라 해석될 수 있다.
마찬가지로, "하이", "로우", "풀업", "풀다운", "1", "0" 등과 같은 전기적인 용어들은 도면들에 도시된 바와 같이 하나의 전압 레벨 또는 전류의 다른 전압 레벨들 또는 전류들 또는 다른 요소(들) 또는 특성(들)에 대비하여 용이하게 설명하기 위해 여기에서 사용될 수 있다. 전기적으로 상대적인 용어들은 도면들에 도시된 전압들 또는 전류들에 더하여 사용 중 또는 동작 중인 장치의 상이한 기준 전압들을 포함함을 의도함이 이해될 것이다. 예를 들어, 도면들의 장치 또는 신호들이 반전되거나 또는 다른 기준 전압들, 전류들 또는 전하들을 사용하면, "하이" 또는 "풀업"으로 기술된 요소들은 새로운 기준 전압 또는 전류와 비교하여 "로우" 또는 "풀다운"일 수 있다. 따라서, 모범적인 용어 "하이"는 상대적인 로우 또는 하이 전압 또는 전류 모두를 포함할 수 있다. 장치는 참조의 다른 전기적 프레임들에 기반할 수 있으며, 여기에서 사용되는 전기적으로 상대적인 설명들은 그에 따라 해석될 수 있다.
여기에서 사용되는 용어는 특정한 예시적인 실시 예들을 기술하기 위한 것이며, 여기에 기재된 주제의 한정을 의도하지 않는다. 여기에서 사용되는 바와 같이, 단수 형태들은 문맥이 다르게 명시하지 않으면 복수 형태들 또한 포함하는 것으로 의도된다. "포함한다" 그리고/또는 "포함하는"의 용어들은, 이 명세서에서 사용될 때, 언급된 특성들, 정수들, 단계들, 동작들, 요소들, 그리고/또는 구성 요소들의 존재를 명시하며, 하나 또는 그보다 많은 다른 특성들, 정수들, 단계들, 동작들, 요소들, 구성 요소들, 그리고/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않음이 더 이해될 것이다.
예시적인 실시 예들은 이상화된 예시적인 실시 예들의 도식적 도면들인 단면도들(그리고 중간 구조들)을 참조하여 여기에서 설명된다. 예를 들어, 제조 기술들 그리고/또는 오차들의 결과로서, 도면들의 형태들로부터의 변형들이 예측된다. 따라서, 예시적인 실시 예들은 여기에 도시된 영역들의 특정한 형태들로 한정되는 것으로 해석되지 않아야 하며, 예를 들어 제조로부터 기인하는 형태들의 편차들을 포함한다. 예를 들어, 사각형으로 도시된 주입 영역은 통상적으로 둥글게 되거나 굽은 특성들을 갖고 그리고/또는 주입 영역으로부터 비주입 영역으로의 이진 변화보다는 가장자리에서 주입 농도의 경사(gradient)를 가질 것이다. 마찬가지로, 주입에 의해 형성되는 매장 영역은 매장 영역 및 주입이 발생한 표면 사이의 영역에 일부 주입을 유발할 수 있다. 따라서, 도면들에 도시된 영역들은 사실상 도식적이고, 이들의 형태들은 장치의 영역의 실제 형태를 도시하는 것을 의도하지 않고 그리고 여기에 기재된 주제의 범위를 한정하는 것을 의도하지 않는다.
다르게 정의되지 않으면, 여기에서 사용되는 모든 용어들(기술적 그리고 과학적 용어들을 포함하여)은 여기에 기술된 주제가 속한 분야에서 통상적인 기술을 가진 자에 의해 공통으로 이해되는 것과 동일한 의미를 갖는다. 공통으로 사용되는 사전들에서 정의된 것과 같은 용어들은 연관된 분야의 맥락에서 그들의 의미와 동일한 의미를 갖는 것으로 해석되어야 하며, 여기에서 명백히 그렇게 정의되지 않으면 이상화된 또는 과도하게 형식적인 것으로 해석되지 않을 것이다.
이하에서, 예시적인 실시 예들이 첨부된 도면들을 참조하여 상세히 설명될 것이다.
도 1은 기술된 주제에 따른 시스템(100)의 예시적인 실시 예의 블록도이다. 다양한 실시 예들에서, 시스템(100)은 프로세서(104), 메모리(106), 그리고 재구성 가능한 메모리 로직(102)을 포함할 수 있다. 다양한 실시 예들에서, 시스템(100)은 또한 하나 또는 그보다 많은 다른 구성 요소들(108)(예를 들어, 네트워크 인터페이스, 메모리 제어기 등)을 포함할 수 있다.
다양한 실시 예들에서, 시스템(100)은 시스템 온 칩(SoC)을 포함할 수 있다. 일부 실시 예들에서, 예를 들어 도 2 및 도 3의 예에서, 시스템(100)은 구별된 또는 멀티 칩 모듈(MCM)의 일부로서 다수의 집적 회로(IC) 다이들을 포함할 수 있다. 다른 실시 예에서, 시스템(100)은 일련의 분리된 또는 개별 구성 요소들을 포함할 수 있다. 다른 실시 예에서, 시스템(100)은 집적된 그리고 분리된 구성 요소들의 조합을 포함할 수 있다. 다양한 실시 예들에서, 시스템(100)은 예를 들어 랩톱, 데스크톱, 워크스테이션, 개인 디지털 비서, 스마트폰, 태블릿, 그리고 다른 적절한 컴퓨터들 등과 같은 컴퓨팅 장치 또는 가상 기계 또는 그것의 가상 컴퓨팅 장치를 포함할 수 있다. 다양한 실시 예들에서, 시스템(100)은 사용자(미도시)에 의해 사용될 수 있다.
도시된 실시 예에서, 프로세서(104)는 하나 또는 그보다 많은 기계로 실행 가능한 명령들 또는 소프트웨어, 펌웨어 또는 이들의 조합의 조각들을 실행하도록 구성될 수 있다. 이러한 실시 예에서, 프로세서(104)는 프로세서(104)의 제조 시에 설정되는(또는 바로 이후에, 예를 들어 퓨즈들 등) 고정된 논리 회로들(예를 들어, 논리곱(AND) 게이트들, 플립 플롭들 등)을 포함할 수 있고, 제조 후에 실질적으로 변경되지 않을 수 있다. 다른 실시 예에서, 프로세서(103)는 예를 들어 필드-프로그래머블 게이트 어레이(FPGA)와 같은 재구성 가능한 장치를 포함할 수 있다. 상술된 것은 기술된 주제가 이에 한정되지 않는 일부 설명적인 예들에 불과하다.
다양한 실시 예들에서, 메모리(106)는 각각 데이터의 하나 또는 그보다 많은 조각들을 임시로, 영구적으로, 반영구적으로 또는 이들의 조합으로 저장하도록 구성되는 복수의 메모리 셀들을 포함할 수 있다. 메모리(106) 내의 데이터는 프로세서(104)에 의해 액세스된다. 또한, 메모리(106)는 휘발성 메모리, 불휘발성 메모리 또는 이들의 조합을 포함할 수 있다.
도시된 실시 예에서, 시스템(100)은 재구성 가능한 메모리 로직(102)을 포함할 수 있다. 재구성 가능한 메모리 로직(102)은 이들 모두 서브 어레이들로 배열(요소들(112, 114)로 도시됨)되는 다수의 메모리 셀들을 포함한다는(명시적으로 도시되지 않음) 점에서 메모리(106)와 유사할 수 있다. 통상적으로, 메모리(예를 들어, SRAM, DRAM 등)는 행들 및 열들의 어레이로 배열되는 메모리 셀들의 어레이를 포함한다. 종종, 더 큰 어레이를 더 관리하기 쉽게 하기 위해, 어레이는 메모리 셀들의 서브 어레이들(예를 들어, 256 행들 및 256 열들 등)로 분할될 수 있다. 일반적으로 한 번에 하나의 서브 어레이만이 액세스 되어 전력 및 연산 복잡도를 줄이므로 통상적으로 메모리 어레이를 서브 어레이들로 분할하는 것은 유익할 수 있다.
도시된 실시 예에서, 메모리 어레이(재구성 가능한 메모리 로직(102)으로 도시된)는 서브 어레이들이 통상적인 메모리 서브 어레이들 대신 순람표들(LUTs)로 동작하도록 재구성될 수 있는 점에서 메모리(106)와 다를 수 있다. 이러한 실시 예에서, 논리 기능이 순람표(LUT)에 구현될 수 있다. 예를 들어, LUT는 덧셈기, 곱셈기 등과 같은 산술 논리 기능을 수행할 수 있다. 상술된 것은 기재된 주제가 이에 한정되지 않는 설명적인 예에 불과함이 이해될 것이다. 도시된 실시 예에서, 이러한 LUTs은 프로세싱 요소들 또는 재구성 가능한 순람표들(RLUTS)(112)로 지칭될 수 있다.
이러한 실시 예에서, 주어진 RLUT(112)가 특정한 연산 작업(신경망 프로세싱과 같은)을 수행하도록 구성되면, 해당 RLUT(112)는 프로세서(104)에 대한 가속기 또는 코프로세서로 동작하며, 해당 RLUT(112)의 메모리 공간은 더 이상 데이터 저장을 위해 프로세서(104)에 노출되지 않을 수 있다. 이러한 실시 예에서, 프로세서(104)는 실행될 일부 커널들 또는 작업들을 RLUT(112) 스택에 넘길 수 있고, 작업이 완료되면 프로세서(104)가 중단되거나 아니면 프로세서(104)는 완료된 작업을 통지 받을 수 있다. 반면, RLUT(112)는 메모리(106)와 같이 데이터 저장을 위한 순수한 메모리 스택으로 구성될 수 있다. 이러한 실시 예에서, 서브 어레이들(112, 114)은 메모리들 또는 LUTs로 재구성될 수 있다.
이러한 실시 예에서, RLUT(112) 및 여기에 구현된 논리 기능은 메모리 쓰기 동작을 수행하는 것만으로 변경될 수 있다. 이는 논리 기능들이 시스템(100)의 동작 동안에 동적으로 재구성되거나 변경되는 것을 허용할 수 있다. 통상적인 쓰기 동작(또는 이와 유사한 것)의 사용은 EEPROM 등을 프로그램하기 위해 사용되는 것과 같은 흔치 않은(즉, 작동하지 않는 또는 높은) 전압의 필요 없이 재프로그램을 허용할 수 있다.
이러한 실시 예에서, 재구성 가능한 메모리 로직(102)은 구성 인터페이스(116)를 포함할 수 있다. 다양한 실시 예들에서, 프로세서(104)(또는 다른 구성 요소)가 RLUT(112)에 저장된 논리 기능을 교체 또는 변경할 것을 원할 때, 프로세서(104)(또는 다른 구성 요소)는 쓰기 동작 또는 특수 쓰기 동작(예를 들어, RLUT(112)와 연관된 지시기 등을 포함하는 쓰기 동작)을 수행할 수 있다.
일부 실시 예들에서, 모든 메모리 액세스들 또는 동작들은 재구성 가능한 메모리 로직(102)의 입력/출력(I/O) 인터페이스(118)를 통과할 수 있다. 이러한 실시 예에서, 메모리 액세스가 재생을 위한 데이터를 저장하는 서브 어레이(예를 들어, RAM 서브 어레이(114) 등)에 대한 것이면, I/O 인터페이스(118)는 읽기/쓰기 요청을 통상적인 메모리 어레이로서 단순히 처리할 수 있다. 그러나 일부 실시 예들에서, 메모리 액세스가 RLUT(112)로 채용된(또는 RLUT(112)로 채용될) 서브 어레이에 대한 것이면, I/O 인터페이스(118)는 메모리 액세스를 처리를 위해 구성 인터페이스(116)로 넘길 수 있다.
다른 실시 예에서, I/O 인터페이스(118)는 RLUT(112)에 대해 읽거나 쓰도록 구성될 수 있다. 이러한 실시 예에서, 쓰기 액세스는 RLUT(112)에 대한 쓰기를 포함하여 논리 기능을 정의할 수 있다. 이러한 실시 예에서, 구성 인터페이스(116)는 전체적으로 RLUT(1112) 또는 재구성 가능한 메모리 로직(102) 내의 또는 사이의 신호들의 라우팅을 조절하도록 구성될 수 있다. 예를 들어, 구성 인터페이스(116)는 다수의 RLUT(112) 그리고/또는 RAM(114) 사이의 신호들의 라우팅을 조절할 수 있다. 이러한 실시 예에서, I/O 인터페이스(118)는 RLUT(112) 및 RAM(114)에 대한 데이터 액세스를 관리하도록 구성되고, 구성 인터페이스(116)는 서브 어레이들(112, 114)의 상호 연결들 및 라우팅을 관리하도록 구성될 수 있다. 상술된 것은 기술된 주제가 이에 한정되지 않는 예시적인 예에 불과함이 이해될 것이다. 다양한 실시 예들에서, I/O 인터페이스(118)는 구성 인터페이스(116)를 포함할 수 있다.
또한, 도시된 실시 예에서, 각 서브 어레이는 RLUT(112) 또는 통상적인 RAM(114) 서브 어레이로서 사용될 수 있다. 상술된 바와 같이, 통상적인 RAM(114) 서브 어레이는 데이터 및 정보를 저장하도록 구성될 수 있다. 이러한 실시 예에서, RLUT(112) 및 RAM(114) 서브 어레이들 사이의 수 또는 균형은 원하는 대로 재구성 가능한 메모리 로직(102) 내에서 동적으로 조절될 수 있다. 다른 실시 예에서, RLUT(112) 및 RAM(114) 서브 어레이들의 수는 제조 시에 고정될 수 있다. 다른 실시 예에서, RLUT(112)의 최대 수는 제조 시에 고정되나, RLUT(112)는 RAM(114) 서브 어레이들로 동작하도록 구성 가능할 수 있다. 상술된 것은 기재된 주제가 이에 한정되지 않는 일부 설명적인 예에 불과함이 이해될 것이다.
다양한 실시 예들에서, 프로세서(104)(또는 다른 구성 요소)는 서브 어레이를 RLUT(112)로 구성하기를 원할 수 있다. 이러한 실시 예에서, 프로세서(104)는 재구성 가능한 메모리 로직(102)에 메모리 액세스를 행할 수 있다. 메모리 액세스는 특정한 RLUT(112)에 순람표(LUT)를 저장하는 쓰기 동작을 포함할 수 있다. 메모리 액세스는 LUT의 사이즈에 의존하는 일련의 메모리 액세스들을 포함할 수 있다. 일부 실시 예들에서, 특정한 메모리 액세스는 LUT에 대한 입력들의 수 및 LUT로부터의 출력들의 수를 가리킬 수 있다. 또한, 메모리 액세스들은 RLUT(112)에 대한 신호 라우팅 정보를 더 가리킬 수 있다. 예를 들어, 아래에서 기술되는 바와 같이, 다수의 RLUT(112)는 캐스케이드(cascade) 되거나 아니면 함께 라우팅되어 논리 기능들(예를 들어, 덧셈기 등)을 수행할 수 있다.
반대로, 프로세서(104)(또는 다른 구성 요소)는 서브 어레이를 RAM(114)으로 구성하기를 원할 수 있다. 어느 경우든, 메모리 액세스들은 구성 인터페이스(116)가 RLUT(112)를 표준 RAM(114)으로 다시 재구성하도록 지시할 수 있다. 일부 실시 예들에서, 미리 정의된 메모리 셀은 해당 서브 어레이가 현재 RLUT(112) 또는 RAM(114)으로 기능하는지를 가리키는 비트를 저장하도록 구성될 수 있다. 다양한 실시 예들에서, 해당 지시 비트는 서브 어레이 또는 구성 인터페이스(116)에 포함될 수 있다. 상술된 것은 기재된 주제를 이에 한정하지 않는 일부 설명적인 예들에 불과함이 이해될 것이다.
다양한 실시 예들에서, 재구성 가능한 메모리 로직(102)은 동적 RAM(DRAM)을 포함할 수 있다. 이는 RLUT(112)가 특수 전압들(예를 들어, 퓨즈를 태우거나 또는 트랜지스터들을 설정하는 등)에 기댈 필요 없이 정상 메모리 액세스 동작들에 의해 재프로그램 될 수 있는 점에서 통상적인 FPGA 또는 PLD와 다를 수 있다.
이러한 실시 예에서, DRAM 서브 어레이들의 RLUT(112)를 바이어스 함으로써, SRAM 기반 FPGA와 비교하여 더 높은 밀도가 달성될 수 있다. 예를 들어, SRAM이 여섯 개의 트랜지스터들(6T)을 필요로 하는 것과 비교하여, DRAM RLUT(112)는 메모리 셀 또는 정보의 비트당 하나의 트랜지스터 및 하나의 커패시터(1T1C)만을 필요로 할 수 있다. 다른 실시 예에서, DRAM RLUT(112)는 SRAM 또는 플래시 기반 FPGA와 비교하여 더 낮은 비용을 초래할 수 있다.
RLUT(112)가 통상적인 메모리 액세스(또는 그것의 변형)에 의해 수정될 수 있음에 따라, RLUT(112)는 스스로 수정될 수 있다. 예를 들어, 하나의 클럭 사이클의 RLUT(112)의 연산의 출력들은 제2 연산 기능을 수행하도록 RLUT(112)를 재구성 또는 갱신하는 메모리 액세스를 초래할 수 있다. 다른 실시 예에서, RLUT(112)의 출력들은 RLUT(112)의 동작을 수정하는 방식으로 동일한 RLUT(112)에 입력들로 피드백될 수 있다.
또한, 다양한 실시 예들에서, DRAM RLUT(112) 및 RAM(114)의 혼합은 장점들을 제공할 수 있다. 예를 들어, RAM(114)에 저장된 데이터에 대한 근접은 RLUT(112)에 의해 수행되는 연산을 가속하고 그리고 데이터가 버스들을 통해 움직일 필요가 없으므로 전력 필요들을 낮출 수 있다. 일부 실시 예들에서, 프로세서(104) 및 메모리(106)를 생성하는 데에 사용되는 것과 유사한 DRAM-기술로 RLUT(112)를 바이어스 함으로써, RLUT(112)는 프로세서(104) 그리고/또는 메모리(106)와 동일한 다이 또는 패키지 내에 존재할 수 있다. 이와 같이, DRAM RLUT(112)에 의해 제공되는 근접 데이터 연산(near-data computing)은 더 빠르고 더 효과적일 수 있다. 또한, 동일한 제조 공정은 시스템(100)의 제조 비용을 낮출 수 있다. 상술된 것들은 기재된 주제가 한정되지 않는 일부 설명적인 예들에 불과함이 이해될 것이다.
도 2는 기재된 주제에 따른 시스템(200)의 예시적인 실시 예의 등각 투영(isometric) 블록도이다. 도시된 실시 예에서, 다수의 집적 회로 다이들이 적층되고(또는 그렇지 않으면) 집적되어 멀티 칩 모듈 또는 시스템을 형성할 수 있다. 다양한 실시 예들에서, 멀티 칩 시스템(200)은 위에서 언급된 바와 같이 RLUT 또는 더 통상적인 순람표(LUT)를 포함할 수 있다.
다양한 실시 예들에서, 고대역폭 메모리(HBM)는 랜덤 액세스 메모리(RAM)의 고성능 형태를 포함할 수 있다. 일부 실시 예들에서, 고대역폭 메모리(HBM)는 관통 실리콘 비아들(TSV)을 통해 통신하는 적층된 동적 RAM(DRAM) 메모리를 포함할 수 있다. 일반적으로, 고대역폭 메모리(HBM)는 관통 실리콘 비아들(TSV) 및 마이크로 범프들을 결합하여 메모리 셀 어레이들의 다수의(예를 들어, 4, 8 등) 다이들을 서로의 정상에서 연결할 수 있다. 일부 실시 예들에서, 메모리 제어기(미도시)는 스택의 최하단에서 별도의 다이에 포함될 수 있다.
다양한 실시 예들에서, 시스템(200)은 고대역폭 메모리(HBM)를 포함할 수 있다. 이러한 실시 예에서, 시스템(200)은 스택의 정상 또는 바닥에 배치될 수 있는, 그렇지 않으면 실시 예에 의존하는 메모리 제어기(미도시)를 포함할 수 있다. 상술된 것들은 기재된 주제가 한정되지 않는 설명적인 예에 불과함이 이해될 것이다.
도시된 실시 예에서, 시스템(200)은 메모리(예를 들어, DRAM 등) 다이(204) 및 로직 다이(202)를 포함할 수 있다. 도시된 실시 예에서, 메모리 다이(204)는 다수의 메모리 어레이들(216)을 포함할 수 있다. 이러한 실시 예에서, 메모리 어레이들(216)은 다양한 데이터의 조각들을 저장하도록 구성될 수 있다.
도시된 실시 예에서, 메모리 다이(204)는 하나 또는 그보다 많은 순람표들(LUTs)(214) 또는 심지어 재구성 가능한 순람표들(RLUTs)을 포함할 수 있다. 이러한 실시 예에서, LUTs(214)는 상술된 바와 같이 정해진 논리 기능을 수행하는 것이 가능한 순람표(LUT)를 저장하도록 구성된 메모리 서브 어레이를 포함할 수 있다.
다양한 실시 예들에서, 메모리 다이(204)는 다수의 메모리 셀들(216)을 포함할 수 있다. 이러한 실시 예에서, LUT(214)는 메모리 다이(204)의 메모리들(216) 내에 저장된 데이터를 액세스하도록 구성될 수 있다. 이러한 실시 예에서, LUT(214)는 액세스된 메모리(216)와 같은 장소에 있거나 또는 물리적으로 근접할 수 있다. 이러한 실시 예에서, 액세스 시간 및 전력 모두의 관점에서, 둘 사이의 연결이 감소할 수 있다. 또한, 둘 사이에 필요한 라우팅이 감소할 수 있다. 상술된 것들은 기재된 주제가 한정되지 않는 설명적인 예에 불과함이 이해될 것이다.
다양한 실시 예들에서, 로직 다이(202)는 명령들 또는 논리 연산들을 실행하도록 구성되는 프로세서(예를 들어, 중앙 프로세서, 그래픽 프로세서)를 포함할 수 있다. 도시된 실시 예에서, 로직 다이(202)는 다수의 논리 회로들 또는 조합 논리 블록들(CLBs)(212)을 포함할 수 있다. CLBs(212)는 일반적으로 입력 신호들 및 저장된 데이터에 대해 부울 대수를 수행하는 회로들을 포함하고, 통상 현실적으로 조합(예를 들어, NAND 및 NOR 게이트들) 및 순차(예를 들어, 플립 플롭들, 래치들) 로직을 포함한다.
다양한 실시 예들에서, LUT(214)는 하나 또는 그보다 많은 비아들(226)을 이용하여 로직 다이(202)(예를 들어, CLB(212))와 통신할 수 있다. 이러한 실시 예에서, 이는 버스 또는 외부 인터페이스를 통한 통신의 필요 없이 두 프로세싱 요소들(예를 들어, LUT(214) 및 CLB(212)) 사이의 고속 통신을 허용할 수 있다.
다양한 실시 예들에서, 비아들(226)은 예를 들어 관통 실리콘 광학 비아(TSPV), 광학 섬유, 광학 웨이브가이드, 또는 광학 커플러와 같은 광학 비아를 포함할 수 있다. 이러한 실시 예에서, LUT(214) 및 CLB(212)가 전기 회로들을 포함하면, 전기-대-광학 트랜스듀서가 비아들(226)의 입력(222)에 필요할 수 있다. 마찬가지로, 광학-대-전기 트랜스듀서가 비아들(226)의 출력에 필요할 수 있다.
이러한 일 실시 예에서, CLB(212)는 명령을 처리하고 그리고 데이터의 제1 세트(CLB(212)로부터의 출력)를 생성할 수 있다. 로직 다이(202)는 프로세싱의 다음 단계가 LUT(214)에 의해 더 효과적으로 수행될 수 있는지(예를 들어, 속도, 대역폭, 전력 관점에서) 판단하고, 그리고 데이터를 처리를 위해 LUT(214)로 전송하도록 CLB(212)에 지시할 수 있다.
이러한 실시 예에서, CLB(212)는 제1 데이터를 광학 비아(226)를 통해 LUT(214)로 전송할 수 있다. 이러한 실시 예에서, 광학 비아(226) 또는 첨부된 구성 요소들은 필요에 따라 전기적/광학적 변환들을 수행할 수 있다.
LUT(214)는 제1 데이터를 처리하거나 또는 제1 데이터에 대해 명령을 실행하여 데이터의 제2 세트(LUT(214)의 출력)를 생성할 수 있다. LUT(214)는 제2 데이터를 추가 처리를 위해 로직 다이(202)의 동일한 또는 다른 CLB(212)로 다시 전송할 수 있다. 데이터는 광학 비아들(226)를 통해 또 다시 전송될 수 있다.
다양한 실시 예들에서, LUT(214)는 제1 데이터를 생성하고 이를 추가 처리(제2 데이터를 생성)를 위해 CLB(212)로 전송할 수 있다. 이러한 실시 예에서, 동작들은 위에서 기술된 것들의 반대일 수 있다.
다른 실시 예에서, LUT(214)는 메모리(216)에 저장된 데이터를 CLB(212)로부터의 데이터에 추가적인 입력들 또는 LUT(214)에 대한 유일한 입력으로 사용할 수 있다. 다른 실시 예에서, LUT(214)의 출력은 CLB(212)로 전송되는 대신 메모리(216)에 저장될 수 있다. 또는, 데이터는 CLB(212)로 전송되는 것에 더하여 적어도 일부가 메모리(216)에 복사될 수 있다. 다양한 실시 예들에서, 광학 비아들(226)은 메모리들(216)로부터 데이터를 읽도록/쓰도록 채용될 수 있다. 상술된 것들은 기재된 주제가 한정되지 않는 일부 설명적인 예들에 불과함이 이해될 것이다.
다양한 실시 예들에서, 특정한 동작들(예를 들어, 행렬 곱, 행렬 콘볼루션)에 대한 처리 속도는 데이터가 옮겨지는 내부 대역폭 또는 속도에 의해 제한될 수 있다. 이와 같이, 도시된 실시 예에서, 다이들(202, 204) 사이에서 광학 비아들(226)을 이용하여 데이터를 옮기는 능력은 처리 속도를 크게 높일 수 있다.
일 실시 예에서, 광학 링크 또는 광학 비아들(226)은 통상적인 전기적 링크보다 훨씬 높은 대역폭 밀도를 가능하게 할 수 있다. 예를 들어, 광학 비아들(226)은 64Gb/s의 전기적 링크들의 속도와 비교하여, 128Gb/s(초당 기가바이트들)의 대역폭 또는 속도에 도달할 수 있다. 다양한 실시 예들에서, 이는 DWDM(Dense Wave Division Multiplexing)을 통해 행해지며, 따라서 주어진 실질적으로 동일한 실리콘 흔적(footprint)에서 더 높은 대역폭(전기적 링크와 비교하여)을 허용할 수 있다. 상술된 것들은 기재된 주제가 한정되지 않는 설명적인 일 예에 불과함이 이해될 것이다.
다양한 실시 예들에서, 복수의 메모리 다이들(204)이 시스템(200)에 포함될 수 있다. 이러한 실시 예에서, 메모리 다이들(204)은 서로의 위에 또는 꼭대기에 적층될 수 있다. 일부 실시 예들에서, 메모리 다이들(204)의 부분 집합만이 LUTs(214)를 포함할 수 있다. 다른 실시 예에서, 로직 다이(202)를 적층된 메모리 다이들(204)의 특정한 하나와 직접 연결하는 다수의 광학 비아들(226)이 채용될 수 있다. 다른 실시 예에서, 하나의 적층된 메모리 다이(204)를 다른 적층된 메모리 다이(204)와 직접 연결하는 광학 비아들(226)이 채용될 수 있다.
도 3은 기재된 주제에 따른 시스템(300)의 예시적인 실시 예의 블록도를 보여준다. 도시된 실시 예에서, 다수의 집적 회로 다이들이 적층되어 또는 그렇지 않으면 집적되어 멀티 칩 모듈 또는 시스템을 형성할 수 있다. 도시된 실시 예에서, 광학 비아들과 연관된 구성 요소들이 집중된다.
도시된 실시 예에서, 상술된 바와 같이 시스템(300)은 메모리 다이(304) 및 로직 다이(302)를 포함할 수 있다. 이에 더하여, 이러한 실시 예에서, 시스템(300) 또한 광원(390)을 포함할 수 있다. 광원(390)은 광학 비아들에 의해 사용되는 광을 생성 또는 그렇지 않으면 제공할 수 있다. 다양한 실시 예들에서, 둘 또는 그보다 많은 다이들(302, 304 또는 390)은 인터포저 계층(301)에 의해 결합될 수 있다.
도시된 실시 예에서, 다이들(302, 304)은 세 요소들에 의해 연결될 수 있다. 아래에서 기술되는 바와 같이, 광원 링크(356)는 광원(390)을 메모리 다이(304)의 광학 요소들(예를 들어, 변조기(322)와 결합할 수 있다. 주소명령 링크 또는 비아(354)는 주소 및 명령 데이터를 전송할 수 있다. 다양한 실시 예들에서, 주소/명령 비아(354)는 광학적 또는 전기적일 수 있다. 이러한 실시 예에서, 주소 및 명령 정보를 위해 전송되는 더 적은 양의 정보에 필요한 대역폭은 비아(354)가 전기적이 되는 것을 허용할 수 있다. 다른 실시 예에서, 주소/명령 비아(354)는 광학적일 수 있다. 도시된 실시 예에서, 데이터 링크 또는 비아(352)는 위에서 기술된 바와 같이 광학적일 수 있다. 다양한 실시 예들에서, 링크들(352, 354, 356)은 광학 웨이브 가이드들을 포함할 수 있다.
메모리 다이(304)로부터 로직 다이(302)로의 데이터의 전송이 논의된다. 도시된 실시 예에서, 메모리 다이(304)는 상술된 바와 같이 데이터의 제1 세트를 취하고 그리고 데이터의 제2 세트를 출력함으로써 논리 동작 또는 기능을 수행하도록 구성되는 순람표(LUT)(334)를 포함할 수 있다. 메모리 다이(304)는 제1 또는 제2 데이터를 저장하도록 구성되는 중간 결과들 버퍼, 메모리 또는 회로(336)를 포함할 수 있다.
도시된 실시 예에서, 메모리 다이(304)는 제2 데이터의 전기적 버전을 수신하고 그리고 제2 데이터의 버전을 변조기(322)에 의해 변환되기에 충분한 전기적 전력으로 구동 또는 생성하도록 구성되는 구동기 회로(328)를 포함할 수 있다. 이러한 실시 예에서, 메모리 다이(304)는 전기적 신호(예를 들어, 제2 데이터)를 광학 신호로 변환하도록 구성되는 광학 변조기(322)를 포함할 수 있다. 이러한 실시 예에서, 변조기(322)는 광원(390) 또는 광원(390)에 의해 생성되는 신호(그리고 광원 링크(356)에 의해 변조기(322)로 라우팅된)를 취하고, 그리고 구동기(328)로부터 수신된 데이터의 전기적 버전의 적어도 일부에 따라 광원(390)을 가변 또는 변조할 수 있다. 이 데이터의 광학 버전은 이후에 데이터 링크 또는 비아(352)를 거쳐 또는 통해 로직 다이(302)로 전송된다.
도시된 실시 예에서, 로직 다이(302)는 광학 필터 그리고/또는 검출기(324)를 포함할 수 있다. 광학 검출기(324)는 광학 비아(예를 들어, 데이터 비아(352))의 웨이브 가이드 부분을 거쳐 전송되는 광학 데이터를 검출하고 그리고 광학 데이터를 전기적 데이터로 변환하도록 구성될 수 있다. 로직 다이(302)는 수신된 전기적 신호(예를 들어, 제2 데이터)에 전기적 이득 또는 전력을 제공하도록 구성되는 증폭기 회로(326)를 포함할 수 있다. 로직 다이(302)는 상술된 바와 같이 데이터를 수신하고 이를 처리할 수 있는 연산 또는 조합 논리(332)를 포함할 수 있다.
다양한 실시 예들에서, 로직 다이(302)로부터 메모리 다이(304)로의 데이터의 전송은 유사한 방식으로 그러나 반대로 동작할 수 있다. 이러한 실시 예에서, 로직 다이(302)는 구동기 회로(328) 및 광학 변조기(322)의 자신 스스로의 버전들을 포함할 수 있다. 이러한 실시 예에서, 로직 다이(302)의 광학 변조기(322)는 인터포저(301)를 거쳐 광원(390)과 결합될 수 있다. 메모리 다이(304)는 위에서 기술된 바와 같이 광학 필터 그리고/또는 검출기(324), 그리고 증폭기 회로(326)의 자신 스스로의 버전들을 포함할 수 있다.
도시된 실시 예에서, 로직 다이(302)는 광학 비아(들)(352 그리고/또는 354)을 거친 다이 간 데이터 트래픽을 조정하도록 구성되는 스케줄러 회로(340)를 포함할 수 있다. 다양한 실시 예들에서, 스케줄러 회로(340)는 특정한 동작 또는 논리 기능이 CLB(332) 또는 LUT(334)에 의해 수행되어야 하는 때를 판단할 수 있다. 다양한 실시 예들에서, 스케줄러 회로(340)는 데이터가 광학 링크(352) 또는 전기적 링크(예를 들어, 링크(354)의 전기적 버전)를 거쳐 전송되어야 하는지를 판단할 수 있다. 상술된 것들은 기술된 주제가 한정되지 않는 일부 설명적인 예들에 불과함이 이해될 것이다.
도시된 실시 예에서, LUT(334), 중간 결과들 버퍼(336), 증폭기(326), 구동기(328), CLB(332), 그리고 스케줄러(340)는 전기적 구성 요소들일 수 있다. 반대로, 도시된 실시 예에서, 광학 변조기(322), 광학 검출기(324), 그리고 광원(390)은 적어도 기본적으로 광학 구성 요소들일 수 있다. 상술된 것들은 기술된 주제가 한정되지 않는 일부 설명적인 예들에 불과함이 이해될 것이다.
도 4a는 기재된 주제에 따른 시스템(491)의 예시적인 실시 예의 블록도이다. 도시된 실시 예에서, 시스템(491)은 위에서 언급된 바와 같이 메모리 다이를 포함할 수 있다. 도시된 실시 예에서, 메모리 다이의 다양한 메모리 셀들 또는 요소들에 대한 액세스의 단위(granularity)의 메모리 뱅크 레벨이 논의된다.
도시된 실시 예에서, 시스템(491)은 복수의 메모리 매트들(490)(메모리 셀들 및 행 및 열 디코더들과 함께 도시된)을 포함할 수 있다. 이러한 매트들(490)은 메모리 뱅크들(420)로 배열될 수 있다. 다양한 실시 예들에서, 시스템(491)은 복수의 메모리 뱅크들(420)을 포함할 수 있다.
이 맥락에서, 메모리 매트(490)는 메모리 뱅크(420)의 빌딩 블록(building block)일 수 있다. 메모리 뱅크(420)의 다수의 매트들(490)은 동시에 동작하여 메모리 동작(예를 들어, 읽기, 쓰기)을 수행할 수 있다. 각 메모리 매트(490)는 메모리 셀들의 하나 또는 그보다 많은 서브 어레이들, 그리고 디코더 블록들(예를 들어, 행 및 열)을 포함할 수 있다. 상술된 것들은 기재된 주제가 한정되지 않는 일부 설명적인 예들에 불과함이 이해될 것이다.
도시된 실시 예에서, 메모리 매트들(490)은 버스 네트워크(404)를 통해 광학 비아 또는 웨이브 가이드(402)와 통신적으로 결합될 수 있다. 이러한 실시 예에서, 메모리 뱅크(420)의 전체, 그리고 그것의 데이터는 광학 비아 또는 웨이브 가이드(402)로부터 읽히거나(원천) 또는 기입되도록(목표 또는 목적지) 선택될 수 있다.
이러한 실시 예에서, 메모리 뱅크(420)가 원천으로 동작하거나 또는 읽힐 때, 메모리 뱅크(420)의 데이터는 버퍼 회로(416)에 저장될 수 있다. 데이터는 이후에 병렬 데이터를 직렬 형태로 변환하는 직렬화기 회로(414)에 의해 적어도 일부분 직렬화된다. 전기적 구동기(412)는 이후에 데이터의 전기적 형태를 충분한 이득 또는 전력을 갖고 제공할 수 있다. 시스템(491)은 버퍼 회로(416), 직렬화기 회로(414), 그리고 전기적 구동기(412)를 포함할 수 있다.
도시된 실시 예에서, 광원(406)은 이후에 마이크로 링 변조기들(404)에 의해 변조될 수 있다. 이는 데이터의 전기적 형태에 따라 행해지고, 전기적 데이터는 광학 데이터로 변환될 수 있다. 도시된 실시 예에서, 각각 서로 다른 파장(λ) 또는 색과 연관된 네 개의 마이크로 링 변조기들(404)이 도시된다. 상술된 것은 기재된 주제가 한정되지 않는 하나의 설명적인 예에 불과함이 이해될 것이다. 데이터의 새로운 광학 버전은 광학 비아 또는 웨이브 가이드(402)를 거쳐 전송된다.
도 4b는 기재된 주제에 따른 시스템(492)의 예시적인 실시 예의 블록도이다. 도시된 실시 예에서, 시스템(492)은 상술된 바와 같이 메모리 다이를 포함할 수 있다. 도시된 실시 예에서, 메모리 다이의 다양한 메모리 셀들 또는 요소들에 대한 액세스의 단위(granularity)의 메모리 매트 레벨이 논의된다.
도시된 실시 예에서, 시스템(491)은 상술된 바와 같이 복수의 메모리 매트들(메모리 셀들 및 행 및 열 디코더들과 함께 도시됨)을 포함할 수 있다. 도시된 실시 예에서, 메모리 매트들(490)은 광학 비아 또는 웨이브 가이드와 결합되거나 이들에 대한 액세스를 갖는 매트들(432)로 그룹화되고, 매트들(434)은 광학 비아 또는 웨이브 가이드(402)로부터 차단되거나 또는 연결되지 않는다.
도시된 실시 예에서, 메모리 매트들(432)의 각각은 광학 비아 또는 웨이브 가이드(402)와 통신적으로 직접 결합될 수 있다. 이러한 실시 예에서, 데이터는 특정한 메모리 매트(490)로 전송되고, 이들의 큰 그룹들(예를 들어, 메모리 뱅크들)로 전송되지 않는다. 다양한 실시 예들에서, 각 연결된 메모리 매트(432)는 각각의 변조 기술 또는 형태(예를 들어, 파장, 색 등)와 연관될 수 있다.
이러한 실시 예에서, 연결된 메모리 매트(432)가 원천으로 동작하거나 읽힐 때, 메모리 매트들(490)의 데이터는 버퍼 회로(416)에 저장된다. 이후에, 데이터는 병렬 데이터를 직렬 형태로 변환하는 직렬화기 회로(414)에 의해 적어도 부분적으로 직렬화된다. 이후에 전기적 구동기(412)는 데이터의 전기적 형태를 충분한 이득 또는 전력으로 제공할 수 있다. 시스템(491)은 버퍼 회로(416), 직렬화기 회로(414), 그리고 전기적 구동기(412)를 포함할 수 있다.
도시된 실시 예에서, 광원(406)은 이후에 마이크로 링 변조기들(404)에 의해 변조될 수 있다. 이는 데이터의 전기적 형태에 따라 행해질 수 있고, 전기적 데이터는 광학 데이터로 변환된다. 도시된 실시 예에서, 각각 서로 다른 파장(λ) 또는 색과 연관된 네 개의 마이크로 링 변조기들(404)이 도시된다. 상술된 것은 기재된 주제가 한정되지 않는 하나의 설명적인 예에 불과함이 이해될 것이다. 데이터의 새로운 광학 버전은 광학 비아 또는 웨이브 가이드(402)를 거쳐 전송된다.
도 4c는 기재된 주제에 따른 시스템(493)의 예시적인 실시 예의 블록도이다. 도시된 실시 예에서, 시스템(493)은 상술된 바와 같이 로직 다이를 포함할 수 있다. 도시된 실시 예에서, 광학 비아의 수신 측이 기술된다. 로직 및 메모리 다이들 모두는 광학 비아 인터페이스들의 수신 및 송신 부분들의 그들 각각의 버전들을 포함함이 이해될 것이다.
도시된 실시 예에서, 데이터는 광학 비아 또는 웨이브 가이드(402)를 거쳐 전송된다. 데이터는 마이크로 링 필터들(464)에 의해 수신되거나 걸러질(filtered) 수 있다. 시스템(493)은 복수의 광학적 또는 광 검출기들(466)을 포함할 수 있다. 다양한 실시 예들에서, 각 광 검출기(466)는 각 마이크로 링 필터(464)와 연관될 수 있다. 도시된 실시 예에서, 각각 서로 다른 파장(λ) 또는 색과 연관된 네 개의 마이크로 링 필터들(464) 및 광 검출기들(466)이 도시된다. 상술된 것은 기재된 주제가 한정되지 않는 하나의 설명적인 예에 불과함이 이해될 것이다. 광 검출기들(466)은 상술된 바와 같이 광학 신호 또는 데이터를 전기적 신호 또는 데이터로 변환할 수 있다.
도시된 실시 예에서, 시스템(493)은 역직렬화기 회로(478)를 포함할 수 있다. 역직렬화기 회로(478)는 수신된 신호 또는 데이터를 직렬 형태로부터 병렬 형태로 변환하도록 구성될 수 있다. 시스템(493)은 데이터를 저장하는 버퍼 회로(476)를 포함할 수 있다. 이후에 데이터는 목표 또는 목적지 프로세싱 블록(480)에 의해 송신되거나 수신될 수 있다.
다양한 실시 예들에서, 각 프로세싱 블록(480)은 입력 버퍼(482) 그리고/또는 출력 버퍼(488)(예를 들어, 플립 플롭들), 하나 또는 그보다 많은 CLB(486), 그리고 디스패처 회로(484)를 포함할 수 있다. 다양한 실시 예들에서, 디스패처 회로(484)는 버퍼 회로들(예를 들어, 버퍼(476))로부터 데이터를 읽거나 쓰도록 구성될 수 있다. 상술된 바와 같이, 시스템(493)은 도 4a 및 도 4b에 도시된 것과 유사한 광학 비아에 대한 전송 인터페이스를 포함할 수 있다. 이 전송 인터페이스(미도시)는 디스패처 회로(484)가 기입하는 자신 스스로의 버퍼 회로(버퍼(416)와 유사한)를 포함할 수 있다.
도 5는 기재된 주제의 원리들에 따라 형성된 반도체 장치들을 포함할 수 있는 정보 처리 시스템(500)의 개념적 블록도이다.
도 5를 참조하면, 정보 처리 시스템(500)은 기재된 주제의 원리들에 따라 제조된 하나 또는 그보다 많은 장치들을 포함할 수 있다. 다른 실시 예에서, 정보 처리 시스템(500)은 기재된 주제의 원리들에 따른 하나 또는 그보다 많은 기술들을 채용 또는 실행할 수 있다.
다양한 실시 예들에서, 정보 처리 시스템(500)은 예를 들어 랩톱, 데스크톱, 워크스테이션, 서버, 블레이드 서버, 개인 디지털 비서, 스마트폰, 태블릿과 같은 컴퓨팅 장치, 그리고 다른 적절한 컴퓨터들 또는 가상 기계 또는 그것의 가상 컴퓨팅 장치를 포함할 수 있다. 다양한 실시 예들에서, 정보 처리 시스템(500)은 사용자(미도시)에 의해 사용될 수 있다.
기재된 주제에 따른 정보 처리 시스템(500)은 중앙 처리부(CPU), 로직, 또는 프로세서(510)를 더 포함할 수 있다. 일부 실시 예들에서, 프로세서(510)는 하나 또는 그보다 많은 기능 유닛 블록들(FUB) 또는 조합 논리 블록들(CLB)(515)을 포함할 수 있다. 이러한 실시 예에서, 조합 논리 블록은 다양한 부울 논리 연산들(예를 들어, NAND, NOR, NOT, XOR), 안정화 논리 장치들(예를 들어, 플립 플롭들, 래치들), 다른 논리 장치들, 또는 이들의 조합을 포함할 수 있다. 이러한 조합 논리 동작들은 단순한 또는 복잡한 방식으로 구성되어 입력 신호들을 처리하여 원하는 결과를 달성할 수 있다. 동기식 조합 논리 동작들의 일부 설명적인 예들이 기술되지만, 기재된 주제는 한정되지 않고 그리고 비동기식 동작들 또는 이들의 조합을 포함할 수 있음이 이해될 것이다. 일 실시 예에서, 조합 논리 동작들은 복수의 상보적 금속 산화 반도체(CMOS) 트랜지스터들을 포함할 수 있다. 다양한 실시 예들에서, 이러한 CMOS 트랜지스터들은 논리적 동작들을 수행하는 게이트들로 배열될 수 있다. 그러나 다른 기술들이 기재된 주에의 범위 내에서 사용될 수 있음이 이해될 것이다.
기재된 주제에 따른 정보 처리 시스템(500)은 휘발성 메모리(520)(예를 들어, 랜덤 액세스 메모리(RAM))를 더 포함할 수 있다. 기재된 주제에 따른 정보 처리 시스템(500)은 불휘발성 메모리(530)(예를 들어, 하드 드라이브, 광학 메모리, NAND 또는 플래시 메모리)를 더 포함할 수 있다. 일부 실시 예들에서, 휘발성 메모리(520), 불휘발성 메모리(530) 또는 이들의 조합 또는 일부분들은 저장 매체로 지칭될 수 있다. 다양한 실시 예들에서, 휘발성 메모리(520) 그리고/또는 불휘발성 메모리(530)는 반영구적으로 또는 실질적으로 영구적인 형태로 데이터를 저장하도록 구성될 수 있다.
다양한 실시 예들에서, 정보 처리 시스템(500)은 정보 처리 시스템(500)이 통신 네트워크의 일부이고 그리고 통신 네트워크를 통해 통신하는 것을 허용하도록 구성되는 하나 또는 그보다 많은 네트워크 인터페이스들(540)을 포함할 수 있다. 와이파이 프로토콜의 예들은 IEEE(Institute of Electrical and Electronics Engineers) 802.11g, IEEE 802.11n을 포함할 수 있으나 이에 한정되지 않는다. 핸드폰 프로토콜의 예들은 IEEE 802.16m(진화된 무선 MAN(Wireless Metropolitan Area Network Advanced)로도 알려진), 진화된 LTE(Long Term Evolution Advanced), EDGE (Enhanced Data rates for GSM(Global System for Mobile Communications) Evolution), HSPA+(Evolved High-Speed Packet Access)를 포함할 수 있으나 이에 한정되지 않는다. 유선 프로토콜의 예들은 IEEE 802.3(이더넷(Ethernet)으로도 알려진), 섬유 채널, 전력선 통신(예를 들어, 홈플러그(HomePlug), IEEE 1902)을 포함할 수 있으나 이에 한정되지 않는다. 상술된 것들은 기재된 주제가 한정되지 않는 일부 설명적인 예들에 불과함이 이해될 것이다.
기재된 주제에 따른 정보 처리 시스템(500)은 사용자 인터페이스부(550)(예를 들어, 디스플레이 어댑터, 햅틱 인터페이스, 휴먼 인터페이스 장치)를 더 포함할 수 있다. 다양한 실시 예들에서, 사용자 인터페이스부(550)는 사용자로부터 입력을 수신하거나 그리고/또는 그리고/또는 사용자에게 출력을 제공하도록 구성될 수 있다. 다른 종류의 장치들 또한 사용자와의 상호 작용을 제공하기 위해 사용될 수 있다. 예를 들어, 사용자에게 제공되는 피드백은 예를 들어 시각 피드백, 청각 피드백, 또는 촉각 피드백 같은 임의의 형태의 감각 피드백일 수 있다. 음성, 언어, 또는 촉각 입력을 포함하는 사용자로부터의 입력은 임의의 형태로 수신될 수 있다.
다양한 실시 예들에서, 정보 처리 시스템(500)은 하나 또는 그보다 많은 다른 장치들 또는 하드웨어 구성 요소들(560)(예를 들어, 디스플레이 또는 모니터, 키보드, 마우스, 카메라, 지문 리더, 비디오 프로세서)을 포함할 수 있다. 상술된 것들은 기재된 주제가 한정되지 않는 일부 설명적인 예들에 불과함이 이해될 것이다.
기재된 주제에 따른 정보 처리 시스템(500)은 하나 또는 그보다 많은 시스템 버스들(505)을 더 포함할 수 있다. 이러한 실시 예에서, 시스템 버스(505)는 프로세서(510), 휘발성 메모리(520), 불휘발성 메모리(530), 네트워크 인터페이스(540), 사용자 인터페이스부(550), 그리고 하나 또는 그보다 많은 하드웨어 구성 요소들(560)을 통신적으로 결합하도록 구성될 수 있다. 프로세서(510)에 의해 처리되는 데이터 또는 불휘발성 메모리(530)의 외부로부터 입력되는 데이터는 불휘발성 메모리(530) 또는 휘발성 메모리(520)에 저장될 수 있다.
다양한 실시 예들에서, 정보 처리 시스템(500)은 하나 또는 그보다 많은 소프트웨어 구성 요소들(570)을 포함 또는 실행할 수 있다. 일부 실시 예들에서, 소프트웨어 구성 요소들(570)은 운영 체제(OS) 그리고/또는 응용을 포함할 수 있다. 일부 실시 예들에서, OS는 응용에 하나 또는 그보다 많은 서비스들을 제공하고 그리고 응용 및 정보 처리 시스템(500)의 다양한 하드웨어 구성 요소들(예를 들어, 프로세서(510), 네트워크 인터페이스(540)) 사이의 중재자로 관리 또는 동작하도록 구성될 수 있다. 이러한 실시 예에서, 정보 처리 시스템(500)은 국부적으로 설치(예를 들어, 불휘발성 메모리(530) 내에)되고 그리고 프로세서(510)에 의해 직접 실행되고 그리고 OS와 직접 상호 작용하도록 구성되는 하나 또는 그보다 많은 기본 응용들을 포함할 수 있다. 이러한 실시 예에서, 기본 응용들은 미리 컴파일된 기계로 실행 가능한 코드를 포함할 수 있다. 일부 실시 예들에서, 기본 응용들은 소스 또는 객체 코드를 이후에 프로세서(510)에 의해 실행되는 실행 가능한 코드로 변환하도록 구성되는 스크립트 번역기(예를 들어, C 쉘(csh), 애플스크립트(AppleScript), 오토핫키(AutoHotkey)) 또는 가상 실행 기계(VM)(virtual execution machine)(예를 들어, 자바 가상 기계, 마이크로소프트 공통 언어 런타임)를 포함할 수 있다.
위에서 기술된 반도체 장치들은 다양한 패키징 기술들을 이용하여 캡슐화될 수 있다. 예를 들어, 기재된 주제의 원리들에 따라 제조된 반도체 장치들은 패키지 온 패키지(POP)(package on package) 기술, 볼 그리드 어레이들(BGAs)(ball grid arrays) 기술, 칩 스케일 패키지들(CSPs)(chip scale packages) 기술, 플라스틱 리디드 칩 캐리어(PLCC)(plastic leaded chip carrier) 기술, 플라스틱 듀얼 인 라인 패키지(PDOP)(plastic dual in-line package) 기술, 와플 팩 내의 다이(die in waffle pack) 기술, 웨이퍼 형태 내의 다이(die in wafer form) 기술, 칩 온 보드(COB)(chip on board) 기술, 세라믹 듀얼 인 라인 패키지(CERDIP)(ceramic dual in-line package) 기술, 플라스틱 메트릭 쿼드 플랫 패키지(PMQFP)(plastic metric quad flat package) 기술, 플라스틱 쿼드 플랫 패키지(PQFP)(plastic quad flat package) 기술, 스몰 아웃라인 패키지(SOIC)(small outline package) 기술, 수축 스몰 아웃라인 패키지(SSOP)(shrink small outline package) 기술, 얇은 스몰 아웃라인 패키지(TSOP)(thin small outline package) 기술, 얇은 쿼드 플랫 패키지(TQFP)(thin quad flat package) 기술, 시스템 인 패키지(SIP)(system in package) 기술, 멀티 칩 패키지(MCP)(multi-chip package) 기술, 웨이퍼 수준 조작 패키지(WFP)(wafer-level fabricated package) 기술, 웨이퍼 수준 처리된 스택 패키지(WSP)(wafer-level processed stack package) 기술, 또는 이 분야에 숙련된 자들에게 알려진 다른 기술의 어느 하나를 이용하여 캡슐화될 수 있다.
방법 단계들은 컴퓨터 프로그램을 실행하는 하나 또는 그보다 많은 프로그램 가능한 프로세서들에 의해 수행되어 입력 데이터에 대해 동작하고 그리고 출력을 생성함으로써 기능들을 수행할 수 있다. 방법 단계들은 또한 특수 목적 논리 회로(예를 들어, FPGA(field programmable gate array) 또는 ASIC(application-specific integrated circuit))에 의해 수행될 수 있으며, 장치는 특수 목적 논리 회로로 구현될 수 있다.
다양한 실시 예들에서, 컴퓨터로 독출 가능한 매체는 실행된 때에 장치가 방법 단계들의 적어도 일부를 수행하게 하는 명령들을 포함할 수 있다. 일부 실시 예들에서, 컴퓨터로 독출 가능한 매체는 자기 매체, 광학 매체, 다른 매체, 또는 이들의 조합(예를 들어, CD-ROM, 하드 드라이브, 읽기 전용 메모리, 플래시 드라이브)을 포함할 수 있다. 이러한 실시 예에서, 컴퓨터로 독출 가능한 매체는 실재하고 비임시적으로 구현된 제조 물품일 수 있다.
기재된 주제의 원리들이 예시적인 실시 예들을 참조하여 설명되었지만, 다양한 변경들 및 수정들이 여기에 기재된 개념들의 사상 및 범위로부터 멀어지지 않으면서 행해질 수 있음이 이 분야에 숙련된 자들에게 명백할 것이다. 따라서, 위의 실시 예들은 한정적이지 않고 오로지 설명적인 것임이 이해되어야 한다. 따라서, 기재된 개념의 범위는 아래의 청구범위 및 그들의 등가물들의 가장 넓은 허용 가능한 해석에 의해 정해지며, 이전의 설명에 의해 제한되거나 한정되지 않아야 한다. 따라서, 첨부의 청구항들은 실시 예들의 범위 내에 속하는 이러한 모든 수정들 및 변경들을 포함하는 것으로 의도됨이 이해된다.
100: 시스템
102: 재구성 가능한 로직
104: 프로세서
106: 메모리
108: 다른 구성 요소들
200: 시스템
202: 로직 다이
204: 메모리 다이
212: 조합 논리 블록
214: 순람표
216: 메모리
222: 입력
224: 출력
226: 비아들
300: 시스템
301: 인터포저
302: 로직 다이
304: 메모리 다이
322: 변조기
324: 필터/검출기
326: 증폭기
328: 구동기
332: 조합 논리
334: 순람표
336: 중간 결과들
340: 스케줄러
390: 광원

Claims (20)

  1. 제1 데이터를 제2 데이터로 변환하는 순람표를 저장하도록 구성되는 메모리 회로 다이;
    상기 제2 데이터를 수신하도록 구성되는 조합 논리 회로들을 포함하는 논리 회로 다이; 그리고
    상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에 연결되고 그리고 상기 제2 데이터를 상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에서 전송하도록 구성되는 광학 비아를 포함하는 장치.
  2. 제1항에 있어서,
    상기 메모리 회로 다이는:
    상기 제2 데이터의 전기적 버전을 수신하도록 구성되는 구동기 회로; 그리고
    상기 제2 데이터의 상기 전기적 버전의 적어도 일부에 따라 광원을 가변하도록 구성되는 광학 변조기를 포함하고,
    상기 광학 변조기는 상기 광학 비아의 웨이브 가이드 부분에 연결되는 장치.
  3. 제1항에 있어서,
    상기 메모리 회로 다이는:
    상기 광학 비아의 웨이브가이드 부분을 거쳐 전송되는 광학 데이터를 검출하고 그리고 상기 광학 데이터를 전기적 데이터로 변환하도록 구성되는 광학 검출기; 그리고
    상기 전기적 데이터에 전기적 이득을 제공하도록 구성되는 증폭기 회로를 포함하는 장치.
  4. 제1항에 있어서,
    상기 메모리 회로 다이는 메모리 뱅크로 그룹화되는 복수의 메모리 매트들을 포함하고,
    상기 광학 비아는 사기 메모리 뱅크와 통신적으로 연결되고, 상기 메모리 뱅크는 전체로서 상기 광학 비아를 거쳐 전송되는 상기 제2 데이터의 소스/수신자로 선택되는 장치.
  5. 제1항에 있어서,
    상기 메모리 회로 다이는 복수의 메모리 매트들을 포함하고,
    상기 광학 비아는 상기 복수의 메모리 매트들과 통신적으로 직접 연결되고, 각 메모리 매트는 변조의 각 형태와 연관되고, 상기 변조의 각 형태를 채용하는 데이터 전송은 상기 연관된 메모리 매트에만 또는 매트로부터만 전달되는 장치.
  6. 제1항에 있어서,
    상기 논리 회로 다이는:
    상기 광학 비아를 거치는 다이 간 데이터 트래픽을 조정하도록 구성되는 스케줄러 회로를 포함하는 장치.
  7. 제1항에 있어서,
    상기 광학 비아는 관통 실리콘 광학 비아를 포함하고, 그리고
    상기 메모리 회로 다이는 재구성 가능한 순람표를 포함하는 장치.
  8. 제1항에 있어서,
    상기 논리 회로 다이는:
    상기 제1 데이터를 생성하도록 구성되는 조합 논리 회로들의 제1 세트;
    상기 제1 데이터를 전기적으로부터 광학적으로 변환하고 그리고 상기 광학적 제1 데이터를 상기 메모리 회로 다이로 전송하도록 구성되는 광학 송신기;
    상기 제2 데이터를 수신하고 그리고 상기 제2 데이터를 전기적 형태로 변환하도록 구성되는 광학 수신기; 그리고
    상기 제2 데이터를 수신하고 처리하도록 구성되는 조합 논리 회로들의 제2 세트를 포함하고,
    상기 메모리 회로 다이는:
    상기 제1 데이터를 상기 제2 데이터로 변환하도록 구성되는 동적으로 재구성 가능한 논리 동작을 포함하는 순람표; 그리고
    전기적 및 광학적 형태들 사이에서 데이터를 변환하도록 구성되는 전기적/광학적 트랜스듀서를 포함하는 장치.
  9. 장치에 있어서:
    재구성 가능한 논리 회로를 저장하도록 구성되는 제1 회로 다이;
    고정된 논리 회로들을 포함하는 제2 회로 다이; 그리고
    상기 제1 회로 다이 및 상기 제2 회로 다이 사이에 연결되고 그리고 상기 제1 다이 및 상기 제2 다이 사이에서 데이터를 전송하도록 구성되는 광학 링크를 포함하고,
    상기 장치는 상기 고정된 논리 회로들에 의해 데이터를 처리하는 것을 시작하고, 부분적으로 처리된 데이터를 상기 광학 링크를 거쳐 상기 제1 회로 다이로 전송하고, 그리고 상기 재구성 가능한 논리 회로에 의해 상기 데이터의 처리를 지속하도록 구성되는 장치.
  10. 제9항에 있어서,
    상기 제2 회로 다이는:
    상기 고정된 논리 회로들로부터 상기 부분적으로 처리된 데이터의 전기적 버전을 수신하도록 구성되는 구동기 회로; 그리고
    상기 부분적으로 처리된 데이터의 상기 전기적 버전의 적어도 일부에 따라 광원을 가변하도록 구성되는 광학 변조기를 포함하고,
    상기 광학 변조기는 상기 광학 링크와 연결되는 장치.
  11. 제9항에 있어서,
    상기 제1 회로 다이는:
    상기 광학 링크를 거쳐 전송되는 광학 데이터를 검출하고 그리고 상기 광학 데이터를 전기적 데이터로 변환하도록 구성되는 광학 검출기; 그리고
    상기 전기적 데이터에 전기적 이득을 제공하고 그리고 상기 전기적 데이터를 상기 재구성 가능한 논리 회로에 제공하도록 구성되는 증폭기 회로를 포함하는 장치.
  12. 제9항에 있어서,
    상기 재구성 가능한 논리 회로는 메모리 뱅크로 그룹화되는 복수의 메모리 매트들을 포함하고, 그리고
    상기 광학 링크는 상기 메모리 뱅크와 통신적으로 연결되고, 상기 메모리 뱅크는 전체로서 상기 광학 링크를 거쳐 전송되는 상기 부분적으로 처리된 데이터의 소스/수신자로서 선택되는 장치.
  13. 제9항에 있어서,
    상기 재구성 가능한 논리 회로는 복수의 메모리 매트들을 포함하고,
    상기 광학 링크는 상기 복수의 메모리 매트들과 통신적으로 직접 연결되고, 각 메모리 매트는 변조의 각 형태와 연관되고, 상기 변조의 각 형태를 채용하는 데이터 전송은 상기 연관된 메모리 매트에만 또는 매트로부터만 전달되는 장치.
  14. 제9항에 있어서,
    상기 제2 회로 다이는:
    상기 광학 링크를 거치는 다이 간 데이터 트래픽을 중재하도록 구성되는 스케줄러 회로를 포함하는 장치.
  15. 제9항에 있어서,
    상기 광학 링크는 관통 실리콘 광학 비아를 포함하고,
    상기 재구성 가능한 논리 회로는 순람표를 포함하는 장치.
  16. 광학 신호를 생성하도록 구성되는 광원;
    고정된 논리 회로를 포함하고 그리고 데이터를 광학적 방식으로 메모리 회로 다이에 전송하도록 구성되는 논리 회로 다이;
    상기 광원을 상기 논리 회로 다이와 결합하도록 구성되는 인터포저 계층;
    상기 데이터를 수신하는 순람표를 저장하도록 구성되는 상기 메모리 회로 다이; 그리고
    상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에 연결되고 그리고 상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에서 상기 데이터를 전송하도록 구성되는 광학 비아를 포함하는 멀티 칩 모듈.
  17. 제16항에 있어서,
    상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에 연결되고 그리고 상기 메모리 회로 다이 및 상기 논리 회로 다이의 사이에서 주소 정보를 전송하도록 구성되는 전기적 비아를 더 포함하되, 상기 광학 비아는 상기 전기적 비아 보다 적어도 4배 큰 대역폭을 포함하는 멀티 칩 모듈.
  18. 제16항에 있어서,
    제2 순람표를 저장하도록 구성되는 제2 메모리 회로 다이; 그리고
    상기 메모리 회로 다이 및 상기 제2 메모리 회로 다이의 사이에 연결되고 그리고 상기 메모리 회로 다이 및 상기 제2 메모리 회로 다이의 사이에서 제2 데이터를 전송하도록 구성되는 제2 광학 비아를 더 포함하는 멀티 칩 모듈.
  19. 제16항에 있어서,
    상기 고정된 논리 회로는:
    제2 데이터를 처리하도록 구성되는 조합 논리 회로; 그리고
    상기 제2 데이터를 상기 광학 비아로부터 상기 조합 논리 회로로 전송하도록 구성되는 디스패처 회로를 포함하는 멀티 칩 모듈.
  20. 제16항에 있어서,
    상기 광학 비아를 거치는 상기 데이터의 상기 전송을 조정하도록 구성되는 스케줄러 회로를 더 포함하는 멀티 칩 모듈.
KR1020180108592A 2018-01-09 2018-09-11 순람 연산 인공지능 가속기를 위한 고대역폭 메모리 실리콘 광학 관통 실리콘 비아 구조 KR102650911B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862615295P 2018-01-09 2018-01-09
US62/615,295 2018-01-09
US15/911,063 US11398453B2 (en) 2018-01-09 2018-03-02 HBM silicon photonic TSV architecture for lookup computing AI accelerator
US15/911,063 2018-03-02

Publications (2)

Publication Number Publication Date
KR20190084850A true KR20190084850A (ko) 2019-07-17
KR102650911B1 KR102650911B1 (ko) 2024-03-26

Family

ID=67159906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180108592A KR102650911B1 (ko) 2018-01-09 2018-09-11 순람 연산 인공지능 가속기를 위한 고대역폭 메모리 실리콘 광학 관통 실리콘 비아 구조

Country Status (5)

Country Link
US (2) US11398453B2 (ko)
JP (1) JP7232029B2 (ko)
KR (1) KR102650911B1 (ko)
CN (1) CN110046127A (ko)
TW (1) TWI825033B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202301125A (zh) * 2017-07-30 2023-01-01 埃拉德 希提 具有以記憶體為基礎的分散式處理器架構的記憶體晶片
JP7379658B2 (ja) * 2019-07-24 2023-11-14 華為技術有限公司 光コンピューティングチップ及びシステム、並びにデータ処理技術
US11397694B2 (en) * 2019-09-17 2022-07-26 Micron Technology, Inc. Memory chip connecting a system on a chip and an accelerator chip
KR20210047413A (ko) 2019-10-21 2021-04-30 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 셀들을 포함하는 컴퓨팅 장치
US11270759B2 (en) 2019-10-21 2022-03-08 Samsung Electronics Co., Ltd. Flash memory device and computing device including flash memory cells
US20220198110A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Debugging architecture for system in package composed of multiple semiconductor chips
US20240103238A1 (en) * 2022-09-22 2024-03-28 Apple Inc. 3D System and Wafer Reconstitution with Mid-layer Interposer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100095515A (ko) * 2007-10-23 2010-08-31 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 메모리 모듈
KR20140112818A (ko) * 2013-03-14 2014-09-24 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US20140363172A1 (en) * 2013-06-10 2014-12-11 Freescale Semiconductor, Inc. Die Stack with Optical TSVs
US20160196863A1 (en) * 2015-01-07 2016-07-07 Samsung Electronics Co., Ltd. Method of operating memory device and method of operating memory system including the same
US20170237440A1 (en) * 2016-02-13 2017-08-17 HangZhou HaiCun Information Technology Co., Ltd. Processor Comprising Three-Dimensional Memory (3D-M) Array

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070262A (en) 1997-04-04 2000-05-30 International Business Machines Corporation Reconfigurable I/O DRAM
DE69815482T2 (de) 1997-12-24 2004-04-29 Texas Instruments Inc., Dallas Computer Anordnung mit Prozessor und Speicher-Hierarchie und sein Betriebsverfahren
US7120727B2 (en) 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
JP2006084766A (ja) * 2004-09-16 2006-03-30 Fuji Xerox Co Ltd 複数半導体集積回路体及び半導体集積回路装置
US7468993B2 (en) 2005-01-14 2008-12-23 International Business Machines Corporation Dynamic reconfiguration of solid state memory device to replicate and time multiplex data over multiple data interfaces
JP4191219B2 (ja) * 2006-10-30 2008-12-03 エルピーダメモリ株式会社 メモリ回路、半導体装置及びメモリ回路の制御方法
US20080162856A1 (en) 2006-12-29 2008-07-03 Motorola, Inc. Method for dynamic memory allocation on reconfigurable logic
WO2009055032A2 (en) 2007-10-23 2009-04-30 Hewlett-Packard Development Company, L.P. All optical fast distributed arbitration in a computer system device
WO2010011534A1 (en) 2008-07-23 2010-01-28 Rambus Inc. Reconfigurable memory controller
US10497713B2 (en) * 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
JP5994679B2 (ja) 2013-02-26 2016-09-21 株式会社ソシオネクスト 処理装置、及び処理装置の制御方法
US20140270621A1 (en) 2013-03-15 2014-09-18 Apic Corporation Photonic multi-chip module
US9954533B2 (en) * 2014-12-16 2018-04-24 Samsung Electronics Co., Ltd. DRAM-based reconfigurable logic
US9666562B2 (en) * 2015-01-15 2017-05-30 Qualcomm Incorporated 3D integrated circuit
US20170323041A1 (en) * 2016-05-04 2017-11-09 Chengdu Haicun Ip Technology Llc Simulation Processor with In-Package Look-Up Table
US20170323042A1 (en) * 2016-05-04 2017-11-09 Chengdu Haicun Ip Technology Llc Simulation Processor with Backside Look-Up Table
US10304802B2 (en) 2016-05-02 2019-05-28 International Business Machines Corporation Integrated wafer-level processing system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100095515A (ko) * 2007-10-23 2010-08-31 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 메모리 모듈
KR20140112818A (ko) * 2013-03-14 2014-09-24 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US20140363172A1 (en) * 2013-06-10 2014-12-11 Freescale Semiconductor, Inc. Die Stack with Optical TSVs
US20160196863A1 (en) * 2015-01-07 2016-07-07 Samsung Electronics Co., Ltd. Method of operating memory device and method of operating memory system including the same
US20170237440A1 (en) * 2016-02-13 2017-08-17 HangZhou HaiCun Information Technology Co., Ltd. Processor Comprising Three-Dimensional Memory (3D-M) Array

Also Published As

Publication number Publication date
JP2019121372A (ja) 2019-07-22
TWI825033B (zh) 2023-12-11
US20190214365A1 (en) 2019-07-11
KR102650911B1 (ko) 2024-03-26
CN110046127A (zh) 2019-07-23
US11398453B2 (en) 2022-07-26
JP7232029B2 (ja) 2023-03-02
US20220367412A1 (en) 2022-11-17
TW201930941A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
KR102650911B1 (ko) 순람 연산 인공지능 가속기를 위한 고대역폭 메모리 실리콘 광학 관통 실리콘 비아 구조
US9577644B2 (en) Reconfigurable logic architecture
US11677662B2 (en) FPGA-efficient directional two-dimensional router
US8922243B2 (en) Die-stacked memory device with reconfigurable logic
US7906987B2 (en) Semiconductor integrated circuit, program transformation apparatus, and mapping apparatus
EP3298740A1 (en) Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits, and applications of the router and network
US20180081583A1 (en) Programming in-memory accelerators to improve the efficiency of datacenter operations
Petrica et al. Memory-efficient dataflow inference for deep cnns on fpga
CN102812433B (zh) 支持四进制加法器的查找表结构
JP2018530040A (ja) 自己適応型チップ及び配置方法
Depreitere et al. An optoelectronic 3-D field programmable gate array
Li et al. Photofourier: A photonic joint transform correlator-based neural network accelerator
US20230095330A1 (en) Multi-Output Look-Up Table (LUT) for Use in Coarse-Grained Field-Programmable-Gate-Array (FPGA) Integrated-Circuit (IC) Chip
CN117194287A (zh) 基于众核结构的人工智能芯片、数据处理方法、处理系统
Watanabe et al. An optically differential reconfigurable gate array using a 0.18/spl mu/m CMOS process
JP2020155090A (ja) 神経網加速装置及びその動作方法
Fey Architectures and technologies for an optoelectronic VLSI
Kadam et al. An overview of reconfigurable hardware for efficient implementation of dsp algorithms
Motomura et al. Advanced Devices and Architectures
Dambre et al. Quantifying the impact of optical interconnect latency on the performance of optoelectronic FPGAs
US20220337249A1 (en) Chained command architecture for packet processing
Russo Adaptation of High Performance and High Capacity Reconfigurable Systems to OpenCL Programming Environments
US20240118870A1 (en) Digital Signal Processing Circuitry with Multiple Precisions and Dataflows
US20240126969A1 (en) Techniques For Configuring Computing Nodes In A Computing System
US20240145434A1 (en) Multi programable-die module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant