KR20190081721A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20190081721A
KR20190081721A KR1020170184464A KR20170184464A KR20190081721A KR 20190081721 A KR20190081721 A KR 20190081721A KR 1020170184464 A KR1020170184464 A KR 1020170184464A KR 20170184464 A KR20170184464 A KR 20170184464A KR 20190081721 A KR20190081721 A KR 20190081721A
Authority
KR
South Korea
Prior art keywords
touch
lines
touch driving
line
data
Prior art date
Application number
KR1020170184464A
Other languages
English (en)
Other versions
KR102453042B1 (ko
Inventor
이루다
정지현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170184464A priority Critical patent/KR102453042B1/ko
Publication of KR20190081721A publication Critical patent/KR20190081721A/ko
Application granted granted Critical
Publication of KR102453042B1 publication Critical patent/KR102453042B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 출원의 예에 따른 디스플레이 장치는 제1 방향을 따라 배치된 데이터 라인, 데이터 라인과 중첩되도록 제1 방향을 따라 배치된 N개(N은 3 이상의 자연수)의 터치 전극, 및 N개의 터치 전극과 개별적으로 연결된 N개의 터치 구동 라인을 포함하며, 데이터 라인은 N개의 터치 구동 라인의 사이마다 서로 나란하게 배치된 적어도 2개 이상의 금속 라인을 포함함으로써, 디스플레이 패널의 화상 불량을 방지할 수 있다.

Description

디스플레이 장치{DISPLAY APPARATUS}
본 출원은 디스플레이 장치에 관한 것이다.
디스플레이 장치는 텔레비전 또는 모니터의 표시 화면 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.
그리고, 터치 스크린은 액정 디스플레이 장치, 전계 방출 디스플레이 장치, 플라즈마 디스플레이 장치, 전계 발광 디스플레이 장치, 전기 영동 디스플레이 장치, 및 유기 발광 디스플레이 장치 등의 영상 디스플레이 장치에 설치되어 사용자가 디스플레이 장치를 보면서 손가락이나 펜 등으로 화면과 직접 접촉하여 정보를 입력하는 입력 장치의 한 종류이다. 이러한 터치 패널은 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC), 모바일 폰, 스마트 폰(smart phone), 스마트 와치(smart watch), 태블릿 PC(Personal Computer), 와치 폰(watch phone), 및 이동 통신 단말기 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 및 모니터 등의 다양한 제품의 입력 장치로 사용되고 있다.
최근에는 휴대용 전자 기기의 슬림화를 위해, 디스플레이 장치의 디스플레이 패널의 내부에 터치 패널을 구성하는 소자들이 내장된 인셀 터치 타입의 디스플레이 장치에 대한 수요가 증가하고 있다.
그리고, 자기 정전용량 방식을 이용한 인셀 터치 타입을 이용한 터치 스크린 일체형 대형 디스플레이 장치의 경우, 하나의 터치 전극은 터치 센싱을 위한 최소한의 크기가 정해져 있기 때문에 대형 디스플레이 장치의 크기에 비례하여 터치 전극의 개수가 기하 급수적으로 증가하게 되고, 이로 인하여 터치 전극 각각에 연결되는 터치 구동 라인의 개수도 기하 급수적으로 증가하게 된다.
이에 따른 터치 스크린 일체형 대형 디스플레이 장치가 하나의 서브 픽셀당 복수의 터치 구동 라인을 포함하는 경우, 서브 픽셀 마다 마련된 복수의 터치 구동 라인과 데이터 라인 간의 기생 커패시턴스가 발생하고, 복수의 터치 구동 라인 각각에 발생되는 기생 커패시턴스는 서로 동일한 값을 가질 수 없다. 이에 따라, 디스플레이 패널의 휘도 차가 악화되어 화상 불량이 발생하는 문제점을 가진다.
본 출원은 복수의 터치 구동 라인의 사이마다 서로 나란하게 배치되는 복수의 데이터 라인을 포함함으로써, 복수의 터치 구동 라인 각각과 복수의 데이터 라인 각각의 사이에서 발생되는 기생 커패시턴스의 차이를 감소시키는 것을 기술적 과제로 한다.
그리고, 본 출원은 복수의 터치 구동 라인 각각과 복수의 데이터 라인 각각의 사이에서 발생되는 기생 커패시턴스의 차이를 감소시킴으로써, 디스플레이 패널의 화상 불량을 방지하는 것을 기술적 과제로 한다.
그리고, 본 출원은 복수의 터치 구동 라인 각각과 복수의 데이터 라인 각각의 간격을 조절함으로써, 복수의 터치 구동 라인 각각과 복수의 데이터 라인 각각의 사이에서 발생되는 기생 커패시턴스의 차이를 감소시키는 것을 기술적 과제로 한다.
본 출원에 따른 디스플레이 장치는 제1 방향을 따라 배치된 복수의 데이터 라인, 복수의 데이터 라인과 중첩되도록 배치된 복수 의 터치 전극, 및 복수의 터치 전극과 개별적으로 연결된 N개(N은 3 이상의 자연수)의 터치 구동 라인을 포함하며, 복수의 데이터 라인 중 적어도 하나의 데이터 라인은 적어도 2개 이상의 금속 라인을 포함하며, 적어도 2개 이상의 금속 라인은 상기 N개의 터치 구동 라인의 사이에 배치된다.
기타 예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 출원에 따른 디스플레이 장치는 복수의 터치 구동 라인의 사이마다 서로 나란하게 배치되는 복수의 데이터 라인을 포함함으로써, 복수의 터치 구동 라인 각각과 복수의 데이터 라인 각각의 사이에서 발생되는 기생 커패시턴스의 차이를 감소시킬 수 있다.
본 출원에 따른 디스플레이 장치는 복수의 터치 구동 라인 각각과 복수의 데이터 라인 각각의 사이에서 발생되는 기생 커패시턴스의 차이를 감소시킴으로써, 디스플레이 패널의 화상 불량을 방지할 수 있다.
본 출원에 따른 디스플레이 장치는 본 출원은 복수의 터치 구동 라인 각각과 복수의 데이터 라인 각각의 간격을 조절함으로써, 복수의 터치 구동 라인 각각과 복수의 데이터 라인 각각의 사이에서 발생되는 기생 커패시턴스의 차이를 감소시킬 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원의 일 예에 따른 디스플레이 장치를 나타내는 도면이다.
도 2는 본 출원의 일 예에 따른 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.
도 3은 도 2의 절단선 I-I'을 따라 자른 단면도이다.
도 4는 도 2의 절단선 I-I'을 따라 자른 단면을 나타내고, 픽셀 구조의 다른 실시예를 나타내는 단면도이다.
도 5는 본 출원의 일 예에 따른 디스플레이 장치에서, 데이터 라인을 나타내는 도면이다.
도 6은 본 출원의 일 예에 따른 디스플레이 장치에서, 데이터 라인의 다른 실시예를 나타내는 도면이다.
도 7은 도 1에 도시된 디스플레이 패널에 인가되는 신호를 나타내는 파형도이다.
도 8은 본 출원의 일 예에 따른 디스플레이 장치의 터치 구동 회로부를 나타내는 도면이다.
도 9는 본 출원의 일 예에 따른 디스플레이 장치의 데이터 구동 회로부를 나타내는 도면이다.
도 10은 본 출원의 일 예에 따른 디스플레이 장치의 게이트 구동 회로부를 나타내는 도면이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 출원 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 출원의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
따라서, 본 출원에서의 표시 장치는 LCM, OLED 모듈 등과 같은 협의의 디스플레이 장치 자체, 및 LCM, OLED 모듈 등을 포함하는 응용제품 또는 최종소비자용 장치인 세트 장치까지 포함할 수 있다.
예를 들어, 디스플레이 패널이 유기전계발광(OLED) 디스플레이 패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이 기판과, 어레이 기판 상의 유기 발광 소자(OLED)층, 및 유기 발광 소자층을 덮도록 어레이 기판 상에 배치되는 봉지 기판 또는 인캡슐레이션(Encapsulation) 기판 등을 포함하여 구성될 수 있다. 봉지 기판은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 기판 상에 형성되는 층은 무기발광층(inorganic light emitting layer), 예를 들어 나노사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.
그리고, 디스플레이 패널은 디스플레이 패널에 부착되는 금속판(metal plate)과 같은 후면(backing)을 더 포함할 수 있다. 금속판에 한정되지 않고 다른 구조도 포함될 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면 및 예를 통해 본 출원의 예를 살펴보면 다음과 같다.
도 1은 본 출원의 일 예에 따른 디스플레이 장치를 나타내는 도면이다.
도 1을 참조하면, 디스플레이 장치는 디스플레이 패널(100), 타이밍 제어부(200), 터치 구동 회로부(300), 터치 제어부(400), 터치 구동 신호 생성부(500), 데이터 구동 회로부(600), 및 게이트 구동 회로부(700)를 포함한다.
디스플레이 패널(100)은 자기 정전 용량 방식을 이용한 인셀 터치 타입의 터치 전극을 포함하는 액정 디스플레이 패널로 구현될 수 있고, 백라이트 유닛(미도시)으로부터 조사되는 광을 이용하여 영상을 표시할 수 있다.
디스플레이 패널(100)은 복수의 데이터 라인(DL1 내지 DLn), 복수의 게이트 라인(GL1 내지 GLm), 복수의 서브 픽셀(SP), 복수의 터치 구동 라인 그룹(TG1 내지 TGn), 및 복수의 터치 전극(TE)을 포함할 수 있다.
복수의 데이터 라인(DL1 내지 DLn) 및 복수의 게이트 라인(GL1 내지 GLm)은 기판(미도시) 상에서 서로 교차하도록 마련되어 복수의 픽셀 영역을 정의할 수 있다.
복수의 데이터 라인(DL1 내지 DLn)은 픽셀 영역에서 적어도 한번 굽은 직선 형태를 가지면서 제1 수평 축 방향(X)을 따라 일정한 간격으로 마련될 수 있다. 일 예예 따르면, 복수의 데이터 라인(DL1 내지 DLn)은 한번 굽은 직선 형태를 가질 수 있으나 반드시 이에 한정되지 않고, 곧은 직선 형태를 가질 수 있다. 그리고, 복수의 데이터 라인(DL1 내지 DLn)은 디스플레이 장치의 터치 센싱 기간 동안 제1 로드 프리 신호(LFS1)를 수신하고, 디스플레이 장치의 디스플레이 기간 동안 데이터 신호를 수신할 수 있다. 일 예에 따르면, 복수의 데이터 라인(DL1 내지 DLn) 각각은 N개(N은 3 이상의 자연수)의 터치 구동 라인의 사이마다 서로 나란하게 배치된 적어도 2개 이상의 금속 라인을 포함할 수 있다. 예를 들어, 복수의 데이터 라인(DL1 내지 DLn) 각각은 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 사이마다 서로 나란하게 배치된 제1 및 제2 금속 라인(ML1, ML2)을 포함할 수 있다.
복수의 게이트 라인(GL1 내지 GLm)은 복수의 데이터 라인(DL1 내지 DLn)과 교차하도록 제1 수평 축 방향(X)과 나란하면서 제2 수평 축 방향(Y)을 따라 일정한 간격으로 마련될 수 있다. 그리고, 복수의 게이트 라인(GL1 내지 GLm) 각각은 곧은 직선 형태를 가질 수 있다. 예를 들어, 복수의 게이트 라인(GL1 내지 GLm)은 디스플레이 장치의 터치 센싱 기간 동안 제2 로드 프리 신호(LFS2)를 수신하고, 디스플레이 장치의 디스플레이 기간 동안 게이트 펄스를 수신할 수 있다. 여기에서, 제2 로드 프리 신호(LFS2)는 제1 로드 프리 신호(LFS1)와 동일한 위상을 가지면서 동일한 전압 차이로 스윙하는 전압 스윙 폭을 가질 수 있다.
복수의 서브 픽셀(SP) 각각은 박막 트랜지스터 및 픽셀 전극을 포함할 수 있다. 복수의 서브 픽셀(SP)은 도 2에서 상세히 설명한다.
복수의 터치 구동 라인 그룹(TG1 내지 TGn) 각각은 평탄화층 상의 픽셀 영역마다 데이터 라인(DL)과 동일한 형태로 마련될 수 있고, 복수의 터치 전극(TE) 각각에 개별적으로 연결되는 N개(N은 3 이상의 자연수)의 터치 구동 라인을 포함할 수 있다. 예를 들어, 복수의 터치 구동 라인 그룹(TG1 내지 TGn) 각각은 제1 내지 제3 터치 구동 라인(M1, M2, M3)을 포함할 수 있다.
제1 터치 구동 라인(M1)은 제1 금속 라인(ML1)의 일측면으로부터 일정한 거리로 이격될 수 있고, 데이터 라인(DL) 상에 배치된 제1 평탄화층 상에서 데이터 라인(DL)과 동일한 형태를 갖도록 나란하게 마련될 수 있다. 일 예에 따르면, 제1 터치 구동 라인(M1)은 디스플레이 장치의 터치 센싱 기간 동안 터치 구동 신호(TDS)를 수신하고, 디스플레이 장치의 디스플레이 기간 동안 공통 전압을 수신할 수 있다.
제2 터치 구동 라인(M2)은 제1 및 제2 금속 라인(ML2)의 사이에 배치될 수 있고, 데이터 라인(DL) 상에 배치된 제1 평탄화층 상에서 데이터 라인(DL)과 동일한 형태를 갖도록 나란하게 마련될 수 있다. 일 예예 따르면, 제2 터치 구동 라인(M2)은 디스플레이 장치의 터치 센싱 기간 동안 터치 구동 신호(TDS)를 수신하고, 디스플레이 장치의 디스플레이 기간 동안 공통 전압을 수신할 수 있다. 즉, 제1 및 제2 터치 구동 라인(M1, M2) 각각은 동일한 터치 구동 신호(TDS)를 수신할 수 있다.
제3 터치 구동 라인(M3)은 제2 금속 라인(ML2)의 일측면으로부터 일정한 거리로 이격될 수 있고, 데이터 라인(DL) 상에 배치된 제1 평탄화층 상에서 데이터 라인(DL)과 동일한 형태를 갖도록 나란하게 마련될 수 있다 즉, 제3 터치 구동 라인(M3)은 해당 서브 픽셀(SP) 내에서 제2 터치 구동 라인(M2)과 픽셀 전극(PE) 사이에 마련될 수 있다. 일 예에 따르면, 제3 터치 구동 라인(M3)은 디스플레이 장치의 터치 센싱 기간 동안 터치 구동 신호(TDS)를 수신하고, 디스플레이 장치의 디스플레이 기간 동안 공통 전압을 수신할 수 있다. 즉, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각은 동일한 터치 구동 신호(TDS)를 수신할 수 있다.
복수의 터치 전극(TE) 각각은 사용자 터치를 감지하기 위한 센싱 전극의 역할을 하거나 픽셀 전극(PE)과 함께 전계를 형성시켜 액정을 구동시킬 수 있다. 일 예에 따르면, 복수의 터치 전극(TE) 각각은 터치 센싱 기간 동안 센싱 전극으로 사용되고, 디스플레이 기간 동안 공통 전극으로 사용될 수 있다. 따라서, 복수의 터치 전극(TE) 각각은 액정 구동을 위한 공통 전극으로도 사용되기 때문에 ITO(Indium Tin Oxide)와 같은 투명 전도성 물질을 포함할 수 있다.
일 예에 따르면, 복수의 터치 전극(TE) 각각은 터치 센싱 기간 동안 자기 정전 용량 방식의 센싱 전극으로 사용되기 때문에 터치 센싱을 위한 최소한의 크기를 가질 수 있다. 따라서, 복수의 터치 전극(TE) 각각은 하나 이상의 서브 픽셀에 대응되는 크기를 가질 수 있으며, 일 예로서, 도 2에 도시된 바와 같이, 2개의 서브 픽셀(SP)에 대응되는 크기로 설정되어 인접한 2개의 서브 픽셀(SP) 상에 마련될 수 있다.
다른 예에 따르면, 하나의 터치 전극(TE)은 복수의 서브 픽셀(SP)과 대응되는 면적을 가질 수 있다. 예를 들어, 하나의 터치 전극(TE)은 게이트 라인(GL)의 길이 방향과 나란한 제1 수평 축 방향(X)으로 40개의 서브 픽셀(SP) 및 데이터 라인(DL)의 길이 방향과 나란한 제2 수평 축 방향(Y)으로 12개 서브 픽셀(SP)과 대응되는 면적을 가질 수 있다. 이 때, 하나의 터치 전극(TE)은 480개의 서브 픽셀(SP)의 면적과 대응하는 면적을 가질 수 있다. 그러나, 터치 전극(TE)의 크기는 이에 한정되지 않고, 디스플레이 패널(100)의 크기 및 요구된 터치 해상도에 따라 달라질 수 있다. 그리고, 복수의 터치 전극(TE)은 디스플레이 패널(100) 상에 격자 형태로 배치될 수 있고, 복수의 터치 전극(TE) 각각은 모두 동일한 크기를 가지는 것은 아니며, 디스플레이 패널(100)의 중앙부에 배치된 제1 터치 전극들보다 디스플레이 패널(100)의 에지부에 배치된 제2 터치 전극들의 크기가 작을 수 있다. 이 경우, 디스플레이 장치는 디스플레이 패널(100)의 중앙부와 에지부 간의 터치 감도를 균일하게 할 수 있다.
복수의 게이트 라인(GL1 내지 GLm) 각각의 일단은 게이트 구동 회로부(700)에 연결될 수 있고, 복수의 데이터 라인(DL1 내지 DLn) 각각의 일단은 데이터 구동 회로부(600)에 연결될 수 있다. 그리고, 복수의 터치 전극(TE) 각각은 위치에 따라서 복수의 터치 구동 라인 그룹(TG1 내지 TGn) 각각에 포함된 제1 내지 제3 터치 구동 라인(M1, M2, M3)과 개별적으로 연결되고, 복수의 터치 구동 라인 그룹(TG1 내지 TGn)은 터치 구동 회로부(300)에 연결될 수 있다.
타이밍 제어부(200)는 외부의 디스플레이 구동 시스템(미도시)으로부터 공급되는 데이터 인에이블 신호, 기준 클럭 신호, 수직 동기 신호, 및 수평 동기 신호 등의 타이밍 동기 신호를 수신하고, 수신된 타이밍 동기 신호를 기반으로 각각의 영상 프레임을 디스플레이 기간과 터치 센싱 기간으로 시분할할 수 있다. 예를 들어, 타이밍 제어부(200)는 각 영상 프레임을 디스플레이 기간과 터치 센싱 기간으로 시분할하여 구동하기 위한 터치 동기 신호(TSS)를 생성하여, 각 프레임마다 터치 구동 회로부(300), 데이터 구동 회로부(600), 및 게이트 구동 회로부(700) 각각을 디스플레이 기간과 터치 센싱 기간으로 시분할 구동할 수 있다.
그리고, 타이밍 제어부(200)는 타이밍 동기 신호를 기반으로, 디스플레이 기간 동안 게이트 라인(GL)에 게이트 신호를 공급하기 위한 게이트 제어 신호(GCS)와 데이터 라인(DL)에 데이터 신호를 공급하기 위한 데이터 제어 신호(DCS)를 생성할 수 있다.
타이밍 제어부(200)는 디스플레이 구동 시스템으로부터 공급되는 영상 데이터를 수신하고, 수신된 영상 데이터를 디스플레이 패널(100)의 구동에 알맞도록 픽셀 데이터(R, G, B)로 정렬하여 디스플레이 기간 동안 데이터 구동 회로부(600)에 제공할 수 있다.
터치 구동 회로부(300)는 디스플레이 패널(100)에 마련된 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 및 복수의 터치 전극(TE)에 연결되는 터치 구동 장치 또는 터치 구동 집적 회로로 정의될 수 있다. 일 예에 따르면, 터치 구동 회로부(300)는 타이밍 제어부(200) 또는 데이터 구동 회로부(600)에 내장될 수 있고, 이 경우, 본 발명은 디스플레이 장치의 부품 수를 감소시킬 수 있다.
일 예에 따르면, 터치 구동 회로부(300)는 디스플레이 기간 동안, 타이밍 제어부(200)로부터 공급되는 터치 동기 신호(TSS)에 응답하여, 공통 전압(Vcom)을 복수의 터치 구동 라인 그룹(TG1 내지 TGn) 각각을 통해서 복수의 터치 전극(TE)에 공급할 수 있다. 그리고, 터치 구동 회로부(300)는 터치 센싱 기간 동안, 터치 구동 신호 생성부(500)로부터 공급되는 터치 구동 신호(TDS)를 각 터치 구동 라인 그룹(TG1 내지 TGn)의 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각을 통해서 해당하는 터치 전극(TE)에 개별적으로 또는 미리 설정된 터치 전극 그룹에 그룹별로 공급할 수 있다. 그 후, 터치 구동 회로부(300)는 각 터치 구동 라인 그룹(TG1 내지 TGn)의 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각을 통해서 터치 전극(TE)의 정전 용량 변화 변화에 따른 터치 신호를 센싱하여 터치 데이터(Tdata)를 생성할 수 있고, 생성된 터치 데이터(Tdata)를 터치 제어부(400)에 제공할 수 있다.
다른 예에 따르면, 터치 구동 회로부(300)는 터치 센싱 기간 동안, 터치 구동 신호 생성부(500)로부터 공급되는 터치 구동 신호(TDS)를 기준 전압으로 사용하고 터치 전극(TE)의 정전 용량 변화에 따른 터치 신호를 센싱하여 터치 데이터(Tdata)를 생성할 수 있고, 생성된 터치 데이터(Tdata)를 터치 제어부(400)에 제공할 수 있다. 즉, 터치 구동 회로부(300)는 터치 센싱 기간 동안, 반전 단자와 비반전 단자 및 출력 단자를 포함하는 연산 증폭기(미도시), 및 연산 증폭기의 반전 단자와 출력 단자 사이에 연결된 피드백 커패시터(미도시)를 포함하는 센싱 유닛(미도시)을 통해 터치 전극(TE)의 정전 용량 변화에 따른 터치 신호를 센싱할 수 있는데, 이 경우, 터치 구동 신호(TDS)은 해당하는 연산 증폭기의 비반전 단자에 공급되고, 터치 전극(TE)은 해당하는 제1 내지 제3 터치 구동 라인(M1, M2, M3)을 통해서 연산 증폭기의 반전 단자에 연결될 수 있다.
터치 제어부(400)는 터치 구동 회로부(300) 및 터치 구동 신호 생성부(500) 각각의 구동을 제어할 수 있다. 그리고, 터치 제어부(400)는 터치 구동 회로부(300)로부터 제공되는 터치 데이터(Tdata)를 기반으로 터치 위치 정보를 산출하여 외부의 호스트 제어부(미도시)에 제공할 수 있다. 여기에서, 터치 제어부(400)는 터치 전극(TE)의 정전 용량 감소에 기초하여 터치 여부를 판단할 수 있다. 일 예에 따르면, 터치 제어부(400)는 타이밍 제어부(200) 또는 터치 구동 회로부(300)에 내장될 수 있고, 이 경우, 본 발명은 디스플레이 장치의 부품 수를 감소시킬 수 있다.
일 예에 따르면, 호스트 제어부는 MCU(Micro Controller Unit)로 구현되어, 디스플레이 장치의 전반적인 제어를 수행할 수 있고, 터치 제어부(400)로부터 제공되는 터치 위치 정보에 연계되는 응용 프로그램을 실행할 수 있다.
일 예에 따르면, 터치 구동 신호 생성부(500)는 터치 센싱 기간 동안 터치 제어부(400)의 제어에 응답하여 서로 동기화되는 터치 구동 신호(TDS), 제1 및 제2 로드 프리 신호(LFS1, LFS2)를 생성할 수 있다. 터치 구동 신호 생성부(500)는 생성된 터치 구동 신호(TDS)를 터치 구동 회로부(300)에 공급하고, 생성된 제1 로드 프리 신호(LFS1)를 데이터 구동 회로부(600)에 공급하며, 생성된 제2 로드 프리 신호(LFS2)를 게이트 구동 회로부(700)에 공급할 수 있다.
일 예에 따르면, 터치 구동 신호 생성부(500)는 터치 구동 신호 생성 장치로서, 디스플레이 장치의 전원 공급부(미도시)에 내장되거나 전원 공급부와 별도로 마련된 전원 공급 보드(미도시)에 실장되는 전원 관리 집적 회로(Power Management Integrated Circuit)일 수 있다. 그리고, 터치 구동 신호 생성부(500)는 타이밍 제어부(200), 터치 구동 회로부(300), 또는 데이터 구동 회로부(600)에 내장될 수도 있으며, 이 경우, 본 발명은 디스플레이 장치의 부품 수를 감소시킬 수 있다.
데이터 구동 회로부(600)는 타이밍 제어부(200)로부터 공급되는 데이터 제어 신호(DCS)와 터치 동기 신호(TSS)에 응답하여, 디스플레이 기간에 타이밍 제어부(200)로부터 공급되는 픽셀 데이터(R, G, B)를 아날로그 형태의 데이터 신호로 변환하여 복수의 데이터 라인(DL1 내지 DLn)에 동시에 공급함으로써, 데이터 신호가 게이트 신호에 의해 턴-온된 박막 트랜지스터를 통해서 각 서브 픽셀의 픽셀 전극에 공급되도록 할 수 있다.
그리고, 데이터 구동 회로부(600)는 타이밍 제어부(200)로부터 공급되는 터치 동기 신호(TSS)에 응답하여 터치 센싱 기간 동안 터치 구동 신호 생성부(500)로부터 공급되는 제1 로드 프리 신호(LFS1)를 복수의 데이터 라인(DL1 내지 DLn)에 동시에 공급할 수 있다. 이때, 복수의 데이터 라인(DL1 내지 DLn)에 공급되는 제1 로드 프리 신호(LFS1)는 복수의 게이트 라인(GL1 내지 GLm)에 공급되는 제2 로드 프리 신호(LFS2)와 동기되면서 동일한 위상과 동일한 전압 차이로 스윙되는 전압 레벨을 가질 수 있다.
게이트 구동 회로부(700)는 타이밍 제어부(200)로부터 공급되는 게이트 제어 신호(GCS)와 터치 동기 신호(TSS)에 응답하여 디스플레이 기간에 게이트 신호를 복수의 게이트 라인(GL1 내지 GLm)에 순차적으로 공급함으로써 디스플레이 패널(100)의 복수의 게이트 라인(GL1 내지 GLm) 각각에 연결된 박막 트랜지스터를 턴-온시킬 수 있다.
그리거, 게이트 구동 회로부(700)는 터치 동기 신호(TSS)에 응답하여 터치 센싱 기간 동안 터치 구동 신호 생성부(500)로부터 공급되는 제2 로드 프리 신호(LFS2)를 복수의 게이트 라인(GL1 내지 GLm)에 동시에 공급할 수 있다. 이때, 게이트 라인들(GL1 내지 GLm)에 공급되는 제2 로드 프리 신호(LFS2)는 터치 구동 회로부(300) 또는 터치 전극에 공급되는 터치 구동 신호(TDS) 중 어느 하나와 동기되면서 동일한 위상과 동일한 전압 스윙 폭을 가질 수 있다.
도 2는 본 출원의 일 예에 따른 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.
도 2를 참조하면, 디스플레이 장치는 복수의 데이터 라인(DL[j], DL[j+1]), 복수의 게이트 라인(GL[i], GL[i+1]), 복수의 서브 픽셀(SP), 복수의 터치 구동 라인 그룹(TGk, TGk+1), 및 복수의 터치 전극(TE[i], TE[i+1])을 포함할 수 있다.
복수의 데이터 라인(DL[j], DL[j+1]) 및 복수의 게이트 라인(GL[i], GL[i+1])은 기판(미도시) 상에 서로 교차하도록 마련되어 복수의 픽셀 영역을 정의할 수 있다.
복수의 데이터 라인(DL[j], DL[j+1])은 픽셀 영역에서 적어도 한번 굽은 직선 형태를 가지면서 제1 수평 축 방향(X)을 따라 일정한 간격으로 마련될 수 있다. 일 예예 따르면, 복수의 데이터 라인(DL[j], DL[j+1])은 한번 굽은 직선 형태를 가질 수 있으나 반드시 이에 한정되지 않고, 곧은 직선 형태를 가질 수 있다.
복수의 게이트 라인(GL[i], GL[i+1])은 복수의 데이터 라인(DL[j], DL[j+1])과 교차하도록 제1 수평 축 방향(X)과 나란하면서 제2 수평 축 방향(Y)을 따라 일정한 간격으로 마련될 수 있다. 그리고, 복수의 게이트 라인(GL[i], GL[i+1]) 각각은 곧은 직선 형태를 가질 수 있다.
복수의 서브 픽셀(SP) 각각은 박막 트랜지스터(TFT) 및 픽셀 전극(PE)을 포함할 수 있다.
박막 트랜지스터(TFT)는 게이트 전극, 반도체층, 및 소스/드레인 전극을 포함할 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 게이트 전극이 반도체층 아래에 위치하는 바텀 게이트(Bottom gate) 구조로 이루어질 수도 있고, 게이트 전극이 반도체층 위에 위치하는 탑 게이트(Top gate) 구조로 이루어질 수도 있다. 박막 트랜지스터(TFT)의 게이트 전극 및 소스 전극은 해당 서브 픽셀(SP)을 정의하는 게이트 라인(GL)과 데이터 라인(DL)에 각각 연결될 수 있다. 일 예에 따르면, 박막 트랜지스터(TFT)는 보호층에 의해 덮일 수 있다.
픽셀 전극(PE)은 픽셀 영역 내의 보호층 상에 마련되어 보호층에 마련된 비아홀을 통해 박막 트랜지스터(TFT)의 드레인 전극에 연결되는 것으로, 서브 픽셀(SP)과 동일한 형태, 즉 적어도 한번 굽은 형태를 가질 수 있다. 픽셀 전극(PE)은 ITO(Indium Tin Oxide)와 같은 투명 전도성 물질을 포함할 수 있다.
일 예에 따르면, 픽셀 전극(PE)은 그 내부에 적어도 하나의 슬릿(Slit)을 포함할 수 있다. 이 때, 슬릿은 픽셀 전극(PE)과 터치 전극(TE) 사이에 프린지 필드(Fringe field)를 형성할 수 있고, 액정은 프린지 필드에 의해 프린지 필드 스위칭 모드(Fringe field switching mode)로 구동될 수 있다.
다른 예에 따르면, 픽셀 전극(PE)은 일정한 간격을 갖는 복수의 픽셀 핑거 패턴을 포함할 수 있다. 예를 들어, 서브 픽셀(SP)은 복수의 픽셀 핑거 패턴 각각과 이격되면서 나란하도록 마련되어 터치 전극(TE)과 연결되는 복수의 공통 핑거 패턴을 더 포함할 수 있다. 복수의 공통 핑거 패턴과 복수의 픽셀 핑거 패턴 사이의 수평 전계가 형성될 수 있고, 액정은 수평 전계에 의해서 인플레인 스위칭 모드(In-flane switching mode)로 구동될 수 있다.
복수의 터치 구동 라인 그룹(TGk, TGk+1) 각각은 보호층 상의 픽셀 영역마다 데이터 라인(DL)과 동일한 형태로 마련될 수 있고, 복수의 터치 전극(TE) 각각에 개별적으로 연결되는 제1 내지 제3 터치 구동 라인(M1, M2, M3)을 포함할 수 있다.
제1 터치 구동 라인(M1)은 제1 금속 라인(ML1)의 일측면으로부터 일정한 거리로 이격될 수 있고, 데이터 라인(DL) 상에 배치된 제1 평탄화층 상에서 데이터 라인(DL)과 동일한 형태를 갖도록 나란하게 마련될 수 있다. 일 예에 따르면, 제1 터치 구동 라인(M1)은 디스플레이 장치의 터치 센싱 기간 동안 터치 구동 신호(TDS)를 수신하고, 디스플레이 장치의 디스플레이 기간 동안 공통 전압을 수신할 수 있다.
제2 터치 구동 라인(M2)은 제1 및 제2 금속 라인(ML2)의 사이에 배치될 수 있고, 데이터 라인(DL) 상에 배치된 제1 평탄화층 상에서 데이터 라인(DL)과 동일한 형태를 갖도록 나란하게 마련될 수 있다. 일 예예 따르면, 제2 터치 구동 라인(M2)은 디스플레이 장치의 터치 센싱 기간 동안 터치 구동 신호(TDS)를 수신하고, 디스플레이 장치의 디스플레이 기간 동안 공통 전압을 수신할 수 있다. 즉, 제1 및 제2 터치 구동 라인(M1, M2) 각각은 동일한 터치 구동 신호(TDS)를 수신할 수 있다.
제3 터치 구동 라인(M3)은 제2 금속 라인(ML2)의 일측면으로부터 일정한 거리로 이격될 수 있고, 데이터 라인(DL) 상에 배치된 제1 평탄화층 상에서 데이터 라인(DL)과 동일한 형태를 갖도록 나란하게 마련될 수 있다 즉, 제3 터치 구동 라인(M3)은 해당 서브 픽셀(SP) 내에서 제2 터치 구동 라인(M2)과 픽셀 전극(PE) 사이에 마련될 수 있다. 일 예에 따르면, 제3 터치 구동 라인(M3)은 디스플레이 장치의 터치 센싱 기간 동안 터치 구동 신호(TDS)를 수신하고, 디스플레이 장치의 디스플레이 기간 동안 공통 전압을 수신할 수 있다. 즉, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각은 동일한 터치 구동 신호(TDS)를 수신할 수 있다.
복수의 터치 전극(TE[i], TE[i+1]) 각각은 사용자 터치를 감지하기 위한 센싱 전극의 역할을 하거나 픽셀 전극(PE)과 함께 전계를 형성시켜 액정을 구동시킬 수 있다. 일 예에 따르면, 복수의 터치 전극(TE[i], TE[i+1]) 각각은 터치 센싱 기간 동안 센싱 전극으로 사용되고, 디스플레이 기간 동안 공통 전극으로 사용될 수 있다. 따라서, 복수의 터치 전극(TE[i], TE[i+1]) 각각은 액정 구동을 위한 공통 전극으로도 사용되기 때문에 ITO(Indium Tin Oxide)와 같은 투명 전도성 물질을 포함할 수 있다.
복수의 터치 전극(TE[i], TE[i+1]) 각각은 위치에 따라 인접한 터치 구동 라인 그룹(TGk, TGk+1)에 포함된 제1 내지 제3 터치 구동 라인(M1, M2, M3) 중 어느 하나와 연결될 수 있다. 예를 들어, 데이터 라인(DL)의 길이 방향을 기준으로, 제i 번째 터치 전극(TE[i])은 컨택홀(CH)을 통해서 제1 터치 구동 라인 그룹(TG1)의 제1 터치 구동 라인(M1)과 연결될 수 있고, 제i+1 번째 터치 전극(TE[i+1])은 컨택홀(CH)을 통해서 제1 터치 구동 라인 그룹(TG1)의 제2 터치 구동 라인(M2)과 연결될 수 있으며, 제i+2 번째 터치 전극은 컨택홀을 통해서 제1 터치 구동 라인 그룹(TG1)의 제3 터치 구동 라인(M3)과 연결될 수 있다. 일 예에 따르면, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각은 컨택홀(CH)을 통해 해당 터치 전극(TE)에 연결되는 위치까지의 길이를 가질 수 있으며, 이로 인하여 각기 다른 길이를 가질 수 있다. 다른 예에 따르면, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각은 모두 동일한 면저항을 가질 수 있도록 컨택홀(CH)을 통해 해당 터치 전극(TE)에 연결되는 위치와 상관 없이 모두 동일한 길이를 가질 수 있다.
이와 같은 디스플레이 장치는 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 사이마다 서로 나란하게 배치되는 제1 및 제2 금속 라인(ML1, ML2)을 포함함으로써, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 제1 및 제2 금속 라인(ML1, ML2) 각각의 사이에서 발생되는 기생 커패시턴스의 차이를 감소시킬 수 있다. 따라서, 디스플레이 장치는 디스플레이 패널(100)의 화상 불량을 방지하여 신뢰성을 향상시킬 수 있다.
도 3은 도 2의 절단선 I-I'을 따라 자른 단면도이다.
도 3을 참조하면, 디스플레이 패널(100)은 데이터 라인(DL), 픽셀 전극(PE), 절연막(IL), 복수의 컬러 필터(CF1, CF2), 제1 및 제2 평탄화층(PAC1, PAC2), 제1 내지 제3 터치 구동 라인(M1, M2, M3), 및 터치 전극(TE)을 포함할 수 있다.
데이터 라인(DL)은 게이트 라인(GL)과 기판 상에서 서로 교차하도록 마련되어 복수의 픽셀 영역을 정의할 수 있다. 구체적으로, 데이터 라인(DL)은 픽셀 영역 내에서 픽셀 전극(PE)과 나란하게 배치될 수 있다. 예를 들어, 데이터 라인(DL)은 서브 픽셀(SP)의 일측에 배치되고, 픽셀 전극(PE)은 데이터 라인(DL)과 나란하게 서브 픽셀(SP)의 타측에 배치될 수 있다. 그리고, 서브 픽셀(SP) 및 픽셀 전극(PE)이 적어도 한번 굽은 형태를 가지면, 데이터 라인(DL) 역시 적어도 한번 굽은 형태를 가질 수 있다.
일 예에 따르면, 데이터 라인(DL)은 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 사이마다 서로 나란하게 배치되는 제1 및 제2 금속 라인(ML1, ML2)을 포함할 수 있다. 예를 들어, 제1 금속 라인(ML1)은 제1 및 제2 터치 구동 라인(M1, M2)의 사이에 배치되고, 제2 금속 라인(ML2)은 제2 및 제3 터치 구동 라인(M2, M3)의 사이에 배치될 수 있다.
제1 내지 제3 터치 구동 라인(M1, M2, M3)은 데이터 라인(DL) 상에 서로 인접하면서 나란하게 마련되기 때문에, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 제1 및 제2 금속 라인(ML1, ML2) 각각의 사이에는 기생 커패시턴스가 발생할 수 있다. 예를 들어, 제1 기생 커패시턴스(C1)가 제1 터치 구동 라인(M1)과 제1 금속 라인(ML1)의 사이에 발생하고, 제2 기생 커패시턴스(C2)가 제2 터치 구동 라인(M2)과 제1 및 제2 금속 라인(ML1, ML2) 각각의 사이에 발생하며, 제3 기생 커패시턴스(C3)가 제3 터치 구동 라인(M3)과 제2 금속 라인(ML2)의 사이에 발생할 수 있다. 구체적으로, 제1 터치 구동 라인(M1)은 자신의 라인 저항과 제1 기생 커패시턴스(C1)의 영향에 의한 RC 로드 특성을 갖고, 제2 터치 구동 라인(M2)은 자신의 라인 저항과 제2 기생 커패시턴스(C2)의 영향에 의한 RC 로드 특성을 가지며, 제3 터치 구동 라인(M3)은 자신의 라인 저항과 제3 기생 커패시턴스(C3)의 영향에 의한 RC 로드 특성을 갖게 된다. 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각은 각기 다른 RC 로드 특성을 가지며, 특히 제2 터치 구동 라인(M2)은 제1 및 제3 터치 구동 라인(M1, M3) 사이에 마련되면서 제1 및 제2 금속 라인(ML1, ML2)의 사이에 배치되기 때문에 제1 및 제3 터치 구동 라인(M1, M3) 대비 상대적으로 큰 RC 로드 특성을 가질 수 있다. 다만, 본 출원에 따른 디스플레이 장치는 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 사이마다 서로 나란하게 배치되는 제1 및 제2 금속 라인(ML1, ML2)을 포함함으로써, 데이터 라인(DL)이 하나의 금속 라인을 포함하는 경우보다 기생 커패시턴스들(C1, C2, C3) 간의 차이를 감소시킬 수 있다. 이와 같이, 디스플레이 장치는 기생 커패시턴스들(C1, C2, C3) 간의 차이를 감소시킴으로써, 디스플레이 패널(100)의 휘도 차를 감소시켜 화상 불량을 방지할 수 있다. 그리고, 본 출원에 따른 디스플레이 장치는 제1 및 제2 금속 라인(ML1, ML2)의 간격을 조절함으로써, 기생 커패시턴스들(C1, C2, C3) 간의 차이를 최소화할 수 있다.
일 예에 따르면, 제1 금속 라인(ML1)이 제1 및 제2 터치 구동 라인(M1, M2) 간의 중앙에 배치되고, 제2 금속 라인(ML2)이 제2 및 제3 터치 구동 라인(M2, M3) 간의 중앙에 배치될 수 있다. 따라서, 본 출원에 따른 디스플레이 장치는 제1 금속 라인(ML1)이 제1 및 제2 터치 구동 라인(M1, M2)의 사이에 배치되고, 제2 금속 라인(ML2)이 제2 및 제3 터치 구동 라인(M2, M3)의 사이에 배치됨으로써, 데이터 라인(DL)이 하나의 금속 라인을 포함하는 경우보다 제1 내지 제3 기생 커패시턴스(C1, C2, C3) 간의 차이를 감소시킬 수 있다.
다른 예를 들어, 복수의 터치 구동 라인 그룹(TG1 내지 TGn) 각각은 N개의 터치 구동 라인을 포함하고, 복수의 데이터 라인(DL1 내지 DLn) 각각은 N개의 터치 구동 라인의 사이마다 배치되는 적어도 2개 이상의 금속 라인을 포함할 수 있다. 이와 같이, 디스플레이 장치가 인셀 터치 타입을 이용한 터치 스크린 일체형 대형 디스플레이 장치로 구현되는 경우, 디스플레이 장치의 크기에 비례하여 터치 전극(TE)의 개수가 기하 급수적으로 증가할 수 있고, 이에 따라 터치 전극(TE) 각각에 연결되는 터치 구동 라인의 개수도 기하 급수적으로 증가할 수 있다. 결과적으로, 본 출원에 따른 디스플레이 장치는 N개의 터치 구동 라인의 사이마다 배치되는 적어도 2개 이상의 금속 라인을 포함함으로써, 터치 구동 라인의 수가 증가하더라도 터치 구동 라인과 금속 라인 간에 발생하는 기생 커패시턴스들의 차이를 감소시킬 수 있고, 디스플레이 패널(100)의 휘도 차를 감소시켜 화상 불량을 방지할 수 있다.
픽셀 전극(PE)은 픽셀 영역 내에서 데이터 라인(DL)과 나란하게 배치될 수 있다. 예를 들어, 데이터 라인(DL)은 서브 픽셀(SP)의 일측에 배치되고, 픽셀 전극(PE)은 데이터 라인(DL)과 나란하게 서브 픽셀(SP)의 타측에 배치될 수 있다. 일 예에 따르면, 픽셀 전극(PE)은 데이터 라인(DL)과 동일 레이어에 배치될 수 있다. 그리고, 서브 픽셀(SP) 및 데이터 라인(DL)이 적어도 한번 굽은 형태를 가지면, 픽셀 전극(PE) 역시 적어도 한번 굽은 형태를 가질 수 있다.
절연막(IL)은 데이터 라인(DL) 및 픽셀 전극(PE) 상에 마련될 수 있다. 예를 들어, 절연막(IL)은 이산화 실리콘(SiO2), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 또는 이들의 다중층으로 이루어진 무기 절연 물질일 수 있으나, 이에 한정되지 않는다. 절연막(IL)은 데이터 라인(DL) 및 픽셀 전극(PE)을 덮음으로써, 데이터 라인(DL) 및 픽셀 전극(PE)을 보호할 수 있다. 그리고, 절연막(IL)은 데이터 라인(DL) 및 픽셀 전극(PE)을 복수의 터치 구동 라인(M1, M2, M3) 및 터치 전극(TE) 각각과 절연시킬 수 있다.
복수의 컬러 필터(CF1, CF2)는 절연막(IL) 상에 배치될 수 있다. 복수의 컬러 필터(CF1, CF2) 각각은 복수의 서브 픽셀(SP) 각각에 대응되게 배치될 수 있다. 예를 들어, 복수의 컬러 필터(CF1, CF2) 각각은 디스플레이 패널(100)의 서브 픽셀(SP)에서 방출되는 백색 광의 색을 변환시킬 수 있다. 복수의 컬러 필터(CF1, CF2) 각각은 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 하나로 구현될 수 있다. 그리고, 복수의 컬러 필터(CF1, CF2) 각각은 대응되는 픽셀 전극(PE)에 중첩될 수 있다. 이 때, 데이터 라인(DL)은 픽셀 전극(PE)과 나란하게 배치되므로, 데이터 라인(DL)은 서로 인접한 제1 및 제2 컬러 필터(CF1, CF2)의 사이에 배치될 수 있다.
일 예에 따르면, 제1 및 제2 컬러 필터(CF1, CF2) 각각은 서로 인접한 픽셀 전극들(PE) 각각과 중첩되면서, 서로 인접한 픽셀 전극들(PE)의 사이에 배치된 데이터 라인(DL)과 중첩될 수 있다. 이 때, 제1 및 제2 컬러 필터(CF1, CF2) 각각은 대응되는 픽셀 전극(PE)과 중첩되면서, 대응되는 픽셀 전극(PE)을 제외한 다른 픽셀 전극(PE)과 중첩되지 않도록 배치되면 족하므로, 픽셀 전극(PE)을 지나 데이터 라인(DL)을 덮을 수 있도록 연장될 수 있다. 그리고, N-1개(N은 3 이상의 자연수)의 금속 라인은 보호층 상에 마련되고, 복수의 컬러 필터는 적어도 2개 이상의 금속 라인을 덮는 절연막(IL) 상에 마련되며, N개의 터치 구동 라인은 복수의 컬러 필터를 덮는 제1 평탄화층(PAC1) 상에 마련될 수 있다. 따라서, 제1 및 제2 컬러 필터(CF1, CF2) 각각은 N개의 터치 구동 라인 및 적어도 2개 이상의 금속 라인의 사이에 마련된 레이어에 배치될 수 있다.
다른 예에 따르면, 제1 및 제2 컬러 필터(CF1, CF2) 각각은 서로 인접한 픽셀 전극들(PE) 각각과 중첩되면서, 서로 인접한 픽셀 전극들(PE)의 사이에 배치된 데이터 라인(DL)과 중첩되지 않을 수 있다. 이 때, 제1 및 제2 컬러 필터(CF1, CF2) 각각은 대응되는 픽셀 전극(PE)과만 중첩되면 족하므로, 픽셀 전극(PE)과 중첩되면서 데이터 라인(DL)과 중첩되지 않도록 배치될 수 있다.
제1 평탄화층(PAC1)은 절연막(IL) 상에 마련되어, 데이터 라인(DL)의 상단을 평탄화시킬 수 있다. 일 예에 따르면, 제1 내지 제3 터치 구동 라인(M1, M2, M3)은 제1 평탄화층(PAC1) 상에 배치됨으로써, 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 레이어와 데이터 라인(DL)의 레이어는 일정한 간격을 유지할 수 있다. 따라서, 제1 내지 제3 터치 구동 라인(M1, M2, M3)은 제1 평탄화층(PAC1) 상에 배치됨으로써, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 제1 및 제2 금속 라인(ML1, ML2) 각각의 사이에 발생되는 기생 커패시턴스를 일정하게 유지할 수 있다.
제2 평탄화층(PAC2)은 복수의 터치 구동 라인 그룹(TG1 내지 TGn) 상에 마련되어, 복수의 터치 구동 라인 그룹(TG1 내지 TGn)의 상단을 평탄화시킬 수 있다. 일 예에 따르면, 터치 전극(TE)은 제2 평탄화층(PAC2) 상에 배치됨으로써, 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 레이어와 터치 전극(TE)의 레이어는 일정한 간격을 유지할 수 있다. 따라서, 터치 전극(TE)은 제2 평탄화층(PAC2) 상에 배치됨으로써, 터치 감도가 향상될 수 있다.
일 예에 따르면, N개(N은 3 이상의 자연수)의 터치 구동 라인은 터치 전극(TE) 및 픽셀 전극(PE)의 사이에 마련된 레이어에 배치될 수 있다. 예를 들어, 픽셀 전극(PE)은 보호층 상에 마련되고, N개의 터치 구동 라인은 픽셀 전극(PE)을 덮는 제1 평탄화층(PAC1) 상에 마련되며, 터치 전극(TE)은 N개의 터치 구동 라인을 덮는 제2 평탄화층(PAC2) 상에 마련될 수 있다.
예를 들어, 제1 및 제2 평탄화층(PAC1, PAC2) 각각은 아크릴 수지(Acryl resin), 에폭시 수지(Epoxy resin), 페놀 수지(Phenolic resin), 폴리아미드 수지(Polyamide resin), 폴리이미드 수지(Polyimide resin) 등의 유기 절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
복수의 터치 전극(TE) 각각은 사용자 터치를 감지하기 위한 센싱 전극의 역할을 하거나 픽셀 전극(PE)과 함께 전계를 형성시켜 액정을 구동시킬 수 있다. 복수의 터치 전극(TE) 각각은 적어도 하나 이상의 서브 픽셀(SP)에 대응되는 크기를 가질 수 있다. 따라서, 복수의 터치 전극(TE) 각각은 서브 픽셀(SP) 내에 배치된 픽셀 전극(PE)과 중첩될 수 있고, 서브 픽셀(SP)을 관통하는 제1 내지 제3 터치 구동 라인(M1, M2, M3)과 제1 및 제2 금속 라인(ML1, ML2)과도 중첩될 수 있다.
도 4는 도 2의 절단선 I-I'을 따라 자른 단면을 나타내고, 픽셀 구조의 다른 실시예를 나타내는 단면도이다. 여기에서, 도 4의 픽셀 구조는 도 3의 픽셀 구조와 제1 및 제2 금속 라인(ML1, ML2)의 배치만을 달리하는 것으로, 제1 및 제2 금속 라인(ML1, ML2)의 구성을 중심으로 설명하고, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 4를 참조하면, 데이터 라인(DL)은 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 사이마다 서로 나란하게 배치되는 제1 및 제2 금속 라인(ML1, ML2)을 포함할 수 있다. 예를 들어, 제1 금속 라인(ML1)은 제1 및 제2 터치 구동 라인(M1, M2)의 사이에 배치되고, 제2 금속 라인(ML2)은 제2 및 제3 터치 구동 라인(M2, M3)의 사이에 배치될 수 있다. 이 때, 제1 금속 라인(ML1)이 제1 및 제2 터치 구동 라인(M1, M2) 간의 중앙에 배치되고 제2 금속 라인(ML2)이 제2 및 제3 터치 구동 라인(M2, M3) 간의 중앙에 배치되면, 제2 기생 커패시턴스(C2)가 제1 및 제3 기생 커패시턴스(C1, C3)보다 다소 높을 수 있으나, 데이터 라인(DL)이 하나의 금속 라인을 포함하는 경우보다 제1 내지 제3 기생 커패시턴스(C1, C2, C3) 간의 차이를 감소시킬 수 있다. 따라서, 본 출원에 따른 디스플레이 장치는 디스플레이 패널(100)의 화상 불량을 방지할 수 있다.
일 예에 따르면, 제1 금속 라인(ML1)은 제2 터치 구동 라인(M2)보다 제1 터치 구동 라인(M1)에 더 인접하게 배치되고, 제2 금속 라인(ML2)은 제2 터치 구동 라인(M2)보다 제3 터치 구동 라인(M3)에 더 인접하게 배치될 수 있다. 즉, 제1 금속 라인(ML1)과 제1 터치 구동 라인(M1)의 평면상 거리(d1)(이하, 제1 거리)는 제1 금속 라인(ML1)과 제2 터치 구동 라인(M2)의 평면상 거리(d2)(이하, 제2 거리)보다 가까울 수 있다. 그리고, 제2 금속 라인(ML2)과 제3 터치 구동 라인(M3)의 평면상 거리(d3)(이하, 제3 거리)는 제2 금속 라인(ML2)과 제2 터치 구동 라인(M2)의 평면상 거리(d4)(이하, 제4 거리)보다 가까울 수 있다. 여기에서, 제1 내지 제3 기생 커패시턴스(C1, C2, C3)는 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 제1 및 제2 금속 라인(ML1, ML2) 각각의 거리가 가까워질수록 증가하고, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 제1 및 제2 금속 라인(ML1, ML2) 각각의 거리가 멀어질수록 감소할 수 있다. 따라서, 제1 거리(d1)가 제2 거리(d2)보다 가깝고, 제3 거리(d3)가 제4 거리(d4)보다 가까우면, 제1 내지 제4 거리(d1, d2, d3, d4)가 모두 동일할 때보다 제1 및 제3 기생 커패시턴스(C1, C3)는 증가하고, 제2 기생 커패시턴스(C2)는 감소할 수 있다. 따라서, 제1 금속 라인(ML1)은 제2 터치 구동 라인(M2)보다 제1 터치 구동 라인(M1)에 더 인접하게 배치되고, 제2 금속 라인(ML2)은 제2 터치 구동 라인(M2)보다 제3 터치 구동 라인(M3)에 더 인접하게 배치됨으로써, 제1 내지 제4 거리(d1, d2, d3, d4)가 모두 동일한 경우보다 제1 내지 제3 기생 커패시턴스(C1, C2, C3) 간의 차이를 감소시킬 수 있다. 그리고, 본 실시예는 데이터 라인(DL)이 하나의 금속 라인을 포함하는 경우보다 제1 내지 제3 기생 커패시턴스(C1, C2, C3) 간의 차이를 현저하게 감소시킬 수 있다.
일 예에 따르면, 적어도 2개 이상의 금속 라인 중 적어도 하나의 금속 라인은 터치 구동 라인 중 적어도 하나의 터치 구동 라인과 일부 중첩되도록 배치될 수 있다. 이 때, 적어도 하나의 금속 라인은 터치 구동 라인과 금속 라인 간의 기생 커패시턴스를 최소화할 수 있도록 적어도 하나의 터치 구동 라인과 일부 중첩될 수 있다.
일 예에 따르면, 하기의 [표 1]은 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 데이터 라인(DL) 간의 간격에 따른 기생 커패시턴스(C1, C2, C3)를 나타낸다. 여기에서, 데이터 라인(DL)은 하나의 금속 라인으로 구현되거나, 제1 및 제2 금속 라인(ML1, ML2)을 포함할 수 있다. 그리고, 데이터 라인(DL) 상에는 절연막(IL), 제1 및 제2 컬러 필터(CF1, CF2), 및 제1 평탄화층(PAC1)이 순차적으로 적층되고, 제1 내지 제3 터치 구동 라인(M1, M2, M3)은 제1 평탄화층(PAC1) 상에 서로 이격되게 배치될 수 있다. 이와 같이, 하기의 제1 내지 제4 구조(Structure 1 - 4)는 제1 내지 제3 터치 구동 라인(M1, M2, M3)과 데이터 라인(DL)의 구성을 제외한 나머지 제반 사항이 동일하다.
C1 C2 C3
Structure 1 43 pF 72 pF 43 pF
Structure 2 9 pF 60 pF 9 pF
Structure 3 20 pF 30 pF 20 pF
Structure 4 24 pF 28 pF 24 pF
[표 1]의 제1 구조(Structure 1)는 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 하나의 금속 라인으로 구현된 데이터 라인(DL)을 포함한다. 그리고, 제1 구조의 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 데이터 라인(DL) 간의 간격은 모두 동일하다. 즉, 제1 구조의 데이터 라인(DL)은 제1 내지 제3 터치 구동 라인(M1, M2, M3) 모두와 중첩된다. 따라서, 제1 구조는 제1 내지 제3 터치 구동 라인(M1, M2, M3)과 데이터 라인(DL) 간의 기생 커패시턴스(C1, C2, C3)의 차이가 디스플레이 패널의 화상 불량을 발생시킬 만큼 크다는 것을 알 수 있다.
[표 1]의 제2 구조(Structure 2)는 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 하나의 금속 라인으로 구현된 데이터 라인(DL)을 포함한다. 그리고, 데이터 라인(DL)은 제2 터치 구동 라인(M2)과만 중첩되고, 제1 및 제3 터치 구동 라인(M1, M3)과는 중첩되지 않는다. 즉, 제2 터치 구동 라인(M2)과 데이터 라인(DL) 간의 간격은 상대적으로 짧고, 제1 및 제3 터치 구동 라인(M1, M3)과 데이터 라인(DL) 간의 간격은 상대적으로 길다. 제2 구조는 제1 구조와 마찬가지로, 제1 내지 제3 터치 구동 라인(M1, M2, M3)과 데이터 라인(DL) 간의 기생 커패시턴스(C1, C2, C3)의 차이가 디스플레이 패널의 화상 불량을 발생시킬 만큼 크다는 것을 알 수 있다.
[표 1]의 제3 구조(Structure 3)는 본 출원의 일 예에 따른 디스플레이 장치에서, 도 3의 구성에 해당한다. 따라서, 데이터 라인(DL)은 제1 및 제2 금속 라인(ML1, ML2)을 포함하고, 제1 금속 라인(ML1)이 제1 및 제2 터치 구동 라인(M1, M2) 간의 중앙에 배치되며, 제2 금속 라인(ML2)이 제2 및 제3 터치 구동 라인(M2, M3) 간의 중앙에 배치될 수 있다. 이와 같이, 제3 구조에 따른 디스플레이 장치는 제1 내지 제2 구조보다(또는 데이터 라인(DL)이 하나의 금속 라인을 포함하는 경우보다) 제1 내지 제3 기생 커패시턴스(C1, C2, C3) 간의 차이를 감소시켜, 디스플레이 패널의 화상 불량을 방지할 수 있다.
[표 1]의 제4 구조(Structure 4)는 본 출원의 일 예에 따른 디스플레이 장치에서, 도 4의 구성에 해당한다. 따라서, 데이터 라인(DL)은 제1 및 제2 금속 라인(ML1, ML2)을 포함하고, 제1 금속 라인(ML1)은 제2 터치 구동 라인(M2)보다 제1 터치 구동 라인(M1)에 더 인접하게 배치되고, 제2 금속 라인(ML2)은 제2 터치 구동 라인(M2)보다 제3 터치 구동 라인(M3)에 더 인접하게 배치될 수 있다. 이와 같이, 제4 구조에 따른 디스플레이 장치는 제1 내지 제3 구조보다 제1 내지 제3 기생 커패시턴스(C1, C2, C3) 간의 차이를 최소화시켜, 디스플레이 패널의 화상 불량을 방지할 수 있다.
일 예에 따르면, 제1 및 제2 금속 라인(ML1, ML2) 각각은 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 형성하는 기생 커패시턴스(C1, C2, C3)가 서로 동일하도록 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과의 간격(d1, d2, d3, d4)이 조절될 수 있다. 예를 들어, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 제1 및 제2 금속 라인(ML1, ML2) 각각의 거리(d1, d2, d3, d4)가 모두 동일하면, 제2 기생 커패시턴스(C2)가 제1 및 제3 기생 커패시턴스(C1, C3)보다 다소 높을 수 있다. 그리고, 제1 내지 제3 기생 커패시턴스(C1, C2, C3)는 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 제1 및 제2 금속 라인(ML1, ML2) 각각의 거리가 가까워질수록 증가하고, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 제1 및 제2 금속 라인(ML1, ML2) 각각의 거리가 멀어질수록 감소할 수 있다. 예를 들어, 제1 내지 제3 기생 커패시턴스(C1, C2, C3)를 서로 동일하게 구현하기 위하여, 제1 금속 라인(ML1)은 제2 터치 구동 라인(M2)보다 제1 터치 구동 라인(M1)에 더 인접하게 배치되고, 제2 금속 라인(ML2)은 제2 터치 구동 라인(M2)보다 제3 터치 구동 라인(M3)에 더 인접하게 배치될 수 있다. 따라서, 디스플레이 장치는 제1 및 제2 금속 라인(ML1, ML2) 각각이 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과의 간격(d1, d2, d3, d4)을 조절하여, 제1 내지 제3 기생 커패시턴스(C1, C2, C3)를 서로 동일하게 구현할 수 있고, 기생 커패시턴스에 기인하는 화상 불량의 문제를 완전히 해결할 수 있다.
도 5는 본 출원의 일 예에 따른 디스플레이 장치에서, 데이터 라인을 나타내는 도면이다.
도 5를 참조하면, 제1 및 제2 금속 라인(ML1, ML2)은 디스플레이 패널(100)의 표시 영역(AA) 밖에서 서로 연결될 수 있다. 예를 들어, 복수의 데이터 라인(DL[j], DL[j+1]) 각각은 데이터 라인(DL)과 나란하게 배치된 복수의 서브 픽셀(SP)의 박막 트랜지스터(TFT)에 개별적으로 연결되면서 데이터 구동 회로부(600)까지 연장될 수 있다. 그리고, 하나의 데이터 라인(DL)은 제1 및 제2 금속 라인(ML1, ML2)을 포함하고, 제1 및 제2 금속 라인(ML1, ML2)은 동일한 데이터 신호를 전송하기 위하여 데이터 구동 회로부(600)와 표시 영역(AA)의 사이에서 서로 연결될 수 있다.
도 6은 본 출원의 일 예에 따른 디스플레이 장치에서, 데이터 라인의 다른 실시예를 나타내는 도면이다.
도 6을 참조하면, 데이터 라인(DL)은 제1 및 제2 금속 라인(ML1, ML2)을 디스플레이 패널(100)의 표시 영역(AA) 상에서 연결시키는 복수의 브릿지 라인(BL)을 더 포함할 수 있다. 예를 들어, 제1 및 제2 금속 라인(ML1, ML2)은 제1 수평 축 방향(X)으로 이격되면서, 제2 수평 축 방향(Y)으로 연장될 수 있다. 그리고, 복수의 브릿지 라인(BL) 각각은 제1 및 제2 금속 라인(ML1, ML2)을 최단 거리에서 연결시키기 위하여 제2 수평 축 방향(Y)으로 이격되면서, 제1 수평 충 방향(X)으로 연장될 수 있다. 그리고, 제2 터치 구동 라인(M2)은 제1 및 제2 금속 라인(ML1, ML2)의 사이에 배치되면서 제2 수평 축 방향(Y)으로 연장될 수 있다. 따라서, 복수의 브릿지 라인(BL) 각각은 제2 터치 구동 라인(M2)과 서로 교차하도록 마련될 수 있다.
일 예에 따르면, 제1 및 제2 금속 라인(ML1, ML2)은 데이터 구동 회로부(600)로부터 동일한 데이터 신호를 수신하기 위하여 디스플레이 패널(100)의 표시 영역(AA) 밖에서 서로 연결될 수 있다. 이 때, 하나의 데이터 라인(DL)이 배치되던 공간에 제1 및 제2 금속 라인(ML1, ML2)이 배치됨으로써, 제1 및 제2 금속 라인(ML1, ML2)의 간격이 좁아질 수 있고, 제1 및 제2 금속 라인(ML1, ML2)의 사이에도 RC 로드 특성에 따른 기생 커패시턴스가 발생할 수 있다. 따라서, 본 출원에 따른 디스플레이 장치는 디스플레이 패널(100)의 표시 영역(AA) 내에서 제1 및 제2 금속 라인(ML1, ML2)을 연결시키는 복수의 브릿지 라인(BL)을 포함함으로써, 제1 및 제2 금속 라인(ML1, ML2)의 사이에 발생될 수 있는 기생 커패시턴스의 발생을 차단할 수 있다. 따라서, 제1 및 제2 금속 라인(ML1, ML2)은 서로 간의 기생 커패시턴스를 발생시키지 않으면서, 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 사이마다 배치됨으로써, 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각과 제1 및 제2 금속 라인(ML1, ML2) 각각의 사이에서 발생되는 기생 커패시턴스의 차이를 최소화할 수 있다.
도 7은 도 1에 도시된 디스플레이 패널에 인가되는 신호를 나타내는 파형도이다.
도 7을 참조하면, 터치 구동 신호 생성부(500)는 터치 센싱 기간(TP) 동안, 터치 구동 신호(TDS)를 생성해 터치 구동 회로부(300)에 공급할 수 있다. 일 예에 따르면, 터치 구동 신호 생성부(500)는 펄스 발생기(미도시)를 이용하여 공통 전압(Vcom)을 기준으로 제1 및 제2 전압 레벨(V1, V2) 사이의 전압 스윙 폭(또는 진폭)을 갖는 복수의 펄스를 포함하는 터치 구동 신호(TDS)를 생성할 수 있다.
여기에서, 터치 구동 신호(TDS)는 각 터치 구동 라인 그룹(TG1 내지 TGn)의 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각에 공급되는 것으로, 제1 및 제2 전압 레벨(V1, V2) 각각은 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 RC 로드 특성에 따른 신호 지연에 기초하여 설정될 수 있다.
복수의 데이터 라인(DL1 내지 DLn)은 디스플레이 장치의 터치 센싱 기간(TP) 동안 제1 로드 프리 신호(LFS1)를 수신하고, 디스플레이 장치의 디스플레이 기간(DP) 동안 데이터 신호를 수신할 수 있다. 일 예에 따르면, 복수의 데이터 라인(DL1 내지 DLn) 각각은 N개(N은 3 이상의 자연수)의 터치 구동 라인의 사이마다 서로 나란하게 배치된 적어도 2개 이상의 금속 라인을 포함할 수 있다. 예를 들어, 복수의 데이터 라인(DL1 내지 DLn) 각각은 제1 내지 제3 터치 구동 라인(M1, M2, M3)의 사이마다 서로 나란하게 배치된 제1 및 제2 금속 라인(ML1, ML2)을 포함할 수 있다.
복수의 게이트 라인(GL1 내지 GLm)은 디스플레이 장치의 터치 센싱 기간(TP) 동안 제2 로드 프리 신호(LFS2)를 수신하고, 디스플레이 장치의 디스플레이 기간(DP) 동안 게이트 펄스(GS)를 수신할 수 있다. 여기에서, 제2 로드 프리 신호(LFS2)는 제1 로드 프리 신호(LFS1)와 동일한 위상을 가지면서 동일한 전압 차이로 스윙하는 전압 스윙 폭을 가질 수 있다.
도 8은 본 출원의 일 예에 따른 디스플레이 장치의 터치 구동 회로부를 나타내는 도면이다.
도 8을 참조하면, 터치 구동 회로부(300)는 터치 센싱부(320), 터치 데이터 처리부(330), 공통 전압 생성부(340), 제1 신호 공급부(350), 및 제1 스위칭부(360)를 포함할 수 있다.
터치 센싱부(320)는 터치 센싱 기간(TP) 동안 터치 구동 신호 생성부(500)로부터 공급되는 터치 구동 신호(TDS)를 기준 전압으로 사용하여 터치 전극(TE)의 정전 용량 변화에 따른 터치 신호를 센싱해 터치 데이터(Tdata)를 생성하고, 생성된 터치 데이터(Tdata)를 터치 제어부(400)에 제공할 수 있다. 한다. 일 예에 따르면, 터치 센싱부(320)는 복수의 센싱 유닛(SU)을 포함할 수 있다.
복수의 센싱 유닛(SU) 각각은 터치 센싱 회로(미도시) 및 아날로그-디지털 변환기(미도시)를 포함할 수 있다. 터치 센싱 회로는 각 터치 구동 라인 그룹(TG1 내지 TGn)의 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각을 통해서 터치 전극(TE)의 정전 용량 변화 량을 증폭하여 터치 신호를 생성할 수 있다. 일 예에 따르면, 터치 센싱 회로는 각 터치 구동 라인(M1, M2, M3)으로부터 수신되는 신호와 기준 전압을 비교하여 출력하는 비교기를 포함하는 적분기(미도시)일 수 있다.
일 예에 따르면, 적분기는 반전 단자와 비반전 단자 및 출력 단자를 포함하는 연산 증폭기(미도시), 및 연산 증폭기의 반전 단자와 출력 단자 사이에 연결된 피드백 커패시터(미도시)를 포함할 수 있다. 여기에서, 적분기의 반전 단자는 해당하는 터치 구동 라인(M1, M2, M3)을 통해서 터치 전극(TE)에 연결될 수 있다. 적분기의 비반전 단자는 기준 전압으로서, 터치 구동 신호 생성부(500)로부터 공급되는 터치 구동 신호(TDS)를 수신할 수 있다.
아날로그-디지털 변환기는 터치 센싱 회로로부터 출력되는 아날로그 출력 신호를 디지털 신호로 변환하여 터치 데이터(Tdata)를 생성할 수 있다.
다른 예에 따르면, 터치 센싱부(320)는 터치 센싱 기간(TP) 동안 기준 전압 전원으로부터 공급되는 기준 전압을 사용하여 해당하는 터치 구동 라인(M1, M2, M3)을 통해서 터치 전극(TE)의 정전 용량 변화에 따른 터치 신호를 센싱해 터치 데이터(Tdata)를 생성하고, 생성된 터치 데이터(Tdata)를 터치 제어부(400)에 제공할 수 있다. 이 경우, 터치 센싱부(320)는 터치 구동 신호 생성부(500)로부터 공급되는 터치 구동 신호(TDS)를 해당하는 터치 구동 라인(M1, M2, M3)을 통해서 터치 전극(TE)에 공급할 수 있다. 그리고, 각 센싱 유닛(SU)에 포함된 적분기의 비반전 단자는 기준 전압 전원으로부터 공급되는 기준 전압을 수신할 수 있다.
터치 데이터 처리부(330)는 터치 센싱부(320)로부터 공급되는 터치 데이터(Tdata)를 내부 메모리(미도시)에 임시 저장하고, 터치 레포트 신호에 응답하여 내무 메모리에 저장된 터치 데이터(Tdata)를 터치 제어부(400)에 제공할 수 있다.
공통 전압 생성부(340)는 디스플레이 기간(DP)에 터치 전극(TE)에 공급될 공통 전압(Vcom)을 생성하여 제1 스위칭부(360)에 제공할 수 있다. 한편, 공통 전압 생성부(340)는 공통 전압(Vcom)을 생성하지 않고, 외부의 전원 회로로부터 공급되는 공통 전압(Vcom)을 수신하여 제1 스위칭부(360)로 전달하는 역할만을 수행할 수도 있다. 이 경우, 공통 전압 생성부(340)는 공통 전압 중계기일 수 있다.
제1 신호 공급부(350)는 터치 제어부(400)로부터 공급되는 채널 선택 신호에 응답하여 터치 구동 신호 생성부(500)로부터 공급되는 터치 구동 신호(TDS)를 해당하는 센싱 유닛(SU)에 공급할 수 있다. 즉, 제1 신호 공급부(350)는 복수의 터치 전극(TE)에 대한 미리 설정된 센싱 순서에 대응되는 채널 선택 신호에 따라 터치 구동 신호(TDS)를 해당 센싱 유닛(SU)에 공급할 수 있다.
추가적으로, 채널 선택 신호는 복수의 터치 전극(TE)에 대한 터치 센싱을 개별적으로 수행하기 위한 채널 개별 선택 신호이거나 적어도 2개 이상의 터치 전극(TE)을 그룹핑하여 그룹 터치 센싱을 수행하기 위한 채널 그룹 선택 신호일 수 있다. 이 경우, 터치 센싱부(320)는 채널 개별 선택 신호에 응답하여 복수의 터치 전극(TE)에 대해 개별 터치 센싱을 수행하게 되고, 채널 그룹 선택 신호에 응답하여 복수의 터치 전극(TE)에 대해 그룹 터치 센싱을 수행하게 될 수 있다.
제1 스위칭부(360)는 터치 제어부(400)로부터 공급되는 채널 선택 신호에 응답하여 각 터치 구동 라인 그룹(TG1 내지 TGn)의 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각을 공통 전압 생성부(340) 또는 터치 센싱부(320)에 연결할 수 있다. 이를 위해, 제1 스위칭부(360)는 채널 선택 신호에 응답하여 스위칭되는 복수의 제1 스위치 소자(362)를 포함할 수 있다.
일 예에 따르면, 복수의 제1 스위치 소자(362)는 디스플레이 기간(DP) 동안 공통 전압 생성부(340)로부터 공급되는 공통 전압(Vcom)을 각 터치 구동 라인 그룹(TG1 내지 TGn)의 제1 내지 제3 터치 구동 라인(M1, M2, M3) 각각에 공급함으로써 복수의 터치 전극(TE)이 공통 전극의 역할을 하게 할 수 있다.
일 예에 따르면, 복수의 제1 스위치 소자(362)는 터치 센싱 기간(TP) 동안 각 터치 구동 라인 그룹(TG1 내지 TGn)의 제1 내지 제3 터치 구동 라인(M1, M2, M3)을 터치 센싱부(320)의 센싱 유닛(SU)에 각각 연결할 수 있다.
일 예에 따르면, 터치 구동 회로부(300)는 각 터치 구동 라인 그룹(TG1 내지 TGn)의 개수에 따라 적어도 하나의 터치 구동 집적 회로로 이루어질 수 있다.
도 9는 본 출원의 일 예에 따른 디스플레이 장치의 데이터 구동 회로부를 나타내는 도면이다.
도 9를 참조하면, 데이터 구동 회로부(600)는 데이터 구동부(610), 제2 신호 공급부(620), 및 제2 스위칭부(630)를 포함할 수 있다.
데이터 구동부(610)는 타이밍 제어부(200)로부터 공급되는 각 서브 픽셀의 픽셀 데이터(R, G, B) 및 데이터 제어 신호(DCS)를 수신하고, 데이터 제어 신호(DCS)에 따라 각 픽셀 데이터(R, G, B)를 아날로그 형태의 데이터 신호(Vdata)로 변환하여 제2 스위칭부(630)에 공급할 수 있다.
일 예에 따르면, 데이터 구동부(610)는 각 서브 픽셀의 픽셀 데이터(R, G, B) 및 데이터 제어 신호(DCS)를 수신하는 수신부(미도시), 샘플링 신호를 순차적으로 출력하는 쉬프트 레지스터부(미도시), 샘플링 신호에 따라 각 서브 픽셀의 픽셀 데이터(R, G, B)를 래치하는 래치부(미도시), 복수의 기준 감마 전압을 세분화하여 복수의 계조 전압을 생성하는 계조 전압 생성부(미도시), 복수의 계조 전압을 이용하여 래치부로부터 출력되는 각 서브 픽셀의 픽셀 데이터(R, G, B)를 아날로그 형태의 데이터 신호(Vdata)를 변환하여 디지털-아날로그 변환부(미도시), 및 데이터 신호(Vdata)를 제2 스위칭부(630)로 출력하는 출력 버퍼부(미도시)를 포함할 수 있다.
제2 신호 공급부(620)는 터치 구동 신호 생성부(500)로부터 공급되는 제1 로드 프리 신호(LFS1)를 제2 스위칭부(630)에 공급할 수 있다. 이러한 제2 신호 공급부(620)는 생략될 수 있으며, 이 경우 터치 구동 신호 생성부(500)로부터 공급되는 제1 로드 프리 신호(LFS1)는 제2 스위칭부(630)에 직접적으로 공급될 수 있다.
제2 스위칭부(630)는 타이밍 제어부(200)로부터 공급되는 터치 동기 신호(TSS)에 응답하여 복수의 데이터 라인(DL1 내지 DLn)을 데이터 구동부(610) 또는 제2 신호 공급부(620)에 연결할 수 있다. 이를 위해, 제2 스위칭부(630)는 터치 동기 신호(TSS)에 응답하여 스위칭되는 복수의 제2 스위치 소자(632)를 포함할 수 있다.
일 예에 따르면, 복수의 제2 스위치 소자(632)는 디스플레이 기간(DP) 동안 데이터 구동부(610)로부터 공급되는 데이터 신호(Vdata)를 복수의 데이터 라인(DL1 내지 DLn)에 공급할 수 있다. 그리고, 복수의 제2 스위치 소자(632)는 터치 센싱 기간(TP) 동안 제2 신호 공급부(620)로부터 공급되는 제1 로드 프리 신호(LFS1)를 복수의 데이터 라인(DL1 내지 DLn)에 동시에 공급할 수 있다. 이 때, 제1 로드 프리 신호(LFS1)는 터치 구동 라인(M1, M2, M3)에 공급되는 터치 구동 신호(TDS)와 동기되면서 동일한 위상과 동일한 전압 스윙 폭을 가질 수 있다.
일 예예 따르면, 데이터 구동부(610)는 데이터 구동 집적 회로로 구성될 수 있으며, 이 경우 제2 신호 공급부(620)와 제2 스위칭부(630)는 데이터 구동 집적 회로에 내장되거나 데이터 구동 집적 회로의 외부에 배치될 수 있다.
추가적으로, 데이터 구동 회로부(600)는 터치 구동 회로부(300)를 포함하여 구성될 수도 있다. 즉, 터치 구동 회로부(300)는 데이터 구동 회로부(600)를 포함하는 하나의 터치 구동 장치(또는 터치 구동 집적 회로)일 수 있다. 이 경우, 디스플레이 장치는 데이터 라인들(DL1 내지 DLn)과 터치 구동 회로부(300) 각각에 공급되는 터치 구동 신호(TDS)와 제1 로드 프리 신호(LFS1)를 보다 정확하게 동기화시킬 수 있다.
도 10은 본 출원의 일 예에 따른 디스플레이 장치의 게이트 구동 회로부를 나타내는 도면이다.
도 10을 참조하면, 게이트 구동 회로부(700)는 게이트 구동부(710), 제3 신호 공급부(720), 및 제3 스위칭부(730)를 포함한다.
게이트 구동부(710)는 디스플레이 기간(DP) 동안 타이밍 제어부(200)로부터 공급되는 게이트 제어 신호(GCS)에 응답하여 순차적으로 쉬프트되는 게이트 신호(GS)를 생성해 제3 스위칭부(730)에 공급할 수 있다. 일 예에 따르면, 게이트 구동부(710)는 서로 종속적으로 연결된 복수의 스테이지(ST1 내지 STm)를 포함하는 쉬프트 레지스터로 이루어질 수 있다.
복수의 스테이지(ST1 내지 STm)는 게이트 제어 신호(GCS)의 게이트 쉬프트 클럭(GSC)과 게이트 스타트 펄스(Vst)를 이용하여 순차적으로 쉬프트되는 게이트 신호(GS)를 생성하고, 게이트 제어 신호(GCS)의 게이트 출력 인에이블 신호(GOE)에 따라 생성된 게이트 신호(GS)를 제3 스위칭부(730)로 출력할 수 있다. 이러한 복수의 스테이지(ST1 내지 STm)는 게이트 신호(GS)를 순차적으로 출력하는 일반적인 디스플레이 장치의 게이트 구동부와 동일한 구성을 가질 수 있으며, 동일한 기능을 수행할 수 있다.
제3 신호 공급부(720)는 터치 구동 신호 생성부(500)로부터 공급되는 제2 로드 프리 신호(LFS2)를 제3 스위칭부(730)에 공급할 수 있다. 이러한 제3 신호 공급부(720)는 생략될 수 있으며, 이 경우 터치 구동 신호 생성부(500)로부터 공급되는 제2 로드 프리 신호(LFS2)는 제3 스위칭부(730)에 직접적으로 공급될 수 있다.
제3 스위칭부(730)는 타이밍 제어부(200)로부터 공급되는 터치 동기 신호(TSS)에 응답하여 복수의 게이트 라인(GL1 내지 GLm)을 게이트 구동부(710) 또는 제3 신호 공급부(720)에 연결할 수 있다. 이를 위해, 제3 스위칭부(730)는 터치 동기 신호(TSS)에 응답하여 스위칭되는 복수의 제3 스위치 소자(732)를 포함할 수 있다.
일 예에 따르면, 복수의 제3 스위치 소자(732)는 디스플레이 기간(DP) 동안 게이트 구동부(710)로부터 순차적으로 공급되는 게이트 신호(GS)를 복수의 게이트 라인(GL1 내지 GLm)에 공급할 수 있다. 그리고, 복수의 제3 스위치 소자(732)는 터치 센싱 기간(TP) 동안 제3 신호 공급부(720)로부터 공급되는 제2 로드 프리 신호(LFS2)를 동시에 복수의 게이트 라인(GL1 내지 GLm)에 공급할 수 있다. 이때, 복수의 게이트 라인(GL1 내지 GLm) 각각에 공급되는 제2 로드 프리 신호(LFS2)는 터치 구동 라인(M1, M2, M3)에 공급되는 터치 구동 신호(TDS)와 동기되면서 동일한 위상과 동일한 전압 스윙 폭을 가지며, 데이터 라인(DL)에 공급되는 제1 로드 프리 신호(LFS1)와 동기되면서 동일한 위상과 동일한 전압 스윙 폭을 가질 수 있다.
추가적으로, 게이트 구동 회로부(700)는 복수의 게이트 라인(GL1 내지 GLm) 각각의 일단 또는/및 타단 각각에 연결되도록 디스플레이 패널(100)의 좌측 및/또는 우측 비표시 영역에 내장(또는 집적)될 수 있다. 즉, 게이트 구동 회로부(700)는 서브 픽셀에 마련되는 박막 트랜지스터의 제조 공정과 함께 디스플레이 패널(100)의 좌측 및/또는 우측 비표시 영역에 내장(또는 집적)될 수 있다. 이 경우, 게이트 구동 회로부(700)의 게이트 구동부(710)는 게이트 제어 신호(GCS)의 게이트 쉬프트 클럭(GSC)과 게이트 스타트 펄스(Vst)만을 이용하여 순차적으로 쉬프트되는 게이트 신호를 생성할 수 있다.
이와 같은, 게이트 구동 회로부(700)의 게이트 구동부(710)는 게이트 구동 집적 회로로 구성될 수 있으며, 이 경우 제3 신호 공급부(720)와 제3 스위칭부(730)는 게이트 구동 집적 회로에 내장되거나 게이트 구동 집적 회로의 외부에 배치될 수 있다.
따라서, 본 출원에 따른 디스플레이 장치는 복수의 터치 구동 라인의 사이마다 서로 나란하게 배치되는 복수의 데이터 라인을 포함함으로써, 복수의 터치 구동 라인 각각과 복수의 데이터 라인 각각의 사이에서 발생되는 기생 커패시턴스의 차이를 감소시킬 수 있고, 디스플레이 패널의 화상 불량을 방지하여 디스플레이 장치의 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
100: 디스플레이 패널 200: 타이밍 제어부
300: 터치 구동 회로부 400: 터치 제어부
500: 터치 구동 신호 생성부 600: 데이터 구동 회로부
700: 게이트 구동 회로부

Claims (18)

  1. 제1 방향을 따라 배치된 복수의 데이터 라인;
    상기 복수의 데이터 라인과 중첩되도록 배치된 복수 의 터치 전극; 및
    상기 복수의 터치 전극과 개별적으로 연결된 N개(N은 3 이상의 자연수)의 터치 구동 라인을 포함하며,
    상기 복수의 데이터 라인 중 적어도 하나의 데이터 라인은 적어도 2개 이상의 금속 라인을 포함하며, 상기 적어도 2개 이상의 금속 라인은 상기 N개의 터치 구동 라인의 사이에 배치된, 디스플레이 장치.
  2. 제 1 항에 있어서,
    디스플레이 패널의 표시 영역에서 상기 터치 구동 라인과 나란하게 배치되고 상기 복수의 터치 전극 각각과 중첩되는 픽셀 전극을 더 포함하는, 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 N개의 터치 구동 라인은 제1 내지 제3 터치 구동 라인을 포함하고,
    상기 적어도 2개 이상의 금속 라인은 상기 제1 내지 제3 터치 구동 라인의 사이마다 배치된 제1 및 제2 금속 라인을 포함하는, 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 제1 금속 라인은 상기 제1 및 제2 터치 구동 라인 간의 중앙에 배치되고,
    상기 제2 금속 라인은 상기 제2 및 제3 터치 구동 라인 간의 중앙에 배치되는, 디스플레이 장치.
  5. 제 3 항에 있어서,
    상기 제1 금속 라인은 상기 제2 터치 구동 라인보다 상기 제1 터치 구동 라인에 더 인접하게 배치되고,
    상기 제2 금속 라인은 상기 제2 터치 구동 라인보다 상기 제3 터치 구동 라인에 더 인접하게 배치되는, 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 적어도 2개 이상의 금속 라인 중 적어도 하나의 금속 라인은 상기 터치 구동 라인 중 적어도 하나의 터치 구동 라인과 일부 중첩되도록 배치된, 디스플레이 장치.
  7. 제 3 항에 있어서,
    상기 제1 및 제2 금속 라인 각각은 상기 제1 내지 제3 터치 구동 라인 각각과 형성하는 기생 커패시턴스가 서로 동일하도록 상기 제1 내지 제3 터치 구동 라인 각각과의 간격이 조절되는, 디스플레이 장치.
  8. 제 3 항에 있어서,
    상기 제1 및 제2 금속 라인은 상기 표시 영역 밖에서 서로 연결되는, 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 데이터 라인은 상기 제1 및 제2 금속 라인을 상기 표시 영역 내에서 연결시키는 복수의 브릿지 라인을 더 포함하는, 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 복수의 브릿지 라인은 상기 제2 터치 구동 라인과 서로 교차하도록 마련되는, 디스플레이 장치.
  11. 제 2 항에 있어서,
    상기 픽셀 전극은 상기 데이터 라인과 동일 레이어에 배치되는, 디스플레이 장치.
  12. 제 2 항에 있어서,
    상기 N개의 터치 구동 라인은 상기 터치 전극 및 상기 픽셀 전극의 사이에 마련된 레이어에 배치되는, 디스플레이 장치.
  13. 제 2 항에 있어서,
    상기 데이터 라인은 복수의 컬러 필터의 사이에 배치되는, 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 복수의 컬러 필터는 상기 N개의 터치 구동 라인 및 상기 적어도 2개이상의 금속 라인의 사이에 마련된 레이어에 배치되는, 디스플레이 장치.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 N개의 터치 구동 라인에 연결된 터치 구동 회로부;
    상기 적어도 2개 이상의 금속 라인에 연결된 데이터 구동 회로부;
    상기 터치 구동 회로부 및 상기 데이터 구동 회로부 각각을 제어하는 타이밍 제어부를 더 포함하는, 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 타이밍 제어부는 영상 프레임을 디스플레이 기간 및 터치 센싱 기간으로 시분할하여, 상기 디스플레이 기간 동안 상기 데이터 구동 회로부를 구동하고, 상기 터치 센싱 기간 동안 상기 터치 구동 회로부를 구동하는, 디스플레이 장치.
  17. 제 15 항에 있어서,
    상기 터치 구동 회로부는,
    상기 N개의 터치 구동 라인에 공급되는 터치 구동 신호를 생성하는 터치 구동 신호 생성부; 및
    상기 N개의 터치 구동 라인 각각을 통해 터치를 센싱하는 터치 센싱부를 포함하는, 디스플레이 장치.
  18. 제 16 항에 있어서,
    상기 터치 구동 회로부는,
    상기 디스플레이 기간 동안 상기 터치 전극에 공급될 공통 전압을 생성하는 공통 전압 생성부; 및
    상기 디스플레이 기간 동안 상기 공통 전압을 상기 N개의 터치 구동 라인 각각을 통해 상기 터치 전극에 공급하고, 상기 터치 센싱 기간 동안 상기 N개의 터치 구동 라인을 상기 터치 센싱부에 연결하는 스위칭부를 포함하는, 디스플레이 장치.
KR1020170184464A 2017-12-29 2017-12-29 디스플레이 장치 KR102453042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184464A KR102453042B1 (ko) 2017-12-29 2017-12-29 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184464A KR102453042B1 (ko) 2017-12-29 2017-12-29 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190081721A true KR20190081721A (ko) 2019-07-09
KR102453042B1 KR102453042B1 (ko) 2022-10-07

Family

ID=67261466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184464A KR102453042B1 (ko) 2017-12-29 2017-12-29 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102453042B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022032856A1 (zh) * 2020-08-11 2022-02-17 深圳市汇顶科技股份有限公司 传输触控驱动信号的方法、触控芯片和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140096603A (ko) * 2013-01-28 2014-08-06 엘지디스플레이 주식회사 터치 표시장치 및 그 구동방법
KR20170051789A (ko) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 터치센서 내장형 표시장치 및 그 제조방법과, 라우팅 배선들의 편차 보상을 위한 터치센서 구동장치 및 그 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140096603A (ko) * 2013-01-28 2014-08-06 엘지디스플레이 주식회사 터치 표시장치 및 그 구동방법
KR20170051789A (ko) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 터치센서 내장형 표시장치 및 그 제조방법과, 라우팅 배선들의 편차 보상을 위한 터치센서 구동장치 및 그 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022032856A1 (zh) * 2020-08-11 2022-02-17 深圳市汇顶科技股份有限公司 传输触控驱动信号的方法、触控芯片和电子设备
US11687180B2 (en) 2020-08-11 2023-06-27 Shenzhen GOODIX Technology Co., Ltd. Method for transmitting touch control driving signal, touch control chip and electronic device

Also Published As

Publication number Publication date
KR102453042B1 (ko) 2022-10-07

Similar Documents

Publication Publication Date Title
CN107039008B (zh) 显示装置
KR102162257B1 (ko) 디스플레이 장치
US9690420B2 (en) Display device having touch sensor
US9262024B2 (en) Liquid crystal display panel including touch sensor and liquid crystal display using the same
US10331266B2 (en) Display device having touch sensors and driving method thereof
US10296120B2 (en) Touch display panel and driving method
US10775924B2 (en) Display device having touch sensors and driving method thereof
KR102412456B1 (ko) 표시장치
US9753589B2 (en) Touch sensing system
KR102082409B1 (ko) 표시 장치
US20200201468A1 (en) Touch display panel and touch display device
GB2570801A (en) Display device
KR102492439B1 (ko) 터치 스크린 일체형 디스플레이 장치
KR20170038338A (ko) 표시장치
CN109979397B (zh) 显示装置
KR102453042B1 (ko) 디스플레이 장치
US20160133206A1 (en) Display device and driving method thereof
US10719180B2 (en) Display device
KR20210045127A (ko) 터치 디스플레이 장치 및 디스플레이 패널
KR102180914B1 (ko) 표시장치
US11175778B2 (en) Touch display device and display panel
US11327602B2 (en) Touch driving method, touch display device, and electronic device
KR20160005872A (ko) 터치 스크린 일체형 디스플레이 장치
KR102222144B1 (ko) 표시장치
KR20180062517A (ko) 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant