KR20190081710A - 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 컴퓨터 프로그램 - Google Patents

웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 컴퓨터 프로그램 Download PDF

Info

Publication number
KR20190081710A
KR20190081710A KR1020170184451A KR20170184451A KR20190081710A KR 20190081710 A KR20190081710 A KR 20190081710A KR 1020170184451 A KR1020170184451 A KR 1020170184451A KR 20170184451 A KR20170184451 A KR 20170184451A KR 20190081710 A KR20190081710 A KR 20190081710A
Authority
KR
South Korea
Prior art keywords
pattern
wafer map
wafer
curved
map
Prior art date
Application number
KR1020170184451A
Other languages
English (en)
Other versions
KR102073362B1 (ko
Inventor
김대영
진현우
우동희
나혁준
전경식
최운규
Original Assignee
주식회사 비스텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비스텔 filed Critical 주식회사 비스텔
Priority to KR1020170184451A priority Critical patent/KR102073362B1/ko
Publication of KR20190081710A publication Critical patent/KR20190081710A/ko
Application granted granted Critical
Publication of KR102073362B1 publication Critical patent/KR102073362B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

개시된 실시예는, 기 생성된 곡선형 패턴 분류 모델을 이용하여, 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵으로부터 곡선형 패턴을 갖는 웨이퍼 맵 및 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하고, 비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵으로부터, 불량 패턴의 각도 구간 별 밀도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하며, 2차원 축 각각에 대한 불량 패턴의 평행정도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵으로부터 각각 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴을 갖는 웨이퍼 맵을 식별하고, 식별 결과에 기초하여, 복수의 웨이퍼 맵을 곡선형 패턴, 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴에 따라 분류하여 저장하는 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법에 관한 것이다.

Description

웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 컴퓨터 프로그램 {METHOD AND COMPUTER PROGRAM FOR CLASSIFYING WAFER MAP ACCORDING TO DEFECT TYPE}
개시된 실시예는 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 웨이퍼 맵을 불량 패턴에 따라 분류하는 컴퓨터 프로그램에 관한 것이다.
일반적으로, 하나의 반도체 웨이퍼 상에 복수개의 반도체 소자(반도체 칩)들이 설계되고, 각 반도체 소자들은 여러 종류의 단위 공정들이 반복적으로 수행되어 형성된다. 이와 같은 반도체 소자를 형성하기 위한 단위 공정들은 사진 공정, 식각 공정, 확산 공정, 이온 주입 공정 및 박막 증착 공정 등을 포함할 수 있다.
따라서, 단일 반도체 웨이퍼 상에 복수개의 반도체 칩들이 규칙적으로 배열되어 설계되므로, 단위 공정들을 수행하는 동안, 여러 형태(several types)의 공정 결함들이 반도체 웨이퍼 상에서 발생될 수 있다. 이러한 공정 결함들은 반도체 칩들의 수율을 저하시키는 요인으로 작용할 수 있다.
수율을 개선시키기 위해서는 어떠한 공정에서 불량이 발생하였는지 여부를 확인하는 불량 분석(failure analysis)이 요구될 수 있다. 한편, 불량이 발생하는 공정의 종류에 따라 웨이퍼에 발생되는 불량 패턴이 상이할 수 있다. 이에 따라, 수율 저하 원인을 분석하기 위해 웨이퍼 맵의 불량 패턴을 분석하는 기술에 대한 개발이 필요한 실정이다.
반도체 공정에서 발생되는 웨이퍼 맵의 불량 패턴을 패턴의 특성에 따라 세부 분류할 수 있다.
일 실시예에 따른, 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법은, 기 생성된 곡선형 패턴 분류 모델을 이용하여, 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵으로부터 곡선형 패턴을 갖는 웨이퍼 맵 및 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계; 비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵으로부터, 불량 패턴의 각도 구간 별 밀도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계; 2차원 축 각각에 대한 불량 패턴의 평행정도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵으로부터 각각 컬럼(column)형 패턴, 로우(row)형 패턴, 직선형 패턴 및 방사형 패턴을 갖는 웨이퍼 맵을 식별하는 단계; 및 식별 결과에 기초하여, 복수의 웨이퍼 맵을 곡선형 패턴, 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴에 따라 분류하여 저장하는 단계를 포함할 수 있다.
일 실시예에 따른, 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법에 있어서, 기 생성된 곡선형 패턴 분류 모델은, SVM(Support Vector Machine)에 따라 추출된 선형 패턴의 곡선형 특성 및 비-곡선형 특성을 기초로 학습시킨 결과 생성될 수 있다.
일 실시예에 따른, 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법에 있어서, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계는, 비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵의 불량 패턴에 극좌표 변환을 수행하는 단계; 및 극좌표 변환이 수행된 불량 패턴에 대해, 각도 구간 별 밀도 차이를 산출하는 단계를 포함할 수 있다.
일 실시예에 따른, 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법에 있어서, 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴을 갖는 웨이퍼 맵을 식별하는 단계는, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 중 x축에 평행한 패턴을 갖는 웨이퍼 맵을 로우형 패턴으로 식별하고, y축에 평행한 패턴을 갖는 웨이퍼 맵을 컬럼형 패턴으로 식별하며, 나머지 웨이퍼 맵을 직선형 패턴으로 식별하는 단계; 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵 중 x축에 평행한 패턴을 갖는 웨이퍼 맵을 로우형 패턴으로 식별하고, y축에 평행한 패턴을 갖는 웨이퍼 맵을 컬럼형 패턴으로 식별하며, 나머지 웨이퍼 맵을 방사형 패턴으로 식별하는 단계를 포함할 수 있다.
일 실시예에 따른, 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법은, 외부 디바이스로부터 획득한 복수의 웨이퍼 맵 중 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵을 식별하는 단계를 더 포함할 수 있다.
일 실시예에 따른, 컴퓨터 판독가능 저장매체에 저장된 컴퓨터 프로그램 은, 컴퓨터로 하여금, 기 생성된 곡선형 패턴 분류 모델을 이용하여, 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵으로부터 곡선형 패턴을 갖는 웨이퍼 맵 및 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계; 비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵으로부터, 불량 패턴의 각도 구간 별 밀도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계; 2차원 축 각각에 대한 불량 패턴의 평행정도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵으로부터 각각 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴을 갖는 웨이퍼 맵을 식별하는 단계; 및 식별 결과에 기초하여, 복수의 웨이퍼 맵을 곡선형 패턴, 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴에 따라 분류하여 저장하는 단계를 수행하도록 할 수 있다.
개시된 실시예를 통해, 반도체 공정의 웨이퍼 맵 불량 패턴 분석 시, 분류가 어려웠던 선형 패턴을 보다 세부적으로 분류할 수 있으며, 분류의 정확도를 높일 수 있다.
도 1은 일 실시예에 따라 반도체 공정에 관한 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법을 설명하기 위한 개념도이다.
도 2는 일 실시예에 따른 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법을 설명하기 위한 흐름도이다.
도 3은 일 실시예에 따른 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법을 보다 상세하게 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 웨이퍼 맵 분류 방법에서 1차 분류 프로세스를 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 웨이퍼 맵 분류 방법에서 2차 분류 프로세스를 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 웨이퍼 맵 분류 방법에서 3차 분류 프로세스를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른, 웨이퍼 맵 분류 장치의 블록도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
도 1은 일 실시예에 따라 반도체 공정에 관한 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법을 설명하기 위한 개념도이다.
도 1을 참조하면, 웨이퍼 맵을 불량 패턴에 따라 분류하는 장치(이하, 웨이퍼 맵 분류 장치)는 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵(10)을 획득할 수 있다. 예를 들어, 웨이퍼 맵 분류 장치는 외부 디바이스 등으로부터 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵(10)을 획득하거나, 다른 예에 따라, 외부 디바이스 등으로부터 획득한 복수의 웨이퍼 맵에 전처리를 수행하여 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵(10)을 획득할 수 있다.
웨이퍼 맵 분류 장치는 일 실시예에 따른 선형 패턴 분류 모델(100)을 이용하여, 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵(10)을 불량 패턴의 형태에 따라 방사형 패턴(11), 곡선형 패턴(13), 직선형 패턴(15), 로우형 패턴(17) 및 컬럼형 패턴(19)으로 분류할 수 있다.
여기에서, 선형 패턴 분류 모델(100)은 불량 패턴의 형태를 식별하기 위한, 복수의 프로세스로 구성될 수 있다. 예를 들어, 선형 패턴 분류 모델(100)은 3단계의 머신러닝 기법과 룰 기반의 알고리즘을 종합한, 곡선형 패턴/비-곡선형 패턴 식별 프로세스, 제 1 비-곡선형 패턴/제 2 비-곡선형 패턴 식별 프로세스 및 직선형 패턴, 로우형 패턴, 컬럼형 패턴, 방사형 패턴 식별 프로세스로 구성될 수 있다. 다만, 이는 일 예일 뿐, 일 실시예에 따른 선형 패턴 분류 모델(100)을 구성하는 프로세스가 전술한 예에 한정되는 것은 아니다. 다른 예에 따라, 선형 패턴 분류 모델(100)의 프로세스는 적용되는 웨이퍼의 종류 등에 따라 변경될 수 있다.
일 실시예에 따른 웨이퍼 맵 분류 장치는 불량 패턴이 선형인 복수의 웨이퍼 맵을 불량 패턴의 특성에 따라 보다 세분화시켜 분류함으로써, 불량의 원인이 되는 공정에 대해 보다 용이하게 확인할 수 있다. 예를 들어, 웨이퍼 맵 분류 장치는 불량 패턴이 곡선형을 갖는 것으로 분류된 웨이퍼 맵에 대해, 에칭 장비가 회전할 때 웨이퍼를 긁어서 불량 패턴이 발생한 것으로 그 원인을 용이하게 확인할 수 있다.
이하에서는, 도 2 내지 도 7을 참조하여, 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법을 보다 구체적으로 설명하도록 한다.
도 2는 일 실시예에 따른 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법을 설명하기 위한 흐름도이다.
단계 S210에서, 웨이퍼 맵 분류 장치는 기 생성된 곡선형 패턴 분류 모델을 이용하여, 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵으로부터 곡선형 패턴을 갖는 웨이퍼 맵 및 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별할 수 있다.
일 실시예에 따른 웨이퍼 맵 분류 장치는 이전에 획득된 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵에 허프 변환(hough transform)을 수행한 결과값으로부터 곡선형 패턴의 특성 및 비곡선형 패턴의 특성을 추출할 수 있다. 이 때, 곡선형 패턴의 특성 및 비곡선형 패턴의 특성은 SVM(Support Vector Machine)을 이용하여 추출될 수 있다.
웨이퍼 맵 분류 장치는 획득된 곡선형 패턴의 특성 및 비곡선형 패턴의 특성을 이용하여, 뉴럴 네트워크 모델을 학습시킴으로써, 곡선형 패턴 분류 모델을 생성할 수 있다.
일 실시예에 따른 웨이퍼 맵 분류 장치는 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵에 허프 변환을 수행하고, 그 결과를 곡선형 패턴 분류 모델에 입력함으로써, 곡선형 패턴을 갖는 웨이퍼 맵 및 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별할 수 있다.
단계 S220에서, 웨이퍼 맵 분류 장치는 비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵으로부터, 불량 패턴의 각도 구간 별 밀도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별할 수 있다.
일 실시예에 따른 웨이퍼 맵 분류 장치는 비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵에 극좌표 변환을 수행할 수 있다. 웨이퍼 맵 분류 장치는 극좌표 변환을 수행한 결과를 특정 각도 구간으로 나누어, 각도 구간 별 밀도를 산출할 수 있다. 또한, 웨이퍼 맵 분류 장치는 각도 구간 별 밀도 차이를 이용하여, 비-곡선형 패턴을 갖는 것으로 식별된 복수의 웨이퍼 맵으로부터 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별할 수 있다.
단계 S230에서, 웨이퍼 맵 분류 장치는 2차원 축 각각에 대한 불량 패턴의 평행 정도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵으로부터 각각 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴을 갖는 웨이퍼 맵을 식별할 수 있다.
일 실시예에 따른, 웨이퍼 맵 분류 장치는 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵에 대해, x축에 평행한 패턴을 갖는지 또는 y축에 평행한 패턴을 갖는지 여부를 식별할 수 있다. 웨이퍼 맵 분류 장치는 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 중 x축에 평행한 패턴을 갖는 웨이퍼 맵을 로우형 패턴을 갖는 웨이퍼 맵으로 식별하고, y축에 평행한 패턴을 갖는 웨이퍼 맵을 컬럼형 패턴을 갖는 웨이퍼 맵으로 식별할 수 있다. 웨이퍼 맵 분류 장치는 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 중, 로우형 패턴 및 컬럼형 패턴으로 식별되지 않은 나머지를 직선형 패턴을 갖는 웨이퍼 맵으로 식별할 수 있다.
일 실시예에 따른, 웨이퍼 맵 분류 장치는 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵에 대해, x축에 평행한 패턴을 갖는지 또는 y축에 평행한 패턴을 갖는지 여부를 식별할 수 있다. 웨이퍼 맵 분류 장치는 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵 중 x축에 평행한 패턴을 갖는 웨이퍼 맵을 로우형 패턴을 갖는 웨이퍼 맵으로 식별하고, y축에 평행한 패턴을 갖는 웨이퍼 맵을 컬럼형 패턴을 갖는 웨이퍼 맵으로 식별할 수 있다. 웨이퍼 맵 분류 장치는 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵 중, 로우형 패턴 및 컬럼형 패턴으로 식별되지 않은 나머지를 방사형 패턴을 갖는 웨이퍼 맵으로 식별할 수 있다.
단계 S240에서, 웨이퍼 맵 분류 장치는 식별 결과에 기초하여, 복수의 웨이퍼 맵을 곡선형 패턴, 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴에 따라 분류하여 저장할 수 있다.
일 실시예에 따른 웨이퍼 맵 분류 장치는 전술한 단계 S210 내지 S230으로부터 식별된 곡선형 패턴, 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴에 따라 복수의 웨이퍼 맵을 분류할 수 있다. 또한, 웨이퍼 맵 분류 장치는 각각의 불량 패턴으로 분류된 웨이퍼 맵의 라벨 정보 등을 사용자에게 제공할 수도 있다.
뿐만 아니라, 웨이퍼 맵 분류 장치는 오류가 발생되는 공정의 종류 또는 공정의 파라미터 등에 따라 웨이퍼 맵의 불량 패턴이 결정되는 점에 기반하여, 불량 패턴에 따라 세부 분류된 복수의 웨이퍼 맵을 기초로, 전체 반도체 공정 중 어떠한 공정에서 오류가 발생되었는지 여부를 확인할 수 있다.
도 3은 일 실시예에 따른 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법을 보다 상세하게 설명하기 위한 도면이다.
도 3을 참조하면, 일 실시예에 따른 웨이퍼 맵 분류 장치는 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵에 관한 데이터(310)를 획득할 수 있다. 웨이퍼 맵 분류 장치는 1차 분류 프로세스(320)를 통해, 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵으로부터 곡선형 패턴을 갖는 복수의 웨이퍼 맵(311)을 식별할 수 있다. 본 명세서에서, 곡선형 패턴을 갖지 않는 것으로 분류되는 나머지 복수의 웨이퍼 맵에 대해서는 비-곡선형 패턴을 갖는 복수의 웨이퍼 맵으로 설명하도록 한다.
또한, 웨이퍼 맵 분류 장치는 비-곡선형 패턴을 갖는 복수의 웨이퍼 맵에 대해 2차 분류(330)를 수행할 수 있다. 웨이퍼 맵 분류 장치는 2차 분류 프로세스(330)를 통해, 비-곡선형 패턴을 갖는 복수의 웨이퍼 맵을 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵(312) 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵(313)으로 분류할 수 있다. 본 명세서에서, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵(312)은 방사형 패턴에 관한 조건을 만족하지 않는 웨이퍼 맵을 나타내고, 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵(313)은 방사형 패턴에 관한 조건을 만족하는 웨이퍼 맵을 나타낼 수 있다. 이에 대해서는, 도 5를 참조하여, 보다 구체적으로 후술하도록 한다.
웨이퍼 맵 분류 장치는 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵(312) 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵(313) 각각에 대해 2차원 축에 대해 평행한지 여부를 판단하는 3차 분류 프로세스(340)를 수행할 수 있다. 웨이퍼 맵 분류 장치는 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵(312) 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵(313) 중 x축에 평행한 웨이퍼 맵을 로우형 패턴을 갖는 웨이퍼 맵(314), y 축에 평행한 웨이퍼 맵을 컬럼형 패턴을 갖는 웨이퍼 맵(315)으로 식별할 수 있다.
또한, 웨이퍼 맵 분류 장치는 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵(312) 중 로우형 패턴 및 컬럼형 패턴을 갖지 않는 나머지 웨이퍼 맵을 직선형 패턴을 갖는 웨이퍼 맵(317)으로 식별할 수 있다. 웨이퍼 맵 분류 장치는 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵(313) 중 로우형 패턴 및 컬럼형 패턴을 갖지 않는 나머지 웨이퍼 맵을 방사형 패턴을 갖는 웨이퍼 맵(316)으로 식별할 수 있다.
도 4는 일 실시예에 따른 웨이퍼 맵 분류 방법에서 1차 분류 프로세스를 설명하기 위한 도면이다.
도 4를 참조하면, 웨이퍼 맵 분류 장치는 선형의 불량 패턴을 갖는 웨이퍼 맵의 세부 분류를 위한 첫번째 단계로, 전체 웨이퍼 맵을 곡선형 패턴 및 비-곡선형 패턴에 따라 분류할 수 있다. 최종적으로 세부 분류되는 직선형 패턴, 로우형 패턴, 컬럼형 패턴 및 방사형 패턴은 비곡선형 패턴에 포함될 수 있다.
일 실시예에 따른 웨이퍼 맵 분류 장치는 웨이퍼 맵에서 불량 패턴이 발생한 칩의 위치에 관한 정보를 포함하는 웨이퍼 맵 데이터를 획득할 수 있다. 웨이퍼 맵 분류 장치는 획득한 웨이퍼 맵 데이터에 허프 변환(420)을 수행할 수 있다. 허프 변환(420)을 수행한 결과, 상수 좌표가 획득 가능한 45도, 90도, 135도 및 180도의 지점에 대한 선형성을 나타내는 데이터가 획득될 수 있다.
웨이퍼 맵 분류 장치는 허프 변환(420)을 수행한 결과 획득된 데이터로부터 머신러닝 기법인 SVM 분류기(430)를 이용하여, 곡선과 비-곡선의 개별적 특성을 추출할 수 있다. 웨이퍼 맵 분류 장치는 추출된 특성을 기초로 해당 웨이퍼 맵의 불량 패턴이 곡선형 패턴(411)인지 또는 비-곡선형 패턴(412)인지 여부를 판단할 수 있다.
도 5는 일 실시예에 따른 웨이퍼 맵 분류 방법에서 2차 분류 프로세스를 설명하기 위한 도면이다.
단계 510에서, 웨이퍼 맵 분류 장치는 불량 패턴이 비-곡선형 패턴을 갖는 웨이퍼 맵 데이터에 대해 각도 구간 별 밀도를 산출할 수 있다.
일 실시예에 따른 웨이퍼 맵 분류 장치는 각도 구간 별로 불량이 발생한 칩의 밀도 산출을 위해, 비-곡선형 패턴을 갖는 웨이퍼 맵 데이터의 좌표에 극좌표 변환을 수행할 수 있다. 극좌표 변환이 수행됨에 따라, 비-곡선형 패턴을 갖는 웨이퍼 맵 데이터에 대해 각도에 기초하여 구간을 나눌 수 있다.
웨이퍼 맵 분류 장치는 나눠진 각도 구간 각각에 대해, 불량이 발생한 칩의 밀도를 산출할 수 있다.
단계 520에서, 웨이퍼 맵 분류 장치는 각도 구간 별 밀도 차이가 기 설정된 값 이상인 웨이퍼 맵 데이터를 산출할 수 있다.
일 실시예에 따른 웨이퍼 맵 분류 장치는 각도 구간 별로 불량 패턴의 밀도 차이가 기 설정된 값 이상인 웨이퍼 맵 데이터를 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵 데이터로 분류할 수 있다. 여기에서, 제 2-비곡선형 패턴을 갖는 웨이퍼 맵 데이터는 불량 패턴이 웨이퍼의 중심에서 밖으로 뻗어나가는 형태를 의미한다.
한편, 웨이퍼 맵 분류 장치는 각도 구간 별로 불량 패턴의 밀도 차이가 기 설정된 값 미만인 웨이퍼 맵 데이터를 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 데이터(542)로 분류할 수 있다.
단계 530에서, 웨이퍼 맵 분류 장치는 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵 데이터를 세부 분류할 수 있다.
일 실시예에 따른 웨이퍼 맵 분류 장치는 제 2 비-곡선형 패턴에 포함되는 세부 패턴을 시작점에 따라 총 10개의 패턴으로 정의할 수 있다. 웨이퍼 맵 분류 장치가 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵 데이터를 시작점에 따라 10개의 패턴으로 세부 분류함에 따라, 10개의 패턴으로 세부 분류된 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵(541)이 저장될 수 있다.
도 6은 일 실시예에 따른 웨이퍼 맵 분류 방법에서 3차 분류 프로세스를 설명하기 위한 도면이다.
도 6을 참조하면, 일 실시예에 따른 웨이퍼 맵 분류 장치는 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵 데이터(610)로부터 방사형 패턴(621), 로우형 패턴(622) 및 컬럼형 패턴(623)을 산출할 수 있다.
구체적으로, 웨이퍼 맵 분류 장치는 블록 620에 도시된 바와 같이, 웨이퍼 맵 데이터(610)에서 불량 패턴의 위치를 산출할 수 있다. 웨이퍼 맵 분류 장치는 웨이퍼 맵 데이터(610)로부터 불량 패턴의 위치가 산출됨에 따라, 블록 630 내지 650에 도시된 바와 같이, 불량 패턴이 수직 형태인지, 수평 형태인지 또는 수직 및 수평 형태가 아닌 나머지에 해당하는지 여부를 판단할 수 있다.
예를 들어, 웨이퍼 맵 분류 장치는 블록 630에서와 같이, 불량 패턴의 위치가 y축에 근접하는 경우, 불량 패턴의 형태가 수직 형태라고 판단할 수 있다. 또한, 웨이퍼 맵 분류 장치는 불량 패턴이 수직 형태를 갖는 웨이퍼 맵을 컬럼형 패턴을 갖는 웨이퍼 맵(623)으로 분류할 수 있다.
다른 예에 따라, 웨이퍼 맵 분류 장치는 블록 640에서와 같이, 불량 패턴의 위치가 x축에 근접하는 경우, 불량 패턴의 형태가 수평 형태라고 판단할 수 있다. 또한, 웨이퍼 맵 분류 장치는 불량 패턴이 수평 형태를 갖는 웨이퍼 맵을 로우형 패턴을 갖는 웨이퍼 맵(622)으로 분류할 수 있다.
또 다른 예에 따라, 웨이퍼 맵 분류 장치는 블록 650에서와 같이, 불량 패턴의 위치가 x축 및 y축 각각에 모두 근접하지 않는 경우, 해당 웨이퍼 맵을 방사형 패턴을 갖는 웨이퍼 맵(621)으로 분류할 수 있다.
한편, 도 6에서는, 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵에 대해 로우형 패턴인지 또는 컬럼형 패턴인지 여부를 세부 분류하는 방법에 대해 한정하여 설명하였으나, 도 1 내지 도 3을 참조하여 전술한 바와 같이, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵에 대해서도 동일한 방법으로 로우형 패턴인지 또는 컬럼형 패턴인지 여부가 세부 분류될 수 있다.
도 7은 본 발명의 일 실시예에 따른, 웨이퍼 맵 분류 장치(700)의 블록도이다.
도 7에 도시된 웨이퍼 맵 분류 장치(700)에는 본 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 7에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
도 7을 참고하면, 웨이퍼 맵 분류 장치(700)는 입출력부(710), 프로세서(720) 및 메모리(730)를 포함할 수 있다.
입출력부(710)는 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵을 획득할 수 있다. 예를 들어, 입출력부(710)는 복수의 웨이퍼 맵 각각에 대해 불량 패턴에 관한 위치 정보를 획득할 수 있다.
또한, 입출력부(710)는 소정의 복수의 웨이퍼 맵을 획득하고, 프로세서(720)를 통해 소정의 복수의 웨이퍼 맵 중 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵을 검출하는 프로세스가 전처리로 수행될 수도 있다.
프로세서(720)는 기 생성된 곡선형 패턴 분류 모델을 이용하여, 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵으로부터 곡선형 패턴을 갖는 웨이퍼 맵 및 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별할 수 있다. 일 실시예에 따른 기 생성된 곡선형 패턴 분류 모델은, SVM에 따라 추출된 선형 패턴의 곡선형 특성 및 비-곡선형 특성을 기초로 학습시킨 결과 생성될 수 있다.
또한, 프로세서(720)는 비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵으로부터, 불량 패턴의 각도 구간 별 밀도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별할 수 있다. 예를 들어, 프로세서(720)는 비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵의 불량 패턴에 극좌표 변환을 수행하고, 극좌표 변환이 수행된 불량 패턴에 대해, 각도 구간 별 밀도 차이를 산출할 수 있다.
프로세서(720)는 2차원 축 각각에 대한 불량 패턴의 평행정도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵으로부터 각각 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴을 갖는 웨이퍼 맵을 식별할 수 있다.
또한, 프로세서(720)는 식별 결과에 기초하여, 복수의 웨이퍼 맵을 곡선형 패턴, 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴에 따라 분류하여 메모리(730)에 저장할 수 있다.
예를 들어, 프로세서(720)는 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 중 x축에 평행한 패턴을 갖는 웨이퍼 맵을 로우형 패턴으로 식별하고, y축에 평행한 패턴을 갖는 웨이퍼 맵을 컬럼형 패턴으로 식별하며, 나머지 웨이퍼 맵을 직선형 패턴으로 식별할 수 있다. 다른 예에 따라, 프로세서(720)는 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵 중 x축에 평행한 패턴을 갖는 웨이퍼 맵을 로우형 패턴으로 식별하고, y축에 평행한 패턴을 갖는 웨이퍼 맵을 컬럼형 패턴으로 식별하며, 나머지 웨이퍼 맵을 방사형 패턴으로 식별할 수 있다.
메모리(730)는 웨이퍼 맵 분류 장치(700)에서 획득되는 정보 또는 데이터를 저장할 수 있으며, 프로세서(720)의 제어에 필요한 데이터 및 프로세서(720)에서 제어 시 발생되는 데이터 등을 저장하기 위한 영역을 가질 수 있다.
예를 들어, 메모리(730)는 곡선형 패턴 분류 모델을 저장할 수 있다. 다른 예에 따라, 메모리(730)는 식별 결과에 기초하여 불량 패턴에 따라 분류된 복수의 웨이퍼 맵에 관한 정보를 저장할 수 있다.
이러한 메모리(730)는 롬(ROM) 또는/및 램(RAM) 또는/및 하드디스크 또는/및 CD-ROM 또는/및 DVD 등의 다양한 형태로 구성될 수 있다.
본 발명에 따른 장치는 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다.　 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서상에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체 상에 저장될 수 있다.　 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다.　 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다.　 매체는 컴퓨터에 의해 판독가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다.
본 발명에서 인용하는 공개 문헌, 특허 출원, 특허 등을 포함하는 모든 문헌들은 각 인용 문헌이 개별적으로 및 구체적으로 병합하여 나타내는 것 또는 본 발명에서 전체적으로 병합하여 나타낸 것과 동일하게 본 발명에 병합될 수 있다.
본 발명의 이해를 위하여, 도면에 도시된 바람직한 실시 예들에서 참조 부호를 기재하였으며, 본 발명의 실시 예들을 설명하기 위하여 특정 용어들을 사용하였으나, 특정 용어에 의해 본 발명이 한정되는 것은 아니며, 본 발명은 당업자에 있어서 통상적으로 생각할 수 있는 모든 구성 요소들을 포함할 수 있다.
본 발명은 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다.　 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다.　 예를 들어, 본 발명은 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다.　 본 발명에의 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 발명은 데이터 형태, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다.　 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다.　 또한, 본 발명은 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다.　 “매커니즘”, “요소”, “수단”, “구성”과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다.　 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.
본 발명에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 본 발명의 범위를 한정하는 것은 아니다.　 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다.　 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.　 또한, “필수적인”, “중요하게” 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.

Claims (6)

  1. 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법에 있어서,
    기 생성된 곡선형 패턴 분류 모델을 이용하여, 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵으로부터 곡선형 패턴을 갖는 웨이퍼 맵 및 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계;
    비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵으로부터, 불량 패턴의 각도 구간 별 밀도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계;
    2차원 축 각각에 대한 불량 패턴의 평행정도에 기초하여, 상기 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 상기 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵으로부터 각각 컬럼(column)형 패턴, 로우(row)형 패턴, 직선형 패턴 및 방사형 패턴을 갖는 웨이퍼 맵을 식별하는 단계; 및
    상기 식별 결과에 기초하여, 상기 복수의 웨이퍼 맵을 상기 곡선형 패턴, 상기 컬럼형 패턴, 상기 로우형 패턴, 상기 직선형 패턴 및 상기 방사형 패턴에 따라 분류하여 저장하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서, 상기 기 생성된 곡선형 패턴 분류 모델은,
    SVM(Support Vector Machine)에 따라 추출된 선형 패턴의 곡선형 특성 및 비-곡선형 특성을 기초로 학습시킨 결과 생성된 뉴럴 네트워크 모델인, 방법.
  3. 제 1 항에 있어서, 상기 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 상기 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계는,
    상기 비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵의 불량 패턴에 극좌표 변환(polar transform)을 수행하는 단계; 및
    상기 극좌표 변환이 수행된 불량 패턴에 대해, 각도 구간 별 밀도 차이를 산출하는 단계를 포함하는, 방법.
  4. 제 1 항에 있어서, 상기 컬럼형 패턴, 상기 로우형 패턴, 상기 직선형 패턴 및 상기 방사형 패턴을 갖는 웨이퍼 맵을 식별하는 단계는,
    상기 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 중 x축에 평행한 패턴을 갖는 웨이퍼 맵을 상기 로우형 패턴으로 식별하고, y축에 평행한 패턴을 갖는 웨이퍼 맵을 상기 컬럼형 패턴으로 식별하며, 나머지 웨이퍼 맵을 상기 직선형 패턴으로 식별하는 단계; 및
    상기 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵 중 상기 x축에 평행한 패턴을 갖는 웨이퍼 맵을 상기 로우형 패턴으로 식별하고, 상기 y축에 평행한 패턴을 갖는 웨이퍼 맵을 상기 컬럼형 패턴으로 식별하며, 나머지 웨이퍼 맵을 상기 방사형 패턴으로 식별하는 단계를 포함하는, 방법.
  5. 제 1 항에 있어서,
    외부 디바이스로부터 획득한 복수의 웨이퍼 맵 중 상기 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵을 식별하는 단계를 더 포함하는, 방법.
  6. 컴퓨터로 하여금,
    기 생성된 곡선형 패턴 분류 모델을 이용하여, 선형의 불량 패턴을 갖는 복수의 웨이퍼 맵으로부터 곡선형 패턴을 갖는 웨이퍼 맵 및 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계;
    비-곡선형 패턴을 갖는 것으로 분류된 복수의 웨이퍼 맵으로부터, 불량 패턴의 각도 구간 별 밀도에 기초하여, 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵을 식별하는 단계;
    2차원 축 각각에 대한 불량 패턴의 평행정도에 기초하여, 상기 제 1 비-곡선형 패턴을 갖는 웨이퍼 맵 및 상기 제 2 비-곡선형 패턴을 갖는 웨이퍼 맵으로부터 각각 컬럼형 패턴, 로우형 패턴, 직선형 패턴 및 방사형 패턴을 갖는 웨이퍼 맵을 식별하는 단계; 및
    상기 식별 결과에 기초하여, 상기 복수의 웨이퍼 맵을 상기 곡선형 패턴, 상기 컬럼형 패턴, 상기 로우형 패턴, 상기 직선형 패턴 및 상기 방사형 패턴에 따라 분류하여 저장하는 단계를 수행하도록 하는 컴퓨터 판독가능 저장매체에 저장된 컴퓨터 프로그램.
KR1020170184451A 2017-12-29 2017-12-29 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 컴퓨터 프로그램 KR102073362B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184451A KR102073362B1 (ko) 2017-12-29 2017-12-29 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 컴퓨터 프로그램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184451A KR102073362B1 (ko) 2017-12-29 2017-12-29 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 컴퓨터 프로그램

Publications (2)

Publication Number Publication Date
KR20190081710A true KR20190081710A (ko) 2019-07-09
KR102073362B1 KR102073362B1 (ko) 2020-02-04

Family

ID=67261796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184451A KR102073362B1 (ko) 2017-12-29 2017-12-29 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 컴퓨터 프로그램

Country Status (1)

Country Link
KR (1) KR102073362B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022046677A1 (en) * 2020-08-25 2022-03-03 Kla Corporation Wafer level spatial signature grouping using transfer learning

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821803A (ja) * 1994-07-08 1996-01-23 Olympus Optical Co Ltd 欠陥種別判定装置及びプロセス管理システム
JP2003059984A (ja) * 2001-04-10 2003-02-28 Hitachi Ltd 欠陥データ解析方法および検査装置並びにレビューシステム
KR20080025124A (ko) * 2000-09-05 2008-03-19 사무코 테크시부 가부시키가이샤 웨이퍼의 표면 검사장치, 웨이퍼의 표면 검사방법, 불량웨이퍼의 판정장치, 불량 웨이퍼의 판정방법 및 웨이퍼표면 정보처리장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821803A (ja) * 1994-07-08 1996-01-23 Olympus Optical Co Ltd 欠陥種別判定装置及びプロセス管理システム
KR20080025124A (ko) * 2000-09-05 2008-03-19 사무코 테크시부 가부시키가이샤 웨이퍼의 표면 검사장치, 웨이퍼의 표면 검사방법, 불량웨이퍼의 판정장치, 불량 웨이퍼의 판정방법 및 웨이퍼표면 정보처리장치
JP2003059984A (ja) * 2001-04-10 2003-02-28 Hitachi Ltd 欠陥データ解析方法および検査装置並びにレビューシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022046677A1 (en) * 2020-08-25 2022-03-03 Kla Corporation Wafer level spatial signature grouping using transfer learning
US11967060B2 (en) 2020-08-25 2024-04-23 Kla Corporation Wafer level spatial signature grouping using transfer learning

Also Published As

Publication number Publication date
KR102073362B1 (ko) 2020-02-04

Similar Documents

Publication Publication Date Title
Piao et al. Decision tree ensemble-based wafer map failure pattern recognition based on radon transform-based features
TWI614721B (zh) 在半導體製造中用於檢測之雜訊中所內嵌之缺陷之偵測
TWI748242B (zh) 掃描晶圓的系統及方法
CN111476270B (zh) 基于K-means算法的课程信息确定方法、装置、设备及存储介质
US20100299355A1 (en) Image search apparatus and method thereof
CN110796154A (zh) 一种训练物体检测模型的方法、装置以及设备
US9646220B2 (en) Methods and media for averaging contours of wafer feature edges
JP2019102061A (ja) テキスト線の区分化方法
JP2011257963A (ja) 画像処理装置、その処理方法及びプログラム
WO2018159241A1 (ja) データ生成方法、データ生成装置及びデータ生成プログラム
CN115690670A (zh) 一种晶圆瑕疵智能识别方法和系统
KR102070913B1 (ko) 웨이퍼 데이터를 처리하는 방법 및 장치
KR20190081710A (ko) 웨이퍼 맵을 불량 패턴에 따라 분류하는 방법 및 컴퓨터 프로그램
CN110763696A (zh) 用于晶圆图像生成的方法和系统
KR20190081708A (ko) 뉴럴 네트워크 모델 기반의 웨이퍼 불량 패턴 인식 방법 및 이를 위한 컴퓨터 프로그램
EP3410389A1 (en) Image processing method and device
CN111382760B (zh) 图片类别的识别方法、装置及计算机可读存储介质
WO2022222160A1 (en) Method and apparatus for identifying planes of objects in 3d scenes
TW201913421A (zh) 晶圓失效圖案分析方法
KR102498322B1 (ko) 딥러닝 기반의 반도체 디바이스 상태 분류를 위한 장치 및 방법
KR101542558B1 (ko) 웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체
CN107291873B (zh) 地理位置聚类方法
CN112287763A (zh) 图像处理方法、装置、设备及介质
JP5936159B1 (ja) パターン認識装置とその学習方法、及びパターン認識学習用プログラム
KR20190081709A (ko) 웨이퍼 맵의 처리 방법 및 이를 위한 컴퓨터 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant