KR20190081709A - Method and computer program for processing of wafer map - Google Patents

Method and computer program for processing of wafer map Download PDF

Info

Publication number
KR20190081709A
KR20190081709A KR1020170184450A KR20170184450A KR20190081709A KR 20190081709 A KR20190081709 A KR 20190081709A KR 1020170184450 A KR1020170184450 A KR 1020170184450A KR 20170184450 A KR20170184450 A KR 20170184450A KR 20190081709 A KR20190081709 A KR 20190081709A
Authority
KR
South Korea
Prior art keywords
wafer map
coordinates
clusters
defective
bad
Prior art date
Application number
KR1020170184450A
Other languages
Korean (ko)
Other versions
KR102031842B1 (en
Inventor
김대영
진현우
우동희
나혁준
전경식
최운규
Original Assignee
주식회사 비스텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비스텔 filed Critical 주식회사 비스텔
Priority to KR1020170184450A priority Critical patent/KR102031842B1/en
Publication of KR20190081709A publication Critical patent/KR20190081709A/en
Application granted granted Critical
Publication of KR102031842B1 publication Critical patent/KR102031842B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

The disclosed embodiment relates to a method of processing a wafer map. The method includes generating a plurality of clusters by clustering a plurality of defect coordinates representing the positions of abnormal chips in a wafer map, Based on the clustering results, removing independent defect coordinates where an association level determined by the distance to the peripheral defect coordinates in the wafer map is less than a threshold, and determining as the defect region of the wafer map a representative cluster selected from among a plurality of clusters included in the wafer map from which independent defect coordinates have been removed based on a preset criteria. It is possible to detect specific defect patterns from various defect coordinates.

Description

웨이퍼 맵의 처리 방법 및 이를 위한 컴퓨터 프로그램 {METHOD AND COMPUTER PROGRAM FOR PROCESSING OF WAFER MAP}[0001] METHOD AND COMPUTER PROGRAM FOR PROCESSING OF WAFER MAP [0002]

개시된 실시예는 웨이퍼 맵의 처리 방법 및 웨이퍼 맵의 처리를 위한 컴퓨터 프로그램에 관한 것이다. The disclosed embodiments relate to a method for processing a wafer map and a computer program for processing a wafer map.

일반적으로, 하나의 반도체 웨이퍼 상에 복수개의 반도체 소자(반도체 칩)들이 설계되고, 각 반도체 소자들은 여러 종류의 단위 공정들이 반복적으로 수행되어 형성된다. 이와 같은 반도체 소자를 형성하기 위한 단위 공정들은 수백 개의 생산 단계로 구성될 수 있다. In general, a plurality of semiconductor elements (semiconductor chips) are designed on one semiconductor wafer, and each semiconductor element is formed by repeatedly performing various kinds of unit processes. The unit processes for forming such a semiconductor device can be composed of hundreds of production steps.

한편, 다양한 공정들을 수행한 결과 획득된 웨이퍼에 대해, 웨이퍼 상의 전체 칩들 중 비정상 칩에 관한 정보를 포함한 웨이퍼 맵이 제공될 수 있다. 웨이퍼 맵 상에는 비정상 칩의 좌표가 랜덤하게 분포되어 있을 수 있다. On the other hand, for a wafer obtained as a result of performing various processes, a wafer map including information on an abnormal chip among all the chips on the wafer may be provided. Coordinates of the abnormal chips may be randomly distributed on the wafer map.

반도체의 불량의 원인을 분석하기 위해서는, 웨이퍼 맵 상에 랜덤하게 분포된 불량 좌표들로부터 특정 불량 패턴을 검출할 필요가 있다. 이에 따라, 웨이퍼 맵으로부터 불량 패턴을 검출하기 위한 웨이퍼 맵 처리 방법에 관한 연구 및 개발이 필요한 실정이다. In order to analyze the cause of semiconductor failure, it is necessary to detect a specific defective pattern from the defective coordinates randomly distributed on the wafer map. Accordingly, research and development of a wafer map processing method for detecting a defective pattern from a wafer map is required.

반도체 공정의 웨이퍼 맵 상에 존재하는 다양한 불량 좌표들로부터 특정 불량 패턴을 검출할 수 있는 웨이퍼 맵의 처리 방법을 제공하고자 한다. A method of processing a wafer map capable of detecting a specific defective pattern from various defective coordinates existing on a wafer map of a semiconductor process.

일 실시예에 따른 웨이퍼 맵의 처리 방법은, 웨이퍼 맵에서 비정상 칩의 위치를 나타내는 복수의 불량 좌표를 클러스터링 하여 복수의 클러스터를 생성하는 단계; 클러스터링 결과에 기초하여, 웨이퍼 맵에서 주변 불량 좌표와의 거리에 따라 결정되는 연관도가 임계값 미만인 독립된 불량 좌표를 제거하는 단계; 및 독립된 불량 좌표가 제거된 웨이퍼 맵에 포함된 복수의 클러스터 중 기 설정된 기준에 기초하여 선택된 대표 클러스터를 웨이퍼 맵의 불량 영역으로 결정하는 단계를 포함할 수 있다. According to an embodiment of the present invention, there is provided a method of processing a wafer map, comprising: clustering a plurality of bad coordinates indicating a position of an abnormal chip in a wafer map to generate a plurality of clusters; Removing independent bad coordinates based on the clustering result, wherein the degree of association determined in the wafer map according to the distance from the surrounding bad coordinates is less than a threshold value; And determining a representative cluster selected based on predetermined criteria among a plurality of clusters included in the wafer map from which the independent bad coordinates have been removed as the defective area of the wafer map.

일 실시예에 따른 웨이퍼 맵의 처리 방법에 있어서, 웨이퍼 맵에서 최외곽 좌표를 기준으로 기 설정된 거리 범위 내에 위치한 에지 영역을 제거하는 단계를 더 포함하고, 복수의 클러스터를 생성하는 단계는, 에지 영역이 제거된 웨이퍼 맵 상의 복수의 불량 좌표를 클러스터링 하여 복수의 클러스터를 생성할 수 있다. A method of processing a wafer map according to an embodiment, the method further comprising removing an edge region within a predetermined distance range based on the outermost coordinates in the wafer map, A plurality of defective coordinates on the removed wafer map can be clustered to create a plurality of clusters.

일 실시예에 따른 웨이퍼 맵의 처리 방법에 있어서, 복수의 클러스터를 생성하는 단계는. 웨이퍼 맵에서 복수의 불량 좌표에 NN-EM(Nearest Neighbors -Expectation Maximization) 클러스터링을 수행하는 단계를 포함할 수 있다. In a method of processing a wafer map according to an embodiment, creating a plurality of clusters comprises: And performing Nearest Neighbors-Expectation Maximization (NN-EM) clustering on a plurality of bad coordinates in the wafer map.

일 실시예에 따른 웨이퍼 맵의 처리 방법에 있어서, 복수의 클러스터를 생성하는 단계는, 웨이퍼 맵의 크기 및 웨이퍼 맵 상에 존재하는 불량 좌표의 비율에 기초하여, NN-EM 클러스터링의 파라미터를 결정하는 단계를 포함할 수 있다. In the method of processing a wafer map according to an embodiment, the step of generating a plurality of clusters includes determining a parameter of the NN-EM clustering based on the size of the wafer map and the ratio of the poor coordinates existing on the wafer map Step < / RTI >

일 실시예에 따른 웨이퍼 맵의 처리 방법에 있어서, 독립된 불량 좌표를 제거하는 단계는, 웨이퍼 맵에서 기 설정된 거리 범위 내에 특정 개수 미만의 주변 불량 좌표가 존재하는 불량 좌표를 독립된 불량 좌표로 결정하는 단계를 포함할 수 있다. In the method of processing a wafer map according to an exemplary embodiment, the step of removing independent defective coordinates may include determining a defective coordinate having a predetermined number of peripheral defective coordinates within a predetermined distance range in the wafer map as independent defective coordinates . ≪ / RTI >

일 실시예에 따른 웨이퍼 맵의 처리 방법에 있어서, 선택된 대표 클러스터를 웨이퍼 맵의 불량 영역으로 결정하는 단계는, 복수의 클러스터 중 포함된 불량 좌표의 개수가 가장 큰 클러스터를 대표 클러스터로 선택하는 단계를 포함할 수 있다. In the method of processing a wafer map according to an exemplary embodiment, the step of determining a selected representative cluster as a defective area of a wafer map includes a step of selecting a cluster having the largest number of defective coordinates included in the plurality of clusters as a representative cluster .

일 실시예에 따른 웨이퍼 맵의 처리 방법을 수행하도록 하는 컴퓨터 판독가능 저장매체에 저장된 컴퓨터 프로그램은, 컴퓨터로 하여금, 웨이퍼 맵에서 비정상 칩의 위치를 나타내는 복수의 불량 좌표를 클러스터링 하여 복수의 클러스터를 생성하는 단계; 클러스터링 결과에 기초하여, 웨이퍼 맵에서 주변 불량 좌표와의 거리에 따라 결정되는 연관도가 임계값 미만인 독립된 불량 좌표를 제거하는 단계; 및 독립된 불량 좌표가 제거된 웨이퍼 맵에 포함된 복수의 클러스터 중 기 설정된 기준에 기초하여 선택된 대표 클러스터를 웨이퍼 맵의 불량 영역으로 결정하는 단계를 수행하도록 할 수 있다. A computer program stored in a computer-readable storage medium for performing a method of processing a wafer map according to an embodiment is a computer program for causing a computer to generate a plurality of clusters by clustering a plurality of bad coordinates indicating a location of an abnormal chip in a wafer map ; Removing independent bad coordinates based on the clustering result, wherein the degree of association determined in the wafer map according to the distance from the surrounding bad coordinates is less than a threshold value; And determining a representative cluster selected as a defective area of the wafer map based on a predetermined criterion among a plurality of clusters included in the wafer map from which the independent defective coordinates have been removed.

개시된 실시예를 통해, 웨이퍼 맵 상에 랜덤하게 존재하는 불량 좌표로부터 불량 패턴의 원인을 분석하는데 기반이 되는 불량 패턴을 결정할 수 있다. Through the disclosed embodiment, it is possible to determine a defective pattern that is based on the analysis of the cause of the defective pattern from the defective coordinates that are randomly present on the wafer map.

도 1은 일 실시예에 따라 웨이퍼 맵을 처리하는 방법을 설명하기 위한 개념도이다.
도 2는 일 실시예에 따른 웨이퍼 맵 처리 방법을 설명하기 위한 흐름도이다.
도 3은 다른 실시예에 따른 웨이퍼 맵 처리 방법을 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 에지 제거 방법을 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 웨이퍼 맵 처리 장치가 웨이퍼 맵에 NN-EM 클러스터링을 수행하는 방법을 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 웨이퍼 맵 처리 장치가 노이즈를 제거하는 방법을 설명하기 위한 도면이다.
도 7은 일 실시예에 따른 웨이퍼 맵 처리 장치가 H 클러스터링에 기반하여 불량 영역을 결정하는 방법을 설명하기 위한 도면이다.
도 8은 일 실시예에 따른, 웨이퍼 맵 처리 장치의 블록도이다.1 is a conceptual diagram for explaining a method of processing a wafer map according to an embodiment.
2 is a flowchart illustrating a method of processing a wafer map according to an embodiment.
3 is a diagram for explaining a wafer map processing method according to another embodiment.
4 is a view for explaining an edge removal method according to an embodiment.
5 is a diagram for explaining a method of performing NN-EM clustering on a wafer map by the wafer map processing apparatus according to an embodiment.
6 is a diagram for explaining a method for removing noise from the wafer map processing apparatus according to an embodiment.
FIG. 7 is a diagram for explaining a method for a wafer map processing apparatus according to an embodiment to determine a defective area based on H clustering.
8 is a block diagram of a wafer map processing apparatus, according to one embodiment.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.

이하 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 일 실시예에 따라 웨이퍼 맵을 처리하는 방법을 설명하기 위한 개념도이다. 1 is a conceptual diagram for explaining a method of processing a wafer map according to an embodiment.

도 1을 참조하면, 일 실시예에 따른 웨이퍼 맵 처리 장치는 불량 패턴 분석을 위해, 웨이퍼 맵 데이터(10)에 데이터 전처리(100)를 수행하여, 해당 웨이퍼의 불량 패턴을 대표하는 불량 영역을 추출할 수 있다. 웨이퍼 맵 데이터(10)는 웨이퍼 상의 칩들 각각에 대해 품질을 검사한 결과, 품질 수준이 일정 수준에 도달하지 않는 비정상 칩을 정상 칩과 다른 색으로 표기하여 웨이퍼의 불량의 정도를 나타낸 데이터를 의미한다. Referring to FIG. 1, the apparatus for processing a wafer map according to an embodiment performs data preprocessing (100) on wafer map data 10 for bad pattern analysis to extract a defective area representing a defective pattern of the wafer can do. The wafer map data 10 indicates data indicating the degree of failure of the wafer by marking an abnormal chip whose quality level does not reach a certain level as a result of checking the quality of each chip on the wafer in a color different from that of the normal chip .

예를 들어, 웨이퍼 맵 처리 장치는 웨이퍼 맵 데이터(10) 상에 위치하는다양한 불량 좌표들 중에서, 웨이퍼 맵을 대표하는 불량 영역의 추출을 위해, 불량 좌표들을 클러스터링 할 수 있다. 여기에서, 불량 좌표는 비정상 칩의 웨이퍼 상에서의 위치 정보를 의미할 수 있다. 웨이퍼 맵 처리 장치는 클러스터링 된 웨이퍼 맵 데이터에서 독립적으로 존재하는 불량 좌표를 노이즈로 간주하여, 이를 제거할 수 있다. 불량 좌표가 독립적으로 존재하는지 여부는, 해당 불량 좌표와 주변 불량 좌표 간의 거리를 기초로 결정될 수 있다. For example, the wafer map processing apparatus can cluster the defective coordinates, for extraction of defective areas representative of the wafer map, out of various defective coordinates located on the wafer map data 10. [ Here, the defective coordinates may mean position information on the wafer of the abnormal chip. The wafer map processing apparatus can regard the defective coordinates that exist independently in the clustered wafer map data as noise, and remove it. Whether or not the defective coordinates exist independently can be determined based on the distance between the defective coordinates and the peripheral defective coordinates.

또한, 웨이퍼 맵 처리 장치는 노이즈를 제거한 후에, 클러스터링 결과 생성된 복수의 클러스터 중 대표 클러스터를 선택할 수 있다. 웨이퍼 맵 처리 장치는 일 예로, 복수의 클러스터 각각에 포함된 불량 좌표의 개수에 기초하여, 대표 클러스터를 선택할 수 있다. 웨이퍼 맵 처리 장치는 선택된 대표 클러스터를 웨이퍼 맵을 대표하는 불량 영역으로 결정할 수 있다. Further, after removal of the noise, the wafer map processing apparatus can select a representative cluster among a plurality of clusters generated as a result of clustering. The wafer map processing apparatus can select representative clusters based on the number of defective coordinates included in each of the plurality of clusters as an example. The wafer map processing apparatus can determine the selected representative cluster as a defective area representing the wafer map.

웨이퍼 맵 처리 장치에서 웨이퍼 맵 데이터(10)에 전술한 클러스터링, 노이즈 제거 및 대표 클러스터 선택 과정을 포함한 데이터 전처리(100)를 수행한 결과, 대표 불량 영역이 표시된 클렌징 데이터(15)가 획득될 수 있다. 다만, 이는 일 실시예일 뿐, 다른 실시예에 따라, 웨이퍼 맵 데이터(10)에서 에지 영역을 제거하는 과정이 데이터 전처리(100)에 추가될 수도 있다. 이에 대해서는, 도 3 및 도 4를 참조하여 후술하도록 한다. As a result of performing the data preprocessing 100 including the above-described clustering, noise removal and representative cluster selection process on the wafer map data 10 in the wafer map processing apparatus, the cleansing data 15 in which the representative defect region is displayed can be obtained . However, this is an embodiment only, and according to another embodiment, the process of removing the edge region in the wafer map data 10 may be added to the data preprocessing 100. [ This will be described later with reference to FIG. 3 and FIG.

도 2는 일 실시예에 따른 웨이퍼 맵 처리 방법을 설명하기 위한 흐름도이다. 2 is a flowchart illustrating a method of processing a wafer map according to an embodiment.

단계 S210에서, 웨이퍼 맵 처리 장치는 웨이퍼 맵에서 비정상 칩의 위치를 나타내는 복수의 불량 좌표를 클러스터링 하여, 복수의 클러스터를 생성할 수 있다. In step S210, the wafer map processing apparatus can cluster a plurality of bad coordinates indicating the position of the abnormal chip in the wafer map, thereby generating a plurality of clusters.

일 실시예에 따른 웨이퍼 맵 처리 장치는 웨이퍼 맵 상에서의 비정상 칩에 관한 정보가 포함된 웨이퍼 맵 데이터를 획득할 수 있다. 예를 들어, 웨이퍼 맵 처리 장치는 웨이퍼 맵에서 비정상 칩과 정상 칩이 서로 다른 색상으로 표기된 웨이퍼 맵 데이터를 획득할 수 있다. The apparatus for processing a wafer map according to an embodiment can acquire wafer map data including information on an abnormal chip on the wafer map. For example, in the wafer map processing apparatus, the abnormal chip and the normal chip in the wafer map can acquire wafer map data written in different colors.

웨이퍼 맵 처리 장치는 웨이퍼 맵을 대표하는 불량 영역을 특정하기 위한 처리 과정 중 하나로, 클러스터링을 수행할 수 있다. 웨이퍼 맵 상에 존재하는 불량 좌표들은 불량이 발생한 원인에 따라 다양한 특성을 가질 수 있다. 이에 따라, 웨이퍼 맵 처리 장치는 데이터의 군집화를 위해 사용되는 여러 가지 클러스터링 기법 중 NN-EM(Nearest Neighbors-Expectation Maximization) 기법을 사용할 수 있다. NN-EM 기법은 데이터의 모양이나 연결성과 같은 특성에 관계없이 데이터를 효과적으로 군집화할 수 있다. The wafer map processing apparatus can perform clustering as one of processing steps for specifying a defective area representing a wafer map. The poor coordinates existing on the wafer map may have various characteristics depending on the cause of the defect. Accordingly, the wafer map processing apparatus can use Nearest Neighbors-Expectation Maximization (NN-EM) technique among various clustering techniques used for data clustering. The NN-EM technique effectively clusters data regardless of characteristics such as data shape or connectivity.

또한, 웨이퍼 맵 처리 장치는 복수의 웨이퍼 맵에 각각 NN-EM 기법에 따른 클러스터링을 수행하여, 최적의 파라미터 값을 설정할 수 있다. 이 때, 최적의 파라미터를 선정하는 기준은 웨이퍼 맵의 크기 및 불량의 비율에 따라 변경될 수 있다. 또한, NN-EM 기법에서 파라미터 값은 특정 불량 좌표에서 어느 범위까지 불량 좌표를 하나의 클러스터로 군집화할 것인지 여부를 나타낼 수 있다. Further, the wafer map processing apparatus can perform clustering according to the NN-EM technique on a plurality of wafer maps to set an optimum parameter value. At this time, the criterion for selecting the optimum parameter can be changed according to the size of the wafer map and the ratio of defects. In addition, in the NN-EM technique, the parameter value can indicate to which range from the specific failure coordinates to the failure clusters to cluster into one cluster.

단계 S220에서, 웨이퍼 맵 처리 장치는 클러스터링 결과에 기초하여, 웨이퍼 맵에서 주변 불량 좌표와의 거리에 따라 결정되는 연관도가 임계값 미만인 독립된 불량 좌표를 제거할 수 있다. In step S220, based on the clustering result, the wafer map processing apparatus can remove independent bad coordinates whose degree of association determined in accordance with the distance from the peripheral bad coordinates in the wafer map is less than the threshold value.

웨이퍼 맵 처리 장치는 웨이퍼 맵 상에 표시된 복수의 불량 좌표로부터 하나의 불량 패턴을 인식하기 위해, 복수의 클러스터가 생성된 웨이퍼 맵에서 독립된 불량 좌표를 제거할 수 있다. 독립된 불량 좌표란 웨이퍼 맵에서 주변 불량 좌표와의 거리에 따라 결정되는 연관도가 임계값 미만인 좌표를 나타내는 것으로, 예를 들어, 웨이퍼 맵에서 해당 불량 좌표로부터 기 설정된 거리 범위 내에 특정 개수 미만의 주변 불량 좌표가 존재하는 경우, 해당 불량 좌표를 독립된 불량 좌표로 결정할 수 있다. The wafer map processing apparatus can remove independent bad coordinates in the wafer map in which a plurality of clusters are generated in order to recognize one bad pattern from a plurality of bad coordinates displayed on the wafer map. The independent bad coordinates indicate coordinates whose degree of association determined by the distance from the surrounding poor coordinates in the wafer map is less than the threshold value. For example, in the wafer map, within a predetermined distance range, If there is a coordinate, the corresponding bad coordinate can be determined as an independent bad coordinate.

한편, 본 명세서에서는 독립된 불량 좌표가 웨이퍼 맵의 불량 패턴 특정을 위해 제거되어야 하는 노이즈로 설명될 수도 있다. On the other hand, in the present specification, the independent bad coordinates may be described as noise that should be removed for bad pattern specification of the wafer map.

단계 S230에서, 웨이퍼 맵 처리 장치는 독립된 불량 좌표가 제거된 웨이퍼 맵에 포함된 복수의 클러스터 중 기 설정된 기준에 기초하여 선택된 대표 클러스터를 웨이퍼 맵의 불량 영역으로 결정할 수 있다.In step S230, the wafer map processing apparatus can determine the representative cluster selected based on the preset reference among the plurality of clusters included in the wafer map from which the defective coordinates are removed as the defective area of the wafer map.

일 실시예에 따른 웨이퍼 맵 처리 장치는 웨이퍼 맵 상에 존재하는 복수의 클러스터 중 어느 하나를 선택할 수 있다. 이 때, 복수의 클러스터 중 어느 하나를 선택하는 기준은 설정에 따라 달라질 수 있으며, 예를 들어, 웨이퍼 맵 처리 장치는 복수의 클러스터 각각에 포함된 불량 좌표의 개수를 기초로 복수의 클러스터 중 어느 하나를 선택할 수 있다. 선택된 클러스터는 웨이퍼 맵을 대표하는 클러스터로 결정될 수 있다. The apparatus for processing a wafer map according to an embodiment can select any one of a plurality of clusters existing on a wafer map. In this case, the criterion for selecting any one of the plurality of clusters may vary depending on the setting. For example, the wafer map processing apparatus may be configured to select one of the plurality of clusters based on the number of defective coordinates included in each of the plurality of clusters Can be selected. The selected cluster may be determined as a cluster representative of the wafer map.

또한, 웨이퍼 맵 처리 장치는 웨이퍼 맵을 대표하는 클러스터가 결정되는 경우, 이를 기초로 웨이퍼 맵의 불량 원인을 분석하는데 근거가 되는 불량 패턴을 결정할 수 있다. Further, when a cluster representative of the wafer map is determined, the wafer map processing apparatus can determine a defect pattern based on which the cause of the defect in the wafer map is analyzed.

도 3은 다른 실시예에 따른 웨이퍼 맵 처리 방법을 설명하기 위한 도면이다. 3 is a diagram for explaining a wafer map processing method according to another embodiment.

도 3을 참조하면, 웨이퍼 맵 처리 장치는 웨이퍼 맵 데이터(310)를 획득할 수 있다. 웨이퍼 맵 데이터(310)에는 웨이퍼 맵 상에서의 비정상 칩의 위치에 관한 정보가 2차원 좌표로 표시될 수 있다. Referring to FIG. 3, the wafer map processing apparatus can acquire the wafer map data 310. In the wafer map data 310, information on the position of the abnormal chip on the wafer map can be displayed in two-dimensional coordinates.

웨이퍼 맵 처리 장치는 웨이퍼 맵 데이터(310)에 에지 제거(320)를 수행할 수 있다. 반도체의 제조 특성 상, 웨이퍼 맵의 에지 영역에 불량이 많이 발생할 수 있다. 이에 따라, 웨이퍼 맵 처리 장치는, 웨이퍼 내에서 불량 패턴을 좀 더 명확하게 검출할 수 있도록 일반적으로 불량이 많이 발생하는 에지 영역을 제거할 수 있다. 예를 들어, 웨이퍼 맵 처리 장치는 웨이퍼 맵 내의 최외곽 지점으로부터 기 설정된 거리 범위 내의 영역을 에지 영역으로 결정하고, 웨이퍼 맵 내에서 결정된 에지 영역을 제거할 수 있다. The wafer map processing device may perform edge removal (320) on the wafer map data (310). There are many defects in the edge area of the wafer map due to the manufacturing characteristics of the semiconductor. Thus, the wafer map processing apparatus can remove an edge region in which a lot of defects are frequently generated, so that the defective pattern can be more clearly detected in the wafer. For example, the wafer map processing apparatus may determine an edge area as an area within a predetermined distance range from the outermost point in the wafer map, and remove the determined edge area in the wafer map.

또한, 웨이퍼 맵 처리 장치는 에지 영역이 제거된 웨이퍼 맵(325)에 NN-EM 클러스터링(330)을 수행할 수 있다. 웨이퍼 맵 처리 장치는 에지 영역이 제거된 웨이퍼 맵(325)에서 복수의 불량 좌표를 클러스터링 함으로써, 복수의 클러스터를 생성할 수 있다. 이 때, NN-EM 클러스터링(330)에서는 특정 불량 좌표에서 어느 거리 범위의 불량 좌표를 하나의 클러스터로 군집화할 것인지 여부에 관한 파라미터를 결정할 필요가 있다. 웨이퍼 맵 처리 장치는 파라미터를 변경해 가면서, 복수의 클러스터가 생성되는 추이를 확인하고, 변경 결과를 비교하여 최적의 파라미터를 선택할 수 있다. 또한, 파라미터는 웨이퍼 맵의 크기 및 불량의 비율에 따라 변경될 수 있다. In addition, the wafer map processing apparatus can perform the NN-EM clustering 330 on the wafer map 325 from which the edge regions have been removed. The wafer map processing apparatus can create a plurality of clusters by clustering a plurality of bad coordinates in the wafer map 325 from which edge regions have been removed. At this time, in the NN-EM clustering 330, it is necessary to determine a parameter as to whether or not the defective coordinates in a certain range of distances are clustered into one cluster. The wafer map processing apparatus can check the transition in which a plurality of clusters are generated while changing the parameters, and can compare the changed results to select the optimum parameter. Further, the parameter can be changed according to the size of the wafer map and the ratio of the defects.

웨이퍼 맵 처리 장치는 복수의 클러스터가 생성된 웨이퍼 맵(335)에 노이즈 제거(340)를 수행할 수 있다. 여기에서, 노이즈 제거(340)는 웨이퍼 맵(335)에서 다른 불량 좌표와의 연관도가 낮은 불량 좌표를 제거하는 과정을 나타낸다. 예를 들어, 웨이퍼 맵 처리 장치는 다른 불량 좌표와 일정 거리 범위 이상 떨어져 있는 경우 또는 2개 이하의 불량 좌표 만이 일정 거리 범위 내에 존재하는 경우에 대해, 해당 불량 좌표를 연관도가 낮은 불량 좌표로 판단하여, 이를 제거할 수 있다. The wafer map processing apparatus can perform noise removal 340 on the wafer map 335 in which a plurality of clusters are created. Here, the noise removal 340 represents a process of removing the poor coordinates with a low degree of association with other poor coordinates in the wafer map 335. For example, when the wafer map processing apparatus is located at a distance from the other defective coordinates by a certain distance or when only two defective coordinates are within a certain distance range, the defective coordinates are judged to be defective coordinates having a low degree of association So that it can be removed.

웨이퍼 맵 처리 장치는 노이즈가 제거된 웨이퍼 맵(345)에 대해 H(Hierarchical) 클러스터링(350)을 수행할 수 있다. 웨이퍼 맵 처리 장치는 웨이퍼 맵에서 최종 불량 영역을 추출하기 위해, 불량 좌표의 거리 기반으로 H 클러스터링(350)을 수행할 수 있다. 또한, 웨이퍼 맵 처리 장치는 H 클러스터링이 수행된 웨이퍼 맵(355)을 기반으로 최대 개수의 불량 좌표를 포함하는 클러스터를 불량 영역으로 결정할 수 있다. The wafer map processing apparatus can perform H (hierarchical) clustering 350 on the noise-removed wafer map 345. [ The wafer map processing apparatus can perform H clustering 350 based on the distance of the defective coordinates in order to extract the final defective area in the wafer map. Further, the wafer map processing apparatus can determine a cluster including the maximum number of defective coordinates as a defective area based on the wafer map 355 on which the H clustering has been performed.

도 4는 일 실시예에 따른 에지 제거 방법을 설명하기 위한 도면이다. 4 is a view for explaining an edge removal method according to an embodiment.

도 4를 참조하면, 웨이퍼 맵을 극좌표 형태로 변환한 결과 생성된 타원(410)이 도시되어 있다. 반도체 공정에서 생성되는 웨이퍼는 대부분 타원 형태로 존재함에 따라, 다음의 수학식 1과 같은 형태로 표현할 수 있다. Referring to FIG. 4, an ellipse 410 generated as a result of converting the wafer map into a polar coordinate form is shown. Since the wafers generated in the semiconductor process mostly exist in the elliptical form, they can be expressed by the following Equation 1.

[수학식 1][Equation 1]

Figure pat00001
Figure pat00001

웨이퍼 맵 처리 장치는 수학식 1의 타원 방정식을 이용하여, 웨이퍼 맵의최외곽 지점으로부터 기 설정된 거리 범위 내에 위치한 에지 영역을 결정할 수 있다. The wafer map processing apparatus can determine an edge region located within a predetermined distance range from the outermost point of the wafer map using the elliptic equation of Equation (1).

예를 들어, 웨이퍼 맵 처리 장치는 웨이퍼 맵의 최외곽 지점으로부터 2개의 die 영역을 에지 영역(415)으로 결정할 수 있다. 본 실시예에서의 에지 영역(415)은 다음의 수학식 2와 같은 형태로 표현할 수 있다. For example, the wafer map processing apparatus can determine two die regions as the edge region 415 from the outermost point of the wafer map. The edge area 415 in this embodiment can be expressed by the following equation (2).

[수학식 2]&Quot; (2) "

Figure pat00002
Figure pat00002

한편, 이는 일 예일 뿐, 웨이퍼 맵 처리 장치는 웨이퍼 맵의 크기 및 불량 형태 등에 따라 에지 영역을 결정하는 기준을 다르게 설정할 수도 있다. 다른 예에 따라, 웨이퍼 맵 처리 장치는 웨이퍼 맵의 최외곽 지점으로부터 3개의 die 영역을 에지 영역으로 결정할 수도 있다. On the other hand, this is only an example, and the wafer map processing apparatus may set the criterion for determining the edge area differently according to the size and defect type of the wafer map. According to another example, the wafer map processing apparatus may determine three die areas as the edge areas from the outermost points of the wafer map.

도 5는 일 실시예에 따른 웨이퍼 맵 처리 장치가 웨이퍼 맵에 NN-EM 클러스터링을 수행하는 방법을 설명하기 위한 도면이다. 5 is a diagram for explaining a method of performing NN-EM clustering on a wafer map by the wafer map processing apparatus according to an embodiment.

도 5를 참조하면, 웨이퍼 맵 처리 장치는 복수의 웨이퍼 맵(510, 520, 530) 각각에 NN-EM 클러스터링을 수행할 수 있다. 예를 들어, 웨이퍼 맵 처리 장치는 제 1 웨이퍼 맵(510)에 파라미터 k의 값을 변경해가면서, NN-EM 클러스터링을 수행할 수 있다. 또한, 웨이퍼 맵 처리 장치는 제 2 웨이퍼 맵(520) 및 제 3 웨이퍼 맵(530)에도 각각 파라미터 k의 값을 변경해가면서, NN-EM 클러스터링을 수행할 수 있다.Referring to FIG. 5, the wafer map processing apparatus can perform NN-EM clustering on each of the plurality of wafer maps 510, 520, and 530. For example, the wafer map processing apparatus can perform NN-EM clustering while changing the value of the parameter k in the first wafer map 510. Further, the wafer map processing apparatus can perform NN-EM clustering while changing the values of the parameters k to the second wafer map 520 and the third wafer map 530, respectively.

웨이퍼 맵 처리 장치는 복수의 웨이퍼 맵(510, 520, 530) 각각에 NN-EM 클러스터링을 수행한 결과(515, 525, 535)를 비교하여, 최적의 클러스터를 생성하기 위한 파라미터 값을 선택할 수 있다. 또한, 파라미터 값을 선택하는 기준은 웨이퍼 맵의 크기 및 불량의 비율에 따라 변경될 수 있다.The wafer map processing apparatus can compare the results (515, 525, and 535) of NN-EM clustering performed on each of the plurality of wafer maps 510, 520, and 530 to select parameter values for generating an optimal cluster . In addition, the criterion for selecting the parameter value can be changed according to the size of the wafer map and the ratio of defects.

도 6은 일 실시예에 따른 웨이퍼 맵 처리 장치가 노이즈를 제거하는 방법을 설명하기 위한 도면이다. 6 is a diagram for explaining a method for removing noise from the wafer map processing apparatus according to an embodiment.

도 6을 참조하면, 웨이퍼 맵 처리 장치는 불량 패턴을 명확하게 검출하기 위해, 웨이퍼 맵(610)에서 노이즈를 제거할 수 있다. 실제 반도체 제조 공정에서 발생하는 불량은 랜덤하게 발생할 수 있음에 따라, 웨이퍼 맵 처리 장치는 웨이퍼 맵(610)에서 독립적으로 존재하는 불량 좌표를 노이즈로 간주하여 제거할 수 있다. Referring to FIG. 6, the wafer map processing apparatus can remove noise from the wafer map 610 to clearly detect a bad pattern. Since the defects occurring in the actual semiconductor manufacturing process may occur randomly, the wafer map processing apparatus can remove the defective coordinates that exist independently in the wafer map 610 as noise and remove them.

일 실시예에 따른 웨이퍼 맵 처리 장치는 웨이퍼 맵에서 기 설정된 거리 범위 내에 특정 개수 미만의 주변 좌표가 존재하는 불량 좌표를 독립된 불량 좌표로 결정할 수 있다. 예를 들어, 웨이퍼 맵 처리 장치는 해당 불량 좌표로부터 기 설정된 거리 범위 내에 다른 불량 좌표가 존재하지 않거나, 해당 불량 좌표로부터 기 설정된 거리 범위 내에 하나의 불량 좌표가 존재하는 경우, 해당 불량 좌표를 독립된 불량 좌표로 결정할 수 있다. The apparatus for processing a wafer map according to an embodiment can determine the defective coordinates in which there are less than a predetermined number of peripheral coordinates within a predetermined distance range in the wafer map as independent defective coordinates. For example, when there is no other defective coordinate within a predetermined distance range from the defective coordinate, or if there is one defective coordinate within a predetermined distance range from the defective coordinate, Can be determined by coordinates.

웨이퍼 맵 처리 장치는 독립된 불량 좌표로 결정된 불량 좌표들을 제거할 수 있다. 웨이퍼 맵 처리 장치는 독립된 불량 좌표가 제거된 웨이퍼 맵(620)을 기초로, 대표 클러스터를 선택하여, 웨이퍼 맵의 불량 영역을 결정할 수 있다. 이에 대해서는, 도 7을 참조하여 보다 구체적으로 후술하도록 한다. The wafer map processing apparatus can remove the defective coordinates determined by independent defective coordinates. The wafer map processing apparatus can determine the defective area of the wafer map by selecting the representative cluster based on the wafer map 620 from which the defective coordinates are removed. This will be described later in more detail with reference to FIG.

도 7은 일 실시예에 따른 웨이퍼 맵 처리 장치가 H 클러스터링에 기반하여 불량 영역을 결정하는 방법을 설명하기 위한 도면이다. FIG. 7 is a diagram for explaining a method for a wafer map processing apparatus according to an embodiment to determine a defective area based on H clustering.

도 7을 참조하면, 웨이퍼 맵 처리 장치는 복수의 웨이퍼 맵(710, 720) 각각에 에지 제거, NN-EM 클러스터링 및 노이즈 제거를 수행하여 복수의 클러스터가 생성된 웨이퍼 맵(712, 722)을 획득할 수 있다. 7, the wafer map processing apparatus performs edge removal, NN-EM clustering, and noise removal on each of the plurality of wafer maps 710 and 720 to obtain a plurality of clusters-generated wafer maps 712 and 722 can do.

일 실시예에 따른 웨이퍼 맵 처리 장치는 복수의 클러스터가 생성된 웨이퍼 맵(712, 722)에 대해 H 클러스터링을 수행하여, 어느 하나의 클러스터를 선택할 수 있다. The apparatus for processing a wafer map according to an embodiment can perform H-clustering with respect to the wafer maps 712 and 722 in which a plurality of clusters are created, thereby selecting any one of the clusters.

예를 들어, 웨이퍼 맵 처리 장치는 에지 제거, NN-EM 클러스터링 및 노이즈 제거가 수행된 웨이퍼 맵(712, 722)에 불량 좌표 거리 기반으로 군집화를 수행하는 H 클러스터를 수행하여, 최대 클러스터가 선택된 웨이퍼 맵(714, 724)을 획득할 수 있다. For example, the wafer map processing apparatus performs H clustering on the basis of the bad coordinate distance to the wafer maps 712 and 722 on which edge removal, NN-EM clustering and noise removal have been performed, Maps 714 and 724 can be obtained.

또한, 웨이퍼 맵 처리 장치는 선택된 클러스터를 웨이퍼 맵의 대표 불량 영역으로 결정할 수 있다. 웨이퍼 맵 처리 장치는 대표 불량 영역의 패턴을 분석함으로써, 웨이퍼 맵에 불량 패턴이 발생한 원인을 도출할 수 있다. Further, the wafer map processing device can determine the selected cluster as a representative defective area of the wafer map. The wafer map processing apparatus can analyze the pattern of the representative defective area, thereby determining the cause of occurrence of the defective pattern in the wafer map.

도 8은 일 실시예에 따른, 웨이퍼 맵 처리 장치(800)의 블록도이다.8 is a block diagram of a wafer map processing apparatus 800, in accordance with one embodiment.

도 8에 도시된 웨이퍼 맵 처리 장치(800)에는 본 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 8에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다. Only the components related to the present embodiment are shown in the wafer map processing apparatus 800 shown in Fig. Therefore, it will be understood by those skilled in the art that other general-purpose components other than the components shown in FIG. 8 may be further included.

도 8을 참조하면, 웨이퍼 맵 처리 장치(800)는 입출력부(810), 프로세서(820) 및 메모리(830)를 포함할 수 있다. 8, the wafer map processing apparatus 800 may include an input / output unit 810, a processor 820, and a memory 830.

입출력부(810)는 적어도 하나의 웨이퍼 맵을 획득할 수 있다. 예를 들어, 입출력부(810)는 웨이퍼 맵에서 비정상 칩의 위치를 나타내는 복수의 불량 좌표에 관한 정보가 포함된 웨이퍼 맵을 획득할 수 있다. The input / output unit 810 can acquire at least one wafer map. For example, the input / output unit 810 can acquire a wafer map including information on a plurality of bad coordinates indicating the position of an abnormal chip in the wafer map.

프로세서(820)는 웨이퍼 맵에서 복수의 불량 좌표를 클러스터링 하여 복수의 클러스터를 생성할 수 있다. 프로세서(820)는 클러스터링 결과에 기초하여, 웨이퍼 맵에서 주변 불량 좌표와의 거리에 따라 결정되는 연관도가 임계값 미만인 독립된 불량 좌표를 제거할 수 있다. 프로세서(820)는 독립된 불량 좌표가 제거된 웨이퍼 맵에 포함된 복수의 클러스터 중 기 설정된 기준에 기초하여 선택된 대표 클러스터를 웨이퍼 맵의 불량 영역으로 결정할 수 있다. The processor 820 may cluster a plurality of bad coordinates in the wafer map to create a plurality of clusters. The processor 820 may remove independent bad coordinates whose degree of association, which is determined according to the distance from the peripheral bad coordinates in the wafer map, is less than the threshold value, based on the clustering result. The processor 820 can determine the representative cluster selected based on the preset reference among the plurality of clusters included in the wafer map from which the defective coordinates have been removed as the defective area of the wafer map.

일 실시예에 따른 프로세서(820)는 웨이퍼 맵에서 최외곽 좌표를 기준으로 기 설정된 거리 범위 내에 위치한 에지 영역을 제거할 수 있다. 프로세서(820)는 에지 영역이 제거된 웨이퍼 맵 상의 복수의 불량 좌표를 클러스터링 하여 복수의 클러스터를 생성할 수 있다. The processor 820 in accordance with one embodiment may remove edge regions within a predetermined distance range based on the outermost coordinates in the wafer map. The processor 820 may cluster a plurality of bad coordinates on the wafer map from which edge regions have been removed to create a plurality of clusters.

또한, 프로세서(820)는 웨이퍼 맵에서 복수의 불량 좌표에 NN-EM 클러스터링을 수행할 수 있다. 프로세서(820)는 웨이퍼 맵의 크기 및 웨이퍼 맵 상에 존재하는 불량 좌표의 비율에 기초하여, NN-EM 클러스터링의 파라미터를 결정할 수 있다. In addition, the processor 820 may perform NN-EM clustering on a plurality of bad coordinates in the wafer map. The processor 820 may determine the parameters of the NN-EM clustering based on the size of the wafer map and the ratio of the bad coordinates present on the wafer map.

일 실시예에 따른 프로세서(820)는 웨이퍼 맵에서 기 설정된 거리 범위 내에 특정 개수 미만의 주변 불량 좌표가 존재하는 불량 좌표를 독립된 불량 좌표로 결정할 수 있다. 또한, 프로세서(820)는 복수의 클러스터 중 포함된 불량 좌표의 개수가 가장 큰 클러스터를 대표 클러스터로 선택할 수 있다. The processor 820 according to an embodiment can determine the bad coordinates in which there are less than a specified number of peripheral bad coordinates within a predetermined distance range in the wafer map as independent bad coordinates. In addition, the processor 820 can select the cluster having the largest number of bad coordinates included in the plurality of clusters as the representative cluster.

메모리(830)는 웨이퍼 맵 처리 장치(800)에서 획득되는 정보 또는 데이터를 저장할 수 있으며, 프로세서(820)의 제어에 필요한 데이터 및 프로세서(820)에서 제어 시 발생되는 데이터 등을 저장하기 위한 영역을 가질 수 있다. The memory 830 can store information or data obtained in the wafer map processing apparatus 800 and includes an area for storing data necessary for controlling the processor 820 and data generated during the control in the processor 820 Lt; / RTI >

예를 들어, 메모리(830)는 웨이퍼 맵을 저장할 수 있다. 또한, 메모리(830)는 웨이퍼 맵에 대해 전술한 처리 과정을 수행한 결과, 결정된 대표 불량 영역을 저장할 수도 있다. For example, memory 830 may store a wafer map. Also, the memory 830 may store the determined representative defect area as a result of performing the above-described processing on the wafer map.

이러한 메모리(830)는 롬(ROM) 또는/및 램(RAM) 또는/및 하드디스크 또는/및 CD-ROM 또는/및 DVD 등의 다양한 형태로 구성될 수 있다.Such memory 830 may be configured in various forms, such as ROM and / or RAM and / or hard disk and / or CD-ROM and / or DVD.

본 발명에 따른 장치는 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다.　 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서상에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체 상에 저장될 수 있다.　 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다.　 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다.　 매체는 컴퓨터에 의해 판독가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다. An apparatus according to the present invention may include a processor, a memory for storing and executing program data, a permanent storage such as a disk drive, a communication port for communicating with an external device, a user interface such as a touch panel, a key, Devices, and the like. Methods implemented with software modules or algorithms may be stored on a computer readable recording medium as computer readable codes or program instructions executable on the processor. Here, the computer-readable recording medium may be a magnetic storage medium such as a read-only memory (ROM), a random-access memory (RAM), a floppy disk, a hard disk, ), And a DVD (Digital Versatile Disc). The computer-readable recording medium may be distributed over networked computer systems so that computer readable code can be stored and executed in a distributed manner. The medium is readable by a computer, stored in a memory, and executable on a processor.

본 발명에서 인용하는 공개 문헌, 특허 출원, 특허 등을 포함하는 모든 문헌들은 각 인용 문헌이 개별적으로 및 구체적으로 병합하여 나타내는 것 또는 본 발명에서 전체적으로 병합하여 나타낸 것과 동일하게 본 발명에 병합될 수 있다. All documents, including publications, patent applications, patents, etc., cited in the present invention may be incorporated into the present invention in the same manner as each cited document is shown individually and specifically in conjunction with one another, .

본 발명의 이해를 위하여, 도면에 도시된 바람직한 실시 예들에서 참조 부호를 기재하였으며, 본 발명의 실시 예들을 설명하기 위하여 특정 용어들을 사용하였으나, 특정 용어에 의해 본 발명이 한정되는 것은 아니며, 본 발명은 당업자에 있어서 통상적으로 생각할 수 있는 모든 구성 요소들을 포함할 수 있다. In order to facilitate understanding of the present invention, reference will be made to the preferred embodiments shown in the drawings, and specific terminology is used to describe the embodiments of the present invention. However, the present invention is not limited to the specific terminology, Lt; / RTI > may include all elements commonly conceivable by those skilled in the art.

본 발명은 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다.　 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다.　 예를 들어, 본 발명은 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다.　 본 발명에의 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 발명은 데이터 형태, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다.　 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다.　 또한, 본 발명은 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다.　 “매커니즘”, “요소”, “수단”, “구성”과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다.　 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다. The present invention may be represented by functional block configurations and various processing steps. These functional blocks may be implemented in a wide variety of hardware and / or software configurations that perform particular functions. For example, the present invention may include integrated circuit configurations, such as memory, processing, logic, look-up tables, etc., that may perform various functions by control of one or more microprocessors or other control devices Can be adopted. Similar to the components of the present invention that may be implemented with software programming or software components, the present invention may be implemented in software such as C, C ++, and / or C ++, including various algorithms implemented in data types, processes, routines, , Java (Java), assembler, and the like. Functional aspects may be implemented with algorithms running on one or more processors. Further, the present invention can employ conventional techniques for electronic environment setting, signal processing, and / or data processing. Terms such as "mechanism", "element", "means", "configuration" may be used broadly and are not limited to mechanical and physical configurations. The term may include the meaning of a series of routines of software in conjunction with a processor or the like.

본 발명에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 본 발명의 범위를 한정하는 것은 아니다.　 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다.　 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.　 또한, “필수적인”, “중요하게” 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.The specific acts described in the present invention are, by way of example, not intended to limit the scope of the invention in any way. For brevity of description, descriptions of conventional electronic configurations, control systems, software, and other functional aspects of such systems may be omitted. Also, the connections or connecting members of the lines between the components shown in the figures are illustrative of functional connections and / or physical or circuit connections, which may be replaced or additionally provided by a variety of functional connections, physical Connection, or circuit connections. Also, unless explicitly mentioned, such as " essential ", " importantly ", etc., it may not be a necessary component for application of the present invention.

Claims (7)

웨이퍼 맵의 처리 방법에 있어서,
상기 웨이퍼 맵에서 비정상 칩의 위치를 나타내는 복수의 불량 좌표를 클러스터링 하여 복수의 클러스터를 생성하는 단계;
상기 클러스터링 결과에 기초하여, 상기 웨이퍼 맵에서 주변 불량 좌표와의 거리에 따라 결정되는 연관도가 임계값 미만인 독립된 불량 좌표를 제거하는 단계; 및
상기 독립된 불량 좌표가 제거된 웨이퍼 맵에 포함된 상기 복수의 클러스터 중 기 설정된 기준에 기초하여 선택된 대표 클러스터를 상기 웨이퍼 맵의 불량 영역으로 결정하는 단계를 포함하는, 방법. A method of processing a wafer map,
Generating a plurality of clusters by clustering a plurality of bad coordinates indicating positions of abnormal chips in the wafer map;
Removing independent bad coordinates based on the clustering result, wherein the degree of association determined in accordance with the distance from the peripheral bad coordinates in the wafer map is less than a threshold value; And
Determining a representative cluster selected on the basis of a predetermined criterion among the plurality of clusters included in the wafer map from which the independent bad coordinates have been removed as a defective region of the wafer map. 제 1 항에 있어서,
상기 웨이퍼 맵에서 최외곽 좌표를 기준으로 기 설정된 거리 범위 내에 위치한 에지 영역을 제거하는 단계를 더 포함하고,
상기 복수의 클러스터를 생성하는 단계는,
상기 에지 영역이 제거된 웨이퍼 맵 상의 복수의 불량 좌표를 클러스터링 하여 상기 복수의 클러스터를 생성하는, 방법. The method according to claim 1,
Further comprising the step of removing an edge region located within a predetermined distance range with respect to the outermost coordinates in the wafer map,
Wherein the generating of the plurality of clusters comprises:
And clustering a plurality of bad coordinates on the wafer map from which the edge regions have been removed to generate the plurality of clusters. 제 1 항에 있어서, 상기 복수의 클러스터를 생성하는 단계는.
상기 웨이퍼 맵에서 상기 복수의 불량 좌표에 NN-EM(Nearest Neighbors -Expectation Maximization) 클러스터링을 수행하는 단계를 포함하는, 방법. 2. The method of claim 1, wherein creating the plurality of clusters comprises:
Performing Nearest Neighbors-Expectation Maximization (NN-EM) clustering on the plurality of bad coordinates in the wafer map. 제 3 항에 있어서, 상기 복수의 클러스터를 생성하는 단계는,
상기 웨이퍼 맵의 크기 및 상기 웨이퍼 맵 상에 존재하는 불량 좌표의 비율에 기초하여, 상기 NN-EM 클러스터링의 파라미터를 결정하는 단계를 포함하는, 방법. 4. The method of claim 3, wherein generating the plurality of clusters comprises:
Determining a parameter of the NN-EM clustering based on the size of the wafer map and the ratio of bad coordinates present on the wafer map. 제 1 항에 있어서, 상기 독립된 불량 좌표를 제거하는 단계는,
상기 웨이퍼 맵에서 기 설정된 거리 범위 내에 특정 개수 미만의 주변 불량 좌표가 존재하는 불량 좌표를 상기 독립된 불량 좌표로 결정하는 단계를 포함하는, 방법. 2. The method of claim 1, wherein removing the independent bad coordinates comprises:
Determining in the wafer map that the defective coordinates in which there are less than a specified number of peripheral defective coordinates within a predetermined distance range as the independent defective coordinates. 제 1 항에 있어서, 상기 선택된 대표 클러스터를 상기 웨이퍼 맵의 불량 영역으로 결정하는 단계는,
상기 복수의 클러스터 중 포함된 불량 좌표의 개수가 가장 큰 클러스터를 상기 대표 클러스터로 선택하는 단계를 포함하는, 방법. 2. The method of claim 1, wherein determining the selected representative cluster as a defective area of the wafer map comprises:
Selecting as the representative cluster a cluster having the largest number of bad coordinates included in the plurality of clusters. 컴퓨터로 하여금,
웨이퍼 맵에서 비정상 칩의 위치를 나타내는 복수의 불량 좌표를 클러스터링 하여 복수의 클러스터를 생성하는 단계;
상기 클러스터링 결과에 기초하여, 상기 웨이퍼 맵에서 주변 불량 좌표와의 거리에 따라 결정되는 연관도가 임계값 미만인 독립된 불량 좌표를 제거하는 단계; 및
상기 독립된 불량 좌표가 제거된 웨이퍼 맵에 포함된 상기 복수의 클러스터 중 기 설정된 기준에 기초하여 선택된 대표 클러스터를 상기 웨이퍼 맵의 불량 영역으로 결정하는 단계를 수행하도록 하는 컴퓨터 판독가능 저장매체에 저장된 컴퓨터 프로그램. The computer,
Clustering a plurality of bad coordinates indicating a position of an abnormal chip in a wafer map to generate a plurality of clusters;
Removing independent bad coordinates based on the clustering result, wherein the degree of association determined in accordance with the distance from the peripheral bad coordinates in the wafer map is less than a threshold value; And
Determining a representative cluster selected on the basis of a predetermined criterion among the plurality of clusters included in the wafer map from which the independent bad coordinates have been removed to be a defective region of the wafer map; .
KR1020170184450A 2017-12-29 2017-12-29 Method and computer program for processing of wafer map KR102031842B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184450A KR102031842B1 (en) 2017-12-29 2017-12-29 Method and computer program for processing of wafer map

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184450A KR102031842B1 (en) 2017-12-29 2017-12-29 Method and computer program for processing of wafer map

Publications (2)

Publication Number Publication Date
KR20190081709A true KR20190081709A (en) 2019-07-09
KR102031842B1 KR102031842B1 (en) 2019-10-15

Family

ID=67260996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184450A KR102031842B1 (en) 2017-12-29 2017-12-29 Method and computer program for processing of wafer map

Country Status (1)

Country Link
KR (1) KR102031842B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403309A (en) * 2020-03-30 2020-07-10 上海华力集成电路制造有限公司 Wafer aggregation-like defect detection method and detection system thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128251A (en) * 2004-10-27 2006-05-18 Renesas Technology Corp Method of manufacturing semiconductor device
JP2009010303A (en) * 2007-06-29 2009-01-15 Ricoh Co Ltd Method for sorting nondefective chip on wafer, method for evaluating chip quality using the same, program for chip sorting, program for evaluating chip quality, marking mechanism and manufacturing method for semiconductor device
JP2010027910A (en) * 2008-07-22 2010-02-04 Ricoh Co Ltd Chip quality determining method, chip quality determining program, and marking mechanism using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128251A (en) * 2004-10-27 2006-05-18 Renesas Technology Corp Method of manufacturing semiconductor device
JP2009010303A (en) * 2007-06-29 2009-01-15 Ricoh Co Ltd Method for sorting nondefective chip on wafer, method for evaluating chip quality using the same, program for chip sorting, program for evaluating chip quality, marking mechanism and manufacturing method for semiconductor device
JP2010027910A (en) * 2008-07-22 2010-02-04 Ricoh Co Ltd Chip quality determining method, chip quality determining program, and marking mechanism using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403309A (en) * 2020-03-30 2020-07-10 上海华力集成电路制造有限公司 Wafer aggregation-like defect detection method and detection system thereof

Also Published As

Publication number Publication date
KR102031842B1 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
JP6879431B2 (en) Image processing equipment, image processing method and image processing program
TWI614721B (en) Detection of defects embedded in noise for inspection in semiconductor manufacturing
US20220269996A1 (en) Information processing apparatus, information processing method, and storage medium
TWI747055B (en) State inference device and state inference method
CN109416749B (en) Image gray scale classification method and device and readable storage medium
CN105957113B (en) Manhattan network-based horizontal inscribed rectangle algorithm and device for any connected domain
JP6936961B2 (en) Information providing device, terminal, identity verification system, information providing method and program
CN106331746B (en) Method and apparatus for identifying watermark location in video file
KR101910268B1 (en) Semiconductor GP Prediction Method and System
KR20190081709A (en) Method and computer program for processing of wafer map
CN114256105A (en) Method, device and system for detecting semiconductor process abnormity
WO2022058264A1 (en) Defect detection for semiconductor structures on a wafer
JP6340227B2 (en) Human detection device
KR102073362B1 (en) Method and computer program for classifying wafer map according to defect type
JP4560434B2 (en) Change region extraction method and program of the method
US8045807B2 (en) Pattern edge detecting method and pattern evaluating method
CN111833289B (en) Defect identification method, device and equipment
CN114153730A (en) Method for generating buried point configuration page and related equipment
JP2021163127A (en) Program creation device, object detection system, anchor setting method and anchor setting program
JP2020101900A (en) Image inspection apparatus, learning method for image inspection and image inspection program
CN117635608B (en) Hole deviation defect detection method, device, equipment and storage medium
CN117934804B (en) Method and related device for determining whether wafer is qualified for needle insertion
CN117215164B (en) Photoetching simulation method and device
JP2017073138A (en) Water state detection device, method and image processing device
CN108053448B (en) Target positioning method and system for sound pressure sensitive nuclear sound image

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant