KR20190077909A - Display device and operation method for the same - Google Patents

Display device and operation method for the same Download PDF

Info

Publication number
KR20190077909A
KR20190077909A KR1020170179479A KR20170179479A KR20190077909A KR 20190077909 A KR20190077909 A KR 20190077909A KR 1020170179479 A KR1020170179479 A KR 1020170179479A KR 20170179479 A KR20170179479 A KR 20170179479A KR 20190077909 A KR20190077909 A KR 20190077909A
Authority
KR
South Korea
Prior art keywords
scramble
scrambled
data
seed
error
Prior art date
Application number
KR1020170179479A
Other languages
Korean (ko)
Other versions
KR102436561B1 (en
Inventor
정해인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170179479A priority Critical patent/KR102436561B1/en
Publication of KR20190077909A publication Critical patent/KR20190077909A/en
Application granted granted Critical
Publication of KR102436561B1 publication Critical patent/KR102436561B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a display device and a method of driving the same. The display device comprises: a timing control unit configured to scramble a scramble seed according to a predetermined sequence, mix the scramble seed with a received image data to generate and output scrambled data, and monitor a scramble/descramble error signal to reset the scramble seed when it is determined that the scramble/descramble error signal is inputted; and a data driver configured to scramble a scrambled seed according to the same sequence as the timing control unit, descramble the scrambled data received from the timing control unit by using the scrambled seed, check a scramble check bit of the descrambled data to check whether there is a scramble/descramble error, and output an error generation signal to the timing control unit when it is determined that there is the scramble/descramble error. When the scramble/descramble sequence of the timing control unit is different from the scramble/descramble sequence of the data driver, it is possible to reduce abnormal display section by resetting the scramble seed without using a frame memory.

Description

디스플레이 장치 및 그 구동 방법{Display device and operation method for the same}DISPLAY DEVICE AND OPERATION METHOD THEREOF

본 발명은 디스플레이 장치 및 그 구동방법에 관한 것으로서, 더욱 상세하게는 프레임 메모리를 사용하지 않고, 타이밍 제어부와 데이터 드라이버의 스크램블/디스크램블 시퀀스가 상이할 때, 스크램블 시드를 재설정하여 비정상 디스플레이 구간을 줄일 수 있는 디스플레이 장치 및 그 구동방법에 관한 것이다.The present invention relates to a display apparatus and a driving method thereof, and more particularly, to a display apparatus and a driving method thereof, and more particularly to a display apparatus and a driving method thereof, in which when a scramble / descrambling sequence of a timing control unit and a data driver are different from each other without using a frame memory, And a method of driving the same.

도 1에 도시한 바와 같이, 이미지를 디스플레이하기 위해서는 호스트 시스템의 그래픽 카드(10)와, 디스플레이부의 타이밍 제어부(20), 데이터 드라이버(30) 및 표시 패널(40)을 필요로 한다. 호스트 시스템의 그래픽 카드(10)와 디스플레이부의 타이밍 제어부(20) 사이의 타이밍 제어 인터페이스로는 LVDS, HS-LVDS, iDP, 및 V-by-one HS 등의 내부 인터페이스 방식이 사용된다. 타이밍 제어부(20)와 데이터 드라이버(30) 사이의 패널 인터페이스로는 Mini-LVDS, EPI, MIPI 및 MDDI 방식 등이 사용되고 있다.As shown in Fig. 1, in order to display an image, a graphic card 10 of a host system, a timing control unit 20, a data driver 30 and a display panel 40 of a display unit are required. An internal interface scheme such as LVDS, HS-LVDS, iDP, and V-by-one HS is used as a timing control interface between the graphics card 10 of the host system and the timing controller 20 of the display unit. As the panel interface between the timing controller 20 and the data driver 30, Mini-LVDS, EPI, MIPI, and MDDI are used.

고속 EPI(Embedded Panel Interface) 방식에서 EMI(Electro Magnetic Interface) 저감을 위하여 타이밍 제어부(20)에서 데이터 드라이버(30)로 데이터를 전달할 때, EPI 데이터를 스크램블(scramble)하여 전송한다.When data is transferred from the timing controller 20 to the data driver 30 in order to reduce EMI (Electro Magnetic Interface) in a high-speed EPI (Embedded Panel Interface) system, the EPI data is scrambled and transmitted.

데이터 드라이버(30)는 타이밍 제어부(20)로부터 제공된 스크램블 데이터를 디스크램블(descramble)하여 표시패널(40)로 출력한다.The data driver 30 descrambles the scramble data provided from the timing controller 20 and outputs the descrambled data to the display panel 40.

상기 타이밍 제어부(20)와 데이터 드라이버(30)는 스크램블 시퀀스를 맞추기 위하여 서로 동일한 스크램블 시드를 사용한다. 스크램블 결과가 서로 맞지 않으면 스크램블 시드를 재설정하기 이전까지 타이밍 제어부와 데이터 드라이버 사이의 스크램블/디스크램블 미스 매칭 상태가 유지된다. 이로 인하여 도 2에 도시한 바와 같이, 스크램블 시퀀스가 맞지 않은 시점(A) 이후의 화면이 디스플레이되지 않게 된다.The timing controller 20 and the data driver 30 use the same scrambled seeds to match the scramble sequence. If the scramble results do not match, the scramble / descramble mismatch state between the timing controller and the data driver is maintained until the scramble seed is reset. As a result, as shown in Fig. 2, the screen after the time point (A) at which the scramble sequence does not match is not displayed.

이를 방지하기 위한 방법으로 주기적으로 스크램블 시드를 리셋하는 방법이 있다. 다른 방법으로는 프레임 메모리를 구비하여 스크램블/디스크램블의 이상 여부에 따라 프레임 메모리에 저장된 메모리를 표시패널로 출력하거나, 스크램블/디스크램블 동작을 다시 수행하는 방법이 있다.As a method for preventing this, there is a method of periodically resetting the scrambled seed. As another method, there is a method of outputting a memory stored in a frame memory to a display panel or performing a scramble / descramble operation again depending on whether the scramble / descrambling is abnormal by providing a frame memory.

이러한 종래 기술에 따른 디스플레이 데이터의 인터페이스 방법은 고속 디스플레이에 적합하지 않다. 따라서, 주기적으로 스크램블 시드를 리셋하거나, 프레임 메모리를 사용하지 않으면서, 스크램블/디스크램블 동작에 오류가 발생할 때 비정상적으로 디스플레이되는 구간을 최소화할 수 있는 기술이 요구된다.Such a conventional interface method of display data is not suitable for high-speed display. Therefore, there is a need for a technique capable of minimizing a periodically displayed period when the scramble / descrambling operation is erroneously performed without resetting the scrambled seed or using the frame memory.

본 발명은 비정상으로 디스플레이되는 구간을 최소화할 수 있는 디스플레이 장치 및 그 구동방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a display device and a method of driving the display device which can minimize a period in which an abnormality is displayed.

본 발명의 다른 목적은 주기적으로 스크램블 시드를 재설정하지 않는 디스플레이 장치 및 그 구동방법을 제공하는 것을 목적으로 한다.It is another object of the present invention to provide a display device and a driving method thereof that do not reset the scrambled seed periodically.

본 발명의 또 다른 목적은 프레임 메모리를 추가하지 않고 비정상 디스플레이 구간을 줄일 수 있는 디스플레이 장치 및 그 구동방법을 제공하는 것이다.It is still another object of the present invention to provide a display device and a driving method thereof that can reduce an abnormal display period without adding a frame memory.

본 발명의 또 다른 목적은 타이밍 제어부와 데이터 드라이버 사이의 스크램블 시퀀스 미스 매칭으로 인해 발생하는 오류를 실시간으로 해결할 수 있는 디스플레이 장치 및 그 구동방법을 제공하는 것이다.It is still another object of the present invention to provide a display device and a method of driving the same that can solve an error caused by a scramble sequence mismatching between a timing controller and a data driver in real time.

이러한 목적들을 달성하기 위한 본 발명에 따른 디스플레이 장치는 스크램블 시드(scramble seed)를 미리 설정된 시퀀스에 따라 스크램블하여 수신된 영상 데이터와 혼합하여 스크램블 데이터를 생성하여 출력하고, 스크램블/디스크램블 에러 신호를 모니터링하여 스크램블/디스크램블 에러 신호가 입력될 경우, 스크램블 시드를 리셋하는 타이밍 제어부; 및 상기 타이밍 제어부와 동일한 시퀀스에 따라 스크램블 시드를 스크램블하고, 상기 스크램블된 시드를 이용하여 상기 타이밍 제어부로부터 수신한 스크램블된 데이터를 디스크램블하고, 디스크램블된 데이터의 스크램블 체크 비트를 확인하여 스크램블/디스크램블 에러 여부를 확인하여, 에러가 확인되면 상기 타이밍 제어부로 에러 발생 신호를 출력하는 데이터 드라이버를 포함하여 이루어지는 것을 구성의 특징으로 한다.According to an aspect of the present invention, there is provided a display device for scrambling a scrambled seed according to a predetermined sequence and mixing the scrambled seed with received image data to generate and output scrambled data, A timing control unit for resetting the scramble seed when a scramble / descramble error signal is input; And a scrambler for scrambling the scrambled seed according to the same sequence as the timing control unit, descrambling the scrambled data received from the timing control unit using the scrambled seed, checking the scrambled bits of the descrambled data, And a data driver for checking whether or not a scramble error has occurred and outputting an error occurrence signal to the timing control unit when an error is confirmed.

본 발명에 따른 디스플레이 장치의 세부적 구성의 특징으로는 상기 타이밍 제어부가 호스트 시스템으로부터 영상 데이터를 수신하는 수신부; 상기 데이터 드라이버로부터 체크 비트 에러 검출 신호를 수신하는 에러 모니터부; 스크램블 시드를 스크램블링하고, 상기 수신부를 통해 수신된 영상 데이터와 논리 연산하여 스크램블 데이터를 생성하고, 상기 에러 모니터부로부터 에러 검출 신호 수신 정보를 수신하여 상기 스크램블 시드를 리셋하는 스크램블러; 및 상기 스크램블러에 의해 생성된 스크램블 데이터와 스크램블 체크 비트가 포함된 컨트롤 패킷을 출력하는 전송부를 포함하여 이루어진다.The display device according to the present invention is characterized in that the timing controller comprises: a receiver for receiving image data from a host system; An error monitor for receiving a check bit error detection signal from the data driver; A scrambler for scrambling the scrambled seed, generating scrambled data by performing a logical operation with the video data received through the receiver, receiving the error detection signal reception information from the error monitor, and resetting the scrambled seed; And a transmitter for outputting a control packet including scramble data generated by the scrambler and a scramble check bit.

본 발명에 따른 디스플레이 장치의 상기 컨트롤 패킷에 포함되는 스크램블 체크 비트는 2비트(bit) 이상을 갖는다.The scramble check bit included in the control packet of the display apparatus according to the present invention has 2 bits or more.

본 발명에 따른 디스플레이 장치의 상기 스크램블 체크 비트는 컨트롤 패킷의 하위 4비트로 설정된다.The scramble check bit of the display device according to the present invention is set to the lower 4 bits of the control packet.

본 발명의 바람직한 실시 예에 따른 디스플레이 장치에서 상기 데이터 드라이버는 상기 타이밍 제어부로부터 스크램블 데이터와 컨트롤 패킷을 수신하는 수신부; 상기 타이밍 제어부와 동일한 타이밍과 동일한 시퀀스로 스크램블 시드를 스크램블링하는 스크램블러; 상기 스크램블된 시드를 이용하여 스크램블 데이터와 컨트롤 패킷을 디스크램블링하는 디스크램블러; 상기 디스크램블러에 의해 디스크램블된 컨트롤 패킷에 포함된 스크램블 체크 비트를 지정된 데이터와 비교하여 일치 여부를 판단하고, 결과에 따라 상기 타이밍 제어부로 에러 검출 신호의 전송 여부를 결정하는 에러 확인부; 및 상기 디스크램블러에 의해 디스크램블된 영상 데이터를 표시 패널로 출력하는 영상 출력부를 포함하여 이루어질 수 있다.In the display device according to the preferred embodiment of the present invention, the data driver includes: a receiver for receiving scramble data and a control packet from the timing controller; A scrambler scrambling the scrambled seed with the same timing as the timing control unit; A descrambler for descrambling the scrambled data and the control packet using the scrambled seed; An error checking unit for comparing the scramble check bits included in the control packet descrambled by the descrambler with the designated data to determine whether they match or not, and for determining whether to transmit the error detection signal to the timing controller according to the result; And an image output unit for outputting the descrambled image data to the display panel by the descrambler.

본 발명의 바람직한 실시 예에 따른 디스플레이 장치에서는 상기 타이밍 제어부와 상기 데이터 드라이버가 EPI 방식으로 데이터 통신을 수행한다.In the display apparatus according to the preferred embodiment of the present invention, the timing controller and the data driver perform data communication in the EPI scheme.

본 발명에 따른 디스플레이 구동방법은 타이밍 제어부에서 스크램블된 시드와 영상 데이터를 혼합하여 스크램블 영상 데이터를 생성하고, 스크램블 체크 비트가 포함된 컨트롤 패킷과 함께 전송하는 단계; 데이터 드라이버에서 수신한 스크램블 영상 데이터를 디스크램블하여 디스크램블된 영상 데이터를 표시 패널로 출력하기 이전에 스크램블 체크 비트의 에러 여부를 판단하는 단계; 데이터 드라이버에서 에러를 검출하면 상기 타이밍 제어부에 에러 검출 신호를 전송하는 단계; 및 타이밍 제어부에서 상기 데이터 드라이버로부터 에러 검출 신호를 수신하면 스크램블 시드를 리셋하는 단계를 포함하여 이루어진다.A display driving method according to the present invention includes: generating a scrambled image data by mixing a scrambled seed and image data in a timing controller, and transmitting the scrambled image data together with a control packet including a scramble check bit; Determining whether the scramble check bit is erroneous before descrambling the scrambled image data received by the data driver and outputting the descrambled image data to the display panel; Transmitting an error detection signal to the timing controller when an error is detected in the data driver; And resetting the scrambled seed upon receipt of an error detection signal from the data driver in the timing control unit.

본 발명에 따른 디스플레이 장치의 구동방법은 상기 타이밍 제어부와 데이터 드라이버는 동일한 시퀀스를 이용하여 동일한 타이밍에 스크램블 시드를 스크램블하는 것을 특징으로 한다.The driving method of a display device according to the present invention is characterized in that the timing controller and the data driver scramble the scrambled seeds at the same timing using the same sequence.

본 발명에 따른 디스플레이 장치 및 그 구동방법은 다음과 같은 효과를 갖는다.The display device and the driving method thereof according to the present invention have the following effects.

첫째, 프레임 메모리를 추가하지 않고 비정상 디스플레이 구간을 줄일 수 있다.First, it is possible to reduce the abnormal display interval without adding frame memory.

둘째, 주기적으로 스크램블 시드를 재설정하지 않고 비정상 디스플레이 구간을 줄일 수 있다.Second, the abnormal display period can be reduced without periodically resetting the scrambled seed.

셋째, 타이밍 제어부와 데이터 드라이버 사이의 스크램블 시퀀스 미스 매칭으로 인해 발생하는 오류를 실시간으로 해결할 수 있다.Third, errors occurring due to scramble sequence mismatching between the timing controller and the data driver can be solved in real time.

도 1은 디스플레이 장치의 주요 구성 요소들을 개략적으로 나타낸 블록도이다.
도 2는 종래 기술에 따른 디스플레이 장치에서 스크램블/디스크램블 미스 매칭이 발생한 경우의 디스플레이 상태를 나타낸 예시도이다.
도 3은 본 발명에 따른 디스플레이 장치의 개략적으로 나타낸 블록도이다.
도 4는 본 발명에 따른 디스플레이 구동방법에서 타이밍 제어부의 동작을 나타낸 흐름도이다.
도 5는 본 발명에 따른 타이밍 제어부에서 데이터 드라이버로 전송하는 컨트롤 패킷의 일부분을 나타낸 예시도이다.
도 6은 본 발명에 따른 디스플레이 구동방법에서 데이터 드라이버의 동작을 나타낸 흐름도이다.
도 7은 본 발명에 따른 디스플레이 장치에서 스크램블/디스크램블 미스 매칭이 발생한 경우의 디스플레이 상태를 나타낸 예시도이다.1 is a block diagram schematically showing main components of a display device.
2 is a diagram illustrating an example of a display state when a scramble / descramble mismatch occurs in a display device according to the related art.
3 is a block diagram schematically showing a display device according to the present invention.
4 is a flowchart illustrating an operation of the timing controller in the display driving method according to the present invention.
5 is a diagram illustrating a portion of a control packet transmitted from a timing controller to a data driver according to the present invention.
6 is a flowchart illustrating an operation of the data driver in the display driving method according to the present invention.
FIG. 7 is an exemplary view showing a display state when a scramble / descramble mismatching occurs in a display device according to the present invention.

본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.For specific embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be embodied in various forms, And should not be construed as limited to the embodiments described.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 없는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가진다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises ", or" having ", and the like, are intended to specify the presence of stated features, integers, But do not preclude the presence or addition of steps, operations, elements, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 나타내는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be construed to indicate meaning consistent with the meaning of the context in the relevant art and are to be construed as either ideal or overly formal in meaning unless expressly defined in the present application Do not.

한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 흐름도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.On the other hand, if an embodiment is otherwise feasible, the functions or operations specified in a particular block may occur differently than the order specified in the flowchart. For example, two consecutive blocks may actually be performed at substantially the same time, and depending on the associated function or operation, the blocks may be performed backwards.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 도 3은 본 발명에 따른 디스플레이 장치의 개략적으로 나타낸 블록도이다. 도시한 바와 같이, 스크램블 시드(scramble seed)를 미리 설정된 시퀀스에 따라 스크램블하여 수신된 영상 데이터와 혼합하여 스크램블 데이터를 생성하여 출력하고, 스크램블/디스크램블 에러 신호를 모니터링하여 스크램블/디스크램블 에러 신호가 입력될 경우, 스크램블 시드를 리셋하는 타이밍 제어부(100)와, 상기 타이밍 제어부와 동일한 시퀀스에 따라 스크램블 시드를 스크램블하고, 상기 스크램블된 시드를 이용하여 상기 타이밍 제어부로부터 수신한 스크램블된 데이터를 디스크램블하고, 디스크램블된 데이터의 스크램블 체크 비트를 확인하여 스크램블/디스크램블 에러 여부를 확인하여, 에러가 확인되면 상기 타이밍 제어부로 에러 발생 신호를 출력하는 데이터 드라이버(200)를 포함하여 이루어진다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. 3 is a block diagram schematically showing a display device according to the present invention. As shown in the figure, a scramble seed is scrambled according to a predetermined sequence and mixed with the received image data to generate and output scramble data. The scramble / descramble error signal is monitored to generate a scramble / descramble error signal A scrambled seed is scrambled according to the same sequence as the timing control unit and the scrambled data received from the timing control unit is descrambled using the scrambled seed And a data driver 200 for checking the scramble check bit of the descrambled data to check whether a scramble / descrambling error has occurred and outputting an error signal to the timing controller when an error is confirmed.

상기 타이밍 제어부(100)는 호스트 시스템으로부터 영상 데이터를 수신하는 수신부(110)와, 상기 데이터 드라이버(200)로부터 체크 비트 에러 검출 신호를 수신하는 에러 모니터부(140)와, 스크램블 시드를 스크램블링하고, 상기 수신부(110)를 통해 수신된 영상 데이터와 논리 연산하여 스크램블 데이터를 생성하고, 상기 에러 모니터부(140)로부터 에러 검출 신호 수신 정보를 수신하여 상기 스크램블 시드를 리셋하는 스크램블러(120) 및 상기 스크램블러(120)에 의해 생성된 스크램블 데이터와 스크램블 체크 비트가 포함된 컨트롤 패킷을 출력하는 전송부(130)를 포함하여 이루어진다.The timing controller 100 includes a receiver 110 for receiving image data from a host system, an error monitor 140 for receiving a check bit error detection signal from the data driver 200, a scrambler for scrambling the scrambled seed, A scrambler 120 for generating scrambled data by performing logical operation with the image data received through the receiver 110 and receiving the error detection signal reception information from the error monitor 140 to reset the scrambled seed, And a transmission unit 130 for outputting a control packet including scramble data generated by the scramble check bit and a scramble check bit.

한편, 상기 데이터 드라이버(200)는 상기 타이밍 제어부로부터 스크램블 데이터와 컨트롤 패킷을 수신하는 수신부(210)와, 상기 타이밍 제어부(100)와 동일한 타이밍과 동일한 시퀀스로 스크램블 시드를 스크램블링하는 스크램블러(220)와, 상기 스크램블러(220)에 의해 스크램블된 시드를 이용하여 스크램블 데이터와 컨트롤 패킷을 디스크램블링하는 디스크램블러(230)와, 상기 디스크램블러(230)에 의해 디스크램블된 컨트롤 패킷에 포함된 스크램블 체크 비트를 지정된 데이터와 비교하여 일치 여부를 판단하고, 결과에 따라 상기 타이밍 제어부(100)로 에러 검출 신호의 전송 여부를 결정하는 에러 확인부(240) 및 상기 디스크램블러(230)에 의해 디스크램블된 영상 데이터를 표시 패널로 출력하는 영상 출력부(250)를 포함하여 이루어진다.The data driver 200 includes a receiving unit 210 for receiving scrambled data and a control packet from the timing control unit, a scrambler 220 for scrambling a scrambled seed in the same sequence as the timing control unit 100, A descrambler 230 for descrambling the scrambled data and the control packet using a seed scrambled by the scrambler 220, and a descrambler 230 for scrambling the scrambled data contained in the control packet descrambled by the descrambler 230 An error checking unit 240 for determining whether or not to match with the designated data and determining whether to transmit an error detection signal to the timing controller 100 according to a result of the comparison and an error checking unit 240 for determining whether to transmit the image data descrambled by the descrambler 230 And an image output unit 250 for outputting the image data to the display panel.

도 4는 본 발명에 따른 디스플레이 구동방법에서 타이밍 제어부의 동작을 나타낸 흐름도이다.4 is a flowchart illustrating an operation of the timing controller in the display driving method according to the present invention.

타이밍 제어부(100)의 스크램블러(120)는 미리 정해진 스크램블 시퀀스에 따라 스크램블 시드를 스크램블한다. 일반적으로 스크램블 시드는 16진수 "FFFF"가 사용된다 (S401 단계).The scrambler 120 of the timing control unit 100 scrambles the scrambled seed according to a predetermined scramble sequence. In general, the scramble seed is a hexadecimal number "FFFF" (step S401).

수신부(110)는 호스트 시스템으로부터 표시 패널을 통해 출력될 이미지의 R,G,B 영상 데이터를 수신한다 (S402 단계).The receiving unit 110 receives the R, G, and B image data of the image to be output through the display panel from the host system (step S402).

스크램블러(120)는 스크램블된 시드와 상기 수신부(110)를 통해 수신한 R,G, B 영상 데이터를 논리 연산 방식으로 혼합하여 스크램블 데이터를 생성한다. 논리 연산 방법으로는 AND 연산 또는 XOR 연산이 가능하다 (S403 단계).The scrambler 120 generates scrambled data by mixing the scrambled seed and the R, G, and B image data received through the receiver 110 by a logical operation method. As the logical operation method, an AND operation or an XOR operation is possible (S403).

전송부(130)는 생성된 스크램블 데이터와 함께 컨트롤 패킷을 EPI(Embedded Panel Interface) 방식에 따라 데이터 드라이버(200)로 전송한다. 상기 컨트롤 패킷은 체크 비트를 포함한다. 상기 체크 비트는 도 5에 도시한 바와 같이, 컨트롤 패킷(131)의 컨트롤 스타트(CTR_START) 영역(131a)에 포함된다. 컨트롤 스타트 영역(131a)은 데이터를 포함하지 않는 더미 영역(131b)을 포함한다. 본 발명에서는 상기 더미 영역(131b) 중 일부분에 스크램블 체크 비트(131c)를 포함하여 컨트롤 패킷(131)을 생성한다. 상기 컨트롤 패킷에 포함되는 스크램블 체크 비트는 컨트롤 패킷의 하위 2비트(bit) 이상 바람직하게는 첫 번째 EPI 컨트롤 패킷의 하위 4비트에 설정된다 (S404 단계).The transmission unit 130 transmits the control packet together with the generated scramble data to the data driver 200 according to the EPI (Embedded Panel Interface) method. The control packet includes a check bit. The check bit is included in the control start (CTR_START) area 131a of the control packet 131 as shown in FIG. The control start area 131a includes a dummy area 131b that does not include data. In the present invention, a control packet 131 is generated by including a scramble check bit 131c in a part of the dummy area 131b. The scrambled check bits included in the control packet are set to the lower two bits of the control packet and preferably to the lower four bits of the first EPI control packet in operation S404.

스크램블 데이터를 전송한 후 데이터 드라이버(200)로부터 에러 검출 신호의 수신여부를 확인한다. 만일 에러 검출 신호가 수신되지 않으면 스크램블 시퀀스에 따라 스크램블하는 단계로 돌아간다 (S405 단계).After the scramble data is transmitted, whether or not the error detection signal is received from the data driver 200 is confirmed. If the error detection signal is not received, the process returns to the step of scrambling according to the scramble sequence (step S405).

데이터 드라이버로부터 에러 검출 신호를 수신하면 스크램블 시드를 리셋한다. 따라서, 스크램블 시드는 "FFFF"로 초기화되고, 이 스크램블 시드를 시퀀스에 따라 스크램블하게 된다 (S406 단계).Upon receipt of an error detection signal from the data driver, the scramble seed is reset. Therefore, the scrambled seed is initialized to "FFFF ", and the scrambled seed is scrambled according to the sequence (step S406).

도 6은 본 발명에 따른 디스플레이 구동방법에서 데이터 드라이버의 동작을 나타낸 흐름도이다. 데이터 드라이버(200)는 타이밍 제어부(100)와 동일한 시점에 동일한 시퀀스를 이용하여 스크램블 시드를 스크램블한다 (S601 단계).6 is a flowchart illustrating an operation of the data driver in the display driving method according to the present invention. The data driver 200 scrambles the scrambled seed using the same sequence at the same timing as the timing controller 100 (step S601).

타이밍 제어부(100)로부터 스크램블 데이터과 컨트롤 패킷을 수신하여 (S602 단계), 디스크램블을 수행한다 (S603 단계).The scramble data and the control packet are received from the timing controller 100 (step S602), and descrambled (step S603).

디스크램블된 컨트롤 패킷으로부터 스크램블 체크 비트를 지정된 값과 확인한다. 예를 들어, 타이밍 제어부에서 초기 스크램블 시드 "FFFF"를 스크램블하여 제1 영상 데이터(data1)을 혼합하여 제1 스크램블 데이터(Data_1)를 생성하여 체크 비트와 함께 데이터 드라이버로 전송한다. 이때, 데이터 드라이버에서도 동일한 초기 스크램블 시드 "FFFF"를 스크램블하고 이를 이용하여 타이밍 제어부로부터 수신한 제1 스크램블 데이터(Data_1)를 디스크램블하여 제1 영상 데이터(data1)를 추출한다. 이때, 디스크램블된 컨트롤 패킷에 포함된 체크 비트가 데이터 드라이버에 저장한 값과 일치하는지를 판단하여 에러 여부를 확인한다.The scramble check bit is confirmed from the descrambled control packet with the specified value. For example, the timing controller scrambles the initial scrambled seed "FFFF " to generate first scrambled data (Data_1) by mixing the first video data (data1) and transmits the first scrambled data (Data_1) to the data driver together with the check bits. At this time, the data driver also scrambles the same initial scrambled seed "FFFF " and uses this to descramble the first scrambled data (Data_1) received from the timing controller to extract the first video data (data1). At this time, it is determined whether or not the check bit included in the descrambled control packet matches the value stored in the data driver to check whether or not an error has occurred.

타이밍 제어부에서는 에러 검출 신호를 수신하지 않았으므로 스크램블 시퀀스에 따라 스크램블 시드를 스크램블한다. 타이밍 제어부에서는 스크램블된 시드 예를 들어, "FFFA"와 제2 영상데이터(data2)를 논리 연산하여 제2 스크램블 데이터(Data_2)를 생성한다. 데이터 드라이버에서도 타이밍 제어부와 동일한 스크램블 시퀀스에 따라 스크램블 시드를 스크램블한다. 이에 따라 스크램블된 시드 "FFFA"를 이용하여 타이밍 제어부로부터 수신한 제2 스크램블 데이터(Data_2)를 디스크램블하여 제2 영상 데이터(data2)를 추출한다.Since the timing control section has not received the error detection signal, the scramble seed is scrambled in accordance with the scramble sequence. The timing control unit performs logic operation on the scrambled seed, for example, "FFFA" and the second video data "data2" to generate second scrambled data "Data_2". In the data driver, the scramble seed is scrambled according to the same scramble sequence as the timing control section. Accordingly, the second scrambled data (Data_2) received from the timing control unit is descrambled by using the scrambled seed "FFFA " to extract the second video data (data2).

만일, 스크램블 시퀀스에 에러가 있다면 데이터 드라이버에서 스크램블 시드의 스크램블 값이 "FFFA"가 아닌 다른 값, 예를 들어, "FFFD"와 같이 나타날 수 있다. 따라서, 타이밍 제어부로부터 수신하여 디스크램블한 체크 비트에 포함된 "FFFA"와 데이터 드라이버에서 잘못된 스크램블 시퀀스에 따라 스크램블한 결과 값인 "FFFD"와 다른 것을 확인하여 에러가 발생하였음을 확인할 수 있다 (S604 단계).If there is an error in the scramble sequence, the scramble value of the scrambled seed may appear in the data driver as a value other than "FFFA", for example, "FFFD". Therefore, it can be confirmed that an error has occurred by confirming that "FFFA" included in the descrambled and received check bit from the timing control unit and "FFFD", which is the result of scrambling according to the erroneous scramble sequence in the data driver, are different from each other (step S604 ).

만일 에러가 검출되지 않으면 디스크램블된 영상 데이터(data1)에 대응하는 아날로그 신호를 생성하여 표시 패널에 제공한다 (S606 단계).If no error is detected, an analog signal corresponding to the descrambled image data (data1) is generated and provided to the display panel (S606).

표시패널에서는 상기 데이터 드라이버로부터 제공된 데이터 전압에 따라 서브 픽셀을 구동하여 해당 프레임에 대응하는 영상 데이터를 표시한다 (S607 단계).The display panel drives the subpixels according to the data voltage supplied from the data driver to display the image data corresponding to the frame (S607).

그러나, 디스크램블된 컨트롤 패킷에 포함된 체크 비트가 데이터 드라이버에 저장한 값과 일치하지 않으면, 타이밍 제어부로 에러 검출신호를 전송하여 스크램블 시드를 "FFFF" 값으로 리셋하도록 한다. 이때, 데이터 드라이버에서도 스크램블 시드를 초기 값인 "FFFF"로 재설정하게 된다 (S605 단계).However, if the check bit included in the descrambled control packet does not match the value stored in the data driver, an error detection signal is sent to the timing control unit to reset the scrambling seed to the value of "FFFF ". At this time, the data driver also resets the scramble seed to the initial value "FFFF" (step S605).

이상에서 설명한 바와 같이, 본 발명에 따른 디스플레이 장치는 주기적으로 스크램블 시드를 재설정하거나, 프레임 메모리를 추가하지 않고 타이밍 제어부와 데이터 드라이버 사이의 스크램블 시퀀스 미스 매칭으로 인해 발생하는 오류를 실시간으로 해결함으로써 비정상 디스플레이 구간을 줄일 수 있다. 즉, 종래 기술과 달리 도 7에 도시한 바와 같이, 스크램블/디스크램블에 미스 매칭이 발생한 시점 "B"에서의 영상 데이터를 표시하지 못하고 블랙 라인의 형태로 표시하게 된다. 그러나, "B" 시점에 스크램블/디스크램블 미스 매칭이 발생한 것을 데이터 드라이버에서 실시간으로 타이밍 제어부에 에러 검출신호로 전송함으로써, "B" 시점 이후에서 타이밍 제어부와 데이터 드라이버에서 각각 초기화된 스크램블 시드 "FFFF"를 이용하여 스크램블 및 디스크램블을 수행함으로써, 정상적인 디스플레이 동작을 수행하게 된다.As described above, the display device according to the present invention resets the scrambled seeds periodically, or resolves errors caused by scramble sequence mismatching between the timing control unit and the data driver in real time without adding a frame memory, The interval can be reduced. That is, as shown in Fig. 7, unlike the prior art, the image data at the time point "B " at which mismatching occurs in the scramble / descramble can not be displayed and is displayed in the form of a black line. However, the fact that the scramble / descramble mismatching has occurred at the time point "B " is transmitted to the timing control unit as an error detection signal in real time, so that the scramble seed" FFFF Scrambling and descrambling are performed to perform a normal display operation.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims It can be understood that

10: 그래픽 카드 20, 100: 타이밍 제어부
30, 200: 데이터 드라이버 40: 표시 패널
110, 220: 수신부 120, 210: 스크램블러
130: 전송부 140: 에러 모니터부
230: 디스크램블러 240: 에러 확인부
250: 영상 출력부10: graphics card 20, 100: timing controller
30, 200: data driver 40: display panel
110, 220: Receiver 120, 210: Scrambler
130: Transmitting unit 140: Error monitor unit
230: descrambler 240: error checking unit
250: Video output unit

Claims (9)

스크램블 시드(scramble seed)를 미리 설정된 시퀀스에 따라 스크램블하여 수신된 영상 데이터와 혼합하여 스크램블 데이터를 생성하여 출력하고, 스크램블/디스크램블 에러 신호를 모니터링하여 스크램블/디스크램블 에러 신호가 입력될 경우, 스크램블 시드를 리셋하는 타이밍 제어부; 및
상기 타이밍 제어부와 동일한 시퀀스에 따라 스크램블 시드를 스크램블하고, 상기 스크램블된 시드를 이용하여 상기 타이밍 제어부로부터 수신한 스크램블된 데이터를 디스크램블하고, 디스크램블된 데이터의 스크램블 체크 비트를 확인하여 스크램블/디스크램블 에러 여부를 확인하여, 에러가 확인되면 상기 타이밍 제어부로 에러 발생 신호를 출력하는 데이터 드라이버를 포함하여 이루어지는 디스플레이 장치.A scramble seed is scrambled according to a predetermined sequence to generate and output scramble data by mixing with received image data, and when a scramble / descramble error signal is input by monitoring a scramble / descramble error signal, A timing control unit for resetting the seed; And
The scrambled seed is scrambled according to the same sequence as the timing control unit, the scrambled data received from the timing control unit is descrambled using the scrambled seed, the scrambled check bit of the descrambled data is checked, and the scrambled / descrambled And a data driver for confirming whether or not an error has occurred and outputting an error occurrence signal to the timing control unit when an error is confirmed. 제1항에 있어서, 상기 타이밍 제어부는,
호스트 시스템으로부터 영상 데이터를 수신하는 수신부;
상기 데이터 드라이버로부터 체크 비트 에러 검출 신호를 수신하는 에러 모니터부;
스크램블 시드를 스크램블링하고, 상기 수신부를 통해 수신된 영상 데이터와 논리 연산하여 스크램블 데이터를 생성하고, 상기 에러 모니터부가 에러 검출 신호 수신 정보를 수신하면 상기 스크램블 시드를 리셋하는 스크램블러;
상기 스크램블러에 의해 생성된 스크램블 데이터와 스크램블 체크 비트가 포함된 컨트롤 패킷을 출력하는 전송부를 포함하여 이루어지는 것을 특징으로 하는 디스플레이 장치.The apparatus according to claim 1,
A receiving unit for receiving image data from a host system;
An error monitor for receiving a check bit error detection signal from the data driver;
A scrambler for scrambling a scrambled seed and generating scrambled data by performing a logical operation with image data received through the receiver, and resetting the scrambled seed upon receiving the error detection signal reception information;
And a transmitting unit for outputting a control packet including scramble data generated by the scrambler and a scramble check bit. 제2항에 있어서, 상기 컨트롤 패킷에 포함되는 스크램블 체크 비트는 2비트(bit) 이상을 사용하는 것을 특징으로 하는 디스플레이 장치.The display device of claim 2, wherein the scramble check bits included in the control packet use at least 2 bits. 제3항에 있어서, 상기 스크램블 체크 비트는 첫 번째 컨트롤 패킷의 하위 4비트로 설정되는 것을 특징으로 하는 디스플레이 장치.4. The display device of claim 3, wherein the scramble check bit is set to the lower 4 bits of the first control packet. 제1항에 있어서, 상기 데이터 드라이버는,
상기 타이밍 제어부로부터 스크램블 데이터와 컨트롤 패킷을 수신하는 수신부;
상기 타이밍 제어부와 동일한 타이밍과 동일한 시퀀스로 스크램블 시드를 스크램블링하는 스크램블러;
상기 스크램블된 시드를 이용하여 스크램블 데이터와 컨트롤 패킷을 디스크램블링하는 디스크램블러;
상기 디스크램블러에 의해 디스크램블된 컨트롤 패킷에 포함된 스크램블 체크 비트를 지정된 데이터와 비교하여 일치 여부를 판단하고, 결과에 따라 상기 타이밍 제어부로 에러 검출 신호의 전송 여부를 결정하는 에러 확인부;
상기 디스크램블러에 의해 디스크램블된 영상 데이터를 표시 패널로 출력하는 영상 출력부를 포함하여 이루어지는 것을 특징으로 하는 디스플레이 장치.The data driver according to claim 1,
A receiving unit for receiving scramble data and a control packet from the timing control unit;
A scrambler scrambling the scrambled seed with the same timing as the timing control unit;
A descrambler for descrambling the scrambled data and the control packet using the scrambled seed;
An error checking unit for comparing the scramble check bits included in the control packet descrambled by the descrambler with the designated data to determine whether they match or not, and for determining whether to transmit the error detection signal to the timing controller according to the result;
And a video output unit for outputting the descrambled video data to the display panel by the descrambler. 타이밍 제어부에서 스크램블된 시드와 영상 데이터를 혼합하여 스크램블 영상 데이터를 생성하고, 스크램블 체크 비트가 포함된 컨트롤 패킷과 함께 전송하는 단계;
데이터 드라이버에서 수신한 스크램블 영상 데이터를 디스크램블하여 디스크램블된 영상 데이터를 표시 패널로 출력하기 이전에 스크램블 체크 비트의 에러 여부를 판단하는 단계;
데이터 드라이버에서 에러를 검출하면 상기 타이밍 제어부에 에러 검출 신호를 전송하는 단계;
타이밍 제어부에서 상기 데이터 드라이버로부터 에러 검출 신호를 수신하면 스크램블 시드를 리셋하는 단계를 포함하여 이루어지는 디스플레이 장치의 구동방법.Generating a scrambled image data by mixing a scrambled seed and image data in a timing control unit, and transmitting the scrambled image data together with a control packet including a scramble check bit;
Determining whether the scramble check bit is erroneous before descrambling the scrambled image data received by the data driver and outputting the descrambled image data to the display panel;
Transmitting an error detection signal to the timing controller when an error is detected in the data driver;
And resetting the scrambled seed upon receipt of an error detection signal from the data driver in the timing control unit. 제6항에 있어서, 상기 타이밍 제어부와 데이터 드라이버는 동일한 시퀀스를 이용하여 동일한 타이밍에 스크램블 시드를 스크램블하는 것을 특징으로 하는 디스플레이 장치의 구동방법.7. The method of claim 6, wherein the timing controller and the data driver scramble the scrambled seeds at the same timing using the same sequence. 제6항에 있어서, 상기 컨트롤 패킷에 포함되는 스크램블 체크 비트는 2비트(bit) 이상을 갖는 것을 특징으로 하는 디스플레이 장치의 구동방법.The method as claimed in claim 6, wherein the scramble check bits included in the control packet have two or more bits. 제8항에 있어서, 상기 스크램블 체크 비트는 첫 번째 EPI(Embedded Panel Interface) 컨트롤 패킷의 하위 4비트로 설정되는 것을 특징으로 하는 디스플레이 장치의 구동방법.The method of claim 8, wherein the scramble check bit is set to the lower 4 bits of a first EPI (Embedded Panel Interface) control packet.
KR1020170179479A 2017-12-26 2017-12-26 Display device and operation method for the same KR102436561B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170179479A KR102436561B1 (en) 2017-12-26 2017-12-26 Display device and operation method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170179479A KR102436561B1 (en) 2017-12-26 2017-12-26 Display device and operation method for the same

Publications (2)

Publication Number Publication Date
KR20190077909A true KR20190077909A (en) 2019-07-04
KR102436561B1 KR102436561B1 (en) 2022-08-26

Family

ID=67259493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170179479A KR102436561B1 (en) 2017-12-26 2017-12-26 Display device and operation method for the same

Country Status (1)

Country Link
KR (1) KR102436561B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138194A (en) * 2018-06-04 2019-12-12 삼성전자주식회사 Device restoring data by using linear feedback shift register and data tranceiving system comprising the same
US11275524B2 (en) 2020-06-02 2022-03-15 SK Hynix Inc. Memory system, memory controller, and operation method of memory system
US11295650B2 (en) 2019-12-24 2022-04-05 Silicon Works Co., Ltd Display driving device and display device including the same
US11922854B2 (en) 2021-11-16 2024-03-05 Lx Semicon Co., Ltd. Timing controller, display driving device including the same and method for driving the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051182A (en) * 2011-11-09 2013-05-20 삼성전자주식회사 Method of transferring display data
KR20150064803A (en) * 2013-12-03 2015-06-12 삼성전자주식회사 Timing Controller, Source Driver, Display Driving Circuit improving test efficiency and Operating Method thereof
KR20160082729A (en) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 Display device
KR20160093181A (en) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 Command inputting method and display system
KR20160138088A (en) * 2014-03-24 2016-12-02 엘지전자 주식회사 Device and method for data transmission and reception using hdmi
KR101788860B1 (en) * 2010-08-27 2017-10-23 엘지디스플레이 주식회사 Liquid crystal display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101788860B1 (en) * 2010-08-27 2017-10-23 엘지디스플레이 주식회사 Liquid crystal display
KR20130051182A (en) * 2011-11-09 2013-05-20 삼성전자주식회사 Method of transferring display data
KR20150064803A (en) * 2013-12-03 2015-06-12 삼성전자주식회사 Timing Controller, Source Driver, Display Driving Circuit improving test efficiency and Operating Method thereof
KR20160138088A (en) * 2014-03-24 2016-12-02 엘지전자 주식회사 Device and method for data transmission and reception using hdmi
KR20160082729A (en) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 Display device
KR20160093181A (en) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 Command inputting method and display system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138194A (en) * 2018-06-04 2019-12-12 삼성전자주식회사 Device restoring data by using linear feedback shift register and data tranceiving system comprising the same
US11295650B2 (en) 2019-12-24 2022-04-05 Silicon Works Co., Ltd Display driving device and display device including the same
US11275524B2 (en) 2020-06-02 2022-03-15 SK Hynix Inc. Memory system, memory controller, and operation method of memory system
US11922854B2 (en) 2021-11-16 2024-03-05 Lx Semicon Co., Ltd. Timing controller, display driving device including the same and method for driving the same

Also Published As

Publication number Publication date
KR102436561B1 (en) 2022-08-26

Similar Documents

Publication Publication Date Title
KR102436561B1 (en) Display device and operation method for the same
US9331873B2 (en) Apparatus and method for controlling data interface
US8312328B2 (en) Data transmission apparatus with information skew and redundant control information and method
US8775879B2 (en) Method and apparatus for transmitting data between timing controller and source driver, having bit error rate test function
CN1607793B (en) Packet based high definition high-bandwidth digital content protection
TWI637602B (en) Encoding guard band data for transmission via a communications interface utilizing transition-minimized differential signaling (tmds) coding
KR20110137484A (en) Method and apparatus for recovering a pixel clock based international displayport(idp) interface and display device using the same
DE102013105559A1 (en) A method of detecting a bit depth and interface device for a display device using the same
US9262988B2 (en) Radio frequency interference reduction in multimedia interfaces
CN106537837B (en) DP HDCP translator
US20150333868A1 (en) Flexible prbs architecture for a transceiver
CN111341231A (en) Data processing apparatus and data driving apparatus
US11295650B2 (en) Display driving device and display device including the same
US20090135725A1 (en) Network device verifying apparatus
EP2901663B1 (en) Method and device for link-over training
US20100077211A1 (en) Bit-error rate tester with pattern generation
CN113129793A (en) Display device
US20210193003A1 (en) Display driving device and display device including the same
US9401803B2 (en) Flexible scrambler/descrambler architecture for a transceiver
CN115482761A (en) Data processing device, data driving device, and display panel driving device
CN114257865A (en) HDMI2.0 excitation generator and excitation generation method
CN109872672B (en) Data driving device, data processing device and display driving system
KR20230051918A (en) Display apparatus having lock fuction and display driving circuit thereof
CN114446258A (en) Display panel and display device
CA2309519A1 (en) Methods and systems for tmds encryption

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant