KR20190064987A

KR20190064987A - A non-contact electrocardiography monitoring circuit and a method for non-contact electrocardiography monitoring and an appratus for electrocardiography monitoring

Info

Publication number: KR20190064987A
Application number: KR1020170164374A
Authority: KR
Inventors: 조성환; 구남일
Original assignee: 한국과학기술원
Priority date: 2017-12-01
Filing date: 2017-12-01
Publication date: 2019-06-11
Also published as: KR102020802B1

Abstract

According to an embodiment of the present invention, a non-contact electrocardiography measurement circuit comprises: a non-contact measurement unit for acquiring and outputting a measurement signal of a signal source in a non-contact manner; an amplification control unit for amplifying the measurement signal so as to output the amplified measurement signal to an output terminal; and an input impedance calibration circuit connected to an input terminal and the output terminal of the amplification control unit so as to perform a background calibration of an input impedance during an electrocardiography measurement mode operation of the amplification control unit.

Description

TECHNICAL FIELD [0001] The present invention relates to a non-contact electrocardiograph measuring method, a non-contact electrocardiograph measuring circuit, and an electrocardiograph measuring apparatus using the same. BACKGROUND ART [0002]

본 발명은 전위 측정 방법, 회로 및 그 장치에 관한 것이다. 보다 구체적으로, 본 발명은 비접촉 심전도 측정 방법, 비접촉 심전도 측정 회로 및 이를 이용한 심전도 측정 장치에 관한 것이다.The present invention relates to a potential measurement method, circuit, and apparatus therefor. More specifically, the present invention relates to a non-contact electrocardiogram measuring method, a non-contact electrocardiograph measuring circuit, and an electrocardiograph measuring apparatus using the same.

생체 전기 신호 계측 분야에서, 전통적으로, 신호 검출을 위해서 인체 피부 표면에 전도성 전극이 직접 부착된다. 생체 전기 신호는 인체의 질환 진단이나 치료 경과 등을 위해 필요한 정보를 제공한다. 그러나 신호 계측 과정에서 인체 피부에 직접적으로 전도성 전극을 부착해야 한다. 이로 인하여 피검자는 검사에 대한 거부감을 갖는다.In the field of bioelectrical signal measurement, a conductive electrode is conventionally attached directly to the surface of a human skin for signal detection. The bioelectrical signal provides the necessary information for the diagnosis and treatment of the human body. However, in the signal measurement process, a conductive electrode must be attached directly to the human skin. Because of this, the subject has a feeling of rejection of the test.

결과적으로, 피검자가 의식하지 않는 상태에서 장기간 동안 실시간 측정이 이루어져야 하지만, 기존에 사용되던 습식 전극과 건식 전극의 경우 이 조건을 충족하기 어렵다. 따라서, 전기적 비접촉 전극(electrical non-contact electrode 혹은 non-contact electrode)을 이용하고자 하는 방법이 대두되었다.As a result, real-time measurements must be made over a long period of time in the absence of the subject's consciousness, but it is difficult to meet these conditions for wet and dry electrodes that have been used previously. Therefore, a method for using an electrical non-contact electrode or a non-contact electrode has been developed.

그러나, 이와 같은 비접촉 방식에 있어서, 피검자가 옷을 입은 상태에서도 피부 표면의 전위를 측정할 수 있도록 하려면, 입력 임피던스를 증가시키기 위한 회로구성이 필요하다. 그러나, 이를 해결하기 위한 기존의 많은 방식들은 입력 임피던스 증가를 위해 정귀환 회로(POSITIVE FEEDBACK)을 구성하고, 이에 대한 저항과 캐패시턴스의 인위적 조절을 채용하고 있다.However, in order to measure the electric potential of the skin surface even when the subject wears clothes in such a non-contact manner, a circuit configuration for increasing the input impedance is required. However, many conventional methods for solving this problem include a positive feed-back circuit for increasing the input impedance and employing an artificial adjustment of the resistance and capacitance therefor.

그러나, 이와 같은 비접촉 심전도 측정의 임피던스 증가를 위한 기존의 방식들은 먼저, 입력단의 전단 증폭기의 게인이 1인 아날로그 버퍼를 이용해야 한다는 한계가 있다. 즉, 상기 정귀환 구성을 위한 첫 단의 버퍼 게인이 등가 입력으로 제한됨으로써, 회로의 잡음 효율이 좋지 않을 뿐만 아니라, 필요 전력이 증가하게 되는 문제점이 있다. 이는, 저전력 시스템 구성을 어렵게 할 수 있다.However, existing methods for increasing the impedance of noncontact ECG measurement have a limitation in that an analog buffer having a gain of 1 at the input stage is used. That is, since the buffer gain of the first stage for the positive feedback loop is limited to the equivalent input, the noise efficiency of the circuit is not good and the required power is increased. This can make the configuration of the low power system difficult.

또한, 비접촉 심전도 측정의 정귀환 방식을 위하여는 회로 구성에 대한 직접적이고 인위적인 수정(MANUAL TRIMMING)이 필요한 문제점이 있다. 이는 정귀환 값이 커짐에 따른 시스템 불안정 및 오실레이션을 방지하기 위한 것으로, 추가적인 장비 및 인력과 시간을 필요로 하게 되는 문제점을 야기하게 된다. 이는 결과적으로 제품 양산을 불가능하게 하며, AS를 어렵게 하는 문제점을 가져온다.In addition, there is a problem that direct and artificial modification of the circuit configuration is required for the positive feedback method of non-contact electrocardiogram measurement (MANUAL TRIMMING). This is to prevent system instability and oscillation as the positive feedback value increases, which causes additional equipment, manpower and time to be required. As a result, it is impossible to mass-produce the product, and the AS becomes difficult.

이에 따라, 현재로서는 상기 문제점을 해결하지 못하여, 장시간 동안 실시간 모니터링이 가능하면서도 양산가능한 해결방안이 요구되고 있는 실정이다.As a result, the above problem can not be solved at present and a solution that can be mass-produced while real-time monitoring is possible for a long time is required.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 저전력 저잡음 회로를 구성하면서도 고입력 임피던스에 기반한 증폭을 가능하게 함으로써, 장시간 동안 실시간 모니터링이 가능하면서도 양산을 가능하게 하는 비접촉 심전도 측정 방법, 비접촉 심전도 측정 회로 및 이를 이용한 심전도 측정 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems and it is an object of the present invention to provide a non-contact electrocardiogram measuring method capable of real-time monitoring for a long period of time while enabling a high input impedance based amplification while constituting a low- Circuit and an electrocardiogram measuring device using the same.

상기와 같은 과제를 해결하기 위한 본 발명의 실시 예에 따른 회로는, 비접촉 심전도 측정 회로에 있어서, 신호원의 측정신호를 비접촉으로 획득하여 출력하는 비접촉 측정부; 상기 측정신호를 증폭하여 출력단으로 출력하는 증폭 제어부; 및 상기 증폭 제어부의 입력단 및 출력단과 연결되어, 상기 증폭 제어부의 심전도 측정 모드 동작 중 입력 임피던스의 백그라운드 캘리브레이션을 수행하는 입력 임피던스 캘리브레이션 회로를 포함한다.According to an aspect of the present invention, there is provided a circuit for non-contact ECG measurement, comprising: a noncontact measuring unit for acquiring and outputting a measurement signal of a signal source in a noncontact manner; An amplification controller amplifying the measurement signal and outputting the amplified measurement signal to an output terminal; And an input impedance calibration circuit connected to an input terminal and an output terminal of the amplification control unit and performing background calibration of the input impedance during the electrocardiogram measurement mode operation of the amplification control unit.

상기와 같은 과제를 해결하기 위한 본 발명의 실시 예에 따른 방법은, 비접촉 심전도 측정 방법에 있어서, 심전도 측정 모드에서, 신호원의 플러스 또는 마이너스 측정신호를 비접촉으로 획득하는 단계; 상기 측정신호를 증폭하여 출력하는 단계; 및 상기 심전도 측정 모드 동작 중, 입력 임피던스의 백그라운드 캘리브레이션을 수행하는 단계를 포함한다.According to another aspect of the present invention, there is provided a non-contact electrocardiogram measuring method comprising the steps of: acquiring, in an electrocardiogram measurement mode, a positive or negative measurement signal of a signal source in a non-contact manner; Amplifying and outputting the measurement signal; And performing background calibration of the input impedance during the electrocardiogram measurement mode operation.

한편, 상기와 같은 과제를 해결하기 위한 본 발명의 실시 예에 따른 장치는, 상기 회로를 포함하는 심전도 측정 장치로 구현될 수 있다.According to another aspect of the present invention, there is provided an apparatus for measuring an electrocardiogram comprising the circuit.

본 발명의 실시 예에 따르면, 입력단의 실드 회로를 이용함으로써 입력단 버퍼의 게인 제한을 자유롭게 하고 이에 따른 1 마이크로 와트 이하의 초저전력, 저잡음 시스템을 구현할 수 있다.According to the embodiment of the present invention, it is possible to limit the gain of the input stage buffer by using a shield circuit at the input stage, thereby realizing an ultra low power, low noise system of less than 1 micro-watts.

또한, 본 발명의 실시 예에 따르면, 심전도 측정 전에 자동적으로 수행되는 포어그라운드 캘리브레이션, 또는 심전도 측정 중에 수행가능한 백그라운드 캘리브레이션을 통해 고임피던스 증폭을 안정적으로 구동할 수 있다. 이에 따라, 인위적 트리밍의 불편함을 제거할 수 있으며, 추가 장비나 안정성을 위한 인력 및 시간 비용을 배제함으로써 양산 가능성을 크게 높일 수 있는 효과가 있다.Also, according to the embodiment of the present invention, high-impedance amplification can be stably driven through foreground calibration automatically performed before ECG measurement, or background calibration performed during ECG measurement. Accordingly, it is possible to eliminate the inconvenience of artificial trimming, and it is possible to greatly increase the mass production possibility by eliminating manpower and time cost for additional equipment and stability.

특히, 본 발명의 실시 예에 따른 백그라운드 캘리브레이션에 의하면, IC 내부에 있는 임피던스 성분까지 크게 형성시킴으로써, 고 입력 임피던스를 형성시킬 수 있으면서도, 실시간으로 동작하는 입력 임피던스 보정 루프를 제공할 수 있다.Particularly, according to the background calibration according to the embodiment of the present invention, it is possible to provide an input impedance correction loop that can operate in real time while forming a high impedance to an impedance component in the IC.

따라서, 본 발명의 실시 예에 따른 백그라운드 캘리브레이션은 측정 상태, 즉 PVT(Process, Voltage, Temperature)의 가변에 의한 입력 임피던스가 변동하더라도, 항상 고 입력 임피던스를 유지할 수 있게 되는 효과가 있다.Therefore, the background calibration according to the embodiment of the present invention can always maintain a high input impedance even if the input impedance due to the variation of the measured state, that is, PVT (Process, Voltage, Temperature) fluctuates.

도 1은 본 발명의 실시 예에 따른 전체 시스템을 개념적으로 도시한 블록도이다.
도 2는 본 발명의 실시 예에 따른 포그라운드 캘리브레이션 시스템을 회로로서 구현한 경우를 보다 구체적으로 설명하기 위한 회로도이다.
도 3은 본 발명의 실시 예에 따른 실드 회로를 설명하기 위한 도면이다.
도 4 및 도 5는 본 발명의 실시 예에 따른 포그라운드 캘리브레이션 신호 생성 회로를 설명하기 위한 도면들이다.
도 6은 본 발명의 실시 예에 따른 비접촉 심전도 측정을 위한 캘리브레이션 방법을 설명하기 위한 흐름도이다.
도 7 내지 도 8은 본 발명의 실시 예에 따른 백그라운드 캘리브레이션을 위한 입력 임피던스 캘리브레이션 회로를 설명하기 위한 블록도이다.
도 9는 본 발명의 실시 예에 따른 백그라운드 캘리브레이션을 회로로서 구현한 경우를 보다 구체적으로 설명하기 위한 회로도이다.
도 10은 본 발명의 실시 예에 따른 백그라운드 캘리브레이션 방법을 설명하기 위한 흐름도이다.
도 11 내지 도 12는 본 발명의 실시 예에 따른 백그라운드 캘리브레이션 및 이에 따른 스위칭 타이밍과 증폭기 출력을 보다 구체적으로 설명하기 위한 도면들이다.1 is a block diagram conceptually illustrating an overall system according to an embodiment of the present invention.
FIG. 2 is a circuit diagram for more specifically illustrating a case where the foreground calibration system according to the embodiment of the present invention is implemented as a circuit.
3 is a view for explaining a shield circuit according to an embodiment of the present invention.
4 and 5 are diagrams for explaining a foreground calibration signal generating circuit according to an embodiment of the present invention.
6 is a flowchart illustrating a calibration method for non-contact ECG measurement according to an embodiment of the present invention.
7 to 8 are block diagrams illustrating an input impedance calibration circuit for background calibration according to an embodiment of the present invention.
9 is a circuit diagram for more specifically illustrating a case where a background calibration according to an embodiment of the present invention is implemented as a circuit.
10 is a flowchart illustrating a background calibration method according to an embodiment of the present invention.
FIGS. 11 to 12 are diagrams for more specifically illustrating the background calibration and the switching timing and the amplifier output according to the embodiment of the present invention.

이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 본 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.The following merely illustrates the principles of the invention. Thus, those skilled in the art will be able to devise various apparatuses which, although not explicitly described or shown herein, embody the principles of the invention and are included in the concept and scope of the invention. Furthermore, all of the conditional terms and embodiments listed herein are, in principle, only intended for the purpose of enabling understanding of the concepts of the present invention, and are not to be construed as limited to such specifically recited embodiments and conditions do.

또한, 본 발명의 원리, 관점 및 실시 예들뿐만 아니라 특정 실시 예를 열거하는 모든 상세한 설명은 이러한 사항의 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다. 또한 이러한 균등물들은 현재 공지된 균등물뿐만 아니라 장래에 개발될 균등물 즉 구조와 무관하게 동일한 기능을 수행하도록 발명된 모든 소자를 포함하는 것으로 이해되어야 한다.It is also to be understood that the detailed description, as well as the principles, aspects and embodiments of the invention, as well as specific embodiments thereof, are intended to cover structural and functional equivalents thereof. It is also to be understood that such equivalents include all elements contemplated to perform the same function irrespective of the currently known equivalents as well as the equivalents to be developed in the future, i.e., the structure.

따라서, 예를 들어, 본 명세서의 블록도는 본 발명의 원리를 구체화하는 예시적인 회로의 개념적인 관점을 나타내는 것으로 이해되어야 한다. 이와 유사하게, 모든 흐름도, 상태 변환도, 의사 코드 등은 컴퓨터가 판독 가능한 매체에 실질적으로 나타낼 수 있고 컴퓨터 또는 프로세서가 명백히 도시되었는지 여부를 불문하고 컴퓨터 또는 프로세서에 의해 수행되는 다양한 프로세스를 나타내는 것으로 이해되어야 한다.Thus, for example, it should be understood that the block diagrams herein illustrate conceptual aspects of exemplary circuits embodying the principles of the invention. Similarly, all flowcharts, state transition diagrams, pseudo code, and the like are representative of various processes that may be substantially represented on a computer-readable medium and executed by a computer or processor, whether or not the computer or processor is explicitly shown .

프로세서 또는 이와 유사한 개념으로 표시된 기능 블록을 포함하는 도면에 도시된 다양한 소자의 기능은 전용 하드웨어뿐만 아니라 적절한 소프트웨어와 관련하여 소프트웨어를 실행할 능력을 가진 하드웨어의 사용으로 제공될 수 있다. 프로세서에 의해 제공될 때, 상기 기능은 단일 전용 프로세서, 단일 공유 프로세서 또는 복수의 개별적 프로세서에 의해 제공될 수 있고, 이들 중 일부는 공유될 수 있다.The functions of the various elements shown in the drawings, including the functional blocks shown in a processor or similar concept, may be provided by use of dedicated hardware as well as hardware capable of executing software in connection with appropriate software. When provided by a processor, the functions may be provided by a single dedicated processor, a single shared processor, or a plurality of individual processors, some of which may be shared.

또한 프로세서, 제어 또는 이와 유사한 개념으로 제시되는 용어의 명확한 사용은 소프트웨어를 실행할 능력을 가진 하드웨어를 배타적으로 인용하여 해석되어서는 아니되고, 제한 없이 디지털 신호 프로세서(DSP) 하드웨어, 소프트웨어를 저장하기 위한 롬(ROM), 램(RAM) 및 비 휘발성 메모리를 암시적으로 포함하는 것으로 이해되어야 한다. 주지관용의 다른 하드웨어도 포함될 수 있다.Also, the explicit use of terms such as processor, control, or similar concepts should not be interpreted exclusively as hardware capable of running software, and may be used without limitation as a digital signal processor (DSP) (ROM), random access memory (RAM), and non-volatile memory. Other hardware may also be included.

본 명세서의 청구범위에서, 상세한 설명에 기재된 기능을 수행하기 위한 수단으로 표현된 구성요소는 예를 들어 상기 기능을 수행하는 회로 소자의 조합 또는 펌웨어/마이크로 코드 등을 포함하는 모든 형식의 소프트웨어를 포함하는 기능을 수행하는 모든 방법을 포함하는 것으로 의도되었으며, 상기 기능을 수행하도록 상기 소프트웨어를 실행하기 위한 적절한 회로와 결합된다. 이러한 청구범위에 의해 정의되는 본 발명은 다양하게 열거된 수단에 의해 제공되는 기능들이 결합되고 청구항이 요구하는 방식과 결합되기 때문에 상기 기능을 제공할 수 있는 어떠한 수단도 본 명세서로부터 파악되는 것과 균등한 것으로 이해되어야 한다.In the claims hereof, the elements represented as means for performing the functions described in the detailed description include all types of software including, for example, a combination of circuit elements performing the function or firmware / microcode etc. , And is coupled with appropriate circuitry to execute the software to perform the function. It is to be understood that the invention defined by the appended claims is not to be construed as encompassing any means capable of providing such functionality, as the functions provided by the various listed means are combined and combined with the manner in which the claims require .

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, in which: There will be. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

도 1은 본 발명의 실시 예에 따른 전체 시스템을 개념적으로 도시한 블록도이다.1 is a block diagram conceptually illustrating an overall system according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 예에 따른 비접촉 심전도 시스템은, 신호원인 신체(200)와 비접촉에 의한 간접적으로 연결되는 심전도 측정 장치(100)로 구성될 수 있으며, 심전도 측정 장치(100)는 제1 비접촉 측정부(110), 제2 비접촉 측정부(120), 제1 능동 실드(111), 제2 능동 실드(121), 제1 레플리카 모델링부(130), 제2 레플리카 모델링부(140), 입력 임피던스 캘리브레이션 회로(150), 증폭 제어부(160) 및 출력부(170)를 포함하여 구성될 수 있다.Referring to FIG. 1, the non-contact ECG system according to the embodiment of the present invention may include an electrocardiogram measuring apparatus 100 indirectly connected to the signal-causing body 200 by non-contact, Contact measurement unit 120, a first active shield 111, a second active shield 121, a first replica modeling unit 130, a second replica modeling unit (not shown) 140, an input impedance calibration circuit 150, an amplification control unit 160, and an output unit 170.

제1 비접촉 측정부(110) 및 제2 비접촉 측정부(120)에는 인체와 심전도 측정 장치(100)간 배치되어, 인체와 비접촉식 전극 사이에 형성되는 각각의 축전기 및 전단 증폭기가 구비될 수 있으며, 생체 신호의 주파수 변화에 따른 플러스 전극 및 마이너스 전극별 제1 입력 심전도 신호 및 제2 입력 심전도 신호(ECG, electrocardogram) 를 각각 획득하여 증폭 제어부(160)로 전달한다.The first noncontact measuring unit 110 and the second noncontact measuring unit 120 may include respective capacitors and a front-end amplifier disposed between the human body and the electrocardiogram measuring apparatus 100 and formed between the human body and the non-contact electrode, Acquires a first input electrocardiogram signal and a second input electrocardiogram signal (ECG, electrocardogram) for each of the positive electrode and the negative electrode according to a frequency change of the bio-signal, and transfers the acquired signal to the amplification control unit 160.

또한, 본 발명의 실시 예에 따르면, 각각의 비접촉 측정부(110, 120)에 대응되는 제1 능동 실드(111) 및 제2 능동 실드(121)가 구비될 수 있다. 각 능동 실드(111, 121)는 입력 심전도 신호 전압에 대한 기생 캐패시턴스를 제거하고, 저전력, 저잡음 구동을 가능하게 하는 실드 회로 및 능동 아날로그 버퍼를 포함할 수 있다. 이에 대하여는 도 3에서 보다 구체적으로 후술하도록 한다.According to the embodiment of the present invention, the first active shield 111 and the second active shield 121 corresponding to the non-contact measurement units 110 and 120 may be provided. Each of the active shields 111 and 121 may include a shield circuit and an active analog buffer for eliminating parasitic capacitance to the input electrocardiogram signal voltage and enabling low power, low noise driving. This will be described later in more detail with reference to FIG.

그리고, 각 레플리카 모델링부(130, 140)는 캐패시턴스 캘리브레이션을 위한 레플리카 노드 전압을 생성하여 입력 임피던스 캘리브레이션 회로(150)로 제공한다. 이는 신호 라인(signal line)에 기생하는 기생 캐패시턴스의 보정에 있어서, 신호 라인에는 기생 캐패시턴스와 입력 신호의 소스 임피던스가 공존하기 때문에 이를 배제하기 위한 것으로, 입력 임피던스 캘리브레이션 회로(150)에서는 상기 레플리카 노드로부터 입력되는 신호를 이용하여 캘리브레이션 처리를 수행할 수 있다.Each of the replica modeling units 130 and 140 generates a replica node voltage for capacitance calibration and provides it to the input impedance calibration circuit 150. This is because the parasitic capacitance of the signal line and the source impedance of the input signal coexist in the correction of the parasitic capacitance parasitic to the signal line. In the input impedance calibration circuit 150, A calibration process can be performed using an input signal.

즉, 원래의 신호 라인을 직접 캘리브레이션 회로에 입력하는 경우 잘못된 보정이 이루어질 수 있다. 따라서, 레플레카 모델링부(130, 140)는 심전도 측정 장치(100)의 캘리브레이션 모드에서 동작하여 입력 임피던스 캘리브레이션 회로(150)로 입력 신호를 출력할 수 있다.That is, when the original signal line is input directly to the calibration circuit, erroneous correction can be made. Therefore, the replica modeling units 130 and 140 may operate in the calibration mode of the electrocardiogram measuring apparatus 100 and output an input signal to the input impedance calibration circuit 150.

예를 들어, 입력 임피던스 캘리브레이션 회로(150)는 본 발명의 실시 예에 따른 심전도 측정 이전의 포어그라운드(foreground) 캘리브레이션을 수행하여, 입력단 의 기생 캐패시턴스를 최소화하기 위한 회로를 포함할 수 있다.For example, the input impedance calibration circuit 150 may include circuitry for performing foreground calibration prior to electrocardiographic measurement according to an embodiment of the present invention to minimize parasitic capacitance at the input stage.

또한, 입력 임피던스 캘리브레이션 회로(150)는 본 발명의 실시 예에 따른 심전도 측정 중의 백그라운드(background) 캘리브레이션을 수행하여, 입력단 의 기생 캐패시턴스를 최소화하면서도, 실시간 측정에 따른 고 입력 임피던스를 형성시키고, 끊김 없는(SEAMLESS) 측정을 가능하게 하는 회로를 포함할 수 있다.In addition, the input impedance calibration circuit 150 performs background calibration during electrocardiogram measurement according to an embodiment of the present invention to minimize the parasitic capacitance of the input stage, form a high input impedance according to real-time measurement, RTI ID = 0.0 > (SEAMLESS) < / RTI >

이를 위해, 입력 임피던스 캘리브레이션 회로(150)에는 상기 레플레카 모델링부(130, 140)와 연결되는 하나 이상의 스위치 회로와, 후술할 캘리브레이션 신호 생성부, 캘리브레이션 로직 처리부 및 정귀환 캐패시터부를 포함할 수 있다.To this end, the input impedance calibration circuit 150 may include at least one switch circuit connected to the replica modeling units 130 and 140, and a calibration signal generating unit, a calibration logic processing unit, and a positive feedback capacitor unit to be described later.

이에 따라, 입력 임피던스 캘리브레이션 회로(150)는 캘리브레이션 모드에서 동작하는 레플레카 모델링부(130, 140)의 출력과, 캘리브레이션 신호에 따라 정귀환 캐패시터에 대한 로직 처리를 수행함으로써 기생 캐패시턴스를 기준값 이내로 최소화할 수 있다.Accordingly, the input impedance calibration circuit 150 performs logic processing on the positive feedback capacitor according to the output of the replica modeling units 130 and 140 operating in the calibration mode and the calibration signal, thereby minimizing the parasitic capacitance to within the reference value .

이를 위해, 포그라운드 캘리브레이션 모드에서는 리셋 페이즈와 캘리브레이션 페이즈가 반복되어 제어될 수 있으며, 이를 위한 각각의 리셋 스위치들이 포함될 수 있다.To this end, in the foreground calibration mode, the reset phase and the calibration phase can be repeatedly controlled and each reset switch for this purpose can be included.

또한, 백그라운드 캘리브레이션 모드에서는 리셋 페이즈 이전에 복원 모드가 수행되어 리셋 직전 출력이 샘플링될 수 있으며, 상기 리셋 페이즈와 캘리브레이션 페이즈의 반복 제어 이후, 상기 복원 모드에 따른 리셋 직전 출력이 복원되어 측정 신호의 파형이 유지될 수 있다. 따라서, 입력 임피던스 캘리브레이션 회로(150)는 이를 위한 각각의 리셋 스위치, 복원 스위치 및 캘리브레이션 스위치들이 포함될 수 있다.Also, in the background calibration mode, the restoration mode is performed before the reset phase so that the output just before reset can be sampled. After the reset phase and the repetition control of the calibration phase, the output just before reset according to the restoration mode is restored, Can be maintained. Accordingly, the input impedance calibration circuit 150 may include respective reset switches, restoration switches, and calibration switches for this purpose.

한편, 증폭 제어부(160)는 각각의 동작 모드에 따른 입력 신호를 증폭하고, 출력부(170)로 출력하기 위한 코어 증폭기를 포함할 수 있다.The amplification control unit 160 may include a core amplifier for amplifying an input signal according to each operation mode and outputting the amplified input signal to the output unit 170.

먼저, 증폭 제어부(160)는 먼저 캘리브레이션 모드에서 레플레카 모델링부(130, 140)의 출력에 따라, 코어 증폭기를 통해 증폭하고, 입력 임피던스 캘리브레이션 회로(150)로 증폭된 출력 신호를 출력할 수 있다. 여기서, 입력 임피던스 캘리브레이션 회로(150)는 심전도 측정에 최적화된 상태로 조절할 수 있으며, 비접촉 측정부(110, 120) 입력단은 off 상태로 제어될 수 있다.First, the amplification control unit 160 amplifies the amplified signal through the core amplifier according to the output of the replica modeling units 130 and 140 in the calibration mode, and outputs the amplified output signal to the input impedance calibration circuit 150 have. Here, the input impedance calibration circuit 150 can be adjusted to a state optimized for electrocardiogram measurement, and the inputs of the non-contact measurement units 110 and 120 can be controlled to be off.

이후, 증폭 제어부(160)는 측정 모드에서, 각 비접촉 측정부(110, 120)로부터 입력된 신호가 입력단에서의 능동 실드(111, 121)에 의해 처리됨에 따라 캐패시턴스가 저감되고 임피던스가 증가된 신호를 입력받을 수 있으며, 이로부터 증폭된 심전도 신호를 출력할 수 있다. 이 때, 레플레카 모델링부(130, 140)측 회로는 off 상태로 제어될 수 있다.Thereafter, the amplification control unit 160 outputs a signal in which the capacitance is reduced and the impedance of the signal increases as the signals input from the non-contact measurement units 110 and 120 are processed by the active shields 111 and 121 at the input terminal, And the amplified ECG signal can be outputted therefrom. At this time, the circuits on the replica modeling units 130 and 140 can be controlled to be in an off state.

출력부(170)는 증폭된 신호로부터 심전도 측정 결과를 출력하기 위한 하나 이상의 출력 모듈을 포함할 수 있다. 출력 모듈은 예를 들어, 생체 정보의 처리, 출력 및 표시 등이 가능한 단말 장치의 구성일 수 있으며, 퍼스널 컴퓨터, 스마트폰, 태블릿 등의 다양한 컴퓨터 장치의 출력 모듈이 예시될 수 있다.The output unit 170 may include one or more output modules for outputting electrocardiogram measurement results from the amplified signals. The output module may be a configuration of a terminal device capable of processing, outputting, and displaying biometric information, for example, and may be an output module of various computer devices such as a personal computer, a smart phone, a tablet, and the like.

이하에서는 도 2 내지 도 9를 참조하여 보다 구체적인 실시 예를 회로 구성을 통해 설명하도록 한다.Hereinafter, a more specific embodiment will be described with reference to FIG. 2 through FIG. 9 through a circuit configuration.

도 2는 본 발명의 제1 실시 예에 따른 포그라운드 시스템을 회로로서 구현한 경우를 보다 구체적으로 설명하기 위한 회로도이다.FIG. 2 is a circuit diagram for more specifically illustrating a case where the foreground system according to the first embodiment of the present invention is implemented as a circuit.

도 2를 참조하면 본 발명의 제1 실시 예에 따른 심전도 측정 장치(100)는 회로 소자로 구현되는 제1 비접촉 측정부(110), 제2 비접촉 측정부(120), 제1 능동 실드(111), 제2 능동 실드(121), 제1 레플리카 모델링부(130), 제2 레플리카 모델링부(140), 입력 임피던스 캘리브레이션 회로(150), 증폭 제어부(160) 및 출력부(170)를 포함하여 구성될 수 있다.2, the electrocardiogram measuring apparatus 100 according to the first embodiment of the present invention includes a first noncontact measuring unit 110, a second noncontact measuring unit 120, a first active shield 111 A first replica modeling unit 130, a second replica modeling unit 140, an input impedance calibration circuit 150, an amplification control unit 160, and an output unit 170 Lt; / RTI >

전술한 바와 같이, 각각의 비접촉 측정부(110, 120)는 각각의 능동 실드(111, 121)회로를 포함하여 구성될 수 있으며, 각 능동 실드(111, 121) 회로는 저전력 버퍼 설계를 위한 능동 증폭기를 포함할 수 있다. As described above, each of the non-contact measuring units 110 and 120 may include respective active shields 111 and 121, and each of the active shields 111 and 121 may be an active And may include an amplifier.

여기서, 도 3을 참조하면, 각 비접촉 측정부(110, 120)로 입력되는 제1 및 제2 ECG 신호의 주파수 영역은 0.5 내지 50Hz 이며, 입력 신호는 능동 실드(111, 121)로 전달되어 처리될 수 있다.3, the frequency range of the first and second ECG signals input to the non-contact measuring units 110 and 120 is 0.5 to 50 Hz. The input signals are transmitted to the active shields 111 and 121, .

그리고, 비접촉 측정부(110, 120)의 입력단과 능동 실드 회로 사이의 기생 캐패시턴스 (parasitic capacitance)는 약 20 내지 200pF 수준일 수 있다. 이 때, 필요한 능동 실드의 형태는 게인이 1 인 아날로그 버퍼일 수 있다.The parasitic capacitance between the input terminal of the non-contact measurement units 110 and 120 and the active shield circuit may be about 20 to 200 pF. At this time, the necessary form of the active shield may be an analog buffer having a gain of 1.

따라서, 본 발명의 실시 예에 따른 능동 실드(111, 121) 회로는 실드의 일측과 출력단이 연결되는 저전력 아날로그 버퍼 증폭기의 입력단이, 비접촉 측정부(110, 120) 입력단과 증폭 제어부(160)의 코어 증폭기 입력단 사이에 병렬 연결되도록 구성할 수 있다. 이에 따라, 입력 신호의 전압은 능동 아날로그 버퍼 및 실드 회로에 의해 필터링될 수 있으며, 게인이 1인 전단 증폭기 없이도 약 100nW수준으로 전력 소모를 낮출 수 있고, 저잡음 처리가 수행될 수 있다.The input terminals of the low power analog buffer amplifiers connected to one end of the shield and the output terminals of the active shield 111 and 121 are connected to the input terminals of the noncontact measuring units 110 and 120 and the amplifying control unit 160 And can be configured to be connected in parallel between the core amplifier inputs. Accordingly, the voltage of the input signal can be filtered by the active analog buffer and the shield circuit, and the power consumption can be reduced to about 100 nW level without a front-end amplifier having a gain of 1, and low noise processing can be performed.

즉, 도 3에 도시된 바와 같이, 능동 실드(111, 121) 회로는 신호 라인을 감싸는 실드와 출력단이 연결되는 능동 아날로그 버퍼의 입력단을 신호 라인과 연결되도록 구성함으로써, 저전력 저잡음 실드 회로를 구현할 수 있다.That is, as shown in FIG. 3, the active shield 111 and 121 circuits are configured to connect the input terminal of the active analog buffer, which connects the output terminal with the shield surrounding the signal line, with the signal line, thereby realizing a low- have.

한편, 전술한 바와 같이, 각 레플레카 모델링부(130, 140)는 입력 임피던스 캘리브레이션 회로(150)의 동작을 위한 레플리카 노드 입력 신호를 생성하기 위한 하나 이상의 스위치 및 캐패시턴스를 구비할 수 있다.Meanwhile, as described above, each of the replica modeling units 130 and 140 may include one or more switches and capacitors for generating a replica node input signal for operation of the input impedance calibration circuit 150.

전술한 바와 같이, 레플레카 모델링부(130, 140)는 신호 라인에 기생하는 캐패시턴스 보정을 위한 캘리브레이션에 있어서, 원 신호 라인의 소스 임피던스를 배제하기 위한 것으로, 캘리브레이션 모드에서만 동작할 수 있다. 이를 위해, 각 레플레카 모델링부(130, 140)에는 레플리카 노드가 구비될 수 있으며, 노드와 연결되는 스위치 cal 은 캘리브레이션 모드에서 on 될수 있다. 이에 반해, 측정 모드에서는 스위치 Φ_cal이 off될 수 있고, Φ_eval이 on 될 수 있다.As described above, the replica modeling units 130 and 140 can operate only in the calibration mode in order to exclude the source impedance of the original signal line in the calibration for capacitance correction parasitic to the signal line. For this, a replica node may be provided in each of the replica modeling units 130 and 140, and a switch cal connected to the node may be turned on in the calibration mode. On the other hand, in the measurement mode, the switch? _Cal can be turned off and? _Eval can be turned on.

또한, 도 2에 도시된 바와 같이, 레플리카 노드(Replica Node)에는 신호 라인에 존재하는 캐패시턴스 CESD와 캐패시턴스 Cbuf와 동일한 크기를 갖는 레플리카 캐패시턴스가 구비될 수 있으며, 이에 따라 소스 임피던스가 배제된 상태에서의 정확한 캘리브레이션을 가능하게 한다.Also, as shown in FIG. 2, a replica node may have a replica capacitance having the same size as a capacitance CESD and a capacitance Cbuf existing in a signal line. Thus, Enabling accurate calibration.

한편, 입력 임피던스 캘리브레이션 회로(150)는 상기 레플레카 모델링부(130, 140) 및 증폭 제어부(160)의 코어 증폭기 출력과 연결되어 입력단의 기생 캐패시턴스를 최소화하기 위한 루프를 구성할 수 있으며, 캘리브레이션 신호 생성부(151), 캘리브레이션 로직 처리부(152) 및 정귀환 캐패시터 어레이부(153)를 포함할 수 있다.The input impedance calibration circuit 150 may be connected to the core amplifier outputs of the replica modeling units 130 and 140 and the amplification control unit 160 to form a loop for minimizing the parasitic capacitance of the input stage. A signal generation unit 151, a calibration logic processing unit 152, and a positive feedback capacitor array unit 153.

먼저, 캘리브레이션 모드에서 입력 임피던스 캘리브레이션 회로(150)는 전술한 바와 같이, 스위치 동작에 의해 원 신호 라인과의 연결은 off되며, 레플레카 모델링부(130, 140)의 레플리카 노드에 각각 연결될 수 있다.First, in the calibration mode, the input impedance calibration circuit 150 is disconnected from the original signal line by the switch operation and can be connected to the replica nodes of the replica modeling units 130 and 140, respectively, as described above .

그리고, 캘리브레이션 신호 생성부(151)에서는 캘리브레이션 모드에서, 캘리브레이션을 위한 소신호 클럭을 생성하여, 캘리브레이션 신호 생성기 및 로직 처리부(152)로 인가할 수 있다.In the calibration mode, the calibration signal generator 151 generates a small signal clock for calibration, and applies it to the calibration signal generator and the logic processor 152.

소신호 클럭에 있어서, 도 4 및 도 5가 참조될 수 있다. 도 4 및 도 5는 본 발명의 실시 예에 따른 캘리브레이션 신호 생성 회로를 설명하기 위한 도면들이다.For a small signal clock, FIGS. 4 and 5 can be referred to. 4 and 5 are diagrams for explaining a calibration signal generation circuit according to an embodiment of the present invention.

본 발명의 실시 예에 다르면, 캘리브레이션 신호 생성 회로는 PMOS 다이오드 스택(stack) 기반의 회로로 구성될 수 있다. 즉, PMOS 다이오드가 연결되는 상태로 스택(stack) 하게 되면, 저전력으로 구동할 수 있는 전압 분배기(voltage divider)를 구현할 수 있다. 이와 같은 방식에 따라, 본 발명의 실시 예에 따른 캘리브레이션 신호 생성부(151)는 2개의 PMOS 다이오드 스택 브랜치(diode-stacked branch) 를 포함할 수 있으며, 두 브랜치간 그 차이를 이용한 캘리브레이션을 위한 소신호 클락을 생성할 수 있다. According to an embodiment of the present invention, the calibration signal generation circuit may be composed of a PMOS diode stack based circuit. That is, when the PMOS diode is stacked in a connected state, a voltage divider capable of driving with low power can be implemented. According to this method, the calibration signal generation unit 151 according to the embodiment of the present invention may include two PMOS diode-stacked branches, and may include a branch for calibrating using the difference between the two branches A signal clock can be generated.

예를 들어, 도 4에 도시된 바와 같이, 캘리브레이션 신호 생성부(151)는 브랜치(branch) 1에 대해 13개의 저항 R_MOS를 직렬 연결하여, 5번째 저항에서의 전압 VCAL1을 추출하도록 구성될 수 있으며, branch 2에 대해 8개의 저항 R_MOS를 직렬 연결하여, 3번째 저항에서의 전압 VCAL2을 추출하도록 선택적으로 구성할 수 있다.For example, as shown in FIG. 4, the calibration signal generator 151 may be configured to serially connect 13 resistors R_MOS to branch 1 to extract the voltage VCAL1 at the fifth resistor , 8 resistors R_MOS for branch 2 may be connected in series to selectively extract the voltage VCAL2 at the third resistor.

이 때, VCAL1과 VCAL2의 차이 값은 아래 식과 같이 나타낼 수 있다.At this time, the difference value between VCAL1 and VCAL2 can be expressed by the following equation.

이에 따라, 생성되는 2개의 브랜치에 대한 전압은 도 5에 도시된 바와 같은 쵸퍼(chopper)에 의해 on 및 off 제어되어, 캘리브레이션을 위한 소신호 클럭 신호(VCAL_SIG)로 출력될 수 있다.Accordingly, the voltages for the two generated branches can be turned on and off by a chopper as shown in FIG. 5, and output as a small signal clock signal VCAL_SIG for calibration.

한편, 다시 도 2를 설명하면, 로직 처리부(152)는 상기 캘리브레이션을 위한 신호가 인가된 경우, 미리 결정된 로직에 따라 정귀환 캐패시터 어레이부(153)의 가변 캐패시턴스 C_pf를 반복적으로 조정함으로써 캘리브레이션 처리를 수행할 수 있다.2, when the signal for calibration is applied, the logic processor 152 performs calibration processing by repeatedly adjusting the variable capacitance C_pf of the positive feedback capacitor array unit 153 according to a predetermined logic can do.

이를 위하여 로직 처리부(152)는 하기와 같은 로직 처리를 수행하기 위한 하나 이상의 로직 소자를 포함할 수 있다.To this end, the logic processor 152 may include one or more logic elements for performing the following logic processing.

먼저, 로직 처리부(152)는 증폭 제어부(160)의 코어 증폭기인 LNA(Low-Noise Amplifier)의 출력단의으로부터 출력 전압을 샘플링할 수 있다.First, the logic processing unit 152 may sample the output voltage from the output terminal of the LNA (Low-Noise Amplifier), which is the core amplifier of the amplification control unit 160.

그리고, 로직 처리부(152)는 샘플링된 출력 전압 신호의 크기가 미리 설정된 로직 임계값(Logic Threshold , Vth) 보다 큰지 또는 작은지를 판단할 수 있다.The logic processor 152 may determine whether the magnitude of the sampled output voltage signal is greater than or less than a predetermined logic threshold (Vth).

그리고, 로직 처리부(152)는 샘플된 전압이 Vth보다 큰 경우, Down신호를 생성하고, 샘플된 전압이 Vth 보다 작은 경우, Up 신호를 생성할 수 있다.The logic processor 152 generates a Down signal when the sampled voltage is greater than Vth and an Up signal when the sampled voltage is less than Vth.

이에 따라, 로직 처리부(152)는 Up신호가 생성되면 PFCW(Positive Feedback Control Word)를 1만큼 증가시키고, Down 신호가 생성되면 PFCW를 1만큼 감소시킴으로써, 정귀환 캐패시터 어레이부(153)의 가변 캐패시턴스의 캐패시턴스를 조정할 수 있다.Accordingly, when the Up signal is generated, the logic processor 152 increases the positive feedback control word (PFCW) by one and decreases the PFCW by one when the Down signal is generated, so that the variable processor of the positive feedback capacitor array unit 153 The capacitance can be adjusted.

그리고, 로직 처리부(152)는 리셋 스위치(Φ_rst)를 제어하여, 신호 입력을 초기화할 수 있으며, 다시 상기 처리과정들을 수행할 수 있다. 그리고, 미리 결정된 중단 조건이 만족될 때까지 상기 처리를 순차적으로 반복 수행할 수 있다.Then, the logic processing unit 152 can control the reset switch? Rst to initialize the signal input, and can perform the above processes again. The above process can be repeatedly performed in sequence until a predetermined interruption condition is satisfied.

이후 로직 처리부(152)는 중단 조건이 만족된 경우, 모드 전환 요청을 증폭 제어부(160)로 전달하며, 증폭 제어부(160)는 중단 조건이 만족된 경우, 각 스위치를 제어하여, 입력 임피던스 캘리브레이션 회로(150)와 레플레카 모델링부(130, 140)간 연결을 off시키고, 신호 라인과 연결하여 입력신호를 측정할 수 있는 측정 모드로 동작하게 한다.When the stop condition is satisfied, the logic processor 152 transmits a mode change request to the amplification controller 160. If the stop condition is satisfied, the amplification controller 160 controls each switch to output the mode change request to the input impedance calibration circuit 160. [ The connection between the signal processing unit 150 and the replica modeling units 130 and 140 is turned off, and the signal is connected to the signal line to operate in a measurement mode in which the input signal can be measured.

이와 같은 로직 처리부(152)의 동작에 대하여, 도 6에서는 본 발명의 실시 예에 따른 비접촉 심전도 측정을 위한 캘리브레이션 방법을 설명하기 위한 흐름도를 개시하고 있다.6 illustrates a flowchart for explaining a calibration method for non-contact ECG measurement according to an embodiment of the present invention.

도 6에서는 초기 PFCW값이 256이며, 중단 COUNT 값이 512인 경우를 예시한 것으로, 먼저 로직 처리부(152)는 COUNT를 0으로 설정하고, PFCW 값을 256으로 설정하기 위한 신호를 정귀환 캐패시터 어레이부(153)로 출력한다(S101).6 shows an example in which the initial PFCW value is 256 and the stop COUNT value is 512. First, the logic processing unit 152 sets COUNT to 0 and sets a signal for setting the PFCW value to 256 to the positive feedback capacitor array unit (Step S101).

그리고, 캘리브레이션 신호 생성부(151)로부터 캘리브레이션 신호가 생성되면(S103), 로직 처리부(152)는 캘리브레이션 신호에 따라 증폭 제어부(160)의 코어 증폭기 출력으로부터 V_out을 샘플링한다(S105).When the calibration signal is generated from the calibration signal generation unit 151 in step S103, the logic processing unit 152 samples V_out from the core amplifier output of the amplification control unit 160 according to the calibration signal (S105).

이후, 로직 처리부(152)는 V_out이 미리 설정된 임계값 V_th 보다 크거나 작은지 판단한다(S107).Then, the logic processing unit 152 determines whether V_out is greater than or less than a preset threshold V_th (S107).

여기서, 임계값보다 큰 경우 로직 처리부(152)는 PFCW 값을 1 증가시킬 수 있으며(S109), 임계값보다 작은 경우 로직 처리부(152)는 PFCW 값을 1 감소시킬 수 있다(S111).If the threshold value is greater than the threshold value, the logic processor 152 may increase the PFCW value by 1 (S109). If the threshold value is smaller than the threshold value, the logic processor 152 may decrease the PFCW value by 1 (S111).

이후, 로직 처리부(152)는 COUNT 값을 1 증가시키며(S113), 증가된 값이 미리 결정된 중단조건 512보다 큰지 판단한다(S115).Thereafter, the logic processor 152 increments the COUNT value by 1 (S113) and determines whether the incremented value is greater than a predetermined stop condition 512 (S115).

여기서, 중단조건보다 COUNT가 큰 경우에는 로직 처리부(152)의 종료 페이즈로 진행하여, 측정 모드로 전환될 수 있다.Here, when COUNT is larger than the stop condition, the process proceeds to the end phase of the logic processing unit 152 and can be switched to the measurement mode.

반면, 중단조건보다 COUNT가 작은 경우에는 리셋 신호에 따른 페이즈 리셋을 처리하고, 중단조건을 만족할 때까지 각각 증가된 COUNT에 기반한 S103 내지 S115 단계를 반복적으로 수행할 수 있다.On the other hand, if COUNT is smaller than the stop condition, the phase reset is performed according to the reset signal, and steps S103 to S115 based on the increased COUNT can be repeatedly performed until the stop condition is satisfied.

한편, 다시 도 2를 참조하면, 전체 심전도 측정 장치(100) 시스템은 상기 캘리브레이션 모드가 종료된 이후, 다시 측정 모드로 전환될 수 있다. 측정 모드 전환에 따라, 캘리브레이션 모드 스위치들(Φ_cal)이 off되고 측정 모드 스위치들(Φ_eval)이 on 전환될 수 있으며, 이에 따라 신체로부터 측정되는 입력 신호가 증폭되고, 출력부(170)의 입력단으로 각각 출력될 수 있다.Referring again to FIG. 2, the entire electrocardiogram measuring apparatus 100 system can be switched to the measurement mode again after the calibration mode is terminated. According to the measurement mode switching, the calibration mode switches ?_cal are turned off and the measurement mode switches ?_eval can be switched on so that the input signal measured from the body is amplified and inputted to the input terminal of the output unit 170 Respectively.

이와 같은 구성에 따라, 심전도 측정 장치(100)는 측정 이전의 포어그라운드 캘리브레이션 모드에서, 증폭 제어부의 입력 임피던스에 대한 캘리브레이션을 처리할 수 있으며, 상기 캘리브레이션이 종료되면 측정 모드로 진입하고, 측정 모드에서, 신호원의 플러스 또는 마이너스 측정신호를 비접촉으로 획득하며, 상기 측정신호를 증폭하여 출력할 수 있게 된다.According to this configuration, the electrocardiogram measuring apparatus 100 can process the calibration for the input impedance of the amplification control unit in the foreground calibration mode before the measurement. When the calibration ends, the measurement mode is entered. In the measurement mode, , A positive or negative measurement signal of the signal source is acquired in a noncontact manner, and the measurement signal can be amplified and output.

다만, 상기 제1 실시 예에 있어서, 핵심 동작은 캘리브레이션 신호에 따른 출력을 관찰하는 것으로, 캘리브레이션 신호의 형태가 복잡해 질수록 구현이 어려울 수 있다. 또한, 이에 따라 파워 소모가 늘어나게 되어 바람직하지 못한 측면이 존재할 수 있다.However, in the first embodiment, the core operation observes the output according to the calibration signal, and as the form of the calibration signal becomes complicated, it may be difficult to implement. In addition, power consumption may be increased accordingly, which may be undesirable.

또한, 입력단으로부터 측정되는 저항성/용량성 임피던스 성분은 두 가지로 나누어질 수 있다. 첫 번째는 IC 외부에 달리는 임피던스 성분이며, 두 번째는 IC 내부에 있는 임피던스 성분이다. 그러나, IC 내부에 있는 임피던스 성분은 제1 실시 예를 통해 높이는 것이 어려울 수 있다.Also, the resistive / capacitive impedance component measured from the input stage can be divided into two. The first is the impedance component running outside the IC, and the second is the impedance component inside the IC. However, the impedance component inside the IC may be difficult to increase through the first embodiment.

그러나, 본 발명의 제2 실시 예에 따른 입력 임피던스 캘리브레이션 회로(150)는 IC 내부에 있는 임피던스 성분까지 크게 형성시킴으로써, 실질적으로 필요한 고 입력 임피던스 입력단을 형성시킬 수 있는 형태를 제안할 수 있다.However, the input impedance calibration circuit 150 according to the second embodiment of the present invention can propose a form that can substantially form a necessary high input impedance input terminal by forming a large impedance component in the IC.

한편, 상기 제1 실시 예는 항상 측정 이전의 포어그라운드에서만 캘리브레이션이 처리되므로, 실시간 처리에 응용될 수 없는 문제점이 존재한다. 특히, 포어그라운드 캘리브레이션을 위한 리셋으로 인해 기존의 증폭 제어부(160)의 증폭 값 또한 리셋되므로 출력 간 단절이 발생되며, 이로 인해 캘리브레이션을 수행하면 다시 최초 측정으로 되돌아가야 하는 문제점이 있다.On the other hand, in the first embodiment, since the calibration is always performed only in the foreground before the measurement, there is a problem that it can not be applied to real-time processing. Particularly, since the amplification value of the conventional amplification control unit 160 is also reset due to the reset for the foreground calibration, there is a disconnection between the outputs. Therefore, there is a problem that the calibration is returned to the initial measurement when the calibration is performed.

따라서, 본 발명의 제2 실시 예에 따른 입력 임피던스 캘리브레이션 회로(150)는 실시간으로 동작하는 입력 임피던스 보정 루프를 제공함으로써, 50GΩ 이상의 매우 높은 입력 임피던스를 얻을 수 있으면서도, 입력 임피던스 보정 루프가 실시간으로 동작하는 백그라운드(BACKGROUND) 캘리브레이션을 제공할 수 있다. 이는, 측정 상태, 즉 PVT(Process, Voltage, Temperature) 가 가변함에 따라, 입력 임피던스가 변동하더라도 항상 고 입력 임피던스를 유지할 수 있게 한다.Accordingly, the input impedance calibration circuit 150 according to the second embodiment of the present invention provides an input impedance correction loop that operates in real time, so that an extremely high input impedance of 50 G? Or more can be obtained, (BACKGROUND) calibration. This allows the high input impedance to be maintained at all times even when the input impedance varies, as the measurement state, i.e., the PVT (Process, Voltage, Temperature), varies.

이에 따라, 이하에서는, 도 7 내지 도 13을 참조하여 본 발명의 제2 실시 예에 따른 백그라운드 캘리브레이션 시스템을 설명하도록 한다.Hereinafter, a background calibration system according to a second embodiment of the present invention will be described with reference to FIGS. 7 to 13. FIG.

도 7은 본 발명의 제2 실시 에에 따른 입력 임피던스 캘리브레이션 회로(150)를 개략적으로 도시한 것으로, 본 발명의 제2 실시 예에 따른 입력 임피던스 캘리브레이션 회로(150)는 도 1에서 전술한 입력 임피던스 캘리브레이션 회로(150)를 심전도 측정 동작 중에, 캘리브레이션이 가능하도록 하는 백그라운드 캘리브레이션 회로가 포함될 수 있다.7 schematically illustrates an input impedance calibration circuit 150 according to a second embodiment of the present invention, wherein the input impedance calibration circuit 150 according to the second embodiment of the present invention includes an input impedance calibration circuit 150, A background calibration circuit may be included that allows circuit 150 to be calibrated during an electrocardiogram measurement operation.

이에 따른 본 발명의 실시 예에 따른 입력 임피던스 캘리브레이션 회로(150)는 제1 레플리카 모델링부(130)의 출력 노드와 연결되어, 양의 제1 레플리카 모델링 신호(V_in+)로부터 양의 측정 신호(V_{LNA_OUT+})를 출력하는 제1 입력 임피던스 캘리브레이션 회로(150A)와, 제2 레플리카 모델링부(140)의 출력 노드와 연결되어, 음의 제2 레플리카 모델링 신호(V_in-)입력으로부터 음의 측정 신호(V_{LNA_OUT-})를 출력하는 제2 입력 임피던스 캘리브레이션 회로(150B)를 포함할 수 있다.The input impedance calibration circuit 150 according to the embodiment of the present invention is connected to the output node of the first replica modeling unit 130 to generate a positive measurement signal V (V _{in +} ) from the positive first replica modeling signal V _{in +} A first input impedance calibration circuit 150A for outputting a negative measurement signal ( _{LNA_OUT +} ) from the second replica modeling signal (V _in- ) input to the output node of the second replica modeling unit 140; And a second input impedance calibration circuit 150B for outputting V _{LNA_OUT-} .

그리고, 상기 제1 입력 임피던스 캘리브레이션 회로(150A) 및 제2 입력 임피던스 캘리브레이션 회로(150B)는 도 8 및 도 9에 개시된 각각의 캘리브레이션 회로가 병렬적으로 연결되어 구성될 수 있다. 이를 도 8 및 도 9를 참조하여 보다 구체적으로 설명하도록 한다.The first input impedance calibration circuit 150A and the second input impedance calibration circuit 150B may be configured such that the respective calibration circuits disclosed in Figs. 8 and 9 are connected in parallel. This will be described in more detail with reference to FIGS. 8 and 9. FIG.

도 8은 제1 입력 임피던스 캘리브레이션 회로(150A) 또는 제2 입력 임피던스 캘리브레이션 회로(150B)를 나타내는 블록도이며, 도 9는 이를 회로로서 구현한 스키마이다. 도 8 및 도 9를 참조하면, 본 발명의 실시 예에 따른 제1 입력 임피던스 캘리브레이션 회로(150A) 및 제2 입력 임피던스 캘리브레이션 회로(150B)는 상호 동일한 구성 요소를 포함할 수 있으며, 입력 스위치부(155)의 스위칭 동작에 따라, 제1 입력 임피던스 캘리브레이션 회로(150A)와, 제2 입력 임피던스 캘리브레이션 회로(150B)가 선택적으로 동작할 수 있는 형태로 구성될 수 있다. 이를 위해, 본 발명의 실시 예에 따른 입력 스위치부(155) 및 출력 스위치부(156)는 하나 이상의 제1 캘리브레이션 모드 스위치(Φ_cal)와, 하나 이상의 제2 캘리브레이션 모드 스위치(상단 바 표시된 Φ_cal)를 포함할 수 있다.FIG. 8 is a block diagram showing a first input impedance calibration circuit 150A or a second input impedance calibration circuit 150B, and FIG. 9 is a schema implemented as a circuit. 8 and 9, the first input impedance calibration circuit 150A and the second input impedance calibration circuit 150B according to the embodiment of the present invention may include the same components, and the input switch unit 155 may be configured in such a manner that the first input impedance calibration circuit 150A and the second input impedance calibration circuit 150B can be selectively operated. To this end, the input switch unit 155 and the output switch unit 156 according to the embodiment of the present invention may include at least one first calibration mode switch Φ_cal and at least one second calibration mode switch .

이하에서는 제1 입력 임피던스 캘리브레이션 회로(150A)와, 제2 입력 임피던스 캘리브레이션 회로(150B)를 통칭하여 입력 임피던스 캘리브레이션 회로(150)로서 설명하도록 한다.Hereinafter, the first input impedance calibration circuit 150A and the second input impedance calibration circuit 150B will be collectively referred to as the input impedance calibration circuit 150. [

본 발명의 제2 실시 예에 따른 입력 임피던스 캘리브레이션 회로(150)는, 캘리브레이션 신호 생성부(151), 로직 처리부(152), 복원 샘플링부(154), 상기 입력 스위치부(155) 및 상기 출력 스위치부(156)를 포함하며, 레플리카 모델링부의 출력 신호를 입력받아 증폭 제어부(160)의 캘리브레이션을 수행하고, 캘리브레이션 이전 신호를 복원할 수 있다.The input impedance calibration circuit 150 according to the second embodiment of the present invention includes a calibration signal generation unit 151, a logic processing unit 152, a restoration sampling unit 154, the input switch unit 155, And receives the output signal of the replica modeling unit to perform the calibration of the amplification control unit 160 and recover the pre-calibration signal.

즉, 입력 임피던스 캘리브레이션 회로(150)는 증폭 제어부(160)의 입력단 및 출력단과 연결되어, 상기 증폭 제어부(160)의 심전도 측정 모드 동작 중 입력 임피던스의 백그라운드 캘리브레이션을 수행하여, 실시간 캘리브레이션을 처리할 수 있다.That is, the input impedance calibration circuit 150 is connected to the input terminal and the output terminal of the amplification control unit 160 to perform background calibration of the input impedance during the electrocardiogram measurement mode of the amplification control unit 160, have.

이를 위해, 입력 임피던스 캘리브레이션 회로(150)는 상기 캘리브레이션 수행 후, 상기 심전도 측정 모드에 따른 증폭 제어부의 상기 캘리브레이션 수행 직전 출력을 복원하기 위한 복원 샘플링부(154)를 포함할 수 있다.For this purpose, the input impedance calibration circuit 150 may include a restoration sampling unit 154 for restoring the output of the amplification control unit according to the electrocardiogram measurement mode immediately before the calibration, after the calibration is performed.

여기서, 후술할 캘리브레이션 신호 생성부(151)는 테스트를 위한 캘리브레이션 신호를 인가하고, 로직 처리부(152)의 처리에 따라 정귀환 캐패시터 PFCW의 Up/Down 을 판단하기 때문에, 증폭 제어부(160)는 리셋을 필요로 한다. 그러나, 심전도 측정 중에 리셋이 처리되는 경우 그 증폭 제어부(160) 출력이 0으로 변환되므로 기존 정보는 상실하게 된다.Here, the calibration signal generator 151, which will be described later, applies a calibration signal for testing and determines whether the positive feedback capacitor PFCW is up or down according to the processing of the logic processor 152, in need. However, when the reset is processed during the electrocardiogram measurement, the output of the amplification control unit 160 is converted to 0, so that the existing information is lost.

따라서, 본 발명의 제2 실시 예에 따른 복원 샘플링부(154)는 상기 기존 정보 상실 직전의 증폭 제어부(160) 출력을 미리 샘플링하고, 이후 캘리브레이션 모드 종료에 따른 복원 루프를 다시 형성함으로써 기존의 출력을 복원할 수 있으므로, 중간의 리셋 구간으로 인한 기존 정보 상실을 사전에 방지할 수 있다.Therefore, the restoration sampling unit 154 according to the second embodiment of the present invention pre-samples the output of the amplification control unit 160 immediately before the loss of the existing information and then reconstructs the restoration loop according to the end of the calibration mode, It is possible to prevent the loss of existing information due to the intermediate reset period in advance.

예를 들어, 증폭 제어부(160)는 캘리브레이션 모드 진입에 따라, 상기 증폭 제어부를 리셋 제어하는 하나 이상의 리셋 스위치부를 포함할 수 있으며, 복원 샘플링부(154)는 상기 캘리브레이션 모드 진입시 상기 증폭 제어부의 리셋 직전 출력을 샘플링할 수 있다.For example, the amplification control unit 160 may include at least one reset switch unit for reset-controlling the amplification control unit in accordance with the entry into the calibration mode, and the restoration sampling unit 154 may be configured to reset the amplification control unit You can sample the output.

도 10은 본 발명의 실시 예에 따른 복원 샘플링부(154)의 샘플링 동작을 개시한 도면이다. 도 9 및 도 10을 참조하면, 캘리브레이션 모드 진입 전후 시점에, 복원 샘플링부(154)는 복원 모드의 스위치 동작을 통해, 캘리브레이션 모드 진입 직전의 증폭 제어부(160) 출력을 샘플링하는 하나 이상의 복원 샘플링 캐패시터와, 상기 스위치 동작을 위한 하나 이상의 복원 스위치(Φ_REC)를 포함할 수 있으며, 이를 이용하여, 캘리브레이션 모드 진입 직전 신호를 캘리브레이션 모드 종료 이후에 다시 복원할 수 있는 복원 루프를 형성시킬 수 있다.10 is a diagram for explaining the sampling operation of the restoration sampling unit 154 according to the embodiment of the present invention. 9 and 10, at the time before and after the entry into the calibration mode, the restoration sampling unit 154 outputs one or more restoration sampling capacitors (not shown) for sampling the output of the amplification control unit 160 immediately before the entry into the calibration mode, And one or more restoration switches Φ _REC for the switch operation, thereby forming a restoration loop capable of restoring the signal immediately before the entry into the calibration mode after the end of the calibration mode.

여기서, 하나 이상의 복원 스위치(Φ_REC)는 일단이 증폭 제어부(160)의 입력단과, 샘플링 캐패시터에 연결되고, 타단이 버퍼를 통해 출력 스위치부(156)와 연결될 수 있으며, 증폭 제어부(160)를 포함하는 이득이 1인 루프를 형성하도록 제어될 수 있다.Here, the at least one restoration switch? _REC may be connected at one end to the input terminal of the amplification control unit 160 and to the sampling capacitor, and at the other end to the output switch unit 156 through the buffer, and the amplification control unit 160 Can be controlled to form a loop with a gain of 1 included.

복원 루프가 형성되면, 증폭 제어부(160) 출력 단은 입력 임피던스 캘리브레이션을 시작하기 직전의 전압과 같아지게 되며, 복원 샘플링부(154)는 하나 이상의 샘플링 캐피시터를 이용하여 상기 전압을 샘플링할 수 있다. 이후 복원 스위치는 OFF되고, 캘리브레이션 모드를 위한 캘리브레이션 스위치가 ON 되며, 캘리브레이션 모드 종료 다시 복원 스위치가 ON 됨으로써, 잃어버린 기존 출력 정보를 복원할 수 있게 된다.When the restoration loop is formed, the output end of the amplification control unit 160 becomes equal to the voltage immediately before starting the input impedance calibration, and the restoration sampling unit 154 can sample the voltage using one or more sampling capacitors. Thereafter, the restoration switch is turned off, the calibration switch for the calibration mode is turned on, and the restoration switch is turned on again after the end of the calibration mode, thereby restoring the lost existing output information.

한편, 캘리브레이션 신호 생성부(151)는 캘리브레이션 모드에 진입하면, 소정 파형을 갖는 일정 전압 이하의 캘리브레이션 신호를 발생시킬 수 있다. 여기서 캘리브레이션 신호는 일정 전압 크기 이내의 사인파, 방형파, 삼각파, 펄스 신호 중 적어도 하나를 포함할 수 있다.On the other hand, when the calibration signal generation unit 151 enters the calibration mode, the calibration signal generation unit 151 can generate a calibration signal of a predetermined voltage or less with a predetermined waveform. Here, the calibration signal may include at least one of a sine wave, a square wave, a triangle wave, and a pulse signal within a certain voltage magnitude.

그리고, 로직 처리부(152)는 캘리브레이션 신호에 따라 증폭 제어부(160)의 코어 증폭기 출력으로부터 V_out을 샘플링하며, V_out이 미리 설정된 임계값 V_th 보다 크거나 작은지 판단하여, 정귀환 캐패시터부의 PFCW 값을 1 증가시키거나, 임계값보다 작은 경우 1 감소시킬 수 있다.The logic processor 152 samples V_out from the core amplifier output of the amplification controller 160 according to the calibration signal, determines whether V_out is greater than or less than a preset threshold value V_th, and increases the PFCW value of the positive feedback capacitor by 1 , Or 1 if it is smaller than the threshold value.

이에 따라, 로직 처리부(152)는 증폭 제어부(160)가 동작하는 동안, 특정 시간 구간 동안의 외부 신호 입력을 차단(리셋 스위치 동작)하고, PFCW를 1만큼 변경하는 캘리브레이션 처리를 수행할 수 있으며, 이후 복원 샘플링부(154)는 복원 루프를 동작시켜 캘리브레이션 모드로 인해 리셋된 캘리브레이션 모드 직전 출력 신호를 복원할 수 있다.Accordingly, the logic processor 152 can perform the calibration process of interrupting the input of the external signal during the specific time interval (reset switch operation) and changing the PFCW by 1 while the amplification controller 160 is operating, The restoration sampling unit 154 may then operate the restoration loop to restore the output signal just before the reset calibration mode due to the calibration mode.

이에 따라, 심전도 측정 장치(100)는 심전도 측정 모드 동작에 있어서, 매우 짧은 특정 시간 구간 동안 1회의 캘리브레이션 및 신호 복원 처리가 반복하여 이루어지는 백그라운드 캘리브레이션이 수행될 수 있는 것이다. 이에 따라, 회로는 증폭 제어부(160)의 코어 증폭기가 동작하는 동안에도 항상 적절한 PFCW를 찾아가게 된다. 따라서, 코어 증폭기가 동작하는 동안 외부 환경 변화에 의한 PVT가 변화하더라도 항상 적절한 PFCW를 유지할 수 있게 되며, 실시간으로 동작할 수 있다.Accordingly, in the electrocardiogram measurement mode, the electrocardiogram measuring apparatus 100 can perform background calibration in which one calibration and signal restoration process is repeatedly performed during a very short specific time period. Accordingly, the circuit always finds an appropriate PFCW even while the core amplifier of the amplification controller 160 is operating. Accordingly, even when the PVT due to the external environment changes during the operation of the core amplifier, it is possible to always maintain the proper PFCW and to operate in real time.

한편, 상기 캘리브레이션 모드 시점은 일정 주기에 따라 진입하거나, 또는 사용자 또는 제조사에서 설정된 비 주기적 조건 정보에 따라 진입할 수 있다. 예를 들어, 동일한 옷을 입은 동일 사용자에 대해 반복 측정되는 경우에는 사용자 설정에 따라 별도의 요청이 있는 경우에만 백그라운드 캘리브레이션이 수행될 수 있다.Meanwhile, the calibration mode time may be entered according to a certain period, or may enter according to non-periodic condition information set by a user or a manufacturer. For example, if repeated measurements are made for the same user wearing the same clothes, the background calibration can be performed only when there is a separate request according to the user's setting.

반면, 사용자가 변경된 경우 또는 일정 시점이 지난 이후에는 주기적이고 자동적인 캘리브레이션 모드에 진입할 수도 있다.On the other hand, when the user is changed or after a certain point of time has elapsed, a periodic and automatic calibration mode may be entered.

도 11은 본 발명의 제2 실시 예에 따른 입력 임피던스 캘리브레이션 회로(150)를 이용한 심전도 측정 장치(100)의 캘리브레이션 동작을 설명하기 위한 흐름도이며, 도 12는 이에 대응하는 스위치 제어 및 출력을 나타내는 타이밍도이다.11 is a flow chart for explaining the calibration operation of the electrocardiogram measuring apparatus 100 using the input impedance calibration circuit 150 according to the second embodiment of the present invention, .

도 11을 참조하면, 본 발명의 실시 예에 따른 심전도 측정 장치(100)는 먼저 심전도 측정 모드 동작에 따라, 증폭 제어부(160)를 이용한 측정 대상의 비접촉 심전도 신호의 측정 및 출력부(170)를 통한 출력을 수행한다(S201).11, an apparatus 100 for measuring electrocardiogram according to an embodiment of the present invention firstly measures and outputs a non-contact ECG signal of a measurement object using an amplification control unit 160 and an output unit 170 (S201).

본 발명의 실시 예에서 증폭 제어부(160)는 리셋 스위치(Φ_RST)를 포함할 수 있으며, 입력 임피던스 캘리브레이션 회로(150)는 캘리브레이션 스위치(Φ_CAL)를 포함할 수 있고, 복원 샘플링부(154)는 복원 스위치(Φ_REC)를 포함할 수 있다.The input impedance calibration circuit 150 may include a calibration switch? _CAL , and the restoration sampling unit 154 may include a reset switch? _RST , Lt; / RTI > may comprise a restoration switch? _REC .

이에 따라, 심전도 측정 모드에서의 스위치 세팅은 도 12에서 1) Φ_CAL=0, Φ_REC=0, Φ_RST=0, 인 시간 구간에 대응할 수 있으며, 도 12에서는 4ms의 시간 구간 동안 주기적으로 유지되는 것이 예시되어 있다.Accordingly, the switch setting in the electrocardiogram measurement mode can correspond to 1)? _CAL = 0,? _REC = 0,? _RST = 0 in FIG. 12 and periodically during the 4 ms time interval in FIG. .

그리고, 심전도 측정 장치(100)는 캘리브레이션 모드 진입 여부를 판단한다(S203).Then, the electrocardiogram measuring apparatus 100 determines whether the calibration mode is entered (S203).

전술한 바와 같이, 캘리브레이션 모드 진입은 심전도 측정 모드 동작 중, 미리 설정된 조건 정보 예를 들어, PVT 변화, 주기 시간 설정 등에 따른 이벤트 발생 에 의해 진입이 판단될 수 있으며, 진입여부의 판단은 별도의 제어부에서 처리될 수 있고, 진입 판단에 대응하는 각각의 스위치 제어가 수행될 수 있다.As described above, during the operation of the electrocardiogram measurement mode, the entry into the calibration mode can be judged by the occurrence of an event according to preset condition information, for example, PVT change, cycle time setting, and the like, And each switch control corresponding to the entry judgment can be performed.

캘리브레이션 진입이 판단된 경우, 먼저 심전도 측정 장치(100)는 복원 샘플링부(154)를 통한 복원 루프 동작에 따라, 복원을 위한 현재 출력을 샘플링하며, 샘플링 이후 증폭 제어부(160)의 리셋을 처리한다(S205). When the calibration entry is determined, the electrocardiogram measuring apparatus 100 samples the current output for reconstruction according to the reconstruction loop operation through the reconstruction sampling unit 154, and processes the reset of the amplification control unit 160 after sampling (S205).

여기서, 스위치 세팅은 2) Φ_CAL=1, Φ_REC=1, Φ_RST=0 및 3)Φ_CAL=1, Φ_REC=0, Φ_RST=1 와 같이 순차적으로 짧은 시간 동안 제어될 수 있다.Here, the switch setting can be controlled for a short period of time, such as 2) Φ _CAL = 1, Φ _REC = 1, Φ _RST = 0 and 3) Φ _CAL = 1, Φ _REC = 0, Φ _RST =

이후, 심전도 측정 장치(100)는 캘리브레이션 신호 생성부(151)로부터 생성되는 테스트 신호 인가에 따른 증폭 제어부(160) 출력을 획득하고(S207), 미리 설정된 임계값 V_th와 비교 로직 처리에 따라 가변 캐패시턴스를 바람직하게는 1회 조정한다(S209).Then, the ECG apparatus 100 is varied according to obtain the amplification control unit 160, the output of the applied test signal generated from the calibration signal generation section 151, and (S207), the preset threshold V _th and the comparison logic processing The capacitance is preferably adjusted once (S209).

예를 들어, 로직 처리부(152)는 테스트 신호로서 작은 신호 클럭이 생성되면, 그 신호에 대응하는 증폭 제어부(160)의 출력 신호 전압을 샘플링하고, 샘플링된 전압의 크기가 V_th 보다 크면 Down 신호를 생성하고 샘플된 전압의 크기가 V_th 보다 작으면 Up 신호를 생성하여, 정귀환 캐패시터부의 캐패시턴스를 가변 제어할 수 있다. 이와 같이 제어되는 동안 스위치는 4)Φ_CAL=1, Φ_REC=0, Φ_RST=0 과 같이 제어될 수 있다.For example, when a small signal clock is generated as a test signal, the logic processing unit 152 samples the output signal voltage of the amplification control unit 160 corresponding to the signal, and if the magnitude of the sampled voltage is greater than V _th , If the generated and the magnitude of the sampled voltage is less than the V _th to generate the Up signal, it is possible to control the variable capacitance capacitor positive feedback portion. During this control, the switch can be controlled such that 4) Φ _CAL = 1, Φ _REC = 0, Φ _RST = 0.

한편, 캐패시턴스의 제어 후, 심전도 측정 장치(100)는 캘리브레이션 모드를 종료하기 위해, 증폭 제어부(160)의 리셋 처리 및 리셋 직전 출력을 다시 복원한다(S211).On the other hand, after the capacitance is controlled, the electrocardiogram measuring apparatus 100 restores the reset processing of the amplification control unit 160 and the output immediately before reset to end the calibration mode (S211).

이를 위해, 먼저 증폭 제어부(160)는 리셋 스위치 제어에 따라, 출력이 리셋되어 전체 스위치는 5)Φ_CAL=1, Φ_REC=0, Φ_RST=1 와 같이 제어될 수 있다.To this end, the amplification control unit 160 firstly resets the output in accordance with the reset switch control so that the entire switch can be controlled as follows:? _CAL = 1,? _REC = 0,? _RST =

이후, 복원 샘플링부(154)는 샘플링 스위치 제어에 따라 리셋된 증폭 제어부(160)와 복원 모드로서의 복원 루프를 형성할 수 있으며, 이에 따라 실제 출력 신호는 리셋 이전 신호로 복원될 수 있다. 이를 위한 스위치 제어는 6)Φ_CAL=1, Φ_REC=1, Φ_RST=0과 같이 처리될 수 있다.Thereafter, the restoration sampling unit 154 may form a restoration loop as a restoration mode and a reset control unit 160 according to the sampling switch control, so that the actual output signal can be restored to the pre-reset signal. Switch control for this can be handled as: 6) Φ _CAL = 1, Φ _REC = 1, Φ _RST = 0.

이후, 심전도 측정 장치(100)는 심전도 측정 모드에서 다시 동작하여, 복원된 신호에 따른 연속적인 측정을 다시 수행할 수 있다(S201). 스위치는 1) Φ_CAL=0, Φ_REC=0, Φ_RST=0와 같은 형태로 다시 제어될 수 있다.Thereafter, the electrocardiogram measuring apparatus 100 operates again in the electrocardiogram measurement mode, and can perform continuous measurement according to the restored signal (S201). The switch can be controlled back to 1) such that Φ _CAL = 0, Φ _REC = 0, Φ _RST = 0.

이에 따라, 도 12 하단에 도시된 바와 같이, 증폭 제어부(160) 출력 V_AMP가 캘리브레이션(CAL) 구간 이전과 이후 시점이 단절되지 않도록 복원 처리됨을 확인할 수 있다. 또한, 상기 캘리브레이션 시간 구간(CAL)은 1ms 정도로 매우 짧게 처리될 수 있으며, 심전도 측정 시간 구간(AMP)이 4ms인 경우, 총 5ms의 사이클을 갖는 백그라운드 캘리브레이션 및 측정 구간이 형성될 수 있다.Accordingly, as shown in the lower part of FIG. 12, it can be confirmed that the output V _AMP of the amplification control unit 160 is restored so as not to be disconnected before and after the calibration (CAL) period. In addition, the calibration time interval (CAL) can be processed as very short as about 1 ms. When the electrocardiogram measurement time interval (AMP) is 4 ms, a background calibration and measurement interval having a cycle of 5 ms in total can be formed.

예를 들어, 심전도 측정 장치(100)는 심전도 측정을 수행하는 중 특정 조건 만족시 또는 상기 5ms 주기에 따라 반복적으로 1) 심전도 측정, 2) 복원 신호 샘플링, 3) 증폭 제어부(160) 리셋, 4) 캘리브레이션 모드 진입, 5) 증폭 제어부(160) 리셋, 6) 리셋 직전 신호 복원의 동작을 순차적으로 수행할 수 있다. 여기서, 2)~5) 동작은 전체 5ms 주기 사이클보다 매우 짧은 약 1ms 시간 동안만 제어될 수 있어 전체 동작에는 큰영향을 미치지 않을 수 있다.For example, the electrocardiogram measuring apparatus 100 repeatedly performs 1) electrocardiogram measurement, 2) restoration signal sampling, 3) amplification control unit 160 reset, 4 ) Entering the calibration mode, 5) resetting the amplification control unit 160, and 6) restoring the signal immediately before reset. Here, 2) to 5) operation can be controlled only for about 1 ms time, which is shorter than the entire 5 ms cycle cycle, so that it may not have a large effect on the entire operation.

즉, 캘리브레이션이 처리되고 있는 도중에도 상단의 입력 임피던스 캘리브레이션 회로(150) 출력 V_{LNA_OUT}을 보면, 실질적인 측정 출력 증폭파형에는 큰 영향 없이 연속적인 측정이 수행되는 것으로 나타나고 있다. 따라서, 복원 샘플링부(154) 없이 측정된다면, 상단 좌측에 도시된 바와 같이 캘리브레이션 전후 신호에 단절이 발생되어 부정확한 측정 및 시스템 불안전성이 야기되는 문제가 해결되는 것이다.That is, even when the calibration is being processed, the output V _{LNA_OUT} of the input impedance calibration circuit 150 at the top shows that continuous measurement is performed without any significant effect on the actual measurement output amplification waveform. Therefore, if the measurement is performed without the restoration sampling unit 154, the problem that the measurement before measurement and the system instability are caused due to the occurrence of disconnection in the signal before and after calibration as shown in the upper left corner is solved.

이와 같이, 본 발명의 제2 실시 예에 따른 백그라운드 캘리브레이션에 따라, 입력 임피던스 캘리브레이션이 상시, 조건 발생시 또는 주기적으로 수행되는 심전도 측정 장치(100)를 설계할 수 있으며, 이를 통해 주변 환경 변화에 영향을 받지 않으면서도 항상 고 입력 임피던스를 유지할 수 있는 심전도 측정 장치(100)를 제공할 수 있게 된다.As described above, according to the background calibration according to the second embodiment of the present invention, it is possible to design the electrocardiograph measuring apparatus 100 in which the input impedance calibration is always performed, the condition is generated or periodically performed, It is possible to provide the electrocardiogram measuring apparatus 100 capable of always maintaining a high input impedance without receiving the input impedance.

또한, 이와 같은 본 발명의 실시 예에 따라, 비접촉 측정이 가능한 심전도 측정 장치(100)에 있어서, 1uW 이하 전력을 소모하는 초저전력 저잡음 증폭기를 설계할 수 있고, 이를 통해 장시간 동안 실시간 모니터링이 가능한 헬스케어 시스템을 구축할 수 있다. 특히, 포어그라운드 캘리브레이션을 통해, 인위적인 튜닝이나 트리밍 과정 없이도, 칩 자체적으로 최적의 심전도 측정을 위한 기생 임피던스 최소화 및 시스템 임피던스 최적화를 가능하게 하여, 양산 가능성을 크게 높일 수 있다.According to the embodiment of the present invention as described above, it is possible to design an ultra-low-power low-noise amplifier consuming less than 1 uW of power in an electrocardiogram measuring apparatus 100 capable of noncontact measurement, A care system can be constructed. Particularly, through foreground calibration, it is possible to minimize the parasitic impedance and optimize the system impedance for the optimal electrocardiogram measurement of the chip itself without artificially tuning or trimming, thereby greatly increasing the mass production possibility.

한편, 상술한 본 발명의 다양한 실시 예들에 따른 방법은 프로그램 코드로 구현되어 다양한 비일시적 판독 가능 매체(non-transitory computer readable medium)에 저장된 상태로 각 서버 또는 기기들에 제공될 수 있다.Meanwhile, the method according to various embodiments of the present invention described above may be implemented in program code and provided to each server or devices in a state stored in various non-transitory computer readable media.

비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.A non-transitory readable medium is a medium that stores data for a short period of time, such as a register, cache, memory, etc., but semi-permanently stores data and is readable by the apparatus. In particular, the various applications or programs described above may be stored on non-volatile readable media such as CD, DVD, hard disk, Blu-ray disk, USB, memory card, ROM,

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It should be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.

Claims

A noncontact electrocardiogram measuring circuit comprising:
A noncontact measurement unit for acquiring and outputting a measurement signal of a signal source in a noncontact manner;
An amplification controller amplifying the measurement signal and outputting the amplified measurement signal to an output terminal; And
And an input impedance calibration circuit connected to an input terminal and an output terminal of the amplification control unit for performing background calibration of the input impedance during the electrocardiogram measurement mode operation of the amplification control unit
Noncontact electrocardiogram measuring circuit.

The method according to claim 1,
Wherein the input impedance calibration circuit comprises:
And a restoration sampling unit for restoring the output immediately before reset of the amplification control unit reset by the background calibration
Noncontact electrocardiogram measuring circuit.

3. The method of claim 2,
The restoration sampling unit
Sampling the immediately preceding reset output of the amplification control unit upon entering the background calibration mode
Noncontact electrocardiogram measuring circuit.

The method of claim 3,
A reset switch unit for reset-controlling the amplification control unit in accordance with the entry into the calibration mode;
A calibration signal generator for generating a calibration signal in the calibration mode;
A logic processing unit for performing a logic process according to the calibration signal and the input and output of the amplification control unit; And
And a positive feedback capacitor unit that is variably controlled under the control of the logic processing unit
Noncontact electrocardiogram measuring circuit.

5. The method of claim 4,
The logic processing unit includes:
In the calibration mode, a calibration process is performed by adjusting the variable capacitance of the positive feedback capacitor unit according to a sampling logic value of the output of the amplification control unit corresponding to the test signal output from the calibration signal generation unit and a predetermined threshold value comparison logic
Noncontact electrocardiogram measuring circuit.

6. The method of claim 5,
Wherein the test signal includes at least one of a sine wave, a square wave, a triangle wave, and a pulse signal within a certain voltage level
Noncontact electrocardiogram measuring circuit.

The method of claim 3,
The restoration sampling unit may include one or more restoration switches connected to an input terminal and a sampling capacitor of the amplification control unit at one end and buffered at an output end of the amplification control unit to restore the output immediately before the reset
Noncontact electrocardiogram measuring circuit.

The method according to claim 1,
Wherein the non-contact measuring section includes an active shield circuit,
Wherein the active shield circuit includes an analog buffer amplifier to which an output terminal is connected, the one side of a shield surrounding the input signal line,
And the input terminal of the analog buffer amplifier is connected in parallel between the input terminal of the noncontact measurement unit and the input terminal of the core amplifier of the amplification control unit
Noncontact electrocardiogram measuring circuit.

The method according to claim 1,
Wherein the measurement signal comprises a positive or negative voltage signal obtained non-contact from the signal source
Noncontact electrocardiogram measuring circuit.

The method according to claim 1,
The input impedance calibration circuit
The restoration signal of the amplification control unit is sampled, the amplification control unit is reset, the calibration is performed, the amplification control unit is reset again according to a specific condition or a predetermined period of time during the electrocardiogram measurement, A calibration switch and a restoration switch for sequentially controlling the operation of restoring the output signal immediately before reset of the amplification control unit
Noncontact electrocardiogram measuring circuit.

A noncontact electrocardiogram measuring device comprising the noncontact electrocardiogram measuring circuit according to any one of claims 1 to 10.

A non-contact electrocardiogram measuring method comprising:
Acquiring a positive or negative measurement signal of a signal source in a noncontact manner in an electrocardiogram measurement mode;
Amplifying and outputting the measurement signal; And
Performing background calibration of the input impedance to the amplification control during the electrocardiogram measurement mode operation,
Noncontact ECG measurement method.

13. The method of claim 12,
Wherein performing the calibration comprises:
And restoring the immediately preceding reset output of the amplification control unit reset by the background calibration
Noncontact ECG measurement method.

13. The method of claim 12,
Wherein performing the calibration comprises:
Sampling the immediately preceding reset output of the amplification control unit in accordance with the entry into the calibration mode;
Resetting the amplification control unit;
Performing a calibration logic process according to a calibration signal and an input and an output of the amplification control unit; And
Controlling the positive feedback capacitor under the control of the logic processing unit; And
And restoring the sampled output immediately before reset of the amplification control unit in accordance with the end of the calibration mode
Noncontact ECG measurement method.

15. The method of claim 14,
Wherein performing the logic processing comprises:
And adjusting the variable capacitance of the positive feedback capacitor unit according to a sampling logic value of the output of the amplification control unit corresponding to the test signal output from the calibration signal generation unit and a predetermined threshold value comparison logic
Noncontact ECG measurement method.