KR20190060165A - 천공식 내부전극형 압전세라믹 및 이의 제조방법 - Google Patents

천공식 내부전극형 압전세라믹 및 이의 제조방법 Download PDF

Info

Publication number
KR20190060165A
KR20190060165A KR1020170158094A KR20170158094A KR20190060165A KR 20190060165 A KR20190060165 A KR 20190060165A KR 1020170158094 A KR1020170158094 A KR 1020170158094A KR 20170158094 A KR20170158094 A KR 20170158094A KR 20190060165 A KR20190060165 A KR 20190060165A
Authority
KR
South Korea
Prior art keywords
ceramic
ceramics
internal electrode
forming
piezoelectric
Prior art date
Application number
KR1020170158094A
Other languages
English (en)
Inventor
정순종
구보근
김민수
김인성
임동환
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020170158094A priority Critical patent/KR20190060165A/ko
Publication of KR20190060165A publication Critical patent/KR20190060165A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/093—Forming inorganic materials
    • H01L41/39—
    • H01L41/0471—
    • H01L41/187—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

본 발명은, 천공식 내부전극형 압전세라믹 및 이의 제조방법에 관한 것으로, 중심부 세라믹, 상부 및 하부 세라믹을 각각 준비하는 단계와; 상기 상부 및 하부 세라믹을 천공하여 통공을 형성하는 단계와; 상기 통공이 형성된 상기 상부 및 하부 세라믹을 상기 중심부 세라믹의 상부 및 하부에 적층하여 세라믹 후막을 형성하는 단계와; 적층된 상기 세라믹 후막을 열처리를 통해 탈지 및 소결하여 세라믹 시료를 형성하는 단계와; 상기 세라믹 시료 표면에 금속 페이스트를 도포하여 상기 통공 내에 내부전극을 형성하는 단계를 포함하는 것을 기술적 요지로 한다. 이에 의해 모 조성 압전 세라믹을 선택하여 상부 및 하부 세라믹과 중심부 세라믹을 독립 제작한 후, 상부 및 하부 적층 세라믹을 격자 간격으로 천공하고 중심부 세라믹에 소결 접합시킨 후 전극을 침투시키며, 이를 통해 실용범위인 4kV/mm 이하의 낮은 전계에서도 우수한 변형 특성을 나타내는 압전세라믹을 얻을 수 있다.

Description

천공식 내부전극형 압전세라믹 및 이의 제조방법 {Internal electrode type piezoelectric ceramics by boring and manufacturing method thereof}
본 발명은 천공식 내부전극형 압전세라믹 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 모 조성 압전 세라믹을 선택하여 상부 및 하부 세라믹과 중심부 세라믹을 독립 제작한 후, 상부 및 하부 적층 세라믹을 격자 간격으로 천공하고 중심부 세라믹에 소결 접합시킨 후 전극을 침투시키며, 이를 통해 실용범위인 4kV/mm 이하의 낮은 전계에서도 우수한 변형 특성을 나타내는 천공식 내부전극형 압전세라믹 및 이의 제조방법에 관한 것이다.
압전 세라믹은 우수한 압전 및 유전 특성으로 전자산업과 메카트로닉스 분야에서 중요한 역할을 하며, 다양한 분야에서 유용하게 사용되고 있다. 현재, 압전 세라믹 소재로는 티탄산 지르콘산 연(Pb(Zr,Ti)O3, lead zirconate titanate, 이하, 'PZT'라고 함)계 세라믹 소재가 널리 이용되고 있는데, PZT계 세라믹 소재는 압전 특성이 우수하고 가격이 저렴하면서 제조 공정기술이 잘 알려져 있다. 이에 다양한 압전 센서 및 액추에이터에 적용되고 있으며, 이외에도 압전 트랜스듀서(piezoelectric transducer), 센서(sensor), 진동자(resonator) 등의 전자 소자에 활용하기 위한 연구개발이 광범위하게 이루어져 왔다.
그러나, 대부분의 PZT계 세라믹 소재는 중량비 50% 이상을 차지하는 납(Pb)을 포함하는 조성을 가지고 있어 인체에 해로우며 환경오염을 유발시킬 수 있는 문제점이 있다. 이에 따라, PZT계 세라믹 소재를 대체할 수 있는 무연(Pb-free) 계통의 세라믹 소재를 개발하기 위한 연구가 활발히 진행되고 있다. 최근까지 개발된 무연 압전 세라믹 소재로서, 비스무스(Bi)계 무연 압전 세라믹인 (Bi1 /2Na1 /2)TiO3(BNT) 및 (Bi1/2K1/2)TiO3(BKT)가 있으며, 이들은 페로브스카이트(perovskite) 구조를 가지며 우수한 압전 특성을 나타내는 것으로 알려져 있다. 그러나, 항전계(coercive field)가 높고 절연 파괴 전압(breakdown voltage)이 낮아서 분극이 어렵다는 단점으로 인하여 실용적인 소자로 활용되기에는 압전 특성이 미흡하다는 문제점이 있다.
이에 따라, 이들 물질에 BaZrO3, CeO2, BiO2, SrCO3 등을 첨가 및 치환시키는 화학적 개량에 대한 연구가 수행되고 있으나, 지금까지 연구된 무연 압전 세라믹은 5kV/mm 이상의 높은 전계에서는 PZT계 압전 소재에 비해 높은 변형률을 나타낸다. 반면, 실용범위인 4kV/mm 이하의 낮은 전계에서는 전계유기 변형률이 현저히 낮아 실용화하기 위해서는 전기적 특성의 개선이 추가적으로 필요한 실정이다.
또한, 여러 가지 압전특성 중에서도 압전 액추에이터 분야에 적용하기 위해서는 전계를 인가할 때 높은 변형율을 나타내는 것이 요구되며, 특히 휴대폰, 현미경 및 정밀기기와 같이 소형화 및 고정밀도를 필요로 하는 액추에이터에 적용하기 위해서는 저전계에서도 우수한 변형 특성을 나타내는 것이 필수적이므로 이러한 특성을 가진 무연 압전 세라믹 소재에 대한 연구 필요성이 지속되고 있다.
대한민국 공개특허 제10-2011-0038600호 대한민국 공개특허 제10-2012-0134928호 대한민국 공개특허 제10-2017-0107410호
따라서 본 발명의 목적은, 모 조성 압전 세라믹을 선택하여 상부 및 하부 세라믹과 중심부 세라믹을 독립 제작한 후, 상부 및 하부 적층 세라믹을 격자 간격으로 천공하고 중심부 세라믹에 소결 접합시킨 후 전극을 침투시키며, 이를 통해 실용범위인 4kV/mm 이하의 낮은 전계에서도 우수한 변형 특성을 나타내는 천공식 내부전극형 압전세라믹 및 이의 제조방법을 제공하는 것이다.
상기한 목적은, 중심부 세라믹, 상부 및 하부 세라믹을 각각 준비하는 단계와; 상기 상부 및 하부 세라믹을 천공하여 통공을 형성하는 단계와; 상기 통공이 형성된 상기 상부 및 하부 세라믹을 상기 중심부 세라믹의 상부 및 하부에 적층하여 세라믹 후막을 형성하는 단계와; 적층된 상기 세라믹 후막을 열처리를 통해 탈지 및 소결하여 세라믹 시료를 형성하는 단계와; 상기 세라믹 시료 표면에 금속 페이스트를 도포하여 상기 통공 내에 내부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법에 의해서 달성된다.
여기서, 상기 중심부 세라믹과 상기 상부 및 하부 세라믹은 서로 동일한 모 조성 압전 세라믹 소재로 이루어지며, 상기 모 조성 압전 세라믹 소재는 0.74BiNaTiO3-0.26SrTiO3인 것이 바람직하며, 상기 중심부 세라믹과 상기 상부 및 하부 세라믹은 각각 0.1 내지 0.4mm의 두께로 이루어지는 것이 바람직하다.
또한, 상기 통공을 형성하는 단계는, 복수 개의 핀(pin)이 배치된 장치를 이용하여 상기 상부 및 하부 세라믹에 기계적 타공을 실시하며, 상기 세라믹 시료를 형성하는 단계는, 열처리를 통해 상기 세라믹 후막의 사이즈에 비해 상기 세라믹 시료가 10 내지 20% 사이즈가 수축되는 것이 바람직하다.
상기 내부전극을 형성하는 단계는, 상기 통공 내로 상기 금속 페이스트가 스며들고, 상기 금속 페이스트를 건조하여 상기 통공 내부에 상기 내부전극이 형성되며, 스퍼터링 또는 프린팅을 이용하여 상기 금속 페이스트를 도포하는 것이 바람직하다.
상기 금속 페이스트는, 금(Au) 페이스트, 은(Ag) 페이스트 또는 금과 은이 혼합된 합금 페이스트이며, 상기 통공의 격자 간격은 0.5 내지 1.0mm로 이루어지는 것이 바람직하다.
상기한 목적은 또한, 중심부 세라믹과; 상기 중심부 세라믹의 상부 및 하부에 적층되며, 0.5 내지 1.0mm의 격자 간격으로 통공이 형성된 상부 및 하부 세라믹과; 상기 상부 및 하부 세라믹의 표면에 형성된 내부전극을 포함하며, 상기 내부전극은 상기 상부 및 하부 세라믹에 형성된 상기 통공에 침투된 것을 특징으로 하는 천공식 내부전극형 압전세라믹에 의해서 달성된다.
본 발명에 따르면, 모 조성 압전 세라믹을 선택하여 상부 및 하부 세라믹과 중심부 세라믹을 독립 제작한 후, 상부 및 하부 적층 세라믹을 격자 간격으로 천공하고 중심부 세라믹에 소결 접합시킨 후 전극을 침투시키며, 이를 통해 실용범위인 4kV/mm 이하의 낮은 전계에서도 우수한 변형 특성을 나타내는 압전세라믹을 얻을 수 있다.
도 1은 본 발명의 실시예에 따른 천공식 내부전극형 압전세라믹 제조방법의 순서도이고,
도 2는 본 발명의 절단 단계를 나타낸 구조도이고,
도 3은 본 발명의 실시예에 따른 압전세라믹의 구조도이고,
도 4는 압전세라믹의 단면 사진이고,
도 5는 압전세라믹의 평면 사진이고,
도 6은 본 발명의 단면 전계 시뮬레이션도이고,
도 7은 본 발명의 실시예에 따른 S-E 그래프이고,
도 8은 본 발명의 실시예에 따른 P-E 그래프이고,
도 9는 본 발명의 실시예에 따른 전류-전계 그래프이다.
이하 본 발명의 실시예에 따른 천공식 내부전극형 압전세라믹 및 이의 제조방법을 도면을 통해 상세히 설명한다.
본 발명에 따른 천공식 내부전극형 압전세라믹은, 중심부 세라믹(12)과; 중심부 세라믹(12)의 상부 및 하부에 적층되며, 0.5 내지 1.0mm의 격자 간격으로 통공이 형성된 상부 및 하부 세라믹(11)과; 상부 및 하부 세라믹의 표면에 형성된 내부전극(200)을 포함하며, 내부전극(200)은 상부 및 하부 세라믹(11)에 형성된 통공(20)에 침투된 형상으로 이루어진다.
즉 본 발명은 압전 세라믹 소재 내부에 전극을 침투시키는 방법에 관한 것이다. 이를 위해 도 1에 도시된 바와 같이 먼저, 중심부 세라믹(12), 상부 및 하부 세라믹(11)을 각각 준비한다(S1).
모 조성 압전 세라믹 소재를 이용하여 세라믹 후막(10)에 해당하는 중심부 세라믹(12), 상부 및 하부 세라믹(11)을 각각 제조하여 이를 준비한다. 여기서 중심부 세라믹(12)과, 상부 및 하부 세라믹(11)은 후술하는 단계에서 적층 위치를 정하기 위한 것으로, 상부 및 하부 세라믹(11)이 반드시 동일 두께로 한정되는 것은 아니며, 상부 및 하부 세라믹(11)과 중심부 세라믹(12)의 두께 비율도 반드시 같거나 차이가 나야 하는 제한이 있는 것이 아니다. 즉 상부 및 하부 세라믹(11)과 중심부 세라믹(12)의 두께 비율은 두께 비율에 따라 변화되는 전계 변형률에 맞추어 변경 가능한 것이다.
이와 같은 단계에서 세라믹 후막(10)을 준비하기 위해서는 닥터블레이드(Doctor Blade) 법을 이용하는 것이 바람직하나 이에 한정되지는 않는다. 닥터블레이드 법은 얇고 넓은 시트형 세라믹 후막(10)을 제조하기 쉬운 방법 중 하나로서 이는 공지 기술이므로 자세한 내용은 생략한다.
모 조성 압전 세라믹 소재는 0.74BiNaTiO3-0.26SrTiO3(이하 'BNT-ST'라고 함.)를 사용하는 것이 바람직하며, 닥터 블레이드 법으로 모 조성 세라믹을 0.1 내지 0.4mm의 두께로 세라믹 후막(10)을 제작한다. 세라믹 후막(10)이 0.1mm 미만일 경우 두께가 너무 얇아 압전 성능이 감소하게 되며, 0.4mm를 초과할 경우 전체적인 압전소자의 두께가 두꺼워져 산업상에 적용하기 용이하지 못하다. 이와 같은 세라믹 후막(10)을 상부 및 하부 세라믹(11)과, 중심부 세라믹(12)으로 구분하여 시료를 제작하고 실험으로 효과를 검증하였다.
상부 및 하부 세라믹(11)을 천공하여 통공(20)을 형성한다(S2).
S101 단계를 통해 제조된 세라믹 후막(10) 중 상부 및 하부 세라믹(11)을 선택하여, 도 5에서 보여지는 바와 같이 격자 간격으로 천공하여 통공(20)을 형성한다. 천공하는 방법으로는 복수 개의 핀(pin)이 배치된 장치를 이용하여 기계적 타공을 실시하고, 이를 통해 상부 및 하부 세라믹(11)에 통공(20)이 형성된다. 경우에 따라서 기계적 타공이 아니더라도 통공(20)이 형성되는 방법이면 어떠한 것이든 제한 없이 적용 가능하다.
통공(20)의 격자 간격은 0.5 내지 1.0mm로 이루어지는 것이 바람직한데, 격자 간격이 0.5mm 미만일 경우 이후에 형성되는 내부전극의 거리가 가까워 쇼트가 발생할 수 있으며, 1.0mm를 초과할 경우 충분한 내부전극이 형성되지 못하여 압전 성능이 감소할 수 있다.
통공(20)이 형성된 상부 및 하부 세라믹(11)과 중심부 세라믹(12)을 적층한다(S3).
S2 단계를 통해 통공(20)이 형성된 상부 및 하부 세라믹(11)을 중심부 세라믹(12)의 상부 및 하부에 각각 적층하여 세라믹 후막(10)을 형성한다. 실질적인 제작에 있어서는 S1 단계를 통해 세라믹 후막(10)을 닥터 블레이드 법을 이용하여 얇고 넓은 시트형으로 제작하고, S3 단계에서 상부 및 하부 세라믹(11)과 중심부 세라믹(12)들을 도 2에 도시된 바와 같이 원하는 크기로 절단시키는 절단 단계를 더 포함하는 것이 바람직하다.
여기서 절단 단계는 상부 및 하부 세라믹(11)과 중심부 세라믹(12)들을 규격에 맞추어 개별 절단을 하여 적층을 하는 것이 바람직하나, 공정에 따라 공동 절단도 가능하다.
적층된 세라믹 후막(10)을 열처리를 통해 탈지 및 소결하여 세라믹 시료(100)를 형성한다(S4).
S3 단계를 통해 통공(20)이 형성된 상부 및 하부 세라믹(11)과 중심부 세라믹(12)을 적층시켜 세라믹 후막(10)을 형성하고, 이를 열처리를 통해 탈지 및 소결하여 세라믹 시료(100)를 형성한다.
이와 같은 열처리, 탈지 및 소결 공정을 통해 세라믹 시료가 기존의 세라믹 후막(10)의 사이즈에 비해 10 내지 20% 정도 사이즈가 수축된다. 예를 들어 0.2mm의 상부 및 하부 세라믹(11)과 0.4mm의 중심부 세라믹(12)으로 세라믹 시료(100)를 제조하여 이를 소결시키면, 상부 및 하부 세라믹(11) 부분은 0.16mm로 수축되고 중심부 세라믹(12)은 0.32mm로 수축된 세라믹 시료(100)로 완성된다. 따라서 이전 단계에서 절단 과정을 거칠 때에는 최종적으로 원하는 사이즈에 비해 10 내지 20% 정도 큰 사이즈로 세라믹 후막(10)을 절단하는 것이 바람직하다.
세라믹 시료(100) 표면에 금속 페이스트를 도포하여 내부전극(200)을 형성한다(S5).
세라믹 시료(100)의 상부 및 하부에는 통공(20)이 형성된 상태이며, 이러한 세라믹 시료(100)의 표면에 금속 페이스트를 도포하여 내부전극(200)을 형성한다. 금속 페이스트를 도포하는 방법으로는 스퍼터링(sputtering)을 이용하거나 또는 프린팅(printing)을 이용하여 세라믹 시료(100)의 표면에 균일하게 금속 페이스트를 도포하게 된다.
금속 페이스트를 세라믹 시료(100)의 표면에 도포하면 통공(20) 내로 페이스트가 스며들게 되고, 이후에 금속 페이스트를 건조하게 되면 통공(20) 내부에 내부전극(200)이 형성된다. 여기서 금속 페이스트는 금(Au) 페이스트, 은(Ag) 페이스트 또는 금과 은이 혼합된 합금 페이스트를 적용 가능하다.
이와 같이 S1 내지 S5 단계를 거치게 되면 도 3에 도시된 바와 같이 압전 세라믹의 내부에 전극을 침투시킨 천공식 내부전극형 압전세라믹이 완성된다.
이하에서는 본 발명의 실시예를 좀 더 상세하게 설명한다.
<실시예>
모 조성 세라믹을 0.74BiNaTiO3-0.26SrTiO3(이하 'BNT-ST'라고 함.)로 하고 상부 및 하부에 천공된 층을 확보하기 위해 다음과 같은 제조방법을 사용한다. 이때 전체 두께에서 천공된 층과 천공되지 않은 층의 두께비를 1:1로 한다. 상부 및 하부에 구멍을 뚫기 위하여 세라믹 후막을 닥터블레이드 법을 이용하여 두께 0.2mm의 후막을 여러 개 제조한다. 이는 상부 및 하부 세라믹, 중심부 세라믹에 해당한다. 제작된 후막에 직경 0.2mm의 핀을 이용하여 천공한다. 이때 구멍 간 격자 간격은 0.5mm, 0.7mm, 1.0mm로 하여 천공을 진행한다.
천공된 후막인 상부 및 하부 세라믹과 천공이 없는 후막인 중심부 세라믹을 적층한다. 이때 중심부 세라믹을 가운데 두고 상부 및 하부 세라믹을 각각 중심부 세라믹의 상부 및 하부에 적층한다. 그 다음 적층된 세라믹 후막을 가로 및 세로 크기가 10mm가 되도록 절단한다. 절단된 세라믹 후막을 열처리하여 탈지 공정 및 소결 공정을 거치도록 한다. 이 과정을 통해 세라믹 시료가 형성되고, 세라믹 시료는 약 20% 정도 수축이 이루어진다.
상부 및 하부의 천공된 부위에 전극이 침투되도록 하기 위하여 스퍼터링 법을 이용하며, 금 또는 은 전극을 증착하거나 페이스트를 프린팅한다. 이러한 방법을 통해 2차원으로 패턴화된 전극을 형성한다.
도 4는 본 발명의 방법으로 제작된 천공식 내부전극형 압전세라믹의 실시예 단면 사진이며, 도 5는 본 발명의 방법으로 제작된 천공식 내부전극형 압전세라믹의 실시예 평면 사진이다. 본 발명은 이와 같이 압전세라믹의 내부에 전극을 천공식으로 침투시키는 천공식 내부전극형 압전세라믹 제조방법과 도 1 및 도 3에 도시된 바와 같이 이에 의해 제조되는 천공식 내부전극형 압전세라믹에 관한 것인데, 압전 세라믹의 내부에 침투시킨 전극의 물리량은 침투 깊이와 전극의 분포비율로 판단할 수 있다. 이 중에서, 본 발명에 의한 압전세라믹의 S-E, P-E 응답 특성을 상기 전극의 분포비율에 따라 살펴보기로 한다.
본 발명과 같이 압전세라믹 내부에 전극을 침투시킴에 의해 발생되는 물리적 변화는 전계유기 변형특성으로 알 수 있다. 도 7은 본 발명의 실시예에 따라 천공이 되지 않은 시료와 천공이 0.5mm, 0.7mm, 1.0mm 격자 간격으로 되어 있는 시료의 전계에 따른 변형률을 조사한 것이다. 시료의 전계 변형률은 천공 간격이 0.5mm, 0.7mm, 1.0mm로 된 시료, 천공이 없는 시료 순으로 낮은 전계에서 높은 변형률이 관찰됨을 알 수 있었는데, 도 7에는 천공 간격이 0.5mm, 0.7mm 인 것과 천공이 없는 시료의 전계 변형률이 비교될 수 있도록 함께 도시하였다.
이러한 특성은 도 6에서 보여지는 바와 같이 핀 형태로 침투된 전극 앞쪽에서 전극이 집중되어서 우선적으로 완화형 강유전상에서 강유전상으로 상변이가 되면서 주위의 다른 지역까지 상변이를 빠르게 일어나도록 하기 때문이다. 이러한 특성은 도 8의 P-E(분극-전계) 그래프와 도 9의 J-E(전류-전계) 그래프에서도 관찰된다. 도 8의 P-E(분극-전계) 그래프를 보면 천공된 시료가 낮은 전계에서 높은 분극을 나타냄을 보여 주고 있다. 또한, 도 9의 J-E(전류-전계) 그래프를 관찰하면 천공이 되지 않은 시료에서는 각 사분면마다 하나의 피크(상변이를 나타내는 지표)를 나타내지만 천공이 0.5 mm간격으로 되어 있는 시료는 각 사분면 마다 2 개 이상의 피크(2 종류의 다른 상변이)를 나타낸다.
이는 도 6에서 보여지는 바와 같이 전극 핀 앞쪽에서 전계가 집중되어서 우선적으로 상변이가 일어나고, 그 이후에 다른 부위에서 상변이가 추가로 일어남을 나타낸 결과, 도 9의 J-E(전류-전계) 그래프에서 각 사분면에서 2개의 피크값이 나타나는 것이다.
본 발명은 도 6 내지 도 9에서 보여지는 바와 같이 4 kV/mm 이하의 낮은 전계에서도 우수한 변형 특성을 나타내는데, 압전 세라믹 내부에 침투되는 전극의 간격에 의해서 전계에 대한 변형률, 분극, 전류량이 달라지게 된다. 따라서, 본 발명의 천공식 내부전극형 압전세라믹 제조방법은 도 3에 도시된 바와 같이 S1 단계에서 제작하는 상부 및 하부 세라믹(11)과 중심부 세라믹(12)으로 사용할 세라믹 후막의 두께(A, B) 또는 S2 단계에서 상부 및 하부 적층 세라믹(11)에 격자 간격으로 천공시키는 통공 간격(x) 또는 통공 두께(y)를 가변하여 전계 변형률을 조정하여 천공식 내부전극형 압전세라믹을 제조할 수 있다.
이상 본 발명의 설명을 위하여 도시된 도면은 본 발명이 구체화되는 하나의 실시예로서 도면에 도시된 바와 같이 본 발명의 요지가 실현되기 위하여 다양한 형태의 조합이 가능함을 알 수 있다.
따라서 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
10: 세라믹 후막 11: 상부 및 하부 세라믹
12: 중심부 세라믹 20: 통공
100: 세라믹 시료 200: 내부전극

Claims (10)

  1. 천공식 내부전극형 압전세라믹 제조방법에 있어서,
    중심부 세라믹, 상부 및 하부 세라믹을 각각 준비하는 단계와;
    상기 상부 및 하부 세라믹을 천공하여 통공을 형성하는 단계와;
    상기 통공이 형성된 상기 상부 및 하부 세라믹을 상기 중심부 세라믹의 상부 및 하부에 적층하여 세라믹 후막을 형성하는 단계와;
    적층된 상기 세라믹 후막을 열처리를 통해 탈지 및 소결하여 세라믹 시료를 형성하는 단계와;
    상기 세라믹 시료 표면에 금속 페이스트를 도포하여 상기 통공 내에 내부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법.
  2. 제 1항에 있어서,
    상기 중심부 세라믹과 상기 상부 및 하부 세라믹은 서로 동일한 모 조성 압전 세라믹 소재로 이루어지며, 상기 모 조성 압전 세라믹 소재는 0.74BiNaTiO3-0.26SrTiO3인 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법.
  3. 제 1항에 있어서,
    상기 중심부 세라믹과 상기 상부 및 하부 세라믹은 각각 0.1 내지 0.4mm의 두께로 이루어지는 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법.
  4. 제 1항에 있어서,
    상기 통공을 형성하는 단계는,
    복수 개의 핀(pin)이 배치된 장치를 이용하여 상기 상부 및 하부 세라믹에 기계적 타공을 실시하는 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법.
  5. 제 1항에 있어서,
    상기 세라믹 시료를 형성하는 단계는,
    열처리를 통해 상기 세라믹 후막의 사이즈에 비해 상기 세라믹 시료가 10 내지 20% 사이즈가 수축되는 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법.
  6. 제 1항에 있어서,
    상기 내부전극을 형성하는 단계는,
    상기 통공 내로 상기 금속 페이스트가 스며들고, 상기 금속 페이스트를 건조하여 상기 통공 내부에 상기 내부전극이 형성되는 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법.
  7. 제 1항에 있어서,
    상기 내부전극을 형성하는 단계는,
    스퍼터링 또는 프린팅을 이용하여 상기 금속 페이스트를 도포하는 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법.
  8. 제 1항에 있어서,
    상기 금속 페이스트는, 금(Au) 페이스트, 은(Ag) 페이스트 또는 금과 은이 혼합된 합금 페이스트인 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법.
  9. 제 1항에 있어서,
    상기 통공의 격자 간격은 0.5 내지 1.0mm로 이루어지는 것을 특징으로 하는 천공식 내부전극형 압전세라믹 제조방법.
  10. 천공식 내부전극형 압전세라믹에 있어서,
    중심부 세라믹과;
    상기 중심부 세라믹의 상부 및 하부에 적층되며, 0.5 내지 1.0mm의 격자 간격으로 통공이 형성된 상부 및 하부 세라믹과;
    상기 상부 및 하부 세라믹의 표면에 형성된 내부전극을 포함하며,
    상기 내부전극은 상기 상부 및 하부 세라믹에 형성된 상기 통공에 침투된 것을 특징으로 하는 천공식 내부전극형 압전세라믹.



KR1020170158094A 2017-11-24 2017-11-24 천공식 내부전극형 압전세라믹 및 이의 제조방법 KR20190060165A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170158094A KR20190060165A (ko) 2017-11-24 2017-11-24 천공식 내부전극형 압전세라믹 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170158094A KR20190060165A (ko) 2017-11-24 2017-11-24 천공식 내부전극형 압전세라믹 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20190060165A true KR20190060165A (ko) 2019-06-03

Family

ID=66849103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170158094A KR20190060165A (ko) 2017-11-24 2017-11-24 천공식 내부전극형 압전세라믹 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20190060165A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038600A (ko) 2008-06-30 2011-04-14 니혼도꾸슈도교 가부시키가이샤 압전 세라믹 조성물 및 이것을 이용한 압전 소자
KR20120134928A (ko) 2011-06-03 2012-12-12 한국세라믹기술원 비스무스(Ｂｉ)계 복합 페로브스카이트 무연 압전 세라믹스 및 그 제조 방법
KR20170107410A (ko) 2017-08-18 2017-09-25 울산대학교 산학협력단 전계유기 변형 특성이 우수한 무연 압전 세라믹 조성물 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038600A (ko) 2008-06-30 2011-04-14 니혼도꾸슈도교 가부시키가이샤 압전 세라믹 조성물 및 이것을 이용한 압전 소자
KR20120134928A (ko) 2011-06-03 2012-12-12 한국세라믹기술원 비스무스(Ｂｉ)계 복합 페로브스카이트 무연 압전 세라믹스 및 그 제조 방법
KR20170107410A (ko) 2017-08-18 2017-09-25 울산대학교 산학협력단 전계유기 변형 특성이 우수한 무연 압전 세라믹 조성물 및 이의 제조방법

Similar Documents

Publication Publication Date Title
DE19615694C1 (de) Monolithischer Vielschicht-Piezoaktor und Verfahren zur Herstellung
DE69106431T2 (de) Piezoelektrischer/elektrostriktiver Antrieb mit mindestens einer piezoelektrischen/elektrostriktiven Schicht.
EP0894341B1 (de) Monolithischer vielschicht-piezoaktor und verfahren zur herstellung
EP2917712B1 (de) Temperaturfühler und verfahren zur herstellung eines temperaturfühlers
DE102008025691A1 (de) Piezoelektrischer dünner Film, piezoelektrisches Material und Herstellungsverfahren für piezoelektrischen dünnen Film und piezoelektrisches Material, und piezoelektrischer Resonator, Schalterelement und physikalischer Fühler, die piezoelektrischen dünnen Film verwenden
EP3238218B1 (de) Keramisches vielschichtbauelement und verfahren zur herstellung eines keramisches vielschichtbauelements
EP1008193A1 (de) Verfahren zur herstellung piezoelektrischer aktoren und piezoelektrischer aktor
DE102017109575A1 (de) Eine mikroelektromechanische vorrichtung, eine anordnung mikroelektromechanischer vorrichtungen, ein verfahren zur herstellung einer mikroelektromechanischen vorrichtung und ein verfahren zum betrieb einer mikroelektromechanischen vorrichtung
EP1386335A2 (de) Elektrisches vielschichtbauelement und verfahren zu dessen herstellung
JP2002217465A (ja) 圧電素子、及びその製造方法
KR20190060165A (ko) 천공식 내부전극형 압전세라믹 및 이의 제조방법
DE10021919A1 (de) Verfahren zur Herstellung monolithischer piezokeramischer Vielschichtaktoren sowie monolithischer piezokeramischer Vielschichtaktor
US10262805B2 (en) Variable capacitance element
Xu et al. Characteristics of lead zirconate titanate ferroelectric thick films from a screen-printing laser transfer method
DE112016004905B4 (de) Piezoelektrische Vorrichtung und Verfahren zum Herstellen einer piezoelektrischen Vorrichtung
DE102007051075A1 (de) Aktorisch wirksames und/oder sensitives Element, Verfahren zu seiner Herstellung sowie seine Verwendung
US20160172114A1 (en) Variable capacitance component
Medesi et al. A novel co-casting process for piezoelectric multilayer ceramics with silver inner electrodes
US9190604B2 (en) Manufacturing method for thin board-shaped fired piezoelectric body
KR100897783B1 (ko) 압전소자 제조방법
DE102006024958A1 (de) Piezoaktor mit einer Sicherheitsschicht, die ein Phasenübergangsmaterial aufweist, Verfahren zum Herstellen des Piezoaktors und Verwendung des Piezoaktors
CN110506312A (zh) 多层器件和用于制造多层器件的方法
WO2018114634A1 (de) Piezoelektrischer stapelaktuator und verfahren zur herstellung desselben
Wattanasarn et al. Enhanced Piezoelectric Properties of Pb0. 976K0. 012Bi0. 012 [(Zr0. 53 Ti0. 47) 0.99 Nb0. 01] O3 Ceramic Tape Casting by Three Step Sintering
US10204742B2 (en) Variable capacitance element