KR20190059965A - 인증이 있는 암호 메시지명령 - Google Patents

인증이 있는 암호 메시지명령 Download PDF

Info

Publication number
KR20190059965A
KR20190059965A KR1020197013129A KR20197013129A KR20190059965A KR 20190059965 A KR20190059965 A KR 20190059965A KR 1020197013129 A KR1020197013129 A KR 1020197013129A KR 20197013129 A KR20197013129 A KR 20197013129A KR 20190059965 A KR20190059965 A KR 20190059965A
Authority
KR
South Korea
Prior art keywords
data
instruction
block
message
last
Prior art date
Application number
KR1020197013129A
Other languages
English (en)
Other versions
KR102259962B1 (ko
Inventor
댄 그라이너
티모시 슬레겔
크리스찬 조엘린
크리스찬 자코비
볼로디미르 파프로스키
타마스 뷔세그라디
라인하르트 테오도로 번덴
조나단 브래드버리
아디트야 니틴 푸라닉
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20190059965A publication Critical patent/KR20190059965A/ko
Application granted granted Critical
Publication of KR102259962B1 publication Critical patent/KR102259962B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

인증이 있는 암호 메시지 명령
암호연산 및 인증을 수행하기 위한 하나의 명령이 실행된다. 실행하는 단계는 암호연산 된 데이터를 획득하기 위해 상기 명령에 의해서 제공된 일 세트의 데이터를 암호연산 하는 단계 및 상기 암호연산 된 데이터를 지정된 위치에 배치하는 단계를 포함한다. 상기 실행하는 단계는 상기 명령에 의해서 제공된 추가 세트의 데이터를 인증하는 단계를 더 포함하고, 상기 인증하는 단계는 메시지 인증 태그의 적어도 일부분을 생성한다. 상기 메시지 인증 태그의 적어도 일부분은 선택된 위치에 저장된다.

Description

인증이 있는 암호 메시지명령
[0001] 본 발명의 하나 또는 그 이상의 실시 예들은 일반적으로 컴퓨팅 환경 내에서의 처리에 관한 것으로, 특히 데이터의 암호화와 인증과 관련된 처리에 관한 것이다.
[0002] 전자 정보 처리에 있어서 메시지를 안전하게 전송하려면, 인증 (authentication)뿐만 아니라, 메시지의 암호화 및 해독(encryption and decryption)이 필요하다.　암호화 된 메시지에 대한 검열(inspection of the encrypted message)로 인하여 이 메시지의 실제 내용(true content )을 제 3자에게 누설하지 않도록 메시지는 전송 전에 전송자에 의해서 암호화 된다(encrypted).　한편, 메시지는 원래의 내용을 수신자에게 전해지기 위해 수신자에 의해서 해독 된다(decrypted). 또한, 메시지 인증(message authentication )은 전송자에 의해서 제공된 메시지의 내용이 전송 중에 우연히 또는 악의적으로 변경되지 않도록 해 준다. 그렇게 해서,수신 된 메시지는 전송 된 메시지와, 사실상, 동일하게 된다.
[0003] 미국 국립 기술 과학 연구소 (NIST) 특별 간행물 800-38D, 연산의 블록 암호 모드들에 대한 권장 사항: 갈로이스/카운터 모드(Galois/Counter Mode)(GCM) 및 GMAC,(GMAC: 갈로이스 메시지 인증 코드)는 다음 연산들을 설명한다.
[0004] GHASH (Galois Hashing) 알고리즘을 사용하는 추가 인증 된 데이터의 인증(authentication of additional authenticated data )이 NIST SP 800-38D에 설명되어 있다. 　추가 인증 된 데이터의 일 예는 메시지에 대한 네트워크 라우팅 정보(the network routing information)이다.　이 데이터는 암호화되어 있지 않으므로 네트워크 라우터는 메시지를 적절하게 발송할 수는 있다;　그러나, 예를 들어, 데이터가 예상된 출처(the expected source)로부터 전송된 것임을 확인 하기 위해 라우팅 정보의 인증이 필요할 수 도 있다.
[0005]　메시지의 암호연산(ciphering of the message )은 고급 암호화 표준(the advanced encryption standard: AES)과 같은, 128 비트 블록 크기를 갖는 승인 된 대칭 키-블록 암호(an approved symmetric key-block cipher)를 사용한다. 암호연산 블록들(ciphered blocks)의 잠재적 반복성을 최소화하기 위해, 암호연산 기법(the ciphering technique)은 암호연산 프로세스(the ciphering process)에 포함된 한 블록에서 다음 블록까지 증가시키는 카운터(an incrementing counter from one block to the next )를 사용한다.
[0006] GHASH를 사용하는 암호화 된 메시지 데이터의 인증
[0007] 다양한 암호연산 앨고리즘들(ciphering algorithms)을 사용하여 메시지의 암호연산을 수행하기 위해, 그리고 메시지를 위한 메시지 디지트(a message digit)를 생성하기 위해 별도의 개별 명령들을 이용할 수 있다.
[0008] 컴퓨팅 환경에서 처리를　용이하게 하기　위한 컴퓨터 프로그램 제품의 제공을 통해 종래 기술의 단점들이 극복되고　부가적인 장점들이 제공된다.　상기 컴퓨터 프로그램 제품은　처리 회로에 의해 판독 가능하고, 방법을 수행하기 위해 상기 처리 회로에 의한 실행 명령들을 저장하는 컴퓨터 판독 가능 저장 매체를 포함한다. 상기 방법은, 예를 들어, 암호연산 및 인증(ciphering and authentication)을 포함하는, 복수의 연산들을 수행하기 위한 하나의 명령을 획득하는 단계(obtaining) 및 상기 명령을 실행하는 단계(executing)를 포함한다. 상기 실행하는 단계는 암호연산 된 데이터(ciphered data) 를 획득하기 위해 상기 명령에 의해서 제공된 일 세트의 데이터를 암호연산 하는 단계(ciphering) 및 상기 암호연산 된 데이터를 지정된 위치(in a designated location)에 배치하는 단계(placing)를 포함한다. 상기 실행하는 단계는 상기 명령에 의해서 제공된 추가 세트의 데이터를 인증하는 단계(authenticating)를 더 포함하고, 상기 인증하는 단계는 메시지 인증 태그(a message authentication tag)의 적어도 일부분을 생성한다. 상기 메시지 인증 태그의 적어도 일부분은 선택된 위치(in a selected location)에 저장된다. 추가의 실시 예에서, 상기 실행하는 단계는 상기 암호화된 데이터를 인증하는 단계를 더 포함한다.
[0009] 추가 인증된 데이터를 위한 메시지 다이제스트(a message digest)를 생성하고, 메시지를 암호연산 하며(ciphering), 암호연산 된 메시지를 위한 메시지 다이제스트를 생성할 수 있는 하나의 명령이 제공된다. 이는 페치되고, 디코드되고, 실행될 명령들의 수를 감소시키고, 그리고 암호문(the ciphertext)이 페치되는 횟수를 감소시킴으로써 시스템 성능을 개선한다.
[0010] 한 예에서, 상기 추가 세트의 데이터는 하나 또는 그 이상의 블록들의 데이터(one or more blocks of data) 중 적어도 한 블록의 데이터를 포함하고, 상기 실행하는 단계는 상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록(a last block of data)을 포함하는 지를 결정하는 단계(determining)를 더 포함한다. 상기 인증하는 단계는 상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지에 기초하여 수행된다. 상기 결정하는 단계는, 예를 들어, 상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지를 결정하기 위해 상기 명령의 최후의 추가 인증된 데이터 제어(a last additional authenticated data control)를 검사하는 단계(checking)를 포함한다. 상기 최후의 추가 인증된 데이터 제어는 상기 추가 인증된 데이터의 최후의 블록이 제공되었는지 아닌지를 표시하고, 그리고 단일 명령(a single instruction )이 추가 인증된 데이터의 최초(first), 중간(intermediate) 및 마지막(final)블록들을 처리(handle) 할 수 있게 해 준다.
[0011] 또한, 일 예에서, 상기 일 세트의 데이터는 하나 또는 그 이상의 블록들의 데이터 중 적어도 한 블록의 데이터를 포함하고, 상기 실행하는 단계는 상기 일 세트의 데이터가 암호연산 될(to be ciphered) 데이터의 최후의 블록을 포함하는 지를 결정하는 단계(determining)를 더 포함한다. 상기 암호연산 하는 단계는 상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지에 기초하여 수행된다. 상기 결정하는 단계는, 예를 들어, 상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지를 결정하기 위해 상기 명령의 최후의 텍스트 제어(a last text control)를 검사하는 단계(checking)를 포함한다. 상기 최후의 텍스트 제어는 상기 평문/암호문(plaintext/ciphertext )의 최후의 블록이 제공되었는지 아닌지를 표시하고, 그리고 단일 명령(a single instruction)이 평문/암호문 의 최초(first), 중간(intermediate) 및 마지막(final)블록들을 처리(handle) 할 수 있게 해 준다.
[0012] 예로서, 상기 암호연산 하는 단계는 상기 명령에 의해서 제공된 제어가 선택된 값(a selected value)으로 세트 되는 것에 기초하여 암호화하는 단계(encrypting )를 포함하거나, 또는 상기 명령에 의해서 제공된 제어가 특정 값(a particular value)으로 세트 되는 것에 기초하여 해독하는 단계(decrypting)를 포함한다.
[0013] 일 실시 예에서, 상기 추가 세트의 데이터를 인증하는 단계는 상기 메시지 인증 태그의 적어도 일부분을 생성하기 위해 해시 기법(a hash technique )을 사용하는 것을 포함한다. 일 실시 예에서, 상기 해시 기법은, 상기 명령의 해시 서브키 공급된 제어(a hash subkey supplied control)가 선택된 값(a chosen value)으로 세트 되는 것에 기초하여, 상기 명령에 의해 사용된 파라미터 블록 내에 저장된 해시 서브키를 사용한다. 상기 해시 서브키 공급된 제어는 프로그램이 자신의 해시 서브키를 제공하였음을 표시할 수 있게 해주고, 따라서 만일 동일 해시 서브키를 사용한다면 성능에서 유익을 제공한다.
[0014] 일 예로서, 상기 일 세트의 데이터는 메시지의 적어도 일부를 포함하고 상기 추가 세트의 데이터는 상기 메시지에 대한 라우팅 정보(routing information)를 포함한다.
[0015] 추가적인 특징들 및 장점들은 본 명세서에 기술 된 기술을 통해 실현된다.　다른 실시 예들도 본 명세서에 상세히 설명되고 청구범위의 일부로서 고려된다.
[0016] 본 발명의 하나 또는 그 이상의 실시 예들이 본 명세서의 말미의 청구항들에서 예들로서 특별하게 설명되고 명확하게 청구된다.　본 발명의 하나 또는 그 이상의 실시 예들의 전술한 목적, 특징들 및 장점들은 첨부 된 도면들과 함께 설명하는 다음의 상세한 설명으로부터 명백하다.
도 1a는 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 컴퓨팅 환경의 일 예를 도시한다;
도 1b는 도 1a의 프로세서의 추가적인 세부 사항들을 도시한다;
도 2a는 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 컴퓨팅 환경의 다른 예를 도시한다;
도 2b는도2a의 메모리의 추가적인 상세 사항들을 도시한다;
도 3a는, 본 발명의 한 실시 예에 따라, 인증이 있는 암호 메시지 명령의 포맷(a format of a Cipher Message with Authentication instruction)의 일 실시 예를 도시한다;
도 3b는, 본 발명의 한 실시 예에 따라, 도 3a의　인증이 있는 암호 메시지 명령에 의해서 사용될, 일반 레지스터0(GR0)의 내용들(contents)의 일 예를 도시한다;
도 3c는, 본 발명의 한 실시 예에 따라, 도 3a의　인증이 있는 암호 메시지 명령에 의해서 사용될, 일반 레지스터1(GR1)의 내용들(contents)의 일 예를 도시한다;
도 3d는, 본 발명의 한 실시 예에 따라, 도 3a의　인증이 있는 암호 메시지 명령에 의해서 하나 또는 그 이상의 실시 예들에서 사용될, 레지스터 R1의 내용들(contents)의 일 예를 도시한다;
도 3e는, 본 발명의 한 실시 예에 따라, 도 3a의　인증이 있는 암호 메시지 명령에 의해서 하나 또는 그 이상의 실시 예들에서 사용될, 레지스터 R2 의 내용들(contents)의 일 예를 도시한다;
도 3f는, 본 발명의 한 실시 예에 따라, 도 3a의　인증이 있는 암호 메시지 명령에 의해서 하나 또는 그 이상의 실시 예들에서 사용될, 레지스터 R2 +1의 내용들(contents)의 일 예를 도시한다;
도 3g는, 본 발명의 한 실시 예에 따라, 도 3a의　인증이 있는 암호 메시지 명령에 의해서 하나 또는 그 이상의 실시 예들에서 사용될, 레지스터 R3 의 내용들(contents)의 일 예를 도시한다;
도 3h는, 본 발명의 한 실시 예에 따라, 도 3a의　인증이 있는 암호 메시지 명령에 의해서 하나 또는 그 이상의 실시 예들에서 사용될, 레지스터 R3 +1의 내용들(contents)의 일 예를 도시한다;
도 4는, 본 발명의 한 실시 예에 따라, 도 3a의　인증이 있는 암호 메시지 명령에 의해서 사용되기 위한 파라미터 블록의 포맷의 일 예를 도시한다;
도 5a는, 본 발명의 한 실시 예에 따라, 해시 서브키(a hash subkey)를 암호화하는 것의 일 예를 도시한다;
도 5b는, 본 발명의 한 실시 예에 따라, 추가 인증된 데이터의 전체 블록들(full blocks)의 갈로이스 해시 처리(Galois Hash processing)의 일 예를 도시한다;
도 5c는, 본 발명의 한 실시 예에 따라, 추가 인증된 데이터의 최후의(쇼트) 블록(last(short) block)의 갈로이스 해시 처리(Galois Hash processing)의 일 예를 도시한다;
도 5d는, 본 발명의 한 실시 예에 따라, 암호화(encryption)를 위한 메시지의 완전 블록들(full blocks)의 조합된 암호연산 및 해싱(combined ciphering and hashing)의 일 예를 도시한다;
도 5e는, 본 발명의 한 실시 예에 따라, 해독(decryption)을 위한 메시지의 완전 블록들(full blocks)의 조합된 암호연산 및 해싱(combined ciphering and hashing)의 일 예를 도시한다;
도 5f는, 본 발명의 한 실시 예에 따라, 메시지의 최후의(쇼트) 블록(last(short) block)의 암호연산 및 해싱(ciphering and hashing)의 일 예를 도시한다;
도 5g는, 본 발명의 한 실시 예에 따라, 최후의 태그(last tag)의 해싱 및 암호화(hashing and encrypting)의 일 예를 도시한다;
도 6은, 본 발명의 한 실시 예에 따라, 인증이 있는 암호 메시지 명령과 관련된 선택된 처리의 일 예를 도시한다;
도 7a-7e는, 본 발명의 한 실시 예에 따라, 인증이 있는 암호 메시지 명령과 관련된 처리의 일 예를 도시한다; 그리고
도 8a-8b는, 본 발명의 한 실시 예에 따라, 추가 인증 연산을 갖는 암호 메시지를 수행하도록 구성된 명령을 실행하는 것을 포함하는, 컴퓨팅 환경 내 처리를 용이하게 하는 것의 일 예를 도시한다;
[0017] 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 인증 및 암호연산의 함수들(the functions of authentication and ciphering)을 조합하는 단일의 명령(예를 들어, 하드웨어/소프트웨어 인터페이스에서 단일의 아키텍처된 하드웨어 머신 명령)이 제공된다. 예를 들어, 또한, 각각이 많은 순열들을 커버(cover)하는 다양한 옵션들(various options )을 처리(handle)할 수 있는, 다양한 최소 함수들(various minimum functions)을 포함하는 단일 명령(예를 들어, 하드웨어/소프트웨어 인터페이스에서 단일의 아키텍처된 머신 명령)이 제공된다. 최대 및 최소를 위한 다른 순열들을 커버하기 위한 이들 두 명령들을 사용함에 의해서, 상기 순열들을 처리하는 명령들의 수는 감소되고, 이에 의해서 처리와 성능이 개선된다.
[0018]　전술 한 바와 같이, 데이터 암호화 알고리즘, 트리플 데이터 암호화 알고리즘(the triple data encryption algorithm) 및 고급 암호화 표준을 포함하는, 다양한 암호연산 알고리즘(ciphering algorithms)을 사용하여 메시지에 대한 암호연산을 수행하기 위해 별도의 명령들을 이용할 수 있다. 또한,　GHASH를 포함하는, 다양한 해싱 알고리즘을 수행하기 위해 다른 함수들도 이용할 수 있다. 그러나, 추가 인증 된 데이터의 인증을 포함하는, 메시지 암호연산 및 메시지 인증을 결합하는 단일 명령은 없었다. 따라서, 본 발명의 일 실시 예에 따라, 메시지 암호연산 및 인증을 결합하는, 그러한 명령, 예를 들어, 인증이 있는 암호 메시지 명령이 제공된다.
[0019] 본 발명의 하나 또는 그 이상의 실시 예들을 구현하고 사용하는 컴퓨팅 환경의 일 실시 예가 도 1a를을 참조하여 기술된다.　한 예에서, 상기 컴퓨팅　환경은, 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션에 의해 공급되는, z/아키텍처에 기초한다. z/아키텍처의 한 실시 예는, 2015년 3월 발표된 IBM　공보 No. SA22-7832-10의 " z/아키텍처 작동 원리"에 기술되어 있고, 이 공보는 전체로서 본 명세서에 참조로 포함된다. Z/ARCHITECTURE 는 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션의 등록 상표이다.
[0020] 또 다른 예에서, 상기 컴퓨팅 환경은 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션에 의해 공급되는 파우어 아키텍처(Power Architecture)를 기반으로 한다.　파우어 아키텍처의 한 실시 예는　2015 년 4 월 9 일 발표된 인터내셔널 비즈니스 머신즈 코포레이션"Power ISA　™　Version 2.07b　"에 설명되어　있고, 이 공보는 전체로서 본 명세서에 참조로 포함된다. POWER ARCHITECTURE는 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션의 등록 상표이다.
[0021] 상기 컴퓨팅 환경은 또한 Intel x86 아키텍처를 포함하되, 이에 국한되지 않는 다른 아키텍처를 기반으로 할 수도 있다.　 다른 예들도 또한 존재한다.
[0022] 도 1a에 도시 된 바와 같이,　컴퓨팅 환경(100)은, 예를 들어, 컴퓨터 시스템/서버(12)를 포함하고, 컴퓨터 시스템/서버(12)는 하나 또는 그 이상의 프로세서들 또는 처리 장치들16), 시스템 메모리(28), 및 시스템 메모리(28)로부터 프로세서(16)을 포함하는 다양한 시스템 컴포넨트들을 결합하는 버스(18)을 포함할 수 있으나 이에 한정되는 것은 아니다.
[0023] 버스(18)는, 메모리 버스 또는 메모리 제어기, 주변장치 버스(a peripheral bus), 가속 그래픽 포트(an accelerated graphics port), 및 다양한 종류의 버스 아키텍처들 중 어느 하나를 사용하는 프로세서 또는 로컬 버스를 포함하는, 여러 유형의 버스 구조들 중 하나 또는 그 이상을 나타낸다.　예를 들어, 이러한 아키텍처들에는 ISA(Industry Standard Architecture)버스, MCA(Micro Channel Architecture)버스, EISA(Enhanced ISA)버스, VESA(Video Electronics Standards Association)로컬 버스, 및 PCI(Peripheral Component Interconnect) 버스가 포함되지만, 이에 한정되는 것은 아니다.
[0024] 컴퓨터 시스템/서버(12)는 일반적으로 다양한 컴퓨터 시스템 판독 가능 매체를 포함한다.　이러한 매체는 컴퓨터 시스템/서버(12)에 의해 액세스 가능한 모든 이용 가능한 매체 일 수 있으며, 휘발성(volatile) 및 비 휘발성 매체, 착탈식(removable) 및 비착탈식 매체를 모두 포함한다.
[0025] 시스템 메모리(28)는 RAM(30) 및/또는 캐시 메모리(32)와 같은 휘발성 메모리 형태의 컴퓨터 시스템 판독 가능 매체를 포함 할 수 있다. 컴퓨터 시스템/서버(12)는 다른 착탈식/비착탈식, 휘발성/비휘발성 컴퓨터 시스템 저장 매체를 더 포함할 수 있다.　단지 예시로서, 저장 시스템(34)은 비착탈식, 비휘발성 자기 매체(도시되지 않았고 일반적으로 "하드 드라이브"로 지칭 됨)로부터의 판독 및 이들로의 기록을 위해 제공 될 수 있다.　도시되지는 않았지만, 착탈식, 비휘발성 자기 디스크(예를 들어, "플로피 디스크")로부터의 판독 및 그 자기 디스크에의 기록을 위한 자기 디스크 드라이브, 및, CD-ROM, DVD-ROM 또는 다른 광 매체와 같은, 착탈식, 비휘발성 광 디스크로부터의 판독 또는 그 광 디스크에의 기록을 위한 광 디스크 드라이브가 제공 될 수 있다.　그러한 경우들에서, 각각은 하나 또는 그 이상의 데이터 매체 인터페이스들에 의해 버스(18)에 접속 될 수 있다.　후술하는 바와 같이, 메모리(28)는 본 발명의 실시 예들의 기능들을 수행하도록 구성된 프로그램 모듈들의 세트 (예를 들어, 적어도 하나)를 갖는 적어도 하나의 프로그램 제품을 포함 할 수 있다.
[0026] 프로그램 모듈들(42)의 세트 (적어도 하나)를 갖는, 프로그램/유틸리티 (40)는 메모리(28)에 저장될 수 있으며, 이 들의 예에는 운영 체제뿐만 아니라, 하나 또는 그 이상의 애플리케이션 프로그램들, 다른 프로그램 모듈들, 및 프로그램 데이터가 포함되나, 이에 한정되지는 않는다.　운영 체제, 하나 또는 그 이상의 애플리케이션 프로그램들, 다른 프로그램 모듈들, 및 프로그램 데이터 또는 이들의　조합의 각각은 네트워킹 환경의 구현을 포함 할 수 있다.　프로그램 모듈들(42)은 일반적으로 본 명세서에서 설명 된 바와 같은 본 발명의 실시 예들의 기능들 및/또는 방법들을 수행한다.
[0027] 컴퓨터 시스템/서버(12)는 또한, 키보드, 포인팅 장치, 디스플레이(24) 등과 같은, 하나 또는 그 이상의 외부 장치들(14)과 통신 할 수 있다.　이들 외부 장치들(14)에는 사용자가 컴퓨터 시스템/서버(12)와 상호 작용할 수 있게 하는 하나 또는 그 이상의 장치들;　및/또는 컴퓨터 시스템/서버(12)가 하나 또는 그 이상의 다른 컴퓨팅 장치와 통신 할 수 있게 하는 모든 장치들(예를 들어, 네트워크 카드, 모뎀 등)이 포함될 수 있다. 통신은 입력/출력(I/O) 인터페이스들 (22)을 통해서 일어난다. 또한, 컴퓨터 시스템/서버 (12)는 네트워크 어댑터 (20)를 통해서 근거리 통신망 (LAN), 일반 광역 통신망 (WAN) 및/또는 공중 네트워크(예를 들어, 인터넷)과 같은 하나 또는 그 이상의 네트워크들과 통신 할 수 있다. 도시 된 바와 같이, 네트워크 어댑터(20)는 버스(18)를 통해 컴퓨터 시스템/서버(12)의 다른 구성 요소들과 통신한다. 도시되지는 않았지만, 다른 하드웨어 및/또는 소프트웨어 컴포넨트들이 컴퓨터 시스템/서버(12)와 함께 사용될 수 있음을 이해하여야 한다. 이들의 예에는 마이크로 코드, 장치 드라이버들, 리던던트 처리 장치들, 외장형 디스크 드라이브 어레이들, RAID 시스템들, 테이프 드라이브들 및 데이터 아카이브 저장 장치들이 포함되지만 이에 한정되지는 않는다.
[0028] 일 예에서, 프로세서(16)는 명령들을 실행하는데 사용되는 복수의 기능 컴포넨트들을 포함한다.　도 1b에 도시 된 바와 같이,　이들 기능 컴포넨트들은, 예를 들어, 실행될 명령들을 페치하기 위한 명령 페치 컴포넨트(120);　페치된 명령들을 디코드 하고 디코드된 명령들의 오퍼랜드들을 획득하기 위한 명령 디코드 장치(122);　디코된 명령들을 실행하기 위한　명령 실행　컴포넨트들(124);　필요한 경우, 명령 실행을 위해 메모리에 액세스하는 메모리 액세스 컴포넨트(126);　및 실행 된 명령들의 결과를 제공하기 위한 라이트 백 컴포넨트(130)를 포함한다.　이들 컴포넨트들 중 하나 또는 그 이상은, 본 발명의 일 실시 예에 따라,　이하에서 더 설명되는 바와 같이,　추가 인증된 데이터의 인증을 포함하는, 암호연산 및 인증 연산들(136)을 제공할 수　있다.
[0029] 프로세서(16)는 또한, 일 실시 예에서, 하나 또는 그 이상의 기능 컴포넌트들에 의해 사용될 하나 또는 그 이상의 레지스터들(140)을 포함한다.
[0030] 하나 또는 그 이상의 실시 예들을 구현하고 사용하는 컴퓨팅 환경의 다른 실시 예가 도 2a를 참조하여 설명된다.　이 예에서, 컴퓨팅 환경(200)은, 예컨대, 네이티브 중앙 처리 장치(CPU)(202), 메모리(204), 및, 예를 들어, 하나 또는 그 이상의 버스들(208) 및/또는 다른 접속들을 통해, 서로 연결된 하나 또는 그 이상의 입출력 장치들 및/또는 인터페이스들(206)을 포함한다.　예로서, 컴퓨팅 환경(200)은 미국 뉴욕 주 아몽크에 있는 인터내셔널 비즈니스 머신즈 코포레이션이 공급하는 PowerPC 프로세서 또는 pSeries 서버를 포함 할 수 있으며;　미국 캘리포니아 주 팔로 알토에 있는 Hewlett Packard Co.가 공급하는 Intel Itanium II 프로세서가 장착 된 HP Superdome;　및/또는 인터내셔널 비즈니스 머신즈 코포레이션, Hewlett Packard, Intel, Oracle 또는 기타 회사들이 공급하는 아키텍처들에 기초하는 기타 머신들을 포함한다.　
[0031] 네이티브 중앙 처리 장치(202)는 하나 또는 그 이상의 범용 레지스터들 및/또는 환경 내에서 처리 중에 사용되는 하나 또는 그 이상의 특수 목적 레지스터들과 같은 하나 또는 그 이상의 네이티브 레지스터들(210)을 포함한다.　이들 레지스터들은 특정 시점에서 환경 상태를 나타내는 정보를 포함한다.
[0032] 더 나아가서, 네이티브 중앙 처리 장치(202)는 메모리(204)에 저장된 명령들 및 코드를 실행한다. 하나의 특정 예에서, 상기 중앙 처리 장치는 메모리 (204)에 저장된 에뮬레이터 코드(212)를 실행한다. 이 코드는 한 아키텍처에서 구성된 컴퓨팅 환경이 다른 아키텍처를 에뮬레이트 할 수 있게 해 준다.　예를 들어, 에뮬레이터 코드(212)는　z/아키텍처가 아닌 아키텍처들에 기초한 머신들, 예를 들어 PowerPC 프로세서들, pSeries　서버들, HP Superdome 서버들, 또는 다른 서버들이 z/아키텍처를 에뮬레이트 하여 z/아키텍처에 기초하여 개발된 소프트웨어 및 명령들을　실행할 수 있게 해 준다.
[0033] 에뮬레이터 코드(212)에 관한 더 상세한 설명은 도 2b 를 참조하여 기술된다.　메모리(204)에 저장된 게스트 명령들(250)은 네이티브 CPU(202)의 아키텍쳐가 아닌 아키텍쳐에서 실행되도록 개발 된 소프트웨어 명령들(예를 들어, 머신 명령들에 관련되는)을 포함한다. 예를 들어, 게스트 명령들(250)은 z/아키텍처 프로세서 상에서 실행하도록 설계되었지만, 예를 들어 Intel Itanium II 프로세서인, 네이티브 CPU(202)상에서 에뮬레이트 될 수 있다.　한 예에서, 에뮬레이터 코드(212)는 메모리(204)로부터 하나 또는 그 이상의 게스트 명령들 (250)을 획득하고 획득 된 명령들에 대한 로컬 버퍼링을 선택적으로 제공하기 위한 명령 페치 루틴(252)을 포함한다.　또한, 획득 된 게스트 명령의 유형을 결정하고 상기 게스트 명령을 하나 또는 그 이상의 대응하는 네이티브 명령들 (256)로 변환하기 위한 명령 변환 루틴(254)을 포함한다. 이 변환은, 예를 들어, 상기 게스트 명령에 의해 수행 될 기능을 식별하는 것과 그 기능을 수행하기 위한 네이티브 명령(들)을 선택하는 것을 포함한다.
[0034] 또한, 에뮬레이터(212)는 네이티브 명령들이 실행되도록 하는 에뮬레이션 제어 루틴(260)을 포함한다.　에뮬레이션 제어 루틴(260)은 네이티브 CPU(202)로 하여금 하나 또는 그 이상의 이전에 획득 된 게스트 명령들을 에뮬레이트하는 네이티브 명령들의 루틴을 실행하게 하고, 그러한 실행의 종료 시에, 다음 게스트 명령 또는 일 군의 게스트 명령들을 획득하는 것을 에뮬레이트 하기 위해 상기 명령 페치 루틴에 제어를 반환(return)하게 할 수 있다.　네이티브 명령들(256)의 실행은 메모리(204)로부터 레지스터로 데이터를 로드하는 단계;　레지스터로부터 데이터를 메모리에 다시 저장하는 단계;　또는 변환 루틴에 의해 결정되는 어떤 유형의 산술 또는 논리 연산을 수행하는 단계를 포함 할 수 있다.
[0035]　각 루틴은, 예를 들어, 소프트웨어로 구현되고, 상기 소프트웨어는 메모리에 저장되며, 네이티브 중앙 처리 장치(202)에 의해 실행된다. 다른 예들에서, 하나 또는 그 이상의 루틴들 또는 연산들은 펌웨어, 하드웨어, 소프트웨어 또는 이들의 조합으로 구현된다.　에뮬레이트된 프로세서의 레지스터들은 상기 네이티브 CPU의 레지스터들(210)을 사용하여 또는 메모리(204) 내의 위치들을 사용하여 에뮬레이트 될 수 있다. 실시 예들에서, 게스트 명령들(250), 네이티브 명령들 (256) 및 에뮬레이터 코드(212)는 동일한 메모리 내에 상주 하거나 또는 다른 메모리들 사이에서 분산 될 수 있다.
[0036] 본 명세서에서 사용 된 바와 같이, 펌웨어는, 예를 들어, 프로세서의 마이크로 코드, 밀리 코드 및 / 또는 매크로 코드를 포함한다.　펌웨어는, 예를 들어, 하드웨어 레벨 명령들(the hardware-level instructions) 및/또는 상위 레벨 머신 코드의 구현에 사용 되는 데이터 구조(data structures used in implementation of higher level machine code)를 포함한다. 일 실시 예에서, 펌웨어는, 예를 들어, 소유권 있는 코드(proprietary code)를 포함하며, 이 소유권 있는 코드는 통상적으로 마이크로 코드로 전달되며, 하부의 하드웨어(the underlying hardware)에 특정된 신뢰 소프트웨어 또는 마이크로 코드를 포함하고 시스템 하드웨어에 대한 운영 체제 액세스를 제어한다.
[0037] 한 예에서, 획득되고, 변환되고 실행되는 게스트 명령 (250)은　인증이 있는 암호 메시지 명령(the Cipher Message with Authentication instruction) 이며, 이하에서 이를 설명한다. 상기 명령은, 하나의 아키텍처(예: z/Architecture)를 가지고 있고, 메모리에서 페치되어, 다른 아키텍처 (예: PowerPC, pSeries, Intel 등)의 네이티브 명령들(256)의 시퀀스로 변환되어 표현된다. 그런 다음 이들 네이티브 명령들은 실행된다.
[0038] 인증이 있는 암호 메시지 명령의 일 실시 예는, 명시적 및 묵시적 필드들을 포함하며, 하나의 프로세서에 의한 실행(네이티브 또는 에뮬레이된 시스템 어디에서던지)을 포함하는, 상기 명령의 일 실시 예에 관한 상세한 설명이 이하에서 기술된다, 본 발명의 일 실시 예에 따라, 인증이 있는 암호 메시지 명령은 단일 명령이고, 이는, 추가 인증 데이터 및 메시지 모두에 대해서, 메시지 인증 태그를 생성하는 함수들을 메시지의 암호연산과 결합한다.
[0039] 인증이 있는 암호 메시지 명령의 일 실시 예가 도 3a를　참조하여 설명된다.　일 예에서,　인증이 있는 암호 메시지 명령(300)은 인증　연산으로 암호 메시지를 표시하는 연산 코드(opcode)를 갖는 오피코드 필드(302)(예를 들어, 비트 0-15);　적어도 하나의 제 1레지스터(R1)를 지정하기 위해　사용되는 제1레지스터 필드(304) (예를 들어, 비트 24 ~ 27);　적어도 하나의 제 2레지스터(R2)를 지정하기 위해　사용되는 제2레지스터 필드(306) (예를 들어, 비트 28 ~ 31);　및 적어도 하나의 제 3레지스터(R3)를 지정하기 위해 사용되는 제 3레지스터 필드308) (예를 들어, 비트16-19)를 포함한다.　필드들(304-308)의 각각은, 일 예에서, 상기 오피코드 필드와 분리되어 있고 독립적이다.　또한, 일 실시 예에서, 이들은 서로 분리되어 있고 독립적이다;　그러나, 다른 실시 예들에서는 하나 이상의 필드들이 결합 될 수 있다.
[0040] 한 예에서, R1　필드에　의해 지정된 짝수 레지스터(the even-numbered register)의　내용은　제 1오퍼랜드의 어드레스를 포함한다.　또한, R2　필드 및 R3　필드에　의해 지정된 레지스터 짝수 - 홀수 레지스터 쌍들의 내용은,　각각, 제 2 및 제 3오퍼랜드들의 어드레스 및 길이를 포함한다.
[0041] 상기 명령에서 인코드 된 R1, R2, 및 R3 에 추가하여, 상기 명령의 일 구현 예는, 예를 들어, 일반 레지스터 0(GR0) 및 일반 레지스터 1(GR1)을 포함하는 하나 또는 그 이상의 묵시적 레지스터를 사용한다.　상기 레지스터들 각각은 도 3b-3h 를 참조하여 추가로 설명된다.　
　[0042] 먼저 도 3b를 참조하여,　일반 레지스터0(320)의 포맷의 일 실시 예를 설명한다.　일 예에서, 일반 레지스터0은 플래그(F) 필드(322) (예를 들어 비트 48-55), 수정자(a modifier)(M)제어(324)(예를 들어, 비트 56) 및 함수 코드 (a function code: FC)필드(326)(예를 들어, 비트 57-63)를 포함한다.　상기 필드들의 각각에 관해서 아래에서 자세히 설명한다.
[0043] 플래그(Flags)(F)(322): 일반 레지스터0의 비트 위치 48-55는 함수의 연산을 제어하는 8 비트 플래그 필드를 포함한다.　상기 플래그 필드는 일반 레지스터0의 비트 57-63의 함수 코드가 암호연산 함수를 지정할 때 (즉, 상기 함수 코드가 0이 아닐 때) 의미가 있다.　상기 플래그 필드의 포맷은, 일 예에서, 다음과 같다.
[0044] 유보됨(Reserved): 상기 플래그 필드의 비트 0-4는 유보되며, 0들을 포함 한다; 그렇지 않으면, 향후 프로그램이 호환 가능하게 작동하지 않을 수 있다.
[0045] 해시 서브키 공급된(HS) 플래그(Hash Subkey Supplied (HS) Flag): 상기 플래그 필드의 비트 5는 파라미터 블록(아래에 설명 됨)내의 해시 서브 키(H)필드가 유효한 해시 서브 키를 포함 하는 지 여부를 표시한다.　상기 HS 플래그는 함수 코드가 0이 아닐 때 의미가 있고, 함수는 암호화 된 암호 키를 사용하지 않는다; 상기 HS 플래그는 암호화 된 암호 키를 사용하는 함수들에 대해서는 무시된다.
[0046] 최후의 추가 인증된 데이터(LAAD)플래그(Last Additional Authenticated Data (LAAD) Flag): 상기 플래그 필드의 비트 6은 제3 오퍼랜드의 내용을 한정한다(qualify).　상기 LAAD 플래그가 1 일 때, 상기 플래그는 제 3 오퍼랜드가 추가 인증 된 데이터 블록들의 최후의 시리즈(the last series )를 지정 함을 표시한다. 상기 LAAD 플래그가 0일 때, 제3 오퍼랜드가 추가 인증 된 데이터 블록들의 최후의 시리즈를 지정하지 않음을 표시한다.
[0047] 최후의 평문/암호문(LPC)플래그(Last Plaintext/Ciphertext (LPC) Flag)(또한 여기서 최후의 텍스트 제어라고도 한다): 상기 플래그 필드의 비트 7은 제2오퍼랜드의 내용을 한정한다.　상기 LPC 플래그가 1일 때, 상기 플래그는 제2오퍼랜드가 평문 또는 암호문 블록들의 최후의 시리즈를 지정 함을 표시한다. 상기 LPC 플래그가 0일 때, 상기 플래그는 제2오퍼랜드가 평문 또는 암호문 블록들의 최후의 시리즈를 지정 하지 않음을 표시한다.
[0048] 상기 LPC플래그가 1이고, 상기 LAAD플래가 0일 때. 명세 예외(a specification exception)가 인지되고(recognized), 연산은 중단된다(suppressed).
[0049] 수정자(M)(Modifier: M)(324): 일반 레지스터0의 비트 57-63내의 함수 코드가 0이 아닐 때, 일반 레지스터0의 비트 위치 56은 수정자 제어(a modifier control)를 포함하는데, 이는 암호화 또는 해독이 함수에 의해 수행될 것임을 표시한다.　상기 M 제어가 0일 때, 상기 함수는 제2 오퍼랜드의 암호화를 수행한다; 상기 M 제어가 1일 때, 상기 함수는 제2 오퍼랜드의 해독을 수행한다. 함수 코드가 0일 때, 상기 M제어는 무시된다.
[0050] 함수코드(FC)(Function Code: FC)(326): 일반 레지스터0의 비트 위치 57-63은 함수 코드를 포함한다. 상기 명령의 연산에서, 상기 함수 코드에 의해서 명시된 함수가 수행된다. 인증된 암호 메시지(Cipher Message with Authentication)에 대해 할당된 함수 코드들의 예들은 다음을 포함한다:
Figure pct00001
[0051] 일반 레지스터0의 비트 0-31은 무시된다.　일반 레지스터0의 비트 32-47은 유보되고 0들을 포함 한다.　그렇지 않으면 향후 프로그램이 호환 가능하게 작동하지 않을 수 있다.
[0052] 질의 함수(the query function)(예를 들어, 함수 코드 0)은 다른 함수들의 이용 가능성을 표시하는 수단을 제공한다.　일반 레지스터들 R1, R2, R2+1, R3, 및 R3+1의 내용들은 질의 함수에 대해서 무시된다.
[0053] 상기 질의 함수 이외의 다른 함수들에 대해서(즉, 0이 아닌 함수 코드를 갖는 함수들에 대해서), 메시지 인증 태그는, 상기 M 제어가, 각각, 0인지 또는 1인지 여부에 따라, 제3오퍼랜드의 내용들로부터 그리고 최종의 제1오퍼랜드 (the resulting first operand) 또는 제2오퍼랜드의 내용들로부터 형성된다. 상기 M 제어에 기초하여, 제2오퍼랜드는 암호 키(a cryptographic key)와 파라미터 블록으로부터의 카운터 값들(counter values)(후술함)을 사용하여 암호화되거나 또는 해독되며, 그 결과는 제1 오퍼랜드 위치에 배치된다.
[0054] 도 3c에 도시 된 바와 같이,　일반 레지스터1(330)은 저장소 내에 파라미터 블록의 최좌측 바이트의 논리 어드레스(332)를 포함한다.　24 비트 어드레싱 모드에서 일반 레지스터1의 비트 위치 40-63의 내용들은 어드레스를 구성하고, 비트 위치 0-39의 내용들은 무시된다.　31- 비트 어드레싱 모드에서, 일반 레지스터1의 비트 위치 33-63의 내용들은 어드레스를 구성하고, 비트 위치 0-32의 내용들은 무시된다.　64 비트 어드레싱 모드에서, 일반 레지스터1의 비트 위치 0-63의 내용들은 어드레스를 구성한다.
[0055] 도 3d를 참조하면, R1　필드(304)는 일반 레지스터를 지정하며, 짝수 레지스터(an even-numbered register)를 지정한다;　그렇지 않으면, 명세 예외가 인지된다.　R2　및 R3　필드들 은 각각 일반 레지스터의 짝수-홀수 쌍을 지정하고, 각각은 짝수 레지스터를 지정한다;　그렇지 않으면, 명세 예외가 인지된다.　만일 R3　필드가 R1　또는 R2　필드와 동일 레지스터를 지정　하면 명세 예외가 또한 인지된다.
[0056] 제 1, 제2, 및 제 3 오퍼랜드의 최좌측 바이트의 위치는 일반 레지스터들 R1(304)(도 3d), R2(306)(도 3e) 및 R3(308)(도 3g) 각각의 내용들에 의해서 명시된다. 제2오퍼랜드 위치의 바이트의 수는　일반 레지스터R2+1(370, 도 3f)에 명시된다. 제1오퍼랜드는 제2 오퍼랜드와 동일 길이를 갖는다. 제3오퍼랜드 위치의 바이트의 수는　일반 레지스터R3+1(390, 도 3h)에 명시된다.
[0057] 연산의 일부로서, 일반 레지스터　R3(380, 도 3g)의 어드레스(382)는 처리된 제3 오퍼랜드 바이트들의 수만큼 증가되고(incremented), 일반 레지스터R3+1 (390)의 길이(392)는　동일 수만큼 감소된다(decremented); 또한, 일반 레지스터들 R1 및 R2 의 어드레스들(342), (362)은 처리된 제2 오퍼랜드 바이트들의 수만큼 각각 증가되고, 일반 레지스터R2+1(370)의 길이(372)는 동일 수만큼 감소된다. 상기 어드레스들 및 길이의 형성 및 갱신(updating)은 어드레싱 모드(addressing mode )에 따라 결정된다.
[0058] 예를 들면, 24 비트 어드레싱 모드에서, 일반 레지스터의 R1, R2 및 R3의 비트 위치40-63의 내용들은 제1, 제2, 및 제3 오퍼랜드들 각각의 어드레스들을 구성하고, 비트 위치 0-39의 내용들은 무시된다. 갱신 된 어드레스들의 비트40-63은 일반 레지스터 R1, R2 및 R3 에서 대응 비트들을 대체하고(replace), 상기 갱신 된 어드레스의 비트 위치40으로부터의 캐리들(carries)은 무시되며, 일반 레지스터 R1, R2 및 R3 의 비트 위치 32-39의 내용들은 0들로 세트 된다. 31 비트 어드레싱 모드에서, 일반 레지스터의 R1, R2 및 R3의 비트 위치33-63의 내용들 은 제1, 제2, 및 제3 오퍼랜드들 각각의 어드레스들을 구성하고, 비트 위치 0-32의 내용들은 무시된다; 갱신 된 어드레스들의 비트33-63은 일반 레지스터 R1, R2 및 R3 에서 대응 비트들을 대체하고(replace), 상기 갱신 된 어드레스의 비트 위치33으로부터의 캐리들(carries)은 무시되며, 일반 레지스터 R1, R2 및 R3 의 비트 위치 32의 내용은 0으로 세트 된다. 64 비트 어드레싱 모드에서, 일반 레지스터의 R1, R2 및 R3의 비트 위치0-63의 내용들은 제1, 제2, 및 제3 오퍼랜드들 각각의 어드레스들을 구성한다; 갱신 된 어드레스들의 비트0-63은 일반 레지스터 R1, R2 및 R3의 내용들을 대체하고(replace), 비트 위치0으로부터의 캐리들(carries)은 무시된다.
[0059] 24 비트 및 31 비트 어드레싱 모드 모두에서, 일반 레지스터 R2+1의 비트 위치 32-63의 내용들은 제1 및 제2 오퍼랜드들의 바이트 수를 명시하는 32 비트 부호 없는 이진 정수를 형성하고, 비트 위치 0-31의 내용들은 무시된다; 갱신 된 값의 비트32-63은 일반 레지스터 R2+1의 대응 비트들을 대체한다. 64 비트 어드레싱 모드에서, 일반 레지스터 R2 +1의 비트 위치0-63의 내용들은 제1 및 제2 오퍼랜드들의 바이트 수를 명시하는 64 비트 부호 없는 이진 정수를 형성하고; 상기 갱신 된 값은 일반 레지스터 R2+1의 내용들을 대체한다.
[0060] 24 비트 및 31 비트 어드레싱 모드 모두에서, 일반 레지스터 R3+1의 비트 위치 32-63의 내용들은 제3오퍼랜드의 바이트 수를 명시하는 32 비트 부호 없는 이진 정수를 형성하고, 비트 위치 0-31의 내용들은 무시된다; 갱신 된 값의 비트32-63은 일반 레지스터 R3+1의 대응 비트들을 대체한다. 64 비트 어드레싱 모드에서, 일반 레지스터 R3 +1의 비트 위치0-63의 내용들은 제3오퍼랜드의 바이트 수를 명시하는 64 비트 부호 없는 이진 정수를 형성하고; 상기 갱신된 값은 일반 레지스터 R3+1의 내용들을 대체한다.
[0061] 24 비트 또는 31 비트 어드레싱 모드에서, 일반 레지스터 R1, R2, R2+1, R3, 및 R3+1 의 비트 위치 0-31의 내용들은 변경되지 않는다(remain unchanged).
[0062] 액세스 레지스터 모드에서, 액세스 레지스터들 1, R1, R2, 및 R3은 파라미터 블록, 제1, 제2, 및 제3 오퍼랜드들, 각각을 포함하는 어드레스 공간들(the address spaces)을 명시한다.
[0063] 함수들 각각은 다음과 같다:
[0064] 질의(함수 코드 0)(Query (Function Code 0))
[0065] 이 함수는, 예를 들어, 128-비트 상태 워드(status word)를 포함하는 파라미터 블록을 사용하며, 128-비트 상태 워드는 파라미터 블록에 저장된다. 이 필드의 비트 0-127은, 인증이 있는 암호 메시지 명령의 함수 코드 1-127에, 각각, 대응한다. 비트가 1일 때, 상기 대응 함수는 설치되고; 그렇지 않으면, 상기 함수는 설치되지 않는다.
[0066] 상기 질의 함수의 실행이 완료될 때 조건 코드0은 세트 되고; 조건 코드1, 2, 3은 이 함수에 해당되지 않는다.
[0067] 갈로이스/카운터 모드(GCM)-AES 함수들(선택적 영이 아닌 함수 코드들)
[0068] 일 실시 예에서, 6개의 GCM-AES 함수들(functions)이 존재한다;
[0069] * GCM-AES-128 (함수 코드 18)
[0070] * GCM-AES-192 (함수 코드 19)
[0071] * GCM-AES-256 (함수 코드 20)
[0072] * GCM-암호화된AES-128 (함수 코드 26)
[0073] * GCM-암호화된AES-192 (함수 코드 27)
[0074] * GCM-암호화된AES-256 (함수 코드 28)
[0075] 이들 함수들은 또한 파라미터 블록을 사용하며, 상기 GCM-AES함수들을 위해 사용되는 파라미터 블록의 일 예가 도 4를 참조하여 기술된다. 일 예에서, 파라미터 블록(400)은 다음을 포함한다:
[0076] 유보됨(Reserved): 상기 파라미터 블록의 바이트 0-11은 유보된다. 상기 유보된 필드는 상기 명령의 예측 불가능한 값들(unpredictable values)을 포함할 수 있다.
[0077] 카운터 값(Counter Value(CV))(402): 상기 파라미터 블록의 바이트 12-15는, 예를 들어, 32-비트 이진 정수를 포함한다. 초기 카운터 값(412)의 최좌측 12바이트(J0, 상기 파라미터 블록의 바이트 64-79에서)는 오른쪽의 CV필드의 내용들과 연결되며, 이에 관해서는 후술한다.
[0078] 상기 명령의 각 실행을 위해서, CPU는 상기 파라미터 블록의 CV필드를 처리된 제2오퍼랜드 블록들의 수만큼 증가시킨다(increment). CV필드의 비트 위치0으로부터의 캐리는 무시된다.
[0079] 태그(T)(404): 상기 파라미터 블록의 바이트16-31은 메시지 인증 태그 필드(the message authentication tag field)를 포함한다.
[0080] 제3오퍼랜드의 각 블록을 위해, 그리고 최종의(resulting) 제1오퍼랜드 각 블록(M이 0일 때) 또는 제2 오퍼랜드의 각 블록(M이 1일 때)을 위해, CPU는 상기 태그 필드를, 후술하는, 갈로이스 해시(GHASH)함수에 대한 입력 및 출력으로 사용한다. 모든 추가 인증 된 데이터 및 암호텍스트가 해시 되었을 때, TAADL(408) 및 TPCL(410) 필드들(후술함)의 연결(concatenation)은 GHASH를 사용하여 해시 되고, 최후의 태그(T)필드(a last tag (T) field )를 파라미터 블록에 생성하기 위해 　　　상기 해시의 결과들은 GCTR 함수를 사용하여 암호화 된다.　　　　　　　　　　　　　
[0081] 해시 서브키(H)(Hash Subkey(H))(406): GCM-AES 함수들을 위해, 상기 파라미터 블록의 바이트32-47은, 예를 들어, 상기 명령의 GHASH 함수들에 의해 사용되는 128-비트 해시 서브키를 포함한다. 해시 서브키 공급 된 플래그(HS, 일반 레지스터 0의 비트 53)가 0일 때, CPU는 암호 키(K)를 사용하여 128 비트의 2 진 0들을 암호화 함으로써 상기 해시 서브키를 계산하고, 상기 해시 서브키를 H 필드에 저장 한 다음, HS 플래그를 1로 세트 한다. HS 플래그가 1일 때, CPU는 H 필드의 프로그램 제공된 해시 서브키를 사용하고; H 필드 및 HS 플래그는 이 경우 변경되지 않는다.　　　　　　　　　　　　　　　　
[0082] GCM-암호화된-AES 함수들을 위해, 상기 파라미터 블록의 32-47 바이트는 유보되고 0들을 포함해야 한다;　그렇지 않으면 향후 프로그램이 호환 가능하게 작동하지 않을 수 있다.　이 경우에, CPU는 해독된 암호 키(the deciphered cryptographic key)(K)를 사용하여 128 비트의 2 진 0들을 암호화 함으로써 해시 서브키를 계산하고; H필드 및 HS 플래그는 이 경우 변경되지 않는다.　　　　　　　　　　　　　　　　
[0083] 총 추가 인증된 데이터 길이(Total Additional Authenticated Data Length)(TAADL)(408): 상기 파라미터 블록의 바이트 48-55는 처리될 메시지를 위한 전체 추가 인증된 데이터의 비트들에서 총 길이를 지정하는 64 비트 부호 없는 이진 정수를 포함한다.　　　　　　　　　　
[0084] 총 평문 또는 암호문 길이(Total Plaintext or Ciphertext Length)(TPCL) (410): 상기 파라미터 블록의 바이트56-63은 처리될 메시지를 위한 전체의(entire) 평문 또는 암호문의 비트들에서 총 길이를 지정하는 64 비트 부호 없는 이진 정수를 포함한다.　　　　　　　　　　
[0085]초기 카운터 값(Initial Counter Value)(J0)(412): 상기 파라미터 블록의 바이트 64-79는 (a) GCTR 함수에 의해서 사용되는 초기 카운터 블록 중 최좌측 96 비트들을 제공하기 위해, 그리고 (b) 최후의 인증 태그(T) 필드를 암호화 하기 위해 사용되는　128 비트 초기 카운터 값을 포함한다.　　　　　　　　　　　　　　
[0086] 암호 키(Cryptographic Key)(K)(414): 암호화 및 해독 연산들에 사용되는 암호 키는 상기 파라미터 블록의 바이트 80에서 시작한다.　상기 키 필드의 크기 및 상기 파라미터 블록의 오프셋은, 아래에 표시된 바와 같은, 함수 코드에 따라 결정된다:
Figure pct00002
[0087] AES래핑 키 검증 패턴(AES Wrapping Key Verification Pattern)(WKaVP) (418): GCM 암호화된-AES 함수들 (코드 26-28)을 위해, 상기 파라미터 블록의 키 바로 다음의 32 바이트(the 32 bytes immediately following the key in the parameter block)는 AES 래핑 키 검증 패턴(WKaVP)을 포함한다.
[0088] GCM-AES 함수들(코드 18-20)을 위해, WKaVP필드는 상기 파라미터 블록에 제공되지 않는다.
[0089] 일 실시 예에서, GCM- AES 함수들을 위해, 추가 인증된 데이터의 인증과 메시지의 암호연산 및 인증은 연산들의 시퀀스를 포함한다.　수행되는 연산들의 시퀀스는, 일반 레지스터 0의 플래그들 및 함수 코드에 따라서 결정되고, 예를 들어, 다음의 것들을 포함한다:
[0090] 1. 래핑 키 검증(Wrapping Key Verification): 이 프로세스는 상기 명령의 각 실행마다 한 번씩 수행되며, 암호화 된 래핑 키들을 사용하는 함수들이 올바른 버전의 키를 사용하는지 확인한다.　GCM-암호화된-AES 함수들 (함수 코드 26-28)에서, 32 바이트 WKaVP 필드의 내용들은 AES 랩핑-키 검증 패턴 레지스터의 내용들과 비교된다.　만일 서로 일치하지 않으면, 제 1 오퍼랜드 및 파라미터 블록 위치들은 변경되지 않고 연산은 조건 코드를, 예를 들어 1로 세트 함으로써 완료된다. 만일 서로 일치하면, 상기 파라미터 블록의 키 필드 (414)의 내용들은, 상기 함수에 의해서 사용되는, 128 비트 암호 키, K (414)를 획득하기 위해 AES 래핑 키를 사용하여 해독된다; 그러나 상기 파라미터 블록의 키 필드는 변경되지 않는다.　암호화 된 키들을 사용하지 않는 GCM-AES 함수들(코드 18-20)에서, 랩핑 키 검증이 수행되지 않는다.
[0091] 2. 해시 서브키 계산(Computing the Hash Subkey): 이 프로세스는 128-비트 값의 0을 취하여, 그 것을 암호화 알고리즘(예: AES 암호화)을 사용하여 암호화 한다. 랩된 키들(wrapped keys)을 사용하지 않는 함수들에서, 프로그램이 미리 계산 된 해시 서브 키를 명시하도록 하는 구현이 가능하다. 해시 서브키는 최종의(resulting) 메시지 인증 태그를 생성하기 위해 GHASH 처리에서 사용된다.
[0092] GCM-AES 함수들(함수 코드 18-20)에서, 다음이 적용된다:
[0093] * 해시 서브키 공급된 플래그(HS, 일반 레지스터 0의 53 비트)가 0일 때, 128 이진 0들의 블록은 AES 알고리즘을 사용하여 암호화된다.　도 5a에 도시 된 바와 같이,　AES 알고리즘(500)은 파라미터 블록으로부터 키(K) 필드(414)를 사용한다.　최종의 128-비트 해시 서브키(504)는 파라미터 블록의 H 필드(406)에 배치되고 HS 플래그는 일반 레지스터 0에서 1로 세트 된다.
[0094] * HS 플래그가 1 일 때, 파라미터 블록 의 H 필드(406)는 해시 서브키로서 사용된다.　이 경우, H 필드 및 HS 플래그는 변경되지 않는다.
[0095] GCM-암호화된-AES 함수들(함수 코드 26-28)에서, HS 플래그는 무시된다. 128 이진 0들의 블록은, 해독된 키(K)를 사용하여, 도 5a에 도시 된 바와 같이, AES 알고리즘을 사용하여 암호화된다. 이 경우, 파라미터 블록의 H 필드(406) 및 HS 플래그는 변경되지 않는다.
[0096] 3. 추가 인증된 데이터 해싱(Additional Authenticated Data Hashing): 모든 추가 인증된 데이터(any additional authenticated data)는 부분 메시지 태그(a partial message tag)를 형성하기 위해 GHASH 알고리즘에 의해 처리된다. 일반 레지스터 R3+1의 제3오퍼랜드 길이가 0이 아닌 때, 추가 인증된 데이터 해싱이 수행된다. 이 경우, 상기 명령의 R3오퍼랜드에 의해서 지정된 짝수 일반 레지스터는 메시지 인증 태그가 GHASH 알고리즘을 사용하여 계산되는 데이터를 포함하는 저장소 위치의 어드레스를 포함한다. 제3오퍼랜드의 블록들뿐만 아니라, GHASH 함수도 파라미터 블록의 해시 서브키(406) 및 태그 필드(404)를 입력 값으로 사용한다.
[0098] 마치 처리가 제3오퍼랜드의 왼쪽 끝에서 시작하여 오른쪽으로 한 블록씩(block by block )진행하는 것 같이 하여서 결과가 획득된다.　추가의 인증된 데이터의 하나 또는 그 이상의 완전 16-바이트 블록들이 남아있을 때, 처리는 도 5b에 도시 된 바와 같으며, 여기서　510에서의 연산은 비트 단위 배타적 논리합(a bitwise exclusive OR)이고, 512에서의 연산은 GF(2128)에　대한 GCM 곱하기 연산이다.
[0098] 일 실시 예에서, 추가 인증된 데이터 해싱 프로세스는 다음 중 어느 하나가 참(true)일 때 종료된다:
[0099] * 제3 오퍼랜드의 길이보다 적은 블록들의 CPU 결정된 수(a CPU-determined number of blocks )가 처리되었다. 이 경우, 지금까지 계산된 메시지 인증은 파라미터 블록의 T 필드(404)에 배치되고, 일반 레지스터 R3는 처리된 제3오퍼랜드 바이트 수만큼 증가되며(incremented), 일반 레지스터 R3+1은 동일 양만큼 감소되고(decremented), 그리고 상기 명령은, 예를 들어, 조건 코드 3을 세트 함으로써 완료된다.
[00100] * 최후의 추가 인증된 데이터 플래그(LAAD, 일반레지스터 0의 비트54)가 0이고, 제3오퍼랜드에 남아있는 바이트 수는 16보다 적다. 이 경우, 지금까지 계산된 메시지 인증 태그(만일 있다면)는 파라미터 블록의 T 필드(404)에 배치되고, 일반 레지스터 R3는 처리된 제3오퍼랜드 바이트(만일 있다면) 수만큼 증가되고 (incremented), 일반 레지스터 R3+1은 동일 양만큼 감소되며 (decremented), 그리고 상기 명령은, 예를 들어, 조건 코드 2를 세트 함으로써 완료된다.　　　　　　
[00101] * LAAD 플래그가 1이고, 제3오퍼랜드에 남아있는 바이트 수는 1과 15 사이이다. 이 경우, 다음이 수행된다:　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
[00102] - 남아있는 쇼트 블록(the remaining short block)의 사본은 GHASH를 사용하여 해시 된 완전 블록(a full block)을 형성하기 위해 충분한 이진0들로 오른쪽에 채워진다(padded).
[00103] - 일반 레지스터 R3　는 처리된 제3오퍼랜드의 바이트 수만큼 증가되고, 일반 레지스터 R3+1의 제3 오퍼랜드 길이는 0으로 세트 된다.
[00104] 제3오퍼랜드의 최후의 블록의 처리는 도5c에 도시된 바와 같다.
[00105] * LAAD 플래그는 1이고, 제3오퍼랜드에 남아있는 바이트들의 수는 0이다. 이 경우, 상기 명령이, 예를 들어, 조건 코드 3으로 완료되거나 또는 처리가 제2오퍼랜드의 암호연산 및 해싱으로 계속 진행하는지는, 후술하는 바와 같이, 모델 의존적(model dependent)이다.
[00106] 일반 레지스터 R3+1 의 제3 오퍼랜드 길이가 초기에 0이고 LAAD 플래그가 1일 때, 추가 인증된 데이터 해싱은 수행되지 않는다.　이 경우, 파라미터 블록의 T 필드(404)가 패치되어 수정되지 않고 다시 저장되는지 여부는 모델 의존적이다.
[00107] 4. 메시지 암호연산 및 해싱(Ciphering and Hashing the Message): 이 것은 메시지를 암호화 또는 해독하고 암호화된 데이터에 기초하여 메시지 태그를 계산하는 프로세스이다.　M 비트 (일반 레지스터 0의 비트 56)에 따라, 제2오퍼랜드의 각 블록은 GCTR 함수를 사용하여 암호화 되거나 또는 해독된다.　각각의 암호화 된 또는 해독 된 결과는 제 1 오퍼랜드 위치에 배치되고, 상기 암호화 된 오퍼랜드는 GHASH 함수를 사용하여 해시 된다.　GCTR 및 GHASH 처리의 조합은 GCM 함수로 기술된다.
[00108] 도 5d 및 도 5e에 도시한 바와 같이, 개념적으로, 마치 처리가 제1 및 제2오퍼랜드들의 왼쪽 끝에서 시작하여 오른쪽으로 한 블록씩(block by block )진행하는 것 같이 하여서 결과가 획득된다.　 그러나, 모델에 따라 연산 유닛은 제 1 및 제 2 오퍼랜드들의 다수의 블록들을 병렬로 처리 할 수 있다; 따라서, 블록들은 반드시 왼쪽에서 오른쪽의 순서로 액세스 될 필요는 없다. 또한, 하나의 블록에 다수의 액세스들이 이루어질 수 있고, 암호화 연산의 경우에, 제 1 오퍼랜드 블록이 저장된 후에 다시 페치 될 수도 있다.
[00109] GCTR 함수는 오른 쪽의 4-바이트 카운터 값(CV)(402)과 왼쪽의 초기 카운터 값(J0)(412)의 최좌측 12 바이트의 연결로부터 형성되는 초기 카운터 블록(ICB)을 사용한다. GCTR은 또한 키 필드(GCM-AES 함수의 파라미터 블록으로부터 직접, 또는 GCM-암호화된-AES 함수들의 경우 해독된 키로부터 직접)를 사용한다. GCTR에 의해 암호연산 된 각 블록에 대해 카운터 값(CV)이 1씩 증가된다; 카운터 값의 비트 위치 0으로부터 캐리는 무시된다. 그 다음 GCTR 함수는 상기 증가된 카운터 값과 연결된 J0 의 최좌측 12 바이트로부터 형성되는 16-바이트 카운터 블록(CB)을 사용한다.
[00110] GHASH 함수는 암호화된 데이터(즉, M이 0일 때 암호화된 제1오퍼랜드 결과 또는 M이 1일 때 제2오퍼랜드), 파라미터 블록으로부터 또는 이전 단계로부터의 태그(T) 필드, 및 해시 서브키를 사용한다.　　　　
[00111] M 비트가 0일 때(즉, 제2오퍼랜드가 암호화 될 때), 완전 블록들(full blocks)의 GCM 처리는 도 5d에 도시 된 바와 같다. M 비트가 1 일 때(즉, 제 2 오퍼랜드가 해독 될 때), 완전 블록들의 GCM 처리는 도 5e에 도시 된 바와 같다.　　　　
[00112] 일 예에서, 암호화 또는 해독을 위한 암호연산 및 해싱 프로세스는 다음 중 어느 하나가 참(true)일 때까지 계속된다:
[00113] * 제2 오퍼랜드의 길이보다 적은 블록들의 CPU 결정된 수(a CPU-determined number of blocks )가 처리되었다. 이 경우, 현재 카운터 값은 파라미터 블록의 CV 필드(402)에 배치되고, 지금까지 계산된 메시지 인증 태그는 파라미터 블록의 T필드(404)에 배치되며, 일반 레지스터 R1 및 R2는 처리된 제2오퍼랜드 바이트 수만큼 증가되고(incremented), 일반 레지스터 R2+1은 동일 양만큼 감소되며(decremented), 그리고 상기 명령은, 예를 들어, 조건 코드3을 세트 함으로써 완료된다.
[00114] * 최후의 평문/암호문 플래그(LPC, 일반레지스터 0의 비트55)가 0이고, 제2오퍼랜드에 남아있는 바이트 수는 16보다 적다. 이 경우, 현재 카운터 값은 파라미터 블록의 CV 필드(402)에 배치되고, 지금까지 계산된 메시지 인증 태그(만일 있다면)는 파라미터 블록의 T 필드(404)에 배치되며, 일반 레지스터 R1 및 R2 는 처리된 제2오퍼랜드 바이트 수(만일 있다면) 만큼 증가되고 (incremented), 일반 레지스터 R2+1 은 동일 양만큼 감소되며(decremented), 그리고 상기 명령은, 예를 들어, 조건 코드 2를 세트 함으로써 완료된다.　　　　
[00115] * LPC 플래그가 1이고, 제2오퍼랜드에 남아있는 바이트 수는 1과 15 사이이다. 이 경우, 다음이 수행된다:　　　
[00116] - 제2 오퍼랜드의 남아있는 바이트들(the remaining bytes)의 사본은 GCTR 앨고리듬을 사용하여 암호화되는 완전 블록(a full block )을 형성하기 위해 충분한 이진0들로 오른쪽에 채워지고(padded), 최종의(resulting)암호화된 또는 해독된 블록의 최좌측 바이트들은 제1 오퍼랜드 위치에 배치된다. 제1 오퍼랜드 위치에 배치된 바이트들의 수는 제2 오퍼랜드에 남아있는 바이트들의 수와 동일하다(즉, 16보다 적다).
[00117] - 그런 다음 GHASH 알고리듬이 암호문에 적용된다.　M이 0일 때, GHASH 알고리듬에 대한 입력은, 완전 블록을 형성하기 위해 충분한 이진 0들로 오른쪽에 채워진, 제1 오퍼랜드 위치에 저장된 쇼트 블록의 사본이 포함된다. M이 1 일 때, GHASH 알고리듬에 대한 입력은 GCTR 알고리듬의 입력과 동일하다(즉, 완전 블록을 형성하기 위해 충분한 이진 0들로 오른쪽에 채워진, 제2 오퍼랜드의 남아있는 바이트들의 사본).
[00118] - 현재 카운터 값은 파라미터 블록의 CV 필드(402)에 배치되고, 최종의(resulting) 태그 값은 파라미터 블록에 배치되며, 일반 레지스터들 R1 및 R2 는 처리된 제2오퍼랜드 바이트 수만큼 증가되고(incremented), 그리고 일반 레지스터 R2+1 은 0으로 세트 된다.
[00119] 제2오퍼랜드의 최후의 블록의 GCM처리는 도 5f에 도시된 바와 같다.
[00105] * LPC 플래그는 1이고, 제2오퍼랜드에 남아있는 바이트들의 수는 0이다. 이 경우, 상기 명령이, 예를 들어, 조건 코드 3으로 완료되거나 또는 처리가 최후의 메시지 인증 태그 해싱 및 암호화로 계속 진행하는지는, 후술하는 바와 같이, 모델 의존적(model dependent)이다.
[00121] 5. 최후의 메시지인증 태그 해싱 및 암호화(Last Message Authentication Tag Hashing and Encryption): 이 프로세스는 최후의 메시지 인증 태그를 형성하기 위해 추가 인증 된 데이터 및 메시지의 전체 길이를 비트로 가져와서, 이를 GHASH 알고리듬에 종속시킨 다음, 이를 암호화 된 초기 카운터 값과 병합한다(merge). 64 비트 총 추가 인증 데이터 길이(TAADL)와 파라미터 블록으로부터의 총 평문 또는 암호문 길이(TPCL) 필드의 연결(the concatenation)을 포함하는 128-비트 값은 GHASH 함수를 사용하여 해시 된다. GHASH 함수는 연결된 길이 필드(the concatenated lengths field), 암호화 및 해싱 연산에서 계산 된 태그(T)필드, 및 해시 서브키를 사용한다.
[00122] 그 다음 GHASH의 최종 128- 비트 출력은 GCTR 알고리즘에 의해 처리된다. 암호화 및 해싱 연산과는 달리, GCTR에 대한 입력 카운터는　파라미터 블록으로 부터의 초기 카운터 블록(J0) 필드(412)임을 주목해야 한다. 상기 최종의 128-비트 값은 파라미터 블록 내의 태그(T) 필드(404)를 대체하고, 상기 명령은, 예를 들어, 조건 코드 0으로 완료된다. 도 5g　는 최후의 태그 값의 해싱 및　암호화의　일 실시 예를 도시한다.　　　　　　　　　　　　　　　　　　　　　　　　　　
[00123] 일 실시 예에서, 상기 명령을 발행하는 프로그램은 정확한 TAADL 및TPCL값들(예를 들어, 비트들로)을 공급하는 것에 대한 책임이 있다.　추가의 실시 예에서, 프로그램은 메시지의 프로세스를 시작할 때 TAADL 및 TPCL 값들을 0으로 세트 할 수 있고, CPU는 상기 명령의 하나 또는 그 이상의 반복된 실행들이 메시지를 처리함에 따라 이들 필드들을 업데이트 할 수 있다.　　　　　　　　　　　　　　　　　　　
[00124] 상기 명령과 관련된 추가의 세부사항들은 아래에서 제공된다.
[00125] 부분 완료 (예를 들어, 조건 코드 3)를 가져오는 조건들의 검출은 모델 의존적이며, 상기 명령이 실행될 때마다 다른 수(a different number )가 될 수 있다.　CPU-결정된 블록들의 수(the CPU-determined number of blocks)는 대개 0이 아니다.　특정의 비정상적인 상황들에서, 이 수는 0이 될 수 있으며, 조건 코드, 예를 들어, 3은 진전 없음(no progress)으로 세트 될 수 있다.　그러나, CPU는 이러한 진전 없음 경우의 끝없는 재발로부터 보호된다.
[00126] 만일 다음의 경우들 중 어느 하나가 참(true)이면 결과들은 예측 불가능하다:
[00127] * 제3오퍼랜드가 추가의 인증된 데이터 처리 동안 갱신 될 수 있는 파라미터 블록의 임의의 부분(any portion)과 파괴적으로 오버랩 한다.　
[00128] * LAAD 플래그가 1이고, 다음 중 어느 하나가 참(true)이다:
[00129] - 제2오퍼랜드가 암호연산 및 해싱 동안 갱신 될 수 있는 파라미터 블록의 임의의 부분(any portion)과 파괴적으로 오버랩 한다.
[00130] - 제1오퍼랜드가 암호연산 및 해싱 동안 액세스 될 수 있는 파라미터 블록의 임의의 부분(any portion)과 파괴적으로 오버랩 한다.
[00131] - 제1오퍼랜드가 제2 오퍼랜드와 파괴적으로 오버랩 하지만, 상기 오퍼랜드들은 동일 위치를 지정하지 않는다.
[00132] 오퍼랜드들은 데이터가 하나의 위치로 이동된 후 그 위치가 소스(a source)로서 사용될 때, 처리가 왼쪽에서 오른쪽으로 수행 된다고 가정하여, 파괴적으로 오버랩 한다고 한다.　　　　　　　
[00133] 상기 명령에 의해 세트 된 다양한 조건 코드들과 LAAD 및LPC 플래그들에 기초한 최종의 제2- 및 제3-오퍼랜드 길이들의 일 예가 아래에 표시된다:
Figure pct00003
[00134] 스토어-유형 액세스 예외들(Store-type access exceptions )은, CV, T 및 H 필드들 만이 상기 명령에 의해서 저장되는 경우에도, 파라미터 블록 내의 임의의 위치에 대해서 인지될 수 있다.
[00135] PER저장-변경 이벤트(a PER storage-alteration event)는 제1 오퍼랜드 위치에 대해서도 저장되는 파라미터 블록의 부분에 대해서도 모두 인지 될 수 있다. PER제로-어드레스-검출 이벤트(a　PER zero-address-detection event)는 제1-, 제2-, 및 제3-오퍼랜드 위치들에 대해서도, 파라미터 블록 (파라미터 블록의 유보된 필드 포함)에 대해서도 인지 될 수 있다.　 PER 이벤트들이 이들 위치들 중 하나 또는 그 이상에 대해 검출될 때, PER 액세스 식별(PAID) 및 PER ASCE ID(AI)에서 식별되는 위치는 예측 불가능하다.
[00136] PER 저장-변경 이벤트가 파라미터 블록에 대해서 인지 될 때 제1-, 제2-, 및 제3-오퍼랜드 위치들의 얼마나 많은 바이트들이 처리되었는지는 예측 불가능하다. PER 저장-변경 이벤트가 제1오퍼랜드 위치에 대해서 인지 될 때, 상기 이벤트가 보고되기 전에 4KB 보다 더 적은 추가 바이트들이 제1오퍼랜드 위치에 저장된다.
[00137] 제3 오퍼랜드의 길이가 초기에 0일 때, 제3 오퍼랜드는 액세스되지 않고, 일반 레지스터 R3 및 R3 + 1에서 제3 오퍼랜드 어드레스 및 제3 오퍼랜드 길이는, 각각, 변하지 않는다. 제2 오퍼랜드의 길이가 초기에 0일 때, 제2 오퍼랜드는 액세스되지 않고, 일반 레지스터 R2 및 R2 + 1에서 제2 오퍼랜드 어드레스 및 제2 오퍼랜드 길이는, 각각, 변하지 않는다. 그러나, 파라미터 블록은 제2-, 및 제3-오퍼랜드 길이들이 모두 0 일 때에도 액세스 될 수 있다.　　　　　　　　　　　　
[00138] R1 및 R2, 필드들의 내용들이 동일할 때, 지정된 레지스터들의 내용들은 처리된 바이트들의 수의 배수(a multiple) 만큼이 아니라, 처리된 바이트들의 수만큼 증가된다(incremented).
[00139] 이 CPU, 다른 CPU들, 및 채널 프로그램들에 의해서 관측된 바에 따라, 파라미터 블록 및 저장 오퍼랜드들에 대한 참조들(references)은 다수의-액세스 참조들(multiple-access references )이 될 수 있고, 이들 저장 위치들에 대한 액세스들이 반드시 블록-컨크런트(block-concurrent)일 필요는 없으며, 그리고 이들 액세스들 또는 참조들의 시퀀스는 정의되어 있지 않다(undefined).
[00140] 특정 비정상 상황들에서, 명령 실행은 처리된 제1-, 제2-, 및 제3 오퍼랜드들의 최후의 유닛(the last unit)을 반영하기 위해 레지스터들을 갱신함이 없이 조건 코드 3을 세트 함으로써 완료될 수 있다. 이 경우 처리되는 유닛의 크기는 상황 및 모델에 따라 다르지만, 처리되고 보고되지 않은 제1 및 제2오퍼랜드들의 부분이 저장소에서 오버랩 하지 않도록; 그리고 처리되고 보고되지 않은 제1 및 제3오퍼랜드들의 부분이 저장소에서 오버랩 하지 않도록 제한된다. 모든 경우들에서, 변경 비트들은 세트 되고 그리고 PER 저장-변경 이벤트는, 적용 가능한 경우, 처리된 모든 제1오퍼랜드 위치들에 대해, 보고된다.
[00141] 래핑-키 검증 패턴 레지스터(wrapping-key verification-pattern register)와 암호화 된 암호 키의 비교를 수행하는 함수들에서, 상기 비교가 불일치로 나타나고 각 오퍼랜드의 길이가 0이 아닐 때, 액세스 예외들 및 PER 제로-어드레스 검출 이벤트들이 제1, 제 2 및 제 3 오퍼랜드들에 대해 인지되는지는 예측 불가능하다.
[00142] 액세스 예외들은 상기 명령의 단일 실행에서 처리되는 오퍼랜드의 더 큰 부분에 대해보고 될 수 있다;　그러나 액세스 예외들은 오퍼랜드 길이를 초과하는 위치들에 대해서도 또한 처리중인 현재 위치를 초과하는 4K 바이트 이상의 위치들에 대해서도 인지되지 않는다.
[00143] 일 예에서, 명세 예외가 인지되고, 만일 다음 중 어느 하나가 발생하지 않는다면, 다른 조치는 취해지지 않는다:
[00144] 1. 일반 레지스터 0의 비트 57-63가 할당되지 않은 또는 설치되지 않은 함수 코드(an unassigned or uninstalled function code)를 명시한다.
[00145] 2. R1, R2, 또는 R3 필드가 홀수 레지스터(an odd-numbered register) 또는 일반 레지스터0을 지정한다.
[00146] 3. R3 필드가 R1또는 R2 필드들로서 동일 레지스터를 지정한다.
[00147] 4. 함수 코드가 0이 아니고, LPC플래그가 1이지만(평문 또는 암호문의 최후의 블록들이 처리중임을 표시함), LAAD 플래그는0이다(모든 추가의 인증된 데이터가 처리되지 않았음을 표시함).
[00148] 최종의 조건 코드(Resulting Condition Code)의 예들은 다음과 같다:
[00149] 0 정상 완료(Normal completion)
[00150] 1 검증-패턴 불일치(Verification-pattern mismatch)
[00151] 2 불완전 처리(Incomplete processing) (LAAD 플래그가 0일 때 남아있는 제3오퍼랜드길이는, 예를 들어, 16보다 적다, 또는 LPC 플래그가 0일 때 남아있는 제2오퍼랜드길이는, 예를 들어, 16보다 적다)
[00152] 3 부분 완료(모델-의존적 한계가 초과되었다)
[00153] 프로그램 예외들의 예는 다음을 포함한다:
[00154] * 액세스 (페치, 오퍼랜드 2, 오퍼랜드3, 파라미터 블록 필드들; 스토어, 오퍼랜드1, 카운터 값, 해시 서브키, 태그)
[00155] * 연산 (만일 메시지-보안-지원연장8이 설치되지 않은 경우)
[00156] * 명세(Specification)
[00157] * 트랜잭션 제한 (Transaction constraint)
[00158] 또한, 실행 우선순위에 대한 예외/완료 조건들의 예는 다음을 포함한다:
[00159] 1.-7. 일반 케이스에 대한 프로그램-인터럽션 조건들의 우선순위로서 동일 우선 순위를 갖는 예외들.
[00160] 8. 무효의 함수 코드 또는 무효의 레지스터 번호로 인한 명세 예외.
[00161] 9. LAAD 플래그가 0일 때 LPC 플래그가 1임으로 인한 명세 예외 (함수 코드가0이 아닐 때 적용 가능).
[00162] 10.A.1 파라미터 블록에 대한 액세스로 인한 액세스 예외들.
[00163] 10.A.2. 검증-패턴 불일치로 인한 조건 코드 1.
[00164] 10.B 제1, 제2, 또는 제3오퍼랜드에 대한 액세스로 인한 액세스 예외들.
[00165] 11. 제3오퍼랜드의 부분 처리로 인한 조건 코드 3.
[00166] 12. LAAD 플래그가 0일 때 남아있는 제3오퍼랜드 길이가, 예를 들어, 16보다 적음으로 인한 조건 코드 2.
[00167] 13. 제2오퍼랜드의 부분 처리로 인한 조건 코드 3.
[00168] 14. LPC 플래그가 0일 때 남아있는 제2오퍼랜드 길이가, 예를 들어, 16보다 적음으로 인한 조건 코드 2.
[00169] 15. 정상 완료로 인한 조건 코드 0.
[00170] 또한, 하나 또는 그 이상의 실시 예들에서, 다음이 적용된다:
[00171] 개별 메시지를 처리 할 때, 일 예에서, 프로그램은 초기에 파라미터 블록의 다음 필드들을 세트하고 상기 명령이 조건 코드, 예를 들어, 0에서 완료할 때까지 이들 필드들을 변경하지 않는다; 그렇지 않으면, 결과들은 GCM 표준에 일치하지 않는다.
[00172] a. 카운터 값 (CV): CV 필드는 초기 카운터 값(J0)필드의 최우측 4바이트로 초기화 된다.
[00173] b. 태그 (T): 태그 필드는 0들로 초기화 된다.
[00174] c. 해시 서브키(H): KMA-GCM-AES 함수들(코드18-20)에 대해서, 다음이 적용된다:
[00175] * HS 플래그가 1일 때, 프로그램은 미리-계산된 해시 서브키를 H필드에 공급한다. 상기 서브키는, 예를 들어, 16바이트의 0들을 포함하고, AES앨고리듬을 사용하여 암호화 된다.
[00176] * HS 플래그가0일 때, CPU는, AES앨고리듬 및 파라미터 블록의 키 필드를 사용하여, 예를 들어, 16바이트의 0들을 암호화 하고, 결과들을 H 필드에 저장하며, HS 플래그를 1로 세트 한다.
[00177] KM- 암호화된　-AES　함수들 (코드 26-28)에서, CPU는 해시 서브키를 계산하고, H 필드 및 HS 플래그는 변경되지 않는다.
[00178] d. 초기 카운터 값(J0): 초기 카운터 값은 프로그램에 의해 제공되는 초기화 벡터(IV)로부터 유도된다(derived).　만일 프로그램이, 예를 들면, 96-비트 IV를 사용한다면, 프로그램은 J0 필드의 최좌측 12바이트로 IV를 저장하고, J0 필드의 최우측 바이트에 00000001 hex를 저장한다. 만일 프로그램이 다른 길이를 갖는 IV를 사용한다면, 프로그램은 GHASH 알고리즘을 사용하여 J0　필드에, 예를 들어,　IV의 16 바이트 해시 된 값을　공급한다.
[00179] e. 키 값(K) 및 래핑-키 검증 패턴(WKaVP): 개별 메시지의 적절한 암호화를 위해, 키는 상기 명령의 모든 실행들에 대해 동일하다.　KM- 암호화된 -AES 함수들에 대해서도, 랩핑-키-검증 패턴 필드는 또한 변경되지 않는다.
[00180] 최후의 평문 또는 암호문 블록(들)을 처리할 때 (즉, LPC플래그가 1 인 때), 파라미터 블록의 총 추가 인증된 데이터 길이(TAADL) 및 총 평문/암호문-길이(TPCL)필드들은 전체의(entire) 메시지에 대한 각각의 추가 인증된 데이터 및 평문 또는 암호문의 비트로 표시된 총 길이를 포함한다.
[00181] 프로그램은 메시지의 진정성(authenticity)을 보장하기 위해 암호화되었을 때 메시지의 해시 된 태그와 해독 된 메시지의 해시 된 태그를 비교하는 것에 책임이 있다.
[00182] LAAD 및 LPC 플래그들은 상기 명령의 단일의 실행 동안 메시지의 모든 구성 요소들이 이용 가능하지 않을 때 메시지가 암호연산 및 해싱 될 수 있는 수단을 제공한다. 예를 들어, 만일 메시지의 평문 또는 암호문 부분이 다수의 디스크 또는 테이프 레코드들에 걸쳐 있고(span) 메시지의 모든 블록들이 저장소로 읽혀 들여지지 않았다면, 프로그램은 LPC 플래그를 0으로 세트 한 명령을 발행함에 의해서 메시지의 앞 블록들(the earlier blocks)을 처리 할 수 있다. 메시지의 최후의 평문 또는 암호문 블록들이 이용 가능하게 되었을 때, 프로그램은 LPC 플래그를 1로 세트 한 명령을 발행함에 의해서 메시지 암호연산을 완료 할 수 있다.
[00183] 조건 코드 2가 LAAD 또는 LPC 플래그 어느 하나 또는 모두가 0이기 때문에 세트 될 때, 오퍼랜드 어드레스들 및 길이들을 포함하는 일반 레지스터들과 파라미터 블록은 지금까지의 진전(progress)을 표시하기 위해 갱신 된다. 그러나 조건 코드 3 (여기서 프로그램은 연산을 계속하기 위해 간단히 분기하여 상기 명령으로 다시 돌아갈 수 있다)과 달리, 프로그램은, 분기하여 상기 명령으로 다시 돌아가기 전에, 오퍼랜드 어드레스들 및 길이들, 그리고, 만일 필요하다면, LAAD 및 LPC 플래그들을 갱신하는 것에 대해 책임이 있다. 만일 프로그램이 조건 코드 2에 대한 응답으로 간단하게 분기하여 상기 명령으로 다시 돌아간다면, 일 예에서, 비생산적인 프로그램 루프가 발생할 수 있다.
[00184] 조건 코드 3이 세트 될 때, 오퍼랜드 어드레스들 및 길이들과, 파라미터 블록을 포함하는 일반 레지스터들은 일반적으로 프로그램이 연산을 계속하기 위해 간단히 분기하여 다시 상기 명령으로 돌아갈 수 있도록 갱신 된다.
[00185] 다양한 갈로이스/카운터 모드 함수들에 관한 추가 세부 사항들은 아래와 같다.　이들은 단지 예들일 뿐이며 미국 국립 과학 기술 연구소 (NIST) 특별 간행물 800-38D, 연산의 블록 암호 모드들에 대한 권장 사항: 갈로이스/카운터 모드 (GCM) 및 GMAC에 기술되어 있다.　변형이 이루어질 수 있고, 및/또는 갈로이스/카운터 모드 및/또는 다른 암호 모드들과 관련된 다른 함수들이 사용될 수 있다.　
[00186] 아래 함수들의 이해를 위해, 다음 기호들이 설명된다:
[00187] 변수들:
[00188] A 추가 인증된 데이터.
[00189] C 암호문.
[00190] H 해시 서브키.
[00191] ICB 초기 카운터 블록.
[00192] IV 초기화 벡터.
[00193] K 블록 암호 키.
[00194] P 평문.
[00195] R 블록 곱하기 연산을 위한 앨고리듬 내 상수.
[00196] T 인증 태그.
[00197] t 인증 태그의 비트 길이.
[00198] 연산들 및 함수들:
[00199] 0s s'0'비트들을 구성하는 비트 스트링.
[00200] CIPHK(X) 블록 X에 적용된 키 K아래에서 블록 암호의 포워드 암호 함수의 출력
[00201] GCTRK(ICB,X) 초기 카운터 블록 ICB를 갖는 비트 스트링 X에 적용된 키 K를 갖는 주어진 블록 암호에 대한 GCTR함수의 출력.
[00202] GHASHH (X) 비트 스트링 X에 적용된 해시 서브키 H아래에서 GHASH함수의 출력.
[00203] incs (X) 1 모듈로(modulo) 2s만큼, 정수의 이진 표현으로 간주되는, 비트 스트링 X의 최우측s비트들 증가시키는 것의 출력.
[00204] int(X) 비트 스트링 X가 이진 표현인 정수.
[00205] len(X) 비트 스트링 X의 비트 길이.
[00206] LSBs (X) 비트 스트링 X의 s최우측 비트들을 구성하는 비트 스트링.
[00207] MSBs (X) 비트 스트링 X의 s최좌측 비트들을 구성하는 비트 스트링.
[00208]
Figure pct00004
실수 x보다 작지 않은 최소 정수
[00209] [x]s s 비트들의 스트링으로서 음이 아닌 정수 x의 이진 표현, 여기서 x< 2s.
[00210] X>>1 비트 스트링 X의 최우측 비트와 왼쪽의 프리펜딩(prepending) '0'비트를 버림으로부터 얻어지는 비트 스트링.
[00211] X
Figure pct00005
Y 두 비트 스트링 X 및 Y의 연결(concatenation).
[00212] X
Figure pct00006
Y 동일 길이의 두 비트 스트링 X 및 Y의 비트단위의 배타적-OR.
[00213]
Figure pct00007
특정 이진 갈로이스 필드(certain binary Galois field )의 엘리멘트들로 간주되는, 두 개의 블록들 X 및 Y의 프로덕트(product).
[00214] Xi 양의 정수 i에 대해서, 프로덕트
Figure pct00008
아래에서 X의 i제곱(the ith power).
[00215]
Figure pct00009
두 개의 정수들 x 및 y의 프로덕트.
[00216] 블록들의 곱하기 (
Figure pct00010
)의 일 예는, 예를 들어, 다음을 포함한다:
[00217] 전제조건들:
[00218] R = 11100001
Figure pct00011
0120 되게한다.
[00219] 입력:
[00220] 블록들 X,Y.
[00221] 출력:
[00222] 블록
Figure pct00012
[00223] 단계들:
[00224] 1. X0X1...X127 를 X에서 비트들의 시퀀스로 한다(Let).
[00225] 2. Z0 = 0128 및 V0 = Y가 되게 한다(Let).
[00226] 3. i = 0 에서127까지에 대하여, 블록들 Zi+1 및 Vi+1 를 다음과 같이 계산한다:
[00227] Zi+1 =Zi [만일 xi = 0이거나, 또는]
[00228] Zi
Figure pct00013
Vi [만일 xi = 1이면]
[00229] Vi+1 =Vi >> 1 [만일 LSBi (Vi) =0이거나, 또는]
[00230] (Vi >> 1)
Figure pct00014
R [만일 LSBi (Vi) = 1이면]
[00231] 4. Z128. 를 반환한다(Return).
[00232] GCM 암호연산 함수(encipher function)의 일 예에 관한 추가의 상세한 설명이 아래에서 제공된다:
[00233] 앨고리듬: GCM-AE K (IV,P,A)
[00234] 전제 조건들:
[00235] 128-비트 블록 크기를 갖는 승인된 블록 암호 CIPH;
[00236] 키 K;
[00237] 지원된 입력-출력 길이들의 정의들;
[00238] 키와 관련된 지원된 태그 길이 t.
[00239] 입력:
[00240] 초기화 벡터 IV(이 것의 길이가 지원됨);
[00241] 평문 P(이 것의 길이가 지원됨);
[00242] 추가 인증된 데이터 A(이 것의 길이가 지원됨);
[00243] 출력:
[00244] 암호문 C;
[00245] 인증 태그 T.
[00246] 단계들:
[00247] 1. H = CIPHK(0128) 되게 한다.
[00248] 2. 블록, J0,를 다음과 같이 정의한다:
[00249] 만일len(IV) = 96 이면,
Figure pct00015
되게 한다.
[00250] 만일 len(IV)≠ 96이면,
Figure pct00016
이 되게 하고, 그리고
[00251]
Figure pct00017
되게 한다.
[00252] 3. C = GCTRK(inc32(J0),P) 되게 한다.
[00253] 4.
Figure pct00018
되게 하고, 그리고
[00254]
Figure pct00019
되게 한다.
[00255] 5. 블록, S,를 다음과 같이 정의한다:
[00256]
Figure pct00020
[00257] 6. T = MSBt(GCTRK(J0, S)) 되게 한다.
[00258] 7. (C, T)를 반환한다(Return).
[00259] GCM 해독 함수(decipher function)의 일 실시 예는 아래에 기술된다:
[00260] 앨고리듬: GCM-ADK(IV, C, A, T)
[00261] 전제 조건들:
[00262] 암호연산 함수에 대해 위에서 제시한 조건들과 동일함.
[00263] 입력:
[00264] 초기화 벡터 IV;
[00265] 암호문 C;
[00266] 추가 인증된 데이터 A;
[00267] 인증 태그 T.
[00268] 출력:
[00269] 평문 P 또는 인증실패 FAIL의 표시.
[00270] 단계들:
[00271] 1. 만일 IV, A, 또는 C 의 비트 길이가 지원되지 않는다면, 또는 만일 len(T) ≠ t라면, FAIL 을 반환한다(return).
[00272] 2. H = CIPHK(0128) 되게 한다(Let).
[00273] 3. 블록, J0, 를 다음과 같이 정의한다:
[00274] 만일 len(IV) = 96이면, J0 = IV∥031∥1 되게 한다.
[00275] 만일 len(IV) ≠ 96이면,
Figure pct00021
되게 하고, 그리고
[00276]
Figure pct00022
되게 한다.
[00277] 4. P = GCTRK(inc32(J0), C) 되게 한다.
[00278] 5.
Figure pct00023
되게 하고, 그리고
Figure pct00024
되게 한다.
[00279] 6. 블록, S,를 다음과 같이 정의한다:
[00280] S = GHASHH(A∥0v∥C∥0u∥[len(A)]64∥[len(C)]64).
[00281] 7. T'= MSBt(GCTRK(J0, S)) 되게 한다.
[00282] 8. 만일 T = T'이면, P를 반환한다, 그렇지 않으면 FAIL을 반환한다.
[00283] 갈로이스 해시(GHASH) 함수의 일 실시 예가 아래에서 기술된다:
[00284] 앨고리듬: GHASH H (X)
[00285] 전제 조건들
[00286] 블록 H, 해시 서브키.
[00287] 입력:
[00288] 특정 양의 정수 m에 대해 len(X) = 128m 되게 하는 비트 스트링 X.
[00289] 출력:
[00290] 블록 GHASHH (X)
[00291] 단계들:
[00292] 1. X1, X2,..., Xm-1, Xm 가 블록들의 고유 시퀀스를 나타내게 하여 X= X1∥X2∥...∥Xm-1∥Xm 되게 한다.
[00293] 2. Y0 이 "영 블록," 0128 (즉, 128 비트의 0들)이 되게 한다.
[00294] 3. i = 1,..., m,에 대해서
Figure pct00025
되게 한다.
[00295] 4. Ym 을 반환한다(Return).
[00296] 또한, 갈로이스 카운터(GCTR)함수의 일 실시 예가 아래에 기술된다:
[00297] 앨고리듬: GCTR K (ICB, X)
[00298] 전제 조건들:
[00299] 128-비트 블록 크기를 갖는 승인된 블록 암호CIPH;
[00300] 키 K.
[00301] 입력:
[00302] 초기 카운터 블록 ICB.
[00303] 임의의 길이의, 비트 스트링 X.
[00304] 출력:
[00305] 비트 길이 len(X)의 비트 스트링 Y.
[00306] 단계들:
[00307] 1. 만일 X 가 빈 스트링이면, 빈 스트링을Y로 반환한다.
[00308] 2.
Figure pct00026
되게 한다.
[00309] 3. X1, X2, ..., Xn-1, Xn* 가 비트 스트링들의 고유 시퀀스를 표시하게 하여
[00310] X = X1∥X2∥... ∥Xn-1∥Xn* 되게 한다.
[00311] X1, X2, ..., Xn-1 는 완전 블록(complete block)이다.
[00312] 4. CB1 = ICB 되게 한다.
[00313] 5. i = 2 에서 n까지에 대해, CBi = inc32(CBi-1) 되게 한다.
[00314] 6. i = 1 에서 n-1까지에 대해, Yi = Xi
Figure pct00027
CIPHK(CBi) 되게 한다. [최후의 블록을 제외한 모든 완전 블록들에 대해]
[00315] 7. Yn* = Xn*
Figure pct00028
MSBlen(Xn*)(CIPHK(CBn)) 되게 한다. [최종 완전 또는 부분 블록에 대해]
[00316] 8. Y = Y1∥Y2∥...∥Yn* 되게 한다.
[00317] 9. Y를 반환 한다.
[00318] 인증이 있는 암호 메시지 명령의 도식적 묘사가 도 6에 도시된다.　도시 된 바와 같이, 인증이 있는 암호 메시지 명령 (300)은 암호화 된 결과 (암호화 또는 해독된)를 포함하는 제 1 오퍼랜드 (600);　암호화되고(암호화되거나 해독되는) 해시 되는 메시지를 포함하는 제 2 오퍼랜드 (602);　및 인증되지 (해시되지)만, 암호화되지 않는 추가의 데이터를 포함하는 제 3 오퍼랜드(604)를 포함한다.　　　
[00319] 인증이 있는 암호 메시지 명령의 일 실시 예와 관련된 처리에 관한 추가의 세부 사항들이 도 7a-7e를 참조하여 기술된다.
[00320] 도 7a를 참조하면, 초기에, 상기 명령에 의해 사용되는 일반 레지스터 0에 포함된 함수 코드가 유효한지에 대한 결정이, 질의단계(700)에서, 내려진다. 만일 유효하지 않으면, 오류가 제공 될 수 있고(단계 702), 상기 명령의 처리는 완료된다. 그렇지 않고, 만일 함수 코드가 유효하다면, 제 1, 제 2 또는 제 3 레지스터 필드들(즉, R1, R2, R3) 에 명시된 레지스터가 홀수 레지스터인지에 대한 추가의 결정이, 질의단계(704)에서, 내려 진다. 이들 레지스터들 중 하나가 홀수 번호의 레지스터이면, 일 예에서, 에러가 제공되고(단계 706), 처리가 완료된다. 그렇지 않으면, R3　필드에 명시된 레지스터가 R1필드에 명시된 레지스터와 동일한(equal)지, 또는 R3　필드에 명시된 레지스터가 R2필드에 명시된 레지스터와 동일한(equal)지에 대한 추가의 결정이, 질의단계(708)에서, 내려 진다. 만일R1또는 R2에 명시된 레지스터가 R3　에 명시된 레지스터와 동일하다면, 일 예에서 에러가 명시 될 수 있고(단계 710), 처리가 완료된다. 그렇지 않으면 최후의 평문/암호문 플래그가 명시된 값, 예를 들어 1과 동일한 지, 그리고 최후의 추가 인증된 데이터 플래그가 선택된 값, 예를 들어 0으로 세트 되었는지에 대한 추가의 검사가, 질의단계(712)에서, 이루어 진다. 만일 이들 모두가 참이면, 에러가 제공 될 수 있고(단계 714), 상기 명령 처리는 완료된다. 그렇지 않고, 만일 최후의 평문/암호문 제어가 1과 동일하지 않고 그리고 최후의 추가 인증된 데이터 제어가 0과 동일하지 않다면, 함수 코드가 0과 동일한 지에 대한 검사가, 질의단계(716)에서, 이루어진다. 만일 함수 코드가 0이면, 질의 함수가 수행되고 유효한 함수들이 파라미터 블록에 저장된다(단계 718). 일 예에서, 예를 들어, 0의 조건 코드가 세트 된다(단계 720). 그러나, 만일 함수 코드가 0이 아니면, 처리는, 도 7b를 참조하여 기술되는 바와 같이, 해시 서브키의 생성으로 진행된다.
[00321] 도 7b를 참조하면, 암호화 된 키들을 사용하지 않는 암호화 함수들을 위해서, 프로그램은 자신의 해시 서브키를 파라미터 블록에 공급하거나 또는 상기 명령이 해시 서브키를 생성하도록 할 수 있다. 암호화 된 키들을 사용하는 암호화 함수들에서, 상기 명령은 해시 서브키를 생성하고, 모든 프로그램-제공된 해시 서브키는 무시된다. 따라서, 일 실시 예에서, 함수 코드가 암호화 되지 않은-키 함수(즉, 명시된 값, 예를 들어, 20보다 적거나 동일한 함수 코드)을 지정하는지에 대한 결정이, 질의 단계(730)에서, 내려 진다. 만일 함수 코드가 암호화 되지 않은-키 함수(즉, 명시된 값, 예를 들어, 20보다 적거나 동일한 함수 코드)을 지정한다면, 프로그램이 해시 서브키를 공급했는지에 대한 결정이, 질의 단계(732)에서, 내려 진다. 만일 프로그램이 해시 서브키(예를 들어, HS제어가 0)를 공급하지 않았다면, 해시 서브키가 생성된다(단계 734). 예를 들어, H=AES(0128, Key)이다. 또한, 해시 태그는 파라미터 블록(PL.H)에 저장되고, 해시 서브키 공급된 제어(HS)는 1로 세트 된다(단계 736). (설명 및 도면들에서 PL은 파라미터 블록을 가리킨다.)
[00322] 질의 단계(732)로 돌아가서, 만일 프로그램이 해시 서브 키 (예를 들어, HS 제어가 1)를 공급했다면, 도 7c를 참조하여 기술 된 바와 같이, 처리는 계속되어 추가 인증된 데이터를 해싱하는 단계로 진행한다.
[00323] 질의 단계(730)으로 돌아가서, 만일 함수 코드가 암호화 된 키들 (예를 들어, 함수 코드가 20보다 큰)를 사용하는 함수를 지정하면, 상기 함수는 래핑 키 함수이고 H가 계산되지만 (예를 들어, H=AES(0128, Key) (단계 738), 저장되지는 않으며, 도 7c를 참조하여 기술 된 바와 같이, 처리는 계속되어 추가의 인증된 데이터를 해싱하는 단계로 진행한다.
[00324] 도 7c를 참조하면, 일 실시 예에서, 모델-의존 타임 아웃(a model-dependent timeout)이 있었는지에 대한 결정이, 질의 단계(740)에서, 내려 진다. 만일 모델-의존 타임 아웃이 있었다면, 일 예에서, 처리는 조건 코드, 예를 들어 3에서 종료된다(단계 742). 그러나, 만일 모델-의존 타임 아웃이 발생하지 않았다면, 오퍼랜드 3의 길이 (Op3L)가 명시된 값, 예를 들어16보다 큰지에 대한 결정이, 질의 단계(744)에서, 내려 진다. 만일 그 값이 16보다 크다면, 완전 추가 인증 데이터 블록이 처리를 위해 이용 가능하다(단계 746). 예를 들어, 파라미터 블록(PL.T) 내의 태그(404)는 H
Figure pct00029
(PL.T
Figure pct00030
*Op3a)로 세트 되는데, H
Figure pct00031
(PL.T
Figure pct00032
*Op3a)에서, Op3a는 제3 오퍼랜드(Op3a)에 대한 포인터를 표시한다(즉, 파라미터 블록의 태그 필드(T)는 R3에 의해서 지정된 일반 레지스터가 가리키는　모든 저장소(whatever storage)와 XOR 된다); 예로서, 16 바이트는 제3 오퍼랜드(Op3a)의 어드레스에 더해지고(added); 그리고, 예로서, 16 바이트는 제3 오퍼랜드(Op3L)의 길이로부터 빼어진다(subtracted). Op3L은, 예를 들어, 바이트로 표시된 제3 오퍼랜드 길이이다. 그런 다음 처리는 계속되어 질의 단계(740)으로 진행한다.
[00325] 질의 단계(744)로 돌아가서, 만일 제3오퍼랜드의 길이가 명시된 값, 예를 들어 16보다 크지 않다면, 플래그들 필드의 최후의 추가 인증된 데이터 제어에 관한 결정이, 질의 단계 (750)에서, 내려 진다. 만일 상기 제어가 0이라면, 일 실시 예에서, 조건 코드, 예를 들어, 조건 코드 2는 세트 된다 (단계 752). 이 것은 처리 될 추가의 인증된 데이터가 있음을 표시한다.　　
[00326] 질의 단계(750)으로 돌아가서, 만일 제어가 1이면, 제3오퍼랜드(Op3L)의 길이에 관한 추가의 검사가, 질의 단계(754)에서, 이루어진다. 만일 길이가 0보다 크면, 파라미터 블록의 태그(404)는, 예를 들어, PL.T = H
Figure pct00033
(PL.T
Figure pct00034
(*Op3a[Op3L] ∥0들[16-Op3L]))로 세트 된다; 제3오퍼랜드의 어드레스는 제3오퍼랜드의 길이만큼 증가된다; 그리고 제3오퍼랜드의 길이는 0과 동일하게 세트 된다(단계 756). 그 후, 처리는 계속되어, 도 7d를 참조하여 기술 된 바와 같이, 평문/암호문 처리로 진행된다. 또한, 만일 제3오퍼랜드의 길이가 0이면(질의 단계 754), 처리는 계속되어 도 7d의 평문/암호문 처리로 진행된다.　　　　　　　　　　　　
[00327] 도 7d를 참조하면, 모델-의존 타임 아웃이 있었는지에 대한 결정이 질의 단계(764)에서, 내려 진다. 만일 모델-의존 타임 아웃이 있었다면, 처리는 조건 코드, 예를 들어 3에서 완료된다(단계762). 그렇지 않다면, 제2오퍼랜드 (Op2L)의 길이가 명시된 값, 예를 들어 16보다 큰지에 대한 결정이, 질의 단계(760)에서, 내려 진다. 만일 크다면, CB = PL.J0[12]∥++PL.CV이 되게 하며, 여기서 ++는 파라미터 블록의 인크리먼트-카운터 값이 증가됨을 표시한다; 그리고 *Op1a = AES(Key,CB)
Figure pct00035
*Op2a; PL.T = H
Figure pct00036
(PL.T
Figure pct00037
(M ? *Op2a: *Op1a)) 되게 한다(단계 766). (일 예에서, 텍스트(M ? *Op2a : *Op1a)은 M참 또는 거짓(1또는 0)인지에 대한 결정이 내려 짐을 표시한다. 만일 참이면, *Op2a는 제2오퍼랜드의 입력 암호문에 대한 포인터로 사용된다. 만일 거짓이면, *Op1a는 제1오퍼랜드의 출력 암호문에 대한 포인터이다.) 또한 제1오퍼랜드(Op1a)의 어드레스는, 예를 들어, 16 바이트만큼 증가되고, 제2오퍼랜드(Op2a)의 어드레스는, 예를 들어, 16 바이트만큼 증가되며, 그리고 제2오퍼랜드(Op2L)의 길이는, 예를 들어, 16 바이트만큼 감소된다(단계 766). 그 다음, 처리는 질의 단계(760)으로 진행된다.
[00328] 질의단계(764)로 돌아가서, 만일 제2오퍼랜드의 길이가 명시된 값, 예를 들어 16보다 크지 않다면, 플래그들 필드의 최후의 평문/암호문 제어에 관한 검사가, 질의 단계(768)에서, 이루어진다. 만일 플래그가 0과 동일하다면, 명시된 조건 코드, 예를 들어, 조건 코드 2가 세트 된다(단계 770). 이것은 처리될 평문/암호문이 더 있음을 표시한다. 그러나, 만일 최후의 평문/암호문 제어가 1로 세트 되었다면, 제2오퍼랜드의 길이에 관한 추가의 결정이, 질의 단계(772)에서, 내려 진다. 만일 길이가 0보다 크다면, CB = PL.J0[12] ∥++PL.CV되게 하고; 그리고 *Op1a = AES(PL.Key, CB)
Figure pct00038
(*Op2a[Op2L] ∥0들[16-Op2L)되게 하며; PL.T = H
Figure pct00039
(PL.T
Figure pct00040
(M ? *Op2a: *Op1a[Op2L] ∥0들[16=Op2L]))되게 한다(단계774). 또한, 제1오퍼랜드 및 제2오퍼랜드의 어드레스들은 제2오퍼랜드의 길이만큼 증가되고(increased), 그 다음 제2오퍼랜드의 길이는 0으로 세트 된다(단계 774). 그 후, 또는 만일 제2오퍼랜드의 길이가 0이면(질의 단계 772), 처리는 계속되어, 도 7e를 참조하여 기술 된 바와 같이, 마지막(final) 태그 처리로 진행 된다.
[00329] 도 7e를 참조하면, 태그는 H
Figure pct00041
(PL.T
Figure pct00042
(PL.TAADL∥PL.TPCL)와 동일하게 세트 되고, 여기서 해시 함수(예를 들어, GHASH)은 완전 추가 인증된 데이터 비트 길이 및 완전 암호문 비트 길이에서 수행된다. 그 다음, 태그는 AES(PL.Key, PL.J0)
Figure pct00043
PL.T와　동일하게 세트 되고, 여기서　최후의 해시 값은 태그 결과를 형성하기 위해 초기 암호화 된 카운터(J0) 와 배타적으로OR된다(단계780). (즉, 이전에 계산된 태그가 두 개의 비트 길이 필드들의 연결(concatenation)과 XOR되고, 그리고 GHASH된다. 그 다음, J0필드는 암호화되고, 최후의 태그를 형성하기 위해 상기 계산의 결과들과 XOR된다). 그 다음, 처리는 완료되고, 조건 코드, 예를 들어, 0이 세트 된다 (단계 782).
[00330] 본 명세서에서 해싱과 암호화를 단일의 명령(예를 들어, 단일의 아키텍처된 머신 명령)에 결합하는 기술을 기술하였다. 상기 명령은 메시지 처리를 계속하기 위해 인터럽트 가능한 명령이 적절히 재-실행될 수 있는 것을 보장하기 위한 제어들을 추가로 포함한다. 재실행에 대한 하나의 이유가 아래에 기술되어 있다.
[00331] 일 구현 예에서, z/Architecture에 의해 정의되는, 암호화 명령들은 64 비트 레지스터를 사용하여 메시지의 길이를 정의한다; 따라서 메시지 길이는 최대 18,446,744,073,709,551,616(16E) 바이트가 될 수 있다. GCM 스펙(specification) 은 메시지 길이를 68,719,476,736(64G) 바이트로 제한한다; 즉, 32-비트 카운터의 최대 값과 128-비트(16 바이트) 메시지 블록의 크기의 곱이다. 그러나 명령들이 과도하게 오래 실행되는 것을 방지하기 위해 모든 개별 암호연산 명령의 처리는 훨씬 적은 양(대개 최대 4,096 바이트)으로 제한된다. 암호연산 명령이 완료될 때, 처리 된 바이트들의 수에 기초하여 메시지 오퍼랜드들의 어드레스와 길이를 명시하는 레지스터들을 갱신한다. 만일 상기 명령이 부분적으로만 메시지를 처리한다면, 표시 조건 코드(예를 들어, CC3)를 세트 함에 의해서 완료한다. 만일 상기 명령이 메시지를 완전히 처리한다면, 대체 표시 조건 코드(예를 들어, CC0)를 세트 함에 의해서 완료한다.
[00332] 본 명세서에 기재된 바와 같이, 인증이 있는 암호 메시지 명령은 매우 큰 메세지를 수용 할 수 있지만, 단일의 실행에서는 상기 메시지 일부분을 처리 할 수 있을 뿐이다.　상기 인증이 있는 암호 메시지 명령은, 예를 들어, 2 개의 프로그램 명시된 제어들의 조합과 추가의 인증된 데이터 및 메시지를 포함하는 오퍼랜드들의 남아있는 길이들에 기초한 추가의 인증된 데이터 해싱과 메시지 암호연산 및 해싱에서 진전(progress)을 판별한다:　
[00333] * 최후의 추가 인증 데이터(The last additional authentication data) (LAAD) 제어는 프로그램이 전체의 추가 인증된 데이터 오퍼랜드(the entire additional authenticated data operand)를 공급하였는지를 표시한다.
[00334] * 최후의 평문/암호문(The last plaintext/ciphertext)(LPC) 플래그는 프로그램이 암호화되고 인증될 전체 메시지 텍스트(the entire message text)를 공급하였는지를 표시한다.
[00335] 각 오퍼랜드들의 길이를 지정하는 일반 레지스터의 값과 함께, LAAD 및 LPC 제어들의 조합에 기초하여, 상기 명령은 입력에서 특정 검사들을 수행하고, 일관성 없는(inconsistent) 제어들을 거절 할 수 있다.　　
[00336] 해싱 및 암호연산을　단일 명령에 결합함으로써, 추가 인증 된 데이터를 해시 하기 위한 별도의 명령 실행을 피할 수 있다;　해시 및 암호연산을 위한 메시지 오퍼랜드의 다수의 페치들을 피할 수 있다; 그리고 하드웨어 코-프로세서 에 의해 상기 결합 된 연산을 효율적으로 수행 할 수 있다.　단일 명령을 사용함으로써, 프로그램은 해시 서브키를 형성하고, TAADL 및 TPCL을 해시 하며, 카운터로서 J0　을　사용하여 마지막(final) 태그를 암호화 하고 해시 하기 위해　0들을 암호화하는 명령들을 별도로 발행할 필요가 없다.　　　　　　　　　
[00337] 인증된 암호화 메시지 명령의 실행을 포함하는, 컴퓨팅 환경에서의 처리를 용이하게 하는 일 실시 예가 도 8a-8b를 참조하여 기술된다.
[00338] 도 8a를 참조하면, 일 실시 예에서, 암호화 및 인증을 포함하는 복수의 연산들을 수행하기 위한 명령이 획득되고(단계 800), 상기 명령이 실행된다 (단계 802). 상기 명령을 실행하는 단계는, 예를 들어, 암호연산 된 데이터를 획득하기 위해 상기 명령에 의해서 제공되는 일 세트의 데이터를 암호연산 하는 단계 (단계 804); 상기 암호연산 된 데이터를 지정된 위치에 배치하는 단계 (단계806); 상기 명령에 의해 제공되는 추가 세트의 데이터를 인증하는 단계 - 상기 인증하는 단계는 메시지 인증 태그의 적어도 일부를 생성함(단계 808)-; 및 상기 메시지 인증 태그의 적어도 일부를 선택된 위치에 저장하는 단계(단계810)를 포함한다. 다른 실시 예에서, 상기 실행하는 단계는 상기 암호연산 된 데이터를 인증하는 단계를 더 포함한다(단계812).　　　　　　　　　　　　
[00339] 일 예에서, 상기 추가 세트의 데이터는 하나 또는 그 이상의 데이터 블록들 중 적어도 하나의 블록을 포함하고(단계 814), 그리고 상기 실행하는 단계는 상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함 하는지를 결정하는 단계(단계 816); 및 상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는지에 기초하여 상기 인증하는 것을 수행하는 단계(단계818)를 더 포함한다.　　　　　　　　　　　　
[00340] 상기 결정하는 단계는, 예를 들어, 상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는지를 결정하기 위해 상기 명령의 최후의 추가 인증된 데이터 제어를 검사하는 단계(단계 820)를 포함한다.
[00341] 또한, 일 예에서,　도 8b를 참조하면, 상기 일 세트의 데이터는 하나 또는 그 이상의 데이터 블록들 중 적어도 하나의 블록의 데이터를 포함하고(단계 822), 상기 실행하는 단계는 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함 하는지를 결정하는 단계(단계 824) 및 상기 일 세트의 데이터가 암호연산 될 최후의 데이터 블록을 포함하는지에 기초하여 상기 암호연산 하는 것을 수행하는 단계(단계826)를 더 포함한다.　　　　　　　　　　　　
[00342] 상기 결정하는 단계는, 예를 들어, 상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함 하는지를 결정하기 위해 상기 명령의 최후의 텍스트 제어를 검사하는 단계(단계 828)를 포함한다.
[00343] 예들로서, 상기 암호연산 하는 단계(the ciphering )는 상기 명령에 의해서 제공된 제어가 선택된 값(a selected value)으로 세트 되는 것에 기초하여 암호화하는 단계(encrypting)(단계 830)를 포함하거나, 또는 상기 명령에 의해서 제공된 제어가 특정 값(a particular value)으로 세트 되는 것에 기초하여 해독하는 단계(decrypting)(단계 832)를 포함한다.
[00344] 일 실시 예에서, 상기 추가 세트의 데이터를 인증하는 단계는 상기 메시지 인증 태그의 적어도 일부분을 생성하기 위해 해시 기법(a hash technique )을 사용하는 것을 포함한다(단계 834). 또한, 일 실시 예에서, 상기 해시 기법은, 상기 명령의 해시 서브키 공급된 제어(a hash subkey supplied control)가 선택된 값(a chosen value)으로 세트 되는 것에 기초하여, 상기 명령에 의해 사용된 파라미터 블록 내에 저장된 해시 서브키를 사용한다 (단계836).
[00345] 일 예로서, 상기 일 세트의 데이터는 메시지의 적어도 일부를 포함하고 상기 추가 세트의 데이터는 상기 메시지에 대한 라우팅 정보(routing information)를 포함한다(단계840).
[00346] 본 명세서에서 기재된 바와 같이, 일 예에서, 다음을 수행하기 위해 구성된 단일 명령이 제공된다: 추가의 인증된 데이터의 메시지 다이제스트(a message digest )를 생성 하는 단계(즉, 해싱 단계);　메시지의 암호연산 하는 단계;　및 상기 암호화 된 메시지의 메시지 다이제스트를 생성하는 단계. 다른 예들에서, 하나 또는 그 이상의 함수들이 제공되지 않을 수 있다.　
[00347] 일 예에서, 상기 명령은:
[00348] 자신의 해시 서브키를 제공하였음을 프로그램이 표시하도록 하는 HS 플래그를 사용한다. 이 것은, 만일 동일의 해시 서브키를 사용한다면, 성능상의 이점을 제공한다. 해시 서브키는 암호화된 키 함수들을 위해 계산된다(저장되지 않는다).　
[00349] 추가의 인증된 데이터의 최후의 블록이 제공되었음을 표시하는 LAAD 플래그를 사용한다.　이것은 단일 명령이 추가의 인증된 데이터의 최초, 중간 및 마지막 블록들을 처리 할 수 있게 한다.
[00350] 평문/암호문의 최후의 블록이 제공되었음을 표시하는 LPC 플래그를 사용한다.　이것은 단일 명령이 평문/암호문의 최초, 중간, 및 마지막 블록들을 처리 할 수 있게 하고; 그리고 LAAD와 함께, 명령 이용을 위해 일부 유효성 검사 단계를 제공한다.
[00351] 본 발명의 실시 예들은 데이터의 암호화/해독 및/또는 인증 등과 같이, 보안과 연관된 처리를 포함하나, 이에 한정되지 않는, 컴퓨팅 환경 내에서의 처리를 향상시키는, 컴퓨터 기술에 불가분하게 연결되어 있다.
[00352] 많은 변형들이 가능하며, 이들은 데이터 암호화 표준(the Data Encryption Standard: DES)과 같은, 다른 암호화 기법들, 및/또는 SHA(Secure Hash Algorithm)-2, SHA-3와 같은 다른 해싱 기법을 사용하는 것을 포함하지만, 이에 한정 하지는 않는다.
[00353] 본 발명은 시스템, 방법, 및/또는 통합의 모든 가능한 기술적 세부 수준에서 컴퓨터 프로그램 제품이 될 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독 가능 저장 매체를 포함할 수 있으며, 이 매체 상에 프로세서가 본 발명의 실시 예들을 수행하도록 하는 컴퓨터 판독 가능 프로그램 명령들을 갖는다.
[00354] 상기 컴퓨터 판독 가능 저장 매체는 명령 실행 장치에 의해 사용될 명령들을 유지 및 저장할 수 있는 유형의(tangible) 장치일 수 있다. 상기 컴퓨터 판독 가능 저장 매체는, 예를 들면, 전자 저장 장치, 자기 저장 장치, 광 저장 장치, 전자기 저장 장치, 반도체 저장 장치, 또는 전술한 것들의 모든 적절한 조합일 수 있으며, 그러나 이에 한정되지는 않는다. 컴퓨터 판독 가능 저장 매체의 더 구체적인 예들의 비포괄적인 목록에는 다음이 포함될 수 있다: 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 소거 및 프로그램가능 판독-전용 메모리(EPROM 또는 플래시 메모리), 정적 랜덤 액세스 메모리(SRAM), 휴대용 컴팩트 디스크 판독-전용 메모리(CD-ROM), 디지털 다용도 디스크(DVD), 메모리 스틱, 플로피 디스크, 천공-카드들 또는 명령들이 기록된 홈에 있는 융기된 구조들 같이 기계적으로 인코딩된 장치, 및 전술한 것들의 모든 적절한 조합. 본 명세서에서 사용될 때, 컴퓨터 판독 가능 저장 매체는 무선 전파들이나 다른 자유롭게 전파되는 전자기파들, 도파관이나 기타 전송 매체(예를 들어, 광섬유 케이블을 통해 전달되는 광 펄스들)를 통해 전파되는 전자기파들, 또는 선(wire)을 통해 전송되는 전기 신호들 같이 그 자체로 일시적인(transitory) 신호들로 해석되지는 않는다.
[00355] 본 명세서에 기술되는 컴퓨터 판독 가능 명령들은, 예를 들어, 인터넷, 근거리 통신망, 광역 통신망 및/또는 무선 네트워크 등의 통신망(네트워크)을 통해 컴퓨터 판독 가능 저장 매체로부터 각각 컴퓨팅/처리 디바이스들로 또는 외부 저장 장치로부터 외부 컴퓨터로 다운로드 될 수 있다. 상기 통신망은 구리 전송 케이블들, 광 전송 섬유들, 무선 전송, 라우터들, 방화벽들, 스위치들, 게이트웨이 컴퓨터들 및/또는 엣지 서버들을 포함할 수 있다. 각 컴퓨팅/처리 장치 내 네트워크 어댑터 카드 또는 네트워크 인터페이스는 상기 통신망으로부터 컴퓨터 판독 가능 프로그램 명령들을 수신하고 그 컴퓨터 판독 가능 프로그램 명령들을 각각의 컴퓨팅/처리 장치 내의 컴퓨터 판독 가능 저장 매체에 저장하기 위해 전송한다.
[00356] 본 발명의 연산들을 실행하기 위한 컴퓨터 판독 가능 프로그램 명령들은 Smalltalk, C++ 또는 그와 유사 언어 등의 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어 또는 그와 유사한 언어 등의 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성된(written) 어셈블러 명령들, 명령-세트-아키텍처(ISA) 명령들, 머신 명령들, 머신 종속 명령들, 마이크로코드, 펌웨어 명령들, 상태-셋팅 데이터, 집적회로를 위한 구성 데이터, 또는 소스 코드나 목적 코드일 수 있다. 상기 컴퓨터 판독 가능 프로그램 명령들은 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형(stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 위에서 마지막의 경우에, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수도 있다. 일부 실시 예들에서, 예를 들어 프로그램 가능 로직 회로, 필드-프로그램 가능 게이트 어레이들(FPGA), 또는 프로그램 가능 로직 어레이들(PLA)을 포함한 전자 회로는 본 발명의 실시 예들을 수행하기 위해 전자 회로를 맞춤화하도록 상기 컴퓨터 판독 가능 프로그램 명령들의 상태 정보를 활용하여 상기 컴퓨터 판독 가능 프로그램 명령들을 실행할 수 있다.---
[00357] 본 명세서에서는 본 발명의 실시 예들에 따른 방법들, 장치들(시스템들), 및 컴퓨터 프로그램 제품들의 순서 예시도들 및/또는 블록도들을 참조하여 본 발명의 실시 예들을 기술한다. 순서 예시도들 및/또는 블록도들의 각 블록과 순서 예시도들 및/또는 블록도들 내 블록들의 조합들은 컴퓨터 판독 가능 프로그램 명령들에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다.
[00358] 이들 컴퓨터 판독 가능 프로그램 명령들은 범용 컴퓨터, 특수목적용 컴퓨터, 또는 기타 프로그램가능 데이터 처리 장치의 프로세서에 제공되어 머신(machine)을 생성하고, 그렇게 하여 그 명령들이 상기 컴퓨터 또는 기타 프로그램가능 데이터 처리 장치의 프로세서를 통해서 실행되어, 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 함수들/동작들을 구현하기 위한 수단을 생성할 수 있다. 이들 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터 판독 가능 저장 매체에 저장될 수 있으며, 컴퓨터, 프로그램가능 데이터 처리 장치 및/또는 기타 장치들에 지시하여 명령들이 저장된 상기 컴퓨터 판독 가능 저장 매체가 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 함수/동작의 특징들을 구현하는 명령들을 포함하는 제조품(an article of manufacture)을 포함하도록 특정한 방식으로 함수하게 할 수 있다.
[00359] 상기 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 장치, 또는 다른 디바이스에 로드 되어, 상기 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스에서 일련의 동작 단계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터, 기타 프로그램가능 장치, 또는 다른 장치 상에서 실행되는 명령들이 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 함수들/동작들을 구현할 수 있다.
[00360] 도면들 내 순서도 및 블록도들은 본 발명의 여러 실시 예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 함수(functionality), 및 연산(operation)을 예시한다. 이와 관련하여, 상기 순서도 또는 블록도들 내 각 블록은 상기 명시된 논리적 함수(들)을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령들을 포함한 모듈, 세그먼트 또는 명령들의 일부분을 나타낼 수 있다. 일부 다른 구현들에서, 상기 블록에 언급되는 함수들은 도면들에 언급된 순서와 다르게 일어날 수도 있다. 예를 들면, 연속으로 도시된 두 개의 블록들은 실제로는 사실상 동시에 실행될 수도 있고, 또는 이 두 블록들은 때때로 관련된 함수에 따라서는 역순으로 실행될 수도 있다. 블록도들 및/또는 순서 예시도의 각 블록, 및 블록도들 및/또는 순서 예시도 내 블록들의 조합들은 특수목적용 하드웨어 및 컴퓨터 명령들의 명시된 함수들 또는 동작들, 또는 이들의 조합들을 수행하는 특수목적용 하드웨어-기반 시스템들에 의해 구현될 수 있다는 것에 또한 유의한다.
[00361] 전술한 것에 추가하여, 본 발명의 하나 또는 그 이상의 실시 예들은 고객 환경들의 관리를 공급하는 서비스 제공자에 의해 제공, 공급, 배치, 관리, 서비스 될 수 있다. 예를 들면, 서비스 제공자는 하나 또는 그 이상의 고객들을 위해 본 발명의 하나 또는 그 이상의 실시 예들을 수행하는 컴퓨터 코드 및/또는 컴퓨터 인프라스트럭처의 제작, 유지, 지원 등을 할 수 있다. 그 대가로, 서비스 제공자는, 예를 들어, 가입제(subscription) 및/또는 수수료 약정에 따라 고객으로부터 대금을 수령할 수 있다. 추가적으로 또는 선택적으로, 서비스 제공자는 하나 또는 그 이상의 제3자들에게 광고 콘텐츠를 판매하고 대금을 수령할 수 있다.
[00362] 한 예에서, 본 발명의 하나 또는 그 이상의 실시 예들을 수행하기 위해 하나의 애플리케이션이 배치될 수 있다. 한 예로서, 하나의 애플리케이션의 배치는 본 발명의 하나 또는 그 이상의 실시 예들을 수행하기 위해 동작 가능한 컴퓨터 인프라스트럭처를 제공하는 것을 포함할 수 있다.
[00363] 추가의 예로서, 컴퓨터 판독 가능 코드를 컴퓨팅 시스템으로 통합하는 것을 포함하는 컴퓨팅 인프라스트럭처가 배치될 수 있으며, 그 컴퓨팅 시스템에서 상기 코드는 상기 컴퓨팅 시스템과 결합하여 본 발명의 하나 또는 그 이상의 실시 예들을 수행할 수 있다.
[00364] 추가 예로서, 컴퓨터 판독 가능 코드를 컴퓨터 시스템으로 통합시키는 것을 포함하는 컴퓨팅 인프라스트럭처를 통합하기 위한 프로세스가 제공될 수 있다. 상기 컴퓨터 시스템은 컴퓨터 판독 가능 매체를 포함하고, 상기 컴퓨터 시스템에서 상기 컴퓨터 매체는 본 발명의 하나 또는 그 이상의 실시 예들을 포함한다. 상기 코드는 상기 컴퓨터 시스템과 결합하여 본 발명의 하나 또는 그 이상의 실시 예들을 수행할 수 있다.
[00207] 위에서 다양한 실시 예들이 기술되었지만, 이들은 단지 예시들일 뿐이다. 예를 들면, 다른 아키텍처들의 컴퓨팅 환경들이 본 발명의 하나 또는 그 이상의 실시 예들을 포함하고 사용하는 데 사용될 수 있다. 또한, 다른(different) 명령들, 명령 포맷들, 명령 필드들 및/또는 명령 값들이 사용될 수 있다. 많은 변형들이 가능하다.
[00366] 또한, 다른 유형의 컴퓨팅 환경들도 유익을 얻을 수 있고 사용될 수 있다. 예로서, 프로그램 코드를 저장 및/또는 실행하기에 적합한 데이터 처리 시스템이 사용될 수 있으며, 이 시스템은 시스템 버스를 통해서 메모리 엘리먼트들에 직접적으로 또는 간접적으로 결합된 적어도 두 개의 프로세서를 포함한다. 상기 메모리 엘리먼트들은, 예를 들어 프로그램 코드의 실제 실행 동안 사용되는 로컬 메모리, 대용량 저장소(bulk storage), 및 코드가 실행 동안에 대용량 저장소로부터 검색되어야 하는 횟수를 줄이기 위해 적어도 일부 프로그램 코드의 임시 저장(temporary storage)을 제공하는 캐시 메모리를 포함한다.
[00367] 입력/출력 또는 I/O 장치들(키보드, 디스플레이, 포인팅 장치, DASD, 테이프, CD들, DVD들, 썸 드라이브들 및 기타 메모리 매체 등을 포함하나 이에 한정되지는 않음)은 직접 또는 중개(intervening) I/O 제어기들을 통해서 상기 시스템에 결합될 수 있다. 네트워크 어댑터 또한 상기 시스템에 결합되어 상기 데이터 처리 시스템이 중개하는 사설 또는 공공 네트워크를 통해서 기타 데이터 처리 시스템 또는 원격 포인터 또는 저장 장치에 결합되는 것을 가능하게 한다. 모뎀, 케이블 모뎀, 및 이더넷 카드는 이용 가능한 유형의 네트워크 어댑터들의 단지 일부 예이다.
[00368] 본 명세서 내에 사용된 용어들은 단지 본 발명의 특정 실시 예들을 기술할 목적으로 사용된 것이지 한정하려는 의도로 사용된 것은 아니다. 본 명세서에서 사용할 때, 단수 형태는 그 컨텍스트에서 그렇지 않은 것으로 명시되어 있지 않으면, 복수 형태도 또한 포함할 의도로 기술된 것이다. 또한, "포함한다" 및/또는 "포함하는" 이라는 말들은 본 명세서에서 사용될 때, 언급되는 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하는 것은 아니라는 것을 이해할 수 있을 것이다.
[00369] 이하의 청구항들에서, 대응하는 구조들(structures), 재료들(materials), 동작들(acts), 및 모든 수단의 등가물들 또는 단계 플러스 함수 엘리먼트들은, 만일 있다면, 구체적으로 청구되는 다른 청구된 엘리먼트들과 함께 그 함수를 수행하기 위한 구조, 재료, 또는 동작을 포함할 의도가 있다. 본 발명의 하나 또는 그 이상의 실시 예들에 대한 설명은 예시와 설명의 목적으로 제공되는 것이며, 개시되는 형태로 빠짐없이 총 망라하거나 한정하려는 의도가 있는 것은 아니다. 이 기술 분야에서 통상의 지식을 가진 자라면 많은 수정들 및 변형들이 있을 수 있다는 것을 알 수 있다. 본 발명의 실시 예는 여러 특징들 및 실제 응용을 가장 잘 설명하기 위해 그리고 고려되는 구체적인 용도에 적합하게 여러 수정들을 갖는 다양한 실시 예들을 이 기술 분야에서 통상의 지식을 가진 자들이 이해할 수 있도록 하기 위해, 선택되고 기술되었다.

Claims (20)

  1. 컴퓨팅 환경에서 처리를　용이하게 하기　위한 컴퓨터 프로그램 제품에 있어서, 상기 컴퓨터 프로그램 제품은:
    처리 회로에 의해 판독 가능하고, 방법을 수행하기 위해 상기 처리 회로에 의한 실행 명령들을 저장하는 컴퓨터 판독 가능 저장 매체를 포함하고, 상기 방법은:
    암호연산 및 인증(ciphering and authentication)을 포함하는, 복수의 연산들을 수행하기 위해 하나의 명령을 획득하는 단계(obtaining)-상기 명령은 하드웨어/소프트웨어 인터페이스에서 단일의 아키텍처 된 하드웨어 머신 명령이며, 인증이 있는 암호 메시지 연산(a cipher message with authentication operation)을 표시하기 위해 연산 코드를 갖는 오피코드 필드들과, 상기 명령에 의해서 사용될 하나 또는 그 이상의 레지스터들을 지정하기 위해 사용되는 하나 또는 그 이상의 레지스터 필드들을 포함함-; 및
    상기 명령을 실행하는 단계(executing)를 포함하며, 상기 실행하는 단계는:
    암호연산 된 데이터를 획득하기 위해 상기 명령의 상기 하나 또는 그 이상의 레지스터들 중 하나의 레지스터를 사용하여 제공된 일 세트의 데이터(one set of data)를 암호연산 하는 단계(ciphering);
    상기 암호연산 된 데이터를 지정된 위치(in a designated location)에 배치하는 단계(placing);
    상기 명령에 의해서 제공된 추가 세트의 데이터(an additional set of data)를 인증하는 단계(authenticating)-상기 인증하는 단계는 메시지 인증 태그(a message authentication tag)의 적어도 일부분을 생성함-; 및
    상기 메시지 인증 태그의 적어도 일부분은 선택된 위치(in a selected location)에 저장하는 단계를 포함하는
    컴퓨터 프로그램 제품.
  2. 제 1 항에 있어서, 상기 실행하는 단계는 상기 암호연산 된 데이터를 인증하는 단계(authenticating)를 더 포함하는
    컴퓨터 프로그램 제품.
  3. 제 1 항에 있어서, 상기 추가 세트의 데이터는 하나 또는 그 이상의 블록들의 데이터 중 적어도 한 블록의 데이터를 포함하고, 상기 실행하는 단계는
    상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록(a last block of data)을 포함하는 지를 결정하는 단계(determining); 및
    상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지에 기초하여 인증 하는 것을 수행하는 단계(performing)를 더 포함하는
    컴퓨터 프로그램 제품.
  4. 제 3 항에 있어서, 상기 결정하는 단계는 상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지를 결정하기 위해 상기 명령의 최후의 추가 인증된 데이터 제어(a last additional authenticated data control)를 검사하는 단계(checking)를 포함하는
    컴퓨터 프로그램 제품.
  5. 제 1 항에 있어서, 상기 일 세트의 데이터는 하나 또는 그 이상의 블록들의 데이터 중 적어도 한 블록의 데이터를 포함하고, 상기 실행하는 단계는:
    상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지를 결정하는 단계(determining); 및
    상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지에 기초하여 암호연산 하는 것을 수행하는 단계(performing)를 더 포함하는
    컴퓨터 프로그램 제품.
  6. 제 5 항에 있어서, 상기 결정하는 단계는 상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지를 결정하기 위해 상기 명령의 최후의 텍스트 제어(a last text control)를 검사하는 단계(checking)를 포함하는
    컴퓨터 프로그램 제품.
  7. 제 1 항에 있어서, 상기 암호연산 하는 단계는 상기 명령에 의해서 제공된 제어가 선택된 값(a selected value)으로 세트 되는 것에 기초하여 암호화하는 단계(encrypting )를 포함하는
    컴퓨터 프로그램 제품.
  8. 제 1 항에 있어서, 상기 암호연산 하는 단계는 상기 명령에 의해서 제공된 제어가 특정 값(a particular value)으로 세트 되는 것에 기초하여 해독하는 단계(decrypting)를 포함하는
    컴퓨터 프로그램 제품.
  9. 제 1 항에 있어서, 상기 암호연산 하는 단계는 상기 명령에 의해서 제공된 제어가 특정 값(a particular value)으로 세트 되는 것에 기초하여 해독하는 단계(decrypting)를 포함하는
    컴퓨터 프로그램 제품.
  10. 제 9 항에 있어서, 상기 해시 기법은, 상기 명령의 해시 서브키 공급된 제어(a hash subkey supplied control)가 선택된 값(a chosen value)으로 세트 되는 것에 기초하여, 상기 명령에 의해 사용된 파라미터 블록 내에 저장된 해시 서브키를 사용하는
    컴퓨터 프로그램 제품.
  11. 제 1 항에 있어서, 상기 일 세트의 데이터는 메시지의 적어도 일부를 포함하고 상기 추가 세트의 데이터는 상기 메시지에 대한 라우팅 정보(routing information)를 포함하는
    컴퓨터 프로그램 제품.
  12. 컴퓨팅 환경 내에서 처리를 용이하게 하기 위한 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템은:
    메모리; 및
    상기 메모리와 통신하는 프로세서를 포함하고, 상기 컴퓨터 시스템은 방법을 수행하도록 구성되며, 상기 방법은:
    암호연산 및 인증(ciphering and authentication)을 포함하는, 복수의 연산들을 수행하기 위해 하나의 명령을 획득하는 단계(obtaining)- 상기 명령은 하드웨어/소프트웨어 인터페이스에서 단일의 아키텍처 된 하드웨어 머신 명령이며, 인증이 있는 암호 메시지 연산(a cipher message with authentication operation)을 표시하기 위해 연산 코드를 갖는 오피코드 필드들과, 상기 명령에 의해서 사용될 하나 또는 그 이상의 레지스터들을 지정하기 위해 사용되는 하나 또는 그 이상의 레지스터 필드들을 포함함-; 및
    상기 명령을 실행하는 단계(executing)를 포함하며, 상기 실행하는 단계는:
    암호연산 된 데이터를 획득하기 위해 상기 명령 명령의 상기 하나 또는 그 이상의 레지스터들 중 하나의 레지스터를 사용하여 제공된 일 세트의 데이터(one set of data)를 암호연산 하는 단계(ciphering);
    상기 암호연산 된 데이터를 지정된 위치(in a designated location)에 배치하는 단계(placing);
    상기 명령에 의해서 제공된 추가 세트의 데이터(an additional set of data)를 인증하는 단계(authenticating)-상기 인증하는 단계는 메시지 인증 태그(a message authentication tag)의 적어도 일부분을 생성함-; 및
    상기 메시지 인증 태그의 적어도 일부분은 선택된 위치(in a selected location)에 저장하는 단계를 포함하는
    컴퓨터 시스템.
  13. 제 12 항에 있어서, 상기 실행하는 단계는 상기 암호연산 된 데이터를 인증하는 단계(authenticating)를 더 포함하는
    컴퓨터 시스템.
  14. 제 12 항에 있어서, 상기 추가 세트의 데이터는 하나 또는 그 이상의 블록들의 데이터 중 적어도 한 블록의 데이터를 포함하고, 상기 실행하는 단계는
    상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지를 결정하는 단계(determining)- 상기 결정하는 단계는 상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지를 결정하기 위해 상기 명령의 최후의 추가 인증된 데이터 제어(a last additional authenticated data control)를 검사하는 단계(checking)를 포함함-; 및
    상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지에 기초하여 인증하는 것을 수행하는 단계(performing)를 더 포함하는
    컴퓨터 시스템.
  15. 제 12 항에 있어서, 상기 일 세트의 데이터는 하나 또는 그 이상의 블록들의 데이터 중 적어도 한 블록의 데이터를 포함하고, 상기 실행하는 단계는:
    상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지를 결정하는 단계(determining)- 상기 결정하는 단계는 상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지를 결정하기 위해 상기 명령의 최후의 텍스트 제어(a last text control)를 검사하는 단계(checking)를 포함함-; 및
    상기 일 세트의 데이터가 암호연산 될 데이터의 최종 블록을 포함하는 지에 기초하여 암호연산 하는 것을 수행하는 단계(performing)를 더 포함하는
    컴퓨터 시스템.
  16. 제 12 항에 있어서, 상기 추가 세트의 데이터를 인증하는 단계는 상기 메시지 인증 태그의 적어도 일부분을 생성하기 위해 해시 기법(a hash technique )을 사용하는 것을 포함하고, 상기 해시 기법은, 상기 명령의 해시 서브키 공급된 제어(a hash subkey supplied control)가 선택된 값(a chosen value)으로 세트 되는 것에 기초하여, 상기 명령에 의해 사용된 파라미터 블록 내에 저장된 해시 서브키를 사용하는
    컴퓨터 시스템.
  17. 컴퓨팅 환경 내에서 처리를 용이하게　하는　컴퓨터 구현 방법(a computer-implemented method)에 있어서, 상기 컴퓨터 구현 방법은:　
    암호연산 및 인증(ciphering and authentication)을 포함하는, 복수의 연산들을 수행하기 위해 하나의 명령을, 하나의 프로세서에 의해서, 획득하는 단계(obtaining)- 상기 명령은 하드웨어/소프트웨어 인터페이스에서 단일의 아키텍처 된 하드웨어 머신 명령이며, 인증이 있는 암호 메시지 연산(a cipher message with authentication operation)을 표시하기 위해 연산 코드를 갖는 오피코드 필드들과, 상기 명령에 의해서 사용될 하나 또는 그 이상의 레지스터들을 지정하기 위해 사용되는 하나 또는 그 이상의 레지스터 필드들을 포함함-; 및
    상기 명령을 실행하는 단계(executing)를 포함하며, 상기 실행하는 단계는:
    암호연산 된 데이터를 획득하기 위해 상기 명령의 상기 하나 또는 그 이상의 레지스터들 중 하나의 레지스터를 사용하여 제공된 일 세트의 데이터(one set of data)를 암호연산 하는 단계(ciphering);
    상기 암호연산 된 데이터를 지정된 위치(in a designated location)에 배치하는 단계(placing);
    상기 명령에 의해서 제공된 추가 세트의 데이터(an additional set of data)를 인증하는 단계(authenticating)-상기 인증하는 단계는 메시지 인증 태그(a message authentication tag)의 적어도 일부분을 생성함-; 및
    상기 메시지 인증 태그의 적어도 일부분은
    컴퓨터 구현 방법.
  18. 제 17 항에 있어서, 상기 실행하는 단계는 상기 암호연산 된 데이터를 인증하는 단계(authenticating)를 더 포함하는
    컴퓨터 구현 방법.
  19. 제 17 항에 있어서, 상기 추가 세트의 데이터는 하나 또는 그 이상의 블록들의 데이터 중 적어도 한 블록의 데이터를 포함하고, 상기 실행하는 단계는
    상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지를 결정하는 단계(determining)- 상기 결정하는 단계는 상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지를 결정하기 위해 상기 명령의 최후의 추가 인증된 데이터 제어(a last additional authenticated data control)를 검사하는 단계(checking)를 포함함-; 및
    상기 추가 세트의 데이터가 인증될 데이터의 최후의 블록을 포함하는 지에 기초하여 상기 인증하는 단계를 수행하는 단계(performing)를 더 포함하는
    컴퓨터 구현 방법.
  20. 제 17 항에 있어서, 상기 일 세트의 데이터는 하나 또는 그 이상의 블록들의 데이터 중 적어도 한 블록의 데이터를 포함하고, 상기 실행하는 단계는:
    상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지를 결정하는 단계(determining)- 상기 결정하는 단계는 상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지를 결정하기 위해 상기 명령의 최후의 텍스트 제어(a last text control)를 검사하는 단계(checking)를 포함함-; 및
    상기 일 세트의 데이터가 암호연산 될 데이터의 최후의 블록을 포함하는 지에 기초하여 암호연산 하는 것을 수행하는 단계(performing)를 더 포함하는
    컴퓨터 구현 방법.
KR1020197013129A 2016-10-13 2017-10-02 인증이 있는 암호 메시지명령 KR102259962B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/292,377 US9680653B1 (en) 2016-10-13 2016-10-13 Cipher message with authentication instruction
US15/292,377 2016-10-13
PCT/EP2017/074971 WO2018069080A1 (en) 2016-10-13 2017-10-02 Cipher message with authentication instruction

Publications (2)

Publication Number Publication Date
KR20190059965A true KR20190059965A (ko) 2019-05-31
KR102259962B1 KR102259962B1 (ko) 2021-06-03

Family

ID=59009411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197013129A KR102259962B1 (ko) 2016-10-13 2017-10-02 인증이 있는 암호 메시지명령

Country Status (21)

Country Link
US (1) US9680653B1 (ko)
EP (1) EP3526927B1 (ko)
JP (1) JP7116050B2 (ko)
KR (1) KR102259962B1 (ko)
CN (1) CN109845182B (ko)
AU (1) AU2017341251B2 (ko)
BR (1) BR112019007567B8 (ko)
CA (1) CA3037231C (ko)
DK (1) DK3526927T3 (ko)
ES (1) ES2863676T3 (ko)
HU (1) HUE054035T2 (ko)
IL (1) IL265553B (ko)
LT (1) LT3526927T (ko)
MX (1) MX371225B (ko)
PL (1) PL3526927T3 (ko)
PT (1) PT3526927T (ko)
RU (1) RU2727152C1 (ko)
SI (1) SI3526927T1 (ko)
TW (1) TWI642294B (ko)
WO (1) WO2018069080A1 (ko)
ZA (1) ZA201902292B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044738B2 (ja) * 2014-04-10 2016-12-14 富士電機株式会社 情報処理装置、プログラム及び記憶媒体
WO2018193507A1 (ja) * 2017-04-17 2018-10-25 日本電気株式会社 認証タグ生成装置、認証タグ検証装置、方法及びプログラム
JP6735926B2 (ja) * 2017-09-01 2020-08-05 三菱電機株式会社 暗号化装置、復号装置、暗号化方法、復号方法、暗号化プログラム及び復号プログラム
WO2020065820A1 (ja) * 2018-09-27 2020-04-02 日本電気株式会社 Ｍａｃタグリスト生成装置、ｍａｃタグリスト検証装置、集約ｍａｃ検証システム及び方法
US11764940B2 (en) 2019-01-10 2023-09-19 Duality Technologies, Inc. Secure search of secret data in a semi-trusted environment using homomorphic encryption
US11075763B2 (en) * 2019-02-15 2021-07-27 International Business Machines Corporation Compute digital signature authentication sign with encrypted key instruction
US11303456B2 (en) * 2019-02-15 2022-04-12 International Business Machines Corporation Compute digital signature authentication sign instruction
US11108567B2 (en) * 2019-02-15 2021-08-31 International Business Machines Corporation Compute digital signature authentication verify instruction
US11917067B2 (en) * 2019-12-28 2024-02-27 Intel Corporation Apparatuses, methods, and systems for instructions for usage restrictions cryptographically tied with data

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029045A (ko) * 1995-11-22 1997-06-26 배순훈 긴 문자열에 적합한 암호화 및 해독화 방법
US6983366B1 (en) * 2000-02-14 2006-01-03 Safenet, Inc. Packet Processor
US20070055886A1 (en) * 2003-05-12 2007-03-08 Lundvall Shawn D Message Digest Instruction

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271567A (ja) * 1987-04-30 1988-11-09 Hitachi Ltd 非対称密結合マルチプロセツサシステム
US20080214300A1 (en) * 2000-12-07 2008-09-04 Igt Methods for electronic data security and program authentication
US6948067B2 (en) * 2002-07-24 2005-09-20 Qualcomm, Inc. Efficient encryption and authentication for data processing systems
US7703128B2 (en) 2003-02-13 2010-04-20 Microsoft Corporation Digital identity management
DE10349580A1 (de) * 2003-10-24 2005-05-25 Robert Bosch Gmbh Verfahren und Vorrichtung zur Operandenverarbeitung in einer Prozessoreinheit
EP1536606A1 (fr) * 2003-11-27 2005-06-01 Nagracard S.A. Méthode d'authentification d'applications
WO2005101975A2 (en) 2004-04-22 2005-11-03 Fortress Gb Ltd. Accelerated throughput synchronized word stream cipher, message authenticator and zero-knowledge output random number generator
US8260259B2 (en) * 2004-09-08 2012-09-04 Qualcomm Incorporated Mutual authentication with modified message authentication code
KR100675837B1 (ko) * 2004-12-13 2007-01-29 한국전자통신연구원 고속 ｇｃｍ-ａｅｓ 블록 암호화 장치 및 방법
JP2007006184A (ja) * 2005-06-24 2007-01-11 Nippon Telegr & Teleph Corp <Ntt> 暗号処理装置及び認証アプリケーションプログラム
GB2443244A (en) * 2006-10-05 2008-04-30 Hewlett Packard Development Co Authenticated Encryption Method and Apparatus
US8340280B2 (en) * 2008-06-13 2012-12-25 Intel Corporation Using a single instruction multiple data (SIMD) instruction to speed up galois counter mode (GCM) computations
US9851969B2 (en) * 2010-06-24 2017-12-26 International Business Machines Corporation Function virtualization facility for function query of a processor
US8775794B2 (en) 2010-11-15 2014-07-08 Jpmorgan Chase Bank, N.A. System and method for end to end encryption
GB2497070B (en) * 2011-11-17 2015-11-25 Advanced Risc Mach Ltd Cryptographic support instructions
US20160005032A1 (en) * 2012-11-28 2016-01-07 Hoverkey Ltd. Method and system of providing authentication of user access to a computer resource via a mobile device using multiple separate security factors
US8873750B2 (en) * 2013-03-14 2014-10-28 International Business Machines Corporation Instruction for performing a pseudorandom number generate operation
US10038550B2 (en) * 2013-08-08 2018-07-31 Intel Corporation Instruction and logic to provide a secure cipher hash round functionality
JP6044738B2 (ja) * 2014-04-10 2016-12-14 富士電機株式会社 情報処理装置、プログラム及び記憶媒体
US10530576B2 (en) * 2015-02-13 2020-01-07 Insyde Software Corp. System and method for computing device with improved firmware service security using credential-derived encryption key
KR101613146B1 (ko) * 2015-03-24 2016-04-18 주식회사 티맥스데이터 데이터베이스 암호화 방법
US9578505B2 (en) * 2015-04-21 2017-02-21 International Business Machines Corporation Authentication of user computers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029045A (ko) * 1995-11-22 1997-06-26 배순훈 긴 문자열에 적합한 암호화 및 해독화 방법
US6983366B1 (en) * 2000-02-14 2006-01-03 Safenet, Inc. Packet Processor
US20070055886A1 (en) * 2003-05-12 2007-03-08 Lundvall Shawn D Message Digest Instruction

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Babel Hashed Message Authentication Code (HMAC) Cryptographic Authentication, RFC 7298(2014.7.) 1부.* *

Also Published As

Publication number Publication date
BR112019007567B1 (pt) 2022-07-05
TW201820816A (zh) 2018-06-01
ES2863676T3 (es) 2021-10-11
IL265553A (en) 2019-05-30
SI3526927T1 (sl) 2021-04-30
EP3526927B1 (en) 2021-02-17
MX371225B (es) 2020-01-09
WO2018069080A1 (en) 2018-04-19
LT3526927T (lt) 2021-03-25
US9680653B1 (en) 2017-06-13
CA3037231A1 (en) 2018-04-19
IL265553B (en) 2021-04-29
RU2727152C1 (ru) 2020-07-21
CN109845182A (zh) 2019-06-04
BR112019007567B8 (pt) 2022-08-09
JP2019535036A (ja) 2019-12-05
CA3037231C (en) 2024-06-04
AU2017341251A1 (en) 2019-04-04
HUE054035T2 (hu) 2021-08-30
BR112019007567A2 (pt) 2019-07-02
PL3526927T3 (pl) 2021-08-16
KR102259962B1 (ko) 2021-06-03
DK3526927T3 (da) 2021-03-22
JP7116050B2 (ja) 2022-08-09
TWI642294B (zh) 2018-11-21
ZA201902292B (en) 2019-11-27
PT3526927T (pt) 2021-03-25
EP3526927A1 (en) 2019-08-21
CN109845182B (zh) 2022-04-26
AU2017341251B2 (en) 2020-10-01
MX2019003604A (es) 2019-06-17

Similar Documents

Publication Publication Date Title
KR102259962B1 (ko) 인증이 있는 암호 메시지명령
US10515567B2 (en) Cryptographic machines with N-state lab-transformed switching devices
CN103563290B (zh) 公共加密体系结构服务中组合密钥控制信息的方法和系统
US20080084996A1 (en) Authenticated encryption method and apparatus
US20070237324A1 (en) Cryptographic processing
KR20190039850A (ko) 비트-믹서들로부터 안전한 해시 함수를 구성하는 방법
JP6735926B2 (ja) 暗号化装置、復号装置、暗号化方法、復号方法、暗号化プログラム及び復号プログラム
WO2016067524A1 (ja) 認証付暗号化装置、認証付復号装置、認証付暗号システム、認証付暗号化方法、プログラム
CN114154174A (zh) 后量子签名设施的状态同步
CN109844750B (zh) 填充操作状态确定
US11336425B1 (en) Cryptographic machines characterized by a Finite Lab-Transform (FLT)
US11520708B2 (en) Memory system with an incremental hashing operation and method
CN115766244A (zh) 车联网信息加密方法、装置、计算机设备和存储介质
US20230132163A1 (en) Memory processing apparatus, memory verification apparatus, memory updating apparatus, memory protection system, method, and computer readable medium
CN114629633A (zh) 密钥块增强封装
JP6631989B2 (ja) 暗号化装置、制御方法、及びプログラム
Dubinsky Cryptography for Payment Professionals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant