KR20190059651A - 이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치 - Google Patents

이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치 Download PDF

Info

Publication number
KR20190059651A
KR20190059651A KR1020170157472A KR20170157472A KR20190059651A KR 20190059651 A KR20190059651 A KR 20190059651A KR 1020170157472 A KR1020170157472 A KR 1020170157472A KR 20170157472 A KR20170157472 A KR 20170157472A KR 20190059651 A KR20190059651 A KR 20190059651A
Authority
KR
South Korea
Prior art keywords
electronic device
receiving
pin
capacitor
pins
Prior art date
Application number
KR1020170157472A
Other languages
English (en)
Other versions
KR102481203B1 (ko
Inventor
정철윤
이준범
이철호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170157472A priority Critical patent/KR102481203B1/ko
Priority to US16/196,539 priority patent/US11294439B2/en
Publication of KR20190059651A publication Critical patent/KR20190059651A/ko
Application granted granted Critical
Publication of KR102481203B1 publication Critical patent/KR102481203B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/70—Structural association with built-in electrical component with built-in switch
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/0071—Regulation of charging or discharging current or voltage with a programmable schedule
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/6608—Structural association with built-in electrical component with built-in single component
    • H01R13/6625—Structural association with built-in electrical component with built-in single component with capacitive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2107/00—Four or more poles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 전자 장치는, 전원 레귤레이터, 상기 전원 레귤레이터에 전기적으로 연결된 프로세서, 외부 전자 장치와 상기 전원 레귤레이터를 전기적으로 연결하기 위한 하나 이상의 제 1 전원 핀들 및 상기 하나 이상의 제 1 전원 핀들 중 적어도 일부에 인접하여 배치되고, 상기 외부 전자 장치의 커넥터의 제2 데이터 송신 핀들과 상기 프로세서의 데이터 수신 단자들을 전기적으로 각각 연결하는 하나 이상의 제 1 데이터 수신 핀들을 포함하는 커넥터, 및 상기 하나 이상의 제1 전원 핀들 중 상기 적어도 일부로부터 상기 하나 이상의 제 1 데이터 수신 핀들로 유입될 수 있는 전원을 차단하도록 상기 하나 이상의 제 1 데이터 수신 핀들과 상기 프로세서 사이에 각각 전기적으로 연결된 하나 이상의 제1 수신단 캐패시터들을 포함할 수 있다. 그 외에, 다양한 실시예가 가능하다.

Description

이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치{CONNECTOR CONNECTED TO A CAPACITOR FOR BLOCKING ABNORMAL VOLTAGE AND ELECTRONIC DEVICE HAVING THE SAME}
본 발명의 다양한 실시예들은 커넥터를 통해 연결된 외부 전자 장치로부터 데이터 수신 시 유입될 수 있는 이상 전압을 제어할 수 있는 전자 장치의 커넥터에 관한 것이다.
최근 다양한 전자 장치가 사용자에게 제공되고 있으며, 사용자는 다양한 전자 장치를 휴대하면서 다양한 콘텐트를 접할 수 있다. 이러한 전자 장치는 외부 장치와 연결을 위한 인터페이스(예를 들면, 커넥터)를 구비하고, 인터페이스를 통해 다양한 외부 장치와 연결될 수 있으며, 외부 장치와 연결되어 확장된 기능을 제공할 수 있다. 전자 장치는 다양한 인터페이스들에 따라 다양한 형태의 커넥터들을 포함할 수 있다.
이러한 커넥터로서 다양한 주변기기를 연결하는 입출력 표준의 하나인 USB(universal serial bus)가 있으며, 상기 USB는 예를 들어, USB1.0/USB1.1, USB 2.0 또는 USB3.0/3.1 등을 포함할 수 있다. 이 중에서 USB3.0/USB3.1은 5Gbits/s를 지원하는 수퍼 스피드(super speed)로 송신용 채널과 수신용 채널이 별도로 존재하여 양방향 통신이 가능한 전이중(full-duplex) 방식이 사용된다. 각각의 송신용 또는 수신용 채널은 차동 신호 전송(differential signal transmission)을 하며 각각 포지티브(positive)와 네거티브(negative) 핀을 포함할 수 있다.
USB 커넥터는 데이터 통신을 위한 데이터 송수신 핀들(예: USB2.0 P/N, USB3.1 TX P/N, USB3.1 RX P/N) 이외에 호스트(host)에서 디바이스(device)로 전원을 공급하기 위한 전원 공급 핀(예: VBUS 핀)도 존재한다. USB 커넥터의 파손 또는 이물질로 인해 데이터 송수신 핀들에도 VBUS 전원이 연결되는 불량모드가 발생될 수 있다.
이러한 경우 VBUS 핀을 통해 인가될 수 있는 전원 전압이 20V 이상이 될 수 있으며, USB 커넥터 구조 상 데이터 송수신 핀들과 VBUS 핀이 인접 배치되어 VBUS 핀에 인가된 전원 전압이 데이터 송수신 핀들로 누설될 위험성에 노출될 수 있다. 이 외에도, 상기 USB 커넥터의 상기 데이터 송수신 핀들에 원하지 않는 전압(예: ESD(electrostatic discharge) 등으로 인한 서지 전압 등)이 잘못 유입될 수도 있다. 특히, USB3.1의 송수신 채널은 데이터 송수신 시 5Gbps(2.5GHz)의 고속 신호를 사용하므로 내부회로를 보호하기 위한 보호 소자의 적용이 제약적이거나 추가적인 OVP(over voltage protection) 회로 등을 적용하는 것이 어려울 수 있다.
본 발명의 다양한 실시예에 따르면, 커넥터의 복수의 핀들 중 데이터 송수신 핀에 유입될 수 있는 이상 전압(예: 서지 전압 또는 누설 전압) 또는 전류를 차단할 수 있는 캐패시터 또는 상기 캐패시터를 포함하는 다양한 이상 전압 차단 회로에 연결된 커넥터 및 이를 구비한 전자 장치를 제공할 수 있다.
다양한 실시예에 따르며, 전자 장치는, 전원 레귤레이터, 상기 전원 레귤레이터에 전기적으로 연결된 프로세서, 외부 전자 장치와 상기 전원 레귤레이터를 전기적으로 연결하기 위한 하나 이상의 제 1 전원 핀들 및 상기 하나 이상의 제 1 전원 핀들 중 적어도 일부에 인접하여 배치되고, 상기 외부 전자 장치의 커넥터의 제2 데이터 송신 핀들과 상기 프로세서의 데이터 수신 단자들을 전기적으로 각각 연결하는 하나 이상의 제 1 데이터 수신 핀들을 포함하는 커넥터, 및 상기 하나 이상의 제1 전원 핀들 중 상기 적어도 일부로부터 상기 하나 이상의 제 1 데이터 수신 핀들로 누설될 수 있는 전원을 차단하도록 상기 하나 이상의 제 1 데이터 수신 핀들과 상기 프로세서 사이에 각각 전기적으로 연결된 하나 이상의 제1 수신단 캐패시터들을 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치는, 프로세서, 외부 전자 장치의 수신 판과 상기 프로세서의 데이터 송신 단자를 전기적으로 연결하는 송신 핀과, 상기 외부 전자 장치의 송신 핀과 상기 프로세서의 데이터 수신 단자를 전기적으로 연결하는 수신 핀을 포함하는 USB 커넥터, 상기 USB 커넥터의 상기 수신 핀으로 유입될 수 있는 전원을 차단하는 제1 수신단 캐패시터, 및 상기 USB 커넥터의 상기 송신 핀으로 유입될 수 있는 전원을 차단하는 제1 송신단 캐패시터를 포함하고, 상기 프로세서는, 상기 제1 송신단 캐패시터, 상기 외부 전자 장치의 상기 수신 핀에 연결된 제2 수신단 캐패시터, 및 상기 외부 전자 장치의 상기 수신 핀과 상기 외부 전자 장치의 그라운드 사이에 연결된 저항에 의한 시정수에 적어도 일부 기반하여, 상기 외부 전자 장치와의 연결 또는 연결 해제를 감지하도록 설정될 수 있다.
다양한 실시예에 따르면, 전자 장치는, 프로세서, 외부 전자 장치의 송신 핀과 상기 프로세서의 데이터 수신 단자를 전기적으로 연결하는 수신 핀을 포함하는 USB 커넥터 및 상기 USB 커넥터의 상기 수신 핀으로 유입될 수 있는 전원을 차단하도록 상기 수신 핀과 상기 프로세서 사이에 전기적으로 연결된 제1 캐패시터를 포함할 수 있다.
다양한 실시예에 따르면, 커넥터(예: USB 커넥터)의 데이터 수신 핀에 연결된 캐패시터 또는 상기 캐패시터를 포함한 다양한 이상 전압 차단 회로를 이용하여 상기 커넥터를 통해 외부 전자 장치로부터 데이터 수신 시 EOS(electrical overstress) 또는 VBUS 핀에 인가된 전압에 의해 상기 데이터 수신 핀으로 유입될 수 있는 이상 전압(예: 서지 전압 또는 누설 전압) 또는 전류를 차단하고, 상기 이상 전압 또는 전류에 의해 상기 커넥터를 비롯한 내부 회로들의 소손을 방지할 수 있다.
도 1은 다양한 실시예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 다양한 실시예에 따른 전자 장치의 전면을 나타내는 사시도이다.
도 3은 다양한 실시예에 따른 전자 장치의 커넥터와 외부 전자 장치의 커넥터의 접점 기판에 형성된 복수의 핀들의 기능을 나타낸 예시도이다.
도 4는 다양한 실시예에 따른 전자 장치의 블록도이다.
도 5a 내지 5e는 다양한 실시예에 따른 커넥터를 통해 연결된 전자 장치와 외부 전자 장치의 블록도들이다.
도 6a는 다양한 실시예에 따른 전자 장치의 커넥터의 데이터 수신 핀에 연결된 수신단 캐패시터 유무에 따라 이상 전압 유입 시 커넥터에 인가되는 전압들을 비교하는 그래프이다.
도 6b는 다양한 실시예에 따른 전자 장치의 커넥터의 데이터 수신 핀에 연결된 수신단 캐패시터 유무에 따라 이상 전압 유입 시 커넥터에 인가되는 전력들을 비교하는 그래프이다.
도 7은 다양한 실시예에 따른 전자 장치의 커넥터의 데이터 수신 핀에 연결된 수신단 캐패시터 유무에 따라 이상 전압 유입 시 커넥터에 인가되는 전압들을 비교하는 그래프이다.
도 8은 다양한 실시예에 따른 전자 장치의 신호품질 테스트 결과를 나타내는 도면들이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 및 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 예를 들면, 표시 장치(160)(예: 디스플레이)에 임베디드된 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)의 경우와 같이, 일부의 구성요소들이 통합되어 구현될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 구동하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 및 연산을 수행할 수 있다. 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하여 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 운영되고, 추가적으로 또는 대체적으로, 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화된 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 여기서, 보조 프로세서(123)는 메인 프로세서(121)와 별개로 또는 임베디드되어 운영될 수 있다.
이런 경우, 보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 수행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부 구성 요소로서 구현될 수 있다. 메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 저장되는 소프트웨어로서, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신하기 위한 장치로서, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포함할 수 있다. 일 실시예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다.
표시 장치(160)는 전자 장치(101)의 사용자에게 정보를 시각적으로 제공하기 위한 장치로서, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 표시 장치(160)는 터치 회로(touch circuitry) 또는 터치에 대한 압력의 세기를 측정할 수 있는 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리와 전기 신호를 쌍방향으로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 유선 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)(예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 내부의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 외부 전자 장치(예: 전자 장치(102))와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일 실시예에 따르면, 인터페이스(177)는 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102))를 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈, 이미지 센서, 이미지 시그널 프로세서, 또는 플래시를 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리하기 위한 모듈로서, 예를 들면, PMIC(power management integrated circuit)를 포함할 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 유선 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되는, 유선 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함하고, 그 중 해당하는 통신 모듈을 이용하여 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 상술한 여러 종류의 통신 모듈(190)은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다.
일 실시예에 따르면, 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 사용자 정보를 이용하여 통신 네트워크 내에서 전자 장치(101)를 구별 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)(예: 무선 통신 모듈(192))은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전자 장치로 송신하거나, 외부 전자 장치로부터 수신할 수 있다.
상기 구성요소들 중 일부 구성요소들은 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되어 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 다른 하나 또는 복수의 외부 전자 장치에서 실행될 수 있다. 일 실시예에 따르면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로 또는 요청에 의하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 그와 연관된 적어도 일부 기능을 외부 전자 장치에게 요청할 수 있다. 상기 요청을 수신한 외부 전자 장치는 요청된 기능 또는 추가 기능을 실행하고, 그 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 수신된 결과를 그대로 또는 추가적으로 처리하여 요청된 기능이나 서비스를 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치 중 적어도 하나를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및/또는 B 중 적어도 하나", "A, B 또는 C" 또는 "A, B 및/또는 C 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", "첫째" 또는 "둘째" 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구성된 유닛을 포함하며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 모듈은 ASIC(application-specific integrated circuit)를 포함할 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 명령어를 포함하는 소프트웨어(예: 프로그램(140))로 구현될 수 있다. 기기는, 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시예들에 따른 전자 장치(예: 전자 장치(101))를 포함할 수 있다. 상기 명령이 프로세서(예: 프로세서(120))에 의해 실행될 경우, 프로세서가 직접, 또는 상기 프로세서의 제어 하에 다른 구성요소들을 이용하여 상기 명령에 해당하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 온라인으로 배포될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체를 포함할 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
도 2는 다양한 실시예에 따른 전자 장치의 전면을 나타내는 사시도이다. 도 2에 도시된 전자 장치(201)는 도 1의 전자 장치(101)의 일부 또는 전체를 포함할 수 있다.
도 2를 참조하면, 다양한 실시예에 따른 전자 장치(201)는 외부 전자 장치(예: 전자 장치(102) 또는 전자 장치(104))와 연결을 위한 인터페이스(예: USB 타입 C의 커넥터)(210b)가 포함된 스마트 폰, 웨어러블 기기(wearable device), TV, 태블릿 PC가 될 수 있다. 전자 장치(201)의 커넥터(210b)는 리셉터클(receptacle)의 용어로 사용될 수 있고, 상기 리셉터클과 체결이 가능한 악세서리 쪽의 커넥터는 플러그(plug)의 용어로 사용될 수 있다.
도 2에 도시된 바와 같이, 전자 장치(201)의 전면 중앙에는 터치와 호버링을 감지할 수 있는 디스플레이(260)(예: 표시 장치(160))가 배치될 수 있다. 상기 디스플레이(260)는 전자 장치(201)의 전면의 대부분을 차지할 수 있다. 도 2에서는, 상기 디스플레이(260)에 메인 홈 화면이 표시된 예를 나타낸다. 상기 메인 홈 화면은 전자 장치(201)의 전원을 켰을 때 상기 디스플레이(260) 상에 표시되는 첫 화면이다. 상기 전자 장치(201)가 여러 페이지의 서로 다른 홈 화면들을 가지고 있을 경우, 메인 홈 화면은 상기 여러 페이지의 홈 화면들 중 첫 번째 홈 화면일 수 있다. 상기 홈 화면에는 자주 사용되는 어플리케이션들을 실행하기 위한 단축 아이콘들, 메인 메뉴 전환키, 시간, 날씨 등이 표시될 수 있다. 상기 메인 메뉴 전환키는 상기 디스플레이(260) 상에 메뉴 화면을 표시할 수 있다. 또한, 상기 디스플레이(260)의 상단에는 배터리 충전상태, 수신신호의 세기, 현재 시각과 같은 상태를 표시하는 상태 바(Status bar)(211d)가 형성될 수도 있다. 상기 디스플레이(260)의 하부에는 홈키(211a), 메뉴 버튼(211b), 및 뒤로 가기 버튼(211c)이 형성될 수 있다.
상기 홈키(211a)는 디스플레이(260)에 메인 홈 화면(main home screen)을 표시할 수 있다. 예를 들어, 상기 디스플레이(260)에 상기 메인 홈 화면과 다른 홈 화면(any home screen) 또는 메뉴화면이 표시된 상태에서, 상기 홈 버튼(211a)이 터치되면, 디스플레이(260)에 메인 홈 화면이 디스플레이 될 수 있다. 또한, 상기 디스플레이(260) 상에서 어플리케이션들이 실행되는 도중 홈키(211a)가 터치되면, 상기 디스플레이(260)상에는 메인 홈 화면이 디스플레이 될 수 있다. 또한, 상기 홈 키(211a)는 상기 디스플레이(260) 상에 최근에(recently) 사용된 어플리케이션들을 디스플레이 하도록 하거나, 태스크 매니저(task manager)를 디스플레이 하기 위하여 사용될 수도 있다. 상기 메뉴 버튼(211b)은 디스플레이(260) 상에서 사용될 수 있는 연결 메뉴를 제공할 수 있다. 상기 연결 메뉴에는 위젯 추가 메뉴, 배경화면 변경 메뉴, 검색 메뉴, 편집 메뉴, 환경 설정 메뉴 등이 포함될 수 있다. 상기 뒤로 가기 버튼(211c)은 현재 실행되고 있는 화면의 바로 이전에 실행되었던 화면을 디스플레이 하거나, 가장 최근에 사용된 어플리케이션을 종료시킬 수 있다.
본 발명의 다양한 실시예에 따르면, 상기 전자 장치(201)의 전면 상단영역에는 제1 카메라(212a)와, 조도 센서(212b), 근접 센서(212c) 또는 스피커(212d)가 포함될 수 있다. 상기 전자 장치(201)에는 외부 전자 장치(102 또는 104)와 전기적으로 연결될 수 있는 커넥터(210b)가 구비될 수 있다. 상기 커넥터(210b)는 상기 전자 장치(201)와 외부 전자 장치(102 또는 104) 또는 전원소스(미도시)를 연결하기 위한 인터페이스로 이용될 수 있다. 상기 전자 장치(201)는 프로세서(예: 프로세서(120))의 제어에 따라 커넥터(210b)에 연결된 유선 케이블을 통해 전자 장치(201)의 메모리(예: 메모리(130))에 저장된 데이터를 외부 전자 장치(102 또는 104)로 전송하거나 또는 외부 전자 장치(102 또는 104)로부터 데이터를 수신할 수 있다. 또한, 상기 전자 장치(201)는 커넥터(210b)에 연결된 유선 케이블을 통해 전원소스(미도시)로부터 전원(예: 전압 또는 전류)을 입력 받거나, 상기 전원소스를 이용하여 배터리(미도시)를 충전할 수 있다. 상기 커넥터(210b)는 USB 타입 C를 포함할 수 있으며, 내부에 접점 기판(205)이 형성될 수 있다. 그리고, 상기 접점 기판(205)의 내부에는 전기적으로 도체 특성을 갖는 미드 플레이트(206)가 형성될 수 있다. 그리고, 상기 접점 기판(205)의 상면 및/또는 하면에는 복수의 핀들(pins)이 형성될 수 있다. 전자 장치(201)는 커넥터(210b)를 통해 외부 전자 장치(102 또는 104)와 유선으로 연결될 수 있다. 이 경우, 커넥터(210b)는 외부 전자 장치(102 또는 104)의 핀과 정방향 장착 또는 역방향 장착이 가능하도록 외관이 형성될 수 있다. 이에 따라, 외부 전자 장치(102 또는 104)의 핀은 상기 커넥터(210b)에 어느 방향으로도 꽂을 수 있다. 그리고, 접점 기판(205)의 윗면 및 아래 면에 형성된 복수의 핀들은 외부 전자 장치(102 또는 104)의 단자가 어느 방향으로 꽂혀도 데이터 송수신 또는 전력 송수신이 가능하도록 배열될 수 있다.
도 3은 다양한 실시예에 따른 전자 장치의 커넥터와 외부 전자 장치의 커넥터의 접점 기판에 형성된 복수의 핀들의 기능을 나타낸 예시도이다. 도 3을 참조하면, 다양한 실시예에 따른 전자 장치(예: 전자 장치(201))는 커넥터(310b)를 통해 외부 전자 장치(예: 전자 장치(102) 또는 전자 장치(104))와 전기적으로 연결될 수 있다. 전자 장치(201)의 커넥터(310b)는 외부 전자 장치(102 또는 104)의 커넥터(350)가 정방향 또는 역방향 중 어느 방향으로도 꽂힐 수 있도록 외관이 형성될 수 있으며, 커넥터(310b)의 내부에는 접점 기판(305)이 형성될 수 있다. 상기 접점 기판(305)은 정방향에 대응되는 제1면(예: A면)에 열 두 개의 핀(310-1, 310-2,...310-12)이 형성되어 있고, 역방향에 대응되는 제2면(예: B면)에 열 두 개의 핀(320-1, 320-2,...320-12)이 형성될 수 있다. 상기 접점 기판(305)의 내부에는 전기적으로 도체 특성을 갖는 미드 플레이트(306)가 형성될 수 있다. 그리고, 외부 전자 장치(102 또는 104)의 커넥터(350)는 접점 기판(305)의 제1면(예: A면)에 형성된 열 두 개의 핀(310-1, 310-2,...310-12)과 접촉되도록 제1면(예: A면)에 열 두 개의 핀(330-1, 330-2,...330-12)이 형성될 수 있고, 접점 기판(305)의 제2면(예: B면)에 형성된 열 두 개의 핀(320-1, 320-2,...320-12)과 접촉되도록 제2면(예: B면)에 열 두 개의 핀(340-1, 340-2,...340-12)이 형성될 수 있다. 상기 외부 전자 장치(102 또는 104)의 커넥터(350)에 구성된 핀의 개수는 외부 전자 장치(102 또는 104)의 종류에 따라 다를 수 있다. 또한, 상기 외부 전자 장치(102 또는 104)의 CC 핀은 종류에 따라 한 개이거나 두 개일 수 있다. 예를 들면, 외부 전자 장치(102 또는 104)의 커넥터(350)가 제1면 또는 제2면 중 어느 방향으로 꽂힐 수 있도록, 제1면(예: A면)에 형성된 열 두 개의 핀의 배열 순서는 제2면(예: B면)에 형성된 열 두 개의 핀의 배열 순서와 동일하게 형성될 수 있다. 이러한 구조로 인해, 사용자는 외부 전자 장치(102 또는 104)의 케이블을 전자 장치(201)의 커넥터(310b)에 180도로 회전된 상태로 꽂을 수 있다.
일 실시예에 따르면, 접점 기판(305)의 제1면(예: A면)과 제2면(예: B면)에 형성된 핀의 배열은 아래 [표 1]과 같다.
Pin No. PinNo. SignalName Function Note
A1 B1 GND Power 그라운드
(e.g. Support for 60W minimum (combined with all VBUS pins))
A2 B2 TX1+
또는
SSTXp1		 USB 3.1 or Alternate Mode Super speed TX positive
(e.g., 10Gb/s differential pair with TX1-)
A3 B3 TX1-
또는
SSTXn1		 USB 3.1 or Alternate Mode Supper speed TX negative
(e.g. 10Gb/s differential pair with TX1+)
A4 B4 VBUS Power USB cable 충전 전원
(e.g., Support for 60W minimum (combined with all VBUS pins))
A5 B5 CC1, CC2 CC or VCONN 식별 단자
A6 B6 D+ USB 2.0 + line of the differential bi-directional USB signal
A7 B7 D- USB 2.0 - line of the differential bi-directional USB signal
A8 B8 SBU1, SBU2 Alternate Mode Side band Use: additional purpose pin
(e.g., Audio signal, display signal 등)
A9 B9 VBUS Power USB cable 충전 전원
(e.g., Support for 60W minimum (combined with all VBUS pins)
A10 B10 RX2-
또는
SSRXn2		 USB 3.1 or Alternate Mode Super speed RX negative
(e.g., 10Gb/s differential pair with RX2+)
A11 B11 RX2+
또는
SSRXp2		 USB 3.1 or Alternate Mode Super speed RX negative
(e.g., 10Gb/s differential pair with RX2-)
A12 B12 GND Power 그라운드
(e.g., Support for 60W minimum (combined with all VBUS pins))
[표 1]을 참조하면, 다양한 실시예에 따른 USB 타입 C의 커넥터(310b)의 핀들에 대한 설명을 나타낸다. 상기 USB 타입 C의 커넥터(310b)는 제1면(예: A면)과 제2면(예: B면)에 각각 12개의 핀(단자)을 포함한다. 제1면(예: A면)의 12개의 핀은 GND 핀(A1), TX1+ 핀(A2), TX1- 핀(A3), VBUS 핀(A4), CC1 핀(A5), D+ 핀(A6), D- 핀(A7), SBU1 핀(A8), VBUS 핀(A9), RX2- 핀(A10), RX2+ 핀(A11), GND 핀(A12)을 포함할 수 있다. 제2면(예: B면)의 12개의 핀은 GND 핀(B1), TX2+ 핀(B2), TX2- 핀(B3), VBUS 핀(B4), CC2 핀(또는 VCONN 핀)(B5), D+ 핀(B6), D- 핀(B7), SBU2 핀(B8), VBUS 핀(B9), RX1- 핀(B10), RX1+ 핀(B11), GND 핀(B12)을 포함할 수 있다.
상기 USB 타입 C의 커넥터(310b)는 가역성(reversibility)으로 인해 제1면 및 제2면에 형성된 상기 24개의 핀들이 반사된 구성(mirrored configuration)으로 배치될 수 있다. 이러한 구조로 인해, 사용자는 외부 전자 장치(102 또는 104)의 커넥터(350)를 전자 장치(201)의 커넥터(310b)에 180도 회전하여 장착할 수 있다. 이 경우, 대칭적인 핀은 함께 사용되지 않을 수 있다. 예를 들면, TX1+ 핀 및 TX1- 핀이 사용되면, TX2+ 핀, TX2- 핀, RX2+ 핀, RX2- 핀이 사용되지 않을 수 있고, RX1+ 핀, RX1- 핀이 사용되면, RX2+ 핀, RX2- 핀, TX2+ 핀, TX2- 핀이 사용되지 않을 수 있다. 커넥터(310b)의 접점 기판(305) 내부에는 전기적으로 도전성을 갖는 미드 플레이트(306)가 포함될 수 있다. 그리고, 접점 기판(305)에는 총 24개(예: 제1면에 12개 및 제2면에 12개)이 핀이 존재하지만, 해당되는 핀이 동시에 사용되지 않을 수 있다. 어떤 핀이 사용될 것인지는 연결하는 케이블과 케이블 끝에 붙어 있는 커넥터, 상기 커넥터에 연결되는 전자 장치(201)의 커넥터(305)의 연결 상태에 따라 결정될 수 있다.
접점 기판(305)의 제1면(예: A면)에 형성된 CC1 핀(310-5)과 제2면(예: B면)에 형성된 CC2 핀(320-5)은 커넥터(310b)에 연결된 외부 전자 장치(102 또는 104)의 용도를 파악하는데 사용될 수 있다. 예를 들면, 전자 장치(201)의 커넥터(310b)에 외부 전자 장치(102 또는 104)의 커넥터(350)의 제1면(예: A면)이 위로 향하도록 꽂혀서 전자 장치(201)의 CC1 핀(310-5)이 외부 전자 장치(102 또는 104)의 CC 핀(330-5)에 연결되면, 전자 장치(201)의 CC2 핀(320-5)은 상기 외부 전자 장치(102 또는 104) 인식용 IC를 위한 전원을 공급(VCONN)하는데 사용될 수 있다. 그리고, 전자 장치(201)의 커넥터(310b)에 외부 전자 장치(102 또는 104)의 커넥터(350)의 제1면(예: A면)이 아래로 향하도록 꽂혀서 전자 장치(201)의 CC2 핀(320-5)이 외부 전자 장치(102 또는 104)의 CC 핀(330-5)에 연결되면, 전자 장치(201)의 CC1 핀(310-5)은 상기 외부 전자 장치(102 또는 104) 인식용 IC를 위한 전원을 공급(VCONN)하는데 사용될 수 있다. 이러한 전자 장치(201)의 CC 핀들(310-5, 320-5)은 외부 전자 장치(102 또는 104)의 CC 또는 VCONN으로 연결될 수 있으며, 전자 장치(201)의 CC 핀들(310-5, 320-5)은 CC와 VCONN을 지원할 수 있다.
일 실시예에 따르면, 전자 장치의 SBU 1 핀(310-8) 및 SBU 2 핀(320-8)은 대체 모드에서 사용되도록 할당된 저속 신호 핀이다. 전력 송수신하기 이전에, 전자 장치(201)와 외부 전자 장치(102 또는 104) 간의 이러한 대체 모드의 협상이 요구될 수 있다.
일 실시예에 따르면, 전자 장치(201)가 커넥터(310b)에 연결된 외부 전자 장치(102 또는 104)로부터 데이터 수신 시 제1면(예: A면)의 VBUS 핀(A4), RX2- 핀(A10), RX2+ 핀(A11), 및 GND 핀(A1, A12)이 외부 전자 장치(102 또는 104)의 커넥터(350)의 제1면(예: A면)의 VBUS 핀(A4), TX1+ 핀(A2), TX1- 핀(A3) 및 GND 핀(A1, A12)과 연결되거나, 제2면(예: B면)의 VBUS 핀(B4), TX2+ 핀(B2), TX2- 핀(B3) 및 GND 핀(A1, A12)과 연결될 수 있다.
도 4는 다양한 실시예에 따른 전자 장치의 블록도이다.
도 4를 참조하면, 전자 장치(401)는 인터페이스(410), 프로세서(420), 전력 관리 모듈(488) 또는 배터리(489) 중 적어도 하나를 포함할 수 있다. 도 4에서는 본 발명의 실시예와 관련된 구성부들만 도시하였으며, 상기 구성부들 이외에 다른 구성 요소들도 구비할 수 있음은 물론이다. 예를 들어, 도 4에 도시된 전자 장치(401)는 도 1에 도시된 전자 장치(101), 도 2에 도시된 전자 장치(201) 또는 도 3에 도시된 커넥터(310b)의 일부 또는 전체를 포함할 수 있다.
인터페이스(410)는 도 1에 도시된 인터페이스(177) 또는 연결 단자(178)의 일부 또는 전체를 포함할 수 있다. 일 실시예에 따르면, 인터페이스(410)는 커넥터(411) 및 상기 커넥터(411)와 프로세서(410) 사이에 연결되어 전자 장치(401)의 내부 회로를 보호할 수 있는 보호회로(415)를 포함할 수 있다.
커넥터(411)는 외부 전자 장치(102 또는 104)와 전기적으로 연결될 수 있으며, 상기 커넥터(411)는 도 2의 커넥터(210b) 또는 도 3의 커넥터(310b)의 일부 또는 전체를 포함할 수 있다. 상기 커넥터(411)는 복수의 핀들(예: 310-1~12 또는 320-1~12)을 포함할 수 있다. 일 실시예에 따르면, 상기 커넥터(411)는 범용 직렬 버스(USB) 타입 C의 커넥터일 수 있다.
보호회로(415)는 커넥터(411)의 복수의 핀들중 적어도 일부에 인가되거나 유입될 수 있는 이상 전압(예: 서지 전압 또는 누설 전압) 또는 전류 등으로부터 상기 커넥터(411) 또는 상기 커넥터(411)와 연결된 전자 장치(401)의 내부회로들을 보호하기 위한 것으로, 이상 전압 차단 회로(415-1) 또는 직류(DC) 차단 회로(415-2)를 포함할 수 있다.
이상 전압 차단 회로(415-1)는 상기 커넥터(411)의 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 커넥터(411)를 통해 연결된 외부 전자 장치(102 또는 104)로부터 데이터(예: 제1 데이터)를 수신하는 하나 이상의 제1 데이터 수신 핀들(예: 310-10, 310-11 또는 320-10,320-11)과 상기 하나 이상의 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)에 각각 대응되어 연결된 상기 프로세서(420)의 데이터 수신 단자들(미도시) 사이에 각각 연결될 수 있다. 일 실시예에 따르면, 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)은 SSRXn 핀(또는, RX- 핀)(310-10 또는 320-10)) 또는 SSRXp 핀(또는, RX+ 핀)(310-11 또는 320-11))을 포함할 수 있다.
일 실시예에 따르면, 상기 커넥터(411)의 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)이 상기 외부 전자 장치(102 또는 104)와 연결되도록 이네이블(enable)되면, 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)로 유입될 수 있는 이상 전압(예: 서지 전압 또는 누설 전압) 또는 전류가 이상 전압 차단 회로(415-1)를 통해 차단 또는 강하될 수 있다. 예를 들어, 상기 커넥터(411)가 USB 타입 C인 경우, 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)은 전원이 인가되는 하나 이상의 전원 공급 핀들(예: VBUS 핀들(310-9 또는 320-9)) 중 적어도 일부에 근접 배치될 수 있다. 상기 하나 이상의 VBUS 핀들(310-9 또는 320-9)의 적어도 일부에는 예를 들어, 5V, 9V, 15V 또는 20V 등 다양한 크기의 전원이 인가될 수 있다. 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)을 통해 외부 전자 장치(102 또는 104)로부터 데이터(예: 제1 데이터) 수신 시 상기 VBUS 핀(310-9 또는 320-9)에 인가된 전원이 상기 하나 이상의 VBUS 핀들(310-9 또는 320-9)의 적어도 일부에 근접 배치된 상기 하나 이상의 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)로 유입되거나, 또는 이물질 등으로 인해 상기 하나 이상의 VBUS 핀들(310-9 또는 320-9)의 적어도 일부와 상기 하나 이상의 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)이 단락(short)될 수도 있다.
일 실시예에 따르면, 상기 이상 전압 차단 회로(415-1)는 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)에 각각 대응되는 상기 프로세서(420)의 데이터 수신 단자들(미도시) 사이에 각각 직렬로 연결된 하나 이상의 제1 수신단 캐패시터들(미도시)을 포함할 수 있다. 예를 들어, 각 제1 수신단 캐패시터(미도시)는 상기 각 제1 데이터 수신 핀(310-10, 310-11 또는 320-10,320-11)을 통해 유입되는 이상 전압(예: VBUS 전원(예: 20V 이상의 서지성 전압) 또는 상기 VBUS 전원으로부터 누설된 누설 전압)에서 DC 성분은 차단하고 AC 성분을 통과시키는 AC 커플링 캐패시터일 수 있다. 일 실시예에 따르면, 상기 각 제1 수신단 캐패시터(미도시)는 USB 표준에서 정의한 약 75nF ~ 265nF 이상일 수 있다. 일 실시예에 따르면, 상기 USB 표준에 기반할 경우, 상기 각 제1 수신단 캐패시터(미도시)는 약 330nF일 때 최적의 성능을 가질 수 있다. 일 실시예에 따르면, 상기 각 제1 수신단 캐패시터(미도시)는 약 220nF ~ 1000nF 사이일 수 있다. 이상 전압 차단 회로(415-1)는 이에 한정되는 것은 아니며, 다양한 구성들을 포함할 수 있다. 이상 전압 차단 회로(415-1)의 다양한 실시예들은 후술되는 도 5a 내지 5e를 참조하여 상세히 설명하기로 한다.
직류(DC) 차단회로(415-2)는 상기 커넥터(411)의 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 커넥터(411)를 통해 연결된 외부 전자 장치(102 또는 104)로 데이터(예: 제2 데이터)를 전송하는 하나 이상의 제1 데이터 송신 핀들(예: 310-2, 310-3 또는 320-2,320-3)과 상기 하나 이상의 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2,320-3)에 각각 대응되어 연결된 상기 프로세서(420)의 데이터 송신 단자들(미도시) 사이에 배치될 수 있다. 일 실시예에 따르면, 상기 제2 데이터 송신 핀들은 SSTXp 핀(또는, TX+ 핀)(310-2 또는 320-2) 또는 SSTXn 핀(또는, TX- 핀)(310-3 또는 320-3)을 포함할 수 있다.
일 실시예에 따르면, 상기 커넥터(411)의 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 하나 이상의 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)이 상기 외부 전자 장치(102 또는 104)와 연결되도록 이네이블(enable)되면, 상기 하나 이상의 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)로 유입될 수 있는 이상 전압(예: 서지 전압 또는 누설 전압) 또는 전류의 DC 성분(예: DC 전압 또는 DC 전류)이 상기 DC 차단 회로(415-2)를 통해 차단될 수 있다. 예를 들어, 상기 커넥터(411)가 USB 타입 C인 경우, 상기 하나 이상의 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)은 전원이 인가되는 하나 이상의 전원 공급 핀들(예: VBUS 핀들(310-4 또는 320-4))에 근접 배치될 수 있다. 상기 하나 이상의 VBUS 핀들(310-4 또는 320-4)의 적어도 일부에는 예를 들어, 5V, 9V, 15V 또는 20V 등 다양한 크기의 전원이 인가될 수 있다. 상기 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)을 통해 외부 전자 장치(102 또는 104)로 데이터(예: 제2 데이터) 전송 시 상기 하나 이상의 VBUS 핀들(310-4 또는 320-4)의 적어도 일부에 인가된 전원 전압(예: 20V 이상의 서지성 VBUS 전압) 또는 상기 전원 전압으로부터 누설된 누설 전압 또는 전류가 상기 하나 이상의 VBUS 핀들(310-4 또는 320-4)의 적어도 일부에 근접 배치된 상기 하나 이상의 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)로 유입되거나, 또는 이물질 등으로 인해 상기 하나 이상의 VBUS 핀들(310-4 또는 320-4)의 적어도 일부와 상기 제1 하나 이상의 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)이 단락(short)될 수도 있다.
일 실시예에 따르면, 상기 DC 차단 회로(415-2)는 상기 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)과 상기 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)에 각각 대응되는 상기 프로세서(420)의 데이터 송신 단자들(미도시) 사이에 각각 직렬로 연결된 하나 이상의 제1 송신단 캐패시터들(미도시)을 포함할 수 있다. 예를 들어, 각 제1 송신단 캐패시터(미도시)는 상기 각 제1 데이터 송신 핀(310-2, 310-3 또는 320-2, 320-3)을 통해 유입되는 이상 전압(예: VBUS 전원(예: 20V 이상의 서지성 전압) 또는 상기 VBUS 전원으로부터 누설된 누설 전압) 또는 전류에서 DC 성분은 차단하고 AC 성분을 통과시키는 AC 커플링 캐패시터일 수 있다. 일 실시예에 따르면, 상기 각 제1 송신단 캐패시터(미도시)는 USB 표준에서 정의한 약 75nF ~ 265nF 사이일 수 있다.
프로세서(420)는 도 1에 도시된 프로세서(120)의 일부 또는 전체를 포함할 있으며, 전자 장치(401)를 전반적으로 제어할 수 있다. 프로세서(420)는 커넥터(411)에 연결된 외부 전자 장치(102 또는 104)를 검출할 수 있다. 일 실시예에 따르면, 프로세서(420)는 시정수(예: RC 딜레이(delay) 시간)를 이용하여 외부 전자 장치(102 또는 104)가 커넥터(411)를 통해 전자 장치(401)에 연결되었는지 여부를 검출할 수 있다. 예를 들어, 상기 커넥터(411)를 통해 외부 전자 장치(102 또는 104)가 연결 시 상기 시정수(예: RC 딜레이 시간)는 약 600㎲ 내지 750㎲일 수 있으며, 상기 커넥터(411)를 통해 외부 전자 장치(102 또는 104)가 연결되지 않았거나 연결 해제 시 상기 시정수(예: RC 딜레이 시간)은 약 0.1㎲일 수 있다. 이에 기반하여, 프로세서(420)는 상기 시정수에 대한 제1 임계값을 약 0.1㎲로 설정하고, 상기 시정수에 대한 제2 임계값을 약 600㎲ 내지 750㎲로 설정할 수 있다. 상기 제1 및 제2 임계값은 예시일 뿐, 다양하게 설정할 수 있다.
프로세서(420)는 시정수(예: RC 딜레이 시간)에 적어도 일부 기반하여 커넥터(411)를 통한 외부 전자 장치(102 또는 104)와의 연결 또는 연결 해제 여부를 감지할 수 있다. 예를 들어, 프로세서(420)는 상기 시정수가 상기 제1 임계값 미만이면, 상기 커넥터(411)를 통해 외부전자 장치(102 또는 104)가 연결되지 않거나 연결 해제된 것으로 감지할 수 있다. 상기 프로세서(420)는 상기 시정수가 상기 제2 임계값 이상이면, 상기 커넥터(411)를 통해 외부전자 장치(102 또는 104)가 연결된 것으로 감지할 수 있다.
일 실시예에 따르면, 상기 시정수는 상기 전자 장치(401)의 커넥터(411)의 제1 데이터 송신 핀(310-2, 310-3 또는 320-2, 320-3)과 상기 프로세서(420)의 데이터 송신 단자(미도시)에 사이에 연결된 제1 송신단 캐패시터(미도시), 상기 제1 데이터 송신 핀(310-2, 310-3 또는 320-2, 320-3)과 전기적으로 연결되는 상기 외부 전자 장치(102 또는 104)의 커넥터(350)의 제2 데이터 수신 핀(330-10, 330-11 또는 340-10, 340-11)과 상기 외부 전자 장치(102 또는 104)의 프로세서(미도시)의 데이터 수신 단자(미도시) 사이에 연결된 제2 수신단 캐패시터(미도시), 상기 제2 데이터 수신 핀(330-10, 330-11 또는 340-10, 340-11)과 상기 외부 전자 장치(102 또는 104)의 그라운드 사이에 연결된 저항(미도시)에 의해 형성될 수 있다. 일 실시예에 따르면, 상기 외부 전자 장치(102 또는 104)의 상기 제2 수신단 캐패시터(미도시)의 값은 상기 전자 장치(401)의 상기 제1 송신단 캐패시터(미도시)의 값보다 클 수 있다.
프로세서(420)는 커넥터(411)에 연결된 외부 전자 장치(102 또는 104)가 감지되면, 외부 전자 장치(102 또는 10)와 데이터를 송수신하거나 전원을 송수신할 수 있다.
일 실시예에 따르면, 프로세서(420)는 상기 커넥터(411)의 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 외부 전자 장치(102 또는 104)로부터 데이터(예: 제1 데이터)를 수신하는 상기 하나 이상의 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11) 및 상기 외부 전자 장치(102 또는 104)로 데이터(예: 제2 데이터)를 전송하는 상기 하나 이상의 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2,320-3)을 통해 상기 외부 전자 장치(102 또는 104)와 데이터를 송수신할 수 있다. 일 실시예에 따르면, 프로세서(420)는 데이터 수신 시 상기 하나 이상의 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)이 외부 전자 장치(102 또는 104)에 연결되도록 이네이블(enable)될 수 있다. 예를 들어, 이네이블된 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)은 외부 전자 장치(102 또는 104)의 커넥터(350)의 복수의 핀들 중 제2 데이터 송신 핀(예: 330-2, 330-3 또는 340-2, 340-3)과 연결될 수 있다.
일 실시예에 따르면, 프로세서(420)는 상기 커넥터(411)의 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 외부 전자 장치(102 또는 104)로부터 전력을 수신하거나 공급하는 전원 공급 핀(예: VBUS 핀(310-4, 310-9 또는 320-4, 320-9))을 통해 상기 외부 전자 장치(102 또는 104)와 전력을 송수신할 수 있다. 일 실시예에 따르면, 프로세서(420)는 전자 장치(401)가 호스트(host)인 경우 상기 하나 이상의 VBUS 핀들(310-4, 310-9 또는 320-4, 320-9) 중 적어도 일부를 통해 외부 전자 장치(102 또는 104)로 전력을 공급하고, 전자 장치(401)가 디바이스(device)인 경우 상기 하나 이상의 VBUS 핀들(310-4, 310-9 또는 320-4, 320-9) 중 적어도 일부를 통해 외부 전자 장치(102 또는 104)로부터 전력을 공급받을 수 있다.
프로세서(420)는 데이터 송수신 핀 또는 전원 공급 핀 중 적어도 하나를 이네이블시켜 데이터를 송수신하거나 전력을 송수신하거나, 그 둘을 동시에 수행할 수도 있다.
전력 관리 모듈(488)은 도 1의 전력 관리 모듈(188)의 일부 또는 전체를 포함할 수 있다. 전력 관리 모듈(488)은 전자 장치(401)의 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(488)은 PMIC(power management integrated circuit), 충전 IC(charger integrated circuit), 또는 연료 게이지(battery or fuel gauge)를 포함할 수 있다. PMIC는, 유선 및/또는 무선 충전 방식을 가질 수 있다. 무선 충전 방식은, 예를 들면, 자기공명 방식, 자기유도 방식 또는 전자기파 방식 등을 포함하며, 무선 충전을 위한 부가적인 회로, 예를 들면, 코일 루프, 공진 회로, 또는 정류기 등을 더 포함할 수 있다. 배터리 게이지는, 예를 들면, 배터리(489)(예: 배터리(189))의 잔량, 충전 중 전압, 전류, 또는 온도를 측정할 수 있다. 배터리(489)는, 예를 들면, 충전식 전지(rechargeable battery) 및/또는 태양 전지(solar battery)를 포함할 수 있다.
전력 관리 모듈(488)은 프로세서(420)의 제어에 따라 전자 장치(401)의 배터리(489)에 전원을 공급할 수 있다. 또한, 전력 관리 모듈(488)은 인터페이스(410)의 커넥터(411)를 통해 외부의 전원소스(도시되지 아니함)에서부터 입력되는 전원을 전자 장치(401)로 공급할 수 있다. 또한, 전력 관리 모듈(488)은 무선 충전 기술을 통해 외부의 전원소스로부터 무선으로 입력되는 전원을 상기 전자 장치(401)로 공급할 수도 있다. 전력 관리 모듈(488)은 인터페이스(410)의 커넥터(411)(예: USB 타입 C)의 CC(configuration channel) 핀(예: 310-5 또는 320-5)과 연결되는 CC 블럭(미도시), VBUS 핀(310-4, 310-9 또는 320-4, 320-9), 및 GND(ground) 핀(예: 310-1,310-12 또는 320-1, 320-12)과 연결되는 ADC(analog to digital converter)(미도시)를 포함할 수 있다.
도 5a 내지 5e는 다양한 실시예에 따른 커넥터를 통해 연결된 전자 장치와 외부 전자 장치의 블록도들이다. 도 5a 내지 5e의 전자 장치(501)는 도 1의 전자 장치(101), 도 2의 전자 장치(201), 도 3의 커넥터(310b) 또는 도 4의 전자 장치(401)의 일부 또는 전체를 포함할 수 있다. 도 5a 내지 5e의 외부 전자 장치(505)는 도 1의 전자 장치(102 또는 104) 또는 도 3의 커넥터(350)의 일부 또는 전체를 포함할 수 있다. 도 5a 내지 5e의 전자 장치(501)의 이상 전압 차단 회로들(515-1a~515-1e)은 도 4에 도시된 이상 전압 차단 회로(415-1)의 일례들을 나타내는 것으로서, 동일한 구성요소에 대한 상세한 설명을 생략하기로 한다. 도 5a 내지 5e에서, 전자 장치(501)의 커넥터(511)(예: 커넥터(310b))와 외부 전자 장치(505)의 커넥터(550)(예: 커넥터(350))는 동일한 구조를 갖는 것으로 가정하기로 한다.
도 5a 내지 5e를 참조하면, 다양한 실시예에 따른 전자 장치(501)의 커넥터(511)(예: 커넥터(310b) 또는 커넥터(411))와 외부 전자 장치(505)의 커넥터(550)(예: 커넥터(350))는 케이블(예: USB 케이블)을 통해 전기적으로 연결될 수 있다. 전자 장치(501)는 커넥터(511)의 복수의 핀들(예: 310-1~12 또는 320-1~12) 중 데이터 송신 핀들(예: 310-2, 310-3 또는 320-2, 320-3) 또는 데이터 수신 핀들(예: 310-10, 310-11 또는 320-10, 320-11)을 통해 외부 전자 장치(505)와 데이터를 송수신할 수 있다. 예를 들어, 전자 장치(501)는 외부 전자 장치(505)로부터 데이터 수신 시 전자 장치(501)의 커넥터(511)의 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 외부 전자 장치(505)의 커넥터(550)의 데이터 송신 핀들(예: 330-2, 330-3 또는 340-2, 340-3)이 연결될 수 있다. 반대로, 전자 장치(501)는 외부 전자 장치(505)로 데이터 송신 시 전자 장치(501)의 커넥터(511)의 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)과 외부 전자 장치(505)의 커넥터(550)의 데이터 수신 핀들(예: 330-10, 330-11 또는 340-10, 340-11)이 연결될 수 있다.
다양한 실시예에 따르면, 전자 장치(501)의 커넥터(511)는 프로세서(520)(예: 프로세서(120) 또는 프로세서(420))에 연결될 수 있다. 예를 들어, 전자 장치(501)의 커넥터(511)의 복수의 핀들(310-1~12 또는 320-1~12)은 그들에 대응되는 프로세서(520)의 복수의 단자들에 각각 연결될 수 있다. 도 5a 내지 도 5e에서는 전자 장치(501)의 커넥터(511)의 복수의 핀들(310-1~12 또는 320-1~12) 중 데이터 송수신 핀들에 대응되는 프로세서(520)의 단자들(예: PTX1, PTX2 또는 PRX1, PRX2)만 도시하였다. 마찬가지로, 외부 전자 장치(505)의 커넥터(550)는 프로세서(530)(예: 프로세서(120))에 연결될 수 있다. 예를 들어, 외부 전자 장치(505)의 커넥터(550)의 복수의 핀들(330-1~12 또는 340-1~12)은 그들에 대응되는 프로세서(530)의 복수의 단자들에 각각 연결될 수 있다. 도 5a 내지 도 5e에서는 외부 전자 장치(505)의 커넥터(550)의 복수의 핀들(330-1~12 또는 340-1~12) 중 데이터 송수신 핀들에 대응되는 프로세서(530)의 단자들(예: PTX1, PTX2 또는 PRX1, PRX2)만 도시하였다.
다양한 실시예에 따르면, 전자 장치(501)는 커넥터(511)와 프로세서(520) 사이에 보호회로(515)가 연결될 수 있다. 예를 들어, 보호회로(515)는 이상 전압 차단 회로(515-1a~e) 및 직류(DC) 차단 회로(515-2)를 포함할 수 있다. 이상 전압 차단 회로(515-1a~e)는 다양하게 구성될 수 있다. 외부 전자 장치(505)는 커넥터(550)의 제2 데이터 송신 핀들(330-2, 330-3 또는 340-2, 340-3)과 프로세서(530)의 데이터 송신 단자들(PTX1 또는 PTX2) 사이에 각각 직렬로 연결된 송신단 캐패시터들(예: 제2 송신단 캐패시터(CTX21 또는 CTX22))를 포함할 수 있다. 일 실시예에 따르면, 상기 외부 전자 장치(505)는 커넥터(550)의 제2 데이터 수신 핀들(330-10, 330-11 또는 340-10, 340-11)과 프로세서(530)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 직렬로 연결된 수신단 캐패시터들(예: 제2 수신단 캐패시터(CRX21 또는 CRX22)) 또는 상기 수신단 캐패시터들(CRX21 또는 CRX22)과 상기 외부 전자 장치(505)의 그라운드 사이에 각각 연결된 저항들(예: 병렬 저항(RRX21 또는 RRX22))을 더 포함할 수 있다.
도 5a를 참조하면, 다양한 실시예에 따른 전자 장치(501)의 이상 전압 차단 회로(515-1a)는 상기 커넥터(511)의 복수의 핀들(예: 310-1~12 또는 320-1~12) 중 상기 커넥터(511)를 통해 연결된 외부 전자 장치(505)로부터 데이터(예: 제1 데이터)를 수신하는 제1 데이터 수신 핀들(예: 310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 대응되어 연결된 상기 프로세서(520)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 연결될 수 있다.
일 실시예에 따르면, 상기 커넥터(511)는 USB 타입 C일 수 있다. 일 실시예에 따르면, 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)은 SSRXn 핀(또는, RX- 핀)(310-10 또는 320-10) 또는 SSRXp 핀(또는, RX+ 핀)(310-11 또는 320-11)을 포함할 수 있다.
일 실시예에 따르면, 상기 이상 전압 차단 회로(515-1a)는 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 대응되는 상기 프로세서(520)의 데이터 수신 단자(PRX1 또는 PRX2) 사이에 직렬로 각각 연결된 하나 이상의 제1 수신단 캐패시터들(예: CRX11 또는 CRX12)을 포함할 수 있다. 예를 들어, 상기 이상 전압 차단 회로(515-1a)는 제1 데이터 수신 핀(예: SSRXp 핀(또는, RX+ 핀)(310-11 또는 320-11))과 상기 프로세서(520)의 데이터 수신 단자(PRX1) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX11), 및 제1 데이터 수신 핀(예: SSRXn 핀(또는, RX- 핀)(310-10 또는 320-10))과 상기 프로세서(520)의 데이터 수신 단자(PRX2) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX12)를 포함할 수 있다.
일 실시예에 따르면, 전자 장치(501)의 각 제1 수신단 캐패시터(CRX11 또는 CRX12)는 해당 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)을 통해 유입되는 이상 전압(예: VBUS 전원(예: 20V 이상의 서지성 전압) 또는 상기 VBUS 전원으로부터 누설된 누설 전압) 또는 전류에서 DC 성분은 차단하고 AC 성분을 통과시키는 AC 커플링 캐패시터일 수 있다.
일 실시예에 따르면, 전자 장치(501)는 외부 전자 장치(505)로부터 데이터 수신 시 전자 장치(501)의 커넥터(511)의 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 외부 전자 장치(505)의 커넥터(550)의 데이터 송신 핀들(예: 330-2, 330-3 또는 340-2, 340-3)이 연결될 수 있다. 이에 따라, 상기 전자 장치(501)의 커넥터(511)의 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 직렬로 연결된 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 외부 전자 장치(505)의 커넥터(550)의 데이터 송신 핀들(예: 330-2, 330-3 또는 340-2, 340-3)에 직렬로 연결된 제2 송신단 캐패시터들(CTX21 또는 CTX22)도 서로 직렬로 각각 연결될 수 있다.
일 실시예에 따르면, 전자 장치(501)의 각 제1 수신단 캐패시터(CRX11 또는 CRX12)는 외부 전자 장치(505)의 커넥터(550)의 각 제2 데이터 송신 핀(예: 330-2, 330-3 또는 340-2, 340-3)에 직렬로 연결된 각 제2 송신단 캐패시터(CTX21 또는 CTX22) 보다 큰 값을 가질 수 있다. 예를 들어, 전자 장치(501)의 제1 수신단 캐패시터(CRX11)는 외부 전자 장치(505)의 제2 송신단 캐패시터(CTX21) 보다 큰 값을 가질 수 있으며, 전자 장치(501)의 제1 수신단 캐패시터(CRX12)는 외부 전자 장치(505)의 제2 송신단 캐패시터(CTX22) 보다 큰 값을 가질 수 있다.
일 실시예에 따르면, 전자 장치(501)의 각 제1 수신단 캐패시터(CRX11 또는 CRX12)는 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)의 값과 상기 외부 전자 장치(505)의 상기 각 제2 송신단 캐패시터(CTX21 또는 CTX22)의 값의 합(예: CRX11과 CTX21의 합 또는 CRX12과 CTX22의 합)이 지정된 범위 내에 있도록 하는 값으로 설정될 수 있다. 예를 들어, 전자 장치(501)는 외부 전자 장치(505)로부터 데이터 수신 시 상기 전자 장치(501)의 각 제1 수신단 캐패시터(CRX11 또는 CRX12)와 상기 외부 전자 장치(505)의 각 제2 송신단 캐패시터(CTX21 또는 CTX22)는 직렬로 연결될 수 있으며, 직렬로 연결된 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)와 각 제2 송신단 캐패시터(CTX21 또는 CTX22)의 합(예: CRX11과 CTX21의 합 또는 CRX12과 CTX22의 합)은 지정된 범위 내에 있을 수 있다. 일 실시예에 따르면, 상기 지정된 범위는 USB 표준에서 정의한 약 75nF ~ 265nF일 수 있다. 예를 들어, 상기 외부 전자 장치(505)의 각 제2 송신단 캐패시터(CTX11 또는 CTX12)가 100nF이고, 상기 전자 장치(501)의 각 제1 수신단 캐패시터(CRX11 또는 CRX12)가 330nF이면, 이 두 캐패시터의 직렬 합은 75nF일 수 있다. 또한, 상기 외부 전자 장치(505)의 각 제2 송신단 캐패시터(CTX21 또는 CTX22)가 220nF이고, 상기 전자 장치(501)의 각 제1 수신단 캐패시터(CRX11 또는 CRX12)가 330nF이면, 이 두 캐패시터의 직렬 합은 132nF일 수 있다. 상기 두 캐패시터의 직렬 합인 75nF 또는 132nF는 상기 지정된 범위인 약 75nF ~ 265nF에 포함될 수 있다.
일 실시예에 따르면, 전자 장치(501)의 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)의 값의 범위는 USB 표준에서 정의한 약 75nF ~ 265nF 이상일 수 있다. 일 실시예에 따르면, USB 표준에 기반하는 경우, 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)는 약 330nF일 때 최적의 성능을 가질 수 있다. 일 실시예에 따르면, 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)는 약 220nF ~ 1000nF 사이일 수 있다.
다양한 실시예에 따른 직류(DC) 차단회로(515-2)는 상기 커넥터(511)의 복수의 핀들(예: 310-1~12 또는 320-1~12) 중 상기 커넥터(511)를 통해 연결된 외부 전자 장치(505)로 데이터(예: 제2 데이터)를 전송하는 제1 데이터 송신 핀들(예: 310-2, 310-3 또는 320-2,320-3)과 상기 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2,320-3)에 대응되어 연결된 상기 프로세서(520)의 데이터 송신 단자들(PTX1 또는 PTX2) 사이에 각각 연결될 수 있다.
일 실시예에 따르면, 전자 장치(501)의 상기 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2,320-3)은 SSTXp 핀(또는, TX+ 핀)(310-2 또는 320-2)) 또는 SSTXn 핀(또는, TX- 핀(310-3 또는 320-3))일 수 있다.
일 실시예에 따르면, 상기 DC 차단 회로(515-2)는 상기 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)과 상기 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)에 대응되는 상기 프로세서(420)의 데이터 송신 단자들(PTX1 또는 PTX2) 사이에 각각 직렬로 연결된 하나 이상의 제1 송신단 캐패시터들(CTX11 또는 CTX12)을 포함할 수 있다. 예를 들어, 상기 DC 차단 회로(515-2)는 제1 데이터 송신 핀(예: SSTXp 핀(또는, TX+ 핀)(310-2 또는 320-2))과 상기 프로세서(520)의 데이터 송신 단자(PTX1) 사이에 직렬로 연결된 제2 송신단 캐패시터(CTX21) 및 제1 데이터 송신 핀(예: SSTXn 핀(또는, TX- 핀)(310-3 또는 320-3))과 상기 프로세서(520)의 데이터 송신 단자(PTX2) 사이에 직렬로 연결된 제1 송신단 캐패시터(CTX12)를 포함할 수 있다.
일 실시예에 따르면, 전자 장치(501)의 각 제1 송신단 캐패시터(CTX11 또는 CTX12)는 상기 각 제1 데이터 송신 핀(310-2, 310-3 또는 320-2, 320-3)을 통해 유입되는 VBUS 전원에서 DC 성분은 차단하고 AC 성분을 통과시키는 AC 커플링 캐패시터일 수 있다. 일 실시예에 따르면, 상기 각 제1 송신단 캐패시터(CTX11 또는 CTX12)의 값의 범위는 USB 표준에서 정의한 약 75nF ~ 265nF 사이일 수 있다.
일 실시예에 따르면, 전자 장치(501)의 각 제1 송신단 캐패시터(CTX11 또는 CTX12)는 외부 전자 장치(505)의 커넥터(550)의 각 제2 데이터 수신 핀(330-10, 330-11 또는 340-10, 340-10)에 직렬로 연결된 각 제2 수신단 캐패시터(CRX21 또는 CRX22) 보다 작은 값을 가질 수 있다.
도 5b를 참조하면, 다양한 실시예에 따른 이상 전압 차단 회로(515-1b)는 상기 커넥터(511)의 복수의 핀들(예: 310-1~12 또는 320-1~12) 중 상기 커넥터(511)를 통해 연결된 외부 전자 장치(505)로부터 데이터(예: 제1 데이터)를 수신하는 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 대응되어 연결된 상기 프로세서(520)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 연결될 수 있다.
일 실시예에 따르면, 상기 이상 전압 차단 회로(515-1b)는 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10,320-11)에 대응되는 상기 프로세서(520)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 직렬로 연결된 하나 이상의 제1 수신단 캐패시터들(예: CRX11 또는 CRX12) 및 상기 하나 이상의 제1 수신단 캐패시터들(예: CRX11 또는 CRX12)과 각각 직렬로 연결된 하나 이상의 수동 소자들을 포함할 수 있다. 예를 들어, 상기 이상 전압 차단 회로(515-1b)는 제1 데이터 수신 핀(예: SSRXp 핀(또는, RX+ 핀)(310-11 또는 320-11))과 상기 프로세서(520)의 데이터 수신 단자(PRX1) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX11) 및 상기 제1 수신단 캐패시터(CRX11)의 전단 또는 후단에 직렬로 연결된 수동 소자(RS1)와, 제1 데이터 수신 핀(예: SSRXn 핀(또는, RX- 핀)(310-10 또는 320-10))과 상기 프로세서(520)의 데이터 수신 단자(PRX2) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX12) 및 제1 수신단 캐패시터(CRX12)의 전단 또는 후단에 직렬로 연결된 수동 소자(RS2)를 포함할 수 있다. 상기 제1 수신단 캐패시터들(CRX11 또는 CRX12)는 도 5a에서 상술한 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
일 실시예에 따르면, 각 수동 소자는 직렬 저항(RS1 또는 RS2)일 수 있다. 상기 각 직렬 저항(RS1 또는 RS2)은 상기 각 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)으로 유입되는 이상 전압(예: 서지 전압 또는 누설 전압) 또는 전류를을 강하시키는 댐핑 저항(damping resister)으로 기능할 수 있다. 일 실시예에 따르면, 상기 각 직렬 저항(RS1 또는 RS2)은 0~100Ω(USB3.1 loss budget) 범위를 가질 수 있다. 예를 들어, 상기 각 직렬 저항(RS1 또는 RS2)의 크기에 따른 삽입 손실은 아래의 [표 2]와 같이 나타낼 수 있다.
Rs (ohm) Insertion Loss(dB) Rs (ohm) Insertion Loss(dB) Rs (ohm) Insertion Loss(dB)
1 -0.10 11 -1.00 60 -4.44
2 -0.19 12 -1.09 70 -5.00
3 -1.28 13 -1.17 80 -5.52
4 -0.38 14 -1.26 90 -6.02
5 -0.47 15 -1.34 100 -6.49
6 -0.56 20 -1.74
7 -0.65 25 -2.13
8 -0.74 30 -2.50
9 -0.83 40 -3.19
10 -0.92 50 -3.84
일 실시예에 따르면, 상기 각 직렬 저항(RS1 또는 RS2)의 크기가 증가함에 따라 삽입 손실이 증가될 수 있으므로, 예를 들어, 삽입 손실이 약 -1dB 이하에 대응되는 저항의 값을 상기 각 직렬 저항(RS1 또는 RS2)의 값으로 결정할 수 있다. 일 실시예에 따르면, 상기 각 직렬 저항(RS1 또는 RS2)은 전자 장치(501)의 조건에 따라 최소값으로 결정할 수 있다. 예를 들어, 전자 장치(501)가 [표 2]의 직렬 저항을 지원할 경우 상기 각 직렬 저항(RS1 또는 RS2)은 삽입 손실이 약 -1dB 이하인 저항값을 갖는 약 10Ω으로 결정할 수 있다.
도 5c를 참조하면, 다양한 실시예에 따른 이상 전압 차단 회로(515-1c)는 상기 커넥터(511)의 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 커넥터(511)를 통해 연결된 외부 전자 장치(505)로부터 데이터(예: 제1 데이터)를 수신하는 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 대응되어 연결된 상기 프로세서(520)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 연결될 수 있다.
일 실시예에 따르면, 상기 이상 전압 차단 회로(515-1c)는 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 대응되는 상기 프로세서(520)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 직렬로 연결된 하나 이상의 제1 수신단 캐패시터들(예: CRX11 또는 CRX12) 및 상기 하나 이상의 제1 수신단 캐패시터들(CRX1 또는 CRX2)과 각각 병렬로 연결된 하나 이상의 방전소자들을 포함할 수 있다. 예를 들어, 이상 전압 차단 회로(515-1c)는 제1 데이터 수신 핀(예: SSRXp 핀(또는, RX+ 핀)(310-11 또는 320-11))과 상기 프로세서(520)의 데이터 수신 단자(PRX1) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX11) 및 상기 제1 수신단 캐패시터(CRX11)의 전단 또는 후단과 전자 장치(501)의 그라운드 사이에 상기 제1 수신단 캐패시터(CRX11)과 병렬로 연결된 방전소자(DRX1)와, 제1 데이터 수신 핀(예: SSRXn 핀(또는, RX- 핀)(310-10 또는 320-10))과 상기 프로세서(520)의 데이터 수신 단자(PRX2) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX12) 및 상기 제1 수신단 캐패시터(CRX12)의 전단 또는 후단과 전자 장치(501)의 그라운드 사이에 상기 제1 수신단 캐패시터(CRX12)과 병렬로 연결된 방전소자(DRX2)를 포함할 수 있다. 상기 제1 수신단 캐패시터들(CRX11 또는 CRX12)은 도 5a에서 상술한 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
일 실시예에 따르면, 상기 하나 이상의 방전소자들 각각은 다이오드(예: DRX1 또는 DRX2)일 수 있다. 상기 각 다이오드(DRX1 또는 DRX2)는 전자 장치(501)의 상기 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)에 직렬로 연결된 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)와 상기 각 제1 데이터 수신 핀(310-10, 310-11 또는 320-10,320-11)과 연결된 외부 전자 장치(505)의 상기 각 제2 데이터 송신 핀(예: 330-2, 330-3 또는 340-2,340-3)에 직렬로 연결된 상기 각 제2 송신단 캐패시터(CTX21 또는 CTX22) 사이의 전압 또는 전류를 방전시키는 기능을 수행할 수 있다. 일 실시예에 따르면, 상기 각 다이오드(DRX1 또는 DRX2)는 ESD(electrostatic discharge diode) 또는 EOS(electrical overstress)를 방지할 수 있는 소자로 기능할 수도 있다.
도 5d를 참조하면, 다양한 실시예에 따른 이상 전압 차단 회로(515-1d)는 상기 커넥터(511)의 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 커넥터(511)를 통해 연결된 외부 전자 장치(505)로부터 데이터(예: 제1 데이터)를 수신하는 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 대응되어 연결된 상기 프로세서(520)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 연결될 수 있다.
일 실시예에 따르면, 상기 이상 전압 차단 회로(515-1d)는 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 대응되는 상기 프로세서(520)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 직렬로 연결된 하나 이상의 제1 수신단 캐패시터들(예: CRX11 또는 CRX12) 및 상기 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 각각 병렬로 연결된 하나 이상의 방전소자들을 포함할 수 있다. 예를 들어, 이상 전압 차단 회로(515-1d)는 제1 데이터 수신 핀(예: SSRXp 핀(또는, RX+ 핀)(310-11 또는 320-11))과 상기 프로세서(520)의 데이터 수신 단자(PRX1) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX11) 및 상기 제1 수신단 캐패시터(CRX11)의 전단 또는 후단과 전자 장치(501)의 그라운드 사이에 상기 제1 수신단 캐패시터(CRX11)과 병렬로 연결된 방전소자(RRX1)와, 제1 데이터 수신 핀(예: SSRXn 핀(또는 RX- 핀)(310-10 또는 320-10))과 상기 프로세서(520)의 데이터 수신 단자(PRX2) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX12) 및 상기 제1 수신단 캐패시터(CRX12)의 전단 또는 후단과 전자 장치(501)의 그라운드 사이에 상기 제1 수신단 캐패시터(CRX12)와 병렬로 연결된 방전소자(RRX2)를 포함할 수 있다. 상기 제1 수신단 캐패시터들(CRX11 또는 CRX12)은 도 5a에서 상술한 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
일 실시예에 따르면, 상기 하나 이상의 방전소자들 각각은 병렬 저항(예: RRX1 또는 RRX2)일 수 있다. 상기 각 병렬 저항(RRX1 또는 RRX2)은 전자 장치(501)의 상기 각 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)에 직렬로 연결된 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)와 상기 각 제1 데이터 수신 핀(예: 310-10, 310-11 또는 320-10,320-11)과 연결된 외부 전자 장치(505)의 상기 각 제2 데이터 송신 핀(예: 330-2, 330-3 또는 340-2,340-3)에 직렬로 연결된 상기 각 제2 송신단 캐패시터(CTX21 또는 CTX22) 사이의 전압 또는 전류를 방전시키는 기능을 수행할 수 있다. 또한, 상기 각 병렬 저항(RRX1 또는 RRX2)은 플로팅(floating)을 방지하는 기능을 수행할 수도 있다.
아래 [표 3]은, 예를 들어, 상기 각 병렬 저항(RRX1 또는 RRX2)의 크기에 따른 삽입 손실을 나타낼 수 있다.
RRX(kohm) 1 10 50 100 200 300 500 1000 2000
Insertion Loss(dB) -0.1933 -0.0195 0.0039 -0.0020 -0.0010 -0.0007 -0.0005 -0.0002 -0.0001
일 실시예에 따르면, 상기 [표 3]에 나타낸 바와 같이, 상기 각 병렬 저항(RRX1 또는 RRX2)의 크기가 커질수록 삽입 손실이 감소될 수 있다. 일 실시예에 따르면, 전자 장치(501)의 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)가 커지면 상기 각 병렬 저항(RRX1 또는 RRX2)은 작아지도록 설정할 수 있다. 예를 들어, 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)가 약 1000nF일 때 상기 각 병렬 저항(RRX1 또는 RRX2)은 약 100kΩ일 수 있으며, 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)가 약 220nF일 때 상기 각 병렬 저항(RRX1 또는 RRX2)은 약 300kΩ일 수 있다.
도 5e를 참조하면, 다양한 실시예에 따른 이상 전압 차단 회로(515-1e)는 상기 커넥터(511)의 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 커넥터(511)를 통해 연결된 외부 전자 장치(505)로부터 데이터(예: 제1 데이터)를 수신하는 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 대응되어 연결된 상기 프로세서(520)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 연결될 수 있다.
일 실시예에 따르면, 상기 이상 전압 차단 회로(515-1e)는 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)에 대응되는 상기 프로세서(520)의 데이터 수신 단자들(PRX1 또는 PRX2) 사이에 각각 직렬로 연결된 하나 이상의 제1 수신단 캐패시터들(예: CRX11 또는 CRX12), 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 각각 직렬로 연결된 하나 이상의 수동 소자들(RS1 및 RS2), 및 상기 하나 이상의 제1 수신단 캐패시터들(예: CRX11 또는 CRX12)과 전자 장치(501)의 그라운드 사이에 각각 병렬로 연결된 하나 이상의 방전소자들을 포함할 수 있다. 예를 들어, 이상 전압 차단 회로(515-1e)는 제1 데이터 수신 핀(예: SSRXp 핀(또는, RX+ 핀)(310-11 또는 320-11))과 상기 프로세서(520)의 데이터 수신 단자(PRX1) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX11), 상기 제1 수신단 캐패시터(CRX11)의 전단 및 후단에 각각에 직렬로 연결된 수동 소자(RS1), 상기 제1 수신단 캐패시터(CRX11)의 전단 및 후단과 전자 장치(501)의 그라운드 사이에 상기 제1 수신단 캐패시터(CRX11)와 각각 병렬로 연결된 방전소자들(DRX11 및 RRX11)과, 제1 데이터 수신 핀(예: SSRXn 핀(또는, RX- 핀)(310-10 또는 320-10))과 상기 프로세서(520)의 데이터 수신 단자(PRX2) 사이에 직렬로 연결된 제1 수신단 캐패시터(CRX12), 상기 제1 수신단 캐패시터(CRX12)의 전단 및 후단에 각각에 직렬로 연결된 수동 소자(RS2), 상기 제1 수신단 캐패시터(CRX12)의 전단 및 후단과 전자 장치(501)의 그라운드 사이에 상기 제1 수신단 캐패시터(CRX12)와 각각 병렬로 연결된 방전소들(DRX12 및 RRX12)을 포함할 수 있다. 상기 제1 수신단 캐패시터들(CRX11 또는 CRX12)은 도 5a에서 상술한 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
일 실시예 따르면, 상기 하나 이상의 수동 소자들 각각은 직렬 저항(RS1 또는 RS2)일 수 있으며, 상기 하나 이상의 방전 소자들 각각은 다이오드(DRX11 또는 DRX12) 또는 병렬 저항(RRX11 또는 RRX12)일 수 있다. 각 직렬 저항(RS1 또는 RS2), 각 다이오드(DRX11 또는 DRX12) 및 각 병렬 저항(RRX11 또는 RRX2)은 도 5b 내지 5c에서 상술한 것과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
본 발명의 다양한 실시예에 따른 이상 전압 차단 회로(515-1a~e)는 도 5a 내지 5e에 도시된 것으로 한정되는 것은 아니며 적어도 하나의 직렬 저항, 적어도 하나의 병렬 저항, 적어도 하나의 다이오드 또는 적어도 하나의 트랜지스터(미도시) 등을 이용한 다양한 조합을 포함할 수 있음은 물론이다.
도 6a 및 6b는 다양한 실시예에 따른 전자 장치의 커넥터의 데이터 수신 핀에 연결된 수신단 캐패시터 유무에 따라 누설 전압 유입 시 커넥터에 인가되는 전압들 및 전력들을 비교하는 그래프들이다.
도 6a를 참조하면, 전자 장치(예: 전자 장치(501))의 커넥터(예: 커넥터(511))의 데이터 수신 핀(예: 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11))에 직렬로 연결된 캐패시터(예: 제1 수신단 캐패시터(CRX11 또는 CRX12))의 유무에 따라 커넥터(511)(예: PHY)에 인가되는 전압들이 도시된다. 도 6a에서 X축은 시간을 나타내며, Y축은 전압[V]을 나타낸다.
상기 전자 장치(501)의 커넥터(511)의 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)에 직렬로 연결된 캐패시터(CRX11 또는 CRX12)가 없는 경우 커넥터(511)에 인가되는 전압은 약 4.7V인 반면, 100nF 크기를 갖는 상기 캐패시터(CRX11 또는 CRX12)가 있는 경우 커넥터(511)에 인가되는 전압은 약 1.1V인 것을 알 수 있다. 즉, 상기 캐패시터(CRX11 또는 CRX12)가 없는 경우 대비 상기 캐패시터(CRX11 또는 CRX12)가 있는 경우, 커넥터(511)에 인가되는 전압은 약 75% 감소되는 것을 확인할 수 있다.
도 6b를 참조하면, 전자 장치(501)의 커넥터(511)의 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)에 직렬로 연결된 상기 캐패시터(CRX11 또는 CRX12)의 유무에 따라 커넥터(511)(예: PHY)에 인가되는 전력들이 도시된다. 도 6b에서 X축은 시간을 나타내며, Y축은 전력[W]을 나타낸다.
상기 전자 장치(501)의 커넥터(511)의 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)에 직렬로 연결된 상기 캐패시터(CRX11 또는 CRX12)가 없는 경우 커넥터(511)에 인가되는 전력은 약 11W인 반면, 100nF 크기를 갖는 상기 캐패시터(CRX11 또는 CRX12)가 있는 경우 커넥터(511)에 인가되는 전력은 약 0.6W인 것을 알 수 있다. 즉, 상기 캐패시터(CRX11 또는 CRX12)가 없는 경우 대비 상기 캐패시터(CRX11 또는 CRX12)가 있는 경우, 커넥터(511)에 인가되는 전력은 약 94% 감소되는 것을 확인할 수 있다.
도 6a 및 6b에 도시된 바와 같이, 커넥터(511)를 통해 데이터 수신 시 각 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)에 직렬로 연결된 상기 각 캐패시터(CRX11 또는 CRX12)를 통해 상기 각 데이터 수신 핀(310-10, 310-11 또는 320-10,320-11)으로 유입되는 이상 전압(예: 서지 또는 누설 전압) 또는 전력이 크게 감소될 수 있다.
도 7은 다양한 실시예에 따른 전자 장치의 커넥터의 데이터 수신 핀에 연결된 수신단 캐패시터의 유무에 따라 커넥터의 전원 공급 핀에 인가되는 전압과 단락 시 커넥터에 인가되는 전압들을 비교하는 그래프이다. 도 7에서 X축은 시간을 나타내며, Y축은 전압[V]을 나타낸다.
도 7을 참조하면, 전자 장치(예: 전자 장치(501))의 커넥터(예: 커넥터(511))의 데이터 수신 핀(예: 제1 데이터 수신 핀(예: 310-10, 310-11 또는 320-10, 320-11))에 직렬로 연결된 캐패시터(예: 제1 수신단 캐패시터(CRX1 또는 CRX2))의 유무에 따라 전원 공급 핀(예: VBUS 핀(310-4, 310-9 또는 320-4, 320-9))에 인가되는 전압(예: VBUS 전압)과 단락 시 커넥터(511)(예: PHY)에 인가되는 전압들이 도시된다.
상기 전자 장치(501)의 커넥터(511)의 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)과 전원 공급 핀(310-4, 310-9 또는 320-4, 320-9)이 단락 시, 상기 데이터 수신 핀(310-10, 310-11 또는 320-10,320-11)에 직렬로 연결된 캐패시터(CRX11 또는 CRX12)가 없는 경우 상기 데이터 수신 핀(310-10, 310-11 또는 320-10,320-11)을 통해 유입되는 전압인 약 5V 정도가 지속적으로 커넥터(511)(예: PHY)에 인가되는 반면, 330nF 크기를 갖는 상기 캐패시터(CRX11 또는 CRX12)가 있는 경우 약 2.2V 정도의 전압이 약 20㎲ 동안 인가되다가 사라지는 것을 알 수 있다.
도 7에 도시된 바와 같이, 이물질 등으로 인해 커넥터(511)의 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)과 이에 근접 배치된 전원 공급 핀(310-4, 310-9 또는 320-4, 320-9)이 단락될 경우에도 상기 각 데이터 수신 핀(310-10, 310-11 또는 320-10,320-11)에 직렬로 연결된 상기 각 캐패시터(CRX11 또는 CRX12)를 통해 데이터 수신 핀(310-10, 310-11 또는 320-10,320-11)로 유입되는 이상 전압(예: 서지 전압 또는 누설 전압) 또는 전력이 크게 감소될 수 있다.
도 8은 다양한 실시예에 따른 전자 장치의 신호품질 테스트 결과를 나타내는 도면들이다. 도 8의 상단 도면은 본 발명의 다양한 실시예에 따른 이상 전압 차단 회로(예: 이상 전압 차단 회로(515-1a~e))를 포함하는 전자 장치(예: 전자 장치(501)의 데이터 송수신 시 신호 품질 테스트 결과로서의 지터 앤 배스터브(jitter & bathtub) 그래프이며, 도 8의 하단 도면은 본 발명의 다양한 실시예에 따른 이상 전압 차단 회로(515-1a~e)를 포함하지 않는 종래의 전자 장치의 데이터 송수신 시 신호 품질 테스트 결과로서의 지터 앤 배스터브 그래프이다. 도 8에서 X축은 시간을 나타내며, Y축은 BER(bit error rate)를 나타낸다.
도 8을 참조하면, 상단 및 하단의 지터 앤 배스터브 그래프들을 비교하면, 단위 시간을 기준으로 비트 오류률의 크기를 알 수 있다. 예를 들어, 상기 비트 오류율은 eye opening(810 또는 820) 크기에 기반하여 파악할 수 있다. 예를 들어, eye opening(810 또는 820) 크기가 클수록 신호 품질이 우수한 것으로 판단할 수 있다. 도 8의 상단 및 하단 그래프들을 비교하면, 상단 그래프의 eye opening(810)의 높이(Height)는 1.191이고 하단 그래프의 eye opening(820)의 높이(Height)는 0.193인 것을 제외하면 동일하다. 즉, 본 발명의 다양한 실시예에 따른 전자 장치(501)와 같이 커넥터(예: 커넥터(511))의 데이터 수신 핀(예: 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)에 다양한 실시예에 따른 이상 전압 차단 회로(예: 이상 전압 차단 회로(515-1a~e))를 연결하여도 외부 전자 장치(505)와 데이터 송수신 시 신호품질에는 그 차이가 미미하므로 거의 영향을 주지 않음을 알 수 있다. 이로부터, 본 발명에 따른 전자 장치(501)는 외부 전자 장치(505)로부터 데이터 수신 시 신호 품질에는 영향을 주지 않으면서도 데이터 수신 핀(예: 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)으로 유입되는 이상 전압(예: 서지 전압 또는 누설 전압) 또는 전류가 차단 또는 강하되도록 제어할 수 있다.
다양한 실시예에 따르면, 전자 장치(예: 전자 장치(501))는, 복수의 핀들(예: 310-1~12 또는 320-1~12)을 포함하는 커넥터(예: 커넥터(511)), 상기 커넥터(511)에 전기적으로 연결된 적어도 하나의 프로세서(예: 프로세서(520)), 및 상기 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 외부 전자 장치(예: 외부 전자 장치(505))로부터 데이터를 수신하는 제1 데이터 수신 핀(예: 310-10, 310-11 또는 320-10, 320-11)과 상기 프로세서(520) 사이에 연결된 이상 전압 차단 회로(예: 누설전압 차단회로(515-1a~e)를 포함할 수 있다.
다양한 실시예에 따르면, 상기 이상 전압 차단 회로(515-1a)는, 상기 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)과 상기 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)에 대응되는 상기 프로세서(520)의 데이터 수신 단자(예: PRX1 또는 PRX2) 사이에 직렬로 연결된 제1 수신단 캐패시터(예: CRX11 또는 CRX12)를 포함할 수 있다.
다양한 실시예에 따르면, 상기 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)은 상기 외부 전자 장치(505)의 커넥터(예: 커넥터(550))에 포함된 복수의 핀들(예: 330-1~12 또는 340-1~12) 중 상기 데이터를 상기 전자 장치(501)로 전송하는 제2 데이터 송신 핀(예: 330-2, 330-3 또는 340-2, 340-3)과 연결될 수 있다.
다양한 실시예에 따르면, 전자 장치(501)는 상기 복수의 핀들(310-1~12 또는 320-1~12) 중 상기 커넥터(511)를 통해 연결된 상기 외부 전자 장치(505)로 데이터를 전송하는 제1 데이터 송신 핀(예: 310-2, 310-3 또는 320-2, 320-3)과 상기 프로세서(520) 사이에 연결된 직류(DC) 차단회로(예: DC 차단 회로(515-2))를 더 포함할 수 있다.
다양한 실시예에 따르면, 상기 직류(DC) 차단회로(515-2)는, 상기 제1 데이터 송신 핀(310-2, 310-3 또는 320-2, 320-3)과 상기 제1 데이터 송신 핀(310-2, 310-3 또는 320-2, 320-3)에 대응되는 상기 프로세서(520)의 데이터 송신 단자(예: PTX1 또는 PTX2) 사이에 직렬로 연결된 제1 송신단 캐패시터(CTX11 또는 CTX12)를 포함할 수 있다.
다양한 실시예에 따르면, 상기 제1 데이터 송신 핀(310-2, 310-3 또는 320-2, 320-3)은 상기 외부 전자 장치(505)의 커넥터(550)에 포함된 복수의 핀들(330-1~12 또는 340-1~12) 중 상기 전자 장치(501)로부터 상기 데이터를 수신하는 제2 데이터 수신 핀(예: 330-10, 330-11 또는 340-10, 340-11)과 연결될 수 있다.
다양한 실시예에 따르면, 전자 장치(예: 전자 장치(501))는 외부 전자 장치(예: 외부 전자 장치(505))로부터 데이터를 수신하는 적어도 하나의 제1 데이터 수신 핀(예: 310-10, 310-11 또는 320-10, 320-11) 및 상기 외부 전자 장치(505)로 데이터를 전송하는 적어도 하나의 제1 데이터 송신 핀(예: 310-2, 310-3 또는 320-2, 320-3)을 포함하는 커넥터(예: 커넥터(511)), 상기 커넥터(511)에 전기적으로 연결된 적어도 하나의 프로세서(예: 프로세서(520)), 상기 적어도 하나의 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)과 상기 프로세서(520) 사이에 연결된 적어도 하나의 제1 회로(예: 이상 전압 차단 회로(515-1a~e)), 및 상기 적어도 하나의 제1 데이터 송신 핀(310-2, 310-3 또는 320-2, 320-3)과 상기 프로세서(520) 사이에 연결된 적어도 하나의 제2 회로(예: 직류(DC) 차단회로(515-2))를 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치(예: 전자 장치(501))는, 전원 레귤레이터(예: 전원 관리 모듈(488)), 상기 전원 레귤레이터(488)에 전기적으로 연결된 프로세서(예: 프로세서(520)), 외부 전자 장치(예: 외부 전자 장치(505))와 상기 전원 레귤레이터(488)를 전기적으로 연결하기 위한 하나 이상의 제 1 전원 핀들(예: VBUS 핀들(310-9 또는 320-9)) 및 상기 하나 이상의 제 1 전원 핀들(310-9 또는 320-9) 중 적어도 일부에 인접하여 배치되고, 상기 외부 전자 장치(505)의 커넥터(예: 커넥터(550))의 제2 데이터 송신 핀들(예: 330-2, 330-3 또는 340-2, 340-3)과 상기 프로세서(520)의 데이터 수신 단자들(예: PRX1 또는 PRX2)을 전기적으로 각각 연결하는 하나 이상의 제 1 데이터 수신 핀들(예: 310-10, 310-11 또는 320-10, 320-11)을 포함하는 커넥터(예: 커넥터(511)), 및 상기 하나 이상의 제1 전원 핀들(310-9 또는 320-9) 중 상기 적어도 일부로부터 상기 하나 이상의 제 1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)로 유입될 수 있는 전원을 차단하도록 상기 하나 이상의 제 1 데이터 수신 핀들(310-10, 310-11 또는 320-10, 320-11)과 상기 프로세서(520) 사이에 각각 전기적으로 연결된 하나 이상의 제1 수신단 캐패시터들(예: CRX11 또는 CRX12)을 포함할 수 있다.
다양한 실시예에 따르면, 상기 커넥터(511)는 범용 직렬 버스 타입 C의 커넥터일 수 있다.
다양한 실시예에 따르면, 상기 하나 이상의 제1 데이터 수신 핀(310-10, 310-11 또는 320-10, 320-11)은 SSRXn 핀(또는, RX- 핀)(예: 310-10 또는 320-10) 또는 SSRXp 핀(또는, RX+ 핀)(예: 310-11 또는 320-11)을 포함할 수 있다.
다양한 실시예에 따르면, 각 제1 수신단 캐패시터(CRX11 또는 CRX12)는 상기 외부 전자 장치(505)의 각 제2 데이터 송신 핀(330-2, 330-3 또는 340-2, 304-3)에 직렬로 연결된 각 제2 송신단 캐패시터(예: CTX21 또는 CTX22)보다 큰 값을 가질 수 있다.
다양한 실시예에 따르면, 각 제1 수신단 캐패시터(CRX11 또는 CRX22)의 값은 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)의 값과 상기 외부 전자 장치(505)의 각 제2 송신단 캐패시터(CTX21 또는 CTX22)의 값의 합이 지정된 범위 내에 있도록 하는 값으로 설정될 수 있다.
다양한 실시예에 따르면, 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 각각 직렬로 연결된 하나 이상의 수동 소자들을 더 포함할 수 있다.
다양한 실시예에 따르면, 상기 하나 이상의 수동 소자들은 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)의 각 전단 또는 각 후단에 직렬로 연결된 하나 이상의 저항들(예: 직렬 저항(RS1 또는 RS1))을 포함할 수 있다.
다양한 실시예에 따르면, 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 각각 병렬로 연결되도록 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)의 각 일단과 상기 전자 장치(501)의 그라운드 사이에 연결된 하나 이상의 방전 소자들을 더 포함할 수 있다.
다양한 실시예에 따르면, 각 방전 소자는 각 제1 수신단 캐패시터(CRX11 또는 CRX12)의 전단 또는 후단과 상기 전자 장치(501)의 그라운드 사이에 상기 각 제1 수신단 캐패시터(CRX11 또는 CRX12)와 병렬로 연결된 적어도 하나의 저항(예: 병렬 저항(RRX1 또는 RRX2)), 적어도 하나의 다이오드(예: DRX1 또는 DRX2), 적어도 하나의 트랜지스터(미도시) 또는 그 조합을 포함할 수 있다.
다양한 실시예에 따르면, 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 직렬로 연결된 하나 이상의 직렬 저항들(RS1 또는 RS2), 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 각각 병렬로 연결되도록 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)의 각 전단 또는 각 후단과 상기 그라운드 사이에 연결된 병렬 저항들(RRX1 또는 RRX2), 및 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)과 각각 병렬로 연결되도록 상기 하나 이상의 제1 수신단 캐패시터들(CRX11 또는 CRX12)의 각 전단 또는 각 후단과 상기 그라운드 사이에 연결된 하나 이상의 다이오드들(DRX1 또는 DRX2)을 더 포함할 수 있다.
다양한 실시예에 따르면, 상기 커넥터(511)는 상기 외부 전자 장치(505)의 커넥터(550)의 제2 데이터 수신 핀들(예: 330-10, 330-11 또는 340-10, 340-11)과 상기 프로세서(520)의 데이터 송신 단자들(PTX1 또는 PTX2)을 각각 전기적으로 연결하는 하나 이상의 제1 데이터 송신 핀들(예: 310-2, 310-3 또는 320-2, 320-3)을 더 포함할 수 있다. 상기 전자 장치(501)는 상기 하나 이상의 제1 데이터 송신 핀(310-2, 310-3 또는 320-2, 320-3)과 상기 프로세서(520) 사이에 전기적으로 각각 연결된 하나 이상의 제1 송신단 캐패시터들(예: CTX11 또는 CTX12)을 더 포함할 수 있다.
다양한 실시예에 따르면, 상기 제1 데이터 송신 핀들(310-2, 310-3 또는 320-2, 320-3)은 SSTXn 핀(또는, TX- 핀)(예: 310-3 또는 320-3) 또는 SSTXp 핀(또는 TX+ 핀)(예: 310-2 또는 320-2)을 포함할 수 있다.
다양한 실시예에 따르면, 각 제1 송신단 캐패시터(CTX11 또는 CTX12)는 상기 외부 전자 장치(505)의 각 제2 데이터 수신 핀(330-10, 330-11 또는 340-10, 340-11)에 직렬로 연결된 각 제2 수신단 캐패시터(예: CRX21 또는 CRX22)보다 작은 값을 가질 수 있다.
다양한 실시예에 따르면, 전자 장치(예: 전자 장치(501))는 프로세서(예: 프로세서(520)), 외부 전자 장치(예: 외부 전자 장치(505))의 수신 핀(예: 330-10, 330-11 또는 340-10, 340-11)과 상기 프로세서(520)의 데이터 송신 단자(예: PTX1 또는 PTX2)를 전기적으로 연결하는 송신 핀(예: 310-2, 310-3 또는 320-2, 320-3)과, 상기 외부 전자 장치(505)의 송신 핀(예: 330-2, 330-3 또는 340-2, 340-3)과 상기 프로세서(520)의 데이터 수신 단자(예: PRX1 또는 PRX2)를 전기적으로 연결하는 수신 핀(예: 310-10, 310-11 또는 320-10, 320-11)을 포함하는 USB 커넥터(예: 커넥터(511)), 상기 USB 커넥터(511)의 상기 수신 핀(310-10, 310-11 또는 320-10, 320-11)으로 유입될 수 있는 전원을 차단하는 제1 수신단 캐패시터(예: 제1 수신단 캐패시터(CRX11 또는 CRX12)), 및 상기 USB 커넥터(511)의 상기 송신 핀(310-2, 310-3 또는 320-2, 320-3)으로 유입될 수 있는 전원을 차단하는 제1 송신단 캐패시터(예: 제1 송신단 캐패시터(CTX11 또는 CTX12))를 포함할 수 있다. 상기 프로세서(520)는, 상기 제1 송신단 캐패시터(CTX11 또는 CTX12)), 상기 외부 전자 장치(505)의 상기 수신 핀(330-10, 330-11 또는 340-10, 340-11)에 연결된 제2 수신단 캐패시터(예: 제2 수신단 캐패시터(CRX21 또는 CRX22)) 및 상기 외부 전자 장치(505)의 상기 수신 핀(330-10, 330-11 또는 340-10, 340-11)과 상기 외부 전자 장치(505)의 그라운드 사이에 연결된 저항(예: 병렬 저항(RRX21 또는 RRX22))에 의한 시정수에 적어도 일부 기반하여, 상기 외부 전자 장치(505)와의 연결 또는 연결 해제를 감지하도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 제1 수신단 캐패시터(CRX11 또는 CRX12)는 상기 외부 전자 장치(505)의 상기 송신 핀(330-2, 330-3 또는 340-2, 340-3)에 연결된 제2 송신단 캐패시터(CTX21 또는 CTX22)보다 큰 값을 가질 수 있다.
다양한 실시예에 따르면, 상기 제1 송신단 캐패시터(CTX11 또는 CTX12)는 상기 제2 수신단 캐패시터(CRX21 또는 CRX22)보다 작은 값을 가질 수 있다.
다양한 실시예에 따르면, 상기 프로세서(520)는, 상기 시정수가 제1 임계값 미만이면, 상기 외부 전자 장치(505)가 연결 해제된 것으로 감지하도록 설정될 수 있다.
다양한 실시예에 따르면, 상기 프로세서(520)는, 상기 시정수가 상기 제1 임계값보다 큰 제2 임계값 이상이면, 상기 외부 전자 장치(505)가 연결된 것으로 감지하도록 설정될 수 있다.
다양한 실시예에 따르면, 전자 장치(예: 전자 장치(501))는, 프로세서(예: 프로세서(520), 외부 전자 장치(예: 외부 전자 장치(505))의 송신 핀(예: 330-2, 330-3 또는 340-2, 340-3)과 상기 프로세서(520)의 데이터 수신 단자(예: PRX1 또는 PRX2)를 전기적으로 연결하는 수신 핀(예: 310-10, 310-11 또는 320-10, 320-11)을 포함하는 USB 커넥터(예: 커넥터(511)) 및 상기 USB 커넥터(511)의 상기 수신 핀(310-10, 310-11 또는 320-10, 320-11)으로 유입될 수 있는 전원을 차단하도록 상기 수신 핀(310-10, 310-11 또는 320-10, 320-11)과 상기 프로세서(520) 사이에 전기적으로 연결된 제1 캐패시터(예: 제1 수신단 캐패시터(CRX11 또는 CRX12))를 포함할 수 있다.
다양한 실시예에 따르면, 상기 전자 장치(501)는 상기 수신 핀(310-10, 310-11 또는 320-10, 320-11)과 상기 전자 장치(501)의 그라운드 사이에 연결된 저항(예: 병렬 저항(RRX11 또는 RRX12))을 더 포함할 수 있다. 상기 제1 캐패시터(CRX11 또는 CRX12)의 값은, 상기 외부 전자 장치(505)의 상기 송신 핀(330-2, 330-3 또는 340-2, 340-3)에 연결된 제2 캐패시터(예: 제2 송신단 캐패시터(CTX21 또는 CTX22)), 및 상기 저항(RRX11 또는 RRX12)에 의한 시정수에 적어도 일부 기반하여, 상기 외부 전자 장치(505)가 상기 전자 장치(501)와의 연결 또는 분리를 감지하도록 상기 제2 캐패시터(CTX21 또는 CTX22) 보다 큰 값을 갖도록 설정될 수 있다.
컴퓨터로 판독 가능한 기록 매체는, 하드디스크, 플로피디스크, 마그네틱 매체(magnetic media)(예: 자기테이프), 광기록 매체(optical media)(예: CD-ROM(compact disc read only memory), DVD(digital versatile disc), 자기-광 매체(magneto-optical media)(예: 플롭티컬 디스크(floptical disk)), 하드웨어 장치(예: ROM(read only memory), RAM(random access memory), 또는 플래시 메모리 등) 등을 포함할 수 있다. 또한, 프로그램 명령에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함할 수 있다. 상술한 하드웨어 장치는 다양한 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지다.
본 문서에 개시된 실시예는 개시된, 기술 내용의 설명 및 이해를 위해 제시된 것이며, 본 문서에서 기재된 기술의 범위를 한정하는 것은 아니다. 따라서, 본 문서의 범위는, 본 문서의 기술적 사상에 근거한 모든 변경 또는 다양한 다른 실시예를 포함하는 것으로 해석되어야 한다.
410: 인터페이스 411: 커넥터
415: 보호회로 415-1: 이상 전압 차단 회로
415-2: DC 차단 회로 420: 프로세서
488: 전력 관리 모듈 489: 배터리

Claims (20)

  1. 전자 장치에 있어서,
    전원 레귤레이터;
    상기 전원 레귤레이터에 전기적으로 연결된 프로세서;
    외부 전자 장치와 상기 전원 레귤레이터를 전기적으로 연결하기 위한 하나 이상의 제 1 전원 핀들 및 상기 하나 이상의 제 1 전원 핀들 중 적어도 일부에 인접하여 배치되고, 상기 외부 전자 장치의 커넥터의 제2 데이터 송신 핀들과 상기 프로세서의 데이터 수신 단자들을 전기적으로 각각 연결하는 하나 이상의 제 1 데이터 수신 핀들을 포함하는 커넥터; 및
    상기 하나 이상의 제1 전원 핀들 중 상기 적어도 일부로부터 상기 하나 이상의 제 1 데이터 수신 핀들로 누설될 수 있는 전원을 차단하도록 상기 하나 이상의 제 1 데이터 수신 핀들과 상기 프로세서 사이에 각각 전기적으로 연결된 하나 이상의 제1 수신단 캐패시터들을 포함하는 전자 장치.
  2. 제1항에 있어서,
    상기 커넥터는 범용 직렬 버스(USB) 타입 C의 커넥터인 전자 장치.
  3. 제1항에 있어서,
    상기 하나 이상의 제1 데이터 수신 핀들은 SSRXn 핀 또는 SSRXp 핀을 포함하는 전자 장치.
  4. 제1항에 있어서,
    각 제1 수신단 캐패시터는 상기 외부 전자 장치의 각 제2 데이터 송신 핀에 직렬로 연결된 각 제2 송신단 캐패시터보다 큰 값을 갖는 전자 장치.
  5. 제1항에 있어서,
    각 제1 수신단 캐패시터의 값은 상기 각 제1 수신단 캐패시터의 값과 상기 외부 전자 장치의 각 제2 송신단 캐패시터의 값의 합이 지정된 범위 내에 있도록 하는 값으로 설정되는 전자 장치.
  6. 제1항에 있어서,
    상기 하나 이상의 제1 수신단 캐패시터들과 각각 직렬로 연결된 하나 이상의 수동 소자들을 더 포함하는 전자 장치.
  7. 제6항에 있어서,
    상기 하나 이상의 수동 소자들은 상기 하나 이상의 제1 캐패시터들의 각 전단 또는 각 후단에 직렬로 연결된 하나 이상의 저항들을 포함하는 전자 장치.
  8. 제1항에 있어서,
    상기 하나 이상의 제1 수신단 캐패시터들과 각각 병렬로 연결되도록 상기 하나 이상의 제1 수신단 캐패시터들의 각 일단과 상기 전자 장치의 그라운드 사이에 연결된 하나 이상의 방전 소자들을 더 포함하는 전자 장치.
  9. 제8항에 있어서,
    각 방전 소자는 각 제1 수신단 캐패시터의 전단 또는 후단과 상기 그라운드 사이에 상기 각 제1 수신단 캐패시터와 병렬로 연결된 적어도 하나의 저항, 적어도 하나의 다이오드, 적어도 하나의 트랜지스터 또는 그 조합을 포함하는 전자 장치.
  10. 제1항에 있어서,
    상기 하나 이상의 제1 수신단 캐패시터들과 각각 직렬로 연결된 하나 이상의 직렬 저항들;
    상기 하나 이상의 제1 수신단 캐패시터들과 각각 병렬로 연결되도록 상기 하나 이상의 제1 수신단 캐패시터들의 각 전단 또는 각 후단과 상기 그라운드 사이에 연결된 하나 이상의 병렬 저항들; 및
    상기 하나 이상의 제1 수신단 캐패시터들과 각각 병렬로 연결되도록 상기 하나 이상의 제1 수신단 캐패시터들의 각 전단 또는 각 후단과 상기 전자 장치의 그라운드 사이에 연결된 하나 이상의 다이오드들을 더 포함하는 전자 장치.
  11. 제1항에 있어서,
    상기 커넥터는 상기 외부 전자 장치의 커넥터의 제2 데이터 수신 핀들과 상기 프로세서의 데이터 송신 단자들을 각각 전기적으로 연결하는 하나 이상의 제1 데이터 송신 핀들을 더 포함하며,
    상기 하나 이상의 제1 데이터 송신 핀들과 상기 프로세서 사이에 전기적으로 각각 연결된 하나 이상의 제1 송신단 캐패시터들을 더 포함하는 전자 장치.
  12. 제11항에서,
    상기 하나 이상의 제1 데이터 송신 핀들은 SSTXn 핀 또는 SSTXp 핀을 포함하는 전자 장치.
  13. 제11항에 있어서,
    각 제1 송신단 캐패시터는 상기 외부 전자 장치의 각 제2 데이터 수신 핀에 직렬로 연결된 각 제2 수신단 캐패시터보다 작은 값을 갖는 전자 장치.
  14. 전자 장치에 있어서,
    프로세서;
    외부 전자 장치의 수신 핀과 상기 프로세서의 데이터 송신 단자를 전기적으로 연결하는 송신 핀과, 상기 외부 전자 장치의 송신 핀과 상기 프로세서의 데이터 수신 단자를 전기적으로 연결하는 수신 핀을 포함하는 USB 커넥터;
    상기 USB 커넥터의 상기 수신 핀으로 유입될 수 있는 전원을 차단하는 제1 수신단 캐패시터; 및
    상기 USB 커넥터의 상기 송신 핀으로 유입될 수 있는 전원을 차단하는 제1 송신단 캐패시터를 포함하고,
    상기 프로세서는,
    상기 제1 송신단 캐패시터, 상기 외부 전자 장치의 상기 수신 핀에 연결된 제2 수신단 캐패시터, 및 상기 외부 전자 장치의 상기 수신 핀과 상기 외부 전자 장치의 그라운드 사이에 연결된 저항에 의한 시정수에 적어도 일부 기반하여, 상기 외부 전자 장치와의 연결 또는 연결 해제를 감지하도록 설정된 전자 장치.
  15. 제14항에 있어서,
    상기 제1 수신단 캐패시터는 상기 외부 전자 장치의 상기 송신 핀에 연결된 제2 송신단 캐패시터보다 큰 값을 갖는 전자 장치.
  16. 제14항에 있어서,
    기 제1 송신단 캐패시터는 상기 제2 수신단 캐패시터보다 작은 값을 갖는 전자 장치.
  17. 제14항에 있어서,
    상기 프로세서는,
    상기 시정수가 제1 임계값 미만이면, 상기 외부 전자 장치가 연결 해제된 것으로 감지하도록 설정된 전자 장치.
  18. 제17항에 있어서,
    상기 프로세서는,
    상기 시정수가 상기 제1 임계값 보다 큰 제2 임계값 이상이면, 상기 외부 전자 장치가 연결된 것으로 감지하도록 설정된 전자 장치.
  19. 전자 장치에 있어서,
    프로세서;
    외부 전자 장치의 송신 핀과 상기 프로세서의 데이터 수신 단자를 전기적으로 연결하는 수신 핀을 포함하는 USB 커넥터; 및
    상기 USB 커넥터의 상기 수신 핀으로 유입될 수 있는 전원을 차단하도록 상기 수신 핀과 상기 프로세서 사이에 전기적으로 연결된 제1 캐패시터를 포함하는 전자 장치.
  20. 제19항에 있어서
    상기 수신 핀과 상기 전자 장치의 그라운드 사이에 연결된 저항을 더 포함하며,
    상기 제1 캐패시터의 값은,
    상기 제1 캐패시터, 상기 외부 전자 장치의 상기 송신 핀에 연결된 제2 캐패시터, 및 상기 저항에 의한 시정수에 적어도 일부 기반하여, 상기 외부 전자 장치가 상기 전자 장치와의 연결 또는 분리를 감지하도록 상기 제2 캐패시터보다 큰 값을 갖도록 설정된 전자 장치.
KR1020170157472A 2017-11-23 2017-11-23 이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치 KR102481203B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170157472A KR102481203B1 (ko) 2017-11-23 2017-11-23 이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치
US16/196,539 US11294439B2 (en) 2017-11-23 2018-11-20 Connector connected to capacitor for blocking abnormal voltage and electronic device having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170157472A KR102481203B1 (ko) 2017-11-23 2017-11-23 이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치

Publications (2)

Publication Number Publication Date
KR20190059651A true KR20190059651A (ko) 2019-05-31
KR102481203B1 KR102481203B1 (ko) 2022-12-27

Family

ID=66534461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170157472A KR102481203B1 (ko) 2017-11-23 2017-11-23 이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치

Country Status (2)

Country Link
US (1) US11294439B2 (ko)
KR (1) KR102481203B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057305A (ko) * 2018-11-16 2020-05-26 (주)한국프레이밍연구소 역방향 누설 전류 방지 기능이 구비된 충전형 전자 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102406959B1 (ko) * 2017-11-28 2022-06-13 삼성전자주식회사 커넥터를 포함하는 전자 장치 및 전자 장치에서의 전력 송수신을 제어하는 방법
US10594366B2 (en) 2018-04-26 2020-03-17 RayMX Microelectronics, Corp. Storage device, memory controller circuit, and monitoring method thereof
US20220141416A1 (en) * 2020-11-04 2022-05-05 Trijicon, Inc. Video Recorder Power Source
TWI790781B (zh) * 2021-10-20 2023-01-21 宏碁股份有限公司 電子系統
US11757281B2 (en) * 2021-12-07 2023-09-12 Infineon Technologies Ag Electrostatic discharge protection device with integrated series resistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474117B1 (en) * 2008-01-31 2009-01-06 International Business Machines Corporation Bi-directional universal serial bus booster circuit
US20090276546A1 (en) * 2008-05-01 2009-11-05 Broadcom Corporation Techniques for detection and serial communication for a non-usb serial interface over usb connector
US20160156137A1 (en) * 2014-12-02 2016-06-02 Mediatek Inc. System and circuit using usb type-c interface
KR20160129704A (ko) * 2015-04-30 2016-11-09 삼성전자주식회사 전자 장치, 아답터 장치 및 그 영상 데이터 처리 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140136B (zh) 2009-03-30 2018-02-13 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
US9647721B2 (en) 2012-02-06 2017-05-09 Kfx Circuits And Systems Private Limited Variable impedance scheme for providing a wired communication
US8898348B2 (en) * 2013-02-07 2014-11-25 Apple Inc. Method and system for detecting connection of a host device to an accessory device
US9030208B2 (en) * 2013-02-07 2015-05-12 Apple Inc. Using pulsed DC to detect connector mating and unmating
US9584184B2 (en) * 2013-03-05 2017-02-28 Qualcomm Incorporated Unified front-end receiver interface for accommodating incoming signals via AC-coupling or DC-coupling
JP6538593B2 (ja) * 2016-03-11 2019-07-03 東芝メモリ株式会社 ホスト装置
US11688981B2 (en) * 2019-03-06 2023-06-27 Nxp B.V. Redriver to autonomously detect cable orientation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474117B1 (en) * 2008-01-31 2009-01-06 International Business Machines Corporation Bi-directional universal serial bus booster circuit
US20090276546A1 (en) * 2008-05-01 2009-11-05 Broadcom Corporation Techniques for detection and serial communication for a non-usb serial interface over usb connector
US20160156137A1 (en) * 2014-12-02 2016-06-02 Mediatek Inc. System and circuit using usb type-c interface
KR20160129704A (ko) * 2015-04-30 2016-11-09 삼성전자주식회사 전자 장치, 아답터 장치 및 그 영상 데이터 처리 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rx AC Coupling Capacitor Option (USB 3.1 ENGINEERING CHANGE NOTICE), (2013.08.16.) 1부.* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057305A (ko) * 2018-11-16 2020-05-26 (주)한국프레이밍연구소 역방향 누설 전류 방지 기능이 구비된 충전형 전자 장치

Also Published As

Publication number Publication date
KR102481203B1 (ko) 2022-12-27
US20190155352A1 (en) 2019-05-23
US11294439B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
KR20190059651A (ko) 이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치
US11288407B2 (en) Method and electronic device for controlling voltage output to external electronic device according to size of voltage detected at signal terminal connected to external electronic device
KR101494900B1 (ko) 충전 장치 식별을 통한 충전 기능을 갖는 휴대 단말기 및방법
CN108666826B (zh) 一种转接头、终端设备和转接头系统
KR102577457B1 (ko) 전원 공급을 제어하는 전자 장치 및 방법
US11556163B2 (en) Electronic device including connector and method for controlling power transmission/reception in electronic device
US9274992B2 (en) Cable with circuitry for communicating performance information
US9312576B2 (en) Portable electronic devices capable of obtaining charging current value of charger and charging method thereof
US9864714B2 (en) Electronic system for performing recharging and data communication
KR20210014356A (ko) Usb 장치의 손상을 방지하기 위한 전자 장치 및 그의 동작 방법
WO2018045870A1 (en) Usb type-c connector with a secondary port
US20120096286A1 (en) Charging management method, charging control circuit and the host apparatus having the same
US20140068113A1 (en) Data transmission between a portable electronic device and various accessory devices via respective dedicated connection interfaces
KR20200050260A (ko) 외부 전자 장치로부터 전원을 공급받는 전자 장치 및 방법
KR20210009511A (ko) Usb 포트를 통해 오디오를 출력하기 위한 전자 장치 및 그에 관한 방법
KR20190089581A (ko) 전자 장치의 방송 수신 방법 및 장치
TW202234773A (zh) 電纜供電的電力連接中的斷開電弧防護
US10754805B1 (en) USB adapter
TW202226685A (zh) 雙向充電線結構
CN210111096U (zh) 一种接口和电子设备
KR102627633B1 (ko) 커넥터의 연결 상태를 판단하기 위한 로직 회로를 포함하는 전자 장치
TWI394045B (zh) 攜帶型電子裝置及其附件鑒別方法
KR102600482B1 (ko) 경보를 출력하는 전자 장치 및 방법, 및 상기 전자 장치와 연결되는 잠금 장치를 포함하는 시스템
CN111030226B (zh) 一种设备检测方法及电子设备
KR20230043709A (ko) 테더링되지 않은 케이블들에 대한 보호 회로들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant