KR20190050408A - Cnt를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자 - Google Patents

Cnt를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자 Download PDF

Info

Publication number
KR20190050408A
KR20190050408A KR1020170145783A KR20170145783A KR20190050408A KR 20190050408 A KR20190050408 A KR 20190050408A KR 1020170145783 A KR1020170145783 A KR 1020170145783A KR 20170145783 A KR20170145783 A KR 20170145783A KR 20190050408 A KR20190050408 A KR 20190050408A
Authority
KR
South Korea
Prior art keywords
type
type channel
channel
swcnt
thin film
Prior art date
Application number
KR1020170145783A
Other languages
English (en)
Other versions
KR102024133B1 (ko
Inventor
박성규
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020170145783A priority Critical patent/KR102024133B1/ko
Publication of KR20190050408A publication Critical patent/KR20190050408A/ko
Application granted granted Critical
Publication of KR102024133B1 publication Critical patent/KR102024133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • H10K30/53—Photovoltaic [PV] devices in the form of fibres or tubes, e.g. photovoltaic fibres
    • H01L27/304—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H01L51/0048—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

CNT를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자가 개시된다. 본 발명의 일 실시예에 따른 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법은 1차원 섬유기판에 탄소나노튜브를 코팅하여 CNT(Carbonnanotube) 박막을 형성하는 단계, 상기 CNT 박막에 자외선을 조사하여 복수의 제1형 채널을 패터닝하는 단계, 상기 복수의 제1형 채널중 적어도 하나에 제2형 도펀트를 도핑(doping)하여 제2형 채널로 변환하는 단계를 포함한다.

Description

CNT를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자{Method for manufacturing of electronic device based on 1-dimentional fiber using Carbonnanotube and electronic device thereof}
본 발명은 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자에 관한 것으로, 특히 1차원 섬유기판에 탄소나노튜브를 코팅하여 CNT(Carbonnanotube) 박막을 형성하고, 상기 CNT 박막에 자외선을 조사하여 복수의 제1형 채널을 패터닝하며, 복수의 제1형 채널중 적어도 하나에 제2형 도펀트를 도핑(doping)하여 제2형 채널로 변환하는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자에 관한 것이다.
최근, Wearable 디바이스에 대한 관심이 커짐에 따라 전자섬유(e-textile)는 가벼운 무게, 착용감, 유연성으로 인해 이상적인 차세대 Wearable 소자의 플랫폼으로 주목을 받고 있다. 기존의 전자소자들과 비교하여 전자섬유는 섬유자체에 집적화 및 상호연결이 용이하며, 기능성 섬유를 직접 섬유에 weaving 할 수 있다. 현재까지 많은 연구 그룹들은 섬유기반 센서, 에너지 소자, 슈퍼캐패시터, 발광 다이오드, 트랜지스터 등을 개발함으로써 다양한 응용분야에서 전자섬유가 실현 가능하다는 것을 보여 주었다. 특히, 섬유기반 트랜지스터에 대한 연구에서는 진공증착 또는 용액공정을 이용한 유기물/무기물 기반 트랜지스터 및 회로를 2차원(2-Dimension) 섬유기판에 구현하는 연구 및 개발을 진행하였다. 하지만, 낮은 전기적 특성과 나쁜 안정성을 지닌 유기물과 휨, 굽힘 등의 기계적인 특성이 좋지 않은 무기물 소재 사용은 차세대 Wearable 소자에 쓰이기에는 아직까지 연구가 더 필요한 실정이다. 차세대 Wearable 소자에 쓰이기 위해서는 높은 전기적 특성, 동작 안정성, 섬유기판에 적용 가능한 소재가 필요하다.
한편, 유기물 반도체는 유연성 및 저온공정 가능성의 특성 때문에 섬유기반 트랜지스터의 분야에 적용 및 연구가 되고 있다. 표면의 거칠기는 트랜지스터의 전기적 특성에 영향을 크게 주기 때문에 표면을 매끄럽게 해주는게 중요한 요소가 된다. 섬유기판의 경우, 섬유표면의 거칠기가 좋지 않기 때문에 소자를 구현 하는데 어려움이 있다. 최근의 연구에서는 섬유 기판에 wettability를 향상시키기 위해 특정한 폴리머를 코팅 후 폴리머 블랜딩 용액과 vertical phase separation을 이용하여 bendable 섬유기반 유기물 트랜지스터를 구현하였다.
그러나, 유기물 반도체를 이용한 섬유기반 트랜지스터로 차세대 wearable 소자로 구현하기 위해서는 낮은 전기적 특성 때문에 어려움이 있어, 대체 할 수 있는 소재개발이 필요하다.
이에, 최근 무기물 반도체를 이용한 섬유기반 트랜지스터 연구는 진공증착 공정을 이용하여 우수한 전기적 특성를 가지는 소자 및 회로를 구현하였으나, 기계적인 stress에 취약하여 wearable 소자 응용에는 어려움이 있다.
한편, 종래의 웨어러블 디바이스는 견고한 기판(유리, 실리콘 등)에 구현되어 왔으며, 우수한 전기적 특성을 보여왔으나, 매일 인체와 접촉하는 섬유 혹은 섬유소재에 직접 전자 디바이스를 집적화 및 상호연결 하기에는 어려움이 있고, 휘거나 굽혔을 경우 디바이스의 특성이 현저히 감소되거나 특성을 잃어버리는 문제점이 있다.
또한, 대부분의 섬유기반 디바이스는 제조의 용이성 때문에 주로 2차원(2-Dimension) 섬유기판에 구현이 되어왔지만, 인체와의 호환성 및 불일치, 다양한 섬유재질 간의 상호 연결 등에 대한 어려움이 있다.
따라서, 1차원(1-Dimension) 섬유기반으로 전기적 및 기계적 특성이 우수하고, 안정성이 우수하며 제조가 용이한 전자소자의 개발이 요구되고 있다.
이에 관련하여, 발명의 명칭이 "유기물 박막 패터닝 방법 및 이를 이용하여 제조된 소자, 트랜지스터"인 한국공개특허 제 2016-0062269호가 존재한다.
본 발명이 해결하고자 하는 기술적 과제는 1차원(1-Dimension) 섬유기반으로 전기적 및 기계적 특성이 우수하고, 안정성이 우수하며 제조가 용이한 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자를 제공하는 것이다.
본 발명의 해결하고자 하는 다른 기술적 과제는 1차원 섬유기판에 p-type과 n-type이 동시에 존재하는 트랜지스터를 제작하여 섬유기반 CMOS 회로를 구현할 수 있는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법은, 1차원 섬유기판에 탄소나노튜브를 코팅하여 CNT(Carbonnanotube) 박막을 형성하는 단계, 상기 CNT 박막에 자외선을 조사하여 복수의 제1형 채널을 패터닝하는 단계, 상기 복수의 제1형 채널중 적어도 하나에 제2형 도펀트를 도핑(doping)하여 제2형 채널로 변환하는 단계를 포함한다.
바람직하게는, 상기 1차원 섬유기판은 광섬유, 상기 광섬유상에 적층되어 형성된 게이트 전극, 상기 게이트 전극의 상부에 증착되어 형성되는 게이트 절연체, 상기 게이트 절연체 상부에 형성되는 소스 전극 및 드레인 전극을 포함할 수 있다.
바람직하게는, 상기 게이트 절연체의 표면에는 산소 플라즈마 처리에 의해 하이드록실기(hydroxyl group)가 형성되고, 상기 하이드록실기는 탄소나노튜브의 코팅율을 높일 수 있다.
바람직하게는, 상기 CNT 박막을 형성하는 단계는, 릴-투-릴(reel-to-reel) 기반의 딥코팅(Dip coating)으로 상기 1차원 섬유기판에 탄소나노튜브를 코팅하여, 상기 1차원 섬유기판을 끌어올리는(withdrawing) 방향으로 탄소나노튜브가 일정하게 배열되도록 할 수 있다.
바람직하게는, 상기 CNT 박막을 형성하는 단계 이후, 상기 CNT 박막을 열처리하는 단계를 더 포함할 수 있다.
바람직하게는, 상기 복수의 제1형 채널을 패터닝하는 단계는, 상기 소스 전극 및 드레인 전극의 위치를 제외한 나머지 영역에 마스크를 얼라인하는 단계, 상기 마스크가 얼라인된 CNT 박막에 자외선을 조사하여, 상기 마스크 영역을 제1형 채널로 활성화시키고, 상기 마스크 영역의 불순물을 제거하는 단계를 포함할 수 있다.
바람직하게는, 상기 제1형 채널은 p형 채널이고, 상기 제2형 채널은 n형 채널이며, 상기 제2형 채널로 변환하는 단계는, 상기 복수의 제1형 채널 중에서 적어도 하나의 채널에 n형 도펀트를 인쇄하여 해당 채널을 n형 채널로 변환할 수 있다.
바람직하게는, 상기 제1형 채널은 p형 채널이고, 상기 제2형 채널은 n형 채널이며, 상기 제2형 채널로 변환하는 단계는, 상기 복수의 제1형 채널 중에서 적어도 하나를 보호층(passivation layer)으로 설정하는 단계, 상기 설정된 보호층 상에 PMMA(poly(methylmethacrylate)를 코팅하는 단계, 상기 PMMA가 코팅된 기판을 n형 도펀트에 딥 코팅하여 상기 PMMA가 코팅된 p형 채널을 제외한 나머지 채널을 n형 채널로 변환하는 단계를 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 CNT를 이용한 1차원 섬유 기반 전자소자는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법에 의해 제조되는 p형 채널과 n형 채널이 동시에 존재하는 소자일 수 있다.
본 발명에 따르면, 1차원 섬유기판으로 광섬유를 사용하고, 그 광섬유 기판에 대면적 공정이 가능한 부분적 reel-to-reel 기반 딥 코팅으로 단일벽 카본나노튜브 (SWCNT)를 코팅하여 패터닝함으로써, 전기적 및 기계적 특성이 우수하고, 안정성이 우수하며 제조가 용이한 트랜지스터를 제조할 수 있다.
또한, 본 발명에 따르면, 선택적 n-도핑 공정으로 단일벽 카본나노튜브를 p-type에서 n-type으로 컨트롤하여 1차원 섬유기판에 p-type과 n-type이 동시에 존재하는 섬유기반 CMOS 회로를 구현할 수 있고, 이 CMOS 회로를 통해 다양한 전자섬유 시스템을 구현할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 CNT를 이용한 1차원 섬유 기반 전자소자 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 CNT를 이용한 1차원 섬유 기반 전자소자 제조 방법을 설명하기 위한 예시도이다.
도 3은 본 발명의 일 실시예에 따른 1차원 섬유 기판의 단면을 나타낸 예시도이다.
도 4는 본 발명의 일 실시예에 따른 광섬유 기판에 형성된 SWCNT 트랜지스터를 FE-SEM 및 TEM 이미지를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 릴-투-릴 기반으로 1차원 섬유 기반 CMOS 회로를 제조하는 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 딥 코팅과 immersing 코팅을 비교하는 도면이다.
도 7은 본 발명의 일 실시예에 따른 SWCNT 트랜지스터의 특성을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 p형 채널이 패터닝된 SWCNT 트랜지스터에서 일부 p형 채널을 n형 도핑하여 형성된 n형 SWCNT 트랜지스터의 특성을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 릴 공정으로 형성된 CNT를 이용한 1차원 섬유 기반 CMOS 소자의 특성을 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 CNT를 이용한 1차원 섬유 기반 전자소자 제조 방법을 설명하기 위한 순서도, 도 2는 본 발명의 일 실시예에 따른 CNT를 이용한 1차원 섬유 기반 전자소자 제조 방법을 설명하기 위한 예시도, 도 3은 본 발명의 일 실시예에 따른 1차원 섬유 기판의 단면을 나타낸 예시도, 도 4는 본 발명의 일 실시예에 따른 광섬유 기판에 형성된 SWCNT 트랜지스터를 FE-SEM 및 TEM 이미지를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 CNT를 이용한 1차원 섬유 기반 전자소자 제조 방법은, 1차원 섬유기판에 탄소나노튜브를 코팅하여 CNT 박막을 형성하는 단계(S110), CNT 박막에 자외선을 조사하여 복수의 제1형 채널을 패터닝하는 단계(S120), 복수의 제1형 채널중 적어도 하나에 제2형 도펀트를 도핑(doping)하여 제2형 채널로 변환하는 단계(S130)을 포함한다. 여기서, 제1형은 p형 또는 n형일 수 있고, 제2형은 제1형이 p형인 경우 n형, 제1형이 n형인 경우 p형일 수 있다.
이하, 상술한 전자소자 제조 방법의 각 단계를 상세히 설명하되, 설명의 편의를 위해 제1형은 p형, 제2형은 n형으로 칭하여 설명하기로 한다.
단계 S110은 1차원 섬유기판에 탄소나노튜브를 코팅하여 CNT 박막을 형성한다. 여기서, 1차원 섬유는 광섬유일 수 있고, 1차원 섬유기판은 광섬유상에 형성된 게이트 전극, 게이트 전극의 상부에 증착되어 형성되는 게이트 절연체, 게이트 절연체 상부에 형성되는 소스/드레인 전극이 형성된 기판일 수 있다. 1차원 섬유기판은 광섬유에 기초한 기판으로, 도 2에 도시된 바와 같이 원통형일 수 있다.
상술한 바와 같이 1차원 섬유 기판은 원통형이나, 설명의 편의를 위해 도 3에 도시된 단면을 참조하여 설명하기로 한다. 1차원 섬유 기판(100)은 1차원 섬유로 광섬유(110)가 이용되고, 일정 지름(예컨대, 125um)을 가질 수 있다. 광섬유는 금속 또는 폴리머 섬유에 비해 상대적으로 매끄러운 표면을 가지고, 이로 인해 균일하고 결함이 없는 필름을 얻는데 유리하기 때문에 1차원 섬유로 광섬유(110)가 이용될 수 있다.
광섬유(110)가 준비되면, 그 광섬유(110)를 아세톤(acetone), IPA(이소프로필 알코올), D.I water 순으로 세척(cleaning)한다. 이러한 세척에 의해 광섬유(110)에 포함된 불순물을 제거할 수 있다. 그런 후, 세척된 광섬유 (110)상에 RF-sputtering 등의 진공증착을 수행하여 게이트 전극(120)을 형성한다. 여기서는 게이트 전극(120)으로 크롬(Cr)을 예시하였으나, 은, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브데늄, 텅스텐, 니켈, 팔라듐, 백금 등의 금속 외에 ITO, IZO, ZTO 등의 금속 산화물 등으로 형성될 수 있다. 게이트 전극은 일정 두게, 예컨대, 80nm의 두께로 형성될 수 있다.
게이트 전극(120)이 형성되면, 게이트 전극(120)의 상부에 ALD(atomic-layer-deposition) 시스템을 사용하여 게이트 절연체(130)를 증착할 수 있다. 이때, 150 ℃의 ALD(atomic-layer-deposition) 시스템을 사용하여 Al2O3를 게이트 절연체(130)로 증착할 수 있다. 여기서는 게이트 절연체(130)로 Al2O3를 예시하였으나, 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막 등의 산화막과 폴리비닐페놀 (Polyvinyl phenol), 폴리비닐 알콜 (Polyvinyl alcohol), 폴리이미드 (Polyimide) 등의 유기물, 또는 산화막과 유기물의 혼합 물질, 또는 적층 구조 등으로 형성될 수 있다. 게이트 절연체(130)는 구조적 유연성 및 합리적인 절연 특성을 보장하기 위해 일정 두께로 형성되나, 바람직하게는 30nm로 형성될 수 있다.
게이트 절연체(130)가 형성되면, 게이트 절연체(130)에 산소 플라즈마 처리를 수행하여, 절연체 표면에 하이드록실기(hydroxyl group)를 형성할 수 있다. 하이드록실기는 게이트 절연체 표면의 표면장력을 낮춤으로써 기판에 단일벽 탄소나노튜브가 잘 코팅이 되도록 한다.
게이트 절연체(130) 형성 후 또는 하이드록실기 형성 후, 게이트 절연체 상에 드레인 전극 및 소스 전극(140)을 열 증착으로 증착할 수 있다. 이때, 드레인 전극과 소스 전극(140)은 일정 거리를 갖고 배치될 수 있다. 여기서는 드레인 전극 및 소스 전극(140)을 금(Au)으로 예시하였으나, 금 이외에도 은, 크롬, 칼슘, 바륨, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브데늄, 텅스텐, 니켈, 팔라듐, 백금 등의 금속 외에 ITO, IZO, ZTO 등의 금속 산화물, 전도성 고분자 등으로 형성될 수 있다.
한편, 단일벽 탄소나노튜브가 잘 코팅되도록 하는 산소 플라즈마 처리는 게이트 절연체 형성 후 또는 드레인 전극 및 소스 전극 형성 후에 수행될 수 있다.
게이트 절연체(130) 상에 드레인 전극 및 소스 전극(140)이 증착된 1차 섬유기판(100)은 도 2에 도시된 B와 같은 형태일 수 있다. 이러한 1차 섬유기판(100)이 준비되면, 딥코팅(Dip coating)으로 1차원 섬유기판(100)에 탄소나노튜브(CNT)를 코팅할 수 있다. 여기서, 탄소나노튜브는 우수한 기계적 및 전기적 특성을 가지고 있으며, 본 발명은 1차원 섬유의 표면에 이러한 탄소나노튜브를 코팅하기 위한 것이다. 본 발명에 사용할 수 있는 탄소나노튜브는 단일벽 탄소나노튜브, 이중벽 탄소나노튜브 또는 다중벽 탄소나노튜브를 사용할 수 있으며, 바람직하게는 단일벽 탄소나노튜브를 사용할 수 있다. 따라서, 이하에서는 단일벽 탄소나노튜브(이하 'SWCNT'라 칭함)를 사용하는 경우로 설명하기로 한다.
한편, 딥코팅(Dip coating)으로 1차원 섬유기판(100)에 SWCNT를 코팅함으로써, SWCNT가 코팅 방향(즉, 1차원 섬유기판을 끌어올리는(withdrawing) 방향)으로 잘 배열되도록 할 수 있다. 이때, SWCNT가 코팅 방향으로 잘 배열되도록 하기 위해 릴-투-릴(reel-to-reel) 기반의 딥코팅을 수행할 수 있다. 릴-투-릴 기반의 딥 코팅 방법은 수직으로 올려지는 공정이 자동으로 이루어지고, 이로 인해 올려지는 방향으로 배향된 SWCNT를 얻을 수 있다. 즉, 릴-투-릴 기반으로 딥 코팅을 수행하면, SWCNT 용액에 담긴 1차원 섬유기판을 일정한 속도로 끌어올릴 수 있고, 이로 인해 SWCNT가 올려지는 방향(즉, 중력 반대방향)으로 일정하게 코팅될 수 있다. 이를 통해 SWCNT를 전하 이동 방향과 평행하게 정렬시킬 수 있고, SWCNT 기반의 트랜지스터에서 SWCNT를 전하 이동 방향과 평행하게 정렬하는 것은 이방성 전하 이동 특성을 갖는 유기 트랜지스터와 마찬가지로 높은 컨덕턴스를 달성하는데 효과적이다.
상술한 바와 같이 1차원 섬유기판(110)에 SWCNT가 코팅되면, 도 2에 도시된 C와 같이 SWCNT 박막(150)이 형성되고, SWCNT 박막(150)은 전기적으로 도체나 반도체 특성을 가진다. 이로 인해, SWCNT 박막(150)은 전류를 전달하거나 전류의 양을 조절할 수 있는 특성을 가진다. 또한, SWCNT 박막(150)을 형성하는데 다양한 물질이 혼합될 수 있는 바, SWCNT 박막(150)은 광특성, 자기적 특성 및 기타 여러 기능적인 특성을 가진 박막을 포함할 수도 있다.
한편, SWCNT 박막(150)이 형성되면, SWCNT 박막(150)에 열처리를 수행할 수 있다. 열처리는 SWCNT 박막(150)의 균일도를 향상시키고, 두께를 균일하게 유지하게 할 수 있다. 이때, 열처리는 20 내지 200℃(상온 포함)에서 1 내지 60분간하는 것이 바람직하다.
단계 S120는 SWCNT 박막(150)에 자외선을 조사하여 복수의 채널을 패터닝한다. 즉, 도 2에 도시된 D와 같이 SWCNT 박막(150)의 소스/드레인 전극의 위치를 제외한 나머지 영역에 마스크를 얼라인하고, 불황성 가스 분위기하에서 자외선을 조사하여 채널을 패터닝한다. 이때 패터닝된 채널은 p형 채널일 수 있다. 불활성 가스 분위기(예컨대, 질소 분위기, 아르곤 분위기, 또는 헬륨 분위기 등)는 별도로 진공 프로세스를 진행하지 않는 대기 상태에서 SWCNT 박막(150)에 불활성 가스가 유입된다.
마스크는 SWCNT 박막(150)상에 반도체 특성이 필요한 비노광 영역(활성 채널 영역)과 반도체 특성이 필요치 않은 노광 영역(비활성 영역)을 설정하기 위한 공정이다. 따라서, 마스크는 메탈 물질로, 자외선 또는 극자외선을 투과시키지 않는 물질로 구성될 수 있다. 마스크 얼라인 공정은 현미경이나 기타 보조 도구를 이용하여 마스크와 전극 또는 소자 배열을 확인한 후 마스크를 얼라인할 수 있다.
물론, 마스크 얼라인 공정은 사람이 눈으로 박막 트랜지스터상의 전극 또는 소자 배열을 확인한 후 마스크를 정밀하게 설정하여 노광 영역을 설정할 수도 있다. 마스크는 필름이나 새도우 마스크 형태로 구현될 수도 있음은 당연하다. 상기와 같은 마스크 얼라인 공정이 완료되면, 자외선 또는 극자외선을 SWCNT 박막(150)에 조사한다. SWCNT 박막(150)에 자외선 또는 극자외선을 조사하면, 마스크에 의해 설정된 노광 영역에만 자외선 또는 극자외선이 투과되고, 마스크에 의해 가려진 비노광 영역에는 자외선 또는 극자외선이 투과되지 않는다.
이로 인해, 마스크에 가려진 비노광 영역에 일치하는 SWCNT 박막(150)의 영역에는 자외선 또는 극자외선이 조사되지 않으며, 마스크가 가려지지 않은 노광 영역에 일치하는 SWCNT 박막(150)의 영역에는 자외선 또는 극자외선이 조사되어 SWCNT 박막(150)에 존재하는 분자간의 일정한 배열과 화학적 결합이 완전히 제거되거나 부분적으로 파괴되어 반도체 특성이 사라지게 된다.
한편, 비노광 영역에 조사된 극자외선은 비노광 영역에 일치하는 SWCNT 박막(150)에 존재하는 불순물을 제거할 수 있다. 즉, 활성 채널 영역은 마스크에 의해 보호되지만 일부 극좌외선 광은 산란에 의해 광섬유와 마스크 사이의 에어 갭으로 침투하여, 불순물인 rr-P3DDT 분자를 부분적으로 분해할 수 있다. 1차원 섬유 기판에 SWCNT 코팅 시 사용되는 SWCNT 용액은 SWCNT와 P3DDT을 톨루엔에 현탁시킨 용액으로, SWCNT 코팅 시 SWCNT외 다양한 불순물이 코팅될 수 있다. 이러한 불순물을 극자외선이 제거할 수 있다.
자외선 또는 극자외선의 광원은 저압 수은 램프(LPML), UV-LED, Hg, D2, Ar2, Kr2, Xe2, XeCl, KrF, KrCl, F2 등과 같은 램프를 이용하여 조사될 수 있다. 또한, 자외선 또는 극자외선의 온도는 5 ~ 300도 이내일 수 있다. 또한, 자외선 또는 극자외선의 광원은 185nm 또는 254nm의 파장을 가지고, 광원의 강도는 25~28mWcm-2일 수 있다. 파장이 185nm보다 짧을 경우에는 자외선에 의해 SWCNT 박막(150)이 파괴되는 문제가 있으며, 파장이 254nm보다 긴 경우에는 산화물 형성을 위한 충분한 에너지가 공급되지 못하는 문제가 있다.
상술한 바와 같이, SWCNT 박막(150)의 소스/드레인 전극의 위치를 제외한 나머지 영역에 마스크를 얼라인하고, 마스크가 얼라인된 SWCNT 박막(150)에 극자외선을 조사하면, 노광영역은 전기적으로 비활성되고, 비노광 영역(마스크 영역)은 p형 채널로 활성화된다. 그러면, p형 채널이 형성된 SWCNT 트랜지스터(즉, P형 트랜지스터)가 구현된다. 이렇게 구현된 SWCNT 트랜지스터는 도 4와 같은 단면 전계 방출 전자 현미경(FE-SEM) 및 투과 전자 현미경(TEM) 이미지를 보여준다. 도 4를 참조하면, Cr 게이트 전극, Al2O3 게이트 절연체 및 SWCNT 채널의 균일한 막이 광섬유 기판 상에 형성됨을 알 수 있다. 이때, Al2O3 게이트 절연체의 두께는 구조적 유연성 및 합리적인 절연 특성을 보장하기 위해 약 30nm로 설정될 수 있다.
한편, SWCNT 트랜지스터를 사용하는 CMOS 회로를 구현하기 위해서는 특정 채널 영역을 n형 채널로 변환해야 한다.
이에, 단계 S130는 복수의 채널중 적어도 하나에 n형 도펀트를 도핑하여 해당 p형 채널을 n형 채널로 변환한다. 이때, n형 도펀트는 예컨대, N-DMBI(4-(1,3-dimethyl-2,3-dihydro-1 H -benzoimidazol-2-yl)phenyl)dimethylamine)일 수 있으나, 이에 한정되는 것은 아니다. N-DMBI는 DMBI(0.5wt%)를 메탄올에 용해시키고, 실온에서 30분 동안 교반하여 제조된 용액일 수 있다.
n형 도펀트를 도핑하는 방법으로, 인쇄 방법, 딥 코팅 방법 등을 이용할 수 있다.
먼저, 인쇄방법을 이용하여 n형 도펀트를 도핑하는 방법에 대해 설명하기로 한다. 이 경우, 복수의 P형 채널 중에서 적어도 하나의 채널에 n형 도펀트를 인쇄하여 해당 채널을 n형 채널로 변환한다. 그러면, p형 채널과 n형 채널이 동시에 존재하는 CMOS 회로를 구현할 수 있다. 이때, 복수의 p형 채널중에서 p형 채널로 유지하고자 하는 채널상에 보호층(passivation layer, PVP) 역할을 하는 poly(methyl methacrylate)(PMMA)를 코팅한 후, 나머지 채널에 n형 도펀트를 인쇄하여 해당 채널을 n형 채널로 변환할 수도 있다. 여기서, 인쇄방법은 그라비아(Gravure)인쇄, 잉크젯(Inkjet)인쇄, 옵셋(Offset)인쇄 또는 플렉소(Flexo)인쇄 공정 등을 포함할 수 있다. 이때, 복수의 p형 채널중에서 p형 채널로 유지하고자 하는 채널상에 보호층(passivation layer) 역할을 하는 poly(methyl methacrylate)(PMMA)를 코팅한다.
다음으로, 딥 코팅 방법을 이용하여 n형 도펀트를 도핑하는 방법에 대해 설명하기로 한다. 이 경우, 복수의 p형 채널중에서 p형 채널로 유지하고자 하는 채널상에 보호층(passivation layer) 역할을 하는 poly(methyl methacrylate)(PMMA)를 코팅한다. 즉, n-도핑 공정 동안 p형 반도체 특성의 혼란을 막기 위해 보호층을 선택적 p형 채널 위에 코팅하여 원래의 SWCNT 반도체 특성을 유지하면서 N-DMBI 용액의 침투를 방지할 수 있다. 이때, 인쇄방법, 딥코팅 방법 등을 이용하여 PMMA를 코팅할 수 있고, 딥 코팅하는 경우, 릴-투-릴 기반으로 딥 코팅을 수행하며, 중합체 용액에 일정 시간(예컨대, 1분) 동안 담근 후 일정 속도(예컨대, 3.57mms-1)로 끌어올릴 수 있다. 여기서는 보호층에 PMMA를 코팅한 것으로 설명하였으나, PVP(polyvinylpyrrolidone)와 폴리(melamine-coformaldehyde) 메틸화(가교제)를 PGME(propylene glycol monomethyl ether acetate)에 용해시킨 중합체 용액을 코팅할 수도 있다. 이때, PVP와 폴리메틸화는 2 : 1의 중량비일 수 있고, 중합체 용액은 PGME에 용해시킨 중합체 용액을 일정 온도(예컨대, 75 ℃)에서 일정시간(예컨대 1시간) 동안 교반하여 생성된 용액일 수 있다.
PMMA가 코팅되면, PMMA가 코팅된 기판을 열처리할 수 있다. 이때, 일정 온도에서 일정 시간동안(예컨대, 150 ℃에서 30 분간) 열처리 수행할 수 있고, 균일하고 치밀한 필름을 얻기 위해 보호층 코팅 공정을 여러번 반복할 수 있다.
상술한 바와 같이 보호층이 코팅되면, 보호층이 코팅된 기판을 n형 도펀트 용액에 딥 코팅한다. 즉, N-DMBI 용액에 보호층이 코팅된 기판을 릴-투-릴 기반으로 딥 코팅을 수행하여, 도 2의 E에 도시된 바와 같이 PMMA가 코팅된 p형 채널(PVP)을 제외한 나머지 채널에 n형 도펀트(N-DBMI)를 코팅한다. 그런 후, 불황성 가스 분위기(예컨대, 질소 가스 분위기)하의 일정 온도에서 일정 시간동안(예컨대, 80 ℃에서 1시간 동안) 열처리(thermal annealing)를 수행할 수 있다. 그러면, n형 도펀트가 코팅된 채널이 n형 채널로 변환하고, 이로 인해 도 2의 F에 도시된 바와 같이 p형 채널과 n형 채널이 동시에 존재하는 CMOS 회로를 구현할 수 있다.
한편, 상기에는 p형 채널을 패터닝하고, n형 도펀트를 도핑하여 p형 채널을 n형 채널로 변환하는 것으로 설명하였으나, n형 채널을 패터닝하고 p형 도펀트를 도핑하여 n형 채널을 p형 채널로 변환할 수도 있다.
전술한 전자소자 제조 방법은 릴-루-릴 장치를 이용하여 자동으로 이루어질 수 있다.
도 5는 본 발명의 일 실시예에 따른 릴-투-릴 기반으로 1차원 섬유 기반 CMOS 회로를 제조하는 방법을 설명하기 위한 도면이다.
도 5를 참조하면, reel-to-reel 장치의 제1 릴이 풀려지고 나서 제2 릴이 권취될때까지, 1차원 섬유기판에 SWCNT 용액을 코팅하는 공정을 포함하는 복수의 공정을 실행한다. 이로써, 딥 코팅 공정을 실행하는 장치(A)로부터 다음 채널 패터닝 공정을 실행하는 장소(B)로, 또 다음의 n형 도펀트 도핑 공정을 실행하는 장치(C)로, 1차원 섬유기판을 이동시킬 수 있다. 따라서, 본 실시예에 의하면, 1차원 섬유기판을 각 공정의 각 장치로 이동시키는 반송 기구 및 얼라인먼트 기구를 간략화할 수 있고, 제조 장치의 설치 스페이스를 저감할 수 있고, 대량 생산 등에 있어서의 제조 비용을 저감할 수 있다.
구체적으로, 먼저, reel-to-reel 장치는 1차원 섬유 기판(510)을 딥 코팅 공정을 실행하는 장소(A)로 이동시킨다. 그러면, reel-to-reel 장비의 제1 릴을 풀어 1차원 섬유기판(510)을 SWCNT 용액에 담그고, 제2 릴을 권취하여 1차원 섬유기판(510)에 SWCNT을 코팅한다. 이때, 1차원 섬유기판(510)을 SWCNT 용액에 기 설정된 일정 시간(예컨대, 1분)동안 담근 후, 일정 속도(예컨대, 0.78 mm/s)로 끌어올려 SWCNT를 코팅 방향(끌어올리는 방향)으로 잘 배열되게 형성할 수 있다. SWCNT 용액은 고압 CO(HiPCO) SWCNT(예컨대, 5mg)와 P3DDT(예컨대, 6.25mg)를 톨루엔(예컨대, 25mL)에 현탁시키고, 이 현탁 용액을 온도 조절 냉각 배스에서 일정 시간(예컨대, 30분) 동안 초음파 처리한 후, 연속적으로 일정 속도(예컨대 10000rpm)에서 일정 시간(예컨대, 1시간)동안 원심 분리하여 SWCNT 다발 및 불용성 금속 SWCNT를 제거한 다음, 원심 분리관의 상등액을 유리 바이알에 넣고 정렬된 용액일 수 있다.
1차원 섬유기판(510)에 SWCNT 코팅이 완료되면, 릴-투-릴 장치는 자동으로 채널 패터닝 공정을 실행하는 장소(B)로 SWCNT 박막이 형성된 기판(520)을 이동시킨다. 그러면, SWCNT 박막의 소스/드레인 전극의 위치를 제외한 나머지 영역에 마스크를 얼라인하고, 불황성 가스 분위기하에서 SWCNT 박막에 극자외선을 조사하여 복수의 채널을 패터닝한다. 이때, 극자외선의 광원은 185nm 또는 254nm의 파장을 가지고, 광원 25~28mWcm-2일 수 있다.
채널 패터닝이 완료되면, 릴-투-릴 장치는 채널이 패터닝된 기판(530)을 자동으로 n형 도펀트를 도핑하는 장소(C)로 이동시키고, 복수의 채널중 적어도 하나에 n형 도펀트를 도핑하여 해당 p형 채널을 n형 채널로 변환한다. 이때, 도 5a와 같이 인쇄방법을 이용하여 n형 도펀트를 도핑할 수 있고, 도 5b와 같이 딥 코팅을 이용하여 n형 도펀트를 도핑할 수도 있다. N형 도펀트를 도핑하는 방법에 대한 상세한 설명은 도 1에서 전술하였으므로, 상세한 설명은 생략하기로 한다.
N형 도펀트의 도핑이 완료되면, n형 도펀트가 도핑된 채널이 n형 채널로 변환하고, 이로 인해 p형 채널과 n형 채널이 동시에 존재하는 CMOS 소자(540)를 구현된다.
도 6은 본 발명의 일 실시예에 따른 딥 코팅과 immersing 코팅을 비교하는 도면이다.
도 6에서 (a)는 딥 코팅 방법과 침적(immersing) 코팅 방법을 나타낸 도면이다. (a)에 도시된 바와 같이 딥 코팅은 CNT 용액에 1차원 섬유 기판을 담근 후, 1차원 섬유 기판을 끌어올리는 방법이고, 침적(immersing) 코팅은 CNT 용액에 1차원 섬유 기판을 완전히 침적시킨 후 꺼내는 방법일 수 있다. (b)는 1차원 광섬유 기판에 형성된 SWCNT 트랜지스터의 FE-SEM 이미지를 나타낸다. SWCNT 트랜지스터의 소스 전극과 드레인 전극은 일정 간격(예컨대, 125μs)으로 배치됨을 알 수 있다. (c)는 침적 코팅 방법으로 코팅된 SWCNT 박막의 FE-SEM 이미지이고, (d)는 딥 코팅 방법으로 코팅된 SWCNT 박막의 FE-SEM 이미지를 나타낸다. 침적 코팅 방법으로 코팅된 SWCNT 박막은 무작위로 배향된 네트워크를 보인 반면, 딥 코팅 방법으로 코팅된 SWCNT 박막은 끌어올리는(withdrawing) 방향으로 일정하게 배향된 네트워크를 보인다. 일반적으로 딥 코팅 방법은 평판 기판에 무작위적인 WCNT 네트워크를 만들었지만, 본 발명의 경우 릴 기반 딥 코팅과 원통형 기판을 사용한 수직 인출(withdrawing) 공정의 조합으로 섬유 표면의 SWCNT가 고도로 정렬된 네트워크를 생성할 수 있다. 이는 용매 증발 및 메니스커스(meniscus)에서의 유체 흐름은 금속 나노 와이어 및 나노튜브와 같은 이방성 나노 물질보다 전단력을 유발하고, 마이크로미터 범위의 원통형 기판(직경 125mm)은 탄소나노튜브의 정렬을 돕는 capillary fluid 효과를 강화시키기 때문이다. (e)는 침적 코팅된 SWCNT 채널을 사용하는 SWCNT 트랜지스터의 전달 특성을 나타내고, (f)는 릴 기반으로 딥 코팅된 SWCNT 채널을 사용하는 SWCNT 트랜지스터의 전달 특성을 나타낸다. 릴 기반으로 딥 코팅된 SWCNT 트랜지스터는 향상된 전계 효과 이동도, Ion / off 비율 및 임계값 이하의 슬로프 특성을 보임을 알 수 있다. 특히 딥 코팅된 SWCNT 트랜지스터는 평균 전계 효과 이동도가 1.45 cm2V-1s-1(표준 편차 0.14 cm2V-1s-1)인 반면, 침적 코팅된 SWCNT 트랜지스터의 평균 전계 효과 이동도는 0.13 cm2V-1s-1 (표준 편차 0.1 cm2V-1s-1)이다. 그러나 딥 코팅된 SWCNT 트랜지스터는 여전히 약 102의 비교적 낮은 Ion / off 비율을 가지며, 이는 높은 정적 전류 및 그에 상응하는 시스템 레벨의 큰 전력 소비로 인해 디지털 논리 회로에서의 활용을 저해 할 수 있다. 따라서 높은 Ion / off 비율을 얻기 위해 SWCNT 채널을 전기적으로 분리하는 것이 필수적이다. SWCNT 채널을 분리하기 위해 에칭 과정에서 SWCNT의 화학적 또는 플라즈마 손상을 방지하기 위해 비방해 광 화학적 패터닝 프로세스를 이용한다.
앞서 언급 한 바와 같이, 극자외선 조사를 통한 저온 광화학적 경로는 특정 화학 결합을 분해하는데 효과적이며, 이로 인해 공간적으로 격리된 기능 영역을 얻기 위해 SWCNT 영역에서 고 에너지 광자의 방출을 이용하게 된다.
상술한 릴 기반 딥 코팅과 immersing 코팅의 비교를 통해, 릴 기반으로 딥 코팅을 수행하면, 1차원 섬유 기판을 끌어 올리는 방향으로 일정하게 SWCNT가 코팅됨을 알 수 있다.
도 7은 본 발명의 일 실시예에 따른 SWCNT 트랜지스터의 특성을 설명하기 위한 도면이다. (a)는 SWCNT 채널이 분리되지 않은 SWCNT 트랜지스터의 전송 및 출력 특성을 보여주고, (b)는 SWCNT 채널이 분리된 SWCNT 트랜지스터의 전송 및 출력 특성을 보여준다. 오프-상태 전류는 SWCNT 채널을 분리시킨 후에 상당히 감소하여 104-105의 높은 Ion / off 비율을 초래한다. 오프-상태 전류의 현저한 감소는 패턴화되지 않은 SWCNT 사이의 침투 전하 이동 또는 브리징 경로를 효과적으로 제한하는 SWCNT 채널의 분리에 기인함을 알 수 있다.
(c)는 서로 다른 위치에서 분리된 SWCNT 채널층을 이용한 소자의 포화 이동도 측정 결과를 나타내고, (d)는 광섬유 기판상의 절연 SWCNT 트랜지스터의 포화 이동도 및 임계 전압의 통계적 분포를 나타낸다.
표준 편차 0.3 cm2V-1s-1에서 3.61 cm2V-1s-1의 평균 전계 효과 이동도가 얻어졌으며, 릴 기반 딥 코팅 방법으로 매우 균일한 SWCNT 채널층을 형성할 수 있음을 알 수 있다. 도 7에서 볼 수 있듯이 광화학적으로 분리된 SWCNT 트랜지스터는 원시 장치(평균 1.45cm2V-1s-1, 표준 편차 0.14 cm2V-1s-1)보다 높은 이동도(3.61 cm2V-1s-1)를 나타낸다.
도 8은 본 발명의 일 실시예에 따른 p형 채널이 패터닝된 SWCNT 트랜지스터에서 일부 p형 채널을 n형 도핑하여 형성된 n형 SWCNT 트랜지스터의 특성을 설명하기 위한 도면이다. (a)는 n형 SWCNT 트랜지스터의 전기적 특성을 나타내고, (b)는 단일 광섬유 기판 상에 제조된 16개의 소자의 통계적 분포를 나타낸다. N형 도핑하여 형성된 n형 SWCNT 트랜지스터는 2.15 cm2V-1s-1 (표준 편차 0.63 cm2V-1s-1) 및 -3.2V(표준 편차 0.95V)의 평균 전계 효과 이동도 및 임계 전압 (VTH)을 갖는 n형 동작을 명확하게 보여줌을 알 수 있다. SWCNT는 주변 대기에 존재하는 산소 및 물 분자와 같은 흡착물에 의해 쉽게 p형으로 다시 변환될 수 있기 때문에, n형 SWCNT 트랜지스터는 대기중 환경 안정성이 특히 중요하다. 따라서, n형 SWCNT 트랜지스터는 최소한의 열화 처리로 240시간까지 비교적 양호한 환경 안정성을 가질 수 있다.
이러한 특성의 n형 SWCNT 트랜지스터와 p형 SWCNT 트랜지스터를 사용하여 단일 광섬유 기판에 CMOS 회로를 제조할 수 있다.
도 9는 본 발명의 일 실시예에 따른 릴 공정으로 형성된 CNT를 이용한 1차원 섬유 기반 CMOS 소자의 특성을 설명하기 위한 도면이다. (a)는 복수의 P형 채널중 선택적으로 n형 도펀트를 도핑하여 n형 채널로 변환한 CMOS 소자를 나타낸 도면이다. CMOS 소자에는 p형 채널과 n형 채널이 동시에 존재함을 알 수 있다. (b)는 1.0 ~ 5.0V 범위의 다양한 공급 전압(VDD)에서 CMOS 소자의 전압 전달 및 이득 특성을 나타내고, (c)는 CMOS 소자의 잡음 마진 특성(VDD = 5.0V에서) 및 회로 구성을 나타낸다. CMOS 소자는 5.0V의 공급 전압(VDD)에서 약 6.76의 최대 전압 이득과 4.97V의 노이즈 마진을 있음을 알 수 있다. 이를 통해 CMOS 소자가 높은 전압 이득과 큰 노이즈 마진을 갖는 비교적 양호한 동작을 함을 알 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100: 1차원 섬유 기판
110 : 광섬유
120 : 게이트 전극
130 : 게이트 절연체
140 : 소스/드레인 전극
150 : SWCNT 박막

Claims (9)

1차원 섬유기판에 탄소나노튜브를 코팅하여 CNT(Carbonnanotube) 박막을 형성하는 단계;
상기 CNT 박막에 자외선을 조사하여 복수의 제1형 채널을 패터닝하는 단계; 및
상기 복수의 제1형 채널중 적어도 하나에 제2형 도펀트를 도핑(doping)하여 제2형 채널로 변환하는 단계;
를 포함하는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법.
제1항에 있어서,
상기 1차원 섬유기판은,
광섬유;
상기 광섬유상에 적층되어 형성된 게이트 전극;
상기 게이트 전극의 상부에 증착되어 형성되는 게이트 절연체; 및
상기 게이트 절연체 상부에 형성되는 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법.
제2항에 있어서,
상기 게이트 절연체의 표면에는 산소 플라즈마 처리에 의해 하이드록실기(hydroxyl group)가 형성되고, 상기 하이드록실기는 탄소나노튜브의 코팅율을 높이는 것을 특징으로 하는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법.
제1항에 있어서,
상기 CNT 박막을 형성하는 단계는,
릴-투-릴(reel-to-reel) 기반의 딥코팅(Dip coating)으로 상기 1차원 섬유기판에 탄소나노튜브를 코팅하여, 상기 1차원 섬유기판을 끌어올리는(withdrawing) 방향으로 탄소나노튜브가 일정하게 배열되도록 하는 것을 특징으로 하는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법.
제1항에 있어서,
상기 CNT 박막을 형성하는 단계 이후,
상기 CNT 박막을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법.
제2항에 있어서,
상기 복수의 제1형 채널을 패터닝하는 단계는,
상기 소스 전극 및 드레인 전극의 위치를 제외한 나머지 영역에 마스크를 얼라인하는 단계; 및
상기 마스크가 얼라인된 CNT 박막에 자외선을 조사하여, 상기 마스크 영역을 제1형 채널로 활성화시키고, 상기 마스크 영역의 불순물을 제거하는 단계를 포함하는 것을 특징으로 하는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법.
제1항에 있어서,
상기 제1형 채널은 p형 채널이고, 상기 제2형 채널은 n형 채널이며,
상기 제2형 채널로 변환하는 단계는,
상기 복수의 제1형 채널 중에서 적어도 하나의 채널에 n형 도펀트를 인쇄하여 해당 채널을 n형 채널로 변환하는 것을 특징으로 하는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법.
제1항에 있어서,
상기 제1형 채널은 p형 채널이고, 상기 제2형 채널은 n형 채널이며,
상기 제2형 채널로 변환하는 단계는,
상기 복수의 제1형 채널 중에서 적어도 하나를 보호층(passivation layer)으로 설정하는 단계;
상기 설정된 보호층 상에 PMMA(poly(methylmethacrylate)를 코팅하는 단계; 및
상기 PMMA가 코팅된 기판을 n형 도펀트에 딥 코팅하여 상기 PMMA가 코팅된 p형 채널을 제외한 나머지 채널을 n형 채널로 변환하는 단계를 포함하는 것을 특징으로 하는 CNT를 이용한 1차원 섬유 기반 전자소자 제조방법.
제1항 내지 제8항 중 어느 하나의 항에 따른 제조방법에 의해 제조되는 p형 채널과 n형 채널이 동시에 존재하는 전자소자.
KR1020170145783A 2017-11-03 2017-11-03 Cnt를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자 KR102024133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170145783A KR102024133B1 (ko) 2017-11-03 2017-11-03 Cnt를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170145783A KR102024133B1 (ko) 2017-11-03 2017-11-03 Cnt를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자

Publications (2)

Publication Number Publication Date
KR20190050408A true KR20190050408A (ko) 2019-05-13
KR102024133B1 KR102024133B1 (ko) 2019-11-04

Family

ID=66581904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170145783A KR102024133B1 (ko) 2017-11-03 2017-11-03 Cnt를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자

Country Status (1)

Country Link
KR (1) KR102024133B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120088497A (ko) * 2011-01-31 2012-08-08 삼성전자주식회사 광전 섬유, 이를 이용한 광전지 모듈 및 그 제조 방법
KR20160062269A (ko) * 2014-11-24 2016-06-02 중앙대학교 산학협력단 유기물 박막 패터닝 방법 및 이를 이용하여 제조된 소자, 트랜지스터
KR20160116868A (ko) * 2015-03-31 2016-10-10 한국전기연구원 섬유 일체형 탑 게이트 구조의 박막 트랜지스터 및 그 제조방법
KR20170011700A (ko) * 2015-07-24 2017-02-02 숭실대학교산학협력단 이온성 탄성 유전체 기반 섬유형 트랜지스터 및 그 제조방법
KR101730735B1 (ko) * 2015-11-16 2017-04-26 동국대학교 산학협력단 섬유기판 박막 코팅방법 및 코팅장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120088497A (ko) * 2011-01-31 2012-08-08 삼성전자주식회사 광전 섬유, 이를 이용한 광전지 모듈 및 그 제조 방법
KR20160062269A (ko) * 2014-11-24 2016-06-02 중앙대학교 산학협력단 유기물 박막 패터닝 방법 및 이를 이용하여 제조된 소자, 트랜지스터
KR20160116868A (ko) * 2015-03-31 2016-10-10 한국전기연구원 섬유 일체형 탑 게이트 구조의 박막 트랜지스터 및 그 제조방법
KR20170011700A (ko) * 2015-07-24 2017-02-02 숭실대학교산학협력단 이온성 탄성 유전체 기반 섬유형 트랜지스터 및 그 제조방법
KR101730735B1 (ko) * 2015-11-16 2017-04-26 동국대학교 산학협력단 섬유기판 박막 코팅방법 및 코팅장치

Also Published As

Publication number Publication date
KR102024133B1 (ko) 2019-11-04

Similar Documents

Publication Publication Date Title
US10923567B2 (en) Graphene FET with graphitic interface layer at contacts
Chen et al. Large-scale complementary macroelectronics using hybrid integration of carbon nanotubes and IGZO thin-film transistors
US7601322B2 (en) Method for making field-effect transistor using carbon nanotube
US9748421B2 (en) Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
US20100127242A1 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
Ding et al. Flexible small-channel thin-film transistors by electrohydrodynamic lithography
JP2014503982A (ja) 微細パターン形成方法、並びにそれを利用した微細チャネルトランジスタ及び微細チャネル発光トランジスタの形成方法
Lin et al. Enhancement‐mode field‐effect transistors and high‐speed integrated circuits based on aligned carbon nanotube films
US9299940B2 (en) Carbon nanotube network thin-film transistors on flexible/stretchable substrates
US20110248243A1 (en) Carbon nanotube field effect transistor for printed flexible/rigid electronics
Song et al. Highly Stretchable High‐Performance Silicon Nanowire Field Effect Transistors Integrated on Elastomer Substrates
Lee et al. Fabrication of Stretchable and Transparent Core–Shell Polymeric Nanofibers Using Coaxial Electrospinning and Their Application to Phototransistors
US20160351629A1 (en) Large-Scale Complementary Macroelectronics Using Hybrid Integration of Carbon Nanotubes and Oxide Thin-Film Transistors
Tang et al. Enhanced solvent resistance and electrical performance of electrohydrodynamic jet printed PEDOT: PSS composite patterns: effects of hardeners on the performance of organic thin-film transistors
JP2007273594A (ja) 電界効果トランジスタ
Tang et al. High-performance carbon nanotube complementary logic with end-bonded contacts
Li et al. Large area roll-to-roll printed semiconducting carbon nanotube thin films for flexible carbon-based electronics
KR102024133B1 (ko) Cnt를 이용한 1차원 섬유 기반 전자소자 제조방법 및 그 전자소자
KR20180018996A (ko) 저온소결 산화물과 반도체 나노입자가 결합된 다중 센서 어레이 및 이의 제조 방법
Mishra et al. Completely printed flexible carbon nanotube based transistor using poly-vinyl alcohol (PVA) as gate dielectric via aerosol jet printing
US8951922B2 (en) Method for fabricating an interlayer
Heo et al. Large-scale assembly of highly flexible low-noise devices based on silicon nanowires
Zheng et al. Organic Single-Crystal Transistors and Circuits on Ultra-Fine Au Wires With Diameters as Small as 15$\mu\text {m} $ via Jigsaw Puzzle Method
Kim et al. P‐29: Solution‐processed Single‐walled Carbon Nanotube Thin Film Transistors In‐situ Patterned by Inkjet‐printing of Surface Treatment Material
US10388896B2 (en) Apparatus and method for forming organic thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant