KR20190046785A - 광전 디바이스의 제조방법 - Google Patents

광전 디바이스의 제조방법 Download PDF

Info

Publication number
KR20190046785A
KR20190046785A KR1020197004061A KR20197004061A KR20190046785A KR 20190046785 A KR20190046785 A KR 20190046785A KR 1020197004061 A KR1020197004061 A KR 1020197004061A KR 20197004061 A KR20197004061 A KR 20197004061A KR 20190046785 A KR20190046785 A KR 20190046785A
Authority
KR
South Korea
Prior art keywords
silicon
layer
hydrogen
polarity
passivation process
Prior art date
Application number
KR1020197004061A
Other languages
English (en)
Inventor
브렛 제이슨 할람
스튜어트 로스 웬햄
롤랜드 아인하우스
Original Assignee
뉴사우쓰 이노베이션스 피티와이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2016902733A external-priority patent/AU2016902733A0/en
Application filed by 뉴사우쓰 이노베이션스 피티와이 리미티드 filed Critical 뉴사우쓰 이노베이션스 피티와이 리미티드
Publication of KR20190046785A publication Critical patent/KR20190046785A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/078—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier including different types of potential barriers provided for in two or more of groups H01L31/062 - H01L31/075
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 수소 패시베이션을 사용하여 성능을 향상시키는 고효율 실리콘 광전 디바이스를 제조하는 방법을 제공한다. 개시된 공정 기술은 때로는 방사선 노출과 결합되는, 테일러드(tailored) 열 공정을 사용하여 저렴한 실리콘 물질의 사용으로 고효율 광전 디바이스를 제조 가능하도록 한다.

Description

광전 디바이스의 제조방법
일반적으로 본 발명은 광전 디바이스의 제조방법에 관한 것이다. 구체적으로, 본 발명은 광전지의 효율을 향상시키기 위한 제조방법에 관한 것이다.
실리콘은 오늘날 상업용 광전 디바이스들을 제조하기 위해 사용되는 주요 반도체 물질이다. 상업용 광전 디바이스들의 대부분은 단결정 또는 다결정 실리콘 웨이퍼로 제조된다. p-n 접합은, 예를 들어 p-형 실리콘 웨이퍼 내의 n-형 원자들을 확산시킴으로써 실리콘 웨이퍼에 형성된다.
다량의 광전 디바이스들은 붕소가 도핑된 실리콘 웨이퍼들을 사용하여 제조된다. 이 웨이퍼들 내에서, 웨이퍼들이 가시 광선과 같은 방사선에 노출될 때 전기적으로 활성화된 결함들이 형성된다. 유사하게, 다결정 웨이퍼들은 다양한 금속 불순물들을 함유하는 것으로 알려져 있으며, 이후에 형태를 변화시키고 재결합 중심(recombination center)들을 도입할 수 있다. 광전 디바이스를 통해 전기적으로 활성화된 결함들은 전하 캐리어들의 수명에 영향을 주어 성능을 저하시킨다.
광전 디바이스들의 효율을 향상시키기 위해 다수의 기술들이 본 기술 분야에서 사용되어 왔다. 예를 들어, 광전 디바이스들을 형성하는 동안, 셀 구조들은 고온 및/또는 전자기 방사선 (광)에 노출되어 결함 중심들을 신속하게 활성화시키고, 활성화된 결함들을 패시베이션한다. 또한, 벌크 수명은 수소화 또는 게터링(gettering) 공정들을 통해 향상될 수 있다.
광전 디바이스의 효율성을 향상시키는 또 다른 방법은 실리콘 물질의 전기적 특성을 향상시키는 것이다. 예를 들어, 종래의 스크린 프린트(screen-printed)된 광전 디바이스들의 경우, 800℃ 이상의 소성 공정들이 금속-실리콘 컨택트를 형성하는데 사용된다. 통상적으로 알루미늄 페이스트들의 존재 하에 사용되는 소성 공정들은 알루미늄과 실리콘의 용융 및 알루미늄-실리콘 합금 p+ 영역의 형성을 초래한다.
결정질 실리콘/비정질 실리콘으로 제조된 일반적인 고효율 실리콘 광전 디바이스들은 수 밀리초(multi millisecond) 벌크 수명의 높은 품질을 갖는 실리콘 웨이퍼를 요구합니다. 이의 주된 이유는 통상적인 공정 시퀀스들을 사용하여 비정질 실리콘의 수소 함유 유전체층들의 증착 후에 물질의 벌크를 수소화할 수 없기 때문이다. 비정질 실리콘층들의 증착 이후 200℃ 이상의 온도에서 벌크 패시베이션을 개선하려는 시도는 표면 패시베이션의 열화를 초래할 수 있으며, 디바이스 성능에 악영향을 미칠 수 있다.
또한, 이종 계면의 고효율 디바이스들에 사용되는 상기 통상적인 공정 시퀀스들은 실리콘의 전기적 품질을 향상시키기 위한 고온 단계를 포함하지 않는다.
결정질/비정질 실리콘의 이종 계면을 갖는 고효율 실리콘 광전 디바이스들은 불순물들이나 결함들을 제한하는 성능이 거의 없는, 높은 초기 벌크 수명을 갖는 웨이퍼에서만 실현 될 수 있다는 일반적인 믿음이 있다.
고품질 실리콘 물질을 사용하지 않고도 고효율 실리콘 셀들을 형성할 수 있는 방법에 대한 본 기술분야의 수요가 있다.
제1 태양에 따른 본 발명은 동종 접합 실리콘 광전 디바이스를 형성하는 방법을 제공하며, 상기 방법은:
제1 극성을 갖는 도핑된 실리콘 물질을 포함하는 기판을 제공하는 단계;
상기 도핑된 실리콘 물질 내로 제2 극성을 갖는 실리콘 물질의 영역을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이다);
상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
상기 실리콘 물질로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계;를 포함하고,
상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 한다.
제2 태양에 따른 본 발명은 실리콘 이종 접합 광전 디바이스를 형성하는 방법을 제공하며, 상기 방법은:
제1 극성을 갖는 도핑된 실리콘 물질을 포함하는 기판을 제공하는 단계;
상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 상기 기판에 제 1 수소 패시베이션 공정을 수행하는 단계;
상기 제 1 수소 패시베이션 공정을 수행 한 후에, 상기 기판의 제 1 표면 상에 진성 비정질 실리콘의 제1 층을 형성하는 단계;
상기 제1층의 일부분 상에 제1 극성을 갖는 도핑된 비정질 실리콘 물질의 층을 형성하는 단계;
상기 기판의 제2 표면 상에 진성 비정질 실리콘의 제 2 층을 형성하는 단계(상기 제2 표면은 상기 제1 표면에 대향한다);
상기 제 2 층의 일부분 상에 제2 극성을 갖는 도핑된 비정질 실리콘 물질의 층을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이다); 및
상기 비정질 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계;를 포함하고,
상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 한다.
일 실시예에서, 상기 진성 비정질 실리콘의 층을 형성하기 이전에, 상기 도핑된 실리콘 물질 상에 과량의 수소를 함유하는 희생층을 증착하는 단계를 더 포함한다.
일 실시예에서, 상기 터널링 유전체층은 산소를 포함한다.
제3 태양에 따른 본 발명은 하이브리드 실리콘 광전 디바이스를 형성하는 방법을 제공하며, 상기 방법은:
도핑된 실리콘 물질을 포함하는 기판을 제공하는 단계;
상기 기판의 제1 표면 상에 상기 도핑된 실리콘 물질 내로 제1 극성을 갖는 실리콘 물질의 영역을 형성하는 단계;
상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
제1 수소 패시베이션 공정을 수행한 후에, 상기 기판의 제2 표면 상에 진성 비정질 실리콘의 층을 형성하는 단계(상기 제2 표면은 상기 제1 표면과 상이하다);
상기 진성 비정질 실리콘의 층의 일부분 상에 제2 극성을 갖는 도핑된 비정질 실리콘 물질의 층을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이다); 및
상기 비정질 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계;를 포함하고,
상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 한다.
상기 방법은 제1 수소 패시베이션 공정을 수행하기 이전에 상기 제1 극성을 갖는 상기 영역 상에 수소를 함유하는 유전체층을 증착하는 단계를 더 포함할 수 있다.
제4 태양에 따른 본 발명은 폴리-실리콘 광전 디바이스를 형성하는 방법을 제공하며, 상기 방법은:
기판을 제공하는 단계;
상기 기판의 제1 영역 상에 제1 극성을 갖는 폴리-실리콘의 제1 층을 형성하는 단계;
상기 기판의 제2 영역 상에 제2 극성을 갖는 폴리-실리콘의 제2 층을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이다);
상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
상기 폴리-실리콘의 제1 및 제2 층으로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
상기 폴리-실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계(상기 제2 수소 패시베이션 공정은 상기 디바이스를 전자기 방사선에 노출시키는 단계를 포함하며, 상기 전자기 방사선은 상기 폴리-실리콘 물질의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 한다);를 포함하고,
상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 한다.
일부 실시예들에서, 상기 제1 극성을 갖는 폴리-실리콘의 제1 층 및 상기 제2 극성을 갖는 폴리-실리콘의 제2 층은 맞물린다(interdigitated).
제5 태양에 따른 본 발명은 하이브리드 실리콘 광전 디바이스를 형성하는 방법을 제공하며, 상기 방법은:
도핑된 실리콘 물질을 포함하는 기판을 제공하는 단계;
상기 기판의 제1 표면 상에 상기 도핑된 실리콘 물질 내로 제1 극성을 갖는 실리콘 물질의 영역을 형성하는 단계;
상기 기판의 제2 표면 상에 제2 극성을 갖는 폴리-실리콘의 층을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이며, 상기 제2 표면은 상기 제1 표면에 대향한다);
상기 제1 극성을 갖는 상기 영역 상에 수소를 함유하는 유전체층을 형성하는 단계;
상기 유전체층을 형성한 후에, 상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계(상기 제1 수소 패시베이션 공정은 상기 디바이스를 전자기 방사선에 노출시키는 단계를 포함하며, 상기 전자기 방사선은 상기 폴리-실리콘 물질의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 한다);
상기 폴리-실리콘의 제1 및 제2 층으로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
상기 폴리-실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계;를 포함하고,
상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 한다.
상기 방법은 상기 폴리-실리콘의 층을 형성하기 이전에, 상기 기판의 제2 표면 상에 터널링 유전체층을 증착하는 단계;를 더 포함할 수 있다.
실시예들에서, 적어도 하나의 폴리-실리콘의 층은 비정질 실리콘의 층을 열처리함으로써 형성되고, 상기 제2 패시베이션 공정을 수행하는 단계 동안, 상기 비정질 실리콘의 결정화 동안 형성된 과량의 수소가 상기 디바이스를 통해 확산되어 전기적으로 활성화된 결함들을 패시베이트(passivate)한다.
제6 태양에 따른 본 발명은 광전 디바이스를 형성하는 방법을 제공하며, 상기 방법은:
실리콘 기판을 제공하는 단계;
상기 실리콘 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
상기 기판의 제1 영역 상에 선택적 캐리어층을 형성하는 단계(상기 선택적 캐리어층은 상기 층을 통한 제1 극성을 갖는 캐리어들의 유동을 최소화한다);
상기 선택적 캐리어층으로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
상기 실리콘 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계(상기 제2 수소 패시베이션 공정은 상기 디바이스를 전자기 방사선에 노출시키는 단계를 포함하며, 상기 전자기 방사선은 상기 실리콘 물질의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 한다);를 포함하고,
상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 한다.
일 실시예에서, 상기 선택적 캐리어층 중 하나는 MoOx를 포함한다.
제7 태양에 따른 본 발명은 광전 디바이스를 형성하는 방법을 제공하며, 상기 방법은:
실리콘 기판을 제공하는 단계;
적어도 하나의 이종 접합 구조를 상기 기판의 제1 영역에 형성하는 단계(상기 이종 접합 구조는 방사선에 노출될 때 과잉 캐리어들을 생성하도록 배열된다);
상기 이종 접합 구조 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
상기 이종 접합 구조로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
상기 이종 접합 구조 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계(상기 제2 수소 패시베이션 공정은 상기 디바이스를 전자기 방사선에 노출시키는 단계를 포함하며, 상기 전자기 방사선은 상기 이종 접합 물질의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 한다);를 포함하고,
상기 제1 수소 패시베이션 공정은 상기 실리콘을 통한 수소의 확산을 가능하게 하고, 상기 제2 수소 패시베이션 공정은 상기 이종 접합 내의 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 한다.
상기 정의된 본 발명의 임의의 태양에서, 상기 제1 또는 상기 제2 패시베이션 공정을 수행하는 단계 동안, 상기 디바이스는 수소 소스의 존재 하에 전자기 방사선에 노출되고; 상기 전자기 방사선은 실리콘의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 한다.
상기 제1 패시베이션 공정을 수행하는 단계는,
- 상기 디바이스 내에서 중성 전하 상태의 수소의 농도가 증가되도록;
- 유전체층으로부터 방출되는 수소의 양이 증가되도록; 또는
- 상기 디바이스 내의 상기 실리콘을 통한 수소의 확산이 증가되도록; 수행될 수 있다.
또한, 상기 제2 패시베이션 공정을 수행하는 단계는 상기 디바이스 내의 수소의 반응성이 증가되거나, 상기 디바이스의 수소의 확산성이 증가되도록 수행될 수 있다.
상기 제2 패시베이션 공정을 수행하는 단계는 100℃ 내지 500℃ 또는, 경우에 따라, 250℃ 내지 450℃ 또는 150℃ 내지 250℃의 온도에서 60초 보다 짧은 시간으로 수행될 수 있다.
일부 실시예들에서, 상기 방법은 상기 실리콘 물질 내의 불순물들을 게터(getter)하기 위해 제2 극성을 갖는 실리콘 물질의 층을 형성하고(상기 층은 80Ω/sq 이하의 시트 저항을 갖는다), 상기 게터된 불순물들을 제거하기 위해 상기 층의 일부분을 에칭하여 상기 에칭된 층의 시트 저항이 적어도 100Ω/sq로 증가하도록 하는 단계를 더 포함한다.
일부 다른 실시예들에서, 상기 방법은 상기 실리콘 내로의 수소의 확산을 돕기 위해, 상기 과량의 수소를 함유하는 희생층을 증착하는 단계 동안, 상기 희생층을 방사선에 노출시키는 단계를 더 포함한다.
일부 실시예들에서, 상기 방법은 상기 실리콘 내로의 수소의 확산을 돕기 위해, 상기 폴리-실리콘 또는 비정질 실리콘을 형성하는 단계 동안, 상기 디바이스를 방사선에 노출시키는 단계를 더 포함할 수 있다.
제8 태양에 따른 본 발명은 상술한 태양들 중 임의의 방법에 따라 제조된 광전 디바이스를 제공한다.
본 발명의 유리한 실시예들은 수소 패시베이션을 사용하여 성능을 향상시키는 고효율 실리콘 광전 디바이스들을 제조하는 방법을 제공한다. 유리하게는, 실시예들에 따른 공정 기술은 고효율 광전 디바이스들을 제조하기 위해 보다 저렴한 실리콘 물질의 사용을 가능하게 한다.
본 발명의 특징 및 이점은 첨부된 도면들을 참조하여, 단지 예시로서인 실시예들의 이하의 설명으로부터 명백해질 것이다.
도 1, 도 3, 도 5, 도 7, 도 9 및 도 11은 실시예들에 따른 고효율 광전 디바이스를 제조하는데 필요한 단계들을 갖는 흐름도를 도시한다.
도 2, 4, 6, 8, 10 및 12는 실시예들에 따른 방법을 사용하여 제조된 고효율 광전 디바이스의 개략도를 도시한다.
본 발명의 실시예들은 광전지 분야 및 실리콘 기판들 상의 고효율 실리콘 광전 디바이스들의 제조방법에 관한 것이다. 구체적으로, 실시예들은 알루미늄과 실리콘의 합금화 이외의 수단에 의해 형성된 고도핑된 p-형 영역을 갖는 광전 디바이스 구조들에 대한 실리콘 내의 전하 캐리어들의 수명을 향상시키기 위한 열 공정들의 결합에 관한 것이다.
일부 예들에서 방사선 노출 공정들과 결합된, 본원에 기술된 열 공정들은 붕소-산소 콤플렉스(complex)와 관련된 결함들을 포함하여, 고효율 광전 디바이스 내의 결함들을 패시베이트(passivate)하는 수소의 사용을 향상시킬 수 있다. 다수의 수소 패시베이션 단계들은 실리콘 벌크 내부 및 전체로의 수소의 확산, 후속 패시베이션 공정들을 위한 수소 저장 및 실리콘 내의 다양한 재결합 활성화된 결함들의 패시베이션을 향상시킨다. 또한, 상기 방법들은 벌크 수소 패시베이션의 호환성 및 비정질 실리콘층들, 다결정 실리콘층들, 확산된 p+ 영역들 및 그러한 구조들에 대한 금속 콘택트와 같은 고효율 태양광 구조물(solar structure)들을 가능하게 한다.
예를 들어, 본 발명의 일 실시예에 따르면, PERL 광전 디바이스들의 효율은 셀의 제조 단계 동안 수소 패시베이션을 사용함으로써 개선될 수 있다.
도 1을 참조하면, p-형 PERL 광전 디바이스를 형성하는데 필요한 단계들을 갖는 흐름도 (100)가 도시되어 있다. 단계 (102)에서, p-형 결정질 실리콘 물질로 구성된 기판이 제공된다. 그 후, 텍스쳐링(texturing)은 기판의 양면 상에서 수행된다. 단계 (104)에서, 제2 극성을 갖는 실리콘 영역이 기판 내에 형성된다, 상기 제2 극성은 제1 극성과 반대되는 극성이다. 단계 (106)에서, 상기 구조는 수소 패시베이션을 수행하도록 처리된다. 이 단계는 일반적으로 500℃ 이상의 온도에서 수행된다. 단계 (108)에서, 실리콘으로부터 전하 캐리어들을 추출하기 위해 광전 디바이스 구조 상에 금속 컨택트가 형성된다. 금속 컨택트의 형성 이후에, 상기 구조는 제2 수소 패시베이션 공정을 거친다. 이 패시베이션 동안, 상기 구조의 온도는 500℃ 이하로 유지되고, 실리콘 물질 내에 과잉 소수 캐리어들이 형성된다.
도 2a 및 도 2b는 실시예들에 따른 제조 공정을 통한 p-형 PERL 광전 디바이스의 개략도이다. 공정 2A에서, p-형 결정질 실리콘 기판 (200)이 제공된다. 공정 2B에서, 텍스쳐링은 디바이스의 수광 표면(light-receiving surface) 상에 표면 (201)을 생성하고, 디바이스의 비수광 표면(non-light receiving) 상의 표면 (202)을 생성하기 위해 기판의 표면 상에 수행된다. 공정 2C에서, 인 확산은 1x1020/cm3보다 높은 표면 도펀트 농도를 갖는, 실리콘 표면에 인접한, 인이 고도핑된 영역 (203)을 형성하고, 실리콘 내로 더 연장되는, 인이 저도핑된 영역 (204)을 형성하는데 사용된다. 고확산된 영역 (203)은 실리콘의 벌크로부터 불순물들을 게터(getter)하기 위해 사용한다. 게터링은 푸시 효과(push effect)를 이용할 수 있다. 공정 2D에서, 화학 에칭이 수행되어 디바이스의 후방으로부터 층 (203, 204)을 제거하고, 후면을 평탄화한다. 상기 공정은 또한 디바이스의 수광 표면으로부터 층 (203)을 제거하고, 1x1020/cm3보다 낮은 표면 도핑 농도를 초래하는 데 사용될 수 있다. 공정 2E에서, 디바이스의 양 표면 상에 얇은 열 산화층 (205)을 성장시키기 위해 열 산화가 수행된다. 공정 2F에서, PECVD 실리콘 질화물과 같은 수소-함유 유전체층 (206)이 디바이스의 수광 표면 상에 증착된다. 공정 2G에서, 화학 공정이 디바이스의 후면에 선택적으로 수행되어 층 (205)을 제거한다. 공정 2H에서, 유전체층은 후면 상에 형성된다. 이는 원자층 증착 또는 PECVD와 같은 기술에 의해 형성된 알루미늄 산화물 (207)의 얇은 층으로 구성 될 수 있다. 이어서, 실리콘 질화물, 실리콘 산화물, 실리콘 질산화물 또는 실리콘 카바이드의 PECVD와 같은 캡핑(capping) 수소-함유 유전체층 (208)이 형성된다.
도 2b를 참조하면, 인-함유층(209)이 디바이스의 수광 표면 상에 증착되는 공정 2I가 도시되어 있다. 공정 2J에서, 레이저 공정이 컨택트 개구부를 정의하기 위해 사용되고, 디바이스의 전면 상의 유전체층 (205,206)들을 국부적으로 개방하고, 인이 고도핑된 영역(210)를 형성한다. 레이저 공정은 디바이스의 후방 상의 유전체층 (207,208)들을 국부적으로 개방하고, 층 (207)으로부터 국부적으로 p+ 도핑된 영역 (211)들을 생성하거나 추가적으로 적용된 도펀트 소스들을 생성한다. 공정 2K에서, 잔류 인 도펀트층 (209)을 제거하기 위해 화학 공정이 사용된다. 연속적으로, 추가 공정에서, 열 공정은 소수성 캐리어 주입과 결합하여 500℃ 이상의 온도에서 수행되어 유전체층으로부터 수소를 방출하고, 수소를 벌크 내로 확산하고, 결함들을 패시베이트한다.
또는, 이 열 공정은 공정 2M 이후에 수행될 수 있다. 이 경우, 바람직하게는 사용되는 온도는 금속층 (212)을 갖는 실리콘의 공융 온도 이하이다. 알루미늄의 경우, 이는 577℃이다. 보다 높은 온도가 사용되면, 충분히 낮은 온도가 용융된 알루미늄-실리콘 영역의 재결정화 이전에 p+ 영역 (211)의 완전한 소모를 피하도록 선택된다.
또한, 열 공정은 보다 넓은 공정 온도 범위를 허용하기 위해 공정 2M 이전에 수행 될 수 있다.
공정 2M에서, 금속 함유층 (212)은 알루미늄의 증발 또는 스퍼터링과 같은 방법에 의하여 디바이스의 후면 상에 증착된다.
공정 2N에서, 금속 컨택트(213)는 영역 (210) 상에 형성된다. 이것은 자기 정렬된 광 유도 도금에 의해 달성될 수 있고, 니켈/구리/ 은의 스택(stack)으로 구성될 수 있다. 이 공정은 니켈 실리사이드(nickel silicide)층을 형성하고, 실리콘 내로 구리가 확산되는 것을 최소화하기 위해 일반적으로 250℃-450℃ 범위의 부가적인 열처리를 포함할 수 있다. 바람직하게는, 이 열 공정은 이전 열 공정들 동안 패시베이트된(passiveated) 결함들의 재활성화를 방지하기 위해 소수 캐리어 주입과 결합된다.
소수 캐리어 주입과 결합된 부가적인 열 공정이 공정 2N보다 낮은 온도에서 금속 컨택트의 증착 후에 디바이스 내의 결함들을 패시베이트하기 위해 디바이스 상에 선택적으로 수행된다.
도 3을 참조하면, 진성 박막층을 갖는 이종 접합 (HIT, Hetero-junction with Intrinsic Thin Layer) 광전 디바이스를 형성하는데 필요한 일련의 단계들을 갖는 흐름도 (300)가 도시되어 있다.
단계 (302)에서, 제1 극성을 갖는 도핑된 실리콘 물질을 포함하는 기판이 제공된다. 절삭 손상(saw damage)이 에칭되고, 인 확산이 이루어진다. 이어서, 확산층을 제거하고, 표면이 텍스쳐드(textured)된다. 또한, 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 제1 수소 패시베이션 공정이 500℃ 이상의 온도에서 수행된다 (단계 (304)). 예를 들어, 수소 패시베이션 단계가 수행되는 동안 디바이스는 빛에 노출 될 수 있다. 단계 (305)에서, 진성 비정질 실리콘 물질의 층이 디바이스의 제1 영역 상에 형성된다. 단계 (306)에서, 제1 극성, 예를 들어 p-형을 갖는 도핑된 비정질 실리콘 물질의 층이 제1 층의 일부분 상에 형성된다. 이어서, 단계 (308)에서, 진성 비정질 실리콘의 제2 층이 기판의 대향면 상에 형성되고, 제2 극성, 예를 들어 n-형을 갖는 도핑된 비정질 실리콘 물질의 층이 제2 층의 일부분 상에 형성된다. 그런 다음 금속 컨택트가 형성되고 500℃ 이하의 온도에서 제2 수소 패시베이션 공정이 수행되고, 실리콘 물질 내에 과잉 소수 캐리어들이 생성된다.
도 4a 및 도 4b는 실시예들에 따른 제조 공정을 통한 HIT 광전 디바이스의 개략도이다. 공정 4A에서, 결정질 실리콘 기판 (400)이 제공된다. 이것은 n-형 또는 p-형일 수 있다.
공정 4B에서, 화학 에칭을 사용하여 기판으로부터 절삭 손상을 제거하여 디바이스의 수광 표면 상에 표면 (401)을 생성하고, 디바이스의 비수광 표면 상에 표면 (402)을 생성한다.
공정 4C에서, 인 확산은 벌크 내의 불순물들을 게터링하기 위해 1020/cm3보다 큰 활성화된 인 표면 도펀트 농도를 갖는 인이 도핑된 영역 (403)을 형성하는데 사용된다. 공정 4D에서, 화학 에칭이 수행되어 디바이스로부터 층(403)을 제거하고, 표면 (401, 402)을 텍스쳐한다. 공정 4E에서, 수소 소스는 광전 소자의 하나 이상의 표면 상에 제공된다. 이것은 수소 (H2), 암모니아 (NH3) 및/또는 실란 (SiH4)과 같은 수소-함유 가스로 플라즈마를 사용하는 것을 포함할 수 있다. 이것은 후속 공정 동안 계속적인 수소 소스로서 작용하는 PECVD 실리콘 질화물과 같은 희생 유전체층(404)을 형성할 수 있다. 실리콘 및/또는 유전체층 내의 수소 전하 상태의 제어를 돕고, 실리콘 내로의 수소의 확산을 촉진시키기 위해, 플라즈마 공정 동안 광원(illumination)이 제공될 수 있다. 선택적으로, 얇은 유전층 (404a)은 화학 산화 또는 PECVD와 같은 기술에 의해 하나 이상의 표면 상에 성장되어 후속 공정에서 수소의 외부 확산을 감소시킬 수 있다. 바람직하게는 이 층은 또한 후속 공정 동안 수소 소스로서 작용할 수 있다.
공정 4F에서, 소수 캐리어 주입과 결합된 열처리는 실리콘 전체에 수소를 확산시키기 위해 500℃ 보다 높은 온도에서 수행되어 디바이스 내의 결함들을 패시베이트한다. 선택적으로, 추가 광조사된 어닐링 공정이 500℃ 이하의 온도에서 수행된다. 이어서, 희생층 (404, 404a)이 제거된다.
공정 4G에서, 비정질 실리콘의 유전체층이 표면 상에 증착된다. 표면(401)에서, 이는 진성 비정질 실리콘(405) 및 n-형 비정질 실리콘(406)의 얇은 스택을 포함할 수 있다. 표면 (402)에서, 이는 진성 비정질 실리콘 (405) 및 p-형 비정질 실리콘 (407)의 얇은 스택을 포함할 수 있다. 공정 4H에서, 투명 전도층 (408)이 디바이스 상에 형성된다. 공정 4I에서, 금속 컨택트(409) 가 디바이스 상에 형성된다. 또한, 디바이스 내의 결함들을 패시베이트하기 위해 소수 캐리어 주입과 결합된 열 공정이 500℃ 이하의 온도에서 수행된다. 동시에, 이는 금속 컨택트에 대한 접촉 저항을 향상시킬 수 있다.
도 5를 참조하면, 하이브리드 동종 접합/비정질 실리콘 이종 접합 p-형 컨택트 광전 디바이스를 형성하는 데 필요한 일련의 단계를 갖는 흐름도 (500)가 도시되어있다.
단계 (502)에서 실리콘 기판이 제공되고, 텍스쳐드된다. 이어서, 인은 실리콘 내에서 확산되어 기판의 제1 표면 상에 제1 극성 (n-형)을 갖는 실리콘 물질의 영역을 형성한다 (단계 (504)). 그 다음 셀의 후측이 에칭되고, 전방 확산이 경감된다(lightened). 이어서, 셀의 전방 영역의 열 산화 및 PECVD 단계가 수행된다. 또한, 캡핑층이 증착되고, 레이저 도핑을 수행하기 위해 인 도펀트 소스가 제공된다. 도펀트 소스를 제거한 후에, 500℃ 이상의 온도에서 제1 수소 패시베이션 공정이 실리콘 내에서 과잉 소수 캐리어들이 생성되도록 수행된다 (단계 (506)). 패시베이션 산화물층을 성장시킨 후에, 진성 비정질 실리콘의 층은 단계 (508)에서 형성되고, 도핑된 비정질 실리콘 물질의 층이 진성 비정질 실리콘의 층의 일부분 상에 형성된다 (단계 (510)). 이어서, 금속 컨택트가 디바이스의 전방 및 후방에서 형성되고, 제2 수소 패시베이션 공정이 실리콘 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 수행된다 (단계 (512)).
도 6a, 도 6b 및 도 6c는 실시예들에 따른 제조 공정을 통한 하이브리드 동종 접합/비정질 실리콘 이종 접합 p-형 컨택트 광전 디바이스의 개략도를 나타낸다.
공정 6A에서, 결정질 실리콘 기판 (600)이 제공된다. 이것은 n-형 또는 p-형일 수 있다.
공정 6B에서, 디바이스의 수광 표면 상에 표면 (601) 및 디바이스의 비수광 표면 상에 표면(602)을 생성하기 위해 텍스쳐링이 기판에 수행된다.
공정 6C에서, 인 확산은 실리콘 표면에 인접한, 인이 고도핑된 영역(603)을 형성하고, 실리콘 내로 더 연장되는, 인이 저도핑된 영역(604)을 형성하는데 사용된다. 고확산된 영역 (603)은 실리콘의 벌크로부터 불순물들을 게터하기 위해 사용한다.
공정 6D에서, 화학 에칭이 수행되어 디바이스의 후방으로부터 층 (603,604)을 제거하고, 후면을 평탄화한다. 상기 공정은 또한 디바이스의 수광 표면으로부터 층 (603)을 제거하고, 1020/cm3 보다 낮은 표면 도핑 농도를 초래하는데 사용될 수 있다.
공정 6E에서, 열 산화가 수행되어 디바이스의 양 표면 상에 얇은 열 산화층 (605)을 성장시킨다.
공정 6F에서, PECVD 실리콘 질화물과 같은 수소-함유 유전체층 (606)이 디바이스의 수광 표면 상에 증착된다. 선택적으로, 이 공정은 소수 캐리어 주입과 결합된다.
공정 6G에서, 고밀도 캡핑층 (607)이 선택적으로 층 (606)의 상부에 제공되어 층 (606)의 상부 표면 외부로의 수소의 유출을 차단을 도울 수 있으므로, 층 (606)으로부터 층 (605,603)을 통한 실리콘 웨이퍼(600) 벌크 내로의 수소의 확산을 증가시킨다.
공정 6H에서, 인산과 같은 인-함유층 (608)이 디바이스의 수광 표면 상에 증착된다.
공정 6I에서, 레이저 공정이 컨택트 개구부를 정의하기 위해 사용되고, 디바이스의 전면 상의 유전체층(605,606,607)을 국부적으로 개방하고, 국부적으로 인이 고도핑된 영역(609)을 생성한다.
공정 6J에서, 화학 공정이 사용되어 잔류 인 도펀트층 (608)을 제거한다.
그런 다음 수소화 공정을 500℃ 이상의 온도에서 수행하여 유전체층에서 수소를 방출하고, 디바이스 전체에 수소를 확산시키고, 디바이스 내의 결함들을 패시베이트한다. 바람직하게는, 이 공정은 광원을 이용한 소수 캐리어 주입과 결합된다. 선택적으로, 컨택트 정의 공정 6I는 공정 흐름에 대한 적절한 변경 후에 수행 될 수 있다.
공정 6L에서, 화학 공정이 디바이스의 후면에 선택적으로 수행되어 층 (605)을 제거한다.
공정 6M에서, 터널 산화물층 (610)은 디바이스의 후면 상에 선택적으로 성장된다.
공정 6N에서, 비정질 실리콘의 유전체층은 후면 (602) 상에 증착된다. 이것은 진성 비정질 실리콘(611) 및 p-형 비정질 실리콘 (612)의 얇은 스택을 포함할 수 있다.
공정 6O에서, 투명 도전층 (613)이 디바이스 상에 형성된다.
공정 6P에서, 금속 컨택트 (614)는 디바이스의 후방에 형성된다.
공정 6Q에서, 금속 컨택트 (615)는 영역 (609) 상에 형성된다. 이는 미국 특허 제6429039호에 개시된 자기 정렬된 광 유도 도금에 의해 달성될 수 있으며, 니켈/구리/은의 스택으로 구성될 수 있다. 이 공정은 니켈 실리사이드층을 형성하고, 실리콘 내로 구리가 확산되는 것을 최소화하기 위해 일반적으로 250℃-450℃ 범위의 부가적인 열처리를 포함할 수 있다. 이 공정은 또한 비정질 실리콘 층의 결정화를 피하기 위해 충분히 짧게 유지된다. 층 (610)은 비정질 실리콘의 층에 추가적인 열적 안정성을 제공하는데 사용될 수 있다. 선택적으로, 이 열 공정은 이전 열 공정들 동안 패시베이트된 결함들의 재활성화를 방지하기 위해 수소 캐리어 주입과 결합한다.
그 다음 소수 캐리어 주입과 결합한 부가적인 열 공정이 공정 6K 및 6Q의 열 공정에 사용된 온도보다 낮은 온도에서 금속 컨택트의 증착 후에 디바이스 내의 결함들을 패시베이트하기 위해 디바이스 상에 수행된다. 선택적으로, 이것은 공정 6Q의 열 공정과 결합된다.
도 7을 참조하면, p-형 또는 n-형 폴리-실리콘 광전 디바이스를 형성하는 데 필요한 일련의 단계를 갖는 흐름도 (700)가 도시되어 있다.
실리콘 기판이 제공되고, 텍스쳐드된다 (단계 (702)). 그 다음, 인의 층이 실리콘 내로 확산되고 이어서 결함들을 제거하기 위해 제거된다. 터널 산화물층은 제1 극성을 갖는 폴리-실리콘의 제1 층을 기판의 제1 영역 상에 형성하고 (단계 (704)), 제2 극성을 갖는 폴리-실리콘의 제2 층을 형성한다(단계 (706)). 폴리-실리콘층의 형성은 폴리-실리콘의 증착, 도펀트 소스의 증착, 산화물층들의 증착 및 열 공정들과 같은 다수의 단계를 필요로 할 수 있다. 폴리-실리콘층은 맞물려(interdigitated), 맞물림(interdigitated) 백(back) 컨택트 광전 디바이스 구성을 형성할 수 있다.
반사 방지 코팅이 형성된 후에, 500℃ 이상의 온도에서 제1 수소 패시베이션 공정이 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 수행된다 (단계 (708)). 이어서, 금속 컨택트가 제1 및 제2 폴리-실리콘층으로부터 전하 캐리어들을 추출하기 위해 형성되며(단계 710), 디바이스가 방사선에 노출되어 과잉 캐리어들을 생성하는 동안 500℃ 이하의 온도에서 제2 수소 패시베이션 공정이 수행된다 (단계 (712)).
도 8a 및 도 8b는 실시예들에 따른 제조 공정을 통한 폴리-실리콘 광전 디바이스의 개략도를 도시한다.
공정 8A에서, 결정질 실리콘 기판 (800)이 제공된다. 이것은 n-형 또는 p-형일 수 있다.
공정 8B에서, 디바이스의 수광 표면 상에 표면 (801) 및 디바이스의 비수광 표면 상에 표면 (802)을 생성하기 위해, 화학 에칭이 이용되어 기판을 텍스쳐(texture)한다.
공정 8C에서, 인 확산은 벌크 내의 불순물들을 게터링하기 위해 1020/cm3보다 큰 활성화된 인 표면 도펀트 농도를 갖는 인이 도핑된 영역(803)을 형성하는데 사용된다.
공정 8D에서, 화학 에칭이 수행되어 디바이스로부터 층(803)을 제거하고, 표면 (801,802)들을 텍스쳐한다.
공정 8E에서, 터널링 유전체층 (804)이 상기 표면들 상에 성장된다.
공정 8F에서, 폴리-실리콘층(805A,805B)은 층(804) 상에 증착된다. 층 (805A,805B)은 후속 공정 동안 다르게 도핑될 것이므로, 상이한 층으로 표시된다. 선택적으로, 이 공정은 폴리-실리콘층으로부터 실리콘 내로 수소를 확산시키고, 벌크 실리콘 내의 결함들을 패시베이트하기 위하여, 10mW/cm2 이상의 전자-홀 쌍을 생성할 수 있는 광자들의 세기를 갖는 소수 캐리어 주입과 결합한다. 공정 8G에서, n-형 도펀트 소스 (806)가 층 (805A) 상에 제공된다. p-형 도펀트 소스 (807)는 층 (805B) 상에 제공된다. 공정 8H에서 산화물층 (808,809)은 영역 (806,807) 상에 형성된다. 공정 8I에서, 열 공정이 수행되어 층(806,806)로부터 도펀트들을 확산시켜, 층(805A,805B)들을 각각 n-형 도핑된 폴리-실리콘층(810A), p-형 도핑된 폴리-실리콘층(810B)로 변환한다. 공정 8J에서, 화학 공정이 사용되어 산화물층 (808,809) 및 도펀트 소스 (806,807)를 제거한다. 공정 8K에서, 수소 함유 반사 방지층 (811)이 디바이스의 전면 상에 형성되며, 이것은 PECVD 실리콘 질화물을 포함할 수 있다. 공정 8L에서, 소수 캐리어 주입과 결합된 열 공정은 실리콘 전체에 수소를 확산시키기 위해 500℃보다 큰 온도에서 수행되어 디바이스 내의 결함들을 패시베이트한다. 공정 8M에서, 금속 컨택트(812,813)이 디바이스 상에 형성된다. 이것은 도금, 스퍼터링 또는 증발에 의해 달성될 수 있다. 여기서, 이는 디바이스의 수광 표면 상에 컨택트 (812)의 패턴화된 성장을 포함한다. 공정 8N에서, 소수 캐리어 주입과 결합한 열 공정이 디바이스 내의 결함들을 패시베이트하기 위해 500℃ 보다 낮은 온도에서 수행된다.
도 9를 참조하면, 동종 접합 및 폴리-실리콘으로 형성된 이종 접합을 갖는 광전 디바이스를 형성하는 데 필요한 일련의 단계들을 갖는 흐름도 (900)가 도시되어 있다.
도핑된 실리콘 물질을 포함하는 실리콘 기판이 제공되고, 텍스쳐드된다 (단계 (902)). 그 다음, 단계 (904)에서 인은 기판의 제1 표면 상에 제1 극성 (n-형)을 갖는 실리콘 물질의 영역을 형성하도록 실리콘 내에서 확산된다. 그 다음, 셀의 후측이 화학적으로 에칭된다. 인이 고확산된 층은 제1 표면으로부터 제거된다. 이어서, 디바이스의 양면 상에 열 산화를 행한 후, 화학 공정을 이용하여 디바이스의 후면으로부터 산화물층을 제거한다. 그 다음, 터널 산화물층이 후면 상에 성장된다. 이에 이어서, 제2 극성의 p-형 폴리-실리콘층이 터널 산화물층 상에 형성된다 (단계 (906)). 예를 들어, 인산을 포함하는 반사 방지층이 디바이스의 전면에 증착된다. 그 후, 레이저 공정을 사용하여 국부적으로 인이 고도핑된 영역을 형성한 다음, 잔류하는 인 도펀트층을 제거한다.
단계 (908)에서, PECVD 실리콘 질화물과 같은 수소-함유 유전체층이 디바이스의 제1 극성을 갖는 영역 상에 증착된다.
단계 (910)에서, 유전체층으로부터 수소를 방출하고, 디바이스 전체에 수소를 확산시키고, 디바이스 내의 결함들을 패시베이트하기 위해, 500℃ 이상의 온도에서 제 1 수소 패시베이션 공정이 수행된다. 이 수소화 공정은 실리콘 내에서 과잉 소수 캐리어들이 생성되도록 수행된다.
단계 (912)에서, 폴리-실리콘의 제1 및 제2 층으로부터 전하 캐리어들을 추출하기 위해 금속 컨택트가 형성된다.
제2 수소 패시베이션 공정이 500℃ 이하의 온도에서 수행되어 폴리-실리콘 물질 내에 과잉 소수 캐리어들을 생성한다 (단계 (914)).
도 10a 및 도 10b는 실시예들에 따른 동종 접합 및 폴리-실리콘으로 형성된 이종 접합을 갖는 광전 디바이스의 개략도를 도시한다.
공정 10A에서, 결정질 실리콘 기판 (1000)이 제공된다. 이것은 n-형 또는 p-형일 수 있다.
공정 10B에서, 텍스쳐링이 기판에 수행되어 디바이스의 수광 표면 상에 표면(1001) 및 디바이스의 비수광 표면 상에 표면(1002)을 생성한다.
공정 10C에서, 인 확산은 실리콘 표면에 인접한, 인이 고도핑된 영역(1003)을 형성하고, 실리콘 내로 더 연장되는, 인이 저도핑된 영역(1004)을 형성하는데 사용된다. 고확산된 영역(1003)은 실리콘의 벌크로부터 불순물들을 게터하기 위해 사용한다.
공정 10D에서, 화학 에칭이 수행되어 디바이스의 후방으로부터 층 (1003,1004)을 제거하고, 후면을 평탄화한다. 상기 공정은 또한 디바이스의 수광 표면으로부터 층 (1003)을 제거하고, 1020/cm3보다 낮은 표면 도핑 농도를 초래하는데 사용될 수 있다.
공정 10E에서, 열 산화가 수행되어 디바이스의 양 표면 상에 얇은 열 산화층 (1005)을 성장시킨다.
공정 10F에서, 화학 공정을 사용하여 디바이스의 후방으로부터 층 (1005)을 제거한다.
공정 10G에서, 터널 산화물층 (1006)이 디바이스의 후면 상에 성장된다.
공정 10H에서, p-형 폴리-실리콘층 (1007)이 층 (1006) 상에 형성된다. 선택적으로, 이 공정은 소수 캐리어 주입과 결합하여 폴리-실리콘층으로부터 벌크 실리콘 내로의 수소의 확산을 가능하게 하고, 벌크 실리콘 내의 결함들을 패시베이트한다. 또한, p-형 비정질 실리콘층을 특징으로 하는 하나 이상의 비정질 실리콘층이 층 (1006) 상에 증착될 수 있고, 결정화되어 p-형 폴리 실리콘층 (1007)을 형성할 수 있다. 바람직하게는, 이 공정들은 소수 캐리어 주입과 결합한다.
공정 10I에서, PECVD 실리콘 질화물과 같은 수소-함유 유전체층 (1008)이 디바이스의 수광 표면 상에 증착된다. 선택적으로, 이 공정들은 소수 캐리어 주입과 결합한다.
공정 10J에서, 인산과 같은 인-함유층 (1009)이 디바이스의 수광 표면 상에 증착된다.
공정 10K에서, 레이저 공정이 컨택트 개구부를 정의하기 위해 사용되고, 디바이스의 전면 상의 유전체층(1005,1008)을 국부적으로 개방하고, 국부적으로 인이 고도핑된 영역(1010)을 형성하는데 사용된다.
공정 10L에서, 화학 공정이 사용되어 잔류 인 도펀트층 (1009)을 제거한다.
공정 10M에서, 수소화 공정이 500℃ 이상의 온도에서 수행되어 유전체층으로부터 수소를 방출하고, 디바이스 전체에 수소를 확산시키고, 디바이스 내의 결함들을 패시베이트한다. 바람직하게는, 이 공정은 광원을 이용한 소수 캐리어 주입과 결합한다.
공정 10N에서, 금속 컨택트 (1011)가 디바이스의 후방에 형성된다.
이어서, 금속 컨택트(1012)는 영역 (1010) 상에 형성된다. 이것은 니켈/구리/은의 스택의 자기 정렬된 광 유도 도금에 의해 달성될 수 있다. 이 공정은 니켈 실리사이드층을 형성하고, 실리콘 내로 구리가 확산되는 것을 방지하기 위해 일반적으로 250℃-450℃ 범위의 부가적인 열처리를 포함할 수 있다. 선택적으로, 이 열 공정은 이전 열 공정들 동안 패시베이트된 결함들의 재활성화를 방지하기 위해 소수 캐리어 주입과 결합한다.
소수 캐리어 주입과 결합한 부가적인 열 공정이 공정 10M 및 연속 열 공정에 사용되는 온도보다 낮은 온도에서 금속 컨택트의 증착 후에 디바이스 내의 결함들을 패시베이트하기 위해 디바이스 상에 수행된다.
도 11을 참조하면, 선택적 캐리어(carrier selective)층을 포함하는 광전 디바이스를 형성하는데 필요한 일련의 단계들을 갖는 흐름도 (1100)가 도시되어 있다. 선택적 캐리어층을 갖는 이러한 유형의 셀의 예는 하이브리드 동종 접합/MoOX 이종 접합 p-형 컨택트 광전 디바이스이다.
실리콘 기판이 단계 (1102)에서 제공되고, 기판의 전측 및 후측은 모두 텍스쳐드된다. 그 다음, 단계 (1104)에서, 인은 실리콘 내에서 확산되어 기판의 제1 표면 상에 제1 극성 (n-형)을 갖는 실리콘 물질의 영역을 형성한다. 그런 다음 셀의 후측이 화학적으로 에칭된다. 제1 표면으로부터 인이 고확산된 층이 제거된다. 이 후, 열 산화가 수행되어 디바이스의 양 표면 상에 얇은 열 산화층을 성장시킨다. PECVD 실리콘 질화물과 같은 수소-함유 유전체층은 장치의 전면 상에 증착된다. 이어서, 예를 들어 인산으로 구성된 반사 방지층이 장치의 전면 상에 증착된다. 그 후, 레이저 공정을 사용하여 국부적으로 인이 고도핑된 영역을 형성한 다음, 잔류하는 인 도펀트층을 제거하기 위한 화학 공정을 수행한다.
단계 (1106)에서, 유전체층으로부터 수소를 방출하고, 디바이스 전체에 수소를 확산시키고, 디바이스 내의 결함들을 패시베이트하기 위해, 500℃ 이상의 온도에서 제1 수소 패시베이션 공정이 수행된다. 이 수소화 공정은 실리콘 내에서 과잉 소수 캐리어들이 생성되도록 수행된다. 후면으로부터 열 산화물층을 제거하기 위해 화학 공정이 수행된다.
단계 (1108)에서, MoOX와 같은 선택적 캐리어층이 후면에 증착된다. 단계 (1110)에서, 금속 컨택트가 형성되어 선택적 캐리어층으로부터 전하 캐리어들을 추출한다.
제2 수소 패시베이션 공정이 실리콘 물질 내에 과잉 소수 캐리어들을 생성하기 위해 500℃ 이하의 온도에서 수행된다 (단계 (1112)).
도 12a 및 도 12b는 실시예들에 따른 선택적 캐리어층을 포함하는 광전 디바이스의 개략도이다. 이러한 셀의 예로 하이브리드 동종 접합/MoOX 이종 접합 p-형 컨택트 광전 디바이스가 있다.
공정 12A에서, 결정질 실리콘 기판 (1200)이 제공된다. 이것은 n-형 또는 p-형일 수 있다.
공정 12B에서, 택스쳐링이 기판에 수행되어 디바이스의 수광 표면 상에 표면(1201) 및 디바이스의 비수광 표면 상에 표면(1202)을 생성한다.
공정 12C에서, 인 확산은 실리콘 표면에 인접한, 인이 고도핑된 영역(1203)을 형성하고, 실리콘 내로 더 연장되는, 인이 저도핑된 영역(1204)을 형성하는데 사용된다. 고확산된 영역(1203)은 실리콘의 벌크로부터 불순물들을 게터하기 위해 사용한다.
공정 12D에서, 화학 에칭이 수행되어 디바이스의 후방으로부터 층 (1203,1204)을 제거하고, 후면을 평탄화한다. 상기 공정은 또한 디바이스의 수광 표면으로부터 층 (1203)을 제거하고, 1020/cm3보다 낮은 표면 도핑 농도를 초래하는데 사용될 수 있다.
공정 12E에서, 열 산화가 수행되어 디바이스의 양 표면 상에 얇은 열 산화층 (1205)을 성장시킨다. 공정 12F에서, PECVD 실리콘 질화물과 같은 수소-함유 유전체층 (1206)이 디바이스의 수광 표면 상에 증착된다. 선택적으로, 이 공정은 소수 캐리어 주입과 결합한다. 공정 12G에서, 인산과 같은 인-함유층 (1207)이 디바이스의 수광 표면 상에 증착된다. 공정 12H에서, 레이저 공정이 컨택트 개구부를 정의하기 위해 사용되고, 디바이스의 전면 상의 유전체층(1205,1206)을 국부적으로 개방하고, 국부적으로 인이 고도핑된 영역(1208)을 형성하는데 사용된다. 공정 12I에서, 잔류 인 도펀트층 (1207)을 제거하기 위해 화학 공정이 사용된다.
공정 12J에서, 수소화 공정이 500℃ 이상의 온도에서 수행되어 유전체층으로부터 수소를 방출하고, 디바이스 전체에 수소를 확산시키고, 디바이스 내의 결함들을 패시베이트한다. 바람직하게는, 이 공정은 광원을 이용한 소수 캐리어 주입과 결합한다.
공정 12K에서, 화학 공정이 디바이스의 후면에 선택적으로 수행되어 층 (1205)을 제거한다.
공정 12L에서, 터널링 및 패시베이팅(passivating) 층 (1209)은 디바이스의 후면 상에 선택적으로 성장된다. 이것은 진성 비정질 실리콘 또는 실리콘 산화물로 구성 될 수 있다.
공정 12M에서, MoOX와 같은 선택적 홀 컨택트(selective hole contact)층 (1210)이 후면 (1202) 상에 증착된다. 공정 12N에서, 금속 컨택트 (1211)가 디바이스의 후방에 형성된다.
공정 120에서, 금속 컨택트 (1212)는 영역 (1208) 상에 형성된다. 이것은 니켈/구리/은의 스택의 자기 정렬된 광 유도 도금에 의해 달성될 수 있다. 이 공정은 니켈 실리사이드층을 형성하고, 실리콘 내로 구리가 확산되는 것을 방지하기 위해 일반적으로 250℃-450℃ 범위의 부가적인 열처리를 포함할 수 있다. 선택적으로, 이 열 공정은 이전 열 공정들 동안 패시베이트된 결함들의 재활성화를 방지하기 위해 소수 캐리어 주입과 결합한다.
소수의 캐리어 주입과 결합한 부가적인 열 공정이 공정 12J 및 공정 12O 내의 열 공정에 사용되는 온도보다 낮은 온도에서 금속 컨택트의 증착 후에 디바이스 내의 결함들을 패시베이트하기 위해 디바이스상에서 수행된다. 선택적으로, 이것은 공정 120에서 열 공정과 결합된다.
광범위하게 기술된 본 발명의 사상 또는 범위를 벗어나지 않고 특정 실시예들에 도시된 바와 같이 본 발명에 많은 변형 및/또는 수정이 이루어질 수 있음은 당업자에게 이해될 것이다. 따라서, 본 실시예는 모든 면에서 예시적이고 제한적이지 않은 것으로 간주되어야 한다.
본 명세서에서 사용된 "포함하는"(및 그 문법적 변형)이라는 용어는 "갖는" 또는 "포함하는" 을 포함하는 의미로 사용되며, 단지 "만으로 구성된"의 의미는 아니다.

Claims (29)

  1. 동종 접합 실리콘 광전 디바이스의 제조방법으로서,
    제1 극성을 갖는 도핑된 실리콘 물질을 포함하는 기판을 제공하는 단계;
    상기 도핑된 실리콘 물질 내로 제2 극성을 갖는 실리콘 물질의 영역을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이다);
    상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
    상기 실리콘 물질로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
    상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계;를 포함하고,
    상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 하는 광전 디바이스의 제조방법.
  2. 실리콘 이종 접합 광전 디바이스의 제조방법으로서,
    제1 극성을 갖는 도핑된 실리콘 물질을 포함하는 기판을 제공하는 단계;
    상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 상기 기판에 제 1 수소 패시베이션 공정을 수행하는 단계;
    상기 제 1 수소 패시베이션 공정을 수행 한 후에, 상기 기판의 제 1 표면 상에 진성 비정질 실리콘의 제1 층을 형성하는 단계;
    상기 제1층의 일부분 상에 제1 극성을 갖는 도핑된 비정질 실리콘 물질의 층을 형성하는 단계;
    상기 기판의 제2 표면 상에 진성 비정질 실리콘의 제 2 층을 형성하는 단계(상기 제2 표면은 상기 제1 표면에 대향한다);
    상기 제 2 층의 일부분 상에 제2 극성을 갖는 도핑된 비정질 실리콘 물질의 층을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이다); 및
    상기 비정질 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계;를 포함하고,
    상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 하는 광전 디바이스의 제조방법.
  3. 제2항에 있어서,
    상기 진성 비정질 실리콘의 층을 형성하기 이전에, 상기 도핑된 실리콘 물질 상에 과량의 수소를 함유하는 희생층을 증착하는 단계;를 더 포함하는 광전 디바이스의 제조방법.
  4. 제2항 또는 제3항에 있어서,
    상기 진성 비정질 실리콘의 층을 형성하기 이전에, 상기 도핑된 실리콘 물질 상에 터닐링 유전체층을 증착하는 단계;를 더 포함하는 광전 디바이스의 제조방법.
  5. 제4항에 있어서,
    상기 터널링 유전체층은 산소를 포함하는 광전 디바이스의 제조방법.
  6. 하이브리드 실리콘 광전 디바이스의 제조방법에 있어서,
    도핑된 실리콘 물질을 포함하는 기판을 제공하는 단계;
    상기 기판의 제1 표면 상에 상기 도핑된 실리콘 물질 내로 제1 극성을 갖는 실리콘 물질의 영역을 형성하는 단계;
    상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
    제1 수소 패시베이션 공정을 수행한 후에, 상기 기판의 제2 표면 상에 진성 비정질 실리콘의 층을 형성하는 단계(상기 제2 표면은 상기 제1 표면과 상이하다);
    상기 진성 비정질 실리콘의 층의 일부분 상에 제2 극성을 갖는 도핑된 비정질 실리콘 물질의 층을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이다); 및
    상기 비정질 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계;를 포함하고,
    상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 하는 광전 디바이스의 제조방법.
  7. 제6항에 있어서,
    제1 수소 패시베이션 공정을 수행하기 이전에 상기 제1 극성을 갖는 상기 영역 상에 수소를 함유하는 유전체층을 증착하는 단계;를 더 포함하는 광전 디바이스의 제조방법.
  8. 폴리-실리콘 광전 디바이스의 제조방법에 있어서,
    기판을 제공하는 단계;
    상기 기판의 제1 영역 상에 제1 극성을 갖는 폴리-실리콘의 제1 층을 형성하는 단계;
    상기 기판의 제2 영역 상에 제2 극성을 갖는 폴리-실리콘의 제2 층을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이다);
    상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
    상기 폴리-실리콘의 제1 및 제2 층으로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
    상기 폴리-실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계(상기 제2 수소 패시베이션 공정은 상기 디바이스를 전자기 방사선에 노출시키는 단계를 포함하며, 상기 전자기 방사선은 상기 폴리-실리콘 물질의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 한다);를 포함하고,
    상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 하는 광전 디바이스의 제조방법.
  9. 제8항에 있어서,
    상기 제1 극성을 갖는 폴리-실리콘의 제1 층 및 상기 제2 극성을 갖는 폴리-실리콘의 제2 층은 맞물리는(interdigitated) 광전 디바이스의 제조방법.
  10. 하이브리드 실리콘 광전 디바이스의 제조방법에 있어서,
    도핑된 실리콘 물질을 포함하는 기판을 제공하는 단계;
    상기 기판의 제1 표면 상에 상기 도핑된 실리콘 물질 내로 제1 극성을 갖는 실리콘 물질의 영역을 형성하는 단계;
    상기 기판의 제2 표면 상에 제2 극성을 갖는 폴리-실리콘의 층을 형성하는 단계(상기 제2 극성은 상기 제1 극성과 반대 극성이며, 상기 제2 표면은 상기 제1 표면에 대향한다);
    상기 제1 극성을 갖는 상기 영역 상에 수소를 함유하는 유전체층을 형성하는 단계;
    상기 유전체층을 형성한 후에, 상기 실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계(상기 제1 수소 패시베이션 공정은 상기 디바이스를 전자기 방사선에 노출시키는 단계를 포함하며, 상기 전자기 방사선은 상기 폴리-실리콘 물질의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 한다);
    상기 폴리-실리콘의 제1 및 제2 층으로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
    상기 폴리-실리콘 물질 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계;를 포함하고,
    상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 하는 광전 디바이스의 제조방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 폴리-실리콘의 층을 형성하기 이전에, 상기 기판의 제2 표면 상에 터널링 유전체층을 증착하는 단계;를 더 포함하는 광전 디바이스의 제조방법.
  12. 제8항 내지 제10항 중 어느 한 항에 있어서,
    적어도 하나의 폴리-실리콘의 층은 비정질 실리콘의 층을 열처리함으로써 형성되고, 상기 제2 패시베이션 공정을 수행하는 단계 동안, 상기 비정질 실리콘의 결정화 동안 형성된 과량의 수소가 상기 디바이스를 통해 확산되어 전기적으로 활성화된 결함을 패시베이트(passivate)하는 광전 디바이스의 제조방법.
  13. 제12항에 있어서,
    상기 비정질 실리콘의 층을 열처리하여 상기 실리콘을 전자기 방사선에 노출시키는 단계 동안, 상기 실리콘 물질 내에 과잉 캐리어들이 생성되어 상기 층으로부터의 수소의 외부 확산을 촉진하는 광전 디바이스의 제조방법.
  14. 광전 디바이스의 제조방법에 있어서,
    실리콘 기판을 제공하는 단계;
    상기 실리콘 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
    상기 기판의 제1 영역 상에 선택적 캐리어층을 형성하는 단계(상기 선택적 캐리어층은 상기 층을 통한 제1 극성을 갖는 캐리어들의 유동을 최소화한다);
    상기 선택적 캐리어층으로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
    상기 실리콘 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계(상기 제2 수소 패시베이션 공정은 상기 디바이스를 전자기 방사선에 노출시키는 단계를 포함하며, 상기 전자기 방사선은 상기 실리콘 물질의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 한다);를 포함하고,
    상기 제1 또는 제2 수소 패시베이션 공정은 상기 실리콘 물질의 벌크 영역에서 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 하는 광전 디바이스의 제조방법.
  15. 제14항에 있어서,
    상기 선택적 캐리어층은 MoOx를 포함하는 광전 디바이스의 제조방법.
  16. 광전 디바이스의 제조방법에 있어서,
    실리콘 기판을 제공하는 단계;
    적어도 하나의 이종 접합 구조를 상기 기판의 제1 영역에 형성하는 단계(상기 이종 접합 구조는 방사선에 노출될 때 과잉 캐리어들을 생성하도록 배열된다);
    상기 이종 접합 구조 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이상의 온도에서 제1 수소 패시베이션 공정을 수행하는 단계;
    상기 이종 접합 구조로부터 전하 캐리어들을 추출하기 위해 금속 컨택트를 형성하는 단계; 및
    상기 이종 접합 구조 내에 과잉 소수 캐리어들이 생성되도록 500℃ 이하의 온도에서 제2 수소 패시베이션 공정을 수행하는 단계(상기 제2 수소 패시베이션 공정은 상기 디바이스를 전자기 방사선에 노출시키는 단계를 포함하며, 상기 전자기 방사선은 상기 이종 접합 물질의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 한다);를 포함하고,
    상기 제1 수소 패시베이션 공정은 상기 실리콘을 통한 수소의 확산을 가능하게 하고, 상기 제2 수소 패시베이션 공정은 상기 이종 접합 내의 전기적으로 활성화된 결함들의 패시베이션을 가능하도록 하는 광전 디바이스의 제조방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1 또는 상기 제2 패시베이션 공정을 수행하는 단계 동안, 상기 디바이스는 수소 소스의 존재 하에 전자기 방사선에 노출되고; 상기 전자기 방사선은 실리콘의 밴드갭보다 높은 에너지를 갖는 광자들이 적어도 10mW/cm2의 전력 밀도를 제공하도록 하는 광전 디바이스의 제조방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 제1 패시베이션 공정을 수행하는 단계는,
    - 상기 디바이스 내에서 중성 전하 상태의 수소의 농도가 증가되도록;
    - 유전체층으로부터 방출되는 수소의 양이 증가되도록; 또는
    - 상기 디바이스 내의 상기 실리콘을 통한 수소의 확산이 증가되도록; 수행되는 광전 디바이스의 제조방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서,
    상기 제2 패시베이션 공정을 수행하는 단계는,
    상기 디바이스 내의 수소의 반응성이 증가되거나, 상기 디바이스의 수소의 확산성이 증가되도록 수행되는 광전 디바이스의 제조방법.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서,
    상기 제2 패시베이션 공정을 수행하는 단계는,
    100℃ 내지 500℃ 또는 250℃ 내지 450℃의 온도에서 수행되는 광전 디바이스의 제조방법.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서,
    상기 제2 패시베이션 공정을 수행하는 단계는,
    60초 보다 짧은 지속 시간을 갖는 광전 디바이스의 제조방법.
  22. 제1항 내지 제21항 중 어느 한 항에 있어서,
    상기 제2 패시베이션 공정을 수행하는 단계는,
    100℃ 내지 250℃의 온도에서 수행되는 광전 디바이스의 제조방법.
  23. 제1항 내지 제22항 중 어느 한 항에 있어서,
    상기 제2 패시베이션 공정을 수행하는 단계는,
    10초 보다 짧은 지속시간을 갖는 광전 디바이스의 제조방법.
  24. 제1항 내지 제23항 중 어느 한 항에 있어서,
    상기 실리콘 물질 내의 불순물들을 게터(getter)하기 위해 제2 극성을 갖는 실리콘 물질의 층을 형성하고(상기 층은 80Ω/sq 이하의 시트 저항을 갖는다),
    상기 게터된 불순물들을 제거하기 위해 상기 층의 일부분을 에칭하여 상기 에칭된 층의 시트 저항이 적어도 100Ω/sq로 증가하도록 하는 단계;를 더 포함하는 광전 디바이스의 제조방법.
  25. 제3항 또는 제12항에 있어서,
    상기 실리콘 내로의 수소의 확산을 돕기 위해, 상기 과량의 수소를 함유하는 희생층을 증착하는 단계 동안, 상기 희생층을 방사선에 노출시키는 단계;를 더 포함하는 광전 디바이스의 제조방법.
  26. 제8항 내지 제12항 중 어느 한 항에 있어서,
    상기 실리콘 내로의 수소의 확산을 돕기 위해, 상기 폴리-실리콘을 형성하는 단계 동안, 상기 디바이스를 방사선에 노출시키는 단계;를 더 포함하는 광전 디바이스의 제조방법.
  27. 제2항 내지 제7항 중 어느 한 항에 있어서,
    상기 실리콘 내로의 수소의 확산을 돕기 위해, 상기 비정질 실리콘을 형성하는 단계 동안, 상기 디바이스를 방사선에 노출하는 단계;를 더 포함하는 광전 디바이스의 제조방법.
  28. 제2항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2 패시베이션 공정을 수행하는 단계는,
    150℃ 내지 250℃의 온도에서 수행되는 광전 디바이스의 제조방법.
  29. 제1항 내지 제28항 중 어느 한 항의 방법에 따라 제조된 광전 디바이스.
KR1020197004061A 2016-07-12 2017-07-12 광전 디바이스의 제조방법 KR20190046785A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2016902733 2016-07-12
AU2016902733A AU2016902733A0 (en) 2016-07-12 A method for manufacturing a photovoltaic device
PCT/AU2017/050719 WO2018009974A1 (en) 2016-07-12 2017-07-12 A method for manufacturing a photovoltaic device

Publications (1)

Publication Number Publication Date
KR20190046785A true KR20190046785A (ko) 2019-05-07

Family

ID=60951600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004061A KR20190046785A (ko) 2016-07-12 2017-07-12 광전 디바이스의 제조방법

Country Status (8)

Country Link
US (1) US10923618B2 (ko)
EP (1) EP3485518A4 (ko)
KR (1) KR20190046785A (ko)
CN (1) CN109643741A (ko)
AU (1) AU2017295312A1 (ko)
SG (1) SG11201811451XA (ko)
TW (1) TW201806174A (ko)
WO (1) WO2018009974A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223958B (zh) 2018-11-23 2022-10-14 成都晔凡科技有限公司 叠瓦电池片和叠瓦光伏组件的制造方法和系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467778A (en) * 1977-11-10 1979-05-31 Toshiba Corp Production of semiconductor device
US6759284B2 (en) * 2002-09-06 2004-07-06 Industrial Technology Research Institute Method for polysilicon crystallization by simultaneous laser and rapid thermal annealing
DE102006012920B3 (de) 2006-03-21 2008-01-24 Universität Konstanz Verfahren zum Herstellen eines Photovoltaikelements mit stabilisiertem Wirkungsgrad
FR2906403B1 (fr) 2006-09-21 2008-12-19 Commissariat Energie Atomique Procede de recuit de cellules photovoltaiques
US8778448B2 (en) * 2011-07-21 2014-07-15 International Business Machines Corporation Method of stabilizing hydrogenated amorphous silicon and amorphous hydrogenated silicon alloys
US9412895B2 (en) * 2012-04-04 2016-08-09 Samsung Sdi Co., Ltd. Method of manufacturing photoelectric device
US20130298984A1 (en) 2012-05-11 2013-11-14 Nazir Pyarali KHERANI Passivation of silicon surfaces using intermediate ultra-thin silicon oxide layer and outer passivating dielectric layer
EP2863413A3 (en) 2012-05-21 2015-08-19 NewSouth Innovations Pty Limited Advanced hydrogenation of silicon solar cells
WO2013180653A1 (en) 2012-05-29 2013-12-05 National University Of Singapore Hybrid solar cell and method of fabricating thereof
KR102045001B1 (ko) 2013-06-05 2019-12-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
WO2014206504A1 (de) 2013-06-26 2014-12-31 Universität Konstanz Verfahren und vorrichtung zum herstellen eines photovoltaikelements mit stabilisiertem wirkungsgrad
CN105702805B (zh) * 2016-01-28 2018-02-06 杭州电子科技大学 高效钝化低价格硅材料缺陷和杂质的激光增强氢气钝化方法及应用

Also Published As

Publication number Publication date
AU2017295312A1 (en) 2019-01-17
US10923618B2 (en) 2021-02-16
EP3485518A4 (en) 2019-11-06
US20190157494A1 (en) 2019-05-23
TW201806174A (zh) 2018-02-16
SG11201811451XA (en) 2019-01-30
WO2018009974A1 (en) 2018-01-18
CN109643741A (zh) 2019-04-16
EP3485518A1 (en) 2019-05-22

Similar Documents

Publication Publication Date Title
US8349644B2 (en) Mono-silicon solar cells
KR101579854B1 (ko) 인 시투 표면 패시베이션을 구비한 이온 주입된 선택적 이미터 태양전지
US8921968B2 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
KR101466530B1 (ko) 도핑된 반도체 이종접합 접촉부를 갖는 태양 전지
CN101331614B (zh) 背接触式光伏电池
KR101436357B1 (ko) 선택적 전면 필드를 구비한 후면 접합 태양전지
CN115241298B (zh) 太阳能电池及其制备方法、光伏组件
WO2016068711A2 (en) Back side contacted wafer-based solar cells with in-situ doped crystallized silicon oxide regions
GB2467361A (en) Contact and interconnect for a solar cell
CN110943143A (zh) 用于制造具有异质结和发射极扩散区的光伏太阳能电池的方法
CN210200743U (zh) 太阳能电池
CN115188837A (zh) 一种背接触太阳能电池及制备方法、电池组件
CN112133769A (zh) 太阳能电池及其制造方法
US20140238478A1 (en) Back junction solar cell with enhanced emitter layer
CN112736163A (zh) 一种多晶硅薄膜钝化背极插指型太阳能电池的制备方法
KR20190046785A (ko) 광전 디바이스의 제조방법
KR100960626B1 (ko) 태양전지 및 그 제조방법
KR20230052981A (ko) 후면 접촉형 태양 전지 및 이의 제조
US8828790B2 (en) Method for local contacting and local doping of a semiconductor layer
KR101890282B1 (ko) 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
EP4068392A1 (en) Photovoltaic device with passivated contact and corresponding method of manufacture
KR20230005821A (ko) 후면 콘택 태양 전지