KR20190039315A - 보상 회로를 포함하는 증폭 디바이스 - Google Patents

보상 회로를 포함하는 증폭 디바이스 Download PDF

Info

Publication number
KR20190039315A
KR20190039315A KR1020197008425A KR20197008425A KR20190039315A KR 20190039315 A KR20190039315 A KR 20190039315A KR 1020197008425 A KR1020197008425 A KR 1020197008425A KR 20197008425 A KR20197008425 A KR 20197008425A KR 20190039315 A KR20190039315 A KR 20190039315A
Authority
KR
South Korea
Prior art keywords
signal
input signal
amplifying device
outputs
amplification
Prior art date
Application number
KR1020197008425A
Other languages
English (en)
Other versions
KR102526738B1 (ko
Inventor
알렉산드르 허페너스
피에르-엠마뉴엘 칼멜
Original Assignee
드비알레
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 드비알레 filed Critical 드비알레
Publication of KR20190039315A publication Critical patent/KR20190039315A/ko
Application granted granted Critical
Publication of KR102526738B1 publication Critical patent/KR102526738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3033—NMOS SEPP output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3061—Bridge type, i.e. two complementary controlled SEPP output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/309—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage being a series resonance circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/33—Bridge form coupled amplifiers; H-form coupled amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/393—A measuring circuit being coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/417—A switch coupled in the output circuit of an amplifier being controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/459—Ripple reduction circuitry being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/462—Indexing scheme relating to amplifiers the current being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils

Abstract

본 발명은 입력 신호의 증폭 디바이스(10)에 관한 것으로서,
- 제1 증폭단(12), 및
- 제2 증폭단(14)을 포함하고,
각 증폭단(12, 14)은,
ㆍ 스위칭 회로(22) - 상기 스위칭 회로(22)는 적어도 2개의 상태를 가지는 스위치된 신호를 출력(22A, 22B)으로서 생성할 수 있음-; 및
ㆍ 유도성 소자(24) - 상기 유도성 소자(24)는 평탄화된 신호(I1, I3)를 획득하기 위해 스위치된 신호를 평탄화할 수 있으며, 상기 평탄화된 신호(I1, I3)는 유용한 요소와 표유 요소를 가짐-를 포함한다.
증폭 디바이스(10)는 각 증폭단(12, 14)에 대한 보상 회로(16)를 더 포함하고, 상기 보상 회로(16)는 대응하는 증폭단(12, 14)의 유도성 소자(24)에서 생성된 평탄화된 신호(I1, I3)의 표유 요소의 보상 신호(I2, I4)를 생성하는 것이 가능하다.

Description

보상 회로를 포함하는 증폭 디바이스
본 발명은 입력 신호의 증폭 디바이스에 관한 것으로,
- 입력 신호에 대한 차동 입력,
- 출력 신호에 대한 차동 출력,
- 입력을 갖는 제1 증폭단, 및
- 입력을 갖는 제2 증폭단을 포함하고,
각 증폭단의 입력은 상기 차동 입력을 형성하고,
상기 각 증폭단은,
ㆍ 부하에 대한 출력 - 상기 각 증폭단의 출력은 차동 출력을 형성함 -;
ㆍ 적어도 2개의 상태를 가지는 스위치된 신호를 출력으로서 생성할 수 있는 스위칭 회로; 및
ㆍ 스위칭 회로의 출력과 상기 증폭단의 출력 사이에 연결된 유도성 소자 - 상기 유도성 소자는 평탄화된 신호를 획득하기 위해 상기 스위칭 회로에 의해 생성된 스위치된 신호를 평탄화할 수 있으며, 상기 평탄화된 신호는 유용한 요소와 표유 요소를 가짐-을 포함하고, 각 증폭단의 스위칭 회로의 출력에서 스위치된 신호는 반대이다.
이러한 증폭 디바이스는 예를 들어, 부하의 양단 전압의 증폭기로 사용된다.
부하가 스피커와 같은 오디오 요소인 경우, 증폭단의 유도성 소자에서 생성된 삼각형 고주파수 표유 요소(stray component)는 스피커로 회수된 오디오 신호의 품질을 손상시킨다.
또한, 이러한 표유 요소는 증폭 디바이스 및 부하의 가열 원점에 있으며, 이는 증폭 디바이스의 출력에서 성능의 손실을 초래한다.
그러므로, 그러한 증폭 디바이스의 유도성 소자에 의해 생성된 표유 요소를 감소시킬 필요가 있다.
마지막으로, 본 발명은 전술한 바와 같은 증폭 디바이스에 관한 것으로, 상기 증폭 디바이스는 각 증폭단에 대한 보상 회로를 더 포함하고, 보상 회로는 상기 증폭단의 유도성 소자에서 생성된 평탄화된 신호의 표유 요소의 보상 신호를 생성하는 것이 가능하며, 각 보상 회로는 대응하는 증폭단의 출력 및 다른 증폭단의 스위칭 회로의 출력에 연결되며, 각 평탄화된 신호 및 대응하는 보상 신호의 차이는 증폭 디바이스의 출력에서 출력 신호를 형성한다.
특정 실시예에 따르면, 증폭 디바이스는 단독으로 또는 임의의 기술적으로 가능한 조합에 따라 고려되는 이하의 특징 중 하나 이상을 포함한다.
- 각 보상 회로는 적어도 하나의 유도성 소자를 포함하고, 보상 회로의 유도성 소자의 인덕턴스와 대응하는 증폭단의 유도성 소자의 인덕턴스 사이의 상대 편차는 30% 이하이다;
- 각 보상 회로는 고역 통과 필터를 포함한다.
- 고역 통과 필터는 커패시터를 포함한다.
- 입력 신호는 반송 주파수(carrier frequency)에 의해 변조된 신호이고, 고역 통과 필터는 입력 신호의 반송 주파수보다 엄밀히 낮은 차단 주파수를 갖는다.
- 입력 신호는 유용한 주파수(useful frequency)이고, 고역 통과 필터는 입력 신호의 유용한 주파수보다 엄밀히 높은 차단 주파수를 갖는다.
- 증폭단은 디지털 신호의 증폭단이고, 디바이스는 증폭단 중 하나의 증폭단의 출력에 연결되는 적어도 하나의 아날로그 증폭기를 더 포함한다.
- 상기 또는 각 아날로그 증폭기는 클래스 A 또는 클래스 AB 증폭기이다.
- 디바이스는 각 아날로그 증폭기의 출력 전류를 측정하기 위한 디바이스, 적어도 각 아날로그 증폭기의 출력 전류의 측정치를 수신할 수 있는 제어 모듈을 더 포함하고, 제어 모듈은 한편으로는 상기 증폭단의 스위칭 회로의 출력에서 스위치된 신호는 반대이고, 다른 한편으로는 각 아날로그 증폭기의 출력 전류는 최소화되도록, 측정된 출력 전류의 함수로서 증폭단의 입력에서 신호를 생성할 수 있다.
- 각 증폭단의 입력 신호는 70% 초과의 시간 동안 위상이 반대이다.
본 발명은 또한 오디오 시스템에 관한 것으로,
- 전술한 증폭 디바이스, 및
- 각 증폭단의 출력에 연결된 스피커를 포함한다.
본 발명의 다른 특징 및 이점은, 단지 예시로서 제공되고 도면을 참조하여 이루어진 본 발명의 실시예에 대한 이하의 설명을 읽을 때 나타날 것이다:
도 1은 본 발명의 제1 실시예에 따른 증폭 디바이스의 일 예시의 개략도이다.
도 2는 증폭 디바이스의 각 증폭단의 스위칭 회로의 출력 전압을 도시하는 제1 크로노그래프(chronograph)의 예시이다.
도 3은 평탄화된 신호의 표유 요소, 상기 표유 요소의 보상 신호, 및 두 신호의 결과를 도시하는 제2 크로노그래프의 예시이다.
도 4는 본 발명의 제2 실시예에 따른 증폭 디바이스의 일 예시의 개략도이다.
본 발명의 제1 실시예에 따른 증폭 디바이스(10)가 도 1에 도시되어 있다.
증폭 디바이스(10)는 "증폭 브릿지(amplification bridge)"라는 이름 하에 공지되어 있다.
증폭 디바이스(10)는 증폭될 차동 입력 신호를 형성하는 반대 위상인 신호를 수신하는 2개의 입력(10A, 10B) 및 증폭될 차동 출력 신호에 대한 2개의 출력(20A, 20B)을 포함한다. 증폭 디바이스(10)의 2개의 입력(10A, 10B)은 차동 입력을 형성한다. 증폭 디바이스(10)의 2개의 출력(20A, 20B)은 차동 출력을 형성한다.
입력 신호는, 예를 들어, 도 1에 도시된 바와 같이 제어 모듈(11) 및 인버터(13)에 의해 생성된다. 입력 신호는, 예를 들어, 반송 주파수 및 유용한 주파수 대역을 특징으로 하는 펄스 폭 변조된 신호이다. 유용한 주파수 대역은, 예를 들어, 20 헤르츠(Hz)와 100 킬로 헤르츠(kHz) 사이를 포함하는 간격이다. 반송 주파수는, 예를 들어, 400kHz 이상이다.
입력 신호는 전압이다. 도 1에 도시된 바와 같이, 증폭 디바이스의 2개의 입력(10A, 10B) 중 하나에 의해 수신된 신호는 각각의 2개의 입력(10A, 10B)에 의해 수신된 신호가 반대 위상이고, 차동 입력 신호를 형성하도록 인버터(13)에 의해 반전된다.
증폭 디바이스(10)는 제1 증폭단(12), 제2 증폭단(14), 및 각 증폭단(12, 14)에 대한 보상 회로(16)를 더 포함한다. 각 증폭단(12, 14)은, 증폭 디바이스(10)의 입력(10A, 10B)에 대응하는 입력, 증폭 디바이스(10)의 출력(20A, 20B)에 대응하는 출력(20A, 20B), 스위칭 회로(22), 및 유도성 소자(24)를 포함한다. 각 증폭단(12, 14)의 출력(20A, 20B)은 오디오 시스템을 형성하도록 스피커와 같은 동일한 부하(26)에 연결되게 되어있다.
2개의 증폭단(12, 14)은 동일한 공급 전압(V1)에 의해 전력이 공급된다. 공급 전압(V1)은 예를 들면, 포지티브(positive)이다.
각 스위칭 회로(22)는 공급 전압(V1)과 접지 사이에 직렬로 연결된 적어도 2개의 트랜지스터(31, 32)를 포함한다. 각 스위칭 회로(22)의 입력은 대응하는 증폭단(12, 14)의 입력(10A, 10B)에 대응한다. 단(12, 14)의 각 스위칭 회로(22)의 출력은 각 단(12, 14)의 2개의 트랜지스터(31, 32) 사이의 중간 지점(22A, 22B)에 의해 형성된다.
각 증폭단(12, 14)의 트랜지스터(31, 32)의 게이트는 입력 신호에 의해 공급되도록 스위칭 회로(22)의 입력에 연결된다. 트랜지스터(31, 32) 중 하나가 온(on)이고, 다른 트랜지스터(31, 32)가 오프(off)인 경우, 각 증폭단(12, 14)의 트랜지스터(31, 32) 중 하나의 게이트는 인버터(34)에 연결된다.
트랜지스터는, 예를 들어, MOSFET 트랜지스터이다.
각 증폭단(12, 14)의 스위칭 회로(22)는 상기 증폭단(12, 14)의 입력 신호(10A, 10B) 및 공급 전압(V1)으로부터 적어도 2개의 상태를 갖는 스위치된 신호를 생성할 수 있다. 2개의 단(12, 14)의 공급 전압(V1)은 동일하고, 상기 단(12, 14)의 입력 신호(10A, 10B)는 위상이 반대이며, 각 단(12, 14)의 스위칭 회로(22)의 스위치된 출력 신호(22A, 22B)는 반대 상태를 가진다. 따라서, 제1 증폭단(12)의 스위치 회로(22)의 스위치된 출력 신호(22A)가, 각각 영전압(nil voltage)과 동일한 공급 전압(V1)과 동일한 전압을 가질 때, 제2 증폭단(12)의 스위칭 회로(22)의 스위치된 출력 신호(22B)는 각각 공급 전압(V1)과 동일한 영전압과 동일한 전압을 갖는다.
유도성 소자(24)는 예를 들어, 코일에 의해 형성된다. 각 증폭단(12, 14)의 유도성 소자(24)는 한편으로는 상기 단(12, 14)의 스위칭 회로(22)의 출력(22A, 22B)에 연결되며, 다른 한편으로는 상기 단(12, 14)의 출력(20A, 20B)에 연결된다.
유도성 소자(24)는 평탄화된 신호(I1, I3)를 획득하기 위해 순서대로 대응하는 스위칭 회로(22)에 의해 생성된 스위치된 신호를 평탄하게 할 수 있다. 평탄화된 신호(I1, I3)는 유용한 요소 및 표유 요소를 갖는다. 유용한 요소는 저주파수이며, 표유 요소는 고주파수이다.
평탄화된 신호(I1, I3)의 유용한 요소는 증폭될 입력 신호의 유용한 부분을 운반하는 요소이다. 오디오 증폭기의 경우, 유용한 요소는 증폭될 음악인데, 예를 들어 주파수 신호는 20Hz 내지 100kHz인 음악이다.
평탄화된 신호(I1, I3)의 표유 요소는 유도성 소자(24)에서 생성된 삼각 리플 전류에 상대적인 요소이다. 이러한 리플 전류는 유도성 소자(24)의 단자 양단 전압의 고주파수 변동에 기인한다. 예를 들어, 이러한 리플 전류는 400kHz와 동일한 반송 주파수를 갖는다.
각 보상 회로(16)는 한편으로는 대응하는 증폭단(12, 14)의 출력(20A, 20B)에 연결되고, 다른 한편으로는 다른 증폭단(12, 14)의 스위칭 회로(22)의 출력(22A, 22B)에 연결된다. 즉, 증폭단(12, 14)의 보상 회로(16)는 다른 증폭단(12, 14)의 출력(20A, 20B)과 유도성 소자(24)에 병렬로 연결된다.
각 보상 회로(16)는 대응하는 증폭단(12, 14)의 유도성 소자(24)에서 생성된 평탄화된 신호(I1, I3)의 표유 요소의 보상 신호(I2, I4)를 생성하는 것이 가능하다.
각 보상 회로(16)는 적어도 고역 통과 필터(38) 및 유도성 소자(36)를 포함한다.
이상적으로, 대응하는 보상 회로의 각 유도성 소자(24) 및 유도성 소자(36)의 인덕턴스는 동일한 값을 갖는다. 실제로, 보상 회로(16)의 유도성 소자(36)의 인덕턴스와 대응하는 증폭단(12, 14)의 유도성 소자(24)의 인덕턴스 사이의 상대 편차는 30% 이하이다. 이 경우, 상대 편차는, 보상 회로(16)의 유도성 소자(36)의 인덕턴스와 대응하는 증폭단(12, 14)의 유도성 소자(24)의 인덕턴스 사이의 차이의 절대값과 상기 증폭단(12, 14)의 유도성 소자(24)의 인덕턴스의 비율이다.
고역 통과 필터(38)는 대응 보상 회로(16)의 유도성 소자(36)와 상호 작용하는 커패시터에 의해 형성된다.
고역 통과 필터(38)는 상기 고역 통과 필터(38)의 보상 회로(16)에서 평탄화된 신호(I1, I3)의 고주파수 표유 요소의 통과를 허가하는 것이 가능하다.
각 보상 회로(16)의 고역 통과 필터(38)는 반송 주파수보다 엄밀히 낮은 차단 주파수를 가진다.
고역 통과 필터(38)는 평탄화된 신호(I1, I3)의 차단 주파수보다 엄밀히 높은 차단 주파수를 가진다.
차단 주파수는, 예를 들어, 100kHz 내지 300kHz이다.
따라서, 이러한 증폭 디바이스(10)는 보상 회로(16)에 의해 생성된 보상 신호(I2, I4)를 통해 각 증폭단(12, 14)의 유도성 소자(24)에서 생성된 평탄화된 신호(I1, I3)의 고주파수 표유 요소를 보상하는 것을 가능하게 한다. 보상 신호(I2, I4)는 평탄화된 신호(I1, I3)의 고주파수 표유 요소가 부하(26)를 통해 통과하는 것을 방지하는 것을 가능하게 한다.
평탄화된 신호(I1, I3) 및 각 적용단(12, 14)의 보상 신호(I2, I4)의 차이는 증폭 디바이스(10)의 출력(20A, 20B)에서 증폭된 출력 신호(I5)를 형성한다. 증폭된 신호는 전류이다.
도 2 및 도 3의 크로노그래프는 신호의 모양을 도시한다.
특히, 도 2는 점선으로 제1 증폭단(12)의 스위칭 회로(22)의 출력 전압(22A), 및 실선으로 제2 증폭단(14)의 스위칭 회로(22)의 출력 전압(22B)을 도시한다. 도 2에 도시된 바와 같이, 이러한 전압은 반대 상태를 가지며, 20 볼트(V) 및 0V와 동일한 각각의 두 전압 상태 사이에서 400kHz에서 스위치한다.
도 3은, 얇은 실선으로, 제1 증폭단(12)의 평탄화된 신호(I1)의 고주파수 삼각 표유 요소; 점선으로, 상기 표유 요소의 보상 신호(I2); 및 굵은 실선으로, 평탄화된 신호(I1)와 보상 신호(I2) 사이의 차이에 의해 획득된 출력 신호(I5)를 도시한다. 도 3의 예시에서, 평탄화된 신호(I1)는 400kHz의 주파수에 대해 ±0.4 암페어 내에서 동일한 진폭의 전류이다. 도 3의 예시에서, 출력 신호(I5)는 평탄화된 신호(I1)의 고주파수 삼각 표유 요소를 제거하고, 그 후 신호의 저주파수 부분, 즉 유용한 요소만을 포함한다.
제1 증폭단(12) 및 제2 증폭단(14)의 구성은 보상 회로(16)의 간단한 생산을 허용한다. 실제로, 각 보상 회로(16)는 다른 증폭단(12, 14)의 스위칭 회로(22)에 의해 직접 공급된다. 따라서, 임의의 다른 추가 전원이 요구되지 않거나, 능동 요소, 예컨대, 임의의 트랜지스터와 같은 임의의 다른 능동 요소가 요구되지 않는다.
제2 실시예에 따른 증폭 디바이스(10)가 도 4에 도시되어 있다.
제2 실시예에 따른 증폭 디바이스(10)는 제1 실시예와 동일한 소자를 포함한다. 따라서, 이러한 소자는 다시 기술되지 않는다.
증폭 디바이스(10)는 적어도 하나의 아날로그 증폭기(40)를 더 포함한다. 도 4에서, 2개의 아날로그 증폭기(40)가 도시되어 있다.
각 아날로그 증폭기(40)는 증폭단(12, 14) 중 하나의 출력(20A, 20B)에 연결된다. 이러한 경우에, 도 4에 도시된 증폭기(40) 중 하나는 제1 증폭단(12)의 출력(20A)에 연결되고, 다른 증폭기(40)는 제2 증폭단(14)의 출력(20B)에 연결된다.
각 증폭기(40)는, 예를 들어, 클래스 A 또는 클래스 AB 증폭기이다. 클래스 A 증폭기는 매우 높은 선형성과 낮은 출력 임피던스를 갖는 증폭기이다. 바람직하게는, 클래스 A 증폭기의 출력 임피던스는 0.2 옴(ohm) 미만이다. 클래스 B 증폭기는 단지 절반의 시간 동안에만 선형 상태로 동작하고, 나머지 절반의 시간에는 실질적으로 오프되는 증폭 소자를 포함하는 증폭기이다. 클래스 AB 증폭기는, 낮은 전력에 대해서는 증폭기가 클래스 A이고, 높은 전력에 대해서는 증폭기가 클래스 B가 되도록 온 상태에서부터 오프 상태로 스위칭할 수 있는 증폭기이다.
도 4에 도시된 예시에서, 증폭될 신호(41)는 중간 신호(44)를 산출하기 위해 이득 -1을 가지는 증폭기(43)에 의해 반전된다. 그러므로, 증폭될 신호(41)와 중간 신호(44)는 차동 신호를 구성한다.
기준 전압 Vcom은 가산기(45)에 의해 증폭될 신호(41) 및 중간 신호(44) 각각에 가산되어, 각 증폭기(40)의 각각의 입력 신호(46A, 46B)를 형성한다. 기준 전압 Vcom은 전원 전압(V1)과 접지 사이에 있다. 바람직하게는, 기준 전압 Vcom은 공급 전압(V1)의 절반과 동일하다. 증폭기(40)의 입력 신호(46A, 46B)는 전압이다.
따라서, 증폭기(40)의 입력 신호(46A, 46B)는 동일한 직류 요소 Vcom 및 반대 교류 요소를 갖는다.
도 4에 도시된 바와 같이, 측정 디바이스(47)는 각각의 증폭기(40)의 출력 전류를 측정할 수 있고, 제어 모듈(11)에 측정값을 제공할 수 있다. 예를 들어, 측정 디바이스(47)는 각각의 증폭기(40)의 공급 전류의 차이를 통해 출력 전류를 측정할 수 있는 홀 효과 센서(Hall effect sensor)를 포함한다.
제어 모듈(11)은 각 증폭기(40)에 의해 공급되는 전류를 최소화하면서, 증폭단(12, 14)의 입력 신호(10A, 10B)가 반대가 되도록(따라서, 상기 단(12, 14)의 스위칭 회로(22)의 스위치된 출력 신호(22A, 22B)가 반대가 되도록) 각 증폭단(12, 14)을 제어하는 것이 가능하다. 증폭기(40)의 입력 신호(46A, 46B)는 기준 전압 Vcom을 중심으로 반대 위상이며, 만약 기준 전압 Vcom이 공급 전압 V1의 절반과 동일하고, 또한 만약 각 단(12, 14)의 모든 요소(22, 31, 32, 24, 36, 38)가 각 단(12, 14)에 대해 동일한 값을 갖는다면, 증폭단(12, 14)의 입력 신호(10A, 10B) 또한 반대 상태를 가진다. 실제로, 30% 미만의 이들 요소의 값의 낮은 분산은, 증폭단(12, 14)의 입력 신호(10A, 10B)가 70% 초과의 시간 동안 반대 위상임을 보장한다.
제2 실시예에 따른 증폭 디바이스(10)는 증폭될 아날로그 신호(41)의 아날로그 증폭 및 디지털 증폭 모두를 수행하는 것을 가능하게 한다. 증폭 디바이스(10)는 적어도 시스템에서 사용되는 아날로그 증폭기(40)의 선형성과 동일한 선형성을 가지며, 아날로그 증폭기(40)는 전류를 거의 소비하지 않아서 전력을 거의 소비하지 않기 때문에 디지털 증폭단(12, 14)이 사용되는 에너지 효율과 매우 가까운 에너지 효율을 가진다. 예를 들어, 증폭기(40)는 부하(26)에 제공되는 전류 I5의 1% 미만을 공급한다. 따라서, 이러한 증폭 디바이스(10)는 매우 높은 선형성 및 매우 높은 에너지 효율을 갖는, 오디오 신호, 예를 들어 스피커용 오디오 신호를 증폭하는데 적합하다.
더 나아가, 보상 회로(16)는 평탄화된 신호의 고주파수 삼각 표유 요소가, 아날로그 증폭기(40)에 흡수되는 것으로부터, 아날로그 증폭기를 가열시키고 출력 신호의 품질 및 그러한 증폭기(40)의 성능을 저하시키는 것으로부터 방지하는 것을 가능하게 한다.

Claims (11)

  1. 입력 신호의 증폭 디바이스(10)로서,
    - 입력 신호에 대한 차동 입력(10A, 10B),
    - 출력 신호(15)에 대한 차동 출력(20A, 20B),
    - 입력(10A)을 갖는 제1 증폭단(12), 및
    - 입력(10B)을 갖는 제2 증폭단(14)을 포함하고,
    각 증폭단(12, 14)의 입력(10A, 10B)은 상기 차동 입력을 형성하고,
    상기 각 증폭단(12, 14)은,
    ㆍ 부하(26)에 대한 출력(20A, 20B) - 상기 각 증폭단(12, 14)의 출력(20A, 20B)은 차동 출력을 형성함 -;
    ㆍ 적어도 2개의 상태를 가지는 스위치된 신호를 출력(22A, 22B)으로서 생성할 수 있는 스위칭 회로(22); 및
    ㆍ 상기 스위칭 회로(22)의 출력(22A, 22B)과 상기 증폭단(12, 14)의 출력(20A, 20B) 사이에 연결된 유도성 소자(24) - 상기 유도성 소자(24)는 평탄화된 신호(I1, I3)를 획득하기 위해 상기 스위칭 회로(22)에 의해 생성된 스위치된 신호를 평탄화할 수 있으며, 상기 평탄화된 신호(I1, I3)는 유용한 요소와 표유 요소를 가짐-를 포함하고,
    각 증폭단(12, 14)의 스위칭 회로(22)의 출력(22A, 22B)에서 스위치된 신호는 반대이고,
    상기 증폭 디바이스(10)는 각 증폭단(12, 14)에 대한 보상 회로(16)를 더 포함하고,
    상기 보상 회로(16)는, 상기 증폭단(12, 14)의 유도성 소자(24)에서 생성된 평탄화된 신호(I1, I3)의 표유 요소의 보상 신호(I2, I4)를 생성하는 것이 가능하며,
    각 보상 회로(16)는 대응하는 증폭단(12, 14)의 출력(20A, 20B) 및 다른 증폭단(12, 14)의 스위칭 회로(22)의 출력(22A, 22B)에 연결되며, 각 평탄화된 신호 (I1, I3) 및 대응하는 보상 신호(I2, I4)의 차이는 증폭 디바이스(10)의 출력(20A, 20B)에서 출력 신호(I5)를 형성하는,
    입력 신호의 증폭 디바이스.
  2. 제1항에 있어서,
    상기 각 보상 회로(16)는 적어도 하나의 유도성 소자(36)를 포함하고,
    상기 보상 회로(16)의 유도성 소자(36)의 인덕턴스와 대응하는 증폭단(12, 14)의 유도성 소자(24)의 인덕턴스 사이의 상대 편차는 30% 이하인,
    입력 신호의 증폭 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 각 보상 회로(16)는 고역 통과 필터(38)를 포함하는,
    입력 신호의 증폭 디바이스.
  4. 제3항에 있어서,
    상기 고역 통과 필터(38)는 커패시터를 포함하는,
    입력 신호의 증폭 디바이스.
  5. 제3항 또는 제4항에 있어서,
    상기 입력 신호는 반송 주파수(carrier frequency)에 의해 변조된 신호이고, 상기 고역 통과 필터(38)는 상기 입력 신호의 반송 주파수보다 엄밀히 낮은 차단 주파수를 갖는,
    입력 신호의 증폭 디바이스.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 입력 신호는 유용한 주파수(useful frequency)이고, 상기 고역 통과 필터(38)는 상기 입력 신호의 유용한 주파수보다 엄밀히 높은 차단 주파수를 갖는,
    입력 신호의 증폭 디바이스.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 증폭단(12, 14)은 디지털 신호의 증폭단이고, 상기 디바이스(10)는 상기 증폭단(12, 14) 중 하나의 증폭단의 출력(20A, 20B)에 연결되는 적어도 하나의 아날로그 증폭기(40)를 더 포함하는,
    입력 신호의 증폭 디바이스.
  8. 제7항에 있어서,
    상기 또는 각 아날로그 증폭기(40)는 클래스 A 또는 클래스 AB 증폭기인,
    입력 신호의 증폭 디바이스.
  9. 제7항 또는 제8항에 있어서,
    상기 디바이스(10)는 각 아날로그 증폭기(40)의 출력 전류를 측정하기 위한 디바이스(47), 및 적어도 각 아날로그 증폭기(40)의 출력 전류의 측정치를 수신할 수 있는 제어 모듈(11)을 더 포함하고,
    상기 제어 모듈(11)은,
    한편으로는 상기 증폭단(12, 14)의 스위칭 회로(22)의 출력(22A, 22B)에서 스위치된 신호는 반대이고, 다른 한편으로는 각 아날로그 증폭기(40)의 출력 전류는 최소화되도록, 측정된 출력 전류의 함수로서 상기 증폭단(12, 14)의 입력(10A, 10B)에서 신호를 생성할 수 있는,
    입력 신호의 증폭 디바이스.
  10. 제9항에 있어서,
    각 증폭단(12, 14)의 상기 입력 신호(10A, 10B)는 70% 초과의 시간 동안 위상이 반대인,
    입력 신호의 증폭 디바이스.
  11. 오디오 시스템으로서,
    제1항 내지 제10항 중 어느 한 항에 따른 증폭 디바이스, 및
    각 증폭단(12, 14)의 출력에 연결된 스피커(26)를 포함하는,
    오디오 시스템.
KR1020197008425A 2016-08-22 2017-08-21 보상 회로를 포함하는 증폭 디바이스 KR102526738B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1657841A FR3055173B1 (fr) 2016-08-22 2016-08-22 Dispositif d'amplification comprenant un circuit de compensation
FR1657841 2016-08-22
PCT/EP2017/071051 WO2018036974A1 (fr) 2016-08-22 2017-08-21 Dispositif d'amplification comprenant un circuit de compensation

Publications (2)

Publication Number Publication Date
KR20190039315A true KR20190039315A (ko) 2019-04-10
KR102526738B1 KR102526738B1 (ko) 2023-04-27

Family

ID=57286628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008425A KR102526738B1 (ko) 2016-08-22 2017-08-21 보상 회로를 포함하는 증폭 디바이스

Country Status (7)

Country Link
US (1) US10797654B2 (ko)
EP (1) EP3501102A1 (ko)
JP (2) JP2019528637A (ko)
KR (1) KR102526738B1 (ko)
CN (1) CN109716647B (ko)
FR (1) FR3055173B1 (ko)
WO (1) WO2018036974A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226226B1 (ko) * 1997-02-24 1999-10-15 윤덕용 혼합형 증폭기
JP2007060510A (ja) * 2005-08-26 2007-03-08 Taiyo Yuden Co Ltd デジタルアンプ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1291783B1 (it) * 1997-02-21 1999-01-21 Claudio Lastrucci Un filtro di ricostruzione per l'eliminazione del residuo di commutazione in un sistema a commutazione o simile
EP1139571B1 (en) * 2000-03-31 2005-11-16 Texas Instruments Incorporated Pulse width modulation D/A-converter
KR100542793B1 (ko) * 2002-05-08 2006-01-20 (주)펄서스 테크놀러지 디지털 오디오 증폭기의 복조장치
JP4067475B2 (ja) * 2003-08-21 2008-03-26 シャープ株式会社 信号増幅出力装置
US7508263B2 (en) * 2004-11-02 2009-03-24 Pioneer Corporation Digital amplifying apparatus with noise reduction
US7315204B2 (en) * 2005-07-08 2008-01-01 National Semiconductor Corporation Class AB-D audio power amplifier
JP2009507403A (ja) * 2005-07-28 2009-02-19 アールジービー・システムズ，インコーポレイテッド Ｄ級増幅器においてソフトスイッチングを行うための方法及び装置
JP2007336424A (ja) * 2006-06-19 2007-12-27 Pioneer Electronic Corp パワー増幅装置
US8126164B2 (en) * 2006-11-29 2012-02-28 Texas Instruments Incorporated Digital compensation of analog volume control gain in a digital audio amplifier
US7944298B2 (en) * 2007-12-18 2011-05-17 Qualcomm, Incorporated Low noise and low input capacitance differential MDS LNA
TW200929860A (en) * 2007-12-27 2009-07-01 Airoha Tech Corp A gain control circuit for an amplifier in a wireless transceiver
CN101226207B (zh) * 2007-12-28 2010-08-18 上海精密计量测试研究所 有源可变阻抗合成器
JP5445458B2 (ja) * 2008-09-02 2014-03-19 日本電気株式会社 差動増幅器及びその構成方法
US8958763B2 (en) * 2010-04-20 2015-02-17 Rf Micro Devices, Inc. PA bias power supply undershoot compensation
US8497734B2 (en) * 2010-06-14 2013-07-30 Harman International Industries, Incorporated High efficiency audio amplifier system
FR2970574B1 (fr) * 2011-01-19 2013-10-04 Devialet Dispositif de traitement audio
CN103117719A (zh) * 2012-12-24 2013-05-22 苏州硅智源微电子有限公司 前馈补偿放大器中的精确参考电压发生器
US20160056813A1 (en) * 2013-03-15 2016-02-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Displacement current compensation circuit
JP6476669B2 (ja) * 2014-09-05 2019-03-06 株式会社デンソー 高周波ｉｃおよび無線通信用モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226226B1 (ko) * 1997-02-24 1999-10-15 윤덕용 혼합형 증폭기
JP2007060510A (ja) * 2005-08-26 2007-03-08 Taiyo Yuden Co Ltd デジタルアンプ

Also Published As

Publication number Publication date
FR3055173A1 (fr) 2018-02-23
JP2019528637A (ja) 2019-10-10
FR3055173B1 (fr) 2019-08-16
EP3501102A1 (fr) 2019-06-26
US20190207561A1 (en) 2019-07-04
US10797654B2 (en) 2020-10-06
CN109716647A (zh) 2019-05-03
CN109716647B (zh) 2023-07-07
WO2018036974A1 (fr) 2018-03-01
JP2022167945A (ja) 2022-11-04
KR102526738B1 (ko) 2023-04-27

Similar Documents

Publication Publication Date Title
US8378745B2 (en) Current sensing
CN102984630B (zh) 用于音频放大系统中减少失真的系统和方法
US8013677B2 (en) One-sided switching pulse width modulation amplifiers
US7190224B2 (en) Class D amplifier
US9461589B2 (en) Asymmetric H-bridge in a class D power amplifier
US20120044020A1 (en) Method and apparatus for sensing a curren for varying impedance loads
JP5861442B2 (ja) Ｄ級電力増幅器
KR20080003903A (ko) 전원 시스템
US20060145755A1 (en) Square wave modulation design for a class-D audio amplifier
US20130271214A1 (en) Class d amplifiers
US8687821B2 (en) Plop-free amplifier
US9973156B2 (en) Generation of voltage reference signals in a hybrid switched mode amplifier
GB2548443A (en) Removal of switching discontinuity in a hybrid switched mode amplifier
US20130293205A1 (en) Control of cross-over point
US11245368B2 (en) Class D amplifier
CN106575952B (zh) 音频放大器
KR20190039315A (ko) 보상 회로를 포함하는 증폭 디바이스
KR100770747B1 (ko) 디지털 앰프 및 음성 재생 방법
US7388431B2 (en) Switching amplifier and control method thereof
JP5903994B2 (ja) 増幅器
US10483914B2 (en) Very high fidelity audio amplifier
WO2013136539A1 (ja) 振幅変調装置
GB2550026A (en) Generation of voltage reference signals in a hybrid switched mode amplifier
CN102098609B (zh) 无滤波器的静电式换能扬声器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant