KR20190035437A - Organic light emitting diode display device - Google Patents

Organic light emitting diode display device Download PDF

Info

Publication number
KR20190035437A
KR20190035437A KR1020170142738A KR20170142738A KR20190035437A KR 20190035437 A KR20190035437 A KR 20190035437A KR 1020170142738 A KR1020170142738 A KR 1020170142738A KR 20170142738 A KR20170142738 A KR 20170142738A KR 20190035437 A KR20190035437 A KR 20190035437A
Authority
KR
South Korea
Prior art keywords
voltage
discharge
display panel
light emitting
organic light
Prior art date
Application number
KR1020170142738A
Other languages
Korean (ko)
Other versions
KR102446219B1 (en
Inventor
황보한석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP18196456.0A priority Critical patent/EP3460786B1/en
Priority to US16/141,804 priority patent/US10867550B2/en
Priority to CN201811114398.6A priority patent/CN109559666B/en
Publication of KR20190035437A publication Critical patent/KR20190035437A/en
Application granted granted Critical
Publication of KR102446219B1 publication Critical patent/KR102446219B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

According to an embodiment of the present invention, an organic light emitting diode display device may comprise: a display panel; a discharge circuit discharging a voltage when a driving time of the display panel is a predetermined time or longer and power supply to the display panel is cut off; and a processor determining whether a cooling time required for residual image compensation of the display panel is satisfied and performing the residual image compensation of the display panel when the cooling time is satisfied based on the voltage discharged from the discharge circuit when the power is supplied.

Description

유기 발광 다이오드 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}TECHNICAL FIELD [0001] The present invention relates to an organic light emitting diode (OLED) display device,

본 발명은 유기 발광 다이오드 표시 장치에 관한 것으로, 보다 상세하게는, 전원의 공급이 차단된 상태에서도, 디스플레이 패널이 오프된 시간을 측정할 수 있는 것에 관한 발명이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting diode (OLED) display device, and more particularly, to an OLED display device capable of measuring a time when a display panel is turned off even when power supply is cut off.

최근 들어, 다양한 디스플레이 장치의 종류들이 등장하고 있다. 그 중, 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Display, 이하, OLED 표시 장치라 함)가 많이 사용되고 있다. OLED 표시 장치는 자체 발광 소자이므로, 백라이트가 필요한 액정 표시 장치에 비해, 소비 전력이 낮고, 더 얇게 제작될 수 있는 이점이 있다. 또한, OLED 표시 장치는 시야각이 넓고, 응답속도가 빠른 장점이 있다.Recently, various types of display devices have appeared. Among them, an organic light emitting diode (OLED) display device is widely used. Since the OLED display device is a self-luminous device, the OLED display device is advantageous in that power consumption is lower and thinner than a liquid crystal display device requiring a backlight. Also, the OLED display device has a wide viewing angle and a high response speed.

일반적인 유기 발광 다이오드 표시 장치는 적색(R), 녹색(G), 및 청색(B)의 부화소(sub-pixel)를 하나의 단위 화소(unit pixel)로 구성하고, 3개의 부화소들을 통해 다양한 색상의 하나의 영상을 표시한다.A general organic light emitting diode display device includes red (R), green (G), and blue (B) sub-pixels as one unit pixel, Display one image of color.

OLED 표시 장치의 경우, 고정된 영상(예를 들어, 상점의 광고 영상)을 장시간 표시하면, 이에 대응하는 발광 소자 역시, 지속적으로 빛을 발광한다. 특정 발광 소자에 장시간 지속적으로, 전류가 흐르면, 해당 소자에 과부하가 걸려, 해당 소자의 수명이 단축될 수 있다. In the case of an OLED display, if a fixed image (for example, a commercial image of a shop) is displayed for a long time, the corresponding light emitting element also emits light continuously. If a current flows through a specific light emitting element for a long time, the element is overloaded, and the lifetime of the element can be shortened.

이에 따라, 해당 소자의 색상 표현력이 떨어져, 화면의 영상이 바뀔 때, 이전 영상의 잔상이 남거나, 얼룩이 묻은 것처럼, 화면이 선명하게 표시되지 않는 번인(burn-in) 현상이 발생한다.As a result, the color expressive power of the device drops, and when the image of the screen is changed, a burn-in phenomenon occurs in which the screen is not displayed clearly as if a residual image of the previous image remains or the image is uneven.

화면 상에 이전 영상의 잔상이 남는 것을 해결하기 위해 잔상 보상 방법이 이용되고 있다.A residual image compensation method is used to solve the problem that a residual image of a previous image is left on the screen.

잔상 보상 방법은 화소의 열화로 인해, 감소되는 휘도를 보상하는 것으로, 일정 시간 디스플레이 패널을 오프시켜야 하는 시간인 쿨링 타임(cooling time)이 요구된다. 쿨링 타임이 충분한 시간 동안 보장되지 않은 경우, 디스플레이 패널의 온도가 높아지고, 이에 따라, 전압이 과도하게 감지되어, 잔상 보상의 정확도가 감소될 수 있다.The afterimage compensation method compensates the reduced brightness due to deterioration of the pixels, and requires a cooling time which is a time for turning off the display panel for a predetermined time. If the cooling time is not ensured for a sufficient time, the temperature of the display panel is increased, and accordingly, the voltage is excessively sensed, so that the accuracy of the afterimage compensation can be reduced.

AC 전원의 오프 시에는 유기 발광 다이오드 표시 장치의 프로세서가 쿨링 타임을 측정하지 못하므로, AC 전원을 오프 시킨 후, AC 전원을 온 시키면, 디스플레이 패널의 쿨링 타임을 확보하기 위해, 화면이 오프될 수 있다.The processor of the organic light emitting diode display device can not measure the cooling time when the AC power is turned off. Therefore, when the AC power is turned off and the AC power is turned on, the screen may be turned off to secure the cooling time of the display panel have.

이 경우, 사용자는, 일정 시간 동안, 화면이 오프됨에 따라, 디스플레이 패널을 사용할 수 없는 문제가 있다. 특히, 매장에 진열된 TV와 같이, 홍보를 위해 디스플레이 패널을 바로 사용해야 하는 경우, 쿨링 타임을 확보하기 위해 화면이 오프되어, 매장 사용자들은 큰 불편함을 겪을 수 있다.In this case, the user has a problem that the display panel can not be used as the screen is turned off for a predetermined period of time. In particular, when a display panel is directly used for publicity, such as a TV displayed in a store, a screen is turned off to secure a cooling time, and store users may experience a great inconvenience.

또한, 이러한, 쿨링 타임을 측정하기 위해, 배터리 및 RTC(Real Time check) 회로를 사용했었으나, 배터리 및 RTC 회로의 구성 가격이 비싸고, 배터리의 사용이 영구적이지 않은 문제가 있었다.Also, in order to measure the cooling time, a battery and an RTC (Real Time check) circuit were used, but the configuration cost of the battery and the RTC circuit is expensive, and the use of the battery is not permanent.

본 발명은 전원의 공급이 차단된 상태에서도, 디스플레이 패널의 쿨링 타임을 측정할 수 있는 유기 발광 다이오드 표시 장치의 제공을 목적으로 한다.An object of the present invention is to provide an organic light emitting diode (OLED) display device capable of measuring a cooling time of a display panel even when power supply is cut off.

본 발명은 값 비싼, 배터리나 RTC 회로 없이, 스위치 소자 및 커패시터를 이용하여, 전원의 공급이 차단된 상태에서도, 디스플레이 패널의 쿨링 타임을 측정할 수 있는 유기 발광 다이오드 표시 장치의 제공을 목적으로 한다.An object of the present invention is to provide an organic light emitting diode display device which is expensive and can measure a cooling time of a display panel even when power supply is cut off by using a switch element and a capacitor without a battery or an RTC circuit .

본 발명의 실시 예에 따른 유기 발광 다이오드 표시 장치는 디스플레이 패널과 상기 디스플레이 패널의 구동 시간이 일정 시간 이상이고, 상기 디스플레이 패널에 전원의 공급이 차단된 경우, 전압을 방전하는 방전 회로 및 상기 전원이 공급된 경우, 상기 방전 회로에서 방전된 전압에 기초하여, 상기 디스플레이 패널의 잔상 보상을 위해 요구되는 시간인 쿨링 타임을 만족하는지를 판단하고, 상기 쿨링 타임이 만족된 경우, 상기 디스플레이 패널의 잔상 보상을 수행하는 프로세서를 포함할 수 있다.The organic light emitting diode display device according to an embodiment of the present invention includes a discharge circuit for discharging a voltage when the display panel and the display panel are driven for a predetermined time or more and the power supply to the display panel is cut off, The controller determines whether a cooling time required for compensating for a residual image of the display panel is satisfied or not based on the voltage discharged from the discharge circuit when the cooling time is satisfied, And may include a processor that performs processing.

본 발명의 다양한 실시 예에 따르면, 전원의 공급이 차단된 상태에서, 디스플레이 패널의 쿨링 타임을 측정할 수 있으므로, 전원이 온 된 상태에서, 쿨링 타임을 확보하기 위해 화면을 오프시킬 필요가 없다. 이에 따라, 잔상 보상을 빠르게 수행할 수 있는 효과가 있다.According to various embodiments of the present invention, since the cooling time of the display panel can be measured in a state in which the supply of power is cut off, it is not necessary to turn off the screen in order to secure the cooling time while the power is on. Thus, there is an effect that the afterimage compensation can be performed quickly.

또한, 본 발명의 실시 예에 따르면, 전원의 공급이 차단된 상태에서, 싼 가격의 방전 회로를 이용하여, 디스플레이 패널의 쿨링 타임을 측정할 수 있으므로, 비용 절감의 효과가 있다.Further, according to the embodiment of the present invention, the cooling time of the display panel can be measured using a low-cost discharge circuit in a state in which the power supply is cut off, thereby reducing the cost.

도 1은 본 발명의 일 실시 예에 따른 유기 발광 다이오드 표시 장치의 구성을 블록도로 도시한 것이다.
도 2는 본 발명의 일 실시 예에 따른 방전 회로의 구성을 설명하는 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 방전 회로의 실제 회로 구성을 설명하는 회로도이다.
도 4는 본 발명의 일 실시 예에 따른 커패시터의 전압 방전에 따른 제2 스위치의 출력 전압의 변화를 보여주는 그래프이다.
도 5는 본 발명의 일 실시 예에 따른 유기 발광 다이오드 표시 장치의 동작 방법을 설명하는 순서도이다.
도 6 및 도 7은 본 발명의 또 다른 실시 예에 따른 방전 회로의 구성을 설명하는 회로도이다.
도 8은 본 발명의 실시 예에 따라 커패시터의 방전에 따른 방전 회로의 출력 전압의 파형을 설명하는 도면이다.
도 9는 본 발명의 또 다른 실시 예에 따른 유기 발광 다이오드 표시 장치의 동작 방법을 설명하는 순서도이다.
도 10은 본 발명의 일 실시 예에 따라 디스플레이 패널의 잔상 보상을 수행하는 과정을 설명하는 그래프이다.
도 11a 내지 도 12는 디스플레이 패널의 쿨링 타임이 만족되지 않은 상태로, 잔상 보상이 수행되는 경우, 발생할 수 있는 문제를 설명하는 실험 결과이다.1 is a block diagram illustrating a configuration of an organic light emitting diode display according to an exemplary embodiment of the present invention.
2 is a block diagram illustrating the configuration of a discharge circuit according to an embodiment of the present invention.
3 is a circuit diagram illustrating an actual circuit configuration of a discharge circuit according to an embodiment of the present invention.
4 is a graph showing a change in output voltage of a second switch according to a voltage discharge of a capacitor according to an embodiment of the present invention.
5 is a flowchart illustrating an operation method of an organic light emitting diode display according to an embodiment of the present invention.
6 and 7 are circuit diagrams illustrating the configuration of a discharge circuit according to another embodiment of the present invention.
8 is a view for explaining the waveform of the output voltage of the discharge circuit according to the discharge of the capacitor according to the embodiment of the present invention.
9 is a flowchart illustrating an operation method of an organic light emitting diode display device according to another embodiment of the present invention.
10 is a graph illustrating a process of performing a residual image compensation of a display panel according to an embodiment of the present invention.
11A to 12 are experimental results explaining problems that may occur when the afterimage compensation is performed while the cooling time of the display panel is not satisfied.

이하, 본 발명과 관련된 실시 예에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. Hereinafter, embodiments related to the present invention will be described in detail with reference to the drawings. The suffix "module" and " part "for the components used in the following description are given or mixed in consideration of ease of specification, and do not have their own meaning or role.

본 발명의 실시예에 따른 디스플레이 장치는, 예를 들어 방송 수신 기능에 컴퓨터 지원 기능을 추가한 지능형 디스플레이 장치로서, 방송 수신 기능에 충실하면서도 인터넷 기능 등이 추가되어, 수기 방식의 입력 장치, 터치 스크린 또는 공간 리모콘 등 보다 사용에 편리한 인터페이스를 갖출 수 있다. 그리고, 유선 또는 무선 인터넷 기능의 지원으로 인터넷 및 컴퓨터에 접속되어, 이메일, 웹브라우징, 뱅킹 또는 게임 등의 기능도 수행가능하다. 이러한 다양한 기능을 위해 표준화된 범용 OS가 사용될 수 있다.The display device according to the embodiment of the present invention is an intelligent display device that adds a computer support function to a broadcast reception function, for example, and is equipped with a function of inputting a handwriting, a touch screen Or an interface that is more convenient to use than a space remote controller or the like. Also, it can be connected to the Internet and a computer by the support of a wired or wireless Internet function, and can perform functions such as e-mail, web browsing, banking or game. A standardized general-purpose OS can be used for these various functions.

따라서, 본 발명에서 기술되는 디스플레이 장치는, 예를 들어 범용의 OS 커널 상에, 다양한 애플리케이션이 자유롭게 추가되거나 삭제 가능하므로, 사용자 친화적인 다양한 기능이 수행될 수 있다. Therefore, the display device described in the present invention can freely add or delete various applications, for example, on a general-purpose OS kernel, so that various user-friendly functions can be performed.

도 1은 본 발명의 일 실시 예에 따른 유기 발광 다이오드 표시 장치의 구성을 블록도로 도시한 것이다.1 is a block diagram illustrating a configuration of an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 예에 따른 유기 발광 다이오드 표시 장치(100)는 전원 공급부(110), 방전 회로(130), 디스플레이 패널(150), 메모리(170) 및 프로세서(190)를 포함할 수 있다.1, an organic light emitting diode display 100 according to an exemplary embodiment of the present invention includes a power supply unit 110, a discharge circuit 130, a display panel 150, a memory 170, and a processor 190 .

전원 공급부(110)는 유기 발광 다이오드 표시 장치(100)에 직류(DC) 전원 또는 교류(AC) 전원을 공급할 수 있다.The power supply unit 110 may supply a direct current (DC) power or an alternating current (AC) power to the organic light emitting diode display device 100.

유기 발광 다이오드 표시 장치(100)에 AC 전원이 공급되고, DC 전원이 공급되지 않는 경우, 디스플레이 패널(150)은 스탠바이 상태에 있다. 이는 실 사용 관점에서, 사용자가 리모컨을 통해 디스플레이 패널(150)의 전원을 오프하고, 콘센트를 뽑지 않은 경우일 수 있다.When the AC power is supplied to the organic light emitting diode display device 100 and the DC power is not supplied, the display panel 150 is in a standby state. This may be the case where the user turns off the display panel 150 via the remote controller and does not unplug the outlet from the viewpoint of practical use.

유기 발광 다이오드 표시 장치(100)에 AC 전원이 공급되지 않는 경우, 디스플레이 패널(150)은 오프 상태에 있다. 이는 실 사용 관점에서, 사용자가 콘센트를 뽑은 경우일 수 있다.When no AC power is supplied to the organic light emitting diode display device 100, the display panel 150 is in an off state. From a practical point of view, this can be the case when the user unplugged the outlet.

방전 회로(130)는 디스플레이 패널(150)의 잔상 보상을 위해 필요한 쿨링 타임을 측정할 수 있다.The discharge circuit 130 can measure the cooling time necessary for the afterimage compensation of the display panel 150. [

방전 회로(130)는 전원 공급이 차단된 경우, 커패시터의 방전 전압량을 측정할 수 있다.The discharge circuit 130 can measure the amount of the discharge voltage of the capacitor when the power supply is cut off.

프로세서(190)는 측정된 방전 전압량을 이용하여, 디스플레이 패널(150)이 충분히 식혀질 수 있는 기간인 쿨링 타임을 확보했는지를 판단할 수 있다.The processor 190 can use the measured discharge voltage amount to determine whether or not the display panel 150 has obtained a cooling time period during which the display panel 150 can sufficiently be cooled.

디스플레이 패널(150)은 영상을 표시할 수 있다.The display panel 150 can display an image.

디스플레이 패널(150) OLED 패널일 수 있다.The display panel 150 may be an OLED panel.

디스플레이 패널(150)은 복수의 부화소(Sub-pixel, SP)들을 포함할 수 있다. 복수의 부화소들은 서로 교차하는 복수의 게이트 라인 및 복수의 데이터 라인에 의해 정의되는 화소 영역에 형성될 수 있다. The display panel 150 may include a plurality of sub-pixels (SPs). The plurality of sub-pixels may be formed in a pixel region defined by a plurality of gate lines and a plurality of data lines intersecting with each other.

디스플레이 패널(150)에는 복수의 데이터 라인 각각에 나란하게 형성되어, 구동 전압을 공급하는 복수의 구동 전원 라인이 형성되어 있다.In the display panel 150, a plurality of driving power lines for supplying driving voltages are formed in parallel with the plurality of data lines, respectively.

복수의 부화소들 각각은 적색 부화소(Red Sub-Pixel), 녹색 부화소(Green Sub-pixel), 청색 부화소(Blue Sub-pixel) 및 백색 부화소(White Sub-pixel) 중 어느 하나일 수 있다. Each of the plurality of sub-pixels may be one of a red sub-pixel, a green sub-pixel, a blue sub-pixel, and a white sub-pixel. .

하나의 영상을 표시하는 하나의 단위 화소는 인접한 적색 부화소, 녹색 부화소, 청색 부화소, 및 백색 부화소를 포함하거나, 적색 부화소, 녹색 부화소 및 청색 부화소를 포함할 수 있다. One unit pixel for displaying one image may include an adjacent red subpixel, a green subpixel, a blue subpixel, and a white subpixel, or may include a red subpixel, a green subpixel, and a blue subpixel.

복수의 부화소들 각각은 유기 발광 소자(OLED) 및 화소 회로를 포함할 수 있다. Each of the plurality of sub-pixels may include an organic light emitting diode (OLED) and a pixel circuit.

유기 발광 소자(OLED)는 화소 회로와 제2 구동 전원 라인 사이에 접속되어 화소 회로로부터 공급되는 데이터 전류 량에 비례하여 발광함으로써 소정의 컬러 광을 방출한다. The organic light emitting diode OLED is connected between the pixel circuit and the second driving power supply line and emits a predetermined color light by emitting light in proportion to the amount of data current supplied from the pixel circuit.

이를 위해, 유기 발광 소자(OLED)는 화소 회로에 접속된 애노드 전극(또는 화소 전극), 제 2 구동 전원 라인에 접속된 캐소드 전극(또는 반사 전극), 및 애노드 전극과 캐소드 전극 사이에 형성되어 적색, 녹색, 청색, 및 백색 중 어느 한 색의 광을 방출하는 발광셀을 포함하여 구성된다. To this end, the organic light emitting device OLED includes an anode electrode (or pixel electrode) connected to the pixel circuit, a cathode electrode (or a reflective electrode) connected to the second driving power supply line, and a cathode electrode , And a light emitting cell that emits light of any one of green, blue, and white.

여기서, 발광셀은 정공 수송층/유기 발광층/전자 수송층의 구조 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층의 구조를 가지도록 형성될 수 있다. 나아가, 발광셀에는 유기 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층이 추가로 형성될 수 있다.Here, the light emitting cell may have a structure of a hole transporting layer / an organic light emitting layer / an electron transporting layer or a structure of a hole injecting layer / a hole transporting layer / an organic light emitting layer / an electron transporting layer / an electron injecting layer. Furthermore, a functional layer for improving the luminous efficiency and / or lifetime of the organic light emitting layer may be additionally formed in the light emitting cell.

화소 회로는 게이트 구동부로부터 게이트 라인에 공급되는 게이트 온 전압 레벨의 게이트 신호에 응답하여 데이터 구동부로부터 데이터 라인에 공급되는 데이터 전압에 대응되는 데이터 전류를 유기 발광 소자에 공급한다. The pixel circuit supplies the data current corresponding to the data voltage supplied from the data driver to the data line in response to the gate signal of the gate-on voltage level supplied from the gate driver to the gate line to the organic light emitting element.

이때, 데이터 전압은 유기 발광 소자(OLED)의 열화 특성이 보상된 전압 값을 갖는다. 이를 위해, 화소 회로는 박막 트랜지스터 형성 공정에 의해 기판 상에 형성되는 스위칭 트랜지스터, 구동 트랜지스터, 및 적어도 하나의 커패시터를 포함하여 구성된다. 여기서, 스위칭 트랜지스터와 구동 트랜지스터는 a-Si TFT, poly-Si TFT, Oxide TFT, Organic TFT 등이 될 수 있다.At this time, the data voltage has a voltage value in which the degradation characteristics of the organic light emitting diode OLED are compensated. To this end, the pixel circuit comprises a switching transistor, a driving transistor, and at least one capacitor formed on a substrate by a thin film transistor forming process. Here, the switching transistor and the driving transistor may be an a-Si TFT, a poly-Si TFT, an oxide TFT, an organic TFT, or the like.

스위칭 트랜지스터는 게이트 라인에 공급되는 게이트 온 전압 레벨의 게이트 신호에 따라 데이터 라인에 공급되는 데이터 전압을 구동 트랜지스터의 게이트 전극에 공급할 수 있다.The switching transistor can supply the data voltage supplied to the data line to the gate electrode of the driving transistor in accordance with the gate signal of the gate-on voltage level supplied to the gate line.

구동 트랜지스터는 상기 스위칭 트랜지스터로부터 공급되는 데이터 전압을 포함하는 게이트-소스 간의 전압에 따라 턴-온됨으로써 구동 전압 라인(PL1)으로부터 유기 발광 소자(OLED)로 흐르는 전류 량을 제어할 수 있다.The driving transistor can control the amount of current flowing from the driving voltage line PL1 to the organic light emitting diode OLED by being turned on according to the voltage between the gate and the source including the data voltage supplied from the switching transistor.

메모리(170)는 디스플레이 패널(150)의 쿨링 타임을 저장하고 있을 수 있다. 쿨링 타임은 후술하겠지만, 디스플레이 패널(150)의 잔상 보상을 위해 디스플레이 패널(150)을 오프 시켜야 하는 시간일 수 있다.The memory 170 may store the cooling time of the display panel 150. The cooling time may be a time required for turning off the display panel 150 to compensate for afterimage of the display panel 150, which will be described later.

프로세서(190)는 유기 발광 다이오드 표시 장치(100)의 전반적인 동작을 제어할 수 있다.The processor 190 may control the overall operation of the organic light emitting diode display 100.

프로세서(190)는 타이밍 컨트롤러를 포함할 수 있다. 그러나, 이는 예시에 불과하고, 타이밍 컨트롤러는 프로세서와 별도의 구성 요소로 존재할 수 있다.The processor 190 may include a timing controller. However, this is merely an example, and the timing controller may exist as a separate component from the processor.

타이밍 컨트롤러는 외부의 시스템 본체(미도시) 또는 그래픽 카드(미도시)로부터 입력되는 타이밍 동기 신호에 기초하여 게이트 구동부와 데이터 구동부 각각의 구동 타이밍을 제어할 수 있다. The timing controller can control the driving timing of each of the gate driver and the data driver based on a timing synchronization signal input from an external system body (not shown) or a graphics card (not shown).

타이밍 컨트롤러는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 동기 신호에 기초하여 게이트 제어 신호 및 데이터 제어 신호를 생성할 수 있다. The timing controller can generate a gate control signal and a data control signal based on a timing synchronization signal such as a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, and a dot clock.

타이밍 컨트롤러는 게이트 제어 신호를 통해 게이트 구동부의 구동 타이밍을 제어할 수 있고, 이와 동기되도록 데이터 제어 신호를 통해 데이터 구동부의 구동 타이밍을 제어할 수 있다.The timing controller can control the driving timing of the gate driver through the gate control signal and control the driving timing of the data driver through the data control signal in synchronization with the timing.

프로세서(190)는 디스플레이 패널(150)의 사용 시간을 측정하고, 측정된 사용 시간이 일정 시간을 경과한 경우, 자동으로, 디스플레이 패널(150)의 화소 열화를 막기 위한 잔상 보상 알고리즘을 수행할 수 있다.The processor 190 may measure the use time of the display panel 150 and automatically perform a residual image compensation algorithm to prevent the pixel deterioration of the display panel 150 when the measured usage time has elapsed have.

일 실시 예에서, 일정 시간은 가정용의 경우, 2000 시간이고, 매장용의 경우, 600 시간일 수 있으나, 이는 예시에 불과한 수치이다.In one embodiment, the predetermined time may be 2000 hours for household use, and 600 hours for a store, but this is only an example.

프로세서(190)가 일정 주기마다, 디스플레이 패널(150)에서 발생하는 잔상을 보상하기 위한 작업을 수행하는 이유는, 디스플레이 패널(150)을 구성하는 화소의 열화를 방지하기 위함이다.The reason why the processor 190 performs a task to compensate for the residual image generated in the display panel 150 at regular intervals is to prevent deterioration of pixels constituting the display panel 150. [

정확한 잔상 보상을 위해 디스플레이 패널(150)은 충분히 식혀질 필요가 있다.The display panel 150 needs to be sufficiently cooled for accurate afterimage compensation.

즉, 잔상 보상 전, 디스플레이 패널(150)은 동작이 오프되어야 하는 시간인 쿨링 타임을 확보할 필요가 있다.That is, before the afterimage compensation, the display panel 150 needs to secure a cooling time which is a time required for the operation to be turned off.

유기 발광 다이오드 표시 장치(100)에 AC 전원의 공급은 유지되고, DC 전원의 공급이 차단된 경우, 프로세서(190)는 활성화된 상태에 있기 때문에, 디스플레이 패널(150)이 오프된 시간인 쿨링 타임을 측정할 수 있다.The supply of the AC power to the organic light emitting diode display device 100 is maintained and the supply of the DC power supply is interrupted and the processor 190 is in the activated state, Can be measured.

일 실시 예에서, 프로세서(190)는 타이머를 이용하여, 디스플레이 패널(150)이 오프된 시간을 측정할 수 있고, 측정된 시간이 쿨링 타임을 만족하는지를 판단할 수 있다.In one embodiment, The processor 190 may use a timer to measure the time when the display panel 150 is turned off and determine whether the measured time satisfies the cooling time.

또 다른 실시 예에서, 프로세서(190)는 AC 전원의 공급은 유지되고, DC 전원의 공급이 차단된 경우, 후술할 방전 회로(130)를 이용하여, 디스플레이 패널(150)의 쿨링 타임을 측정할 수 있다.In another embodiment, the processor 190 maintains the supply of AC power and, when the supply of DC power is interrupted, uses the discharge circuit 130 to be described later to measure the cooling time of the display panel 150 .

한편, 프로세서(190)는 AC 전원의 공급이 차단된 경우에도, 방전 회로(130)를 이용하여, 디스플레이 패널(150)의 쿨링 타임을 확인할 수 있다.Meanwhile, the processor 190 can confirm the cooling time of the display panel 150 by using the discharge circuit 130 even when the supply of AC power is cut off.

프로세서(190)는 방전 회로(130)에서 측정된 커패시터의 방전량을 확인하여, 디스플레이 패널(150)의 쿨링 타임을 측정할 수 있다.The processor 190 can measure the cooling time of the display panel 150 by checking the discharge amount of the capacitor measured by the discharge circuit 130. [

프로세서(190)의 구체적인 동작에 대해서는 이하에서 자세히 설명한다.The specific operation of the processor 190 will be described in detail below.

도 2는 본 발명의 일 실시 예에 따른 방전 회로의 구성을 설명하는 블록도이고, 도 3은 본 발명의 일 실시 예에 따른 방전 회로의 실제 회로 구성을 설명하는 회로도이다.FIG. 2 is a block diagram for explaining a configuration of a discharge circuit according to an embodiment of the present invention, and FIG. 3 is a circuit diagram for explaining an actual circuit configuration of a discharge circuit according to an embodiment of the present invention.

이하에서, 방전 회로(130)는 프로세서(190)와 별도의 구성 요소로 존재하는 것으로 설명하나, 이에 한정될 필요는 없고, 프로세서(190)의 구성에 포함될 수 있다.Hereinafter, the discharge circuit 130 is described as being a separate component from the processor 190, but the present invention is not limited thereto and may be included in the configuration of the processor 190. [

방전 회로(130)는 시스템 온 칩(System On Chip, SOC)의 형태로, 프로세서(190)에 포함될 수도 있고, 시스템 온 칩의 형태인 프로세서(190)와 별도로 구성되어, 연결될 수 있다.The discharge circuit 130 may be included in the processor 190 in the form of a system on chip (SOC), or may be separately configured and connected to the processor 190 in the form of a system-on-chip.

도 2 및 도 3을 참조하면, 방전 회로(130)는 직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135) 및 방전 확인 단자(136)를 포함할 수 있다.2 and 3, the discharge circuit 130 includes a DC power supply 131, a discharge control terminal 132, a first switch 133, a capacitor 134, a second switch 135, Terminal 136. The term " terminal "

도 2 및 도 3에서, 방전 제어 단자(132) 및 방전 확인 단자(136)는 방전 회로(130)에 포함된 것으로 설명하나, 이는 예시에 불과하고, 프로세서(190)에 포함될 수도 있다.2 and 3, the discharge control terminal 132 and the discharge confirmation terminal 136 are described as being included in the discharge circuit 130, but this is only an example and may be included in the processor 190. [

이하에서, 디스플레이 패널(150)에 전원 공급이 차단된 경우란, 디스플레이 패널(150)에 AC 전원의 공급이 차단되거나, DC 전원의 공급이 차단된 경우를 모두 포함함을 가정한다.Hereinafter, it is assumed that the case where the power supply to the display panel 150 is cut off includes the case where the supply of the AC power is cut off or the supply of the DC power is cut off to the display panel 150.

프로세서(190)는 방전 회로(130)를 통해 디스플레이 패널(150)에 전원의 공급이 오프(차단)된 기간 동안, 디스플레이 패널(150)을 식히기 위해 필요한 쿨링 타임이 확보되었는지를 판단할 수 있다.The processor 190 can determine whether the cooling time required for cooling the display panel 150 is secured during the period in which the supply of power to the display panel 150 is turned off through the discharge circuit 130. [

프로세서(190)는 프로세서(190)에 전원이 공급된 경우, 방전 회로(130)에서 출력된 신호에 기초하여, 디스플레이 패널(150)에 전원의 공급이 차단된 기간 동안, 디스플레이 패널(150)이 쿨링 타임을 만족했는지 여부를 판단할 수 있다.The processor 190 controls the display panel 150 so that the display panel 150 is turned on during a period in which the supply of power to the display panel 150 is cut off based on the signal output from the discharge circuit 130 when power is supplied to the processor 190. [ It can be determined whether or not the cooling time is satisfied.

프로세서(190)가 프로세서(190)에 전원이 공급된 경우, 쿨링 타임을 판단하는 이유는 프로세서(190)에 전원이 공급되지 않은 경우에는, 프로세서(190)가 활성화되지 않아, 디스플레이 패널(150)의 쿨링 타임을 만족했는지 여부를 판단할 수 없기 때문이다.The reason why the processor 190 determines the cooling time when power is supplied to the processor 190 is that when the processor 190 is not powered on, the processor 190 is not activated, It can not be determined whether or not the cooling time is satisfied.

직류 전원 공급부(131)는 방전 회로(130)에 직류 전원을 공급할 수 있다. 특히, 직류 전원 공급부(131)는 제1 스위치(133) 또는 제2 스위치(135)에 직류 전원을 공급할 수 있다.The DC power supply 131 can supply DC power to the discharge circuit 130. In particular, the DC power supply unit 131 can supply DC power to the first switch 133 or the second switch 135. [

직류 전원 공급부(131)는 도 2에 도시된 바와 같이, 방전 회로(130)에 포함될 수 있으나, 이는 예시에 불과하고, 방전 회로(130)와 별도의 구성 요소로 존재할 수 있다.The DC power supply 131 may be included in the discharge circuit 130 as shown in FIG. 2. However, the DC power supply 131 may be a separate component from the discharge circuit 130, for example.

방전 제어 단자(132)는 프로세서(190)의 제어에 따라 커패시터(134)의 충전 또는 방전 여부를 결정할 수 있는 신호를 제1 스위치(133)에 인가할 수 있다.The discharge control terminal 132 may apply a signal to the first switch 133 that can determine whether the capacitor 134 is charged or discharged under the control of the processor 190.

방전 제어 단자(132)는 GPIO(General Port Input/Ouput) 출력 단자일 수 있다.The discharge control terminal 132 may be a GPIO (General Port Input / Ouput) output terminal.

방전 제어 단자(132)는 디스플레이 패널(150)에 전원이 공급되는지 여부에 따라 제1 스위치(133)를 온 시키기 위한 하이 신호의 인가 유무를 결정할 수 있다.The discharge control terminal 132 may determine whether a high signal is applied to turn on the first switch 133 depending on whether power is supplied to the display panel 150 or not.

방전 제어 단자(132)는 디스플레이 패널(150)에 전원이 공급되는 경우, 제1 스위치(133)를 온 시키기 위한 하이 신호를 제1 스위치(133)에 인가할 수 있다.The discharge control terminal 132 may apply a high signal to the first switch 133 to turn on the first switch 133 when power is supplied to the display panel 150. [

만약, 방전 제어 단자(132)는 디스플레이 패널(150)에 전원이 공급되지 않은 경우, 제1 스위치(133)에 하이 신호를 인가하지 않을 수 있다. 즉, 디스플레이 패널(150)에 전원이 공급되지 않은 경우, 제1 스위치(133)를 구동하기 위한 전압이 제1 스위치(133)에 인가되지 않으므로, 제1 스위치(133)는 오프될 수 있다.If no power is supplied to the display panel 150, the discharge control terminal 132 may not apply a high signal to the first switch 133. [ That is, when no power is supplied to the display panel 150, since the voltage for driving the first switch 133 is not applied to the first switch 133, the first switch 133 can be turned off.

이는 마치, 제1 스위치(133)에 제1 스위치(133)를 오프시키기 위한 로우 신호가 인가되는 것처럼 보일 수 있다.This may appear as if a low signal is applied to the first switch 133 to turn off the first switch 133.

제1 스위치(133)는 바이폴라 접합 트랜지스터(Bipolar Junction Transistor, BJT)일 수 있다. 제1 스위치(133)로 BJT를 사용하는 이유는, 전계 효과 트랜지스터(Field Effect Transistor, FET)를 사용하는 경우, 소스 단자 및 드레인 단자 간 기생 다이오드 성분으로, 의도치 않은 방전 동작이 일어날 수 있기 때문이다.The first switch 133 may be a bipolar junction transistor (BJT). The reason why the BJT is used as the first switch 133 is that when a field effect transistor (FET) is used, an unintentional discharge operation may occur as a parasitic diode component between the source terminal and the drain terminal to be.

제1 스위치(133)는 방전 제어 단자(132)로부터 수신된 하이 신호에 따라 온 될 수 있고, 제1 스위치(133)가 온 됨에 따라 직류 전원 공급부(131)로부터 전달된 직류 전압을 커패시터(134)에 인가될 수 있다.The first switch 133 can be turned on in accordance with the high signal received from the discharge control terminal 132 and the DC voltage delivered from the DC power supply 131 as the first switch 133 is turned on to the capacitor 134 ). ≪ / RTI >

이에 따라, 커패시터(134)의 전압은 충전될 수 있다.Accordingly, the voltage of the capacitor 134 can be charged.

디스플레이 패널(150)에 전원의 공급이 차단된 경우, 제1 스위치(133)는 오프될 수 있다. 제1 스위치(133)가 오프됨에 따라 커패시터(134)에 충전된 전압은 방전될 수 있다.When the power supply to the display panel 150 is cut off, the first switch 133 may be turned off. As the first switch 133 is turned off, the voltage charged in the capacitor 134 can be discharged.

커패시터(134)는 제1 스위치(133)의 온 또는 오프 동작에 따라 전압이 충전되거나, 방전될 수 있다.The capacitor 134 may be charged or discharged according to the ON or OFF operation of the first switch 133. [

커패시터(134)는 전원 공급의 오프 시, 정해진 디스플레이 패널(150)의 쿨링 타임과 동일하거나, 쿨링 타임을 초과하는 시간을 측정하도록 하는 용량을 가질 수 있다.The capacitor 134 may have the same capacity as the predetermined display panel 150 cooling time when the power supply is off, or may have a capacity to measure the time exceeding the cooling time.

도 2 및 도 3에서, 커패시터(134)는 1개가 사용됨을 가정하여 설명하나, 이에 한정될 필요는 없고, 복수의 커패시터들로 구성될 수 있다.2 and 3, it is assumed that one capacitor 134 is used, but the present invention is not limited thereto, and it may be constituted by a plurality of capacitors.

제2 스위치(135)는 커패시터(134)가 방전됨에 따라 온 될 수 있다. 즉, 커패시터(134)에서 방전된 전압은 제2 스위치(135)의 게이트 단자에 인가되어, 제2 스위치(135)가 온 될 수 있다.The second switch 135 can be turned on as the capacitor 134 is discharged. That is, the voltage discharged from the capacitor 134 is applied to the gate terminal of the second switch 135, so that the second switch 135 can be turned on.

제2 스위치(135)는 커패시터(134)에 전압이 충전 중인 경우, 제2 스위치(135)의 게이트 단자에 전압이 인가되지 않아, 오프될 수 있다.The second switch 135 can be turned off because no voltage is applied to the gate terminal of the second switch 135 when the capacitor 134 is charged with a voltage.

제2 스위치(135)는 커패시터(134)에 충전된 전압이 모두 방전된 경우, 오프될 수 있다.The second switch 135 can be turned off when the voltage charged in the capacitor 134 is all discharged.

방전 확인 단자(136)는 제2 스위치(135) 및 전원 공급부(131)와 연결된 기준지점(K1)의 전압을 측정할 수 있다. 기준 지점(K1)은 커패시터(134)의 전압이 모두 방전되었는지 여부를 판단하는데 기준이 되는 지점일 수 있다.The discharge confirmation terminal 136 can measure the voltage of the reference point K1 connected to the second switch 135 and the power supply 131. [ The reference point K1 may be a reference point for judging whether or not the voltage of the capacitor 134 is all discharged.

도 3을 참조하면, 기준 지점(K1)은 방전 확인 단자(136)의 일단, 제2 스위치(135, FET)의 드레인 단자 및 제3 저항(R3)의 일단이 만나는 지점일 수 있다.3, the reference point K1 may be a point where one end of the discharge confirmation terminal 136, the drain terminal of the second switch 135 (FET), and one end of the third resistor R3 meet.

방전 확인 단자(136)는 기준 지점(K1)에서 전압을 측정할 수 있다. 방전 확인 단자(136)는 측정된 전압에 기초하여, 제2 스위치(136)의 온/오프 상태를 파악할 수 있다.The discharge confirmation terminal 136 can measure the voltage at the reference point K1. The discharge confirmation terminal 136 can grasp the on / off state of the second switch 136 based on the measured voltage.

방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제1 전압 이하인 경우, 제2 스위치(135)가 온 되어 있는 것으로 판단하고, 커패시터(134)의 전압이 모두 방전 되지 않았음을 나타내는 방전 미 완료 신호를 출력할 수 있다.When the voltage measured at the reference point K1 is equal to or less than the first voltage, the discharge confirmation terminal 136 determines that the second switch 135 is on and that the voltage of the capacitor 134 is not discharged Discharge uncompleted signal as shown in Fig.

제1 전압은 방전 미 완료 신호의 출력 조건을 만족하는 최대 전압일 수 있다.The first voltage may be a maximum voltage satisfying an output condition of the discharge completion signal.

제1 전압은 0.675V 일 수 있으나, 이는 예시에 불과한 수치이다.The first voltage may be 0.675 V, but this is only an example.

방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제2 전압 이상인 경우, 제2 스위치(135)가 오프 되어 있는 것으로 판단하고, 커패시터(134)의 전압이 모두 방전 되었음을 나타내는 방전 완료 신호를 출력할 수 있다.The discharge confirmation terminal 136 determines that the second switch 135 is off when the voltage measured at the reference point K1 is equal to or higher than the second voltage and determines that the voltage of the capacitor 134 is discharged A signal can be output.

제2 전압은 방전 완료 신호의 출력 조건을 만족하는 최소 전압일 수 있다.The second voltage may be the minimum voltage satisfying the output condition of the discharge completion signal.

제2 전압은 2.7V일 수 있으나, 이는 예시에 불과한 수치이다.The second voltage may be 2.7V, but this is only an example.

방전 확인 단자(136)는 제2 스위치(135)가 온 된 경우, 커패시터(134)의 전압이 모두 방전되지 않았음을 인지하고, 방전 미 완료 신호를 출력할 수 있다.When the second switch 135 is turned on, the discharge confirmation terminal 136 can recognize that the voltage of the capacitor 134 has not been discharged, and can output a discharge completion signal.

또한, 방전 확인 단자(136)는 제2 스위치(136)가 오프된 경우, 커패시터(134)의 전압이 모두 방전되었음을 인지하고, 방전 완료 신호를 출력할 수 있다.Further, when the second switch 136 is off, the discharge confirmation terminal 136 can recognize that the voltage of the capacitor 134 is completely discharged, and can output a discharge completion signal.

프로세서(190)는 방전 확인 단자(136)를 통해 방전 완료 신호가 출력된 경우, 디스플레이 패널(150)의 쿨링 타임을 만족한 것으로 판단할 수 있다.The processor 190 can determine that the cooling time of the display panel 150 is satisfied when the discharge completion signal is outputted through the discharge confirmation terminal 136. [

프로세서(190)는 쿨링 타임이 만족된 경우, 잔상 보상 알고리즘을 수행할 수 있다. 이를 위해, 프로세서(190)는 잔상 보상 회로를 구비할 수 있다.The processor 190 may perform a residual image compensation algorithm when the cooling time is satisfied. To this end, the processor 190 may include a residual image compensation circuit.

잔상 보상 회로는 디스플레이 패널(150)의 픽셀들의 열화를 보상하기 위한 회로일 수 있다.The afterimage compensation circuit may be a circuit for compensating the deterioration of the pixels of the display panel 150.

잔상 보상 회로는 픽셀을 구성하는 유기 발광 소자에 흐르는 전류를 측정하는 전류 센서를 포함할 수 있다. The afterimage compensation circuit may include a current sensor for measuring a current flowing to the organic light emitting element constituting the pixel.

잔상 보상 회로는 동일한 전압을 기준으로, 기존의 전류 값 대비, 변경된 전류 값 간의 차이를 이용하여, 픽셀의 열화 정도를 파악할 수 있다. The residual image compensating circuit can grasp the degree of deterioration of the pixel based on the difference between the changed current value and the existing current value based on the same voltage.

잔상 보상 회로는 기존의 전류 값 대비, 전류 값이 감소된 전류량을 획득할 수 있다. 잔상 보상 회로는 감소된 전류량만큼을 유기 발광 소자에 인가하여, 픽셀의 열화를 보상할 수 있다.The residual image compensation circuit can obtain a current amount whose current value is reduced compared to the existing current value. The residual image compensating circuit can apply a reduced amount of current to the organic light emitting element to compensate for deterioration of the pixel.

디스플레이 패널(150)의 잔상 보상을 위해 필요한 쿨링 타임은 55분일 수 있으나, 이는 예시에 불과하고, 디스플레이 패널(150)의 사이즈, 디스플레이 패널(150)의 모델에 따라 달라질 수 있다.The cooling time required for the afterimage compensation of the display panel 150 may be 55 minutes, but this is only an example, and may vary depending on the size of the display panel 150 and the model of the display panel 150.

잔상 보상 전, 일정 시간의 쿨링 타임을 확보하는 이유는, 디스플레이 패널(150)이 충분히 식혀지지 않은 상태로, 잔상 보상이 수행되는 경우, 디스플레이 패널(150)의 온도가 높아, 과도한 전압이 감지되어, 정확한 잔상 보상이 이루어지지 않기 때문이다.The reason for securing the cooling time for a predetermined time before the afterimage compensation is that when the afterimage compensation is performed while the display panel 150 is not sufficiently cooled, the temperature of the display panel 150 is high and an excessive voltage is detected , And no accurate afterimage compensation is performed.

한편, 프로세서(190)는 방전 확인 단자(136)를 통해 방전 미 완료 신호가 출력된 경우, 디스플레이 패널(150)이 쿨링 타임을 만족하지 못한 것으로 판단할 수 있다.이 경우, 프로세서(190)는 AC 전원이 공급되면, 쿨링 타임이 만족되지 않았음을 나타내는 알림을 디스플레이 패널(150)을 통해 출력할 수 있다.The processor 190 may determine that the display panel 150 does not satisfy the cooling time when the discharge completion signal is output through the discharge confirmation terminal 136. In this case, When the AC power is supplied, the display panel 150 can output a notification indicating that the cooling time is not satisfied.

이 후, 프로세서(190)는 디스플레이 패널(150)의 쿨링 타임을 확보하기 위한 작업을 수행할 수 있다. 디스플레이 패널(150)의 쿨링 타임을 확보하기 위한 작업은 디스플레이 패널(150)의 화면을 오프시키는 작업일 수 있다.After that, the processor 190 may perform a task for securing the cooling time of the display panel 150. [ The work for securing the cooling time of the display panel 150 may be a task for turning off the screen of the display panel 150. [

프로세서(190)는 디스플레이 패널(150)의 쿨링 타임이 확보된 경우, 잔상 보상 알고리즘을 수행할 수 있다.The processor 190 may perform a residual image compensation algorithm when the cooling time of the display panel 150 is secured.

다음으로, 도 3을 참조하여, 본 발명의 일 실시 예에 따른 방전 회로(130)의 실제 회로 구성을 설명한다.Next, an actual circuit configuration of the discharge circuit 130 according to an embodiment of the present invention will be described with reference to FIG.

방전 제어 단자(132)의 일단은 제1 저항(R1)의 일단과 연결된다. 방전 제어 단자(132)의 타단은 프로세서(190)와 연결된다.One end of the discharge control terminal 132 is connected to one end of the first resistor R1. The other end of the discharge control terminal 132 is connected to the processor 190.

제1 저항(R1)의 타단은 제1 스위치(133, BJT)의 베이스 단자(B)와 연결된다.The other end of the first resistor R1 is connected to the base terminal B of the first switch 133 (BJT).

제1 스위치(133)의 컬렉터 단자(C)는 제2 저항(R2)의 일단과 연결된다.The collector terminal C of the first switch 133 is connected to one end of the second resistor R2.

제1 스위치(133)의 에미터 단자(E)는 커패시터(134)의 일단과 연결된다. The emitter terminal E of the first switch 133 is connected to one end of the capacitor 134.

커패시터(134)의 일단은 제2 스위치(135, FET)의 게이트 단자에 연결된다.One end of the capacitor 134 is connected to the gate terminal of the second switch 135 (FET).

커패시터(134)의 타단은 접지된다.The other end of the capacitor 134 is grounded.

제2 스위치(135)의 소스 단자(S)는 접지되고, 드레인 단자(D)는 방전 확인 단자(136)의 일단 및 제3 저항(R3)의 일단과 연결된다.The source terminal S of the second switch 135 is grounded and the drain terminal D is connected to one end of the discharge confirmation terminal 136 and one end of the third resistor R3.

방전 확인 단자(136)의 타단은 프로세서(190)와 연결된다.The other end of the discharge confirmation terminal 136 is connected to the processor 190.

제3 저항(R3)의 타단은 제2 저항(R2)의 타단 및 직류 전원 공급부(131)와 연결된다.The other end of the third resistor R3 is connected to the other end of the second resistor R2 and the DC power supply 131.

방전 확인 단자(136)가 전압을 측정하는 기준 지점(K1)은 방전 확인 단자(136)의 일단, 제2 스위치(135, FET)의 드레인 단자 및 제3 저항(R3)의 일단이 만나는 지점일 수 있다.The reference point K1 at which the discharge confirmation terminal 136 measures the voltage is the point at which one end of the discharge confirmation terminal 136, the drain terminal of the second switch 135 (FET) and one end of the third resistor R3 meet .

도 4는 본 발명의 일 실시 예에 따른 커패시터의 전압 방전에 따른 제2 스위치의 출력 전압의 변화를 보여주는 그래프이다.4 is a graph showing a change in output voltage of a second switch according to a voltage discharge of a capacitor according to an embodiment of the present invention.

이하에서는 도 4를 도 2 및 도 3의 내용에 기반하여 설명한다.Hereinafter, Fig. 4 will be described based on the contents of Fig. 2 and Fig.

도 4의 그래프에서 가로축은 시간 축이고, 세로 축은 전압 값을 나타내는 축이다.In the graph of Fig. 4, the horizontal axis represents time axis, and the vertical axis represents voltage value.

제1 파형(410)은 커패시터(134)에서 방전되는 전압의 변화를 보여주는 파형이다. 즉, 제1 파형(410)은 커패시터(134)에 걸리는 전압의 변화를 보여주는 파형이다.The first waveform 410 is a waveform showing a change in the voltage discharged from the capacitor 134. That is, the first waveform 410 is a waveform showing a change in the voltage applied to the capacitor 134.

제2 파형(430)은 도 3의 기준 지점(K1)에서 출력되는 전압의 변화를 보여주는 파형이다. The second waveform 430 is a waveform showing the change in the voltage output from the reference point K1 in FIG.

제1 파형(410)에서 보듯, 커패시터(134)에 충전된 전압이 방전됨에 따라 커패시터(134)에 걸리는 전압은 감소하게 된다. As shown in the first waveform 410, as the voltage charged in the capacitor 134 is discharged, the voltage applied to the capacitor 134 decreases.

이에 따라, 방전된 전압은 제2 스위치(135)의 게이트 단자(G)에 인가되어, 기준 지점(K1)에서 측정되는 전압이 증가될 수 있다(제2 파형 참조).Thus, the discharged voltage is applied to the gate terminal G of the second switch 135 so that the voltage measured at the reference point K1 can be increased (see the second waveform).

결국에, 기준 지점(K1)에서 측정되는 전압은 커패시터(134)가 방전됨에 따라 증가되는 전압이 될 수 있다.Eventually, the voltage measured at the reference point K1 may become a voltage that increases as the capacitor 134 discharges.

프로세서(190)는 기준 지점(K1)에서 측정된 전압이 제2 전압(A)인 경우, 디스플레이 패널(150)의 쿨링 타임을 만족하는 것으로 판단할 수 있다. The processor 190 may determine that the cooling time of the display panel 150 is satisfied when the voltage measured at the reference point K1 is the second voltage A. [

즉, 방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제2 전압(A)인 경우, 제2 스위치(135)가 오프되었다고 판단하고, 방전 완료 신호를 출력할 수 있다.That is, when the voltage measured at the reference point K1 is the second voltage (A), the discharge confirmation terminal 136 can determine that the second switch 135 is off and output the discharge completion signal.

더 구체적으로, 방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제2 전압(A) 이상이 경우, 제2 스위치(135)가 오프되었다고 판단하고, 방전 완료 신호를 출력할 수 있다.More specifically, the discharge confirmation terminal 136 determines that the second switch 135 is off when the voltage measured at the reference point K1 is equal to or higher than the second voltage A, and outputs the discharge completion signal have.

프로세서(190)는 방전 완료 신호를 통해 디스플레이 패널(150)의 쿨링 타임이 만족된 것으로 판단할 수 있다.The processor 190 may determine that the cooling time of the display panel 150 is satisfied through the discharge completion signal.

프로세서(190)는 방전 확인 단자(136)가 출력한 방전 완료 신호에 따라 잔상 보상 알고리즘을 구동할 수 있다.The processor 190 can drive the afterimage compensation algorithm in accordance with the discharge completion signal outputted by the discharge confirmation terminal 136. [

일 실시 예에서, 방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제1 전압(B) 이하인 경우, 제2 스위치(135)가 온 되었다고 판단하고, 방전 미완료 신호를 출력할 수 있다.In one embodiment, the discharge confirmation terminal 136 determines that the second switch 135 is turned on when the voltage measured at the reference point K1 is equal to or less than the first voltage B, and outputs the discharge incomplete signal have.

프로세서(190)는 방전 미완료 신호를 감지한 경우, 디스플레이 패널(150)의 쿨링 타임을 만족하지 못한 것으로 판단하고, 디스플레이 패널(150)의 쿨링 타임을 만족시키기 위해 화면을 오프할 수 있다. The processor 190 may determine that the cooling time of the display panel 150 is not satisfied and may turn off the screen to satisfy the cooling time of the display panel 150 when the discharge incomplete signal is detected.

이 후, 프로세서(190)는 디스플레이 패널(150)의 쿨링 타임이 확보된 경우, 잔상 보상 회로를 구동할 수 있다.Thereafter, when the cooling time of the display panel 150 is secured, the processor 190 can drive the residual image compensation circuit.

다음으로, 디스플레이 패널(150)의 쿨링 타임의 만족여부에 따라 잔상 보상 알고리즘을 수행하는 과정을 순서도를 통해 설명한다.Next, a process of performing a residual image compensation algorithm according to whether the cooling time of the display panel 150 is satisfied will be described with reference to a flowchart.

도 5는 본 발명의 일 실시 예에 따른 유기 발광 다이오드 표시 장치의 동작 방법을 설명하는 순서도이다.5 is a flowchart illustrating an operation method of an organic light emitting diode display according to an embodiment of the present invention.

이하에서는 도 1 내지 도 4의 내용을 참조하여, 유기 발광 다이오드 표시 장치의 동작 방법을 설명한다.Hereinafter, an operation method of the organic light emitting diode display will be described with reference to FIGS. 1 to 4. FIG.

먼저, 프로세서(190)는 디스플레이 패널(150)에 AC 전원이 인가된 경우, 제1 스위치(132)를 온 시키고(S501), 제1 스위치(132)가 온 됨에 따라 커패시터(134)에는 직류 전압 공급부(111)로부터 전달된 전압이 충전된다(S503). First, when AC power is applied to the display panel 150 , the processor 190 turns on the first switch 132 (S501). When the first switch 132 is turned on, the processor 134 supplies the DC voltage The voltage delivered from the supply unit 111 is charged (S503).

이 후, AC 전원의 공급이 오프된 경우, 제1 스위치(132) 또한, 오프된다(S505).Thereafter, when the AC power supply is turned off, the first switch 132 is also turned off (S505).

이에 따라, 커패시터(134)에 충전된 전압이 방전된다(S507).As a result, the voltage charged in the capacitor 134 is discharged (S507).

제2 스위치(135)에는 커패시터(134)의 방전 전압이 인가되고(S509), AC 전원의 공급이 인가된 경우, 프로세서(190)는 방전 확인 단자(136)에서 출력된 신호를 감지한다(S511).When the discharge voltage of the capacitor 134 is applied to the second switch 135 (S509) and the AC power supply is applied, the processor 190 senses the signal output from the discharge confirmation terminal 136 (S511 ).

프로세서(190)는 방전 확인 단자(136)에서 출력된 신호가 방전 완료 신호인지를 판단한다(S513).The processor 190 determines whether the signal output from the discharge confirmation terminal 136 is a discharge completion signal (S513).

프로세서(190)는 방전 확인 단자(136)가 방전 완료 신호를 출력하는 경우, 잔상 보상 알고리즘을 수행한다(S515). 즉, 방전 완료 신호는 디스플레이 패널(150)에 잔상 보상 알고리즘을 구동시키기 위한 트리거 신호일 수 있다. The processor 190 performs a residual image compensation algorithm when the discharge confirmation terminal 136 outputs a discharge completion signal (S515). That is, the discharge completion signal may be a trigger signal for driving a residual image compensation algorithm on the display panel 150.

프로세서(190)는 방전 확인 단자(136)가 방전 미완료 신호를 출력하는 경우, 디스플레이 패널(150)의 쿨링 타임을 확보하기 위해 디스플레이 패널(150)의 화면을 오프한다(S517).The processor 190 turns off the screen of the display panel 150 to secure the cooling time of the display panel 150 when the discharge confirmation terminal 136 outputs a discharge incomplete signal at step S517.

즉, 방전 미 완료 신호는 디스플레이 패널(150)의 쿨링 타임을 확보하기 위한 신호일 수 있다.That is, the non-discharge completion signal may be a signal for securing the cooling time of the display panel 150.

일 실시 예에서, 프로세서(190)는 디스플레이 패널(150)의 쿨링 타임을 확보하기 위한 작업이 수행 중임을 알리는 알림을 출력할 수 있다.In one embodiment, the processor 190 may output a notification informing that a task for securing the cooling time of the display panel 150 is being performed.

프로세서(190)는 디스플레이 패널(150)의 쿨링 타임이 확보된 경우(S519), 잔상 보상 알고리즘을 수행한다(S515).The processor 190 performs a residual image compensation algorithm when the cooling time of the display panel 150 is secured (S519) (S515).

다음으로, 본 발명의 또 다른 실시 예에 따른 방전 회로의 구성을 설명한다.Next, the configuration of a discharge circuit according to another embodiment of the present invention will be described.

도 6 및 도 7은 본 발명의 또 다른 실시 예에 따른 방전 회로의 구성을 설명하는 회로도이다.6 and 7 are circuit diagrams illustrating the configuration of a discharge circuit according to another embodiment of the present invention.

특히, 도 6은 도 4에서 설명된 기준 지점(K1)에서 측정된 전압의 미 확인 구간을 줄이기 위한 방전 회로(600)의 회로도이고, 도 7은 기준 지점(K1)에서 측정된 전압의 미 확인 구간을 없애기 위한 방전 회로(700)의 회로도이다.6 is a circuit diagram of a discharge circuit 600 for reducing an unrecognized period of a voltage measured at the reference point K1 described with reference to FIG. And a discharging circuit 700 for eliminating the section.

도 6을 참조하면, 방전 회로(600)는 직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135), 제3 스위치(137) 및 방전 확인 단자(136)를 포함할 수 있다.6, the discharging circuit 600 includes a DC power supply 131, a discharging control terminal 132, a first switch 133, a capacitor 134, a second switch 135, a third switch 137 And a discharge confirming terminal 136. The discharge confirming terminal 136 may be a metal plate.

직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135)에 대한 설명은 도 2 및 도 3의 내용으로 그 설명을 대체한다.Description of the DC power supply 131, the discharge control terminal 132, the first switch 133, the capacitor 134 and the second switch 135 is replaced with the description of FIG. 2 and FIG.

도 6의 실시 예에 따른 방전 회로(600)는 도 2 및 도 3의 방전 회로(130)에 비해 제3 스위치(137)를 더 포함할 수 있다.The discharge circuit 600 according to the embodiment of FIG. 6 may further include a third switch 137 as compared with the discharge circuit 130 of FIG. 2 and FIG.

제3 스위치(137)는 전계 효과 트랜지스터(FET)일 수 있다.The third switch 137 may be a field effect transistor (FET).

제3 스위치(137)의 게이트 단자(G)는 제2 스위치(135)의 드레인 단자 및 제3 저항(R3)의 일단과 연결된다.The gate terminal G of the third switch 137 is connected to the drain terminal of the second switch 135 and one end of the third resistor R3.

제3 스위치(137)의 소스 단자(S)는 접지된다.The source terminal S of the third switch 137 is grounded.

제3 스위치(137)의 드레인 단자(D)는 방전 확인 단자(136)의 일단 및 제4 저항(R4)의 일단과 연결된다. 제4 저항(R4)의 타단은 제3 저항(R3)의 일단과 연결된다.The drain terminal D of the third switch 137 is connected to one end of the discharge confirmation terminal 136 and one end of the fourth resistor R4. The other end of the fourth resistor R4 is connected to one end of the third resistor R3.

기준 지점(K2)은 제4 저항(R4)의 일단, 방전 확인 단자(136)의 일단 및 제3 스위치(137)의 드레인 단자가 만나는 지점일 수 있다.The reference point K2 may be the point where one end of the fourth resistor R4, one end of the discharge confirmation terminal 136 and the drain terminal of the third switch 137 meet.

제3 스위치(137)는 미 확인(Unknown) 구간을 줄이기 위해 사용되는 스위치일 수 있다.The third switch 137 may be a switch used to reduce an unknown period.

이에 대해서는 도 4의 도면을 참조하여 설명한다.This will be described with reference to the drawings in Fig.

도 4를 참조하면, 프로세서(190)는 기준 지점(K1)에서 측정된 전압이 제2 전압(A)이상인 경우, 방전 확인 단자(136)의 방전 완료(또는 하이) 신호를 읽어, 디스플레이 패널(150)의 쿨링 타임이 만족하는 것을 확인할 수 있다.4, when the voltage measured at the reference point K1 is equal to or higher than the second voltage A, the processor 190 reads the discharge completion (or high) signal of the discharge confirmation terminal 136, 150) is satisfied.

또한, 프로세서(190)는 기준 지점(K1)에서 측정된 전압이 제1 전압(B)이하인 경우, 방전 확인 단자(136)의 방전 미 완료(또는 로우) 신호를 읽을 수 있다.In addition, the processor 190 can read the un-discharged (or low) signal of the discharge confirmation terminal 136 when the voltage measured at the reference point K1 is equal to or less than the first voltage B.

즉, 프로세서(190)는 기준 지점(K1)에서 측정된 전압이 제1 전압(B) 이하인 경우 및 제2 전압(A) 이상인 경우만을 인지할 수 있다. 반대로 말하면, 프로세서(190)는 제1 전압(B)을 초과하고, 제2 전압(A)미만 인 기준 지점(K1)의 전압을 확인할 수 없다. That is, the processor 190 can recognize only when the voltage measured at the reference point K1 is equal to or lower than the first voltage B and equal to or higher than the second voltage A. Conversely, the processor 190 can not identify the voltage at the reference point K1 that exceeds the first voltage B and is less than the second voltage A.

방전 확인 단자(136)가 제2 전압(A) 미만 및 제1 전압(B)을 초과하는 전압을 확인할 수 없다는 점에서, 제1 전압(B) 및 제2 전압(A) 사이에 있는 구간을 미 확인 구간(t1)으로 명명할 수 있다.The interval between the first voltage B and the second voltage A is set at a point where the discharge confirmation terminal 136 can not recognize a voltage lower than the second voltage A and a voltage exceeding the first voltage B And can be named as the unconfirmed interval (t1).

미 확인 구간(t1)이 길어지는 경우, 디스플레이 패널(150)의 쿨링 타임을 판단하는 시간이 정확히 파악되지 않을 수 있다. 이로 인해, 디스플레이 패널(150)의 잔상 보상 작업이 원활하게 수행되지 않을 수 있다.When the unconfirmed period t1 is long, the time for judging the cooling time of the display panel 150 may not be accurately grasped. Accordingly, the afterimage compensation operation of the display panel 150 may not be performed smoothly.

미 확인 구간(t1)을 줄일 수 있다면, 쿨링 타임의 만족여부가 보다 더 정확히 파악될 수 있다.If the unconfirmed period t1 can be reduced, the satisfaction of the cooling time can be more accurately grasped.

이에, 도 6의 실시 예에 따른 방전 회로(600)는 제3 스위치(137)를 통해, 미 확인 구간을 줄일 수 있다.Accordingly, the discharging circuit 600 according to the embodiment of FIG. 6 can reduce the unconfirmed period through the third switch 137. FIG.

제3 스위치(137)는 기준 지점(K1)에서의 전압을 반전시켜 출력할 수 있다. The third switch 137 can invert the voltage at the reference point K1 and output it.

기준 지점(K2)에서의 전압의 파형은 도 8을 참조하여 설명한다.The waveform of the voltage at the reference point K2 will be described with reference to Fig.

도 8은 본 발명의 실시 예에 따라 커패시터의 방전에 따른 방전 회로의 출력 전압의 파형을 설명하는 도면이다.8 is a view for explaining the waveform of the output voltage of the discharge circuit according to the discharge of the capacitor according to the embodiment of the present invention.

도 8을 참조하면, 제1 파형(410)은 커패시터(134)에서 방전되는 전압의 변화를 보여주는 파형이다. 즉, 제1 파형(410)은 커패시터(134)에 걸리는 전압의 변화를 보여주는 파형이다.Referring to FIG. 8, the first waveform 410 is a waveform showing a change in the voltage discharged from the capacitor 134. That is, the first waveform 410 is a waveform showing a change in the voltage applied to the capacitor 134.

제3 파형(810)은 도 6의 실시 예에 따른 기준 지점(K2) 에서 측정되는 전압의 변화를 보여주는 파형이다.The third waveform 810 is a waveform showing a change in the voltage measured at the reference point K2 according to the embodiment of FIG.

제3 파형(810)을 참조하면, 기준 지점(K2)에서 측정되는 전압이 제3 스위치(137)를 거치면서, 파형이 반전되었다.Referring to the third waveform 810, the voltage measured at the reference point K2 passes through the third switch 137, and the waveform is inverted.

이 경우, 기준 지점(K2)에서 측정된 전압이 제1 전압(B) 미만인 경우, 방전 확인 단자(136)는 방전 완료 신호를 검출할 수 있다.In this case, when the voltage measured at the reference point K2 is less than the first voltage B, the discharge confirmation terminal 136 can detect the discharge completion signal.

기준 지점(K2)에서 측정된 전압이 제2 전압(A)을 초과하는 경우, 방전 확인 단자(136)는 방전 미 완료 신호를 검출할 수 있다.When the voltage measured at the reference point K2 exceeds the second voltage A, the discharge confirmation terminal 136 can detect the discharge undone signal.

또한, 제3 스위치(137)로 FET가 사용된다면, 고속 스위칭 동작을 통해, 제2 전압(A)에서 제1 전압(B)으로, 도달하는 시간이 감소될 수 있다.Further, if the FET is used for the third switch 137, the time to reach from the second voltage A to the first voltage B can be reduced through the fast switching operation.

기준 지점(K2)에서 측정된 전압이 제2 전압(A)에서 제1 전압(B)으로 도달하는 미 확인 구간은 t2만큼으로, 도 4의 미 확인 구간(t1)에 비해, 현저히 줄어들었음을 확인할 수 있다.The unconfirmed period at which the voltage measured at the reference point K2 reaches the first voltage B from the second voltage A is t2 and is significantly reduced compared to the unconfirmed period t1 of Fig. Can be confirmed.

다음으로, 도 7을 설명한다.Next, Fig. 7 will be described.

특히, 도 7은 미 확인 구간을 제거하기 위한 방전 회로(700)일 수 있다.Particularly, Fig. 7 can be a discharge circuit 700 for removing an unconfirmed section.

도 7의 실시 예에 따른 방전 회로(700)는 직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135), 다이오드 쌍(138), 제1 커패시터(139), 리셋 IC 회로(140), 제2 커패시터(141) 및 방전 확인 단자(136)를 포함할 수 있다.The discharge circuit 700 according to the embodiment of FIG. 7 includes a DC power supply 131, a discharge control terminal 132, a first switch 133, a capacitor 134, a second switch 135, a diode pair 138 A first capacitor 139, a reset IC circuit 140, a second capacitor 141, and a discharge confirmation terminal 136. The first capacitor 139, the reset IC circuit 140, the second capacitor 141,

직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135)에 대한 설명은 도 2 및 도 3의 내용으로 그 설명을 대체한다.Description of the DC power supply 131, the discharge control terminal 132, the first switch 133, the capacitor 134 and the second switch 135 is replaced with the description of FIG. 2 and FIG.

다이오드 쌍(138)은 제1 다이오드(138a) 및 제2 다이오드(138b)를 포함할 수 있다.Diode pair 138 may include a first diode 138a and a second diode 138b.

제1 다이오드(138a)의 일단은 제3 저항(R3)의 일단 및 제2 스위치(135)의 드레인 단자와 연결된다. 제1 다이오드(138a)의 타단은 제1 커패시터(139)의 일단 및 리셋 IC 회로(140)의 일단과 연결된다.One end of the first diode 138a is connected to one end of the third resistor R3 and the drain terminal of the second switch 135. [ The other end of the first diode 138a is connected to one end of the first capacitor 139 and one end of the reset IC circuit 140.

제2 다이오드(138b)의 일단은 제5 저항(R5)의 일단 및 제6 저항(R6)의 일단과 연결된다. 제2 다이오드(138b)의 타단은 제1 커패시터(139)의 일단 및 리셋 IC 회로(140)의 일단과 연결된다.One end of the second diode 138b is connected to one end of the fifth resistor R5 and one end of the sixth resistor R6. The other end of the second diode 138b is connected to one end of the first capacitor 139 and one end of the reset IC circuit 140.

제5 저항(R5)의 타단은 제3 저항(R3)의 타단과 연결되고, 제6 저항(R6)의 타단은 접지된다.The other end of the fifth resistor R5 is connected to the other end of the third resistor R3, and the other end of the sixth resistor R6 is grounded.

제1 커패시터(139)의 타단은 접지된다.The other end of the first capacitor 139 is grounded.

리셋 IC 회로(140)의 타단은 방전 확인 단자(136)의 일단, 제2 커패시터(141)의 일단 및 제7 저항(R7)의 일단에 연결된다. 제2 커패시터(141)의 타단은 접지된다.The other end of the reset IC circuit 140 is connected to one end of the discharge confirmation terminal 136, one end of the second capacitor 141, and one end of the seventh resistor R7. The other end of the second capacitor 141 is grounded.

제7 저항(R7)의 타단은 직류 전원 공급부(131)에 연결된다.The other end of the seventh resistor R7 is connected to the DC power supply 131. [

다이오드 쌍(138)은 리셋 IC 회로(140)가 구동하기 위한 최소 전압을 충족시키기 위한 역할을 한다.The diode pair 138 serves to meet the minimum voltage for driving the reset IC circuit 140.

제1 커패시터(139)는 다이오드 쌍(138)에서 출력된 전압의 노이즈를 제거할 수 있다.The first capacitor 139 may remove noise of the voltage output from the diode pair 138. [

제2 커패시터(141)는 리셋 IC 회로(140)에서 출력된 전압의 노이즈를 제거할 수 있다.The second capacitor 141 can remove the noise of the voltage output from the reset IC circuit 140. [

리셋 IC 회로(140)는 기준 지점(K3)에서 측정된 전압이, 일정 전압을 초과하면, 방전 확인 단자(136)에 방전 완료 신호를 출력할 수 있다.The reset IC circuit 140 can output a discharge completion signal to the discharge confirmation terminal 136 when the voltage measured at the reference point K3 exceeds a predetermined voltage.

기준 지점(K3)은 리셋 IC 회로(140)의 타단, 방전 확인 단자(136)의 일단, 제2 커패시터(141)의 일단 및 제7 저항(R7)의 일단이 만나는 지점일 수 있다.The reference point K3 may be the point where the other end of the reset IC circuit 140, one end of the discharge confirmation terminal 136, one end of the second capacitor 141 and one end of the seventh resistor R7 meet.

리셋 IC 회로(140)는 기준 지점(K3)에서 측정된 전압이 일정 전압 미만 인 경우, 방전 확인 단자(136)에 방전 미 완료 신호를 출력할 수 있다.The reset IC circuit 140 can output a discharge completion signal to the discharge confirmation terminal 136 when the voltage measured at the reference point K3 is less than a predetermined voltage.

즉, 리셋 IC 회로(140)는 기준 지점(K3)에서 측정된 전압이 일정 전압을 초과하면, 방전 완료 신호를 출력하고, 일정 전압 미만이면, 방전 미 완료 신호를 출력할 수 있다.That is, the reset IC circuit 140 outputs a discharge completion signal when the voltage measured at the reference point K3 exceeds a predetermined voltage, and outputs a discharge completion signal if the voltage is less than a predetermined voltage.

만약, 기준 지점(K3)에서 측정된 전압이 일정 전압과 동일한 경우, 리셋 IC 회로(140)는 방전 완료 신호 및 방전 미 완료 신호 중 어느 하나의 신호를 출력할 수 있다. If the voltage measured at the reference point K3 is equal to a constant voltage, the reset IC circuit 140 can output any one of a discharge completion signal and a discharge completion signal.

즉, 기준 지점(K3)에서 측정된 전압이 일정 전압과 동일한 경우라 하더라도, 리셋 회로(140)는 미 확인 구간의 발생을 없애기 위해, 방전 완료 신호 및 방전 미 완료 신호 중 어느 하나의 신호를 출력할 수 있다.That is, even if the voltage measured at the reference point K3 is the same as a constant voltage, the reset circuit 140 outputs any one of the discharge completion signal and the discharge uncompleted signal to the output can do.

도 8을 참조하면, 제4 파형(830)은 방전 회로(700)에 리셋 IC 회로(140)가 포함된 경우, 기준 지점(K3)에서 측정된 전압의 파형을 보여준다.Referring to Fig. 8, the fourth waveform 830 shows the waveform of the voltage measured at the reference point K3 when the reset IC circuit 140 is included in the discharge circuit 700. Fig.

제4 파형(830)은 제1 전압(B)이 제2 전압(A)으로 변화되는 과정에서, 미 확인 구간이 존재하지 않음을 알 수 있다. 이는 리셋 IC 회로(140)의 존재로 인해, 방전 완료 신호 또는 방전 미 완료 신호만을 출력하도록 설계되었기 때문이다.In the fourth waveform 830, it can be seen that no unverified period exists in the process of changing the first voltage B to the second voltage A. This is because the reset IC circuit 140 is designed to output only the discharge completion signal or the non-discharge completion signal.

리셋 IC 회로(140)를 이용하는 경우, 미 확인 구간이 존재하지 않아, 디스플레이 패널(140)의 쿨링 타임이 보다 정확하게 측정될 수 있고, 이에 따라, 디스플레이 패널(140)의 잔상 보상이 안정적으로 이루어질 수 있다.When the reset IC circuit 140 is used, the cooling time of the display panel 140 can be measured more accurately since no unconfirmed section is present, and thus the afterimage compensation of the display panel 140 can be performed stably have.

다음으로, 도 9를 참조하여, 본 발명의 또 다른 실시 예에 따른 유기 발광 다이오드 표시 장치의 동작 방법을 설명한다.Next, a method of operating the organic light emitting diode display according to another embodiment of the present invention will be described with reference to FIG.

특히, 도 9는 전계 효과 트랜지스터나 커패시터가 번트(burnt) 되거나, 크랙(crack)되는 경우, 디스플레이 패널(150)의 쿨링 타임이 만족되지 못했음에도 불구하고, 잔상 보상 알고리즘이 구동되는 것을 방지하기 위한 방법에 관한 도면이다.Particularly, FIG. 9 shows the case where the cooling time of the display panel 150 is not satisfied when the field effect transistor or the capacitor is burnt or cracked, Fig.

도 9의 실시 예는 도 7에서 설명한 방전 회로(700)를 가정하여 설명하나, 도 3 및 도 6에 모두 적용될 수 있는 시나리오이다.The embodiment of FIG. 9 is described on the assumption of the discharge circuit 700 described with reference to FIG. 7, but it is a scenario that can be applied to both of FIG. 3 and FIG.

전원 공급부(110)는 디스플레이 패널(150)에 AC 전원을 공급한다(S901).The power supply unit 110 supplies AC power to the display panel 150 (S901).

프로세서(190)는 커패시터(134)의 전압 방전이 완료되었는지를 판단한다(S903).The processor 190 determines whether the voltage discharge of the capacitor 134 is completed (S903).

일 실시 예에서 프로세서(190)는 방전 확인 단자(136)를 통해 방전 완료 신호가 출력된 경우, 커패시터(134)의 전압 방전이 완료된 것으로 판단할 수 있다.In one embodiment, the processor 190 may determine that the voltage discharge of the capacitor 134 is completed when a discharge completion signal is output through the discharge confirmation terminal 136. [

일 실시 예에서, 프로세서(190)는 방전 확인 단자(136)를 통해 방전 미완료 신호가 출력된 경우, 커패시터(134)의 전압 방전이 미완료된 것으로 판단할 수 있다.In one embodiment, the processor 190 may determine that the voltage discharge of the capacitor 134 is incomplete when a discharge incomplete signal is output via the discharge confirmation terminal 136.

프로세서(190)는 커패시터(134)의 전압 방전이 완료되지 않았다면, 커패시터의 전압을 충전하고(S905), 디스플레이 패널(150)의 화면을 온 시킨다(S907).If the voltage discharge of the capacitor 134 is not completed, the processor 190 charges the voltage of the capacitor (S905) and turns on the screen of the display panel 150 (S907).

만약, 커패시터(134)의 전압 방전이 완료된 경우, 프로세서(190)는 커패시터의 전압을 재 충전하고(S909), 커패시터(134)의 전압 방전이 완료되었는지를 판단한다(S911).If the voltage discharge of the capacitor 134 is completed, the processor 190 recharges the capacitor voltage (S909) and determines whether the voltage discharge of the capacitor 134 is completed (S911).

프로세서(190)는 커패시터(134)의 전압 방전이 완료되었다고 판단한 경우, 방전 회로(700)가 오 동작하는 것으로 판단하고, 잔상 보상 알고리즘을 수행하지 않고, 디스플레이 패널(150)의 화면을 온 시킨다(S907).When the processor 190 determines that the voltage discharge of the capacitor 134 is completed, the processor 190 determines that the discharge circuit 700 is erroneous and turns on the display panel 150 without performing the afterimage compensation algorithm ( S907).

즉, 커패시터(134)의 전압이 재 충전된 경우, 방전 확인 단자(136)는 방전 완료 신호를 출력하면 안 된다. That is, when the voltage of the capacitor 134 is recharged, the discharge confirmation terminal 136 should not output the discharge completion signal.

프로세서(190)는 이 때, 방전 확인 단자(136)를 통해 방전 완료 신호를 감지한 경우, 방전 회로(700)가 오 동작하는 것으로 판단하고, 디스플레이 패널(150)의 잔상 보상을 수행하지 않을 수 있다.When the processor 190 detects a discharge completion signal through the discharge confirmation terminal 136 at this time, the processor 190 determines that the discharge circuit 700 is erroneous and does not perform the afterimage compensation of the display panel 150 have.

프로세서(190)는 커패시터의 전압 방전이 완료되지 않았다고 판단한 경우, 잔상 보상 알고리즘을 수행한다(S913).When the processor 190 determines that the voltage discharge of the capacitor is not completed, the processor 190 performs a residual image compensation algorithm (S913).

프로세서(190)는 단계 S909 내지 S913을 일정 횟수 이상 실행할 수 있다. 이는, 방전 회로의 동작에 대한 신뢰성을 확보하기 위함이다.The processor 190 can execute steps S909 to S913 a predetermined number of times or more. This is to ensure the reliability of the operation of the discharge circuit.

프로세서(190)는 잔상 보상 알고리즘의 수행 시, 디스플레이 패널(150)의 화면을 오프킨다(S915).The processor 190 turns off the screen of the display panel 150 when executing the afterimage compensation algorithm (S915).

프로세서(190)는 잔상 보상 알고리즘을 완료한 후, 디스플레이 패널(150)의 화면을 온 시킬 수 있다.The processor 190 may turn on the screen of the display panel 150 after completing the afterimage compensation algorithm.

도 10은 본 발명의 일 실시 예에 따라 디스플레이 패널의 잔상 보상을 수행하는 과정을 설명하는 그래프이다.10 is a graph illustrating a process of performing a residual image compensation of a display panel according to an embodiment of the present invention.

도 10을 참조하면, 디스플레이 패널(150)의 잔상을 보상하기 위한 시퀀스가 도시되어 있다.Referring to FIG. 10, a sequence for compensating for a residual image of the display panel 150 is shown.

도 10은 디스플레이 패널(150)의 잔상 보상을 위해 요구되는 사용 시간이 만족된 상태임을 가정한다.10, it is assumed that the usage time required for the afterimage compensation of the display panel 150 is satisfied.

도 10의 그래프는 복수의 구간들로 구분되어 있다. 복수의 구간들은 보상 전 활성화 구간(H1), Off-RS 보상 구간(H2), 쿨링 타임 구간(H3), 잔상 보상 구간(H4) 및 보상 후 활성화 구간(H5)을 포함할 수 있다.The graph of FIG. 10 is divided into a plurality of sections. The plurality of intervals may include a pre-compensation activation period H1, an Off-RS compensation interval H2, a cooling time interval H3, a residual image compensation interval H4, and a post-compensation activation interval H5.

보상 전 활성화 구간(H1) 및 보상 후 활성화 구간(H5)은 디스플레이 패널(150)에 AC 전원이 공급되어, 디스플레이 패널(150)에 영상이 구동되고 있는 구간일 수 있다.The pre-compensation activation period H1 and the post-compensation activation period H5 may be a period in which AC power is supplied to the display panel 150 and the image is driven on the display panel 150. [

Off-RS 보상 구간(H2)은 디스플레이 패널(150)의 온도와 무관하게(즉, 쿨링 타임이 필요가 없는), 디스플레이 패널(150)의 전압에 대한 보상을 수행하는 구간일 수 있다.The Off-RS compensation period H2 may be a period for compensating for the voltage of the display panel 150 regardless of the temperature of the display panel 150 (i.e., no cooling time is required).

Off-RS 보상 구간(H2)은 AC 전원이 공급되나, DC 전원이 공급되고 있지 않은 스탠바이 상태의 구간일 수 있다. The Off-RS compensation period H2 may be a period of a standby state in which AC power is supplied but DC power is not supplied.

쿨링 타임 구간(H3)은 잔상 보상 전, 디스플레이 패널(150)의 화면을 오프시키는 구간이다.The cooling time interval H3 is a period in which the screen of the display panel 150 is turned off before the residual image compensation.

잔상 보상 구간(H4)은 쿨링 타임 구간(H3) 후, 디스플레이 패널(150)을 구성하는 픽셀들의 열화를 보상하는 구간이다.The afterimage compensation period H4 is a period for compensating deterioration of the pixels constituting the display panel 150 after the cooling time interval H3.

디스플레이 패널(150)이 쿨링 타임을 만족하지 않는 상태에서, 잔상 보상이 이루어지는 경우, 픽셀의 열화 보상율이 작아질 수 있다.If the display panel 150 does not satisfy the cooling time and the afterimage compensation is performed, the deterioration compensation rate of the pixel can be reduced.

이에 대해서는 다음의 도면을 참고하여 설명한다.This will be described with reference to the following drawings.

도 11a 내지 도 12는 디스플레이 패널의 쿨링 타임이 만족되지 않은 상태로, 잔상 보상이 수행되는 경우, 발생할 수 있는 문제를 설명하는 실험 결과이다.11A to 12 are experimental results explaining problems that may occur when the afterimage compensation is performed while the cooling time of the display panel is not satisfied.

특히, 도 11a 내지 도 12는 디스플레이 패널(150)의 주변 환경 온도가 25이고, 영상 구동 종료 후, 디스플레이 패널(150)의 쿨링 타임 변화에 따른 잔상 보상의 게인 값의 변화를 보여준다.Particularly, FIGS. 11A to 12 show the change of the gain value of the afterimage compensation according to the cooling time change of the display panel 150 after the ambient temperature of the display panel 150 is 25 and the image driving is finished.

디스플레이 패널(150)의 잔상 보상이 제대로 이루어지기 위해서는 게인 값이 일정 값 이상 유지되어야 한다.In order for the afterimage compensation of the display panel 150 to be properly performed, the gain value must be maintained at a predetermined value or more.

도 11a 내지 도 11f를 참조하면, 복수의 영상 주사선들 각각에 대해, 픽셀에 따른 잔상 게인 값의 변화를 보여준다.11A to 11F, for each of the plurality of image scanning lines, a change in the residual image gain according to the pixels is shown.

각 실험은 디스플레이 패널(150)이 영상 구동 종료한 직후, 잔상 보상을 수행하는 케이스, 2분 후 잔상 보상을 수행하는 케이스, 6분후 잔상 보상을 수행하는 케이스, 20분후 잔상 보상을 수행하는 케이스, 60분 후 잔상 보상을 수행한 후, 측정된 결과이다. 잔상 보상을 위해 필요한 디스플레이 패널(150)의 쿨링 타임은 60분임을 가정하여 설명한다.Each of the experiments is carried out in the following cases: a case in which the afterimage compensation is performed immediately after the display panel 150 ends the image driving, a case in which afterimage compensation is performed in 2 minutes, a case in which afterimage compensation is performed in 6 minutes, After 60 minutes, residual image compensation was performed, and the results were measured. It is assumed that the cooling time of the display panel 150 required for the afterimage compensation is 60 minutes.

이러한 경우, 영상의 구동이 종료되고, 60분 후, 잔상 보상이 수행된 파형은 쿨링 타임이 만족된 것으로 본다.In this case, the driving of the image is terminated, and after 60 minutes, the waveform in which the residual image compensation is performed is regarded as satisfying the cooling time.

도 11a는 2100번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.11A is a waveform showing a change of a residual image compensation value according to a pixel measured at the 2100th image scanning line.

도 11b는 1950번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.11B is a waveform showing a change of a residual image compensation value according to a pixel measured at the 1950th image scanning line.

도 11c는 1580번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.11C is a waveform showing the change of the residual image compensation value according to the pixel measured at the 1580th image scanning line.

도 11d는 1220번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.11D is a waveform showing the change of the residual image compensation value according to the pixel measured at the 1220th image scanning line.

도 11e는 1000번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.11E is a waveform showing the change of the residual image compensation value according to the pixel measured at the 1000th image scanning line.

도 11f는 500번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.11F is a waveform showing the change of the residual image compensation value according to the pixel measured at the 500th image scanning line.

먼저, 도 11a 내지 도 11f를 참조하면, 영상 구동 종료 직후, 잔상 보상 수행이 빠르게 이루어질수록 잔상 보상의 게인 값이 감소하는 것을 볼 수 있다. 즉, 디스플레이 패널(150)의 쿨링 타임 대비, 식혀지는 시간이 적다면, 잔상 보상의 게인 값이 작아져서, 픽셀의 보상율이 저하되는 문제가 발생될 수 있다.11A to 11F, it can be seen that the gain value of the afterimage compensation decreases as the afterimage compensation is performed immediately after the end of image driving. That is, if the cooling time is shorter than the cooling time of the display panel 150, the gain value of the afterimage compensation becomes small, and the compensation rate of the pixel may be lowered.

또한, 도 11a 및 도 11c를 참조하면, 영상 구동 직후(1초임을 가정한다), 잔상 보상을 수행하는 파형을 보면, 잔상 보상 게인 값이 잘못 측정되는 에러가 발생한다. 이는 국부적인 발열에 의해, 발생하는 것으로, 잔상 보상 게인 값이 잘못 측정되는 경우, 잔상 보상이 잘 못 이루어질 확률이 크다.Referring to FIGS. 11A and 11C, immediately after the image is driven (assuming 1 second), there is an error that the residual image compensation gain value is erroneously measured in the waveform for performing the residual image compensation. This is caused by local heat generation, and when the residual image compensation gain value is erroneously measured, there is a high probability that the after image compensation is performed improperly.

도 12는 도 11e의 그래프의 일부(1150)를 확대한 도면이다.FIG. 12 is an enlarged view of a portion 1150 of the graph of FIG. 11E.

도 12를 참조하면, 1000번째 영상 주사 선에서, 제1 게인 내지 제5 게인 파형(1101 내지 1109)들이 도시되어 있다.Referring to FIG. 12, first to fifth gain waveforms 1101 to 1109 are shown in a 1000th video scan line.

제1 게인 파형(1201)은 디스플레이 패널(150) 상에서 영상 구동 직후(1초 후), 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.The first gain waveform 1201 is a waveform showing a change in the afterimage compensation gain value depending on the pixel when the afterimage compensation is performed immediately after the image is driven on the display panel 150 (after 1 second).

제2 게인 파형(1203)은 디스플레이 패널(150) 상에서 영상 구동이 종료되고, 2분 후, 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.The second gain waveform 1203 is a waveform showing the change of the residual image compensation gain value according to pixels when the image driving is completed on the display panel 150 and the residual image compensation is performed after 2 minutes.

제3 게인 파형(1205)은 디스플레이 패널(150) 상에서 영상 구동이 종료되고, 6분 후, 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.The third gain waveform 1205 is a waveform showing the change of the afterimage compensation gain value depending on the pixel when the image driving is completed on the display panel 150 and the afterimage compensation is performed after 6 minutes.

제4 게인 파형(1207)은 디스플레이 패널(150) 상에서 영상 구동이 종료되고, 20분 후, 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.The fourth gain waveform 1207 is a waveform showing the change in the afterimage compensation gain value depending on the pixels when the image driving is completed on the display panel 150 and the afterimage compensation is performed after 20 minutes.

제5 게인 파형(1209)은 디스플레이 패널(150) 상에서 영상 구동이 종료되고, 60분 후, 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.The fifth gain waveform 1209 is a waveform showing the change of the afterimage compensation gain value according to pixels when the image driving is ended on the display panel 150 and the afterimage compensation is performed after 60 minutes.

제1 내지 제5 게인 파형(1201 내지 1209)에서, 1790 픽셀에 대응하는 잔상 보상 게인 값을 비교해 본다.In the first to fifth gain waveforms 1201 to 1209, the afterimage compensation gain values corresponding to 1790 pixels are compared.

제5 게인 파형(1209)의 경우, 잔상 보상 게인 값은 0.42이고, 제4 게인 파형(1207)의 경우, 잔상 보상 게인 값은 0.39이고, 제3 게인 파형(1205)의 경우, 잔상 보상 게인 값은 0.31이고, 제2 게인 파형(1203)의 경우, 잔상 보상 게인 값은 0.26이고, 제1 게인 파형(1201)의 경우, 잔상 보상 게인 값은 0.18이다.In the case of the fifth gain waveform 1209, the residual image compensation gain value is 0.42. In the case of the fourth gain waveform 1207, the residual image compensation gain value is 0.39. In the case of the third gain waveform 1205, The residual image compensation gain value is 0.26 in the case of the second gain waveform 1203 and the residual image compensation gain value is 0.18 in the case of the first gain waveform 1201. [

즉, 60분의 쿨링 타임 대비, 쿨링 타임이 짧아질수록, 잔상 보상 게인 값이 감소되는 것을 볼 수 있다.That is, as the cooling time becomes shorter than the 60-minute cooling time, the residual image compensation gain value decreases.

잔상 보상 게인 값이 감소됨에 따라 타이밍 컨트롤러는 픽셀의 열화를 잘못 인지할 확률이 높아지고, 이에 따라 보상율의 저하 문제가 발생될 수 있다.As the residual image compensation gain value is decreased, the timing controller is more likely to perceive the pixel deterioration, and accordingly, the compensation rate may be lowered.

본 발명의 일 실시 예에 의하면, 전술한 방법은, 프로그램이 기록된 매체에 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 매체의 예로는, ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.According to an embodiment of the present invention, the above-described method can be implemented as a code readable by a processor on a medium on which a program is recorded. Examples of the medium that can be read by the processor include ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage, and the like.

상기와 같이 설명된 디스플레이 장치는 상기 설명된 실시 예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시 예들은 다양한 변형이 이루어질 수 있도록 각 실 시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.The display device described above is not limited in the configuration and method of the embodiments described above, but the embodiments may be configured such that all or some of the embodiments are selectively combined so that various modifications can be made. It is possible.

Claims (15)

유기 발광 다이오드 표시 장치에 있어서,
디스플레이 패널;
상기 디스플레이 패널의 구동 시간이 일정 시간 이상이고, 상기 디스플레이 패널에 전원의 공급이 차단된 경우, 전압을 방전하는 방전 회로; 및
상기 전원이 공급된 경우, 상기 방전 회로에서 방전된 전압에 기초하여, 상기 디스플레이 패널의 잔상 보상을 위해 요구되는 시간인 쿨링 타임을 만족하는지를 판단하고, 상기 쿨링 타임이 만족된 경우, 상기 디스플레이 패널의 잔상 보상을 수행하는 프로세서를 포함하는
유기 발광 다이오드 표시 장치.In an organic light emitting diode display,
A display panel;
A discharge circuit for discharging the voltage when the driving time of the display panel is longer than a predetermined time and the power supply to the display panel is cut off; And
Wherein the controller determines whether a cooling time required for compensating for a residual image of the display panel is satisfied based on a voltage discharged from the discharge circuit when the power is supplied, A processor that performs a residual image compensation
Organic light emitting diode display. 제1항에 있어서,
상기 방전 회로는
커패시터;
상기 디스플레이 패널에 전원이 공급되는지 여부에 따라 온 또는 오프되는 제1 스위치; 및
상기 커패시터의 충/방전 여부에 따라 온 또는 오프되는 제2 스위치를 더 포함하고,
상기 프로세서는
상기 제2 스위치의 온 또는 오프 상태에 따라 상기 쿨링 타임의 만족여부를 판단하는
유기 발광 다이오드 표시 장치.The method according to claim 1,
The discharge circuit
Capacitor;
A first switch which is turned on or off according to whether power is supplied to the display panel; And
And a second switch that is turned on or off according to whether the capacitor is charged or discharged,
The processor
And determines whether the cooling time is satisfied according to the ON or OFF state of the second switch
Organic light emitting diode display. 제2항에 있어서,
상기 방전 회로는
상기 디스플레이 패널에 전원이 공급되는지 여부에 따라 상기 제1 스위치를 온 시키기 위한 하이 신호의 인가 유무를 결정하는 방전 제어 단자 및
상기 제2 스위치의 온 또는 오프 상태에 따라 방전 완료 신호 또는 방전 미 완료 신호를 출력하는 방전 확인 단자를 더 포함하는
유기 발광 다이오드 표시 장치.3. The method of claim 2,
The discharge circuit
A discharge control terminal for determining whether or not a high signal is applied to turn on the first switch depending on whether power is supplied to the display panel,
And a discharge confirmation terminal for outputting a discharge completion signal or a discharge completion signal in accordance with the ON or OFF state of the second switch
Organic light emitting diode display. 제3항에 있어서,
상기 방전 확인 단자는
상기 제2 스위치의 일단과 만나는 제1 기준 지점의 전압을 측정하고, 측정된 제1 기준 지점의 전압이 제1 전압 이하인 경우, 상기 제2 스위치가 온 된 것으로 판단함에 따라 상기 방전 미 완료 신호를 출력하고,
상기 측정된 제1 기준 지점의 전압이 제2 전압 이상인 경우, 상기 제2 스위치가 오프된 것으로 판단함에 따라 상기 방전 완료 신호를 출력하는
유기 발광 다이오드 표시 장치.The method of claim 3,
The discharge confirmation terminal
The method comprising: measuring a voltage at a first reference point that meets one end of the second switch; determining that the second switch is on when the measured voltage at the first reference point is less than or equal to a first voltage, And outputs,
When the measured voltage at the first reference point is equal to or higher than the second voltage, the discharge completion signal is outputted upon determining that the second switch is off
Organic light emitting diode display. 제4항에 있어서,
상기 프로세서는
상기 방전 확인 단자를 통해 상기 방전 완료 신호를 감지한 경우, 상기 잔상 보상을 수행하고,
상기 방전 미완료 신호를 감지한 경우, 상기 잔상 보상을 수행하지 않는
유기 발광 다이오드 표시 장치.5. The method of claim 4,
The processor
And performing the afterimage compensation when the discharge completion signal is detected through the discharge confirmation terminal,
When the discharge incomplete signal is sensed,
Organic light emitting diode display. 제5항에 있어서,
상기 프로세서는
상기 방전 미완료 신호를 감지한 경우, 상기 디스플레이 패널의 쿨링 타임이 확보되지 못했음을 나타내는 알림을 출력하는
유기 발광 다이오드 표시 장치.6. The method of claim 5,
The processor
When the discharge incomplete signal is sensed, a notification indicating that the cooling time of the display panel can not be secured is output
Organic light emitting diode display. 제6항에 있어서,
상기 프로세서는
상기 쿨링 타임이 만족된 경우, 상기 잔상 보상을 수행하는
유기 발광 다이오드 표시 장치.The method according to claim 6,
The processor
When the cooling time is satisfied, performing the afterimage compensation
Organic light emitting diode display. 제2항에 있어서,
상기 제1 스위치는 바이폴라 접합 트랜지스터이고, 상기 제2 스위치는 전계 효과 트랜지스터인
유기 발광 다이오드 표시 장치.3. The method of claim 2,
The first switch is a bipolar junction transistor and the second switch is a field effect transistor
Organic light emitting diode display. 제4항에 있어서,
상기 제1 기준 지점에서 측정된 전압의 미 확인 구간을 감소시키기 위한 제3 스위치를 더 포함하고,
상기 미 확인 구간은
상기 제1 전압이 상기 제2 전압으로 도달하는데 걸리는 구간인
유기 발광 다이오드 표시 장치.5. The method of claim 4,
Further comprising a third switch for decreasing an unrecognized period of the voltage measured at the first reference point,
The non-
And a period during which the first voltage reaches the second voltage
Organic light emitting diode display. 제9항에 있어서,
상기 제3 스위치는
전계 효과 트랜지스터인
유기 발광 다이오드 표시 장치.10. The method of claim 9,
The third switch
A field effect transistor
Organic light emitting diode display. 제4항에 있어서,
상기 방전 회로는
상기 제2 스위치 및 상기 방전 확인 단자 사이에 배치되며, 상기 제1 전압이 상기 제2 전압으로 도달하는데 걸리는 미 확인 구간을 없애기 위한 리셋 IC 회로를 더 포함하고,
상기 리셋 IC 회로는 일정 전압 이상이 입력되면, 상기 방전 완료 신호를 출력하고, 상기 일정 전압 미만인 경우, 상기 방전 미완료 신호를 출력하는
유기 발광 다이오드 표시 장치.5. The method of claim 4,
The discharge circuit
Further comprising a reset IC circuit disposed between the second switch and the discharge confirming terminal for eliminating an unconfirmed period for the first voltage to reach the second voltage,
The reset IC circuit outputs the discharge completion signal when a predetermined voltage or more is input, and outputs the discharge incomplete signal when the voltage is lower than the predetermined voltage
Organic light emitting diode display. 제3항에 있어서,
상기 프로세서는
상기 방전 완료 신호를 감지한 경우, 상기 커패시터의 전압을 재 충전하고, 상기 커패시터의 전압의 방전이 완료되었음을 나타내는 상기 방전 완료 신호가 재 감지된 경우, 상기 방전 회로가 오 동작하는 것으로 판단하여, 상기 잔상 보상을 수행하지 않는
유기 발광 다이오드 표시 장치.The method of claim 3,
The processor
And when the discharge completion signal is sensed, the voltage of the capacitor is recharged, and when the discharge completion signal indicating completion of discharge of the voltage of the capacitor is re-sensed, it is determined that the discharge circuit malfunctions, Do not perform residual image compensation
Organic light emitting diode display. 제12항에 있어서,
상기 프로세서는
상기 커패시터의 전압을 재 충전하고, 상기 커패시터의 전압의 방전이 미 완료 되었음을 나타내는 상기 방전 미 완료 신호를 감지한 경우, 상기 잔상 보상을 수행하는
유기 발광 다이오드 표시 장치.13. The method of claim 12,
The processor
When the voltage of the capacitor is recharged and the non-discharge completion signal indicating that the discharge of the voltage of the capacitor is not completed is detected,
Organic light emitting diode display. 제3항에 있어서,
상기 방전 제어 단자는 GPIO(General Port Input/Ouput) 출력 단자이고, 상기 방전 확인 단자는 GPIO 입력 단자인
유기 발광 다이오드 표시 장치.The method of claim 3,
The discharge control terminal is a GPIO (general port input / output) output terminal, and the discharge confirmation terminal is a GPIO input terminal
Organic light emitting diode display. 제1항에 있어서,
상기 유기 발광 다이오드 표시 장치는
상기 잔상 보상을 위한 잔상 보상 회로를 더 포함하고,
상기 잔상 보상 회로는
상기 디스플레이 패널을 구성하는 픽셀에 흐르는 전류의 감소량를 측정하고, 측정된 감소량만큼의 전류를 상기 픽셀에 보상하는
유기 발광 다이오드 표시 장치.The method according to claim 1,
The organic light emitting diode display device
Further comprising a residual image compensation circuit for residual image compensation,
The residual image compensation circuit
Wherein the controller is configured to measure a decrease amount of the current flowing through the pixels constituting the display panel,
Organic light emitting diode display.
KR1020170142738A 2017-09-25 2017-10-30 Organic light emitting diode display device KR102446219B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP18196456.0A EP3460786B1 (en) 2017-09-25 2018-09-25 Organic light emitting diode display device
US16/141,804 US10867550B2 (en) 2017-09-25 2018-09-25 Organic light emitting diode display device
CN201811114398.6A CN109559666B (en) 2017-09-25 2018-09-25 Organic light emitting diode display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762562499P 2017-09-25 2017-09-25
US62/562,499 2017-09-25

Publications (2)

Publication Number Publication Date
KR20190035437A true KR20190035437A (en) 2019-04-03
KR102446219B1 KR102446219B1 (en) 2022-09-22

Family

ID=66165089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170142738A KR102446219B1 (en) 2017-09-25 2017-10-30 Organic light emitting diode display device

Country Status (1)

Country Link
KR (1) KR102446219B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020235698A1 (en) * 2019-05-20 2020-11-26 엘지전자 주식회사 Organic light emitting diode display device
CN114898717A (en) * 2022-05-30 2022-08-12 京东方科技集团股份有限公司 Afterimage compensation method, afterimage compensation device, display equipment and computer readable storage medium

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078776A (en) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 Display Device and Driving Method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078776A (en) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 Display Device and Driving Method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020235698A1 (en) * 2019-05-20 2020-11-26 엘지전자 주식회사 Organic light emitting diode display device
US11620944B2 (en) 2019-05-20 2023-04-04 Lg Electronics Inc. Organic light emitting diode display device
CN114898717A (en) * 2022-05-30 2022-08-12 京东方科技集团股份有限公司 Afterimage compensation method, afterimage compensation device, display equipment and computer readable storage medium
CN114898717B (en) * 2022-05-30 2023-12-26 京东方科技集团股份有限公司 Residual image compensation method, device, display equipment and computer readable storage medium

Also Published As

Publication number Publication date
KR102446219B1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
KR101670402B1 (en) Display and touch panels with drive and sense techniques
US9224344B2 (en) Electrophoretic display with a compensation circuit for reducing a luminance difference and method thereof
CN109119026B (en) Pixel circuit data signal compensation method and device and display panel
WO2018095036A1 (en) Method and device for detecting drive circuit
US20160351125A1 (en) Pixel driving circuit, pixel driving method and display apparatus
EP2980781A1 (en) Organic light emitting display device and method of driving the same
US20190066590A1 (en) Pixel compensation method, pixel compensation apparatus and display apparatus
US20130155126A1 (en) Determination of display device power consumption
CN108877649B (en) Pixel circuit, driving method thereof and display panel
US8344977B2 (en) Liquid crystal display and driving method thereof
CN109461415B (en) Display panel's drive circuit and display panel
CN109859664B (en) Data line detection method and related device for OLED driving backboard
CN104751809A (en) Compensation circuit for common voltage according to gate voltage
US20160025791A1 (en) Overcurrent detecting circuit and leakage current detecting circuit
US20140313182A1 (en) Power supply circuit and display apparatus
KR20190035437A (en) Organic light emitting diode display device
US20210225236A1 (en) Driving Control Circuit, Driving Control Method, and Display Device
US20140292838A1 (en) Organic light emitting display device and driving method thereof
KR102279397B1 (en) Organic light emitting display device and driving method thereof
US6437575B1 (en) Low-voltage detecting circuit
CN109559666B (en) Organic light emitting diode display device
KR102446533B1 (en) Organic light emitting diode display and driving circuit thereof
EP3460786B1 (en) Organic light emitting diode display device
KR102429322B1 (en) Organic light emitting display apparatus
US10254885B2 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right